CN113838424B - 一种显示面板 - Google Patents

一种显示面板 Download PDF

Info

Publication number
CN113838424B
CN113838424B CN202111137554.2A CN202111137554A CN113838424B CN 113838424 B CN113838424 B CN 113838424B CN 202111137554 A CN202111137554 A CN 202111137554A CN 113838424 B CN113838424 B CN 113838424B
Authority
CN
China
Prior art keywords
transistor
electrically connected
electrode
reset
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111137554.2A
Other languages
English (en)
Other versions
CN113838424A (zh
Inventor
戴超
李波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111137554.2A priority Critical patent/CN113838424B/zh
Priority to US17/611,559 priority patent/US20240046862A1/en
Priority to PCT/CN2021/123303 priority patent/WO2023044984A1/zh
Publication of CN113838424A publication Critical patent/CN113838424A/zh
Application granted granted Critical
Publication of CN113838424B publication Critical patent/CN113838424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

本申请实施例公开了一种显示面板，包括阵列设置的多个发光元件和驱动发光元件发光的像素电路，像素电路包括驱动晶体管、数据写入晶体管、存储电容和第一复位晶体管，第一复位晶体管的栅极电连接第二扫描线，第一复位晶体管的源极电连接第一节点，第一复位晶体管的漏极电连接第一复位信号源；其中，第一复位晶体管为氧化物晶体管，驱动晶体管和数据写入晶体管为多晶硅晶体管。该显示面板可以降低采用多晶硅薄膜晶体管的像素电路的漏电流大小，使得OLED发光元件电流更加稳定，改善显示装置出现的闪烁现象。

Description

一种显示面板
技术领域
本申请涉及显示领域，具体涉及一种显示面板。
背景技术
随着多媒体的发展，显示装置变得越来越重要。相应地，对各种类型的显示装置的要求越来越高，尤其是智能手机领域，超高频驱动显示，低功耗驱动显示，以及低频驱动显示都是现阶段和未来的发展需求方向。
由于低温多晶硅(Low Temperature Poly-Silicon，LTPS)的迁移率高、驱动能力强，因此LTPS薄膜晶体管广泛地应用于OLED显示装置(有机发光显示装置)中的像素电路，但是，LTPS薄膜晶体管的漏电流较大，尤其是在低频显示时由于漏电流较大而容易导致栅极电压不稳定，从而使栅极和源极电位差不稳定，导致OLED发光元件的电流不稳定，显示装置出现闪烁现象。
因此，有必要提出一种显示面板，以解决采用LTPS薄膜晶体管的像素电路由于晶体管的漏电流较大，使得OLED发光元件电流不稳定，显示面板出现闪烁现象的问题。
发明内容
本申请实施例提供了一种显示面板，可以解决采用多晶硅薄膜晶体管的像素电路由于晶体管的漏电流较大，使得OLED发光元件电流不稳定，显示装置出现闪烁现象的问题。
本申请实施例提供了一种显示面板，包括阵列设置的多个发光元件和驱动所述发光元件发光的像素电路，所述发光元件的第一电极电连接第一电源，所述发光元件的第二电极电连接第二电源，所述像素电路耦合在所述第一电源和所述发光元件的所述第一电极之间，所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极电连接第一节点，所述驱动晶体管的源极电连接第二节点，所述驱动晶体管的漏极电连接第三节点，所述发光元件的所述第一电极通过所述驱动晶体管电连接所述第一电源；
数据写入晶体管，所述数据写入晶体管的栅极电连接第一扫描线，所述数据写入晶体管的源极电连接数据线，所述数据写入晶体管的漏极电连接所述第二节点；
存储电容，包括第一电容电极和第二电容电极，所述第一电容电极电连接所述第一电源，所述第二电容电极电连接所述第一节点；
第一复位晶体管，所述第一复位晶体管的栅极电连接第二扫描线，所述第一复位晶体管的源极电连接所述第一节点，所述第一复位晶体管的漏极电连接第一复位信号源；
其中，所述第一复位晶体管为氧化物晶体管，所述驱动晶体管和所述数据写入晶体管为多晶硅晶体管。
可选的，在本申请的一些实施例中，所述像素电路还包括：
补偿晶体管，所述补偿晶体管的栅极电连接所述第一扫描线，所述补偿晶体管的源极电连接所述第三节点，所述补偿晶体管的漏极电连所述第一复位晶体管的漏极；
第二复位晶体管，所述第二复位晶体管的栅极电连接第三扫描线，所述第二复位晶体管的源极电连接所述第一复位晶体管的漏极，所述第二复位晶体管的漏极电连接所述第一复位信号源；
其中，所述补偿晶体管和所述第二复位晶体管均为多晶硅晶体管。
可选的，在本申请的一些实施例中，所述第二复位晶体管和所述补偿晶体管为单栅结构。
可选的，在本申请的一些实施例中，包括自下而上层叠设置的基底、第一有源层、第一金属层、第二金属层、第二有源层、第三金属层；
所述第一有源层形成多晶硅晶体管的有源层，所述第二有源层形成氧化物晶体管的有源层；
所述第一金属层形成所述多晶硅晶体管的栅极；所述第二金属层形成所述氧化物晶体管的第一栅极；
其中，所述氧化物晶体管的第一栅极在所述基底上的正投影与所述氧化物晶体管的有源层在所述基底上的正投影具有一个重叠区；
其中，所述多晶硅晶体管的栅极在所述基底上的正投影与所述多晶硅晶体管的有源层在所述基底上的正投影具有一个重叠区。
可选的，在本申请的一些实施例中，所述第三金属层形成所述氧化物晶体管的第二栅极；
其中，所述氧化物晶体管的第二栅极在所述基底上的正投影与所述氧化物晶体管的有源层在所述基底上的正投影具有一个重叠区，且所述氧化物晶体管的第二栅极与所述氧化物晶体管的第一栅极在所述基底上的正投影至少部分重叠。
可选的，在本申请的一些实施例中，所述像素电路还包括：
重置晶体管，所述重置晶体管的栅极电连接第一扫描线，所述重置晶体管的源极电连接第二复位信号源，所述重置晶体管的漏极连接在所述发光元件的所述第一电极；
第一发光控制晶体管，所述第一发光控制晶体管的栅极电连接发光控制信号线，所述第一发光控制晶体管的源极电连接所述第一电源，所述第一发光控制晶体管的漏极电连接所述第二节点；
第二发光控制晶体管，所述第二发光控制晶体管的栅极电连接发光控制信号线，所述第二发光控制晶体管的源极电连接所述第三节点，所述第二发光控制晶体管的漏极电连接所述发光元件的所述第一电极。
可选的，在本申请的一些实施例中，所述重置晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管均为多晶硅晶体管。
可选的，在本申请的一些实施例中，所述多晶硅晶体管为P型晶体管；所述氧化物晶体管为N型晶体管。
可选的，在本申请的一些实施例中，所述第一复位信号源和所述第二复位信号源为同一复位信号源。
可选的，在本申请的一些实施例中，所述第一扫描线和所述第二扫描线为当前行扫描线，所述第三扫描线为前一行扫描线。
本申请实施例中，提供了一种显示面板，可以降低采用多晶硅薄膜晶体管的像素电路的漏电流的大小，使得OLED发光元件电流更加稳定，改善显示面板出现的闪烁现象。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的显示面板上像素电路的等效电路的示意图；
图2是本申请一实施例提供的显示面板上像素电路的等效电路的时序图；
图3是本申请一实施例提供的显示面板上的像素电路的截面膜层结构示意图；
图4是本申请一实施例提供的显示面板上的像素电路的版图布局示意图；
图5是本申请一实施例提供的像素电路版图中的第一有源层的图案示意图；
图6为本申请一实施例提供的像素电路版图中的第一金属层的图案示意图；
图7为本申请一实施例提供的像素电路版图中的第二金属层的图案示意图；
图8为本申请一实施例提供的像素电路版图中的第二有源层的图案示意图；
图9为本申请一实施例提供的像素电路版图中的第三金属层的图案示意；
图10为本申请一实施例提供的像素电路版图中的第四金属层的图案示意图；
图11为本申请一实施例提供的像素电路版图中的第五金属层的图案示意图；
图12为本申请一实施例提供的像素电路版图中的第一有源层至第一金属层的堆叠结构示意图；
图13为本申请一实施例提供的像素电路版图中的第一有源层至第四金属层的堆叠结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供了一种显示面板，显示面板包括阵列设置的多个发光元件和驱动发光元件发光的像素电路，发光元件的第一电极电连接第一电源，发光元件的第二电极电连接第二电源，像素电路耦合在第一电源和发光元件的第一电极之间，像素电路包括：驱动晶体管，驱动晶体管的栅极电连接第一节点，驱动晶体管的源极电连接第二节点，驱动晶体管的漏极电连接第三节点，发光元件的第一电极通过驱动晶体管电连接第一电源；数据写入晶体管，数据写入晶体管的栅极电连接第一扫描线，数据写入晶体管的源极电连接数据线，数据写入晶体管的漏极电连接第二节点；存储电容，包括第一电容电极和第二电容电极，第一电容电极电连接第一电源，第二电容电极电连接第一节点；第一复位晶体管，第一复位晶体管的栅极电连接第二扫描线，第一复位晶体管的源极电连接第一节点，第一复位晶体管的漏极电连接第一复位信号源；其中，第一复位晶体管为氧化物晶体管，驱动晶体管和数据写入晶体管为多晶硅晶体管。
本申请实施例提供了一种显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
实施例一、
请参阅图1、图2，图3、图4，图1为本申请实施例提供的显示面板上像素电路的等效电路的示意图，图2为本申请实施例提供的显示面板上像素电路的等效电路图的时序图，图3为本申请实施例提供的显示面板上的像素电路的截面膜层结构示意图，图4为本申请实施例提供的显示面板上的像素电路版图布局的示意图。
本申请实施例提供的显示面板100包括阵列设置的多个发光元件OL和驱动发光元件OL发光的像素电路200，发光元件OL的第一电极O11电连接第一电源VDD，发光元件的OL第二电极O12电连接第二电源VSS，像素电路200耦合在第一电源VDD和发光元件OL的第一电极O11之间，像素电路200包括驱动晶体管T1、数据写入晶体管T2、存储电容Cst和第一复位晶体管T8。
驱动晶体管T1，驱动晶体管T1的栅极T1G电连接第一节点A，驱动晶体管T1的源极T1S电连接第二节点B，驱动晶体管T1的漏极T1D电连接第三节点C，发光元件OL的第一电极O11通过驱动晶体管T1电连接第一电源VDD；
数据写入晶体管T2，数据写入晶体管T2的栅极T2G电连接第一扫描线Sn，数据写入晶体管T2的源极T2S电连接数据线Data，数据写入晶体管T2的漏极T2D电连接第二节点B；
存储电容Cst，包括第一电容电极C11和第二电容电极C12，第一电容电极C11电连接第一电源VDD，第二电容电极C12电连接第一节点A；
第一复位晶体管T8，第一复位晶体管T8的栅极T8G电连接第二扫描线NSn，第一复位晶体管T8的源极T8S电连接第一节点A，第一复位晶体管T8的漏极T8D电连接第一复位信号源VI1；
其中，第一复位晶体管T8为氧化物晶体管，驱动晶体管T1和数据写入晶体管T2为多晶硅晶体管。
进一步的，像素电路200还包括补偿晶体管T3、第二复位晶体管T4。
补偿晶体管T3，补偿晶体管T3的栅极T3G电连接第一扫描线Sn，补偿晶体管T3的源极T3S电连接第三节点C，补偿晶体管T3的漏极T3D电连第一复位晶体管T8的漏极T8D；
第二复位晶体管T4，第二复位晶体管T4的栅极T4G电连接第三扫描线Sn-1，第二复位晶体管T4的源极T4S电连接第一复位晶体管T8的漏极T8D，第二复位晶体管T4的漏极T4D电连接第一复位信号源VI1；
其中，补偿晶体管T3和第二复位晶体管T4均为多晶硅晶体管。
进一步的，显示面板100包括自下而上层叠设置的基底11、第一有源层13、第一金属层15、第二金属层17、第二有源层19、第三金属层21；
第一有源层13形成多晶硅晶体管的有源层，第二有源层19形成氧化物晶体管的有源层；
第一金属层15形成多晶硅晶体管的栅极；第二金属层17形成氧化物晶体管的第一栅极；
具体的，第一金属层15形成多晶硅晶体管的栅极，即第一金属层15形成多晶硅晶体管的顶栅极；第二金属层17形成氧化物晶体管的第一栅极，即第二金属层17形成氧化物晶体管的底栅极。
其中，氧化物晶体管的第一栅极在基底11上的正投影与氧化物晶体管的有源层在基底11上的正投影具有一个重叠区；
其中，多晶硅晶体管的栅极在基底11上的正投影与多晶硅晶体管的有源层在基底11上的正投影具有一个重叠区。
进一步的，显示面板100的结构还包括：
第三金属层21形成氧化物晶体管的第二栅极；
其中，氧化物晶体管的第二栅极在基底11上的正投影与氧化物晶体管的有源层在基底11上的正投影具有一个重叠区，且氧化物晶体管的第二栅极与氧化物晶体管的第一栅极在基底上的正投影至少部分重叠。
具体的，第三金属层21形成氧化物晶体管的第二栅极，即第三金属层21形成氧化物晶体管的顶栅极。
进一步的，像素电路200还包括重置晶体管T7、第一发光控制晶体管T5和、第二发光控制晶体管T6。
重置晶体管T7，重置晶体管T7的栅极T7G电连接第一扫描线Sn，重置晶体管T7的源极T7S电连接第二复位信号源VI2，重置晶体管T7的漏极T7D电连接发光元件OL的第一电极O11；
第一发光控制晶体管T5，第一发光控制晶体管T5的栅极T5G电连接发光控制信号线EM，第一发光控制晶体管T5的源极T5S电连接第一电源VDD，第一发光控制晶体管T5的漏极T5D电连接第二节点B；
第二发光控制晶体管T6，第二发光控制晶体管T6的栅极T6G电连接发光控制信号线EM，第二发光控制晶体管T6的源极T6S电连接第三节点C，第二发光控制晶体管T6的漏极T6D电连接发光元件OL的第一电极O11。
进一步的，重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6均多晶硅晶体管。
进一步的，多晶硅晶体管为P型晶体管；氧化物晶体管为N型晶体管。
进一步的，第一复位信号源VI1和第二复位信号源VI2为同一复位信号源。
进一步的，第一扫描线Sn和第二扫描线NSn为当前行扫描线，第三扫描线Sn-1为前一行扫描线。
进一步的，第二复位晶体管T4和补偿晶体管T3为单栅结构。
具体的，第二复位晶体管T4在其有源层的一侧只有一个栅极，补偿晶体管T3在其有源层的一侧只有一个栅极，为单栅结构。
在一些实施例中，驱动晶体管T1、数据写入晶体管T2、第一复位晶体管T8、补偿晶体管T3、第二复位晶体管T4、重置晶体管T7、第一发光控制晶体管T5和第二发光控制晶体管T6均为单栅结构，即在各自的有源层的一侧只有一个栅极。
下面对上述实施例的结构和连接关系进行进一步的说明。
第一复位信号源VI1和第二复位信号源VI2可以为分开的两条独立的信号线分别供给信号，此时通过第一复位晶体管T8、第二复位晶体管T4供给第一节点A以第一复位信号源VI1的第一复位信号，通过重置晶体管T7供给发光元件OL的第一电极O11以第二复位信号，第一复位信号与第二复位信号不同，第一节点A和发光元件OL的第一电极O11分别独立供给不同的复位信号，避免第一节点A的复位信号干扰发光元件OL的第一电极O11的复位信号，可以提升发光元件OL的发光效率和亮度。
第一复位信号源VI1和第二复位信号源VI2可以为同一复位信号源，第一节点A和发光元件OL的第一电极O11供给相同的复位信号，可以减小布线数量。
第一扫描线Sn和第二扫描线NSn为当前行扫描线表示第n行像素包括第一扫描线Sn和第二扫描线NSn，第三扫描线Sn-1为前一行扫描线表示第n-1行像素包括前一行的第一扫描线Sn-1和前一行的第二扫描线NSn-1，即前一行的第一扫描线Sn-1为第n行像素的第三扫描线Sn-1。
Sn表示第n行像素的扫描线，供给多晶硅晶体管的扫描线信号；NSn表示第n行像素的扫描线，供给氧化物晶体管的扫描线信号。
请继续参阅图1、图2和图3，下面结合图1、图2和图3说明像素电路的200的工作过程。第一复位晶体管T8为氧化物晶体管，氧化物晶体管的有源层的材料为氧化物半导体，例如IGZO(indium gallium zinc oxide，铟镓锌氧化物)。补偿晶体管T3、第二复位晶体管T4、驱动晶体管T1、数据写入晶体管T2、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6均多晶硅晶体管，多晶硅晶体管的有源层的材料为多晶硅，例如低温多晶硅(LTPS)。
在复位阶段t1，第一扫描线Sn的信号和第二扫描线NSn的信号为高电位，第三扫描线Sn-1的信号为低电位，发光控制信号线EM的信号为高电位，驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6关闭，第一复位晶体管T8、第二复位晶体管T4打开，第一复位信号源供给第一节点A以第一复位信号。
在数据写入阶段t2，第一扫描线Sn的信号为低电位，第二扫描线NSn的信号和第三扫描线Sn-1的信号为高电位，发光控制信号线EM的信号为高电位，补偿晶体管T3和第一复位晶体管T8打开，将驱动晶体管T1的栅极T1G与漏极T1D导通，通过驱动晶体管T1的阈值电压在驱动晶体管T1的栅极T1G与源极T1S之间生成电压差，此时，驱动晶体管T1打开，数据写入晶体管T2打开，向第二节点B输入数据线Data的数据信号，数据线Data的数据信号包含补偿的阈值电压，并被输入至驱动晶体管T1的栅极T1G，从而补偿了驱动晶体管T1的阈值电压偏差。写入的数据线Data的数据信号通过驱动晶体管T1给第一节点A充电，直至第一节点A的电压变为Vdata-Vth，驱动晶体管T1截止。此外，重置晶体管T7打开，第二复位信号源VI2供给发光元件OL的第一电极O11以第二复位信号。
在发光阶段t3，第一扫描线Sn的信号和第三扫描线Sn-1的信号为高电位，第二扫描线NSn的信号为低电位，发光控制信号线EM的电位为低电位，数据写入晶体管T2、补偿晶体管T3、第一复位晶体管T8、第二复位晶体管T4、重置晶体管T7关闭，第一发光控制晶体管T5、第二发光控制晶体管T6打开，驱动晶体管T1保持打开状态，第一电源VDD的信号流向发光元件OL，此时发光元件OL发光工作。
在一些实施例中，发光元件OL的第一电极O11和第二电极O12可以分别为阳极和阴极。
在本申请实施例中，第一复位晶体管T8为氧化物晶体管，具体的，氧化物晶体管的第二栅极在基底11上的正投影与氧化物晶体管的有源层在基底11上的正投影具有一个重叠区，第二有源层19形成氧化物晶体管的有源层，第二有源层19为金属氧化物有源层。
在本申请实施例中，补偿晶体管T3、第二复位晶体管T4、驱动晶体管T1、数据写入晶体管T2、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6均多晶硅晶体管，具体的，多晶硅晶体管的栅极在基底11上的正投影与多晶硅晶体管的有源层在基底11上的正投影具有一个重叠区，第一有源层13形成多晶硅晶体管的有源层。进一步的，第三金属层21形成氧化物晶体管的第二栅极；其中，氧化物晶体管的第二栅极在基底11上的正投影与氧化物晶体管的有源层在基底11上的正投影具有一个重叠区，且氧化物晶体管的第二栅极与氧化物晶体管的第一栅极在基底上的正投影至少部分重叠。
在本申请实施例中，第一复位晶体管T8为氧化物晶体管，采用金属氧化物半导体作为有源层，可以减小像素电路的漏电流，使得发光元件OL的电流更加稳定，避免显示装置出现闪烁现象；第二复位晶体管T4和补偿晶体管T3采用单栅结构，可以避免像素电路200的版图(layout)臃肿，减小像素电路200在显示面板100上占据的版图空间，利于显示装置的分辨率提升；补偿晶体管T3、第二复位晶体管T4、驱动晶体管T1、数据写入晶体管T2、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6均为多晶硅晶体管，可以提升像素电路中的电荷迁移速率，提升像素电路的充电能力；进一步的，补偿晶体管T3、第一复位晶体管T8、第二复位晶体管T4、驱动晶体管T1、数据写入晶体管T2、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6均为单栅结构，可以进一步的简化像素电路200的版图(layout)，进一步减小像素电路200在显示面板100上占据的版图空间，利于显示装置的分辨率提升，通过实验证可以提升显示装置的分辨率8％。
实施例二、
本申请实施例对上述实施例中的显示面板100和像素电路200进一步详细说明。
请参阅图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13，图5为本申请实施例提供的像素电路版图中的第一有源层的图案示意图，图6为本申请实施例提供的像素电路版图中的第一金属层的图案示意图，图7为本申请实施例提供的像素电路版图中的第二金属层的图案示意图，图8为本申请实施例提供的像素电路版图中的第二有源层的图案示意图，图9为本申请实施例提供的像素电路版图中的第三金属层的图案示意图，图10为本申请实施例提供的像素电路版图中的第四金属层的图案示意图，图11为本申请实施例提供的像素电路版图中的第五金属层的图案示意图，图12为本申请实施例提供的像素电路版图中的第一有源层至第一金属层的堆叠结构示意图，图13为本申请实施例提供的像素电路版图中的第一有源层至第四金属层的堆叠结构示意图。
在一些实施例中，请参阅图2、图4，像素电路200设置于显示面板100上，显示面板100的层结构可以如下，但不限于如下层结构数量和顺序，显示面板100的层结构包括：基底11；设于基底11上的缓冲层12，设于缓冲层12上的第一有源层13；设于第一有源层13上的第一栅极绝缘层14；设于第一栅极绝缘层14上的第一金属层15；设于第一金属层15上的电容绝缘层16；设于电容绝缘层16上的第二金属层17；设于第二金属层17上的第二栅极绝缘层18；设于第二栅极绝缘层18上的第二有源层19；设于第二有源层19上的第三栅极绝缘层20；设于第三栅极绝缘层20上的第三金属层21；设于第三金属层21上的层间绝缘层22；设于层间绝缘层22上的第四金属层23；设于第四金属层23上的第一平坦层24；设于第一平坦层24上的第五金属层25；设于第五金属层25上的第二平坦层26；设于第二平坦层上的阳极27；设于阳极27上的像素定义层28。
请结合图3、图4、图5、图12，第一有源层13包括驱动晶体管T1的有源层T1B、源极T1S和漏极T1D，第一有源层13包括数据写入晶体管T2的有源层T2B、源极T2S和漏极T2D，第一有源层13包括补偿晶体管T3的有源层T3B、源极T3S和漏极T3D，第一有源层13包括第二复位晶体管T4的有源层T4B、源极T4S和漏极T4D，第一有源层13包括第一发光控制晶体管T5的有源层T5B、源极T5S和漏极T5D，第一有源层13包括第二发光控制晶体管T6的有源层T6B、源极T6S和漏极T6D，第一有源层13包括重置晶体管T7的有源层T7B、源极T7S和漏极T7D，各晶体管的有源层相互连接，不同晶体管之间的第一有源层的材料被导体化，以便充当源极或漏极的走线或电极进行电性连接。
请结合图3、图4、图6、图12，第一金属层15包括第一扫描线Sn、第三扫描线Sn-1、发光控制信号线EM、驱动晶体管T1的栅极T1G，其中，第一扫描线Sn包括第一子扫描线Sn1和第二子扫描线Sn2，数据写入晶体管T2的栅极T2G和补偿晶体管T3的栅极T3G为第一子扫描线Sn1的一部分，重置晶体管T7的栅极T7G为第二子扫描线Sn2的一部分，第一发光控制晶体管T5的栅极T5G和第二发光控制晶体管T6的栅极T6G为发光控制信号线EM的一部分，第二复位晶体管T4的栅极T4G为第三扫描线Sn-1的一部分，驱动晶体管T1的栅极T1G复用为存储电容Cst的第二电容电极C12。即，第一金属层15图案化形成了多晶硅晶体管的栅极。
请结合图3、图4、图7，第二金属层17包括第一复位信号源VI1的走线、第二扫描线NSn的第三子扫描线NSn1和存储电容Cst的第一电容电极C11，第一复位晶体管T8的第一栅极T8G1为第三子扫描线NSn1的一部分。即，第二金属层17图案化形成了氧化物晶体管的第一栅极。
请结合图3、图4、图8，第二有源层19包括第一复位晶体管T8的有源层T8B、源极T8S、漏极T8D。
请结合图3、图4、图9，第三金属层21包括第二扫描线NSn的第四子扫描线NSn2和第二复位信号源VI2的走线，第二扫描线NSn包括第三子扫描线NSn1和第四子扫描线NSn2，第一复位晶体管T8的顶栅T8G2为第四子扫描线NSn2的一部分，此时，第一复位晶体管T8的栅极包括底栅T8G1和顶栅T8G2。即，第三金属层21图案化形成了氧化物晶体管的第二栅极。
请结合图3、图4、图10，第四金属层23包括数据线Data、第一连接电极201、第二连接电极202、第三连接电极203、第四连接电极204、第五连接电极205，第一连接电极201、第二连接电极202、第三连接电极203、第四连接电极204、第五连接电极205起到传递信号的作用，具体传递阶段的作用在后续介绍。
请结合图3、图4、图11，第五金属层25包括第一电源VDD的走线。
下面结合图1、图2、图4、说明显示面板100上像素电路200和发光元件OL的电流路径。其中，显示面板100包括第一种过孔Via1、第二种过孔Via2、第三种过孔Via3、第四种过孔Via4、第五种过孔Via5、第六种过孔Via6。第二金属层17与第四金属层23通过第一种过孔Via1连接，第四金属层23与第一有源层13通过第二种过孔Via2连接，第四金属层23与第二有源层19通过第三种过孔Via3连接，第四金属层23与第一金属层15通过第四种过孔Via4连接，第五金属层25与第一有源层13通过第五种过孔Via5连接，第三金属层21与第四金属层23通过第六种过孔Via6连接。
在复位阶段t1，第一复位晶体管T8、第二复位晶体管T4打开，第一复位信号源VI1供给第一节点A以第一复位信号，其电流路径包括：第二金属层17图案化形成的第一复位信号源V12的走线通过第一种过孔Via1传递信号至第四金属层23图案化形成的第一连接电极201，第一连接电极201通过第二种过孔传递信号至第一有源层13中的第二复位晶体管T4的漏极T4D，信号经过第二复位晶体管T4的有源层T4B到达源极T4S，信号通过第二种过孔Via2从第二复位晶体管T4的源极T4S传递至第四金属层23图案化形成的第二连接电极202，信号通过第三种过孔Via3从第二连接电极202传递至第一复位晶体管T8的漏极T8D，信号经过第一复位晶体管T8的有源层T8B到达源极T8S，信号通过第三种过孔Via3从第一复位晶体管T8的源极T8S传递至第四金属层23图案化形成的第三连接电极203，信号通过第四种过孔Via4从第三连接电极203传递至第一节点A(第二电容电极C12)。
在数据写入阶段t2，驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3和第一复位晶体管T8打开，向第二节点B输入数据线Data的数据信号，并将信号传递至第一节点A，其电流路径包括：第四金属层23图案化形成的数据线Data通过第二种过孔Via2将信号传递至第一有源层13，信号经过数据写入晶体管T2的源极T2S、有源层T2B、漏极T2D达到驱动晶体管T1源极(或第二节点)，信号经过驱动晶体管T1到达补偿晶体管T3的源极T3S，信号经过补偿晶体管T3的有源层T3B到达补偿晶体管T3的漏极T3D，信号通过第二种过孔Via2从补偿晶体管T3的漏极T3D传递至第四金属层23图案化形成的第二连接电极202，信号通过第三种过孔Via3从第二连接电极202传递至第一复位晶体管T8的漏极T8D，信号经过第一复位晶体管T8的有源层T8B到达源极T8S，信号通过第三种过孔Via3从第一复位晶体管T8的源极T8S传递至第四金属层23图案化形成的第三连接电极203，信号通过第四种过孔Via4从第三连接电极203传递至第一节点A(第二电容电极C12)。此外，重置晶体管T7打开，第二复位信号源VI2供给发光元件OL的第一电极O11以第二复位信号，其电流路径包括：第三金属层21图案化形成第二复位信号源VI2通过第六过孔将信号传递至第四金属层23图案化形成第四连接电极204，信号通过第二种过孔从第四连接电极204传递至重置晶体管T7的源极T7S，信号依次经过重置晶体管T7的源极T7S、有源层T7B、漏极T7D，信号再通过第二种过孔Via2从重置晶体管T7的漏极T7D传递至第四金属层23图案化形成的第五连接电极205，第五连接电极205电连接发光元件OL的第一电极O11。
在发光阶段t3，第一发光控制晶体管T5、第二发光控制晶体管T6打开，驱动晶体管T1保持打开状态，第一电源VDD的信号流向发光元件OL，此时发光元件OL发光工作，其电流路径包括：第五金属层25图案化形成的第一电源VDD的走线将信号通过第五种过孔Via5传递至第一发光控制晶体管T5的源极T5S，信号经过第一发光控制晶体管T5的漏极T5D传递达到驱动晶体管T1源极(或第二节点)，信号经过驱动晶体管T1到达第二发光控制晶体管T6的源极T6S，信号再传递至第二发光控制晶体管T6的漏极T6D，信号再通过第二种过孔Via2从第二发光控制晶体管T6的漏极T6D传递至第四金属层23图案化形成的第五连接电极205，第五连接电极205电连接发光元件OL的第一电极O11。
请参阅图4，在本申请实施例中，第一复位晶体管T8为氧化物晶体管，采用金属氧化物半导体作为有源层，可以减小像素电路的漏电流，使得发光元件OL的电流更加稳定，避免显示装置出现闪烁现象；第二复位晶体管T4和补偿晶体管T3采用单栅结构，可以避免像素电路200的版图(layout)臃肿，减小像素电路200在显示面板100上占据的版图空间，利于显示装置的分辨率提升；补偿晶体管T3、第二复位晶体管T4、驱动晶体管T1、数据写入晶体管T2、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6均为多晶硅晶体管，可以提升像素电路中的电荷迁移速率，提升像素电路的充电能力；进一步的，补偿晶体管T3、第一复位晶体管T8、第二复位晶体管T4、驱动晶体管T1、数据写入晶体管T2、重置晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6均为单栅结构，可以进一步的简化像素电路200的版图(layout)，进一步减小像素电路200在显示面板100上占据的版图空间，利于显示装置的分辨率提升，通过实验证可以提升显示装置的分辨率8％。
实施例三、
本申请实施例还提供了一种显示装置，包括如上述实施例中任一项所述的显示面板100，所述显示装置还包括设置于所述显示面板背侧的支撑层，以及设置于所述显示面板正侧的保护层。显示面板还可以包括封装层，封装层覆盖在发光元件OL的表面。
需要说明的是，本申请实施例中的单栅结构是指：只具有底栅和顶栅中的一个，且具有底栅时只有一个栅极，或具有顶栅时只有一个栅极。例如在一些实施例中，第二复位晶体管T4和补偿晶体管T3为单栅结构，即第二复位晶体管T4只有栅极T4G的一个顶栅，即补偿晶体管T3只有栅极T3G一个顶栅，而在现有技术中，一些晶体管具有多个顶栅或多个底栅，且本申请实施例之中第一复位晶体管T8包括底栅T8G1和顶栅T8G2，这是需要区分的。
以上对本申请实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (6)

1.一种显示面板，其特征在于，包括阵列设置的多个发光元件和驱动所述发光元件发光的像素电路，所述发光元件的第一电极电连接第一电源，所述发光元件的第二电极电连接第二电源，所述像素电路耦合在所述第一电源和所述发光元件的所述第一电极之间，所述像素电路包括：
驱动晶体管，所述驱动晶体管的栅极电连接第一节点，所述驱动晶体管的源极电连接第二节点，所述驱动晶体管的漏极电连接第三节点，所述发光元件的所述第一电极通过所述驱动晶体管电连接所述第一电源；
数据写入晶体管，所述数据写入晶体管的栅极电连接第一扫描线，所述数据写入晶体管的源极电连接数据线，所述数据写入晶体管的漏极电连接所述第二节点；
存储电容，包括第一电容电极和第二电容电极，所述第一电容电极电连接所述第一电源，所述第二电容电极电连接所述第一节点；
第一复位晶体管，所述第一复位晶体管的栅极电连接第二扫描线，所述第一复位晶体管的源极电连接所述第一节点，所述第一复位晶体管的漏极电连接第一复位信号源；
第二复位晶体管，所述第二复位晶体管的栅极电连接第三扫描线，所述第二复位晶体管的源极电连接所述第一复位晶体管的漏极，所述第二复位晶体管的漏极电连接所述第一复位信号源；
重置晶体管，所述重置晶体管的栅极电连接所述第一扫描线，所述重置晶体管的源极电连接第二复位信号源，所述重置晶体管的漏极连接在所述发光元件的所述第一电极;其中，所述第一复位信号源和所述第二复位信号源由分开的两条独立的信号线分别供给信号;
补偿晶体管，所述补偿晶体管的栅极电连接所述第一扫描线，所述补偿晶体管的源极电连接所述第三节点，所述补偿晶体管的漏极电连接所述第一复位晶体管的漏极;
第一发光控制晶体管，所述第一发光控制晶体管的栅极电连接发光控制信号线，所述第一发光控制晶体管的源极电连接第一电源，所述第一发光控制晶体管的漏极电连接所述第二节点；
第二发光控制晶体管，所述第二发光控制晶体管的栅极电连接所述发光控制信号线，所述第二发光控制晶体管的源极电连接所述第三节点，所述第二发光控制晶体管的漏极电连接所述发光元件的第一电极;
其中，所述第一复位晶体管为氧化物晶体管,所述补偿晶体管、所述第二复位晶体管、所述驱动晶体管、所述数据写入晶体管、所述重置晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管均多晶硅晶体管;
所述像素电路工作过程包括复位阶段、数据写入阶段和发光阶段；在所述复位阶段，所述第一复位晶体管、所述第二复位晶体管打开；在所述数据写入阶段，所述驱动晶体管、所述数据写入晶体管、所述补偿晶体管、所述第一复位晶体管、所述重置晶体管打开；在所述发光阶段，所述第一发光控制晶体管、所述第二发光控制晶体管、所述驱动晶体管打开。
2.如权利要求1所述的显示面板，其特征在于，所述第二复位晶体管和所述补偿晶体管为单栅结构。
3.如权利要求1所述的显示面板，其特征在于，包括自下而上层叠设置的基底、第一有源层、第一金属层、第二金属层、第二有源层、第三金属层；
所述第一有源层形成多晶硅晶体管的有源层，所述第二有源层形成氧化物晶体管的有源层；
所述第一金属层形成所述多晶硅晶体管的栅极；所述第二金属层形成所述氧化物晶体管的第一栅极；
其中，所述氧化物晶体管的第一栅极在所述基底上的正投影与所述氧化物晶体管的有源层在所述基底上的正投影具有一个重叠区；
其中，所述多晶硅晶体管的栅极在所述基底上的正投影与所述多晶硅晶体管的有源层在所述基底上的正投影具有一个重叠区。
4.如权利要求3所述的显示面板，其特征在于，所述第三金属层形成所述氧化物晶体管的第二栅极；
其中，所述氧化物晶体管的第二栅极在所述基底上的正投影与所述氧化物晶体管的有源层在所述基底上的正投影具有一个重叠区，且所述氧化物晶体管的第二栅极与所述氧化物晶体管的第一栅极在所述基底上的正投影至少部分重叠。
5.如权利要求1所述的显示面板，其特征在于，所述多晶硅晶体管为P型晶体管；所述氧化物晶体管为N型晶体管。
6.如权利要求1所述的显示面板，其特征在于，所述第一扫描线和所述第二扫描线为当前行扫描线，所述第三扫描线为前一行扫描线。
CN202111137554.2A 2021-09-27 2021-09-27 一种显示面板 Active CN113838424B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111137554.2A CN113838424B (zh) 2021-09-27 2021-09-27 一种显示面板
US17/611,559 US20240046862A1 (en) 2021-09-27 2021-10-12 Display panel
PCT/CN2021/123303 WO2023044984A1 (zh) 2021-09-27 2021-10-12 一种显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111137554.2A CN113838424B (zh) 2021-09-27 2021-09-27 一种显示面板

Publications (2)

Publication Number Publication Date
CN113838424A CN113838424A (zh) 2021-12-24
CN113838424B true CN113838424B (zh) 2023-04-18

Family

ID=78970633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111137554.2A Active CN113838424B (zh) 2021-09-27 2021-09-27 一种显示面板

Country Status (3)

Country Link
US (1) US20240046862A1 (zh)
CN (1) CN113838424B (zh)
WO (1) WO2023044984A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114333700A (zh) * 2021-12-21 2022-04-12 武汉华星光电半导体显示技术有限公司 像素电路以及显示面板
CN115084165B (zh) * 2022-06-28 2023-05-23 云谷（固安）科技有限公司 阵列基板、显示面板和显示装置
WO2024000273A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示面板及显示装置
WO2024045059A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019159651A1 (ja) * 2018-02-14 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
CN109686301B (zh) * 2019-02-28 2020-10-16 厦门天马微电子有限公司 光感电路及其驱动方法、显示面板和显示装置
KR102630591B1 (ko) * 2019-12-26 2024-01-29 엘지디스플레이 주식회사 표시 장치용 구동 유닛
KR20210085514A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계 발광 표시장치
CN111048041B (zh) * 2020-01-02 2021-05-11 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
CN212365460U (zh) * 2020-07-17 2021-01-15 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN213519212U (zh) * 2020-12-03 2021-06-22 重庆康佳光电技术研究院有限公司 像素电路和显示装置
CN112562588A (zh) * 2020-12-24 2021-03-26 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112634833A (zh) * 2021-01-07 2021-04-09 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示面板
CN112951154A (zh) * 2021-03-16 2021-06-11 武汉华星光电半导体显示技术有限公司 像素驱动电路、显示面板及显示装置
CN113140179B (zh) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN113224123B (zh) * 2021-05-06 2023-09-01 京东方科技集团股份有限公司 显示面板、显示装置
CN113299716B (zh) * 2021-05-21 2023-03-17 武汉华星光电半导体显示技术有限公司 一种显示面板
CN113178170A (zh) * 2021-06-29 2021-07-27 深圳小米通讯技术有限公司 像素驱动电路、方法、装置及显示面板

Also Published As

Publication number Publication date
US20240046862A1 (en) 2024-02-08
CN113838424A (zh) 2021-12-24
WO2023044984A1 (zh) 2023-03-30

Similar Documents

Publication Publication Date Title
CN113838424B (zh) 一种显示面板
CN110992880B (zh) 一种显示面板及显示装置
JP4549889B2 (ja) キャパシタ及びこれを利用する発光表示装置
CN107481668B (zh) 一种显示面板及显示装置
JP2021524926A (ja) 表示パネルおよび表示装置
JP2021521471A (ja) 表示パネル及び表示装置
CN113690306B (zh) 阵列基板及显示面板
WO2017183355A1 (ja) 表示装置および電子機器
US20230097504A1 (en) Display substrate and display device
KR20200064230A (ko) 유기 발광 표시 장치
JP2009109853A (ja) アクティブマトリクス型表示装置
US20220199734A1 (en) Display panel and display device
US20210134934A1 (en) Display device and manufacturing method thereof
CN112365849A (zh) 一种像素驱动电路及显示面板
WO2021203358A1 (zh) 显示面板和显示装置
EP4113612A1 (en) Display substrate and manufacturing method therefor, and display apparatus
WO2022227492A1 (zh) 显示面板及显示装置
US11925082B2 (en) Display panel and display device
CN114023266A (zh) 像素电路、显示面板和显示装置
WO2022041227A1 (zh) 显示面板及显示装置
US11882741B2 (en) Display device and manufacturing method thereof
CN215342598U (zh) 显示基板及显示装置
KR20200036976A (ko) 표시 장치
US20220189391A1 (en) Array substrate, and display panel and display device thereof
CN114361185A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant