CN112071268B - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN112071268B
CN112071268B CN202010938221.9A CN202010938221A CN112071268B CN 112071268 B CN112071268 B CN 112071268B CN 202010938221 A CN202010938221 A CN 202010938221A CN 112071268 B CN112071268 B CN 112071268B
Authority
CN
China
Prior art keywords
transistor
initialization
node
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010938221.9A
Other languages
English (en)
Other versions
CN112071268A (zh
Inventor
陈碧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to PCT/CN2020/121851 priority Critical patent/WO2022032863A1/zh
Priority to US17/266,971 priority patent/US20220310731A1/en
Publication of CN112071268A publication Critical patent/CN112071268A/zh
Application granted granted Critical
Publication of CN112071268B publication Critical patent/CN112071268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种显示面板和显示装置，显示面板包括阵列设置的多个发光器件和驱动发光器件发光的像素驱动电路，像素驱动电路包括：第一初始化晶体管、开关晶体管、补偿晶体管、第二初始化晶体管、第一发光控制晶体管、第二发光控制晶体管和存储电容；其中，补偿晶体管、第一初始化晶体管和第二初始化晶体管为氧化物晶体管，开关晶体管、驱动晶体管、第一发光控制晶体管和第二发光控制晶体管为低温多晶硅晶体管。本申请通过将补偿晶体管、第一初始化晶体管和第二初始化晶体管设置为氧化物晶体管，其他晶体管设置为低温多晶硅晶体管，可以同时利用氧化物晶体管的低漏电流特性和低温多晶硅晶体管的高迁移率特性，从而使得像素驱动电路更加稳定。

Description

显示面板和显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
多晶硅类薄膜晶体管具有高迁移率，因此现有的OLED显示面板的像素驱动电路中，通常采用低温多晶硅(LTPS)薄膜晶体管进行驱动像素发光，然而，使用低温多晶硅薄膜晶体管的OLED显示面板较低刷新频率下，会出现发光阶段稳定性较弱的问题，造成显示效果较差。
因此，现有的显示面板存在像素驱动电路稳定性较弱的技术问题，需要改进。
发明内容
本申请实施例提供一种显示面板和显示装置，用以缓解现有的显示面板中像素驱动电路稳定性较弱的技术问题。
本申请提供一种显示面板，包括阵列设置的多个发光器件和驱动所述发光器件发光的像素驱动电路，所述像素驱动电路包括：
第一初始化晶体管，用于在第一扫描信号的控制下，向第一节点输入初始化信号；
开关晶体管，用于在第二扫描信号的控制下，向第二节点输入数据信号；
驱动晶体管，用于在所述第一节点和所述第二节点电位的控制下，驱动所述发光器件发光；
补偿晶体管，通过所述第一节点和第三节点与所述驱动晶体管相连，用于在第三扫描信号的控制下，补偿所述驱动晶体管的阈值电压；
第二初始化晶体管，用于在所述第三扫描信号的控制下，向所述发光器件阳极输入初始化信号；
第一发光控制晶体管，通过所述第二节点与所述驱动晶体管相连，用于在发光控制信号的控制下，导通电源高电位信号线流向所述驱动晶体管的电流；
第二发光控制晶体管，通过所述第三节点与所述驱动晶体管相连，用于在所述发光控制信号的控制下，导通所述驱动晶体管流向所述发光器件阳极的电流；
存储电容，通过所述第一节点与所述驱动晶体管相连，通过第四节点与所述电源高电位信号线相连，用于存储所述数据信号；
其中，所述补偿晶体管、所述第一初始化晶体管和所述第二初始化晶体管为氧化物晶体管，所述开关晶体管、所述驱动晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管为低温多晶硅晶体管。
在本申请的显示面板中，所述补偿晶体管、所述第一初始化晶体管和所述第二初始化晶体管为N型晶体管，所述开关晶体管、所述驱动晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管为P型晶体管。
在本申请的显示面板中，所述显示面板包括自下而上层叠设置的衬底、第一半导体层、第一金属层、第二金属层、第二半导体层、第三金属层、第一源漏极层和第二源漏极层，所述第一半导体层形成各低温多晶硅晶体管的多晶硅有源层，所述第二半导体层形成各氧化物晶体管的氧化物有源层。
在本申请的显示面板中，所述多晶硅有源层和所述氧化物有源层在所述衬底的投影至少部分重叠。
在本申请的显示面板中，所述第一金属层图案化形成各氧化物晶体管的顶栅，所述氧化物有源层形成各氧化物晶体管的沟道区，所述第二金属层图案化形成各氧化物晶体管的底栅，所述沟道区在所述衬底的投影落在对应的底栅在所述衬底的投影范围内。
在本申请的显示面板中，所述第一金属层图案化形成所述存储电容的第一极板，所述第二金属层图案化形成所述存储电容的第二极板。
在本申请的显示面板中，所述第一源漏极层图案化形成电源高电位信号线，所述第二源漏极层图案化形成第一阻挡构件，所述第一阻挡构件与所述电源高电位信号线连接，且所述第一阻挡构件在所述第一金属层的投影覆盖所述存储电容的第一极板的至少部分区域。
在本申请的显示面板中，所述第一阻挡构件在所述氧化物有源层的投影覆盖所述补偿晶体管的沟道区和所述第一初始化晶体管的沟道区。
在本申请的显示面板中，所述第二源漏极层图案化形成第二阻挡构件，所述第二阻挡构件与所述第二发光控制晶体管和所述发光器件阳极相连，且在所述氧化物有源层的投影覆盖所述第二初始化晶体管的沟道区。
本申请还提供一种显示装置，包括：
第一初始化晶体管，用于在第一扫描信号的控制下，向第一节点输入初始化信号；
开关晶体管，用于在第二扫描信号的控制下，向第二节点输入数据信号；
驱动晶体管，用于在所述第一节点和所述第二节点电位的控制下，驱动发光器件发光；
第二初始化晶体管，用于在所述第三扫描信号的控制下，向所述发光器件阳极输入初始化信号；
其中，所述第一初始化晶体管和所述第二初始化晶体管为氧化物晶体管，所述开关晶体管和所述第二初始化晶体管为不同类型晶体管。
在本申请的显示装置中，所述开关晶体管为低温多晶硅晶体管。
在本申请的显示装置中，所述开关晶体管为P型晶体管，所述第一初始化晶体管和所述第二初始化晶体管为N型晶体管。
在本申请的显示装置中，所述显示装置包括自下而上层叠设置的衬底、第一半导体层、第一金属层、第二金属层、第二半导体层、第三金属层、第一源漏极层和第二源漏极层，所述第一半导体层形成所述低温多晶硅晶体管的多晶硅有源层，所述第二半导体层形成所述氧化物晶体管的氧化物有源层。
在本申请的显示装置中，所述多晶硅有源层和所述氧化物有源层在所述衬底的投影至少部分重叠。
在本申请的显示装置中，所述第二金属层图案化形成各氧化物晶体管的底栅，所述第三金属层图案化形成各氧化物晶体管的顶栅，所述氧化物有源层形成各氧化物晶体管的沟道区，所述沟道区在所述衬底的投影落在对应的底栅在所述衬底的投影范围内。
在本申请的显示装置中，所述显示装置还包括存储电容，所述存储电容通过所述第一节点与所述驱动晶体管相连，通过第四节点与所述电源高电位信号线相连，用于存储所述数据信号，所述第一金属层图案化形成所述存储电容的第一极板，所述第二金属层图案化形成所述存储电容的第二极板。
在本申请的显示装置中，所述第一源漏极层图案化形成电源高电位信号线，所述第二源漏极层图案化形成第一阻挡构件，所述第一阻挡构件与所述电源高电位信号线连接，且所述第一阻挡构件在所述第一金属层的投影覆盖所述存储电容的第一极板的至少部分区域。
在本申请的显示装置中，所述第一阻挡构件在所述氧化物有源层的投影覆盖所述第一初始化晶体管的沟道区。
在本申请的显示装置中，所述显示装置还包括：
第一发光控制晶体管，通过所述第二节点与所述驱动晶体管相连，用于在发光控制信号的控制下，导通电源高电位信号线流向所述驱动晶体管的电流；
第二发光控制晶体管，通过所述第三节点与所述驱动晶体管相连，用于在所述发光控制信号的控制下，导通所述驱动晶体管流向所述发光器件阳极的电流；
所述驱动晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管为多晶硅晶体管。
在本申请的显示装置中，所述第二源漏极层图案化形成第二阻挡构件，所述第二阻挡构件与所述第二发光控制晶体管和所述发光器件阳极相连，且在所述氧化物有源层的投影覆盖所述第二初始化晶体管的沟道区。
在本申请的显示装置中，所述显示装置还包括补偿晶体管，所述补偿晶体管通过所述第一节点和第三节点与所述驱动晶体管相连，用于在第三扫描信号的控制下，补偿所述驱动晶体管的阈值电压，所述补偿晶体管为氧化物晶体管。
在本申请的显示装置中，所述第一阻挡构件在所述氧化物有源层的投影覆盖所述补偿晶体管的沟道区。
有益效果：本申请提供一种显示面板和显示装置，显示面板包括阵列设置的多个发光器件和驱动所述发光器件发光的像素驱动电路，所述像素驱动电路包括：第一初始化晶体管，用于在第一扫描信号的控制下，向第一节点输入初始化信号；开关晶体管，用于在第二扫描信号的控制下，向第二节点输入数据信号；驱动晶体管，用于在所述第一节点和所述第二节点电位的控制下，驱动所述发光器件发光；补偿晶体管，通过所述第一节点和第三节点与所述驱动晶体管相连，用于在第三扫描信号的控制下，补偿所述驱动晶体管的阈值电压；第二初始化晶体管，用于在所述第三扫描信号的控制下，向所述发光器件阳极输入初始化信号；第一发光控制晶体管，通过所述第二节点与所述驱动晶体管相连，用于在发光控制信号的控制下，导通电源高电位信号线流向所述驱动晶体管的电流；第二发光控制晶体管，通过所述第三节点与所述驱动晶体管相连，用于在所述发光控制信号的控制下，导通所述驱动晶体管流向所述发光器件阳极的电流；存储电容，通过所述第一节点与所述驱动晶体管相连，通过第四节点与所述电源高电位信号线相连，用于存储所述数据信号；其中，所述补偿晶体管、所述第一初始化晶体管和所述第二初始化晶体管为氧化物晶体管，所述开关晶体管、所述驱动晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管为低温多晶硅晶体管。本申请通过将补偿晶体管、第一初始化晶体管和第二初始化晶体管设置为氧化物晶体管，其他晶体管设置为低温多晶硅晶体管，可以同时利用氧化物晶体管的低漏电流特性和低温多晶硅晶体管的高迁移率特性，从而使得像素驱动电路更加稳定，提升了显示面板的显示效果。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板中像素驱动电路的结构示意图。
图2为本申请实施例提供的显示面板中像素驱动电路中各信号的时序图。
图3为本申请实施例提供的显示面板中各膜层的结构示意图。
图4为本申请实施例提供的显示面板中各膜层的平面叠加结构示意图。
图5为本申请实施例提供的显示面板中第一半导体层的平面结构示意图。
图6为本申请实施例提供的显示面板中第一金属层的平面结构示意图。
图7为本申请实施例提供的显示面板中第二金属层的平面结构示意图。
图8为本申请实施例提供的显示面板中第二半导体层的平面结构示意图。
图9为本申请实施例提供的显示面板中第三金属层的平面结构示意图。
图10为本申请实施例提供的显示面板中第一源漏极层的平面结构示意图。
图11为本申请实施例提供的显示面板中第二源漏极层的平面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种显示面板和显示装置，用以缓解现有的显示面板中像素驱动电路稳定性较弱的技术问题。
如图1所示，本申请提供一种显示面板，包括阵列设置的多个发光器件D1和驱动发光器件D1发光的像素驱动电路，像素驱动电路包括：
第一初始化晶体管T4，用于在第一扫描信号Scan 1的控制下，向第一节点Q输入初始化信号VI；
开关晶体管T2，用于在第二扫描信号Scan 2的控制下，向第二节点A输入数据信号Vdata；
驱动晶体管T1，用于在第一节点Q和第二节点A电位的控制下，驱动发光器件D1发光；
补偿晶体管T3，通过第一节点Q和第三节点B与驱动晶体管T1相连，用于在第三扫描信号Scan 3的控制下，补偿驱动晶体管T1的阈值电压；
第二初始化晶体管T7，用于在第三扫描信号Scan 3的控制下，向发光器件阳极输入初始化信号VI；
第一发光控制晶体管T5，通过第二节点A与驱动晶体管T1相连，用于在发光控制信号EM的控制下，导通电源高电位信号线流向驱动晶体管T1的电流；
第二发光控制晶体管T6，通过第三节点B与驱动晶体管T1相连，用于在发光控制信号EM的控制下，导通驱动晶体管T1流向发光器件D1阳极C的电流；
存储电容C1，通过第一节点Q与驱动晶体管T1相连，通过第四节点D与电源高电位信号线相连，用于存储数据信号Vdata；
其中，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7为氧化物晶体管，开关晶体管T2、驱动晶体管T1、第一发光控制晶体管T5和第二发光控制晶体管T6为低温多晶硅晶体管。
具体地，第一初始化晶体管T4的栅极接入第一扫描信号Scan 1，第一电极接入初始化信号VI，第二电极接入第一节点Q。
开关晶体管T2的栅极接入第二扫描信号Scan 2，第一电极接入数据信号Vdata，第二电极连接第二节点A。
驱动晶体管T1的栅极接入第一节点Q，第一电极接入第二节点A，第二电极接入第三节点B。
补偿晶体管T3的栅极接入第三扫描信号Scan 3，第一电极接入第三节点B，第二电极接入第一节点Q。
第二初始化晶体管T7的栅极接入第三扫描信号Scan 3，第一电极接入初始化信号VI，第二电极连接发光器件D1阳极C。
第一发光控制晶体管T5的栅极接入发光控制信号EM，第二电极接入电源高电位信号Vdd，第一电极连接第二节点A。
第二发光控制晶体管T6的栅极接入发光控制信号EM，第一电极连接第三节点B，第二电极连接发光器件D1阳极C。
存储电容C1的第一极板连接电源高电位信号Vdd，第二极板连接第一节点Q。
晶体管T1至T7中，第一电极和第二电极中的其中一个是源电极，另一个是漏电极。
如图2所示，为本申请的像素驱动电路在显示阶段的时序图。本申请的像素驱动电路中，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7为N型晶体管，开关晶体管T2、驱动晶体管T1、第一发光控制晶体管T5和第二发光控制晶体管T6为P型晶体管。
在复位阶段t1，第二扫描信号Scan 2为高电位，开关晶体管T2关闭，第三扫描信号Scan 3为低电位，补偿晶体管T3和第二初始化晶体管T7关闭，发光控制信号EM为高电位，第一发光控制信号T5和第二发光控制信号T6关闭，第一扫描信号Scan 1为高电位，第一初始化晶体管T4打开，向第一节点Q输入初始化信号，将第一节点Q的电位拉低。
在数据写入阶段t2，第一扫描信号Scan 1为低电位，第一初始化晶体管T4关闭，第二扫描信号Scan 2为低电位，开关晶体管T2打开，第三扫描信号Scan 3为高电位，补偿晶体管T3和第二初始化晶体管T7打开，由于第一节点Q的电位为低，补偿晶体管T3打开后将驱动晶体管T1的栅极和第二电极短接，通过驱动晶体管T1的阈值电压在驱动晶体管T1的栅电极与第一电极之间生成电压差，此时，驱动晶体管T1开启，开关晶体管T2向第二节点A输入数据信号Vdata，该数据信号Vdata包含补偿的阈值电压，并被输入至驱动晶体管T1的栅极，从而补偿了驱动晶体管T1的阈值电压偏差。写入的数据信号Vdata通过驱动晶体管T1给第一节点Q充电，直至第一节点Q的电压变为Vdata-Vth，驱动晶体管T1截止。此外，由于第二初始化晶体管T7开启，因此发光器件D1的阳极接收初始化信号而被复位。
在发光阶段t3，发光控制信号EM为低电位，第一发光控制信号T5和第二发光控制信号T6打开，导通电源高电位信号线VDD流向驱动晶体管T1的电流、以及驱动晶体管T1流向发光器件D1阳极C的电流，此时流经发光器件D1的驱动电流满足公式I＝1/2K[Vdd-(Vdata-Vth)-Vth]2＝1/2K[Vdd-Vdata]2。发光器件D1在驱动电流I的作用下工作发光。
在本申请实施例中，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7为氧化物晶体管，开关晶体管T2、驱动晶体管T1、第一发光控制晶体管T5和第二发光控制晶体管T6为低温多晶硅晶体管，在发光阶段t3，利用氧化薄膜晶体管低漏电流的特性，补偿晶体管T3可以保持住第一节点Q和第三节点B的电位稳定，第一初始化晶体管T4可以保持住第一节点Q的电位稳定，第二初始化晶体管T7可以保持住发光器件D1阳极C的电位稳定，缓解发光器件D1因受到漏电流影响造成的发光亮度变化，尤其可以缓解在较低刷新频率情况下显示效果较差的问题。同时，利用低温多晶硅晶体管高迁移率和高驱动速度的特性，在数据写入阶段t2，开关晶体管T2、驱动晶体管T1的响应速度较快，使得数据可以被迅速写入，避免因打开时间较长而造成充电不足，在发光阶段t3，第一发光控制晶体管T5和第二发光控制晶体管T6响应速度较快，使得驱动电流I迅速流入发光器件D1中，避免开启过慢引起显示画面迟滞。本申请采用低温多晶硅晶体管和氧化物晶体管相互结合的像素驱动电路，充分利用低温多晶硅晶体管高迁移率和较快驱动速度、以及氧化物晶体管低漏电流的特性，可以使显示面板的显示更加稳定，且功耗更低。
如图3所示，为本申请实施例提供的显示面板的膜层结构示意图。显示面板包括自下而上层叠设置的衬底100、第一半导体层300、第一金属层400、第二金属层500、第二半导体层600、第三金属层700、第一源漏极层800和第二源漏极层900，其中，第一半导体层300形成各低温多晶硅晶体管的多晶硅有源层，第二半导体层600形成各氧化物晶体管的氧化物有源层。
图3中左侧晶体管为低温多晶硅晶体管的膜层结构，右侧晶体管为氧化物晶体管的膜层结构，像素驱动电路中开关晶体管T2、驱动晶体管T1、第一发光控制晶体管T5和第二发光控制晶体管T6的结构均与图3左侧的晶体管结构相同，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7的结构均与图3右侧的晶体管结构相同。图4为本申请实施例提供的显示面板中各膜层平面叠加示意图，图5至图11分别为各膜层的平面示意图。下面结合图3至图11对像素驱动电路中各晶体管的膜层结构进行具体说明。
如图3所示，衬底100可以包括刚性衬底或柔性衬底，当衬底100为刚性衬底时，材料可以是金属或玻璃，当衬底100为柔性衬底时，材料可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧基树脂、聚氨酯基树脂、纤维素树脂、硅氧烷树脂、聚酰亚胺基树脂、聚酰胺基树脂中的至少一种。本申请对衬底100的材料不做限制。
在衬底100上通常形成有缓冲层200，缓冲层200可以包括无机材料，如氮化硅或氧化硅中的至少一种，用来防止衬底100下方的外界杂质渗入至上层的晶体管中，以及改善衬底100与上方膜层间的结合强度。根据衬底100的类型、工艺条件等，缓冲层200可被省略。
如图3、图4和图5所示，第一半导体层300图案化形成开关晶体管T2、驱动晶体管T1、第一发光控制晶体管T5和第二发光控制晶体管T6的多晶硅有源层，且各晶体管的多晶硅有源层相互连接，多晶硅有源层可通过使非晶硅结晶化来形成，结晶方法的可包括快速热退火(RTA)、固相结晶化(SPC)、准分子激光退火(ELA)、金属诱导结晶化(MIC)、金属诱导横向结晶化(MILC)和顺序横向凝固(SLS)等。
如图3所示，在第一半导体层300上形成有第一栅绝缘层10，第一栅绝缘层10的材料包括氧化硅。
如图3、图4、图5和图6所示，第一金属层400形成在第一栅绝缘层10上，图案化形成多条第一层扫描信号线、以及存储电容的第一极板403，第一层扫描信号线具体包括第一扫描信号线401和第二扫描信号线402，其中第二扫描信号线402为发光控制信号线。其中，第一扫描信号线401与多晶硅有源层在衬底100上的投影存在一相交区域，第一扫描信号线401位于该相交区域的部分形成开关晶体管T2的栅极，多晶硅有源层位于该相交区域的部分形成开关晶体管T2的沟道区，第二扫描信号线402与多晶硅有源层在衬底100上的投影存在一相交区域，第二扫描信号线402位于该相交区域的部分分别形成第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极，多晶硅有源层位于该相交区域的部分分别形成第一发光控制晶体管T5的沟道区和第二发光控制晶体管T6的沟道区，存储电容的第一极板403与多晶硅有源层在衬底100上的投影也存在一相交区域，存储电容的第一极板403位于该相交区域的部分形成驱动晶体管T1的栅极，多晶硅有源层位于该相交区域的部分形成驱动晶体管T1的沟道区。
多晶硅有源层除了上述各沟道区之外的部分进行离子掺杂，形成各低温多晶硅晶体管的源区和漏区。通过离子掺杂及各第一层扫描信号线的相交设置，实现了开关晶体管T2的第二电极与第一发光控制晶体管T5的第二电极、驱动晶体管T1的第一电极的连接，以及驱动晶体管T1的第二电极与第二发光控制晶体管T6的第一电极间的连接。
第一金属层400的材料可包括钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。
如图3所示，在第一金属层400上形成有第二栅绝缘层20，第二栅绝缘层20的材料包括氮化硅。
如图3、图4和图7所示，第二金属层500形成在第二栅绝缘层20上，图案化形成多条第二层扫描信号线、以及存储电容的第二极板505，第二层扫描信号线具体包括第三扫描信号线501、第三扫描信号线502、第五扫描信号线503和第六扫描信号线504，其中第三扫描信号线501为初始化信号线VI。需要说明的是，在图7中最上一条第三扫描信号线501为上一发光器件对应的像素驱动电路中的扫描信号线，最下一条第三扫描信号线501为下一发光器件对应的像素驱动电路中的扫描信号线。
第二金属层500的材料可包括钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。
如图3所示，在第二金属层500上形成有第一层间介质层30，材料包括氮化硅和氧化硅中的至少一种。
如图3、图4和图8所示，第二半导体层600形成在第一层间介质层30上，图案化形成补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7的氧化物有源层，其中补偿晶体管T3和第一初始化晶体管T4的氧化物有源层相互连接，第二初始化晶体管T7的氧化物有源层与其他晶体管独立。氧化物有源层材料可以包括氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)中的至少一种。
如图3所示，在第二半导体层600上形成有第三栅绝缘层40，第三栅绝缘层40的材料包括氧化硅。
如图3、图4和图9所示，第三金属层700形成在第三栅绝缘层40上，图案化形成多条第三层扫描信号线，包括第七扫描信号线701、第八扫描信号线702和第九扫描信号线703，其中，第七扫描信号线701与氧化物有源层在衬底100上的投影存在一相交区域，第七扫描信号线701位于该相交区域的部分形成第一初始化晶体管T4的顶栅，氧化物有源层位于该相交区域的部分形成第一初始化晶体管T4的沟道区，第八扫描信号线702与氧化物有源层在衬底100上的投影存在一相交区域，第八扫描信号线702位于该相交区域的部分形成补偿晶体管T3的顶栅，氧化物有源层位于该相交区域的部分形成补偿晶体管T3的沟道区，第九扫描信号线703与氧化物有源层在衬底100上的投影也存在一相交区域，第九扫描信号线703位于该相交区域的部分形成第二初始化晶体管T7的顶栅，氧化物有源层位于该相交区域的部分形成第二初始化晶体管T7的沟道区。
氧化物有源层除了上述各沟道区之外的部分形成各氧化物晶体管的源区和漏区，通过各第三层扫描信号线的相交设置，实现了补偿晶体管T3的第二电极与第一初始化晶体管T4的第二电极的连接，以及第一初始化晶体管T4的第一电极与第二初始化晶体管T7的第一电极间的连接。
第三金属层700的材料可包括钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。
如图3所示，在第三金属层700上形成有第二层间介质层50，材料包括氮化硅和氧化硅中的至少一种。
如图3、图4和图10所示，第二层间介质层50上形成有第一源漏极层800，图案化形成数据信号线801、电源高电位信号线802、第一连接线803、第二连接线804、第三连接线805、第四连接线806和第四连接线807。第一源漏极层800的材料包括Mo、Al、Cu、Ti等的单质或合金中的至少一种。
数据信号线801通过第一过孔001与开关晶体管T2的多晶硅有源层连接；电源高电位信号线802通过第二过孔002与第一发光控制信号线T5的多晶硅有源层连接，通过第三过孔003与存储电容C1的第一极板505连接，且连接时需要穿过存储电容的第二极板505中形成的电容过孔5051；第一连接线803通过第四过孔004与第一初始化晶体管T4的氧化物有源层连接，形成第一初始化晶体管T4的第一电极，再通过第五过孔005与初始化信号线VI连接；第二连接线804通过第六过孔006与驱动晶体管T1的栅极和存储电容C1的第二极板403连接，通过第七过孔007与第一初始化晶体管T4的氧化物有源层连接，形成第一初始化晶体管T4的第二电极；第三连接线805通过第八过孔008与驱动晶体管T1和第二发光控制晶体管T6的多晶硅有源层连接，形成驱动晶体管T1的第二电极和第二发光控制晶体管T6的第一电极，通过第九过孔009与补偿晶体管T3的氧化物有源层连接，形成补偿晶体管T3的第二电极；第四连接线806通过第十过孔010与第二发光控制晶体管T6的多晶硅有源层连接，形成第二发光控制晶体管T6的第二电极，通过第十一过孔011与第二初始化晶体管T7的氧化物有源层连接，形成第二初始化晶体管T7的第二电极；第五连接线807通过第十二过孔012与第二初始化晶体管T7的氧化物有源层连接，形成第二初始化晶体管T7的第一电极，再通过第十三过孔013与初始化信号线VI连接。
如图3所示，在第三金属层800上形成有钝化层60，钝化层的材料通常为氮化硅(SiNx)和氧化硅(SiOx)中的至少一种。在钝化层60上形成有第一平坦化层70，第一平坦化层70的材料通常为聚酰亚胺。
如图3、图4和图11所示，在钝化层70上形成有第二源漏极层900，第二源漏极层900的材料包括Mo、Al、Cu、Ti等的单质或合金中的至少一种。
第二源漏极层900图案化形成第一阻挡构件901，第一阻挡构件901与电源高电位信号线802连接，且第一阻挡构件901在第一金属层400的投影覆盖至少部分存储电容的第一极板403。第一阻挡构件901通过第十四过孔014与电源高电位信号线802连接，由于第一阻挡构件901在第一金属层400的投影覆盖存储电容的第一极板403的至少部分区域，对应该覆盖区域，第一阻挡构件901与存储电容的第一极板403之间可以产生耦合电容，该耦合电容与存储电容叠加，使得电路存储电荷的能力增加，存储电容的第一极板403又作为驱动晶体管T1的栅极，因此第一阻挡构件901可以提高驱动晶体管T1栅极也即第一节点Q的稳定性，即使电路中有漏电流产生，也可以通过耦合电容释放以减小漏电流的影响，使得发光器件D1的亮度变化较小，提高了像素驱动电路的稳定性。当第一阻挡构件901在第一金属层400的投影覆盖存储电容的第一极板403的全部区域时，产生的耦合电容最大，提升稳定性的作用最好。
第一阻挡构件901在氧化物有源层的投影覆盖补偿晶体管T3的沟道区和第一初始化晶体管T4的沟道区，由于氧化物有源层对光照较为敏感，而第一阻挡构件901的材料为不透光金属，因此可以阻挡从第一阻挡构件901远离氧化物有源层一侧入射的环境光，防止其对补偿晶体管T3和第一初始化晶体管T4造成干扰，提高了各氧化物晶体管的稳定性。
此外，由于第一阻挡构件901材料为金属，因此可以作为氢阻挡层，阻挡上方膜层在制程过程中产生的氢离子对氧化物有源层的影响，避免造成氧化物晶体管阈值电压漂移，进一步提高电路的稳定性。
综上，第一阻挡构件901对应驱动晶体管T1、补偿晶体管T3和第一初始化晶体管T4，可以同时起到遮光层、氢阻挡层以及耦合电容的作用，共同提高像素驱动电路的稳定性，且制作工艺简单，成本较低。
第二源漏极层900还图案化形成第二阻挡构件902，第二阻挡构件902形成第二发光控制晶体管T6的第二漏极，通过第十五过孔015与第二发光控制晶体管T6的的第二电极连接，通过第十六过孔016与发光器件D1的阳极连接，且在氧化物有源层的投影覆盖第二初始化晶体管T7的沟道区。同样地，第二阻挡构件902可以阻挡从第二阻挡构件902远离氧化物有源层一侧入射的环境光，防止其对第二初始化晶体管T7造成干扰，提高了第二初始化晶体管T7的稳定性，也可以作为氢阻挡层，阻挡上方膜层在制程过程中产生的氢离子对氧化物有源层的影响，进一步提高电路的稳定性。综上，第二阻挡构件902可以同时作为第二发光控制晶体管T6的第二漏极、遮光层和氢阻挡层，共同提高像素驱动电路的稳定性，且制作工艺简单，成本较低。
如图3所示，第二源漏极层900上形成有第二平坦化层80，第二平坦化层80的材料通常为聚酰亚胺。发光器件阳极1000形成在第二平坦化层80中，包括高功函数的导电材料和反射材料的单层或叠层，其中高功函数的导电材料可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3)等，反射材料可包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)，钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、锂(Li)、钙(Ca)或它们的混合物。像素定义层90形成在发光器件阳极1000上，包括暴露出阳极1000的多个开口区，像素定义层90的材料可包括光致抗蚀剂、聚酰亚胺树脂、丙烯酸树脂、硅化合物或聚丙烯酸树脂等。有机发光层1010形成在开口区内，发光器件阴极(图未示出)位于有机发光层1010上，且延伸覆盖像素定义层90。上述阳极1000、有机发光层1010和阴电极共同构成发光器件，在本申请中，显示面板为OLED显示面板，发光器件为OLED发光器件。最上方为封装层1020，其材质包括有机材料与无机材料的组合。
在一种实施例中，多晶硅有源层和氧化物有源层在衬底100的投影至少部分重叠。在现有技术的像素驱动电路中，各晶体管均为低温多晶硅晶体管，各晶体管的有源层设置在同层且相互连接，因此占用空间较大，本申请的像素驱动电路中，多晶硅有源层和氧化物有源层设置在不同层，且衬底100的投影至少部分重叠，因此可以减小占用空间，使得整个像素驱动电路占用面积较小，因此减小了不透光区域的面积，使得显示面板的透光率提升，提高了显示效果。
在一种实施例中，多条第二层扫描信号线对应各氧化物晶体管沟道区形成各氧化物晶体管的底栅，且沟道区在衬底100的投影落在对应的底栅在衬底100的投影范围内。由于氧化物有源层对光照较为敏感，而第二金属层500的材料为不透光金属，且沟道区在衬底100的投影落在对应的底栅在衬底100的投影范围内，因此可以阻挡从第二金属层500远离氧化物有源层一侧入射的环境光，防止其对各氧化物晶体管造成干扰，提高了各氧化物晶体管的稳定性。
在一种实施例中，多条第二层扫描信号线在氧化物晶体管工作时输入可变电压，以调节对应氧化物晶体管的阈值电压。由于氧化物晶体管在长时间使用时，会出现阈值电压漂移现象，阈值电压会发生正偏或负偏，使得写入的数据信号不能被正确显示出，此时，可以向各氧化物晶体管的底栅输入电位信号，对阈值电压漂移进行校正调整，使得流过发光器件D1中的驱动电流稳定。由于阈值电压会随着时间的长短产生不同程度的漂移，因此可以在侦测阈值电压漂移的大小后，在氧化物晶体管工作时输入可变电压，对阈值电压的调节效果更为准确，电路的稳定性更好。
此外，由于第二金属层500材料为金属，因此可以作为氢阻挡层，阻挡下方膜层在制程过程中产生的氢离子对氧化物有源层的影响，避免造成氧化物晶体管阈值电压漂移，进一步提高电路的稳定性。
综上，第二金属层500对应各氧化物晶体管形成底栅，可以同时起到遮光层、氢阻挡层以及阈值电压调节的作用，共同提高像素驱动电路的稳定性，且制作工艺简单，成本较低。
通过上述实施例可知，本申请的像素驱动电路，通过将补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7设置为氧化物晶体管，并对各膜层结构进行改进，共同提高了像素驱动电路的稳定性，提高了显示效果。
本申请还提供一种显示装置，包括显示面板和驱动芯片，显示面板为上述任一项所述的显示面板，通过将显示面板中补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7设置为氧化物晶体管，并对各膜层结构进行改进，共同提高了像素驱动电路的稳定性，提高了显示效果。
本申请还提供一种显示装置，具体结构可参加图1，显示装置包括：
第一初始化晶体管T4，用于在第一扫描信号Scan 1的控制下，向第一节点Q输入初始化信号VI；
开关晶体管T2，用于在第二扫描信号Scan 2的控制下，向第二节点A输入数据信号Vdata；
驱动晶体管T1，用于在第一节点Q和第二节点A电位的控制下，驱动发光器件D1发光；
第二初始化晶体管T7，用于在第三扫描信号Scan 3的控制下，向发光器件阳极输入初始化信号VI；
其中，第一初始化晶体管T4和第二初始化晶体管T7为氧化物晶体管，开关晶体管T2和第二初始化晶体管T7为不同类型晶体管。
在一种实施例中，开关晶体管T2为低温多晶硅晶体管，且为P型晶体管，第一初始化晶体管T4和第二初始化晶体管T7为N型晶体管。
图2示出了显示装置在显示阶段各信号的时序图，在本申请实施例中，第一初始化晶体管T4和第二初始化晶体管T7为氧化物晶体管，开关晶体管T2为低温多晶硅晶体管，则在发光阶段t3，利用氧化薄膜晶体管低漏电流的特性，第一初始化晶体管T4可以保持住第一节点Q的电位稳定，第二初始化晶体管T7可以保持住发光器件D1阳极C的电位稳定，缓解发光器件D1因受到漏电流影响造成的发光亮度变化，尤其可以缓解在较低刷新频率情况下显示效果较差的问题。同时，利用低温多晶硅晶体管高迁移率和高驱动速度的特性，在数据写入阶段t2，开关晶体管T2响应速度较快，使得数据可以被迅速写入，避免因打开时间较长而造成充电不足，本申请采用低温多晶硅晶体管和氧化物晶体管相互结合的像素驱动电路，充分利用低温多晶硅晶体管高迁移率和较快驱动速度、以及氧化物晶体管低漏电流的特性，可以使显示面板的显示更加稳定，且功耗更低。
结合图3至图11所示，本申请的显示装置包括自下而上层叠设置的衬底100、第一半导体层300、第一金属层400、第二金属层500、第二半导体层600、第三金属层700、第一源漏极层800和第二源漏极层900，其中，第一半导体层300形成各低温多晶硅晶体管的多晶硅有源层，第二半导体层600形成各氧化物晶体管的氧化物有源层。
在一种实施例中，多晶硅有源层和氧化物有源层在衬底100的投影至少部分重叠。在现有技术的显示装置中，各晶体管均为低温多晶硅晶体管，各晶体管的有源层设置在同层且相互连接，因此占用空间较大，本申请的显示装置中，多晶硅有源层和氧化物有源层设置在不同层，且衬底100的投影至少部分重叠，因此可以减小占用空间，使得整个像素驱动电路占用面积较小，因此减小了不透光区域的面积，使得显示装置的透光率提升，提高了显示效果。
在一种实施例中，各氧化物晶体管沟道区在衬底100的投影落在对应的底栅在衬底100的投影范围内。由于氧化物有源层对光照较为敏感，而第二金属层500的材料为不透光金属，且沟道区在衬底100的投影落在对应的底栅在衬底100的投影范围内，因此可以阻挡从第二金属层500远离氧化物有源层一侧入射的环境光，防止其对各氧化物晶体管造成干扰，提高了各氧化物晶体管的稳定性。
在一种实施例中，第二层扫描信号线在氧化物晶体管工作时输入可变电压，以调节对应氧化物晶体管的阈值电压。由于氧化物晶体管在长时间使用时，会出现阈值电压漂移现象，阈值电压会发生正偏或负偏，使得写入的数据信号不能被正确显示出，此时，可以向各氧化物晶体管的底栅输入电位信号，对阈值电压漂移进行校正调整，使得流过发光器件D1中的驱动电流稳定。由于阈值电压会随着时间的长短产生不同程度的漂移，因此可以在侦测阈值电压漂移的大小后，在氧化物晶体管工作时输入可变电压，对阈值电压的调节效果更为准确，电路的稳定性更好。
此外，由于第二金属层500材料为金属，因此可以作为氢阻挡层，阻挡下方膜层在制程过程中产生的氢离子对氧化物有源层的影响，避免造成氧化物晶体管阈值电压漂移，进一步提高电路的稳定性。
综上，第二金属层500对应各氧化物晶体管形成底栅，可以同时起到遮光层、氢阻挡层以及阈值电压调节的作用，共同提高像素驱动电路的稳定性，且制作工艺简单，成本较低。
在一种实施例中，显示装置还包括存储电容C1，存储电容C1第一节点Q与驱动晶体管T1相连，通过第四节点D与电源高电位信号线相连，用于存储数据信号Vdata，第一金属层400图案化形成存储电容C1的第一极板403，第二金属层500图案化形成存储电容C1的第二极板505。
第一源漏极层800图案化形成电源高电位信号线802，第二源漏极层900图案化形成第一阻挡构件901，第一阻挡构件901与电源高电位信号线802连接，且第一阻挡构件901在第一金属层400的投影覆盖至少部分存储电容的第一极板403。由于第一阻挡构件901在第一金属层400的投影覆盖存储电容的第一极板403的至少部分区域，对应该覆盖区域，第一阻挡构件901与存储电容的第一极板403之间可以产生耦合电容，该耦合电容与存储电容叠加，使得电路存储电荷的能力增加，存储电容的第一极板403又作为驱动晶体管T1的栅极，因此第一阻挡构件901可以提高驱动晶体管T1栅极也即第一节点Q的稳定性，即使电路中有漏电流产生，也可以通过耦合电容释放以减小漏电流的影响，使得发光器件D1的亮度变化较小，提高了像素驱动电路的稳定性。当第一阻挡构件901在第一金属层400的投影覆盖存储电容的第一极板403的全部区域时，产生的耦合电容最大，提升稳定性的作用最好。
第一阻挡构件901在氧化物有源层的投影覆盖第一初始化晶体管T4的沟道区，由于氧化物有源层对光照较为敏感，而第一阻挡构件901的材料为不透光金属，因此可以阻挡从第一阻挡构件901远离氧化物有源层一侧入射的环境光，防止其对第一初始化晶体管T4造成干扰，提高了各氧化物晶体管的稳定性。
此外，由于第一阻挡构件901材料为金属，因此可以作为氢阻挡层，阻挡上方膜层在制程过程中产生的氢离子对氧化物有源层的影响，避免造成氧化物晶体管阈值电压漂移，进一步提高电路的稳定性。
综上，第一阻挡构件901对应第一初始化晶体管T4，可以同时起到遮光层、氢阻挡层以及耦合电容的作用，共同提高像素驱动电路的稳定性，且制作工艺简单，成本较低。
在一种实施例中，显示装置还包括：第一发光控制晶体管T5和第二发光控制晶体管T6，第一发光控制晶体管T5通过第二节点A与驱动晶体管T1相连，用于在发光控制信号EM的控制下，导通电源高电位信号线流向驱动晶体管T1的电流；第二发光控制晶体管T6通过第三节点B与驱动晶体管T1相连，用于在发光控制信号EM的控制下，导通驱动晶体管T1流向发光器件D1阳极C的电流；其中，驱动晶体管T1、第一发光控制晶体管T5和第二发光控制晶体管T6为低温多晶硅晶体管。在数据写入阶段t2，驱动晶体管T1的响应速度较快，使得数据可以被迅速写入，避免因打开时间较长而造成充电不足，在发光阶段t3，第一发光控制晶体管T5和第二发光控制晶体管T6响应速度较快，使得驱动电流I迅速流入发光器件D1中，避免开启过慢引起显示画面迟滞。
第二源漏极层900还图案化形成第二阻挡构件902，第二阻挡构件902形成第二发光控制晶体管T6的第二漏极，通过第十五过孔015与第二发光控制晶体管T6的的第二电极连接，通过第十六过孔016与发光器件D1的阳极连接，且在氧化物有源层的投影覆盖第二初始化晶体管T7的沟道区。同样地，第二阻挡构件902可以阻挡从第二阻挡构件902远离氧化物有源层一侧入射的环境光，防止其对第二初始化晶体管T7造成干扰，提高了第二初始化晶体管T7的稳定性，也可以作为氢阻挡层，阻挡上方膜层在制程过程中产生的氢离子对氧化物有源层的影响，进一步提高电路的稳定性。综上，第二阻挡构件902可以同时作为第二发光控制晶体管T6的第二漏极、遮光层和氢阻挡层，共同提高像素驱动电路的稳定性，且制作工艺简单，成本较低。
在一种实施例中，显示装置还包括补偿晶体管T3，补偿晶体管T3通过第一节点Q和第三节点B与驱动晶体管T1相连，用于在第三扫描信号Scan 3的控制下，补偿驱动晶体管T1的阈值电压，补偿晶体管T3也为氧化物晶体管。在发光阶段t3，利用氧化薄膜晶体管低漏电流的特性，补偿晶体管T3可以保持住第一节点Q和第三节点B的电位稳定。
第一阻挡构件901在氧化物有源层的投影覆盖补偿晶体管T3的沟道区，因此，第一阻挡构件901对应驱动晶体管T1、补偿晶体管T3和第一初始化晶体管T4，可以同时起到遮光层、氢阻挡层以及耦合电容的作用，共同提高像素驱动电路的稳定性，且制作工艺简单，成本较低。
根据以上实施例可知：
本申请提供一种显示面板和显示装置，显示面板包括阵列设置的多个发光器件和驱动发光器件发光的像素驱动电路，像素驱动电路包括：第一初始化晶体管，用于在第一扫描信号的控制下，向第一节点输入初始化信号；开关晶体管，用于在第二扫描信号的控制下，向第二节点输入数据信号；驱动晶体管，用于在第一节点和第二节点电位的控制下，驱动发光器件发光；补偿晶体管，通过第一节点和第三节点与驱动晶体管相连，用于在第三扫描信号的控制下，补偿驱动晶体管的阈值电压；第二初始化晶体管，用于在第三扫描信号的控制下，向发光器件阳极输入初始化信号；第一发光控制晶体管，通过第二节点与驱动晶体管相连，用于在发光控制信号的控制下，导通电源高电位信号线流向驱动晶体管的电流；第二发光控制晶体管，通过第三节点与驱动晶体管相连，用于在发光控制信号的控制下，导通驱动晶体管流向发光器件阳极的电流；存储电容，通过第一节点与驱动晶体管相连，通过第四节点与电源高电位信号线相连，用于存储数据信号；其中，补偿晶体管、第一初始化晶体管和第二初始化晶体管为氧化物晶体管，开关晶体管、驱动晶体管、第一发光控制晶体管和第二发光控制晶体管为低温多晶硅晶体管。本申请通过将补偿晶体管、第一初始化晶体管和第二初始化晶体管设置为氧化物晶体管，其他晶体管设置为低温多晶硅晶体管，可以同时利用氧化物晶体管的低漏电流特性和低温多晶硅晶体管的高迁移率特性，从而使得像素驱动电路更加稳定，提升了显示面板的显示效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板和显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (12)

1.一种显示面板，其特征在于，包括阵列设置的多个发光器件和驱动所述发光器件发光的像素驱动电路，所述像素驱动电路包括：
第一初始化晶体管，用于在第一扫描信号的控制下，向第一节点输入初始化信号；
开关晶体管，用于在第二扫描信号的控制下，向第二节点输入数据信号；
驱动晶体管，用于在所述第一节点和所述第二节点电位的控制下，驱动所述发光器件发光；
补偿晶体管，通过所述第一节点和第三节点与所述驱动晶体管相连，用于在第三扫描信号的控制下，补偿所述驱动晶体管的阈值电压；
第二初始化晶体管，用于在所述第三扫描信号的控制下，向所述发光器件阳极输入初始化信号；
第一发光控制晶体管，通过所述第二节点与所述驱动晶体管相连，用于在发光控制信号的控制下，导通电源高电位信号线流向所述驱动晶体管的电流；
第二发光控制晶体管，通过所述第三节点与所述驱动晶体管相连，用于在所述发光控制信号的控制下，导通所述驱动晶体管流向所述发光器件阳极的电流；
存储电容，通过所述第一节点与所述驱动晶体管相连，通过第四节点与所述电源高电位信号线相连，用于存储所述数据信号；
其中，所述补偿晶体管、所述第一初始化晶体管和所述第二初始化晶体管为氧化物晶体管，所述开关晶体管、所述驱动晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管为低温多晶硅晶体管；
所述显示面板包括自下而上层叠设置的衬底、第一半导体层、第一金属层、第二金属层、第二半导体层、第三金属层、第一源漏极层和第二源漏极层，所述第一半导体层形成各低温多晶硅晶体管的多晶硅有源层，所述第二半导体层形成各氧化物晶体管的氧化物有源层，所述第二金属层材料为不透光金属，所述第一金属层图案化形成所述存储电容的第一极板，所述第一极板与所述驱动晶体管的栅极连接，所述第二金属层图案化形成所述存储电容的第二极板，所述第一源漏极层图案化形成电源高电位信号线，所述第二源漏极层图案化形成第一阻挡构件，所述电源高电位信号线与所述存储电容的第二极板连接，所述第一阻挡构件与所述电源高电位信号线连接，且所述第一阻挡构件在所述第一金属层的投影覆盖所述存储电容的第一极板的至少部分区域，所述第一阻挡构件在所述氧化物有源层的投影覆盖所述补偿晶体管的沟道区和所述第一初始化晶体管的沟道区。
2.如权利要求1所述的显示面板，其特征在于，所述补偿晶体管、所述第一初始化晶体管和所述第二初始化晶体管为N型晶体管，所述开关晶体管、所述驱动晶体管、所述第一发光控制晶体管和所述第二发光控制晶体管为P型晶体管。
3.如权利要求1所述的显示面板，其特征在于，所述多晶硅有源层和所述氧化物有源层在所述衬底的投影至少部分重叠。
4.如权利要求1所述的显示面板，其特征在于，所述第一金属层图案化形成各氧化物晶体管的顶栅，所述氧化物有源层形成各氧化物晶体管的沟道区，所述第二金属层图案化形成各氧化物晶体管的底栅，所述沟道区在所述衬底的投影落在对应的底栅在所述衬底的投影范围内。
5.如权利要求1所述的显示面板，其特征在于，所述第二源漏极层图案化形成第二阻挡构件，所述第二阻挡构件与所述第二发光控制晶体管和所述发光器件阳极相连，且在所述氧化物有源层的投影覆盖所述第二初始化晶体管的沟道区。
6.一种显示装置，其特征在于，包括：
第一初始化晶体管，用于在第一扫描信号的控制下，向第一节点输入初始化信号；
开关晶体管，用于在第二扫描信号的控制下，向第二节点输入数据信号；
驱动晶体管，用于在所述第一节点和所述第二节点电位的控制下，驱动发光器件发光；
补偿晶体管，通过所述第一节点和第三节点与所述驱动晶体管相连，用于在第三扫描信号的控制下，补偿所述驱动晶体管的阈值电压；
第二初始化晶体管，用于在所述第三扫描信号的控制下，向所述发光器件阳极输入初始化信号；
存储电容，通过所述第一节点与所述驱动晶体管相连，通过第四节点与电源高电位信号线相连，用于存储所述数据信号；
其中，所述第一初始化晶体管和所述第二初始化晶体管为氧化物晶体管，所述开关晶体管和所述第二初始化晶体管为不同类型晶体管，所述开关晶体管为低温多晶硅晶体管；
所述显示装置包括自下而上层叠设置的衬底、第一半导体层、第一金属层、第二金属层、第二半导体层、第三金属层、第一源漏极层和第二源漏极层，所述第一半导体层形成各低温多晶硅晶体管的多晶硅有源层，所述第二半导体层形成各氧化物晶体管的氧化物有源层，所述第二金属层材料为不透光金属，所述第一金属层图案化形成所述存储电容的第一极板，所述第一极板与所述驱动晶体管的栅极连接，所述第二金属层图案化形成所述存储电容的第二极板，所述第一源漏极层图案化形成电源高电位信号线，所述第二源漏极层图案化形成第一阻挡构件，所述电源高电位信号线与所述存储电容的第二极板连接，所述第一阻挡构件与所述电源高电位信号线连接，且所述第一阻挡构件在所述第一金属层的投影覆盖所述存储电容的第一极板的至少部分区域，所述第一阻挡构件在所述氧化物有源层的投影覆盖所述第一初始化晶体管的沟道区。
7.如权利要求6所述的显示装置，其特征在于，所述开关晶体管为P型晶体管，所述第一初始化晶体管和所述第二初始化晶体管为N型晶体管。
8.如权利要求6所述的显示装置，其特征在于，所述多晶硅有源层和所述氧化物有源层在所述衬底的投影至少部分重叠。
9.如权利要求6所述的显示装置，其特征在于，所述第二金属层图案化形成各氧化物晶体管的底栅，所述第三金属层图案化形成各氧化物晶体管的顶栅，所述氧化物有源层形成各氧化物晶体管的沟道区，所述沟道区在所述衬底的投影落在对应的底栅在所述衬底的投影范围内。
10.如权利要求6所述的显示装置，其特征在于，所述显示装置还包括：
第一发光控制晶体管，通过所述第二节点与所述驱动晶体管相连，用于在发光控制信号的控制下，导通电源高电位信号线流向所述驱动晶体管的电流；
第二发光控制晶体管，通过所述第三节点与所述驱动晶体管相连，用于在所述发光控制信号的控制下，导通所述驱动晶体管流向所述发光器件阳极的电流；
所述驱动晶体管、第一发光控制晶体管和所述第二发光控制晶体管为多晶硅晶体管。
11.如权利要求10所述的显示装置，其特征在于，所述第二源漏极层图案化形成第二阻挡构件，所述第二阻挡构件与所述第二发光控制晶体管和所述发光器件阳极相连，且在所述氧化物有源层的投影覆盖所述第二初始化晶体管的沟道区。
12.如权利要求6所述的显示装置，其特征在于，所述第一阻挡构件在所述氧化物有源层的投影覆盖所述补偿晶体管的沟道区。
CN202010938221.9A 2020-08-12 2020-09-09 显示面板和显示装置 Active CN112071268B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/121851 WO2022032863A1 (zh) 2020-08-12 2020-10-19 显示面板和显示装置
US17/266,971 US20220310731A1 (en) 2020-08-12 2020-10-19 Display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010806896 2020-08-12
CN2020108068968 2020-08-12

Publications (2)

Publication Number Publication Date
CN112071268A CN112071268A (zh) 2020-12-11
CN112071268B true CN112071268B (zh) 2022-02-22

Family

ID=73662858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010938221.9A Active CN112071268B (zh) 2020-08-12 2020-09-09 显示面板和显示装置

Country Status (3)

Country Link
US (1) US20220310731A1 (zh)
CN (1) CN112071268B (zh)
WO (1) WO2022032863A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397565B (zh) * 2020-12-09 2022-08-05 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11997898B2 (en) 2020-12-28 2024-05-28 Boe Technology Group Co., Ltd. Display panel and display device including blocker
CN112909085B (zh) * 2021-02-02 2023-03-24 武汉华星光电半导体显示技术有限公司 显示面板
EP4131409A4 (en) * 2021-02-07 2023-08-09 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE
CN113112960A (zh) * 2021-04-08 2021-07-13 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
DE112021004912T5 (de) * 2021-05-06 2023-07-20 Boe Technology Group Co., Ltd. Anzeigesubstrat und anzeigevorrichtung
CN113299716B (zh) * 2021-05-21 2023-03-17 武汉华星光电半导体显示技术有限公司 一种显示面板
CN113394236B (zh) * 2021-05-28 2024-04-09 武汉天马微电子有限公司 显示面板及显示装置
CN115812232A (zh) * 2021-06-10 2023-03-17 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
WO2022257082A1 (zh) * 2021-06-10 2022-12-15 京东方科技集团股份有限公司 显示面板、显示装置
CN113629113A (zh) * 2021-07-29 2021-11-09 武汉华星光电半导体显示技术有限公司 显示面板
US11810508B2 (en) 2021-07-30 2023-11-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN113593478A (zh) * 2021-08-12 2021-11-02 武汉华星光电半导体显示技术有限公司 显示面板
CN113870790B (zh) 2021-09-14 2023-04-14 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
CN113870780A (zh) * 2021-09-18 2021-12-31 合肥维信诺科技有限公司 像素电路及显示面板
CN113838424B (zh) * 2021-09-27 2023-04-18 武汉华星光电半导体显示技术有限公司 一种显示面板
CN116940974A (zh) * 2021-09-30 2023-10-24 京东方科技集团股份有限公司 显示面板及显示装置
CN117157699A (zh) * 2022-03-31 2023-12-01 京东方科技集团股份有限公司 显示基板及显示装置
CN114843328A (zh) * 2022-04-26 2022-08-02 武汉华星光电半导体显示技术有限公司 显示面板以及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716609A (zh) * 2004-06-28 2006-01-04 富士通株式会社 半导体器件及其制造方法
CN102969361A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN104064688A (zh) * 2014-07-11 2014-09-24 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
CN106164763A (zh) * 2014-07-25 2016-11-23 乐金显示有限公司 显示设备及其制造方法
CN108281114A (zh) * 2017-01-06 2018-07-13 三星显示有限公司 有机发光显示装置
CN108987438A (zh) * 2017-06-05 2018-12-11 三星显示有限公司 显示装置
JP2019070817A (ja) * 2018-12-04 2019-05-09 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
CN111369943A (zh) * 2020-03-30 2020-07-03 福建华佳彩有限公司 一种分层式像素补偿电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US20090167371A1 (en) * 2005-01-11 2009-07-02 Matsushita Electric Industrial Co., Ltd. Capacitive load driving circuit
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20160117707A (ko) * 2015-03-30 2016-10-11 삼성디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 표시장치
CN105097941B (zh) * 2015-05-28 2019-02-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR102351667B1 (ko) * 2015-08-07 2022-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105573549B (zh) * 2015-12-08 2018-12-25 上海天马微电子有限公司 阵列基板、触控屏和触控显示装置及其制作方法
CN106935597B (zh) * 2017-03-14 2020-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN106940983A (zh) * 2017-05-11 2017-07-11 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN107316614B (zh) * 2017-08-22 2019-10-11 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路
KR102372054B1 (ko) * 2017-09-05 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 화소
KR20200046213A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11727868B2 (en) * 2019-06-03 2023-08-15 Boe Technology Group Co., Ltd. Pixel circuit for threshold compensation, driving method thereof and display device for providing signals
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111179850A (zh) * 2020-01-13 2020-05-19 深圳市华星光电半导体显示技术有限公司 像素补偿电路、阵列基板及显示面板
CN111354322A (zh) * 2020-04-08 2020-06-30 深圳市华星光电半导体显示技术有限公司 一种同步发光的像素补偿电路及显示面板
CN113823640A (zh) * 2020-05-11 2021-12-21 京东方科技集团股份有限公司 显示基板和显示装置
CN111445854B (zh) * 2020-05-11 2021-11-05 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111668237B (zh) * 2020-06-17 2024-01-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、驱动方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716609A (zh) * 2004-06-28 2006-01-04 富士通株式会社 半导体器件及其制造方法
CN102969361A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN104064688A (zh) * 2014-07-11 2014-09-24 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
CN106164763A (zh) * 2014-07-25 2016-11-23 乐金显示有限公司 显示设备及其制造方法
CN108281114A (zh) * 2017-01-06 2018-07-13 三星显示有限公司 有机发光显示装置
CN108987438A (zh) * 2017-06-05 2018-12-11 三星显示有限公司 显示装置
JP2019070817A (ja) * 2018-12-04 2019-05-09 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
CN111369943A (zh) * 2020-03-30 2020-07-03 福建华佳彩有限公司 一种分层式像素补偿电路

Also Published As

Publication number Publication date
US20220310731A1 (en) 2022-09-29
WO2022032863A1 (zh) 2022-02-17
CN112071268A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112071268B (zh) 显示面板和显示装置
US11600234B2 (en) Display substrate and driving method thereof
US11380257B2 (en) Display panel and display device
EP3518281B1 (en) Organic light-emitting diode (oled) array substrate and fabrication method therefor, display device
US20210358407A1 (en) Display panel and display device
US11721282B2 (en) Display substrate and display device
US11315977B2 (en) Photosensitive assembly and method for preparing the same, array substrate, and display device
US20190229169A1 (en) Display panel and manufacturing method therefor, and display apparatus
KR20180066302A (ko) 박막 트랜지스터 기판
US20240153461A1 (en) Display Apparatus with Compensation and Driving Method therefor
US9728122B2 (en) Organic light emitting diode display
KR20150060195A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
US20230029861A1 (en) Display substrate and manufacturing method therefor, and display device
CN113192986B (zh) 显示面板及其制备方法
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
US11587997B2 (en) Display apparatus
US20230154401A1 (en) Display panel and display device
CN113629113A (zh) 显示面板
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
US20240172490A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN111384070B (zh) 一种像素结构、阵列基板、显示装置和制作方法
JP2018101681A (ja) 半導体装置および表示装置
US20230157088A1 (en) Display device and method of fabricating the same
TWI813109B (zh) 顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant