DE112021004912T5 - Anzeigesubstrat und anzeigevorrichtung - Google Patents

Anzeigesubstrat und anzeigevorrichtung Download PDF

Info

Publication number
DE112021004912T5
DE112021004912T5 DE112021004912.7T DE112021004912T DE112021004912T5 DE 112021004912 T5 DE112021004912 T5 DE 112021004912T5 DE 112021004912 T DE112021004912 T DE 112021004912T DE 112021004912 T5 DE112021004912 T5 DE 112021004912T5
Authority
DE
Germany
Prior art keywords
transistor
base substrate
sub
orthographic projection
pole plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021004912.7T
Other languages
English (en)
Inventor
Linhong HAN
Qiwei Wang
Youngyik KO
Benlian Wang
Weiyun HUANG
Binyan Wang
Yao Huang
Zhi Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of DE112021004912T5 publication Critical patent/DE112021004912T5/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Ein Anzeigesubstrat und eine Anzeigevorrichtung. Das Anzeigesubstrat (10) umfasst ein Basissubstrat (200), eine sich insgesamt entlang einer ersten Richtung (D1) erstreckende erste Signalleitung (210) und eine sich insgesamt entlang einer sich mit der ersten Richtung (D1) schneidenden zweiten Richtung (D2) erstreckende zweite Signalleitung (Data), die auf dem Basissubstrat (200) vorgesehen sind, und Subpixel; wobei die erste Signalleitung (210) ein erstes Abtastsignal (Ga1) überträgt und die zweite Signalleitung (Data) ein Datensignal (Vd) überträgt; wobei die Subpixel jeweils eine Pixelschaltung (101) umfassen, wobei die Pixelschaltung (101) ein lichtemittierendes Bauelement (121), einen Treibertransistor (T1) und einen Datenschreibtransistor (T2) umfasst; wobei der Datenschreibtransistor (T2) dazu konfiguriert ist, unter der Steuerung des ersten Abtastsignals (Ga1) das Datensignal (Vd) an den Treibertransistor (T1) zu übertragen, wobei der Treibertransistor (T1) dazu konfiguriert ist, gemäß dem Datensignal (Vd) die Größe des durch das lichtemittierende Bauelement (121) fließenden Treiberstroms zu steuern, und der Treibertransistor (T1) umfasst ein aktives Muster (T1a) und ein Gate (T1g), wobei das aktive Muster (T1a) einen Kanalbereich (C1) umfasst, wobei sich die orthographische Projektion des Kanalbereichs (C1) auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Gates (T1g) auf dem Basissubstrat überlappt; wobei die planare Form des Kanalbereichs (C1) des Treibertransistors (T1) ein Streifen ist, der sich insgesamt entlang der zweiten Richtung (D2) erstreckt; wobei das lichtemittierende Bauelement (121) dazu konfiguriert ist, den Treiberstrom zu empfangen und durch den Treiberstrom angetrieben zu werden, um Licht zu emittieren.

Description

  • TECHNISCHES GEBIET
  • Mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung betrifft ein Anzeigesubstrat und eine Anzeigevorrichtung.
  • STAND DER TECHNIK
  • Auf dem Anzeigegebiet haben Anzeigefelder mit organischen Leuchtdioden (OLED) die Eigenschaften wie Eigenleuchten, hohen Kontrast, geringen Energieverbrauch, breiten Betrachtungswinkel und schnelle Reaktionsgeschwindigkeit, können für flexible Felder verwendet werden, in einem großen Temperaturbereich verwendet werden und einfach hergestellt werden, und haben eine breite Entwicklungsaussicht. Um die Funktionen der Anzeigefelder zu bereichern, werden üblicherweise Komponenten mit anderen Funktionen integriert, z. B. bildgebende Elemente mit lichtempfindlichen Funktionen, um Funktionen wie Videoaufnahme und Fingerabdruckerkennung zu realisieren.
  • DARSTELLUNG DER ERFINDUNG
  • Mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung stellt ein Anzeigesubstrat bereit, das ein Basissubstrat, eine erste Signalleitung und eine zweite Signalleitung, die auf dem Basissubstrat vorgesehen sind, und Subpixel umfasst. Die Subpixel umfassen jeweils eine Pixelschaltung, die ein lichtemittierendes Bauelement, einen Treibertransistor, einen Datenschreibtransistor und einen Speicherkondensator umfasst. Der Datenschreibtransistor ist dazu konfiguriert, unter der Steuerung eines ersten Abtastsignals ein Datensignal an den Treibertransistor zu übertragen, wobei das erste Abtastsignal auf der ersten Signalleitung übertragen wird und das Datensignal auf der zweiten Signalleitung übertragen wird; der Treibertransistor ist dazu konfiguriert, gemäß dem Datensignal die Größe des durch das lichtemittierende Bauelement fließenden Treiberstroms zu steuern, und das lichtemittierende Bauelement ist dazu konfiguriert, den Treiberstrom zu empfangen und durch den Treiberstrom angetrieben zu werden, um Licht zu emittieren; der Treibertransistor umfasst ein aktives Muster und ein Gate, wobei das aktive Muster des Treibertransistors einen Kanalbereich umfasst, wobei sich die orthographische Projektion des Kanalbereichs auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Gates auf dem Basissubstrat überlappt; der Speicherkondensator umfasst eine erste Polplatte und eine zweite Polplatte. Die erste Polplatte ist elektrisch mit dem Gate des Treibertransistors verbunden; die orthographische Projektion der zweiten Polplatte auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion der ersten Polplatte auf dem Basissubstrat und nicht mit der orthographischen Projektion des Kanalbereichs des Treibertransistors auf dem Basissubstrat.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die erste Polplatte einen ersten Teil und einen zweiten Teil. Die orthographische Projektion des ersten Teils auf dem Basissubstrat überlappt sich nicht mit der orthographischen Projektion der zweiten Polplatte auf dem Basissubstrat; der zweite Teil ist mit dem ersten Teil verbunden und ragt von dem ersten Teil über den ersten Teil hinaus, und die orthographische Projektion des zweiten Teils auf dem Basissubstrat überlappt sich mit der orthographischen Projektion der zweiten Polplatte auf dem Basissubstrat.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die Pixelschaltung ferner eine erste Verbindungsstruktur, die elektrisch mit dem Gate des Treibertransistors und der ersten Polplatte verbunden ist, wobei sich die orthographische Projektion der ersten Verbindungsstruktur auf dem Basissubstrat nicht mit der orthographischen Projektion der zweiten Polplatte auf dem Basissubstrat und zumindest teilweise mit der orthographischen Projektion des ersten Teils auf dem Basissubstrat überlappt.
  • Beispielsweise ist in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die erste Verbindungsstruktur auf derselben Schicht wie ein erster Pol des Treibertransistors vorgesehen und durch ein erstes Durchgangsloch elektrisch mit der ersten Polplatte verbunden; und die orthographische Projektion des ersten Durchgangslochs auf dem Basissubstrat überlappt sich mit der orthographischen Projektion des ersten Teils der ersten Polplatte auf dem Basissubstrat.
  • Beispielsweise sind in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die erste Polplatte und das Gate des Treibertransistors auf derselben Schicht vorgesehen und eine integrale Struktur.
  • Beispielsweise ist in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die erste Signalleitung mit dem Gate des Datenschreibtransistors verbunden und dazu konfiguriert, das erste Abtaststeuersignal an das Gate des Datenschreibtransistors zu liefern; die erste Signalleitung umfasst einen ersten Querteil, der sich insgesamt entlang einer ersten Richtung erstreckt, und einen ersten Längsteil, der sich insgesamt entlang einer zweiten Richtung erstreckt, wobei der erste Querteil mit dem ersten Längsteil verbunden ist, wobei sich die erste Richtung mit der zweiten Richtung schneidet; der Datenschreibtransistor umfasst ein aktives Muster, wobei sich die orthographische Projektion des aktiven Musters des Datenschreibtransistors auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des ersten Längsteils auf dem Basissubstrat überlappt.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die Pixelschaltung ferner einen ersten Lichtemissionssteuertransistor und eine erste Lichtemissionssteuerleitung. Der erste Lichtemissionssteuertransistor ist mit dem ersten Pol des Treibertransistors und einem ersten Spannungsende verbunden und dazu konfiguriert, unter der Steuerung eines ersten Lichtemissionssteuersignals eine erste Stromversorgungsspannung des ersten Spannungsendes an das Gate des Treibertransistors anzulegen; die erste Lichtemissionssteuerleitung ist mit dem Gate des ersten Lichtemissionssteuertransistors verbunden und dazu konfiguriert, das erste Lichtemissionssteuersignal an das Gate des ersten Lichtemissionssteuertransistors zu liefern; die erste Lichtemissionssteuerleitung umfasst einen zweiten Querteil, der sich insgesamt entlang der ersten Richtung erstreckt, und einen zweiten Längsteil, der sich insgesamt entlang der zweiten Richtung erstreckt, und der erste Lichtemissionssteuertransistor umfasst ein aktives Muster, wobei sich die orthographische Projektion des aktiven Musters des ersten Lichtemissionssteuertransistors auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des zweiten Längsteils auf dem Basissubstrat überlappt.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die Pixelschaltung ferner einen zweiten Lichtemissionssteuertransistor und eine zweite Lichtemissionssteuerleitung. Der zweite Lichtemissionssteuertransistor ist mit einem zweiten Lichtemissionssteuerende, dem lichtemittierenden Bauelement und dem zweiten Pol des Treibertransistors verbunden und dazu konfiguriert, unter der Steuerung eines zweiten Lichtemissionssteuersignals den Treiberstrom an das lichtemittierende Bauelement anzulegen; die zweite Lichtemissionssteuerleitung ist mit dem Gate des zweiten Lichtemissionssteuertransistors verbunden und dazu konfiguriert, das zweite Lichtemissionssteuersignal an das Gate des zweiten Lichtemissionssteuertransistors zu liefern; die erste Lichtemissionssteuerleitung ist als die zweite Lichtemissionssteuerleitung gemultiplext, und der zweite Lichtemissionssteuertransistor umfasst ein aktives Muster, wobei sich die orthographische Projektion des aktiven Musters des zweiten Lichtemissionssteuertransistors auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des zweiten Längsteils auf dem Basissubstrat überlappt.
  • Beispielsweise befindet sich in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, der Speicherkondensator zwischen dem ersten Längsteil und dem zweiten Längsteil und zwischen dem ersten Querteil und dem zweiten Querteil.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, das aktive Muster des ersten Lichtemissionssteuertransistors einen Kanalbereich und das aktive Muster des zweiten Lichtemissionssteuertransistors einen Kanalbereich; wobei in der ersten Richtung der Abstand zwischen dem Kanalbereich des ersten Lichtemissionssteuertransistors und dem Kanalbereich des Treibertransistors gleich dem Abstand zwischen dem Kanalbereich des zweiten Lichtemissionssteuertransistors und dem Kanalbereich des Treibertransistors ist, und wobei in der zweiten Richtung der Abstand zwischen dem Kanalbereich des ersten Lichtemissionssteuertransistors und dem Kanalbereich des Treibertransistors gleich dem Abstand zwischen dem Kanalbereich des zweiten Lichtemissionssteuertransistors und dem Kanalbereich des Treibertransistors ist.
  • Beispielsweise ist in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, das Seitenverhältnis des Kanalbereichs des ersten Lichtemissionssteuertransistors gleich dem Seitenverhältnis des Kanalbereichs des zweiten Lichtemissionssteuertransistors.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die Pixelschaltung ferner eine erste Stromversorgungsleitung, wobei die erste Stromversorgungsleitung mit dem ersten Spannungsende verbunden und dazu konfiguriert ist, eine erste Stromversorgungsspannung an die Pixelschaltung zu liefern, und auf derselben Schicht wie der erste Pol des Treibertransistors vorgesehen ist und einen dritten Längsteil und einen dritten Querteil umfasst. Der dritte Längsteil erstreckt sich insgesamt entlang der zweiten Richtung und ist mit den benachbarten Subpixeln verbunden; und der dritte Querteil ist mit dem dritten Längsteil verbunden und erstreckt sich von dem dritten Längsteil zu der zweiten Polplatte, wobei der dritte Querteil durch ein zweites Durchgangsloch elektrisch mit der zweiten Polplatte verbunden ist.
  • Beispielsweise ist in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die zweite Signalleitung auf derselben Schicht wie die erste Stromversorgungsleitung vorgesehen und umfasst einen vierten Querteil, der sich insgesamt entlang der ersten Richtung erstreckt, und einen vierten Längsteil, der sich insgesamt entlang der zweiten Richtung erstreckt; wobei in der zweiten Richtung der vierte Querteil zumindest teilweise gegenüber dem dritten Querteil liegt, und sich die orthographische Projektion des vierten Längsteils auf dem Basissubstrat nicht mit der orthographischen Projektion des dritten Querteils auf dem Basissubstrat überlappt.
  • Beispielsweise befindet sich in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, der dritte Längsteil auf einer ersten Seite des Speicherkondensators in der ersten Richtung, wobei sich die orthographische Projektion des vierten Längsteils auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Speicherkondensators auf dem Basissubstrat und nicht mit der orthographischen Projektion des zweiten Durchgangslochs auf dem Basissubstrat überlappt.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die Pixelschaltung eine Halbleiterschicht, wobei die Halbleiterschicht den Kanalbereich des Treibertransistors umfasst, und sich die orthographische Projektion des dritten Querteils auf dem Basissubstrat innerhalb der orthographischen Projektion der Halbleiterschicht auf dem Basissubstrat befindet.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die Pixelschaltung ferner einen Kompensationstransistor, der dazu konfiguriert ist, in Reaktion auf ein zweites Abtastsignal, das an das Gate des Kompensationstransistors angelegt wird, und das Datensignal, das Gate des Treibertransistors zu kompensieren; der erste Querteil der ersten Signalleitung, die das erste Abtastsignal an den Datenschreibtransistor liefert, ist dazu konfiguriert, das zweite Abtastsignal an den Kompensationstransistor zu liefern; der Kompensationstransistor umfasst ein aktives Muster, wobei das aktive Muster des Kompensationstransistors auf derselben Schicht wie das aktive Muster des Treibertransistors vorgesehen ist; das Subpixel umfasst noch einen Abschirmteil. Der Abschirmteil befindet sich auf einer von dem Basissubstrat entfernten Seite des aktiven Musters des Kompensationstransistors, wobei sich die orthographische Projektion des Abschirmteils auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des aktiven Musters des Kompensationstransistors auf dem Basissubstrat überlappt; und die Pixelschaltung umfasst ferner eine Rücksetzsignalleitung, wobei der Abschirmteil elektrisch mit der Rücksetzsignalleitung verbunden ist.
  • Beispielsweise sind in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, der Abschirmteil und die Rücksetzsignalleitung auf derselben Schicht vorgesehen und integral ausgebildet.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die Pixelschaltung eine Halbleiterschicht, wobei die Halbleiterschicht das aktive Muster des Treibertransistors umfasst; die Halbleiterschicht umfasst einen ersten Teil und einen zweiten Teil, wobei der erste Teil der Halbleiterschicht von dem zweiten Teil der Halbleiterschicht durch eine Öffnung beabstandet ist, wobei sich die orthographische Projektion der Öffnung auf dem Basissubstrat mit der orthographischen Projektion des zweiten Querteils auf dem Basissubstrat überlappt, und sich die orthographischen Projektionen des ersten Teils der Halbleiterschicht und des zweiten Teils der Halbleiterschicht auf dem Basissubstrat jeweils nicht mit der orthographischen Projektion des zweiten Querteils auf dem Basissubstrat überlappen.
  • Beispielsweise ist in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die planare Form des Kanalbereichs des Treibertransistors ein Streifen, der sich insgesamt entlang der zweiten Richtung erstreckt.
  • Beispielsweise ist in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, die planare Form des Kanalbereichs des Treibertransistors ein gerader Streifen, der sich entlang der zweiten Richtung erstreckt.
  • Beispielsweise umfasst in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, das Subpixel eine erste Elektrode, wobei die erste Elektrode elektrisch mit einem von dem ersten Pol und dem zweiten Pol des Treibertransistors verbunden ist; das Basissubstrat umfasst mehrere Subpixel, wobei die mehreren Subpixel ein erstes Subpixel und zwei benachbarte zweite Subpixel umfassen, wobei die zwei benachbarten zweiten Subpixel jeweils ein oberes zweites Subpixel und ein unteres zweites Subpixel sind, wobei sich die orthographische Projektion der ersten Elektrode des oberen zweiten Subpixels auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion der ersten Verbindungsstruktur des oberen zweiten Subpixels auf dem Basissubstrat überlappt, und sich die orthographische Projektion der ersten Elektrode des unteren zweiten Subpixels auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion der ersten Verbindungsstruktur des unteren zweiten Subpixels auf dem Basissubstrat überlappt.
  • Beispielsweise emittiert in dem Anzeigesubstrat, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, das erste Subpixel rotes Licht und das zweite Subpixel grünes Licht.
  • Mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung stellt eine Anzeigevorrichtung bereit, die eines der Anzeigesubstrate umfasst, die durch die Ausführungsbeispiele der vorliegenden Offenbarung bereitgestellt werden.
  • Figurenliste
  • Um die technischen Lösungen der Ausführungsbeispielen der vorliegenden Offenbarung deutlicher zu verdeutlichen, werden die Zeichnungen der Ausführungsbeispielen nachstehend kurz vorgestellt. Offensichtlich beziehen sich die Zeichnungen in der folgenden Beschreibung nur auf einige Ausführungsbeispiele der vorliegenden Offenbarung, anstatt Einschränkung der vorliegenden Offenbarung.
    • 1 ist ein schematisches Diagramm eines Anzeigesubstrats, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 2A ist ein schematisches Diagramm einer Pixelschaltung, die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 2B ist ein Schaltungsdiagramm eines spezifischen Beispiels der in 2A gezeigten Pixeschaltung;
    • 2C ist ein Signalzeitdiagramm eines Treiberverfahrens einer Pixelschaltung, die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 3A ist ein schematisches Strukturdiagramm eines Subpixels eines Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 3B ist eine schematische Draufsicht auf eine Halbleiterschicht in dem in 3A gezeigten Anzeigesubstrat;
    • 3C ist eine schematische Draufsicht auf eine erste leitende Schicht in dem in 3A gezeigten Anzeigesubstrat;
    • 3D ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht und der ersten leitenden Schicht in dem in 3A gezeigten Anzeigesubstrat;
    • 3E ist eine schematische Draufsicht auf eine zweite leitende Schicht in dem in 3A gezeigten Anzeigesubstrat;
    • 3F ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht und der zweiten leitenden Schicht in dem in 3A gezeigten Anzeigesubstrat;
    • 3G ist eine schematische Draufsicht auf eine dritte leitende Schicht in dem in 3A gezeigten Anzeigesubstrat;
    • 3H ist eine schematische Draufsicht auf eine erste Elektrode, die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 31 ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht, der zweiten leitenden Schicht, der dritten leitenden Schicht des in 3A gezeigten Anzeigesubstrats und der in 3H gezeigten ersten Elektrode;
    • 4A ist eine Schnittansicht entlang der Linie A-A' in 3A;
    • 4B ist eine Schnittansicht entlang der Linie B-B' in 3A;
    • 4C ist eine Schnittansicht entlang der Linie C-C' in 3A;
    • 4D ist eine Schnittansicht entlang der Linie D-D' in 3A;
    • 4E ist eine Schnittansicht entlang der Linie E-E' in 3A;
    • 4F ist eine schematische Draufsicht auf einen Kanalbereich eines anderen Treibertransistors eines Anzeigesubstrats, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 4G ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 5A;
    • 5A ist ein schematisches Strukturdiagramm eines Subpixels eines anderen Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 5B ist eine schematische Draufsicht auf eine Halbleiterschicht in dem in 5A gezeigten Anzeigesubstrat;
    • 5C ist eine schematische Draufsicht auf eine erste leitende Schicht in dem in 5A gezeigten Anzeigesubstrat;
    • 5D ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht und der ersten leitenden Schicht in dem in 5A gezeigten Anzeigesubstrat;
    • 5E ist eine schematische Draufsicht auf eine zweite leitende Schicht in dem in 5A gezeigten Anzeigesubstrat;
    • 5F ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht und der zweiten leitenden Schicht in dem in 5A gezeigten Anzeigesubstrat;
    • 5G ist eine schematische Draufsicht auf die Struktur und die einzelnen Durchgangslöcher, die in 5F gezeigt sind;
    • 5H ist eine schematische Draufsicht auf eine dritte leitende Schicht in dem in 5A gezeigten Anzeigesubstrat;
    • 51 ist eine schematische Draufsicht auf eine erste Elektrode, die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 5J ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht, der zweiten leitenden Schicht, der dritten leitenden Schicht des in 5A gezeigten Anzeigesubstrats und der in 5I gezeigten ersten Elektrode;
    • 6A ist eine Schnittansicht entlang der Linie F-F' in 5A;
    • 6B ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 5A;
    • 7A ist ein schematisches Strukturdiagramm eines Subpixels eines weiteren Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 7B ist eine schematische Draufsicht auf eine Halbleiterschicht in dem in 7A gezeigten Anzeigesubstrat;
    • 7C ist eine schematische Draufsicht auf eine erste leitende Schicht in dem in 7A gezeigten Anzeigesubstrat;
    • 7D ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht und der ersten leitenden Schicht in dem in 7A gezeigten Anzeigesubstrat;
    • 7E ist eine schematische Draufsicht auf eine zweite leitende Schicht in dem in 7A gezeigten Anzeigesubstrat;
    • 7F ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht und der zweiten leitenden Schicht in dem in 7A gezeigten Anzeigesubstrat;
    • 7G ist eine schematische Draufsicht auf eine dritte leitende Schicht in dem in 7A gezeigten Anzeigesubstrat;
    • 7H ist eine schematische Draufsicht auf eine erste Elektrode, die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 7I ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht, der zweiten leitenden Schicht, der dritten leitenden Schicht des in 7A gezeigten Anzeigesubstrats und der in 7H gezeigten ersten Elektrode;
    • 8A ist eine Schnittansicht entlang der Linie G-G' in 7A;
    • 8B ist eine Schnittansicht entlang der Linie H-H' in 7A;
    • 8C ist eine Schnittansicht entlang der Linie I-I' in 7A;
    • 8D ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 7A;
    • 9A ist ein schematisches Strukturdiagramm eines Subpixels eines weiteren Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 9B ist eine schematische Draufsicht auf eine Halbleiterschicht in dem in 9A gezeigten Anzeigesubstrat;
    • 9C ist eine schematische Draufsicht auf eine erste leitende Schicht in dem in 9A gezeigten Anzeigesubstrat;
    • 9D ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht und der ersten leitenden Schicht in dem in 9A gezeigten Anzeigesubstrat;
    • 9E ist eine schematische Draufsicht auf eine zweite leitende Schicht in dem in 9A gezeigten Anzeigesubstrat;
    • 9F ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht und der zweiten leitenden Schicht in dem in 9A gezeigten Anzeigesubstrat;
    • 9G ist eine schematische Draufsicht auf eine dritte leitende Schicht in dem in 9A gezeigten Anzeigesubstrat;
    • 9H ist eine schematische Draufsicht auf eine erste Elektrode, die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird;
    • 9I ist eine schematische Draufsicht auf einen Stapel der Halbleiterschicht, der ersten leitenden Schicht, der zweiten leitenden Schicht, der dritten leitenden Schicht des in 9A gezeigten Anzeigesubstrats und der in 9H gezeigten ersten Elektrode;
    • 9J ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 9A;
    • 10A ist eine Schnittansicht entlang der Linie J-J' in 9A;
    • 10B ist eine Schnittansicht entlang der Linie K-K' in 9A;
    • 10C ist eine Schnittansicht entlang der Linie L-L' in 9A.
  • SPEZIFISCHE AUSFÜHRUNGSFORMEN
  • Um den Zweck, die technischen Lösungen und die Vorteile der Ausführungsbeispielen der vorliegenden Offenbarung klarer zu machen, werden die technischen Lösungen der Ausführungsbeispielen der vorliegenden Offenbarung im Folgenden klar und vollständig in Verbindung mit den beigefügten Zeichnungen der Ausführungsbeispielen der vorliegenden Offenbarung beschrieben. Die unten beschriebenen Ausführungsbeispiele sind einen Teil der Ausführungsbeispielen der vorliegenden Offenbarung, nicht alle. Basierend auf den beschriebenen Ausführungsbeispielen der vorliegenden Offenbarung fallen alle anderen Ausführungsbeispiele, die von Durchschnittsfachleuten auf dem Gebiet ohne kreative Anstrengungen erhalten werden, in den Schutzumfang der vorliegenden Offenbarung.
  • Sofern nicht anders definiert, sollen die hierin verwendeten technischen Begriffe oder wissenschaftlichen Begriffe übliche Bedeutungen haben, die von Fachleuten auf dem Gebiet verstanden werden, zu dem die vorliegende Erfindung gehört. „Erste“, „zweite“ und ähnliche Wörter, die in der vorliegenden Offenbarung verwendet werden, bezeichnen keine Reihenfolge, Menge oder Wichtigkeit, sondern werden nur verwendet, um verschiedene Bestandteile zu unterscheiden. Ebenso bedeuten „umfassen“ oder „enthalten“ und ähnliche Wörter, dass die Elemente oder Gegenstände, die dem Wort vorausgehen, die nach dem Wort aufgeführten Elemente oder Gegenstände und ihre Äquivalente einschließen und andere Elemente oder Gegenstände nicht ausschließen. Wörter wie „Verbindung“ oder „verbunden“ sind nicht auf physische oder mechanische Verbindungen beschränkt, sondern können elektrische Verbindungen umfassen, ob direkt oder indirekt. „Oben“, „unten“, „links“, „rechts“ usw. werden nur verwendet, um die relative Positionsbeziehung zu bezeichnen. Wenn sich die absolute Position des beschriebenen Objekts ändert, kann sich auch die relative Positionsbeziehung entsprechend ändern.
  • Der Maßstab der Zeichnungen in der vorliegenden Offenbarung kann als Referenz im tatsächlichen Prozess verwendet werden, ist aber nicht darauf beschränkt, beispielsweise können das Breiten-zu-Längen-Verhältnis des Kanals, die Dicken und Abstände von einzelnen Filmschichten und die Breiten und Abstände von einzelnen Signalleitungen nach tatsächlichen Bedürfnissen angepasst werden. Die Anzahl von Pixeln in dem Anzeigesubstrat und die Anzahl von Subpixeln in jedem Pixel sind nicht auf die in den Figuren gezeigten Zahlen beschränkt, und die in der vorliegenden Offenbarung beschriebenen Figuren sind nur schematische Strukturdiagramme.
  • Mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung stellt ein Anzeigesubstrat bereit, das ein Basissubstrat, eine sich insgesamt entlang einer ersten Richtung erstreckende erste Signalleitung und eine sich insgesamt entlang einer sich mit der ersten Richtung schneidenden zweiten Richtung erstreckende zweite Signalleitung umfasst, die auf dem Basissubstrat vorgesehen sind, wobei die erste Signalleitung ein erstes Abtastsignal überträgt und die zweite Signalleitung ein Datensignal überträgt; die Subpixel jeweils eine Pixelschaltung umfassen; die Pixelschaltung ein lichtemittierendes Bauelement, einen Treibertransistor und einen Datenschreibtransistor umfasst; der Datenschreibtransistor dazu konfiguriert ist, unter der Steuerung des ersten Abtastsignals das Datensignal an den Treibertransistor zu übertragen, wobei das erste Abtastsignal auf der ersten Signalleitung übertragen wird und das Datensignal auf der zweiten Signalleitung übertragen wird; der Treibertransistor dazu konfiguriert ist, gemäß dem Datensignal die Größe des durch das lichtemittierende Bauelement fließenden Treiberstroms zu steuern, wobei der Treibertransistor ein aktives Muster und ein Gate umfasst, wobei das aktive Muster einen Kanalbereich umfasst, wobei sich die orthographische Projektion des Kanalbereichs auf dem Basissubstrat mit der orthographischen Projektion des Gates auf dem Basissubstrat überlappt; die planare Form des Kanalbereichs des Treibertransistors ein Streifen ist, der sich insgesamt entlang der zweiten Richtung erstreckt; das lichtemittierende Bauelement dazu konfiguriert ist, den Treiberstrom zu empfangen und durch den Treiberstrom angetrieben zu werden, um Licht zu emittieren. In dem durch das Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellten Anzeigesubstrat hat der Kanalbereich des Treibertransistors die Form eines Streifens, der sich insgesamt entlang der zweiten Richtung erstreckt, was das Seitenverhältnis des Kanalbereichs des Treibertransistors erhöht und vorteilhaft für die Einsparung von Anordnungsraum der Pixelschaltung ist.
  • Mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung stellt ein Anzeigesubstrat bereit, das ein Basissubstrat, eine erste Signalleitung und eine zweite Signalleitung, die auf dem Basissubstrat vorgesehen sind, und Subpixel umfasst. Die Subpixel umfassen jeweils eine Pixelschaltung, die ein lichtemittierendes Bauelement, einen Treibertransistor, einen Datenschreibtransistor und einen Speicherkondensator umfasst. Der Datenschreibtransistor ist dazu konfiguriert, unter der Steuerung eines ersten Abtastsignals ein Datensignal an den Treibertransistor zu übertragen, wobei das erste Abtastsignal auf der ersten Signalleitung übertragen wird und das Datensignal auf der zweiten Signalleitung übertragen wird; der Treibertransistor ist dazu konfiguriert, gemäß dem Datensignal die Größe des durch das lichtemittierende Bauelement fließenden Treiberstroms zu steuern, und das lichtemittierende Bauelement ist dazu konfiguriert, den Treiberstrom zu empfangen und durch den Treiberstrom angetrieben zu werden, um Licht zu emittieren; der Treibertransistor umfasst ein aktives Muster und ein Gate, wobei das aktive Muster des Treibertransistors einen Kanalbereich umfasst, wobei sich die orthographische Projektion des Kanalbereichs auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Gates auf dem Basissubstrat überlappt; der Speicherkondensator umfasst eine erste Polplatte und eine zweite Polplatte. Die erste Polplatte ist elektrisch mit dem Gate des Treibertransistors verbunden; die orthographische Projektion der zweiten Polplatte auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion der ersten Polplatte auf dem Basissubstrat und nicht mit der orthographischen Projektion des Kanalbereichs des Treibertransistors auf dem Basissubstrat. Da in dem durch das Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellten Anzeigesubstrat die zweite Polplatte mit der ersten Stromversorgungsspannung zur Spannungsstabilisierung verbunden ist, wird das erste Stromversorgungsspannungssignal den Kanalbereich des Treibertransistors beeinflussen. Zur Verringerung dessen Einflusses auf den Kanalbereich des Treibertransistors wird die zweite Polplatte von dem Kanalbereich des Treibertransistors ferngehalten, um zu vermeiden, dass die Leistung des Treibertransistors beeinträchtigt wird.
  • Beispielhaft ist 1 ein schematisches Diagramm eines Anzeigesubstrats, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird. Wie in 1 gezeigt, umfasst das Anzeigesubstrat 10 beispielsweise eine Mehrzahl von Pixeln 100, die in einem Array angeordnet sind, wobei mindestens einige 100 der Mehrzahl von Pixeln 100 eine Mehrzahl von Subpixeln umfassen, wobei mindestens einige der Mehrzahl von Subpixeln ein lichtemittierendes Bauelement und eine Pixelschaltung umfassen, die das lichtemittierende Bauelement antreibt, um Licht zu emittieren. Beispielsweise kann die Pixelschaltung eine 2T1C-Pixelschaltung (d. h. zwei Transistoren und ein Kondensator), eine 4T2C-, 5T1C-, 7T1C- oder nTmC-Pixelschaltung (n, m sind positive ganze Zahlen) umfassen. Beispielsweise kann die Pixelschaltung in anderen Ausführungsbeispielen ferner eine Kompensationsteilschaltung umfassen, wobei die Kompensationsteilschaltung eine interne Kompensationsteilschaltung oder eine externe Kompensationsteilschaltung umfasst und einen Transistor, einen Kondensator und dergleichen umfassen kann. Beispielsweise kann die Pixelschaltung je nach Bedarf ferner eine Rücksetzschaltung, eine Lichtemissionssteuerteilschaltung, eine Erfassungsschaltung und dergleichen umfassen.
  • Beispielsweise befindet sich, wie in 1 gezeigt, die Mehrzahl von Pixeln 100 in einem Anzeigebereich. Beispielsweise sind in dem in einigen Ausführungsbeispielen bereitgestellten Anzeigesubstrat 10 einige der Mehrzahl von Pixeln 100 Dummy-Pixel (dummy pixel) 1000, wobei die Dummy-Pixel 1000 nicht an der Anzeigearbeit teilnehmen, und jedes Dummy-Pixel 1000 mehrere Dummy-Subpixel umfasst und keine Subpixel enthält, die beim Antreiben der Anzeige eine Rolle spielen.
  • Beispielsweise ist das Anzeigesubstrat 10 ein OLED-Anzeigesubstrat, und das lichtemittierende Bauelement ist eine OLED (organische Leuchtdiode). Das Anzeigesubstrat 10 kann ferner mehrere Abtastleitungen und mehrere Datenleitungen zum Bereitstellen von Abtastsignalen (Steuersignalen) und Datensignalen für die mehreren Subpixel umfassen, um die mehreren Subpixel anzutreiben. Je nach Bedarf kann das Anzeigesubstrat 10 ferner Stromversorgungsleitungen, Erfassungsleitungen und dergleichen umfassen.
  • 2A ist ein schematisches Diagramm einer Pixelschaltung, die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird. Wie in 2A gezeigt, umfasst die Pixelschaltungseinheit 100 eine Treiberteilschaltung 122, eine Kompensationsteilschaltung 128, eine Datenschreibteilschaltung 126, eine Speicherteilschaltung 127, eine erste Lichtemissionssteuerteilschaltung 123, eine zweite Lichtemissionssteuerteilschaltung 124 sowie eine erste Rücksetzteilschaltung 125 und eine zweite Rücksetzteilschaltung 129.
  • Beispielsweise umfasst die Treiberteilschaltung 122 ein Steuerende 122a, ein erstes Ende 122b und ein zweites Ende 122c und ist dazu konfiguriert, mit dem lichtemittierenden Bauelement 121 verbunden zu werden und den durch das lichtemittierende Bauelement 121 fließenden Treiberstrom zu steuern. Das Steuerende 122a der Treiberteilschaltung 122 ist mit einem ersten Knoten N1 verbunden, das erste Ende 122b der Treiberteilschaltung 122 ist mit einem zweiten Knoten N2 verbunden und dazu konfiguriert, die erste Stromversorgungsspannung VDD zu empfangen, und das zweite Ende 122c der Treiberteilschaltung 122 ist mit einem dritten Knoten N3 verbunden.
  • Beispielsweise umfasst die Datenschreibteilschaltung 126 ein Steuerende 126a, ein erstes Ende 126b und ein zweites Ende 126c, wobei das Steuerende 126a dazu konfiguriert ist, ein erstes Abtastsignal Ga1 zu empfangen, das erste Ende 126b dazu konfiguriert ist, ein Datensignal Vd zu empfangen, und das zweite Ende 126c mit dem ersten Ende 122b (d. h. dem zweiten Knoten N2) der Treiberteilschaltung 122 verbunden ist. Die Datenschreibteilschaltung 126 ist dazu konfiguriert, in Reaktion auf das erste Abtastsignal Ga1 das Datensignal Vd in das erste Ende 122b der Treiberteilschaltung 122 zu schreiben. Beispielsweise ist das erste Ende 126b der Datenschreibteilschaltung 126 mit der Datenleitung 12 verbunden, um das Datensignal Vd zu empfangen, und das Steuerende 126a ist mit einer Gate-Leitung 11 als Abtastleitung verbunden, um das erste Abtastsignal Ga1 zu empfangen. Beispielsweise kann in der Datenschreib- und Kompensationsphase die Datenschreibteilschaltung 126 in Reaktion auf das erste Abtastsignal Ga1 eingeschaltet werden, so dass das Datensignal in das erste Ende 122b (den zweiten Knoten N2) der Treiberteilschaltung 122 geschrieben werden kann, und das Datensignal in der Speicherteilschaltung 127 gespeichert wird, damit beispielsweise in der Lichtemissionsphase gemäß dem Datensignal Treiberstrom erzeugt werden kann, der das lichtemittierende Bauelement 121 antreibt, um Licht zu emittieren.
  • Beispielsweise umfasst die Kompensationsteilschaltung 128 ein Steuerende 128a, ein erstes Ende 128b und ein zweites Ende 128c, wobei das Steuerende 128a der Kompensationsteilschaltung 128 dazu konfiguriert ist, ein zweites Abtastsignal Ga2 zu empfangen, und das erste Ende 128b und das zweite Ende 128c der Kompensationsteilschaltung 128 jeweils elektrisch mit dem zweiten Ende 122c und dem Steuerende 122a der Treiberteilschaltung 122 verbunden sind, und die Kompensationsteilschaltung 128 dazu konfiguriert ist, in Reaktion auf das zweite Abtastsignal Ga2 eine Schwellwertkompensation an der Treiberteilschaltung 122 durchzuführen.
  • Beispielsweise kann das erste Abtastsignal Ga1 gleich sein wie das zweite Abtastsignal Ga2. Beispielsweise können das erste Abtastsignal Ga1 und das zweite Abtastsignal Ga2 mit demselben Signalausgangsende verbunden sein. Beispielsweise können das erste Abtastsignal Ga1 und das zweite Abtastsignal Ga2 durch dieselbe Abtastleitung übertragen werden.
  • In einigen anderen Beispielen kann sich das erste Abtastsignal Ga1 auch von dem zweiten Abtastsignal Ga2 unterscheiden. Beispielsweise können das erste Abtastsignal Ga1 und das zweite Abtastsignal Ga2 mit unterschiedlichen Signalausgängen verbunden sein. Beispielsweise können das erste Abtastsignal Ga1 und das zweite Abtastsignal Ga2 jeweils durch unterschiedliche Abtastleitungen übertragen werden.
  • Beispielsweise umfasst die Speicherteilschaltung 127 ein erstes Ende 127a und ein zweites Ende 127b, wobei das erste Ende 127a der Speicherteilschaltung dazu konfiguriert ist, die erste Stromversorgungsspannung VDD zu empfangen, und das zweite Ende 127b der Speicherteilschaltung elektrisch mit dem Steuerende 122a der Treiberteilschaltung verbunden ist.
  • Beispielsweise ist die Speicherteilschaltung 127 elektrisch mit dem Steuerende 122a der Treiberteilschaltung 122 und einem ersten Spannungsende vdd verbunden und dazu konfiguriert, das von der Datenschreibteilschaltung 126 geschriebene Datensignal zu speichern. Beispielsweise kann in der Datenschreib- und Kompensationsphase die Kompensationsteilschaltung 128 in Reaktion auf das zweite Abtastsignal Ga2 eingeschaltet werden, so dass das von der Datenschreibteilschaltung 126 geschriebene Datensignal in der Speicherteilschaltung 127 gespeichert werden kann. Beispielsweise kann gleichzeitig in der Datenschreib- und Kompensationsphase die Kompensationsteilschaltung 128 das Steuerende 122a der Treiberteilschaltung 122 elektrisch mit dem zweiten Ende 122c verbinden, so dass die relevanten Informationen der Schwellenspannung der Treiberteilschaltung 122 auch entsprechend in der Speicherteilschaltung gespeichert werden können, damit beispielsweise in der Lichtemissionsphase mit der gespeicherten Datensignale und Schwellenspannung die Treiberteilschaltung 122 so gesteuert werden kann, dass die Ausgabe der Treiberteilschaltung 122 kompensiert wird.
  • Beispielsweise ist die erste Lichtemissionssteuerteilschaltung 123 mit dem ersten Ende 122b (dem zweiten Knoten N2) der Treiberteilschaltung 122 und dem ersten Spannungsende vdd verbunden und dazu konfiguriert, in Reaktion auf das erste Lichtemissionssteuersignal EM1 die erste Stromversorgungsspannung VDD des ersten Spannungsendes vdd an das erste Ende 122b der Treiberteilschaltung 122 anzulegen. Beispielsweise ist, wie in 2A gezeigt, die erste Lichtemissionssteuerteilschaltung 123 mit dem ersten Lichtemissionssteuerende EM1, dem ersten Spannungsende vdd und dem zweiten Knoten N2 verbunden.
  • Beispielsweise ist die zweite Lichtemissionssteuerteilschaltung 124 mit dem zweiten Lichtemissionssteuerende EM2, dem ersten Ende 134 des lichtemittierenden Bauelements 121 und dem zweiten Ende 122c der Treiberteilschaltung 122 verbunden und dazu konfiguriert, in Reaktion auf das zweite Lichtemissionssteuersignal der Treiberstrom an das lichtemittierende Bauelement 121 angelegt werden zu kann.
  • Beispielsweise wird in der Lichtemissionsphase die zweite Lichtemissionssteuerteilschaltung 124 in Reaktion auf das von dem zweiten Lichtemissionssteuerende EM2 bereitgestellte zweite Lichtemissionssteuersignal EM2 eingeschaltet, so dass die Treiberteilschaltung 122 durch die zweite Lichtemissionssteuerteilschaltung 124 elektrisch mit dem lichtemittierenden Bauelement 121 verbunden sein kann, so dass das lichtemittierende Bauelement 121 angetrieben wird, um unter der Steuerung des Treiberstroms Licht zu emittieren. Und in der Nichtlichtemissionsphase wird die zweite Lichtemissionssteuerteilschaltung 124 in Reaktion auf das zweite Lichtemissionssteuersignal EM2 ausgeschaltet, um zu vermeiden, dass Strom durch das lichtemittierende Bauelement 121 fließt und bewirkt, dass es Licht emittiert, was den Kontrast der entsprechenden Anzeigevorrichtung erhöhen kann.
  • Als weiteres Beispiel kann in der Initialisierungsphase die zweite Lichtemissionssteuerteilschaltung 124 auch in Reaktion auf das zweite Lichtemissionssteuersignal EM2 eingeschaltet werden, so dass die Rücksetzteilschaltung kombiniert werden kann, um die Treiberteilschaltung 122 und das lichtemittierende Bauelement 121 zurückzusetzen.
  • Beispielsweise kann das zweite Lichtemissionssteuersignal EM2 gleich sein wie das erste Lichtemissionssteuersignal EM1. Beispielsweise können das zweite Lichtemissionssteuersignal EM2 und das erste Lichtemissionssteuersignal EM1 mit demselben Signalausgangsende verbunden sein. Beispielsweise können das zweite Lichtemissionssteuersignal EM2 und das erste Lichtemissionssteuersignal EM1 über dieselbe Lichtemissionssteuerleitung übertragen werden.
  • In einigen anderen Beispielen kann sich das zweite Lichtemissionssteuersignal EM2 von dem ersten Lichtemissionssteuersignal EM1 unterscheiden. Beispielsweise können das zweite Lichtemissionssteuersignal EM2 und das erste Lichtemissionssteuersignal EM1 jeweils mit unterschiedlichen Signalausgängen verbunden sein. Beispielsweise können das zweite Lichtemissionssteuersignal EM2 und das erste Lichtemissionssteuersignal EM1 jeweils durch unterschiedliche Lichtemissionssteuerleitungen übertragen werden.
  • Beispielsweise ist die erste Rücksetzteilschaltung 125 mit einem ersten Rücksetzspannungsende Vinit1 und dem Steuerende 122a (dem ersten Knoten N1) der Treiberteilschaltung 122 verbunden und dazu konfiguriert, in Reaktion auf ein erstes Rücksetzsteuersignal Rst1 eine erste Rücksetzspannung Vinit1 an das Steuerende 122a der Treiberteilschaltung 122 anzulegen.
  • Beispielsweise ist die zweite Rücksetzteilschaltung 129 mit einem zweiten Rücksetzspannungsende Vinit2 und dem ersten Ende 134 (dem vierten Knoten N4) des lichtemittierenden Bauelements 121 verbunden und dazu konfiguriert, in Reaktion auf ein zweites Rücksetzsteuersignal Rst2 eine zweite Rücksetzspannung Vinit2 an das erste Ende 134 des lichtemittierenden Bauelements 121 anzulegen.
  • Beispielsweise können die erste Rücksetzteilschaltung 125 und die zweite Rücksetzteilschaltung 129 jeweils in Reaktion auf das erste Rücksetzsteuersignal Rst1 und das zweite Rücksetzsteuersignal Rst2 eingeschaltet werden, so dass die zweite Rücksetzspannung Vinit2 an den ersten Knoten N1 und die erste Rücksetzspannung Vinit1 an das erste Ende 134 des lichtemittierenden Bauelements 121 jeweils angelegt werden kann, so dass die Treiberteilschaltung 122, die Kompensationsteilschaltung 128 und das lichtemittierende Bauelement 121 zurückgesetzt werden können, um den Einfluss der vorherigen Lichtemissionsphase zu eliminieren.
  • Beispielsweise kann das zweite Rücksetzsteuersignal Rst2 jeder Reihe von Subpixeln dasselbe Signal sein wie das erste Abtastsignal Ga1 dieser Reihe von Subpixeln, wobei die beiden durch dieselbe Gate-Leitung (z. B. die Rücksetzsteuerleitung 220b in 3A) übertragen werden können. Beispielsweise kann das erste Rücksetzsteuersignal Rst1 jeder Reihe von Subpixeln dasselbe Signal sein wie das erste Abtastsignal Ga1 der vorherigen Reihe von Subpixeln, wobei die beiden durch dieselbe Gate-Leitung (z. B. die Rücksetzsteuerleitung 220a in 3A) übertragen werden können.
  • Beispielsweise umfasst das lichtemittierende Bauelement 121, wie in 2A gezeigt, ein erstes Ende 134 und ein zweites Ende 135, wobei das erste Ende 134 des lichtemittierenden Bauelements 121 dazu konfiguriert ist, mit dem zweiten Ende 122c der Treiberteilschaltung 122 verbunden zu werden, und das zweite Ende 135 des lichtemittierenden Bauelements 121 dazu konfiguriert ist, mit dem zweiten Spannungsende VSS verbunden zu werden. Beispielsweise kann in einem Beispiel, wie in 2A gezeigt, das erste Ende 134 des lichtemittierenden Bauelements 121 durch die zweite Lichtemissionssteuerteilschaltung 124 zum vierten Knoten N4 verbunden sein. Ausführungsbeispiele der vorliegenden Offenbarung umfassen diese Situation, sind aber nicht darauf beschränkt.
  • Es sollte beachtet werden, dass in der Beschreibung der Ausführungsbeispielen der vorliegenden Offenbarung der erste Knoten N1, der zweite Knoten N2, der dritte Knoten N3 und der vierte Knoten N4 nicht notwendigerweise die tatsächlichen Komponenten darstellen, sondern die Treffpunkte der relevanten Schaltungsverbindungen im Schaltungsdiagramm.
  • Es sollte angegeben werden, dass in der Beschreibung der Ausführungsbeispielen der vorliegenden Offenbarung das Symbol Vd sowohl das Datensignalende als auch den Pegel des Datensignals darstellen kann. Ebenfalls können die Symbole Ga1 und Ga2 sowohl das erste Abtastsignal und das zweite Abtastsignal als auch das erste Abtastsignalende und das zweite Abtastsignalende darstellen, das Symbol Rst1 kann sowohl das erste Rücksetzsteuerende als auch das erste Rücksetzsteuersignal darstellen, das Symbol Rst2 kann sowohl das zweite Rücksetzsteuerende als auch das zweite Rücksetzsteuersignal darstellen, die Symbole Vinit1 und Vinit2 können sowohl das erste Rücksetzspannungsende und das zweite Rücksetzspannungsende als auch die erste Rücksetzspannung und die zweite Rücksetzspannung darstellen, das Symbol VDD kann sowohl die erste Stromversorgungsspannung als auch die erste Stromversorgungsleitung darstellen, das Symbol VSS kann sowohl die gemeinsame Stromversorgungsspannung als auch die gemeinsame Stromversorgungsleitung darstellen. Dies ist gleich wie in den folgenden Ausführungsbeispielen und wird nicht mehr wiederholt.
  • 2B ist ein Schaltungsdiagramm eines spezifischen Implementierungsbeispiels der in 2A gezeigten Pixelschaltung. Wie in 2B gezeigt, umfasst die Pixelschaltung erste bis siebte Transistoren T1, T2, T3, T4, T5, T6, T7 und einen Speicherkondensator Cst. Beispielsweise wird der erste Transistor T1 als Treibertransistor verwendet, und die anderen zweiten bis siebten Transistoren werden als Schalttransistoren verwendet.
  • Beispielsweise kann, wie in 2B gezeigt, die Treiberteilschaltung 122 als ein erster Transistor T1 implementiert sein. Das Gate des ersten Transistors T1 dient als das Steuerende 122a der Treiberteilschaltung 122 und ist mit dem ersten Knoten N1 verbunden; der erste Pol des ersten Transistors T1 dient als das erste Ende 122b der Treiberteilschaltung 122 und ist mit dem zweiten Knoten N2 verbunden; der zweite Pol des ersten Transistors T1 dient als das zweite Ende 122c der Treiberteilschaltung 122 und ist mit dem dritten Knoten N3 verbunden.
  • Beispielsweise kann, wie in 2B gezeigt, die Datenschreibteilschaltung 126 als ein zweiter Transistor T2 implementiert sein. Das Gate des zweiten Transistors T2 ist mit der ersten Abtastleitung (dem ersten Abtastsignalende Ga1) verbunden, um das erste Abtastsignal zu empfangen, der erste Pol des zweiten Transistors T2 ist mit der Datenleitung (dem Datensignalende Vd) verbunden, um das Datensignal zu empfangen, der zweite Pol des zweiten Transistors T2 ist mit dem ersten Ende 122b (dem zweiten Knoten N2) der Treiberteilschaltung 122 verbunden.
  • Beispielsweise kann, wie in 2B gezeigt, die Kompensationsteilschaltung 128 als ein dritter Transistor T3 implementiert sein. Das Gate, der erste Pol und der zweite Pol des dritten Transistors T3 dienen jeweils als das Steuerende 128a, das erste Ende 128b und das zweite Ende 128c der Kompensationsteilschaltung. Das Gate des dritten Transistors T3 ist dazu konfiguriert, mit der zweiten Abtastleitung (dem zweiten Abtastsignalende Ga2) verbunden zu werden, um das zweite Abtastsignal zu empfangen, der erste Pol T3s des dritten Transistors T3 ist mit dem zweiten Pol T1d (dem dritten Knoten N3) des ersten Transistors T1 verbunden, der zweite Pol T3d des dritten Transistors T3 ist elektrisch mit dem Gate T1g (dem ersten Knoten N1) des ersten Transistors T1 verbunden. Beispielsweise kann, wie in 2B gezeigt, die Speicherteilschaltung 127 als ein Speicherkondensator Cst implementiert sein, wobei der Speicherkondensator Cst eine erste Polplatte Cst1 und eine zweite Polplatte Cst2 umfasst, wobei die erste Polplatte Cst2 elektrisch mit dem ersten Spannungsende vdd verbunden ist und die zweite Polplatte Cst1 elektrisch mit dem Gate T1g (dem ersten Knoten N1) des ersten Transistors T1 verbunden ist.
  • Beispielsweise kann, wie in 2B gezeigt, die erste Lichtemissionssteuerteilschaltung 123 als ein vierter Transistor T4 implementiert sein. Das Gate des vierten Transistors T4 ist mit der ersten Lichtemissionssteuerleitung (dem ersten Lichtemissionssteuerende EM1) verbunden, um das erste Lichtemissionssteuersignal zu empfangen, der erste Pol des vierten Transistors T4 ist mit dem ersten Spannungsende vdd verbunden, um die erste Stromversorgungsspannung zu empfangen, der zweite Pol des vierten Transistors T4 ist mit dem ersten Ende 122b (dem zweiten Knoten N2) der Treiberteilschaltung 122 verbunden.
  • Beispielsweise ist das lichtemittierende Bauelement 121 konkret als eine Leuchtdiode (LED) implementiert, die beispielsweise eine organische Leuchtdiode (OLED), eine Quantenpunkt-Leuchtdiode (QLED) oder eine anorganische Leuchtdiode, und beispielsweise eine Mikro-Leuchtdiode (Micro LED) oder eine Mikro-OLED sein kann. Beispielsweise kann das lichtemittierende Bauelement 121 eine Top-Emission-Struktur, eine Bottom-Emission-Struktur oder eine doppelseitig emittierende Struktur sein. Das lichtemittierende Bauelement 121 kann rotes Licht, grünes Licht, blaues Licht oder weißes Licht und dergleichen emittieren. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken die spezifische Struktur des lichtemittierenden Bauelements nicht ein.
  • Beispielsweise umfasst das erste Ende des lichtemittierenden Bauelements 121 eine erste Elektrode (z. B. eine Anode), die mit dem vierten Knoten N4 verbunden und dazu konfiguriert ist, durch die zweite Lichtemissionssteuerteilschaltung 124 mit dem zweiten Ende 122c der Treiberteilschaltung 122 verbunden zu werden, das zweite Ende des lichtemittierenden Bauelements 121 umfasst eine zweite Elektrode (z. B. eine Kathode), die dazu konfiguriert ist, mit dem gemeinsamen Stromversorgungsspannungsende VSS verbunden zu werden, um die gemeinsame Stromversorgungsspannung VSS zu empfangen. Die von dem zweiten Ende 122c der Treiberteilschaltung 122 in das lichtemittierende Bauelement 121 fließende Schaltung bestimmt die Helligkeit des lichtemittierenden Bauelements. Beispielsweise kann das gemeinsame Stromversorgungsspannungsende VSS geerdet sein, das heißt, VSS kann 0 V betragen. Beispielsweise kann die gemeinsame Stromversorgungsspannung VSS eine negative Spannung sein.
  • Beispielsweise kann die zweite Lichtemissionssteuerteilschaltung 124 als ein fünfter Transistor T5 implementiert sein. Das Gate des fünften Transistors T5 ist mit der zweiten Lichtemissionssteuerleitung (dem zweiten Lichtemissionssteuerende EM2) verbunden, um das zweite Lichtemissionssteuersignal zu empfangen, der erste Pol des fünften Transistors T5 ist mit dem zweiten Ende 122c (dem dritten Knoten N3) der Treiberteilschaltung 122 verbunden, der zweite Pol des fünften Transistors T5 ist mit dem ersten Ende 134 (dem vierten Knoten N4) des lichtemittierenden Bauelements 121 verbunden.
  • Beispielsweise kann die erste Rücksetzteilschaltung 125 als ein sechster Transistor T6 implementiert sein, und die zweite Rücksetzteilschaltung kann als ein siebter Transistor T7 implementiert sein. Das Gate des sechsten Transistors T6 ist dazu konfiguriert, mit dem ersten Rücksetzsteuerende Rst1 verbunden zu werden, um das erste Rücksetzsteuersignal Rst1 zu empfangen, der erste Pol des sechsten Transistors T6 ist mit dem ersten Rücksetzspannungsende Vinit1 verbunden, um die erste Rücksetzspannung Vinit1 zu empfangen, der zweite Pol des sechsten Transistors T6 ist dazu konfiguriert, mit dem ersten Knoten N1 verbunden zu werden. Das Gate des siebten Transistors T7 ist dazu konfiguriert, mit dem zweiten Rücksetzsteuerende Rst2 verbunden zu werden, um das zweite Rücksetzsteuersignal Rst2 zu empfangen, der erste Pol des siebten Transistors T7 ist mit dem zweiten Rücksetzspannungsende Vinit2 verbunden, um die zweite Rücksetzspannung Vinit2 zu empfangen, der zweite Pol des siebten Transistors T7 ist dazu konfiguriert, mit dem vierten Knoten N4 verbunden zu werden.
  • Es sollte angegeben werden, dass die in den Ausführungsbeispielen der vorliegenden Offenbarung verwendeten Transistoren Dünnfilmtransistoren oder Feldeffekttransistoren oder andere Schaltbauelemente mit gleichen Eigenschaften sein können, und in den Ausführungsbeispielen der vorliegenden Offenbarung Dünnfilmtransistoren als Beispiele genommen werden. Source und Drain des hier verwendeten Transistors können symmetrisch in der Struktur sein, so dass es keinen Unterschied in der Struktur zwischen Source und Drain geben darf. In den Ausführungsbeispielen der vorliegenden Offenbarung wird, um die zwei Pole des Transistors mit Ausnahme des Gates zu unterscheiden, direkt beschrieben, dass ein Pol der erste Pol und der andere Pol der zweite Pol ist.
  • Außerdem können Transistoren gemäß ihren Eigenschaften in Transistoren vom N-Typ und P-Typ unterteilt werden. Wenn der Transistor ein Transistor vom P-Typ ist, ist die Einschaltspannung eine Niederpegelspannung (z. B. 0 V, -5 V, -10 V oder eine andere geeignete Spannung), und die Ausschaltspannung eine Hochpegelspannung (z. B. 5 V, 10 V oder eine andere geeignete Spannung). Wenn der Transistor ein Transistor vom N-Typ ist, ist die Einschaltspannung eine Hochpegelspannung (z. B. 5 V, 10 V oder eine andere geeignete Spannung), und die Ausschaltspannung eine Niederpegelspannung (z. B. 0 V, -5 V, -10 V oder eine andere geeignete Spannung). Beispielsweise sind, wie in 2B gezeigt, die ersten bis siebten Transistoren T1-T7 alle Transistoren vom P-Typ, wie etwa Niedertemperatur-Polysilizium-Dünnfilmtransistoren. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken jedoch den Typ des Transistors nicht ein. Wenn sich der Typ des Transistors ändert, ist es nur erforderlich, die Verbindungsbeziehung in der Schaltung entsprechend anzupassen.
  • Das Arbeitsprinzip der in 2B gezeigten Pixelschaltung wird nachstehend in Verbindung mit dem in 2C gezeigten Signalzeitdiagramm beschrieben. Wie in 2C gezeigt, umfasst der Anzeigeprozess jedes Bildrahmens drei Phasen, nämlich die Initialisierungsphase 1, die Datenschreib- und Kompensationsphase 2 und die Lichtemissionsphase 3.
  • Wie in 2C gezeigt, verwenden in diesem Ausführungsbeispiel das erste Abtastsignal Ga1 und das zweite Abtastsignal Ga2 dasselbe Signal, und das erste Lichtemissionssteuersignal EM1 und das zweite Lichtemissionssteuersignal EM2 verwenden dasselbe Signal; und die Wellenformen von dem zweiten Rücksetzsteuersignal Rst2 und dem ersten Abtastsignal Ga1/zweiten Abtastsignal Ga2 sind gleich, das heißt, das zweite Rücksetzsteuersignal Rst2, das erste Abtastsignal Ga1/zweite Abtastsignal Ga2 können dasselbe Signal verwenden; die Wellenformen von dem ersten Rücksetzsignal Rst1 dieser Reihe von Subpixeln und dem ersten Abtastsignal Ga1/zweiten Abtastsignal Ga2 der vorherigen Reihe von Subpixeln sind gleich, das heißt, dasselbe Signal wird verwendet. Dies stellt jedoch keine Einschränkung der vorliegenden Offenbarung dar, und in anderen Ausführungsbeipielen können unterschiedliche Signale jeweils als das erste Abtastsignal Ga1, das zweite Abtastsignal Ga2, das erste Rücksetzsteuersignal Rst1 und das zweite Rücksetzsteuersignal Rst2 verwendet werden und unterschiedliche Signale jeweils als das erste Lichtemissionssteuersignal EM1 und das zweite Lichtemissionssteuersignal EM2 verwendet werden.
  • In der Initialisierungsphase 1 wird das erste Rücksetzsteuersignal Rst1 eingegeben, um den sechsten Transistor T6 einzuschalten, und die erste Rücksetzspannung Vinit1 wird an das Gate des ersten Transistors T1 angelegt, um den ersten Knoten N1 zurückzusetzen.
  • In der Datenschreib- und Kompensationsphase 2 werden das erste Abtastsignal Ga1, das zweite Abtastsignal Ga2 und das Datensignal Vd eingegeben, der zweite Transistor T2 und der dritte Transistor T3 werden eingeschaltet, das Datensignal Vd wird von dem zweiten Transistor T2 in den zweiten Knoten N2 geschrieben, der erste Knoten N1 wird durch den ersten Transistor T1 und den dritten Transistor T3 geladen, bis der erste Transistor T1 wird ausgeschaltet, wenn sich das Potential des ersten Knotens N1 auf Vd + Vth ändert, wobei Vth die Schwellenspannung des ersten Transistors T1 ist. Das Potential des ersten Knotens N1 wird in dem Speicherkondensator Cst gespeichert und aufrechterhalten, das heißt, die Spannungsinformationen mit dem Datensignal und der Schwellenspannung Vth werden in dem Speicherkondensator Cst gespeichert, um nachfolgend in der Lichtemissionsphase Grauanzeigedaten bereitzustellen und die eigene Schwellenspannung des ersten Transistors T1 zu kompensieren.
  • In der Datenschreib- und Kompensationsphase 2 kann das zweite Rücksetzsteuersignal Rst2 auch eingegeben werden, um den siebten Transistor T7 einzuschalten, und die zweite Rücksetzspannung Vinit2 wird an den vierten Knoten N4 angelegt, um den vierten Knoten N4 zurückzusetzen. Beispielsweise kann das Zurücksetzen des vierten Knotens N4 auch in der Initialisierungsphase 1 erfolgen. Beispielsweise können das erste Rücksetzsteuersignal Rst1 und das zweite Rücksetzsteuersignal Rst2 gleich sein. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken dies nicht ein.
  • In der Lichtemissionsphase 3 werden das erste Lichtemissionssteuersignal EM1 und das zweite Lichtemissionssteuersignal EM2 eingegeben, um den vierten Transistor T4, den fünften Transistor T5 und den ersten Transistor T1 einzuschalten, wobei der fünfte Transistor T5 den Treiberstrom an die OLED anlegt, damit sie Licht emittiert. Der Wert des durch die OLED fließenden Treiberstroms Id kann sich gemäß der folgenden Formel ergeben: Id=K (VGS - Vth)2=K [(Vd+Vth-VDD) - Vth]2=K (Vd - VDD)2, wobei K ein Leitfähigkeitskoeffizient des ersten Transistors ist.
  • In der obigen Formel stellt Vth die Schwellenspannung des ersten Transistors T1 dar, VGS stellt die Spannung zwischen dem Gate und der Source (hier dem ersten Pol) des ersten Transistors T1 dar und K ist ein konstanter Wert, der sich auf den ersten Transistor T1 selbst bezieht. Aus der obigen Berechnungsformel von Id ist ersichtlich, dass der durch die OLED fließende Treiberstrom Id nicht mehr mit der Schwellenspannung Vth des ersten Transistors T1 in Beziehung steht, wodurch die Kompensation der Pixelschaltung realisiert werden kann, und ein Problem der Schwellenspannungsdrift des Treibertransistors (des ersten Transistors T1 in Ausführungsbeispielen der vorliegenden Offenbarung), das durch einen Prozess und einen Langzeitbetrieb verursacht wird, gelöst ist, und sein Einfluss auf den Treiberstrom Id beseitigt wird, so dass ein Anzeigeeffekt der Anzeigevorrichtung damit verbessert werden kann.
  • 3A ist ein schematisches Strukturdiagramm eines Subpixels eines Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, 3B-3I sind schematische Diagramme einer Halbleiterschicht, einer ersten leitenden Schicht, einer zweiten leitenden Schicht, einer dritten leitenden Schicht und einer ersten Elektrode des in 3A gezeigten Anzeigesubstrats, 4A ist eine Schnittansicht entlang der Linie A-A' in 3A, 4B ist eine Schnittansicht entlang der Linie B-B' in 3A, 4C ist eine Schnittansicht entlang der Linie C-C' in 3A, 4D ist eine Schnittansicht entlang der Linie D-D' in 3A, 4E ist eine Schnittansicht entlang der Linie E-E' in 3A, 4F ist eine schematische Draufsicht auf einen Kanalbereich eines anderen Treibertransistors eines Anzeigesubstrats, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, 4G ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 3A. Die Struktur des Anzeigesubstrats, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, wird nachstehend am Beispiel der in 2B gezeigten Pixelschaltung in Kombination mit 3B-3I und 4A-4G beispielhaft beschrieben.
  • In Kombination mit 3A, 4B und 4G umfasst das Anzeigesubstrat 10 ein Basissubstrat 200, eine sich insgesamt entlang einer ersten Richtung D1 erstreckende erste Signalleitung und eine sich insgesamt entlang einer sich mit der ersten Richtung D1 schneidenden zweiten Richtung D2 erstreckende zweite Signalleitung, die auf dem Basissubstrat 200 vorgesehen sind; beispielsweise schneidet sich die erste Signalleitung mit der zweiten Signalleitung, um ein Subpixel zu definieren, beispielsweise um mehrere Subpixel zu definieren. Es sei darauf hingewiesen, dass die Grenze jedes der mehreren Subpixel nicht unbedingt die erste Signalleitung und die zweite Signalleitung ist. Die erste Signalleitung schneidet sich mit der zweiten Signalleitung, um Subpixel zu definieren, was bedeutet, dass die Anordnung mehrerer Subpixel mit der Anordnung mehrerer Bereiche übereinstimmt, die durch Schneiden der ersten Signalleitung mit der zweiten Signalleitung definiert sind, das heißt, dass die mehreren Subpixel den mehreren Bereichen eins-zu-eins entsprechen. Beispielsweise ist die erste Signalleitung eine Gate-Leitung als Abtastsignalleitung und die zweite Signalleitung eine Datenleitung, oder in einigen anderen Ausführungsbeispielen ist die erste Signalleitung eine Datenleitung und die zweite Signalleitung eine Gate-Leitung als Abtastsignalleitung. Jedes von zumindest einigen der mehreren Subpixel umfasst eine Pixelschaltung 101, wobei die Pixelschaltung 101 das oben erwähnte lichtemittierende Bauelement sowie einen Treibertransistor T1, einen Datenschreibtransistor T2 umfasst. Beispielsweise beziehen sich die zumindest einigen Subpixel auf Subpixel, die eine Anzeigefunktion ausführen, nicht auf Dummy-Subpixel. Der Datenschreibtransistor T2 ist dazu konfiguriert, unter der Steuerung des ersten Abtastsignals Ga1 das Datensignal Vd an den Treibertransistor T1 zu übertragen, wobei das erste Abtastsignal Ga1 auf der ersten Signalleitung übertragen wird und das Datensignal Vd auf der zweiten Signalleitung übertragen wird; der Treibertransistor T1 ist dazu konfiguriert, gemäß dem Datensignal Vd die Größe des durch das lichtemittierende Bauelement 121 fließenden Treiberstroms zu steuern, wobei der Treibertransistor T1 ein aktives Muster T1a und ein Gate T1g umfasst, wobei das aktive Muster T1a einen Kanalbereich C1 (wie durch einen gestrichelten Kasten in der in 3A gezeigten Draufsicht und in 4A gezeigt) umfasst, wobei sich die orthographische Projektion des Kanalbereichs C1 auf dem Basissubstrat 200 mit der orthographischen Projektion des Gates T1g auf dem Basissubstrat 200 überlappt; die planare Form des Kanalbereich C1 des Treibertransistors T1 ist ein Streifen, der sich insgesamt entlang der zweiten Richtung D2 erstreckt; das lichtemittierende Bauelement ist dazu konfiguriert, den Treiberstrom zu empfangen und durch den Treiberstrom angetrieben zu werden, um Licht zu emittieren. In dem durch die Ausführungsbeispiele der vorliegenden Offenbarung bereitgestellten Anzeigesubstrat 10 ist die planare Form des Kanalbereichs C1 des Treibertransistors T1 ein Streifen, der sich insgesamt entlang der zweiten Richtung D2 erstreckt, wobei mit diesem Merkmal die Länge (die Länge entlang der zweiten Richtung D2) des Kanalbereichs des Treibertransistors vergrößert werden kann, wodurch das Seitenverhältnis des Kanalbereichs des Treibertransistors vergrößert wird, um sicherzustellen, dass im schwarzen Zustand die Leckage des Treibertransistors T1 klein ist und der Antrieb stabil ist; je größer die Länge des Kanalbereichs des Treibertransistors T1 ist, desto näher liegt die Ausgangskurve des Treibertransistors T1 an dem idealen linearen Fall im Sättigungsbereich, so dass das Anzeigesubstrat, beispielsweise ein OLED-Anzeigesubstrat, im Sättigungsbereich des Treibertransistors T1 arbeitet, damit die Helligkeit eines Anzeigefeldes, das das Anzeigesubstrat verwendet, besser durch den Treibertransistor T1 gesteuert wird; und dieses Merkmal ist vorteilhaft für die Einsparung von Anordnungsraum der Pixelschaltung. Der Kanalbereich C1 unterscheidet sich von dem bestehenden Zickzackkanal, S-förmigen Kanal und dergleichen mit offensichtlichen Biegungen, der sich entlang der ersten Richtung D1 erstreckt.
  • Es sollte angegeben werden, dass das Merkmal „Streifen, der sich insgesamt entlang der zweiten Richtung D2 erstreckt“ umfasst, dass er sich im Wesentlichen entlang der zweiten Richtung D2 erstreckt, zumindest insgesamt entlang der zweiten Richtung D2. Beispielsweise kann in einigen Beispielen der Streifen, der sich insgesamt entlang der zweiten Richtung D2 erstreckt, einen bestimmten gekrümmten Teil aufweisen, wie beispielsweise eine Wellenform, die sich insgesamt entlang der zweiten Richtung D2 erstreckt, wie in 4F gezeigt; oder in einigen Beispielen können die Kanten des Streifens, der sich insgesamt entlang der zweiten Richtung D2 erstreckt, keine glatten Linien sein, beispielsweise können die Kanten Grate oder Zacken aufweisen. Kurz gesagt, es reicht aus, wenn ein Streifen sich insgesamt entlang der zweiten Richtung D2 erstreckt.
  • Beispielsweise ist, wie in 3A und 3B gezeigt, die planare Form des Kanalbereichs C1 des Treibertransistors T1 ein gerader Streifen, der sich entlang der zweiten Richtung D2 erstreckt, um das Seitenverhältnis des Kanalbereichs C1 des Treibertransistors T1 besser zu vergrößern und die planare Form des Kanalbereichs C1 des Treibertransistors T1 regelmäßiger zu machen, wodurch die Herstellung erleichtert und der Anordnungsraum der Pixelschaltung besser eingespart wird.
  • Aus 3B-3G und 4A-4D ist ersichtlich, dass das Anzeigesubstrat 10 eine Halbleiterschicht 107, eine erste Isolierschicht 301, eine erste leitende Schicht 201, eine zweite Isolierschicht 302, eine zweite leitende Schicht 202, eine dritte Isolierschicht 303, eine dritte leitende Schicht 203, eine vierte Isolierschicht 304 und eine vierte leitende Schicht 204, die nacheinander auf dem Basissubstrat 200 vorgesehen sind.
  • Beispielsweise umfasst die Halbleiterschicht 107, wie in 3B gezeigt, aktive Muster T1a-T7a von ersten bis siebten Transistoren T1-T7, wobei wie in 3B gezeigt, die aktiven Muster T1a-T7a der ersten bis siebten Transistoren T1-T7 in einer integralen Struktur miteinander verbunden sind. Beispielsweise sind die Halbleiterschichten 107 in jeder Spalte von Subpixeln in einer integralen Struktur miteinander verbunden, und die Halbleiterschichten in zwei benachbarten Spalten von Subpixeln sind voneinander beabstandet.
  • Beispielsweise umfasst die erste leitende Schicht 201, wie in 3C-3D gezeigt, ein Gate jedes Transistors und einige Abtastleitungen und Steuerleitungen. Der Bereich, in dem sich die Pixelschaltung jedes Subpixels befindet, ist in 3A durch einen großen gestrichelten Kasten gezeigt, und die Gates T1g-T7g von ersten bis siebten Transistoren T1-T7 in einer Pixelschaltungseinheit 100 sind in 3D durch einen kleinen gestrichelten Kasten gezeigt.
  • Beispielsweise umfasst die erste leitende Schicht 201, wie in 3C-3D gezeigt, Gates T1g-T7g der ersten bis siebten Transistoren T1-T7. Beispielsweise verwendet das Anzeigesubstrat 10 einen Selbstausrichtungsprozess und nutzt die erste leitende Schicht 201 als eine Maske, um eine Leiterisierungsbehandlung (wie etwa eine Dotierungsbehandlung) auf der Halbleiterschicht 107 durchzuführen, so dass der nicht von der ersten leitenden Schicht 201 bedeckte Teil der Halbleiterschicht 107 leiterisiert wird, so dass die Teile des aktiven Musters jedes Transistors, die sich auf beiden Seiten des Kanalbereichs befinden, leiterisiert werden, um jeweils den ersten Pol und den zweiten Pol des Transistors zu bilden.
  • Beispielsweise umfasst die erste leitende Schicht 201 ferner mehrere Gate-Leitungen, die voneinander isoliert sind und beispielsweise mehrere Abtastleitungen 210, mehrere Rücksetzsteuerleitungen 220a/220b und mehrere Lichtemissionssteuerleitungen 230 umfassen. Hier bezieht sich die Gate-Leitung auf eine Signalleitung, die direkt mit dem Gate des Transistors verbunden ist, um ein Abtastsignal oder ein Steuersignal bereitzustellen. Beispielsweise ist jede Reihe von Subpixeln jeweils entsprechend mit einer Abtastleitung 210, zwei Rücksetzsteuerleitungen und einer Lichtemissionssteuerleitung 230 verbunden, wobei die zwei Rücksetzsteuerleitungen jeweils die erste Rücksetzsteuerleitung 220a und die zweite Rücksetzsteuerleitung 220b sind.
  • Beispielsweise ist, wie in 3A und 3D gezeigt, das Gate T6g des sechsten Transistors T6 der Pixelschaltung dieser Reihe elektrisch mit der entsprechenden ersten Rücksetzsteuerleitung 220a dieser Reihe verbunden, um das erste Rücksetzsteuersignal Rst1 zu empfangen. Das Gate des siebten Transistors T7 der Pixelschaltung dieser Reihe ist elektrisch mit der entsprechenden zweiten Rücksetzsteuerleitung 220b der Pixelschaltung der nächsten Reihe (d. h. Pixelschaltungsreihe, in der sich die Abtastleitungen befinden, die gemäß der Abtastreihenfolge der Abtastleitungen nach den Abtastleitungen dieser Reihe sequentiell eingeschaltet werden) verbunden, um das zweite Rücksetzsteuersignal Rst2 zu empfangen.
  • Die Abtastleitung 210 ist elektrisch mit den Gates der zweiten Transistoren T2 in der entsprechenden Reihe von Subpixeln verbunden (oder eine integrale Struktur), um das erste Abtastsignal Ga1 bereitzustellen, eine Rücksetzsteuerleitung 220 ist elektrisch mit den Gates der sechsten Transistoren T6 in der entsprechenden Reihe von Subpixeln verbunden, um das erste Rücksetzsteuersignal Rst1 bereitzustellen, die Lichtemissionssteuerleitung 230 ist elektrisch mit den Gates der vierten Transistoren T4 in der entsprechenden Reihe von Subpixeln verbunden, um das erste Lichtemissionssteuersignal EM1 bereitzustellen.
  • Beispielsweise ist, wie in 3A gezeigt, die Abtastleitung 210 auch elektrisch mit dem Gate T3g1/T3g2 des dritten Transistors T3 verbunden, um das zweite Abtastsignal Ga2 bereitzustellen, das heißt, das erste Abtastsignal Ga1 und das zweite Abtastsignal Ga2 können dasselbe Signal sein; ein Teil der Abtastleitung 210 bildet das erste Gate T3g1 und das zweite Gate T3g2 des dritten Transistors T3. Die Lichtemissionssteuerleitung 230 ist auch elektrisch mit dem Gate T5g des fünften Transistors T5 verbunden, um das zweite Lichtemissionssteuersignal EM2 bereitzustellen, das heißt, das erste Lichtemissionssteuersignal EM1 und das zweite Lichtemissionssteuersignal EM2 sind dasselbe Signal; ein Teil der Lichtemissionssteuerleitung 230 bildet das Gate T5g des fünften Transistors T5.
  • In Kombination mit 3A und 4B umfasst die Pixelschaltung 101 beispielsweise ferner einen Speicherkondensator Cst, wobei der Speicherkondensator Cst eine erste Polplatte Cst1 und eine zweite Polplatte Cst2 umfasst. Die erste Polplatte Cst1 ist elektrisch mit dem Gate T1g des Treibertransistors T1 verbunden; die orthographische Projektion der zweiten Polplatte Cst2 auf dem Basissubstrat 200 überlappt sich zumindest teilweise mit der orthographischen Projektion der ersten Polplatte Cst1 auf dem Basissubstrat 200 und nicht mit der orthographischen Projektion des Kanalbereichs C1 des Treibertransistors T1 auf dem Basissubstrat 200. Da die zweite Polplatte Cst2 mit der ersten Stromversorgungsspannung VDD zur Spannungsstabilisierung verbunden ist, wird das erste Stromversorgungsspannungssignal den Kanalbereich C1 des Treibertransistors T1 beeinflussen, und zur Verringerung dessen Einflusses auf den Kanalbereich C1 des Treibertransistors T1 wird die zweite Polplatte Cst2 von dem Kanalbereich C1 des Treibertransistors T1 ferngehalten, um zu vermeiden, dass die Leistung des Treibertransistors beeinträchtigt wird.
  • Beispielsweise umfasst die erste Polplatte Cst1 einen ersten Teil Cst11 und einen zweiten Teil Cst12. Der erste Teil Cst11 der ersten Polplatte Cst1 erstreckt sich entlang der zweiten Richtung D2, und beispielsweise ist eine planare Grafik der ersten Polplatte Cst1 L-förmig; und die orthographische Projektion des ersten Teils Cst11 der ersten Polplatte Cst1 auf dem Basissubstrat 200 überlappt sich mit der orthographischen Projektion des Kanalbereichs C1 des Treibertransistors T1 auf dem Basissubstrat 200; der zweite Teil Cst12 der ersten Polplatte Cst1 ist mit dem ersten Teil Cst11 verbunden und erstreckt sich von dem ersten Teil Cst11 der ersten Polplatte Cst1 entlang der ersten Richtung D1 und steht von dem ersten Teil Cst11 der ersten Polplatte Cst1 hervor, und die orthographische Projektion des zweiten Teils Cst12 der ersten Polplatte Cst1 auf dem Basissubstrat 200 überlappt sich zumindest teilweise mit der orthographischen Projektion der zweiten Polplatte Cst2 auf dem Basissubstrat 200.
  • Beispielsweise sind, wie in 4B gezeigt, die erste Polplatte Cst1 und das Gate T1g des Treibertransistors T1 auf derselben Schicht vorgesehen und eine integrale Struktur, beispielsweise befinden sich jeweils auf der ersten leitenden Schicht 201, um die Struktur des Anzeigesubstrats 10 zu vereinfachen, und die erste Polplatte Cst1 und das Gate T1g des Treibertransistors T1 können durch denselben Musterungsprozess auf derselben Filmschicht mit derselben Maske gebildet werden, um den Herstellungsprozess des Anzeigesubstrats 10 zu vereinfachen. Dabei ist der erste Teil Cst11 der ersten Polplatte Cst1 nämlich der erste Teil Tiga des Gates des Treibertransistors T1, und der zweite Teil Cst12 nämlich der zweite Teil Tigb des Gates des Treibertransistors T1.
  • Es sei darauf hingewiesen, dass sich der genannte Begriff „auf derselben Schicht vorgesehen“ in der vorliegenden Offenbarung auf eine Struktur bezieht, die gebildet wird, indem zwei (oder mehr als zwei) Strukturen durch denselben Abscheidungsprozess gebildet und durch denselben Musterungsprozess gemustert werden, wobei ihre Materialien gleich oder unterschiedlich sein können. Der Begriff „integrale Struktur“ in der vorliegenden Offenbarung bezieht sich auf miteinander verbundene Strukturen, die gebildet werden, indem die zwei (oder mehr als zwei) Strukturen aus derselben Filmschicht durch denselben Musterungsprozess gemustert werden, wobei ihre Materialien gleich oder unterschiedlich sein können.
  • Beispielsweise umfasst die Pixelschaltung in Kombination mit 3A und 4A ferner eine erste Verbindungsstruktur P1, wobei die erste Verbindungsstruktur P1 elektrisch mit dem Gate T1g des Treibertransistors T1 und der ersten Polplatte Cst1 verbunden ist, und sich die orthographische Projektion der ersten Verbindungsstruktur auf dem Basissubstrat 200 nicht mit der orthographischen Projektion der zweiten Polplatte Cst2 auf dem Basissubstrat 200 überlappt. Beispielsweise befindet sich die zweite Polplatte Cst2 auf der zweiten leitenden Schicht 202, und die zweite leitende Schicht 202 befindet sich auf einer von dem Basissubstrat 200 entfernten Seite der ersten leitenden Schicht 201, und zwischen der zweiten leitenden Schicht 202 und der ersten leitenden Schicht 201 ist eine zweite Isolierschicht 302 vorhanden, so dass die erste Verbindungsstruktur P1 durch ein Durchgangsloch elektrisch mit der ersten Polplatte Cst1 verbunden werden muss und die erste Verbindungsstruktur P1 nicht durch die zweite Polplatte Cst2 des Speicherkondensators Cst hindurchgeht, wodurch die Fläche der zweiten Polplatte Cst2 vergrößert wird, um die Kapazität des Speicherkondensators zu erhöhen.
  • Beispielsweise ist wie in 3A, 3G und 4A gezeigt, die erste Verbindungsstruktur P1 auf derselben Schicht wie der erste Pol T1s des Treibertransistors T1 vorgesehen und durch das erste Durchgangsloch V1 elektrisch mit der ersten Polplatte Cst1 (d. h. Gate T1g des Treibertransistors T1) verbunden; die orthographische Projektion des ersten Durchgangslochs V1 auf dem Basissubstrat 200 überlappt sich mit der orthographischen Projektion des zweiten Teils Cst12 der ersten Polplatte Cst1 auf dem Basissubstrat 200 und nicht mit der orthographischen Projektion der zweiten Polplatte Cst2 auf dem Basissubstrat 200. Daher geht das erste Durchgangsloch V1 nicht durch die zweite Polplatte Cst2 des Speicherkondensators Cst hindurch, wodurch die Fläche der zweiten Polplatte Cst2 vergrößert wird, um die Kapazität des Speicherkondensators zu erhöhen.
  • Beispielsweise überlappt sich, wie in 3A und 4A gezeigt, die orthographische Projektion der ersten Verbindungsstruktur P1 auf dem Basissubstrat 200 nicht mit der orthographischen Projektion des Kanalbereichs C1 des Treibertransistors T1 auf dem Basissubstrat 200. Die orthographische Projektion der ersten Verbindungsstruktur P1 auf dem Basissubstrat 200 überlappt sich zumindest teilweise mit der orthographischen Projektion des zweiten Teils der ersten Polplatte Cst1 auf dem Basissubstrat 200, um zu vermeiden, dass das elektrische Signal auf der ersten Verbindungsstruktur P1 den Kanalbereich C1 des Treibertransistors T1 beeinflusst.
  • Beispielsweise ist in dem in 3A gezeigten Ausführungsbeispiel die erste Verbindungsstruktur P1 ein gerader Streifen, der sich entlang der zweiten Richtung D2 erstreckt, was vorteilhaft für Platzsparung und für die Anordnung anderer Strukturen von Pixelschaltungen unter einer angemessenen Nutzung von begrenztem Platz ist. Dies ist sehr wichtig für die Pixelkonstruktion des Anzeigesubstrats, und kann das wichtige technische Problem gelöst werden, wie der PPI effektiv erhöht werden kann.
  • Beispielsweise umfasst, wie in 3A, 3G und 4B gezeigt, die Pixelschaltung ferner eine erste Stromversorgungsleitung VDD, wobei die erste Stromversorgungsleitung VDD mit dem ersten Spannungsende verbunden und dazu konfiguriert ist, eine erste Stromversorgungsspannung an die Pixelschaltung zu liefern, und auf derselben Schicht wie der erste Pol T1s des Treibertransistors T1 vorgesehen ist, beispielsweise in der dritten leitenden Schicht 203, und einen ersten vertikalen Teil VDD1 und einen ersten seitlichen Teil VDD2 umfasst. Der erste vertikale Teil VDD1 erstreckt sich entlang der zweiten Richtung D2 und ist mit benachbarten Subpixeln verbunden; der erste seitliche Teil VDD2 ist mit dem vertikalen Teil verbunden und erstreckt sich von dem vertikalen Teil zu der zweiten Polplatte Cst2; der erste seitliche Teil VDD2 ist durch das zweite Durchgangsloch V2 elektrisch mit der zweiten Polplatte Cst2 verbunden.
  • Beispielsweise überschreitet die orthographische Projektion eines von dem ersten vertikalen Teil VDD1 entfernten Endes des ersten seitlichen Teils VDD2 auf dem Basissubstrat nicht die orthographische Projektion der zweiten Polplatte Cst2 auf dem Basissubstrat in der ersten Richtung D1.
  • Beispielsweise befinden sich in dem in 3A gezeigten Ausführungsbeispiel die erste Stromversorgungsleitung VDD und die Datenleitung Data auf derselben Seite des Speicherkondensators Cst. In anderen Ausführungsbeispielen können sich die erste Stromversorgungsleitung VDD und die Datenleitung Data jeweils auf unterschiedlichen Seiten des Speicherkondensators Cst befinden.
  • Beispielsweise befinden sich in dem in 3A gezeigten Ausführungsbeispiel die erste Stromversorgungsleitung VDD und die Datenleitung Data auf derselben Schicht, nämlich auf der dritten Metallschicht 203; in anderen Ausführungsbeispielen können sich die erste Stromversorgungsleitung VDD und die Datenleitung Data jeweils auf unterschiedlichen Schichten befinden. Beispielsweise umfasst das Anzeigesubstrat in mindestens einem Ausführungsbeispiel ferner eine vierte Metallschicht, die sich auf der dritten Metallschicht 203 und entfernt von dem Basissubstrat 200 befindet. Beispielsweise befindet sich die erste Stromversorgungsleitung VDD auf der dritten Metallschicht 203 und die Datenleitung Data befindet sich auf der vierten Metallschicht, oder die erste Stromversorgungsleitung VDD befindet sich auf der vierten Metallschicht und die Datenleitung Data befindet sich auf der dritten Metallschicht 203.
  • Beispielsweise hat, wie in 3A, 3C und 4G gezeigt, der erste Teil Cst11 der ersten Polplatte Cst1 ein erstes Ende in der zweiten Richtung D2, wobei das erste Ende und der zweite Teil Cst12 der ersten Polplatte Cst1 eine leere Kerbe H (in dem durch das Zeichen H in 4G gezeigten gestrichelten Kasten) umschließen; die erste Signalleitung, d. h. die Abtastleitung 210, welche das erste Abtastsignal an den Datenschreibtransistor, d. h. den zweiten Transistor T2, liefert, ist auf derselben Schicht wie die erste Polplatte Cst1 und von dieser beabstandet vorgesehen, und die Abtastleitung 210 umfasst einen Hauptkörperteil 2101 und einen vorstehenden Teil 2102. Der Hauptkörperteil 2101 verläuft durch das Subpixel entlang der ersten Richtung D1, das heißt, erstreckt sich entlang der ersten Richtung D1 und ist von einem Subpixel zu einem benachbarten Subpixel verbunden, und der Hauptkörperteil 2101 befindet sich auf einer ersten Seite der ersten Polplatte Cst1 in der zweiten Richtung D2; der vorstehende Teil 2102 ist mit dem Hauptkörperteil 2101 verbunden und steht von dem Hauptkörperteil 2101 zur ersten Polplatte Cst1 hervor, und der vorstehende Teil 2102 befindet sich zumindest teilweise in der Kerbe H. Diese Konstruktion bewirkt, dass die Anordnung kompakt ist und der begrenzte Platz angemessen genutzt wird.
  • Beispielsweise bildet ein Ausschnitt des Hauptkörperteils 2101 der Abtastleitung 210 das erste Gate T3g1 des dritten Transistors T3, und der vorstehende Teil 2102 der Abtastleitung 210 bildet das zweite Gate T3g2.
  • Beispielsweise umfasst die Pixelschaltung ferner einen Kompensationstransistor, d. h. einen dritten Transistor T3, wobei der dritte Transistor T3 dazu konfiguriert ist, in Reaktion auf ein zweites Abtastsignal Ga2, das an das Gate T3g des Kompensationstransistors T3 angelegt wird, und das Datensignal Vd, um das Gate T1g des Treibertransistors T1 zu kompensieren. Wie in 3A gezeigt, ist die erste Signalleitung 210, d. h. die Abtastleitung 210, welche das erste Abtastsignal Ga1 an den Datenschreibtransistor T2 liefert, auch dazu konfiguriert, das zweite Abtastsignal Ga2 an den Kompensationstransistor T3 zu liefern. Der Kompensationstransistor T3 umfasst ein erstes Gate T3g1 und ein zweites Gate T3g2; zumindest ein Ausschnitt des vorstehenden Teils 2102 der Abtastleitung 210 bildet das erste Gate T3g1 des Kompensationstransistors und ein Ausschnitt des Hauptkörperteils 2101 der Abtastleitung 210 bildet das zweite Gate T3g2 des Kompensationstransistors T3 und das Gate T2g des Datenschreibtransistors T2. Das erste Gate T3g1 erstreckt sich entlang der ersten Richtung D1 und das zweite Gate T3g2 erstreckt sich entlang der zweiten Richtung D2.
  • Beispielsweise umfasst der Kompensationstransistor T3, wie in 3B gezeigt, ein aktives Muster T3a, wobei das aktive Muster T3a des Kompensationstransistors T3 auf derselben Schicht wie das aktive Muster T1a des Treibertransistors T1 vorgesehen ist. Wie in 4C gezeigt, umfasst das Subpixel ferner einen Abschirmteil 31, wobei sich der Abschirmteil 31 auf einer von dem Basissubstrat 200 entfernten Seite des aktiven Musters T3a des Kompensationstransistors T3 befindet, und sich die orthographische Projektion des Abschirmteils 31 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des aktiven Musters T3a des Kompensationstransistors T3 auf dem Basissubstrat 200 überlappt, und der Abschirmteil 31 elektrisch mit der ersten Verbindungsstruktur P1 verbunden ist. Somit schirmt der Abschirmteil 31 das aktive Muster T3a des Kompensationstransistors T3 ab, zum Beispiel den Kanalbereich des Kompensationstransistors T3, um zu verhindern, dass Illumination die Leistung des Kanalbereichs des Kompensationstransistors T3 beeinflusst, und dem Abschirmteil 31 wird das elektrische Signal der ersten Verbindungsstruktur P1, d. h. des N1-Knotens in 2B, zugeschaltet, um das Potential des N1-Knotens besser zu stabilisieren. Es sei darauf hingewiesen, dass das durch den Abschirmteil 31 abgeschirmte aktive Muster T3a hier ein leiterisierter Teil um den Kanalbereich des Kompensationstransistors T3 herum ist, ausschließlich des Kanalbereichs des Kompensationstransistors T3.
  • Beispielsweise sind, wie in 4B und 4C gezeigt, der Abschirmteil 31 und die zweite Polplatte Cst2 auf derselben Schicht vorgesehen, beispielsweise jeweils auf der zweiten Metallschicht 202, so dass die beiden durch denselben Musterungsprozess auf derselben Filmschicht mit derselben Maske gebildet werden können, um die Struktur und den Herstellungsprozess des Anzeigesubstrats zu vereinfachen. Beispielsweise überlappt sich die orthographische Projektion der ersten Verbindungsstruktur P1 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des Abschirmteils 31 auf dem Basissubstrat 200, und die erste Verbindungsstruktur P1 ist durch das dritte Durchgangsloch V3 elektrisch mit dem Abschirmteil 31 verbunden, um die elektrische Verbindung zwischen der ersten Verbindungsstruktur P1 und dem Abschirmteil 31 zu realisieren.
  • Beispielsweise umfasst die Pixelschaltung 101 ferner einen Rücksetztransistor, wie etwa einen ersten Rücksetztransistor, nämlich den sechsten Transistor T6, und einen zweiten Rücksetztransistor, nämlich den siebten Transistor T7; wie in 3A und 3E gezeigt, umfasst die Pixelschaltung ferner eine Rücksetzspannungsleitung 240, wobei die Rücksetzspannungsleitung 240 und die zweite Polplatte Cst2 auf derselben Schicht sind, beispielsweise jeweils auf der zweiten leitenden Schicht 202 befinden; und wie in 4D gezeigt, ist die Rücksetzspannungsleitung 240 elektrisch mit dem ersten Pol T6s des ersten Rücksetztransistors T6 verbunden, um die erste Rücksetzspannung Vinit1 an den ersten Rücksetztransistor T6 zu liefern.
  • Beispielsweise umfasst die zweite leitende Schicht 202, wie in 3A und 3E gezeigt, mehrere Rücksetzspannungsleitungen 240, die sich entlang der ersten Richtung D1 erstrecken, wobei die mehreren Rücksetzspannungsleitungen 240 mit mehreren Reihen von Subpixeln in Eins-zu-Eins-Entsprechung verbunden sind. Die Rücksetzspannungsleitung 240 ist elektrisch mit den ersten Polen der sechsten Transistoren T6 in der entsprechenden Reihe von Subpixeln verbunden, um die erste Rücksetzspannung Vinit1 an die sechsten Transistoren T6 in dieser Reihe von Subpixeln zu liefern, die erste Polen T7s der siebten Transistoren T7 in dieser Reihe von Subpixeln sind elektrisch mit der entsprechenden Rücksetzspannungsleitung 240 der nächsten Reihe von Subpixeln verbunden, um die zweite Rücksetzspannung Vinit2 zu empfangen.
  • Beispielsweise umfasst die Pixelschaltung 101, wie in 3A, 3G und 4D gezeigt, ferner eine zweite Verbindungsstruktur P2, wobei die Rücksetzspannungsleitung 240 durch die zweite Verbindungsstruktur P2 elektrisch mit dem ersten Pol T6s des ersten Rücksetztransistors T6 verbunden ist. Beispielsweise ist die zweite Verbindungsstruktur P2 auf derselben Schicht wie die erste Verbindungsstruktur P1, wobei das erste Ende der zweiten Verbindungsstruktur P2 durch das vierte Durchgangsloch V4 elektrisch mit der Rücksetzspannungsleitung 240 verbunden ist, und das dem ersten Ende gegenüberliegende zweite Ende der zweiten Verbindungsstruktur P2 durch das fünfte Durchgangsloch V5 elektrisch mit dem ersten Pol T6s des ersten Rücksetztransistors T6 verbunden ist.
  • Beispielsweise überlappt sich, wie in 3A und 4E gezeigt, die orthographische Projektion der ersten Stromversorgungsleitung VDD auf dem Basissubstrat 200 mit der orthographischen Projektion des Kanalbereichs C1 des Treibertransistors T1 auf dem Basissubstrat 200, so dass die erste Stromversorgungsleitung VDD den Kanalbereich C1 des Treibertransistors T1 abschirmt, um bei der Einsparung von Anordnungsraum mit der vorhandenen Struktur den Einfluss von Illumination auf die Leistung des Kanalbereichs C1 des Treibertransistors T1 zu verhindern.
  • Beispielsweise umfasst das lichtemittierende Bauelement 121 des Subpixels, wie in 4C gezeigt, eine erste Elektrode 40, eine zweite Elektrode (in der Figur nicht gezeigt) und eine lichtemittierende Schicht (in der Figur nicht gezeigt) zwischen der ersten Elektrode 40 und der zweiten Elektrode; das Subpixel umfasst ferner eine Pixeldefinitionsschicht 306, die sich auf einer von dem Basissubstrat 200 entfernten Seite der ersten Elektrode 40 des lichtemittierenden Bauelements befindet, wobei in der Pixeldefinitionsschicht 306 eine Öffnung gebildet ist, um zumindest einen Teil der ersten Elektrode 40 freizulegen, wodurch ein Öffnungsbereich (d. h. Lichtemissionsbereich) 600 jedes Subpixels des Anzeigesubstrats definiert wird. Die lichtemittierende Schicht des lichtemittierenden Bauelements ist zumindest in dem Öffnungsbereich 600 gebildet (die lichtemittierende Schicht kann auch einen Teil der Oberfläche der Pixeldefinitionsschicht weg von der ersten Elektrode bedecken), und die zweite Elektrode ist auf der lichtemittierenden Schicht gebildet, um das lichtemittierende Bauelement zu bilden. Beispielsweise ist die zweite Elektrode eine gemeinsame Elektrode und ist vollflächig in dem Anzeigesubstrat 10 angeordnet. Beispielsweise ist die erste Elektrode 40 die Anode des lichtemittierenden Bauelements und die zweite Elektrode ist die Kathode des lichtemittierenden Bauelements.
  • Beispielsweise ist das lichtemittierende Bauelement 121 eine Top-Emission-Struktur, die erste Elektrode 40 ist reflektierend und die zweite Elektrode ist durchlässig oder halbdurchlässig. Beispielsweise ist die erste Elektrode 40 ein Material mit einer hohen Arbeitsfunktion, um als Anode zu dienen, wie beispielsweise eine ITO/Ag/ITO-Stapelstruktur; und die zweite Elektrode ist ein Material mit einer niedrigen Arbeitsfunktion, um als Kathode zu dienen, wie beispielsweise ein halbdurchlässiges Metall oder Metalllegierungsmaterial, wie etwa Ag/Mg-Legierungsmaterial.
  • In einem Subpixel ist die erste Elektrode 40 elektrisch mit einem von dem ersten Pol T1s und dem zweiten Pol T1d des Treibertransistors T1 verbunden. Beispielsweise umfassen die mehreren Subpixel des Anzeigesubstrats 10, wie in 3H-3I gezeigt, ein erstes Subpixel, zwei benachbarte zweite Subpixel und ein drittes Subpixel, wobei das erste Subpixel, das zweite Subpixel und das dritte Subpixel jeweils Licht unterschiedlicher Farbe emittieren, und wobei die ersten Elektroden des ersten Subpixels, der zweiten Subpixel und des dritten Subpixels jeweils die erste Elektrode 41, die erste Elektrode 42 und die erste Elektrode 43 in den Figuren sind. Die zwei benachbarten zweiten Subpixel sind jeweils ein oberes zweites Subpixel 100a und ein unteres zweites Subpixel 100b, wobei das obere zweite Subpixel 100a eine erste Elektrode 421 umfasst und das untere zweite Subpixel 100b eine erste Elektrode 422 umfasst. Beispielsweise umfasst das Anzeigesubstrat mehrere erste Subpixel, mehrere zweite Subpixel und mehrere dritte Subpixel, und umfasst somit mehrere erste Elektroden 41, mehrere erste Elektroden 42 und mehrere erste Elektroden 43; wobei die mehreren ersten Elektroden 42 eine erste Elektrode 421 und eine erste Elektrode 422 umfassen; die mehreren ersten Elektroden 41 eine erste Elektrode 41a in 3I umfassen, wobei die erste Elektrode 41a eine erste Elektrode eines ersten Subpixels benachbart zu dem oberen zweiten Subpixel 100a ist. Beispielsweise überlappt sich die orthographische Projektion der ersten Verbindungsstruktur P1-1 des oberen zweiten Subpixels 100a auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion der ersten Elektrode 41a des ersten Subpixels benachbart zu dem oberen zweiten Subpixel 100a auf dem Basissubstrat 200, und die orthographische Projektion der ersten Verbindungsstruktur P1-2 des unteren zweiten Subpixels 100b auf dem Basissubstrat 200 überlappt sich jeweils zumindest teilweise mit der orthographischen Projektion der ersten Elektrode 422 des unteren zweiten Subpixels 100b auf dem Basissubstrat 200 und der orthographischen Projektion der ersten Elektrode 421 des oberen zweiten Subpixels 100a auf dem Basissubstrat 200, das heißt, die ersten Verbindungsstrukturen P1 von zwei benachbarten zweiten Subpixeln (entsprechend dem N1-Knoten im Schaltungsdiagramm) werden jeweils durch die erste Elektrode 41 des benachbarten ersten Subpixels, die erste Elektrode 421 des oberen zweiten Subpixels 100a und die erste Elektrode 422 des unteren zweiten Subpixels 100b abgeschirmt, so dass die ersten Verbindungsstrukturen P1 der zwei benachbarten zweiten Subpixel im Wesentlichen jeweils von den ersten Elektroden abgeschirmt werden, damit die Lichtemissionshelligkeit der zwei benachbarten zweiten Subpixel tendenziell konsistent ist.
  • Es sollte angemerkt werden, dass in der vorliegenden Anmeldung eine erste Elektrode eines Subpixels bedeutet, dass die erste Elektrode durch das neunte Durchgangsloch V9 in die Pixelschaltung des Subpixels verbunden ist, und es nicht erforderlich ist, dass sich die orthographische Projektion der ersten Elektrode auf dem Basissubstrat innerhalb der orthographischen Projektion der Pixelschaltung (wie z. B. der jeweiligen Dünnfilmtransistoren, der jeweiligen Signalleitungen usw.) auf dem Basissubstrat befindet.
  • Wie in 3I gezeigt, ist in jedem Subpixel mit einer ersten Elektrode, zum Beispiel in dem oberen zweiten Subpixel 100a, die erste Elektrode 421 durch das neunte Durchgangsloch V9 elektrisch mit dem zweiten Ende T1d des Treibertransistors T1 verbunden.
  • Beispielsweise emittiert das erste Subpixel rotes Licht, das zweite Subpixel grünes Licht und das dritte Subpixel blaues Licht.
  • Beispielsweise sind das obere zweite Subpixel 100a und das untere zweite Subpixel 100b entlang der zweiten Richtung D2 angeordnet, und das obere zweite Subpixel 100a und das erste Subpixel benachbart zu dem oberen zweiten Subpixel 100a sind entlang der ersten Richtung D1 angeordnet. Natürlich können in anderen Ausführungsbeispielen das obere zweite Subpixel 100a und das untere zweite Subpixel 100b auch entlang der ersten Richtung D1 angeordnet sein und das obere zweite Subpixel 100a und das erste Subpixel benachbart zu dem oberen zweiten Subpixel 100a entlang der zweiten Richtung D2 angeordnet sein. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken dies nicht ein.
  • Beispielsweise ist, wie in 3A gezeigt, das erste Ende der ersten Verbindungsstruktur P1 durch das sechste Durchgangsloch V6 elektrisch mit der Halbleiterschicht verbunden, und das dem ersten Ende gegenüberliegende zweite Ende der ersten Verbindungsstruktur P1 ist durch das erste Durchgangsloch V1 elektrisch mit der ersten Polplatte Cst1 (d. h. dem Gate T1g des Treibertransistors T1) verbunden; die Datenleitung Data ist durch das siebte Durchgangsloch V7 elektrisch mit der Halbleiterschicht verbunden.
  • Unter Bezugnahme auf 4A-4E umfasst das Anzeigesubstrat 10 beispielsweise ferner eine Pufferschicht 200a auf dem Basissubstrat 200, wobei sich die erste Halbleiterschicht 107 auf der Pufferschicht 200a befindet, und wobei die Pufferschicht 200a Verunreinigungen und Beschädigungen des Basissubstrats 200 während der Herstellung verhindern kann, so dass die anderen darauf gebildeten Strukturen reiner und flacher sind.
  • In Ausführungsbeispielen der vorliegenden Offenbarung ist das erste Ende des Transistors eine Source und das zweite Ende ein Drain, oder das erste Ende ist ein Drain und das zweite Ende eine Source.
  • In dem Anzeigesubstrat 10, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, kann das Basissubstrat 200 beispielsweise ein starres Substrat sein, wie etwa ein Glassubstrat, ein Siliziumsubstrat usw., oder kann aus einem flexiblen Material mit ausgezeichneter Hitzebeständigkeit und Haltbarkeit gebildet sein, wie Polyimid (PI), Polycarbonat (PC), Polyethylenterephthalat (PET), Polyethylen, Polyacrylate, Polyarylat, Polyetherimid, Polyethersulfon, Polyethylenterephthalat (PET), Polyethylen (PE), Polypropylen (PP), Polysulfon (PSF), Polymethylmethacrylat (PMMA), Cellulosetriacetat (TAC), zyklische Olefinpolymere (COP) und zyklische Olefincopolymere (COC) usw.
  • Beispielsweise umfasst das Material der Halbleiterschicht 107 siliziumbasierte Materialien (amorphes Silizium a-Si, polykristallines Silizium p-Si usw.), Metalloxid-Halbleiter (IGZO, ZnO, AZO, IZTO usw.) und organische Materialien (Hexathiophen, Polythiophen usw.), ist aber nicht darauf beschränkt.
  • Beispielsweise können die Materialien der ersten bis vierten leitenden Schichten Gold (Au), Silber (Ag), Kupfer (Cu), Aluminium (Al), Molybdän (Mo), Magnesium (Mg), Wolfram (W) und Legierungsmaterialien aus Kombinationen dieser Metalle umfassen, oder transparente leitende Metalloxidmaterialien wie Indium-Zinn-Oxid (ITO), Indium-Zink-Oxid (IZO), Zinkoxid (ZnO), Zink-Aluminium-Oxid (AZO) usw.
  • Beispielsweise sind die erste Isolierschicht 301, die zweite Isolierschicht 302, die dritte Isolierschicht 303 und die vierte Isolierschicht 304 anorganische Isolierschichten, und ihre Materialien umfassen beispielsweise mindestens eines von Oxiden von Silizium, Nitriden von Silizium oder Oxinitriden von Silizium wie etwa Siliziumoxid, Siliziumnitrid und Siliziumoxinitrid usw., oder Isoliermaterialien einschließlich Metalloxinitride wie etwa Aluminiumoxid, Titannitrid. Beispielsweise können die Pixeldefinitionsschicht 306 und die vierte Isolierschicht 304 organische Isoliermaterialien sein, wie etwa Polyimid (PI), Acrylat, Epoxidharz, Polymethylmethacrylat (PMMA) und andere organische Isoliermaterialien. Beispielsweise ist die vierte Isolierschicht 304 eine Planarisierungsschicht. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken dies nicht ein.
  • 5A ist ein schematisches Strukturdiagramm eines Subpixels eines weiteren Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, 5B-5J sind schematische Diagramme einer Halbleiterschicht, einer ersten leitenden Schicht, einer zweiten leitenden Schicht, von einzelnen Durchgangslöcher, einer dritten leitenden Schicht und einer ersten Elektrode des in 5A gezeigten Anzeigesubstrats, 6A ist eine Schnittansicht entlang der Linie F-F` in 5A, 6B ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 5A. Die Pixelschaltung des Anzeigesubstrats, das durch das in 5B-5J und 6A-6B gezeigte Ausführungsbeispiel bereitgestellt wird, ist immer noch wie in 2B gezeigt, das Anzeigesubstrat, das durch das in 5B-5J und 6A-6B gezeigte Ausführungsbeispiel bereitgestellt wird, hat die folgenden Unterschiede zu dem Anzeigesubstrat, das durch das in 3A gezeigte Ausführungsbeispiel bereitgestellt wird.
  • Das Verdrahtungsdesign der ersten Signalleitung 210 in dem in 5A gezeigten Ausführungsbeispiel unterscheidet sich von dem in 3A. Wie in 5A und 5C gezeigt, hat der erste Teil Cst11 der ersten Polplatte Cst1 ein erstes Ende in der ersten Richtung D1, und die Biege der ersten Signalleitung 210 (d. h. die Abtastleitung 210), die das erste Abtastsignal Ga1 an den Datenschreibtransistor T2 liefert, umfasst einen Biegeteil 2103, wobei der Biegeteil 2103 um das erste Ende des ersten Teils Cst11 der ersten Polplatte Cst1 herum vorgesehen ist; das erste Ende des ersten Teils Cst11 der ersten Polplatte Cst1 in der zweiten Richtung D2 und der zweite Teil Cst12 der ersten Polplatte Cst1 umschließen eine leere Kerbe H; ein Teil des Biegeteils 2103, der sich auf einer ersten Seite der ersten Polplatte Cst1 in der zweiten Richtung D2 befindet, befindet sich zumindest teilweise in der leeren Kerbe H, um eine angemessene Verdrahtung zu ermöglichen, begrenzten Raum zu nutzen, was vorteilhaft für Erhöhung von PPI und Öffnungsverhältnis eines Anzeigefelds mit dem Anzeigesubstrat ist.
  • Wie in 5A, 5E und 6A gezeigt, umfasst das Subpixel einen Abschirmteil 31, wobei sich der Abschirmteil 31 auf einer von dem Basissubstrat 200 entfernten Seite des aktiven Musters T3a des Kompensationstransistors T3 befindet, und wobei sich die orthographische Projektion des Abschirmteils 31 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des aktiven Musters T3a des Kompensationstransistors T3 auf dem Basissubstrat 200 überlappt; und der Abschirmteil 31 ist durch das achte Durchgangsloch V8 elektrisch mit dem aktiven Muster T3a des Kompensationstransistors T3 verbunden. Somit schirmt der Abschirmteil 31 das aktive Muster T3a des Kompensationstransistors T3 ab, und dem Abschirmteil 31 wird das elektrische Signal der ersten Verbindungsstruktur P1, d. h. des N1-Knotens in 2B, zugeschaltet, um das Potential des N1-Knotens besser zu stabilisieren.
  • Beispielsweise sind, wie in 5A, 5E und 6A gezeigt, der Abschirmteil 31 und die zweite Polplatte Cst2 auf derselben Schicht vorgesehen, beispielsweise jeweils auf der zweiten Metallschicht 202, so dass die beiden durch denselben Musterungsprozess auf derselben Filmschicht mit derselben Maske gebildet werden können, um die Struktur und den Herstellungsprozess des Anzeigesubstrats zu vereinfachen.
  • Andere nicht erwähnte Merkmale und entsprechende technische Wirkungen des in 5B-5J und 6A-6B gezeigten Anzeigesubstrats sind gleich wie die des in 3A gezeigten Anzeigesubstrats. Dafür ist auf die vorherige Beschreibung zu verweisen und hier werden diese nicht mehr wiederholt.
  • 7A ist ein schematisches Strukturdiagramm eines Subpixels eines weiteren Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird. 7B-7H sind schematische Diagramme einer Halbleiterschicht, einer ersten leitenden Schicht, einer zweiten leitenden Schicht, von einzelnen Durchgangslöcher, einer dritten leitenden Schicht und einer ersten Elektrode des in 7A gezeigten Anzeigesubstrats, 8A ist eine Schnittansicht entlang der Linie G-G' in 7A, 8B ist eine Schnittansicht entlang der Linie H-H' in 7A, 8C ist eine Schnittansicht entlang der Linie I-I' in 7A, 8D ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 7A. Die Pixelschaltung des Anzeigesubstrats, das durch das in 7B-7H und 8A-8D gezeigte Ausführungsbeispiel bereitgestellt wird, ist immer noch wie in 2B gezeigt, und das Anzeigesubstrat, das durch das in 7B-7H und 8A-8D gezeigte Ausführungsbeispiel bereitgestellt wird, hat die folgenden Unterschiede zu dem Anzeigesubstrat, das durch das in 3A gezeigte Ausführungsbeispiel bereitgestellt wird.
  • Wie in 7A, 5E und 6A gezeigt, überlappt sich beispielsweise die orthographische Projektion der ersten Verbindungsstruktur P1 des Subpixels auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des Kanalbereichs C1 des Treibertransistors T1 auf dem Basissubstrat 200, was vorteilhaft ist, um die Anordnungsraum einzusparen und damit den PPI und das Öffnungsverhältnis eines Anzeigefelds mit dem Anzeigesubstrat zu erhöhen.
  • Beispielsweise sind unter Bezugnahme auf 7A, 7G und 8A die erste Verbindungsstruktur P1 und der erste Pol T1s des Treibertransistors T1 auf derselben Schicht vorgesehen, beispielsweise jeweils auf der dritten leitenden Schicht 203; und die erste Verbindungsstruktur P1 ist durch das erste Durchgangsloch V1 elektrisch mit der ersten Polplatte Cst1 des Speicherkondensators Cst verbunden.
  • Unter Bezugnahme auf 7A überlappt sich die orthographische Projektion des ersten Durchgangslochs V1 auf dem Basissubstrat 200 mit der orthographischen Projektion des ersten Teils Cst11 der ersten Polplatte Cst1 auf dem Basissubstrat 200 und nicht mit der orthographischen Projektionen des zweiten Teils Cst12 der ersten Polplatte Cst1 und der zweiten Polplatte Cst2 auf dem Basissubstrat 200.
  • Anders als in dem in 3A gezeigten Ausführungsbeispiel ist die erste Verbindungsstruktur P1 ein Streifen, beispielsweise ein gerader Streifen, der sich insgesamt entlang der zweiten Richtung erstreckt. Unter Bezugnahme auf 7A und 7G umfasst die erste Verbindungsstruktur P1 beispielsweise einen ersten geneigten Teil P1-3, wobei sich der erste geneigte Teil P1-3 entlang einer dritten Richtung erstreckt, die sich mit der ersten Richtung D1 und der zweiten Richtung D2 schneidet, wobei sich die orthographische Projektion des ersten geneigten Teils P1-3 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des Kanalbereichs C1 des Treibertransistors T1 auf dem Basissubstrat 200 überlappt.
  • Beispielsweise hat der erste Teil Cst11 der ersten Polplatte Cst1, wie in 7A und 7C-7D gezeigt, ein erstes Ende in der ersten Richtung D1, und die erste Signalleitung 210, die das erste Abtastsignal Ga1 an den Datenschreibtransistor T2 liefert, umfasst einen Biegeteil 2103, wobei der Biegeteil 2103 um das erste Ende des ersten Teils Cst11 herum vorgesehen ist.
  • Beispielsweise ist die erste Signalleitung 210, d. h. die Abtastleitung 210, welche das erste Abtastsignal Ga1 an den Datenschreibtransistor T2 liefert, auch dazu konfiguriert, das zweite Abtastsignal Ga2 an den Kompensationstransistor T3 zu liefern. Beispielsweise umfasst der Kompensationstransistor T3 ein aktives Muster T3a, wobei das aktive Muster T3a des Kompensationstransistors T3 und das aktive Muster T1a des Treibertransistors T1 auf derselben Schicht vorgesehen sind, beispielsweise jeweils auf der Halbleiterschicht. Das Subpixel umfasst ferner einen Abschirmteil 31, der sich auf einer von dem Basissubstrat 200 entfernten Seite des aktiven Musters T3a des Kompensationstransistors T3 befindet, wobei sich die orthographische Projektion des Abschirmteils 31 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des aktiven Musters T3a des Kompensationstransistors T3 auf dem Basissubstrat 200 überlappt, damit der Abschirmteil 31 das aktive Muster T3a des Kompensationstransistors T3 abschirmt, zum Beispiel den Kanalbereich des Abschirmteils 31, um zu verhindern, dass Illumination die Leistung des Kanalbereichs des Kompensationstransistors T3 beeinflusst. Beispielsweise ist der Abschirmteil 31 elektrisch mit der ersten Stromversorgungsleitung verbunden, um dem Abschirmteil 31 das Signal der ersten Stromversorgungsspannung VDD zur Spannungsstabilisierung zuzuschalten, um zu verhindern, dass instabile Spannungssprünge am Abschirmteil 31 den stabilen Betrieb der Pixelschaltung beeinträchtigen.
  • Beispielsweise sind unter Bezugnahme auf 7E der Abschirmteil 31 und die zweite Polplatte Cst2 auf derselben Schicht vorgesehen, beispielsweise jeweils auf der zweiten Metallschicht 202, so dass der Abschirmteil 31 und die zweite Polplatte Cst2 durch denselben Musterungsprozess auf derselben Filmschicht mit derselben Maske gebildet werden können, um den Herstellungsprozess des Anzeigesubstrats 10 zu vereinfachen. Beispielsweise überlappt sich die orthographische Projektion der ersten Stromversorgungsleitung VDD auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des Abschirmteils 31 auf dem Basissubstrat 200, und die erste Stromversorgungsleitung VDD ist durch das zweite Durchgangsloch V2 elektrisch mit dem Abschirmteil 31 verbunden.
  • Beispielsweise ist in dem in 7A gezeigten Anzeigesubstrat 10 die erste Stromversorgungsleitung VDD der Pixelschaltung mit dem ersten Spannungsende verbunden und dazu konfiguriert, die erste Stromversorgungsspannung an die Pixelschaltung zu liefern, und auf derselben Schicht wie der erste Pol T1s des Treibertransistors T1 vorgesehen ist, beispielsweise jeweils auf der dritten leitenden Schicht 203. In Kombination mit 7A, 7G und 8B, umfasst die erste Stromversorgungsleitung VDD einen zweiten vertikalen Teil VDD3 und einen zweiten geneigten Teil VDD4. Der zweite vertikale Teil VDD3 erstreckt sich entlang der zweiten Richtung D2; der zweite geneigte Teil VDD4 erstreckt sich entlang einer vierten Richtung, die sich mit der ersten Richtung D1 und der zweiten Richtung D2 schneidet, und ist durch das zweite Durchgangsloch V2 elektrisch mit der zweiten Polplatte Cst2 verbunden. Die zweite Polplatte Cst2 hat eine erste Seite und eine zweite Seite gegenüberliegend in der zweiten Richtung D2, der zweite vertikale Teil VDD3 befindet sich auf der ersten Seite der zweiten Polplatte Cst2 und der zweite geneigte Teil VDD4 ist mit dem ersten vertikalen Teil VDD3 verbunden und erstreckt sich von der ersten Seite der zweiten Polplatte Cst2 zu der zweiten Seite der zweiten Polplatte Cst2 entlang der vierten Richtung.
  • Bei dem in 7A gezeigten Anzeigesubstrat 10 befinden sich die erste Stromversorgungsleitung VDD und die Datenleitung Data auf unterschiedlichen Seiten des Speicherkondensators Cst.
  • Beispielsweise befinden sich in dem in 3A gezeigten Ausführungsbeispiel die erste Stromversorgungsleitung VDD und die Datenleitung Data auf derselben Schicht, jeweils auf der dritten Metallschicht 203; in anderen Ausführungsbeispielen können sich die erste Stromversorgungsleitung VDD und die Datenleitung Data jeweils auf unterschiedlichen Schichten befinden. Beispielsweise umfasst das Anzeigesubstrat in mindestens einem Ausführungsbeispiel ferner eine vierte Metallschicht, die sich auf der dritten Metallschicht 203 und entfernt von dem Basissubstrat 200 befindet. Beispielsweise befindet sich die erste Stromversorgungsleitung VDD auf der dritten Metallschicht 203 und die Datenleitung Data befindet sich auf der vierten Metallschicht, oder die erste Stromversorgungsleitung VDD befindet sich auf der vierten Metallschicht und die Datenleitung Data befindet sich auf der dritten Metallschicht 203.
  • Andere nicht erwähnte Merkmale und entsprechende technische Wirkungen des in 7B-7I und 8A-8D gezeigten Anzeigesubstrats sind gleich wie die des in 3A gezeigten Anzeigesubstrats. Dafür ist auf die vorherige Beschreibung zu verweisen und hier werden diese nicht mehr wiederholt.
  • 9A ist ein schematisches Strukturdiagramm eines Subpixels eines weiteren Anzeigesubstrats, das durch ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird; 9B-9I sind schematische Diagramme einer Halbleiterschicht, einer ersten leitenden Schicht, einer zweiten leitenden Schicht, von einzelnen Durchgangslöcher, einer dritten leitenden Schicht und einer ersten Elektrode des in 9A gezeigten Anzeigesubstrats; 9J ist ein teilweise vergrößertes schematisches Diagramm eines Subpixels in 9A; 10A ist eine Schnittansicht entlang der Linie J-J` in 9A; 10B ist eine Schnittansicht entlang der Linie K-K' in 9A; 10C ist eine Schnittansicht entlang der Linie L-L' in 9A. Die Struktur des Anzeigesubstrats, das durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellt wird, wird nachstehend am Beispiel der in 2B gezeigten Pixelschaltung in Kombination mit 9B-9I und 10A-10C beispielhaft beschrieben.
  • Wie in 9A und 10B gezeigt, umfasst das Anzeigesubstrat 10 ein Basissubstrat 200, eine erste Signalleitung und eine zweite Signalleitung, die auf dem Basissubstrat 200 vorgesehen sind, und Subpixel. Beispielsweise sind auf dem Basissubstrat 200 mehrere Subpixel vorgesehen, die in einem Array angeordnet sind. Jedes von zumindest einigen der mehreren Subpixel umfasst eine Pixelschaltung 101. Beispielsweise beziehen sich die zumindest einigen Subpixel auf Subpixel, die eine Anzeigefunktion ausführen, nicht auf Dummy-Subpixel. Beispielsweise umfasst die Pixelschaltung 101 eine erste Signalleitung und eine zweite Signalleitung, ein lichtemittierendes Bauelement, einen Treibertransistor T1, einen Datenschreibtransistor T2 und einen Speicherkondensator Cst. Der Datenschreibtransistor T2 ist dazu konfiguriert, unter der Steuerung des ersten Abtastsignals Ga1 das beispielsweise auf der zweiten Signalleitung übertragene Datensignal an den Treibertransistor T1 zu übertragen, wobei das erste Abtastsignal Ga1 auf der ersten Signalleitung 210 übertragen wird; der Treibertransistor T1 ist dazu konfiguriert, gemäß dem Datensignal Vd die Größe des durch das lichtemittierende Bauelement 121 fließenden Treiberstroms zu steuern, wobei das lichtemittierende Bauelement dazu konfiguriert ist, den Treiberstrom zu empfangen und durch den Treiberstrom angetrieben zu werden, um Licht zu emittieren; der Treibertransistor T1 umfasst ein aktives Muster T1a und ein Gate T1g, wobei das aktive Muster T1a des Treibertransistors T1 einen Kanalbereich C1 umfasst, wobei sich die orthographische Projektion des Kanalbereichs C1 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des Gates auf dem Basissubstrat 200 überlappt; der Speicherkondensator Cst umfasst eine erste Polplatte Cst1 und eine zweite Polplatte Cst2. Die erste Polplatte Cst1 ist elektrisch mit dem Gate des Treibertransistors T1 verbunden; die orthographische Projektion der zweiten Polplatte Cst2 auf dem Basissubstrat 200 überlappt sich zumindest teilweise mit der orthographischen Projektion der ersten Polplatte Cst1 auf dem Basissubstrat 200 und nicht mit der orthographischen Projektion des Kanalbereichs C1 des Treibertransistors T1 auf dem Basissubstrat 200. Da in dem durch das Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellten Anzeigesubstrat 10 die zweite Polplatte Cst2 mit der ersten Stromversorgungsspannung VDD zur Spannungsstabilisierung verbunden ist, wird das erste Stromversorgungsspannungssignal den Kanalbereich C1 des Treibertransistors T1 beeinflussen. Zur Verringerung dessen Einflusses auf den Kanalbereich C1 des Treibertransistors T1 wird die zweite Polplatte Cst2 von dem Kanalbereich C1 des Treibertransistors T1 ferngehalten, um zu vermeiden, dass die Leistung des Treibertransistors T1 beeinträchtigt wird.
  • Beispielsweise ist die erste Signalleitung eine Gate-Leitung als Abtastsignalleitung und die zweite Signalleitung eine Datenleitung, oder in einigen anderen Ausführungsbeispielen ist die erste Signalleitung eine Datenleitung und die zweite Signalleitung eine Gate-Leitung als Abtastsignalleitung.
  • Ähnlich wie in dem in 3A gezeigten Ausführungsbeispiel ist aus 9B-9G und 10A-10C ersichtlich, dass das Anzeigesubstrat 10 eine Halbleiterschicht 107, eine erste Isolierschicht 301, eine erste leitende Schicht 201, eine zweite Isolierschicht 302, eine zweite leitende Schicht 202, eine dritte Isolierschicht 303, eine dritte leitende Schicht 203, eine vierte Isolierschicht 304 und eine vierte leitende Schicht 204, die nacheinander auf dem Basissubstrat 200 vorgesehen sind.
  • Beispielsweise umfasst die Halbleiterschicht 107, wie in 9B gezeigt, aktive Muster T1a-T7a von ersten bis siebten Transistoren T1-T7.
  • Beispielsweise umfasst die erste leitende Schicht 201, wie in 9C-9D gezeigt, ein Gate jedes Transistors und einige Abtastleitungen und Steuerleitungen. Der Bereich, in dem sich die Pixelschaltung jedes Subpixels befindet, ist in 9A durch einen großen gestrichelten Kasten gezeigt, und die Gates T1g-T7g von ersten bis siebten Transistoren T1-T7 in einer Pixelschaltungseinheit 100 sind in 9B durch einen kleinen gestrichelten Kasten gezeigt.
  • Beispielsweise umfasst die erste leitende Schicht 201, wie in 9C-9D gezeigt, Gates T1g-T7g der ersten bis siebten Transistoren T1-T7. Beispielsweise verwendet das Anzeigesubstrat 10 einen Selbstausrichtungsprozess und nutzt die erste leitende Schicht 201 als eine Maske, um eine Leiterisierungsbehandlung (wie etwa eine Dotierungsbehandlung) auf der Halbleiterschicht 107 durchzuführen, so dass der nicht von der ersten leitenden Schicht 201 bedeckte Teil der Halbleiterschicht 107 leiterisiert wird, so dass die Teile des aktiven Musters jedes Transistors, die sich auf beiden Seiten des Kanalbereichs befinden, leiterisiert werden, um jeweils den ersten Pol und den zweiten Pol des Transistors zu bilden.
  • Beispielsweise sind, wie in 9A gezeigt, Gates T6g der sechsten Transistoren T6 der Pixelschaltungen dieser Reihe elektrisch mit der entsprechenden ersten Rücksetzsteuerleitung 220a dieser Reihe verbunden, um das erste Rücksetzsteuersignal Rst1 zu empfangen. Gates der siebten Transistoren T7 der Pixelschaltungen dieser Reihe sind elektrisch mit der entsprechenden zweiten Rücksetzsteuerleitung 220b der Pixelschaltungen der nächsten Reihe (d. h. Pixelschaltungsreihe, in der sich die Abtastleitungen befinden, die gemäß der Abtastreihenfolge der Abtastleitungen nach der Abtastleitung dieser Reihe sequentiell eingeschaltet werden) verbunden, um das zweite Rücksetzsteuersignal Rst2 zu empfangen.
  • Die Abtastleitung 210 ist elektrisch mit den Gates der zweiten Transistoren T2 in der entsprechenden Reihe von Subpixeln verbunden (oder eine integrale Struktur), um das erste Abtastsignal Ga1 bereitzustellen, eine Rücksetzsteuerleitung 220 ist elektrisch mit den Gates der sechsten Transistoren T6 in der entsprechenden Reihe von Subpixeln verbunden, um das erste Rücksetzsteuersignal Rst1 bereitzustellen, die Lichtemissionssteuerleitung 230 ist elektrisch mit den Gates der vierten Transistoren T4 in der entsprechenden Reihe von Subpixeln verbunden, um das erste Lichtemissionssteuersignal EM1 bereitzustellen.
  • Beispielsweise ist, wie in 9A und 9C gezeigt, die planare Form des Kanalbereichs C1 des Treibertransistors T1 ein Streifen, der sich insgesamt entlang der zweiten Richtung D2 erstreckt, wobei mit diesem Merkmal die Länge (die Länge entlang der zweiten Richtung D2) des Kanalbereichs des Treibertransistors vergrößert werden kann, wodurch das Seitenverhältnis des Kanalbereichs des Treibertransistors vergrößert wird, um sicherzustellen, dass im schwarzen Zustand die Leckage des Treibertransistors T1 klein ist und der Antrieb stabil ist; je größer die Länge des Kanalbereichs des Treibertransistors T1 ist, desto näher liegt die Ausgangskurve des Treibertransistors T1 an dem idealen linearen Fall im Sättigungsbereich, so dass das Anzeigesubstrat, beispielsweise ein OLED-Anzeigesubstrat, im Sättigungsbereich des Treibertransistors T1 arbeitet, damit die Helligkeit eines Anzeigefeldes, das das Anzeigesubstrat verwendet, besser durch den Treibertransistor T1 gesteuert wird; und dieses Merkmal ist vorteilhaft für die Einsparung von Anordnungsraum der Pixelschaltung. Der Kanalbereich C1 unterscheidet sich von dem bestehenden Zickzackkanal, S-förmigen Kanal und dergleichen mit offensichtlichen Biegungen, der sich entlang der ersten Richtung D1 erstreckt. Die erste Richtung D1 und die zweite Richtung D2 sind gleich wie die in 3A.
  • Es sollte angegeben werden, dass das Merkmal „Streifen, der sich insgesamt entlang der zweiten Richtung D2 erstreckt“ umfasst, dass er sich im Wesentlichen entlang der zweiten Richtung D2 erstreckt, zumindest insgesamt entlang der zweiten Richtung D2. Beispielsweise kann in einigen Beispielen der Streifen, der sich insgesamt entlang der zweiten Richtung D2 erstreckt, einen bestimmten gekrümmten Teil aufweisen, wie beispielsweise eine Wellenform, die sich insgesamt entlang der zweiten Richtung D2 erstreckt, wie in 4F gezeigt; oder in einigen Beispielen können die Kanten der Streifen, die sich insgesamt entlang der zweiten Richtung D2 erstrecken, keine glatten Linien sein, beispielsweise können die Kanten Grate oder Zacken aufweisen. Kurz gesagt, es reicht aus, wenn ein Streifen sich insgesamt entlang der zweiten Richtung D2 erstreckt.
  • Beispielsweise ist, wie in 9A und 9C gezeigt, die planare Form des Kanalbereichs C1 des Treibertransistors T1 ein gerader Streifen, der sich entlang der zweiten Richtung D2 erstreckt, um das Seitenverhältnis des Kanalbereichs C1 des Treibertransistors T1 besser zu vergrößern und die planare Form regelmäßiger zu machen, wodurch die Herstellung erleichtert und der Anordnungsraum der Pixelschaltung besser eingespart wird.
  • Beispielsweise umfasst die erste Polplatte Cst1 unter Bezugnahme auf 9A-9D einen ersten Teil Cst11 und einen zweiten Teil Cst12. Die orthographische Projektion des ersten Teils Cst1 1 des Speicherkondensators Cst auf dem Basissubstrat 200 überlappt sich nicht mit der orthographischen Projektion der ersten Polplatte Cst2 auf dem Basissubstrat 200; der zweite Teil Cst12 des Speicherkondensators Cst ist mit dem ersten Teil Cst11 verbunden und ragt von dem ersten Teil Cst11 über den ersten Teil Cst11 hinaus, und die orthographische Projektion des zweiten Teils Cst12 auf dem Basissubstrat 200 überlappt sich zumindest teilweise mit der orthographischen Projektion der ersten Polplatte Cst2 auf dem Basissubstrat 200.
  • Beispielsweise sind in dem in 9A gezeigten Ausführungsbeispiel die erste Polplatte Cst1 und das Gate T1g des Treibertransistors T1 auf derselben Schicht vorgesehen und eine integrale Struktur. Beispielsweise befinden sich die beiden jeweils auf der ersten leitenden Schicht 201, um die Struktur des Anzeigesubstrats 10 zu vereinfachen, und die erste Polplatte Cst1 und das Gate T1g des Treibertransistors T1 können durch denselben Musterungsprozess auf derselben Filmschicht mit derselben Maske gebildet werden, um den Herstellungsprozess des Anzeigesubstrats 10 zu vereinfachen. Beispielsweise ist der erste Teil Cst11 der ersten Polplatte Cst1 ein Streifen, der sich entlang der zweiten Richtung D2 erstreckt, und der zweite Teil Cst12 der ersten Polplatte Cst1 ragt von dem ersten Teil entlang der ersten Richtung D1 über den ersten Teil Cst11 hinaus.
  • Beispielsweise umfasst die Pixelschaltung 101, wie in 9A und 10B gezeigt, ferner eine erste Verbindungsstruktur P1, wobei die erste Verbindungsstruktur P1 elektrisch mit dem Gate T1g des Treibertransistors T1 und der ersten Polplatte Cst1 verbunden ist; und sich die orthographische Projektion der ersten Verbindungsstruktur P1 auf dem Basissubstrat 200 nicht mit der orthographischen Projektion der ersten Polplatte Cst2 auf dem Basissubstrat 200 überlappt. Beispielsweise befindet sich die zweite Polplatte Cst2 auf der zweiten leitenden Schicht 202, und die zweite leitende Schicht 202 befindet sich auf einer von dem Basissubstrat 200 entfernten Seite der ersten leitenden Schicht 201, und zwischen der zweiten leitenden Schicht 202 und der ersten leitenden Schicht 201 ist eine zweite Isolierschicht 302 vorhanden, so dass die erste Verbindungsstruktur P1 durch ein Durchgangsloch elektrisch mit der ersten Polplatte Cst1 verbunden werden muss und die erste Verbindungsstruktur P1 nicht durch die zweite Polplatte Cst2 des Speicherkondensators Cst hindurchgeht, wodurch die Fläche der zweiten Polplatte Cst2 vergrößert wird, um die Kapazität des Speicherkondensators zu vergrößeren.
  • Beispielsweise überlappen sich, wie in 9A und 10B gezeigt, die orthographischen Projektionen der ersten Verbindungsstruktur P1 und des ersten Teils Cst11 auf dem Basissubstrat 200 zumindest teilweise miteinander, beispielsweise überlappen sich mit dem Kanalbereich C1 des Treibertransistors T1, um Platz zu sparen und damit es vorteilhaft für die Anordnung anderer Strukturen von Pixelschaltungen unter einer angemessenen Nutzung von begrenztem Platz ist. Dies ist sehr wichtig für die Pixelkonstruktion des Anzeigesubstrats, und kann das wichtige technische Problem gelöst werden, wie der PPI effektiv erhöht wird.
  • Beispielsweise sind die erste Verbindungsstruktur P1 und der erste Pol T1s des Treibertransistors T1 auf derselben Schicht vorgesehen, beispielsweise jeweils auf der dritten leitenden Schicht 203. Die erste Verbindungsstruktur P1 ist durch das erste Durchgangsloch V1 elektrisch mit der ersten Polplatte Cst1 verbunden; die orthographische Projektion des ersten Durchgangslochs V1 auf dem Basissubstrat 200 überlappt sich mit der orthographischen Projektion des ersten Teils Cst1 1 der ersten Polplatte Cst1 auf dem Basissubstrat 200, d. h. nicht mit der orthographischen Projektion der zweiten Polplatte Cst2 auf dem Basissubstrat 200.
  • Beispielsweise umfasst die erste leitende Schicht 201 ferner mehrere Gate-Leitungen, die voneinander isoliert sind und beispielsweise mehrere Abtastleitungen 210, mehrere Rücksetzsteuerleitungen 220a/220b und mehrere Lichtemissionssteuerleitungen 230 umfassen. Hier bezieht sich die Gate-Leitung auf eine Signalleitung, die direkt mit dem Gate des Transistors verbunden ist, um ein Abtastsignal oder ein Steuersignal bereitzustellen. Beispielsweise ist jede Reihe von Subpixeln jeweils entsprechend mit einer Abtastleitung 210, zwei Rücksetzsteuerleitungen und einer Lichtemissionssteuerleitung 230 verbunden, wobei die zwei Rücksetzsteuerleitungen jeweils die erste Rücksetzsteuerleitung 220a und die zweite Rücksetzsteuerleitung 220b sind.
  • Beispielsweise ist, wie in 9A und 9C gezeigt, die erste Signalleitung 210, d. h. die erste Abtastsignalleitung, mit dem Gate des Datenschreibtransistors T2 verbunden und dazu konfiguriert, das erste Abtaststeuersignal Ga1 an das Gate des Datenschreibtransistors T2 zu liefern. Die erste Signalleitung 210 umfasst einen ersten Querteil 210a, der sich insgesamt entlang der ersten Richtung D1 erstreckt, und einen ersten Längsteil 210b, der sich insgesamt entlang der zweiten Richtung D2 erstreckt, wobei der erste Querteil 210a mit dem ersten Längsteil 210b verbunden ist. Wie in 9B gezeigt, umfasst der Datenschreibtransistor T2 ein aktives Muster T2a, wobei sich die orthographische Projektion des aktiven Musters T2a des Datenschreibtransistors T2 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des ersten Längsteils 210b auf dem Basissubstrat 200 überlappt, um mit einem Ausschnitt des ersten Längsteils 210b das Gate T2g des Datenschreibtransistors T2 zu bilden. Auf diese Weise tritt das erste Abtaststeuersignal Ga1 entlang der ersten Richtung D1 in das Subpixel ein und wird entlang der zweiten Richtung D2 an das Gate T2g des Datenschreibtransistors T2 angelegt, das heißt, den Datenschreibtransistor T2 entlang der zweiten Richtung D2 antreibt, wodurch der Datenschreibtransistor T2 stabiler angetrieben werden kann und gleichzeitig wieder der begrenzte Raum des Subpixels zum Anordnen der Verdrahtung angemessen genutzt wird.
  • Beispielsweise ist, wie in 9A und 9C gezeigt, der erste Lichtemissionssteuertransistor T4 der Pixelschaltung 101 mit dem ersten Pol T1s des Treibertransistors T1 und dem ersten Spannungsende vdd verbunden und dazu konfiguriert, unter der Steuerung eines ersten Lichtemissionssteuersignals EM1 die erste Stromversorgungsspannung VDD des ersten Spannungsendes vdd an den ersten Pol T1s des Treibertransistors T1 anzulegen. Die mehreren Lichtemissionssteuerleitungen 230 umfassen eine erste Lichtemissionssteuerleitung 231, wobei die erste Lichtemissionssteuerleitung 231 mit dem Gate des ersten Lichtemissionssteuertransistors T4 verbunden und dazu konfiguriert ist, ein erstes Lichtemissionssteuersignal an das Gate des ersten Lichtemissionssteuertransistors T4 zu liefern.
  • Beispielsweise umfasst die erste Lichtemissionssteuerleitung 231, wie in 9A-9C gezeigt, einen zweiten Querteil 231a, der sich insgesamt entlang der ersten Richtung D1 erstreckt, und einen zweiten Längsteil 231b, der sich insgesamt entlang der zweiten Richtung D2 erstreckt. Der erste Lichtemissionssteuertransistor T4 umfasst ein aktives Muster T4a, wobei sich die orthographische Projektion des aktiven Musters T4a des ersten Lichtemissionssteuertransistors T4 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des zweiten Längsteils 231b auf dem Basissubstrat 200 überlappt, um mit einem Ausschnitt des zweiten Längsteils 231b das Gate T4g des ersten Lichtemissionssteuertransistors T4 zu bilden. Auf diese Weise tritt das erste Lichtemissionssteuersignal EM1 entlang der ersten Richtung D1 in das Subpixel ein und wird entlang der zweiten Richtung D2 an das Gate T4g des ersten Lichtemissionssteuertransistors T4 angelegt, das heißt, den ersten Lichtemissionssteuertransistor T4 entlang der zweiten Richtung D2 antreibt, wodurch der erste Lichtemissionssteuertransistor T4 stabiler angetrieben werden kann und gleichzeitig wieder der begrenzte Raum des Subpixels zum Anordnen der Verdrahtung angemessen genutzt wird.
  • Beispielsweise ist, wie in 9A-9C gezeigt, der zweite Lichtemissionssteuertransistor T5 der Pixelschaltung 101 mit dem zweiten Lichtemissionssteuerende vss, dem lichtemittierenden Bauelement und dem zweiten Pol T1d des Treibertransistors T1 verbunden und dazu konfiguriert, unter der Steuerung eines zweiten Lichtemissionssteuersignals EM2 den Treiberstrom an das lichtemittierende Bauelement anzulegen. Die mehreren Lichtemissionssteuerleitungen 230 umfassen ferner eine zweite Lichtemissionssteuerleitung 232, wobei die zweite Lichtemissionssteuerleitung 232 mit dem Gate T5g des zweiten Lichtemissionssteuertransistors T5 verbunden und dazu konfiguriert ist, das zweite Lichtemissionssteuersignals EM2 an das Gate T5g des zweiten Lichtemissionssteuertransistors T5 zu liefern. Die erste Lichtemissionssteuerleitung 231 wird als die zweite Lichtemissionssteuerleitung 232 gemultiplext, das heißt, der erste Lichtemissionssteuertransistor T4 und der zweite Lichtemissionssteuertransistor T5 verwenden gemeinsam eine Lichtemissionssteuerleitung; und der zweite Lichtemissionssteuertransistor T5 umfasst ein aktives Muster, wobei sich die orthographische Projektion des aktiven Musters T5a des zweiten Lichtemissionssteuertransistors T5 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des zweiten Längsteils 231b auf dem Basissubstrat 200 überlappt, um mit einem Ausschnitt des zweiten Längsteils 231b das Gate T5g des zweiten Lichtemissionssteuertransistors T5 zu bilden. Auf diese Weise tritt das zweite Lichtemissionssteuersignal EM2 entlang der ersten Richtung D1 in das Subpixel ein und wird entlang der zweiten Richtung D2 an das Gate T4g des zweiten Lichtemissionssteuertransistors T5 angelegt, das heißt, den zweiten Lichtemissionssteuertransistor T5 entlang der zweiten Richtung D2 antreibt, wodurch der zweite Lichtemissionssteuertransistor T5 stabiler angetrieben werden kann und gleichzeitig wieder der begrenzte Raum des Subpixels zum Anordnen der Verdrahtung angemessen genutzt wird. Mit dem zweiten Längsteil 231b werden das Gate T4g des ersten Lichtemissionssteuertransistors T4 und das Gate T5g des zweiten Lichtemissionssteuertransistors T5 gebildet, wodurch ein Antrieb (Längsantrieb) des ersten Lichtemissionssteuertransistors T4 und des zweiten Lichtemissionssteuertransistors T5 entlang der zweiten Richtung D2 gleichzeitig realisiert wird, was die Struktur der Pixelschaltung vereinfacht.
  • Beispielsweise befindet sich der Speicherkondensator Cst zwischen dem ersten Längsteil 210b und dem zweiten Längsteil 231b und zwischen dem ersten Querteil 210a und dem zweiten Querteil 210b, um mit begrenztem Raum die erste Lichtemissionssteuerleitung und die zweite Lichtemissionssteuerleitung jeweils mit dem Querteil und dem Längsteil angemessen anzuordnen, was vorteilhaft ist, um den PPI und das Öffnungsverhältnis eines Anzeigefelds mit dem Anzeigesubstrat zu erhöhen.
  • Beispielsweise umfasst, wie in 9B gezeigt, das aktive Muster des ersten Lichtemissionssteuertransistors T4 einen Kanalbereich, und das aktive Muster des zweiten Lichtemissionssteuertransistors T5 umfasst einen Kanalbereich C5. In der ersten Richtung D1 ist der Abstand zwischen dem Kanalbereich C4 des ersten Lichtemissionssteuertransistors T4 und dem Kanalbereich C1 des Treibertransistors T1 h1 und der Abstand zwischen dem Kanalbereich C5 des zweiten Lichtemissionssteuertransistors T5 und dem Kanalbereich C1 des Treibertransistors T1 h2, und in der zweiten Richtung D2 ist der Abstand zwischen dem Kanalbereich des ersten Lichtemissionssteuertransistors T4 und dem Kanalbereich C1 des Treibertransistors T1 gleich wie der Abstand zwischen dem Kanalbereich des zweiten Lichtemissionssteuertransistors T5 und dem Kanalbereich C1 des Treibertransistors T1.
  • Es sei darauf hingewiesen, dass sich der Abstand h1 auf den Abstand zwischen der dem Kanalbereich C1 nahen Kante des Kanalbereichs C4 in der ersten Richtung D1 und der dem Kanalbereich C4 nahen Kante des Kanalbereichs C1 in der ersten Richtung D1 bezieht, und sich der Abstand h2 auf den Abstand zwischen der dem Kanalbereich C1 nahen Kante des Kanalbereichs C5 in der ersten Richtung D1 und der dem Kanalbereich C5 nahen Kante des Kanalbereichs C1 in der ersten Richtung D1 bezieht; und sich der Abstand h3 auf den Abstand zwischen der dem Kanalbereich C1 nahen Kante des Kanalbereichs C4 in der zweiten Richtung D2 und der dem Kanalbereich C4 nahen Kante des Kanalbereichs C1 in der zweiten Richtung D2 bezieht, und sich der Abstand h4 auf den Abstand zwischen der dem Kanalbereich C1 nahen Kante des Kanalbereichs C5 in der zweiten Richtung D2 und der dem Kanalbereich C5 nahen Kante des Kanalbereichs C1 in der zweiten Richtung D2 bezieht.
  • Beispielsweise ist das Seitenverhältnis des Kanalbereichs C4 des ersten Lichtemissionssteuertransistors T4 gleich wie das Seitenverhältnis des Kanalbereichs C5 des zweiten Lichtemissionssteuertransistors T5. Beispielsweise ist das Verhältnis der Länge des Kanalbereichs C4 in der ersten Richtung D1 zu seiner Breite in der zweiten Richtung D2 gleich wie das Verhältnis der Länge des Kanalbereichs C5 in der ersten Richtung D1 zu seiner Breite in der zweiten Richtung D2. Dadurch sind die Treibereffekte des ersten Lichtemissionssteuertransistors T4 und des zweiten Lichtemissionssteuertransistors T5 relativ ähnlich, der Anzeigeeffekt ist stabiler und die Schwierigkeit des Herstellungsprozesses wird reduziert.
  • Wie in 9A und 9G gezeigt, umfasst die Pixelschaltung 101 beispielsweise ferner eine erste Stromversorgungsleitung VDD, wobei die erste Stromversorgungsleitung VDD mit dem ersten Spannungsende vdd verbunden und dazu konfiguriert ist, eine erste Stromversorgungsspannung an die Pixelschaltung zu liefern, auf derselben Schicht wie der erste Pol T1s des Treibertransistors T1 vorgesehen ist, beispielsweise jeweils auf der dritten Metallschicht 203. Die erste Stromversorgungsleitung VDD umfasst einen dritten Längsteil VDD1 und einen dritten Querteil VDD2. Der dritte Längsteil VDD1 erstreckt sich insgesamt entlang der zweiten Richtung D2 und ist mit den benachbarten Subpixeln verbunden, um eine Stromversorgungsspannung an mehrere Subpixel in derselben Spalte zu liefern; und der dritte Querteil VDD2 ist mit dem dritten Längsteil VDD1 verbunden und erstreckt sich von dem dritten Längsteil VDD1 zu der zweiten Polplatte Cst2, wobei der dritte Querteil VDD2 durch das zweite Durchgangsloch V2 elektrisch mit der zweiten Polplatte Cst2 verbunden ist.
  • Beispielsweise ist, wie in 9A und 9G gezeigt, die zweite Signalleitung wie etwa die Datenleitung Data auf derselben Schicht wie die erste Stromversorgungsleitung VDD vorgesehen, jeweils auf der dritten Metallschicht 203; und umfasst einen vierten Querteil Data1, der sich insgesamt entlang der ersten Richtung D1 erstreckt, und einen vierten Längsteil Data2, der sich insgesamt entlang der zweiten Richtung D2 erstreckt, wobei in der zweiten Richtung D2 der vierte Querteil Data1 der Datenleitung Data zumindest teilweise gegenüber dem dritten Querteil VDD2 der ersten Stromversorgungsleitung VDD liegt, das heißt, dass sich die Projektionen der beiden in der zweiten Richtung D2 miteinander überlappen. Die orthographische Projektion des vierten Längsteils Data2 der Datenleitung Data auf dem Basissubstrat 200 überlappt sich nicht mit der orthographischen Projektion des dritten Querteils VDD2 der ersten Stromversorgungsleitung VDD auf dem Basissubstrat 200, so dass bei der Anordnung der Datenleitung Data und der ersten Stromversorgungsleitung VDD auf derselben Schicht die Datenleitung Data von der ersten Stromversorgungsleitung VDD ferngehalten wird, um Kurzschlüsse oder Signalübersprechen zwischen den beiden zu verhindern.
  • Beispielsweise befinden sich in dem in 9A gezeigten Ausführungsbeispiel die erste Stromversorgungsleitung VDD und die Datenleitung Data auf derselben Schicht, nämlich auf der dritten Metallschicht 203; und in anderen Ausführungsbeispielen können sich die erste Stromversorgungsleitung VDD und die Datenleitung Data jeweils auf unterschiedlichen Schichten befinden. Beispielsweise umfasst das Anzeigesubstrat in mindestens einem Ausführungsbeispiel ferner eine vierte Metallschicht, die sich auf der dritten Metallschicht 203 und entfernt von dem Basissubstrat 200 befindet. Beispielsweise befindet sich die erste Stromversorgungsleitung VDD auf der dritten Metallschicht 203 und die Datenleitung Data befindet sich auf der vierten Metallschicht; oder die erste Stromversorgungsleitung VDD befindet sich auf der vierten Metallschicht und die Datenleitung Data befindet sich auf der dritten Metallschicht 203. Im Fall, dass sich die erste Stromversorgungsleitung VDD und die Datenleitung Data jeweils auf unterschiedlichen Schichten befinden können, können die orthographischen Projektionen der beiden auf dem Basissubstrat einen überlappenden Teil haben.
  • Beispielsweise befindet sich der dritte Längsteil VDD1, wie in 9A und 10B gezeigt, auf einer ersten Seite des Speicherkondensators Cst in der ersten Richtung D1, wobei sich die orthographische Projektion des vierten Längsteils Data2 der Datenleitung Data auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des Speicherkondensators Cst auf dem Basissubstrat 200 und nicht mit der orthographischen Projektion des zweiten Durchgangslochs V2 auf dem Basissubstrat 200 überlappt, so dass bei der Einsparung von Raum die Datenleitung Data von der auf derselben Schicht vorgesehenen ersten Stromversorgungsleitung VDD ferngehalten wird.
  • Beispielsweise ist, wie in 9A gezeigt, der Kompensationstransistor T3 der Pixelschaltung 101 dazu konfiguriert, in Reaktion auf ein zweites Abtastsignal Ga2, das an das Gate T3g des Kompensationstransistors T3 angelegt wird, und das Datensignal Vd, um das Gate T1g des Treibertransistors T1 zu kompensieren. Der erste Querteil 210a der ersten Signalleitung 210, die das erste Abtastsignal Ga1 an den Datenschreibtransistor T2 liefert, ist dazu konfiguriert, das zweite Abtastsignal an den Kompensationstransistor T3 zu liefern. Wie in 9B gezeigt, umfasst der Kompensationstransistor T3 ein aktives Muster T3a, wobei das aktive Muster T3a des Kompensationstransistors T3 auf derselben Schicht wie das aktive Muster T1a des Treibertransistors T1 vorgesehen ist, nämlich jeweils auf der Halbleiterschicht 107. Das Subpixel umfasst ferner einen Abschirmteil 31, wobei sich der Abschirmteil 31 auf einer von dem Basissubstrat 200 entfernten Seite des aktiven Musters T3a des Kompensationstransistors T3 befindet, und sich die orthographische Projektion des Abschirmteils 31 auf dem Basissubstrat 200 zumindest teilweise mit der orthographischen Projektion des aktiven Musters T3a des Kompensationstransistors T3 auf dem Basissubstrat 200 überlappt, um mit dem Abschirmteil 31 das aktive Muster T3a des Kompensationstransistors T3, zum Beispiel den Kanalbereich des Kompensationstransistors T3, abzuschirmen, um zu verhindern, dass Illumination die Leistung des Kanalbereichs des Kompensationstransistors T3 beeinflusst. Der Abschirmteil 31 abschirmt das aktive Muster T3a des Kompensationstransistors T3, zum Beispiel den Kanalbereich des Kompensationstransistors T3, um zu verhindern, dass Illumination die Leistung des Kanalbereichs des Kompensationstransistors T3 beeinflusst. Beispielsweise sind der Abschirmteil 31 und die Rücksetzsignalleitung 240 auf derselben Schicht vorgesehen, beispielsweise jeweils auf der zweiten Metallschicht 202. Beispielsweise sind der Abschirmteil 31 und die Rücksetzsignalleitung 240 auf derselben Schicht vorgesehen und integral ausgebildet, so dass die beiden durch denselben Musterungsprozess auf derselben Filmschicht mit derselben Maske gebildet werden können, um die Struktur und den Herstellungsprozess des Anzeigesubstrats zu vereinfachen. Es sei darauf hingewiesen, dass das durch den Abschirmteil 31 abgeschirmte aktive Muster T3a hier ein leiterisierter Teil um den Kanalbereich des Kompensationstransistors T3 herum ist, ausschließlich des Kanalbereichs des Kompensationstransistors T3.
  • Beispielsweise umfasst die Halbleiterschicht 107, wie in 9A-9B gezeigt, das aktive Muster T1a des Treibertransistors T1; die Halbleiterschicht 107 umfasst einen ersten Teil 107aund einen zweiten Teil 107b, wobei der erste Teil 107a der Halbleiterschicht von dem zweiten Teil 107b der Halbleiterschicht durch eine Öffnung O beabstandet ist, wobei sich die orthographische Projektion der Öffnung O auf dem Basissubstrat 200 mit der orthographischen Projektion des zweiten Querteils 231a der ersten Lichtemissionssteuerleitung 231 auf dem Basissubstrat 200 überlappt, und sich die orthographischen Projektionen des ersten Teils 107a der Halbleiterschicht und des zweiten Teils 107b der Halbleiterschicht auf dem Basissubstrat 200 jeweils nicht mit der orthographischen Projektion des zweiten Querteils 231a der ersten Lichtemissionssteuerleitung 231 auf dem Basissubstrat 200 überlappen.
  • Das lichtemittierende Bauelement jedes Subpixels, das eine Anzeigefunktion durchführt, umfasst eine erste Elektrode 40, wobei die erste Elektrode 40 elektrisch mit einem von dem ersten Pol T1s und dem zweiten Pol T1d des Treibertransistors T1 verbunden ist. Das Basissubstrat 200 umfasst mehrere Subpixel, wobei beispielsweise wie in 9H-9I gezeigt, die mehreren Subpixel des Anzeigesubstrats 10 ein erstes Subpixel, zwei benachbarte zweite Subpixel und ein drittes Subpixel umfassen, wobei das erste Subpixel, die zweite Subpixel und das dritte Subpixel jeweils Licht unterschiedlicher Farbe emittieren und jeweils die erste Elektrode 41, die erste Elektrode 42 und die erste Elektrode 43 umfassen; die zwei benachbarten zweiten Subpixel sind jeweils ein oberes zweites Subpixel 101a und ein unteres zweites Subpixel 101b, wobei das obere zweite Subpixel 101a eine erste Elektrode 421 umfasst und das untere zweite Subpixel 101b eine erste Elektrode 422 umfasst. Beispielsweise umfasst das Anzeigesubstrat mehrere erste Subpixel, mehrere zweite Subpixel und mehrere dritte Subpixel, und umfasst somit mehrere erste Elektroden 41, mehrere erste Elektroden 42 und mehrere erste Elektroden 43; wobei beispielsweise die mehreren ersten Elektroden 42 eine erste Elektrode 421 und eine erste Elektrode 422 in 9I umfassen. Die orthographische Projektion der ersten Verbindungsstruktur P1-1 des oberen zweiten Subpixels 101a auf dem Basissubstrat 200 überlappt sich zumindest teilweise mit der orthographischen Projektion der ersten Elektrode 421 des oberen zweiten Subpixels 101a auf dem Basissubstrat 200, und die orthographische Projektion der ersten Verbindungsstruktur P1-2 des unteren zweiten Subpixels 101b auf dem Basissubstrat 200 überlappt sich zumindest teilweise mit der orthographischen Projektion der ersten Elektrode 422 des unteren zweiten Subpixels 101b auf dem Basissubstrat 200, so dass die ersten Verbindungsstrukturen der zwei benachbarten zweiten Subpixel im Wesentlichen jeweils von den ersten Elektroden der Subpixel abgeschirmt werden, in den sie sich befinden, damit die Lichtemissionshelligkeit der zwei benachbarten zweiten Subpixel tendenziell konsistent ist.
  • Wie in 9I gezeigt, ist in jedem Subpixel mit einer ersten Elektrode, zum Beispiel in dem oberen zweiten Subpixel 101a, die erste Elektrode 421 durch das neunte Durchgangsloch V9 elektrisch mit dem zweiten Ende T1d des Treibertransistors T1 verbunden.
  • Beispielsweise emittiert das erste Subpixel rotes Licht, das zweite Subpixel grünes Licht und das dritte Subpixel blaues Licht.
  • Beispielsweise sind das obere zweite Subpixel 101a und das untere zweite Subpixel 101b entlang der zweiten Richtung D2 angeordnet, und das obere zweite Subpixel 101a und das erste Subpixel benachbart zu dem oberen zweiten Subpixel 101a sind entlang der ersten Richtung D1 angeordnet. Natürlich können in anderen Ausführungsbeispielen das obere zweite Subpixel 101a und das untere zweite Subpixel 101b auch entlang der ersten Richtung D1 angeordnet sein und das obere zweite Subpixel 101a und das erste Subpixel benachbart zu dem oberen zweiten Subpixel 101a entlang der zweiten Richtung D2 angeordnet sein. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken dies nicht ein.
  • Andere nicht erwähnte Merkmale und technische Wirkungen des in 9A gezeigten Ausführungsbeispiels, wie beispielsweise der Transistortyp, Materialien der einzelnen Filmschichten usw., sind jeweils gleich wie die entsprechenden Strukturen in den vorherigen Ausführungsbeispielen. Dafür ist auf die vorherige Beschreibung zu verweisen.
  • Mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung stellt eine Anzeigevorrichtung bereit, die eines der Anzeigesubstrate umfasst, die durch die Ausführungsbeispiele der vorliegenden Offenbarung bereitgestellt werden. Die Anzeigevorrichtung kann beispielsweise eine Vorrichtung mit einer Anzeigefunktion wie etwa eine organische Leuchtdioden-Anzeigevorrichtung und eine Quantenpunkt-Leuchtdioden-Anzeigevorrichtung oder eine Vorrichtung vom anderen Typ sein. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken dies nicht ein.
  • Für die Struktur, Funktion und technische Wirkung der Anzeigevorrichtung, die durch die Ausführungsbeispiele der vorliegenden Offenbarung bereitgestellt wird, kann auf die obige entsprechende Beschreibung des Anzeigesubstrats 10, das durch die Ausführungsbeispiele der vorliegenden Offenbarung bereitgestellt wird, verwiesen werden. Dies wird hier nicht mehr wiederholt.
  • Beispielsweise kann die durch mindestens ein Ausführungsbeispiel der vorliegenden Offenbarung bereitgestellte Anzeigevorrichtung ein beliebiges Produkt oder eine beliebige Komponente mit einer Anzeigefunktion sein, wie etwa ein Anzeigefeld, ein Mobiltelefon, ein Tablet-Computer, ein Fernseher, ein Monitor, ein Notebook-Computer, ein digitaler Bilderrahmen oder ein Navigator. Die Ausführungsbeispiele der vorliegenden Offenbarung schränken dies nicht ein.
  • Was oben beschrieben ist, bezieht sich nur auf die exemplarischen Ausführungsformen der vorliegenden Offenbarung und ist nicht einschränkend auf den Schutzumfang der vorliegenden Offenbarung. Der Schutzumfang der vorliegenden Offenbarung wird gemäß einem Umfang bestimmt, der durch die Ansprüche definiert wird.

Claims (25)

  1. Anzeigesubstrat, umfassend: - ein Basissubstrat, - eine sich insgesamt entlang einer ersten Richtung erstreckende erste Signalleitung und eine sich insgesamt entlang einer sich mit der ersten Richtung schneidenden zweiten Richtung erstreckende zweite Signalleitung, die auf dem Basissubstrat vorgesehen sind, wobei die erste Signalleitung ein erstes Abtastsignal überträgt und die zweite Signalleitung ein Datensignal überträgt, - Subpixel, die jeweils eine Pixelschaltung umfassen, wobei die Pixelschaltung umfasst: - ein lichtemittierendes Bauelement, einen Treibertransistor und einen Datenschreibtransistor, wobei - der Datenschreibtransistor dazu konfiguriert ist, unter der Steuerung des ersten Abtastsignals das Datensignal an den Treibertransistor zu übertragen; - der Treibertransistor dazu konfiguriert ist, gemäß dem Datensignal die Größe des durch das lichtemittierende Bauelement fließenden Treiberstroms zu steuern, und der Treibertransistor ein aktives Muster und ein Gate umfasst, wobei das aktive Muster einen Kanalbereich umfasst, wobei sich die orthographische Projektion des Kanalbereichs auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Gates auf dem Basissubstrat überlappt; - eine planare Form des Kanalbereichs des Treibertransistors ein Streifen ist, der sich insgesamt entlang der zweiten Richtung erstreckt; und - das lichtemittierende Bauelement dazu konfiguriert ist, den Treiberstrom zu empfangen und durch den Treiberstrom angetrieben zu werden, um Licht zu emittieren.
  2. Anzeigesubstrat nach Anspruch 1, wobei die planare Form des Kanalbereichs des Treibertransistors ein gerader Streifen ist, der sich entlang der zweiten Richtung erstreckt.
  3. Anzeigesubstrat nach Anspruch 1 oder 2, wobei die Pixelschaltung ferner einen Speicherkondensator umfasst, wobei der Speicherkondensator umfasst: - eine erste Polplatte, die elektrisch mit dem Gate des Treibertransistors verbunden ist; und - eine zweite Polplatte, wobei sich die orthographische Projektion der zweiten Polplatte auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion der ersten Polplatte auf dem Basissubstrat und nicht mit der orthographischen Projektion des Kanalbereichs des Treibertransistors auf dem Basissubstrat überlappt.
  4. Anzeigesubstrat nach Anspruch 3, wobei die erste Polplatte umfasst: - einen ersten Teil, der sich entlang der zweiten Richtung erstreckt, und sich die orthographische Projektion des ersten Teils auf dem Basissubstrat mit der orthographischen Projektion des Kanalbereichs des Treibertransistors auf dem Basissubstrat überlappt; und - einen zweiten Teil, der mit dem ersten Teil verbunden ist und von dem ersten Teil der ersten Polplatte entlang der ersten Richtung über den ersten Teil der ersten Polplatte hinausragt, wobei sich die orthographische Projektion des zweiten Teils auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion der zweiten Polplatte auf dem Basissubstrat überlappt.
  5. Anzeigesubstrat nach Anspruch 4, wobei die Pixelschaltung ferner umfasst: - eine Halbleiterschicht, die ein aktives Muster des Treibertransistors umfasst; - eine erste Verbindungsstruktur, wobei ein erstes Ende der ersten Verbindungsstruktur mit der Halbleiterschicht verbunden ist, und ein ihrem ersten Ende gegenüberliegendes zweites Ende der ersten Verbindungsstruktur elektrisch mit dem Gate des Treibertransistors und der ersten Polplatte verbunden ist, wobei sich die orthographische Projektion der ersten Verbindungsstruktur auf dem Basissubstrat nicht mit der orthographischen Projektion der zweiten Polplatte auf dem Basissubstrat überlappt.
  6. Anzeigesubstrat nach Anspruch 5, wobei sich die orthographische Projektion der ersten Verbindungsstruktur auf dem Basissubstrat nicht mit der orthographischen Projektion des Kanalbereichs des Treibertransistors auf dem Basissubstrat überlappt.
  7. Anzeigesubstrat nach Anspruch 6, wobei sich die orthographische Projektion der ersten Verbindungsstruktur auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des zweiten Teils der ersten Polplatte auf dem Basissubstrat überlappt.
  8. Anzeigesubstrat nach Anspruch 6, wobei die erste Verbindungsstruktur auf derselben Schicht wie ein erster Pol des Treibertransistors vorgesehen ist und durch ein erstes Durchgangsloch elektrisch mit der ersten Polplatte verbunden ist; wobei sich die orthographische Projektion des ersten Durchgangslochs auf dem Basissubstrat mit der orthographischen Projektion des zweiten Teils der ersten Polplatte auf dem Basissubstrat und nicht mit der orthographischen Projektion der zweiten Polplatte auf dem Basissubstrat überlappt.
  9. Anzeigesubstrat nach einem der Ansprüche 1 bis 8, wobei die Pixelschaltung ferner umfasst: - eine erste Stromversorgungsleitung, die mit einem ersten Spannungsende verbunden und dazu konfiguriert ist, eine erste Stromversorgungsspannung an die Pixelschaltung zu liefern, und auf derselben Schicht wie der erste Pol des Treibertransistors vorgesehen ist, und umfasst: - einen ersten vertikalen Teil, der sich entlang der zweiten Richtung erstreckt und mit benachbarten Subpixeln verbunden ist; und - einen ersten seitlichen Teil, der mit dem vertikalen Teil verbunden ist und sich von dem vertikalen Teil zu der zweiten Polplatte erstreckt, wobei der erste seitliche Teil durch ein zweites Durchgangsloch elektrisch mit der zweiten Polplatte verbunden ist.
  10. Anzeigesubstrat nach einem der Ansprüche 5 bis 9, wobei der erste Teil der ersten Polplatte ein erstes Ende in der zweiten Richtung aufweist, wobei das erste Ende und der zweite Teil eine leere Kerbe umschließen; und die erste Signalleitung auf derselben Schicht wie die erste Polplatte und von dieser beabstandet vorgesehen ist, und umfasst: - einen Hauptkörperteil, der entlang der ersten Richtung durch die Subpixel verläuft und sich auf einer ersten Seite der ersten Polplatte in der zweiten Richtung befindet; und - einen vorstehenden Teil, der mit dem Hauptkörperteil verbunden ist und von dem Hauptkörperteil zur ersten Polplatte hervorsteht, wobei sich der vorstehende Teil zumindest teilweise in der Kerbe befindet.
  11. Anzeigesubstrat nach Anspruch 10, wobei die Pixelschaltung ferner umfasst: - einen Kompensationstransistor, der dazu konfiguriert ist, in Reaktion auf ein zweites Abtastsignal, das an ein Gate des Kompensationstransistors angelegt wird, und das Datensignal, um das Gate des Treibertransistors zu kompensieren, wobei - die erste Signalleitung, die das erste Abtastsignal an den Datenschreibtransistor liefert, auch dazu konfiguriert ist, das zweite Abtastsignal an den Kompensationstransistor zu liefern; - der Kompensationstransistor ein erstes Gate und ein zweites Gate umfasst, wobei zumindest ein Ausschnitt des vorstehenden Teils das erste Gate des Kompensationstransistors bildet, und ein Ausschnitt des Hauptkörperteils das zweite Gate des Kompensationstransistors und das Gate des Datenschreibtransistors bildet.
  12. Anzeigesubstrat nach Anspruch 11, wobei der Kompensationstransistor ein aktives Muster umfasst, wobei das aktive Muster des Kompensationstransistors auf derselben Schicht wie das aktive Muster des Treibertransistors vorgesehen ist; wobei die Subpixel ferner jeweils umfassen: - einen Abschirmteil, der sich auf einer von dem Basissubstrat entfernten Seite des aktiven Musters des Kompensationstransistors befindet, wobei sich die orthographische Projektion des Abschirmteils auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des aktiven Musters des Kompensationstransistors auf dem Basissubstrat überlappt, wobei der Abschirmteil elektrisch mit der ersten Verbindungsstruktur verbunden ist.
  13. Anzeigesubstrat nach Anspruch 12, wobei der Abschirmteil auf derselben Schicht wie die zweite Polplatte vorgesehen ist, wobei sich die orthographische Projektion der ersten Verbindungsstruktur auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Abschirmteils auf dem Basissubstrat überlappt, wobei die erste Verbindungsstruktur durch ein drittes Durchgangsloch elektrisch mit dem Abschirmteil verbunden ist.
  14. Anzeigesubstrat nach Anspruch 5, wobei sich die orthographische Projektion der ersten Verbindungsstruktur auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Kanalbereichs des Treibertransistors auf dem Basissubstrat überlappt.
  15. Anzeigesubstrat nach Anspruch 14, wobei die erste Verbindungsstruktur auf derselben Schicht wie der erste Pol des Treibertransistors vorgesehen ist und durch ein erstes Durchgangsloch elektrisch mit der ersten Polplatte verbunden ist; wobei sich die orthographische Projektion des ersten Durchgangslochs auf dem Basissubstrat mit der orthographischen Projektion des ersten Teils der ersten Polplatte auf dem Basissubstrat und nicht mit der orthographischen Projektion des zweiten Teils der ersten Polplatte und der zweiten Polplatte auf dem Basissubstrat überlappt.
  16. Anzeigesubstrat nach Anspruch 14, wobei die erste Verbindungsstruktur einen ersten geneigten Teil umfasst, der sich entlang einer dritten Richtung erstreckt, die sich mit der ersten Richtung und der zweiten Richtung schneidet, wobei sich die orthographische Projektion des ersten geneigten Teils auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Kanalbereichs des Treibertransistors auf dem Basissubstrat überlappt.
  17. Anzeigesubstrat nach Anspruch 4 oder 5, wobei eine planare Grafik der ersten Polplatte L-förmig ist.
  18. Anzeigesubstrat nach Anspruch 4 oder 5, wobei der erste Teil ein erstes Ende in der zweiten Richtung aufweist, und die erste Signalleitung, die das erste Abtastsignal an den Datenschreibtransistor liefert, einen Biegeteil umfasst, wobei der Biegeteil um das erste Ende des ersten Teils herum vorgesehen ist.
  19. Anzeigesubstrat nach Anspruch 18, wobei die Pixelschaltung ferner umfasst: - einen Kompensationstransistor, der dazu konfiguriert ist, in Reaktion auf ein zweites Abtastsignal, das an das Gate des Kompensationstransistors angelegt wird, und das Datensignal, um das Gate des Treibertransistors zu kompensieren, wobei - die erste Signalleitung, die das erste Abtastsignal an den Datenschreibtransistor liefert, auch dazu konfiguriert ist, das zweite Abtastsignal an den Kompensationstransistor zu liefern.
  20. Anzeigesubstrat nach Anspruch 19, wobei der Kompensationstransistor ein aktives Muster umfasst, wobei das aktive Muster des Kompensationstransistors auf derselben Schicht wie das aktive Muster des Treibertransistors vorgesehen ist, wobei die Subpixel ferner jeweils umfassen: - einen Abschirmteil, der sich auf einer von dem Basissubstrat entfernten Seite des aktiven Musters des Kompensationstransistors befindet, wobei sich die orthographische Projektion des Abschirmteils auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des aktiven Musters des Kompensationstransistors auf dem Basissubstrat überlappt, wobei der Abschirmteil elektrisch mit der ersten Stromversorgungsleitung verbunden ist.
  21. Anzeigesubstrat nach Anspruch 20, wobei der Abschirmteil auf derselben Schicht wie die zweite Polplatte vorgesehen ist, wobei sich die orthographische Projektion der ersten Stromversorgungsleitung auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion des Abschirmteils auf dem Basissubstrat überlappt, wobei die erste Stromversorgungsleitung durch ein zweites Durchgangsloch elektrisch mit dem Abschirmteil verbunden ist.
  22. Anzeigesubstrat nach einem der Ansprüche 1 bis 5, wobei die Pixelschaltung ferner umfasst: - eine erste Stromversorgungsleitung, die mit einem ersten Spannungsende verbunden und dazu konfiguriert ist, eine erste Stromversorgungsspannung an die Pixelschaltung zu liefern, und auf derselben Schicht wie der erste Pol des Treibertransistors vorgesehen ist, wobei die erste Stromversorgungsleitung umfasst: - einen zweiten vertikalen Teil, der sich entlang der zweiten Richtung erstreckt; und - einen zweiten geneigten Teil, der sich entlang einer vierten Richtung erstreckt, die sich mit der ersten Richtung und der zweiten Richtung schneidet, und durch das zweite Durchgangsloch elektrisch mit der zweiten Polplatte verbunden ist, wobei die zweite Polplatte eine erste Seite und eine zweite Seite gegenüberliegend in der zweiten Richtung hat, wobei sich der zweite vertikale Teil auf der ersten Seite der zweiten Polplatte befindet und der zweite geneigte Teil mit dem zweiten vertikalen Teil verbunden ist und sich von der ersten Seite der zweiten Polplatte zu der zweiten Seite der zweiten Polplatte entlang der vierten Richtung erstreckt.
  23. Anzeigesubstrat nach einem der Ansprüche 5 bis 22, wobei die Subpixel jeweils eine erste Elektrode umfassen, die elektrisch mit einem von dem ersten Pol und dem zweiten Pol des Treibertransistors verbunden ist; wobei die Subpixel ein erstes Subpixel und zwei benachbarte zweite Subpixel umfassen, wobei die zwei benachbarten zweiten Subpixel jeweils ein oberes zweites Subpixel und ein unteres zweites Subpixel sind, wobei sich die orthographische Projektion der ersten Verbindungsstruktur des oberen zweiten Subpixels auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion der zweiten Elektrode des ersten Subpixels benachbart zu dem oberen zweiten Subpixel auf dem Basissubstrat überlappt, und sich die orthographische Projektion der ersten Elektrode des unteren zweiten Subpixels auf dem Basissubstrat zumindest teilweise mit der orthographischen Projektion der ersten Verbindungsstruktur auf dem Basissubstrat überlappt.
  24. Anzeigesubstrat nach Anspruch 23, wobei das erste Subpixel rotes Licht und das zweite Subpixel grünes Licht emittiert.
  25. Eine Anzeigevorrichtung, umfassend ein Anzeigesubstrat nach einem der Ansprüche 1 bis 24.
DE112021004912.7T 2021-05-06 2021-05-06 Anzeigesubstrat und anzeigevorrichtung Pending DE112021004912T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/091896 WO2022232988A1 (zh) 2021-05-06 2021-05-06 显示基板及显示装置

Publications (1)

Publication Number Publication Date
DE112021004912T5 true DE112021004912T5 (de) 2023-07-20

Family

ID=83932540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021004912.7T Pending DE112021004912T5 (de) 2021-05-06 2021-05-06 Anzeigesubstrat und anzeigevorrichtung

Country Status (4)

Country Link
US (1) US20240212608A1 (de)
CN (1) CN115769702A (de)
DE (1) DE112021004912T5 (de)
WO (1) WO2022232988A1 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083285A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
CN106206622B (zh) * 2016-09-23 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106816473B (zh) * 2017-01-16 2020-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111128080B (zh) * 2020-03-30 2020-08-04 京东方科技集团股份有限公司 显示基板及显示装置
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN112652633A (zh) * 2020-12-30 2021-04-13 厦门天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20240212608A1 (en) 2024-06-27
CN115769702A (zh) 2023-03-07
WO2022232988A1 (zh) 2022-11-10

Similar Documents

Publication Publication Date Title
DE102019134084B4 (de) Elektrolumineszenzanzeigevorrichtung mit einem Durchgangsloch im Anzeigebereich
DE102018128304B4 (de) Organische Licht-emittierende Anzeigevorrichtung
DE102012024538B4 (de) Organische Lichtemitteranzeigevorrichtungen und Verfahren zur Herstellung derselben
DE112021002619T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE102018132095A1 (de) Anzeigevorrichtung
DE112014003894T5 (de) Displays mit Silicium- und Halbleiteroxid-Dünnfilmtransistoren
DE102018130713A1 (de) Anzeigevorrichtung
DE102019134179B4 (de) Anzeigevorrichtung
CN114679914B (zh) 显示基板及其制作方法、显示装置
CN113763883B (zh) 显示基板及显示装置
DE102020133833A1 (de) Anzeigevorrichtung
DE112020005545T5 (de) Anzeigesubstrat und Herstellungsverfahren dafür, Anzeigevorrichtung
DE112017003811B4 (de) Displayeinrichtung
DE102020116569B4 (de) Anzeigevorrichtung
DE112021002459T5 (de) Arraysubstrat und anzeigevorrichtung
DE112020007039T5 (de) Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung
DE112020005137B4 (de) Anzeigegerät
CN114882841B (zh) 显示基板以及显示装置
DE102022129212A1 (de) Lichtemittierende Anzeigevorrichtung und Herstellungsverfahren dafür
DE102022129401A1 (de) Dünnfilmtransistoranordnungssubstrat und elektronische vorrichtung, die es enthält
DE112021004912T5 (de) Anzeigesubstrat und anzeigevorrichtung
DE102022118616A1 (de) Anzeigetafel
DE112021007999T5 (de) Anzeigesubstrat, Anzeigefeld und Anzeigevorrichtung
DE112021004654T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE112021002392T5 (de) Arraysubstrat und Anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed