DE102022129401A1 - Dünnfilmtransistoranordnungssubstrat und elektronische vorrichtung, die es enthält - Google Patents

Dünnfilmtransistoranordnungssubstrat und elektronische vorrichtung, die es enthält Download PDF

Info

Publication number
DE102022129401A1
DE102022129401A1 DE102022129401.3A DE102022129401A DE102022129401A1 DE 102022129401 A1 DE102022129401 A1 DE 102022129401A1 DE 102022129401 A DE102022129401 A DE 102022129401A DE 102022129401 A1 DE102022129401 A1 DE 102022129401A1
Authority
DE
Germany
Prior art keywords
electrode
insulating film
active layer
hole
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022129401.3A
Other languages
English (en)
Inventor
Seoyeon IM
Sungju Choi
JungSeok SEO
Jaeyoon PARK
Jinwon Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102022129401A1 publication Critical patent/DE102022129401A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

Ausführungsformen der Offenbarung betreffen ein Dünnfilmtransistoranordnungssubstrat und eine elektronische Vorrichtung, die es enthält. Genauer können ein Dünnfilmtransistoranordnungssubstrat und eine elektronische Vorrichtung, die es enthält, geschaffen werden, die dadurch, dass sie eine erste Elektrode, einen ersten Isolierfilm, der ein Loch enthält, das einen Abschnitt einer oberen Oberfläche der ersten Elektrode freilegt, eine aktive Schicht, die mit einem Abschnitt einer oberen Oberfläche des ersten Isolierfilms und mit dem Abschnitt der oberen Oberfläche der ersten Elektrode in Kontakt steht, einen zweiten Isolierfilm, der auf der aktiven Schicht angeordnet ist, eine Gate-Elektrode, die auf dem zweiten Isolierfilm angeordnet ist, einen dritten Isolierfilm, der auf der Gate-Elektrode angeordnet ist, und eine zweite Elektrode und eine dritte Elektrode, die auf dem dritten Isolierfilm angeordnet sind, die voneinander beabstandet und mit der aktiven Schicht elektrisch verbunden sind, wobei an die zweite Elektrode und an die dritte Elektrode dasselbe Signal angelegt wird, wobei die aktive Schicht einen ersten Kanalbereich und einen zweiten Kanalbereich, die voneinander beabstandet sind, enthält und wobei der erste Kanalbereich und der zweite Kanalbereich einen Bereich enthalten, der auf einer Seitenfläche des Lochs des ersten Isolierfilms positioniert ist, enthalten, Hochstromeigenschaften in einem kleinen Bereich aufweisen können.

Description

  • Dieser Anmeldung beansprucht die Priorität der Koreanischen Patentanmeldung Nr. 10-2021-0194693 , eingereicht am 31. Dezember 2021.
  • HINTERGRUND
  • Technisches Gebiet
  • Ausführungsformen der Offenbarung betreffen ein Dünnfilmtransistoranordnungssubstrat und eine elektronische Vorrichtung, die es enthält.
  • Beschreibung des verwandten Gebiets
  • Das Wachstum der intelligenten Gesellschaft führt zu erhöhtem Bedarf an verschiedenen Typen elektronischer Vorrichtungen wie etwa Anzeigevorrichtungen oder Beleuchtungsvorrichtungen. Eine derartige elektronische Vorrichtung kann eine Tafel, die Datenleitungen und Gate-Leitungen aufweist, einen Datentreiber zum Ansteuern der Datenleitungen und einen Gate-Treiber zum Ansteuern der Gate-Leitungen enthalten.
  • Um eine Tafel anzusteuern, die eine Kernkomponente einer derartigen elektronischen Vorrichtung ist, können zahlreiche Transistoren mit verschiedenen Funktionen angeordnet sein.
  • Dementsprechend ist der Tafelherstellungsprozess unvermeidlich kompliziert und schwierig. Dementsprechend kann die Vorrichtungsleistungsfähigkeit des Transistors verschlechtert sein, falls Verarbeitungskomfort verfolgt wird.
  • Ferner sollte der Transistor weiter integriert sein, um in der elektronischen Vorrichtung ausgezeichnete Eigenschaften, z. B. hohe Auflösung, zu verwirklichen. Da es wegen Prozess- und Entwurfsproblemen allerdings technisch schwierig ist, den Bereich des Transistors unbegrenzt zu verringern, ist es vorteilhaft, den durch den Transistor belegten Bereich zu steuern, ohne die Eigenschaften des Transistors zu verschlechtern.
  • KURZZUSAMMENFASSUNG
  • Es ist eine Aufgabe der Offenbarung, ein Dünnfilmtransistoranordnungssubstrat (oder eine Dünnfilmtransistorbaugruppe), das einen Transistor mit vertikaler Struktur enthält, der in der Lage ist, einen kurzen Kanal und Integration zu implementieren, und eine elektronische Vorrichtung, die es enthält, zu schaffen.
  • Es ist eine Aufgabe der Offenbarung, ein Dünnfilmtransistoranordnungssubstrat, das einen verringerten Bereich belegt und mit verbesserten Stromeigenschaften, und eine elektronische Vorrichtung, die es enthält, zu schaffen.
  • Es ist eine Aufgabe der Offenbarung, ein Dünnfilmtransistoranordnungssubstrat, das einen Transistor mit vertikaler Struktur enthält, der zur Elementminiaturisierung und zu einem kurzen Kanal sowie verbessertem Verarbeitungskomfort fähig ist, und eine elektronische Vorrichtung, die es enthält, zu schaffen.
  • Eine oder mehrere dieser Aufgaben werden durch die Merkmale der unabhängigen Ansprüche gelöst. Gemäß einem Aspekt der Offenbarung enthält eine elektronische Vorrichtung eine Anzeigetafel, die wenigstens einen Dünnfilmtransistor enthält, und eine Ansteuerschaltung zum Ansteuern der Tafel. Die Tafel kann ein Substrat, eine erste Elektrode, die auf dem Substrat angeordnet ist, einen ersten Isolierfilm, der ein Loch enthält, das einen Abschnitt einer oberen Oberfläche der ersten Elektrode freilegt, eine aktive Schicht, die mit einem Abschnitt einer oberen Oberfläche des ersten Isolierfilms und mit einem Abschnitt einer oberen Oberfläche der ersten Elektrode in Kontakt steht, einen zweiten Isolierfilm, der auf der aktiven Schicht angeordnet ist, eine Gate-Elektrode, die auf dem zweiten Isolierfilm angeordnet ist, einen dritten Isolierfilm, der auf der Gate-Elektrode angeordnet ist, und eine zweite Elektrode und eine dritte Elektrode, die auf dem dritten Isolierfilm angeordnet sind, die voneinander beabstandet und mit der aktiven Schicht elektrisch verbunden sind, enthalten. Die aktive Schicht enthält einen ersten Kanalbereich und einen zweiten Kanalbereich, die voneinander beabstandet sind, wobei der erste Kanalbereich und der zweite Kanalbereich einen Bereich enthalten, der auf einer seitlichen Oberfläche des Lochs des ersten Isolierfilms positioniert ist.
  • Gemäß einem Aspekt der Offenbarung umfasst ein Dünnfilmtransistoranordnungssubstrat ein Substrat, eine erste Elektrode, die auf dem Substrat angeordnet ist, einen ersten Isolierfilm, der ein Loch enthält, das einen Abschnitt einer oberen Oberfläche der ersten Elektrode freilegt, eine aktive Schicht, die mit einem Abschnitt einer oberen Oberfläche des ersten Isolierfilms und mit dem Abschnitt der oberen Oberfläche der ersten Elektrode in Kontakt steht, einen zweiten Isolierfilm, der auf der aktiven Schicht angeordnet ist, eine Gate-Elektrode, die auf dem zweiten Isolierfilm angeordnet ist, einen dritten Isolierfilm, der auf der Gate-Elektrode angeordnet ist, und eine zweite Elektrode und eine dritte Elektrode, die auf dem dritten Isolierfilm angeordnet sind, die voneinander beabstandet und elektrisch mit der aktiven Schicht verbunden sind, wobei die aktive Schicht einen ersten Kanalbereich und einen zweiten Kanalbereich, die voneinander beabstandet sind, enthält und wobei der erste Kanalbereich und der zweite Kanalbereich einen Bereich enthalten, der auf einer Seitenfläche des Lochs des ersten Isolierfilms positioniert ist.
  • Gemäß einem Aspekt umfasst eine elektronische Vorrichtung eine Tafel, die wenigstens einen Dünnfilmtransistor; und eine Ansteuerschaltung, die mit der Tafel gekoppelt ist und sie ansteuert, enthält; wobei die Tafel ein Substrat; eine erste Elektrode, die auf dem Substrat angeordnet ist; einen ersten Isolierfilm, der auf der ersten Elektrode angeordnet ist; ein Loch innerhalb des ersten Isolierfilms, wobei das Loch einen Abschnitt einer oberen Oberfläche der erste Elektrode freilegt; eine aktive Schicht, die mit einem Abschnitt einer oberen Oberfläche des ersten Isolierfilms und mit dem Abschnitt der oberen Oberfläche der ersten Elektrode in Kontakt steht; einen zweiten Isolierfilm, der auf der aktiven Schicht angeordnet ist; eine Gate-Elektrode, die auf dem zweiten Isolierfilm angeordnet ist; einen dritten Isolierfilm, der auf der Gate-Elektrode angeordnet ist; und eine zweite Elektrode und eine dritte Elektrode, die auf dem dritten Isolierfilm angeordnet sind, wobei die zweite Elektrode und die dritte Elektrode voneinander beabstandet und mit der aktiven Schicht elektrisch verbunden sind, wobei die aktive Schicht einen ersten Kanalbereich und einen zweiten Kanalbereich, die voneinander beabstandet sind, enthält, und wobei der erste Kanalbereich und der zweite Kanalbereich einen Bereich enthalten, der auf einer Seitenfläche des Lochs des ersten Isolierfilms positioniert ist, enthält.
  • Die aktive Schicht kann ein Oxidhalbleiter sein.
  • Die aktive Schicht kann einen ersten Bereich und einen zweiten Bereich, die auf dem Abschnitt der oberen Oberfläche des ersten Isolierfilms angeordnet und voneinander beabstandet sind, enthalten. Ferner kann die aktive Schicht einen dritten Bereich, der zwischen dem ersten Bereich und dem zweiten Bereich angeordnet ist und auf dem Abschnitt der oberen Oberfläche des Isolierfilms, auf der Seitenfläche des Lochs des ersten Isolierfilms und auf der ersten Elektrode in dem Loch angeordnet ist, enthalten.
  • Die Gate-Elektrode kann den dritten Bereich der aktiven Schicht überlappen.
  • Die zweite Elektrode kann mit dem ersten Bereich der aktiven Schicht in Kontakt stehen und/oder die dritte Elektrode kann mit dem zweiten Bereich der aktiven Schicht in Kontakt stehen.
  • Der dritte Bereich kann den ersten Kanalbereich und den zweiten Kanalbereich, die voneinander beabstandet sind, enthalten.
  • Der erste Kanalbereich kann von dem ersten Bereich der aktiven Schicht ausgehen. Der erste Kanalbereich kann auf dem Abschnitt der oberen Oberfläche des ersten Isolierfilms und/oder auf einem Abschnitt der Seitenfläche des Lochs des ersten Isolierfilms und/oder auf dem Abschnitt der oberen Oberfläche der ersten Elektrode, der das Loch überlappt, angeordnet sein.
  • Der zweite Kanalbereich kann von dem zweiten Bereich der aktiven Schicht ausgehen.
  • Eine Länge des ersten Kanalbereichs und eine Länge des zweiten Kanalbereichs können zu einer Höhe des ersten Isolierfilms direkt proportional sein.
  • Der dritte Bereich kann einen Verbindungsabschnitt, der zwischen dem ersten Kanalbereich und dem zweiten Kanalbereich positioniert ist, z. B., wenn der Transistor, der die aktive Schicht enthält, in einem Ein-Zustand ist, enthalten. Ein Widerstandswert des Verbindungsabschnitts kann höher als ein Widerstandswert des ersten Kanalbereichs und des zweiten Kanalbereichs sein.
  • Die erste Elektrode kann wenigstens eine Vertiefung enthalten. Ein Abschnitt der Vertiefung der ersten Elektrode kann das gesamte Loch des ersten Isolierfilms überlappen.
  • Eine Länge des ersten Kanalbereichs und eine Länge des zweiten Kanalbereichs können zu einer Höhe der Vertiefung der ersten Elektrode direkt proportional sein.
  • Die aktive Schicht kann eine erste aktive Schicht, die auf einem Abschnitt der oberen Oberfläche des ersten Isolierfilms und auf einem Abschnitt des Lochs angeordnet ist, enthalten. Die aktive Schicht kann eine zweite aktive Schicht, die auf einem anderen Abschnitt der oberen Oberfläche des ersten Isolierfilms und auf einem verbleibenden Abschnitt des Lochs angeordnet ist, enthalten.
  • Die erste aktive Schicht kann einen ersten Abschnitt, einen zweiten Abschnitt, der von dem ersten Abschnitt beabstandet und auf dem Abschnitt der oberen Oberfläche der ersten Elektrode in dem Loch des ersten Isolierfilms angeordnet ist; und einen dritten Abschnitt, der zwischen dem ersten Abschnitt und den zweiten Abschnitt angeordnet ist, enthalten. Der dritte Abschnitt kann einen Abschnitt, der auf einem Bereich, der das Loch des ersten Isolierfilms nicht überlappt, angeordnet ist, einen Abschnitt, der auf einem Bereich, der die Seitenfläche des Lochs des ersten Isolierfilms überlappt, angeordnet ist, und einen Abschnitt, der auf der oberen Oberfläche der ersten Elektrode in dem Loch des ersten Isolierfilms angeordnet ist, enthalten. Der erste Abschnitt kann ein Bereich sein, wo N+-Störstellenionen implantiert sind.
  • Der dritte Abschnitt der ersten aktiven Schicht kann ein Kanalbereich der ersten aktiven Schicht sein. Eine Länge des dritten Abschnitts kann zu einer Höhe des Lochs des ersten Isolierfilms direkt proportional sein.
  • Die zweite aktive Schicht kann einen vierten Abschnitt, einen fünften Abschnitt, der von dem vierten Abschnitt beabstandet und auf dem Abschnitt der oberen Oberfläche der ersten Elektrode in dem Loch des ersten Isolierfilms angeordnet ist, und einen sechsten Abschnitt, der zwischen dem vierten Abschnitt und dem fünften Abschnitt angeordnet ist, enthalten. Der sechste Abschnitt kann einen Abschnitt, der auf einem Bereich, der das Loch des ersten Isolierfilms nicht überlappt, angeordnet ist, einen Abschnitt, der auf einem Bereich, der die Seitenfläche des Lochs des ersten Isolierfilms überlappt, angeordnet ist, und einen Abschnitt, der auf der oberen Oberfläche der ersten Elektrode in dem Loch des ersten Isolierfilms angeordnet ist, enthalten. Der vierte Abschnitt kann ein Bereich sein, bei dem P+-Störstellenionen implantiert sind.
  • Der sechste Abschnitt der zweiten aktiven Schicht kann ein Kanalbereich der zweiten aktiven Schicht sein. Eine Länge des sechsten Abschnitts kann proportional zu einer Höhe des Lochs des ersten Isolierfilms sein.
  • In dem Loch des ersten Isolierfilms kann ein Abschnitt der ersten aktiven Schicht einen Abschnitt der zweiten aktiven Schicht überlappen.
  • Die erste Elektrode kann eine Source-Elektrode sein und die zweite Elektrode und die dritte Elektrode können Drain-Elektroden sein.
  • An die zweite Elektrode und an die dritte Elektrode kann ein selbes Signal angelegt werden. An die zweite Elektrode und an die dritte Elektrode können unterschiedliche Signale angelegt werden.
  • Eine Breite der ersten Elektrode kann größer als eine Breite der aktiven Schicht sein.
  • Gemäß einem Aspekt der Offenbarung umfasst eine Dünnfilmtransistorbaugruppe: eine erste Elektrode auf einem Substrat, wobei die erste Elektrode eine erste Oberfläche aufweist; einen ersten Isolierfilm auf der ersten Oberfläche der ersten Elektrode; ein Loch, das durch den ersten Isolierfilm verläuft und die erste Oberfläche der ersten Elektrode freilegt; eine aktive Schicht auf dem ersten Isolierfilm und auf dem Loch, wobei die aktive Schicht mit der ersten Oberfläche der ersten Elektrode bei dem Loch in Kontakt steht; einen zweiten Isolierfilm auf der aktiven Schicht; eine Gate-Elektrode auf dem zweiten Isolierfilm; eine zweite Elektrode auf der aktiven Schicht, wobei die zweite Elektrode durch den zweiten Isolierfilm verläuft, damit sie mit der aktiven Schicht elektrisch verbunden ist; und eine dritte Elektrode auf der aktiven Schicht, wobei die dritte Elektrode von der zweiten Elektrode beabstandet und ihr gegenüberliegt, wobei die dritte Elektrode durch den zweiten Isolierfilm verläuft, damit sie mit der aktiven Schicht elektrisch verbunden ist.
  • Der erste Isolierfilm kann eine erste geneigte Oberfläche aufweisen, die durch das Loch gebildet ist, das durch den ersten Isolierfilm verläuft. Der erste Isolierfilm kann eine zweite Oberfläche, die der ersten Oberfläche der ersten Elektrode gegenüberliegt, aufweisen. Die aktive Schicht kann von der ersten Oberfläche der ersten Elektrode bei dem Loch zu der ersten geneigten Oberfläche des ersten Isolierfilms verlaufen und/oder kann die zweite Oberfläche des ersten Isolierfilms wenigstens teilweise überlappen.
  • Die zweite Elektrode kann einen Abschnitt der aktiven Schicht, der die zweite Oberfläche des ersten Isolierfilms wenigstens teilweise überlappt, überlappen.
  • Der erste Isolierfilm kann eine zweite geneigte Oberfläche, die der ersten geneigten Oberfläche, die durch das Loch gebildet ist, das durch den ersten Isolierfilm verläuft, gegenüberliegt, aufweisen. Der erste Isolierfilm kann eine dritte Oberfläche, die der ersten Oberfläche der ersten Elektrode gegenüberliegt, aufweisen. Die aktive Schicht kann von der ersten Oberfläche der ersten Elektrode bei dem Loch zu der zweiten geneigten Oberfläche des ersten Isolierfilms verlaufen und/oder kann die dritte Oberfläche des ersten Isolierfilms wenigstens teilweise überlappen.
  • Die dritte Elektrode kann einen Abschnitt der aktiven Schicht, der die dritte Oberfläche des ersten Isolierfilms wenigstens teilweise überlappt, überlappen. Die zweite Oberfläche des ersten Isolierfilms und die dritte Oberfläche des ersten Isolierfilms können voneinander beabstandet sein und/oder können zueinander koplanar sein.
  • Die erste Elektrode kann eine zweite Oberfläche, die zu der ersten Oberfläche benachbart ist, enthalten, wobei die erste Oberfläche der ersten Elektrode in einem Vertiefungsabschnitt der ersten Elektrode ist. Die erste Elektrode kann zwischen der ersten Oberfläche und der zweiten Oberfläche eine geneigte Oberfläche enthalten. Eine Breite des Lochs, das über den ersten Isolierfilm verläuft, kann kleiner als eine Breite des Vertiefungsabschnitts sein.
  • Die aktive Schicht und/oder der zweite Isolierfilm und/oder die Gate-Elektrode können bei einem entsprechenden Ort des Vertiefungsabschnitts der ersten Elektrode einen vertieften Abschnitt enthalten.
  • Gemäß einem Aspekt der Offenbarung umfasst eine elektronische Vorrichtung wenigstens einen Dünnfilmtransistor, wobei der wenigstens eine Dünnfilmtransistor enthält: eine erste Elektrode auf einem Substrat, wobei die erste Elektrode eine erste Oberfläche aufweist; einen ersten Isolierfilm auf der ersten Oberfläche der ersten Elektrode; ein Loch, das durch den ersten Isolierfilm verläuft und die erste Oberfläche der ersten Elektrode freilegt; eine aktive Schicht auf dem ersten Isolierfilm und auf dem Loch, wobei die aktive Schicht mit der ersten Oberfläche der ersten Elektrode bei dem Loch in Kontakt steht; einen zweiten Isolierfilm auf der aktiven Schicht; eine Gate-Elektrode auf dem zweiten Isolierfilm; eine zweite Elektrode auf der aktiven Schicht, wobei die zweite Elektrode durch den zweiten Isolierfilm verläuft, damit sie mit der aktiven Schicht elektrisch verbunden ist; eine dritte Elektrode auf der aktiven Schicht, wobei die dritte Elektrode von der zweiten Elektrode beabstandet ist und ihr gegenüberliegt, wobei die dritte Elektrode durch den zweiten Isolierfilm verläuft, damit sie mit der aktiven Schicht elektrisch verbunden ist.
  • Gemäß Ausführungsformen der Offenbarung können ein Dünnfilmtransistoranordnungssubstrat, das einen Transistor mit vertikaler Struktur enthält, der in der Lage ist, einen kurzen Kanal und Integration zu implementieren, und eine elektronische Vorrichtung, die es enthält, geschaffen werden.
  • Gemäß Ausführungsformen der Offenbarung können ein Dünnfilmtransistoranordnungssubstrat, das einen verringerten Bereich belegt und verbesserte Stromeigenschaften aufweist, und eine elektronische Vorrichtung, die es enthält, geschaffen werden.
  • Gemäß Ausführungsformen der Offenbarung können ein Dünnfilmtransistoranordnungssubstrat, das einen Transistor mit vertikaler Struktur enthält, der zu Elementminiaturisierung und zu einem kurzen Kanal sowie zu verbesserter Verarbeitungszweckmäßigkeit fähig ist, und eine elektronische Vorrichtung, die es enthält, geschaffen werden.
  • Figurenliste
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Offenbarung werden deutlicher verständlich aus der folgenden ausführlichen Beschreibung zusammen mit den beigefügten Zeichnungen; es zeigen:
    • 1 eine Ansicht, die schematisch eine Systemkonfiguration einer elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung darstellt;
    • 2A eine Ansicht, die ein Beispiel einer Systemimplementierung einer elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung darstellt;
    • 2B eine Ansicht, die schematisch eine Struktur eines Subpixels, das in einem aktiven Bereich enthalten ist, wenn eine elektronische Vorrichtung eine Anzeigevorrichtung ist, gemäß Ausführungsformen der Offenbarung darstellt;
    • 3 eine Ansicht, die eine Struktur eines Subpixels SP, wenn eine Tafel PNL eine Tafel organischer Leuchtdioden (OLED-Tafel) ist, gemäß Ausführungsformen der Offenbarung darstellt;
    • 4 eine Ansicht, die eine beispielhafte 3T-1C-Struktur (3-Transistor-1-Kondensator-Struktur), in der ein Subpixel SP ferner einen zweiten Transistor T2 enthält, der zwischen einem zweiten Knoten N2 eines Ansteuertransistors DRT und einer Referenzspannungsleitung RVL elektrisch verbunden ist, darstellt;
    • 5 eine Ansicht, die schematisch eine Gate-Ansteuerschaltung GDC, die auf einer Tafel PNL angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt;
    • 6 eine Ansicht, die einen Ausschaltzustand (AUS-Zustand) eines Transistors, der in einer elektronischen Vorrichtung angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt;
    • 7 eine Ansicht, die einen Einschaltzustand (EIN-Zustand) eines Transistors, der in einer elektronischen Vorrichtung angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt;
    • 8 und 9 Ansichten, die eine Querschnittsstruktur eines Transistors gemäß Ausführungsformen der Offenbarung darstellen;
    • 10 und 11 Ansichten, die eine Struktur eines Transistors, der ein Transistor aus polykristallinem Silicium ist, darstellen;
    • 12 eine Ansicht, die einen Transistor mit vertikaler Struktur, der mit einer Pixelelektrode verbunden ist, wenn der Transistor mit vertikaler Struktur in einem Subpixel angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt;
    • 13 eine Ansicht, die einen Transistor mit vertikaler Struktur, der mit einer organischen Leuchtdiode verbunden ist, wenn der Transistor mit vertikaler Struktur in einem Subpixel angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt;
    • 14 eine Ansicht, die eine Struktur, in der ein Transistor auf zwei Subpixel angewendet ist, gemäß Ausführungsformen der Offenbarung darstellt; und
    • 15 eine Ansicht, die einen Vergleich zwischen dem S-Koeffizienten (SS) eines Transistors Tr und seinem entsprechenden Inkrement des Stroms gemäß Ausführungsformen der Offenbarung und dem S-Koeffizienten (SS) eines Transistors Tr und seinem entsprechenden Inkrement des Stroms gemäß einem Vergleichsbeispiel darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden Beschreibung von Beispielen oder Ausführungsformen der vorliegenden Offenbarung wird Bezug genommen auf die beigefügten Zeichnungen, in denen beispielhaft spezifische Beispiele oder Ausführungsformen, die implementiert werden können, gezeigt sind und in denen zur Bezeichnung derselben oder ähnlicher Komponenten dieselben Bezugszeichen und Zeichen verwendet sein können, selbst wenn sie in voneinander verschiedenen beigefügten Zeichnungen gezeigt sind. Ferner werden in der folgenden Beschreibung von Beispielen oder Ausführungsformen der vorliegenden Offenbarung ausführliche Beschreibungen gut bekannter Funktionen und Komponenten, die hier enthalten sind, weggelassen, wenn bestimmt wird, dass die Beschreibung den vorliegenden Gegenstand gemäß einigen Ausführungsformen der vorliegenden Offenbarung eher unklar macht. Die hier verwendeten Begriffe wie etwa „enthaltend“, „aufweisend“, „beinhaltend“, „bildend“, „bestehend aus“ und „gebildet aus“ sollen allgemein zulassen, dass andere Komponenten hinzugefügt werden, es sei denn, dass die Begriffe mit dem Begriff „nur“ verwendet sind. Wie sie hier verwendet sind, sollen Singularformen Pluralformen enthalten, es sei denn, dass der Kontext zweifellos etwas anderes angibt.
  • Zur Beschreibung von Elementen der vorliegenden Offenbarung können hier Begriffe wie etwa „erstes“, „zweites“, „A“, „B“, „(A)“ oder „(B)“ verwendet sein. Jeder dieser Begriffe ist nicht dafür verwendet, das Wesen, die Reihenfolge, die Abfolge oder die Anzahl von Elementen usw. zu bestimmen, sondern ist lediglich zur Unterscheidung des entsprechenden Elements von anderen Elementen verwendet.
  • Wenn erwähnt ist, dass ein erstes Element mit einem zweiten Element „verbunden oder gekoppelt“ ist, „in Kontakt steht oder es überlappt“ usw., ist dies so zu interpretieren, dass das erste Element nicht nur mit dem zweiten Element „direkt verbunden oder gekoppelt“ sein oder „direkt in Kontakt stehen oder es überlappen“ kann, sondern dass zwischen dem ersten und dem zweiten Element ebenfalls ein drittes Element „eingefügt“ sein kann oder das erste und das zweite Element über ein viertes Element „miteinander verbunden oder gekoppelt“ sein, „in Kontakt stehen oder es überlappen“ usw. können. Das zweite Element kann hier in wenigstens einem der zwei oder mehr Elemente, die miteinander „verbunden oder gekoppelt sind“, „in Kontakt stehen oder überlappen“ usw., enthalten sein.
  • Wenn zur Beschreibung von Prozessen oder Operationen von Elementen oder Konfigurationen oder Abläufen oder Schritten bei Betriebs-, Verarbeitung-, Herstellungsverfahren Relativbegriffe wie etwa „nach“, „nachfolgend“, „nächstes“, „vor“ und dergleichen verwendet sind, können diese Begriffe zur Beschreibung nicht aufeinanderfolgender oder nicht sequenzieller Prozesse oder Operationen verwendet sein, es sei denn, dass damit zusammen der Begriff „direkt“ oder „unmittelbar“ verwendet ist.
  • Die Formen, Größen, Dimensionen (z. B. die Länge, die Breite, die Höhe, die Dicke, der Radius, der Durchmesser, der Bereich usw.), Verhältnisse, Winkel, die Anzahl von Elementen und dergleichen, die in den beigefügten Zeichnungen zur Beschreibung der Ausführungsformen der vorliegenden Offenbarung dargestellt sind, sind lediglich Beispiele und die vorliegende Offenbarung ist darauf nicht beschränkt.
  • Eine Dimension, die die Größe und eine Dicke jeder Komponente enthält, die in der Zeichnung dargestellt ist, ist zur Zweckmäßigkeit der Beschreibung dargestellt und die vorliegende Offenbarung ist nicht auf die Größe und auf die Dicke der dargestellten Komponente beschränkt.
  • Wenn irgendwelche Dimensionen, relativen Größen usw. erwähnt sind, ist außerdem zu beachten, dass diese Zahlenwerte für Elemente oder Merkmale oder entsprechende Informationen (z. B. Ebene, Reichweite usw.) einen Toleranz- oder Fehlerbereich (z. B. etwa 5 % - 10 %) enthalten, der durch verschiedene Faktoren (z. B. Prozessfaktoren, innerer oder äußerer Einfluss, Rauschen usw.) verursacht sein kann, selbst wenn keine relevante Beschreibung spezifiziert ist. Ferner umfasst der Begriff „fähig sein“ umfassend alle Bedeutungen des Begriffs „können“.
  • Im Folgenden sind anhand der beigefügten Zeichnungen verschiedene Ausführungsformen der Offenbarung ausführlich beschrieben.
  • 1 ist eine Ansicht, die schematisch eine Systemkonfiguration einer elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung darstellt.
  • Elektronische Vorrichtungen gemäß Ausführungsformen der Offenbarung können Anzeigevorrichtungen, Beleuchtungsvorrichtungen, Lichtemittervorrichtungen und dergleichen enthalten. Zur Zweckmäßigkeit der Beschreibung konzentriert sich die folgende Beschreibung hauptsächlich auf Anzeigevorrichtungen. Allerdings können Ausführungsformen der Offenbarung ebenfalls auf verschiedene andere elektronische Vorrichtungen wie etwa Beleuchtungsvorrichtungen oder Lichtemittervorrichtungen sowie auf Anzeigevorrichtungen angewendet werden, solange sie Transistoren enthalten.
  • Gemäß Ausführungsformen der Offenbarung kann eine elektronische Vorrichtung eine Tafel PNL zum Anzeigen von Bildern oder zum Ausgeben von Licht und eine Ansteuerschaltung zum Ansteuern der Tafel PNL enthalten.
  • Eine Tafel PNL kann mehrere Datenleitungen DL, mehrere Gate-Leitungen GL und mehrere Subpixel SP, die durch die mehreren Datenleitungen DL und durch die mehreren Gate-Leitungen GL definiert sind und in einem Matrixtyp angeordnet sind, enthalten.
  • In der Tafel PNL können die mehreren Datenleitungen DL und die mehreren Gate-Leitungen GL sich kreuzend angeordnet sein. Zum Beispiel können die mehreren Gate-Leitungen GL in Zeilen oder Spalten angeordnet sein und können die mehreren Datenleitungen DL in Spalten oder Zeilen angeordnet sein. Zur Erleichterung der Beschreibung ist angenommen, dass die mehreren Gate-Leitungen GL in Zeilen angeordnet sind und dass die mehreren Datenleitungen DL in Spalten angeordnet sind.
  • Zum Beispiel kann die Tafel PNL z. B. in Abhängigkeit von der Subpixelstruktur andere Arten von Signalleitungen sowie der mehreren Datenleitungen DL und der mehreren Gate-Leitungen GL aufweisen. Ferner kann die Tafel PNL Ansteuerspannungsleitungen, Referenzspannungsleitungen oder gemeinsame Spannungsleitungen aufweisen.
  • Die Tafel PNL kann verschiedene Typen von Tafeln etwa eine Flüssigkristallanzeigetafel (LCD-Tafel) und eine Tafel organischer Leuchtdioden (OLED-Tafel) sein.
  • Der Typ der auf der Tafel PNL angeordneten Signalleitungen kann z. B. in Abhängigkeit von der Subpixelstruktur oder von dem Tafeltyp variiert werden. Gemäß dieser Offenbarung kann das Konzept der Signalleitung Elektroden, an die Signale angelegt werden, umfassen.
  • Die Tafel PNL kann einen aktiven Bereich A/A zum Anzeigen von Abbildungen oder Bildern und einen nichtaktiven Bereich N/A, in dem kein Bild angezeigt wird, um den aktiven Bereich A/A enthalten. Der nichtaktive Bereich N/A ist hier auch als ein Einfassungsbereich bezeichnet.
  • Der aktive Bereich A/A enthält mehrere Subpixel SP zum Anzeigen von Bildern.
  • Der nichtaktive Bereich N/A weist einen Anschlussflächenabschnitt für die elektrische Verbindung mit einem Datentreiber DDR auf und kann mehrere Datenverbindungsleitungen zum Verbinden des Anschlussflächenabschnitts mit den mehreren Datenleitungen DL aufweisen. Die mehreren Datenverbindungsleitungen können Verlängerungen der mehreren Datenleitungen DL zu dem nichtaktivem Bereich N/A sein oder können getrennte Muster sein, die mit den mehreren Datenleitungen DL elektrisch verbunden sind.
  • Außerdem kann der nichtaktive Bereich N/A auf die Gate-Ansteuerung bezogene Leitungen zum Übertragen einer Spannung (von Signalen), die für die Gate-Ansteuerung notwendig ist, zu einem Gate-Treiber GDR über Anschlussflächen, die mit dem Datentreiber DDR elektrisch verbunden sind, enthalten. Die auf die Gate-Ansteuerung bezogenen Leitungen können z. B. Taktleitungen zum Übertragen von Taktsignalen, Gate-Spannungsleitungen zum Übertragen von Gate-Spannungen VGH und VGL und Gate-Ansteuerungs-Steuersignalleitungen zum Übertragen verschiedene Steuersignale, die zum Erzeugen von Abtastsignalen notwendig sind, enthalten. Anders als die Gate-Leitungen GL, die in dem aktiven Bereich A/A angeordnet sind, sind die auf die Gate-Ansteuerung bezogenen Leitungen in dem nichtaktiven Bereich N/A angeordnet.
  • Die Ansteuerschaltung kann den Datentreiber DDR zum Ansteuern der mehreren Datenleitungen DL, den Gate-Treiber GDR zum Ansteuern der mehreren Gate-Leitungen GL und einen Controller CTR zum Steuern des Datentreibers DDR und des Gate-Treibers GDR enthalten.
  • Der Datentreiber DDR kann die mehreren Datenleitungen DL durch Ausgeben einer Datenspannung an die mehreren Datenleitungen DL ansteuern.
  • Der Gate-Treiber GDR kann die mehreren Gate-Leitungen GL durch Ausgeben von Abtastsignalen an die mehreren Gate-Leitungen GL ansteuern.
  • Der Controller CTR kann die Ansteueroperation des Datentreibers DDR und des Gate-Treibers GDR durch Zuführen verschiedener Steuersignale DCS und GCS, die für die Ansteueroperation des Datentreibers DDR und des Gate-Treibers GDR notwendig sind, steuern. Ferner kann der Controller CTR dem Datentreiber DDR Bilddaten DATA zuführen.
  • Der Controller CTR beginnt das Abtasten in Übereinstimmung mit einer Zeitsteuerung, die in jedem Einzelbild implementiert wird, setzt die von außen eingegebenen Eingangsbilddaten in Bilddaten DATA um, die für das in dem Datentreiber DDR verwendete Datensignalformat geeignet sind, gibt die Bilddaten DATA aus und steuert die Datenansteuerung zu einer für die Abtastung geeigneten Zeit.
  • Zum Steuern des Datentreibers DDR und des Gate-Treibers GDR empfängt der Controller CTR von außen (z. B. von einem Host-System) Zeitsteuerungssignale wie etwa ein vertikales Synchronisationssignal (VSync), ein horizontales Synchronisationssignal (HSync), ein Eingangsdatenfreigabesignal (Data Enable, DE) oder ein Taktsignal CLK, erzeugt er verschiedene Steuersignale und gibt er die Steuersignale an den Datentreiber DDR und an den Gate-Treiber GDR aus.
  • Als ein Beispiel gibt der Controller CTR zum Steuern des Gate-Treibers GDR verschiedene Gate-Steuersignale GCS aus, die einen Gate-Startimpuls (GSP), einen Gate-Schiebetakt (GSC) und ein Gate-Ausgabefreigabesignal (Gate Output Enable, GOE) enthalten.
  • Zum Steuern des Datentreibers DDR gibt der Controller CTR verschiedene Datensteuersignale DCS aus, die z. B. einen Source-Startimpuls (SSP), einen Source-Abtasttakt (SSC) und ein Source-Ausgabefreigabesignal (Source Output Enable, SOE) enthalten.
  • Der Controller CTR kann ein Zeitsteuerungs-Controller, der in der typischen Anzeigetechnologie verwendet ist, oder eine Steuervorrichtung, die andere Steuerfunktionen sowie die Funktionen des Zeitsteuerungs-Controllers ausführen kann, sein.
  • Der Controller CTR kann als eine von dem Datentreiber DDR getrennte Komponente implementiert sein oder der Controller CTR kann zusammen mit dem Datentreiber DDR als eine integrierte Schaltung implementiert sein.
  • Der Datentreiber DDR empfängt von dem Controller CTR die Bilddaten DATA und führt den mehreren Datenleitungen DL eine Datenspannung zu und steuert dadurch die mehreren Datenleitungen DL an. Der Datentreiber DDR ist hier auch als ein Source-Treiber bezeichnet.
  • Der Datentreiber DDR kann über verschiedene Schnittstellen mit dem Controller CTR verschiedene Signale austauschen.
  • Der Gate-Treiber GDR steuert die mehreren Gate-Leitungen GL durch aufeinanderfolgendes Zuführen von Abtastsignalen zu den mehreren Gate-Leitungen GL aufeinanderfolgend an. Der Gate-Treiber GDR ist hier auch als ein Abtasttreiber bezeichnet.
  • Der Gate-Treiber GDR führt den mehreren Gate-Leitungen GL gemäß der Steuerung des Controllers CTR aufeinanderfolgend Abtastsignale einer Ein-Spannung oder einer Aus-Spannung zu.
  • Wenn durch den Gate-Treiber GDR eine spezifische Gate-Leitung geöffnet wird, setzt der Datentreiber DDR die von dem Controller CTR empfangenen Bilddaten DATA in eine analoge Datenspannung um und führt er die analoge Datenspannung den mehreren Datenleitungen DL zu.
  • Zum Beispiel in Abhängigkeit von Ansteuerschemata oder Tafelentwürfen kann der Datentreiber DDR nur auf einer Seite (z. B. auf der oberen oder unteren Seite) der Tafel PNL positioniert sein und kann der Datentreiber DDR in einigen Fällen auf jeder der zwei gegenüberliegenden Seiten (z. B. sowohl auf der oberen als auf der unteren Seite) der Tafel PNL positioniert sein.
  • Zum Beispiel in Abhängigkeit von Ansteuerschemata oder Tafelentwürfen kann der Gate-Treiber GDR nur auf einer Seite (z. B. auf der linken oder rechten Seite) der Tafel PNL positioniert sein und kann der Gate-Treiber GDR in einigen Fällen auf jeder der zwei gegenüberliegenden Seiten (z. B. sowohl auf der linken als auch auf der rechten Seite) der Tafel PNL positioniert sein.
  • Der Datentreiber DDR kann eine oder mehrere integrierte Source-Treiberschaltungen (SDIC) enthalten.
  • Jede integrierte Source-Treiberschaltung (SDIC) kann ein Schieberegister, eine Zwischenspeicherschaltung, einen Digital-Analog-Umsetzer (DAC) und einen Ausgangspuffer enthalten. In einigen Fällen kann der Datentreiber DDR ferner einen oder mehrere Analog-Digital-Umsetzer ADC enthalten.
  • Jede integrierte Source-Treiberschaltung (SDIC) kann in einem Typ des automatischen Folienbondens (TAB-Typ) oder in einem Chip-on-Glass-Typ (COG-Typ) mit der Kontaktierungsanschlussfläche der Tafel PNL verbunden sein oder kann direkt auf der Tafel PNL angeordnet sein. In einigen Fällen kann jede integrierte Source-Treiberschaltung (SDIC) integriert und auf der Tafel PNL angeordnet sein. Jede integrierte Source-Treiberschaltung (SDIC) kann in einem Chip-on-Film-Typ (COF-Typ) implementiert sein. In diesem Fall kann jede integrierte Source-Treiberschaltung (SDIC) auf einem Schaltungsfilm montiert sein und über den Schaltungsfilm mit den Datenleitungen DL der Tafel PNL elektrisch verbunden sein.
  • Der Gate-Treiber GDR kann mehrere Gate-Ansteuerschaltungen GDC enthalten. Die mehreren Gate-Ansteuerschaltung können jeweils den mehreren Gate-Leitungen GL entsprechen.
  • Jede Gate-Ansteuerschaltung GDC kann z. B. ein Schieberegister und einen Pegelumsetzer enthalten.
  • Jede Gate-Ansteuerschaltung GDC kann in einem Typ des automatischen Folienbondens (TAB-Typ) oder in einem Chip-on-Glass-Typ (COG-Typ) mit der Kontaktierungsanschlussfläche der Tafel PNL verbunden sein. Jede Gate-Ansteuerschaltung GDC kann in einem Chip-on-Film-Schema (COF-Schema) implementiert sein. In diesem Fall kann jede Gate-Ansteuerschaltung GDC auf einem Schaltungsfilm montiert sein und über den Schaltungsfilm mit den Gate-Leitungen GL der Tafel PNL elektrisch verbunden sein. Jede Gate-Ansteuerschaltung GDC kann in einem Gate-in-Panel-Typ (GIP-Typ) implementiert sein und kann in die Tafel PNL eingebettet sein. Mit anderen Worten, jede Gate-Ansteuerschaltung GDC kann direkt auf der Tafel PNL gebildet sein.
  • 2A ist eine Ansicht, die ein Beispiel einer Systemimplementierung einer elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung darstellt. 2B ist eine Ansicht, die schematisch eine Struktur eines in einem aktiven Bereich enthaltenen Subpixels darstellt, wenn eine elektronische Vorrichtung eine Anzeigevorrichtung gemäß Ausführungsformen der Offenbarung ist.
  • Anhand von 2A kann der Datentreiber DDR in der elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung und den verschiedenen Typen (TAB, COG, COF usw.) in einem Chip-on-Film-Typ (COF-Typ) implementiert sein und kann der Gate-Treiber GDR unter verschiedenen Typen (TAB, COG, COF, GIP usw.) in einem Gate-in-Panel-Typ (GIP-Typ) implementiert sein.
  • Der Datentreiber DDR kann eine oder mehrere integrierte Source-Treiberschaltungen SDIC enthalten. 2A stellt ein Beispiel dar, in dem der Datentreiber DDR mit mehreren integrierten Source-Treiberschaltungen SDIC implementiert ist.
  • Wenn der Datentreiber DDR in einem COF-Typ implementiert ist, kann jede integrierte Source-Treiberschaltung SDIC, die den Datentreiber DDR implementiert, auf dem Source-seitigen Schaltungsfilm SF montiert sein.
  • Eine Seite des Source-seitigen Schaltungsfilms SF kann mit dem Anschlussflächenabschnitt (einer Zusammenstellung von Anschlussflächen), der in einem nichtaktiven Bereich N/A der Tafel PNL vorhanden ist, elektrisch verbunden sein.
  • Auf dem Source-seitigen Schaltungsfilm SF können Leitungen zum elektrischen Verbinden der integrierten Source-Treiberschaltung SDIC und der Tafel PNL angeordnet sein.
  • Die elektronische Vorrichtung kann eine oder mehrere Leiterplatten SPCB zur Schaltungsverbindung zwischen mehreren integrierten Source-Treiberschaltungen SDIC und anderen Vorrichtungen und eine Steuerleiterplatte CPCB zum Montieren von Steuerkomponenten und verschiedenen elektrischen Vorrichtungen enthalten.
  • Die andere Seite des Source-seitigen Schaltungsfilms SF, auf der die integrierte Source-Ansteuerschaltung SDIC montiert ist, kann mit der einen oder den mehreren Source-Leiterplatten SPCB verbunden sein.
  • Mit anderen Worten, eine Seite des Source-seitigen Schaltungsfilms SF, auf der die integrierte Source-Ansteuerschaltung SDIC montiert ist, kann mit dem nichtaktiven Bereich N/A der Tafel PNL elektrisch verbunden sein und die andere Seite davon kann mit der Source-Leiterplatte SPCB elektrisch verbunden sein.
  • Auf der Steuerleiterplatte CPCB kann ein Controller CTR zum Steuern des Betriebs z. B. des Datentreibers DDR und des Gate-Treibers GDR angeordnet sein.
  • Ferner kann auf der Steuerleiterplatte CPCB eine integrierte Leistungsmanagementschaltung PMIC zum Zuführen verschiedener Spannungen oder Ströme zu der Tafel PNL, dem Datentreiber DDR und dem Gate-Treiber GDR oder zum Steuern verschiedener Spannungen oder Ströme, die diesen zugeführt werden sollen, angeordnet sein.
  • Die Source-Leiterplatte SPCB und die Steuerleiterplatte CPCB können durch wenigstens ein Verbindungselement CBL schaltungsverbunden sein. Das Verbindungselement CBL kann z. B. eine flexible Leiterplatte (FPC) oder ein flexibles Bandkabel (FFC) sein.
  • Eine oder mehrere Source-Leiterplatten SPCB und Steuerleiterplatten CPCB können zu einer Leiterplatte integriert sein.
  • Wenn der Gate-Treiber GDR in einem Gate-in-Panel-Typ (GIP-Typ) implementiert ist, können die mehreren in dem Gate-Treiber GDR enthaltenen Gate-Ansteuerschaltungen GDC direkt auf dem nichtaktiven Bereich N/A der Tafel PNL gebildet sein.
  • Jede der mehreren Gate-Ansteuerschaltungen GDC kann an eine in dem aktiven Bereich A/A in der Tafel PNL angeordnete entsprechende Gate-Leitung GL ein entsprechendes Abtastsignal SCAN ausgeben.
  • Die mehreren auf der Tafel PNL angeordneten Gate-Ansteuerschaltungen GDC können verschiedene Signale (z. B. Taktsignal, Hoch-Pegel-Gate-Spannung (VGH), Tief-Pegel-Gate-Spannung (VGL), Startsignal (VST), Rücksetzsignal (RST) usw.) empfangen, die notwendig sind, um das Abtastsignal über die in dem nichtaktiven Bereich N/A angeordneten auf die Gate-Ansteuerung bezogenen Leitungen zu erzeugen.
  • Die in dem nichtaktiven Bereich N/A angeordneten auf die Gate-Ansteuerung bezogenen Leitungen können mit dem Source-seitigen Schaltungsfilm SF, der zu den mehreren Gate-Ansteuerschaltungen GDC am engsten benachbart angeordnet ist, elektrisch verbunden sein.
  • Die mehreren Subpixel SP können in dem aktiven Bereich A/A angeordnet sein. Zum Beispiel können die mehreren Subpixel SP einen Emissionsbereich EA und einen Nicht-Emissionsbereich NEA enthalten.
  • In dem Nicht-Emissionsbereich NEA können mehrere Transistoren DRT, T1 und T2 enthalten sein. Die Elektrode, die den Emissionsbereich EA überlappt, kann mit wenigstens einem in dem Nicht-Emissionsbereich NEA angeordneten Transistor DRT elektrisch verbunden sein.
  • Dies ist im Folgenden anhand von 3 und 4 ausführlich diskutiert.
  • 3 ist eine Ansicht, die eine Struktur eines Subpixels SP darstellt, wenn eine Tafel PNL eine Tafel mit organischen Leuchtdioden (OLED-Tafel) gemäß Ausführungsformen der Offenbarung ist.
  • Anhand von 3 kann jedes Subpixel SP in der Anzeigetafel PNL, die eine OLED-Tafel ist, ferner einen ersten Transistor T1 zum Übertragen einer Datenspannung Vdata an einen ersten Knoten N1, der einem Gate-Knoten des Ansteuertransistors DRT entspricht, und an einen Speicherkondensator Cst zum Aufrechterhalten der Datenspannung Vdata, die einer Bildsignalspannung entspricht, oder einer Spannung, die der Datenspannung Vdata entspricht, für die Zeit eines Einzelbilds enthalten.
  • Die organische Leuchtdiode OLED kann eine erste Elektrode 301 (eine Anodenelektrode oder eine Katodenelektrode), eine organische Schicht 302, die wenigstens eine Lichtemissionsschicht enthält, und eine zweite Elektrode 303 (eine Katodenelektrode oder Anodenelektrode) enthalten.
  • Als ein Beispiel kann an die zweite Elektrode 303 der organischen Leuchtdiode OLED eine Basisspannung EVSS angelegt werden.
  • Der Ansteuertransistor DRT führt der organischen Leuchtdiode OLED einen Ansteuerstrom zu und steuert dadurch die organische Leuchtdiode OLED an.
  • Der Ansteuertransistor DRT enthält den ersten Knoten N1, den zweiten Knoten N2 und den dritten Knoten N3.
  • Der erste Knoten N1 des Ansteuertransistors DRT ist ein Knoten, der dem Gate-Knoten entspricht und der mit dem Source-Knoten oder mit dem Drain-Knoten des ersten Transistors T1 elektrisch verbunden sein kann.
  • Der zweite Knoten N2 des Ansteuertransistors DRT kann mit der ersten Elektrode 301 der organischen Leuchtdiode OLED elektrisch verbunden sein und kann der Source-Knoten oder der Drain-Knoten sein.
  • Der dritte Knoten N3 des Ansteuertransistors DRT kann ein Knoten sein, an den eine Ansteuerspannung EVDD angelegt wird, kann mit einer Ansteuerspannungsleitung DVL elektrisch verbunden sein, um die Ansteuerspannung EVDD zuzuführen, und kann der Drain-Knoten oder der Source-Knoten sein.
  • Der Ansteuertransistor DRT und der erste Transistor T1 können als n-Transistoren oder als p-Transistoren implementiert sein.
  • Der erste Transistor T1 kann mit der Datenleitung DL und mit dem ersten Knoten N1 des Ansteuertransistors DRT elektrisch verbunden sein und kann über die Gate-Leitung und den Gate-Knoten ein Abtastsignal SCAN empfangen und durch dieses gesteuert werden.
  • Der erste Transistor T1 kann durch das Abtastsignal SCAN eingeschaltet werden, wobei er die von der Datenleitung DL zugeführte Datenspannung Vdata an den ersten Knoten N1 des Ansteuertransistors DRT überträgt.
  • Der Speicherkondensator Cst kann zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 des Ansteuertransistors DRT elektrisch verbunden sein.
  • Der Speicherkondensator Cst ist ein externer Kondensator, der bewusst dafür ausgelegt ist, außerhalb des Ansteuertransistors DRT zu sein, aber kein parasitärer Kondensator (z. B. Cgs oder Cgd), der ein interner Kondensator ist, der zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 des Ansteuertransistors DRT vorhanden ist.
  • Die Struktur jedes beispielhaft in 3 gezeigten Subpixels ist eine 2T-1C-Struktur (2-Transistor-1-Kondensator-Struktur), die lediglich ein Beispiel für die Beschreibung ist und die ferner einen oder mehrere Transistoren oder in einigen Fällen einen oder mehrere Kondensatoren enthalten kann. Die mehreren Subpixel können dieselbe Struktur aufweisen oder einige der mehreren Subpixel können eine unterschiedliche Struktur aufweisen.
  • 4 ist eine Ansicht, die ein Beispiel einer 3T-1C-Struktur (3-Transistor-1-Kondensator-Struktur) darstellt, in der ein Subpixel SP ferner einen zweiten Transistor T2 enthält, der zwischen einem zweiten Knoten N2 des Ansteuertransistors DRT und einer Referenzspannungsleitung RVL elektrisch verbunden ist.
  • Anhand von 4 kann zwischen einem zweiten Knoten N2 eines Ansteuertransistors DRT und einer Referenzspannungsleitung RVL ein zweiter Transistor T2 elektrisch verbunden sein und kann er über den Gate-Knoten ein zweites Abtastsignal SCAN2 empfangen, damit sein Ein/Aus gesteuert wird.
  • Der Drain-Knoten oder der Source-Knoten des zweiten Transistors T2 kann mit der Referenzspannungsleitung RVL elektrisch verbunden sein und der Source-Knoten oder der Drain-Knoten des zweiten Transistors T2 kann mit dem zweiten Knoten N2 des Ansteuertransistors DRT elektrisch verbunden sein.
  • Der zweite Transistor T2 kann z. B. in einer Anzeigeansteuerungs-Zeitdauer eingeschaltet werden und kann in einer Erfassungsansteuerungs-Zeitdauer zum Erfassen der charakteristischen Werte des Ansteuertransistors DRT oder der charakteristischen Werte der organischen Leuchtdiode OLED eingeschaltet werden.
  • Der zweite Transistor T2 kann synchron mit einer relevanten Ansteuerungs-Zeitsteuerung (z. B. einer Anzeigeansteuerungs-Zeitsteuerung oder einer Initialisierungszeitsteuerung in der Anzeigeansteuerungs-Zeitdauer) durch das zweite Abtastsignal SCAN2 geschaltet werden, wodurch die der Referenzspannungsleitung RVL zugeführte Referenzspannung Vref an den zweiten Knoten N2 des Ansteuertransistors DRT übertragen wird.
  • Dadurch kann der zweite Transistor T2 synchron mit einer relevanten Ansteuerungs-Zeitsteuerung (z. B. einer Abtastzeitsteuerung in der Anzeigeansteuerungs-Zeitdauer) durch das zweite Abtastsignal SCAN2 eingeschaltet werden, wodurch die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT an die Referenzspannungsleitung RVL übertragen wird.
  • Mit anderen Worten, der zweite Transistor T2 kann den Spannungszustand des zweiten Knotens N2 des Ansteuertransistors DRT steuern oder die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT an die Referenzspannungsleitung RVL übertragen.
  • Die Referenzspannungsleitung RVL kann mit einem Analog-Digital-Umsetzer, der die Spannung der Referenzspannungsleitung RVL erfasst, die Spannung in einen digitalen Wert umsetzt und Erfassungsdaten, die den digitalen Wert enthalten, ausgibt, elektrisch verbunden sein.
  • Der Analog-Digital-Umsetzer kann in der integrierten Source-Treiberschaltung (SDIC), die den Datentreiber DDR implementiert, enthalten sein.
  • Die Erfassungsdatenausgabe von dem Analog-Digital-Umsetzer kann verwendet werden, um die charakteristischen Werte (z. B. die Schwellenspannung oder die Mobilität) des Ansteuertransistors DRT oder die charakteristischen Werte (z. B. die Schwellenspannung) der organischen Leuchtdiode (OLED) zu erfassen.
  • Ein Speicherkondensator Cst kann ein externer Kondensator, der bewusst dafür ausgelegt ist, außerhalb des Ansteuertransistors DRT zu sein, aber kein parasitärer Kondensator (z. B. Cgs oder Cgd), der ein interner Kondensator ist, der zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 des Ansteuertransistors DRT vorhanden ist, sein.
  • Sowohl der Ansteuertransistor DRT als auch der erste Transistor T1 und der zweite Transistor T2 können ein n-Transistor oder ein p-Transistor sein.
  • Das erste Abtastsignal SCAN1 und das zweite Abtastsignal SCAN2 können getrennte Gate-Signale sein. In diesem Fall können das erste Abtastsignal SCAN1 und das zweite Abtastsignal SCAN2 durch unterschiedliche Gate-Leitungen an den Gate-Knoten des ersten Transistors T1 bzw. an den Gate-Knoten des zweiten Transistors T2 angelegt werden.
  • In einigen Fällen können das erste Abtastsignal SCAN1 und das zweite Abtastsignal SCAN2 dieselben Gate-Signale sein. In diesem Fall können das erste Abtastsignal SCAN1 und das zweite Abtastsignal SCAN2 über dieselbe Gate-Leitung gemeinsam an den Gate-Knoten des ersten Transistors T1 und an den Gate-Knoten des zweiten Transistors T2 angelegt werden.
  • Die Struktur jedes in 3 und 4 dargestellten Subpixels ist lediglich ein Beispiel für die Beschreibung und kann ferner einen oder mehrere Transistoren oder in einigen Fällen einen oder mehrere Speicherkondensatoren enthalten.
  • Die mehreren Subpixel können dieselbe Struktur aufweisen oder einige der mehreren Subpixel können eine unterschiedliche Struktur aufweisen.
  • 5 ist eine Ansicht, die schematisch eine Gate-Ansteuerschaltung GDC, die auf einer Tafel PNL angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt.
  • Anhand von 5 kann jede Gate-Ansteuerschaltung GDC einen Pullup-Transistor Tup, einen Pulldown-Transistor Tdown und eine Steuerschalterschaltung CSC enthalten.
  • Die Steuerschalterschaltung CSC ist eine Schaltung, die die Spannung des Knotens Q, der dem Gate-Knoten des Pullup-Transistors Tup entspricht, und die Spannung des Knotens QB, der dem Gate-Knoten des Pulldown-Transistors Tdown entspricht, steuert, und kann mehrere Schalter (z. B. Transistoren) enthalten.
  • Der Pullup-Transistor Tup ist ein Transistor, der der Gate-Leitung GL über den Gate-Signal-Ausgangsknoten Nout ein Gate-Signal Vgate zuführt, das einem ersten Spannungspegel (z. B. der Spannung VGH mit hohem Pegel) entspricht. Der Pulldown-Transistor Tdown ist ein Transistor, der der Gate-Leitung GL über den Gate-Signal-Ausgangsknoten Nout ein Gate-Signal Vgate zuführt, das einer Spannung mit einem zweiten Pegel (z. B. der Spannung VGL mit tiefem Pegel) entspricht. Der Pullup-Transistor Tup und der Pulldown-Transistor Tdown können zu verschiedenen Zeiteinstellungen eingeschaltet werden.
  • Der Pullup-Transistor Tup ist zwischen einem Taktsignal-Anlegeknoten Nclk, an den das Taktsignal CLK angelegt wird, und einem Gate-Signal-Ausgangsknoten Nout, der mit der Gate-Leitung GL elektrisch verbunden ist, elektrisch verbunden und wird durch die Spannung des Knotens Q ein- oder ausgeschaltet.
  • Der Gate-Knoten des Pullup-Transistors Tup ist mit dem Knoten Q elektrisch verbunden. Der Drain-Knoten oder der Source-Knoten des Pullup-Transistors Tup ist mit dem Taktsignal-Anlegeknoten Nclk elektrisch verbunden. Der Source-Knoten oder der Drain-Knoten des Pullup-Transistors Tup ist mit dem Gate-Signal-Ausgangsknoten Nout, von dem das Gate-Signal Vgate ausgegeben wird, elektrisch verbunden.
  • Der Pullup-Transistor Tup kann durch die Spannung des Knotens Q eingeschaltet werden und gibt in der Zeitdauer mit hohem Pegel des Taktsignals CLK an den Gate-Signal-Ausgangsknoten Nout das Gate-Signal Vgate mit der Spannung VGH mit hohem Pegel aus.
  • Das an den Gate-Signal-Ausgangsknoten Nout ausgegebene Gate-Signal Vgate der Spannung VGH mit hohem Pegel wird der entsprechenden Gate-Leitung GL zugeführt.
  • Der Pulldown-Transistor Tdown kann zwischen dem Gate-Signal-Ausgangsknoten Nout und dem Basisspannungsknoten Nvss elektrisch verbunden sein und wird durch die Spannung des Knotens QB ein- oder ausgeschaltet.
  • Der Gate-Knoten des Pulldown-Transistors Tdown ist mit dem Knoten QB elektrisch verbunden. Der Drain-Knoten oder der Source-Knoten des Pulldown-Transistors Tdown ist mit dem Basisspannungsknoten Nvss elektrisch verbunden, um eine Basisspannung VSS zu empfangen, die einer konstanten Spannung entspricht. Der Source-Knoten oder der Drain-Knoten des Pulldown-Transistors Tdown ist mit dem Gate-Signal-Ausgangsknoten Nout, von dem des Gate-Signal Vgate ausgegeben wird, elektrisch verbunden.
  • Der Pulldown-Transistor Tdown wird durch die Spannung des Knotens QB eingeschaltet, wobei er an den Gate-Signal-Ausgangsknoten Nout das Gate-Signal Vgate der Spannung VGL mit tiefem Pegel ausgibt. Dementsprechend kann der entsprechenden Gate-Leitung GL über den Gate-Signal-Ausgangsknoten Nout das Gate-Signal Vgate der Spannung VGL mit tiefem Pegel zugeführt werden. Das Gate-Signal Vgate der Spannung VGL mit tiefem Pegel kann z. B. die Basisspannung VSS sein.
  • Die Steuerschalterschaltung CSC kann zwei oder mehr Transistoren enthalten und weist Hauptknoten wie einen Knoten Q, einen Knoten QB, einen Setzknoten S (auch als ein Startknoten bezeichnet) und einen Rücksetzknoten R auf. In einigen Fällen kann die Steuerschalterschaltung CSC ferner einen Eingangsknoten enthalten, in den verschiedene Spannungen wie etwa die Ansteuerspannung VDD eingegeben werden.
  • Der Knoten Q in der Steuerschalterschaltung CSC ist mit dem Gate-Knoten des Pullup-Transistors Tup elektrisch verbunden und wiederholt das Laden und Entladen.
  • Der Knoten QB in der Steuerschalterschaltung CSC ist mit dem Gate-Knoten des Pulldown-Transistors Tdown elektrisch verbunden und wiederholt das Laden und Entladen.
  • Der Setzknoten S in der Steuerschalterschaltung CSC empfängt das Setzsignal SET zum Angeben des Starts der Gate-Ansteuerung der entsprechenden Gate-Ansteuerschaltung GDC.
  • Das an den Setzknoten S angelegte Setzsignal SET kann ein Startsignal VST sein, das von außerhalb des Gate-Treibers GDR eingegeben wird, oder kann ein rückgekoppeltes Signal (Übertragssignal) des Gate-Signals Vgate sein, das von der Gate-Ansteuerschaltung GDC der vorhergehenden Stufe vor der aktuellen Gate-Ansteuerschaltung GDC ausgegeben wird.
  • Das an den Rücksetzknoten R in der Steuerschalterschaltung CSC angelegte Rücksetzsignal RST kann ein Rücksetzsignal zum gleichzeitigen Initialisieren der Gate-Ansteuerschaltungen GDC aller Stufen sein oder kann ein von einer anderen Stufe (vorhergehenden oder nachfolgende Stufe) eingegebenes Übertragssignal sein.
  • Die Steuerschalterschaltung CSC lädt den Knoten Q als Reaktion auf das Setzsignal SET und entlädt den Knoten Q als Reaktion auf das Rücksetzsignal RST. Die Steuerschalterschaltung CSC kann eine Inverterschaltung enthalten, um sowohl den Knoten Q als auch den Knoten QB mit einer anderen Zeitsteuerung zu laden oder zu entladen.
  • Wie in 3 dargestellt ist, können der Ansteuertransistor DRT und der erste Transistor T1 in jedem der mehreren Subpixel SP in dem aktiven Bereich A/A der Tafel PNL, die der OLED-Tafel entspricht, angeordnet sein. Allerdings sind die vorliegenden Ausführungsformen darauf nicht beschränkt und können in dem aktiven Bereich A/A der Tafel PNL, die der OLED-Tafel entspricht, wie in 4 dargestellt ist, drei oder mehr Transistoren angeordnet sein.
  • Wie in 2A gezeigt ist, können ferner verschiedene Transistoren (Tup, Tdown und Transistoren in der CSC), die die wie in 5 gezeigte Gate-Ansteuerschaltung GDC bilden, in dem nichtaktiven Bereich N/A, der der Außenbereich des aktiven Bereichs A/A der Tafel PNL ist, angeordnet sein, wenn die Gate-Ansteuerschaltung GDC in einem GIP-Typ implementiert ist, d. h., wenn die Gate-Ansteuerschaltung GDC in die Tafel PNL eingebettet ist.
  • Die in dem aktiven Bereich A/A und/oder in dem nichtaktiven Bereich N/A der Tafel PNL angeordneten Transistoren weisen eine Vorrichtungsleistungsfähigkeit (z. B. Mobilität oder Ein-aus-Leistungsfähigkeit) auf, die in Abhängigkeit von der Kanallänge der aktiven Schicht variiert. Dementsprechend ist im Folgenden eine Struktur eines Paralleltransistors vom dualen Typ beschrieben, der in der Lage ist, die Vorrichtungsleistungsfähigkeit zu verbessern.
  • Außerdem ist eine Struktur eines Transistors beschrieben, der einen kurzen Kanal aufweist und der frei von der Verschlechterung der Stromeigenschaften mit einer Verringerung des durch den Transistor belegten Bereichs ist.
  • Zum Beispiel konzentriert sich die folgende Beschreibung hauptsächlich auf einen Ansteuertransistor der elektronischen Vorrichtung, wobei aber Transistoren gemäß Ausführungsformen der Offenbarung darauf nicht beschränkt sind. Zum Beispiel kann die Beschreibung ebenfalls auf T1 aus 3, auf T1 und T2 aus 4 und auf Tup und Tdown aus 5 angewendet werden.
  • 6 ist eine Ansicht, die einen ausgeschalteten Zustand (AUS-Zustand) eines Transistors darstellt, der in einer elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung angeordnet ist. 7 ist eine Ansicht, die einen eingeschalteten Zustand (EIN-Zustand) eines Transistors darstellt, der in einer elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung angeordnet ist.
  • 6 und 7 sind Querschnittsansichten entlang der Linie A-B aus 2B.
  • Wenigstens einer der Transistoren, die in der elektronischen Vorrichtung gemäß Ausführungsformen der Offenbarung angeordnet sind, kann einen Transistor Tr mit vertikaler Struktur enthalten, in dem ein Kanalbereich 731, 732 in einer Richtung quer zu einer Richtung einer Oberfläche des Substrats (z. B. einer oberen Oberfläche USS des Substrats 600) gebildet ist, wenn er angesteuert ist.
  • Zum Beispiel heißt das, dass die Kanalbereiche 731 und 732 der aktiven Schicht 630, die in dem Transistor Tr mit vertikaler Struktur enthalten sind, einen Bereich enthalten, der nicht parallel zu der oberen Oberfläche USS der Struktur 600 ist. Umfassend kann der Transistor Tr mit vertikaler Struktur alle Strukturen enthalten, die einen Bereich enthalten, in dem der Winkel zwischen den Kanalbereichen 731 und 732 der aktiven Schicht 630 und dem Substrat 600 größer als 0° und kleiner als 180° ist.
  • Anhand von 7 bildet ein Kanalbereich 731 (oder ein erster Kanalbereich 731) in Bezug auf die obere Oberfläche USS des Substrats 600 einen Winkel α. Genauer bildet der erste Kanalbereich 731 gemäß Ausführungsformen, in denen eine erste Elektrode 610 vorhanden ist, in Bezug auf eine obere Oberfläche der ersten Elektrode 610 einen Winkel α. Ähnlich bildet ein Kanalbereich 732 (oder ein zweiter Kanalbereich 732) in Bezug auf die obere Oberfläche USS des Substrats 600 einen Winkel β. Genauer bildet der zweite Kanalbereich 732 gemäß Ausführungsformen, in denen eine erste Elektrode 610 vorhanden ist, in Bezug auf eine obere Oberfläche der ersten Elektrode 610 einen Winkel β. Wie oben beschrieben wurde, sind die Winkel α und β größer als 0° und kleiner als 180°. Gemäß einigen Ausführungsformen ist der Winkel α des ersten Kanalbereichs 731 gleich dem Winkel β des zweiten Kanalbereichs 732. Gemäß anderen Ausführungsformen kann der Winkel α des ersten Kanalbereichs 731 von dem Winkel β des zweiten Kanalbereichs 732 verschieden sein.
  • Wie in 7 gezeigt ist, verläuft der erste Kanalbereich 731 von einem Verbindungsabschnitt 733, der zwischen dem ersten Kanalbereich 731 und dem zweiten Kanalbereich 732 angeordnet ist, zu einem ersten Bereich 631. Der erste Kanalbereich 731 ist entlang einer geneigten Oberfläche IS des ersten Isolierfilms 620 mit einem Neigungswinkel (z. B. dem Winkel α) angeordnet. Ähnlich verläuft der zweite Kanalbereich 732 von dem Verbindungsabschnitt 733 zu einem zweiten Bereich 632. Der zweite Kanalbereich 732 ist entlang einer geneigten Oberfläche des zweiten Isolierfilms 620 mit einem Neigungswinkel (z. B. dem Winkel β) angeordnet.
  • Anhand von 6 und 7 kann der Transistor Tr gemäß Ausführungsformen der Offenbarung eine erste Elektrode 610, eine aktive Schicht 630, eine Gate-Elektrode 650, eine zweite Elektrode 670 und eine dritte Elektrode 680 enthalten.
  • Zum Beispiel kann die erste Elektrode 610 auf dem Substrat 600 angeordnet sein.
  • Obwohl 6 und 7 eine Struktur darstellen, in der die erste Elektrode 610 eine einzelne Schicht aufweist, sind Ausführungsformen der Offenbarung darauf nicht beschränkt und kann die erste Elektrode 610 eine Mehrschichtstruktur zweier oder mehrerer Schichten aufweisen.
  • Die erste Elektrode 610 kann irgendeines von Metallen wie etwa Aluminium (Al), Gold (Au), Silber (Ag), Kupfer (Cu), Wolfram (W), Molybdän (Mo), Chrom (Cr), Tantal (Ta) und Titan (Ti) oder Legierungen davon enthalten, wobei Ausführungsformen der Offenbarung darauf aber nicht beschränkt sind.
  • Die erste Elektrode 610 kann die Source-Elektrode des Transistors Tr sein.
  • Auf dem Substrat 600 und auf der ersten Elektrode 610 kann ein erster Isolierfilm 620 angeordnet sein, der wenigstens ein Loch 621 aufweist, das einen Abschnitt (z. B. den freiliegenden Abschnitt EP) einer oberen Oberfläche US der ersten Elektrode 610 freilegt.
  • Der erste Isolierfilm 620 kann ein anorganisches Isoliermaterial wie etwa Siliciumoxid (SiOx), Siliciumnitrid (SiNx) oder Siliciumoxinitrid (SiON) enthalten.
  • Auf dem ersten Isolierfilm 620 und auf der ersten Elektrode 610 kann eine aktive Schicht 630 angeordnet sein.
  • Die aktive Schicht 630 kann auf der Seitenfläche (z. B. auf der geneigten Oberfläche IS) des ersten Isolierfilms 620 in dem Loch 621 des ersten Isolierfilms 620 angeordnet sein und kann auf der oberen Oberfläche US der ersten Elektrode 610 angeordnet sein. Die aktive Schicht 630 kann bis zu dem Umfang des Lochs 621 des ersten Isolierfilms 620 verlaufend angeordnet sein.
  • Genauer kann die aktive Schicht 630 auf einem Abschnitt der oberen Oberfläche UPS des ersten Isolierfilms 620 angeordnet sein und kann sie auf der Seitenfläche (z. B. der geneigten Oberfläche IS) des ersten Isolierfilms 620 in dem Loch 621, in dem der erste Isolierfilm 620 die obere Oberfläche US der ersten Elektrode 610 freilegt, angeordnet sein. Die aktive Schicht 630 kann mit der oberen Oberfläche US der ersten Elektrode 610 in dem Loch 621 des ersten Isolierfilms 620 in Kontakt stehen.
  • Dementsprechend kann die aktive Schicht 630 eine Struktur mit wenigstens einer Stufe aufweisen. Obwohl die beispielhaften Figuren eine Stufe zeigen, die eine geneigte Oberfläche IS enthält, können andere Ausführungsformen mehrere Stufen, die mehr als eine enthalten, enthalten.
  • Die aktive Schicht 630 kann z. B. aus einem Oxidhalbleiter gebildet sein. Wenn die aktive Schicht 630 ein Oxidhalbleiter ist, kann die aktive Schicht 630 Zinkoxid (ZnO) und/oder Zink-Zinn-Oxid (ZTO) und/oder Zink-Indium-Oxid (ZIO) und/oder Indiumoxid (InO) und/oder Titanoxid (TiO) und/oder Indium-Gallium-Zink-Oxid (IGZO) und/oder Indium-Zink-Zinn-Oxid (IZTO) enthalten, wobei die aktive Schicht 630 gemäß Ausführungsformen der Offenbarung darauf aber nicht beschränkt ist.
  • Zum Beispiel kann die aktive Schicht 630 ein Oxidhalbleitermaterial auf IGZO-Grundlage (InGaZnO-Grundlage) (wobei die Konzentration von In größer als die von Ga sein kann), ein Oxidhalbleitermaterial auf IZO-Grundlage (InZnO-Grundlage), ein Oxidhalbleitermaterial auf IGZTO-Grundlage (InGaZnSnO-Grundlage), ein Oxidhalbleitermaterial auf ITZO-Grundlage (InSnZnO-Grundlage), ein Oxidhalbleitermaterial auf FIZO-Grundlage (FeInZnO-Grundlage), ein Oxidhalbleitermaterial auf ZnO-Grundlage, ein Oxidhalbleitermaterial auf SIZO-Grundlage (SiInZnO-Grundlage) oder ein Oxidhalbleitermaterial auf ZnON-Grundlage (Zn-Oxinitrid-Grundlage) enthalten.
  • Obwohl 6 und 7 eine Struktur darstellen, in der die aktive Schicht 630 eine einzelne Schicht ist, sind Ausführungsformen der Offenbarung darauf nicht beschränkt und kann die aktive Schicht 630 eine Mehrschichtstruktur zweier oder mehrerer Schichten aufweisen.
  • Auf der aktiven Schicht 630 kann ein zweiter Isolierfilm 640 angeordnet sein.
  • Der zweite Isolierfilm 640 kann ein anorganisches Isoliermaterial wie etwa Siliciumoxid (SiOx), Siliciumnitrid (SiNx) oder Siliciumoxinitrid (SiON) enthalten.
  • Die Gate-Elektrode 650 des Transistors Tr kann auf dem zweiten Isolierfilm 640 angeordnet sein.
  • Obwohl 6 und 7 eine Struktur darstellen, in der die Gate-Elektrode 650 eine einzelne Schicht aufweist, sind Ausführungsformen der Offenbarung darauf nicht beschränkt und kann die Gate-Elektrode 650 eine Mehrschichtstruktur zweier oder mehrerer Schichten aufweisen.
  • Die Gate-Elektrode 650 kann irgendeines von Metallen wie etwa Aluminium (Al), Gold (Au), Silber (Ag), Kupfer (Cu), Wolfram (W), Molybdän (Mo), Chrom (Cr), Tantal (Ta) und Titan (Ti) oder Legierungen davon enthalten, wobei Ausführungsformen der Offenbarung darauf aber nicht beschränkt sind.
  • Die Gate-Elektrode 650 kann einen Abschnitt sowohl der ersten Elektrode 610 als auch der aktiven Schicht 630 überlappen.
  • Die Gate-Elektrode 650 kann das Loch 621 des ersten Isolierfilms 620 überlappen.
  • Auf der Gate-Elektrode 650 kann ein dritter Isolierfilm 660 angeordnet sein.
  • Der dritte Isolierfilm 660 kann ein anorganisches Isoliermaterial wie etwa Siliciumoxid (SiOx), Siliciumnitrid (SiNx) oder Siliciumoxinitrid (SiON) enthalten.
  • Die zweite Elektrode 670 und die dritte Elektrode 680 des Transistors Tr können voneinander beabstandet und auf dem dritten Isolierfilm 660 angeordnet sein.
  • Die zweite Elektrode 670 kann über ein Kontaktloch, das in dem zweiten Isolierfilm 640 und in dem dritten Isolierfilm 660 vorgesehen ist, mit dem ersten Bereich 631 der aktiven Schicht 630 in Kontakt stehen.
  • Die dritte Elektrode 680 kann über ein weiteres Kontaktloch, das in dem zweiten Isolierfilm 640 und in dem dritten Isolierfilm 660 vorgesehen ist, mit dem zweiten Bereich 632 der aktiven Schicht 630 in Kontakt stehen.
  • Die zweite Elektrode 670 und die dritte Elektrode 680 können die Drain-Elektrode des Transistors Tr sein.
  • Die aktive Schicht 630, die mit der zweiten Elektrode 670 und mit der dritten Elektrode 680 elektrisch verbunden ist, kann einen ersten Bereich 631, einen zweiten Bereich 632 und einen dritten Bereich 633 enthalten.
  • Wie in 6 und 7 dargestellt ist, können der erste Bereich 631 und der zweite Preis 632 der aktiven Schicht 630 Bereiche sein, die auf dem ersten Isolierfilm 620 angeordnet sind, und können sie dotierte Bereiche (oder leitfähige Bereiche) sein.
  • Der dritte Bereich 633 der aktiven Schicht 630 kann zwischen dem ersten Bereich 631 und dem zweiten Bereich 632 angeordnet sein.
  • Der dritte Bereich 633 der aktiven Schicht 630 kann von einem Abschnitt der oberen Oberfläche des ersten Isolierfilms 620 auf der Seitenfläche des Lochs 621 des ersten Isolierfilms 620 angeordnet sein und kann auf der oberen Oberfläche der ersten Elektrode 610, das Loch 621 des ersten Isolierfilms 620 überlappend, angeordnet sein.
  • Anhand von 6 können die Widerstandswerte des ersten Bereichs 631 und des zweiten Bereichs 632 der aktiven Schicht 630 kleiner als der Widerstandswert des dritten Bereichs 633 der aktiven Schicht 630 sein, wenn der Transistor Tr in einem AUS-Zustand ist (z. B., wenn keine Gate-Vorspannung angelegt ist).
  • Mit anderen Worten, der erste und der zweite Bereich 631 und 632 der aktiven Schicht 630 sind dotierte Bereiche (oder leitfähige Bereiche) und können somit eine höhere Konzentration von Ladungsträgern (z. B. Elektronen) als der dritte Bereich 633 aufweisen.
  • Der erste bis dritte Bereich 631, 632 und 633 der aktiven Schicht 630 können einteilig gebildet sein. Zum Beispiel können der erste bis dritte Bereich 631, 632 und 633 der aktiven Schicht 630 ununterbrochen und miteinander zusammenhängen gebildet sein. Eine Breite W, die durch jedes gegenüberliegende Ende der aktiven Schicht 630 definiert ist, kann größer als eine Breite WW, die durch jedes gegenüberliegende Ende der Gate-Elektrode 650 definiert ist, sein. Die Breite W der aktiven Schicht 630 kann kleiner als die der ersten Elektrode 610 sein. Wie in 6 durch die punktierten Linien gezeigt ist, können zwei gegenüberliegende Enden des dritten Bereichs 633 der aktiven Schicht 630 zwei gegenüberliegenden Enden der Gate-Elektrode 650 entsprechen.
  • Die Breite der ersten Elektrode 610 kann größer als die Breite W der aktiven Schicht 630 sein. Dementsprechend ist es möglich zu verhindern, dass Licht, das von unter dem Substrat 600 auffällt, die aktive Schicht 630 erreicht. Die Breite W der aktiven Schicht 630 und die Breite der ersten Elektrode 610 sind Längen entlang einer Richtung senkrecht zu der Richtung, in der die erste Elektrode 610 auf dem Substrat 600 gestapelt ist, und die Breite W der aktiven Schicht 630 kann den kürzesten Abstand zwischen den zwei gegenüberliegenden Enden der aktiven Schicht 630 bedeuten.
  • Mit anderen Worten, da die erste Elektrode 610 sowohl als eine Lichtsperrschicht (oder als eine Lichtabschirmschicht) als auch als die Source-Elektrode des Transistors Tr dient, es ist möglich, die Struktur des Transistors Tr und das Herstellungsverfahren zu vereinfachen, während Herstellungskosten eingespart werden (da z. B. der zusätzliche Herstellungsschritt der Bildung einer Lichtabschirmschicht unter dem Transistor eingespart wird). Das heißt, der neue Transistor mit vertikaler Struktur gemäß einer oder mehreren Ausführungsformen schafft nicht nur einen verbesserten Kanalentwurf, er nutzt außerdem weniger Komponenten, was ebenfalls zu weniger Herstellungsschritten und zu verringerten Kosten führt.
  • Der gesamte dritte Bereich 633 der aktiven Schicht 630 kann die Gate-Elektrode 650 entlang der Richtung, in der die erste Elektrode 610 auf dem Substrat 600 gestapelt ist, überlappen.
  • Anhand von 7 können in der aktiven Schicht 630 Kanalbereiche 731 und 732 mit einer niedrigeren Ladungsträgerkonzentration als andere Bereiche vorgesehen sein, wenn der Transistor Tr in einem EIN-Zustand ist (z. B., wenn eine Gate-Vorspannung angelegt ist).
  • Die Kanalbereiche 731 und 732 können in dem dritten Bereich 633 der aktiven Schicht 630 enthalten sein.
  • Wenn an den Transistor Tr keine Gate-Vorspannung angelegt ist, ist der Widerstandswert des dritten Bereichs 633 größer als die Widerstandswerte des ersten und des zweiten Bereichs 631 und 632 der aktiven Schicht 630, sodass Ladungsträger, die in dem ersten und in dem zweiten Bereich 631 und 632 vorhanden sind, Schwierigkeit haben können, sich zu dem dritten Bereich 633 zu bewegen.
  • Im Gegensatz dazu kann die Ladungsträgerkonzentration in einem Teilbereich des dritten Bereichs 633 der aktiven Schicht 630, der die Gate-Elektrode 650 überlappt, wegen des Gate-Felds erhöht sein, wenn an den Transistor Tr eine Gate-Vorspannung angelegt ist.
  • Dementsprechend können sich Ladungsträger, die in dem ersten und in dem zweiten Bereich 631 und 632 der aktiven Schicht 630 vorhanden sind, durch den dritten Bereich 633 zu der ersten Elektrode 610 bewegen.
  • In diesem Fall kann ein Abschnitt des dritten Bereichs 633 ein Weg sein, über den sich die Ladungsträger bewegen, wobei aber der andere Abschnitt des dritten Bereichs 633 nicht zulassen kann, dass sich Ladungsträger darüber bewegen.
  • Der dritte Bereich 633 der aktiven Schicht 630, in dem Ladungsträger bewegt werden, während an den Transistor Tr eine Gate-Vorspannung angelegt ist, kann als ein erster Kanalbereich 731 und als ein zweiter Kanalbereich 732 definiert sein.
  • Mit anderen Worten, wenn der Transistor Tr in einem EIN-Zustand ist, kann der dritte Bereich 633 der aktiven Schicht 630 den ersten Kanalbereich 731, den zweiten Kanalbereich 732 und einen Verbindungsabschnitt 733 enthalten.
  • Anhand von 7 kann der erste Kanalbereich 731 von dem ersten Bereich 631 der aktiven Schicht 630 ausgehen und auf einem Abschnitt der oberen Oberfläche des ersten Isolierfilms 620 angeordnet sein und kann er auf der Seitenfläche des Lochs 621 des ersten Isolierfilms 620 angeordnet sein und bis zu einem Abschnitt der oberen Oberfläche der ersten Elektrode 610, der das Loch 621 überlappt, angeordnet sein.
  • Der zweite Kanalbereich 732 kann von dem zweiten Bereich 632 der aktiven Schicht 630 ausgehen und kann auf einem Abschnitt der oberen Oberfläche des ersten Isolierfilms 620 angeordnet sein und kann auf der Seitenfläche des Lochs 621 des ersten Isolierfilms 620 angeordnet sein und kann bis zu einem Abschnitt der oberen Oberfläche der ersten Elektrode 610, der das Loch 621 überlappt, angeordnet sein.
  • Der Verbindungsabschnitt 733 des dritten Bereichs 633 kann mit der oberen Oberfläche der ersten Elektrode 610, die das Loch 621 des ersten Isolierfilms 620 überlappt, in Kontakt stehen und kann zwischen dem ersten Kanalbereich 731 und den zweiten Kanalbereichen 732 angeordnet sein.
  • Der erste Kanalbereich 731 und der zweite Kanalbereich 732 können in Bezug auf den Verbindungsabschnitt 733 des dritten Bereich 633 symmetrisch angeordnet sein.
  • Die Länge sowohl des ersten Kanalbereichs 731 als auch des zweiten Kanalbereichs 732 kann eine Summe einer ersten Länge des Bereichs, der auf dem ersten Isolierfilms 620 angeordnet ist, einer zweiten Länge des Bereichs, der auf der Seitenfläche (der Seitenfläche in dem Loch) des ersten Isolierfilms 620 angeordnet ist, und einer dritten Länge des Bereichs in Kontakt mit der oberen Oberfläche der ersten Elektrode 610 sein.
  • Die erste und die dritte Länge sowohl des ersten als auch des zweiten Kanalbereichs 731 und 732 können Längen in einer Richtung parallel zu der Oberfläche des Substrats 600 sein.
  • Die zweite Länge sowohl des ersten als auch des zweiten Kanalbereichs 731 und 732 können der Länge der Seitenfläche des ersten Isolierfilms 620, wo die aktive Schicht 630 angeordnet ist, entsprechen.
  • Die Länge sowohl des ersten als auch des zweiten Kanalbereichs 731 und 732 der aktiven Schicht 630 enthält die zweite Länge und kann somit durch die Länge der Seitenfläche des ersten Isolierfilms 620 eingestellt werden.
  • Falls die Höhe T (die Länge in der Richtung, in der die erste Elektrode 610 auf dem Substrat 600 gestapelt ist) des ersten Isolierfilms 620 verringert wird, wird die Länge der Seitenfläche des ersten Isolierfilms 620 ebenfalls verringert und können die Längen des ersten und des zweiten Kanalbereichs 731 und 732 der aktiven Schicht 630 ebenfalls verringert werden. Mit anderen Worten, die Längen des ersten und des zweiten Kanalbereichs 731 und 732 der aktiven Schicht 630 können zu der Länge der Seitenfläche des ersten Isolierfilms 620 direkt proportional sein.
  • Mit anderen Worten, anstatt die Längen des ersten und des zweiten Kanalbereichs 731 und 732 der aktiven Schicht 630 durch einen getrennten Prozess (z. B. Fotolithografie) zu bestimmen, ist es in dem Transistor Tr mit vertikaler Struktur gemäß Ausführungsformen der Offenbarung möglich, die Längen des ersten und des zweiten Kanalbereichs 731 und 732 der aktiven Schicht 630 nur durch Einstellen der Länge (oder der Höhe T des ersten Isolierfilms 620) der Seitenfläche des ersten Isolierfilms 620 einzustellen.
  • Wenn der Transistor Tr gemäß Ausführungsformen der Offenbarung in einem EIN-Zustand ist, können sich Ladungsträger, die sich von dem ersten und zweiten Bereich 631 und 632 der aktiven Schicht 630 bewegen, durch den ersten und durch den zweiten Kanalbereich 731 und 732 zu der ersten Elektrode 610 bewegen.
  • Da sich die Ladungsträger in diesem Fall entlang des kürzesten Wegs bewegen, bewegen sich die Ladungsträger nicht zu dem dritten Bereich 633, der fern von dem ersten Bereich 631 und von dem zweiten Bereich 632 positioniert ist.
  • Dementsprechend kann zwischen dem ersten Kanalbereich 731 und dem zweiten Kanalbereich 732 der Verbindungsabschnitt 733 der aktiven Schicht 630 vorhanden sein. Der Verbindungsabschnitt 733 kann zwischen dem ersten Kanalbereich 731 und dem zweiten Kanalbereich 732 positioniert sein und der erste und der zweite Kanalbereich 731 und 732 können mit dem Verbindungsabschnitt 733 einteilig gebildet sein.
  • Da sich Ladungsträger nicht zu dem Verbindungsabschnitt 733 der aktiven Schicht 630 bewegen, wenn der Transistor Tr in einem EIN-Zustand ist, kann der Widerstandswert des Verbindungsabschnitts 733 der aktiven Schicht 630 höher als der Widerstandswert des ersten und des zweiten Kanalbereichs 731 und 732 sein.
  • Wie in 7 gezeigt ist, kann der Transistor Tr gemäß Ausführungsformen der Offenbarung zwei Drain-Elektroden (z. B. die zweite Elektrode 670 und die zweite Elektrode 680) enthalten. An jede Drain-Elektrode kann dasselbe Signal angelegt werden.
  • Die Struktur des Transistors Tr mit vertikaler Struktur gemäß Ausführungsformen der Offenbarung ist darauf nicht beschränkt und an die zweite Elektrode 670 und an die dritte Elektrode 680 können unterschiedliche Signale angelegt werden.
  • Mit anderen Worten, die Gate-Elektrode 650 (G) des Transistors Tr kann mit einer Eingangsleitung Vin verbunden sein, die mit einem externen Eingangsanschluss verbunden ist, die erste Elektrode 610, die die Source-Elektrode (S) des Transistors Tr mit vertikaler Struktur ist, kann mit der Masse EVSS verbunden sein, und dieselbe Ausgangsleitung Vout oder verschiedene Ausgangsleitungen Vout können mit der zweiten Elektrode 670 und mit der dritten Elektrode 680, die die Drain-Elektroden (D, D1 D2) sind, verbunden sein.
  • Obwohl der Transistor Tr eine Source-Elektrode, eine aktive Schicht 630 und eine Gate-Elektrode 650 enthält, kann der Transistor Tr somit zwei Kanalbereiche 731 und 732 aufweisen, da er zwei Drain-Elektroden aufweist.
  • Währenddessen erfordern Transistoren mit horizontaler Struktur für feine Größen Fotolithografie, um die Länge des Kanalbereichs der aktiven Schicht zu verringern. Allerdings ist das Verringern der Länge des Kanalbereichs wegen Grenzwerten für Fotolithografiesysteme begrenzt.
  • Ferner können die in der elektronischen Vorrichtung (z. B. der Tafel PNL) gebildeten Transistoren Tr unregelmäßige, ungleichmäßige Kanalbereichslängen aufweisen, obwohl durch das Fotolithografiesystem eine aktive Schicht mit einem kurzen Kanal gebildet wird.
  • Im Gegensatz dazu können in dem Transistor Tr mit vertikaler Struktur gemäß einer Ausführungsform ein Abschnitt der aktiven Schicht 630 und ein Abschnitt der Source-Elektrode (z. B. der erste Elektrode 610) unter der aktiven Schicht 630 mit einer Stufe miteinander in Kontakt stehen und sind die Drain-Elektroden (z. B. die zweite Elektrode 670 und die dritte Elektrode 680) enthalten, an die dasselbe Signal oder unterschiedliche Signale angelegt werden. Somit braucht keine Fotolithografie zum Bilden einer aktiven Schicht mit einem kurzen Kanalbereich angewendet zu werden, da der Transistor Tr mit vertikaler Struktur zwei Kanalbereiche 731 und 732 mit kleinen Längen enthält.
  • Gemäß Ausführungsformen der Offenbarung ist es möglich, eine solche Wirkung zu haben, als ob zwei Transistoren mit einem kurzen Kanalbereich angeordnet sind, ohne die Anzahl der Transistoren Tr zu erhöhen.
  • Dementsprechend ist es möglich, Stromeigenschaften zu verbessern, während ein durch den Transistor Tr belegter Bereich verringert wird.
  • Anhand von 6 und 7 wird dadurch, dass zugelassen ist, dass die aktive Schicht 630 unter Verwendung des Lochs 621 des ersten Isolierfilms 620 wenigstens eine Stufe aufweist, eine derartige Struktur geschaffen, in der die Kanalbereiche 731 und 732 eine Richtung aufweisen, die die Oberfläche des Substrats 600 kreuzt. Allerdings ist die Struktur gemäß der Offenbarung darauf nicht beschränkt.
  • 8 und 9 sind Ansichten, die eine Querschnittsstruktur eines Transistors gemäß Ausführungsformen der Offenbarung darstellen.
  • 8 und 9 sind Querschnittsansichten entlang der Linie A-B aus 2B.
  • Im Wesentlichen dieselben Konfigurationen und Wirkungen, wie sie oben beschrieben sind, sind im Folgenden nicht wiederholt beschrieben.
  • Anhand von 8 und 9 kann der Transistor Tr gemäß Ausführungsformen der Offenbarung eine erste Elektrode 610, eine aktive Schicht 630, eine Gate-Elektrode 650, eine zweite Elektrode 670 und eine dritte Elektrode 680 enthalten.
  • Die erste Elektrode 610 kann wenigstens eine Vertiefung 811 enthalten.
  • Der erste Isolierfilm 620 kann auf dem Substrat 600 angeordnet sein, wo die erste Elektrode 610 angeordnet ist.
  • Der erste Isolierfilm 620 kann auf einem Abschnitt der oberen Oberfläche der ersten Elektrode 610 angeordnet sein. Wie in 8 und 9 dargestellt ist, kann der erste Isolierfilm 620 z. B. so angeordnet sein, dass er einen Abschnitt der oberen Oberfläche der ersten Elektrode 610 in einem Bereich, der die Vertiefung 811 der ersten Elektrode 610 überlappt, freilegt.
  • Mit anderen Worten, ein Abschnitt der Vertiefung 811 der ersten Elektrode 610 kann das gesamte Loch 621 des ersten Isolierfilms 620 überlappen.
  • 8 und 9 stellen die Struktur dar, in der der erste Isolierfilm 620 teilweise in der Vertiefung 811 der ersten Elektrode 610 angeordnet ist. Allerdings ist die Struktur des Transistors Tr gemäß Ausführungsformen der Offenbarung darauf nicht beschränkt.
  • Zum Beispiel kann der erste Isolierfilm 620 einen Abschnitt der Vertiefung 811 der ersten Elektrode 610 nicht überlappen.
  • Mit anderen Worten, der ersten Isolierfilm 620 kann so angeordnet sein, dass er einen Abschnitt der oberen Oberfläche der ersten Elektrode 610 in einem Bereich, der die Vertiefung 811 der ersten Elektrode 610 überlappt, freilegt.
  • Eine aktive Schicht 630 kann auf dem ersten Isolierfilm 620 und auf der ersten Elektrode 610 angeordnet sein.
  • Die aktive Schicht 630 kann einen ersten Bereich 631, einen zweiten Bereich 632 und einen dritten Bereich 633 enthalten.
  • Die aktive Schicht 630 kann eine Struktur aufweisen, die die Vertiefung 811 der ersten Elektrode 610 bedeckt. Mit anderen Worten, die aktive Schicht 630 kann die gesamte Vertiefung 811 der ersten Elektrode 610 überlappen und kann außerdem in einem umgebenden Bereich der Vertiefung 811 der ersten Elektrode 610 angeordnet sein.
  • Dementsprechend kann die aktive Schicht 630 in der Weise gebildet sein, dass sie wegen der Vertiefung 811 der ersten Elektrode 610 wenigstens eine Stufe aufweist.
  • Der erste Bereich 631 und der zweite Bereich 632 der aktiven Schicht 630 können mit dem ersten Isolierfilm 620 in Kontakt stehen.
  • Ein Abschnitt des dritten Bereichs 633 der aktiven Schicht 630 kann mit der oberen Oberfläche der ersten Elektrode 610 in der Vertiefung 811 der ersten Elektrode 610 in Kontakt stehen. Der verbleibende Abschnitt des dritten Bereichs 633 kann mit einem Abschnitt der oberen Oberfläche des ersten Isolierfilms 620 in Kontakt stehen. Zum Beispiel kann der verbleibende Abschnitt des dritten Bereichs 633 mit der Oberfläche des ersten Isolierfilms 620, der in einem Bereich angeordnet ist, der die Vertiefung 811 der ersten Elektrode 610 nicht überlappt, in Kontakt stehen und kann er außerdem mit der Oberfläche des ersten Isolierfilms 620, der in dem Bereich angeordnet ist, der der Vertiefung 811 der ersten Elektrode 610 entspricht, in Kontakt stehen.
  • Auf der aktiven Schicht 630 kann ein zweiter Isolierfilm 640 angeordnet sein.
  • Auf dem zweiten Isolierfilm 640 kann eine Gate-Elektrode 650 angeordnet sein.
  • Die Gate-Elektrode 650 kann einen Abschnitt sowohl der ersten Elektrode 610 als auch der aktiven Schicht 630 überlappen.
  • Ein Abschnitt der Gate-Elektrode 650 kann die gesamte Vertiefung 811 der ersten Elektrode 610 überlappen.
  • Die Gate-Elektrode 650 kann einen Abschnitt der aktiven Schicht 630 in einem Bereich, der die Vertiefung 811 der ersten Elektrode 610 nicht überlappt, nicht überlappen. Zum Beispiel kann die Gate-Elektrode 650 sowohl den ersten Bereich 631 als auch den zweiten Bereich 632 der aktiven Schicht 630 nicht überlappen.
  • Auf der Gate-Elektrode 650 kann ein dritter Isolierfilm 660 angeordnet sein.
  • Die zweite Elektrode 670 und die dritte Elektrode 680 des Transistors Tr können voneinander beabstandet und auf dem dritten Isolierfilm 660 angeordnet sein.
  • Wie in 8 gezeigt ist, können die Widerstandswerte des ersten Bereichs 631 und des zweiten Bereichs 632 der aktiven Schicht 630 niedriger als der Widerstandswert des dritten Bereichs 633 der aktiven Schicht 630 sein, wenn der Transistor Tr in einem AUS-Zustand ist (wenn keine Gate-Vorspannung angelegt ist).
  • Wie in 9 gezeigt ist, können in der aktiven Schicht 630 Kanalbereiche 731 und 732 mit einer niedrigeren Ladungsträgerkonzentration als andere Bereiche vorgesehen sein, wenn der Transistor Tr in einem EIN-Zustand ist (wenn eine Gate-Vorspannung angelegt ist).
  • Wenn der Transistor Tr in einem EIN-Zustand ist, kann der dritte Bereich 633 der aktiven Schicht 630 den ersten Kanalbereich 731, den zweiten Kanalbereich 732 und einen Verbindungsabschnitt 733 enthalten.
  • Anhand von 9 kann der erste Kanalbereich 731 von dem ersten Bereich 631 der aktiven Schicht 630 ausgehen und auf einem Abschnitt der oberen Oberfläche des ersten Isolierfilms 620 angeordnet sein und in einem Bereich, der einem Abschnitt der Seitenfläche der Vertiefung 811 der ersten Elektrode 610 entspricht, angeordnet sein und bis zu einem Abschnitt der oberen Oberfläche der ersten Elektrode 610, der die Vertiefung 811 überlappt, angeordnet sein.
  • Der zweite Kanalbereich 732 kann von dem zweiten Bereich 632 der aktiven Schicht 630 ausgehen und auf einem Abschnitt der oberen Oberfläche des ersten Isolierfilms 620 angeordnet sein und kann in einem Bereich, der einem Abschnitt der Seitenfläche der Vertiefung 811 der ersten Elektrode 610 entspricht, angeordnet sein und kann bis zu einem Abschnitt der oberen Oberfläche der ersten Elektrode 610, der die Vertiefung 811 überlappt, angeordnet sein.
  • Der Verbindungsabschnitt 733 des dritten Bereichs 633 kann mit der oberen Oberfläche der ersten Elektrode 610 in der Vertiefung 811 der ersten Elektrode 610 in Kontakt stehen und kann zwischen dem ersten Kanalbereich 731 und den zweiten Kanalbereichen 732 angeordnet sein.
  • Der erste Kanalbereich 731 und der zweite Kanalbereich 732 können in Bezug auf den Verbindungsabschnitt 733 des dritten Bereichs 633 symmetrisch angeordnet sein.
  • Anhand von 8 und 9 bildet der erste Kanalbereich 731 in Bezug auf die obere Oberfläche USS des Substrats 600 einen Winkel α'. Genauer bildet gemäß dieser Ausführungsform, in der eine erste Elektrode 610 mit einer Vertiefung 811 vorhanden ist, eine untere Oberfläche BS des ersten Kanalbereichs 731 in Bezug auf eine obere Oberfläche USR der ersten Elektrode 610 in der Vertiefung 811 einen Winkel α'. Ähnlich bildet der zweite Kanalbereich 732 in Bezug auf die obere Oberfläche USS des Substrats 600 einen Winkel β'. Genauer bildet gemäß dieser Ausführungsform eine untere Oberfläche des zweiten Kanalbereichs 732 in Bezug auf die obere Oberfläche USR der ersten Elektrode 610 in der Vertiefung 811 einen Winkel β'. Wie oben beschrieben ist, sind die Winkel α' und β' größer als 0° und kleiner als 180°. Gemäß einigen Ausführungsformen ist der Winkel α' des ersten Kanalbereichs 731 gleich dem Winkel β' des zweiten Kanalbereichs 732. Gemäß anderen Ausführungsformen kann der Winkel α' des ersten Kanalbereichs 731 von dem Winkel β' des zweiten Kanalbereichs 732 verschieden sein. Gemäß einigen Ausführungsformen, in denen in der ersten Elektrode 610 eine Vertiefung vorhanden ist, kann der Winkel α' größer als der Winkel α (siehe 6 und 7) sein. Ähnlich kann der Winkel β' größer als der Winkel β (siehe 6 und 7) sein.
  • Gemäß einer Ausführungsform, wie sie in 8 gezeigt ist, ist eine Breite WR des Vertiefungsabschnitts 811 größer als eine Breite WA des Lochs 621 (z. B. des Bereichs, wo das Loch 621 die Oberflächen der ersten Elektrode 610 freilegt).
  • Gemäß einer Ausführungsform enthalten die nachfolgenden Schichten, die auf dem vertieften Abschnitt 811 abgelagert sind, wegen des Vertiefungsabschnitts 811 der ersten Elektrode 610 an entsprechenden Orten der jeweiligen Schichten (z. B. 640, 650, 660) ebenfalls einen vertieften Abschnitt.
  • In 9 kann die Länge sowohl des ersten als auch des zweiten Kanalbereichs 731 und 732 proportional zu der Höhe der Vertiefung 811 der ersten Elektrode 610, wo die aktive Schicht 630 angeordnet ist, sein.
  • Mit anderen Worten, es ist möglich, die Länge sowohl des ersten als auch des zweiten Kanalbereichs 731 und 732 durch Einstellen der Höhe der Vertiefung 811 der ersten Elektrode 610 einzustellen.
  • Wie in den beiden 8 und 9 gezeigt ist, enthält die erste Elektrode 610 eine oberste Oberfläche oder obere Oberfläche, die mit dem ersten Isolierfilm 620 in Kontakt steht und im zugewandt ist. Anders als in den in 6 und 7 gezeigten Ausführungsformen enthält die erste Elektrode 610 den Vertiefungsabschnitt 811. Dementsprechend weist die obere Oberfläche der ersten Elektrode 610 wenigstens drei Teile oder Abschnitte auf. Die erste Elektrode 610 enthält in dem Vertiefungsabschnitt 811 eine oberste Oberfläche USE, die über einer obersten Oberfläche USR ist. Außerdem enthält die erste Elektrode 610 zwischen der obersten Oberfläche USE der ersten Elektrode 610 und der obersten Oberfläche USR der ersten Elektrode 610 in dem Vertiefungsabschnitt 811 eine Neigungsfläche ISE.
  • Obwohl in Verbindung mit 6 bis 9 eine Konfiguration beschrieben worden ist, in der die aktive Schicht 630 ein Oxidhalbleiter ist, sind Ausführungsformen der Offenbarung darauf nicht beschränkt.
  • Zum Beispiel kann der Transistor Tr ein CMOS-Transistor sein.
  • Dies ist im Folgenden anhand von 10 und 11 beschrieben.
  • 10 und 11 sind Ansichten, die eine Struktur eines Transistors darstellen, der ein Transistor aus polykristallinem Silicium ist.
  • 10 und 11 sind Querschnittsansichten entlang der Linie A-B aus 2B.
  • Im Wesentlich dieselben Konfigurationen und Wirkungen wie die oben beschriebenen sind im Folgenden nicht wiederholt beschrieben.
  • Anhand von 10 und 11 kann auf dem Substrat 600 eine erste Elektrode 610 angeordnet sein. Auf dem Substrat 600 und auf der ersten Elektrode 610 kann ein erster Isolierfilm 620 mit wenigstens einem Loch 621, das einen Abschnitt einer oberen Oberfläche der ersten Elektrode 610 freilegt, angeordnet sein.
  • Auf dem ersten Isolierfilm 620 und auf der ersten Elektrode 610 kann eine aktive Schicht 630 angeordnet sein.
  • Die aktive Schicht 630 kann eine erste aktive Schicht 1031 und eine zweite aktive Schicht 1032 enthalten.
  • Die erste und die zweite aktive Schicht 1031 und 1032 können aus Polysilicium gebildet sein, wobei Ausführungsformen der Offenbarung darauf aber nicht beschränkt sind.
  • Anhand von 10 kann die erste aktive Schicht 1031 einen ersten Abschnitt 1031a und einen zweiten Abschnitt 1032a, die voneinander beabstandet sind, enthalten und kann sie einen dritten Abschnitt 1033a, der zwischen dem ersten Abschnitt 1031a und dem zweiten Abschnitt 1032a positioniert ist, enthalten.
  • Anhand von 10 kann der erste Abschnitt 1031a der ersten aktiven Schicht 1031 ein Bereich sein, wo N+-Störstellenionen implantiert sind. Der zweite Abschnitt 1032a und der dritte Abschnitt 1033a der ersten aktiven Schicht 1031 können Bereiche sein, in denen keine Ionen implantiert sind.
  • Die Struktur der ersten aktiven Schicht 1031 gemäß Ausführungsformen der Offenbarung ist darauf nicht beschränkt und in den zweiten Abschnitt 1032a können ebenfalls Ionen implantiert sein.
  • Der dritte Abschnitt 1033a der ersten aktiven Schicht 1031 kann ein Kanalbereich sein, durch den sich Ladungsträger bewegen, wenn der Transistor Tr in einem EIN-Zustand ist. Der dritte Abschnitt 1033a kann einen Abschnitt, der auf einem Bereich angeordnet ist, der das Loch 621 des ersten Isolierfilms 620 nicht überlappt, einen Abschnitt, der auf einem Bereich angeordnet ist, der die Seitenfläche des ersten Lochs 621 des ersten Isolierfilms 620 überlappt, und einen Abschnitt, der auf der oberen Oberfläche der ersten Elektrode 610 in dem Loch 621 des ersten Isolierfilms 620 angeordnet ist, enthalten.
  • Wenn der Transistor Tr in einem EIN-Zustand ist, können sich Ladungsträger des ersten Abschnitts 1031a von dem dritten Abschnitt 1033a durch den Kontaktbereich zwischen dem dritten Abschnitt 1033a und der ersten Elektrode 610 zu der ersten Elektrode 610 bewegen.
  • Anhand von 10 kann die zweite aktive Schicht 1032 ferner einen vierten Abschnitt 1031b und einen fünften Abschnitt 1032b, die voneinander beabstandet sind, und einen sechsten Abschnitt 1033b, der zwischen dem vierten Abschnitt 1031b und dem fünften Abschnitt 1032b positioniert ist, enthalten.
  • Anhand von 10 kann der vierte Abschnitt 1031b der zweiten aktiven Schicht 1032 einen Bereich enthalten, wo P+-Störstellenionen implantiert sind. Der fünfte Abschnitt 1032b und der sechste Abschnitt 1033b der zweiten aktiven Schicht 1032 können Bereiche sein, wo keine Ionen implantiert sind.
  • Die Struktur der zweiten aktiven Schicht 1032 gemäß Ausführungsformen der Offenbarung ist darauf nicht beschränkt und in den fünften Abschnitt 1032b können ebenfalls Ionen implantiert sein.
  • Der sechste Abschnitt 1033b der zweiten aktiven Schicht 1032 kann ein Kanalbereich sein, durch den sich Ladungsträger bewegen, wenn der Transistor Tr in einem EIN-Zustand ist. Der sechste Abschnitt 1033b kann einen Abschnitt, der auf einem Bereich angeordnet ist, der das Loch 621 des ersten Isolierfilms 620 nicht überlappt, einen Abschnitt, der auf einem Bereich angeordnet ist, der die Seitenfläche des Lochs 621 des ersten Isolierfilms 620 überlappt, und einen Abschnitt, der auf der oberen Oberfläche der ersten Elektrode 610 in dem Loch 621 des ersten Isolierfilms 620 angeordnet ist, enthalten.
  • Der Kanalbereich sowohl der ersten aktiven Schicht 1031 als auch der der zweiten aktiven Schicht 1032 kann eine Länge aufweisen, die die Summe der Länge des Abschnitts, der auf dem Bereich angeordnet ist, der das Loch 621 des ersten Isolierfilms 620 nicht überlappt, der Länge des Abschnitts, der auf dem Bereich angeordnet ist, der die Seitenfläche des Lochs 621 des ersten Isolierfilms 620 überlappt, und der Länge des Abschnitts, der auf der ersten Elektrode 610 in dem Loch 621 des ersten Isolierfilms 620 angeordnet ist, ist.
  • Wenn der Transistor Tr in einem EIN-Zustand ist, können sich Ladungsträger des vierten Abschnitts 1031b von dem sechsten Abschnitt 1033b durch den Kontaktbereich zwischen dem sechsten Abschnitt 1033b und der ersten Elektrode 610 zu der ersten Elektrode 610 bewegen.
  • Mit anderen Worten, der Kanalbereich sowohl der ersten als auch der zweiten aktiven Schicht 1031 und 1032 kann durch die Höhe des ersten Isolierfilms 620 eingestellt werden.
  • Anhand von 10 können ein Abschnitt der ersten aktiven Schicht 1031 und ein Abschnitt der zweiten aktiven Schicht 1032 in dem Loch 621 des ersten Isolierfilms 620 überlappen.
  • Zum Beispiel können ein Abschnitt des zweiten Abschnitts 1032a der ersten aktiven Schicht 1031 und ein Abschnitt des fünften Abschnitts 1032b der zweiten aktiven Schicht 1032 überlappen.
  • Wie oben beschrieben wurde, kann der durch den Transistor Tr belegte Bereich verringert sein, wodurch der Grad der Vorrichtungsintegration erhöht ist, da ein Abschnitt der ersten aktiven Schichten 1031 und ein Abschied der zweiten aktiven Schichten 1032 überlappend angeordnet sind.
  • Auf der ersten und auf der zweiten aktiven Schicht 1031 und 1032 kann der zweite Isolierfilm 640 angeordnet sein.
  • Auf dem zweiten Isolierfilm 640 kann eine Gate-Elektrode 650 angeordnet sein.
  • In der Gate-Elektrode 650 können der erste Abschnitt 1031a der ersten aktiven Schicht 1031 und der vierte Abschnitt 1031b der zweiten aktiven Schicht 1032 die Gate-Elektrode nicht überlappen.
  • Auf der Gate-Elektrode 650 kann ein dritter Isolierfilm 660 angeordnet sein.
  • Eine zweite Elektrode 670 und eine dritte Elektrode 680 des Transistors Tr können voneinander beabstandet und auf dem dritten Isolierfilm 770 angeordnet sein.
  • Die zweite Elektrode 670 kann mit dem ersten Abschnitt 1031a der ersten aktiven Schicht 1031 oder mit dem vierten Abschnitt 1031b der zweiten aktiven Schicht 1032 elektrisch verbunden sein und die dritte Elektrode 680 kann mit dem anderen elektrisch verbunden sein.
  • Anhand von 10 kann die Gate-Elektrode 650 des Transistors Tr mit einer Eingangsleitung Vin verbunden sein, die mit einem externen Eingangsanschluss verbunden ist, und können die zweite und die dritte Elektrode 670 und 86, die Drain-Elektroden sind, mit unterschiedlichen Ausgangsleitungen Vout, die mit externen Ausgangsanschlüssen verbunden sind, verbunden sein. Ferner kann die erste Elektrode 610, die die Source-Elektrode ist, die mit der ersten und mit der zweiten aktiven Schicht 1031 und 1302 elektrisch verbunden ist, mit der Masse EVSS verbunden sein.
  • Obwohl 10 eine Struktur darstellt, in der die zweite aktive Schicht 1032 auf einem Abschnitt der ersten aktiven Schicht 1031 in dem Loch 621 des ersten Isolierfilms 620 angeordnet ist, sind Ausführungsformen der Offenbarung darauf nicht beschränkt.
  • Wie in 11 dargestellt ist, kann die erste aktive Schicht 1031 auf einem Abschnitt der zweiten aktiven Schicht 1032 angeordnet sein.
  • Somit kann ein Transistor Tr die erste aktive Schicht 1031 von NMOS und die zweite aktive Schicht 1032 von PMOS enthalten und kann er eine Source-Elektrode, eine Gate-Elektrode und zwei Drain-Elektroden enthalten. Dementsprechend ist es möglich, unter Verwendung verschiedener Typen aktiver Schichten (z. B. P-Typ und N-Typ) einen Transistor mit vertikaler Struktur mit einer Komplementär-Metalloxidhalbleiter-Struktur (CMOS-Struktur) zu implementieren.
  • Ein derartiger Transistor Tr mit vertikaler Struktur kann auf die Tafel PNL angewendet werden, die eine elektronische Vorrichtung ist, und der in 6 bis 11 gezeigte Transistor Tr mit vertikaler Struktur kann in dem Subpixel SP des aktiven Bereichs angeordnet sein und kann mit der Pixelelektrode verbunden sein.
  • Dies ist im Folgenden anhand von 12 beschrieben.
  • 12 ist eine Ansicht, die einen Transistor mit vertikaler Struktur, der mit einer Pixelelektrode verbunden ist, wenn der Transistor mit vertikaler Struktur in einem Subpixel angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt.
  • Anhand von 12 kann es unter den in dem Subpixel SP in dem aktiven Bereich A/A angeordneten vertikalen Transistoren Tr einen Transistor DRT geben, in dem die erste Elektrode 610 mit der Pixelelektrode 1211 elektrisch verbunden sein sollte.
  • Es kann eine Passivierungsschicht 1210 angeordnet sein, während sie die Gate-Elektrode 650 des Transistors Tr bedeckt. Obwohl 12 zur Zweckmäßigkeit der Beschreibung eine Konfiguration darstellt, in der die Passivierungsschicht 1210 auf der Gate-Elektrode 650 angeordnet ist, sind Ausführungsformen der Offenbarung darauf nicht beschränkt und können zwischen der Gate-Elektrode 650 und der Passivierungsschicht 1210 andere Komponenten wie etwa ein weiterer Isolierfilm hinzugefügt werden.
  • Die Pixelelektrode 1211 kann auf der Passivierungsschicht 1210 positioniert sein. Die Pixelelektrode 1211 kann durch ein Loch in der Passivierungsschicht 1210 mit der ersten Elektrode 610 verbunden sein. Die erste Elektrode 610 kann die Source-Elektrode sein, wobei Ausführungsformen der Offenbarung darauf aber nicht beschränkt sind.
  • Zum Beispiel kann die Pixelelektrode 1211 ebenfalls mit der Drain-Elektrode verbunden sein.
  • Obwohl 12 eine Konfiguration darstellt, in der der Transistor Tr der Offenbarung in dem aktiven Bereich A/A angeordnet ist, kann der Transistor Tr gemäß Ausführungsformen der Offenbarung in dem nichtaktiven Bereich angeordnet sein, der der Außenbereich der Tafel PNL ist.
  • Da der durch den Transistor Tr mit vertikaler Struktur belegte Bereich kleiner als der durch den Transistor Tr mit horizontaler Struktur belegte Bereich ist, kann der nichtaktive Bereich (auch als ein Einfassungsbereich bezeichnet) verringert sein, wenn der Transistor TR gemäß Ausführungsformen der Offenbarung in dem nichtaktiven Bereich angeordnet ist.
  • Ferner kann der Transistor Tr Hochstromeigenschaften aufweisen, obwohl er in einem kleinen Bereich angeordnet ist, da ein Transistor Tr zwei Kanalbereiche aufweist.
  • Ferner kann der Transistor Tr gemäß Ausführungsformen der Offenbarung Ein-Strom-Eigenschaften aufweisen, da die aktive Schicht 630 einen kurzen Kanal aufweist. Ferner kann durch Einstellen der Dicke (oder Höhe) des ersten Isolierfilms 620, der den Kanalbereich überlappt, oder der Dicke (oder Höhe) der ersten Elektrode 610 in der Weise, dass sie nur in einem Abschnitt größer ist, der S-Koeffizient erhöht sein, was es ermöglicht, den verfügbaren Datenspannungsbereich zu erhöhen.
  • Mit anderen Worten, der Transistor Tr gemäß Ausführungsformen der Offenbarung kann Hochstromeigenschaften aufweisen, während er den S-Koeffizienten geeignet erhöht.
  • Wie in 13 dargestellt ist, kann der Transistor Tr gemäß Ausführungsformen der Offenbarung mit der organischen Leuchtdiode verbunden sein.
  • 13 ist eine Ansicht, die einen Transistor mit vertikaler Struktur, der mit einer organischen Leuchtdiode verbunden ist, wenn der Transistor mit vertikaler Struktur in einem Subpixel angeordnet ist, gemäß Ausführungsformen der Offenbarung darstellt.
  • Anhand von 13 kann die Anodenelektrode 301 der organischen Leuchtdiode auf der Passivierungsschicht 1210 angeordnet sein.
  • Auf einem Abschnitt der Passivierungsschicht 1210 und der Anodenelektrode 301 kann eine Bank 1300 angeordnet sein.
  • Die organische Schicht 302 der organischen Leuchtdiode kann auf der Bank 1300 und auf der Anodenelektrode 301 angeordnet sein. Die Katodenelektrode 303 kann auf der organischen Schicht 302 angeordnet sein.
  • Die erste Elektrode 610 des Transistors Tr gemäß Ausführungsformen der Offenbarung kann mit der auf der Passivierungsschicht 1210 angeordneten Anodenelektrode 301 der organischen Leuchtdiode elektrisch verbunden sein.
  • Obwohl 12 und 13 eine Struktur darstellen, in der der Transistor Tr gemäß Ausführungsformen der Offenbarung in einem Subpixel verwendet ist, sind Ausführungsformen der Offenbarung darauf nicht beschränkt.
  • 14 ist eine Ansicht, die eine Struktur darstellt, in der ein Transistor gemäß Ausführungsformen der Offenbarung auf zwei Subpixel angewendet ist.
  • Anhand von 14 kann die erste Pixelelektrode 1411 mit der zweiten Elektrode 670 des Transistors Tr elektrisch verbunden sein und kann die zweite Pixelelektrode 1412, die von der ersten Pixelelektrode 1411 beabstandet ist, mit der dritten Elektrode 680 elektrisch verbunden sein.
  • Mit anderen Worten, da die Pixelelektroden in unterschiedlichen Subpixeln einen Transistor (z. B. Ansteuertransistor) gemeinsam nutzen, kann die Struktur der elektronischen Vorrichtung vereinfacht sein.
  • Obwohl sich die vorstehende Beschreibung hauptsächlich auf eine Struktur konzentriert, in der der Transistor gemäß Ausführungsformen der Offenbarung ein Ansteuertransistor ist, kann der Transistor gemäß Ausführungsformen der Offenbarung ebenfalls für andere in der elektronischen Vorrichtung enthaltene Transistoren verwendet werden.
  • Wenn der Transistor als ein anderer Transistor als ein Ansteuertransistor verwendet wird, können an die zweite und an die dritte Elektrode 670 und 680 andere Signale angelegt werden.
  • Im Folgenden ist anhand von 15 ein Vergleich zwischen dem S-Koeffizienten (SS) eines Transistors Tr und seines entsprechenden Strominkrements gemäß Ausführungsformen der Offenbarung und dem S-Koeffizienten (SS) eines Transistors Tr und seines entsprechenden Strominkrements gemäß einem Vergleichsbeispiel beschrieben.
  • 15 ist eine Ansicht, die einen Vergleich zwischen dem S-Koeffizienten (SS) eines Transistors Tr und seines entsprechenden Strominkrements gemäß Ausführungsformen der Offenbarung und dem S-Koeffizienten (SS) eines Transistors Tr und seines entsprechenden Strominkrements gemäß einem Vergleichsbeispiel darstellt.
  • Anhand von 15 kann das Vergleichsbeispiel 1 eine Struktur aufweisen, in der die Dicke des unter der aktiven Schicht des normalen Transistors mit koplanar Struktur angeordnetem Isolierfilms 500 Ä ist und kann ein Vergleichsbeispiel 2 eine Struktur aufweisen, in der die Dicke des unter der aktiven Schicht des normalen Transistors mit koplanar Struktur angeordneten Isolierfilms 4000 Ä ist.
  • Die Ausführungsform 1 kann eine Struktur aufweisen, in der die Dicke des unter der aktiven Schicht 630 des Transistors gemäß Ausführungsformen der Offenbarung angeordneten ersten Isolierfilms 620 500 Å ist und die Ausführungsform 2 kann eine Struktur aufweisen, in der die Dicke des unter der aktiven Schicht 630 des Transistors gemäß Ausführungsformen der Offenbarung angeordneten ersten Isolierfilms 620 4000 Ä ist.
  • Der SS-Wert und das Strominkrement aus 15 können über Stromwertdaten gemäß der Gate-Spannung jedes Transistors hergeleitet werden.
  • Anhand von 15 ist der SS-Wert des Transistors gemäß dem Vergleichsbeispiel 1 hoch, ist aber das Strominkrement im Vergleich mit den Transistoren gemäß dem Vergleichsbeispiel 1, der Ausführungsform 1 und der Ausführungsform 2 sehr niedrig.
  • Der SS-Wert des Transistors gemäß dem Vergleichsbeispiel 2 ist im Vergleich zu dem des Vergleichsbeispiels 1 niedrig und das Strominkrement kann im Vergleich zu jenen der Transistoren gemäß der Ausführungsform 1 und der Ausführungsform 2 sehr niedrig sein.
  • Im Gegensatz dazu können die Transistoren gemäß der Ausführungsform 1 und Ausführungsform 2 einen höheren SS-Wert als der Transistor gemäß dem Vergleichsbeispiel 1 und ein höheres Strominkrement als die Transistoren gemäß dem Vergleichsbeispiel 1 und dem Vergleichsbeispiel 2 aufweisen.
  • Mit anderen Worten, die Transistoren gemäß den Ausführungsformen 1 und 2 können einen hohen SS-Wert und ein hohes Strominkrement aufweisen.
  • Gemäß Ausführungsformen der Offenbarung können ein Dünnfilmtransistoranordnungssubstrat, das einen Transistor mit vertikaler Struktur enthält, der in der Lage ist, einen kurzen Kanal und eine Integration zu implementieren, und eine elektronische Vorrichtung, die es enthält, geschaffen werden.
  • Gemäß Ausführungsformen der Offenbarung können ein Dünnfilmtransistoranordnungssubstrat, das einen verringerten Bereich belegt und mit verbesserten Stromeigenschaften, und eine elektronische Vorrichtung, die es enthält, geschaffen werden.
  • Gemäß Ausführungsformen der Offenbarung können ein Dünnfilmtransistoranordnungssubstrat, das einen Transistor mit vertikaler Struktur enthält, der zur Elementminiaturisierung und zu einem kurzen Kanal sowie verbessertem Verarbeitungskomfort fähig ist, und eine elektronische Vorrichtung, die es enthält, geschaffen werden.
  • Die oben beschriebenen Ausführungsformen sind ledig Beispiele und der Durchschnittsfachmann auf dem Gebiet wird würdigen, dass daran verschiedene Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen. Dementsprechend dienen die hier dargelegten Ausführungsformen zu Veranschaulichungszwecken, aber nicht dazu, den Schutzumfang der vorliegenden Offenbarung zu beschränken, und es sollte gewürdigt werden, dass der Schutzumfang der vorliegenden Offenbarung nicht durch die Ausführungsformen beschränkt ist. Der Schutzumfang der vorliegenden Offenbarung soll durch die folgenden Ansprüche ausgelegt werden und alle technischen Ideen innerhalb deren Entsprechungen sind als zu dem Schutzumfang der vorliegenden Offenbarung gehörend zu interpretieren.
  • Die verschiedenen oben beschriebenen Ausführungsformen können kombiniert werden, um weitere Ausführungsformen zu schaffen. Alle US-Patente, US-Patentanmeldungsveröffentlichungen, US-Patentanmeldungen, ausländischen Patente, ausländischen Patentanmeldungen und Nicht-Patent-Veröffentlichungen, auf die diese Patentschrift Bezug nimmt und/oder die in dem Anmeldedatenblatt aufgeführt sind, sind hier in ihrer Gesamtheit durch Literaturhinweis mit eingefügt. Aspekte der Ausführungsformen können nach Bedarf geändert werden, um Konzepte der verschiedenen Patente, Anmeldungen und Veröffentlichungen zu nutzen, um nochmals weitere Ausführungsformen zu schaffen.
  • Diese und weitere Änderungen können an den Ausführungsformen im Licht der oben ausführlich beschriebenen Beschreibung vorgenommen werden. Allgemein sind die in den folgenden Ansprüchen verwendeten Begriffe nicht so auszulegen, dass sie die Ansprüche auf die in der Beschreibung und in den Ansprüchen offenbarten spezifischen Ausführungsformen beschränken, sondern sind sie so auszulegen, dass sie alle möglichen Ausführungsformen zusammen mit dem vollen Schutzumfang von Entsprechungen, zu denen diese Ansprüche berechtigen, enthalten. Dementsprechend sind die Ansprüche nicht durch die Offenbarung beschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020210194693 [0001]

Claims (23)

  1. Elektronische Vorrichtung, die umfasst: eine Tafel (PNL), die wenigstens einen Dünnfilmtransistor (Tr) enthält; und eine Ansteuerschaltung (GDC) zum Ansteuern der Tafel (PNL), wobei die Tafel enthält: ein Substrat (600); eine erste Elektrode (610), die auf dem Substrat (600) angeordnet ist; einen ersten Isolierfilm (620), der auf der ersten Elektrode (610) angeordnet ist; ein Loch (621) in dem ersten Isolierfilm (621), wobei das Loch (621) einen Abschnitt der ersten Elektrode (610) freilegt; eine aktive Schicht (630), die auf und in Kontakt mit einem Abschnitt des ersten Isolierfilms (620) und mit dem freiliegenden Abschnitt der ersten Elektrode (610) angeordnet ist; einen zweiten Isolierfilm (640), der auf der aktiven Schicht (630) angeordnet ist; eine Gate-Elektrode (650), die auf dem zweiten Isolierfilm (640) angeordnet ist; einen dritten Isolierfilm (660), der auf der Gate-Elektrode (650) angeordnet ist; und eine zweite Elektrode (670) und eine dritte Elektrode (680), die auf dem dritten Isolierfilm (660) angeordnet sind, wobei die zweite Elektrode (670) und die dritte Elektrode (680) voneinander beabstandet und mit der aktiven Schicht (630) elektrisch verbunden sind, wobei die aktive Schicht (630) einen ersten Kanalbereich (731) und einen zweiten Kanalbereich (732), die voneinander beabstandet sind, enthält, und wobei der erste Kanalbereich (731) bzw. der zweite Kanalbereich (732) einen Bereich enthalten, der auf einer Seitenfläche des ersten Isolierfilms (620), der das Loch (621) definiert, positioniert ist.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei die aktive Schicht (630) ein Oxidhalbleiter ist.
  3. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die aktive Schicht (630) enthält: einen ersten Bereich (631) und einen zweiten Bereich (632), die auf dem ersten Isolierfilm (620) angeordnet und voneinander beabstandet sind; und einen dritten Bereich (633) zwischen dem ersten Bereich (631) und dem zweiten Bereich (632), wobei der dritte Bereich (633) auf dem ersten Isolierfilm (620), auf der Seitenfläche des ersten Isolierfilms (620) und auf der ersten Elektrode (610) in dem Loch (621) angeordnet ist.
  4. Elektronische Vorrichtung nach Anspruch 3, wobei die Gate-Elektrode (650) den dritten Bereich (633) der aktiven Schicht (630) in einer Richtung senkrecht zu dem Substrat (600) überlappt.
  5. Elektronische Vorrichtung nach Anspruch 3 oder 4, wobei die zweite Elektrode (670) mit dem ersten Bereich (631) der aktiven Schicht (630) in Kontakt steht und die dritte Elektrode (680) mit dem zweiten Bereich (632) der aktiven Schicht (630) in Kontakt steht.
  6. Elektronische Vorrichtung nach Anspruch 3, 4 oder 5, wobei der dritte Bereich (633) den ersten Kanalbereich (731) und den zweiten Kanalbereich (733) enthält.
  7. Elektronische Vorrichtung nach Anspruch 6, wobei der erste Kanalbereich (731) von dem ersten Bereich (631) der aktiven Schicht (630) in das Loch (621) verläuft und auf dem ersten Isolierfilm (620), auf der Seitenfläche des ersten Isolierfilms (620) und auf dem freiliegenden Abschnitt der ersten Elektrode (610) in dem Loch (621) angeordnet ist; und/oder wobei der zweite Kanalbereich (732) von dem zweiten Bereich (632) der aktiven Schicht (630) in das Loch (621) verläuft und auf dem ersten Isolierfilm (620), auf der Seitenfläche des ersten Isolierfilms (620) und auf dem freiliegenden Abschnitt der ersten Elektrode (610) in dem Loch (621) angeordnet ist.
  8. Elektronische Vorrichtung nach Anspruch 6 oder 7, wobei der dritte Bereich (633) einen Verbindungsabschnitt (733) enthält, der den ersten Kanalbereich (731) und den zweiten Kanalbereich (732) verbindet, und wobei ein Widerstandswert des Verbindungsabschnitts (733) höher als ein Widerstandswert des ersten Kanalbereichs (731) und des zweiten Kanalbereichs (732) ist.
  9. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Elektrode (610) wenigstens eine Vertiefung (811) enthält, und wobei das Loch (621) des ersten Isolierfilms (620) innerhalb der Vertiefung (811) angeordnet ist.
  10. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die aktive Schicht (630) eine erste aktive Schicht (1031), die auf einem Abschnitt des ersten Isolierfilms (620) und auf einem ersten Abschnitt des Lochs (621) angeordnet ist, und eine zweite aktive Schicht (1032), die auf einem anderen Abschnitt des ersten Isolierfilms (620) und auf einem verbleibenden zweiten Abschnitt des Lochs (621) angeordnet ist, enthält.
  11. Elektronische Vorrichtung nach Anspruch 10, wobei die erste aktive Schicht (1031) enthält: einen ersten Abschnitt (1031a), in dem N+-Störstellenionen implantiert sind; einen zweiten Abschnitt (1032a), der von dem ersten Abschnitt (1031a) beabstandet ist und der auf dem freiliegenden Abschnitt der ersten Elektrode (610) in dem Loch (621) des ersten Isolierfilms (620) angeordnet ist; und einen dritten Abschnitt (1033a) zwischen dem ersten Abschnitt (1031a) und dem zweiten Abschnitt (1032a), wobei der dritte Abschnitt (1033a) einen Abschnitt, der auf dem ersten Isolierfilm (620) angeordnet ist, einen Abschnitt, der auf einer Seitenfläche des ersten Isolierfilms (620) angeordnet ist, und einen Abschnitt, der auf der ersten Elektrode (610), die in dem Loch (621) des ersten Isolierfilms (620) freiliegt, angeordnet ist, enthält.
  12. Elektronische Vorrichtung nach Anspruch 11, wobei der dritte Abschnitt (1033a) der ersten aktiven Schicht (1031) ein Kanalbereich der ersten aktiven Schicht (1031) ist, und/oder wobei eine Länge des dritten Abschnitts (1033a) zu einer Höhe des Lochs (621) des ersten Isolierfilms (620) direkt proportional ist.
  13. Elektronische Vorrichtung nach Anspruch 10, 11 oder 12, wobei die zweite aktive Schicht (1032) enthält: einen vierten Abschnitt (1031b), in dem P+-Störstellenionen implantiert sind; einen fünften Abschnitt (1032b), der von dem vierten Abschnitt (1031b) beabstandet und auf dem freiliegenden Abschnitt der ersten Elektrode (610) in dem Loch (621) angeordnet ist; und einen sechsten Abschnitt (1033b) zwischen dem vierten Abschnitt (1031b) und dem fünften Abschnitt (1032b), wobei der sechste Abschnitt (1033b) einen Abschnitt, der auf dem ersten Isolierfilm (620) angeordnet ist, einen Abschnitt, der auf der Seitenfläche des ersten Isolierfilms (620) angeordnet ist, und einen Abschnitt, der auf der ersten Elektrode (610) in dem Loch (621) des ersten Isolierfilms (620) angeordnet ist, enthält.
  14. Elektronische Vorrichtung nach Anspruch 12 oder 13, wobei der sechste Abschnitt (1033b) der zweiten aktiven Schicht (1032) ein Kanalbereich der zweiten aktiven Schicht (1032) ist, und/oder wobei eine Länge des sechsten Abschnitts (1033b) proportional zu einer Höhe des Lochs (621) des ersten Isolierfilms (620) ist.
  15. Elektronische Vorrichtung nach Anspruch 12, 13 oder 14, wobei ein Abschnitt der ersten aktiven Schicht (1031) in dem Loch (621) des ersten Isolierfilms (620) einen Abschnitt der zweiten aktiven Schicht (1032) überlappt.
  16. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Elektrode (610) eine Source-Elektrode ist und die zweite Elektrode (670) und die dritte Elektrode (680) Drain-Elektroden sind.
  17. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Breite der ersten Elektrode (610) größer als eine Breite der aktiven Schicht (630) ist.
  18. Dünnfilmtransistoranordnung, die umfasst: eine erste Elektrode (610); einen ersten Isolierfilm (620) auf der ersten Elektrode (610); ein Loch (621), das durch den ersten Isolierfilm (620) verläuft und die erste Elektrode (610) freilegt; eine aktive Schicht (630) auf dem ersten Isolierfilm (620) und in dem Loch (621), wobei die aktive Schicht (630) mit der ersten Elektrode (810) in dem Loch (621) in Kontakt steht; einen zweiten Isolierfilm (640) auf der aktiven Schicht (630); eine Gate-Elektrode (650) auf dem zweiten Isolierfilm (640); eine zweite Elektrode (670) auf der aktiven Schicht (630), wobei die zweite Elektrode (670) durch den zweiten Isolierfilm (640) verläuft, damit sie mit der aktiven Schicht (630) elektrisch verbunden ist; und eine dritte Elektrode (680) auf der aktiven Schicht (630), wobei die dritte Elektrode (680) von der zweiten Elektrode (670) beabstandet ist, wobei die dritte Elektrode (680) durch den zweiten Isolierfilm (640) verläuft, damit sie mit der aktiven Schicht (630) elektrisch verbunden ist.
  19. Dünnfilmtransistoranordnung nach Anspruch 18, wobei der erste Isolierfilm (620) eine erste geneigte Oberfläche, die das Loch (621) definiert, das durch den ersten Isolierfilm (620) verläuft, und eine zweite Oberfläche, die der ersten Elektrode (610) abgewandt ist, aufweist, und wobei die aktive Schicht (630) von der ersten Elektrode (610) in dem Loch (621) über die erste geneigte Oberfläche des ersten Isolierfilms (620) zu der zweiten Oberfläche des ersten Isolierfilms (620) verläuft und die zweite Oberfläche des ersten Isolierfilms (620) überlappt.
  20. Dünnfilmtransistoranordnung nach Anspruch 19, wobei die zweite Elektrode (670) und/oder die dritte Elektrode (680) mit einem Abschnitt der aktiven Schicht (630), der die zweite Oberfläche des ersten Isolierfilms (620) wenigstens teilweise überlappt, in Kontakt steht.
  21. Dünnfilmtransistoranordnung nach Anspruch 19 oder 20, wobei die erste Elektrode einen Vertiefungsabschnitt (811) enthält, und wobei eine Breite des Lochs (621), das durch den ersten Isolierfilm (610) verläuft, kleiner als eine Breite des Vertiefungsabschnitts (811) ist.
  22. Dünnfilmtransistoranordnung nach Anspruch 21, wobei die aktive Schicht (630) und/oder der zweite Isolierfilm (640) und/oder die Gate-Elektrode (650) einen vertieften Abschnitt enthalten, der dem Vertiefungsabschnitt (811) der ersten Elektrode (610) entspricht.
  23. Elektronische Vorrichtung, die umfasst: wenigstens einen Dünnfilmtransistor, wobei der wenigstens eine Dünnfilmtransistor eine Dünnfilmtransistoranordnung nach einem der Ansprüche 18 bis 22 enthält.
DE102022129401.3A 2021-12-31 2022-11-08 Dünnfilmtransistoranordnungssubstrat und elektronische vorrichtung, die es enthält Pending DE102022129401A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210194693A KR20230103659A (ko) 2021-12-31 2021-12-31 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
KR10-2021-0194693 2021-12-31

Publications (1)

Publication Number Publication Date
DE102022129401A1 true DE102022129401A1 (de) 2023-07-06

Family

ID=84818504

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022129401.3A Pending DE102022129401A1 (de) 2021-12-31 2022-11-08 Dünnfilmtransistoranordnungssubstrat und elektronische vorrichtung, die es enthält

Country Status (5)

Country Link
US (1) US20230215955A1 (de)
KR (1) KR20230103659A (de)
CN (1) CN116435308A (de)
DE (1) DE102022129401A1 (de)
GB (1) GB2614391A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2624278A (en) * 2022-11-14 2024-05-15 Lg Display Co Ltd Display panel and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916260A (en) * 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US20070254402A1 (en) * 2006-04-27 2007-11-01 Robert Rotzoll Structure and fabrication of self-aligned high-performance organic fets
JP5728852B2 (ja) * 2009-12-17 2015-06-03 日本精工株式会社 ボールねじ

Also Published As

Publication number Publication date
GB202215861D0 (en) 2022-12-07
KR20230103659A (ko) 2023-07-07
JP2023099453A (ja) 2023-07-13
GB2614391A (en) 2023-07-05
US20230215955A1 (en) 2023-07-06
CN116435308A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102014118009B4 (de) Anordnungssubstrat
DE10329088B4 (de) Flachdisplay zur Anwendung bei einem kleinen Modul
DE69926972T2 (de) Transistorschaltung, anzeigepaneel und elektronisches gerät
DE10360454B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung
DE10361006B4 (de) Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung
DE112014003894T5 (de) Displays mit Silicium- und Halbleiteroxid-Dünnfilmtransistoren
US11735638B2 (en) Thin film transistor array substrate and electronic device including the same
DE102019134179B4 (de) Anzeigevorrichtung
US11515425B2 (en) Thin film transistor array substrate and electronic device including the same
DE102022115320A1 (de) Anzeigefeld und anzeigevorrichtung
DE102018130763A1 (de) Mikroanzeigevorrichtung und integrierte Anzeigeschaltung
DE102022129401A1 (de) Dünnfilmtransistoranordnungssubstrat und elektronische vorrichtung, die es enthält
DE102020209672A1 (de) Leuchtdioden-anzeigevorrichtung
DE112020005545T5 (de) Anzeigesubstrat und Herstellungsverfahren dafür, Anzeigevorrichtung
DE112017003811B4 (de) Displayeinrichtung
DE102022129212A1 (de) Lichtemittierende Anzeigevorrichtung und Herstellungsverfahren dafür
DE112021002400T5 (de) Arraysubstrate, Anzeigefelder und Anzeigevorrichtungen davon
DE112021002392T5 (de) Arraysubstrat und Anzeigevorrichtung
DE102020128843A1 (de) Flexible Anzeigevorrichtung
DE102023129543A1 (de) Anzeigepanel und anzeigevorrichtung
US11893920B2 (en) Display device
DE102022128346A1 (de) Organic light emitting display device and organic light emitting display panel
DE102022128609A1 (de) Dünnschichttransistor und diesen aufweisende displayvorrichtung
JP7493570B2 (ja) 薄膜トランジスターアレイ基板及びこれを含む電子装置

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027320000

Ipc: H10K0059000000