DE112021002400T5

DE112021002400T5 - Arraysubstrate, Anzeigefelder und Anzeigevorrichtungen davon

Info

Publication number: DE112021002400T5
Application number: DE112021002400.0T
Authority: DE
Inventors: Libin Liu; Li Wang; Yu Feng; Lujiang HUANGFU
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2021-03-24
Filing date: 2021-03-24
Publication date: 2023-02-16
Also published as: US20230351956A1; CN115398526A; WO2022198480A1; US11978396B2

Abstract

Die Ausführungsformen der vorliegenden Offenbarung stellen ein Arraysubstrat und ein zugehöriges Anzeigefeld und eine zugehörige Anzeigevorrichtung bereit. Ein Arraysubstrat umfasst: ein Substrat; eine Vielzahl von Subpixeln, die in mehreren Reihen und mehreren Spalten angeordnet sind und auf dem Substrat bereitgestellt sind, wobei mindestens eines der Vielzahl von Subpixeln Pixelschaltungen umfasst, wobei jede der Pixelschaltungen eine Treiberschaltung, eine Spannungsstabilisierungsschaltung und eine Treiberrückstellschaltung umfasst, wobei die Treiberschaltung dazu konfiguriert ist, einen Treiberstrom an ein Leuchtmittel bereitzustellen; wobei die Spannungsstabilisierungsschaltung eine erste Spannungsstabilisierungsschaltung und eine zweite Spannungsstabilisierungsschaltung umfasst, wobei die erste Spannungsstabilisierungsschaltung dazu konfiguriert ist, einen Steueranschluss der Treiberschaltung mit der Treiberrückstellschaltung zu leiten; wobei die zweite Spannungsstabilisierungsschaltung dazu konfiguriert ist, eine Spannung an dem Steueranschluss der Treiberschaltung zu stabilisieren, und wobei die Treiberrückstellschaltung dazu konfiguriert ist, den Steueranschluss der Treiberschaltung zurückzusetzen.

Description

Technisches Gebiet
Ausführungsformen der vorliegenden Offenbarung beziehen sich auf das Gebiet der Anzeigetechnologie und insbesondere auf ein Arraysubstrat, ein Anzeigefeld und eine Anzeigevorrichtung davon.
Stand der Technik
Das OLED-Anzeigefeld (Organic Light-Emitting Diode, OLED) hat die Vorteile von Selbstlumineszenz, hoher Effizienz, leuchtenden Farben, leicht und dünn, Energieeinsparung, Flexibilität und großem Betriebstemperaturbereich. Das OLED-Anzeigefeld wurde nach und nach auf den Gebieten der großflächigen Anzeige, Beleuchtung und Fahrzeuganzeige eingesetzt.
Offenbarung der Erfindung
Ausführungsformen der vorliegenden Offenbarung stellen ein Arraysubstrat und ein zugehöriges Anzeigefeld und eine zugehörige Anzeigevorrichtung bereit.
Gemäß einem ersten Aspekt der vorliegenden Offenbarung wird ein Arraysubstrat bereitgestellt, das ein Substrat umfasst. Das Arraysubstrat umfasst ferner eine Vielzahl von Subpixeln, die in mehreren Reihen und mehreren Spalten angeordnet und auf dem Substrat bereitgestellt sind. Mindestens eines der mehreren Subpixel umfasst Pixelschaltungen. Jede der Pixelschaltungen umfasst eine Treiberschaltung, eine Spannungsstabilisierungsschaltung und eine Treiberrückstellschaltung, wobei die Treiberschaltung einen Steueranschluss, einen ersten Anschluss und einen zweiten Anschluss umfasst und dazu konfiguriert ist, einen Treiberstrom an eine Leuchtvorrichtung bereitzustellen. Die Spannungsstabilisierungsschaltung umfasst eine erste Spannungsstabilisierungsschaltung und eine zweite Spannungsstabilisierungsschaltung. Die erste Spannungsstabilisierungsschaltung ist mit dem Steueranschluss der Treiberschaltung, einem ersten Knoten und einem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt und ist dazu konfiguriert, den Steueranschluss der Treiberschaltung mit dem ersten Knoten unter einer Steuerung eines ersten Spannungsstabilisierungssteuersignals von dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss zu leiten. Die zweite Spannungsstabilisierungsschaltung ist mit dem Steueranschluss der Treiberschaltung und einem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt und ist dazu konfiguriert, die Spannung an dem Steueranschluss der Treiberschaltung unter einer Steuerung eines zweiten Spannungsstabilisierungssteuersignal-Eingangsanschlusses zu stabilisieren. Die Treiberrückstellschaltung ist mit einem Treiberrückstellsteuersignal-Eingangsanschluss, dem ersten Knoten und einem Treiberrückstellspannungsanschluss gekoppelt und ist dazu konfiguriert, eine Treiberrückstellspannung des Treiberrückstellspannungsanschluss an die Spannungsstabilisierungsschaltung unter einer Steuerung des Treiberrückstellsteuersignals von dem Treiberrückstellsteuersignal-Eingangsanschluss bereitzustellen, um den Steueranschluss der Treiberschaltung zurückzusetzen.
In einer Ausführungsform der vorliegenden Offenbarung umfasst die Treiberschaltung einen Treibertransistor. Die erste Spannungsstabilisierungsschaltung umfasst einen ersten Spannungsstabilisierungstransistor. Die zweite Spannungsstabilisierungsschaltung umfasst einen zweiten Spannungsstabilisierungstransistor. Die Treiberrückstellschaltung umfasst einen Treiberrückstelltransistor. Eine erste Elektrode des Treibertransistors ist mit dem ersten Anschluss der Treiberschaltung gekoppelt, ein Gate des Treibertransistors ist mit dem Steueranschluss der Treiberschaltung gekoppelt, und eine zweite Elektrode des Treibertransistors ist mit dem zweiten Anschluss der Treiberschaltung gekoppelt. Eine erste Elektrode des ersten Spannungsstabilisierungstransistors ist mit dem Steueranschluss der Treiberschaltung gekoppelt, ein Gate des ersten Spannungsstabilisierungstransistors ist mit dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt, und eine zweite Elektrode des ersten Spannungsstabilisierungstransistors ist mit dem ersten Knoten gekoppelt. Eine erste Elektrode des zweiten Spannungsstabilisierungstransistors ist aufgehängt, ein Gate des zweiten Spannungsstabilisierungstransistors ist mit dem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt, und eine zweite Elektrode des zweiten Spannungsstabilisierungstransistors ist mit dem Steueranschluss der Treiberschaltung gekoppelt. Eine erste Elektrode des Treiberrückstelltransistors ist mit dem Treiberrückstellspannungsanschluss gekoppelt, ein Gate des Treiberrückstelltransistors ist mit dem Treiberrückstellsteuersignal-Eingangsanschluss gekoppelt, und eine zweite Elektrode des Treiberrückstelltransistors ist mit dem ersten Knoten gekoppelt.
In einer Ausführungsform der vorliegenden Offenbarung umfasst die Pixelschaltung ferner eine Kompensationsschaltung. Die Kompensationsschaltung ist mit dem zweiten Anschluss der Treiberschaltung, dem ersten Knoten und einem Kompensationssteuersignal-Eingangsanschluss gekoppelt und dazu konfiguriert, eine Schwellwertkompensation für die Treiberschaltung basierend auf einem Kompensationssteuersignal von dem Kompensationssteuersignal-Eingangsanschluss durchzuführen.
In einer Ausführungsform der vorliegenden Offenbarung umfasst die Kompensationsschaltung einen Kompensationstransistor. Eine erste Elektrode des Kompensationstransistors ist mit dem zweiten Anschluss der Treiberschaltung gekoppelt, ein Gate des Kompensationstransistors ist mit dem Kompensationssteuersignal-Eingangsanschluss gekoppelt, und eine zweite Elektrode des Kompensationstransistors ist mit dem ersten Knoten gekoppelt. In der Ausführungsform der vorliegenden Offenbarung umfasst die Pixelschaltung ferner eine Datenschreibschaltung, eine Speicherschaltung, eine Leuchtsteuerschaltung und eine Leuchtrückstellschaltung. Die Datenschreibschaltung ist mit einem Datensignal-Eingangsanschluss, einem Abtastsignal-Eingangsanschluss und dem ersten Anschluss der Treiberschaltung gekoppelt und ist dazu konfiguriert, ein Datensignal von dem Datensignal-Eingangsanschluss an den ersten Anschluss der Treiberschaltung unter der Steuerung eines Abtastsignals von dem Abtastsignal-Eingangsanschluss bereitzustellen. Die Speicherschaltung ist mit einem ersten Stromversorgungsspannungsanschluss und dem Steueranschluss der Treiberschaltung gekoppelt und dazu konfiguriert, eine Spannungsdifferenz zwischen dem ersten Stromversorgungsspannungsanschluss und dem Steueranschluss der Treiberschaltung zu speichern. Die Leuchtsteuerschaltung ist mit einem Leuchtsteuersignal-Eingangsanschluss, dem ersten Stromversorgungsspannungsanschluss, dem ersten Anschluss und dem zweiten Anschluss der Treiberschaltung, der Leuchtrückstellschaltung und dem Leuchtmittel gekoppelt und ist dazu konfiguriert, unter der Steuerung eines Leuchtsteuersignals vom Leuchtsteuersignal-Eingangsanschluss eine erste Energieversorgungsspannung von dem ersten Energieversorgungsspannungsanschluss an die Treiberschaltung sowie einen von der Treiberschaltung erzeugten Treiberstrom an das Leuchtmittel anzulegen. Die Leuchtrückstellschaltung ist mit dem Leuchtrückstellsteuersignal-Eingangsanschluss, einem ersten Anschluss des Leuchtmittels und dem Leuchtrückstellspannungsanschluss gekoppelt und dazu konfiguriert, eine Leuchtrückstellspannung vom Leuchtrückstellspannungsanschluss an das Leuchtmittel unter der Steuerung eines Leuchtrückstellsteuersignals von dem Leuchtrückstellsteuersignaleingangsanschluss bereitzustellen, um das Leuchtmittel zurückzusetzen.
In einer Ausführungsform der vorliegenden Offenbarung umfasst die Datenschreibschaltung einen Datenschreibtransistor. Die Kompensationsschaltung umfasst einen Kompensationstransistor. Die Speicherschaltung umfasst einen Speicherkondensator. Die Leuchtsteuerschaltung umfasst einen ersten Leuchtsteuertransistor und einen zweiten Leuchtsteuertransistor. Die Leuchtrückstellschaltung umfasst einen Leuchtrückstelltransistor. Eine erste Elektrode des Datenschreibtransistors ist mit dem Datensignaleingangsanschluss gekoppelt, ein Gate des Datenschreibtransistors ist mit dem Abtastsignaleingangsanschluss gekoppelt, und eine zweite Elektrode des Datenschreibtransistors ist mit dem ersten Anschluss der Treiberschaltung gekoppelt. Eine erste Elektrode des Kompensationstransistors ist mit dem zweiten Anschluss der Treiberschaltung gekoppelt, ein Gate des Kompensationstransistors ist mit dem Kompensationssteuersignal-Eingangsanschluss gekoppelt, und eine zweite Elektrode des Kompensationstransistors ist mit dem ersten Knoten gekoppelt. Eine erste Elektrode des Speicherkondensators ist mit dem ersten Stromversorgungsspannungsanschluss gekoppelt, und eine zweite Elektrode des Speicherkondensators ist mit dem Steueranschluss der Treiberschaltung gekoppelt, und der Speicherkondensator ist dazu konfiguriert, eine Spannungsdifferenz zwischen der ersten Stromversorgungsspannungsanschluss und dem Steueranschluss der Treiberschaltung zu speichern. Eine erste Elektrode des ersten Leuchtsteuertransistors ist mit dem ersten Stromversorgungsspannungsanschluss gekoppelt, ein Gate des ersten Leuchtsteuertransistors ist mit dem Leuchtsteuersignal-Eingangsanschluss und eine zweite Elektrode des ersten Leuchtsteuertransistors ist mit dem ersten Anschluss der Treiberschaltung gekoppelt. Darüber hinaus ist eine erste Elektrode des zweiten Leuchtsteuertransistors mit dem zweiten Anschluss der Treiberschaltung gekoppelt, ein Gate des zweiten Leuchtsteuertransistors ist mit dem Leuchtsteuersignal-Eingangsanschluss gekoppelt, und eine zweite Elektrode von dem zweiten Leuchtsteuertransistor ist mit der ersten Elektrode des Leuchtmittels gekoppelt. Eine erste Elektrode des Leuchtrückstelltransistors ist mit dem Leuchtrückstellspannungsanschluss gekoppelt, ein Gate des Leuchtrückstelltransistors ist mit dem Leuchtrückstellsteuersignal-Eingangsanschluss gekoppelt, und eine zweite Elektrode des Leuchtrückstelltransistors ist mit dem ersten Anschluss des Leuchtmittels gekoppelt.
In einer Ausführungsform der vorliegenden Offenbarung sind das zweite Spannungsstabilisierungssteuersignal und das Leuchtsteuersignal dasselbe Signal. Das Kompensationssteuersignal und das Abtastsignal sind dasselbe Signal. Das Treiberrückstellsteuersignal und das Leuchtrückstellsteuersignal sind dasselbe Signal.
In einer Ausführungsform der vorliegenden Offenbarung umfasst eine aktive Schicht des ersten Spannungsstabilisierungstransistors ein Oxidhalbleitermaterial. Aktive Schichten des Treibertransistors, des zweiten Spannungsstabilisierungstransistors, des Treiberrückstelltransistors, des Kompensationstransistors, des Leuchtrückstelltransistors, des Datenschreibtransistors, des ersten Leuchtsteuertransistors und des zweiten Leuchtsteuertransistors umfassen ein Siliziumhalbleitermaterial.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner: eine erste aktive Halbleiterschicht, die sich auf dem Substrat befindet und das Siliziumhalbleitermaterial umfasst; und eine zweite aktive Halbleiterschicht, die sich auf einer Seite der ersten aktiven Halbleiterschicht entfernt von dem Substrat befindet und von der ersten aktiven Halbleiterschicht beabstandet ist und das Oxidhalbleitermaterial umfasst.
In einer Ausführungsform der vorliegenden Offenbarung umfasst die erste aktive Halbleiterschicht aktive Schichten des Treibertransistors, des zweiten Spannungsstabilisierungstransistors, des Treiberrückstelltransistors, des Kompensationstransistors, des Datenschreibtransistors, des ersten Leuchtsteuertransistors, des zweiten Leuchtsteuertransistors und des Leuchtrückstelltransistors. Die zweite aktive Halbleiterschicht umfasst die aktive Schicht des ersten Spannungsstabilisierungstransistors.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine erste leitfähige Schicht, die sich zwischen der ersten aktiven Halbleiterschicht und der zweiten aktiven Halbleiterschicht befindet und von der ersten aktiven Halbleiterschicht und der zweiten aktiven Halbleiterschicht beabstandet ist. Die erste leitfähige Schicht umfasst eine erste Rückstellsteuersignalleitung, eine Abtastsignalleitung, ein Gate des Treibertransistors, eine erste Elektrode des Speicherkondensators, eine Leuchtsteuersignalleitung und eine zweite Rückstellsteuersignalleitung, die sequentiell in der Spaltenrichtung angeordnet sind. Die erste Rückstellsteuersignalleitung ist mit dem Treiberrückstellsteuersignal-Eingangsanschluss gekoppelt und dazu konfiguriert, dem Treiberrückstellsteuersignal-Eingangsanschluss ein Treiberrückstellsteuersignal bereitzustellen. Die Abtastsignalleitung ist mit dem Abtastsignaleingangsanschluss und dem Kompensationssteuersignaleingangsanschluss gekoppelt und ist dazu konfiguriert, das Abtastsignal an den Abtastsignaleingangsanschluss bereitzustellen und ist dazu konfiguriert, das Kompensationssteuersignal an den Kompensationssteuersignaleingangsanschluss bereitzustellen. Eine erste Elektrode des Speicherkondensators und ein Gate des Treibertransistors als eine integrierte Struktur ausgebildet sind. Die Leuchtsteuersignalleitung ist mit dem Leuchtsteuersignal-Eingangsanschluss gekoppelt und dazu konfiguriert, das Leuchtsteuersignal an den Leuchtsteuersignal-Eingangsanschluss bereitzustellen. Und die zweite Rückstellsteuersignalleitung ist mit dem Leuchtrückstellsteuersignal-Eingangsanschluss gekoppelt und dazu konfiguriert, das Leuchtrückstellsteuersignal an den Leuchtrückstellsteuersignal-Eingangsanschluss bereitzustellen.
In einer Ausführungsform der vorliegenden Offenbarung ist ein Teil, wo eine orthographische Projektion der ersten Rückstellsteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, das Gate des Treiberrückstelltransistors. Ein Teil, wo eine orthographische Projektion der Abtastsignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, ist das Gate des Kompensationstransistors und das Gate des Datenschreibtransistors. Ein Teil, wo eine orthographische Projektion der Leuchtsteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, ist das Gate des ersten Leuchtsteuertransistors und das Gate des zweiten Leuchtsteuertransistors. Und ein Teil, wo eine orthographische Projektion der zweiten Rückstellsteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, ist das Gate des Leuchtrückstelltransistors.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine zweite leitfähige Schicht, die sich zwischen der ersten leitfähigen Schicht und der zweiten aktiven Halbleiterschicht befindet und von der ersten leitfähigen Schicht und der zweiten aktiven Halbleiterschicht beabstandet ist. Die zweite leitfähige Schicht umfasst eine erste Spannungsstabilisierungssteuersignalleitung, die zweite Elektrode des Speicherkondensators und eine erste Stromversorgungsspannungsleitung, die in der Spaltenrichtung angeordnet sind. Die erste Spannungsstabilisierungssteuersignalleitung ist mit dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt und dazu konfiguriert, das erste Spannungsstabilisierungssteuersignalleitung an den ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss bereitzustellen. Die erste Stromversorgungsspannungsleitung ist mit dem ersten Stromversorgungsspannungsanschluss gekoppelt und dazu konfiguriert, dem ersten Stromversorgungsspannungsanschluss die erste Stromversorgungsspannung bereitzustellen. Orthographische Projektionen der zweiten Elektrode des Speicherkondensators und der ersten Elektrode des Speicherkondensators auf dem Substrat überlappen sich zumindest teilweise. Und die zweite Elektrode des Speicherkondensators ist integral mit der ersten Stromversorgungsspannungsleitung ausgebildet.
In einer Ausführungsform der vorliegenden Offenbarung ist ein Teil, wo eine orthographische Projektion der ersten Spannungsstabilisierungssteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der zweiten aktiven Halbleiterschicht auf dem Substrat überlappt, eine erste Steuerelektrode des ersten Spannungsstabilisierungstransistors.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine dritte leitfähige Schicht, die sich auf einer Seite der zweiten aktiven Halbleiterschicht entfernt von dem Substrat befindet und von der zweiten aktiven Halbleiterschicht beabstandet ist. Die dritte leitfähige Schicht umfasst eine erste Spannungsstabilisierungssteuersignalleitung.
In einer Ausführungsform der vorliegenden Offenbarung ist ein Teil, wo eine orthographische Projektion der ersten Spannungsstabilisierungssteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der zweiten aktiven Halbleiterschicht auf dem Substrat überlappt, ein zweites Gate des ersten Spannungsstabilisierungstransistors.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine vierte leitfähige Schicht, die sich auf einer Seite der dritten leitfähigen Schicht entfernt von dem Substrat befindet und von der dritten leitfähigen Schicht beabstandet ist. Die vierte leitfähige Schicht umfasst eine erste Verbindung, eine zweite Verbindung, eine dritte Verbindung, eine vierte Verbindung, eine fünfte Verbindungeine fünfte Verbindung, eine sechste Verbindung und eine siebte Verbindung. Die erste Verbindung wird als Rückstellspannungsleitung verwendet. Die erste Verbindung ist über ein Durchgangsloch mit einem Drain-Bereich des Treiberrückstelltransistors gekoppelt, wodurch die erste Elektrode des Treiberrückstelltransistors gebildet wird. Die zweite Verbindung ist mit einem Drain-Bereich des Datenschreibtransistors durch ein Durchgangsloch gekoppelt, wodurch die erste Elektrode des Datenschreibtransistors gebildet wird. Die dritte Verbindung ist über ein Durchgangsloch mit einem Source-Bereich des Treiberrückstelltransistors und mit einem Source-Bereich des Kompensationstransistors gekoppelt, wodurch die zweite Elektrode des Treiberrückstelltransistors bzw. die zweite Elektrode des Kompensationstransistors gebildet wird. Die dritte Verbindung ist mit einem Source-Bereich des ersten Spannungsstabilisierungstransistors durch ein Durchgangsloch gekoppelt, wodurch die zweite Elektrode des ersten Spannungsstabilisierungstransistors gebildet wird. Die vierte Verbindung ist mit dem Gate des Treibertransistors und mit der ersten Elektrode des Speicherkondensators über ein Durchgangsloch gekoppelt, und die vierte Verbindung ist mit einem Drain-Bereich des ersten Spannungsstabilisierungstransistors über ein Durchgangsloch gekoppelt, wodurch die erste Elektrode des ersten Spannungsstabilisierungstransistors gebildet wird. Die vierte Verbindung ist mit einem Source-Bereich des zweiten Spannungsstabilisierungstransistors durch ein Durchgangsloch gekoppelt, wodurch die zweite Elektrode des zweiten Spannungsstabilisierungstransistors gebildet wird. Die fünfte Verbindung ist mit einem Drain-Bereich des ersten Leuchtsteuertransistors durch ein Durchgangsloch gekoppelt, wodurch die erste Elektrode des ersten Leuchtsteuertransistors gebildet wird. Die fünfte Verbindung ist mit einem Drain-Bereich des ersten Leuchtsteuertransistors durch ein Durchgangsloch gekoppelt, wodurch die erste Elektrode des ersten Leuchtsteuertransistors gebildet wird. Die sechste Verbindung ist mit einem Source-Bereich des zweiten Leuchtsteuertransistors gekoppelt, wodurch die zweite Elektrode des zweiten Leuchtsteuertransistors gebildet wird. Und die siebte Verbindung ist mit einem Drain-Bereich des Leuchtrückstelltransistors durch ein Durchgangsloch gekoppelt, wodurch die erste Elektrode des Leuchtrückstelltransistors gebildet wird.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine fünfte leitfähige Schicht, die sich auf einer Seite der vierten leitfähigen Schicht entfernt von dem Substrat befindet und von der vierten leitfähigen Schicht beabstandet ist. Die fünfte leitfähige Schicht umfasst eine Datensignalleitung, die erste Stromversorgungsspannungsleitung und die erste Elektrode des Leuchtmittels, die in der Zeilenrichtung angeordnet sind. Die Datensignalleitung erstreckt sich in der Spaltenrichtung und ist mit der zweiten Verbindung der vierten leitfähigen Schicht durch ein Durchgangsloch gekoppelt. Die erste Stromversorgungsspannungsleitung erstreckt sich in der Spaltenrichtung und ist mit der dritten Verbindung der vierten leitfähigen Schicht durch ein Durchgangsloch gekoppelt. Und die erste Elektrode des Leuchtmittels erstreckt sich in der Spaltenrichtung und ist mit der sechsten Verbindung der vierten leitfähigen Schicht durch ein Durchgangsloch gekoppelt.
Gemäß einem zweiten Aspekt der vorliegenden Offenbarung wird ein Anzeigefeld bereitgestellt. Das Anzeigefeld umfasst das Arraysubstrat gemäß einer der Ausführungsformen des ersten Aspekts.
Gemäß einem dritten Aspekt der vorliegenden Offenbarung wird eine Anzeigevorrichtung bereitgestellt. Die Anzeigevorrichtung umfasst das Anzeigefeld gemäß einer der Ausführungsformen des zweiten Aspekts.
Weitere Aspekte und Anwendungsbereiche werden aus der hierin bereitgestellten Beschreibung ersichtlich. Es versteht sich, dass verschiedene Aspekte der vorliegenden Anmeldung einzeln oder in Kombination mit einem oder mehreren anderen Aspekten implementiert werden können. Es versteht sich auch, dass die Beschreibung und die spezifischen Ausführungsbeispiele hierin nur zum Zweck der Veranschaulichung gedacht sind und nicht dazu gedacht sind, den Umfang der vorliegenden Anmeldung einzuschränken.
Figurenliste
Die hier beschriebenen Zeichnungen dienen nur zur Veranschaulichung der ausgewählten Ausführungsbeispiele und nicht aller möglichen Ausführungsformen und sollen den Umfang der vorliegenden Anmeldung nicht einschränken. In den Zeichnungen:

1 zeigt ein schematisches Blockdiagramm eines Arraysubstrats;
2 zeigt ein schematisches Blockdiagramm eines Subpixels gemäß einer Ausführungsform der vorliegenden Offenbarung;
3 zeigt ein schematisches Diagramm der Pixelschaltung in 2 gemäß einer Ausführungsform der vorliegenden Offenbarung;
4 zeigt ein Zeitablaufdiagramm von Signalen, die die Pixelschaltung in 3 antreiben, gemäß einer Ausführungsform der vorliegenden Offenbarung;
5-11 zeigen Planansichten jeweiliger Schichten in einem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung;
12 zeigt ein schematisches Planlayoutdiagramm eines Stapels aus einer aktiven Halbleiterschicht, einer ersten leitfähigen Schicht, einer zweiten leitfähigen Schicht, einer dritten leitfähigen Schicht und einer vierten leitfähigen Schicht;
13 zeigt eine Querschnittsansicht des Arraysubstrats entlang der Linie A1A2 in 12 gemäß einer Ausführungsform der vorliegenden Offenbarung;
14 zeigt eine Querschnittsansicht des Arraysubstrats entlang der Linie B1B2 in 12 gemäß einer Ausführungsform der vorliegenden Offenbarung;
15 zeigt eine Querschnittsansicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenbarung;
16 zeigt ein schematisches Planlayoutdiagramm einer Pixelschaltung, die einen Stapel aus einer Abschirmschicht, einer aktiven Halbleiterschicht, einer ersten leitfähigen Schicht, einer zweiten leitfähigen Schicht, einer dritten leitfähigen Schicht und einer vierten leitfähigen Schicht umfasst;
17 zeigt ein schematisches Strukturdiagramm eines Anzeigefelds gemäß einer Ausführungsform der vorliegenden Offenbarung; und
18 zeigt ein schematisches Strukturdiagramm einer Anzeigevorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.

Entsprechende Bezugszeichen geben entsprechende Teile oder Merkmale in den verschiedenen Ansichten der Zeichnungen an.
Ausführliche Ausführungsformen
Zunächst ist anzumerken, dass, sofern im Kontext nicht ausdrücklich anders angegeben wird, eine Singularform eines in der Beschreibung und den beigefügten Ansprüchen verwendeten Wortes eine Pluralform umfasst und umgekehrt. Wenn also eine Singularform erwähnt wird, ist in der Regel die Pluralform des entsprechenden Begriffs enthalten. In ähnlicher Weise werden die Begriffe „enthalten“ und „umfassen“ als einschließend, aber nicht ausschließlich interpretiert. Ebenso sollten die Begriffe „umfassen“ oder „oder“ als darin enthaltend interpretiert werden, sofern hierin nichts anderes angegeben ist. Der hierin verwendete Begriff „Beispiel“, insbesondere wenn er hinter einer Reihe von Begriffen steht, bedeutet, dass das „Beispiel“ lediglich beispielhaft und veranschaulichend ist, aber nicht als ausschließlich oder weit verbreitet interpretiert werden sollte.
Darüber hinaus sollte auch beachtet werden, dass, wenn Elemente und Ausführungsformen der vorliegenden Anmeldung eingeführt werden, die Artikel „ein/eine“, „dieser/dieses/diese“ und „der/das/die“ dazu bestimmt sind, das Vorhandensein eines oder mehrerer Elemente anzuzeigen; sofern nicht anders angegeben wird, ist die Bedeutung von „mehreren“ zwei oder mehr. Die Begriffe „enthalten“, „umfassen“, „haben“ und „aufweisen“ sollen einschließend sein und darauf hinweisen, dass neben den aufgeführten Elementen weitere Elemente vorhanden sein können. Die Begriffe „erster“, „zweiter“, „diitter“ usw. dienen nur dem Zweck der Beschreibung und sind nicht als Angabe oder Andeutung relativer Bedeutung und Abfolge der Formation auszulegen.
Außerdem sind in den Zeichnungen die Dicke und Bereiche der jeweiligen Schichten der Deutlichkeit halber übertrieben. Es versteht sich, dass, wenn eine Schicht, ein Bereich oder eine Komponente als „auf“ einem anderen Teil befindlich bezeichnet wird, diese sich direkt auf dem anderen Teil befinden kann oder andere Komponenten dazwischen sein können. Wenn im Gegensatz dazu eine bestimmte Komponente als „direkt“ auf einer anderen Komponente bezeichnet wird, gibt es keine anderen Komponenten dazwischen.
In einem allgemeinen Arraysubstrat wird eine Rückstellspannung durch dieselbe Rückstellspannungsleitung bereitgestellt, um ein Leuchtmittel und eine Pixelschaltung zurückzustellen. Ein Wert der Rückstellspannung kann unter Berücksichtigung des Energieverbrauchspegels der Pixelschaltung, des Anzeigeeffekts nach der Kompensation und des Haltens des Leuchtmittels nach dem Zurückstellen in einem unbeleuchteten Zustand eingestellt werden. In diesem Fall können der Energieverbrauch der Pixelschaltung, der Anzeigeeffekt nach der Kompensation und die Ladezeit des Leuchtmittels nach dem Zurückstellen nicht gleichzeitig in einem optimalen Zustand sein, wodurch der Energieverbrauch, die Reaktionsgeschwindigkeit und die Genauigkeit und der Anzeigeeffekt der Pixelschaltung beeinflusst werden.
Wenigstens einige Ausführungsformen der vorliegenden Offenbarung stellen ein Arraysubstrat bereit, das zwei Rückstellspannungsleitungen, eine Treiberrückstellspannungsleitung und eine Leuchtrückstellspannungsleitung umfasst. Die Treiberrückstellspannungsleitung ist mit einem Treiberrückstellspannungsanschluss gekoppelt, um eine Treiberrückstellspannung bereitzustellen. Die Leuchtrückstellspannungsleitung ist mit einem Leuchtrückstellspannungsanschluss gekoppelt, um eine Leuchtrückstellspannung bereitzustellen. Die Treiberrückstellspannung kann unter Berücksichtigung des Stromverbrauchspegels der Pixelschaltung und des Rückstelleffekts eingestellt werden. Im Fall eines relativ niedrigen Stromverbrauchspegels wird die Pixelschaltung gründlicher zurückgesetzt, wodurch der Anzeigeeffekt verbessert wird. Die Leuchtrückstellspannungsleitung ist mit dem Leuchtrückstellspannungsanschluss gekoppelt, um die Leuchtrückstellspannung bereitzustellen. Die Leuchtrückstellspannung kann in dem Fall eingestellt werden, in dem das Leuchtmittel gerade nicht leuchtet, wodurch die Ladezeit des Leuchtmittels reduziert wird, bevor es Licht emittiert, so dass die Ansprechgeschwindigkeit der Pixelschaltung auf das Leuchtsignal verbessert wird, und zwar wird die Reaktionszeit verkürzt und die Wahrscheinlichkeitsgenauigkeit wird erhöht.
Das durch die Ausführungsformen der vorliegenden Offenbarung bereitgestellte Arraysubstrat wird nachstehend in Verbindung mit den beigefügten Zeichnungen auf nicht einschränkende Weise beschrieben. Wie unten beschrieben, können verschiedene Merkmale dieser spezifischen Ausführungsformen miteinander kombiniert werden, um neue Ausführungsformen zu erhalten, vorausgesetzt, dass sie nicht miteinander in Konflikt stehen. Auch diese neuen Ausführungsformen fallen alle in den Schutzumfang der vorliegenden Offenbarung.
1 zeigt ein schematisches Diagramm eines Arraysubstrats 10. Wie in 1 gezeigt, umfasst das Arraysubstrat 10 ein Substrat 300 und mehrere Subpixel SPX, die in mehreren Reihen und mehreren Spalten auf dem Substrat 300 angeordnet sind. Das Substrat kann ein Glassubstrat, ein Kunststoffsubstrat oder dergleichen sein. Der Anzeigebereich des Substrats 300 umfasst mehrere Pixeleinheiten PX, wobei jede der Pixeleinheiten mehrere Subpixel SPX umfassen kann, beispielsweise drei Subpixel SPX. Die Subpixel SPX sind in Zeilenrichtung X und Spaltenrichtung Y in Abständen angeordnet. Die Zeilenrichtung X und die Spaltenrichtung Y sind senkrecht zueinander. Mindestens eines der Subpixel SPX umfasst eine Pixelschaltung. Das Arraysubstrat 10 umfasst ferner eine Rückstellspannungsleitung und eine Rückstellspannungsleitung. Die Treiberrückstellsignalleitung ist mit dem Rückstellspannungsanschluss gekoppelt und dazu konfiguriert, die Rückstellspannung daran bereitzustellen. Die Rückstellspannungsleitung ist mit dem Rückstellspannungsanschluss gekoppelt und dazu konfiguriert, die Rückstellspannung daran bereitzustellen. Das Layout der Positionen und Einstellungen der Spannungen der Treiberrückstellsignalleitung und der Leuchtrückstellsteuersignalleitung wird nachstehend unter Bezugnahme auf die Schaltungsdiagramme 5-11 ausführlich beschrieben.
In einer Ausführungsform der vorliegenden Offenbarung umfasst jede Pixelschaltung: eine Treiberschaltung, eine Spannungsstabilisierungsschaltung, eine Treiberrückstellschaltung, eine Leuchtrückstellschaltung, eine Datenschreibschaltung, eine Kompensationsschaltung, eine Speicherschaltung und eine Leuchtsteuerschaltung. Die Pixelschaltung wird unten unter Bezugnahme auf 2 im Detail beschrieben.
2 zeigt ein schematisches Blockdiagramm eines Subpixels gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Wie in 2 gezeigt, umfasst der Subpixel SPX eine Pixelschaltung 100 und ein Leuchtmittel 200. Die Pixelschaltung 100 umfasst: eine Treiberschaltung 110, eine Spannungsstabilisierungsschaltung 120, eine Treiberrückstellschaltung 130, eine Leuchtrückstellschaltung 140, eine Datenschreibschaltung 150, eine Kompensationsschaltung 160, eine Speicherschaltung 170 und eine Leuchtsteuerschaltung 180.
Wie in 2 gezeigt, umfasst die Treiberschaltung 110 einen Steueranschluss G, einen ersten Anschluss F und einen zweiten Anschluss S. Die Treiberschaltung 110 ist konfiguriert, um einen Treiberstrom an das Leuchtmittel 200 unter der Steuerung eines Steuersignals von dem Steuerungsanschluss G bereitzustellen.
Die Spannungsstabilisierungsschaltung 120 ist mit dem Steueranschluss G der Treiberschaltung 110, dem ersten Knoten N1, dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv1 und dem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv2 gekoppelt. Die Spannungsstabilisierungsschaltung 120 ist dazu konfiguriert, den Steueranschluss G der Treiberschaltung 110 mit dem ersten Knoten N1 unter der Steuerung des ersten Spannungsstabilisierungssteuersignals von dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stvl nur in der Phase zu leiten, in der die Treiberschaltung 110 ein Zurückstellen, Datenschreiben und eine Schwellwertkompensation durchführt, so dass der Leckstrom der Treiberschaltung 110 über die Spannungsstabilisierungsschaltung 120 reduziert wird, wenn die Treiberschaltung 110 das Leuchtmittel antreibt, um Licht zu emittieren. Darüber hinaus werden unter der Steuerung des zweiten Spannungsstabilisierungssteuersignals von dem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv2 die Restladungen in der Schaltung absorbiert, und die Spannung des Steueranschlusses der Treiberschaltung 110 wird stabil gehalten.
Die Treiberrückstellschaltung 130 ist mit dem Treiberrückstellsteuersignal-Eingangsanschluss Rst1, dem ersten Knoten N1 und dem Rückstellspannungsanschluss Vinit gekoppelt. Die Treiberrückstellschaltung 130 ist dazu konfiguriert, die Rückstellspannung von dem Rückstellspannungsanschluss Vinit an die Spannungsstabilisierungsschaltung 120 unter der Steuerung des Treiberrückstellsteuersignals von dem Treiberrückstellsteuersignal-Eingangsanschluss Rst1 bereitzustellen, um den Steueranschluss G der Treiberschaltung 110 zurückzusetzen.
Die Leuchtrückstellschaltung 140 ist mit dem Leuchtrückstellsteuersignal-Eingangsanschluss Rst2, dem Leuchtmittel 200 und dem Rückstellspannungsanschluss Vinit gekoppelt. Ferner ist die Leuchtrückstellschaltung 140 auch mit der Leuchtsteuerschaltung 180 gekoppelt. Die Leuchtrückstellschaltung 140 ist dazu konfiguriert, die Rückstellspannung von dem Rückstellspannungsanschluss Vinit an das Leuchtmittel 200 unter der Steuerung des Leuchtrückstellsteuersignals von dem Leuchtrückstellsteuersignal-Eingangsanschluss Rst2 bereitzustellen, um die Anode des Leuchtmittels 200 zurückzusetzen.
In der Ausführungsform der vorliegenden Offenbarung können das Treiberrückstellsteuersignal von dem Treiberrückstellsteuersignal-Eingangsanschluss Rst1 und das Leuchtrückstellsteuersignal von dem Leuchtrückstellsteuersignal-Eingangsanschluss Rst2 dasselbe Signal sein.
Die Datenschreibschaltung 150 ist mit dem Datensignal-Eingangsanschluss Data, dem Abtastsignal-Eingangsanschluss Gate und dem ersten Anschluss F der Treiberschaltung 110 gekoppelt. Die Datenschreibschaltung 150 ist dazu konfiguriert, das Datensignal von dem Datensignal-Eingangsanschluss an den ersten Anschluss F der Treiberschaltung 110 unter der Steuerung des Abtastsignals von dem Abtastsignal-Eingangsanschluss Gate bereitzustellen.
Die Kompensationsschaltung 160 ist mit dem zweiten Anschluss S der Treiberschaltung 110, dem ersten Knoten N1 und dem Kompensationssteuersignal-Eingangsanschluss Com gekoppelt. Die Kompensationsschaltung 160 ist dazu konfiguriert, eine Schwellenwertkompensation für die Treiberschaltung 110 gemäß dem Kompensationssteuersignal von dem Kompensationssteuersignal-Eingangsanschluss Com durchzuführen.
In der Ausführungsform der vorliegenden Offenbarung können das Abtastsignal von dem Abtastsignal-Eingangsanschluss Gate und das Kompensationssteuersignal von dem Kompensationssteuersignal-Eingangsanschluss Com dasselbe Signal sein.
Die Speicherschaltung 170 ist mit dem ersten Stromversorgungsspannungsanschluss VDD und dem Steueranschluss G der Treiberschaltung 110 gekoppelt. Die Speicherschaltung 170 ist konfiguriert, um die Spannungsdifferenz zwischen dem ersten Stromversorgungsspannungsanschluss VDD und dem Steueranschluss G der Treiberschaltung 110 zu speichern.
Die Leuchtsteuerschaltung 180 ist mit dem Leuchtsteuersignal-Eingangsanschluss EM, dem ersten Stromversorgungsspannungsanschluss VDD, dem ersten Anschluss F und dem zweiten Anschluss S der Treiberschaltung 110, der Leuchtrückstellschaltung 140 und dem Leuchtmittel 200 gekoppelt. Die Leuchtsteuerschaltung 180 ist dazu konfiguriert, unter der Steuerung des Leuchtsteuersignals von dem Leuchtsteuersignal-Eingangsanschluss EM die erste Stromversorgungsspannung von dem ersten Stromversorgungsspannungsanschluss VDD an die Treiberschaltung 110 sowie einen von der Treiberschaltung 110 erzeugten Treiberstrom an das Leuchtmittel 200 anzulegen.
In der Ausführungsform der vorliegenden Offenbarung können das zweite Spannungsstabilisierungssteuersignal von dem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv2 und das Leuchtsteuersignal von dem Leuchtsteuersignal-Eingangsanschluss EM dasselbe Signal sein.
Das Leuchtmittel 200 ist mit dem zweiten Stromversorgungsspannungsanschluss VSS, der Leuchtrückstellschaltung 140 und der Leuchtsteuerschaltung 180 gekoppelt. Das Leuchtmittel 200 ist dazu konfiguriert, unter der Ansteuerung des von der Treiberschaltung 110 erzeugten Treiberstroms, das Licht zu emittieren. Zum Beispiel kann das Leuchtmittel 200 eine Leuchtdiode usw. sein. Die Leuchtdiode kann eine organische Leuchtdiode (OLED) oder ein Quantenpunkt-Leuchtdiode (QLED) usw.
In der Ausführungsform der vorliegenden Offenbarung können das erste Spannungsstabilisierungssteuersignal, das zweite Spannungsstabilisierungssteuersignal, das Abtastsignal, das Treiberrückstellsteuersignal, das Leuchtrückstellsteuersignal, das Kompensationssteuersignal, das Leuchtsteuersignal, und das Kompensationssteuersignal eine Rechteckwelle sein, der Wertebereich des hohen Pegels kann 0 bis 15V sein und der Wertebereich des niedrigen Pegels ist 0 bis -15V, zum Beispiel ist der hohe Pegel 7V und der niedrige Pegel ist -7V Der Wertebereich des Datensignals kann 0 bis 8V betragen, beispielsweise 2 bis 5V Der Wertebereich der ersten Stromversorgungsspannung Vdd kann 3 bis 6V betragen. Der Wertebereich der zweiten Stromversorgungsspannung Vss kann 0 bis -6V betragen.
Alternativ kann sich in einigen Ausführungsformen der vorliegenden Offenbarung das an die Treiberrückstellschaltung 130 gelieferte Treiberrückstellspannungssignal von dem an die Leuchtrückstellschaltung 140 gelieferten Leuchtrückstellspannungssignal unterscheiden. Insbesondere kann der Wertebereich der Treiberrückstellspannung -1V bis -5V, beispielsweise -3V unter Berücksichtigung des Einflusses der Treiberrückstellspannung auf Datenschreiben und -kompensation, sowie auf den Energieverbrauch des Speicherkondensators C und der Hardware-Begrenzung der Stromversorgung betragen. Auf diese Weise kann die für das Datenschreiben und -kompensation erforderliche Zeit verkürzt werden, während der Stromverbrauch der Schaltung niedrig gehalten wird, wodurch die Kompensationswirkung bei einer festen Zeitperiode verbessert wird und somit die Anzeigewirkung verbessert wird. Insbesondere kann in dem Fall, dass die zweite Stromversorgungsspannung Vss im Bereich von 0 bis -6V liegt, der Wertebereich der Leuchtrückstellspannung -2 bis -6V betragen, beispielsweise es ist gleich der zweiten Stromversorgungsspannung Vss, also 0 bis -6V Auf diese Weise kann die Ladezeit des PN-Übergangs reduziert werden, bevor die OLED eingeschaltet wird, und die Reaktionszeit der OLED auf das Leuchtsignal wird auch reduziert. Wenn die erforderliche Helligkeit konsistent ist, wird die Wahrscheinlichkeit eines Unterschieds in der OLED-Helligkeit reduziert, wodurch die Helligkeitsgleichmäßigkeit verbessert wird und das Flicker bei niedrigen Frequenzen und Mura bei niedrigen Graustufen reduziert werden.
3 zeigt ein schematisches Diagramm der Pixelschaltung 100 in 2. Wie in 3 gezeigt umfasst die Treiberschaltung 110 einen Treibertransistor T1; die Spannungsstabilisierungsschaltung 120 umfasst einen ersten Spannungsstabilisierungstransistor T2a und einen zweiten Spannungsstabilisierungstransistor T2b; die Treiberrückstellschaltung 130 umfasst einen Treiberrückstelltransistor T3; die Leuchtrückstellschaltung 140 umfasst einen Leuchtrückstelltransistor T4; die Datenschreibschaltung 150 umfasst einen Datenschreibtransistor T5; die Kompensationsschaltung 160 umfasst einen Kompensationstransistor T6; die Speicherschaltung 170 umfasst einen Speicherkondensator C und die Leuchtsteuerschaltung 180 umfasst einen ersten Leuchtsteuertransistor T7 und einen zweiten Leuchtsteuertransistor T8.
Wie in 3 gezeigt, ist die erste Elektrode des Treibertransistors T1 mit dem ersten Anschluss F der Treiberschaltung 110 gekoppelt; die zweite Elektrode des Treibertransistors T1 ist mit dem zweiten Anschluss S der Treiberschaltung 110 gekoppelt und das Gate des Treibertransistors T1 ist mit dem Steueranschluss G der Treiberschaltung 110 gekoppelt.
Die erste Elektrode des ersten Spannungsstabilisierungstransistors T2a ist mit dem Steueranschluss G der Treiberschaltung 110 gekoppelt; das Gate des ersten Spannungsstabilisierungstransistors T2a ist mit dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv1 gekoppelt, und die zweite Elektrode von der erste Spannungsstabilisierungstransistor T2a ist mit dem ersten Knoten N1 gekoppelt.
Die erste Elektrode des zweiten Spannungsstabilisierungstransistors T2b ist suspendiert. Das Gate der ersten Elektrode des zweiten Spannungsstabilisierungstransistors T2b ist mit dem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv2 gekoppelt und der zweiten Elektrode des zweiten Spannungsstabilisierungstransistors T2a ist mit dem Steueranschluss G der Treiberschaltung 110 gekoppelt. In der Ausführungsform der vorliegenden Offenbarung ist der zweite Spannungsstabilisierungstransistor T2b zu einem Kondensator äquivalent. Der Kondensator liegt in der Größenordnung von Mikrofarad. Das Gate und die zweite Elektrode des zweiten Spannungsstabilisierungstransistors T2b sind äquivalent zu der ersten Elektrode und der zweiten Elektrode des Kondensators.
Die erste Elektrode des Treiberrückstelltransistors T3 ist mit dem Rückstellspannungsanschluss Vinit gekoppelt, das Gate des Treiberrückstelltransistors T3 ist mit dem Treiberrückstellsteuersignal-Eingangsanschluss Rst1 gekoppelt, und die zweite Elektrode des Treiberrückstelltransistors T3 ist mit dem ersten Knoten N1 gekoppelt.
Die erste Elektrode des Leuchtrückstelltransistors T4 ist mit dem Rückstellspannungsanschluss Vinit gekoppelt, das Gate des Leuchtrückstelltransistors T4 ist mit dem Leuchtrückstellsteuersignal-Eingangsanschluss Rst2 gekoppelt, und die zweite Elektrode des Leuchtrückstelltransistors T4 ist mit der Anode des Leuchtmittels 200 gekoppelt. Ferner ist die zweite Elektrode des Leuchtrückstelltransistors T4 auch mit der zweiten Elektrode des zweiten Leuchtsteuertransistors T8 gekoppelt.
Die erste Elektrode des Datenschreibtransistors T5 ist mit dem Datensignal-Eingangsanschluss Data gekoppelt, das Gate des Datenschreibtransistors T5 ist mit dem Abtastsignal-Eingangsanschluss Gate gekoppelt, und die zweite Elektrode des Datenschreibtransistors T5 ist mit dem ersten Anschluss F der Treiberschaltung 110 gekoppelt.
Die erste Elektrode des Kompensationstransistors T6 ist mit dem zweiten Anschluss S der Treiberschaltung 110 gekoppelt, das Gate des Kompensationstransistors T6 ist mit dem Kompensationssteuersignal-Eingangsanschluss Com gekoppelt, und die zweite Elektrode des Kompensationstransistors T6 ist mit dem ersten Knoten N1 gekoppelt.
Die erste Elektrode des Speicherkondensators C ist mit dem ersten Stromversorgungsspannungsanschluss VDD gekoppelt, und die zweite Elektrode des Speicherkondensators C ist mit dem Steueranschluss G der Treiberschaltung 110 gekoppelt. Der Speicherkondensator ist konfiguriert, um die Spannungsdifferenz zwischen dem ersten Stromversorgungsspannungsanschluss VDD und dem Steueranschluss G der Treiberschaltung 110 zu speichern.
Die erste Elektrode des ersten Leuchtsteuertransistors T7 ist mit dem ersten Stromversorgungsspannungsanschluss VDD gekoppelt, das Gate des ersten Leuchtsteuertransistors T7 ist mit dem Leuchtsteuersignal-Eingangsanschluss EM gekoppelt, und der zweite Elektrode des ersten Leuchtsteuertransistors T7 ist mit dem ersten Anschluss F der Treiberschaltung 110 gekoppelt.
Die erste Elektrode des zweiten Leuchtsteuertransistors T8 ist mit dem zweiten Anschluss S der Treiberschaltung 110 gekoppelt, das Gate des zweiten Leuchtsteuertransistors T8 ist mit dem Leuchtsteuersignal-Eingangsanschluss EM gekoppelt, und die zweite Elektrode des zweiten Leuchtsteuertransistors T8 ist mit der Anode des Leuchtmittels 200 gekoppelt.
In der Ausführungsform der vorliegenden Offenbarung kann die aktive Schicht des ersten Spannungsstabilisierungstransistors T2a ein Oxidhalbleitermaterial umfassen, wie etwa ein Metalloxidhalbleitermaterial. Die aktiven Schichten des Treibertransistors T1, des zweiten Spannungsstabilisierungstransistors T2b, des Treiberrückstelltransistors T3, des Datenschreibtransistors T5, des Leuchtrückstelltransistors T4, des Kompensationstransistors T6, des ersten Leuchtsteuertransistors T7 und der zweite Leuchtsteuertransistor T8 können ein Siliziumhalbleitermaterial umfassen.
In der Ausführungsform der vorliegenden Offenbarung kann der erste Spannungsstabilisierungstransistor T2a ein N-Typ-Transistor sein. Der Treibertransistor T1, der zweite Spannungsstabilisierungstransistor T2b, der Treiberrückstelltransistor T3, der Datenschreibtransistor T5, der Leuchtrückstelltransistor T4, der Kompensationstransistor T6, der erste Leuchtsteuertransistor T7 und der zweite Leuchtsteuertransistor T8 können ein P-Typ-Transistor sein.
Zusätzlich sollte angemerkt werden, dass die in den Ausführungsformen der vorliegenden Offenbarung verwendeten Transistoren P-Typ-Transistoren oder N-Typ-Transistoren sein können, und es nur notwendig ist, die Elektroden der Transistoren des ausgewählten Typs in Bezug auf die Elektroden der entsprechenden Transistoren in den Ausführungsformen der vorliegenden Offenbarung zu verbinden und die entsprechende Hochspannung oder Niederspannung an den entsprechenden Spannungsanschluss zu liefern. Beispielsweise ist der Eingangsanschluss des N-Typ-Transistors die Drain-Elektrode, der Ausgangsanschluss die Source-Elektrode und der Steueranschluss davon die Gate-Elektrode. Was den Transistor vom P-Typ betrifft, so ist dessen Eingangsanschluss die Source-Elektrode, der Ausgangsanschluss die Drain-Elektrode und der Steueranschluss davon die Gate-Elektrode. Bei verschiedenen Arten von Transistoren sind auch die Pegel der Steuersignale an deren Steueranschlüssen unterschiedlich. Was den N-Typ-Transistor betrifft, befindet sich der N-Typ-Transistor beispielsweise in einem Ein-Zustand, wenn das Steuersignal auf einem hohen Pegel ist; und wenn das Steuersignal auf einem niedrigen Pegel ist, befindet sich der N-Typ-Transistor in einem Aus-Zustand. Was den P-Typ-Transistor betrifft, befindet sich der P-Typ-Transistor in einem Ein-Zustand, wenn das Steuersignal auf einem niedrigen Pegel ist; und wenn das Steuersignal auf einem hohen Pegel ist, befindet sich der P-Typ-Transistor in einem Aus-Zustand. Der Oxidhalbleiter kann beispielsweise Indium-Gallium-Zink-Oxid (Indium Grallium Zinc Oxide, IGZO) umfassen. Das Siliziumhalbleitermaterial kann Niedertemperatur-Polysilizium (Low Temperature Poly Silicon, LTPS) oder amorphes Silizium (z.B. hydriertes amorphes Silizium) umfassen. Niedertemperatur-Polysilizium (LTPS) bezieht sich allgemein auf den Fall, in dem die Kristallisationstemperatur von Polysilizium, das durch Kristallisation von amorphem Silizium erhalten wird, niedriger als 600 Grad Celsius ist.
Außerdem sollte beachtet werden, dass in den Ausführungsformen der vorliegenden Offenbarung zusätzlich zu der in 3 gezeigten 9T1C-Struktur (d.h. neun Transistoren und ein Kondensator),die Pixelschaltung des Subpixels auch eine Struktur sein kann , die eine andere Anzahl von Transistoren umfasst, beispielsweise eine 8T2C-Struktur, eine 7T1C-Struktur, eine 7T2C-Struktur, eine 6T1C-Struktur, eine 6T2C-Struktur oder eine 9T2C-Struktur, die in den Ausführungsformen der vorliegenden Offenbarung nicht beschränkt sind.
4 ist ein Zeitablaufdiagramm von dem die Pixelschaltung von 3 antreibenden Signalen. Wie in 3 gezeigt, umfasst der Betrieb der Pixelschaltung 100 drei Phasen, nämlich eine erste Phase P1, eine zweite Phase P2 und eine dritte Phase P3.
Der Betrieb der Pixelschaltung in 4 wird nachstehend in Verbindung mit 3 beschrieben, wobei als Beispiel angenommen wird, dass das Leuchtrückstellsteuersignal und das Treiberrückstellsteuersignal das gleiche Signal sind, d.h. das Rückstellsteuersignal RST; das Kompensationssteuersignal und das Abtastsignal sind dasselbe Signal GA; das zweite Spannungsstabilisierungssteuersignal und das Leuchtsteuersignal sind das gleiche Signal, d.h. das Spannungsstabilisierungssteuersignal EMS; der erste Spannungsstabilisierungstransistor T2a ist ein N-Typ-Transistor; der Treibertransistor T1, der zweite Spannungsstabilisierungstransistor T2b, der Treiberrückstelltransistor T3, der Datenschreibtransistor T5, der Leuchtrückstelltransistor T4, der Kompensationstransistor T6, der erste Leuchtsteuertransistor T7 und der zweite Leuchtsteuertransistor T8 sind P-Typ-Transistoren.
Wie in 4 gezeigt, werden in der ersten Phase P1 ein Rückstellsteuersignal RST auf einem niedrigen Pegel, ein Abtastsignal GA auf einem hohen Pegel, ein Leuchtsteuersignal EMS auf einem hohen Pegel, ein erstes Spannungsstabilisierungssteuersignal STV auf einem hohen Pegel und ein Datensignal DA auf niedrigem Pegel eingegeben. Wie in 4 gezeigt, liegt die Anstiegsflanke des Leuchtsteuersignals EMS vor dem Startpunkt der ersten Phase P1, das heißt vor der Anstiegsflanke des Spannungsstabilisierungssteuersignals STV.
In der ersten Phase P1 empfängt das Gate des Treiberrückstelltransistors T3 das Treiberrückstellsteuersignal RST auf einem niedrigen Pegel, und der Treiberrückstelltransistor T3 wird eingeschaltet, wodurch die Rückstellspannung VINT1 an den ersten Knoten N1 angelegt wird. Das Gate des ersten Spannungsstabilisierungstransistors T2a empfängt das erste Spannungsstabilisierungssteuersignal STV auf einem hohen Pegel, und der erste Spannungsstabilisierungstransistor T2a wird eingeschaltet, wodurch die Rückstellspannung VINT1 am ersten Knoten N1 an das Gate der Treibertransistor T1 angelegt wird, um das Gate des Treibertransistors T1 zurückzusetzen, so dass der Treibertransistor T1 für das Datenschreiben in der zweiten Phase P2 bereit ist. Das Gate des zweiten Spannungsstabilisierungstransistors T2b empfängt das Leuchtsteuersignal EMS auf einem hohen Pegel, und der zweite Spannungsstabilisierungstransistor T2b wird ausgeschaltet.
In der ersten Phase P1 empfängt das Gate des Leuchtrückstelltransistors T4 das Leuchtsteuersignal EMS auf einem hohen Pegel, der Leuchtrückstelltransistor T4 wird eingeschaltet, wodurch die Rückstellspannung VINT an die Anode der OLED angelegt wird, um die Anode der OLED zurückzusetzen, so dass die OLED vor der dritten Phase P3 kein Licht emittiert.
Außerdem empfängt in der ersten Phase P1 das Gate des Datenschreibtransistors T5 das Abtastsignal GA auf einem hohen Pegel, und der Datenschreibtransistor T5 wird ausgeschaltet. Das Gate des Kompensationstransistors T6 empfängt das Abtastsignal GA auf einem hohen Pegel, und der Kompensationstransistor T6 wird ausgeschaltet. Das Gate des ersten Leuchtsteuertransistors T7 empfängt das Leuchtsteuersignal EMS auf einem hohen Pegel, und der erste Leuchtsteuertransistor T7 wird ausgeschaltet. Das Gate des zweiten Leuchtsteuertransistors T8 empfängt das Leuchtsteuersignal EMS auf einem hohen Pegel, und der zweite Leuchtsteuertransistor T8 wird ausgeschaltet.
In der zweiten Phase P2 werden ein Rückstellsteuersignal RST auf hohem Pegel, ein Abtastsignal GA auf niedrigem Pegel, ein Leuchtsteuersignal EMS auf hohem Pegel, ein erstes Spannungsstabilisierungssteuersignal STV auf hohem Pegel und ein Datensignal DA auf hohem Pegel eingegeben.
In der zweiten Phase P2 empfängt das Gate des Datenschreibtransistors T5 das Abtastsignal GA auf einem niedrigen Pegel, und der Datenschreibtransistor T5 wird eingeschaltet, wodurch das Datensignal DA auf einem hohen Pegel in die erste Elektrode des Treibertransistors T1 geschrieben wird, d.h. den ersten Anschluss F der Treiberschaltung 110. Das Gate des Kompensationstransistors T6 empfängt das Abtastsignal GA auf einem niedrigen Pegel, und der Kompensationstransistor T3 wird eingeschaltet, wodurch das Datensignal DA auf einem hohen Pegel des ersten Anschlusses F in den ersten Knoten N1 geschrieben wird. Das Gate des ersten Spannungsstabilisierungstransistors T2a empfängt das Spannungsstabilisierungssteuersignal STV auf einem hohen Pegel, und der erste Spannungsstabilisierungstransistor T2a wird eingeschaltet, wodurch das Datensignal DA auf einem hohen Pegel des ersten Knotens N1 in das Gate des Treibertransistors T1 geschrieben wird, d.h. den Steueranschluss G der Treiberschaltung 110. Da der Datenschreibtransistor T5, der Treibertransistor T1, der Kompensationstransistor T6 und der Spannungsstabilisierungstransistor T2 alle eingeschaltet sind, lädt das Datensignal DA den Speicherkondensator C wieder über den Datenschreibtransistor T5, den Treibertransistor T1, den Kompensationstransistor T6 und den ersten Spannungsstabilisierungstransistor T2a, d.h. das Gate des Treibertransistors T1 wird geladen, was bedeutet, dass der Steueranschluss G geladen wird, so dass die Spannung des Gates des Treibertransistors T1 allmählich ansteigt.
Es versteht sich, dass in der zweiten Phase P2, da der Datenschreibtransistor T5 eingeschaltet ist, die Spannung des ersten Anschlusses F auf Vda bleibt. Unterdessen wird gemäß den Eigenschaften des Treibertransistors T1, wenn die Spannung des Steueranschlusses G auf Vda + Vth ansteigt, der Treibertransistor T1 ausgeschaltet und der Ladeprozess endet. Hier repräsentiert Vda die Spannung des Datensignals DA und Vth repräsentiert die Schwellenspannung des Treibertransistors T1. Da der Treibertransistor T1 in dieser Ausführungsform anhand eines P-Typ-Transistors als Beispiel beschrieben wird, kann die Schwellenspannung Vth hier ein negativer Wert sein.
Nach der zweiten Phase P2 ist die Spannung des Gates des Treibertransistors T1 Vda + Vth, das heißt, die Spannungsinformationen der Schwellenspannung Vth und das Datensignal DA werden in dem Speicherkondensator C zum Kompensieren der Schwellensspannung des Treibertransistors T1 in der folgenden dritten Phase P3 gespeichert.
Außerdem empfängt in der zweiten Phase P2 das Gate des zweiten Spannungsstabilisierungstransistors T2b das Leuchtsteuersignal EMS auf einem hohen Pegel, und der zweite Spannungsstabilisierungstransistor T2b wird ausgeschaltet. Das Gate des Treiberrückstelltransistors T3 empfängt das Rückstellsteuersignal RST auf einem hohen Pegel, und der Treiberrückstelltransistor T3 wird ausgeschaltet. Das Gate des Leuchtrückstelltransistors T4 empfängt das Rückstellsteuersignal RST auf einem hohen Pegel, und der Leuchtrückstelltransistor T4 wird ausgeschaltet. Das Gate des ersten Leuchtsteuertransistors T7 empfängt das Leuchtsteuersignal EMS auf einem hohen Pegel, und der erste Leuchtsteuertransistor T7 wird ausgeschaltet; und das Gate des zweiten Leuchtsteuertransistors T8 empfängt das Leuchtsteuersignal EMS auf einem hohen Pegel, und der zweite Leuchtsteuertransistor T8 wird ausgeschaltet.
In der dritten Phase P3 werden ein Rückstellsteuersignal RST auf hohem Pegel, ein Abtastsignal GA auf hohem Pegel, ein Leuchtsteuersignal EMS auf niedrigem Pegel, ein erstes Spannungsstabilisierungssteuersignal STV auf niedrigem Pegel und ein Datensignal DA auf niedrigem Pegel eingegeben. Wie in 4 gezeigt, kann das Leuchtsteuersignal EMS auf niedrigem Pegel in einer Ausführungsform der vorliegenden Offenbarung ein Pulsweitenmodulationssignal sein, das auf einem niedrigen Pegel wirksam ist. Wie in 4 gezeigt, ist die Abfallflanke des Leuchtsteuersignals EMS später als der Endpunkt der zweiten Phase P1, das heißt später als die Abfallflanke des ersten Spannungsstabilisierungssteuersignals STV.
In der dritten Phase P3 empfängt das Gate des zweiten Spannungsstabilisierungstransistors T2b das Leuchtsteuersignal EMS auf einem niedrigen Pegel, und der zweite Spannungsstabilisierungstransistor T2b wird eingeschaltet. Da in dieser Ausführungsform der zweite Spannungsstabilisierungstransistor T2b ein P-Typ-Feldeffekttransistor ist, ist, wenn der zweite Spannungsstabilisierungstransistor T2b eingeschaltet ist, die Gate-Spannung des zweiten Spannungsstabilisierungstransistors T2b relativ zu der zweiten Elektrodenspannung des zweiten Spannungsstabilisierungstransistors T2b negativ. Wenn der zweite Spannungsstabilisierungstransistor T2b von einem Aus-Zustand in einen Ein-Zustand geschaltet wird, wird somit der zweite Spannungsstabilisierungstransistor T2b umgekehrt geladen, und die zweite Elektrode des zweiten Spannungsstabilisierungstransistors T2b kann positive Ladungen absorbieren.
Das Gate des ersten Spannungsstabilisierungstransistors T2a empfängt das erste Spannungsstabilisierungssteuersignal STV auf einem niedrigen Pegel und der erste Spannungsstabilisierungstransistor T2a wird ausgeschaltet. Da in der Ausführungsform der vorliegenden Offenbarung der erste Spannungsstabilisierungstransistor T2a ein NMOS-Transistor ist, setzen die ersten und zweiten Elektroden des ersten Spannungsstabilisierungstransistors T2a negative Ladungen frei, wenn der erste Spannungsstabilisierungstransistor T2a von einem Ein-Zustand in einen Aus-Zustand geschaltet wird.
Das Gate des Kompensationstransistors T6 empfängt das Abtastsignal auf einem hohen Pegel, und der Kompensationstransistor T6 wird ausgeschaltet. Da in der Ausführungsform der vorliegenden Offenbarung der Kompensationstransistor T6 ein PMOS-Transistor ist, setzen die ersten und zweiten Elektroden des Kompensationstransistors T6 positive Ladungen frei, wenn der Kompensationstransistor T6 von einem Ein-Zustand in einen Aus-Zustand geschaltet wird.
In der Ausführungsform der vorliegenden Offenbarung werden die durch den Kompensationstransistor T6 und den ersten Spannungsstabilisierungstransistor T2a freigesetzten Restladungen durch den zweiten Spannungsstabilisierungstransistor T2b absorbiert, wodurch die Spannung des Steueranschlusses G des Treibertransistors T1 stabil gehalten wird. Somit wird der Einfluss des Spannungssprungs des Steueranschlusses G des Treibertransistors T1 auf den durch den Treibertransistor T3 erzeugten Strom und die Helligkeit der OLED eliminiert, das Kontrastverhältnis des Anzeigemittels wird verbessert, die Grauskala mura und der niederfrequente Fliker werden verbessert.
Außerdem empfängt das Gate des ersten Leuchtsteuertransistors T7 das Leuchtsteuersignal EMS. Gemäß der Ausführungsform der vorliegenden Offenbarung kann das Leuchtsteuersignal EMS pulsweitenmoduliert sein. Wenn das Leuchtsteuersignal EMS auf einem niedrigen Pegel ist, wird der erste Leuchtsteuertransistor T7 eingeschaltet, so dass die erste Stromversorgungsspannung Vdd an den ersten Anschluss F angelegt wird. Das Gate des zweiten Leuchtsteuertransistors T8 empfängt das Leuchtsteuersignal EMS. Wenn das Leuchtsteuersignal EMS auf einem niedrigen Pegel ist, wird der zweite Leuchtsteuertransistor T8 eingeschaltet, wodurch der durch den Treibertransistor T1 erzeugte Treiberstrom an die Anode der OLED angelegt wird.
Außerdem umfasst die aktive Schicht des ersten Spannungsstabilisierungstransistors T2a ein Oxidhalbleitermaterial, und sein Leckstrom beträgt 10^-16 bis 10^-19 A. Im Vergleich mit dem Einzel-Gate-Niedertemperatur-Polysiliziumtransistor und dem Doppel-Gate-Niedertemperatur-Polysiliziumtransistor ist der Leckstrom kleiner, so dass der elektrische Leckstrom der Speicherschaltung weiter reduziert werden kann, um die Gleichmäßigkeit der Helligkeit zu verbessern.
Außerdem empfängt in der dritten Phase P3 das Gate des Leuchtrückstelltransistors T4 das Rückstellsteuersignal RST auf einem hohen Pegel, und der Leuchtrückstelltransistor T4 wird ausgeschaltet. Das Gate des Treiberrückstelltransistors T3 empfängt das Rückstellsteuersignal RST auf einem hohen Pegel, und der Treiberrückstelltransistor T3 wird ausgeschaltet. Das Gate des Datenschreibtransistors T5 empfängt das Abtastsignal GA auf einem hohen Pegel, und der Datenschreibtransistor T5 wird ausgeschaltet.
Es ist leicht zu verstehen, dass in der dritten Phase P3, da der erste Leuchtsteuertransistor T7 eingeschaltet ist, die Spannung des ersten Anschlusses F die erste Stromversorgungsspannung Vdd ist und die Spannung des Steueranschlusses G Vda+Vth ist, deshalb wird der Treibertransistor T1 auch eingeschaltet.
In der dritten Phase P3 sind die Anode und die Kathode der OLED jeweils mit der ersten Stromversorgungsspannung Vdd (Hochspannung) und der zweiten Stromversorgungsspannung Vss (Niederspannung) verbunden, um Licht unter Ansteuerung des durch den Treibertransistor T1 erzeugten Treiberstrom zu emittieren.
Basierend auf der Sättigungsstromformel des Treibertransistors T1 kann der Treiberstrom ID zum Treibern der OLED zum Emittieren von Licht gemäß der folgenden Gleichung erhalten werden: $ID = K {(VGS - Vth)}^{2}$
$= K {[(Vda + Vth - Vdd) - Vth]}^{2}$
$= K {(Vda - Vdd)}^{2}$
In der obigen Gleichung stellt Vth die Schwellenspannung des Treibertransistors T1 dar, VGS stellt die Spannung zwischen dem Gate und der Source des Treibertransistors T1 dar und K ist eine Konstante. Aus der obigen Gleichung ist ersichtlich, dass der durch die OLED fließende Treiberstrom ID nicht mehr mit der Schwellenspannung Vth des Treibertransistors T1 in Beziehung steht, sondern nur mit der Spannung Vda des Datensignals DA. Daher kann die Schwellenspannung Vth des Treibertransistors T1 kompensiert werden, das Problem der Schwellenspannungsdrift des Treibertransistors T1, das durch den Verfahrensprozess und den Langzeitbetrieb verursacht wird, kann gelöst werden, und der Einfluss davon auf den Treiberstrom ID kann eliminiert werden, wodurch der Anzeigeeffekt verbessert wird.
Beispielsweise kann K in der obigen Gleichung dargestellt werden als: $K = 0, 5 nCox (B/L),$
wobei n die Elektronenmobilität des Treibertransistors T1 ist, Cox die Kapazität des Gates des Treibertransistors T1 pro Flächeneinheit ist, W die Kanalbreite des Treibertransistors T1 ist und L die Kanallänge des Treibertransistors T1 ist.
Zusätzlich sollte beachtet werden, dass die Beziehung zwischen dem Rückstellsteuersignal RST, dem Abtastsignal GA, dem Leuchtsteuersignal EMS, dem ersten Spannungsstabilisierungssteuersignal STV, dem Datensignal DA und jeder Phase nur veranschaulichend ist. Die Dauern des hohen Pegels oder des niedrigen Pegels des Rückstellsteuersignals RST, des Abtastsignals GA, des Leuchtsteuersignals EMS, des Spannungsstabilisierungssteuersignals STV und des Datensignals DA sind nur veranschaulichend.
5 bis 11 zeigen Planansichten jeweiliger Schichten in einem Arraysubstrat gemäß Ausführungsformen der vorliegenden Offenbarung. Eine in 3 gezeigte Pixelschaltung wird als Beispiel für die Beschreibung genommen. In dieser Pixelschaltung sind das zweite Spannungsstabilisierungssteuersignal und das Leuchtsteuersignal EMS dasselbe Signal, das Kompensationssteuersignal und das Abtastsignal GA sind dasselbe Signal, und der erste Spannungsstabilisierungstransistor T2a ist ein Metalloxidtransistor .
Die Positionsbeziehung jeder Schaltung in der Pixelschaltung auf dem Substrat wird nachstehend in Verbindung mit 5 bis 11 beschrieben. Der Fachmann wird verstehen, dass die Skalen in 5 bis 11 Zeichnungsmaßstäbe sind, um die Positionen verschiedener Teile klarer darzustellen, sie sollten nicht als wahre Maßstäbe von Komponenten angesehen werden. Der Fachmann kann die Größe jeder Komponente basierend auf tatsächlichen Anforderungen auswählen, was in der vorliegenden Offenbarung nicht speziell beschränkt ist.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat eine erste aktive Halbleiterschicht 310, die sich auf dem Substrat 300 befindet.
5 zeigt eine Planansicht der ersten aktiven Halbleiterschicht 310 in dem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung. Der Treibertransistor T1, der zweite Spannungsstabilisierungstransistor T2b, der Treiberrückstelltransistor T3, der Leuchtrückstelltransistor T4, der Datenschreibtransistor T5, der Kompensationstransistor T6, der erste Leuchtsteuertransistor T7 und der zweite Leuchtsteuertransistor T8 in der Pixelschaltung sind in einer beispielhaften Ausführungsform der vorliegenden Offenbarung Siliziumtransistoren, wie z.B. Niedertemperatur-Polysiliziumtransistoren. In einer beispielhaften Ausführungsform der vorliegenden Offenbarung kann die erste aktive Halbleiterschicht 310 verwendet werden, um aktive Gebiete des oben erwähnten Treibertransistors T1, des zweiten Spannungsstabilisierungstransistors T2b, des Treiberrückstelltransistors T3, des Leuchtrückstelltransistors T4, des Datenschreibtransistors T5, des Kompensationstransistors T6, des ersten Leuchtsteuertransistors T7 und des zweiten Leuchtsteuertransistors T8 zu bilden. In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst die erste aktive Halbleiterschicht 310 ein Kanalbereichsmuster und ein Dotierbereichsmuster des Transistors (d.h. das erste Source/Drain-Bereich und das zweite Source/Drain-Bereich des Transistors). In der Ausführungsform der vorliegenden Offenbarung sind das Kanalbereichsmuster und das Dotierbereichsmuster jedes Transistors integral bereitgestellt.
Es sei darauf hingewiesen, dass in 5 ein gepunkteter Rahmen verwendet wird, um Bereiche in der ersten aktiven Halbleiterschicht 310 für Source/Drain-Bereiche und Kanalbereiche jeweiliger Transistoren zu bezeichnen.
Wie in 5 gezeigt, umfasst die erste aktive Halbleiterschicht 310 sequentiell in der Y-Richtung (Spaltenrichtung) und der X-Richtung (Zeilenrichtung) ein Kanalbereich T3-c des Treiberrückstelltransistors T3, einen Kanalbereich T5-c des Datenschreibtransistors T5, einen Kanalbereich T6-c des Kompensationstransistors T6, einen Kanalbereich T1-c des Treibertransistors T1, einen Kanalbereich T7-c des ersten Leuchtsteuertransistors T7, einen Kanalbereich des zweiten Spannungsstabilisierungstransistors T2b und Drain-Bereiche T2b-c/T2b-d des zweiten Spannungsstabilisierungstransistors T2b, einen Kanalbereich T8-c des zweiten Leuchtsteuertransistors T8 und einen Kanalbereich T4-c des Leuchtrückstelltransistors T4.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung kann die erste aktive Halbleiterschicht für die oben erwähnten Transistoren eine integral gebildete Niedertemperatur-Polysiliziumschicht umfassen. Der Source-Bereich und der Drain-Bereich jedes Transistors können durch Dotierung oder dergleichen leitfähig sein, um eine elektrische Verbindung aller Strukturen zu realisieren. Das heißt, die erste aktive Halbleiterschicht des Transistors ist ein Gesamtmuster, das aus p-Silizium oder n-Silizium gebildet ist, und jeder Transistor in derselben Pixelschaltung umfasst ein Dotierbereichsmuster (d.h. einen Source-Bereich s und einen Drain-Bereich d) und ein Kanalbereichsmuster. Die aktiven Schichten in verschiedenen Transistoren sind durch Dotierungsstrukturen getrennt.
Wie in 5 gezeigt, umfasst die erste aktive Halbleiterschicht 310 in der Y-Richtung und der X-Richtung ferner: einen Drain-Bereich T3-d des Treiberrückstelltransistors T3, einen Drain-Bereich T5-d des Datenschreibtransistors T5, einen Source-Bereich des Treiberrückstelltransistors T3 sowie Source-Bereiche T3-s/T6-s des Kompensationstransistors T6, einen Source-Bereich T5-s des Datenschreibtransistors T5, einen Source-Bereich des Treibertransistors T1 sowie Source-Bereiche T1-s/T7-s des ersten Leuchtsteuertransistors T7, einen Drain-Bereich des Kompensationstransistors T6 sowie einen Drain-Bereich des Treibertransistors T1 und Drain-Bereiche T6-d/T1-d/T8-d des zweiten Leuchtsteuertransistors T8, einen Drain-Bereich T7-d des ersten Leuchtsteuertransistors T7, einen Source-Bereich T2b-s des zweiten Spannungsstabilisierungstransistors T2b, einen Source-Bereich des zweiten Leuchtsteuertransistors T8 und Source-Bereiche T8-s/T4-s des Leuchtrückstelltransistors T4, und einen Drain-Bereich T4-d des Leuchtrückstelltransistors T4.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung kann die erste aktive Halbleiterschicht 310 aus einem Siliziumhalbleitermaterial, wie etwa amorphem Silizium, Polysilizium oder dergleichen gebildet sein. Der oben erwähnte Source-Bereich und Drain-Bereich können Bereiche sein, die mit Verunreinigungen vom n-Typ oder vom p-Typ dotiert sind. Die Source-Bereiche und die Drain-Bereiche des oben erwähnten ersten Leuchtsteuertransistors T7, des Datenschreibtransistors T5, des Treibertransistors T1, des zweiten Spannungsstabilisierungstransistors T2b, des Kompensationstransistors T6, des Treiberrückstelltransistors T3, des Leuchtrückstelltransistors T4 und des zweiten Leuchtsteuertransistors T8 sind beispielsweise Bereiche, die mit P-Typ-Verunreinigungen dotiert sind.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine erste leitfähige Schicht 320, die sich auf einer Seite der ersten aktiven Halbleiterschicht entfernt von dem Substrat befindet.
6 zeigt eine Planansicht einer ersten leitfähigen Schicht 320 in dem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 6 gezeigt, umfasst die erste leitfähige Schicht 320, in Y-Richtung hintereinander angeordnet, eine erste Rückstellsteuersignalleitung RSTL1, eine Abtastsignalleitung GAL, eine erste Elektrode C1 des Kondensators C, ein Gate T1-g des Treibertransistors T1, eine Leuchtsteuersignalleitung EML und eine zweite Rückstellsteuersignalleitung RSTL2.
In der Ausführungsform der vorliegenden Offenbarung ist die Leuchtsteuersignalleitung EML mit dem Leuchtsteuersignal-Eingangsanschluss EM gekoppelt und dazu konfiguriert, das Leuchtsteuersignal EMS an den Leuchtsteuersignal-Eingangsanschluss EM bereitzustellen.
In der Ausführungsform der vorliegenden Offenbarung ist die Abtastsignalleitung GAL mit dem Abtastsignal-Eingangsanschluss Gate und dem Kompensationssteuersignal-Eingangsanschluss Com gekoppelt und dazu konfiguriert, das Abtastsignal GA dem Abtastsignal-Eingangsanschluss Gate bereitzustellen, und ein Kompensationssteuersignal dem Kompensationssteuersignal-Eingangsanschluss Com bereitzustellen.
In der Ausführungsform der vorliegenden Offenbarung haben die erste Elektrode C1 des Kondensators C und das Gate T1-g des Treibertransistors T1 eine integrierte Struktur.
In der Ausführungsform der vorliegenden Offenbarung ist die erste Rückstellsteuersignalleitung RSTL 1 mit dem Treiberrückstellsteuersignal-Eingangsanschluss Rst1 gekoppelt, um das Rückstellsteuersignal RST an den Treiberrückstellsteuersignal-Eingangsanschluss Rst1 bereitzustellen.
In der Ausführungsform der vorliegenden Offenbarung ist es unter Bezugnahme auf 5 und 6 ersichtlich, dass der Teil, wo eine orthographische Projektion der ersten Rückstellsteuersignalleitung RSTL1 auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht 310 auf dem Substrat überlappt, das Gate T3-g der Treiberrückstelltransistor T3 der Pixelschaltung. Der Teil, wo eine orthographische Projektion der Abtastsignalleitung GAL auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht 310 auf dem Substrat überlappt, ist jeweils das Gate T5-g des Datenschreibtransistors T5 und das Gate T6-g des Kompensationstransistors T6 in der Pixelschaltung. Der Teil, wo eine orthographische Projektion der ersten Elektrode C1 des Kondensators C in der Pixelschaltung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht 310 auf dem Substrat überlappt, ist das Gate T1-g des Treibertransistors T1 in der Pixelschaltung. Der Teil, wo eine orthographische Projektion der Leuchtsteuersignalleitung EML auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht 310 auf dem Substrat überlappt, ist jeweils das Gate T7-g des ersten Leuchtsteuertransistors T7, das Gate T2-g des Spannungsstabilisierungstransistors T2b, das Gate T8-g des zweiten Leuchtsteuertransistors T8 in der Pixelschaltung.
In der Ausführungsform der vorliegenden Offenbarung ist die zweite Rückstellsteuersignalleitung RSTL2 mit dem Leuchtrückstellsteuersignal-Eingangsanschluss Rst2 gekoppelt, um das Rückstellsteuersignal RST an den Leuchtrückstellsteuersignal-Eingangsanschluss Rst2 bereitzustellen.
In der Ausführungsform der vorliegenden Offenbarung ist der Teil, wo eine orthographische Projektion der zweiten Rückstellsteuersignalleitung RSTL2 auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht 310 auf dem Substrat überlappt, das Gate T4-g des Leuchtrückstelltransistors T4 der Pixelschaltung.
In der Ausführungsform der vorliegenden Offenbarung sind, wie in 6 gezeigt, in der Y-Richtung das Gate T3-g des Treiberrückstelltransistors T3, das Gate T6-g des Kompensationstransistors T6 und das Gate T5-g des Datenschreibtransistors T5 auf der ersten Seite des Gates T1-g des Treibertransistors T1 angeordnet. Das Gate T7-g des ersten Leuchtsteuertransistors T7, das Gate T2-g des zweiten Spannungsstabilisierungstransistors T2b, das Gate T8-g des ersten Leuchtsteuertransistors T8 und das Gate T4-g des Leuchtrückstelltransistors T4 befinden sich auf der zweiten Seite des Gates T1-g des Treibertransistors T1.
Es sollte angemerkt werden, dass die erste Seite und die zweite Seite des Gates T1-g des Treibertransistors T1 die zwei gegenüberliegenden Seiten des Gates T1-g des Treibertransistors T1 in der Y-Richtung sind. Wie in 6 gezeigt, kann in der XY-Ebene die erste Seite des Gates T1-g des Treibertransistors T1 die obere Seite des Gates T1-g des Treibertransistors T1 sein. Die zweite Seite des Gates T1-g des Treibertransistors T1 kann die untere Seite des Gates T1-g des Treibertransistors T1 sein. In der Beschreibung der vorliegenden Offenbarung ist die „untere Seite“ beispielsweise die Seite des Arraysubstrats zum Bonden von ICs. Beispielsweise ist die untere Seite des Gates T1-g des Treibertransistors T1 die Seite des Gates T1-g des Treibertransistors T1 nahe dem IC (nicht gezeigt). Die obere Seite ist die der unteren Seite gegenüberliegende Seite, z.B. die Seite des Gates T1-g des Treibertransistors T1 weg von dem IC.
Genauer gesagt ist das Gate T3-g des Treiberrückstelltransistors T3 auf der oberen Seite des Gates T6-g des Kompensationstransistors T6 und des Gates T5-g des Datenschreibtransistors T5 angeordnet. Das Gate T3-g des Treiberrückstelltransistors T3, das Gate T2-g des zweiten Spannungsstabilisierungstransistors T2b und das Gate T6-g des Kompensationstransistors T6 überlappen mit dem Gate T1-g des Treibertransistors T1 in der Y-Richtung.
In der Ausführungsform der vorliegenden Offenbarung sind in der X-Richtung das Gate T5-g des Datenschreibtransistors T5 und das Gate T7-g des ersten Leuchtsteuertransistors T7, wie in 6 gezeigt, auf der dritten Seite des Gates T1-g des Treibertransistors T1 angeordnet. Das Gate T8-g des zweiten Leuchtsteuertransistors T8 und das Gate T4-g des Leuchtrückstelltransistors T4 sind auf der vierten Seite des Gates T1-g des Treibertransistors T1 angeordnet.
Es sollte angemerkt werden, dass die dritte Seite und die vierte Seite des Gates T1-g des Treibertransistors T1 die beiden gegenüberliegende Seiten des Gates T1-g des Treibertransistors T1 in der X-Richtung sind. Wie in 6 gezeigt, kann in der XY-Ebene die dritte Seite des Gates T1-g des Treibertransistors T1 die linke Seite des Gates T1-g des Treibertransistors T1 sein. Die vierte Seite des Gates T1-g des Treibertransistors T1 kann die rechte Seite des Gates T1-g des Treibertransistors T1 sein.
Es sei darauf hingewiesen, dass die in 6 gezeigten aktiven Bereiche des Transistors den jeweiligen Bereichen entsprechen, in denen die erste leitfähige Schicht 320 mit der ersten aktiven Halbleiterschicht 310 überlappt.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine zweite leitfähige Schicht, die sich auf einer Seite der ersten leitfähigen Schicht entfernt von dem Substrat befindet und von der ersten leitfähigen Schicht beabstandet ist.
7 zeigt eine Planansicht einer zweiten leitfähigen Schicht 330 in dem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 7 gezeigt, umfasst die zweite leitfähige Schicht 330, in der Y-Richtung angeordnet, eine erste Spannungsstabilisierungssteuersignalleitung STVL, eine zweite Elektrode C2 des Kondensators C und eine erste Stromversorgungsspannungsleitung VDL.
In der Ausführungsform der vorliegenden Offenbarung ist es gemäß 6 und 7 ersichtlich, dass die Projektion der zweiten Elektrode C2 des Kondensators C zumindest teilweise mit der Projektion der ersten Elektrode C1 des Kondensators C auf dem Substrat überlappt.
In der Ausführungsform der vorliegenden Offenbarung , wie in 7 gezeigt, erstreckt sich die erste Stromversorgungsspannungsleitung VDL in X-Richtung und ist integral mit der zweiten Elektrode C2 des Kondensators C ausgebildet. Die erste Stromversorgungsspannungsleitung VDL ist mit dem ersten Stromversorgungsspannungsanschluss VDD gekoppelt und dazu konfiguriert, daran die erste Stromversorgungsspannung Vdd bereitzustellen. Die erste Spannungsstabilisierungssteuersignalleitung STVL ist mit dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv gekoppelt und ist dazu konfiguriert, das erste Spannungsstabilisierungssteuersignal STV für den ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss Stv zu liefern.
In der Ausführungsform der vorliegenden Offenbarung , wie in 7 gezeigt, ist die erste Spannungsstabilisierungssteuersignalleitung STVL in der Y-Richtung auf der ersten Seite der zweiten Elektrode C2 des Kondensators angeordnet. Die erste Stromversorgungsspannungsleitung VDL ist auf der zweiten Seite der zweiten Elektrode C2 des Kondensators angeordnet. Ähnlich wie die obige Angabe über die erste und die zweite Seite des Gates T1-g des Treibertransistors T1 sind die erste und die zweite Seite der zweiten Elektrode C2 des Kondensators zwei gegenüberliegende Seiten der zweiten Elektrode C2 des Kondensators in die Y-Richtung. Die erste Seite der zweiten Elektrode C2 des Kondensators ist die obere Seite der zweiten Elektrode C2 des Kondensators in Y-Richtung, und die zweite Seite der zweiten Elektrode C2 des Kondensators ist die untere Seite der zweiten Elektrode C2 der Kondensator in Y-Richtung.
Insbesondere befindet sich in der Y-Richtung die Spannungsstabilisierungssteuersignalleitung STVL auf der oberen Seite der zweiten Elektrode C2 des Kondensators. Die erste Stromversorgungssignalleitung VDL ist auf der unteren Seite der zweiten Elektrode C2 des Kondensators angeordnet.
In der Ausführungsform der vorliegenden Offenbarung ist die Spannungsstabilisierungssteuersignalleitung STVL, wie in 7 gezeigt, mit dem ersten Gate T2a-g1 des Spannungsstabilisierungstransistors T2a versehen. Details werden nachstehend unter Bezugnahme auf 8 beschrieben.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine zweite aktive Halbleiterschicht, die sich auf einer Seite der zweiten leitfähigen Schicht entfernt von dem Substrat befindet und von der zweiten leitfähigen Schicht beabstandet ist.
8 zeigt eine Planansicht der zweiten aktiven Halbleiterschicht 340 in dem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung. In einer beispielhaften Ausführungsform der vorliegenden Offenbarung kann die zweite aktive Halbleiterschicht 340 verwendet werden, um aktive Schichte des oben erwähnten ersten Spannungsstabilisierungstransistors T2a zu bilden. Insbesondere kann die zweite aktive Halbleiterschicht 340 zum Bilden der aktiven Schichte des ersten Spannungsstabilisierungstransistors T2a verwendet werden. In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst die zweite aktive Halbleiterschicht 340, ähnlich wie die erste aktive Halbleiterschicht 310 ein Kanalbereichsmuster und ein Dotierbereichsmuster des Transistors (d.h. das erste Source/Drain-Bereich und das zweite Source/Drain-Bereich des Transistors).
In 8 werden gepunktete Rahmen verwendet, um Bereiche der Source/Drain-Bereiche und der Kanalbereiche des ersten Spannungsstabilisierungstransistors T2a in der zweiten aktiven Halbleiterschicht 340 zu zeigen.
Wie in 8 gezeigt, umfasst die zweite aktive Halbleiterschicht 340 sequentiell in Y-Richtung einen Source-Bereich T2a-s des ersten Spannungsstabilisierungstransistors T2a, einen Kanalbereich T2a-c des ersten Spannungsstabilisierungstransistors T2a und einen Drain-Bereich T2a-d des ersten Spannungsstabilisierungstransistors T2a.
In der Ausführungsform der vorliegenden Offenbarung ist unter Bezugnahme auf 7 und 8 der Teil, wo eine orthographische Projektion der ersten Spannungsstabilisierungssteuersignalleitung STVL auf dem Substrat mit einer orthographischen Projektion der zweiten aktiven Halbleiterschicht 340 auf dem Substrat überlappt, das erste Gate T2a-g1 des ersten Spannungsstabilisierungstransistors T2a. Die Projektion des Kanalbereichs T2a-c des ersten Spannungsstabilisierungstransistors T2a überlappt vollständig mit der Projektion des ersten Gates T2a-g1 des ersten Spannungsstabilisierungstransistors T2a auf dem Substrat.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung kann die zweite aktive Halbleiterschicht 340 aus einem Oxidhalbleitermaterial gebildet sein, z.B. Indium-Gallium-Zink-Oxid IGZO. Der oben erwähnte Source-Bereich und der Drain-Bereich können Bereiche sein, die mit Verunreinigungen vom n-Typ oder vom p-Typ dotiert sind. Beispielsweise sind sowohl der Source-Bereich als auch der Drain-Bereich des ersten Spannungsstabilisierungstransistors T2a Bereiche, die mit Verunreinigungen vom N-Typ dotiert sind.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine dritte leitfähige Schicht, die sich auf einer Seite der zweiten aktiven Halbleiterschicht entfernt von dem Substrat befindet und von der zweiten aktiven Halbleiterschicht beabstandet ist.
9 zeigt eine Planansicht einer dritten leitfähigen Schicht 350 in dem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 9 gezeigt, umfasst die dritte leitfähige Schicht 350 eine erste Spannungsstabilisierungssteuersignalleitung STVL.
In der Ausführungsform der vorliegenden Offenbarung ist die erste Spannungsstabilisierungssteuersignalleitung STVL, wie in 9 gezeigt, mit dem zweiten Gate T2a-g2 des ersten Spannungsstabilisierungstransistors T2a versehen. Insbesondere ist der Teil, wo eine orthographische Projektion der ersten Spannungsstabilisierungssteuersignalleitung STVL auf dem Substrat mit einer orthographischen Projektion der zweiten aktiven Halbleiterschicht 340 auf dem Substrat überlappt, das zweite Gate T2a-g2 des ersten Spannungsstabilisierungstransistors T2a.
In der Ausführungsform der vorliegenden Offenbarung sind die Projektionen des zweiten Gates T2a-g2 des ersten Spannungsstabilisierungstransistors T2a, des Kanalbereichs T2a-c des ersten Spannungsstabilisierungstransistors T2a und des ersten Gates T2a-g1 des ersten Spannungsstabilisierungstransistors T2a auf das Substrat unter Bezugnahme auf 7, 8 und 9 vollständig miteinander überlappend.
Es sollte angemerkt werden, dass in der Ausführungsform der vorliegenden Offenbarung eine isolierende Schicht oder eine dielektrische Schicht ferner zwischen benachbarten aktiven Halbleiterschichten und leitfähigen Schichten oder zwischen benachbarten leitfähigen Schichten vorgesehen ist. Insbesondere sind jeweils isolierende Schichten oder dielektrische Schichten (die nachstehend unter Bezugnahme auf Querschnittsansichten ausführlich beschrieben werden) zwischen der ersten aktiven Halbleiterschicht 310 und der ersten leitfähigen Schicht 320, zwischen der ersten leitfähigen Schicht 320 und der zweiten leitfähigen Schicht 330, zwischen der zweiten leitfähigen Schicht 330 und der zweiten aktiven Halbleiterschicht 340, zwischen der zweiten aktiven Halbleiterschicht 340 und der dritten leitfähigen Schicht 350, zwischen der dritten leitfähigen Schicht 350 und der vierten leitfähigen Schicht 360 (die im Detail unten unter Bezugnahme auf 12 beschrieben werden) und zwischen der vierten leitfähigen Schicht 360 und der fünften leitfähigen Schicht 370 (die unten unter Bezugnahme auf 11 ausführlich beschrieben wird) angeordnet.
Es sei darauf hingewiesen, dass das unten beschriebene Durchgangsloch ein Durchgangsloch ist, das gleichzeitig isolierende Schichten oder dielektrische Schichten durchdringt, die zwischen benachbarten aktiven Halbleiterschichten und leitfähigen Schichten oder zwischen benachbarten leitfähigen Schichten vorgesehen sind. Insbesondere handelt es sich bei dem Durchgangsloch um ein Durchgangsloch, das gleichzeitig jeweilige Isolierschichten oder dielektrische Schichten zwischen der ersten aktiven Halbleiterschicht 310 und der ersten leitfähigen Schicht 320, zwischen der ersten leitfähigen Schicht 320 und der zweiten leitfähigen Schicht 330, zwischen der zweiten leitfähigen Schicht 330 und der zweiten aktiven Halbleiterschicht 340, zwischen der zweiten aktiven Halbleiterschicht 340 und der dritten leitfähigen Schicht 350, zwischen der dritten leitfähigen Schicht 350 und der vierten leitfähigen Schicht 360 und zwischen der vierten leitfähigen Schicht 360 und der fünften leitfähigen Schicht 370 durchdringt.
In den Zeichnungen der vorliegenden Offenbarung werden weiße Kreise verwendet, um die den Durchgangslöchern entsprechenden Bereiche anzuzeigen.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine vierte leitfähige Schicht, die sich auf einer Seite der dritten leitfähigen Schicht entfernt von dem Substrat befindet und von der dritten leitfähigen Schicht beabstandet ist.
10 zeigt eine Planansicht einer vierten leitfähigen Schicht 360 in dem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 10 gezeigt, umfasst die vierte leitfähige Schicht 360 eine erste Verbindung 361, eine zweite Verbindung 362, eine dritte Verbindung 363, eine vierte Verbindung 364, eine fünfte Verbindungeine fünfte Verbindung 365, eine sechste Verbindung 366 und eine siebte Verbindung 367.
In der Ausführungsform der vorliegenden Offenbarung sind die zweite Verbindung 362, die dritte Verbindung 363, die vierte Verbindung 364, die fünfte Verbindung 365 und die sechste Verbindung 366 zwischen der ersten Verbindung 361 und der siebten Verbindung 367 angeordnet. Insbesondere sind die zweite Verbindung 362, die dritte Verbindung 363, die vierte Verbindung 364, die fünfte Verbindung 365 und die sechste Verbindung 366 auf der zweiten Seite der ersten Verbindung 361 und auf der ersten Seite der siebten Verbindung 367 vorgesehen. Ähnlich wie die erste und zweite Seite des Gates T1-g des Treibertransistors T1 ist im XY-Koordinatensystem die zweite Seite der ersten Verbindung 361 die untere Seite von die erste Verbindung 361, und die erste Seite der siebten Verbindung 367 ist die obere Seite der siebten Verbindung 367. Das heißt, die zweite Verbindung 362, die dritte Verbindung 363, die vierte Verbindung 364, die fünfte Verbindung 365 und die sechste Verbindung 366 sind auf der unteren Seite der ersten Verbindung 361 und auf der oberen Seite der siebten Verbindung 367 angeordnet. Die zweite Verbindung 362 und die fünfte Verbindung 365 sind in der Y-Richtung hintereinander angeordnet. Die dritte Verbindung 363, die vierte Verbindung 364 und die sechste Verbindung 366 sind in der Y-Richtung hintereinander angeordnet, und die vierte Verbindung 364 überlappt mit der sechsten Verbindung 366 in der Y-Richtung. Die dritte Verbindung 363, die vierte Verbindung 364 und die sechste Verbindung 365 befinden sich auf der dritten Seite der zweiten Verbindung 362 und der fünften Verbindung 365. Ähnlich wie die dritte Seite des Gates T1-g des obigen Treibertransistor T1 ist die dritte Seite der zweiten Verbindung 362 und der fünften Verbindung 365 in der XY-Ebene die rechte Seite der zweiten Verbindung 362 und der fünften Verbindung 365. Das heißt, die dritte Verbindung 363, die vierte Verbindung 364 und die sechste Verbindung 365 befinden sich auf der rechten Seite der zweiten Verbindung 362 und der fünften Verbindung 365.
Die erste Verbindung 361 ist durch das Durchgangsloch 3611 mit der ersten aktiven Halbleiterschicht 310 gekoppelt. Insbesondere ist die erste Verbindung 361 durch das Durchgangsloch 3611 mit dem Drain-Bereich T3-d des Treiberrückstelltransistors T3 gekoppelt, wodurch die erste Elektrode T3-1 des Treiberrückstelltransistors T3 gebildet wird. Die erste Verbindung 361 dient als die erste Rückstellspannungsleitung VINL1.
Die zweite Verbindung 362 ist durch das Durchgangsloch 3621 mit der ersten aktiven Halbleiterschicht 310 gekoppelt. Insbesondere ist die zweite Verbindung 362 durch das Durchgangsloch 3621 mit dem Drain-Bereich T5-d des Datenschreibtransistors T5 gekoppelt, wodurch die erste Elektrode T5-1 des Datenschreibtransistors T5 gebildet wird.
Die dritte Verbindung 363 ist durch das Durchgangsloch 3631 mit der ersten aktiven Halbleiterschicht 310 gekoppelt. Insbesondere ist die dritte Verbindung 363 mit dem Source-Bereich des Treiberrückstelltransistors T3 und den Source-Bereichen T3-s/T6-s des Kompensationstransistors T6 durch das Durchgangsloch 3631 gekoppelt, wodurch die zweite Elektrode des Treiberrückstelltransistors T3 und die zweite Elektrode T3-2/T6-2 des Kompensationstransistors T6 gebildet werden. Die dritte Verbindung 363 ist durch das Durchgangsloch 3632 mit der zweiten aktiven Halbleiterschicht 340 gekoppelt. Insbesondere ist die dritte Verbindung 363 durch das Durchgangsloch 3632 mit dem Source-Bereich T2a-s des ersten Spannungsstabilisierungstransistors T2a gekoppelt, wodurch die zweite Elektrode T2a-2 des ersten Spannungsstabilisierungstransistors T2a gebildet wird.
Die vierte Verbindung 364 ist durch das Durchgangsloch 3641 mit der zweiten leitfähigen Schicht 330 gekoppelt. Insbesondere ist die vierte Verbindung 364 über das Durchgangsloch 3642 mit der zweiten leitfähigen Schicht 320 gekoppelt. Insbesondere ist die vierte Verbindung 364 durch das Durchgangsloch 3642 mit dem Gate T1-g des Treibertransistors T1 und der ersten Elektrode C1 des Kondensators C gekoppelt. Die vierte Verbindung 364 ist mit der zweiten aktiven Halbleiterschicht 340 durch das Durchgangsloch 3643 gekoppelt. Insbesondere ist die vierte Verbindung 364 mit dem Drain-Bereich T2a-d des ersten Spannungsstabilisierungstransistors T2a durch das Durchgangsloch 3643 gekoppelt, wodurch die erste Elektrode T2a-1 des ersten Spannungsstabilisierungstransistors T2a gebildet wird. Die vierte Verbindung 364 ist durch das Durchgangsloch 3644 mit der zweiten aktiven Halbleiterschicht 340 gekoppelt. Insbesondere ist die vierte Verbindung 364 durch das Durchgangsloch 3644 mit dem Source-Bereich T2b-s des zweiten Spannungsstabilisierungstransistors T2b gekoppelt, wodurch die zweite Elektrode T2b-2 des zweiten Spannungsstabilisierungstransistors T2b gebildet wird.
Die fünfte Verbindung 365 ist durch das Durchgangsloch 3651 mit der ersten leitfähigen Schicht 310 gekoppelt. Insbesondere ist die fünfte Verbindung 365 durch das Durchgangsloch 3651 mit der ersten Stromversorgungsspannungsleitung VDL und der zweiten Elektrode C2 des Kondensators gekoppelt. Die fünfte Verbindung 365 ist durch das Durchgangsloch 3652 mit der ersten aktiven Halbleiterschicht 310 gekoppelt. Insbesondere ist die fünfte Verbindung 365 durch das Durchgangsloch 3652 mit dem Drain-Bereich T7-d des ersten Leuchtsteuertransistors T7 gekoppelt, wodurch die erste Elektrode T7-1 des ersten Leuchtsteuertransistors T7 gebildet wird.
Die sechste Verbindung 366 ist durch das Durchgangsloch 3661 mit der ersten aktiven Halbleiterschicht 310 gekoppelt. Insbesondere ist die sechste Verbindung 366 mit dem Source-Bereich des zweiten Leuchtsteuertransistors T8 und den Source-Bereichen T8-s/T4-s des Leuchtrückstelltransistors T4 durch das Durchgangsloch 3661 gekoppelt, wodurch die zweite Elektrode des zweiten Leuchtsteuertransistors T8 und die zweite Elektrode T8-2/T4-2 des Leuchtrückstelltransistors T4 gebildet werden.
Die siebte Verbindung 367 ist durch das Durchgangsloch 3671 mit der ersten aktiven Halbleiterschicht 310 gekoppelt. Insbesondere ist die erste Verbindung 367 über das Durchgangsloch 3671 mit dem Drain-Bereich T4-d des Leuchtrückstelltransistors T4 gekoppelt, wodurch die erste Elektrode T4-1 des Leuchtrückstelltransistors T4 gebildet wird. Die siebte Verbindung 367 dient als die zweite Rückstellspannungsleitung VINL2.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine fünfte leitfähige Schicht, die sich auf einer Seite der vierten leitfähigen Schicht entfernt von dem Substrat befindet und von der vierten leitfähigen Schicht beabstandet ist.
11 zeigt eine Planansicht einer fünften leitfähigen Schicht 370 in dem Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 11 gezeigt, umfasst die fünfte leitfähige Schicht, in der Zeilenrichtung X angeordnet, eine Datensignalleitung DAL, eine erste Stromversorgungsspannungsleitung VDL und eine Anode OA des Leuchtmittels 200. Die Datensignalleitung DAL erstreckt sich in der Spaltenrichtung Y und mit der zweiten Verbindung 362 der vierten leitfähigen Schicht 360 durch das Durchgangsloch 3711 gekoppelt. Die erste Stromversorgungsspannungsleitung VDL erstreckt sich in der Spaltenrichtung Y und ist durch das Durchgangsloch 3721 mit der vierten Verbindung 364 der vierten leitfähigen Schicht 360 gekoppelt. Die Anode OA des Leuchtmittels 200 erstreckt sich in der Spaltenrichtung Y und ist mit der sechsten Verbindung 366 der vierten leitfähigen Schicht 360 durch das Durchgangsloch 3731 gekoppelt. In der Ausführungsform der vorliegenden Offenbarung ist der Abstand, um den sich die Anode OA des Leuchtmittels 200 in der Spaltenrichtung Y erstreckt, kleiner als die Datensignalleitung DAL und die erste Stromversorgungsspannungsleitung VDL.
In der Ausführungsform der vorliegenden Offenbarung hat die erste Stromversorgungsspannungsleitung VDL einen geschlossenen rechteckigen Teil 371. Unter Bezugnahme auf 8 und 11 überlappt die orthographische Projektion der zweiten Seite, die sich in der Y-Richtung erstreckt und in der Zeilenrichtung X angeordnet ist, des rechteckigen Teils 371, auf dem Substrat, mit der orthographischen Projektion der zweiten aktiven Halbleiterschicht 340 auf dem Substrat. Diese Anordnung kann die zweite aktive Halbleiterschicht 340 von der Einkapselungsschicht isolieren, welche Einkapselungsschicht auf einer Seite der fünften leitfähigen Schicht 370 weg von dem Substrat und angrenzend an die fünfte leitfähige Schicht 370 vorgesehen wird, wodurch verhindert wird, dass das Wasserstoffelement in der Einkapselungsschicht das Oxidmaterial, z.B. Metalloxidmaterial, in der zweiten aktiven Halbleiterschicht 340 destabilisiert .
12 zeigt ein schematisches Planlayoutdiagramm eines Stapels aus einer ersten aktiven Halbleiterschicht, einer ersten leitfähigen Schicht, einer zweiten leitfähigen Schicht, einer zweiten aktiven Halbleiterschicht, einer dritten leitfähigen Schicht und einer vierten leitfähigen Schicht. Wie in 12 gezeigt, umfasst das Planlayoutdiagramm 380 eine erste aktive Halbleiterschicht 310, eine erste leitfähige Schicht 320, eine zweite leitfähige Schicht 330, eine zweite aktive Halbleiterschicht 340, eine dritte leitfähige Schicht 350, eine vierte leitfähige Schicht 360 und eine fünfte leitfähige Schicht 370. Der Einfachheit halber zeigt 12 das Gate T1-g des Treibertransistors T1, das Gate T2a-g des ersten Spannungsstabilisierungstransistors T2a, das Gate T2b-g des zweiten Spannungsstabilisierungstransistors T2b, das Gate T3-g des Treiberrückstelltransistors T3, das Gate T4-g des Leuchtrückstelltransistors T4, das Gate T5-g des Datenschreibtransistors T5, das Gate T6-g des Kompensationstransistors T6, die erste Elektrodenplatte C1 des Speicherkondensators C, das Gate T7-g des ersten Leuchtsteuertransistors T7 und das Gate T8-g des zweiten Leuchtsteuertransistors T8. 12 zeigt auch eine Querschnittslinie A1A2 des Arraysubstrats, die durch das Durchgangsloch 3651, das Gate T6-g des Kompensationstransistors T6 und das Gate T2-g des ersten Spannungsstabilisierungstransistors T2a verläuft, und eine Querschnittslinie B1B2, die durch das Gate T2b-g des zweiten Spannungsstabilisierungstransistors T2b und das Durchgangsloch 3653 verläuft. Die Querschnittsansichten entlang der Querschnittslinien A1A2 und B1B2 werden unten unter Bezugnahme auf 13 und 14 beschrieben.
13 zeigt ein schematisches Querschnittsstrukturdiagramm des Arraysubstrats entlang der Linie A1A2 in 12 gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 13 gezeigt und unter Bezugnahme auf 5 bis 12 umfasst das Arraysubstrat 20: ein Substrat 300; eine erste Pufferschicht 101, die auf dem Substrat 300 angeordnet ist; und eine erste aktive Halbleiterschicht 310, die sich auf der ersten Pufferschicht 101 befindet. Die Querschnittsansicht zeigt den Kanalbereich T6-c des Kompensationstransistors T6, der in der ersten aktiven Halbleiterschicht 310 enthalten ist.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 20, wie in 13 gezeigt, ferner: eine erste Gate-Isolierschicht 102, die die Pufferschicht 101 und die erste aktive Halbleiterschicht 310 bedeckt; und eine erste leitfähige Schicht 320, die sich auf einer Seite der ersten Gate-Isolierschicht 102 entfernt von dem Substrat 300 befindet. Der Querschnitt zeigt die Abtastsignalleitung GAL, die in der ersten leitfähigen Schicht 320 enthalten ist. Wie in 13 gezeigt, ist der Teil, wo die orthographische Projektion der Abtastsignalleitung GAL auf dem Substrat 300 mit der orthographischen Projektion des Kanalbereichs T6-c des Kompensationstransistors T6 auf dem Substrat 300 überlappt, der in der ersten aktiven Halbleiterschicht 310 enthalten ist, das Gate T6-g des Kompensationstransistors T6.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 20, wie in 13 gezeigt, ferner: eine erste isolierende Zwischenschicht 103 auf einer Seite der ersten leitfähigen Schicht 320 weg von dem Substrat 300; und eine zweite leitfähige Schicht 330 auf einer Seite der ersten isolierenden Zwischenschicht 103 weg von dem Substrat 300. Der Querschnitt zeigt die erste Spannungsstabilisierungssteuersignalleitung STVL und eine Verbindung 331, die in der zweiten leitfähigen Schicht enthalten sind. Die erste Spannungsstabilisierungssteuersignalleitung STVL umfasst das erste Gate T2a-g1 des Spannungsstabilisierungstransistors T2a.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 20, wie in 13 gezeigt, ferner: eine zweite isolierende Zwischenschicht 104, die auf einer Seite der zweiten leitfähigen Schicht 330 entfernt von dem Substrat 300 angeordnet ist; eine zweite Pufferschicht 105, die die zweite isolierende Zwischenschicht 104 bedeckt; und eine zweite aktive Halbleiterschicht 340, die sich auf einer Seite der zweiten Pufferschicht 105 entfernt von dem Substrat 300 befindet. Die Querschnittsansicht zeigt einen Kanalbereich T2a-c des ersten Spannungsstabilisierungstransistors T2a, dessen orthographische Projektion auf dem Substrat 300 mit der orthographischen Projektion des ersten Gates T2a-g1 des ersten Spannungsstabilisierungstransistors T2a auf der ersten Spannungsstabilisierungssteuersignalleitung STVL auf dem Substrat 300 überlappt.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 20, wie in 13 gezeigt, ferner: eine zweite Gate-Isolierschicht 106, die die zweite aktive Halbleiterschicht 340 und die zweite Pufferschicht 105 bedeckt; und eine dritte leitfähige Schicht 350, die sich auf einer Seite der zweiten Gate-Isolierschicht 106 entfernt von dem Substrat 300 befindet. Die Querschnittsansicht zeigt, dass die dritte leitfähige Schicht 350 die erste Spannungsstabilisierungssteuersignalleitung STVL umfasst. Der Teil, wo die orthographische Projektion der ersten Spannungsstabilisierungssteuersignalleitung STVL auf dem Substrat 300 mit der orthographischen Projektion des Kanalbereichs T2a-c des ersten Spannungsstabilisierungstransistors T2a, der in der zweiten aktiven Halbleiterschicht 320 enthalten ist, auf dem Substrat 300 überlappt, ist, wie in 13 gezeigt, das zweite Gate T2a-g2 des ersten Spannungsstabilisierungstransistors T2a.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 20, wie in 13 gezeigt, ferner: eine dritte isolierende Zwischenschicht 107, die die dritte leitfähige Schicht 350 und die zweite isolierende Gate-Schicht 106 bedeckt; und eine vierte leitfähige Schicht 360, die sich auf einer Seite der dritten isolierenden Zwischenschicht 107 entfernt von dem Substrat 300 befindet. Unter Bezugnahme auf 10 zeigt die Querschnittsansicht die vierte Verbindung 364. Die vierte Verbindung 364 ist mit der Verbindung 331 auf der zweiten leitfähigen Schicht 330 durch das Durchgangsloch 3641 gekoppelt.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 20, wie in 13 gezeigt, ferner: eine erste flache Schicht 108, die die vierte leitfähige Schicht 360 und die dritte isolierende Zwischenschicht 107 bedeckt; und eine fünfte leitfähige Schicht 370 auf einer Seite der ersten flachen Schicht 108 weg von dem Substrat 300. Die Querschnittsansicht zeigt die erste Stromversorgungsspannungsleitung VDL.
In einer Ausführungsform der vorliegenden Offenbarung weist das Arraysubstrat 20, wie in 13 gezeigt, ferner eine zweite flache Schicht 109 auf, die die fünfte leitfähige Schicht 370 und die erste flache Schicht 108 bedeckt.
14 zeigt ein schematisches Querschnittsstrukturdiagramm des Arraysubstrats entlang der Linie B1B2 in 12 gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 14 gezeigt, und ähnlich wie in 13 und unter Bezugnahme auf 5 bis 12 umfasst das Arraysubstrat 30: ein Substrat 300; eine erste Pufferschicht 101 auf dem Substrat 300; und eine erste aktive Halbleiterschicht 310 auf der ersten Pufferschicht 101. Die Querschnittsansicht zeigt den Drain-Bereich T2b-d des zweiten Spannungsstabilisierungstransistors T2b, den Kanalbereich T2b-c des zweiten Spannungsstabilisierungstransistors T2b und den Source-Bereich T2b-s des zweiten Spannungsstabilisierungstransistors T2b, die in der ersten aktiven Halbleiterschicht 310 enthalten sind.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 30, wie in 14 gezeigt, ferner: eine erste Gate-Isolierschicht 102 , die die Pufferschicht 101 und die erste aktive Halbleiterschicht 310 bedeckt; und eine erste leitfähige Schicht 320, die sich auf einer Seite der ersten Gate-Isolierschicht 102 entfernt von dem Substrat 300 befindet. Die Querschnittsansicht zeigt die Abtastsignalleitung GAL, die in der ersten leitfähigen Schicht 320 enthalten ist. Der Teil, wo die orthographische Projektion der Abtastsignalleitung GAL auf dem Substrat 300 mit der orthographischen Projektion des Kanalbereichs T2b-c des zweiten Spannungsstabilisierungstransistors T2b auf dem Substrat überlappt, der in der ersten aktiven Halbleiterschicht 310 enthalten ist, ist, wie in 14 gezeigt, das Gate T2b-g des zweiten Spannungsstabilisierungstransistors T2b.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 30, wie in 14 gezeigt, ferner: eine erste isolierende Zwischenschicht 103, die auf einer Seite der ersten leitfähigen Schicht 320 entfernt von dem Substrat 300 angeordnet ist; eine zweite isolierende Zwischenschicht 104, die die erste isolierende Zwischenschicht 103 bedeckt; eine zweite Pufferschicht 105, die die zweite isolierende Zwischenschicht 104 bedeckt; eine zweite Gate-Isolierschicht 106, die die zweite Pufferschicht 105 bedeckt, eine dritte isolierende Zwischenschicht 107, die die zweite Gate-Isolierschicht 106 bedeckt; und eine vierte leitfähige Schicht 360, die sich auf einer Seite der dritten isolierenden Zwischenschicht 107 entfernt von dem Substrat 300 befindet. Die Querschnittsansicht zeigt die vierte Verbindung 364, der durch das Durchgangsloch 3644 mit dem Drain-Bereich T2b des zweiten Spannungsstabilisierungstransistors T2b auf der ersten aktiven Halbleiterschicht 310 gekoppelt ist, wodurch die erste Elektrode T2b-1 des zweiten Spannungsstabilisierungstransistors T2b gebildet wird.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 30 ferner: eine erste flache Schicht 108, die die vierte leitfähige Schicht 360 und die dritte isolierende Zwischenschicht 107 bedeckt; und eine fünfte leitfähige Schicht 370, die sich auf einer Seite der ersten flachen Schicht 108 entfernt von dem Substrat 300 befindet. Die Querschnittsansicht zeigt die erste Stromversorgungsspannungsleitung VDL.
In einer Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat 30 ferner, wie in 14 gezeigt, eine zweite flache Schicht 109, die die fünfte leitfähige Schicht 370 und die erste flache Schicht 108 bedeckt.
15 zeigt ein schematisches Querschnittsstrukturdiagramm eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenbarung, und die ausgeschnittene Position der Querschnittsstruktur entspricht auch der Linie A1A2 in 12. Wie in 15 gezeigt, umfasst das Arraysubstrat 210 in 15 im Vergleich mit dem Arraysubstrat 20 ferner eine Abschirmschicht 400, die sich zwischen dem Substrat 300 und der ersten Pufferschicht 101 befindet. Wenn das Substrat 300 einerseits ein durchscheinendes Substrat ist, ist die Abschirmschicht 400 dazu konfiguriert, Licht von einer Seite des Substrats 300, wo die Pixelschaltung nicht vorgesehen ist, zumindest teilweise abzuschirmen, wenn es auf die aktive Halbleiterschicht des Transistors der Pixelschaltung fällt, um eine Lichtverschlechterung des Transistors zu verhindern. Andererseits ist die Abschirmschicht 400 auch konfiguriert, um Partikel (z.B. unerwünschte Verunreinigungsionen), die von dem Substrat freigesetzt werden, daran zu hindern, in die Pixelschaltung einzudringen. Die freigesetzten Partikel können auch die Leistung des Transistors verschlechtern, wenn sie in die aktive Halbleiterschicht eindringen. Wenn die Partikel geladene Partikel sind, stören sie außerdem, sobald sie in die Pixelschaltungsstruktur (beispielsweise in die dielektrische Schicht der Schaltungsstruktur) eingebettet sind, auch verschiedene Signalspannungen, die in die Pixelschaltung eingegeben werden, wodurch die Anzeigeleistung beeinträchtigt wird. Wenn zum Beispiel das Substrat 300 ein Polyimid-Substrat ist, da Polyimid-Materialien immer verschiedene Verunreinigungsionen in unerwünschter Weise enthalten, werden diese Verunreinigungsionen in dem thermischen Aussetzungsprozess (z.B. Aufwachsen von aktiven Halbleiterschichten und Sputtern und Verdampfen von leitfähigen Schichten wie Metallen) zum Herstellen von Arraysubstraten, von dem Substrat 300 in die Pixelschaltung freigesetzt.
In der Ausführungsform der vorliegenden Offenbarung muss die Abschirmschicht 400 nicht vorgespannt (d.h. aufgehängt) sein. Zusätzlich kann auch eine Vorspannung an die Abschirmschicht 400 angelegt werden, um die Abschirmwirkung weiter zu verbessern. Gemäß einer Ausführungsform der vorliegenden Offenbarung kann die an die Abschirmschicht angelegte Spannung eine konstante Spannung sein. Die an die Abschirmschicht angelegte Spannung kann aus einer der folgenden Spannungen ausgewählt werden: eine erste Stromversorgungsspannung Vdd (eine Anodenspannung des Leuchtmittels), eine zweite Stromversorgungsspannung Vss (eine Kathodenspannung des Leuchtmittels), eine Treiberrückstellspannung oder andere Spannungen. Gemäß der Ausführungsform der vorliegenden Offenbarung umfasst der Bereich der an die Abschirmschicht angelegten Spannung einen Bereich, der aus den folgenden Bereichen ausgewählt ist: -10V bis +10V, -5V bis +5V, -3V bis +3V, -IV bis +1V oder -0,5V bis +0,5V Gemäß der Ausführungsform der vorliegenden Offenbarung kann die an die Abschirmschicht angelegte Spannung aus einer der folgenden Spannungen ausgewählt werden: -0,3 V, -0,2V, 0V, 0,1 V B. 0,2V, 0,3V oder 10,1 V Gemäß der Ausführungsform der vorliegenden Offenbarung kann die an die Abschirmschicht angelegte Spannung größer als die zweite Stromversorgungsspannung Vss und kleiner als die erste Stromversorgungsspannung Vdd sein; oder die an die Abschirmschicht angelegte Spannung kann größer sein als die Treiberrückstellspannung und kleiner als die erste Stromversorgungsspannung Vdd.
16 zeigt ein schematisches Planlayoutdiagramm einer Pixelschaltung, die einen Stapel aus einer Abschirmschicht, einer aktiven Halbleiterschicht, einer ersten leitfähigen Schicht, einer zweiten leitfähigen Schicht, einer dritten leitfähigen Schicht und einer vierten leitfähigen Schicht umfasst. Wie in 16 gezeigt, hat das Planlayout 381 die in 15 gezeigte Abschirmschicht 400. Die Abschirmschicht 400 ist konfiguriert, um sich nicht nur zumindest teilweise mit dem aktiven Bereich des Treibertransistors T1 in der Richtung senkrecht zu dem Substrat zu überlappen, sondern auch zumindest teilweise mit der vierten Verbindung 364 der vierten leitfähigen Schicht 360 zu überlappen. In der Ausführungsform der vorliegenden Offenbarung überlappen mindestens 10 % der Fläche der vierten Verbindung mit der Abschirmschicht 400 in der Richtung senkrecht zu dem Substrat. Da die vierte Verbindung 364 mit dem Gate des Treibertransistors T1 verbunden ist, können durch Abschirmen der vierten Verbindung 364 potenzielle nachteilige Auswirkungen geladener Partikeln auf die Gate-Spannung des Treibertransistors effektiv verhindert werden, wodurch eine normale Anzeige von Bildern sichergestellt wird.
17 zeigt ein schematisches Strukturdiagramm eines Anzeigefelds gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 17 gezeigt, kann das Anzeigefeld 700 das Arraysubstrat 20/210/30 gemäß einer beliebigen Ausführungsform der vorliegenden Offenbarung oder das Arraysubstrat umfassen, das die Pixelschaltung 100 gemäß einer der Ausführungsformen der vorliegenden Offenbarung umfasst.
Beispielsweise kann das Anzeigefeld 700 ferner andere Komponenten umfassen, wie etwa einen Timing-Controller, eine Signaldekodierschaltung, eine Spannungsumwandlungsschaltung usw., und diese Komponenten können beispielsweise vorhandene herkömmliche Komponenten verwenden, die hier nicht im Detail beschrieben werden.
Beispielsweise kann das Anzeigefeld 700 ein rechteckiges Feld, ein kreisförmiges Feld, ein ovales Feld, ein polygonales Feld oder dergleichen sein. Außerdem kann das Anzeigefeld 700 nicht nur ein flaches Feld, sondern auch ein gekrümmtes Feld oder sogar ein kugelförmiges Feld sein. Beispielsweise kann das Anzeigefeld 700 auch eine Berührungsfunktion haben, das heißt, das Anzeigefeld 700 kann ein Berührungsanzeigefeld sein.
Eine Ausführungsform der vorliegenden Offenbarung stellt auch eine Anzeigevorrichtung bereit, die das Anzeigefeld gemäß einer der Ausführungsformen der vorliegenden Offenbarung umfasst.
18 zeigt ein schematisches Strukturdiagramm einer Anzeigevorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 18 gezeigt, kann die Anzeigevorrichtung 800 das Anzeigefeld 700 gemäß einer der Ausführungsformen der vorliegenden Offenbarung umfassen.
Die Anzeigevorrichtung 800 kann ein beliebiges Produkt oder eine beliebige Komponente mit einer Anzeigefunktion sein, wie etwa ein Mobiltelefon, ein Tablet-Computer, ein Fernseher, ein Monitor, ein Laptop-Computer, ein digitaler Bilderrahmen, ein Navigator und dergleichen.
Das Anzeigefeld und die Anzeigevorrichtung, die durch die Ausführungsformen der vorliegenden Offenbarung bereitgestellt werden, haben die gleichen oder ähnliche vorteilhafte Wirkungen wie das Arraysubstrat, das durch die vorstehenden Ausführungsformen der vorliegenden Offenbarung bereitgestellt wird. Da das Arraysubstrat in den vorstehenden Ausführungsformen ausführlich beschrieben wurde, wird es hier nicht wiederholt.
Die vorstehende Beschreibung der Ausführungsformen dient der Veranschaulichung und Erläuterung. Es ist nicht beabsichtigt, erschöpfend zu sein oder die vorliegende Anmeldung einzuschränken. Einzelne Elemente oder Merkmale einer bestimmten Ausführungsform sind im Allgemeinen nicht auf diese bestimmte Ausführungsform beschränkt, sondern sind gegebenenfalls austauschbar und können in einer ausgewählten Ausführungsform verwendet werden, auch wenn sie nicht speziell gezeigt oder beschrieben werden. Dasselbe kann auch auf viele Arten variiert werden. Solche Variationen sind nicht als Abweichung von der vorliegenden Anmeldung anzusehen, und alle diese Modifikationen sind im Umfang der vorliegenden Anmeldung enthalten.

Claims

Arraysubstrat, umfassend: ein Substrat; eine Vielzahl von Subpixeln, die in mehreren Reihen und mehreren Spalten angeordnet sind und auf dem Substrat bereitgestellt sind, wobei mindestens eines der Vielzahl von Subpixeln Pixelschaltungen umfasst, wobei jede der Pixelschaltungen eine Treiberschaltung, eine Spannungsstabilisierungsschaltung und eine Treiberrückstellschaltung umfasst, wobei die Treiberschaltung einen Steueranschluss, einen ersten Anschluss und einen zweiten Anschluss umfasst und dazu konfiguriert ist, einen Treiberstrom an eine Leuchtvorrichtung bereitzustellen; wobei die Spannungsstabilisierungsschaltung eine erste Spannungsstabilisierungsschaltung und eine zweite Spannungsstabilisierungsschaltung umfasst, wobei die erste Spannungsstabilisierungsschaltung mit dem Steueranschluss der Treiberschaltung, einem ersten Knoten und einem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, den Steueranschluss der Treiberschaltung mit dem ersten Knoten unter einer Steuerung eines ersten Spannungsstabilisierungssteuersignals von dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss zu leiten, wobei die zweite Spannungsstabilisierungsschaltung mit dem Steueranschluss der Treiberschaltung und einem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, die Spannung an dem Steueranschluss der Treiberschaltung unter einer Steuerung eines zweiten Spannungsstabilisierungssteuersignals von dem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss zu stabilisieren; und wobei die Treiberrückstellschaltung mit einem Treiberrückstellsteuersignal-Eingangsanschluss, dem ersten Knoten und einem Treiberrückstellspannungsanschluss gekoppelt ist und dazu konfiguriert ist, eine Treiberrückstellspannung von dem Treiberrückstellspannungsanschluss an die Spannungsstabilisierungsschaltung unter einer Steuerung des Treiberrückstellsteuersignals von dem Treiberrückstellsteuersignal-Eingangsanschluss bereitzustellen, um den Steueranschluss der Treiberschaltung zurückzustellen.
Arraysubstrat nach Anspruch 1, wobei die Treiberschaltung einen Treibertransistor umfasst, und die erste Spannungsstabilisierungsschaltung einen ersten Spannungsstabilisierungstransistor umfasst, und die zweite Spannungsstabilisierungsschaltung einen zweiten Spannungsstabilisierungstransistor umfasst, und die Treiberrückstellschaltung einen Treiberrückstelltransistor umfasst, wobei eine erste Elektrode des Treibertransistors mit dem ersten Anschluss der Treiberschaltung gekoppelt ist, und ein Gate des Treibertransistors mit dem Steueranschluss der Treiberschaltung gekoppelt ist, und eine zweite Elektrode des Treibertransistors mit dem zweiten Anschluss der Treiberschaltung gekoppelt ist; wobei eine erste Elektrode des ersten Spannungsstabilisierungstransistors mit dem Steueranschluss der Treiberschaltung gekoppelt ist, und ein Gate des ersten Spannungsstabilisierungstransistors mit dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt ist, und eine zweite Elektrode des ersten Spannungsstabilisierungstransistors mit dem ersten Knoten gekoppelt ist; wobei eine erste Elektrode des zweiten Spannungsstabilisierungstransistors aufgehängt ist, und ein Gate des zweiten Spannungsstabilisierungstransistors mit dem zweiten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt ist, und eine zweite Elektrode des zweiten Spannungsstabilisierungstransistors mit dem Steueranschluss der Treiberschaltung gekoppelt ist; und wobei eine erste Elektrode des Treiberrückstelltransistors mit dem Treiberrückstellspannungsanschluss gekoppelt ist, und ein Gate des Treiberrückstelltransistors mit dem Treiberrückstellsteuersignal-Eingangsanschluss gekoppelt ist, und eine zweite Elektrode des Treiberrückstelltransistors mit dem ersten Knoten gekoppelt ist.
Arraysubstrat nach Anspruch 2, wobei die Pixelschaltung ferner eine Kompensationsschaltung umfasst, wobei die Kompensationsschaltung mit dem zweiten Anschluss der Treiberschaltung, dem ersten Knoten und einem Kompensationssteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, eine Schwellwertkompensation für die Treiberschaltung basierend auf einem Kompensationssteuersignal von dem Kompensationssteuersignal-Eingangsanschluss durchzuführen.
Arraysubstrat nach Anspruch 3, wobei die Kompensationsschaltung einen Kompensationstransistor umfasst, wobei eine erste Elektrode des Kompensationstransistors mit dem zweiten Anschluss der Treiberschaltung gekoppelt ist, und ein Gate des Kompensationstransistors mit dem Kompensationssteuersignal-Eingangsanschluss gekoppelt ist, und eine zweite Elektrode des Kompensationstransistors mit dem ersten Knoten gekoppelt ist.
Arraysubstrat nach Anspruch 4, wobei die Pixelschaltung ferner eine Datenschreibschaltung, eine Speicherschaltung, eine Leuchtsteuerschaltung und eine Leuchtrückstellschaltung umfasst, wobei die Datenschreibschaltung mit einem Datensignal-Eingangsanschluss, einem Abtastsignal-Eingangsanschluss und dem ersten Anschluss der Treiberschaltung gekoppelt ist und dazu konfiguriert ist, ein Datensignal von dem Datensignal-Eingangsanschluss an den ersten Anschluss der Treiberschaltung unter einer Steuerung eines Abtastsignals von dem Abtastsignal-Eingangsanschluss bereitzustellen; wobei die Speicherschaltung mit einem ersten Stromversorgungsspannungsanschluss und dem Steueranschluss der Treiberschaltung gekoppelt ist und dazu konfiguriert ist, eine Spannungsdifferenz zwischen dem ersten Stromversorgungsspannungsanschluss und dem Steueranschluss der Treiberschaltung zu speichern; wobei die Leuchtsteuerschaltung mit einem Leuchtsteuersignal-Eingangsanschluss, dem ersten Stromversorgungsspannungsanschluss, dem ersten Anschluss und dem zweiten Anschluss der Treiberschaltung, der Leuchtrückstellschaltung und dem Leuchtmittel gekoppelt ist und dazu konfiguriert ist, unter einer Steuerung eines Leuchtsteuersignals von den Leuchtsteuersignal-Eingangsanschluss die erste Stromversorgungsspannung von dem ersten Stromversorgungsspannungsanschluss an die Treiberschaltung sowie einen durch die Treiberschaltung erzeugten Treiberstroms an das Leuchtmittel anzulegen; und wobei die Leuchtrückstellschaltung mit dem Leuchtrückstellsteuersignal-Eingangsanschluss, einem ersten Anschluss des Leuchtmittels und einem Leuchtrückstellspannungsanschluss gekoppelt ist und dazu konfiguriert ist, eine Leuchtrückstellspannung vom Leuchtrückstellspannungsanschluss an das Leuchtmittel unter der Steuerung eines Leuchtrückstellsteuersignals von dem Leuchtrückstellsteuersignal-Eingangsanschluss bereitzustellen, um das Leuchtmittel zurückzustellen.
Arraysubstrat nach Anspruch 5, wobei die Datenschreibschaltung einen Datenschreibtransistor umfasst, und die Kompensationsschaltung einen Kompensationstransistor umfasst, und die Speicherschaltung einen Speicherkondensator umfasst, und die Leuchtsteuerschaltung einen ersten Leuchtsteuertransistor und einen zweiten Leuchtsteuertransistor umfasst, und die Leuchtrückstellschaltung einen Leuchtrückstelltransistor umfasst, wobei eine erste Elektrode des Datenschreibtransistors mit dem Datensignaleingangsanschluss gekoppelt ist, und ein Gate des Datenschreibtransistors mit dem Abtastsignaleingangsanschluss gekoppelt ist, und eine zweite Elektrode des Datenschreibtransistors mit dem ersten Anschluss der Treiberschaltung gekoppelt ist; wobei eine erste Elektrode des Kompensationstransistors mit dem zweiten Anschluss der Treiberschaltung gekoppelt ist, und ein Gate des Kompensationstransistors mit dem Kompensationssteuersignal-Eingangsanschluss gekoppelt ist, und eine zweite Elektrode des Kompensationstransistors mit dem ersten Knoten gekoppelt ist; wobei eine erste Elektrode des Speicherkondensators mit dem ersten Stromversorgungsspannungsanschluss gekoppelt ist, und eine zweite Elektrode des Speicherkondensators mit dem Steueranschluss der Treiberschaltung gekoppelt ist, und der Speicherkondensator dazu konfiguriert ist, eine Spannungsdifferenz zwischen dem ersten Stromversorgungsspannungsanschluss und dem Steueranschluss der Treiberschaltung zu speichern; wobei eine erste Elektrode des ersten Leuchtsteuertransistors mit dem ersten Stromversorgungsspannungsanschluss gekoppelt ist, und ein Gate des ersten Leuchtsteuertransistors mit dem Leuchtsteuersignal-Eingangsanschluss gekoppelt ist und eine zweite Elektrode des ersten Leuchtsteuertransistors mit dem ersten Anschluss der Treiberschaltung gekoppelt ist; wobei eine erste Elektrode des zweiten Leuchtsteuertransistors mit dem zweiten Anschluss der Treiberschaltung gekoppelt ist, und ein Gate des zweiten Leuchtsteuertransistors mit dem Leuchtsteuersignal-Eingangsanschluss gekoppelt ist, und eine zweite Elektrode von der zweiten Leuchtsteuertransistormit der ersten Elektrode des Leuchtmittels gekoppelt ist, und wobei eine erste Elektrode des Leuchtrückstelltransistors mit dem Leuchtrückstellspannungsanschluss gekoppelt ist, und ein Gate des Leuchtrückstelltransistors mit dem Leuchtrückstellsteuersignal-Eingangsanschluss gekoppelt ist, und eine zweite Elektrode des Leuchtrückstelltransistors mit dem ersten Anschluss des Leuchtmittels gekoppelt ist.
Arraysubstrat nach Anspruch 6, wobei das zweite Spannungsstabilisierungssteuersignal und das Leuchtsteuersignal dasselbe Signal sind; und das Kompensationssteuersignal und das Abtastsignal dasselbe Signal sind; und das Treiberrückstellsteuersignal und das Leuchtrückstellsteuersignal dasselbe Signal sind.
Arraysubstrat nach Anspruch 7, wobei eine aktive Schicht des ersten Spannungsstabilisierungstransistors ein Oxidhalbleitermaterial umfasst, und aktive Schichten des Treibertransistors, des zweiten Spannungsstabilisierungstransistors, des Treiberrückstelltransistors, des Kompensationstransistors, des Leuchtrückstelltransistors, des Datenschreibtransistors, des ersten Leuchtsteuertransistors und des zweiten Leuchtsteuertransistors ein Siliziumhalbleitermaterial umfassen.
Arraysubstrat nach Anspruch 8, ferner umfassend: eine erste aktive Halbleiterschicht, die sich auf dem Substrat befindet und das Siliziumhalbleitermaterial umfasst; und eine zweite aktive Halbleiterschicht, die sich auf einer Seite der ersten aktiven Halbleiterschicht entfernt von dem Substrat befindet und von der ersten aktiven Halbleiterschicht beabstandet ist und das Oxidhalbleitermaterial umfasst.
Arraysubstrat nach Anspruch 9, wobei die erste aktive Halbleiterschicht aktive Schichten des Treibertransistors, des zweiten Spannungsstabilisierungstransistors, des Treiberrückstelltransistors, des Kompensationstransistors, des Datenschreibtransistors, des ersten Leuchtsteuertransistors, des zweiten Leuchtsteuertransistors und des Leuchtrückstelltransistors umfasst; und wobei die zweite aktive Halbleiterschicht die aktive Schicht des ersten Spannungsstabilisierungstransistors umfasst.
Arraysubstrat nach Anspruch 10, ferner umfassend eine erste leitfähige Schicht, die zwischen der ersten aktiven Halbleiterschicht und der zweiten aktiven Halbleiterschicht angeordnet und von der ersten aktiven Halbleiterschicht und der zweiten aktiven Halbleiterschicht beabstandet ist, wobei die erste leitfähige Schicht eine erste Rückstellsteuersignalleitung, eine Abtastsignalleitung, ein Gate des Treibertransistors, eine erste Elektrode des Speicherkondensators, eine Leuchtsteuersignalleitung und eine zweite Rückstellsteuersignalleitung, die sequentiell in der Spaltenrichtung angeordnet sind, umfasst, wobei die erste Rückstellsteuersignalleitung mit dem Treiberrückstellsteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, das Treiberrückstellsteuersignal an den Treiberrückstellsteuersignal-Eingangsanschluss bereitzustellen; wobei die Abtastsignalleitung mit dem Abtastsignal-Eingangsanschluss und dem Kompensationssteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, das Abtastsignal an den Abtastsignal-Eingangsanschluss bereitzustellen, und auch dazu konfiguriert ist, das Kompensationssteuersignal an den Kompensationssteuersignal-Eingangsanschluss bereitzustellen; wobei eine erste Elektrode des Speicherkondensators und ein Gate des Treibertransistors als eine integrierte Struktur ausgestalten sind; wobei die Leuchtsteuersignalleitung mit dem Leuchtsteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, das Leuchtsteuersignal an den Leuchtsteuersignal-Eingangsanschluss bereitzustellen; und wobei die zweite Rückstellsteuersignalleitung mit dem Leuchtrückstellsteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, das Leuchtrückstellsteuersignal an den Leuchtrückstellsteuersignal-Eingangsanschluss bereitzustellen.
Arraysubstrat nach Anspruch 11, wobei ein Teil, wo eine orthographische Projektion der ersten Rückstellsteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, das Gate des Treiberrückstelltransistors ist; wobei ein Teil, wo eine orthographische Projektion der Abtastsignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, das Gate des Kompensationstransistors und das Gate des Datenschreibtransistors ist; wobei ein Teil, wo eine orthographische Projektion der Leuchtsteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, das Gate des ersten Leuchtsteuertransistors und das Gate des zweiten Leuchtsteuertransistors, und wobei ein Teil, wo eine orthographische Projektion der zweiten Rückstellsteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der ersten aktiven Halbleiterschicht auf dem Substrat überlappt, das Gate des Leuchtrückstelltransistors ist.
Arraysubstrat nach Anspruch 12, ferner umfassend eine zweite leitfähige Schicht, die zwischen der ersten leitfähigen Schicht und der zweiten aktiven Halbleiterschicht angeordnet ist und von der ersten leitfähigen Schicht und der zweiten aktiven Halbleiterschicht beabstandet ist, wobei die zweite leitfähige Schicht eine erste Spannungsstabilisierungssteuersignalleitung, die zweite Elektrode des Speicherkondensators und eine erste Stromversorgungsspannungsleitung, die in der Spaltenrichtung angeordnet sind; wobei die erste Spannungsstabilisierungssteuersignalleitung mit dem ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss gekoppelt ist und dazu konfiguriert ist, das erste Spannungsstabilisierungssteuersignal an den ersten Spannungsstabilisierungssteuersignal-Eingangsanschluss bereitzustellen; wobei die erste Stromversorgungsspannungsleitung mit dem ersten Stromversorgungsspannungsanschluss gekoppelt ist und dazu konfiguriert ist, die erste Stromversorgungsspannung an den ersten Stromversorgungsspannungsanschluss bereitzustellen; wobei sich orthographische Projektionen der zweiten Elektrode des Speicherkondensators und der ersten Elektrode des Speicherkondensators auf dem Substrat zumindest teilweise überlappen; und wobei die zweite Elektrode des Speicherkondensators integral mit der ersten Stromversorgungsspannungsleitung ausgebildet ist.
Arraysubstrat nach Anspruch 13, wobei ein Teil, wo eine orthographische Projektion der ersten Spannungsstabilisierungssteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der zweiten aktiven Halbleiterschicht auf dem Substrat überlappt, ein erstes Gate des ersten Spannungsstabilisierungstransistors ist.
Arraysubstrat nach Anspruch 14, ferner umfassend eine dritte leitfähige Schicht, die sich auf einer Seite der zweiten aktiven Halbleiterschicht entfernt von dem Substrat befindet und von der zweiten aktiven Halbleiterschicht beabstandet ist, wobei die dritte leitfähige Schicht eine erste Spannungsstabilisierungssteuersignalleitung STVL umfasst.
Arraysubstrat nach Anspruch 15, wobei ein Teil, wo eine orthographische Projektion der ersten Spannungsstabilisierungssteuersignalleitung auf dem Substrat mit einer orthographischen Projektion der zweiten aktiven Halbleiterschicht auf dem Substrat überlappt, ein zweites Gate des ersten Spannungsstabilisierungstransistors ist.
Arraysubstrat nach Anspruch 16, ferner umfassend eine vierte leitfähige Schicht, die sich auf einer Seite der dritten leitfähigen Schicht entfernt von dem Substrat befindet und von der dritten leitfähigen Schicht beabstandet ist, wobei die vierte leitfähige Schicht eine erste Verbindung, eine zweite Verbindung, eine dritte Verbindung, eine vierte Verbindung, eine fünfte Verbindung, eine sechste Verbindung und eine siebte Verbindung umfasst, wobei die erste Verbindung als Rückstellspannungsleitung verwendet wird; wobei die erste Verbindung über ein Durchgangsloch mit einem Drain-Bereich des Treiberrückstelltransistors gekoppelt ist, wodurch eine erste Elektrode des Treiberrückstelltransistors gebildet wird; wobei die zweite Verbindung mit einem Drain-Bereich des Datenschreibtransistors durch ein Durchgangsloch gekoppelt ist, wodurch eine erste Elektrode des Datenschreibtransistors gebildet wird; wobei die dritte Verbindung über ein Durchgangsloch mit einem Source-Bereich des Treiberrückstelltransistors und mit einem Source-Bereich des Kompensationstransistors gekoppelt ist, wodurch eine zweite Elektrode des Treiberrückstelltransistors und eine zweite Elektrode des Kompensationstransistors gebildet werden, wobei die dritte Verbindung mit einem Source-Bereich des ersten Spannungsstabilisierungstransistors durch ein Durchgangsloch gekoppelt ist, wodurch eine zweite Elektrode des ersten Spannungsstabilisierungstransistors gebildet wird; wobei die vierte Verbindung mit dem Gate des Treibertransistors und mit der ersten Elektrode des Speicherkondensators über ein Durchgangsloch gekoppelt ist, und die vierte Verbindung mit einem Drain-Bereich des ersten Spannungsstabilisierungstransistors über ein Durchgangsloch gekoppelt ist, wodurch eine erste Elektrode des ersten Spannungsstabilisierungstransistors gebildet wird; und die vierte Verbindung mit einem Source-Bereich des zweiten Spannungsstabilisierungstransistors durch ein Durchgangsloch gekoppelt ist, wodurch eine zweite Elektrode des zweiten Spannungsstabilisierungstransistors gebildet wird, wobei die fünfte Verbindung mit einem Drain-Bereich des ersten Leuchtsteuertransistors durch ein Durchgangsloch gekoppelt ist, wodurch die erste Elektrode des ersten Leuchtsteuertransistors gebildet wird; und die fünfte Verbindung mit einem Drain-Bereich des ersten Leuchtsteuertransistors durch ein Durchgangsloch gekoppelt ist, wodurch eine erste Elektrode des ersten Leuchtsteuertransistors gebildet wird; wobei die sechste Verbindung mit einem Source-Bereich des zweiten Leuchtsteuertransistors gekoppelt ist, wodurch eine zweite Elektrode des zweiten Leuchtsteuertransistors gebildet wird; und wobei die siebte Verbindung mit einem Drain-Bereich des Leuchtrückstelltransistors durch ein Durchgangsloch gekoppelt ist, wodurch die erste Elektrode des Leuchtrückstelltransistors gebildet wird.
Arraysubstrat nach Anspruch 17, ferner umfassend eine fünfte leitfähige Schicht, die sich auf einer Seite der vierten leitfähigen Schicht entfernt von dem Substrat befindet und von der vierten leitfähigen Schicht beabstandet ist, wobei die fünfte leitfähige Schicht eine Datensignalleitung und die erste Stromversorgungsspannungsleitung umfasst, die in der Zeilenrichtung angeordnet sind; wobei sich die Datensignalleitung in der Spaltenrichtung erstreckt und mit der zweiten Verbindung der vierten leitfähigen Schicht durch ein Durchgangsloch gekoppelt ist; und wobei sich die erste Stromversorgungsspannungsleitung in der Spaltenrichtung erstreckt und mit der dritten Verbindung der vierten leitfähigen Schicht durch ein Durchgangsloch gekoppelt ist.
Anzeigefeld, umfassend das Arraysubstrat nach einem der Ansprüche 1-18.
Anzeigevorrichtung, umfassend das Anzeigefeld nach Anspruch 19.