DE112021000457T5

DE112021000457T5 - Pixeltreiberschaltung und Treiberverfahren, Anzeigetafel und Anzeigegerät

Info

Publication number: DE112021000457T5
Application number: DE112021000457.3T
Authority: DE
Inventors: Lujiang HUANGFU; Li Wang; Can ZHENG; Libin Liu
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2020-06-08
Filing date: 2021-05-17
Publication date: 2022-10-27
Also published as: CN113838415A; WO2021249127A1; US11790850B2; US20230042603A1; CN113838415B

Abstract

Eine Pixeltreiberschaltung (100), umfassend eine Rücksetzteilschaltung, eine Kompensationsteilschaltung, eine Lichtemissionssteuerungsteilschaltung und eine Treiberteilschaltung. Die Rücksetzteilschaltung ist mit der Lichtemissionssteuerungsteilschaltung, einem Abtastzeitreihensignalanschluss und einem Initialisierungssignalanschluss gekoppelt. Die Lichtemissionssteuerungsteilschaltung ist ferner mit einem ersten Knoten und einem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt. Die Kompensationsteilschaltung ist mit dem ersten Knoten, einem zweiten Knoten und dem Abtastzeitreihensignalanschluss gekoppelt. Die Treiberteilschaltung ist mit dem ersten Knoten, dem zweiten Knoten, einem ersten Spannungssignalanschluss und einem zweiten lichtemittierende Zeitreihensignalanschluss gekoppelt. Die Rücksetzteilschaltung ist so konfiguriert, dass ein am Initialisierungssignalanschluss empfangenes Initialisierungssignal durch die Lichtemissionssteuerungsteilschaltung und Kompensationsteilschaltung als Reaktion auf ein am Abtastzeitreihensignalanschluss empfangenes Abtastzeitreihensignal an den zweiten Knoten übertragen wird. Die Treiberteilschaltung ist so konfiguriert, dass ein leitender Pfad vom ersten Spannungssignalanschluss zum Initialisierungssignalanschluss als Reaktion auf ein zweites lichtemittierendes Zeitreihensignal bei der Zurücksetzung der Spannung des zweiten Knotens ausgeschaltet wird.

Description

Diese Anmeldung beansprucht Priorität für die chinesische Patentanmeldung Nr. 202010514385.9 , die am 8. Juni 2020 eingereicht wurde und durch Bezugnahme in vollem Umfang in dieses Dokument aufgenommen wird.
Die vorliegende Offenbarung bezieht sich auf das Gebiet der Anzeigetechnologien und insbesondere auf eine Pixeltreiberschaltung und ein Treiberverfahren dafür, eine Anzeigetafel und ein Anzeigegerät.
Gegenwärtig ist OLED (organische Leuchtdioden) Anzeigegerät aufgrund seiner Eigenschaften wie Selbstleuchten, schnelle Reaktion, großer Betrachtungswinkel und die Möglichkeit, sie auf flexiblen Substraten herzustellen, weit verbreitet. Das OLED-Anzeigegerät umfasst eine Vielzahl von Subpixeln. Jedes Subpixel umfasst eine Pixeltreiberschaltung und eine Lichtemissionsvorrichtung. Die Lichtemissionsvorrichtung wird von der Pixeltreiberschaltung angesteuert, um Licht zu emittieren und dadurch eine Anzeige zu realisieren.
In einem Aspekt wird eine Pixeltreiberschaltung bereitgestellt. Die Pixeltreiberschaltung umfasst eine Rücksetzteilschaltung, eine Kompensationsteilschaltung, eine Lichtemissionssteuerungsteilschaltung und eine Treiberteilschaltung. Die Rücksetzteilschaltung ist mit der Lichtemissionssteuerungsteilschaltung, einem Abtastzeitreihensignalanschluss und einem Initialisierungssignalanschluss gekoppelt. Die Lichtemissionssteuerungsteilschaltung ist ferner mit einem ersten Knoten und einem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt. Die Kompensationsteilschaltung ist mit dem ersten Knoten, einem zweiten Knoten und dem Abtastzeitreihensignalanschluss gekoppelt. Die Treiberteilschaltung ist mit dem ersten Knoten, dem zweiten Knoten, einem ersten Spannungssignalanschluss und einem zweiten lichtemittierende Zeitreihensignalanschluss gekoppelt.
Die Rücksetzteilschaltung ist so konfiguriert, dass ein am Initialisierungssignalanschluss empfangenes Initialisierungssignal als Reaktion auf ein am Abtastzeitreihensignalanschluss empfangenes Abtastzeitreihensignal an die Lichtemissionssteuerungsteilschaltung übertragen wird. Die Lichtemissionssteuerungsteilschaltung ist so konfiguriert, dass das Initialisierungssignal an den ersten Knoten als Reaktion auf ein am ersten lichtemittierenden Zeitreihensignalanschluss empfangenes erstes lichtemittierendes Zeitreihensignal übertragen wird. Die Kompensationsteilschaltung ist so konfiguriert, dass das Initialisierungssignal vom ersten Knoten zum zweiten Knoten unter Steuerung des Abtastzeitreihensignals übertragen wird, um eine Spannung des zweiten Knotens zurückzusetzen.
Die Treiberteilschaltung ist so konfiguriert, dass ein leitender Pfad vom ersten Spannungssignalanschluss zum Initialisierungssignalanschluss als Reaktion auf ein am zweiten lichtemittierenden Zeitreihensignalanschluss empfangenes zweites lichtemittierendes Zeitreihensignal bei der Zurücksetzung der Spannung des zweiten Knotens ausgeschaltet wird.
In einigen Ausführungsformen umfasst die Rücksetzteilschaltung einen ersten Transistor. Eine Steuerelektrode des ersten Transistors ist mit dem Abtastzeitreihensignalanschluss gekoppelt, eine erste Elektrode des ersten Transistors ist mit dem Initialisierungssignalanschluss gekoppelt, und eine zweite Elektrode des ersten Transistors ist mit der Lichtemissionssteuerungsteilschaltung gekoppelt. Die Lichtemissionssteuerungsteilschaltung umfasst einen zweiten Transistor. Eine Steuerelektrode des zweiten Transistors ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt, eine erste Elektrode des zweiten Transistors ist mit dem ersten Knoten gekoppelt, und eine zweite Elektrode des zweiten Transistors ist mit der zweiten Elektrode des ersten Transistors gekoppelt Die Kompensationsteilschaltung umfasst einen dritten Transistor. Eine Steuerelektrode des dritten Transistors ist mit dem Abtastzeitreihensignalanschluss gekoppelt, eine erste Elektrode des dritten Transistors ist mit dem ersten Knoten gekoppelt, und eine zweite Elektrode des dritten Transistors ist mit dem zweiten Knoten gekoppelt.
In einigen Ausführungsformen umfasst die Treiberteilschaltung einen vierten Transistor und einen fünften Transistor. Eine Steuerelektrode des vierten Transistors ist mit dem zweiten Knoten gekoppelt, eine erste Elektrode des vierten Transistors ist mit dem ersten Spannungssignalanschluss gekoppelt, und eine zweite Elektrode des vierten Transistors ist mit einer ersten Elektrode des fünften Transistors gekoppelt. Eine Steuerelektrode des fünften Transistors ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt, und eine zweite Elektrode des fünften Transistors ist mit dem ersten Knoten gekoppelt.
In einigen Ausführungsformen umfasst die Treiberteilschaltung einen vierten Transistor und einen fünften Transistor. Eine Steuerelektrode des vierten Transistors ist mit dem zweiten Knoten gekoppelt, eine erste Elektrode des vierten Transistors ist mit einer zweiten Elektrode des fünften Transistors gekoppelt, und eine zweite Elektrode des vierten Transistors ist mit dem ersten Knoten gekoppelt. Eine Steuerelektrode des fünften Transistors ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt, und eine erste Elektrode des fünften Transistors ist mit dem ersten Spannungssignalanschluss gekoppelt.
In einigen Ausführungsformen umfasst die Pixeltreiberschaltung ferner eine Speicherteilschaltung und eine Datenschreibteilschaltung. Die Speicherteilschaltung ist mit dem zweiten Knoten und einem dritten Knoten gekoppelt. Die Speicherteilschaltung ist so konfiguriert, dass sie durch die Wirkung von Spannungen des zweiten Knotens und des dritten Knotens aufgeladen wird, wobei sie eine Kopplung mit einer Spannung des zweiten Knotens entsprechend einer Spannung des dritten Knotens durchführt, um die Spannung des zweiten Knotens zu ändern und die Spannung des zweiten Knotens aufrechtzuerhalten. Die Datenschreibteilschaltung ist mit dem dritten Knoten, einem Eingangssteuersignalanschluss und einem Datensignalanschluss gekoppelt. Die Datenschreibteilschaltung ist so konfiguriert, dass ein am Datensignalanschluss empfangenes Datensignal als Reaktion auf ein am Eingangssteuersignalanschluss empfangenes Eingangssteuersignal an den dritten Knoten übertragen wird.
In einigen Ausführungsformen umfasst die Speicherteilschaltung einen ersten Kondensator. Ein erstes Ende des ersten Kondensators ist mit dem dritten Knoten gekoppelt, und ein zweites Ende des ersten Kondensators ist mit dem zweiten Knoten gekoppelt.
Die Datenschreibteilschaltung umfasst einen sechsten Transistor. Eine Steuerelektrode des sechsten Transistors ist mit dem Eingangssteuersignalanschluss gekoppelt, eine erste Elektrode des sechsten Transistors ist mit dem Datensignalanschluss gekoppelt, und eine zweite Elektrode des sechsten Transistors ist mit dem dritten Knoten gekoppelt.
In einigen Ausführungsformen ist der Eingangssteuersignalanschluss der zweite lichtemittierende Zeitreihensignalanschluss. Die Datenschreibteilschaltung ist ferner mit dem Abtastzeitreihensignalanschluss gekoppelt. Die Datenschreibteilschaltung ist so konfiguriert, dass das am Datensignalanschluss empfangene Datensignal als Reaktion auf das zweite lichtemittierende Zeitreihensignal und das Abtastzeitreihensignal an den dritten Knoten übertragen wird.
In einigen Ausführungsformen umfasst die Datenschreibteilschaltung einen sechsten Transistor und einen siebten Transistor. Eine Steuerelektrode des sechsten Transistors ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt, eine erste Elektrode des sechsten Transistors ist mit einer zweiten Elektrode des siebten Transistors gekoppelt, und eine zweite Elektrode des sechsten Transistors ist mit dem dritten Knoten gekoppelt. Eine Steuerelektrode des siebten Transistors ist mit dem Abtastzeitreihensignalanschluss gekoppelt, und eine erste Elektrode des siebten Transistors ist mit dem Datensignalanschluss gekoppelt.
In einigen Ausführungsformen umfasst die Pixeltreiberschaltung ferner eine Referenzspannungsteilschaltung. Die Referenzspannungsteilschaltung ist ferner mit dem dritten Knoten, dem ersten lichtemittierenden Zeitreihensignalanschluss und einem Referenzspannungssignalanschluss gekoppelt. Die Referenzspannungsteilschaltung ist ferner so konfiguriert, dass ein am Referenzspannungssignalanschluss empfangenes Referenzspannungssignal als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal an den dritten Knoten übertragen wird.
In einigen Ausführungsformen umfasst die Referenzspannungsteilschaltung einen achten Transistor. Eine Steuerelektrode des achten Transistors ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt, eine erste Elektrode des achten Transistors ist mit dem Referenzspannungsanschluss gekoppelt, und eine zweite Elektrode des achten Transistors ist mit dem dritten Knoten gekoppelt.
In einigen Ausführungsformen ist die Kompensationsteilschaltung ferner so konfiguriert, dass sie die Treiberteilschaltung unter der Steuerung des Abtastzeitreihensignals in einen Selbstsättigungszustand bringt. Die Treiberteilschaltung ist ferner so konfiguriert, dass sie den Selbstsättigungszustand durch die Wirkung der Kompensationsteilschaltung als Reaktion auf das zweite lichtemittierende Zeitreihensignal erreicht, um ein Kompensationssignal gemäß dem am ersten Spannungssignalanschlussignal empfangenen ersten Spannungssignals zu erzeugen, und das Kompensationssignal an den zweiten Knoten zu übertragen; und dass ein Ansteuerungssignal entsprechend dem ersten Spannungssignal durch die Wirkung der Entladung der Speicherteilschaltung als Reaktion auf das zweite lichtemittierende Zeitreihensignal erzeugt wird.
In einigen Ausführungsformen ist die Rücksetzteilschaltung ferner mit einer Lichtemissionsvorrichtung gekoppelt. Die Rücksetzteilschaltung ist ferner so konfiguriert, dass das am Initialisierungssignalanschluss empfangene Initialisierungssignal als Reaktion auf das am Abtastzeitreihensignalanschluss empfangene Abtastzeitreihensignal an die Lichtemissionsvorrichtung übertragen wird, um die Lichtemissionsvorrichtung zurückzusetzen. Die Lichtemissionssteuerungsteilschaltung ist ferner mit der Lichtemissionsvorrichtung gekoppelt. Die Lichtemissionssteuerungsteilschaltung ist ferner so konfiguriert, dass das Ansteuersignal von der Treiberteilschaltung an die Lichtemissionsvorrichtung als Reaktion auf das erste lichtemittierende Zeitreihensignal übertragen wird, um die Lichtemissionsvorrichtung zum Emittieren von Licht anzusteuern.
In einigen Ausführungsformen ist in einem Fall, in dem die Rücksetzteilschaltung einen ersten Transistor umfasst, eine zweite Elektrode des ersten Transistors weiter mit der Lichtemissionsvorrichtung gekoppelt. In einem Fall, in dem die Lichtemissionssteuerungsteilschaltung einen zweiten Transistor umfasst, ist eine zweite Elektrode des zweiten Transistors ferner mit der Lichtemissionsvorrichtung gekoppelt.
In einigen Ausführungsformen umfasst die Rücksetzteilschaltung einen ersten Transistor; die Lichtemissionssteuerungsteilschaltung umfasst einen zweiten Transistor; die Kompensationsteilschaltung umfasst einen dritten Transistor; und die Treiberteilschaltung umfasst einen vierten Transistor und einen fünften Transistor. Die Pixeltreiberschaltung umfasst ferner eine Speicherteilschaltung, eine Datenschreibteilschaltung und eine Referenzspannungsteilschaltung. Die Speicherteilschaltung umfasst einen ersten Kondensator. Die Datenschreibteilschaltung umfasst einen sechsten Transistor oder umfasst den sechsten Transistor und einen siebten Transistor. Die Referenzspannungsteilschaltung umfasst einen achten Transistor.
Eine Steuerelektrode des ersten Transistors ist mit dem Abtastzeitreihensignalanschluss gekoppelt, eine erste Elektrode des ersten Transistors ist mit dem Initialisierungssignalanschluss gekoppelt, und eine zweite Elektrode des ersten Transistors ist mit einer zweiten Elektrode des zweiten Transistors und einer Lichtemissionsvorrichtung gekoppelt. Eine Steuerelektrode des zweiten Transistors ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt, eine erste Elektrode des zweiten Transistors ist mit dem ersten Knoten gekoppelt, und die zweite Elektrode des zweiten Transistors ist mit der zweiten Elektrode des ersten Transistors und der Lichtemissionsvorrichtung gekoppelt. Eine Steuerelektrode des dritten Transistors ist mit dem Abtastzeitreihensignalanschluss gekoppelt, eine erste Elektrode des dritten Transistors ist mit dem ersten Knoten gekoppelt, und eine zweite Elektrode des dritten Transistors ist mit dem zweiten Knoten gekoppelt.
Eine Steuerelektrode des vierten Transistors ist mit dem zweiten Knoten gekoppelt, eine erste Elektrode des vierten Transistors ist mit dem ersten Spannungssignalanschluss gekoppelt, und eine zweite Elektrode des vierten Transistors ist mit einer ersten Elektrode des fünften Transistors gekoppelt. Eine Steuerelektrode des fünften Transistors ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt, und eine zweite Elektrode des fünften Transistors ist mit dem ersten Knoten gekoppelt. Alternativ ist die Steuerelektrode des vierten Transistors mit dem zweiten Knoten, die erste Elektrode des vierten Transistors mit der zweiten Elektrode des fünften Transistors und die zweite Elektrode des vierten Transistors mit dem ersten Knoten gekoppelt; und die Steuerelektrode des fünften Transistors ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss und die erste Elektrode des fünften Transistors ist mit dem ersten Spannungssignalanschluss gekoppelt.
Ein erstes Ende des ersten Kondensators ist mit einem dritten Knoten gekoppelt, und ein zweites Ende des ersten Kondensators ist mit dem zweiten Knoten gekoppelt. In einem Fall, in dem die Datenschreibteilschaltung den sechsten Transistor umfasst, ist eine Steuerelektrode des sechsten Transistors mit einem Eingangssteuersignalanschluss gekoppelt, eine erste Elektrode des sechsten Transistors ist mit einem Datensignalanschluss gekoppelt, und eine zweite Elektrode des sechsten Transistors ist mit dem dritten Knoten gekoppelt. In einem Fall, in dem die Datenschreibteilschaltung den sechsten Transistor und den siebten Transistor umfasst, ist die Steuerelektrode des sechsten Transistors mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt, und die erste Elektrode des sechsten Transistors ist mit einer zweiten Elektrode des achten Transistors gekoppelt, und die zweite Elektrode des sechsten Transistors ist mit dem dritten Knoten gekoppelt; und eine Steuerelektrode des siebten Transistors ist mit dem Abtastzeitreihensignalanschluss gekoppelt, und eine erste Elektrode des siebten Transistors ist mit dem Datensignalanschluss gekoppelt.
Eine Steuerelektrode des achten Transistors ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt, eine erste Elektrode des achten Transistors ist mit dem Referenzspannungsanschluss gekoppelt, und eine zweite Elektrode des achten Transistors ist mit dem dritten Knoten gekoppelt.
In einem anderen Aspekt wird ein Pixeltreiberverfahren für die obige Pixeltreiberschaltung bereitgestellt. In einem Fall, in dem die Pixeltreiberschaltung eine Speicherteilschaltung, eine Rücksetzteilschaltung, eine Kompensationsteilschaltung, eine Lichtemissionssteuerungsteilschaltung, eine Treiberteilschaltung, eine Datenschreibteilschaltung und eine Referenzspannungsteilschaltung umfasst, die Speicherteilschaltung mit einem zweiten Knoten und einem dritten Knoten gekoppelt ist, die Datenschreibteilschaltung mit dem dritten Knoten gekoppelt ist, die Datenschreibteilschaltung mit dem dritten Knoten, einem Eingangssteuersignalanschluss und einem Datensignalanschluss gekoppelt ist, die Referenzspannungsteilschaltung ferner mit dem dritten Knoten, einem ersten lichtemittierenden Zeitreihensignalanschluss und einem Referenzspannungssignalanschluss gekoppelt ist, und die Rücksetzteilschaltung und die Lichtemissionssteuerungsteilschaltung ferner mit einer Lichtemissionsvorrichtung gekoppelt sind. Das Pixeltreiberverfahren umfasst eine Rahmenperiode mit einer Rücksetzphase, einer Eingabe- und Kompensationsphase und einer Lichtemissionsphase.
In der Rücksetzphase: Übertragung eines am Referenzspannungssignalanschluss empfangenen Referenzspannungssignals durch die Referenzspannungsteilschaltung an den dritten Knoten als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal; Übertragung eines Initialisierungssignals, das am Initialisierungssignalanschluss empfangen wird, durch die Rücksetzteilschaltung an die Lichtemissionssteuerungsteilschaltung und die Lichtemissionsvorrichtung als Reaktion auf das am Abtastzeitreihensignalanschluss empfangene Abtastzeitreihensignal, um die Lichtemissionsvorrichtung zurückzusetzen; Übertragung des Initialisierungssignals durch die Lichtemissionssteuerungsteilschaltung an den ersten Knoten als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal; Übertragung des Initialisierungssignals vom ersten Knoten zum zweiten Knoten durch die Kompensationsteilschaltung unter der Steuerung des Abtastzeitreihensignals, um die Spannung des zweiten Knotens zurückzusetzen; und Ausschalten des leitenden Pfades vom ersten Spannungssignalanschluss zum Initialisierungssignalanschluss durch die Treiberteilschaltung als Reaktion auf das zweite lichtemittierende Zeitreihensignal, das vom zweiten lichtemittierenden Zeitreihensignalanschluss empfangen wird.
In einigen Ausführungsformen wird das am Initialisierungssignalanschluss empfangene Initialisierungssignal durch die Rücksetzteilschaltung in der Eingabe- und Kompensationsphase an die Lichtemissionsvorrichtung als Reaktion auf das am Abtastzeitreihensignalanschluss empfangene Abtastzeitreihensignal übertragen, um die Lichtemissionsvorrichtung kontinuierlich zurückzusetzen. Ein am Datensignalanschluss empfangenes Datensignal wird durch die Datenschreibteilschaltung an den dritten Knoten als Reaktion auf ein am Eingangssteuersignalanschluss empfangenes Eingangssteuersignal übertragen. Die Treiberteilschaltung wird durch die Kompensationsteilschaltung unter der Steuerung des Abtastzeitreihensignals in einen Selbstsättigungszustand gebracht. Die Treiberteilschaltung erreicht das Selbstsättigungszustand durch die Wirkung der Kompensationsteilschaltung als Reaktion auf das zweite lichtemittierende Zeitreihensignal, um ein Kompensationssignal entsprechend einem am ersten Spannungssignalanschluss empfangenen ersten Spannungssignal zu erzeugen. Das Kompensationssignal wird durch die Treiberteilschaltung an den zweiten Knoten übertragt. Die Speicherteilschaltung wird durch die Wirkung von Spannungen des zweiten Knotens und des dritten Knotens aufgeladen.
In der Lichtemissionsphase: Übertragung des am Referenzspannungssignalanschluss empfangenen Referenzspannungssignals an den dritten Knoten durch die Rücksetzteilschaltung als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal; Durchführen einer Kopplung eines Potentials des zweiten Knotens durch die Speicherteilschaltung durch die Wirkung einer Spannung des dritten Knotens, um eine Spannung des zweiten Knotens zu ändern; und Aufrechterhalten der Spannung des zweiten Knotens durch die Speicherteilschaltung; Erzeugen eines Ansteuersignals durch die Treiberteilschaltung als Reaktion auf das zweite lichtemittierende Zeitreihensignal aufgrund der Kopplungswirkung der Speicherteilschaltung und Übertragung des Ansteuersignals durch die Treiberteilschaltung an die Lichtemissionssteuerungsteilschaltung; und Übertragung des Ansteuersignals von der Treiberteilschaltung an die Lichtemissionsvorrichtung durch die Lichtemissionssteuerungsteilschaltung als Reaktion auf das erste lichtemittierende Zeitreihensignal, um die Lichtemissionsvorrichtung zum Emittieren von Licht anzusteuern.
In einigen Ausführungsformen wird in einem Fall, in dem die Datenschreibteilschaltung einen sechsten Transistor umfasst, eine Steuerelektrode des sechsten Transistors mit dem Eingangssteuersignalanschluss gekoppelt, eine erste Elektrode des sechsten Transistors mit dem Datensignalanschluss gekoppelt und eine zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt, wird in der Eingangs- und Kompensationsphase der sechste Transistor unter Steuerung des Eingangssteuersignals eingeschaltet, um das Datensignal an den dritten Knoten zu übertragen.
In einem Fall, in dem die Eingangssteuersignalanschluss die zweite lichtemittierende Zeitreihensignalanschluss ist, die Datenschreibteilschaltung ferner mit der Abtastzeitreihensignalanschluss gekoppelt ist, die Datenschreibteilschaltung den sechsten Transistor und einen siebten Transistor umfasst, die Steuerelektrode des sechsten Transistors mit der zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist, die erste Elektrode des sechsten Transistors mit einer zweiten Elektrode des siebten Transistors gekoppelt ist, die zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt ist, die Steuerelektrode des siebten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist, und der erste Elektrode des siebten Transistors mit dem Datensignalanschluss gekoppelt ist, wird der siebte Transistor in der Eingabe- und Kompensationsphase unter der Steuerung des Abtastzeitreihensignals eingeschaltet, um das Datensignal an die erste Elektrode des sechsten Transistors zu übertragen, und wird der sechste Transistor unter der Steuerung eines ersten lichtemittierenden Zeitreihensignals, um das Datensignal an den dritten Knoten zu übertragen.
In einem anderen Aspekt wird eine Anzeigetafel bereitgestellt. Die Anzeigetafel umfasst Pixeltreiberschaltungen wie oben beschrieben.
In einigen Ausführungsformen umfasst die Anzeigetafel eine Vielzahl von Subpixeln. Ein Subpixel umfasst eine Pixeltreiberschaltung. Die Vielzahl von Subpixeln ist in einem Array mit mehreren Zeilen und mehreren Spalten angeordnet. Die Anzeigetafel umfasst ferner eine Vielzahl von Abtastzeitreihensignalleitungen und eine Vielzahl von lichtemittierenden Zeitreihensignalleitungen, die sich in einer Zeilenrichtung erstrecken. Abtastzeitreihensignalanschlüsse von einzelnen Pixeltreiberschaltungen, die in einer n-ten Zeile von Subpixeln enthalten sind, sind mit einer n-ten Abtastzeitreihensignalleitung gekoppelt. Erste lichtemittierende Zeitreihensignalanschlüsse der einzelnen Pixeltreiberschaltungen, die in der n-ten Zeile von Subpixeln enthalten sind, sind mit einer n-ten lichtemittierenden Zeitreihensignalleitung gekoppelt. Anders als eine erste Zeile von Subpixeln sind zweite lichtemittierende Zeitreihensignalanschlüsse der einzelnen Pixeltreiberschaltungen, die in der n-ten Zeile von Subpixeln enthalten sind, mit einer (n-1)-ten lichtemittierenden Zeitreihensignalleitung gekoppelt.
In einem anderen Aspekt wird ein Anzeigegerät bereitgestellt. Das Anzeigegerät umfasst die oben genannte Anzeigetafel.
Um technische Lösungen in der vorliegenden Offenbarung klarer zu beschreiben, werden im Folgenden begleitende Zeichnungen, die in einigen Ausführungsformen der vorliegenden Offenbarung verwendet werden, kurz vorgestellt. Selbstverständlich handelt es sich bei den nachstehend beschriebenen begleitenden Zeichnungen lediglich um begleitende Zeichnungen einiger Ausführungsformen der vorliegenden Offenbarung, und ein Fachmann kann andere Zeichnungen entsprechend diesen begleitenden Zeichnungen erhalten. Darüber hinaus können die begleitenden Zeichnungen in der folgenden Beschreibung als schematische Diagramme betrachtet werden und sind keine Beschränkungen für die tatsächliche Größe eines Produkts, einen tatsächlichen Prozess eines Verfahrens und ein tatsächliches Timing eines Signals, das in den Ausführungsformen der vorliegenden Offenbarung enthalten ist.

1 ist ein Strukturdiagramm einer Anzeigetafel gemäß einigen Ausführungsformen;
2A ist ein Strukturdiagramm einer Pixeltreiberschaltung gemäß einigen Ausführungsformen der betreffenden Technologie;
2B ist ein Zeitdiagramm, das einer Pixeltreiberschaltung in 1 entspricht;
3 ist ein Strukturdiagramm einer Pixeltreiberschaltung gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
4 ist ein weiteres Strukturdiagramm einer Pixeltreiberschaltung gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
5 ist ein weiteres Strukturdiagramm einer Pixeltreiberschaltung gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
6 ist ein weiteres Strukturdiagramm einer Pixeltreiberschaltung gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
7 ist ein Zeitdiagramm, das den Pixeltreiberschaltungen in 3, 5 und 6 entspricht;
8 ist ein weiteres Strukturdiagramm einer Pixeltreiberschaltung gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
9 ist ein weiteres Strukturdiagramm einer Pixeltreiberschaltung gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
10 ist ein Zeitdiagramm, das den Pixeltreiberschaltungen in 4, 8 und 9 entspricht;
11 ist ein Strukturdiagramm einer Anzeigetafel gemäß einigen Ausführungsformen der vorliegenden Offenbarung; und
12 ist ein Strukturdiagramm eines Anzeigegeräts gemäß einigen Ausführungsformen der vorliegenden Offenbarung.

Technische Lösungen in einigen Ausführungsformen der vorliegenden Offenbarung werden im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen klar und vollständig beschrieben. Natürlich sind die beschriebenen Ausführungsformen nur einige, aber nicht alle Ausführungsformen der vorliegenden Offenbarung. Alle anderen Ausführungsformen, die ein Fachmann auf der Grundlage der Ausführungsformen der vorliegenden Offenbarung erhält, fallen unter den Schutzbereich der vorliegenden Offenbarung.
Sofern der Kontext nichts anderes erfordert, werden in der gesamten Beschreibung und in den Ansprüchen der Begriff „umfassen“ und andere Formen davon, wie z.B. die Form der dritten Person Singular „umfasst“ und die vorliegende Partizipform „umfassend“, in einer offenen und umfassenden Bedeutung verstanden, d.h. „einschließlich, aber nicht beschränkt auf“. In der Beschreibung sollen Begriffe wie „eine Ausführungsform“, „einige Ausführungsformen“, „beispielhafte Ausführungsformen“, „Beispiel“, „spezifisches Beispiel“ oder „einige Beispiele“ darauf hinweisen, dass bestimmte Merkmale, Strukturen, Materialien oder Eigenschaften, die sich auf die Ausführungsform(en) oder das/die Beispiel(e) beziehen, in mindestens einer Ausführungsform oder einem Beispiel der vorliegenden Offenbarung enthalten sind. Die schematische Darstellung des obigen Begriffs bezieht sich nicht notwendigerweise auf dieselbe(n) Ausführungsform(en) oder Beispiel(e). Darüber hinaus können die spezifischen Merkmale, Strukturen, Materialien oder Eigenschaften in einer oder mehreren Ausführungsformen oder Beispielen in jeder geeigneten Weise enthalten sein.
Im Folgenden werden die Begriffe wie „erste“ und „zweite“ nur zu beschreibenden Zwecken verwendet und sind nicht als Hinweis auf die relative Bedeutung oder implizite Angabe der Anzahl der angegebenen technischen Merkmale zu verstehen. So können die mit „erstens“ und „zweitens“ definierten Merkmale explizit oder implizit eines oder mehrere der Merkmale umfassen. In der Beschreibung der Ausführungsformen der vorliegenden Offenbarung bedeutet der Begriff „eine Vielzahl von / die Vielzahl von“ zwei oder mehr, sofern nicht anders angegeben.
Einige Ausführungsformen können unter Verwendung der Begriffe „gekoppelt“, „verbunden“ und ihrer Ableitungen beschrieben werden. Beispielsweise kann der Begriff „gekoppelt“ in der Beschreibung einiger Ausführungsformen verwendet werden, um anzuzeigen, dass zwei oder mehr Komponenten in direktem physischen oder elektrischen Kontakt miteinander stehen. Ein weiteres Beispiel: Der Begriff „gekoppelt“ kann in der Beschreibung einiger Ausführungsformen verwendet werden, um anzuzeigen, dass zwei oder mehr Komponenten in direktem physischen oder elektrischen Kontakt stehen. Der Begriff „gekoppelt“ oder „kommunikativ gekoppelt“ kann jedoch auch bedeuten, dass zwei oder mehr Komponenten nicht in direktem Kontakt zueinander stehen, aber dennoch zusammenarbeiten oder miteinander interagieren. Die hier offengelegten Ausführungsformen sind nicht notwendigerweise auf den hier dargestellten Inhalt beschränkt.
Der Ausdruck „angepasst auf‟ oder „so konfiguriert wird, dass“ ist ein offener und umfassender Ausdruck, der Geräte nicht ausschließt, die angepasst oder konfiguriert werden, um zusätzliche Aufgaben oder Schritte auszuführen.
In einem Anzeigegerät umfasst das Anzeigegerät eine Anzeigetafel 01. Wie in 1 dargestellt, umfasst die Anzeigetafel 01 einen aktiven Bereich AA (auch als aktiver Anzeigebereich bezeichnet) und einen Randbereich BB, der sich auf mindestens einer Seite des aktiven Bereichs AA befindet.
Der aktive Bereich AA ist mit einer Vielzahl von Subpixeln 10, einer Vielzahl von Abtastzeitreihensignalleitungen GL und einer Vielzahl von lichtemittierende Zeitreihensignalleitungen EL, die sich in einer horizontalen Richtung X erstrecken, und einer Vielzahl von Datensignalleitungen DL, die sich in einer vertikalen Richtung Y erstrecken, versehen. Der Einfachheit halber wird die Vielzahl von Subpixeln 10 in der vorliegenden Offenbarung anhand eines Beispiels beschrieben, in dem sie in einer Matrixform angeordnet sind. Beispielsweise ist die Vielzahl von Subpixeln 10 in N Zeilen und M Spalten angeordnet. Dabei werden die in einer Reihe in horizontaler Richtung X angeordneten Subpixel 10 als eine Zeile von Subpixeln bezeichnet, und die in einer Reihe in vertikaler Richtung Y angeordneten Subpixel 10 werden als eine Spalte von Subpixeln bezeichnet. Eine Zeile von Subpixeln kann mit einer oder zwei Abtastzeitreihensignalleitungen GL gekoppelt sein, und die Zeile von Subpixeln kann ferner mit einer oder zwei lichtemittierende Zeitreihensignalleitungen EL gekoppelt sein. Eine Spalte von Subpixeln kann mit einer Datensignalleitung DL gekoppelt sein. Ein Subpixel 10 ist mit einer Pixeltreiberschaltung 100 zur Steuerung des Subpixels 10 zur Durchführung der Anzeige versehen. Die Pixeltreiberschaltungen 100 sind auf einem Basissubstrat 001 der Anzeigetafel 01 angebracht.
Bei der Anzeigetafel 01 kann es sich um eine Anzeigetafel mit organischen Leuchtdioden (OLED), eine Anzeigetafel mit Quantenpunkt-Leuchtdioden (QLED) oder Ähnliches handeln, was in der vorliegenden Offenbarung nicht ausdrücklich eingeschränkt wird.
Die folgenden Ausführungsformen der vorliegenden Offenbarung werden alle anhand eines Beispiels beschrieben, bei dem die Anzeigetafel 01 ein OLED-Anzeigetafel ist, um die vorliegende Offenbarung zu veranschaulichen.
Die Pixeltreiberschaltung 100 umfasst beispielsweise Elemente wie einen Schalttransistor, einen Treibertransistor und einen Speicherkondensator. Zwei gegenüberliegende Enden des Speicherkondensators sind ein Bezugspotentialende (ein Ende, das auf Bezugspotential liegt) bzw. ein Signalhalteende (ein Ende zum Halten eines Signals). Das Signalhalteende des Speicherkondensators ist mit einer Steuerelektrode (einem Gate) des Treibertransistors gekoppelt.
Bei einem Prozess zur Ansteuerung der Pixeltreiberschaltung 100 wird der Speicherkondensator in einer Lichtemissionsphase zum Halten eines Spannungssignals verwendet, um ein Potenzial des Signalhalteendes konstant zu halten und eine Spannung zwischen dem Gate und einer Source des Treibertransistors zu erzeugen. Eine solche Spannung steuert den Treibertransistor, um einen Treiberstrom zu erzeugen, und dann wird eine Leuchtdiode angesteuert, um Licht zu emittieren. Da bei diesem Verfahren an einem Knoten, an dem das Signalhalteende des Speicherkondensators und die Steuerelektrode des Treibertransistors miteinander gekoppelt sind, ein elektrischer Leckagepfad besteht, kann das Potenzial des Signalhalteendes des Speicherkondensators nicht lange konstant gehalten werden. Folglich ist der durch den Treibertransistor erzeugte Treiberstrom instabil, was sich auf die Helligkeit der Lichtemissionsvorrichtung auswirkt und dadurch die Anzeigeeffekte des Anzeigegeräts beeinträchtigt.
Wie in 2A gezeigt, wird im Stand der Technik eine Pixeltreiberschaltung 100' mit einer 7T1C-Struktur bereitgestellt. Die Pixeltreiberschaltung 100' umfasst einen Schalttransistor T1, einen Speicherkondensator C, einen Treibertransistor T2, einen Kompensationstransistor T3, einen ersten Rücksetztransistor T4, einen zweiten Rücksetztransistor T5, einen ersten Steuertransistor T6 und einen zweiten Steuertransistor T7. Hinsichtlich der Verbindungsbeziehung zwischen diesen Transistoren kann auf die Zeichnung verwiesen werden. Ein Knoten, an dem der zweite Transistor T2, der dritte Transistor T3 und der siebte Transistor T7 miteinander gekoppelt sind, ist ein erster Knoten N1. Ein Referenzspannungsanschluss des Speicherkondensators C ist mit einem dritten Knoten N3 gekoppelt, und ein Signalhalteende des Speicherkondensators C ist mit einem zweiten Knoten N2 gekoppelt. Eine Steuerelektrode des Treibertransistors T2 ist mit dem zweiten Knoten N2 gekoppelt.
In Verbindung mit 2B sieht ein Prozess zur Ansteuerung der Pixeltreiberschaltung 100' wie folgt aus. Eine Rahmenperiode umfasst eine Rücksetzphase P1, eine Eingabe- und Kompensationsphase P2 und eine Lichtemissionsphase P3. In der Rücksetzphase P1 wird unter der Steuerung eines ersten Abtastzeitreihensignals s1, das an einem ersten Abtastzeitreihensignalanschluss S1 übertragen wird, der erste Rücksetztransistor T4 eingeschaltet, um ein Referenzspannungssignal vref, das an einem Referenzspannungsanschluss Vref empfangen wird, an den dritten Knoten N3 zu übertragen, und der zweite Rücksetztransistor T5 wird eingeschaltet, um ein Initialisierungssignal vinit, das an einem Initialisierungssignalanschluss Vinit empfangen wird, an den zweiten Knoten N2 zu übertragen, so dass eine Spannung des zweiten Knotens N2 zurückgesetzt wird, wodurch das Signalhalteende des Speicherkondensators C zurückgesetzt wird.
In der Eingangs- und Kompensationsphase P2 wird unter Steuerung eines zweiten Abtastzeitreihensignals S2, das an einem zweiten Abtastzeitreihensignalanschluss S2 übertragen wird, der Schalttransistor T1 eingeschaltet, um ein an einem Datensignalanschluss Data empfangenes Datensignal an den dritten Knoten N3 zu übertragen, und der Kompensationstransistor T3 wird eingeschaltet, um die Steuerelektrode des Treibertransistors T2 mit einer zweiten Elektrode des Treibertransistors T2 zu koppeln, so dass der Treibertransistor T2 einen Selbstsättigungszustand erreicht. Somit werden ein erstes Spannungssignal vdd, das an einem ersten Spannungssignalanschluss Vdd empfangen wird, und eine Schwellenspannung Vth des Treibertransistors T2 an den zweiten Knoten N2 geschrieben. Der Speicherkondensator C wird durch die Wirkung des dritten Knotens N3 und des zweiten Knotens N2 aufgeladen.
In der Lichtemissionsphase P3 wird der erste Steuertransistor T6 unter der Steuerung eines lichtemittierenden Zeitreihensignals emn, das am lichtemittierenden Zeitreihensignalanschluss EMn übertragen wird, eingeschaltet, um das Referenzspannungssignal vref, das vom Referenzspannungsanschluss Vref empfangen wird, an den dritten Knoten N3 zu übertragen. Das heißt, eine Spannung des Referenzspannungsanschlusses des Speicherkondensators C ändert sich von einer Spannung des Datensignals data zu einer Spannung des Referenzspannungssignals vref. Der Speicherkondensator C durch die Kopplungswirkung bewirkt, dass sich die Spannung an seinem Signalhalteende um die gleiche Spannungsdifferenz ändert. Das heißt, durch die Wirkung des Speicherkondensators C springt die Spannung des zweiten Knotens N2, wenn sich die Spannung des dritten Knotens N3 ändert. Da der Treibertransistor T2 eingeschaltet ist, erzeugt der Treibertransistor T2 ein Ansteuersignal entsprechend dem ersten Spannungssignal vdd am ersten Spannungssignalanschluss Vdd. Der zweite Steuertransistor T7 wird unter der Steuerung des lichtemittierende Zeitreihensignals emn eingeschaltet, um das Ansteuersignal an eine Leuchtdiode L zu übertragen, so dass die Leuchtdiode L zum Emittieren von Licht angesteuert wird.
Es wird darauf hingewiesen, dass, wie in den 1, 2A und 2B gezeigt, die Vielzahl von Subpixeln 10 in der Anzeigetafel 01 in einem Array angeordnet sind. Ein erstes Abtastsignal s1 am ersten Abtastzeitpunktanschluss S1, das von Pixeltreiberschaltungen 100' in einer Zeile von Subpixeln empfangen wird, ist dasselbe wie ein zweites Abtastzeitpunktsignal s2 am zweiten Abtastzeitpunktsignalanschluss S2, das von Pixeltreiberschaltungen 100' in einer vorherigen Zeile von Subpixeln empfangen wird. Das heißt, dass die ersten Abtastsignalanschlüsse S1 der Pixeltreiberschaltungen 100' in einer n-ten Zeile von Subpixeln und die zweiten Abtastsignalanschlüsse S2 der Pixeltreiberschaltungen 100' in einer (n-1)-ten Zeile von Subpixeln mit derselben Abtastzeitreihensignalleitung GL (einer (n-1)-ten Abtastzeitreihensignalleitung GL) gekoppelt sind. Auf diese Weise ist eine einzige Abtastzeitreihensignalleitung GL sowohl mit einer Zeile von Subpixeln vor der Abtastzeitreihensignalleitung GL als auch mit einer Zeile von Subpixeln hinter der Abtastzeitreihensignalleitung GL gekoppelt, um eine gemeinsame Nutzung der Abtastzeitreihensignalleitung GL zu erreichen. Zum Beispiel wird, wie in den 2A und 2B gezeigt, für eine Pixeltreiberschaltung in der n-ten Zeile von Subpixeln ein erster Abtastzeitreihensignalanschluss S1 auch durch S(n-1) dargestellt, und ein zweiter Abtastzeitreihensignalanschluss S2 wird auch durch Sn dargestellt.
Während eines Lichtemissionsprozesses der Leuchtdiode L in einer gesamten Lichtemissionsphase P3 der Rahmenperiode ist das vom Treibertransistor T2 erzeugte Ansteuersignal ein Treiberstrom. Gemäß der Berechnungsformel des Treiberstroms: I = β (Vgs - Vth)² , wobei V_gs eine Gate-Source-Spannungsdifferenz des Treibertransistors T2 ist, ist das vom Treibertransistor T2 erzeugte Ansteuersignal auf ein Potential des Gates des Treibertransistors bezogen. Die Stabilität des Potentials des Gates des Treibertransistors T2 kann die Stabilität und den Effektivwert des erzeugten Ansteuersignals beeinflussen, wodurch die Stabilität und die Kontinuität der Lichtemission der Leuchtdiode beeinflusst wird. Das Gate des Treibertransistors T2 ist mit dem zweiten Knoten N2 gekoppelt, so dass ein Spannungshalteverhältnis des zweiten Knotens N2 die Lichtemissionseffekte der Lichtemissionsvorrichtung beeinflussen wird. Die Spannung des zweiten Knotens N2 ist konsistent mit der Spannung des Signalhalteendes des Speicherkondensators C. Das heißt, je höher das Spannungshalteverhältnis des Speicherkondensators C ist, desto stabiler ist die lichtemittierende Helligkeit der Leuchtdiode und desto besser sind die lichtemittierenden Effekte.
Ein Transistor hat in einem ausgeschalteten Zustand einen Ruhestrom, der auch als Leckstrom bezeichnet wird. In der Lichtemissionsphase P3 sind der Kompensationstransistor T3 und der erste Steuertransistor T6, die mit dem zweiten Knoten N2 gekoppelt sind, beide ausgeschaltet. In diesem Fall weisen der Kompensationstransistor T3 und der erste Steuertransistor T6 Leckstrom auf, die einen elektrischen Leckstrom am zweiten Knoten N2 verursachen. Folglich wird das Spannungshalteverhältnis des zweiten Knotens N2 reduziert.
Wie in 1 gezeigt, umfasst die Pixeltreiberschaltung 100' zwei elektrische Leckagepfade. Die beiden elektrischen Leckagepfade sind ein erster elektrischer Leckagepfad vom zweiten Knoten N2 zum ersten Knoten N1 durch den Kompensationstransistor T3 und ein zweiter elektrischer Leckagepfad vom zweiten Knoten N2 zum Initialisierungssignalanschluss Vinit durch den zweiten Rücksetztransistor T5. Darüber hinaus haben die Erfinder der vorliegenden Offenbarung verifiziert, dass eine Potentialdifferenz zwischen dem zweiten Knoten N2 und dem Initialisierungssignalanschluss Vinit größer ist als eine Potentialdifferenz zwischen dem zweiten Knoten N2 und dem ersten Knoten N1. Daher ist eine elektrische Leckagemenge (ein absoluter Wert) des zweiten elektrischen Leckagepfades viel größer als eine elektrische Leckagemenge (ein absoluter Wert) des ersten elektrischen Leckagepfades. Folglich kommt es in der Lichtemissionsphase P3 aufgrund der elektrischen Leckage durch die beiden elektrischen Leckagepfade zu einer starken Leckage der Ladungen am zweiten Knoten N2, was zu einem unzureichenden Spannungshalteverhältnis des Speicherkondensators C führt und dann das vom Treibertransistor T3 ausgegebene Ansteuersignal instabil macht. Dadurch ändert sich die Helligkeit der Lichtemissionsvorrichtung zu stark, und ihre Stabilität ist schlecht, was zu visuellem Flackern führt. Aufgrund von Prozessfaktoren gibt es ferner Unterschiede zwischen den Elementen der Pixeltreiberschaltungen in dem Anzeigegerät. Infolgedessen sind die Leckagegrade der zweiten Knoten N2 der Pixeltreiberschaltungen nicht gleich, was zu ungleichmäßigen Lichtemissionshelligkeiten der von den Pixeltreiberschaltungen angesteuerten Lichtemissionsvorrichtungen führt und dann eine abnormale Anzeige, wie z.B. eine ungleichmäßige Anzeige auf einem Anzeigeschirm, verursacht.
Vor diesem Hintergrund stellen einige Ausführungsformen der vorliegenden Offenbarung eine Pixeltreiberschaltung 100 bereit. Wie in den 3 und 4 gezeigt, umfasst die Pixel-Treiberschaltung 100 eine Speicherteilschaltung 101, eine Rücksetzteilschaltung 102, eine Kompensationsteilschaltung 103, eine Lichtemissionssteuerungsteilschaltung 104, eine Treiberteilschaltung 105, eine Datenschreibteilschaltung 106 und eine Referenzspannungsteilschaltung 107.
Die Speicherteilschaltung 101 ist mit einem zweiten Knoten N2 und einem dritten Knoten N3 gekoppelt. Die Rücksetzteilschaltung 102 ist mit der Lichtemissionssteuerungsteilschaltung 104, einem Abtastzeitreihensignalanschluss Sn und einem Initialisierungssignalanschluss Vinit gekoppelt. Die Lichtemissionssteuerungsteilschaltung 104 ist ferner mit einem ersten Knoten N1 und einem ersten lichtemittierenden Zeitreihensignalanschluss EM1 gekoppelt. Die Kompensationsteilschaltung 103 ist mit dem ersten Knoten N1, dem zweiten Knoten N2 und dem Abtastzeitreihensignalanschluss Sn gekoppelt. Die Treiberteilschaltung 105 ist mit dem ersten Knoten N1, dem zweiten Knoten N2, einem ersten Spannungssignalanschluss Vdd und einem zweiten lichtemittierende Zeitreihensignalanschluss EM2 gekoppelt.
Die Speicherteilschaltung 101 ist so konfiguriert, dass sie durch die Wirkung der Spannungen des zweiten Knotens N2 und des dritten Knotens N3 geladen wird, und dass sie eine Kopplung mit einer Spannung des zweiten Knotens N2 entsprechend einer Spannung des dritten Knotens N3 durchführt, um die Spannung des zweiten Knotens N2 zu ändern, und die Spannung des zweiten Knotens N2 aufrechterhält.
Die Rücksetzteilschaltung 102 ist so konfiguriert, dass ein Initialisierungssignal Vinit, das von einem Initialisierungssignalanschluss Vinit empfangen wird, als Reaktion auf ein am Abtastzeitreihensignalanschluss Sn empfangenes Abtastzeitreihensignal Sn, an die Lichtemissionssteuerungsteilschaltung 104 übertragen wird.
Die Lichtemissionssteuerungsteilschaltung 104 ist so konfiguriert, dass das Initialisierungssignal vinit als Reaktion auf ein erstes lichtemittierendes Zeitreihensignal em1, das an der ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangen wird, an den ersten Knoten N1 gesendet wird.
Die Kompensationsteilschaltung 103 ist so konfiguriert, dass das Initialisierungssignal vinit vom ersten Knoten N1 zum zweiten Knoten N2 unter Steuerung des Abtastzeitreihensignals sn übertragen wird, um die Spannung des zweiten Knotens N2 zurückzusetzen.
Das heißt, die Rücksetzteilschaltung 102 ist so konfiguriert, dass das Initialisierungssignal vinit über die Lichtemissionssteuerungsteilschaltung 104 und die Kompensationsteilschaltung 103 an den zweiten Knoten N2 übertragen wird, um ein Potential des zweiten Knotens N2 zurückzusetzen. In einer Rücksetzphase ist ein Prozess der Übertragung des Initialisierungssignals vinit an den zweiten Knoten N2 wie folgt. Das vom Initialisierungssignalanschluss Vinit übertragene Initialisierungssignal vinit durchläuft nacheinander die Rücksetzteilschaltung 102, die Lichtemissionssteuerungsteilschaltung 104, den dritten Knoten N3 und die Kompensationsteilschaltung 103 und wird schließlich an den zweiten Knoten N2 übertragen, um die Spannung des zweiten Knotens N2 zurückzusetzen.
In einigen Beispielen ist die Rücksetzteilschaltung 102 ferner mit einer Lichtemissionsvorrichtung 108 gekoppelt. Die Rücksetzteilschaltung 102 ist so konfiguriert, dass das am Initialisierungssignalanschluss Vinit empfangene Initialisierungssignal Vinit als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn an die Lichtemissionsvorrichtung 108 übertragen wird, um die Lichtemissionsvorrichtung 108 zurückzusetzen.
Die Treiberteilschaltung 105 ist so konfiguriert, dass ein leitender Pfad von einem ersten Spannungssignalanschluss Vdd zum Initialisierungssignalanschluss Vinit als Reaktion auf ein zweites lichtemittierendes Zeitreihensignal em2, das am zweiten lichtemittierenden Zeitreihensignalanschluss EM2 empfangen wird, bei der Zurücksetzung der Spannung des zweiten Knotens N2 ausgeschaltet wird.
Die Treiberteilschaltung 105 ist ferner so konfiguriert, dass sie durch die Wirkung der Kompensationsteilschaltung 103 einen Selbstsättigungszustand als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2 erreicht, um ein Kompensationssignal gemäß dem am ersten Spannungssignalanschluss Vdd empfangenen ersten Spannungssignal vdd zu erzeugen, und das Kompensationssignal an den zweiten Knoten N2 zu übertragen.
In der Eingangs- und Kompensationsphase ist die Treiberteilschaltung 105 so konfiguriert, dass das Kompensationssignal erzeugt und das Kompensationssignal an den zweiten Knoten N2 übertragen wird. In dieser Phase ist die Kompensationsteilschaltung 103 ferner so konfiguriert, dass sie die Treiberteilschaltung 105 unter der Steuerung des Abtastzeitreihensignals sn in den Selbstsättigungszustand bringt.
Die Treiberteilschaltung 105 ist ferner so konfiguriert, dass ein Ansteuerungssignal entsprechend dem ersten Spannungssignal vdd aufgrund der Kopplungswirkung der Speicherteilschaltung 101 als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2 erzeugt wird und das Ansteuerungssignal an die Lichtemissionssteuerungsteilschaltung 104 übertragen wird.
Die Lichtemissionssteuerungsteilschaltung 104 ist ferner mit der Lichtemissionsvorrichtung 108 gekoppelt. Die Lichtemissionssteuerungsteilschaltung 104 ist ferner so konfiguriert, dass das Ansteuersignal von der Treiberteilschaltung 105 an die Lichtemissionsvorrichtung 108 als Reaktion auf das erste lichtemittierende Zeitreihensignal em1 übertragen wird, um die Lichtemissionsvorrichtung 108 zum Emittieren von Licht anzusteuern.
Die Datenschreibteilschaltung 106 ist mit dem dritten Knoten N3 und dem Datensignalanschluss Data gekoppelt. Die Datenschreibteilschaltung 106 ist so konfiguriert, dass das am Datensignalanschluss Data empfangene Datensignal data in der Eingangs- und Kompensationsphase an den dritten Knoten N3 übertragen wird. In dieser Phase wird die Speicherteilschaltung 101 entsprechend einer Spannung des dritten Knotens N3 aufgeladen und das Datensignal data gespeichert.
Im Folgenden werden zwei beispielhafte Strukturen der Datenschreibteilschaltung 106 beschrieben. In einigen Beispielen, wie in 3 gezeigt, ist die Datenschreibteilschaltung 106 mit dem dritten Knoten N3, einem Eingangssteuersignalanschluss Dn und dem Datensignalanschluss Data gekoppelt. Die Datenschreibteilschaltung 106 ist so konfiguriert, dass das am Datensignalanschluss Data empfangene Datensignal data als Reaktion auf ein am Eingangssteuersignalanschluss Dn empfangenes Eingangssteuersignal dn an den dritten Knoten N3 übertragen wird.
In einigen anderen Beispielen, wie in 4 gezeigt, ist der Eingangssteuersignalanschluss Dn der zweite lichtemittierende Zeitreihensignalanschluss EM2, und die Datenschreibteilschaltung 106 ist ferner mit dem Abtastzeitreihensignalanschluss Sn gekoppelt. Das heißt, die Datenschreibteilschaltung 106 ist mit dem dritten Knoten N3, dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2, dem Abtastzeitreihensignalanschluss Sn und dem Datensignalanschluss Data gekoppelt. Die Datenschreibteilschaltung 106 ist so konfiguriert, dass das am Datensignalanschluss Data empfangene Datensignal data als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2 und das Abtastzeitreihensignal sn an den dritten Knoten N3 übertragen wird.
Die Referenzspannungsteilschaltung 107 ist mit dem dritten Knoten N3, dem ersten lichtemittierenden Zeitreihensignalanschluss EM1 und dem Referenzspannungssignalanschluss Vref gekoppelt. Die Referenzspannungsteilschaltung 107 ist so konfiguriert, dass ein am Referenzspannungssignalanschluss Vref empfangenes Referenzspannungssignal vref an den dritten Knoten N3 als Reaktion auf das erste lichtemittierende Zeitreihensignal em1, das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangen wird, übertragen wird, um die Spannung des dritten Knotens N3 auf einer Referenzspannung zu halten. In der vorliegenden Offenbarung ist eine Spannung des Referenzspannungssignals vref die Referenzspannung.
Es wird angemerkt, dass, wie in den 3 und 4 gezeigt, in der Anzeigetafel 01 die Vielzahl von Subpixeln 10 in einem Array angeordnet sind. Ein erstes lichtemittierendes Zeitreihensignal em2, das von einzelnen Pixeltreiberschaltungen 100 in einer Zeile von Subpixeln von zweiten lichtemittierenden Zeitreihensignalanschlüssen EM2 empfangen wird, ist dasselbe wie ein erstes lichtemittierendes Zeitreihensignal em1, das von einzelnen Pixeltreiberschaltungen 100 in einer vorherigen Reihe der Subpixel von ersten lichtemittierenden Zeitreihensignalanschlüssen EM1 empfangen wird. Das heißt, zweite lichtemittierende Zeitreihensignalanschlüsse EM2 von einzelnen Pixeltreiberschaltungen 100 in einer n-ten Zeile von Subpixeln und erste lichtemittierende Zeitreihensignalanschlüsse EM1 von einzelnen Pixeltreiberschaltungen 100 in einer (n-1)-ten Zeile von Subpixeln sind mit derselben lichtemittierenden Zeitreihensignalleitung EL (einer (n-1)-ten lichtemittierenden Zeitreihensignalleitung EL) gekoppelt. Das heißt, eine einzelne lichtemittierende Zeitreihensignalleitung EL ist sowohl mit einer Zeile von Subpixeln vor der lichtemittierenden Zeitreihensignalleitung GL als auch mit einer Zeile von Subpixeln hinter der lichtemittierenden Zeitreihensignalleitung EL gekoppelt, um eine gemeinsame Nutzung der Abtastzeitreihensignalleitung GL zu erreichen. Wie in den 2A und 2B gezeigt, für eine Pixeltreiberschaltung in der n-ten Reihe von Subpixeln wird ein erster lichtemittierender Zeitreihensignalanschluss EM1 davon beispielsweise durch EMn dargestellt, und ein zweiter lichtemittierender Zeitreihensignalanschluss EM2 davon wird durch EM (n-1) dargestellt.
Durch die Kombination benachbarter lichtemittierender Zeitreihensignale kann die Anzahl der in der Anzeigetafel 01 erforderlichen lichtemittierenden Zeitreihensignalleitungen EL reduziert werden, was die Herstellungsschwierigkeiten und -kosten der Anzeigetafel 01 verringert.
Die in der vorliegenden Offenbarung vorgesehene Pixeltreiberschaltung 100 umfasst die Speicherteilschaltung 101, die Rücksetzteilschaltung 102, die Kompensationsteilschaltung 103, die Lichtemissionssteuerungsteilschaltung 104, die Treiberteilschaltung 105, die Datenschreibteilschaltung 106 und die Referenzspannungsteilschaltung 107, wobei in Verbindung mit den 7 und 10 ein Prozess zur Ansteuerung der Pixeltreiberschaltung 100 wie folgt aussieht.
In der Rücksetzphase überträgt die Referenzspannungsteilschaltung 107 das Referenzspannungssignal vref an den dritten Knoten N3, während die Rücksetzteilschaltung 102 das Initialisierungssignal vinit über die Lichtemissionssteuerungsteilschaltung 104 und die Kompensationsteilschaltung 103 an den zweiten Knoten N2 überträgt, um die Spannung des zweiten Knotens N2 zurückzusetzen. Darüber hinaus schaltet die Treiberteilschaltung 105 in dieser Phase den leitenden Pfad vom ersten Spannungssignalanschluss Vdd zum Initialisierungssignalanschluss Vinit unter der Steuerung des zweiten lichtemittierende Zeitreihensignals em2 aus.
In einer Eingabe- und Kompensationsphase überträgt die Datenschreibteilschaltung 106 das Datensignal data an den dritten Knoten N3, während die Kompensationsteilschaltung 103 geöffnet wird, wodurch die Treiberteilschaltung 105 den Selbstsättigungszustand erreicht, so dass die Treiberteilschaltung 105 das Kompensationssignal erzeugt und das Kompensationssignal an den zweiten Knoten N2 überträgt. In diesem Fall wird die Speicherteilschaltung 101 geladen, um das Datensignal data und das Kompensationssignal durch die Wirkung der Spannungen des dritten Knotens N3 und des zweiten Knotens N2 zu speichern.
In einer Lichtemissionsphase überträgt die Rücksetzteilschaltung 102 das Referenzspannungssignal vref an den dritten Knoten N3; die Speicherteilschaltung 101 führt eine Kopplung mit der Spannung des zweiten Knotens durch die Wirkung der Spannung des dritten Knotens N3 durch, so dass die Spannung des Knotens N2 springt; und die Ansteuerteilschaltung 105 erzeugt das Ansteuersignal als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2 aufgrund der Entladungswirkung der Speicherteilschaltung 101 und gibt das Ansteuersignal aus. Die Lichtemissionssteuerungsteilschaltung 104 überträgt das Ansteuersignal an die Lichtemissionsvorrichtung 108, so dass die Lichtemissionsvorrichtung 108 zum Emittieren von Licht angesteuert wird.
In der Pixeltreiberschaltung 100 ist die Kompensationsteilschaltung 103 zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 gekoppelt. In der Rücksetzphase besteht ein Prozess zum Rücksetzen der Spannung des zweiten Knotens N2 durch die Rücksetzteilschaltung 102 darin, dass das Initialisierungssignal vinit über die Lichtemissionssteuerungsteilschaltung 104 und die Kompensationsteilschaltung 103 an den zweiten Knoten N2 übertragen wird. In der Eingangs- und Kompensationsphase wird die Kompensationsteilschaltung 103 unter der Steuerung des Abtastzeitreihensignals sn geöffnet, so dass die Treiberteilschaltung 105 den selbstgesättigten Zustand erreicht und dann das Kompensationssignal erzeugt, das eine Kompensation der Schwellenspannung davon realisiert. Das heißt, die Kompensationsteilschaltung 103 wird verwendet, um sowohl eine Kompensationsfunktion als auch eine Rücksetzfunktion auszuführen. Durch Zeitmultiplexing der Kompensationsteilschaltung 103 erfolgt das Zurücksetzen der Speicherteilschaltung 10 und die Kompensation der Schwellenspannung. Auf diese Weise ist, wie in den 3 und 4 gezeigt, die Rücksetzteilschaltung 102 nicht direkt mit dem zweiten Knoten N2 gekoppelt, so dass kein elektrischer Leckagepfad zwischen dem zweiten Knoten N2 und dem Initialisierungssignalanschluss Vinit in der Lichtemissionsphase erzeugt wird. Das heißt, es gibt nur einen einzigen elektrischen Leckagepfad vom zweiten Knoten N2 zum ersten Knoten N1 durch die Kompensationsteilschaltung 103 in der Pixeltreiberschaltung 100, die in der vorliegenden Offenbarung vorgesehen ist.
Auf diese Weise ist der in der Kompensationsteilschaltung 103 enthaltene Transistor in der Lichtemissionsphase in einem ausgeschalteten Zustand, und der zweite Knoten N2 lässt nur Strom durch die Kompensationsteilschaltung 103 entweichen. Darüber hinaus ist, wie im Stand der Technik erwähnt, da die Potentialdifferenz zwischen dem zweiten Knoten N2 und dem Initialisierungssignalanschluss Vinit größer ist als die Potentialdifferenz zwischen dem zweiten Knoten N2 und dem ersten Knoten N1, die elektrische Leckagemenge (der Absolutwert) des zweiten elektrischen Leckagepfades viel größer als die elektrische Leckagemenge (der Absolutwert) des ersten elektrischen Leckagepfades. Daher ist es äquivalent, dass die in der vorliegenden Offenbarung bereitgestellte Pixeltreiberschaltung 100 nur ein erster elektrischer Leckagepfad mit weniger Leckage umfasst. Dadurch wird die elektrische Leckage des zweiten Knotens N2 erheblich reduziert, was ein Spannungshalteverhältnis der Speicherteilschaltung 101 verbessert. In der Lichtemissionsphase kann ein Potential des Signalhalteanschlusses eines ersten Speichers C1, der in der Speicherteilschaltung 101 enthalten ist, für eine lange Zeit konstant gehalten werden, und die Spannung des zweiten Knotens N2 kann für eine längere Zeit gehalten werden. Auf diese Weise ist die Stabilität des von der Treiberteilschaltung 105 erzeugten Ansteuersignals unter der Steuerung des zweiten Knotens N2 hoch, was die Stabilität und Kontinuität einer lichtemittierenden Helligkeit der lichtemittierenden Vorrichtung 108 verbessert. Daher wird visuelles Flackern verringert und die ungleichmäßige Anzeige, die durch ungleichmäßige Helligkeiten der Vielzahl von Lichtemissionsvorrichtungen 108 verursacht wird, verbessert, sodass die Anzeigeeffekte verbessert wird.
Dem Fachmann ist bekannt, dass die Treiberteilschaltung 105 mindestens einen Treibertransistor umfasst und eine Steuerelektrode des Treibertransistors mit der Speicherteilschaltung 101, d.h. mit dem zweiten Knoten N2, gekoppelt ist. Wenn die Rücksetzteilschaltung 102 in der Rücksetzphase das Initialisierungssignal vinit an den zweiten Knoten N2 sendet, um die Spannung des zweiten Knotens N2 zurückzusetzen, ändert sich ein Arbeitszustand des Treibertransistors von einem gesättigten Treiberzustand in einer Lichtemissionsphase eines vorherigen Rahmens zu einem linearen Leitungszustand in der Rücksetzphase des aktuellen Rahmens. In diesem Fall, unter Bezugnahme auf die 3 und 4, werden die Rücksetzteilschaltung 102 und die Lichtemissionssteuerungsteilschaltung 104 beide in einem Prozess der Rücksetzung des Potentials des zweiten Knotens N2 durch die Rücksetzteilschaltung 102 geöffnet, und der Treibertransistor wird unter der Steuerung der Spannung des zweiten Knotens N2 eingeschaltet. Auf diese Weise wird der leitende Pfad vom ersten Spannungssignalanschluss Vdd zum Initialisierungssignalanschluss Vinit in der Pixeltreiberschaltung 100 erzeugt. Zum Beispiel ist der leitende Pfad ein Gleichstrompfad, der einen großen Gleichstrom erzeugt, der einen ungültigen Stromverbrauch verursacht und dadurch einen normalen Betrieb der Pixeltreiberschaltung 100 beeinträchtigt.
Da die Treiberteilschaltung 105 mit dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2 jedoch in der vorliegenden Offenbarung gekoppelt ist, schaltet die Treiberteilschaltung 105 den leitenden Pfad vom ersten Spannungssignalanschluss Vdd zum Initialisierungssignalanschluss Vinit in dem Prozess der Rücksetzung der Spannung des zweiten Knotens N2 aus, als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2, das am zweiten lichtemittierenden Zeitreihensignalanschluss EM2 empfangen wird. Unabhängig davon, ob der Treibertransistor in der Rücksetzphase eingeschaltet ist oder nicht, wird kein Gleichstrompfad zwischen dem ersten Spannungssignalanschluss Vdd und dem Initialisierungssignalanschluss Vinit dabei unter der Steuerung des zweiten lichtemittierende Zeitreihensignals em2 erzeugt. Daher werden der große Gleichstrom und der ungültige Stromverbrauch vermieden, was den Stromverbrauch reduziert und die Zuverlässigkeit der Pixeltreiberschaltung 100 verbessert.
Darüber hinaus ist die Datenschreibteilschaltung 106 mit dem dritten Knoten N3, dem Eingangssteuersignalanschluss Dn und dem Datensignalanschluss Data gekoppelt. Alternativ ist die Datenschreibteilschaltung 106 mit dem dritten Knoten N3, dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2, dem Abtastzeitreihensignalanschluss Sn und dem Datensignalanschluss Data gekoppelt. Die Datenschreibteilschaltung 106 wird durch ein von der unabhängig vorgesehenen Eingangssteuersignalanschluss Dn übertragendes Signal gesteuert. Alternativ wird die Datenschreibteilschaltung 106 gemeinsam durch die vom zweiten lichtemittierenden Zeitreihensignalanschluss EM2 und der Abtastzeitreihensignalanschluss Sn übertragenden Signale gesteuert. Das Datensignal data wird in der Eingangs- und Kompensationsphase geschrieben, die keine Zeit in Anspruch nimmt, in der die Rücksetzteilschaltung 102 die Speicherteilschaltung 101 zurücksetzt. Da das Zurücksetzen und das Einschreiben des Datensignals data in getrennten Perioden durchgeführt werden, ist es möglich, eine ausreichende Rücksetzung der Speicherteilschaltung 101 und ein ausreichendes Einschreiben des Datensignals data zu gewährleisten.
Spezifische Strukturen der Speicherteilschaltung 101, der Rücksetzteilschaltung 102, der Kompensationsteilschaltung 103, der Lichtemissionssteuerungsteilschaltung 104, der Treiberteilschaltung 105, der Datenschreibteilschaltung 106 und der Referenzspannungsteilschaltung 107, die in der Pixel-Treiberschaltung 100 enthalten sind, werden im Folgenden separat vorgestellt.
In einigen Beispielen, wie in den 5, 6, 8 und 9 gezeigt, umfasst die Speicherteilschaltung 101 einen ersten Kondensator C. Ein erstes Ende (ein Referenzspannungsende) des ersten Kondensators C ist mit dem dritten Knoten N3 gekoppelt, und ein zweites Ende (ein Signalhalteende) des ersten Kondensators C ist mit dem zweiten Knoten N2 gekoppelt.
Die Rücksetzteilschaltung 102 umfasst einen ersten Transistor M1. Eine Steuerelektrode des ersten Transistors M1 ist mit dem Abtastzeitreihensignalanschluss Sn gekoppelt, eine erste Elektrode des ersten Transistors M1 ist mit dem Initialisierungssignalanschluss Vinit gekoppelt, und eine zweite Elektrode des ersten Transistors M1 ist mit der Lichtemissionssteuerungsteilschaltung 104 gekoppelt. Der erste Transistor M1 ist so konfiguriert, dass das am Initialisierungssignalanschluss Vinit empfangene Initialisierungssignal Vinit als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn an die Lichtemissionssteuerungsteilschaltung 104 übertragen wird.
Die zweite Elektrode des ersten Transistors M1 ist ferner mit einer Lichtemissionsvorrichtung 108 gekoppelt. Der erste Transistor M1 ist ferner so konfiguriert, dass das am Initialisierungssignalanschluss Vinit empfangene Initialisierungssignal vinit als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn an die Lichtemissionsvorrichtung 108 übertragen wird, um die Lichtemissionsvorrichtung 108 zurückzusetzen.
Die Referenzspannungsteilschaltung 107 umfasst einen achten Transistor M8. Eine Steuerelektrode des achten Transistors M8 ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss EM1 gekoppelt. Eine erste Elektrode des achten Transistors M8 ist mit dem Referenzspannungssignalanschluss Vref gekoppelt. Eine zweite Elektrode des achten Transistors M8 ist mit dem dritten Knoten N3 gekoppelt. Der achte Transistor M8 ist so konfiguriert, dass das am Referenzspannungssignalanschluss Vref empfangene Referenzspannungssignal vref als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangene erste lichtemittierende Zeitreihensignal em1 an den dritten Knoten N3 übertragen wird.
Die Lichtemissionssteuerungsteilschaltung 104 umfasst einen zweiten Transistor M2. Eine Steuerelektrode des zweiten Transistors M2 ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss EM1 gekoppelt, eine erste Elektrode des zweiten Transistors M2 ist mit dem ersten Knoten N1 gekoppelt, und eine zweite Elektrode des zweiten Transistors M2 ist mit der zweiten Elektrode des ersten Transistors M1 gekoppelt. Der zweite Transistor M2 ist so konfiguriert, dass das Initialisierungssignal vinit in der Rücksetzphase von der Rücksetzteilschaltung 102 (dem ersten Transistor M1 der Rücksetzteilschaltung 102) an den ersten Knoten N1 als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangene erste lichtemittierende Zeitreihensignal em1 übertragen wird.
In einigen Beispielen ist die zweite Elektrode des zweiten Transistors M2 ferner mit der Lichtemissionsvorrichtung 108 gekoppelt. Der zweite Transistor M2 ist ferner so konfiguriert, dass das Ansteuersignal in der Lichtemissionsphase vom ersten Knoten N1 (oder der Treiberteilschaltung 105) an die Lichtemissionsvorrichtung 108 als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangene erste lichtemittierende Zeitreihensignal em1 übertragen wird.
Die Kompensationsteilschaltung 103 umfasst einen dritten Transistor M3. Eine Steuerelektrode des dritten Transistors M3 ist mit dem Anschluss Sn des Abtastzeitreihensignals gekoppelt, eine erste Elektrode des dritten Transistors M3 ist mit dem ersten Knoten N1 gekoppelt, und eine zweite Elektrode des dritten Transistors M3 ist mit dem zweiten Knoten N2 gekoppelt. Der dritte Transistor M3 ist so konfiguriert, dass das Initialisierungssignal vinit in der Rücksetzphase vom ersten Knoten N1 zum zweiten Knoten N2 als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn übertragen wird, um den zweiten Knoten N2 zurückzusetzen. Der dritte Transistor M3 wird unter der Steuerung des Abtastzeitreihensignals sn geöffnet, so dass die Treiberteilschaltung 105 einen Selbstsättigungseffekt erzeugt, um das Kompensationssignal in der Eingangs- und Kompensationsphase zu erzeugen.
In einigen Ausführungsformen umfasst die Treiberteilschaltung 105 einen vierten Transistor M4 und einen fünften Transistor M5. Der vierte Transistor M4 ist der Treibertransistor.
In einigen Beispielen ist eine Steuerelektrode des vierten Transistors M4 mit dem zweiten Knoten N2 gekoppelt, eine erste Elektrode des vierten Transistors M4 ist mit dem ersten Spannungssignalanschluss Vdd gekoppelt, und eine zweite Elektrode des vierten Transistors M4 ist mit einer ersten Elektrode des fünften Transistors M5 gekoppelt. Eine Steuerelektrode des fünften Transistors M5 ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2 gekoppelt, und eine zweite Elektrode des fünften Transistors M5 ist mit dem ersten Knoten N1 gekoppelt. Der vierte Transistor M4 ist so konfiguriert, dass er unter der Steuerung der Spannung des zweiten Knotens N2 eingeschaltet wird, um das am ersten Spannungssignalanschluss Vdd empfangene erste Spannungssignal vdd an die erste Elektrode des fünften Transistors M5 zu übertragen und einen Treiberstrom entsprechend dem ersten Spannungssignal vdd zu erzeugen und auszugeben. Der fünfte Transistor M5 ist so konfiguriert, dass er unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 eingeschaltet wird, um den Ansteuerstrom an den ersten Knoten N1 zu übertragen.
In einigen anderen Beispielen, wie in 6 und 9 gezeigt, ist die Steuerelektrode des vierten Transistors M4 mit dem zweiten Knoten N2 gekoppelt, die erste Elektrode des vierten Transistors M4 mit der zweiten Elektrode des fünften Transistors M5 gekoppelt und die zweite Elektrode des vierten Transistors M4 mit dem ersten Knoten N1 gekoppelt. Die Steuerelektrode des fünften Transistors M5 ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2 gekoppelt, und die erste Elektrode des fünften Transistors M5 ist mit dem ersten Spannungssignalanschluss Vdd gekoppelt. Der fünfte Transistor M5 ist so konfiguriert, dass er unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 eingeschaltet wird, um das erste Spannungssignal vdd an die erste Elektrode des vierten Transistors M4 zu übertragen. Der vierte Transistor M4 ist so konfiguriert, dass er unter der Steuerung einer Spannung des zweiten Knotens N2 eingeschaltet wird und den Treiberstrom entsprechend dem empfangenen ersten Spannungssignal vdd erzeugt und ausgibt.
In einem Fall, in dem die Datenschreibteilschaltung 106 mit dem dritten Knoten N3, dem Eingangssteuersignalanschluss Dn und dem Datensignalanschluss Data gekoppelt ist, umfasst die Datenschreibteilschaltung 106 in einigen Beispielen, wie in 5 und 6 gezeigt, einen sechsten Transistor M6. Eine Steuerelektrode des sechsten Transistors M6 ist mit dem Eingangssteuersignalanschluss Dn gekoppelt, eine erste Elektrode des sechsten Transistors M6 ist mit dem Datensignalanschluss Data gekoppelt, und eine zweite Elektrode des sechsten Transistors M6 ist mit dem dritten Knoten N3 gekoppelt. Der sechste Transistor M6 ist so konfiguriert, dass das am Datensignalanschluss Data empfangene Datensignal Data als Reaktion auf das am Eingangssteuersignalanschluss Dn empfangene Eingangssteuersignal dn an den dritten Knoten N3 übertragen wird.
In einem Fall, in dem die Datenschreibteilschaltung 106 mit dem dritten Knoten N3, dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2, dem Abtastzeitreihensignalanschluss Sn und dem Datensignalanschluss Data gekoppelt ist, umfasst die Datenschreibteilschaltung 106 in einigen anderen Beispielen, wie in den 8 und 9 gezeigt, den sechsten Transistor M6 und einen siebten Transistor M7. Die Steuerelektrode des sechsten Transistors M6 ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2 gekoppelt, die erste Elektrode des sechsten Transistors M6 ist mit einer zweiten Elektrode des siebten Transistors M7 gekoppelt, und die zweite Elektrode des sechsten Transistors M6 ist mit dem dritten Knoten N3 gekoppelt. Eine Steuerelektrode des siebten Transistors M7 ist mit dem Abtastzeitreihensignalanschluss Sn gekoppelt, und eine erste Elektrode des siebten Transistors M7 ist mit dem Datensignal data gekoppelt.
Der siebte Transistor M7 ist so konfiguriert, dass das am Datensignalanschluss Data empfangene Datensignal data als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn an die erste Elektrode des sechsten Transistors M6 übertragen wird. Der sechste Transistor M6 ist so konfiguriert, dass das Datensignal data als Reaktion auf das am zweiten lichtemittierenden Zeitreihensignalanschluss EM2 empfangene zweite lichtemittierende Zeitreihensignal em2 an den dritten Knoten N3 übertragen wird.
Es wird daraufhingewiesen, dass die spezifische Implementierungsweisen der Speicherteilschaltung 101, der Rücksetzteilschaltung 102, der Kompensationsteilschaltung 103, der Lichtemissionssteuerungsteilschaltung 104, der Ansteuerteilschaltung 105, der Datenschreibteilschaltung 106 und der Referenzspannungsteilschaltung 107 in Ausführungsformen der vorliegenden Offenbarung nicht auf die oben beschriebenen Weisen beschränkt sind, sondern beliebige Implementierungsweisen sein können, wie z.B. herkömmliche Verbindungsweisen, die dem Fachmann gut bekannt sind, solange die entsprechenden Funktionen gewährleistet sind. Die obigen Beispiele sollen den Schutzbereich der vorliegenden Offenbarung nicht einschränken. In praktischen Anwendungen kann der Fachmann je nach Situation eine oder mehrere der obigen Schaltungen verwenden oder nicht, und Variationen, die auf verschiedenen Kombinationen der obigen Schaltungen basieren, weichen nicht vom Prinzip der vorliegenden Offenbarung ab, die hier nicht im Detail beschrieben wird.
Auf dieser Grundlage soll im Folgenden eine allgemeine beispielhafte Einführung in eine spezifische Struktur der Pixeltreiberschaltung 100 gegeben werden, die in einigen Ausführungsformen der vorliegenden Offenbarung vorgesehen ist.
Wie in den 5, 6, 8 und 9 gezeigt, umfasst die Pixeltreiberschaltung 100 die Speicherteilschaltung 101, die Rücksetzteilschaltung 102, die Kompensationsteilschaltung 103, die Lichtemissionssteuerungsteilschaltung 104, die Treiberteilschaltung 105 und die Datenschreibteilschaltung 106 sowie die Referenzspannungsteilschaltung 107.
Die Rücksetzteilschaltung 102 umfasst den ersten Transistor M1. Die Lichtemissionssteuerungsteilschaltung 104 umfasst den zweiten Transistor M2. Die Kompensationsteilschaltung 103 umfasst den dritten Transistor M3. Die Treiberteilschaltung 105 umfasst den vierten Transistor M4 und den fünften Transistor M5. Die Speicherteilschaltung 101 umfasst den ersten Kondensator C. Die Datenschreibteilschaltung 106 umfasst den sechsten Transistor M6. Alternativ umfasst die Datenschreibteilschaltung 106 den sechsten Transistor M6 und den siebten Transistor M7. Der Referenzspannungsteilschaltung 107 umfasst den achten Transistor M8.
Die erste Elektrode des ersten Kondensators C ist mit dem dritten Knoten N3 gekoppelt, und die zweite Elektrode des ersten Kondensators C ist mit dem zweiten Knoten N2 gekoppelt. Der erste Kondensator C ist so konfiguriert, dass er durch die Wirkung der Spannungen des dritten Knotens N3 und des zweiten Knotens N2 geladen wird, und eine Kopplung mit der Spannung des zweiten Knotens N2 entsprechend der Spannung des dritten Knotens N3 durchgeführt wird, um die Spannung des zweiten Knotens N2 zu ändern und die Spannung des zweiten Knotens N2 aufrechtzuerhalten.
Die Steuerelektrode des ersten Transistors M1 ist mit dem Anschluss Sn für das Abtastzeitreihensignal gekoppelt, die erste Elektrode des ersten Transistors M1 ist mit dem Anschluss Vinit für das Initialisierungssignal gekoppelt, und die zweite Elektrode des ersten Transistors M1 ist mit der zweiten Elektrode des zweiten Transistors M2 gekoppelt. Die zweite Elektrode des ersten Transistors M1 ist ferner mit der Lichtemissionsvorrichtung 108 gekoppelt. Der erste Transistor M1 ist so konfiguriert, dass er: als Reaktion auf das Abtastzeitreihensignal sn, das am Abtastzeitreihensignalanschluss Sn empfangen wird, das Initialisierungssignal vinit, das vom Initialisierungssignalanschluss Vinit empfangen wird, an den zweiten Transistor M2 überträgt und das Initialisierungssignal vinit an die Lichtemissionsvorrichtung 108 überträgt, um die Lichtemissionsvorrichtung 108 zurückzusetzen.
Die Steuerelektrode des zweiten Transistors M2 ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss EM1 gekoppelt, die erste Elektrode des zweiten Transistors M2 ist mit dem ersten Knoten N1 gekoppelt, und die zweite Elektrode des zweiten Transistors M2 ist mit der zweiten Elektrode des ersten Transistors M1 und der Lichtemissionsvorrichtung 108 gekoppelt. Der zweite Transistor M2 ist so konfiguriert, dass das Initialisierungssignal vinit in der Rücksetzphase vom ersten Transistor M1 an den ersten Knoten N1 als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangene erste lichtemittierende Zeitreihensignal em1 übertragen wird, und das Ansteuersignal in der Lichtemissionsphase vom ersten Knoten N1 an die Lichtemissionsvorrichtung 108 als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangene erste lichtemittierende Zeitreihensignal em1 übertragen wird.
Die Lichtemissionsvorrichtung 108 ist zum Beispiel eine Leuchtdiode. Die zweite Elektrode des ersten Transistors M1 und die zweite Elektrode des dritten Transistors M3 sind mit einer Anode der Leuchtdiode gekoppelt, und eine Kathode der Leuchtdiode ist mit einem zweiten Spannungssignalanschluss gekoppelt.
Die Steuerelektrode des dritten Transistors M3 ist mit dem Abtastzeitreihensignalanschluss Sn gekoppelt, die erste Elektrode des dritten Transistors M3 ist mit dem ersten Knoten N1 gekoppelt, und die zweite Elektrode des dritten Transistors M3 ist mit dem zweiten Knoten N2 gekoppelt. Der dritte Transistor M3 ist so konfiguriert, dass das Initialisierungssignal vinit in der Rücksetzphase vom ersten Knoten N1 zum zweiten Knoten N2 als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn übertragen wird, um den zweiten Knoten N2 zurückzusetzen. Der dritte Transistor M3 wird unter der Steuerung des Abtastzeitreihensignals sn in der Eingangs- und Kompensationsphase geöffnet, so dass die Treiberteilschaltung 105 den Selbstsättigungseffekt erzeugt, um das Kompensationssignal zu erzeugen.
In einigen Beispielen, wie in 5 und 8 gezeigt, ist die Steuerelektrode des vierten Transistors M4 mit dem zweiten Knoten N2 gekoppelt, die erste Elektrode des vierten Transistors M4 mit dem ersten Spannungssignalanschluss Vdd gekoppelt und die zweite Elektrode des vierten Transistors M4 mit der ersten Elektrode des fünften Transistors M5 gekoppelt. Die Steuerelektrode des fünften Transistors M5 ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2 gekoppelt, und die zweite Elektrode des fünften Transistors M5 ist mit dem ersten Knoten N1 gekoppelt.
Der vierte Transistor M4 ist so konfiguriert, dass er unter der Steuerung der Spannung des zweiten Knotens N2 eingeschaltet wird, um das am ersten Spannungssignalanschluss Vdd empfangene erste Spannungssignal vdd an die erste Elektrode des fünften Transistors M5 zu übertragen, den Treiberstrom entsprechend dem ersten Spannungssignal vdd erzeugt und ausgibt, und unter der Steuerung des zweiten lichtemittierende Zeitreihensignals em2 eingeschaltet wird, um den Treiberstrom an den ersten Knoten N1 zu übertragen.
In einigen anderen Beispielen, wie in 6 und 9 gezeigt, ist die Steuerelektrode des vierten Transistors M4 mit dem zweiten Knoten N2 gekoppelt, die erste Elektrode des vierten Transistors M4 mit der zweiten Elektrode des fünften Transistors M5 gekoppelt und die zweite Elektrode des vierten Transistors M4 mit dem ersten Knoten N1 gekoppelt. Die Steuerelektrode des fünften Transistors M5 ist mit dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2 gekoppelt, und die erste Elektrode des fünften Transistors M5 ist mit dem ersten Spannungssignalanschluss Vdd gekoppelt.
Der fünfte Transistor M5 ist so konfiguriert, dass er unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 eingeschaltet wird, um das erste Spannungssignal vdd an die erste Elektrode des vierten Transistors M4 zu übertragen. Der vierte Transistor M4 ist so konfiguriert, dass er unter der Steuerung einer Spannung des zweiten Knotens N2 eingeschaltet wird und den Treiberstrom entsprechend dem empfangenen ersten Spannungssignal vdd erzeugt und ausgibt.
In einem Fall, in dem die Datenschreibteilschaltung 106 den sechsten Transistor M6 umfasst, ist die Steuerelektrode des sechsten Transistors M6, Wie in den 5 und 6 gezeigt, mit dem Eingangssteuersignalanschluss Dn gekoppelt, die erste Elektrode des sechsten Transistors M6 ist mit dem Datensignalanschluss Data gekoppelt, und die zweite Elektrode des sechsten Transistors M6 ist mit dem dritten Knoten N3 gekoppelt. Der sechste Transistor M6 ist so konfiguriert, dass das am Datensignalanschluss Data empfangene Datensignal Data als Reaktion auf das am Eingangssteuersignalanschluss Dn empfangene Eingangssteuersignal dn an den dritten Knoten N3 übertragen wird.
In einem Fall, in dem die Datenschreibteilschaltung 106 den sechsten Transistor M6 und den siebten Transistor M7 umfasst, die Steuerelektrode des sechsten Transistors M6 ist, wie in den 8 und 9 gezeigt, mit dem zweiten lichtemittierenden Zeitreihensignalanschluss EM2 gekoppelt, die erste Elektrode des sechsten Transistors M6 ist mit der zweiten Elektrode des achten Transistors M8 gekoppelt, und die zweite Elektrode des sechsten Transistors M6 ist mit dem dritten Knoten N3 gekoppelt. Die Steuerelektrode des siebten Transistors M7 ist mit dem Abtastzeitreihensignalanschluss Sn gekoppelt, und die erste Elektrode des siebten Transistors M7 ist mit dem Datensignal data gekoppelt.
Der siebte Transistor M7 ist so konfiguriert, dass das am Datensignalanschluss Data empfangene Datensignal data als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn an die erste Elektrode des sechsten Transistors M6 übertragen wird. Der sechste Transistor M6 ist so konfiguriert, dass das Datensignal data als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2, das am zweiten lichtemittierenden Zeitreihensignalanschluss EM2 empfangen wird, an den dritten Knoten N3 übertragen wird.
Die Steuerelektrode des achten Transistors M8 ist mit dem ersten lichtemittierenden Zeitreihensignalanschluss EM1 gekoppelt, die erste Elektrode des achten Transistors M8 ist mit dem Referenzspannungsanschluss gekoppelt, und die zweite Elektrode des achten Transistors M8 ist mit dem dritten Knoten N3 gekoppelt. Der achte Transistor M8 ist so konfiguriert, dass das am Referenzspannungssignalanschluss Vref empfangene Referenzspannungssignal vref als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangene erste lichtemittierende Zeitreihensignal em1 an den dritten Knoten N3 übertragen wird.
Die in der Pixeltreiberschaltung 100 verwendeten Transistoren können Dünnschichttransistoren, Feldeffekttransistoren oder andere Schaltvorrichtungen mit den gleichen Eigenschaften sein. Die Ausführungsformen der vorliegenden Offenbarung werden alle am Beispiel von Dünnschichttransistoren beschrieben.
In einigen Ausführungsformen ist eine Steuerelektrode jedes Transistors, der in der Pixeltreiberschaltung 100 verwendet wird, ein Gate des Transistors, eine erste Elektrode jedes Transistors ist entweder eine Source oder ein Drain des Transistors, und eine zweite Elektrode jedes Transistors ist die andere von Source und Drain des Transistors. Da Source und Drain eines Transistors symmetrisch aufgebaut sein können, können Source und Drain des Transistors gleich aufgebaut sein. Das heißt, eine erste Elektrode und eine zweite Elektrode eines Transistors in den Ausführungsformen der vorliegenden Offenbarung können in ihrer Struktur gleich sein. Wenn der Transistor beispielsweise ein P-Typ-Transistor ist, ist die erste Elektrode des Transistors die Source und die zweite Elektrode des Transistors die Drain. Handelt es sich bei dem Transistor beispielsweise um einen N-Typ-Transistor, so ist die erste Elektrode des Transistors der Drain und die zweite Elektrode des Transistors ist die Source.
Darüber hinaus wird die in den Ausführungsformen der vorliegenden Offenbarung vorgesehene Pixeltreiberschaltung 100 anhand eines Beispiels beschrieben, bei dem die Transistoren alle vom P-Typ sind. Ein Pixeltreiberverfahren, das im Folgenden beschrieben wird, wird ebenfalls anhand von P-Typ-Transistoren beschrieben. Es wird darauf hingewiesen, dass die Ausführungsformen der vorliegenden Offenbarung dies einschließen, aber nicht darauf beschränkt sind. Beispielsweise können ein oder mehrere Transistoren in der Schaltung, die in den Ausführungsformen der vorliegenden Offenbarung vorgesehen ist, N-Typ-Transistoren sein, solange die Elektroden der Transistoren des ausgewählten Typs in Bezug auf die Elektroden der entsprechenden Transistoren in den Ausführungsformen der vorliegenden Offenbarung und die entsprechenden Spannungsanschlüsse entsprechende Hochspannungen oder entsprechende Niederspannungen liefern.
In der in den Ausführungsformen der vorliegenden Offenbarung vorgesehenen Schaltung stellen der erste Knoten, der zweite Knoten und der dritte Knoten keine tatsächlichen Komponenten dar, sondern repräsentieren vielmehr Knoten von zugehörigen elektrischen Verbindungen in einem Schaltplan. Das heißt, diese Knoten sind folgende Knoten, die den Zusammenflusspunkten der zugehörigen elektrischen Verbindungen in dem Schaltplan entsprechen.
Einige Ausführungsformen der vorliegenden Offenbarung bieten ein Pixeltreiberverfahren, das auf die in der vorliegenden Offenbarung vorgesehene Pixeltreiberschaltung 100 angewendet wird. In 5, umfasst die Pixeltreiberschaltung 100 beispielsweise die Speicherteilschaltung 101, die Rücksetzteilschaltung 102, die Kompensationsteilschaltung 103, die Lichtemissionssteuerungsteilschaltung 104, die Treiberteilschaltung 105, die Datenschreibteilschaltung 106 und die Referenzspannungsteilschaltung 107. Die Rücksetzteilschaltung 102 ist mit der Lichtemissionssteuerungsteilschaltung 104, dem Abtastzeitreihensignalanschluss Sn und dem Initialisierungssignalanschluss Vinit gekoppelt. Die Speicherteilschaltung 101 ist mit dem zweiten Knoten N2 und dem dritten Knoten N3 gekoppelt. Die Datenschreibteilschaltung 106 ist mit dem dritten Knoten N3, dem Eingangssteuersignalanschluss Dn und dem Datensignalanschluss Data gekoppelt. Die Referenzspannungsteilschaltung 107 ist mit dem dritten Knoten N3, dem ersten lichtemittierenden Zeitreihensignalanschluss EM1 und dem Referenzspannungssignalanschluss Vref gekoppelt. Die Rücksetzteilschaltung 102 und die Lichtemissionssteuerungsteilschaltung 104 sind ferner mit der Lichtemissionsvorrichtung 108 gekoppelt. Wie in den 7 und 10 gezeigt, umfasst das Pixeltreiberverfahren die folgenden Schritte. Eine Rahmenperiode umfasst eine Rücksetzphase P1, eine Eingabe- und Kompensationsphase P2 und eine Lichtemissionsphase P3.
In der Rücksetzphase P1 werden die folgenden Schritte von den jeweiligen Teilschaltungen durchgeführt.
Die Referenzspannungsteilschaltung 107 überträgt ein am Referenzspannungssignalanschluss Vref empfangenes Referenzspannungssignal vref an den dritten Knoten N3 als Reaktion auf ein erstes lichtemittierendes Zeitreihensignal em1, das am ersten lichtemittierenden Zeitreihensignalanschluss EM 1 empfangen wird.
Die Rücksetzteilschaltung 102 überträgt ein am Initialisierungssignalanschluss Vinit empfangenes Initialisierungssignal vinit an die Lichtemissionssteuerungsteilschaltung 104 als Reaktion auf ein am Abtastzeitreihensignalanschluss Sn empfangenes Abtastzeitreihensignal sn und überträgt das Initialisierungssignal vinit an die Lichtemissionsvorrichtung 108, um die Lichtemissionsvorrichtung 108 zurückzusetzen.
Die Lichtemissionssteuerungsteilschaltung 104 überträgt das Initialisierungssignal vinit an den ersten Knoten N1 als Reaktion auf das erste lichtemittierende Zeitreihensignal em1, das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangen wird.
Die Kompensationsteilschaltung 103 überträgt das Initialisierungssignal vinit vom ersten Knoten N1 zum zweiten Knoten N2 unter der Steuerung des Abtastzeitreihensignals sn, um eine Spannung des zweiten Knotens N2 zurückzusetzen.
Die Treiberteilschaltung 105 schaltet einen leitenden Pfad vom ersten Spannungssignalanschluss Vdd zu der Initialisierungssignalanschluss Vinit als Reaktion auf ein zweites am zweiten lichtemittierenden Zeitreihensignalanschluss EM2 empfangenes lichtemittierendes Zeitreihensignal em2 aus.
Zum Beispiel, wie in 4, 5, 8 und 9 gezeigt, umfasst die Rücksetzteilschaltung 102 den ersten Transistor M1; die Lichtemissionssteuerungsteilschaltung 104 umfasst den zweiten Transistor M2; und die Kompensationsteilschaltung 103 umfasst den dritten Transistor M3; die Treiberteilschaltung 105 umfasst den vierten Transistor M4 und den fünften Transistor M5; die Speicherteilschaltung 101 umfasst den ersten Kondensator C; die Datenschreibteilschaltung 106 umfasst den sechsten Transistor M6. Alternativ umfasst die Datenschreibteilschaltung 106 den sechsten Transistor M6 und den siebten Transistor M7; die Referenzspannungsteilschaltung 107 umfasst den achten Transistor M8; und die Lichtemissionsvorrichtung 108 umfasst eine Leuchtdiode. In diesem Fall werden die folgenden Schritte in der Rücksetzphase P1 durchgeführt.
Der achte Transistor M8 wird unter der Steuerung des ersten lichtemittierenden Zeitreihensignals em1 eingeschaltet, um das Referenzspannungssignal vref an den dritten Knoten N3 zu übertragen. Eine Spannung des dritten Knotens N3 ist eine Spannung Vref des Referenzspannungssignals vref. Der erste Transistor M1 wird unter der Steuerung des Abtastzeitreihensignals sn eingeschaltet, um das Initialisierungssignal vinit an die zweite Elektrode des zweiten Transistors M2 und die Anode der Leuchtdiode zu übertragen. Der zweite Transistor M2 wird unter der Steuerung des ersten lichtemittierenden Zeitreihensignals em1 eingeschaltet, um das Initialisierungssignal vinit vom ersten Transistor M1 an den ersten Knoten N1 zu übertragen. Der dritte Transistor M3 wird unter der Steuerung des Abtastzeitreihensignals sn eingeschaltet, um das Initialisierungssignal vinit vom ersten Knoten N1 an den zweiten Knoten N2 zu übertragen. Die Spannung des zweiten Knotens N2 ist eine Spannung V_init des Initialisierungssignals vinit. Auf diese Weise wird die Spannung des zweiten Knotens N2 zurückgesetzt, wodurch eine Rücksetzung des zweiten Endes (des Signalhalteendes) der Speicherteilschaltung 101 realisiert wird.
Der vierte Transistor M4 befindet sich in einem linearen Leitungszustand unter der Steuerung der Spannung des zweiten Knotens N2. Der fünfte Transistor M5 wird unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 ausgeschaltet, wodurch der leitende Pfad vom ersten Spannungssignalanschluss Vdd zum Initialisierungssignalanschluss Vinit ausgeschaltet werden kann, wodurch ein ineffektiver Stromverbrauch vermieden wird.
In einem Fall, in dem die Datenschreibteilschaltung 106 den sechsten Transistor M6 und den siebten Transistor M7 umfasst, der siebte Transistor M7 wird, wie in den 8 und 9 gezeigt, unter der Steuerung des Abtastzeitreihensignals sn eingeschaltet, und der sechste Transistor M6 wird unter der Steuerung des zweiten lichtemittierende Zeitreihensignals em2 ausgeschaltet. Daher kann ein Datensignal data nicht an den dritten Knoten N3 übertragen werden. Auf diese Weise wird das Einschreiben der Datensignale data keine Zeit für das Zurücksetzen in Anspruch nehmen, was eine vollständige Rücksetzung des dritten Knotens N3 sichergestellt wird.
In der Eingangs- und Kompensationsphase P2 werden die folgenden Schritte von entsprechenden Teilschaltungen durchgeführt.
Die Rücksetzteilschaltung 102 überträgt das am Initialisierungssignalanschluss Vinit empfangene Initialisierungssignal vinit an die Lichtemissionsvorrichtung 108 als Reaktion auf das am Abtastzeitreihensignalanschluss Sn empfangene Abtastzeitreihensignal sn, um die Lichtemissionsvorrichtung 108 kontinuierlich zurückzusetzen.
Wie in 3 dargestellt, überträgt die Datenschreibteilschaltung 106 das am Datensignalanschluss Data empfangene Datensignal data an den dritten Knoten N3 als Reaktion auf ein am Eingangssteuersignalanschluss Dn empfangenes Eingangssteuersignal dn.
In einem Fall, in dem der Eingangssteuersignalanschluss der zweite lichtemittierende Zeitreihensignalanschluss EM2 ist und die Datenschreibteilschaltung 106 ferner mit dem Abtastzeitreihensignalanschluss Sn gekoppelt ist, überträgt die Datenschreibteilschaltung 106, Wie in 4 gezeigt, das am Datensignalanschluss Data empfangene Datensignal data an den dritten Knoten N3 als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2, das am zweiten lichtemittierenden Zeitreihensignalanschluss EM2 empfangen wird, und das Abtastzeitreihensignal sn, das am Abtastzeitreihensignalanschluss Sn empfangen wird.
Die Kompensationsteilschaltung 103 bringt die Treiberteilschaltung 105 unter der Steuerung des Abtastzeitreihensignals sn in einen Selbstsättigungszustand.
Die Treiberteilschaltung 105 erreicht den Selbstsättigungszustand als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2 durch die Wirkung der Kompensationsteilschaltung 103, um ein Kompensationssignal gemäß dem am ersten Spannungssignalanschluss Vdd empfangenen ersten Spannungssignal vdd zu erzeugen, und die Treiberteilschaltung 105 überträgt das Kompensationssignal an den zweiten Knoten N2.
Die Speicherteilschaltung 101 wird durch die Wirkung der Spannungen des zweiten Knotens N2 und des dritten Knotens N3 geladen.
Zum Beispiel, wie in 4, 5, 8 und 9 gezeigt, umfasst die Rücksetzteilschaltung 102 den ersten Transistor M1; die Lichtemissionssteuerungsteilschaltung 104 umfasst den zweiten Transistor M2; die Kompensationsteilschaltung 103 umfasst den dritten Transistor M3; die Treiberteilschaltung 105 umfasst den vierten Transistor M4 und den fünften Transistor M5; die Speicherteilschaltung 101 umfasst den ersten Kondensator C; die Datenschreibteilschaltung 106 umfasst den sechsten Transistor M6. Alternativ umfasst die Datenschreibteilschaltung 106 den sechsten Transistor M6 und den siebten Transistor M7; die Referenzspannungsteilschaltung 107 umfasst den achten Transistor M8, und die Lichtemissionsvorrichtung 108 ist eine Leuchtdiode. In diesem Fall werden in der Eingangs- und Kompensationsphase P2 die folgenden Schritte von den jeweiligen Teilschaltungen durchgeführt.
In einem Fall, in dem die Datenschreibteilschaltung 106 den sechsten Transistor M6 umfasst, wird der sechste Transistor M6, Wie in den 5 und 6 gezeigt, eingeschaltet, um das Datensignal Daten an den dritten Knoten N3 unter der Steuerung des Eingangssteuersignals dn zu übertragen.
In einem Fall, in dem die Datenschreibteilschaltung 106 den sechsten Transistor M6 und den siebten Transistor M7 umfasst, wird der siebte Transistor M7, Wie in den 8 und 9 gezeigt, unter der Steuerung des Abtastzeitreihensignals sn eingeschaltet, um das Datensignal data an die erste Elektrode des sechsten Transistors M6 zu übertragen; und der sechste Transistor M6 wird unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 eingeschaltet, um das Datensignal data an den dritten Knoten N3 zu übertragen. In diesem Fall ist eine Spannung des dritten Knotens N3 eine Spannung V_data der Datensignale data. Daher wird die Spannung V_data der Datensignale data in dem ersten Kondensator C gespeichert.
Wie in den 5 und 8 gezeigt, wird der vierte Transistor M4 unter der Steuerung der Spannung des zweiten Knotens N2 eingeschaltet, der fünfte Transistor M5 wird unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 eingeschaltet, und der dritte Transistor M3 wird unter der Steuerung des Abtastzeitreihensignals sn eingeschaltet. In diesem Fall koppeln der dritte Transistor M3 und der fünfte Transistor M5 die Steuerelektrode des vierten Transistors M4 mit der zweiten Elektrode des vierten Transistors M4, so dass der vierte Transistor M4 einen selbstsättigenden Zustand erreicht, in dem das Potential der Steuerelektrode des vierten Transistors M4 die Summe aus der Spannung seiner ersten Elektrode und seiner Schwellenspannung V_th ist. Da die erste Elektrode des vierten Transistors M4 mit dem ersten Spannungssignalanschluss Vdd gekoppelt ist, ist eine Spannung der ersten Elektrode des vierten Transistors M4 eine Spannung Vdd des ersten Spannungssignals Vdd. Daher ist die Spannung der Steuerelektrode des vierten Transistors M4 gleich Vdd + V_th. Da der zweite Knoten N2 mit der Steuerelektrode des vierten Transistors M4 gekoppelt ist, ist die Spannung des zweiten Knotens N2 ebenfalls gleich V_dd + V_th. Auf diese Weise wird die Summe (V_dd + V_th) des ersten Spannungssignals vdd und der Schwellenspannung in dem ersten Kondensator C gespeichert, wodurch das Einschreiben der Schwellenspannung V_th des Treibertransistors erreicht wird.
Wie in den 6 und 9 gezeigt, wird der vierte Transistor M4 unter der Steuerung der Spannung des zweiten Knotens N2 eingeschaltet, der fünfte Transistor M5 wird unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 eingeschaltet, und der dritte Transistor M3 wird unter der Steuerung des Abtastzeitreihensignals sn eingeschaltet. In diesem Fall koppelt der dritte Transistor M3 die Steuerelektrode des vierten Transistors M4 mit der zweiten Elektrode des vierten Transistors M4, so dass der vierte Transistor M4 den Selbstsättigungszustand erreicht, in dem das Potenzial der Steuerelektrode des vierten Transistors M4 die Summe der Spannung seiner ersten Elektrode und seiner Schwellenspannung V_th ist. Der fünfte Transistor M5 überträgt das erste Spannungssignal vdd an die erste Elektrode des vierten Transistors M4, so dass eine Spannung des vierten Transistors M4 die Spannung Vdd des ersten Spannungssignals vdd ist. Daher ist die Spannung der Steuerelektrode des vierten Transistors M4 gleich V_dd + V_th. Der zweite Knoten N2 ist mit der Steuerelektrode des vierten Transistors M4 gekoppelt, so dass die Spannung des zweiten Knotens N2 ebenfalls gleich V_dd + V_th ist, und dann wird die Summe (V_dd + V_th) des ersten Spannungssignals vdd und der Schwellenspannung V_th in dem ersten Kondensator C gespeichert, wodurch das Einschreiben der Schwellenspannung V_th des Treibertransistors erreicht wird.
Der erste Transistor M1 wird unter der Steuerung des Abtastzeitreihensignals sn eingeschaltet, um das Initialisierungssignal vinit an die Anode der Leuchtdiode zu übertragen, so dass die Anode der Leuchtdiode zurückgesetzt wird.
Der zweite Transistor M2 und der achte Transistor M8 sind beide in der Eingangs- und Kompensationsphase ausgeschaltet.
In der Lichtemissionsphase P3 werden die folgenden Schritte von entsprechenden Teilschaltungen durchgeführt.
Die Rücksetzteilschaltung 102 überträgt das am Referenzspannungssignalanschluss Vref empfangene Referenzspannungssignal vref an den dritten Knoten N3 als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss EM1 empfangene erste lichtemittierende Zeitreihensignal em1.
Die Speicherteilschaltung 101 führt eine Kopplung mit einem Potenzial des zweiten Knotens N2 durch, um die Spannung des zweiten Knotens N2 durch die Wirkung der Spannung des dritten Knotens N3 zu ändern, und hält die Spannung des zweiten Knotens N2 aufrecht.
Die Treiberteilschaltung 105 erzeugt ein Ansteuerungssignal entsprechend dem ersten Spannungssignal als Reaktion auf das zweite lichtemittierende Zeitreihensignal em2 aufgrund der Kopplungswirkung der Speicherteilschaltung 101 und überträgt das Ansteuerungssignal an die Lichtemissionssteuerungsteilschaltung 104.
Die Lichtemissionssteuerungsteilschaltung 104 überträgt das Ansteuersignal von der Treiberteilschaltung 105 an die Lichtemissionsvorrichtung 108 als Reaktion auf das erste lichtemittierende Zeitreihensignal em1, um die Lichtemissionsvorrichtung 108 zur Lichtemission anzusteuern.
Zum Beispiel, wie in 4, 5, 8 und 9 gezeigt, umfasst die Rücksetzteilschaltung 102 den ersten Transistor M1; die Lichtemissionssteuerungsteilschaltung 104 umfasst den zweiten Transistor M2; die Kompensationsteilschaltung 103 umfasst den dritten Transistor M3; die Treiberteilschaltung 105 umfasst den vierten Transistor M4 und den fünften Transistor M5; die Speicherteilschaltung 101 umfasst den ersten Kondensator C; die Datenschreibteilschaltung 106 umfasst den sechsten Transistor M6. Alternativ umfasst die Datenschreibteilschaltung 106 den sechsten Transistor M6 und den siebten Transistor M7; die Referenzspannungsteilschaltung 107 umfasst den achten Transistor M8; und die Lichtemissionsvorrichtung 108 ist eine Leuchtdiode. In diesem Fall werden in der Lichtemissionsphase P3 die folgenden Schritte von den jeweiligen Teilschaltungen durchgeführt.
Der achte Transistor M8 wird unter der Steuerung des ersten lichtemittierenden Zeitreihensignals em1 eingeschaltet, um das Referenzspannungssignal vref an den dritten Knoten N3 zu übertragen. Die Spannung des dritten Knotens N3 wird zu der Spannung Vref der Referenzspannung geändert.
Nach dem Prinzip der Ladungserhaltung in Kondensatoren ändert sich die Spannung des dritten Knotens N3 von der Spannung V_data des Datensignals data auf die Spannung Vref. Das heißt, eine Spannung des ersten Endes des ersten Kondensators C ändert sich von V_data auf Vref, und eine Spannung des zweiten Endes des ersten Kondensators C ändert sich um den gleichen Betrag, d.h., springt von V_dd + V_th auf V_dd + V_th + Vref - V_data. Die Spannung des zweiten Knotens N2 ist gleich V_dd + V_th + V_ref - V_data.
Der vierte Transistor M4 wird unter der Steuerung der Spannung des zweiten Knotens N2 eingeschaltet. Der fünfte Transistor M5 wird unter der Steuerung des zweiten lichtemittierenden Zeitreihensignals em2 eingeschaltet. Der vierte Transistor M4 erzeugt das Ansteuersignal in Abhängigkeit vom ersten Spannungssignal vdd und gibt das Ansteuersignal aus.
Der zweite Transistor M2 wird unter der Steuerung des ersten lichtemittierende Zeitreihensignals em1 eingeschaltet, um das empfangene Ansteuersignal an die Leuchtdiode zu übertragen, so dass die Leuchtdiode Licht emittiert.
Das Ansteuersignal ist zum Beispiel ein Treiberstrom. Gemäß der Berechnungsformel für den Treiberstrom I_ds erfüllt der Treiberstrom I_ds die folgenden Bedingungen: $\begin{array}{l} I_{ds} = \frac{W}{2 L} \times μ \times C_{ox} {(V_{gs} - V_{th})}^{2} \\ = \frac{W}{2 L} \times μ \times C_{ox} {(V_{dd} + V_{th} + V_{ref} - V_{data} - V_{dd} - V_{th})}^{2} \\ = \frac{W}{2 L} \times μ \times C_{ox} {(V_{ref} - V_{data})}^{2}, \end{array}$
wobei I_ds ein Sättigungsstrom des vierten Transistors M4 ist, d.h. ein Betriebsstrom, der in die Leuchtdiode eingegeben wird, W/L ein Verhältnis von Breite zu Länge eines Kanals des vierten Transistors M4 ist, µ eine Ladungsträgerbeweglichkeit ist, C_ox eine Kanalkapazität pro Flächeneinheit des vierten Transistors M4 ist, V_gs eine Gate-Source-Spannungsdifferenz des vierten Transistors M4 ist und V_th eine Schwellenspannung des vierten Transistors M4 ist.
Es wird deutlich, dass die Größe des vom vierten Transistor M4 erzeugten Treiberstroms nur mit dem Referenzspannungssignal vref und dem Datensignal data und nicht mit der Schwellenspannung des vierten Transistors M4 zusammenhängt. Daher wird die Größe des vom vierten Transistor M4 erzeugten Treiberstroms nicht durch die Schwellenspannung des vierten Transistors M4 beeinflusst. Infolgedessen kann das Problem der unterschiedlichen Größen der Ansteuerungsströme vermieden werden, das durch unterschiedliche Schwellenspannungen der vierten Transistoren M4 in den Pixeltreiberschaltungen 100 aufgrund von Herstellungsprozessen verursacht wird und die Anzeigeeffekte beeinträchtigt. Daher wird die Gleichmäßigkeit der Helligkeit der Lichtemissionsvorrichtungen 108 verbessert.
In der Lichtemissionsphase P3 sind der erste Transistor M1, der dritte Transistor M3 und der sechste Transistor M6 (oder der sechste Transistor M6 und der siebte Transistor M7) alle ausgeschaltet.
In der Pixeltreiberschaltung 100, die in der vorliegenden Offenbarung vorgesehen ist, gibt es nur einen einzigen elektrischen Leckagepfad vom zweiten Knoten N2 zum ersten Knoten N1 durch den dritten Transistor M3 in der Lichtemissionsphase P3, wodurch die elektrische Leckage des zweiten Knotens N2 erheblich reduziert wird und dann das Spannungshalteverhältnis eines zweiten Kondensators verbessert wird. Daher kann der vierte Transistor M4 einen stabilen Treiberstrom unter der Steuerung der Spannung des zweiten Knotens N2 in der Lichtemissionsphase erzeugen, wodurch eine übermäßige Änderung des Treiberstroms aufgrund einer übermäßigen Änderung der Spannung des zweiten Knotens N2 vermieden wird. Infolgedessen kann die Stabilität der Lichtabgabehelligkeit der Lichtemissionsvorrichtung 108 verbessert werden.
Einige Ausführungsformen der vorliegenden Offenbarung stellen eine Anzeigetafel 01 bereit. Wie oben beschrieben, umfasst die Anzeigetafel 01 die Vielzahl von Subpixeln 10, die Vielzahl von Abtastzeitreihensignalleitungen GL, die Vielzahl von lichtemittierende Zeitreihensignalleitungen EL und die Vielzahl von Datensignalleitungen DL. Ein Subpixel 10 ist darin mit einer Pixel-Treiberschaltung 100 versehen, wie sie in der vorliegenden Offenbarung vorgesehen ist.
Wie in 11 dargestellt, sind die mehreren Subpixel P beispielsweise in N Zeilen und M Spalten angeordnet. Die Abtastzeitreihensignalleitungen GL umfassen N Abtastzeitreihensignalleitungen GL, die jeweils GL(1) bis GL(N) sind. Die lichtemittierende Zeitreihensignalleitungen EL umfassen N lichtemittierende Zeitreihensignalleitungen EL, die jeweils EL(1) bis EL(N) sind. Die Datensignalleitungen DL umfassen M Datensignalleitungen DL, die jeweils D(1) bis D(M) sind. N und M sind beide positive ganze Zahlen.
Abtastzeitreihensignalanschlüsse Sn von Pixeltreiberschaltungen 100, die in einer n-ten Zeile von Subpixeln 10 enthalten sind, sind mit einer n-ten Abtastzeitreihensignalleitung GL(n) gekoppelt. Beispielsweise sind die Abtastzeitreihensignalanschlüsse Sn der Pixeltreiberschaltungen 100, die in einer ersten Zeile von Subpixeln 10 enthalten sind, mit einer ersten Abtastzeitreihensignalleitung GL(1) gekoppelt, und die Abtastzeitreihensignalanschlüsse Sn der Pixeltreiberschaltungen 100, die in einer N-ten Zeile von Subpixeln 10 enthalten sind, sind mit einer N-ten Abtastzeitreihensignalleitung GL(N) gekoppelt, wobei n größer oder gleich 1 und kleiner oder gleich N ist (1 ≤ n ≤ N).
Erste lichtemittierende Zeitreihensignalanschlüsse EM1 der Pixeltreiberschaltungen 100, die in der n-ten Zeile von Subpixeln 10 enthalten sind, sind mit einer n-ten lichtemittierenden Zeitreihensignalleitung EL(n) gekoppelt. Anders als die erste Zeile von Subpixeln sind die zweiten lichtemittierenden Zeitreihensignalanschlüsse EM2 der Pixeltreiberschaltungen 100 in der n-ten Zeile von Subpixeln mit einer (n-1)-ten lichtemittierenden Zeitreihensignalleitung EL(n-1) gekoppelt. Beispielsweise sind erste lichtemittierende Zeitreihensignalanschlüsse EM1 von Pixeltreiberschaltungen 100, die in einer zweiten Zeile von Subpixeln 10 enthalten sind, mit einer zweiten lichtemittierenden Zeitreihensignalleitung EL(2) gekoppelt, und zweite lichtemittierende Zeitreihensignalanschlüsse EM2 der Pixeltreiberschaltungen 100, die in der zweiten Zeile von Subpixeln 10 enthalten sind, sind mit einer ersten lichtemittierenden Zeitreihensignalleitung EL(1) gekoppelt, wobei n größer als oder gleich 1 und kleiner als oder gleich N ist (1 ≤ n ≤ N).
In einigen Ausführungsformen umfasst die Anzeigetafel 01 ferner mindestens eine Reihe von Dummy-Zellen (dummy cell), die vor der ersten Zeile von Subpixeln und hinter einer letzten Zeile von Subpixeln (der N-ten Zeile von Subpixeln) angeordnet sind. Die mindestens eine Reihe von Dummy-Zellen hat die gleiche Struktur wie die oben genannten Subpixel, hat aber keine entsprechenden Funktionen, wenn die Anzeigetafel eine Anzeige durchführt. Aufgrund von Prozessfaktoren und parasitären Parametern der Schaltung unterscheiden sich die Pixeltreiberschaltungen 100 in den Rand-Subpixeln (die erste Zeile von Subpixeln und die n-te Zeile von Subpixeln) von den Pixeltreiberschaltungen 100 in den mittleren Subpixeln in ihren elektrischen Eigenschaften. Durch die Bereitstellung der mindestens einen Reihe von Dummy-Zellen und die Verwendung der mindestens einen Reihe von Dummy-Zellen als Randreihe ist es möglich, Unterschiede zwischen Rand-Subpixeln und mittleren Subpixeln der N Reihen von Subpixeln, die tatsächlich für die Anzeige verwendet werden, zu vermeiden, was eine normale Anzeige gewährleistet.
Zusätzlich zu den N Abtastzeitreihensignalleitungen GL(1) bis GL(N) und den N lichtemittierende Zeitreihensignalleitungen EL(1) bis EL(N) für die mindestens eine Reihe von Dummy-Zellen umfasst die Anzeigetafel 01 daher auch entsprechende Dummy-Leitungen. Zum Beispiel umfasst die Anzeigetafel 01 ferner eine Dummy-Abtastzeitreihensignalleitung GL(dummy) und eine Dummy-lichtemittierende Zeitreihensignalleitung EL(dummy). Wie beispielsweise in 11 gezeigt, umfasst die Anzeigetafel ferner die Schein-Lichtabstrahlungszeitreihensignalleitung EL(dummy), die vor der ersten Lichtabstrahlungszeitreihensignalleitung EL(1) angeordnet ist, die beispielsweise als eine 0-te Lichtabstrahlungszeitreihensignalleitung EL(0) bezeichnet wird.
Auf diese Weise sind erste lichtemittierende Zeitreihensignalanschlüsse EM1 der Pixeltreiberschaltungen 100, die in der ersten Zeile von Subpixeln 10 enthalten sind, mit der ersten lichtemittierenden Zeitreihensignalleitung E(1) gekoppelt, und zweite lichtemittierende Zeitreihensignalanschlüsse EM2 der Pixeltreiberschaltungen 100, die in der ersten Zeile von Subpixeln 10 enthalten sind, sind mit der 0-ten lichtemittierenden Zeitreihensignalleitung E(0) gekoppelt. Die 0-te lichtemittierende Zeitreihensignalleitung EL(0) ist so konfiguriert, dass ein zweites Emissions-Zeitreihensignal em2 an die zweiten lichtemittierende Zeitreihensignalanschlüsse EM2 der in der ersten Zeile von Subpixeln 10 enthaltenen Pixel-Ansteuerschaltungen 100 übertragen wird.
Wie in 11 gezeigt, sind beispielsweise Datensignalanschlüsse Data von Pixeltreiberschaltungen 100, die in einer m-ten Spalte von Subpixeln enthalten sind, mit einer m-ten Datensignalleitung gekoppelt. Beispielsweise sind die Datensignalanschlüsse Data der Pixeltreiberschaltungen 100, die in einer ersten Spalte von Subpixeln 10 enthalten sind, mit einer ersten Datensignalleitung DL(1) gekoppelt, und die Datensignalanschlüsse Data der Pixeltreiberschaltungen 100, die in einer M-ten Spalte von Subpixeln 10 enthalten sind, sind mit einer M-ten Datensignalleitung DL(M) gekoppelt.
Auf diese Weise liefert die Abtastzeitreihensignalleitung GL das Abtastzeitreihensignal sn für Abtastzeitreihensignalanschlüsse Sn, die lichtemittierende Zeitreihensignalleitung EL das erste lichtemittierende Zeitreihensignal em1 oder das zweite lichtemittierende Zeitreihensignal em2 für erste lichtemittierende Zeitreihensignalanschlüsse EM1 und zweite lichtemittierende Zeitreihensignalanschlüsse EM2, und die Datensignalleitung DL liefert Datensignale für Datensignalanschlüsse Data.
Es wird darauf hingewiesen, dass die oben beschriebene Anordnung der Vielzahl von Signalleitungen, die in der Anzeigetafel 01 enthalten sind, und das in 11 gezeigte Verdrahtungsschema der Anzeigetafel 01 lediglich ein Beispiel sind, das keine Einschränkung für die Struktur der Anzeigetafel 01 darstellt.
Darüber hinaus umfasst die Anzeigetafel 01 auch Signalleitungen, wie z.B. eine Vielzahl von Rücksetzsignalleitungen, eine Vielzahl von Initialisierungssignalleitungen und eine Vielzahl von ersten Spannungssignalleitungen, und die vorliegende Offenbarung schränkt deren Verdrahtung nicht ein.
In einigen Ausführungsformen, wie in 11 gezeigt, umfasst die Anzeigetafel 01 ferner Gate-Treiberschaltungen 20, lichtemittierende Treiberschaltungen 30 und eine Source-Treiberschaltung 40, die in dem Randbereich BB angeordnet sind. In einigen Ausführungsformen können die Gate-Treiberschaltungen 20 und die lichtemittierenden Treiberschaltungen 30 in einem Umfang in einer Erstreckungsrichtung der Abtastzeitreihensignalleitungen GL angeordnet sein, und die Daten-Treiberschaltung 40 kann in einem Umfang in einer Erstreckungsrichtung der Datensignalleitungen DL angeordnet sein, um die Ansteuerungspixelschaltungen 100 der Anzeigetafel zur Anzeige zu bringen.
In einigen Ausführungsformen kann die Gate-Treiberschaltung 20 eine integrierte Gate-Treiberschaltung (IC), die lichtemittierende Treiberschaltung 30 eine lichtemittierende Treiber-IC und die Source-Treiberschaltung 40 eine Source-Treiber-IC sein.
In einigen anderen Ausführungsformen kann die Gate-Treiberschaltung 20 eine Gate Driver on Array (GOA) und die lichtemittierende Treiberschaltung 30 eine Emitter on Array (EOA) sein. Das heißt, die Gate-Treiberschaltung 20 und die lichtemittierende Treiberschaltung 30 sind direkt auf einem Array-Substrat der Anzeigetafel 01 integriert. Auf diese Weise können in einem Aspekt die Herstellungskosten der Anzeigetafel reduziert werden; und in einem anderen Aspekt kann auch die Rahmenbreite des Anzeigegeräts verringert werden. Die folgende Beschreibung erfolgt anhand eines Beispiels, bei dem die Gate-Treiberschaltung 20 die GOA-Schaltung und die lichtemittierende Treiberschaltung 30 die EOA-Schaltung ist.
Es wird darauf hingewiesen, dass in einigen Beispielen die Anzeigetafel 01 mit einer Gate-Treiberschaltung 20 und einer lichtemittierenden Treiberschaltung 30 auf einer einzigen Seite im Randbereich BB versehen ist, und die Abtastzeitreihensignalleitungen GL und die lichtemittierende Zeitreihensignalleitungen EL werden Zeile für Zeile von der Seite aus angesteuert. Das ist eine einseitige Ansteuerung.
In einigen anderen Beispielen, wie in 11 gezeigt, ist die Anzeigetafel 01 mit zwei Gate-Treiberschaltungen 20 auf zwei Seiten im Randbereich BB in einer horizontalen Richtung X versehen, und die Abtastzeitreihensignalleitungen GL werden von den beiden Gate-Treiberschaltungen 20 zeilenweise von beiden Seiten gleichzeitig angesteuert; und die Anzeigetafel 01 ist mit zwei lichtemittierenden Treiberschaltungen 30 auf den beiden Seiten in der horizontalen Richtung X versehen, und die lichtemittierenden Zeitreihensignalleitungen GL werden zeilenweise von den beiden lichtemittierenden Treiberschaltungen 30 von beiden Seiten gleichzeitig angesteuert. Das ist eine doppelseitige Ansteuerung.
Die Gate-Treiberschaltung 20 ist so konfiguriert, dass sie Abtastzeitreihensignale sn liefert. Die Gate-Treiberschaltung 20 umfasst beispielsweise N Stufen von kaskadierten Schieberegistern (RS1, RS2 ... RS(N)). Die N Stufen der kaskadierten Schieberegister (RS1, RS2 ... RS(N)) sind jeweils mit den N Abtastzeitreihensignalleitungen GL(1) bis GL(N) gekoppelt und werden zur Ausgabe der jeweiligen Abtastzeitreihensignale sn an die Abtastzeitreihensignalleitungen verwendet.
Die lichtemittierende Treiberschaltung 30 ist so konfiguriert, dass sie lichtemittierende Zeitreihensignale liefert. Die lichtemittierende Treiberschaltung 30 umfasst beispielsweise N Stufen von kaskadierten Schieberegistern (RS1', RS2' ... RS(N)'), und die N Stufen der kaskadierten Schieberegister (RS1', RS2' ... RS(N)') sind jeweils mit den N lichtemittierenden Zeitreihensignalleitungen EL(1) bis EL(N) gekoppelt. In einem Fall, in dem die Anzeigetafel ferner die 0. lichtemittierende Zeitreihensignalleitung EL(0) umfasst, umfasst die lichtemittierende Treiberschaltung 30 ferner ein Dummy-Schieberegister RS(dummy), und das Dummy-Schieberegister RS ist mit einem Schieberegister der ersten Phase RS1' und der 0. lichtemittierenden Zeitreihensignalleitung EL(0) gekoppelt. Das heißt, die lichtemittierende Treiberschaltung 30 umfasst (N+1) Stufen von kaskadierten Schieberegistern, die für die jeweilige Ausgabe von lichtemittierende Zeitreihensignalen an die lichtemittierende Zeitreihensignalleitungen EL verwendet werden.
Da die in der vorliegenden Offenbarung vorgesehene Pixeltreiberschaltung 100 das Spannungshalteverhältnis der Speicherteilschaltung verbessern kann, wird die Stabilität der lichtemittierenden Helligkeit der lichtemittierenden Vorrichtung verbessert und die Gleichmäßigkeit der lichtemittierenden Helligkeit der lichtemittierenden Vorrichtungen sichergestellt. Daher hat die Anzeigetafel 01 gute Anzeigeeffekte mit geringem Flackern und gleichmäßiger Anzeigehelligkeit.
In einigen Ausführungsformen der vorliegenden Offenbarung wird eine Anzeigegerät 02 vorgesehen. Wie in 12 dargestellt, umfasst das Anzeigegerät die Anzeigetafel 01.
In einigen Beispielen umfasst das Anzeigegerät ferner einen Rahmen, eine Leiterplatte, eine integrierte Anzeigentreiberschaltung (IC) und andere elektronische Komponenten. Die Anzeigetafel 01 ist in dem Rahmen angeordnet.
Das in der vorliegenden Offenbarung vorgesehene Anzeigegerät kann jedes Gerät sein, das bewegte Bilder (z.B. Videos) oder stationäre Bilder (z.B. Standbilder) und Text oder Bilder anzeigt. Insbesondere wird davon ausgegangen, dass die Ausführungsformen in einer Vielzahl von elektronischen Geräten implementiert oder mit einer Vielzahl von elektronischen Geräten gekoppelt werden können. Zu den verschiedenen elektronischen Geräten gehören unter anderem ein Mobiltelefon, ein drahtloses Gerät, ein persönlicher Datenassistent (PDA), ein handgehaltener oder tragbarer Computer, ein GPS-Empfänger/Navigator, eine Kamera, ein MP4-Videoplayer, eine Videokamera , eine Spielkonsole, eine Uhr, ein Taschenrechner, ein Fernsehmonitor, ein Flachbildschirm, ein Computermonitor, eine Autoanzeige (z.B. eine Kilometerzähleranzeige), ein Navigationsgerät, eine Cockpit-Steuerung und/oder -Anzeige, eine Anzeige von Kameraansichten (z.B. eine Anzeige einer Rückfahrkamera in einem Fahrzeug), ein elektronisches Foto, eine elektronische Werbetafel oder ein elektronisches Schild, ein Projektor, eine Gebäudestruktur, eine Verpackungs- und ästhetische Struktur (z.B. eine Anzeige zur Darstellung eines Bildes eines Schmuckstücks), usw.
Das in der vorliegenden Offenbarung vorgesehene Anzeigegerät 100 hat dieselben vorteilhaften Wirkungen wie die Anzeigetafel, die hier nicht wiederholt werden.
Die vorstehenden Beschreibungen stellen lediglich spezifische Ausführungsformen der vorliegenden Offenbarung dar, der Schutzbereich der vorliegenden Offenbarung ist jedoch nicht darauf beschränkt. Alle Änderungen oder Ersetzungen, die sich ein Fachmann im Rahmen des technischen Anwendungsbereichs der vorliegenden Offenbarung vorstellen kann, sind in den Schutzbereich der vorliegenden Offenbarung einbezogen. Daher unterliegt der Schutzbereich der vorliegenden Offenbarung dem Schutzbereich der Ansprüche.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

CN 202010514385 [0001]

Claims

Pixeltreiberschaltung, umfassend eine Rücksetzteilschaltung, eine Kompensationsteilschaltung, eine Lichtemissionssteuerungsteilschaltung und eine Treiberteilschaltung, wobei die Rücksetzteilschaltung mit der Lichtemissionssteuerungsteilschaltung, einem Abtastzeitreihensignalanschluss und einem Initialisierungssignalanschluss gekoppelt ist, die Lichtemissionssteuerungsteilschaltung ferner mit einem ersten Knoten und einem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist, die Kompensationsteilschaltung mit dem ersten Knoten, einem zweiten Knoten und dem Abtastzeitreihensignalanschluss gekoppelt ist, und die Treiberteilschaltung mit dem ersten Knoten, dem zweiten Knoten, einem ersten Spannungssignalanschluss und einem zweiten lichtemittierende Zeitreihensignalanschluss gekoppelt ist, wobei die Rücksetzteilschaltung so konfiguriert ist, dass ein am Initialisierungssignalanschluss empfangenes Initialisierungssignal als Reaktion auf ein am Abtastzeitreihensignalanschluss empfangenes Abtastzeitreihensignal an die Lichtemissionssteuerungsteilschaltung übertragen wird, die Lichtemissionssteuerungsteilschaltung so konfiguriert ist, dass das Initialisierungssignal an den ersten Knoten als Reaktion auf ein am ersten lichtemittierenden Zeitreihensignalanschluss empfangenes erstes lichtemittierendes Zeitreihensignal übertragen wird, die Kompensationsteilschaltung so konfiguriert ist, dass das Initialisierungssignal vom ersten Knoten an die zweiten Knoten unter der Steuerung des Abtastzeitreihensignals übertragen wird, um eine Spannung des zweiten Knotens zurückzusetzen, und die Treiberteilschaltung so konfiguriert ist, dass ein leitender Pfad vom ersten Spannungssignalanschluss zum Initialisierungssignalanschluss als Reaktion auf ein am zweiten lichtemittierenden Zeitreihensignalanschluss empfangenes zweites lichtemittierendes Zeitreihensignal bei der Zurücksetzung der Spannung des zweiten Knotens ausgeschaltet wird.
Pixeltreiberschaltung nach Anspruch 1, wobei die Rücksetzteilschaltung einen ersten Transistor umfasst, eine Steuerelektrode des ersten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des ersten Transistors mit dem Initialisierungssignalanschluss gekoppelt ist und eine zweite Elektrode des ersten Transistors mit der Lichtemissionssteuerungsteilschaltung gekoppelt ist, die Lichtemissionssteuerungsteilschaltung einen zweiten Transistor umfasst, eine Steuerelektrode des zweiten Transistors mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des zweiten Transistors mit dem ersten Knoten gekoppelt ist und eine zweite Elektrode des zweiten Transistors mit der zweiten Elektrode des ersten Transistors gekoppelt ist, und die Kompensationsteilschaltung einen dritten Transistor umfasst, eine Steuerelektrode des dritten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des dritten Transistors mit dem ersten Knoten gekoppelt ist und eine zweite Elektrode des dritten Transistors mit dem zweiten Knoten gekoppelt ist.
Pixeltreiberschaltung nach Anspruch 1 oder 2, wobei die Treiberteilschaltung einen vierten Transistor und einen fünften Transistor umfasst, und eine Steuerelektrode des vierten Transistors mit dem zweiten Knoten gekoppelt ist, eine erste Elektrode des vierten Transistors mit dem ersten Spannungssignalanschluss gekoppelt ist und eine zweite Elektrode des vierten Transistors mit einer ersten Elektrode des fünften Transistors gekoppelt ist, eine Steuerelektrode des fünften Transistors mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist und eine zweite Elektrode des fünften Transistors mit dem ersten Knoten gekoppelt ist.
Pixeltreiberschaltung nach Anspruch 1 oder 2, wobei die Treiberteilschaltung einen vierten Transistor und einen fünften Transistor umfasst, und eine Steuerelektrode des vierten Transistors mit dem zweiten Knoten gekoppelt ist, eine erste Elektrode des vierten Transistors mit einer zweiten Elektrode des fünften Transistors gekoppelt ist und eine zweite Elektrode des vierten Transistors mit dem ersten Knoten gekoppelt ist, eine Steuerelektrode des fünften Transistors mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist und eine erste Elektrode des fünften Transistors mit dem ersten Spannungssignalanschluss gekoppelt ist.
Pixeltreiberschaltung nach einem der Ansprüche 1 bis 4, umfassend eine Speicherteilschaltung und eine Datenschreibteilschaltung, wobei die Speicherteilschaltung mit dem zweiten Knoten und einem dritten Knoten gekoppelt ist und die Speicherteilschaltung so konfiguriert ist, dass sie unter die Wirkung von Spannungen des zweiten Knotens und des dritten Knotens aufgeladen wird, und sie eine Kopplung an einer Spannung des zweiten Knotens entsprechend einer Spannung des dritten Knotens durchführt, um die Spannung des zweiten Knotens zu ändern und die Spannung des zweiten Knotens aufrechtzuerhalten, und die Datenschreibteilschaltung mit dem dritten Knoten, einem Eingangssteuersignalanschluss und einem Datensignalanschluss gekoppelt ist, und die Datenschreibteilschaltung so konfiguriert ist, dass ein am Datensignalanschluss empfangenes Datensignal als Reaktion auf ein am Eingangssteuersignalanschluss empfangenes Eingangssteuersignal an den dritten Knoten übertragen wird.
Pixeltreiberschaltung nach Anspruch 5, wobei die Speicherteilschaltung einen ersten Kondensator umfasst, ein erstes Ende des ersten Kondensators mit dem dritten Knoten gekoppelt ist und ein zweites Ende des ersten Kondensators mit dem zweiten Knoten gekoppelt ist, und die Datenschreibteilschaltung einen sechsten Transistor umfasst, eine Steuerelektrode des sechsten Transistors mit dem Eingangssteuersignalanschluss gekoppelt ist, eine erste Elektrode des sechsten Transistors mit dem Datensignalanschluss gekoppelt ist, und eine zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt ist.
Pixeltreiberschaltung nach Anspruch 5, wobei der Eingangssteuersignalanschluss der zweite lichtemittierende Zeitreihensignalanschluss ist und die Datenschreibteilschaltung ferner mit dem Abtastzeitreihensignalanschluss gekoppelt ist, wobei die Datenschreibteilschaltung so konfiguriert ist, dass am Datensignalanschluss empfangene Datensignal als Reaktion auf das zweite lichtemittierende Zeitreihensignal und das Abtastzeitreihensignal an den dritten Knoten übertragen wird.
Pixeltreiberschaltung nach Anspruch 7, wobei die Datenschreibteilschaltung einen sechsten Transistor und einen siebten Transistor umfasst, eine Steuerelektrode des sechsten Transistors mit dem zweiten lichtemittierende Zeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des sechsten Transistors mit einer zweiten Elektrode des siebten Transistors gekoppelt ist und eine zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt ist, eine Steuerelektrode des siebten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist und eine erste Elektrode des siebten Transistors mit dem Datensignalanschluss gekoppelt ist.
Pixeltreiberschaltung nach einem der Ansprüche 5 bis 8, umfassend eine Referenzspannungsteilschaltung, wobei die Referenzspannungsteilschaltung mit dem dritten Knoten, dem ersten lichtemittierenden Zeitreihensignalanschluss und einem Referenzspannungssignalanschluss gekoppelt ist, und die Referenzspannungsteilschaltung so konfiguriert ist, dass ein am Referenzspannungssignalanschluss empfangenes Referenzspannungssignal als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal an den dritten Knoten übertragen wird..
Pixeltreiberschaltung nach Anspruch 9, wobei die Referenzspannungsteilschaltung einen achten Transistor umfasst, und eine Steuerelektrode des achten Transistors mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des achten Transistors mit dem Referenzspannungsanschluss gekoppelt ist und eine zweite Elektrode des achten Transistors mit dem dritten Knoten gekoppelt ist.
Pixeltreiberschaltung nach einem der Ansprüche 1 bis 10, wobei die Kompensationsteilschaltung ferner so konfiguriert ist, dass sie die Treiberteilschaltung unter der Steuerung des Abtastzeitreihensignals in einen Selbstsättigungszustand bringt, und die Treiberteilschaltung ferner so konfiguriert ist, dass als Reaktion auf das zweite lichtemittierende Zeitreihensignal, sie den Selbstsättigungszustand unter die Wirkung der Kompensationsteilschaltung erreicht, um ein Kompensationssignal gemäß dem am ersten Spannungssignalanschlussignal empfangenen ersten Spannungssignals zu erzeugen, und das Kompensationssignal an den zweiten Knoten zu übertragen, und dass als Reaktion auf das zweite lichtemittierende Zeitreihensignal und unter die Kopplungswirkung der Speicherteilschaltung, sie ein Ansteuerungssignal entsprechend dem ersten Spannungssignal erzeugt.
Pixeltreiberschaltung nach Anspruch 11, wobei die Rücksetzteilschaltung ferner mit der Lichtemissionsvorrichtung gekoppelt ist und die Rücksetzteilschaltung ferner so konfiguriert ist, dass das am Initialisierungssignalanschluss empfangene Initialisierungssignal als Reaktion auf das am Abtastzeitreihensignalanschluss empfangene Abtastzeitreihensignal an die Lichtemissionsvorrichtung übertragen wird, um die Lichtemissionsvorrichtung zurückzusetzen, und die Lichtemissionssteuerungsteilschaltung ferner mit der Lichtemissionsvorrichtung gekoppelt ist, und die Lichtemissionssteuerungsteilschaltung ferner so konfiguriert ist, dass das Ansteuersignal von der Treiberteilschaltung an die Lichtemissionsvorrichtung als Reaktion auf das erste lichtemittierende Zeitreihensignal übertragen wird, um die Lichtemissionsvorrichtung zum Emittieren von Licht anzusteuern.
Pixeltreiberschaltung nach Anspruch 12, wobei eine zweite Elektrode des ersten Transistors in einem Fall, in dem die Rücksetzteilschaltung einen ersten Transistor umfasst, ferner mit der Lichtemissionsvorrichtung gekoppelt ist, und eine zweite Elektrode des zweiten Transistors in einem Fall, in dem die Lichtemissionssteuerungsteilschaltung einen zweiten Transistor umfasst, ferner mit der Lichtemissionsvorrichtung gekoppelt ist.
Pixeltreiberschaltung nach einem der Ansprüche 1 bis 13, wobei die Rücksetzteilschaltung einen ersten Transistor umfasst, die Lichtemissionssteuerungsteilschaltung einen zweiten Transistor umfasst, die Kompensationsteilschaltung einen dritten Transistor umfasst, und die Treiberteilschaltung einen vierten Transistor und einen fünften Transistor umfasst, die Pixeltreiberschaltung ferner eine Speicherteilschaltung, eine Datenschreibteilschaltung und eine Referenzspannungsteilschaltung umfasst, die Speicherteilschaltung einen ersten Kondensator umfasst, die Datenschreibteilschaltung einen sechsten Transistor umfasst, oder die Datenschreibteilschaltung den sechsten Transistor und einen siebten Transistor umfasst, und die Referenzspannungsteilschaltung einen achten Transistor umfasst, wobei eine Steuerelektrode des ersten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des ersten Transistors mit dem Initialisierungssignalanschluss gekoppelt ist und eine zweite Elektrode des ersten Transistors mit einer zweiten Elektrode des zweiten Transistors und einer Lichtemissionsvorrichtung gekoppelt ist, eine Steuerelektrode des zweiten Transistors mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des zweiten Transistors mit dem ersten Knoten gekoppelt ist und die zweite Elektrode des zweiten Transistors mit der zweiten Elektrode des ersten Transistors und der Lichtemissionsvorrichtung gekoppelt ist, eine Steuerelektrode des dritten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des dritten Transistors mit dem ersten Knoten gekoppelt ist und eine zweite Elektrode des dritten Transistors mit dem zweiten Knoten gekoppelt ist, eine Steuerelektrode des vierten Transistors mit dem zweiten Knoten gekoppelt ist, eine erste Elektrode des vierten Transistors mit dem ersten Spannungssignalanschluss gekoppelt ist und eine zweite Elektrode des vierten Transistors mit einer ersten Elektrode des fünften Transistors gekoppelt ist, eine Steuerelektrode des fünften Transistors mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist und eine zweite Elektrode des fünften Transistors mit dem ersten Knoten gekoppelt ist, oder die Steuerelektrode des vierten Transistors mit dem zweiten Knoten gekoppelt ist, die erste Elektrode des vierten Transistors mit der zweiten Elektrode des fünften Transistors gekoppelt ist und die zweite Elektrode des vierten Transistors mit dem ersten Knoten gekoppelt ist, die Steuerelektrode des fünften Transistors mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist und die erste Elektrode des fünften Transistors mit dem ersten Spannungssignalanschluss gekoppelt ist, ein erstes Ende des ersten Kondensators mit einem dritten Knoten gekoppelt ist und ein zweites Ende des ersten Kondensators mit dem zweiten Knoten gekoppelt ist, in einem Fall, in dem die Datenschreibteilschaltung den sechsten Transistor umfasst, eine Steuerelektrode des sechsten Transistors mit einem Eingangssteuersignalanschluss gekoppelt ist, eine erste Elektrode des sechsten Transistors mit einem Datensignalanschluss gekoppelt ist, und eine zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt ist, in einem Fall, in dem die Datenschreibteilschaltung den sechsten Transistor und den siebten Transistor umfasst, die Steuerelektrode des sechsten Transistors mit dem zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist und die erste Elektrode des sechsten Transistors mit einer zweiten Elektrode des achten Transistors gekoppelt ist und die zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt ist, und eine Steuerelektrode des siebten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist und eine erste Elektrode des siebten Transistors mit dem Datensignalanschluss gekoppelt ist, und eine Steuerelektrode des achten Transistors mit dem ersten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist, eine erste Elektrode des achten Transistors mit dem Referenzspannungsanschluss gekoppelt ist und eine zweite Elektrode des achten Transistors mit dem dritten Knoten gekoppelt ist.
Pixeltreiberverfahren, angewendet auf die Pixeltreiberschaltung nach einem der Ansprüche 1 bis 14, wobei in einem Fall, in dem die Pixeltreiberschaltung eine Speicherteilschaltung, eine Rücksetzteilschaltung, eine Kompensationsteilschaltung, eine Lichtemissionssteuerungsteilschaltung, eine Treiberteilschaltung, eine Datenschreibteilschaltung und eine Referenzspannungsteilschaltung umfasst, die Speicherteilschaltung mit einem zweiten Knoten und einem dritten Knoten gekoppelt ist, die Datenschreibteilschaltung mit dem dritten Knoten, einem Eingangssteuersignalanschluss und einem Datensignalanschluss gekoppelt ist, die Referenzspannungsteilschaltung mit dem dritten Knoten, einem ersten lichtemittierenden Zeitreihensignalanschluss und einem Referenzspannungssignalanschluss gekoppelt ist, und die Rücksetzteilschaltung und die Lichtemissionssteuerungsteilschaltung ferner mit einer Lichtemissionsvorrichtung gekoppelt sind, das Pixeltreiberverfahren umfasst eine Rahmenperiode mit einer Rücksetzphase, einer Eingabe- und Kompensationsphase und einer Lichtemissionsstufe, in der Rücksetzphase: Übertragen eines am Referenzspannungssignalanschluss empfangenen Referenzspannungssignals durch die Referenzspannungsteilschaltung an den dritten Knoten als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal, Übertragen eines am Initialisierungssignalanschluss empfangenen Initialisierungssignals durch die Rücksetzteilschaltung an die Lichtemissionssteuerungsteilschaltung und die Lichtemissionsvorrichtung als Reaktion auf das am Abtastzeitreihensignalanschluss empfangene Abtastzeitreihensignal, um die Lichtemissionsvorrichtung zurückzusetzen, Übertragen des Initialisierungssignals durch die Lichtemissionssteuerungsteilschaltung an den ersten Knoten als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal, Übertragen des Initialisierungssignals vom ersten Knoten an den zweiten Knoten durch die Kompensationsteilschaltung unter der Steuerung des Abtastzeitreihensignals, um die Spannung des zweiten Knotens zurückzusetzen, und Ausschalten des leitenden Pfades vom ersten Spannungssignalanschluss zum Initialisierungssignalanschluss durch die Treiberteilschaltung als Reaktion auf das zweite lichtemittierende Zeitreihensignal, das am zweiten lichtemittierenden Zeitreihensignalanschluss empfangen wird.
Pixeltreiberverfahren nach Anspruch 15, in der Eingangs- und Ausgleichsphase, Übertragen des am Initialisierungssignalanschluss empfangenen Initialisierungssignals an die Lichtemissionsvorrichtung durch die Rücksetzteilschaltung als Reaktion auf das am Abtastzeitreihensignalanschluss empfangene Abtastzeitreihensignal, um die Lichtemissionsvorrichtung kontinuierlich zurückzusetzen, Übertragen eines am Datensignalanschluss empfangenen Datensignals an den dritten Knoten durch die Datenschreibteilschaltung als Reaktion auf ein am Eingangssteuersignalanschluss empfangenes Eingangssteuersignal, Bringen der Treiberteilschaltung durch die Kompensationsteilschaltung unter der Steuerung des Abtastzeitreihensignals in einen Selbstsättigungszustand, Erreichen des Selbstsättigungszustands durch die Treiberteilschaltung, als Reaktion auf das zweite lichtemittierende Zeitreihensignal und unter die Wirkung der Kompensationsteilschaltung, um ein Kompensationssignal entsprechend einem am ersten Spannungssignalanschluss empfangenen ersten Spannungssignal zu erzeugen, und Übertragen des Kompensationssignals durch die Treiberteilschaltung an den zweiten Knoten, und Aufladen der Speicherteilschaltung unter die Wirkung der Spannungen des zweiten Knotens und des dritten Knotens, und in der Lichtemissionsphase, Übertragen des am Referenzspannungssignalanschluss empfangenen Referenzspannungssignals an den dritten Knoten durch die Rücksetzteilschaltung als Reaktion auf das am ersten lichtemittierenden Zeitreihensignalanschluss empfangene erste lichtemittierende Zeitreihensignal, Durchführen einer Kopplung an eine Spannung des zweiten Knotens durch die Speicherteilschaltung unter die Wirkung einer Spannung des dritten Knotens, um eine Spannung des zweiten Knotens zu ändern, und Aufrechterhalten der Spannung des zweiten Knotens durch die Speicherteilschaltung, Erzeugen eines Ansteuersignals entsprechend dem ersten Spannungssignal durch die Treiberteilschaltung, als Reaktion auf das zweite lichtemittierende Zeitreihensignal und unter der Kopplungswirkung der Speicherteilschaltung, und Übertragen des Ansteuersignals durch die Treiberteilschaltung an die Lichtemissionssteuerungsteilschaltung, und Übertragen des Ansteuersignals von der Treiberteilschaltung an die Lichtemissionsvorrichtung durch die Lichtemissionssteuerungsteilschaltung als Reaktion auf das erste lichtemittierende Zeitreihensignal, um die Lichtemissionsvorrichtung zum Emittieren von Licht anzusteuern.
Pixeltreiberverfahren nach Anspruch 16, wobei in einem Fall, in dem die Datenschreibteilschaltung einen sechsten Transistor umfasst, eine Steuerelektrode des sechsten Transistors mit dem Eingangssteuersignalanschluss gekoppelt ist, eine erste Elektrode des sechsten Transistors mit dem Datensignalanschluss gekoppelt ist und eine zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt ist, in der Eingangs- und Kompensationsphase, der sechste Transistor unter Steuerung des Eingangssteuersignals eingeschaltet, um das Datensignal an den dritten Knoten zu übertragen wird, in einem Fall, in dem die Eingangssteuersignalanschluss die zweite lichtemittierende Zeitreihensignalanschluss ist, die Datenschreibteilschaltung ferner mit der Abtastzeitreihensignalanschluss gekoppelt ist, die Datenschreibteilschaltung den sechsten Transistor und einen siebten Transistor umfasst, die Steuerelektrode des sechsten Transistors mit der zweiten lichtemittierenden Zeitreihensignalanschluss gekoppelt ist, die erste Elektrode des sechsten Transistors mit einer zweiten Elektrode des siebten Transistors gekoppelt ist, die zweite Elektrode des sechsten Transistors mit dem dritten Knoten gekoppelt ist, eine Steuerelektrode des siebten Transistors mit dem Abtastzeitreihensignalanschluss gekoppelt ist und eine erste Elektrode des siebten Transistors mit dem Datensignalanschluss gekoppelt ist, in der Eingabe- und Kompensationsphase, der siebte Transistor unter der Steuerung des Abtastzeitreihensignals eingeschaltet wird, um das Datensignal an die erste Elektrode des sechsten Transistors zu übertragen, und der sechste Transistor unter der Steuerung eines ersten lichtemittierenden Zeitreihensignals eingeschaltet wird, um das Datensignal an den dritten Knoten zu übertragen.
Anzeigetafel umfassend die Pixeltreiberschaltung nach einem der Ansprüche 1 bis 14.
Anzeigetafel nach Anspruch 18, wobei die Anzeigetafel eine Vielzahl von Subpixeln umfasst, ein Subpixel eine Pixeltreiberschaltung umfasst und die Vielzahl von Subpixeln in einem Array mit mehreren Zeilen und mehreren Spalten angeordnet ist, die Anzeigetafel ferner eine Vielzahl von Abtastzeitreihensignalleitungen und eine Vielzahl von lichtemittierenden Zeitreihensignalleitungen umfasst, die sich in einer Zeilenrichtung erstrecken, Abtastzeitreihensignalanschlüsse von einzelnen Pixeltreiberschaltungen, die in einer n-ten Zeile von Subpixeln enthalten sind, mit einer n-ten Abtastzeitreihensignalleitung gekoppelt sind, und erste lichtemittierende Zeitreihensignalanschlüsse der einzelnen Pixeltreiberschaltungen, die in der n-ten Zeile von Subpixeln enthalten sind, mit einer n-ten lichtemittierenden Zeitreihensignalleitung gekoppelt sind, und anders als eine erste Zeile von Subpixeln zweite lichtemittierende Zeitreihensignalanschlüsse der einzelnen Pixeltreiberschaltungen, die in der n-ten Zeile von Subpixeln enthalten sind, mit einer (n-1)-ten lichtemittierenden Zeitreihensignalleitung gekoppelt sind.
Anzeigegerät umfassend die Anzeigetafel nach einem der Anspruch 18 oder 19.