DE112020007039T5 - Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung - Google Patents

Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung Download PDF

Info

Publication number
DE112020007039T5
DE112020007039T5 DE112020007039.5T DE112020007039T DE112020007039T5 DE 112020007039 T5 DE112020007039 T5 DE 112020007039T5 DE 112020007039 T DE112020007039 T DE 112020007039T DE 112020007039 T5 DE112020007039 T5 DE 112020007039T5
Authority
DE
Germany
Prior art keywords
sub
line
data
display substrate
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020007039.5T
Other languages
English (en)
Inventor
Hong Yi
Haigang QING
Tiaomei Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of DE112020007039T5 publication Critical patent/DE112020007039T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Die vorliegende Offenbarung stellt ein Anzeigesubstrat, ein Verfahren zum Treiben eines Anzeigesubstrats und eine Anzeigevorrichtung bereit. Das Anzeigesubstrat umfasst: eine Vielzahl von Subpixeln, eine Vielzahl von Rücksetzsignalleitungen, eine Vielzahl von Gate-Leitungen, eine Vielzahl von Lichtemissionssteuersignalleitungen, eine Vielzahl von Datenleitungen, eine Stromversorgungssignalleitungsstruktur (91), eine Initialisierungssignalleitungsstruktur (94), und mindestens ein Teil der Rücksetzsignalleitungen erstreckt sich entlang der ersten Richtung; die Vielzahl von Rücksetzsignalleitungen umfasst Rücksetzsignalteilleitungen (95), die den jeweiligen Subpixeln entsprechen, und die Rücksetzsignalteilleitung (95) umfasst ein erstes Rücksetzmuster (951) und ein zweites Rücksetzmuster (952), die miteinander gekoppelt sind, wobei das erste Rücksetzmuster (951) zwischen dem Basissubstrat des Anzeigesubstrats und dem zweiten Rücksetzmuster (952) angeordnet ist.

Description

  • GEBIET DER TECHNIK
  • Die vorliegende Offenbarung bezieht sich auf das Gebiet der Anzeigetechnik, insbesondere auf ein Anzeigesubstrat, ein Verfahren zum Treiben eines Anzeigesubstrats und eine Anzeigevorrichtung.
  • STAND DER TECHNIK
  • Mit den Fortschritten in der Displaytechnologie sind organische Leuchtdioden (OLED) zu einem der Brennpunkte auf dem Gebiet der Flachbildschirmforschung geworden. Immer mehr AMOLED-Displays (organische lichtemittierende Dioden mit aktiver Matrix) kommen auf den Markt. Im Vergleich zu herkömmlichen Flüssigkristallbildschirmen mit Dünnschichttransistoren bieten AMOLED-Bildschirme die Vorteile einer schnelleren Reaktionszeit, eines höheren Kontrasts und eines größeren Betrachtungswinkels. Mit der Entwicklung der Technologie haben mehr und mehr elektronische Geräte begonnen, biegsame und flexible OLED-Displays zu verwenden, die dünn und stoßfest sind. Und mit der allmählichen Entwicklung des Marktes steigen die Anforderungen an die Größe des Bildschirms und an die Bildwiederholfrequenz.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung stellt ein Anzeigesubstrat, ein Verfahren zum Treiben eines Anzeigesubstrats und eine Anzeigevorrichtung bereit.
  • In einem ersten Aspekt stellt die vorliegende Offenbarung in einigen Ausführungsformen ein Anzeigesubstrat bereit, das umfasst: eine Vielzahl von Subpixeln; eine Vielzahl von Rücksetzsignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Rücksetzsignalleitungen entlang einer ersten Richtung erstreckt; die Vielzahl von Rücksetzsignalleitungen Rücksetzsignalteilleitungen (oder Unter-Rücksetzsignalleitung, sub-reset signal line) umfasst, die den jeweiligen Subpixeln entsprechen, und die Rücksetzsignalteilleitung ein erstes Rücksetzmuster und ein zweites Rücksetzmuster umfasst, die miteinander gekoppelt sind, das erste Rücksetzmuster zwischen einem Basissubstrat des Anzeigesubstrats und dem zweiten Rücksetzmuster angeordnet ist; eine Vielzahl von Gate-Leitungen, wobei sich zumindest ein Teil der Vielzahl von Gate-Leitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Lichtemissionssteuersignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Lichtemissionssteuersignalleitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Datenleitungen, wobei sich zumindest ein Teil der Vielzahl von Datenleitungen entlang einer zweiten Richtung erstreckt, die erste Richtung die zweite Richtung schneidet; eine Stromversorgungssignalleitungsstruktur, wobei sich zumindest ein Teil der Stromversorgungssignalleitungsstruktur entlang der zweiten Richtung erstreckt; eine Initialisierungssignalleitungsstruktur, wobei sich mindestens ein Teil der Initialisierungssignalleitungsstruktur entlang der zweiten Richtung erstreckt.
  • Optional umfasst das Subpixel eine Subpixel-Treiberschaltung, wobei eine Vielzahl von Subpixel-Treiberschaltungen der Vielzahl von Subpixeln in einem Array auf dem Anzeigesubstrat angeordnet ist; die Vielzahl von Subpixel-Treiberschaltungen eine Vielzahl von Wiederholungseinheiten bildet, die in einem Array angeordnet sind; die Subpixel-Treiberschaltung einen Treibertransistor, einen Kompensationstransistor, einen Datenschreibtransistor und einen Speicherkondensator umfasst; eine erste Elektrode des Treibertransistors mit einer zweiten Elektrode des Datenschreibtransistors gekoppelt ist, eine zweite Elektrode des Treibertransistors mit einer ersten Elektrode des Kompensationstransistors gekoppelt ist, und eine Gate-Elektrode des Treibertransistors mit einer zweiten Elektrode des Kompensationstransistors gekoppelt ist; die Gate-Elektrode des Treibertransistors als eine erste Elektrodenplatte des Speicherkondensators gemultiplext ist; der Treibertransistor einen Kanalbereich umfasst; der Kompensationstransistor eine Doppel-Gate-Struktur aufweist und der Kompensationstransistor ein aktives Kompensationsmuster umfasst.
  • Optional umfasst die Vielzahl von Datenleitungen eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen, wobei die Vielzahl von ersten Datenleitungen erste Datenteilleitungen (oder: Unterdatenleitung, sub-data line) umfasst, die den jeweiligen Subpixeln entsprechen, und die Vielzahl von zweiten Datenleitungen zweite Datenteilleitungen umfasst, die den jeweiligen Subpixeln entsprechen, in jedem Subpixel die erste Elektrode des Datenschreibtransistors mit der ersten Datenteilleitung oder der zweiten Datenteilleitung gekoppelt ist.
  • Optional umfasst die Initialisierungssignalleitungsstruktur eine Vielzahl von ersten Initialisierungssignalleitungen und eine Vielzahl von Kompensationsinitialisierungssignalleitungen, wobei sich zumindest ein Teil der ersten Initialisierungssignalleitungen entlang der ersten Richtung erstreckt, wobei sich zumindest ein Teil der Kompensationsinitialisierungssignalleitungen entlang der zweiten Richtung erstreckt, zumindest eine der Kompensationsinitialisierungssignalleitungen mit zumindest einer der Vielzahl von ersten Initialisierungssignalleitungen gekoppelt ist.
  • Optional ist jede der Kompensationsinitialisierungssignalleitungen jeweils mit der Vielzahl von ersten Initialisierungssignalleitungen gekoppelt ist.
  • Optional umfasst der Treibertransistor ein aktives Treibermuster; wobei in der Wiederholungseinheiten, die in der ersten Richtung benachbart sind, ein erster Abstandsbereich zwischen aktiven Treibermustern von zwei nahe beieinander liegenden Treibertransistoren vorhanden ist; in einer der Wiederholungseinheiten ein zweiter Abstandsbereich zwischen aktiven Treibermustern von zwei benachbarten Treibertransistoren entlang der ersten Richtung vorhanden ist, und eine Breite des ersten Abstandsbereichs in der ersten Richtung größer als eine Breite des zweiten Abstandsbereichs ist.
  • Optional überlappt sich eine orthographische Projektion der Kompensationsinitialisierungssignalleitung auf dem Basissubstrat zumindest teilweise mit einer orthographischen Projektion des ersten Abstandsbereichs auf dem Basissubstrat.
  • Optional umfasst das aktive Kompensationsmuster: einen ersten Leiterabschnitt, der als die zweite Elektrode des Kompensationstransistors dient, wobei sich zumindest ein Teil des ersten Leiterabschnitts entlang der zweiten Richtung zum Kanalbereich des Treibertransistors erstreckt.
  • Optional umfasst die Gate-Elektrode des Treibertransistors einen Gate-Hauptkörper und einen Gate-Vorsprung, wobei eine orthographische Projektion des Gate-Vorsprungs auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion der zweiten Elektrodenplatte des Speicherkondensators auf dem Basissubstrat überlappt.
  • Optional umfasst der Gate-Vorsprung einen ersten Gate-Vorsprung und einen zweiten Gate-Vorsprung, der erste Gate-Vorsprung und der zweite Gate-Vorsprung symmetrisch angeordnet sind.
  • Optional umfasst die Vielzahl von Gate-Leitungen Gate-Teilleitungen (oder: Gate-Teilleitung, sub-gate line), die den jeweiligen Subpixeln entsprechen; wobei in einem Subpixel die Gate-Elektrode des Kompensationstransistors mit der Gate-Elektrode des Datenschreibtransistors in einem benachbarten Subpixel gekoppelt ist, eine orthographische Projektion der Gate-Elektrode des Kompensationstransistors auf dem Basissubstrat des Anzeigesubstrats sich mit einer orthographischen Projektion einer entsprechenden Gate-Teilleitung auf dem Basissubstrat überlappt, die Gate-Elektrode des Kompensationstransistors mit der entsprechenden Gate-Teilleitung durch ein Durchgangsloch an der Überlappungsposition gekoppelt ist.
  • Optional überlappt eine orthographische Projektion der Gate-Teilleitung auf dem Basissubstrat des Anzeigesubstrats sich mit der orthographischen Projektion der zweiten Elektrode des Kompensationstransistors auf dem Basissubstrat zumindest teilweise.
  • Optional umfasst die zweite Elektrodenplatte des Speicherkondensators einen Platten-Hauptkörper und zwei Platten-Vorsprüngen, wobei der Platten-Hauptkörper mit einer Öffnung versehen ist, ein dritter Abstandsbereich zwischen den zwei Platten-Vorsprüngen ausgebildet ist.
  • Optional sind entlang der ersten Richtung zweite Elektrodenplatten in benachbarten Subpixeln miteinander gekoppelt, um einen Kopplungsbereich zu bilden, wobei entlang der zweiten Richtung eine Länge des Kopplungsbereichs größer als oder gleich einer Länge des Platten-Hauptkörpers ist.
  • Optional umfasst das Subpixel ferner ein erstes Abschirmungsmuster, das mit der zweiten Elektrodenplatte des Speicherkondensators gekoppelt ist, wobei sich zumindest ein Teil des Abschirmungsmusters entlang der zweiten Richtung erstreckt.
  • Optional liegt eine orthographische Projektion des ersten Abschirmungsmusters auf dem Basissubstrat des Anzeigesubstrats zwischen der orthographischen Projektion der zweiten Elektrode des Kompensationstransistors auf dem Basissubstrat und der orthographischen Projektion der ersten Elektrode des Datenschreibtransistors auf dem Basissubstrat.
  • Optional umfasst das Subpixel ferner ein zweites Abschirmungsmuster, das zweite Abschirmungsmuster einen ersten Abschirmungsabschnitt und einen zweiten Abschirmungsabschnitt umfasst, die miteinander gekoppelt sind, wobei der erste Abschirmungsabschnitt mit dem ersten Abschirmungsmuster gekoppelt ist, wobei sich zumindest ein Teil des ersten Abschirmungsabschnitts entlang der ersten Richtung erstreckt, zumindest ein Teil des zweiten Abschirmungsabschnitts entlang der zweiten Richtung erstreckt.
  • Optional umfasst das aktive Kompensationsmuster: zwei erste Halbleiterabschnitte und einen zweiten Leiterabschnitt, der mit den zwei ersten Halbleiterabschnitten gekoppelt ist; wobei eine orthographische Projektion des zweiten Abschirmungsabschnitts auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion des zweiten Leiterabschnitts auf dem Basissubstrat überlappt.
  • Optional überlappt sich die orthografische Projektion des zweiten Abschirmungsabschnitts auf dem Basissubstrat des Anzeigesubstrats mit einer orthografischen Projektion der ersten Datenteilleitung auf dem Basissubstrat.
  • Optional umfasst ein Teil der Subpixel ferner ein drittes Abschirmungsmuster, das mit dem ersten Abschirmungsmuster gekoppelt ist; wobei in einem Teil der Subpixel eine orthografische Projektion des dritten Abschirmungsmusters auf dem Basissubstrat des Anzeigesubstrats sich mit einer orthografischen Projektion der zweiten Datenteilleitungen auf dem Basissubstrat überlappt.
  • Optional liegt in mindestens einem Teil der Subpixel das dritte Abschirmungsmuster auf einer ersten Seite des ersten Abschirmungsmusters und liegt das zweite Abschirmungsmuster auf einer zweiten Seite des ersten Abschirmungsmusters, wobei die erste Seite entlang der ersten Richtung der zweiten Seite gegenüber liegt.
  • Optional umfasst das Subpixel ferner einen Rücksetztransistor, wobei eine erste Elektrode des Rücksetztransistors mit der Initialisierungssignalleitungsstruktur gekoppelt ist, eine zweite Elektrode des Rücksetztransistors mit der Gate-Elektrode des Treibertransistors gekoppelt ist, der Rücksetztransistor ein aktives Rücksetzmuster umfasst, wobei das aktive Rücksetzmuster zwei zweite Halbleiterabschnitte und einen dritten Leiterabschnitt umfasst, der jeweils mit den zwei zweiten Halbleiterabschnitten gekoppelt ist; ein viertes Abschirmungsmuster, das mit der Stromversorgungssignalleitungsstruktur gekoppelt ist, wobei eine orthographische Projektion des vierten Abschirmungsmusters auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion des dritten Leiterabschnitts auf dem Basissubstrat überlappt.
  • Optional umfasst die Vielzahl von ersten Initialisierungssignalleitungen Initialisierungssignalteilleitungen (oder: Unter-Initialisierungssignalleitung, subinitialization signal line), die den jeweiligen Subpixeln entsprechen; wobei in mindestens einem Teil der Subpixel eine orthographische Projektion der Rücksetzsignalteilleitung auf dem Basissubstrat des Anzeigesubstrats zwischen einer orthographischen Projektion der Initialisierungssignalteilleitung auf dem Basissubstrat und einer orthographischen Projektion des vierten Abschirmungsabschnitts auf dem Basissubstrat angeordnet ist.
  • Optional umfasst die Stromversorgungssignalleitungsstruktur: erste Stromversorgungsteilleitungen, die den jeweiligen Subpixeln entsprechen, und zweite Stromversorgungsteilleitungen, die den jeweiligen Subpixeln entsprechen, wobei sich zumindest ein Teil der ersten Stromversorgungsteilleitungen entlang der ersten Richtung erstreckt, wobei sich zumindest ein Teil der zweiten Stromversorgungsteilleitungen entlang der zweiten Richtung erstreckt; in einem Subpixel die erste Stromversorgungsteilleitung mit der zweiten Stromversorgungsteilleitung gekoppelt ist, und die erste Stromversorgungsteilleitung mit der zweiten Elektrodenplatte des Speicherkondensators gekoppelt ist.
  • Optional sind in einer gleichen Wiederholungseinheit erste Stromversorgungsteilleitungen, die sich in einer gleichen Reihe entlang der ersten Richtung befinden, sequentiell gekoppelt, wobei in einer benachbarten Wiederholungseinheit ein vierter Abstandsbereich zwischen zwei ersten Stromversorgungsteilleitungen vorhanden ist, die einander entlang der ersten Richtung am nächsten sind.
  • Optional überlappt eine orthografische Projektion der Kompensationsinitialisierungssignalleitung auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion des vierten Abstandsbereichs auf dem Basissubstrat.
  • Optional umfasst das Subpixel ferner einen ersten leitenden Verbindungsabschnitt; wobei in einem Subpixel die erste Stromversorgungsteilleitung mit dem ersten leitenden Verbindungsabschnitt gekoppelt ist, eine orthographische Projektion des ersten leitenden Verbindungsabschnitts auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion der zweiten Stromversorgungsteilleitung auf dem Basissubstrat überlappt, und der erste leitende Verbindungsabschnitt mit der zweiten Stromversorgungsteilleitung durch ein Durchgangsloch an der Überlappungsposition gekoppelt ist.
  • Optional umfasst der erste leitende Verbindungsabschnitt einen U-förmigen Verbindungsteilabschnitt, wobei ein Ende des U-förmigen Verbindungsteilabschnitts mit der ersten Stromversorgungsteilleitung in einem Subpixel gekoppelt ist, zu dem der U-förmige Verbindungsteilabschnitt gehört, und ein anderes Ende des U-förmigen Verbindungsteilabschnitts mit einer ersten Stromversorgungsteilleitung in einem benachbarten Subpixel gekoppelt ist; einen ersten Verbindungsteilabschnitt, der mit dem U-förmigen Verbindungsteilabschnitt gekoppelt ist, wobei sich eine orthographische Projektion des ersten Verbindungsteilabschnitts auf dem Basissubstrat des Anzeigesubstrats sich mit der orthographischen Projektion der zweiten Stromversorgungsteilleitung auf dem Basissubstrat überlappt, und der erste Verbindungsteilabschnitt und die zweite Stromversorgungsteilleitung durch ein Durchgangsloch an der Überlappungsposition gekoppelt sind.
  • Optional umfasst mindestens ein Teil der zweiten Stromversorgungsteilleitung einen Stromversorgungs-Geradeabschnitt und einen Stromversorgungs-Biegeabschnitt, wobei sich mindestens ein Teil des Stromversorgungs-Geradeabschnitts entlang der zweiten Richtung erstreckt, und ein Winkel zwischen dem Stromversorgungs-Biegeabschnitt und dem Stromversorgungs-Geradeabschnitt besteht.
  • Optional erfüllt der Winkel a: 90°<a< 180°.
  • Optional umfasst das Subpixel ferner einen zweiten leitenden Verbindungsabschnitt, wobei sich zumindest ein Teil des zweiten leitenden Verbindungsabschnitts entlang der zweiten Richtung erstreckt; ein erstes Ende des zweiten leitenden Verbindungsabschnitts mit der Gate-Elektrode des Treibertransistors gekoppelt ist, ein zweites Ende des zweiten leitenden Verbindungsabschnitts mit der zweiten Elektrode des Kompensationstransistors gekoppelt ist, eine orthografische Projektion des zweiten Endes auf dem Basissubstrat sich zumindest teilweise mit der orthografischen Projektion des dritten Abstandsbereichs auf dem Basissubstrat überlappt.
  • Optional überlappt die orthografische Projektion des zweiten leitenden Verbindungsabschnitts auf dem Basissubstrat sich nicht mit der orthografischen Projektion der Gate-Leitung auf dem Basissubstrat.
  • Optional umfasst ein Teil der Subpixel ferner einen dritten leitenden Verbindungsabschnitt, wobei sich zumindest ein Teil des dritten leitenden Verbindungsabschnitts entlang der ersten Richtung erstreckt, in einem Subpixel ein erstes Ende des dritten leitenden Verbindungsabschnitts mit der ersten Datenteilleitung gekoppelt ist, ein zweites Ende des dritten leitenden Verbindungsabschnitts mit der ersten Elektrode des Datenschreibtransistors gekoppelt ist.
  • Optional umfasst mindestens ein Teil der ersten Datenteilleitungen einen ersten Geradeabschnitt und einen ersten Biegeabschnitt, wobei der erste Geradeabschnitt sich entlang der zweiten Richtung erstreckt, ein Winkel zwischen dem ersten Biegeabschnitt und dem ersten Geradeabschnitt besteht; mindestens ein Teil der zweiten Datenteilleitungen einen zweiten Geradeabschnitt und einen zweiten Biegeabschnitt umfasst, der zweite Geradeabschnitt sich entlang der zweiten Richtung erstreckt, ein Winkel zwischen dem zweiten Biegeabschnitt und dem zweiten Geradeabschnitt besteht.
  • Optional umfasst das Anzeigesubstrat ferner eine Isolierschicht, die sich zwischen dem dritten leitenden Verbindungsabschnitt und der ersten Datenteilleitung befindet, wobei ein Durchgangsloch auf der Isolierschicht vorgesehen ist, der dritte leitende Verbindungsabschnitt durch das Durchgangsloch mit der ersten Datenteilleitung gekoppelt ist; eine orthografische Projektion des Durchgangslochs auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion des ersten Biegeabschnitts auf dem Basissubstrat überlappt.
  • Optional umfasst das Subpixel ferner ein Anodenmuster und einen vierten leitenden Verbindungsabschnitt, wobei in einem Subpixel die Subpixel-Treiberschaltung über den vierten leitenden Verbindungsabschnitt mit einem entsprechenden Anodenmuster gekoppelt ist; zumindest ein Teil des vierten leitenden Verbindungsabschnitts einen Verlängerungsabschnitt umfasst, der sich entlang der zweiten Richtung erstreckt, und eine orthographische Projektion des Verlängerungsabschnitts auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion des mit dem Verlängerungsabschnitt verbindeten Anodenmusters auf dem Basissubstrat überlappt.
  • Optional umfasst das Subpixel eine Vielzahl von ersten Subpixeln, eine Vielzahl von zweiten Subpixeln und eine Vielzahl von dritten Subpixeln; wobei ein vierter leitender Verbindungsabschnitt in dem ersten Subpixel eine erste Länge in der zweiten Richtung aufweist, ein vierter leitender Verbindungsabschnitt in dem zweiten Subpixel eine zweite Länge in der zweiten Richtung aufweist, ein vierter leitender Verbindungsabschnitt in dem dritten Subpixel eine dritte Länge in der zweiten Richtung aufweist; die erste Länge größer als die zweite Länge ist und die dritte Länge größer als die dritte Länge ist.
  • In einem zweiten Aspekt stellt die vorliegende Offenbarung eine Anzeigevorrichtung bereit, die das Anzeigesubstrat umfasst.
  • Optional umfasst eine Vielzahl von Datenleitungen in dem Anzeigesubstrat eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen, wobei die Vielzahl von Datenleitungen in Vielzahl von Datenleitungsgruppen unterteilt ist, und jede Datenleitungsgruppe eine erste Datenleitung und eine zweite Datenleitung umfasst; die Anzeigevorrichtung ferner einen Treiberchip umfasst, der eine Vielzahl von Datensignalausgangsstiften umfasst; eine Vielzahl von Multiplexern, die Eingänge der Vielzahl von Multiplexern mit der Vielzahl von Datensignalausgangsstiften eins-zu-eins entsprechend gekoppelt sind; die Vielzahl von Multiplexern der Vielzahl von Datenleitungsgruppen eins-zu-eins entspricht, ein erster Ausgang des Multiplexers mit einer ersten Datenleitung in einer entsprechenden Datenleitungsgruppe gekoppelt ist, ein zweiter Ausgang des Multiplexers mit einer zweiten Datenleitung in der entsprechenden Datenleitungsgruppe gekoppelt ist.
  • In einem dritten Aspekt stellt die vorliegende Offenbarung ein Verfahren zum Treiben eines Anzeigesubstrats bereit, wobei das Anzeigesubstrat eine Vielzahl von Subpixeln umfasst; eine Vielzahl von Rücksetzsignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Rücksetzsignalleitungen entlang einer ersten Richtung erstreckt; die Vielzahl von Rücksetzsignalleitungen Rücksetzsignalteilleitungen umfasst, die den jeweiligen Subpixeln entsprechen, und die Rücksetzsignalteilleitung ein erstes Rücksetzmuster und ein zweites Rücksetzmuster umfasst, die miteinander gekoppelt sind, das erste Rücksetzmuster zwischen einem Basissubstrat des Anzeigesubstrats und dem zweiten Rücksetzmuster angeordnet ist; eine Vielzahl von Gate-Leitungen, wobei sich zumindest ein Teil der Vielzahl von Gate-Leitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Lichtemissionssteuersignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Lichtemissionssteuersignalleitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Datenleitungen, wobei sich zumindest ein Teil der Vielzahl von Datenleitungen entlang einer zweiten Richtung erstreckt, die erste Richtung die zweite Richtung schneidet; die Vielzahl von Datenleitungen eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen umfasst, die Vielzahl von Datenleitungen in Vielzahl von Datenleitungsgruppen unterteilt ist, jede Datenleitungsgruppe eine erste Datenleitung und eine zweite Datenleitung umfasst; eine Stromversorgungssignalleitungsstruktur, wobei sich zumindest ein Teil der Stromversorgungssignalleitungsstruktur entlang der zweiten Richtung erstreckt; eine Initialisierungssignalleitungsstruktur, wobei sich mindestens ein Teil der Initialisierungssignalleitungsstruktur entlang der zweiten Richtung erstreckt; das Verfahren zum Treiben umfasst: die Vielzahl von Gate-Leitungen reihenweise abgetastet wird; beim Abtasten der N-ten Gate-Leitung ein Datensignal in eine erste Datenleitung der Vielzahl von Datenleitungen geschrieben wird, und beim Abtasten der (N+1)-ten Gate-Leitung ein Datensignal in eine zweite Datenleitung der Vielzahl von Datenleitungen geschrieben wird, wobei ein Zeitraum zum Abtasten der N-ten Gate-Leitung sich zumindest teilweise mit einem Zeitraum zum Abtasten der (N+1)-ten Gate-Leitung überlappt und N eine gerade oder ungerade Zahl ist.
  • Figurenliste
  • Die hier beschriebenen Zeichnungen dienen dem weiteren Verständnis der vorliegenden Offenbarung und sind ein Teil der vorliegenden Offenbarung. Die beispielhaften Ausführungsformen der vorliegenden Offenbarung dienen der Erläuterung der vorliegenden Offenbarung und stellen keine unzulässige Einschränkung der vorliegenden Offenbarung dar.
    • 1 ist ein Schaltplan einer Subpixel-Treiberschaltung, die durch eine Ausführungsform der vorliegenden Offenbarung bereitgestellt wird;
    • 2 ist ein Arbeitstaktdiagramm einer Subpixel-Treiberschaltung, die durch eine Ausführungsform der Offenbarung bereitgestellt wird;
    • 3 ist ein schematisches Diagramm einer ersten Struktur einer Subpixel-Treiberschaltung, die durch eine Ausführungsform der Offenbarung bereitgestellt wird;
    • 4 ist ein schematisches Diagramm der aktiven Schicht und der ersten Gate-Metallschicht in 3;
    • 5 ist ein schematisches Diagramm der ersten Source-Drain-Metallschicht und der zweiten Source-Drain-Metallschicht in 3;
    • 6 ist ein schematisches Diagramm der zweiten Source-Drain-Metallschicht in 3;
    • 7 ist ein schematisches Diagramm einer zweiten Struktur einer Subpixel-Treiberschaltung, die durch eine Ausführungsform der Offenbarung bereitgestellt wird;
    • 8 ist ein schematisches Diagramm eines Layouts einer Vielzahl von Subpixel-Treiberschaltungen, die durch eine Ausführungsform der vorliegenden Offenbarung bereitgestellt werden;
    • 9 ist eine vergrößerte schematische Darstellung von Teil A in 8;
    • 10 ist ein vergrößertes schematisches Diagramm von Teil B in 8;
    • 11 ist eine schematische Darstellung der aktiven Schicht in 8;
    • 12 ist ein schematisches Diagramm der ersten Gate-Metallschicht in 8;
    • 13 ist ein schematisches Diagramm der zweiten Gate-Metallschicht in 8;
    • 14 ist ein schematisches Diagramm der ersten Source-Drain-Metallschicht in 8;
    • 15 ist ein schematisches Diagramm der zweiten Source-Drain-Metallschicht in 8;
    • 16 ist ein schematisches Diagramm der ersten Gate-Metallschicht und der ersten Source-Drain-Metallschicht in 8;
    • 17 ist ein schematisches Diagramm der zweiten Gate-Metallschicht und der ersten Source-Drain-Metallschicht in 8;
    • 18 ist ein schematisches Diagramm der ersten Source-Drain-Metallschicht und der zweiten Source-Drain-Metallschicht in 8;
    • 19 ist eine schematische Darstellung einer zweiten Source-Drain-Metallschicht und einer Anodenschicht, die durch eine Ausführungsform der vorliegenden Offenbarung bereitgestellt werden.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Zur weiteren Veranschaulichung eines Anzeigesubstrats, eines Verfahrens zum Treiben eines Anzeigesubstrats und einer Anzeigevorrichtung, die durch die Ausführungsformen der vorliegenden Offenbarung bereitgestellt werden, wird im Folgenden eine detaillierte Beschreibung unter Bezugnahme auf die beigefügtenZeichnungen gegeben.
  • In einem großformatigen Anzeigebildschirm ist die Länge der Signalleitung innerhalb des Anzeigebildschirms lang, was leicht dazu führt, dass die Signalleitung bei der Übertragung von Signalen einen Verzögerungseffekt hat, der die Arbeitsleistung des Anzeigebildschirms beeinträchtigt.
  • Unter Bezugnahme auf 3, 7 und 8, stellt eine Ausführungsform der vorliegenden Offenbarung ein Anzeigesubstrat bereit, das umfasst: eine Vielzahl von Subpixeln, eine Vielzahl von Rücksetzsignalleitungen, eine Vielzahl von Gate-Leitungen, eine Vielzahl von Lichtemissionssteuersignalleitungen, eine Stromversorgungssignalleitungsstruktur 91 und eine Initialisierungssignalleitungsstruktur 94.
  • Mindestens ein Teil der Rücksetzsignalleitungen erstreckt sich entlang einer ersten Richtung; die Vielzahl von Rücksetzsignalleitungen umfasst eine Rücksetzsignalteilleitung 95, die jedem der Subpixel entspricht, und die Rücksetzsignalteilleitung 95 umfasst ein erstes Rücksetzmuster 951 und ein zweites Rücksetzmuster 952, die miteinander gekoppelt sind, wobei das erste Rücksetzmuster 951 zwischen einem Basissubstrat des Anzeigesubstrats und dem zweiten Rücksetzmuster 952 angeordnet ist; zumindest ein Teil der Gate-Leitungen sich entlang der ersten Richtung erstreckt; zumindest ein Teil der Lichtemissionssteuersignalleitungen sich entlang der ersten Richtung erstreckt; eine Vielzahl von Datenleitungen, wobei zumindest ein Teil der Datenleitungen sich entlang einer zweiten Richtung erstreckt und die erste Richtung die zweite Richtung schneidet; zumindest ein Teil der Stromversorgungssignalleitungsstruktur 91 sich entlang der zweiten Richtung erstreckt; zumindest ein Teil der Initialisierungssignalleitungsstruktur 94 sich entlang der zweiten Richtung erstreckt.
  • Beispielhaft umfasst die erste Richtung eine horizontale Richtung, und die zweite Richtung umfasst eine vertikale Richtung.
  • Die Vielzahl von Subpixeln ist in einem Array angeordnet, die Vielzahl von Subpixeln kann in eine Vielzahl von Reihen von Subpixeln unterteilt werden, die Vielzahl von Reihen von Subpixeln ist entlang der zweiten Richtung angeordnet, und jede Reihe von Subpixeln umfasst eine Vielzahl von Subpixeln, die entlang der ersten Richtung angeordnet ist. Die Vielzahl von Subpixeln kann in eine Vielzahl von Spalten von Subpixeln unterteilt werden, wobei die Vielzahl von Spalten von Subpixeln entlang der ersten Richtung angeordnet ist und jede Spalte von Subpixeln eine Vielzahl von Subpixeln umfasst, die entlang der zweiten Richtung angeordnet ist.
  • Das Subpixel umfasst eine Subpixel-Treiberschaltung, und die Vielzahl von Subpixel-Treiberschaltungen der Vielzahl von Subpixeln ist in einem Array auf dem Anzeigesubstrat angeordnet.
  • Beispielhaft ist die Vielzahl von Rücksetzsignalleitungen entlang der zweiten Richtung angeordnet, die Vielzahl von Rücksetzsignalleitungen entspricht einer Vielzahl von Reihen von Subpixeln in einer Eins-zu-Eins-Weise, und jede Rücksetzsignalleitung umfasst eine Vielzahl von Rücksetzsignalteilleitungen 95, so dass die Vielzahl von Rücksetzsignalteilleitungen 95 jedem Subpixel in einer entsprechenden Reihe von Subpixeln in einer Eins-zu-Eins-Weise entsprechen, und die Vielzahl von Rücksetzsignalteilleitungen 95 sind in Folge gekoppelt.
  • Beispielhaft umfasst die Rücksetzsignalteilleitung 95 ein erstes Rücksetzmuster 951 und ein zweites Rücksetzmuster 952, wobei das erste Rücksetzmuster 951 zwischen dem Basissubstrat und dem zweiten Rücksetzmuster 952 angeordnet ist. Die orthografische Projektion des ersten Rücksetzmusters 951 auf dem Basissubstrat und die orthografische Projektion des zweiten Rücksetzmusters 952 auf dem Basissubstrat bilden einen Überlappungsbereich, und das erste Rücksetzmuster 951 ist mit dem zweiten Rücksetzmuster 952 über ein achtzehntes Durchgangsloch 818 gekoppelt, das in dem Überlappungsbereich angeordnet ist. Das achtzehnte Durchgangsloch 818 durchdringt die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht.
  • Beispielhaft erstreckt sich zumindest ein Teil des ersten Rücksetzmusters 951 entlang der ersten Richtung, und die ersten Rücksetzmuster 951, die sich in derselben Reihe entlang der ersten Richtung befinden, sind sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Beispielhaft erstreckt sich zumindest ein Teil des zweiten Rücksetzmusters 952 entlang der ersten Richtung, und die zweiten Rücksetzmuster 952, die sich in der gleichen Reihe entlang der ersten Richtung befinden, sind sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Das Anzeigesubstrat umfasst beispielsweise eine aktive Schicht, eine erste Gate-Isolierschicht, eine erste Gate-Metallschicht, eine zweite Gate-Isolierschicht und eine zweite Gate-Metallschicht, eine Zwischenschicht-Isolierschicht, eine erste Source-Drain-Metallschicht, eine erste Planarisierungsschicht, eine zweite Source-Drain-Metallschicht, eine zweite Planarisierungsschicht, eine Anodenschicht, eine organische lichtemittierende Funktionsschicht und eine Kathodenschicht, die nacheinander in einer von dem Basissubstrat abgewandeten Richtung gestapelt sind.
  • Das erste Rücksetzmuster 951 wird beispielsweise mit der ersten Gate-Metallschicht gebildet.
  • Das zweite Rücksetzmuster 952 ist beispielsweise mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft ist die Vielzahl von Gate-Leitungen entlang der zweiten Richtung angeordnet, die Vielzahl von Gate-Leitungen entspricht der Vielzahl von Reihen von Subpixeln in einer Eins-zu-Eins-Weise, und jede Gate-Leitung umfasst eine Vielzahl von Gate-Teilleitungen 92, und die Vielzahl von Gate-Teilleitungen 92 entspricht jedem Subpixel in der entsprechenden Reihe von Subpixeln in einer Eins-zu-Eins-Weise, und die Vielzahl von Gate-Teilleitungen 92 ist sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Beispielhaft ist die Vielzahl von Gate-Leitungen mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft ist die Vielzahl von Lichtemissionssteuersignalleitungen entlang der zweiten Richtung angeordnet, die Vielzahl von Lichtemissionssteuersignalleitungen entspricht einer Vielzahl von Reihen von Subpixeln in einer eins-zu-eins Weise, und jede Lichtemissionssteuersignalleitung umfasst eine Vielzahl von Lichtemissionssteuersignalteilleitungen 93, die Vielzahl von Lichtemissionssteuersignalteilleitungen 93 entspricht jedem Subpixel in der entsprechenden Reihe von Subpixeln in einer eins-zu-eins Weise, und die Vielzahl von Lichtemissionssteuersignalteilleitungen 93 ist sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Beispielhaft ist die Vielzahl der Lichtemissionssteuersignalleitungen mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft ist die Stromversorgungssignalleitungsstruktur 91 in einer Gitterform ausgebildet.
  • Beispielhaft ist die Initialisierungssignalleitungsstruktur 94 in einer Gitterform ausgebildet.
  • Gemäß der spezifischen Struktur des obigen Anzeigesubstrats umfasst die Rücksetzsignalleitung in dem Anzeigesubstrat, das durch die Ausführungsform der vorliegenden Offenbarung bereitgestellt wird, die Rücksetzsignalteilleitung 95, die den jeweiligen Subpixeln entsprechen, und jede der Rücksetzsignalteilleitungen 95 umfasst ein erstes Rücksetzmuster 951 und ein zweites Rücksetzmuster 952, die miteinander gekoppelt sind, so dass die Rücksetzsignalleitung immer noch einen niedrigeren Widerstand haben kann, selbst wenn die Rücksetzsignalleitung eine größere Länge hat, wodurch die Verzögerungsfunktion der Rücksetzsignalleitung während der Übertragung des Rücksetzsignals verbessert und die Stabilität des Anzeigesubstrats verbessert wird.
  • Wie in 1, 3, 7 und 14 gezeigt, umfasst in einigen Ausführungsformen das Subpixel eine Subpixel-Treiberschaltung, und die Vielzahl von Subpixel-Treiberschaltungen der Vielzahl von Subpixel ist in einem Array auf dem Anzeigesubstrat angeordnet.
  • Die Vielzahl von Subpixel-Treiberschaltungen bildet eine Vielzahl von Wiederholungseinheiten 40, die in einem Array angeordnet sind.
  • Die Subpixel-Treiberschaltung umfasst einen Treibertransistor (z.B. einen dritten Transistor T3), einen Kompensationstransistor (z.B. einen ersten Transistor T1), einen Datenschreibtransistor (z.B. einen vierten Transistor T4), und einen Speicherkondensator Cst.
  • Die erste Elektrode des Treibertransistors ist mit der zweiten Elektrode des Datenschreibtransistors gekoppelt, die zweite Elektrode des Treibertransistors ist mit der ersten Elektrode des Kompensationstransistors gekoppelt, und die Gate-Elektrode des Treibertransistors ist mit der zweiten Elektrode des Kompensationstransistors gekoppelt; die Gate-Elektrode des Treibertransistors ist als die erste Elektrodenplatte des Speicherkondensators Cst gemultiplext; der Treibertransistor umfasst einen Kanalbereich.
  • Der Kompensationstransistor hat eine Doppel-Gate-Struktur, und der Kompensationstransistor umfasst ein aktives Kompensationsmuster.
  • Insbesondere umfasst das Subpixel eine Subpixel-Treiberschaltung, und die Vielzahl von Subpixel-Treiberschaltungen der Vielzahl von Subpixel ist in einem Array auf dem Anzeigesubstrat angeordnet. Die Vielzahl von Subpixel-Treiberschaltungen kann in eine Vielzahl von Reihen von Subpixel-Treiberschaltungen unterteilt werden, die Vielzahl von Reihen von Subpixel-Treiberschaltungen sind entlang der zweiten Richtung angeordnet, und jede Reihe von Subpixel-Treiberschaltungen umfasst eine Vielzahl von Subpixel-Treiberschaltungen, die entlang der ersten Richtung angeordnet sind. Die Vielzahl von Subpixel-Treiberschaltungen kann in eine Vielzahl von Spalten von Subpixel-Treiberschaltungen unterteilt werden, und die Vielzahl von Spalten von Subpixel-Treiberschaltungen ist entlang der ersten Richtung angeordnet, und jede Spalte von Subpixel-Treiberschaltungen umfasst eine Vielzahl von Subpixel-Treiberschaltungen, die entlang der zweiten Richtung angeordnet ist.
  • Beispielhaft bildet die Vielzahl von Subpixel-Treiberschaltungen eine Vielzahl von Wiederholungseinheiten 40, die in einem Array angeordnet sind, und jede Wiederholungseinheit 40 umfasst eine Vielzahl von Subpixel-Treiberschaltungen, die in einem Array angeordnet sind.
  • Beispielhaft kann die Vielzahl von Wiederholungseinheiten 40 in eine Vielzahl von Reihen von Wiederholungseinheiten 40 unterteilt werden, die Vielzahl von Reihen von Wiederholungseinheiten 40 ist entlang der zweiten Richtung angeordnet, und jede Reihe der Wiederholungseinheiten 40 umfasst eine Vielzahl von Wiederholungseinheiten 40, die entlang der ersten Richtung angeordnet ist. Die Vielzahl von Wiederholungseinheiten 40 kann in eine Vielzahl von Spalten von Wiederholungseinheiten 40 unterteilt werden, die Vielzahl von Spalten von Wiederholungseinheiten 40 ist entlang der ersten Richtung angeordnet, und jede Spalte der Wiederholungseinheiten 40 umfasst eine Vielzahl von Wiederholungseinheiten 40, die entlang der zweiten Richtung angeordnet sind.
  • Beispielhaft umfasst jede Wiederholungseinheit 40 12 Subpixel-Treiberschaltungen, und die 12 Subpixel-Treiberschaltungen sind in zwei Reihen und sechs Spalten angeordnet.
  • Die Subpixel-Treiberschaltung umfasst beispielsweise 7T1C, d.h. sieben Transistoren und einen Kondensator.
  • Die Subpixel-Treiberschaltung umfasst beispielsweise einen Treibertransistor, einen Kompensationstransistor, einen Datenschreibtransistor und einen Speicherkondensator Cst.
  • Beispielhaft, wie in 11 gezeigt, umfasst der Treibertransistor ein aktives Treibermuster 306, wobei die orthografische Projektion der Gate-Elektrode des Treibertransistors auf dem Basissubstrat und die orthografische Projektion des aktiven Treibermusters 306 auf dem Basissubstrat einen Überlappungsbereich bilden, und der Überlappungsbereich der Kanalbereich des Treibertransistors ist.
  • Wie in 1, 3, 5, 7 und 15 gezeigt, umfasst in einigen Ausführungsformen die Vielzahl von Datenleitungen eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen, und die Vielzahl von ersten Datenleitungen umfasst erste Datenteilleitungen 981, die den jeweiligen Subpixeln entsprechen, und die Vielzahl von zweiten Datenleitungen umfasst zweite Datenteilleitungen 982, die den jeweiligen Subpixeln entsprechen. In jedem der Subpixel ist die erste Elektrode des Datenschreibtransistors mit der ersten Datenteilleitung 981 oder der zweiten Datenteilleitung 982 gekoppelt.
  • Beispielhaft ist die Vielzahl von Datenleitungen entlang der ersten Richtung angeordnet, die Vielzahl von Datenleitungen umfasst eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen, und die Vielzahl von ersten Datenleitungen und die Vielzahl von zweiten Datenleitungen können in eine Vielzahl von Datenleitungsgruppen unterteilt werden, und jede Datenleitungsgruppe umfasst eine erste Datenleitung und eine zweite Datenleitung, und jede Datenleitung kann nur zu einer Datenleitungsgruppe gehören.
  • Beispielhaft ist die Vielzahl von Datenleitungsgruppen entlang der ersten Richtung angeordnet, die Vielzahl von Datenleitungsgruppen entspricht der Vielzahl von Spalten von Subpixeln in einer Eins-zu-Eins-Weise, die erste Datenleitung umfasst eine Vielzahl von ersten Datenteilleitungen 981, und die Vielzahl von ersten Datenteilleitungen 981 entsprechen jedem Subpixel in einer entsprechenden Spalte von Subpixeln in einer Eins-zu-Eins-Weise, und die Vielzahl von ersten Datenteilleitungen 981 ist sequentiell gekoppelt, um eine integrale Struktur zu bilden; die zweite Datenleitung umfasst eine Vielzahl von zweiten Datenteilleitungen 982, die Vielzahl von zweiten Datenteilleitungen 982 entspricht jedem Subpixel in einer entsprechenden Spalte von Subpixeln, und die Vielzahl von zweiten Datenteilleitungen 982 ist sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Beispielhaft sind in einem Subpixel die entsprechende erste Datenteilleitung 981 und die entsprechende zweite Datenteilleitung 982 entlang der ersten Richtung einander gegenüberliegend angeordnet.
  • Beispielhaft ist die Vielzahl der Datenleitungen in derselben Schicht der zweiten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft ist in einer Spalte von Subpixeln die erste Elektrode des Datenschreibtransistors in einem ungeradzahligen Subpixel mit der ersten Datenteilleitung 981 gekoppelt, und die erste Elektrode des Datenschreibtransistors in einem geradzahligen Subpixel ist mit der zweiten Datenteilleitung 982 gekoppelt.
  • Beispielhaft ist in einer Spalte von Subpixeln die erste Elektrode des Datenschreibtransistors in einem geradzahligen Subpixel mit der ersten Datenteilleitung 981 gekoppelt, und die erste Elektrode des Datenschreibtransistors in einem ungeradzahligen Subpixel ist mit der zweiten Datenteilleitung 982 gekoppelt.
  • Beispielhaft ist in einer ungeradzahligen Spalte von Subpixeln die erste Elektrode des Datenschreibtransistors in einem ungeradzahligen Subpixel mit der ersten Datenteilleitung 981 gekoppelt, und die erste Elektrode des Datenschreibtransistors in einem geradzahligen Subpixel mit der zweiten Datenteilleitung 982 gekoppelt; in einer geradzahligen Spalte von Subpixeln ist die erste Elektrode des Datenschreibtransistors in einem geradzahligen Subpixel mit der ersten Datenteilleitung 981 gekoppelt, die erste Elektrode des Datenschreibtransistors in einem ungeradzahligen Subpixel ist mit der zweiten Datenteilleitung 982 gekoppelt.
  • Beispielhaft ist in einer geradzahligen Spalte von Subpixeln die erste Elektrode des Datenschreibtransistors in einem ungeradzahligen Subpixel mit der ersten Datenteilleitung 981 gekoppelt, und die erste Elektrode des Datenschreibtransistors in einem geradzahligen Subpixel ist mit der zweiten Datenteilleitung 982 gekoppelt; in der ungeradzahligen Spalte von Subpixeln ist die erste Elektrode des Datenschreibtransistors in dem geradzahligen Subpixel mit der ersten Datenteilleitung 981 gekoppelt, die erste Elektrode des Datenschreibtransistors in einem ungeradzahligen Subpixel ist mit der zweiten Datenteilleitung 982 gekoppelt.
  • In dem Anzeigesubstrat, das durch die obige Ausführungsform bereitgestellt wird, entspricht jedes Subpixel der ersten Datenteilleitung 981 und der zweiten Datenteilleitung 982, und in derselben Spalte von Subpixeln sind die Datenschreibtransistoren in benachbarten Subpixeln mit verschiedenen Datenleitungen gekoppelt, so dass in derselben Spalte von Subpixeln benachbarte Subpixel mit Datensignalen von verschiedenen Datenteilleitungen versorgt werden, wodurch sichergestellt wird, dass jedes Subpixel ausreichend Datensignal-Schreibzeit hat, und das Problem gelöst wird, dass die Datensignal-Schreibzeit jeder Reihe von Subpixeln während der Hochfrequenzanzeige des Anzeigesubstrats nicht ausreichend ist.
  • Wie in 3, 7, 8, 14, 15, und 18 gezeigt, umfasst die Initialisierungssignalleitungsstruktur 94 in einigen Ausführungsformen eine Vielzahl von ersten Initialisierungssignalleitungen und eine Vielzahl von Kompensationsinitialisierungssignalleitungen 942. Mindestens ein Teil der ersten Initialisierungssignalleitungen erstreckt sich entlang der ersten Richtung, mindestens ein Teil der Kompensationsinitialisierungssignalleitungen 942 erstreckt sich entlang der zweiten Richtung, und mindestens eine der Kompensationsinitialisierungssignalleitungen 942 ist mit mindestens einer der Vielzahl der ersten Initialisierungssignalleitungen gekoppelt.
  • Beispielhaft ist die Vielzahl von ersten Initialisierungssignalleitungen entlang der zweiten Richtung angeordnet, und die Vielzahl von ersten Initialisierungssignalleitungen entspricht der Vielzahl von Reihen von Subpixeln in einer eins-zu-eins Weise, und jede erste Initialisierungssignalleitung umfasst eine Vielzahl von Initialisierungssignalteilleitungen 941, und die Vielzahl von Initialisierungssignalteilleitungen 941 entspricht jedem Subpixel in der entsprechenden Reihe von Subpixeln in einer eins-zu-eins Weise, und die Vielzahl von Initialisierungssignalteilleitungen 941 ist sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Beispielhaft ist die Vielzahl der ersten Initialisierungssignalleitungen mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft ist die Vielzahl von Kompensationsinitialisierungssignalleitungen 942 entlang der ersten Richtung angeordnet, die Vielzahl von Kompensationsinitialisierungssignalleitungen 942 entspricht einer Vielzahl von Spalten von der Wiederholungseinheiten 40 in einer eins-zu-eins Weise, und die Kompensationsinitialisierungssignalleitungen 942 sind mit der Initialisierungssignalteilleitungen 941 gekoppelt, die in einer entsprechenden Spalte von der Wiederholungseinheiten 40 enthalten sind.
  • Beispielhaft ist die Kompensationsinitialisierungssignalleitung 942 an einer Seite der entsprechenden Spalte von Wiederholungseinheiten 40 angeordnet.
  • Beispielhaft ist die Kompensationsinitialisierungssignalleitung 942 innerhalb der entsprechenden Spalte von Wiederholungseinheiten 40 angeordnet.
  • Beispielhaft ist die Vielzahl der Kompensationsinitialisierungssignalleitungen 942 mit der zweiten Source-Drain-Metallschicht ausgebildet.
  • In der vorstehenden Ausführungsform ist die Initialisierungssignalleitungsstruktur 94 so konfiguriert, dass sie umfasst: eine Vielzahl von ersten Initialisierungssignalleitungen und eine Vielzahl von Kompensationsinitialisierungssignalleitungen 942, so dass der Gesamtwiderstand der Initialisierungssignalleitungsstruktur 94 reduziert wird, wodurch der Widerstand der Initialisierungssignalleitungsstruktur 94 effektiv reduziert wird und der auf der Initialisierungssignalleitungsstruktur 94 erzeugte IR-Abfall verbessert wird.
  • Wie in 18 gezeigt, ist in einigen Ausführungsformen jede der Kompensationsinitialisierungssignalleitungen 942 jeweils mit der Vielzahl der ersten Initialisierungssignalleitungen gekoppelt.
  • Durch das obige Anordnungsverfahren wird der Widerstand der Initialisierungssignalleitungsstruktur 94 weiter verringert und der auf der Initialisierungssignalleitungsstruktur 94 erzeugte IR-Abfall verbessert.
  • Wie in 1, 3, 7, 8 und 11 gezeigt, umfasst der Treibertransistor in einigen Ausführungsformen ein aktives Treibermuster 306.
  • In der Wiederholungseinheiten 40, die in der ersten Richtung benachbart sind, gibt es einen ersten Abstandsbereich zwischen den aktiven Treibermustern 306 von zwei benachbarten Treibertransistoren; in einer der Wiederholungseinheiten 40 gibt es einen zweiten Abstandsbereich zwischen den aktiven Treibermustern 306 der zwei entlang der ersten Richtung benachbarten Treibertransistoren, und die Breite L1 des ersten Abstandsbereichs in der ersten Richtung ist größer als die Breite L2 des zweiten Abstandsbereichs.
  • Insbesondere umfasst das aktive Treibermuster 306 einen Halbleiterabschnitt und einen Leiterabschnitt. Die orthografische Projektion des Halbleiterabschnitts auf dem Basissubstrat überlappt die orthografische Projektion der Gate-Elektrode des Treibertransistors auf dem Basissubstrat. Der Leiterabschnitt wird verwendet, um die erste Elektrode und die zweite Elektrode des Treibertransistors zu bilden, wobei sich zumindest ein Teil der ersten Elektrode in der zweiten Richtung und zumindest ein Teil der zweiten Elektrode in der ersten Richtung erstreckt.
  • In entlang der ersten Richtung benachbarten Wiederholungseinheiten 40, in zwei entlang der ersten Richtung nahe beieinander liegenden Treibertransistoren, bezieht sich der erste Abstandsbereich beispielhaft auf einen Bereich, der zwischen einer ersten Elektrode eines Treibertransistors und einer zweiten Elektrode eines anderen Treibertransistors gebildet wird.
  • In einer Wiederholungseinheit 40, in zwei entlang der ersten Richtung nahe beieinander liegenden Treibertransistoren, bezieht sich der zweite Abstandsbereich beispielhaft auf einen Bereich, der zwischen der ersten Elektrode eines Treibertransistors und der zweiten Elektrode des anderen Treibertransistors gebildet wird.
  • Wie in 8 gezeigt, überlappt in einigen Ausführungsformen die orthographische Projektion der Kompensationsinitialisierungssignalleitung 942 auf dem Basissubstrat sich zumindest teilweise mit der orthographischen Projektion des ersten Abstandsbereichs auf dem Basissubstrat.
  • Das obige Anordnungsverfahren reduziert effektiv den Überlappungsbereich zwischen der Kompensationsinitialisierungssignalleitung 942 und der aktiven Schicht in dem Anzeigesubstrat, reduziert die parasitäre Kapazität in dem Anzeigesubstrat und verbessert die Stabilität des Anzeigesubstrats.
  • Wie in 11 gezeigt, umfasst das aktive Kompensationsmuster in einigen Ausführungsformen: einen ersten Leiterabschnitt, wobei der erste Leiterabschnitt als die zweite Elektrode des Kompensationstransistors (d.h. die zweite Elektrode D 1 des ersten Transistors T1) dient, und sich zumindest ein Teil des ersten Leiterabschnitts entlang der zweiten Richtung zum Kanalbereich des Treibertransistors erstreckt.
  • Beispielhaft ist der Kompensationstransistor ein Doppelgatetransistor, der Kompensationstransistor umfasst ein aktives Kompensationsmuster, und das aktive Kompensationsmuster umfasst: zwei erste Halbleiterabschnitte 301; einen zweiten Leiterabschnitt 303, der jeweils mit den zwei ersten Halbleiterabschnitten 301 gekoppelt ist; einen ersten Leiterabschnitt, der mit einem ersten Halbleiterabschnitt 301 gekoppelt ist, und einen vierten Leiterabschnitt, der mit dem anderen ersten Halbleiterabschnitt 301 gekoppelt ist.
  • Die orthografische Projektion der zwei ersten Halbleiterabschnitte 301 auf dem Basissubstrat überlappt die orthografische Projektion der Gate-Elektrode des Kompensationstransistors auf dem Basissubstrat. Der vierte Leiterabschnitt dient als erste Elektrode des Kompensationstransistors, und der erste Leiterabschnitt dient als zweite Elektrode des Kompensationstransistors.
  • Beispielhaft überlappt die orthografische Projektion des ersten Leiterabschnitts auf dem Basissubstrat zumindest teilweise die orthografische Projektion auf dem Basissubstrat einer Gate-Teilleitung 92, die einem Subpixel entspricht, zu dem der erste Leiterabschnitt gehört.
  • Durch die obige Anordnung erstreckt sich zumindest ein Teil des ersten Leiterabschnitts in den Kanalbereich des Treibertransistors entlang der zweiten Richtung, so dass der Abstand zwischen dem ersten Leiterabschnitt und der Gate-Elektrode des Treibertransistors verkürzt wird und wenn der erste Leiterabschnitt mit der Gate-Elektrode des Treibertransistors gekoppelt ist, der zweite leitende Verbindungsabschnitt 62 zum Koppeln des ersten Leiterabschnitts und der Gate-Elektrode des Treibertransistors nicht in einem Kurzschluss mit der Gate-Leitung steht.
  • Wie in 12 gezeigt, umfasst die Gate-Elektrode des Treibertransistors in einigen Ausführungsformen einen Gate-Hauptkörper 203gl und einen Gate-Vorsprung. Die orthografische Projektion des Gate-Vorsprungs auf dem Basissubstrat des Anzeigesubstrats überlappt zumindest teilweise die orthografische Projektion der zweiten Elektrodenplatte Cst2 des Speicherkondensators Cst auf dem Basissubstrat.
  • Beispielhaft sind der Gate-Hauptkörper 203g1 und der Gate-Vorsprung als eine integrale Struktur ausgebildet.
  • Beispielhaft befindet sich die orthographische Projektion des Gate-Vorsprungs auf dem Basissubstrat des Anzeigesubstrats innerhalb der orthographischen Projektion der zweiten Elektrodenplatte des Speicherkondensators Cst auf dem Basissubstrat.
  • Beispielhaft überlappt die orthografische Projektion des Gate-Hauptkörpers 203g1 auf dem Basissubstrat des Anzeigesubstrats zumindest teilweise die orthografische Projektion der zweiten Elektrodenplatte des Speicherkondensators Cst auf dem Basissubstrat.
  • Durch die obige Anordnung wird die Überlappungsfläche zwischen der Gate-Elektrode des Treibertransistors und der zweiten Elektrodenplatte des Speicherkondensators Cst effektiv vergrößert, so dass die Kapazität des Speicherkondensators Cst effektiv erhöht wird, wenn die Gate-Elektrode des Treibertransistors als erste Elektrodenplatte des Speicherkondensators Cst gemultiplext wird.
  • In einigen Ausführungsformen umfasst der Gate-Vorsprung einen ersten Gate-Vorsprung 203g2 und einen zweiten Gate-Vorsprung 203g3, und der erste Gate-Vorsprung 203g2 und der zweite Gate-Vorsprung 203g3 sind symmetrisch angeordnet.
  • Beispielhaft sind der erste Gate-Vorsprung 203g2 und der zweite Gate-Vorsprung 203g3 symmetrisch in Bezug auf die Mittellinie 23 des Gate-Hauptkörpers 203g1.
  • Das obige Anordnungsverfahren vergrößert außerdem die Überlappungsfläche zwischen der Gate-Elektrode des Treibertransistors und der zweiten Elektrodenplatte des Speicherkondensators Cst.
  • Wie in 12, 14 und 16 gezeigt, umfasst die Vielzahl von Gate-Leitungen in einigen Ausführungsformen Gate-Teilleitungen 92, die jedem Subpixel entsprechen; in einem Subpixel die Gate-Elektrode des Kompensationstransistors (die Gate-Elektrode 201g des ersten Transistors T1) mit der Gate-Elektrode des Datenschreibtransistors in einem benachbarten Subpixel (d.h. die Gate-Elektrode 204g des vierten Transistors T4) gekoppelt ist, und die orthographische Projektion der Gate-Elektrode des Kompensationstransistors auf dem Basissubstrat des Anzeigesubstrats sich mit der orthographischen Projektion der entsprechenden Gate-Teilleitung 92 auf dem Basissubstrat überlappt, wobei an der Überlappungsposition die Gate-Elektrode des Kompensationstransistors mit der entsprechenden Gate-Teilleitung 92 durch ein Durchgangsloch gekoppelt ist.
  • Beispielhaft ist die Vielzahl von Gate-Leitungen entlang der zweiten Richtung angeordnet, die Vielzahl von Gate-Leitungen entspricht der Vielzahl von Reihen von Subpixeln, und jede Gate-Leitung umfasst eine Vielzahl von Gate-Teilleitungen 92, und die Vielzahl von Gate-Teilleitungen 92 entspricht Subpixeln in der entsprechenden Reihe von Subpixeln in einer eins-zu-eins Weise, und die Vielzahl von Gate-Teilleitungen 92 ist sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Beispielhaft ist die Vielzahl von Gate-Leitungen mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Beispielsweise sind die Gate-Elektrode des Kompensationstransistors in einem Subpixel und die Gate-Elektrode des Datenschreibtransistors im benachbarten Subpixel als eine integrale Struktur ausgebildet.
  • Die Gate-Elektrode des Kompensationstransistors ist beispielsweise mit der ersten Gate-Metallschicht ausgebildet.
  • Beispielhaft überlappt die orthografische Projektion der Gate-Elektrode des Kompensationstransistors auf dem Basissubstrat des Anzeigesubstrats mit der orthografischen Projektion der entsprechenden Gate-Teilleitung 92 auf dem Basissubstrat, an der Überlappungsposition ist die Gate-Elektrode des Kompensationstransistors mit der entsprechenden Gate-Teilleitung 92 durch ein siebtes Durchgangsloch 807 gekoppelt, und das siebte Durchgangsloch 807 durchdringt die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht.
  • Die obige Anordnung ist vorteilhaft, um den Widerstand der Gate-Leitung zu verringern und die Stabilität des Anzeigesubstrats zu verbessern.
  • Wie in 8, 11 und 14 gezeigt, in einigen Ausführungsformen überschneidet sich die orthographische Projektion der Gate-Teilleitung 92 auf dem Basissubstrat des Anzeigesubstrats zumindest teilweise mit der orthographischen Projektion der zweiten Elektrode des Kompensationstransistors (d.h. der zweiten Elektrode D1 des ersten Transistors T1) auf dem Basissubstrat.
  • Das obige Anordnungsverfahren verkürzt den Abstand zwischen der zweiten Elektrode des Kompensationstransistors und der Gate-Elektrode des Treibertransistors, so dass der zweite leitende Verbindungsabschnitt 62 zum Koppeln der zweiten Elektrode des Kompensationstransistors und der Gate-Elektrode des Treibertransistors nicht im Kurzschluss mit der Gate-Leitung steht, wenn die zweite Elektrode des Kompensationstransistors mit der Gate-Elektrode des Treibertransistors gekoppelt ist.
  • Wie in 13 gezeigt, umfasst die zweite Elektrodenplatte des Speicherkondensators Cst in einigen Ausführungsformen einen Platten-Hauptkörper Cst21 und zwei Platten-Vorsprüngen Cst22, und der Platten-Hauptkörper Cst21 ist mit einer Öffnung 51 versehen, ein dritter Abstandsbereich 50 ist zwischen den zwei Platten-Vorsprüngen Cst22 ausgebildet.
  • Beispielhaft ist die zweite Elektrodenplatte des Speicherkondensators Cst mit der zweiten Gate-Metallschicht ausgebildet.
  • Beispielhaft sind die beiden Plattenvorsprünge Cst22 symmetrisch angeordnet.
  • Die orthografische Projektion der zwei Platten-Vorsprüngen Cst22 auf dem Basissubstrat überdeckt die orthografische Projektion des ersten Gate-Vorsprungs 203g2 und des zweiten Gate-Vorsprungs 203g3 auf dem Basissubstrat.
  • Die orthografische Projektion der Öffnung 51 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthografischen Projektion der Gate-Elektrode des Treibertransistors auf dem Basissubstrat, und der zweite leitende Verbindungsabschnitt 62 kann durch die Öffnung 51 hindurchgehen und mit der Gate-Elektrode des Treibertransistors gekoppelt werden.
  • Die zweite Elektrodenplatte des Speicherkondensators Cst umfasst einen Platten-Hauptkörper Cst21 und zwei Platten-Vorsprüngen Cst22, wodurch nicht nur die Kapazität des Speicherkondensators Cst effektiv erhöht werden kann, sondern auch sichergestellt wird, dass andere Strukturen in dem Anzeigesubstrat ausreichend Platz haben.
  • In einigen Ausführungsformen ist es so eingerichtet, dass entlang der ersten Richtung die zweiten Elektrodenplatten in benachbarten Subpixeln miteinander gekoppelt sind, um einen Kopplungsbereich 53 zu bilden, und entlang der zweiten Richtung ist die Länge des Kopplungsbereichs 53 größer oder gleich der Länge des Platten-Hauptkörpers Cst21.
  • Insbesondere sind entlang der ersten Richtung die zweiten Elektrodenplatten, die sich in der gleichen Reihe von Subpixeln befinden, nacheinander gekoppelt, um eine integrale Struktur zu bilden.
  • In einer der Wiederholungseinheiten 40 ist die Länge des Kopplungsbereichs 53 entlang der zweiten Richtung größer als die Länge des Platten-Hauptkörpers Cst21.
  • Zwischen den der Wiederholungseinheiten 40, die in der ersten Richtung benachbart sind, ist die Länge des Kopplungsbereichs 53 gleich der Länge des Platten-Hauptkörpers Cst21.
  • Beispielhaft überlappt die orthographische Projektion der zweiten Elektrodenplatte des Speicherkondensators Cst auf dem Basissubstrat sich zumindest teilweise nmit der orthographische Projektion der ersten Datenteilleitung 981 auf dem Basissubstrat, und die orthographische Projektion der zweiten Elektrodenplatte des Speicherkondensators Cst auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion der zweiten Datenteilleitung 982 auf dem Basissubstrat.
  • Die obige Anordnung macht die Kopplungsbreite der zweiten Elektrodenplatten in den benachbarten Subpixeln entlang der ersten Richtung breit, und die zweite Elektrodenplatte ist mit der Stromversorgungssignalleitungsstruktur 91 gekoppelt, wodurch die Beladung (Loading) der Stromversorgungssignalleitungsstruktur 91 effektiv reduziert wird, was den Stromverbrauch verringert. Darüber hinaus überlappt die zweite Elektrodenplatte des Speicherkondensators Cst in einer Richtung senkrecht zum Basissubstrat sich mit der ersten Datenteilleitung 981 und der zweiten Datenteilleitung 982, wodurch der Einfluss der ersten Datenteilleitung 981 und der zweiten Datenteilleitung 982 auf die aktive Schicht an der Unterseite des Anzeigesubstrats wirksam isoliert wird.
  • Wie in 13 gezeigt, umfasst das Subpixel in einigen Ausführungsformen ferner ein erstes Abschirmungsmuster 54, das mit der zweiten Elektrodenplatte des Speicherkondensators Cst gekoppelt ist, und das erste Abschirmungsmuster 54 ist mit der zweiten Elektrodenplatte des Speicherkondensators Cst gekoppelt. Zumindest ein Teil des Abschirmungsmusters 54 erstreckt sich entlang der zweiten Richtung.
  • Beispielhaft sind das erste Abschirmungsmuster 54 und die zweite Elektrodenplatte des Speicherkondensators Cst als eine integrale Struktur ausgebildet.
  • Die orthografische Projektion des ersten Abschirmungsmusters 54 auf dem Basissubstrat überlappt sich beispielsweise mit der orthografischen Projektion der zweiten Elektrode des Kompensationstransistors auf dem Basissubstrat.
  • Beispielhaft überlappt sich die orthografische Projektion des ersten Abschirmungsmusters 54 auf dem Basissubstrat mit der orthografischen Projektion der Stromversorgungssignalleitungsstruktur 91 auf dem Basissubstrat.
  • Das erste Abschirmungsmuster 54 ist in dem Anzeigesubstrat angeordnet, um das Übersprechen des internen Signals des Anzeigesubstrats besser abzuschirmen.
  • Wie in 4, 9, 11 und 13 gezeigt, ist in einigen Ausführungsformen eine orthographische Projektion des ersten Abschirmungsmusters 54 auf dem Basissubstrat des Anzeigesubstrats zwischen der orthographischen Projektion der zweiten Elektrode des Kompensationstransistors (der zweiten Elektrode D1 des ersten Transistors T1) auf dem Basissubstrat und der orthographischen Projektion der ersten Elektrode des Datenschreibtransistors (der ersten Elektrode S4 des vierten Transistors T4) auf dem Basissubstrat angeordnet.
  • Insbesondere ist die erste Elektrode des Datenschreibtransistors mit der ersten Datenteilleitung 981 oder der zweiten Datenteilleitung 982 gekoppelt, und ein von einer Datenteilleitung 981 oder der zweiten Datenteilleitung 982 bereitgestelltes Datensignal wird an die erste Elektrode des Datenschreibtransistors angelegt.
  • Die obige Anordnung ermöglicht es dem ersten Abschirmungsmuster 54, den Einfluss des Datensignals auf die Kompensation des aktiven Musters zu isolieren.
  • Wie in 13 gezeigt, umfasst das Subpixel in einigen Ausführungsformen ferner ein zweites Abschirmungsmuster 55, und das zweite Abschirmungsmuster 55 umfasst einen ersten Abschirmungsabschnitt 551 und einen zweiten Abschirmungsabschnitt 552, die miteinander gekoppelt sind. Der erste Abschirmungsabschnitt 551 ist mit dem ersten Abschirmungsmuster 54 gekoppelt, mindestens ein Teil des ersten Abschirmungsabschnitts 551 erstreckt sich entlang der ersten Richtung, und mindestens ein Teil des zweiten Abschirmungsabschnitts 552 erstreckt sich entlang der zweiten Richtung.
  • Beispielhaft sind das zweite Abschirmungsmuster 55 und das erste Abschirmungsmuster 54 als eine integrale Struktur ausgebildet.
  • Beispielhaft überlappt die orthographische Projektion des zweiten Abschirmungsmusters 55 auf dem Basissubstrat sich mit der orthographischen Projektion der Stromversorgungssignalleitungsstruktur 91 auf dem Basissubstrat.
  • Das zweite Abschirmungsmuster 55 ist in dem Anzeigesubstrat angeordnet, um das Übersprechen des internen Signals des Anzeigesubstrats besser abzuschirmen.
  • Wie in 3, 4, 7, 11 und 13 gezeigt, umfasst das aktive Kompensationsmuster in einigen Ausführungsformen: zwei erste Halbleiterabschnitte 301 und einen zweiten Leiterabschnitt 303, der jeweils mit den zwei ersten Halbleiterabschnitten 301 gekoppelt ist; die orthografische Projektion des zweiten Abschirmungsabschnitts 552 auf dem Basissubstrat des Anzeigesubstrats überlappt sich zumindest teilweise mit der orthografischen Projektion des zweiten Leiterabschnitts 303 auf dem Basissubstrat.
  • Beispielhaft ist der Kompensationstransistor ein Doppel-Gate-Transistor, der Kompensationstransistor umfasst ein aktives Kompensationsmuster, und das aktive Kompensationsmuster umfasst: zwei erste Halbleiterabschnitte 301, einen zweiten Leiterabschnitt 303, der jeweils mit den zwei ersten Halbleiterabschnitten 301 gekoppelt ist, einen ersten Leiterabschnitt, der mit einem ersten Halbleiterabschnitt 301 gekoppelt ist, und einen vierten Leiterabschnitt, der mit dem anderen ersten Halbleiterabschnitt 301 gekoppelt ist.
  • Die oben erwähnte Anordnung, dass die orthografische Projektion des zweiten Abschirmungsabschnitts 552 auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit der orthografischen Projektion des zweiten Leiterabschnitts 303 auf dem Basissubstrat überlappt, wodurch die Eigenschaften des Kompensationstransistors besser gewährleistet werden.
  • Wie in 3, 4, 7, 8 und 13 gezeigt, überlappt in einigen Ausführungsformen die orthographische Projektion des zweiten Abschirmungsabschnitts 552 auf dem Basissubstrat des Anzeigesubstrats sich mit der orthographischen Projektionen der ersten Datenteilleitungen 981 auf dem Basissubstrat.
  • Wie in 3, 4, 7, 8 und 13 gezeigt, umfasst in einigen Ausführungsformen mindestens ein Teil der Subpixel ferner ein drittes Abschirmungsmuster 56, das mit dem ersten Abschirmungsmuster 54 gekoppelt ist; in einigen der Subpixel überlappt die orthographische Projektion des dritten Abschirmungsmusters 56 auf dem Basissubstrat des Anzeigesubstrats sich mit der orthographischen Projektion der zweiten Datenteilleitung 982 auf dem Basissubstrat.
  • Beispielhaft überlappt in jedem Subpixel des Anzeigesubstrats die orthografische Projektion des zweiten Abschirmungsabschnitts 552 auf dem Basissubstrat des Anzeigesubstrats sich mit der orthografischen Projektion der ersten Datenteilleitung 981 auf dem Basissubstrat. In dem Subpixel in dem Anzeigesubstrat, an das ein Datensignal durch die zweite Datenteilleitung 982 angelegt wird, ist das dritte Abschirmungsmuster 56 enthalten.
  • Beispielhaft befindet sich die orthografische Projektion des dritten Abschirmungsmusters 56 auf dem Basissubstrat an der Peripherie eines Endes der ersten Elektrode des Datenschreibtransistors, an die das Datensignal angelegt wird.
  • Beispielhaft überlappt die orthografische Projektion eines Teils des zweiten Abschirmungsmusters 55 auf dem Basissubstrat sich mit der orthografischen Projektion des dritten leitenden Verbindungsabschnitts 63 auf dem Basissubstrat.
  • Die obige Anordnung stellt sicher, dass in mindestens einem Teil der Subpixel die Ortssperrbedingungen für den Empfang des Datensignals in der Nähe des Datenschreibtransistors konsistent sind, wodurch sichergestellt wird, dass die Positionskapazität des Empfangs des Datensignals in mindestens einem Teil der Subpixel konsistent ist, und dass die Beladung der Datenteilleitung, die zur Bereitstellung von Datensignalen in mindestens einigen Subpixeln verwendet werden, an der Position gleichmäßig ist.
  • Wie in 3, 4, 7, 8 und 13 gezeigt, befindet sich in einigen Ausführungsformen in mindestens einem Teil der Subpixel das dritte Abschirmungsmuster 56 auf der ersten Seite des ersten Abschirmungsmusters 54, das zweite Abschirmungsmuster 55 befindet sich auf der zweiten Seite des ersten Abschirmungsmusters 54, und entlang der ersten Richtung liegt die erste Seite der zweiten Seite gegenüber.
  • Wie in 3, 5, 7, 10, 11, 13 und 14 gezeigt, in einigen Ausführungsformen umfasst das Subpixel ferner: einen Rücksetztransistor, wobei die erste Elektrode des Rücksetztransistors mit der Initialisierungssignalleitungsstruktur 94 gekoppelt ist und die zweite Elektrode des Rücksetztransistors mit der Gate-Elektrode des Treibertransistors gekoppelt ist, wobei der Rücksetztransistor ein aktives Rücksetzmuster umfasst, wobei das aktive Rücksetzmuster zwei zweite Halbleiterabschnitte 304 und einen dritten Leiterabschnitt 305 umfasst, die jeweils mit den zwei zweiten Halbleiterabschnitten 304 gekoppelt sind; und ein viertes Abschirmungsmuster 57, wobei das vierte Abschirmungsmuster 57 mit der Stromversorgungssignalleitungsstruktur 91 gekoppelt ist, wobei die orthographische Projektion des vierten Abschirmungsmusters 57 auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit der orthographischen Projektion des dritten Leiterabschnitts 305 auf dem Basissubstrat überlappt.
  • Insbesondere hat der Rücksetztransistor eine Doppel-Gate-Struktur, die erste Elektrode des Rücksetztransistors ist mit der Initialisierungssignalteilleitung 941 gekoppelt, die einem Subpixel entspricht, zu dem der Rücksetztransistor gehört, und die zweite Elektrode des Rücksetztransistors ist über die zweite Elektrode des Kompensationstransistors mit der Gate-Elektrode des Treibertransistors gekoppelt, und das erste Rücksetzmuster 951 in der Rücksetzsignalteilleitung 95, die dem Subpixel entspricht, ist als Gate-Elektrode des Rücksetztransistors gemultiplext.
  • Der Rücksetztransistor umfasst ein aktives Rücksetzmuster, und das aktive Rücksetzmuster umfasst zwei zweite Halbleiterabschnitte 304, einen dritten Leiterabschnitt 305, der jeweils mit den zwei zweiten Halbleiterabschnitten 304 gekoppelt ist, einen fünften Leiterabschnitt, der mit einem der zwei Halbleiterabschnitte 304 gekoppelt ist, und einen sechsten Leiterabschnitt, der mit dem anderen der zwei zweiten Halbleiterabschnitte 304 gekoppelt ist, wobei der fünfte Leiterabschnitt als die erste Elektrode des Rücksetztransistors dient und der sechste Leiterabschnitt als die zweite Elektrode des Rücksetztransistors dient.
  • Beispielhaft ist das vierte Abschirmungsmuster 57 mit der zweiten Gate-Metallschicht ausgebildet.
  • Beispielhaft ist das vierte Abschirmungsmuster 57 mit der entsprechenden zweiten Stromversorgungsteilleitung 912 in der Stromversorgungssignalleitungsstruktur 91 gekoppelt.
  • Beispielhaft umfasst das Subpixel ferner einen ersten Verbindungsteilabschnitt 612, und das vierte Abschirmungsmuster 57 ist mit dem ersten Verbindungsteilabschnitt 612 durch ein zweites Durchgangsloch 802 gekoppelt, und der erste Verbindungsteilabschnitt 612 ist mit der Stromversorgungssignalleitungsstruktur 91 durch das erste Durchgangsloch 801 gekoppelt.
  • Beispielhaft ist der erste Verbindungsteilabschnitt 612 mit der ersten Source-Drain-Metallschicht ausgebildet. Das zweite Durchgangsloch 802 durchdringt die Zwischenschicht-Isolierschicht, und das erste Durchgangsloch 801 durchdringt die erste Planarisierungsschicht.
  • Die oben erwähnte Anordnung, dass die orthografische Projektion des vierten Abschirmungsmusters 57 auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit der orthografischen Projektion des dritten Leiterabschnitts 305 auf dem Basissubstrat überlappt, wodurch die Eigenschaften des Rücksetztransistors besser gewährleistet werden.
  • Wie in 3 und 13 gezeigt ist, umfasst in einigen Ausführungsformen die Vielzahl der ersten Initialisierungssignalleitungen Initialisierungssignalteilleitungen 941, die jedem Subpixel entsprechen; in mindestens einigen der Subpixel befindet sich die orthographische Projektion der Rücksetzsignalteilleitung 95 auf dem Basissubstrat des Anzeigesubstrats zwischen der orthographischen Projektion der Initialisierungssignalteilleitung 941 auf dem Basissubstrat und der orthographischen Projektion des vierten Abschirmungsabschnitts auf dem Basissubstrat.
  • Das obige Anordnungsverfahren kann den Layoutraum des Anzeigesubstrats besser ausnutzen und die Layoutschwierigkeiten des Anzeigesubstrats verringern.
  • Wie in 5, 13, 14, 15 und 17 gezeigt, in einigen Ausführungsformen umfasst die Stromversorgungssignalleitungsstruktur 91: eine erste Stromversorgungsteilleitung 911, die den jeweiligen Subpixeln entsprechen, und eine zweite Stromversorgungsteilleitung 912, die den jeweiligen Subpixeln entsprechen, wobei sich zumindest ein Teil der ersten Stromversorgungsteilleitung 911 entlang der ersten Richtung erstreckt und sich zumindest ein Teil der zweiten Stromversorgungsteilleitung 912 entlang der zweiten Richtung erstreckt; in einem Subpixel ist die erste Stromversorgungsteilleitung 911 mit der zweiten Stromversorgungsteilleitung 912 gekoppelt, und die erste Stromversorgungsteilleitung 911 ist mit der zweiten Elektrodenplatte Cst2 des Speicherkondensators Cst gekoppelt.
  • Beispielhaft sind in derselben Spalte von Subpixeln die zweiten Stromversorgungsteilleitungen 912, die jedem Subpixel entsprechen, aufeinanderfolgend gekoppelt, um eine integrale Struktur zu bilden.
  • Beispielhaft ist die erste Stromversorgungsteilleitung 911 mit der zweiten Elektrodenplatte des Speicherkondensators Cst in dem Subpixel gekoppelt, zu dem die erste Stromversorgungsteilleitung 911 gehört.
  • Beispielhaft haben die orthografische Projektion der ersten Stromversorgungsteilleitung 911 auf dem Basissubstrat und die orthografische Projektion der zweiten Elektrodenplatte des Speicherkondensators Cst in dem Subpixel auf dem Basissubstrat einen Überlappungsbereich, die erste Stromversorgungsteilleitung 911 ist mit der zweiten Elektrodenplatte des Speicherkondensators Cst durch das sechzehnte Durchgangsloch 816 und das siebzehnte Durchgangsloch 817 gekoppelt, die in dem Überlappungsbereich vorgesehen sind.
  • Beispielhaft durchdringen das sechzehnte Durchgangsloch 816 und das siebzehnte Durchgangsloch 817 die Zwischenschicht-Isolierschicht.
  • Beispielhaft ist das sechzehnte Durchgangsloch 816 mit einem Ende der ersten Stromversorgungsteilleitung 911 gekoppelt, und das siebzehnte Durchgangsloch 817 ist mit dem anderen Ende der ersten Stromversorgungsteilleitung 911 gekoppelt.
  • Beispielhaft ist die erste Stromversorgungsteilleitung 911 mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Die zweite Stromversorgungsteilleitung 912 ist beispielsweise mit der zweiten Source-Drain-Metallschicht ausgebildet.
  • Die oben erwähnte Anordnung, dass die Stromversorgungssignalleitungsstruktur 91 die erste Stromversorgungsteilleitung 911 und die zweite Stromversorgungsteilleitung 912 umfasst, so dass die Stromversorgungssignalleitung in einer Gitterstruktur ausgebildet ist, wodurch der Widerstand der Stromversorgungsleitungsstruktur und die auf der Stromversorgungsleitungsstruktur erzeugte Beladung reduziert werden.
  • Wie in 14 und 18 gezeigt, sind in einigen Ausführungsformen in derselben Wiederholungseinheit 40 die ersten Stromversorgungsteilleitungen 911, die sich in derselben Reihe entlang der ersten Richtung befinden, sequentiell gekoppelt, und in der benachbarten Wiederholungseinheit 40 befindet sich ein vierter Abstandsbereich 60 zwischen den zwei ersten Stromversorgungsteilleitungen 911, die einander in der ersten Richtung am nächsten sind.
  • Beispielhaft sind in derselben Wiederholungseinheit 40 die ersten Stromversorgungsteilleitungen 911, die sich in derselben Reihe entlang der ersten Richtung befinden, aufeinanderfolgend gekoppelt, um eine integrale Struktur zu bilden.
  • In einigen Ausführungsformen überlappt die orthografische Projektion der Kompensationsinitialisierungssignalleitung 942 auf dem Basissubstrat sich zumindest teilweise mit der orthografischen Projektion des vierten Abstandsbereichs 60 auf dem Basissubstrat.
  • Das obige Anordnungsverfahren reduziert effektiv die Überlappungsfläche der Kompensationsinitialisierungssignalleitung 942 und der ersten Source-Drain-Metallschicht, reduziert die parasitäre Kapazität im Anzeigesubstrat und verbessert die Stabilität des Anzeigesubstrats.
  • Wie in 14, 15 und 18 gezeigt, umfasst das Subpixel in einigen Ausführungsformen ferner einen ersten leitenden Verbindungsabschnitt 61; in demselben Subpixel ist die erste Stromversorgungsteilleitung 911 mit dem ersten leitenden Verbindungsabschnitt 61 gekoppelt, die orthografische Projektion des ersten leitenden Verbindungsabschnitts 61 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthografischen Projektion der zweiten Stromversorgungsteilleitung 912 auf dem Basissubstrat, und der erste leitende Verbindungsabschnitt 61 ist mit der zweiten Stromversorgungsteilleitung 912 durch das Durchgangsloch an der Überlappungsposition gekoppelt.
  • Beispielhaft sind die erste Stromversorgungsteilleitung 911 und der erste leitende Verbindungsabschnitt 61 als eine integrale Struktur ausgebildet.
  • Beispielhaft ist der erste leitende Verbindungsabschnitt 61 mit der zweiten Stromversorgungsteilleitung 912 durch ein erstes Durchgangsloch 801 an der Überlappungsposition gekoppelt, und das erste Durchgangsloch 801 durchdringt die erste Planarisierungsschicht.
  • Das obige Anordnungsverfahren kann den Layoutraum des Anzeigesubstrats besser ausnutzen und die Layoutschwierigkeiten des Anzeigesubstrats verringern.
  • Wie in 14 gezeigt, umfasst der erste leitende Verbindungsabschnitt 61 in einigen Ausführungsformen: einen U-förmigen Verbindungsteilabschnitt 611, wobei ein Ende des U-förmigen Verbindungsteilabschnitts 611 mit der ersten Stromversorgungsteilleitung 911 in dem Subpixel gekoppelt ist, zu dem der U-förmige Verbindungsteilabschnitt 611 gehört, und das andere Ende des U-förmigen Verbindungsteilabschnitts 611 mit der ersten Stromversorgungsteilleitung 911 in dem benachbarten Subpixel gekoppelt ist; einen ersten Verbindungsteilabschnitt 612, der mit dem U-förmigen Verbindungsteilabschnitt 611 gekoppelt ist, wobei die orthografische Projektion des ersten Verbindungsteilabschnitts 612 auf dem Basissubstrat des Anzeigesubstrats sich mit der orthografischen Projektion der zweiten Stromversorgungsteilleitung 912 auf dem Basissubstrat überlappt, und der erste Verbindungsteilabschnitt 612 und die zweite Stromversorgungsteilleitung 912 durch ein Durchgangsloch gekoppelt sind, das an der Überlappungsposition vorgesehen ist.
  • Beispielhaft sind der U-förmige Verbindungsteilabschnitt 611 und der erste Verbindungsteilabschnitt 612 als eine integrale Struktur ausgebildet.
  • Beispielhaft ist ein Ende des U-förmigen Verbindungsteilabschnitts 611 mit dem zweiten Ende der ersten Stromversorgungsteilleitung 911 in dem Subpixel gekoppelt, zu dem der Verbindungsteilabschnitt gehört, und das andere Ende des U-förmigen Verbindungsteilabschnitts 611 ist mit einem ersten Ende der ersten Stromversorgungsteilleitung 911 in dem benachbarten Subpixel gekoppelt. Das zweite Ende liegt in der Nähe des ersten Endes.
  • Beispielhaft erstreckt sich zumindest ein Teil des ersten Verbindungsteilabschnitts 612 entlang der zweiten Richtung.
  • Die Länge des ersten Verbindungsteilabschnitts 612 in der zweiten Richtung kann entsprechend den tatsächlichen Bedürfnissen eingestellt werden. Zum Beispiel kann die Länge des ersten Verbindungsteilabschnitts 612 in der zweiten Richtung in verschiedenen Subpixeln unterschiedlich sein.
  • Das obige Anordnungsverfahren kann nicht nur den Layoutraum des Anzeigesubstrats besser ausnutzen und die Layoutschwierigkeiten des Anzeigesubstrats verringern, sondern auch den Überlappungsbereich zwischen dem ersten leitenden Verbindungsabschnitt 61 und der Datenleitung reduzieren.
  • Wie in 6 und 15 gezeigt, umfasst in einigen Ausführungsformen zumindest ein Teil der zweiten Stromversorgungsteilleitung 912 einen Stromversorgungs-Geradeabschnitt 9121 und einen Stromversorgungs-Biegeabschnitt 9122. Zumindest ein Teil des Stromversorgungs-Geradeabschnitts 9121 erstreckt sich entlang der zweiten Richtung, und es besteht ein Winkel zwischen dem Stromversorgungs-Geradeabschnitt 9122 und dem Stromversorgungs-Geradeabschnitt 9121; zum Beispiel erfüllt der Winkel a: 90°≤a<180°.
  • In der obigen Anordnung umfasst zumindest ein Teil der zweiten Stromversorgungsteilleitung 912 den Stromversorgungs-Geradeabschnitt 9121 und den Stromversorgungs-Biegeabschnitt 9122, was zur Verringerung des Gesamtwiderstands der Stromsignalleitungsstruktur 91 von Vorteil ist.
  • Wie in 5, 13, 14 und 16 gezeigt, umfasst das Subpixel in einigen Ausführungsformen ferner einen zweiten leitenden Verbindungsabschnitt 62, und mindestens ein Teil des zweiten leitenden Verbindungsabschnitts 62 erstreckt sich entlang der zweiten Richtung; das erste Ende des zweiten leitenden Verbindungsabschnitts 62 ist mit der Gate-Elektrode des Treibertransistors gekoppelt, und das zweite Ende des zweiten leitenden Verbindungsabschnitts 62 ist mit der zweiten Elektrode des Kompensationstransistors gekoppelt, wobei die orthographische Projektion des zweiten Endes auf dem Basissubstrat sich mindestens teilweise mit der orthographischen Projektion des dritten Abstandsbereichs 50 auf dem Basissubstrat überlappt.
  • Beispielhaft ist der zweite leitende Verbindungsabschnitt 62 mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft weisen die orthographische Projektion des ersten Endes des zweiten leitenden Verbindungsabschnitts 62 auf dem Basissubstrat und die orthographische Projektion der Gate-Elektrode des Treibertransistors auf dem Basissubstrat einen Überlappungsbereich auf, und das erste Ende des zweiten leitenden Verbindungsabschnitts 62 ist mit der Gate-Elektrode des Treibertransistors durch ein neuntes Durchgangsloch 809 gekoppelt, das in dem Überlappungsbereich vorgesehen ist; die orthographische Projektion des zweiten Endes des zweiten leitenden Verbindungsabschnitts 62 auf dem Basissubstrat und die orthographische Projektion der zweiten Elektrode des Kompensationstransistors auf dem Basissubstrat einen Überlappungsbereich aufweisen, und das zweite Ende des zweiten leitenden Verbindungsabschnitts 62 mit der zweiten Elektrode des Kompensationstransistors durch ein achtes Durchgangsloch 808 gekoppelt ist, das in dem Überlappungsbereich angeordnet ist.
  • Beispielhaft durchdringt das achte Durchgangsloch 808 die erste Gate-Isolierschicht, die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht; das neunte Durchgangsloch 809 durchdringt die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht.
  • Die orthografische Projektion des zweiten Endes des zweiten leitenden Verbindungsabschnitts 62 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthografischen Projektion des dritten Abstandsbereichs 50 auf dem Basissubstrat, so dass der Abstand zwischen dem zweiten Ende des zweiten leitenden Verbindungsabschnitts 62 und der Gate-Teilleitung 92, die dem Subpixel entspricht, zu dem der zweite leitende Verbindungsabschnitt gehört, relativ weit entfernt ist, wodurch das Risiko eines Kurzschlusses zwischen dem zweiten leitenden Verbindungsabschnitt 62 und der Gate-Teilleitung 92 verringert wird. Darüber hinaus nutzt das oben erwähnte Anordnungsverfahren den Layoutraum des Anzeigesubstrats besser aus und verringert die Schwierigkeiten beim Layout des Anzeigesubstrats.
  • Wie in 14 gezeigt, überlappt sich in einigen Ausführungsformen die orthographische Projektion des zweiten leitenden Verbindungsabschnitts 62 auf dem Basissubstrat nicht mit der orthographischen Projektion der Gate-Leitung auf dem Basissubstrat.
  • Die obige Anordnung ermöglicht es, einen Kurzschluss zwischen dem zweiten leitenden Verbindungsabschnitt 62 und der Gate-Teilleitung 92 zu vermeiden, wenn der zweite leitende Verbindungsabschnitt 62 und die Gate-Teilleitung 92 in derselben Schicht angeordnet und aus demselben Material hergestellt sind.
  • Wie in 7 und 14 gezeigt, umfassen einige der Subpixel ferner: einen dritten leitenden Verbindungsabschnitt 63, wobei sich zumindest ein Teil des dritten leitenden Verbindungsabschnitts 63 entlang der ersten Richtung erstreckt, wobei in einem Subpixel das erste Ende des dritten leitenden Verbindungsabschnitts 63 mit der ersten Datenteilleitung 981 gekoppelt ist, und das zweite Ende des dritten leitenden Verbindungsabschnitts 63 mit der ersten Elektrode des Datenschreibtransistors gekoppelt ist.
  • Beispielhaft ist der dritte leitende Verbindungsabschnitt 63 in einer Struktur ähnlich einer „
    Figure DE112020007039T5_0001
    “-Form ausgebildet.
  • Die orthografische Projektion des ersten Endes des dritten leitenden Verbindungsabschnitts 63 auf dem Basissubstrat und die orthografische Projektion der ersten Datenteilleitung 981 auf dem Basissubstrat haben einen Überlappungsbereich. Das erste Ende des dritten leitenden Verbindungsabschnitts 63 ist mit der ersten Datenteilleitung 981 durch ein neunzehntes Durchgangsloch 819 gekoppelt, das in dem Überlappungsbereich vorgesehen ist, und das neunzehnte Durchgangsloch 819 durchdringt die erste Planarisierungsschicht; die orthographische Projektion des zweiten Endes des dritten leitenden Verbindungsabschnitts 63 auf dem Basissubstrat und die orthographische Projektion der ersten Elektrode des Datenschreibtransistors auf dem Basissubstrat einen Überlappungsbereich aufweisen, das zweite Ende des dritten leitenden Verbindungsabschnitts 63 mit der ersten Elektrode des Datenschreibtransistors durch ein fünftes Durchgangsloch 805 gekoppelt ist, das in dem Überlappungsbereich vorgesehen ist, und das fünfte Durchgangsloch 805 die erste Gate-Isolierschicht, die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht durchdringt.
  • Beispielhaft überlappt die orthografische Projektion des dritten leitenden Verbindungsabschnitts 63 auf dem Basissubstrat sich zumindest teilweise mit der orthografischen Projektion des zweiten Abschirmungsmusters 55 auf dem Basissubstrat.
  • Wie in 3 und 5 gezeigt, umfassen einige der Subpixel in einigen Ausführungsformen außerdem einen siebten leitenden Verbindungsabschnitt 67. Die orthografische Projektion des siebten leitfähigen Verbindungsabschnitts 67 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthografischen Projektionen des dritten Abschirmungsmusters 56 auf dem Basissubstrat.
  • Beispielhaft ist der siebte leitende Verbindungsabschnitt 67 mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft haben die orthografische Projektion des ersten Endes des siebten leitenden Verbindungsabschnitts 67 auf dem Basissubstrat und die orthografische Projektion der zweiten Datenteilleitung 982 auf dem Basissubstrat einen Überlappungsbereich. Das erste Ende des siebten leitenden Verbindungsabschnitts 67 und die zweite Datenteilleitung 982 sind durch ein viertes Durchgangsloch 804 gekoppelt, das in dem Überlappungsbereich vorgesehen ist, und das vierte Durchgangsloch 804 durchdringt die erste Planarisierungsschicht. Die orthografische Projektion des zweiten Endes des siebten leitenden Verbindungsabschnitts 67 auf dem Basissubstrat und die orthografische Projektion der ersten Elektrode des Datenschreibtransistors auf dem Basissubstrat haben einen Überlappungsbereich, und das zweite Ende des siebten leitenden Verbindungsabschnitts 67 und die erste Elektrode des Datenschreibtransistors sind durch ein fünftes Durchgangsloch 805 miteinander gekoppelt, das in dem Überlappungsbereich vorgesehen ist, und das fünfte Durchgangsloch 805 durchdringt die erste Gate-Isolierschicht, die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht.
  • Die obige Anordnung stellt sicher, dass in mindestens einigen der Subpixel die Ortssperrbedingungen für den Empfang des Datensignals in der Nähe des Datenschreibtransistors konsistent sind, wodurch sichergestellt wird, dass die Positionskapazität des Empfangs des Datensignals in mindestens einem Teil der Subpixel konsistent ist, und dass die Beladung der Datenteilleitung, die zur Bereitstellung von Datensignalen in mindestens einigen Subpixeln verwendet werden, an der Position gleichmäßig ist.
  • Wie in 6 gezeigt ist, umfasst in einigen Ausführungsformen zumindest ein Teil der ersten Datenteilleitung 981 einen ersten Geradeabschnitt 9811 und einen ersten Biegeabschnitt 9812, und der erste Geradeabschnitt 9811 erstreckt sich entlang der zweiten Richtung, es gibt einen Winkel zwischen dem ersten Biegeabschnitt 9812 und dem ersten Geradeabschnitt 9811; zumindest ein Teil der zweiten Datenteilleitungen 982 einen zweiten Geradeabschnitt 9821 und einen zweiten Biegeabschnitt 9822 umfasst, der zweite Geradeabschnitt 9821 sich entlang der zweiten Richtung erstreckt und ein Winkel zwischen dem zweiten Biegeabschnitt 9822 und dem zweiten Geradeabschnitt 9821 gebildet wird. Beispielhaft erfüllt der Winkel a folgende Bedingungen: 90°≤a<180°.
  • Die obige Anordnung ist vorteilhaft, um den Widerstand der ersten Datenteilleitung 981 und der zweiten Datenteilleitung 982 zu verringern.
  • Wie in 3, 5, 7 und 14 gezeigt, in einigen Ausführungsformen umfasst das Anzeigesubstrat ferner: eine Isolierschicht, die sich zwischen dem dritten leitenden Verbindungsabschnitt 63 und der ersten Datenteilleitung 981 befindet, ein Durchgangsloch ist auf der Isolierschicht vorgesehen, und der dritte leitende Verbindungsabschnitt 63 ist mit der ersten Datenteilleitung 981 durch das Durchgangsloch gekoppelt; die orthographische Projektion des Durchgangslochs auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion des ersten Biegeabschnitts 9812 auf dem Basissubstrat.
  • Beispielhaft umfasst die Isolierschicht eine erste Planarisierungsschicht.
  • Beispielhaft ist in einigen der Subpixel der dritte leitende Verbindungsabschnitt 63 mit der ersten Datenteilleitung 981 durch das neunzehnte Durchgangsloch 819 gekoppelt, und die orthographische Projektion des neunzehnten Durchgangslochs 819 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthographischen Projektion des ersten Biegeabschnitts 9812 auf dem Basissubstrat.
  • Beispielhaft ist in einigen der Subpixel der siebte leitende Verbindungsabschnitt 67 mit der ersten Datenteilleitung 981 durch das vierte Durchgangsloch 804 gekoppelt, und die orthografische Projektion des vierten Durchgangslochs 804 auf dem Basissubstrat überlappt sich zumindest teilweise mit der orthografischen Projektion des zweiten Biegeabschnitts 9822 auf dem Basissubstrat.
  • Beispielhaft ist in der ersten Richtung die Breite des ersten Biegeabschnitts 9812 größer als die Breite des ersten Geradeabschnitts 9811, und die Breite des zweiten Biegeabschnitts 9822 ist größer als die Breite des zweiten Geradeabschnitts 9821.
  • Die obige Anordnung ist der Zuverlässigkeit des Anzeigesubstrats zuträglicher.
  • Wie in 6, 14 und 19 gezeigt, umfasst das Subpixel in einigen Ausführungsformen ferner ein Anodenmuster 70 und einen vierten leitenden Verbindungsabschnitt 64. In einem Subpixel ist die Subpixel-Treiberschaltung über den vierten leitenden Verbindungsabschnitt 64 mit dem entsprechenden Anodenmuster 70 gekoppelt; zumindest ein Teil des vierten leitenden Verbindungsabschnitts 64 umfasst einen Verlängerungsabschnitt 641, der sich entlang der zweiten Richtung erstreckt, und die orthografische Projektion des Verlängerungsabschnitts 641 auf dem Basissubstrat des Anzeigesubstrats überlappt sich zumindest teilweise mit der orthografischen Projektion des mit dem Verlängerungsabschnitt 641 verbindeten Anodenmusters 70 auf dem Basissubstrat.
  • Beispielhaft ist der vierte leitende Verbindungsabschnitt 64 mit der zweiten Source-Drain-Metallschicht ausgebildet.
  • Beispielhaft umfasst das Subpixel außerdem einen fünften leitenden Verbindungsabschnitt 65, und die Subpixel-Treiberschaltung ist mit dem entsprechenden Anodenmuster 70 nacheinander durch das elfte Durchgangsloch 811, den fünften leitenden Verbindungsabschnitt 65, das zwanzigste Durchgangsloch 820 und den vierten leitenden Verbindungsabschnitt 64 und das zehnte Durchgangsloch 810 gekoppelt. Das elfte Durchgangsloch 811 durchdringt die erste Gate-Isolierschicht, die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht. Das zwanzigste Durchgangsloch 820 durchdringt die erste Planarisierungsschicht. Das zehnte Durchgangsloch 810 durchdringt die zweite Planarisierungsschicht.
  • Beispielhaft ist der fünfte leitende Verbindungsabschnitt 65 mit der ersten Source-Drain-Metallschicht ausgebildet.
  • Die orthografische Projektion des Verlängerungsabschnitts 641 auf dem Basissubstrat des Anzeigesubstrats überlappt sich zumindest teilweise mit der orthografischen Projektion des damit verbindeten Anodenmusters 70 auf dem Basissubstrat, was der Ebenheit des Anodenmusters 70 zuträglicher ist. Daher wird das Phänomen der Farbverschiebung des Anzeigesubstrats effektiv verbessert.
  • Wie in 15 gezeigt ist, umfassen die Subpixel in einigen Ausführungsformen eine Vielzahl von ersten Subpixeln, eine Vielzahl von zweiten Subpixeln und eine Vielzahl von dritten Subpixeln.
  • Der vierte leitende Verbindungsabschnitt 64 im ersten Subpixel hat eine erste Länge in der zweiten Richtung, und der vierte leitende Verbindungsabschnitt 64 im zweiten Subpixel hat eine zweite Länge in der zweiten Richtung, der vierte leitende Verbindungsabschnitt 64 im dritten Subpixel hat eine dritte Länge in der zweiten Richtung; die erste Länge ist größer als die zweite Länge, und die dritte Länge ist größer als die dritte Länge.
  • Beispielhaft umfasst das erste Subpixel ein rotes Subpixel, das zweite Subpixel ein grünes Subpixel und das dritte Subpixel ein blaues Subpixel.
  • Beispielhaft ist die erste Länge größer als die dritte Länge.
  • Beispielhaft ist die dritte Länge größer als die erste Länge.
  • Die Ausführungsformen der vorliegenden Offenbarung stellen auch eine Anzeigevorrichtung bereit, die das in den oben genannten Ausführungsformen bereitgestellte Anzeigesubstrat umfasst.
  • In dem Anzeigesubstrat, das durch die oben erwähnte Ausführungsform bereitgestellt wird, umfasst die Rücksetzsignalleitung Rücksetzsignalteilleitungen 95, die jedem der Subpixel entsprechen, und jede der Rücksetzsignalteilleitungen 95 umfasst ein erstes Rücksetzmuster 951 und das zweite Rücksetzmuster 952, die miteinander gekoppelt sind, so dass die Rücksetzsignalleitung noch einen geringeren Widerstand haben kann, selbst wenn die Rücksetzsignalleitung eine größere Länge hat, wodurch der Verzögerungseffekt der Rücksetzsignalleitung gut verbessert wird, wenn das Rücksetzsignal übertragen wird, und die Stabilität des Anzeigesubstrats verbessert wird.
  • Da die Anzeigevorrichtung, die durch die Ausführungsform der vorliegenden Offenbarung bereitgestellt wird, das oben erwähnte Anzeigesubstrat umfasst, hat sie alle vorteilhaften Effekte des oben erwähnten Anzeigesubstrats und wird hier nicht wiederholt.
  • Es sollte beachtet werden, dass das Anzeigegerät ein beliebiges Produkt oder eine beliebige Komponente mit einer Anzeigefunktion sein kann, wie zum Beispiel ein Fernsehgerät, ein Monitor, ein digitaler Fotorahmen, ein Mobiltelefon, ein Tablet-Computer und so weiter.
  • In einigen Ausführungsformen umfasst die Vielzahl von Datenleitungen in dem Anzeigesubstrat eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen, die Vielzahl von Datenleitungen ist in eine Vielzahl von Datenleitungsgruppen unterteilt, und jede Datenleitungsgruppe umfasst eine erste Datenleitung und eine zweite Datenleitung.
  • Die Anzeigevorrichtung umfasst ferner einen Treiberchip, wobei der Treiberchip eine Vielzahl von Datensignalausgangsstiften umfasst; eine Vielzahl von Multiplexern, wobei die Eingänge der Vielzahl von Multiplexern mit der Vielzahl von Datensignalausgangsstiften in einer eins-zu-eins Weise gekoppelt sind; die Vielzahl von Multiplexern entspricht der Vielzahl von Datenleitungsgruppen in einer eins-zu-eins Weise, der erste Ausgang des Multiplexers ist mit der ersten Datenleitung in der entsprechenden Datenleitungsgruppe gekoppelt, und der zweite Ausgang des Multiplexers ist mit der zweiten Datenleitung in der entsprechenden Datenleitungsgruppe gekoppelt.
  • Beispielhaft entspricht eine Vielzahl von Datenleitungsgruppen einer Vielzahl von Spalten von Subpixeln in einer eins-zu-eins Weise.
  • Beispielhaft, wie in 1 gezeigt, umfasst jeder der Multiplexer einen ersten Multiplex-Transistor und einen zweiten Multiplex-Transistor T8, und der Eingangsanschluss des ersten Multiplex-Transistors und der Eingangsanschluss des zweiten Multiplex-Transistors T8 sind mit dem entsprechenden Datensignal-Ausgangsstift gekoppelt, und der Ausgangsanschluss des ersten Multiplex-Transistors ist der erste Ausgangsanschluss zur Kopplung mit der entsprechenden ersten Datenleitung. Der Ausgangsanschluss des zweiten Multiplex-Transistors ist der zweite Ausgangsanschluss für die Kopplung mit der entsprechenden zweiten Datenleitung.
  • Der Steueranschluss des ersten Multiplex-Transistors und der Steueranschluss des zweiten Multiplex-Transistors empfangen unterschiedliche Steuersignale.
  • Beispielsweise kann die Zeit, in der das vom Steueranschluss des ersten Multiplex-Transistors empfangene Steuersignal einen gültigen Pegel hat, teilweise die Zeit überlappen, in der das vom Steueranschluss des zweiten Multiplex-Transistors empfangene Steuersignal den gültigen Pegel hat.
  • Die durch die obigen Ausführungsformen bereitgestellte Anzeigevorrichtung kann sicherstellen, dass jedes Subpixel über eine ausreichende Datensignalschreibzeit verfügt, wodurch das Problem der unzureichenden Datensignalschreibzeit jeder Reihe von Subpixeln gelöst wird, wenn das Anzeigesubstrat mit hoher Frequenz angezeigt wird.
  • Die Ausführungsformen der vorliegenden Offenbarung stellen auch ein Verfahren zum Treiben eines Anzeigesubstrats bereit, das zum Treiben des Anzeigesubstrats verwendet wird, das in den oben erwähnten Ausführungsformen bereitgestellt wird, und das Anzeigesubstrat umfasst: eine Vielzahl von Subpixeln; eine Vielzahl von Rücksetzsignalleitungen, wobei sich zumindest ein Teil der Rücksetzsignalleitungen entlang einer ersten Richtung erstreckt; die Vielzahl von Rücksetzsignalleitungen Rücksetzsignalteilleitungen 95 umfasst, die jedem der Subpixel entsprechen, und die Rücksetzsignalteilleitung 95 ein erstes Rücksetzmuster 951 und ein zweites Rücksetzmuster 952 umfasst, die miteinander gekoppelt sind, wobei das erste Rücksetzmuster 951 zwischen einem Basissubstrat des Anzeigesubstrats und dem zweiten Rücksetzmuster 952 angeordnet ist; eine Vielzahl von Gate-Leitungen, wobei sich mindestens ein Teil der Gate-Leitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Lichtemissionssteuersignalleitungen, wobei sich mindestens ein Teil der Lichtemissionssteuersignalleitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Datenleitungen, wobei sich zumindest ein Teil der Datenleitungen entlang einer zweiten Richtung erstreckt, die erste Richtung die zweite Richtung schneidet, die Vielzahl von Datenleitungen eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Daten umfasst, die Vielzahl von Datenleitungen in eine Vielzahl von Datenleitungsgruppen unterteilt ist und jede Datenleitungsgruppe eine erste Datenleitung und eine zweite Datenleitung umfasst; die Vielzahl von Datenleitungsgruppen entlang der ersten Richtung angeordnet ist; eine Stromversorgungssignalleitungsstruktur 91, wobei sich zumindest ein Teil der Stromversorgungssignalleitungsstruktur 91 entlang der zweiten Richtung erstreckt; und eine Initialisierungssignalleitungsstruktur 94, wobei sich zumindest ein Teil der Initialisierungssignalleitungsstruktur 94 entlang der zweiten Richtung erstreckt.
  • Das Verfahren zum Treiben umfasst: reihenweises Abtasten einer Vielzahl von Gate-Leitungen, wobei beim Abtasten der N-ten Gate-Leitung ein Datensignal in eine erste Datenleitung der Vielzahl von Datenleitungen geschrieben wird, und beim Abtasten der (N+1)-ten Gate-Leitung ein Datensignal in eine zweite Datenleitung der Vielzahl von Datenleitungen geschrieben wird, wobei sich die Zeit zum Abtasten der N-ten Gate-Leitung und die Zeit zum Abtasten der (N+1)-ten Gate-Leitung zumindest teilweise überlappen, und N eine gerade oder ungerade Zahl ist.
  • Wenn sich die Zeit zum Abtasten der N-ten Gate-Leitung mit der Zeit zum Abtasten der (N+1)-ten Gate-Leitung überschneidet, wird in einer Reihe von Subpixeln, die der N-ten Gate-Leitung entsprechen, die Datenteilleitung, die den jeweiligen Subpixeln entsprechen, von dem Datensignal-Ausgangsstift des Treiber-Chips getrennt, wobei der Trennungsvorgang durch den Multiplexer gesteuert werden kann. Gleichzeitig wird in der Reihe von Subpixeln, die der N-ten Gate-Leitung entspricht, jedes Subpixel weiterhin durch den parasitären Kondensator C1 geladen, der durch die entsprechende Datenteilleitung erzeugt wird.
  • Es ist zu beachten, dass ein Ende des parasitären Kondensators C1 in 1 gezeigte parasitäre Kondensator C1 mit der zweiten Datenteilleitung gekoppelt ist und das andere Ende mit verschiedenen Signalen gekoppelt ist, wie z.B. einem positiven Stromversorgungssignal, einem negativen Stromversorgungssignal und verschiedenen Abtastsignalen.
  • Das durch die vorstehenden Ausführungsformen bereitgestellte Treiberverfahren kann sicherstellen, dass jedes Subpixel über eine ausreichende Datensignalschreibzeit verfügt, wodurch das Problem der unzureichenden Datensignalschreibzeit jeder Reihe von Subpixeln gelöst wird, wenn das Anzeigesubstrat mit einer hohen Frequenz angezeigt wird.
  • In dem Anzeigesubstrat, das durch die vorangehende Ausführungsform bereitgestellt wird, kann die Vielzahl von Subpixeln in eine Vielzahl von Reihen von Subpixeln, die sequentiell entlang der zweiten Richtung angeordnet sind, und eine Vielzahl von Spalten von Subpixeln, die sequentiell entlang der ersten Richtung angeordnet sind, unterteilt werden.
  • Wie in 3, 7, 8, 11, 14 und 15 gezeigt, werden die in derselben Reihe von Subpixeln enthaltenen Initialisierungssignalteilleitungen 941 sequentiell gekoppelt, um eine erste Initialisierungssignalleitung einer integralen Struktur zu bilden. Die Gate-Teilleitungen 92, die in derselben Reihe von Subpixeln enthalten sind, sind sequentiell gekoppelt, um eine Gate-Leitung einer integralen Struktur zu bilden. Die in derselben Reihe von Subpixeln enthaltenen Lichtemissionssteuersignalteilleitungen 93 sind sequentiell gekoppelt, um die Lichtemissionssteuersignalleitung einer integralen Struktur zu bilden. Die ersten Rücksetzmuster 951, die in der gleichen Reihe von Subpixeln enthalten sind, sind sequentiell gekoppelt, um eine integrale Struktur zu bilden; die zweiten Rücksetzmuster 952, die in der gleichen Reihe von Subpixeln enthalten sind, sind sequentiell gekoppelt, um eine integrale Struktur zu bilden; das erste Rücksetzmuster 951 und das zweite Rücksetzmuster 952 in jedem Subpixel sind durch ein achtzehntes Durchgangsloch 818 gekoppelt, um die Rücksetzsignalteilleitung 95 zu bilden. Die ersten Stromversorgungsteilleitungen 911, die in der gleichen Reihe von Subpixeln enthalten sind, sind sequentiell gekoppelt, um eine erste Stromversorgungsleitung mit einer integralen Struktur zu bilden.
  • Die zweiten Stromversorgungsteilleitungen 912, die in der gleichen Spalte von Subpixeln enthalten sind, sind sequentiell gekoppelt, um eine zweite Stromversorgungsleitung mit einer integralen Struktur zu bilden. Die ersten Datenteilleitungen 981, die in derselben Spalte der Subpixel enthalten sind, sind sequentiell gekoppelt, um eine integrale Struktur zu bilden; die zweiten Datenteilleitungen 982, die in derselben Spalte der Subpixel enthalten sind, sind sequentiell gekoppelt, um eine integrale Struktur zu bilden.
  • Wie in 1 gezeigt, umfasst Subpixel-Treiberschaltung sieben Dünnfilmtransistoren und einen Kondensator. Jeder Transistor in der Subpixel-Treiberschaltung ist ein P-Typ-Transistor, die erste Elektrode jedes Transistors umfasst eine Source-Elektrode und die zweite Elektrode jedes Transistors umfasst eine Drain-Elektrode.
  • Der erste Transistor T1 hat eine Doppel-Gate-Struktur. Die Gate-Elektrode 201g des ersten Transistors T1 (d.h. des Kompensationstransistors) ist durch das siebte Durchgangsloch 807 mit der Gate-Teilleitung 92 gekoppelt. Die Source-Elektrode S1 des ersten Transistors T 1 ist mit der Drain-Elektrode D3 des dritten Transistors T3 (d.h. des Treibertransistors) gekoppelt, und die Drain-Elektrode D1 des ersten Transistors T1 ist mit der Gate-Elektrode 203g des dritten Transistors T3 über das achte Durchgangsloch 808, den zweiten leitenden Verbindungsabschnitt 62 und das neunte Durchgangsloch 809 gekoppelt.
  • Der zweite Transistor T2 (der Rücksetztransistor) hat eine Doppel-Gate-Struktur. Die Gate-Elektrode 202g des zweiten Transistors T2 ist mit der Rücksetzsignalteilleitung 95 gekoppelt, und die Source-Elektrode S2 des zweiten Transistors T2 ist über das dritte Durchgangsloch 803 mit der Initialisierungssignalteilleitung 941 gekoppelt. Die Drain-Elektrode D2 des zweiten Transistors T2 ist mit der Drain-Elektrode D1 des ersten Transistors T1 gekoppelt. Das dritte Durchgangsloch 803 durchdringt die erste Gate-Isolierschicht, die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht.
  • Die Gate-Elektrode 204g des vierten Transistors T4 (der Datenschreibtransistor) ist mit der Gate-Teilleitung 92 gekoppelt, und die Source-Elektrode S4 des vierten Transistors T4 ist mit der ersten Datenteilleitung 981 oder der zweiten Datenteilleitung 982 gekoppelt, die Drain-Elektrode D4 des vierten Transistors T4 ist mit der Source-Elektrode S3 des dritten Transistors T3 gekoppelt.
  • Die Gate-Elektrode 205g des fünften Transistors T5 ist mit der Lichtemissionssteuersignalteilleitung 93 gekoppelt, und die Source-Elektrode S5 des fünften Transistors T5 ist mit der zweiten Stromversorgungsteilleitung 912 durch das dreizehnte Durchgangsloch 813, den ersten leitenden Verbindungsabschnitt 61 und das erste Durchgangsloch 801 gekoppelt, und die Drain-Elektrode D5 des fünften Transistors T5 ist mit der Source-Elektrode S3 des dritten Transistors T3 gekoppelt. Das dreizehnte Durchgangsloch 813 durchdringt die erste Gate-Isolierschicht, die zweite Gate-Isolierschicht und die Zwischenschicht-Isolierschicht.
  • Die Gate-Elektrode 206g des sechsten Transistors T6 ist mit dem Lichtemissionssteuersignalleitungsmuster 93 gekoppelt, die Source-Elektrode S6 des sechsten Transistors T6 ist mit der Drain-Elektrode D3 des dritten Transistors T3 gekoppelt, und die Drain-Elektrode D6 des sechsten Transistors T6 ist mit der Anode des lichtemittierenden Elements EL über das elfte Durchgangsloch 811, den fünften leitenden Verbindungsabschnitt 65, das zwanzigste Durchgangsloch 820, den vierten leitenden Verbindungsabschnitt 64 und das zehnte Durchgangsloch 810 gekoppelt.
  • Die Gate-Elektrode 207g des siebten Transistors T7 ist mit der Rücksetzsignalteilleitung 95' im nächsten Subpixel gekoppelt, das in der zweiten Richtung benachbart ist, die Drain-Elektrode D7 des siebten Transistors T7 ist mit der Drain-Elektrode D6 des sechsten Transistors T6 gekoppelt, die Source-Elektrode S7 des siebten Transistors T7 ist durch das fünfzehnte Durchgangsloch 815 mit der Initialisierungssignalteilleitung 941' im nächsten Subpixel gekoppelt, das in der zweiten Richtung benachbart ist.
  • Die erste Elektrodenplatte Cst1 des Speicherkondensators Cst ist als Gate-Elektrode 203g des dritten Transistors T3 gemultiplext, und die zweite Elektrodenplatte Cst2 des Speicherkondensators Cst ist über das sechzehnte Durchgangsloch 816 und das siebzehnte Durchgangsloch 817 mit der ersten Stromversorgungsteilleitung 911 gekoppelt.
  • Wie in 2 gezeigt, umfasst jede Arbeitsperiode eine Rücksetzphase P1, eine Schreibkompensationsphase P2 und eine Lichtemissionsphase P3, wenn die Subpixel-Treiberschaltung mit der obigen Struktur in Betrieb ist. In 2 steht 2H für die Abtastzeit jeder Zeile. EM steht für ein Lichtemissionssteuersignal, das auf der Lichtemissionssteuersignalteilleitung 93 im aktuellen Subpixel übertragen wird. S(n-2) steht für ein Rücksetzsignal, das über die Rücksetzsignalteilleitung 95 im aktuellen Subpixel übertragen wird. S(n-1) steht für das Rücksetzsignal, das auf der Rücksetzsignalteilleitung 95' in der nächsten Reihe von Subpixeln übertragen wird. S(n) steht für das Abtastsignal, das auf der Gate-Teilleitung 92 im aktuellen Subpixel übertragen wird. S(n+1) steht für das auf der Gate-Teilleitung in der nächsten Reihe von Subpixeln übertragene Abtastsignal. MU1 steht für das Steuersignal, das vom Steueranschluss des Multiplexers zur Kopplung der ersten Datenteilleitung 981 mit der zweiten Datenteilleitung 982 im aktuellen Subpixel empfangen wird. MU2 steht für das Steuersignal, das von der Steuerklemme des Multiplexers empfangen wird, um die erste Datenteilleitung 981 mit der zweiten Datenteilleitung 982 in der benachbarten nächsten Spalte von Subpixeln zu verbinden. DA steht für das Datensignal, das auf der ersten Datenteilleitung 981 oder der zweiten Datenteilleitung 982 im aktuellen Subpixel übertragen wird.
  • In der ersten Rücksetzphase P1 ist das Rücksetzsignal S(n-2), das durch die Rücksetzsignalteilleitung 95 eingegeben wird, auf einem gültigen Pegel, der zweite Transistor T2 wird eingeschaltet, und das Initialisierungssignal, das durch die Initialisierungssignalteilleitung 941 übertragen wird, wird an die Gate-Elektrode 203g des dritten Transistors T3 übertragen, so dass die Gate-Source-Spannung Vgs, die an dem dritten Transistor T3 in dem vorherigen Rahmen aufrechterhalten wird, gelöscht wird, um die Gate-Elektrode 203g des dritten Transistors T3 zurückzusetzen.
  • In der Schreibkompensationsphase P2 ist das Rücksetzsignal S(n-2), das durch das Rücksetzsignalteilleitungsmuster 95 eingegeben wird, auf einem ungültigen Pegel, der zweite Transistor T2 wird ausgeschaltet, und das Abtastsignal S(n), das durch die Gate-Teilleitung 92 eingegeben wird, ist auf einem gültigen Pegel, der erste Transistor T1 und der vierte Transistor T4 werden gesteuert, um eingeschaltet zu werden, und die entsprechende erste Datenteilleitung 981 oder die zweite Datenteilleitung 982 schreibt das Datensignal DA und überträgt das Datensignal DA durch den vierte Transistor T4 an die Source-Elektrode S3 des dritten Transistors T3, gleichzeitig werden der erste Transistor T1 und der vierte Transistor T4 eingeschaltet, so dass der dritte Transistor T3 als eine Diodenstruktur gebildet wird, mit der Zusammenarbeit des ersten Transistors T1, des dritten Transistors T3 und des vierten Transistors T4 wird die Kompensation der Schwellenspannung des dritten Transistors T3 realisiert. Wenn die Kompensationszeit lang genug ist, kann das Potential der Gate-Elektrode 203g des dritten Transistors T3 so gesteuert werden, dass es schließlich Vdata+Vth erreicht, wobei Vdata den Spannungswert des Datensignals und Vth die Schwellenspannung des dritten Transistors T3 darstellt.
  • In der zweiten Hälfte der ersten Rücksetzphase P1 und der ersten Hälfte der Schreibkompensationsphase P2 ist das Rücksetzsignal S(n-1), das durch die Rücksetzsignalteilleitung 95' eingegeben wird, auf einem gültigen Pegel, und der siebte Transistor T7 wird so gesteuert, dass er eingeschaltet wird, das Initialisierungssignal, das durch die Initialisierungssignalteilleitung 941' übertragen wird, wird in die Anode des lichtemittierenden Elements EL eingegeben, um das lichtemittierende Element EL so zu steuern, dass es kein Licht emittiert.
  • In der Lichtemissionsphase P3 ist das Lichtemissionssteuersignal EM, das durch die Lichtemissionssteuersignalteilleitung 93 geschrieben wird, auf einem gültigen Pegel, und der fünfte Transistor T5 und der sechste Transistor T6 werden so gesteuert, dass sie eingeschaltet werden, so dass das Stromversorgungssignal, das durch das Stromversorgungssignalleitungsmuster 91 übertragen wird, in die Source-Elektrode S3 des dritten Transistors T3 eingegeben wird, und die Gate-Elektrode 203g des dritten Transistors T3 wird auf Vdata+Vth gehalten, so dass der dritte Transistor T3 eingeschaltet wird. Die entsprechende Gate-Source-Spannung des dritten Transistors T3 ist Vdata+Vth-VDD, und VDD ist der Spannungswert, der dem Stromversorgungssignal entspricht, der Leckstrom, der auf der Grundlage der Gate-Source-Spannung erzeugt wird, fließt zur Anode des entsprechenden lichtemittierenden Elements EL, um das entsprechende lichtemittierende Element EL zum Emittieren von Licht anzutreiben.
  • Bei der Herstellung der oben genannten Subpixel ist das Layout jeder Schicht, die den jeweiligen Subpixeln entsprechen, wie folgt.
  • Eine aktive Schicht, eine erste Gate-Isolierschicht, eine erste Gate-Metallschicht, eine zweite Gate-Isolierschicht, eine zweite Gate-Metallschicht, eine Zwischenschicht-Isolierschicht und eine erste Source-Drain-Metallschicht, eine erste Planarisierungsschicht, eine zweite Source-Drain-Metallschicht, eine zweite Planarisierungsschicht, eine Anodenschicht, eine organische lichtemittierende Funktionsschicht und eine Kathodenschicht werden nacheinander in einer Richtung weg vom Basissubstrat gestapelt.
  • Wie in 11 gezeigt ist, wird die aktive Filmschicht verwendet, um den Kanalbereich (den Teil, der von der Gate-Elektrode jedes Transistors bedeckt ist), die Source-Elektrode (wie S1-S7) und die Drain-Elektrode (wie D1-D7) jedes Transistors in der Subpixel-Treiberschaltung zu bilden, wobei die aktive Filmschicht, die der Source-Elektrode und der Drain-Elektrode entspricht, aufgrund des Dotierungseffekts eine bessere Leitfähigkeit hat als die aktive Filmschicht, die dem Kanalbereich entspricht; die aktive Filmschicht kann aus amorphem Silizium, Polysilizium oder Oxid-Halbleitermaterialien bestehen. Es ist zu beachten, dass die oben erwähnte Source-Elektrode und Drain-Elektrode mit n-Typ-Verunreinigungen oder p-Typ-Verunreinigungen dotiert sein können.
  • Wie in 12 gezeigt ist, wird die erste Gate-Metallschicht verwendet, um die Gate-Elektroden der Transistoren in der Subpixel-Treiberschaltung zu bilden (z.B.: 201g-207g), und Lichtemissionssteuersignalteilleitungen 93, erste Rücksetzmuster 951, die in dem Subpixel enthalten sind, die Gate-Elektrode 203g des dritten Transistors T3 in jeder Subpixel-Treiberschaltung wird als die erste Elektrodenplatte Cst1 des zweiten Speicherkondensators Cst in der Subpixel-Treiberschaltung gemultiplext.
  • Wie in 13 gezeigt, wird die zweite Gate-Metallschicht verwendet, um die zweite Elektrodenplatte Cst2 des zweiten Speicherkondensators Cst, das erste Abschirmungsmuster 54, das zweite Abschirmungsmuster 55, das dritte Abschirmungsmuster 56 und das vierte Abschirmungsmuster 57 zu bilden.
  • Wie in 14 wird die erste Source-Drain-Metallschicht verwendet, um das zweite Rücksetzmuster 952, die Initialisierungssignalteilleitung 941, den ersten leitenden Verbindungsabschnitt 61, den zweiten leitenden Verbindungsabschnitt 62 und den dritten leitenden Verbindungsabschnitt 63, den fünften leitenden Verbindungsabschnitt 65, die Gate-Teilleitung 92, die erste Stromversorgungsteilleitung 911, das Stromversorgungssignalleitungsmuster 91, das Stromversorgungskompensationsmuster und einige leitende Verbindungsabschnitte zu bilden.
  • Wie in 15 gezeigt, wird die zweite Source-Drain-Metallschicht verwendet, um die erste Datenteilleitung 981, die zweite Datenteilleitung 982, den vierten leitenden Verbindungsabschnitt 64, die zweite Stromversorgungsteilleitung 912 und die Kompensationsinitialisierungssignalleitung 942 zu bilden, die in dem Subpixel enthalten sind.
  • Zusätzlich, wie in den 3 und 7 gezeigt, sind in dem durch die vorliegende Offenbarung bereitgestellten Anzeigesubstrat in der zweiten Richtung die Gate-Elektrode 204g des vierten Transistors T4, die Gate-Elektrode 201g des ersten Transistors T 1 und die Gate-Elektrode des zweiten Transistors T2 202g alle auf der ersten Seite der Gate-Elektrode des Treibertransistors (d.h. die Gate-Elektrode 203g des dritten Transistors T3) angeordnet, die Gate-Elektrode des siebten Transistors T7, die Gate-Elektrode 206g des sechsten Transistors T6 und die Gate-Elektrode des fünften Transistors T5 auf der zweiten Seite der Gate-Elektrode des Treibertransistors. Beispielhaft sind die erste Seite und die zweite Seite der Gate-Elektrode des Treibertransistors zwei gegenüberliegende Seiten entlang der zweiten Richtung. Außerdem kann die erste Seite der Gate-Elektrode des Treibertransistors die obere Seite der Gate-Elektrode des Treibertransistors sein. Andererseits kann die zweite Seite der Gate-Elektrode des Treibertransistors die untere Seite der Gate-Elektrode des Treibertransistors sein. Beispielsweise ist die Seite des Anzeigesubstrats zum Bonden des IC die untere Seite des Anzeigesubstrats, und die untere Seite der Gate-Elektrode des Treibertransistors ist die Seite der Gate-Elektrode des Treibertransistors, die dem IC näher ist. Die obere Seite ist die der unteren Seite gegenüberliegende Seite, z. B. die vom IC abgewandte Seite der Gate-Elektrode des Treibertransistors.
  • In der ersten Richtung befinden sich die Gate-Elektrode 204g des vierten Transistors T4 und die Gate-Elektrode 205g des fünften Transistors T5 beide auf der dritten Seite der Gate-Elektrode des Treibertransistors. Die Gate-Elektrode 201g des ersten Transistors T1 und die Gate-Elektrode 206g des sechsten Transistors T6 befinden sich beide auf der vierten Seite der Gate-Elektrode des Treibertransistors. Beispielhaft sind die dritte Seite und die vierte Seite der Gate-Elektrode des Treibertransistors gegenüberliegende Seiten entlang der ersten Richtung; ferner kann die dritte Seite der Gate-Elektrode des Treibertransistors die rechte Seite der Gate-Elektrode des Treibertransistors sein, die vierte Seite der Gate-Elektrode des Treibertransistors kann die linke Seite der Gate-Elektrode des Treibertransistors sein. Für die linke und die rechte Seite im selben Subpixel befindet sich das zweite Datenleitungsmuster 982 beispielsweise auf der rechten Seite der Gate-Elektrode des Treibertransistors und das erste Datenleitungsmuster 981 auf der linken Seite der Gate-Elektrode des Treibertransistors.
  • Es sollte weiter beachtet werden, dass die obigen Ausführungsformen in einer fortschreitenden Weise beschrieben wurden und der gleiche oder ähnliche Inhalt in den Ausführungsformen nicht wiederholt wurde, d.h., jede Ausführungsform hat sich lediglich auf den Unterschied zu den anderen konzentriert. Insbesondere die Ausführungsformen des Produkts sind den Ausführungsformen des Verfahrens im Wesentlichen ähnlich und wurden daher in einfacher Weise beschrieben.
  • Sofern nicht anders definiert, haben alle hier verwendeten technischen oder wissenschaftlichen Begriffe die allgemeine Bedeutung, die eine Person mit normalen Kenntnissen versteht. Die in der Beschreibung und den Ansprüchen verwendeten Wörter wie „erster“ und „zweiter“ dienen lediglich der Unterscheidung der verschiedenen Komponenten und nicht der Darstellung einer Reihenfolge, Anzahl oder Bedeutung. In ähnlicher Weise werden Wörter wie „ein“ oder „eines von“ lediglich verwendet, um das Vorhandensein von mindestens einem Bestandteil darzustellen und nicht, um dessen Anzahl zu begrenzen. Wörter wie „einschließen“ oder „einschließlich“ sollen darauf hinweisen, dass ein Element oder Objekt vor dem Wort ein Element oder Objekt oder dessen Äquivalente umfasst, das nach dem Wort aufgeführt ist, ohne ein anderes Element oder Objekt auszuschließen. Wörter wie „verbinden/gekoppelt mit“ oder „koppeln/gekoppelt an“ können eine direkte oder indirekte elektrische Verbindung einschließen und sind nicht auf eine physikalische oder mechanische Verbindung beschränkt. Begriffe wie „auf“, „unter“, „links“ und „rechts“ werden lediglich verwendet, um eine relative Positionsbeziehung darzustellen, und wenn eine absolute Position des Objekts geändert wird, ändert sich auch die relative Positionsbeziehung.
  • Wenn ein Element wie eine Schicht, ein Film, ein Bereich oder ein Basissubstrat „auf“ oder „unter“ einem anderen Element angeordnet ist, kann es direkt „auf“ oder „unter“ dem anderen Element angeordnet sein, oder es kann ein Zwischenelement dazwischen angeordnet sein.
  • In der obigen Beschreibung können die Merkmale, Strukturen, Materialien oder Eigenschaften in jeder beliebigen Ausführungsform oder Ausführungsformen in geeigneter Weise kombiniert werden.
  • Die obigen Ausführungsformen dienen nur der Veranschaulichung, die vorliegende Offenbarung ist jedoch nicht darauf beschränkt. Selbstverständlich kann der Fachmann weitere Änderungen und Verbesserungen vornehmen, ohne vom Geist der vorliegenden Offenbarung abzuweichen, und diese Änderungen und Verbesserungen fallen ebenfalls in den Anwendungsbereich der vorliegenden Offenbarung.

Claims (40)

  1. Ein Anzeigesubstrat, umfassend: eine Vielzahl von Subpixeln; eine Vielzahl von Rücksetzsignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Rücksetzsignalleitungen entlang einer ersten Richtung erstreckt; die Vielzahl von Rücksetzsignalleitungen Rücksetzsignalteilleitungen umfasst, die den jeweiligen Subpixeln entsprechen, und die Rücksetzsignalteilleitung ein erstes Rücksetzmuster und ein zweites Rücksetzmuster umfasst, die miteinander gekoppelt sind, und das erste Rücksetzmuster zwischen einem Basissubstrat des Anzeigesubstrats und dem zweiten Rücksetzmuster angeordnet ist; eine Vielzahl von Gate-Leitungen, wobei sich zumindest ein Teil der Vielzahl von Gate-Leitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Lichtemissionssteuersignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Lichtemissionssteuersignalleitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Datenleitungen, wobei sich zumindest ein Teil der Vielzahl von Datenleitungen entlang einer zweiten Richtung erstreckt, und die erste Richtung die zweite Richtung schneidet; eine Stromversorgungssignalleitungsstruktur, wobei sich zumindest ein Teil der Stromversorgungssignalleitungsstruktur entlang der zweiten Richtung erstreckt; und eine Initialisierungssignalleitungsstruktur, wobei sich mindestens ein Teil der Initialisierungssignalleitungsstruktur entlang der zweiten Richtung erstreckt.
  2. Anzeigesubstrat nach Anspruch 1, wobei das Subpixel eine Subpixel-Treiberschaltung umfasst, eine Vielzahl von Subpixel-Treiberschaltungen der Vielzahl von Subpixeln in einem Array auf dem Anzeigesubstrat angeordnet ist; die Vielzahl von Subpixel-Treiberschaltungen eine Vielzahl von Wiederholungseinheiten bildet, die in einem Array angeordnet sind; die Subpixel-Treiberschaltung einen Treibertransistor, einen Kompensationstransistor, einen Datenschreibtransistor und einen Speicherkondensator umfasst; eine erste Elektrode des Treibertransistors mit einer zweiten Elektrode des Datenschreibtransistors gekoppelt ist, eine zweite Elektrode des Treibertransistors mit einer ersten Elektrode des Kompensationstransistors gekoppelt ist, und eine Gate-Elektrode des Treibertransistors mit einer zweiten Elektrode des Kompensationstransistors gekoppelt ist; die Gate-Elektrode des Treibertransistors als eine erste Elektrodenplatte des Speicherkondensators gemultiplext ist; der Treibertransistor einen Kanalbereich umfasst; der Kompensationstransistor eine Doppel-Gate-Struktur aufweist und der Kompensationstransistor ein aktives Kompensationsmuster umfasst.
  3. Anzeigesubstrat nach Anspruch 2, wobei, die Vielzahl von Datenleitungen eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen umfasst, und die Vielzahl von ersten Datenleitungen erste Datenteilleitungen umfasst, die den jeweiligen Subpixeln entsprechen, und die Vielzahl von zweiten Datenleitungen zweite Datenteilleitungen umfasst, die den jeweiligen Subpixeln entsprechen, in jedem Subpixel die erste Elektrode des Datenschreibtransistors mit der ersten Datenteilleitung oder der zweiten Datenteilleitung gekoppelt ist.
  4. Anzeigesubstrat nach Anspruch 2, wobei die Initialisierungssignalleitungsstruktur eine Vielzahl von ersten Initialisierungssignalleitungen und eine Vielzahl von Kompensationsinitialisierungssignalleitungen umfasst, wobei sich zumindest ein Teil der ersten Initialisierungssignalleitungen entlang der ersten Richtung erstreckt, wobei sich zumindest ein Teil der Kompensationsinitialisierungssignalleitungen entlang der zweiten Richtung erstreckt, und zumindest eine der Kompensationsinitialisierungssignalleitungen mit zumindest einer der Vielzahl von ersten Initialisierungssignalleitungen gekoppelt ist.
  5. Anzeigesubstrat nach Anspruch 4, wobei jede der Kompensationsinitialisierungssignalleitungen jeweils mit der Vielzahl von ersten Initialisierungssignalleitungen gekoppelt ist.
  6. Anzeigesubstrat nach Anspruch 4, wobei der Treibertransistor ein aktives Treibermuster umfasst; in der Wiederholungseinheiten, die in der ersten Richtung benachbart sind, ein erster Abstandsbereich zwischen aktiven Treibermustern von zwei nahe beieinander liegenden Treibertransistoren vorhanden ist; in einer der Wiederholungseinheiten ein zweiter Abstandsbereich zwischen aktiven Treibermustern von zwei benachbarten Treibertransistoren entlang der ersten Richtung vorhanden ist, und eine Breite des ersten Abstandsbereichs in der ersten Richtung größer als eine Breite des zweiten Abstandsbereichs ist.
  7. Anzeigesubstrat nach Anspruch 6, wobei eine orthographische Projektion der Kompensationsinitialisierungssignalleitung auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion des ersten Abstandsbereichs auf dem Basissubstrat überlappt.
  8. Anzeigesubstrat nach Anspruch 2, wobei das aktive Kompensationsmuster umfasst: einen ersten Leiterabschnitt, der als die zweite Elektrode des Kompensationstransistors dient, wobei sich zumindest ein Teil des ersten Leiterabschnitts entlang der zweiten Richtung zum Kanalbereich des Treibertransistors erstreckt.
  9. Anzeigesubstrat nach Anspruch 2, wobei die Gate-Elektrode des Treibertransistors einen Gate-Hauptkörper und einen Gate-Vorsprung umfasst, eine orthographische Projektion des Gate-Vorsprungs auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion der zweiten Elektrodenplatte des Speicherkondensators auf dem Basissubstrat überlappt.
  10. Anzeigesubstrat nach Anspruch 9, wobei der Gate-Vorsprung einen ersten Gate-Vorsprung und einen zweiten Gate-Vorsprung umfasst, wobei der erste Gate-Vorsprung und der zweite Gate-Vorsprung symmetrisch angeordnet sind.
  11. Anzeigesubstrat nach Anspruch 2, wobei die Vielzahl von Gate-Leitungen Gate-Teilleitungen umfasst, die den jeweiligen Subpixeln entsprechen; in einem Subpixel die Gate-Elektrode des Kompensationstransistors mit der Gate-Elektrode des Datenschreibtransistors in einem benachbarten Subpixel gekoppelt ist, wobei sich eine orthographische Projektion der Gate-Elektrode des Kompensationstransistors auf dem Basissubstrat des Anzeigesubstrats mit einer orthographischen Projektion einer entsprechenden Gate-Teilleitung auf dem Basissubstrat überlappt, die Gate-Elektrode des Kompensationstransistors mit der entsprechenden Gate-Teilleitung durch ein Durchgangsloch an der Überlappungsposition gekoppelt ist.
  12. Anzeigesubstrat nach Anspruch 11, wobei eine orthographische Projektion der Gate-Teilleitung auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit der orthographischen Projektion der zweiten Elektrode des Kompensationstransistors auf dem Basissubstrat überlappt.
  13. Anzeigesubstrat nach Anspruch 2, wobei die zweite Elektrodenplatte des Speicherkondensators einen Platten-Hauptkörper und zwei Platten-Vorsprüngen umfasst, der Platten-Hauptkörper mit einer Öffnung versehen ist, ein dritter Abstandsbereich zwischen den beiden Platten-Vorsprüngen ausgebildet ist.
  14. Anzeigesubstrat nach Anspruch 13, wobei entlang der ersten Richtung zweite Elektrodenplatten in benachbarten Subpixeln miteinander gekoppelt sind, um einen Kopplungsbereich zu bilden, wobei entlang der zweiten Richtung eine Länge des Kopplungsbereichs größer oder gleich einer Länge des Platten-Hauptkörpers ist.
  15. Anzeigesubstrat nach Anspruch 3, wobei das Subpixel ferner ein erstes Abschirmungsmuster umfasst, das mit der zweiten Elektrodenplatte des Speicherkondensators gekoppelt ist, wobei sich zumindest ein Teil des Abschirmungsmusters entlang der zweiten Richtung erstreckt.
  16. Anzeigesubstrat nach Anspruch 15, wobei eine orthographische Projektion des ersten Abschirmungsmusters auf dem Basissubstrat des Anzeigesubstrats zwischen der orthographischen Projektion der zweiten Elektrode des Kompensationstransistors auf dem Basissubstrat und der orthographischen Projektion der ersten Elektrode des Datenschreibtransistors auf dem Basissubstrat liegt.
  17. Anzeigesubstrat nach Anspruch 15, wobei das Subpixel ferner ein zweites Abschirmungsmuster umfasst, das einen ersten Abschirmungsabschnitt und einen zweiten Abschirmungsabschnitt umfasst, die miteinander gekoppelt sind, wobei der erste Abschirmungsabschnitt mit dem ersten Abschirmungsmuster gekoppelt ist, wobei sich zumindest ein Teil des ersten Abschirmungsabschnitts entlang der ersten Richtung erstreckt, zumindest ein Teil des zweiten Abschirmungsabschnitts entlang der zweiten Richtung erstreckt.
  18. Anzeigesubstrat nach Anspruch 17, wobei das aktive Kompensationsmuster umfasst: zwei erste Halbleiterabschnitte und einen zweiten Leiterabschnitt, der mit den zwei ersten Halbleiterabschnitten gekoppelt ist; eine orthographische Projektion des zweiten Abschirmungsabschnitts auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion des zweiten Leiterabschnitts auf dem Basissubstrat überlappt.
  19. Anzeigesubstrat nach Anspruch 17, wobei sich die orthografische Projektion des zweiten Abschirmungsabschnitts auf dem Basissubstrat des Anzeigesubstrats mit einer orthografischen Projektion der ersten Datenteilleitung auf dem Basissubstrat überlappt.
  20. Anzeigesubstrat nach Anspruch 17, wobei ein Teil der Subpixel ferner ein drittes Abschirmungsmuster umfasst, das mit dem ersten Abschirmungsmuster gekoppelt ist; in einem Teil der Subpixel sich eine orthografische Projektion des dritten Abschirmungsmusters auf dem Basissubstrat des Anzeigesubstrats mit einer orthografischen Projektion der zweiten Datenteilleitungen auf dem Basissubstrat überlappt.
  21. Anzeigesubstrat nach Anspruch 20, wobei in mindestens einem Teil der Subpixel das dritte Abschirmungsmuster auf einer ersten Seite des ersten Abschirmungsmusters liegt, das zweite Abschirmungsmuster auf einer zweiten Seite des ersten Abschirmungsmusters liegt, und die erste Seite entlang der ersten Richtung der zweiten Seite gegenüber liegt.
  22. Anzeigesubstrat nach Anspruch 4, wobei das Subpixel ferner umfasst: einen Rücksetztransistor, wobei eine erste Elektrode des Rücksetztransistors mit der Initialisierungssignalleitungsstruktur gekoppelt ist, eine zweite Elektrode des Rücksetztransistors mit der Gate-Elektrode des Treibertransistors gekoppelt ist, der Rücksetztransistor ein aktives Rücksetzmuster umfasst, wobei das aktive Rücksetzmuster zwei zweite Halbleiterabschnitte und einen dritten Leiterabschnitt umfasst, der jeweils mit den zwei zweiten Halbleiterabschnitten gekoppelt ist; ein viertes Abschirmungsmuster, das mit der Stromversorgungssignalleitungsstruktur gekoppelt ist, wobie eine orthographische Projektion des vierten Abschirmungsmusters auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion des dritten Leiterabschnitts auf dem Basissubstrat überlappt.
  23. Anzeigesubstrat nach Anspruch 22, wobei die Vielzahl von ersten Initialisierungssignalleitungen Initialisierungssignalteilleitungen umfasst, die den jeweiligen Subpixeln entsprechen; in mindestens einem Teil der Subpixel eine orthographische Projektion der Rücksetzsignalteilleitung auf dem Basissubstrat des Anzeigesubstrats zwischen einer orthographischen Projektion der Initialisierungssignalteilleitung auf dem Basissubstrat und einer orthographischen Projektion des vierten Abschirmungsabschnitts auf dem Basissubstrat angeordnet ist.
  24. Anzeigesubstrat nach Anspruch 4, wobei die Stromversorgungssignalleitungsstruktur umfasst: erste Stromversorgungsteilleitungen, die den jeweiligen Subpixeln entsprechen, und zweite Stromversorgungsteilleitungen, die den jeweiligen Subpixeln entsprechen, wobei sich zumindest ein Teil der ersten Stromversorgungsteilleitungen entlang der ersten Richtung erstreckt, wobei sich zumindest ein Teil der zweiten Stromversorgungsteilleitungen entlang der zweiten Richtung erstreckt; in einem Subpixel die erste Stromversorgungsteilleitung mit der zweiten Stromversorgungsteilleitung gekoppelt ist, und die erste Stromversorgungsteilleitung mit der zweiten Elektrodenplatte des Speicherkondensators gekoppelt ist.
  25. Anzeigesubstrat nach Anspruch 24, wobei in einer gleichen Wiederholungseinheit erste Stromversorgungsteilleitungen, die sich in einer gleichen Reihe entlang der ersten Richtung befinden, sequentiell gekoppelt sind, und in einer benachbarten Wiederholungseinheit ein vierter Abstandsbereich zwischen zwei ersten Stromversorgungsteilleitungen vorhanden ist, die einander entlang der ersten Richtung am nächsten sind.
  26. Anzeigesubstrat nach Anspruch 25, wobei eine orthografische Projektion der Kompensationsinitialisierungssignalleitung auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion des vierten Abstandsbereichs auf dem Basissubstrat überlappt.
  27. Anzeigesubstrat nach Anspruch 24, wobei das Subpixel ferner einen ersten leitenden Verbindungsabschnitt umfasst; in einem Subpixel die erste Stromversorgungsteilleitung mit dem ersten leitenden Verbindungsabschnitt gekoppelt ist, eine orthographische Projektion des ersten leitenden Verbindungsabschnitts auf dem Basissubstrat sich zumindest teilweise mit einer orthographischen Projektion der zweiten Stromversorgungsteilleitung auf dem Basissubstrat überlappt, und der erste leitende Verbindungsabschnitt mit der zweiten Stromversorgungsteilleitung durch ein Durchgangsloch an der Überlappungsposition gekoppelt ist.
  28. Anzeigesubstrat nach Anspruch 27, wobei der erste leitende Verbindungsabschnitt umfasst: einen U-förmigen Verbindungsteilabschnitt, wobei ein Ende des U-förmigen Verbindungsteilabschnitts mit der ersten Stromversorgungsteilleitung in einem Subpixel gekoppelt ist, zu dem der U-förmige Verbindungsteilabschnitt gehört, und ein anderes Ende des U-förmigen Verbindungsteilabschnitts mit einer ersten Stromversorgungsteilleitung in einem benachbarten Subpixel gekoppelt ist; einen ersten Verbindungsteilabschnitt, der mit dem U-förmigen Verbindungsteilabschnitt gekoppelt ist, wobei sich eine orthographische Projektion des ersten Verbindungsteilabschnitts auf dem Basissubstrat des Anzeigesubstrats mit der orthographischen Projektion der zweiten Stromversorgungsteilleitung auf dem Basissubstrat überlappt, und der erste Verbindungsteilabschnitt und die zweite Stromversorgungsteilleitung durch ein Durchgangsloch an der Überlappungsposition gekoppelt sind.
  29. Anzeigesubstrat nach Anspruch 24, wobei mindestens ein Teil der zweiten Stromversorgungsteilleitung einen Stromversorgungs-Geradeabschnitt und einen Stromversorgungs-Biegeabschnitt umfasst, wobei sich mindestens ein Teil des Stromversorgungs-Geradeabschnitts entlang der zweiten Richtung erstreckt, und ein Winkel zwischen dem Stromversorgungs-Biegeabschnitt und dem Stromversorgungs-Geradeabschnitt besteht.
  30. Anzeigesubstrat nach Anspruch 29, wobei der Winkel a erfüllt: 90°≤a< 180°.
  31. Anzeigesubstrat nach Anspruch 13, wobei das Subpixel ferner einen zweiten leitenden Verbindungsabschnitt umfasst, wobei sich zumindest ein Teil des zweiten leitenden Verbindungsabschnitts entlang der zweiten Richtung erstreckt; ein erstes Ende des zweiten leitenden Verbindungsabschnitts mit der Gate-Elektrode des Treibertransistors gekoppelt ist, ein zweites Ende des zweiten leitenden Verbindungsabschnitts mit der zweiten Elektrode des Kompensationstransistors gekoppelt ist, und eine orthografische Projektion des zweiten Endes auf dem Basissubstrat sich zumindest teilweise mit der orthografischen Projektion des dritten Abstandsbereichs auf dem Basissubstrat überlappt.
  32. Anzeigesubstrat nach Anspruch 31, wobei sich die orthografische Projektion des zweiten leitenden Verbindungsabschnitts auf dem Basissubstrat nicht mit der orthografische Projektion der Gate-Leitung auf dem Basissubstrat überlappt.
  33. Anzeigesubstrat nach Anspruch 3, wobei ein Teil der Subpixel ferner umfasst: einen dritten leitenden Verbindungsabschnitt, wobei sich zumindest ein Teil des dritten leitenden Verbindungsabschnitts entlang der ersten Richtung erstreckt, und in einem Subpixel ein erstes Ende des dritten leitenden Verbindungsabschnitts mit der ersten Datenteilleitung gekoppelt ist, ein zweites Ende des dritten leitenden Verbindungsabschnitts mit der ersten Elektrode des Datenschreibtransistors gekoppelt ist.
  34. Anzeigesubstrat nach Anspruch 33, wobei: mindestens ein Teil der ersten Datenteilleitungen einen ersten Geradeabschnitt und einen ersten Biegeabschnitt umfasst, wobei sich der erste Geradeabschnitt entlang der zweiten Richtung erstreckt, und ein Winkel zwischen dem ersten Biegeabschnitt und dem ersten Geradeabschnitt besteht; mindestens ein Teil der zweiten Datenteilleitungen einen zweiten Geradeabschnitt und einen zweiten Biegeabschnitt umfasst, wobei sich der zweite Geradeabschnitt entlang der zweiten Richtung erstreckt, und ein Winkel zwischen dem zweiten Biegeabschnitt und dem zweiten Geradeabschnitt besteht.
  35. Anzeigesubstrat nach Anspruch 34, wobei das Anzeigesubstrat ferner umfasst: eine Isolierschicht, die sich zwischen dem dritten leitenden Verbindungsabschnitt und der ersten Datenteilleitung befindet, wobei ein Durchgangsloch auf der Isolierschicht vorgesehen ist, der dritte leitende Verbindungsabschnitt durch das Durchgangsloch mit der ersten Datenteilleitung gekoppelt ist; eine orthografische Projektion des Durchgangslochs auf dem Basissubstrat sich zumindest teilweise mit einer orthografischen Projektion des ersten Biegeabschnitts auf dem Basissubstrat überlappt.
  36. Anzeigesubstrat nach Anspruch 2, wobei das Subpixel ferner ein Anodenmuster und einen vierten leitenden Verbindungsabschnitt umfasst, wobei in einem Subpixel die Subpixel-Treiberschaltung über den vierten leitenden Verbindungsabschnitt mit einem entsprechenden Anodenmuster gekoppelt ist; zumindest ein Teil des vierten leitenden Verbindungsabschnitts einen Verlängerungsabschnitt umfasst, der sich entlang der zweiten Richtung erstreckt, wobei eine orthographische Projektion des Verlängerungsabschnitts auf dem Basissubstrat des Anzeigesubstrats sich zumindest teilweise mit einer orthographischen Projektion des mit dem Verlängerungsabschnitt verbindeten Anodenmusters auf dem Basissubstrat überlappt.
  37. Anzeigesubstrat nach Anspruch 36, wobei das Subpixel eine Vielzahl von ersten Subpixeln, eine Vielzahl von zweiten Subpixeln und eine Vielzahl von dritten Subpixeln umfasst; ein vierter leitender Verbindungsabschnitt in dem ersten Subpixel eine erste Länge in der zweiten Richtung aufweist, ein vierter leitender Verbindungsabschnitt in dem zweiten Subpixel eine zweite Länge in der zweiten Richtung aufweist, ein vierter leitender Verbindungsabschnitt in dem dritten Subpixel eine dritte Länge in der zweiten Richtung aufweist; und die erste Länge größer als die zweite Länge ist und die dritte Länge größer als die dritte Länge ist.
  38. Anzeigevorrichtung mit dem Anzeigesubstrat nach einem der Ansprüche 1 bis 37.
  39. Anzeigevorrichtung nach Anspruch 38, wobei eine Vielzahl von Datenleitungen in dem Anzeigesubstrat eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen umfasst, wobei die Vielzahl von Datenleitungen in eine Vielzahl von Datenleitungsgruppen unterteilt ist, und jede Datenleitungsgruppe eine erste Datenleitung und eine zweite Datenleitung umfasst; die Anzeigevorrichtung ferner umfasst: einen Treiberchip, der eine Vielzahl von Datensignalausgangsstiften umfasst; eine Vielzahl von Multiplexern, wobei die Eingänge der Vielzahl von Multiplexern mit der Vielzahl von Datensignalausgangsstiften eins-zu-eins entsprechend gekoppelt sind; die Vielzahl von Multiplexern der Vielzahl von Datenleitungsgruppen eins-zu-eins entspricht, ein erster Ausgang des Multiplexers mit einer ersten Datenleitung in einer entsprechenden Datenleitungsgruppe gekoppelt ist, ein zweiter Ausgang des Multiplexers mit einer zweiten Datenleitung in der entsprechenden Datenleitungsgruppe gekoppelt ist.
  40. Verfahren zum Treiben eines Anzeigesubstrats nach einem der Ansprüche 1 bis 37, das Anzeigesubstrat umfasst: eine Vielzahl von Subpixeln; eine Vielzahl von Rücksetzsignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Rücksetzsignalleitungen entlang einer ersten Richtung erstreckt; die Vielzahl von Rücksetzsignalleitungen Rücksetzsignalteilleitungen umfasst, die den jeweiligen Subpixeln entsprechen, und die Rücksetzsignalteilleitung ein erstes Rücksetzmuster und ein zweites Rücksetzmuster umfasst, die miteinander gekoppelt sind, und das erste Rücksetzmuster zwischen einem Basissubstrat des Anzeigesubstrats und dem zweiten Rücksetzmuster angeordnet ist; eine Vielzahl von Gate-Leitungen, wobei sich zumindest ein Teil der Vielzahl von Gate-Leitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Lichtemissionssteuersignalleitungen, wobei sich zumindest ein Teil der Vielzahl von Lichtemissionssteuersignalleitungen entlang der ersten Richtung erstreckt; eine Vielzahl von Datenleitungen, wobei sich zumindest ein Teil der Vielzahl von Datenleitungen entlang einer zweiten Richtung erstreckt, und die erste Richtung die zweite Richtung schneidet; die Vielzahl von Datenleitungen eine Vielzahl von ersten Datenleitungen und eine Vielzahl von zweiten Datenleitungen umfasst, die Vielzahl von Datenleitungen in eine Vielzahl von Datenleitungsgruppen unterteilt ist, und jede Datenleitungsgruppe eine erste Datenleitung und eine zweite Datenleitung umfasst; eine Stromversorgungssignalleitungsstruktur, wobei sich zumindest ein Teil der Stromversorgungssignalleitungsstruktur entlang der zweiten Richtung erstreckt; eine Initialisierungssignalleitungsstruktur, wobei sich mindestens ein Teil der Initialisierungssignalleitungsstruktur entlang der zweiten Richtung erstreckt; das Verfahren zum Treiben umfasst: die Vielzahl von Gate-Leitungen reihenweise abgetastet wird; beim Abtasten der N-ten Gate-Leitung ein Datensignal in eine erste Datenleitung der Vielzahl von Datenleitungen geschrieben wird; und beim Abtasten der (N+1)-ten Gate-Leitung ein Datensignal in eine zweite Datenleitung der Vielzahl von Datenleitungen geschrieben wird, wobei ein Zeitraum zum Abtasten der N-ten Gate-Leitung sich zumindest teilweise mit einem Zeitraum zum Abtasten der (N+1)-ten Gate-Leitung überlappt und N eine gerade oder ungerade Zahl ist.
DE112020007039.5T 2020-11-12 2020-11-12 Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung Pending DE112020007039T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/128430 WO2022099549A1 (zh) 2020-11-12 2020-11-12 显示基板及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
DE112020007039T5 true DE112020007039T5 (de) 2023-02-23

Family

ID=81601990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020007039.5T Pending DE112020007039T5 (de) 2020-11-12 2020-11-12 Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung

Country Status (3)

Country Link
US (1) US11638385B2 (de)
DE (1) DE112020007039T5 (de)
WO (1) WO2022099549A1 (de)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924393B2 (ja) 2007-12-05 2012-04-25 ソニー株式会社 ディスプレイ装置
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
TWI511113B (zh) * 2012-10-19 2015-12-01 Japan Display Inc Display device
CN103117292B (zh) 2013-02-01 2016-04-13 四川虹视显示技术有限公司 一种amoled面板像素电路的版图及其制作方法
CN104157240A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 像素驱动电路、驱动方法、阵列基板及显示装置
CN105304012B (zh) 2014-07-31 2018-03-09 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
JP6518471B2 (ja) * 2015-03-19 2019-05-22 株式会社ジャパンディスプレイ 発光素子表示装置
KR102638298B1 (ko) 2016-05-16 2024-02-20 삼성디스플레이 주식회사 디스플레이 장치
KR102448030B1 (ko) 2017-09-21 2022-09-28 삼성디스플레이 주식회사 표시장치
JP7048305B2 (ja) 2017-12-25 2022-04-05 株式会社ジャパンディスプレイ 表示装置
KR102651596B1 (ko) 2018-06-29 2024-03-27 삼성디스플레이 주식회사 표시장치
CN109216425B (zh) * 2018-09-25 2021-07-23 武汉天马微电子有限公司 显示面板和显示装置
CN111383580B (zh) 2018-12-29 2021-06-08 上海和辉光电股份有限公司 一种像素补偿电路版图结构及虚拟现实显示装置
CN110265410B (zh) 2019-06-21 2021-12-14 京东方科技集团股份有限公司 一种显示面板的制作方法，以及显示面板和显示装置
US10916613B1 (en) * 2019-07-26 2021-02-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and OLED display device
CN110728267A (zh) * 2019-11-15 2020-01-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
CN110767665B (zh) 2019-11-29 2022-05-31 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN111584599B (zh) * 2020-05-27 2023-04-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN116133479A (zh) * 2021-04-23 2023-05-16 武汉天马微电子有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
CN114902320A (zh) 2022-08-12
US20220352296A1 (en) 2022-11-03
WO2022099549A1 (zh) 2022-05-19
US11638385B2 (en) 2023-04-25
WO2022099549A9 (zh) 2022-07-14

Similar Documents

Publication Publication Date Title
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102015226690B4 (de) Matrixsubstrat und Anzeigefeld
DE102013106760B4 (de) Anzeigevorrichtung mit Treibereinheit
DE102011053276B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung
DE10159444B9 (de) Flüssigkristallanzeige-Bildschirm und Verfahren zum Herstellen desselben
DE102013113851B4 (de) Anzeigevorrichtung
DE102012113080A1 (de) Organische lichtemittierende Anzeigevorrichtung
DE10329088A1 (de) Flachdisplay zur Anwendung bei einem kleinen Modul
DE102016125945A1 (de) Anzeigevorrichtung
DE102018130763B4 (de) Mikroanzeigevorrichtung
DE112021002619T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE102019134179B4 (de) Anzeigevorrichtung
DE102022115320A1 (de) Anzeigefeld und anzeigevorrichtung
DE102019121371A1 (de) Integrierte-Schaltung-Baugruppe und diese verwendende Anzeigevorrichtung
DE112020005511T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE112021002459T5 (de) Arraysubstrat und anzeigevorrichtung
DE112021004938T5 (de) Pixelstruktur, Ansteuerungsverfahren dafür, Anzeigetafel und Anzeigevorrichtung
DE112020005612T5 (de) Anzeigesubstrat, Verfahren zur Herstellung eines Anzeigesubstrats und Anzeigevorrichtung
DE102022132775A1 (de) Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung
DE102022133444A1 (de) Pixeltreiberschaltung, anzeigefeld und anzeigevorrichtung
DE102006014873B4 (de) Ansteuerungsverfahren für eine Elektrolumineszenz-Anzeigevorrichtung
DE112020007039T5 (de) Anzeigesubstrat, Verfahren zum Treiben eines Anzeigesubstrats und Anzeigevorrichtung
DE102022131987A1 (de) Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung
DE112020005137B4 (de) Anzeigegerät
DE112021004417T5 (de) Anzeigepanel und anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed