DE112021002459T5

DE112021002459T5 - Arraysubstrat und anzeigevorrichtung

Info

Publication number: DE112021002459T5
Application number: DE112021002459.0T
Authority: DE
Inventors: Long Han; Libin Liu; Lujiang HUANGFU
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2021-02-04
Filing date: 2021-02-04
Publication date: 2023-02-23
Also published as: US20230180550A1; CN115398631A; WO2022165717A1

Abstract

Die vorliegende Offenbarung stellt ein Arraysubstrat und eine Anzeigevorrichtung bereit. Das Arraysubstrat umfasst mehrere Initialisierungssignalleitungen und mehrere Verbindungsleitungen. Die Initialisierungssignalleitungen sind in einer ersten leitfähigen Schicht angeordnet, erstrecken sich entlang einer ersten Richtung und sind in Intervallen entlang einer zweiten Richtung angeordnet; die Verbindungsleitungen in einer zweiten leitfähigen Schicht angeordnet sind, sich entlang der zweiten Richtung erstrecken und in Abständen entlang der ersten Richtung angeordnet sind; die erste leitfähige Schicht und die zweite leitfähige Schicht eine identische Schicht oder unterschiedliche Schichten sind; Mindestens eine der Initialisierungssignalleitungen und mindestens eine der Verbindungsleitungen sind auf dem Basissubstrat elektrisch verbunden und ihre Projektionen sich schneiden, so dass die Projektionen der Initialisierungssignalleitungen und der Verbindungsleitungen auf dem Basissubstrat eine Gitterstruktur bilden. Die vorliegende Offenbarung kann das Problem verbessern, dass der IR-Abfall zu groß ist, und kann auch den Raumdruck der Verdrahtung reduzieren.

Description

Technisches Gebiet
Die vorliegende Offenbarung bezieht sich auf das Gebiet der Anzeigetechnologie und insbesondere auf ein Arraysubstrat und eine Anzeigevorrichtung.
Stand der Technik
Die OLED-Anzeigetechnologie (Organic Light Emitting Diode, OLED) gilt in der Branche als Anzeigetechnologie der dritten Generation aufgrund ihrer Vorteile von geringem Gewicht und Dünnheit, Selbstlumineszenz, großem Betrachtungswinkel, schneller Reaktionsgeschwindigkeit, geringer Helligkeit und geringer Energieeffizient und ist auf dem Gebiet der Hochleistungsanzeige weit verbreitet.
Da die Anforderungen an die PPI (Pixeldichte) der Anzeigetafel immer höher werden, nimmt auch der Verdrahtungsdruck auf der Tafel zu. Es muss nicht nur berücksichtigt werden, dass verschiedene Leitungen eng aneinandergereiht werden können, sondern muss auch überlegt werden, die gegenseitige Beeinflussung zwischen verschiedenen Leitungen zu minimieren. Daher werden höhere Anforderungen an das Verdrahtungsdesign gestellt.
Es sollte angemerkt werden, dass die im obigen Teil Stand der Technik offenbarten Informationen nur verwendet werden, um das Verständnis des Hintergrunds der vorliegenden Offenbarung zu verbessern, und daher Informationen enthalten können, die nicht den dem Fachmann bekannten Stand der Technik bilden.
Offenbarung der Erfindung
Der Zweck der vorliegenden Offenbarung besteht darin, ein Arraysubstrat und eine Anzeigevorrichtung bereitzustellen.
Gemäß einem Aspekt der vorliegenden Offenbarung wird ein Arraysubstrat bereitgestellt, das mehrere in einem Array angeordnete Pixeleinheiten enthält, wobei die Pixeleinheiten mehrere Subpixel enthalten, wobei das Arraysubstrat Folgendes enthält:

eine Vielzahl von Initialisierungssignalleitungen, die in einer ersten leitfähigen Schicht auf dem Basissubstrat angeordnet sind und sich entlang einer ersten Richtung erstrecken und in Intervallen entlang einer zweiten Richtung angeordnet sind und dazu konfiguriert sind, jedem der Subpixel Initialisierungssignale bereitzustellen; wobei sich die erste Richtung und die zweite Richtung schneiden;
mehrere Verbindungsleitungen, die in einer zweiten leitfähigen Schicht auf dem Basissubstrat angeordnet sind und sich entlang der zweiten Richtung erstrecken und in Intervallen entlang der ersten Richtung angeordnet sind;
wobei die erste leitfähige Schicht und die zweite leitfähige Schicht eine identische Schicht oder unterschiedliche Schichten sind;
wobei mindestens eine der Initialisierungssignalleitungen und mindestens eine der Verbindungsleitungen auf dem Basissubstrat elektrisch verbunden sind und sich ihre Projektionen schneiden, so dass die Projektionen der Initialisierungssignalleitungen und der Verbindungsleitungen auf dem Basissubstrat eine Gitterstruktur bilden.

In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ein Basissubstrat sowie eine erste Source-Drain-Elektrode-Schicht, eine zweite Source-Drain-Elektrode-Schicht und eine Anodenschicht, die nacheinander auf dem Basissubstrat gestapelt sind; mindestens eine von der ersten leitfähigen Schicht und der zweiten leitfähigen Schicht ist die erste Source-Drain-Elektrode-Schicht und die andere davon ist die erste Source-Drain-Elektrode-Schicht oder die Anodenschicht; die erste Richtung ist eine Zeilenrichtung und die zweite Richtung ist eine Spaltenrichtung;
Das Arraysubstrat umfasst ferner:

Datenleitungen, die auf der zweiten Source-Drain-Elektrode-Schicht angeordnet sind und sich entlang der Spaltenrichtung erstrecken und in Intervallen entlang der Zeilenrichtung angeordnet sind und dafür konfiguriert sind, Datensignale für jedes der Subpixel bereitzustellen;
Stromversorgungsleitungen, die auf der zweiten Source-Drain-Elektrode-Schicht angeordnet sind und sich entlang der Spaltenrichtung erstrecken und in Intervallen entlang der Zeilenrichtung angeordnet sind und dazu konfiguriert sind, Stromversorgungssignale an jedes der Subpixel bereitzustellen.

In einer beispielhaften Ausführungsform der vorliegenden Offenbarung sind die erste leitfähige Schicht und die zweite leitfähige Schicht beide die ersten Source-Drain-Elektrode-Schichten; die Initialisierungssignalleitungen erstrecken sich entlang der Zeilenrichtung und die Verbindungsleitungen erstrecken sich entlang der Spaltenrichtung; jede der Initialisierungssignalleitungen ist mit jeder der Verbindungsleitungen verbunden und sich sie in einer Gitterform schneiden.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung ist die erste leitfähige Schicht die erste Source-Drain-Elektrode-Schicht, und die zweite leitfähige Schicht ist die Anodenschicht; die Initialisierungssignalleitungen sind in der ersten Source-Drain-Elektrode-Schicht angeordnet, erstrecken sich entlang der Zeilenrichtung und sind in Abständen entlang der Spaltenrichtung angeordnet; die Verbindungsleitungen sind in der Anodenschicht angeordnet, erstrecken sich entlang der Spaltenrichtung und sind in Abständen entlang der Zeilenrichtung angeordnet; jede der Initialisierungssignalleitungen und jede der Verbindungsleitungen sind durch ein Durchgangsloch elektrisch verbunden, und die Projektionen der mehreren Initialisierungssignalleitungen und der mehreren Verbindungsleitungen auf dem Basissubstrat schneiden sich in einer Gitterform.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung ist die erste leitfähige Schicht eine Anodenschicht, die zweite leitfähige Schicht ist eine erste Source-Drain-Elektrode-Schicht; die Initialisierungssignalleitungen sind in der Anodenschicht angeordnet, erstrecken sich entlang der Zeilenrichtung und sind in Intervallen entlang der Spaltenrichtung angeordnet; die Verbindungsleitungen sind in der ersten Source-Drain-Elektrode-Schicht angeordnet, erstrecken sich entlang der Spaltenrichtung und sind in Abständen entlang der Zeilenrichtung angeordnet; jede der Initialisierungssignalleitungen und jede der Verbindungsleitungen sind durch ein Durchgangsloch elektrisch verbunden und die Projektionen der mehreren Initialisierungssignalleitungen und der mehreren Verbindungsleitungen auf dem Basissubstrat schneiden sich in einer Gitterform.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung ist die zweite Source-Drain-Elektrode-Schicht ferner mit mehreren siebten leitfähigen Verbindungen versehen, und die siebten leitfähigen Verbindungen sind in einem Subpixelbereich verteilt, wo sich die Projektionen der Initialisierungssignalleitung und der Verbindungsleitungen schneiden;
wobei die siebte leitfähige Verbindung mit der Initialisierungssignalleitung durch ein Durchgangsloch verbunden ist und die siebte leitfähige Verbindung mit der Verbindungsleitung durch ein anderes Durchgangsloch verbunden ist, so dass die Initialisierungssignalleitung und die Verbindungsleitung durch die siebte leitfähige Verbindung elektrisch verbunden sind.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine erste Gate-Leitungsschicht und eine zweite Gate-Leitungsschicht, die auf dem Basissubstrat angeordnet sind;
das Subpixel umfasst ferner eine Subpixel-Treiberschaltung, die einen Kondensator und einen Treibertransistor aufweist, wobei der Kondensator eine erste Elektrodenplatte und eine zweite Elektrodenplatte umfasst, wobei die erste Elektrodenplatte auf der ersten Gate-Leitungsschicht angeordnet ist und die zweite Elektrodenplatte auf der zweiten Gate-Leitungsschicht angeordnet ist; die erste Elektrodenplatte ist als das Gate des Treibertransistors gemultiplext, und die erste Stufe des Treibertransistors ist mit der Stromversorgungsleitung verbunden;
die erste Source-Drain-Elektrode-Schicht ist ferner mit mehreren dritten leitfähigen Verbindungen versehen, und die dritten leitfähigen Verbindungen sind in jedem Subpixelbereich verteilt;
wobei die dritte leitfähige Verbindung durch ein Durchgangsloch mit der ersten Stufe des Treibertransistors verbunden ist und die dritte leitfähige Verbindung ferner durch ein Durchgangsloch mit der Stromversorgungsleitung verbunden ist, so dass die Stromversorgungsleitung über die dritte leitfähige Verbindung mit der ersten Stufe des Treibertransistors elektrisch verbunden ist.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner eine Vielzahl von Abtastleitungen, die in der ersten Gate-Leitungsschicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind und dazu konfiguriert sind, jedem der Subpixel Abtastsignale bereitzustellen;
die Subpixel-Treiberschaltung umfasst ferner einen ersten Transistor, wobei ein Gate des ersten Transistors mit der Abtastleitung verbunden ist, und eine erste Stufe des ersten Transistors mit der Datenleitung verbunden ist, und eine zweite Stufe des ersten Transistors mit der zweiten Elektrodenplatte des Kondensators verbunden ist;
die erste Source-Drain-Elektrode-Schicht ist ferner mit mehreren vierten leitfähigen Verbindungen versehen, und die vierten leitfähigen Verbindungen sind in jedem Subpixelbereich verteilt;
wobei die vierte leitfähige Verbindung mit der ersten Stufe des ersten Transistors durch ein Durchgangsloch verbunden ist und die vierte leitfähige Verbindung auch mit der Datenleitung durch ein Durchgangsloch verbunden ist, so dass die Datenleitung mit der ersten Stufe des ersten Transistors durch die vierte leitfähige Verbindung elektrisch verbunden ist.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst das Subpixel eine Anode, die in der Anodenschicht angeordnet ist; das Arraysubstrat umfasst ferner mehrere Rückstellsignalleitungen, die in der ersten Gate-Leitungsschicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind und dazu konfiguriert sind, Rückstellsignale an jede der Subpixel bereitzustellen;
die Subpixel-Treiberschaltung umfasst ferner einen achten Transistor, wobei ein Gate des achten Transistors mit der Rückstellsignalleitung verbunden ist, und eine erste Stufe des achten Transistors elektrisch mit der Initialisierungssignalleitung verbunden ist und eine zweite Stufe von der achte Transistor elektrisch mit der Anode des Subpixels verbunden ist;
die erste Source-Drain-Elektrode-Schicht ist ferner mit mehreren fünften leitfähigen Verbindungen versehen, und die zweite Source-Drain-Elektrode-Schicht ist ferner mit mehreren sechsten leitfähigen Verbindungen versehen; wobei die fünften leitfähigen Verbindungen und die sechsten leitfähigen Verbindungen in jedem Subpixelbereich verteilt sind;
wobei die fünfte leitfähige Verbindung und die zweite Stufe des achten Transistors durch ein Durchgangsloch verbunden sind, und die fünfte leitfähige Verbindung und die sechste leitfähige Verbindung durch ein Durchgangsloch verbunden sind, und die sechste leitfähige Verbindung und die Anode durch ein Durchgangsloch verbunden sind, so dass die zweite Stufe des achten Transistors elektrisch mit der Anode des Subpixels verbunden ist.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner mehrere Leuchtsteuersignalleitungen, wobei die Leuchtsteuersignalleitungen in der ersten Gate-Leitungsschicht angeordnet sind, sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind und dazu konfiguriert sind, jedem der Subpixel Leuchtsteuersignale bereitzustellen;
die Subpixel-Treiberschaltung umfasst ferner einen zweiten Transistor und einen neunten Transistor; ein Gate des zweiten Transistors ist mit der Abtastleitung verbunden, und eine erste Stufe des zweiten Transistors ist mit einer zweiten Stufe des Treibertransistors verbunden, und eine zweite Stufe des zweiten Transistors ist mit der ersten Elektrodenplatte des Kondensators verbunden; ein Gate des neunten Transistors ist mit der Leuchtsteuersignalleitung verbunden und eine erste Stufe des neunten Transistors ist mit der ersten Elektrodenplatte des Kondensators elektrisch verbunden;
die erste Source-Drain-Elektrode-Schicht ist ferner mit mehreren ersten leitfähigen Verbindungen versehen, und die ersten leitfähigen Verbindungen sind in jedem Subpixelbereich verteilt;
wobei die erste leitfähige Verbindung mit der zweiten Stufe des zweiten Transistors, und der ersten Stufe des neunten Transistors durch ein Durchgangsloch verbunden ist, und die erste leitfähige Verbindung ferner mit der ersten Elektrodenplatte des Kondensators durch ein Durchgangsloch verbunden ist, so dass die zweite Stufe des zweiten Transistors, die erste Stufe des neunten Transistors mit der ersten Elektrodenplatte des Kondensators elektrisch verbunden sind.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst die Subpixel-Treiberschaltung ferner einen fünften Transistor und einen sechsten Transistor. Ein Gate des fünften Transistors ist mit der Rückstellsignalleitung verbunden, eine erste Stufe des fünften Transistors ist elektrisch mit der Initialisierungssignalleitung verbunden, eine zweite Stufe des fünften Transistors ist elektrisch mit der zweiten Elektrodenplatte des Kondensators verbunden; ein Gate des sechsten Transistors ist mit der Leuchtsteuersignalleitung verbunden, eine erste Stufe des sechsten Transistors ist elektrisch mit der Initialisierungssignalleitung verbunden, und eine zweite Stufe des sechsten Transistors ist elektrisch mit der zweiten Elektrodenplatte des Kondensators verbunden;
die erste Source-Drain-Elektrode-Schicht ist ferner mit mehreren zweiten leitfähigen Verbindungen versehen, und die zweiten leitfähigen Verbindungen sind in jedem Subpixelbereich verteilt;
wobei die zweite leitfähige Verbindung mit der zweiten Stufe des ersten Transistors, der zweiten Stufe des fünften Transistors und der zweiten Stufe des sechsten Transistors durch ein Durchgangsloch verbunden ist, und die zweite leitfähige Verbindung ferner mit der zweiten Elektrodenplatte des Kondensators durch ein Durchgangsloch verbunden ist, so dass die zweite Stufe des ersten Transistors, die zweite Stufe des fünften Transistors, die zweite Stufe des sechsten Transistors elektrisch mit der zweiten Elektrodenplatte des Kondensators verbunden sind.
In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst die Subpixel-Treiberschaltung ferner:

einen vierten Transistor, wobei ein Gate des vierten Transistors mit der Rückstellsignalleitung verbunden ist, und eine erste Stufe des vierten Transistors elektrisch mit der Initialisierungssignalleitung verbunden ist und eine zweite Stufe des vierten Transistors elektrisch mit der ersten Elektrodenplatte des Kondensators verbunden ist;
einen siebten Transistor, wobei ein Gate des siebten Transistors mit der Leuchtsteuersignalleitung verbunden ist, und eine erste Stufe des siebten Transistors elektrisch mit der zweiten Stufe des Treibertransistors verbunden ist, eine zweite Stufe des siebten Transistors elektrisch mit der Anode des Subpixels verbunden ist.

In einer beispielhaften Ausführungsform der vorliegenden Offenbarung umfasst das Arraysubstrat ferner:

eine Vielzahl von Netzzuleitungen, die in der zweiten Gate-Leitungsschicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind, wobei die Stromversorgungsleitungen, die sich in jedem Subpixelbereich in einer identischen Zeile befinden, durch ein Durchgangsloch an eine der Netzzuleitungen angeschlossen werden;
wobei die dritte leitfähige Verbindung noch mit der Stromversorgungsleitung durch ein Durchgangsloch verbunden ist, so dass die Stromversorgungsleitung und die Netzzuleitung elektrisch verbunden sind.

In einer beispielhaften Ausführungsform der vorliegenden Offenbarung ist eine Anzahl der Verbindungsleitungen gleich einer Anzahl von Subpixeln in Zeilenrichtung; in Zeilenrichtung sind die Initialisierungssignalleitungen mit den jeweiligen Verbindungsleitungen in jedem Subpixelbereich durch ein Durchgangsloch elektrisch verbunden sind;
oder eine Anzahl der Verbindungsleitungen ist kleiner als eine Anzahl von Subpixeln in Zeilenrichtung; in Zeilenrichtung sind die Initialisierungssignalleitungen und die Verbindungsleitungen durch ein Durchgangloch in einem Teil der Subpixelbereiche elektrisch verbunden.
Gemäß einem anderen Aspekt der vorliegenden Offenbarung wird eine Anzeigevorrichtung bereitgestellt, die das oben beschriebene Arraysubstrat aufweist.
Es versteht sich, dass die obige allgemeine Beschreibung und die folgende detaillierte Beschreibung nur beispielhaft und erläuternd sind und die vorliegende Offenbarung nicht einschränken können.
Figurenliste
Die Zeichnungen hierin sind in die Beschreibung aufgenommen und bilden einen Teil der Beschreibung, zeigen Ausführungsformen gemäß der Offenbarung und erklären das Prinzip der Offenbarung zusammen mit der Beschreibung. Offensichtlich zeigen die Zeichnungen in der folgenden Beschreibung nur einige Ausführungsformen der vorliegenden Offenbarung. Für den Fachmann auf dem Gebiet können auf der Grundlage dieser Zeichnungen andere Zeichnungen ohne erfinderische Arbeit erhalten werden.

1 ist ein schematisches Diagramm der Positionsbeziehung zwischen einer Initialisierungssignalleitung und einer Verbindungsleitung in einer Ausführungsform;
2 ist ein schematisches Strukturdiagramm einer 9T1C-Subpixelschaltung,
3 ist ein Zeitdiagramm der in 2 gezeigten Subpixel-Schaltungsstruktur;
4 ist ein schematisches Strukturdiagramm einer aktiven Schicht in der ersten Ausführungsform;
5 ist ein schematisches Diagramm des Filmstapels der aktiven Schicht und der ersten Gate-Leitungsschicht in der ersten Ausführungsform;
6 ist ein schematisches Diagramm des Filmstapels der aktiven Schicht, der ersten Gate-Leitungsschicht und der zweiten Gate-Leitungsschicht in der ersten Ausführungsform;
7 ist ein schematisches Diagramm des Filmstapels der aktiven Schicht, der ersten Gate-Leitungsschicht, der zweiten Gate-Leitungsschicht und der ersten Source-Drain-Elektrode-Schicht in der ersten Ausführungsform;
8 ist ein schematisches Diagramm des Filmstapels der aktiven Schicht, der ersten Gate-Leitungsschicht, der zweiten Gate-Leitungsschicht, der ersten Source-Drain-Elektrode-Schicht und der zweiten Source-Drain-Elektrode-Schicht in der ersten Ausführungsform;
9 ist ein schematisches Strukturdiagramm der ersten Gate-Leitungsschicht in der ersten Ausführungsform;
10 ist ein schematisches Strukturdiagramm der zweiten Gate-Leitungsschicht in der ersten Ausführungsform;
11 ist ein schematisches Strukturdiagramm einer ersten Source-Drain-Elektrode-Schicht in der ersten Ausführungsform;
12 ist ein schematisches Strukturdiagramm der zweiten Source-Drain-Elektrode-Schicht in der ersten Ausführungsform;
13 ist die Schnittansicht entlang der Richtung A-A in 8;
14 ist ein schematisches Strukturdiagramm des Arrays einer Vielzahl von Subpixeln in der ersten Ausführungsform;
15 ist ein schematisches Diagramm des Filmstapels einer aktiven Schicht, einer ersten Gate-Leitungsschicht, einer zweiten Gate-Leitungsschicht und einer ersten Source-Drain-Elektrode-Schicht in der zweiten Ausführungsform;
16 ist ein schematisches Diagramm des Filmstapels der aktiven Schicht, der ersten Gate-Leitungsschicht, der zweiten Gate-Leitungsschicht, der ersten Source-Drain-Elektrode-Schicht und einer zweiten Source-Drain-Elektrode-Schicht in der zweiten Ausführungsform;
17 ist ein schematisches Strukturdiagramm der ersten Source-Drain-Elektrode-Schicht in der zweiten Ausführungsform;
18 ist ein schematisches Strukturdiagramm einer zweiten Source-Drain-Elektrode-Schicht in der zweiten Ausführungsform;
19 ist ein schematisches Strukturdiagramm der Anodenschicht in der zweiten Ausführungsform;
20 ist eine Schnittansicht entlang der Richtung B-B in 16;
21 ist ein schematisches Strukturdiagramm eines Arrays einer Vielzahl von Subpixeln in der zweiten Ausführungsform;
22 ist ein schematisches Diagramm des Filmstapels einer aktiven Schicht, einer ersten Gate-Leitungsschicht, einer zweiten Gate-Leitungsschicht und einer ersten Source-Drain-Elektrode-Schicht in der in der dritten Ausführungsform;
23 ist ein schematisches Diagramm des Filmstapels der aktiven Schicht, der ersten Gate-Leitungsschicht, der zweiten Gate-Leitungsschicht, der ersten Source-Drain-Elektrode-Schicht und der zweiten Source-Drain-Elektrode-Schicht in der dritten Ausführungsform;
24 ist ein schematisches Strukturdiagramm der ersten Source-Drain-Elektrode-Schicht in der dritten Ausführungsform;
25 ist ein schematisches Strukturdiagramm der zweiten Source-Drain-Elektrode-Schicht in der dritten Ausführungsform;
26 ist ein schematisches Strukturdiagramm der Anodenschicht in der dritten Ausführungsform;
27 ist eine schematische Schnittansicht entlang der Richtung C-C in 23; und
28 ist ein schematisches Strukturdiagramm eines Arrays einer Vielzahl von Subpixeln in der dritten Ausführungsform.

Bezugszeichenliste

100: aktive Schicht;
200: erste Gate-Isolierschicht;
300: erste Gate-Leitungsschicht;
400: zweite Gate-Isolierschicht;
500: zweite Gate-Leitungsschicht;
500': zweite Gate-Leitungsschicht;
600: erste dielektrische Schicht;
700: erste Source-Drain-Elektrode-Schicht,
800: erste dielektrische Schicht;
900: erste Source-Drain-Elektrode-Schicht;
1000: Passivierungsschicht;
1100: Anodenschicht;
31: Abtastleitung;
32: Rücksetzsignalleitung;
33: Leuchtsteuersignalleitung;
51: Initialisierungssignalleitung;
510: Signalsegment;
511: Hauptsegment;
512: Verlängerungssegment;
52: Netzzuleitung;
71: Datenleitung;
72: Stromversorgungsleitung;
73: dritte leitfähige Verbindung;
74: zweite leitfähige Verbindung;
75: erste leitfähige Verbindung;
76: vierte leitfähige Verbindung;
77: fünfte leitfähige Verbindung;
78: sechsteleitfähige Verbindung;
79: siebte leitfähige Verbindung;
80: Durchgangsloch;
91: Anode;
10: Verbindungsleitung.

Ausführliche Ausführungsformen
Beispielhafte Ausführungsformen werden nun vollständiger unter Bezugnahme auf die begleitfähigen Zeichnungen beschrieben. Beispielhafte Ausführungsformen können jedoch in verschiedenen Formen verkörpert werden und sollten nicht als auf die hierin dargelegten Ausführungsformen beschränkt angesehen werden; vielmehr werden diese Ausführungsformen bereitgestellt, damit diese Offenbarung gründlich und vollständig ist und das Konzept beispielhafter Ausführungsformen dem Fachmann auf dem Gebiet vollständig vermittelt wird. Dieselben Bezugszeichen in den Zeichnungen bezeichnen dieselben oder ähnliche Strukturen, und daher wird ihre detaillierte Beschreibung weggelassen. Darüber hinaus sind die Zeichnungen lediglich schematische Darstellungen der vorliegenden Offenbarung und nicht notwendigerweise maßstabsgetreu gezeichnet.
Obwohl in dieser Beschreibung relative Begriffe wie „obere“ und „untere“ verwendet werden, um die relative Beziehung einer Komponente eines Bezugszeichens zu einer anderen Komponente zu beschreiben, werden diese Begriffe in dieser Beschreibung nur der Einfachheit halber verwendet, wie z.B. die Richtung des beschriebenen Beispiels gemäß der Zeichnung. Es versteht sich, dass, wenn die Vorrichtung des Bezugszeichens auf den Kopf gestellt wird, die als „obere“ beschriebene Komponente zur „unteren“ Komponente wird. Wenn sich eine bestimmte Struktur „auf“ anderen Strukturen befindet, kann dies bedeuten, dass die bestimmte Struktur integral auf anderen Strukturen ausgebildet ist oder dass die bestimmte Struktur „direkt“ auf anderen Strukturen angeordnet ist oder dass die bestimmte Struktur „indirekt“ durch eine weitere Struktur darauf angeordnet ist.
Die Begriffe „ein“, „dieser“, „der“ und „mindestens ein“ werden verwendet, um das Vorhandensein von einem oder mehreren Elementen/Bestandteilen/usw. anzuzeigen; die Begriffe „umfassen“ und „aufweisen“ werden verwendet, um eine offene inklusive Bedeutung anzuzeigen und bedeuten, dass zusätzliche Elemente/Bestandteile/etc. zusätzlich zu den aufgeführten Elementen/Bestandteilen/usw. vorhanden sein können; die Begriffe „erster“, „zweiter“ und „dritter“ usw. werden nur als Bezeichnung verwendet, nicht als Begrenzung der Anzahl seiner Objekte.
Eine Ausführungsform der vorliegenden Offenbarung stellt ein Arraysubstrat bereit. Unter Bezugnahme auf 1 ist das Arraysubstrat mit einer Vielzahl von Pixeleinheiten entlang einer Zeilenrichtung und einer Spaltenrichtung angeordnet, und die Pixeleinheit umfasst eine Vielzahl von Subpixeln. Das Arraysubstrat umfasst mehrere Initialisierungssignalleitungen 51 und mehrere Verbindungsleitungen 10. Mehrere Initialisierungssignalleitungen 51 sind in der ersten leitfähigen Schicht vorgesehen, erstrecken sich entlang der Zeilenrichtung und sind in Intervallen entlang der Spaltenrichtung angeordnet. Jede Initialisierungssignalleitung 51 wird verwendet, um jedem Subpixel in ihrer Erstreckungsrichtung Initialisierungssignale bereitzustellen. Mehrere Verbindungsleitungen 10 sind in der zweiten leitfähigen Schicht angeordnet, erstrecken sich entlang der Spaltenrichtung und sind in Intervallen entlang der Zeilenrichtung angeordnet. In der Figur ist beispielsweise die horizontale Richtung die Zeilenrichtung und die vertikale Richtung die Spaltenrichtung. Mindestens eine der Initialisierungssignalleitungen 51 und mindestens eine der Verbindungsleitungen 10 auf dem Basissubstrat elektrisch sind verbunden und ihre Projektionen schneiden sich, so dass die Projektionen der Initialisierungssignalleitungen 51 und der Verbindungsleitungen 10 auf dem Basissubstrat eine Gitterstruktur bilden.
Die gekreuzten Initialisierungssignalleitungen 51 und Verbindungsleitungen 10 sind zu einer Gitterstruktur verbunden, wodurch die Pfade des Initialisierungssignals zunehmen, und das Initialisierungssignal kann durch mehr Pfade zu jedem Subpixel übertragen werden, wodurch das Problem eines zu großen IR-Abfalls (IR drop), der durch den einzigen Stromübertragungspfad verursacht wird, reduziert wird.
In der Ausführungsform der vorliegenden Offenbarung kann die Anzahl von Verbindungsleitungen 10 gleich der Anzahl von Subpixeln in Zeilenrichtung oder auch kleiner als die Anzahl von Subpixeln in Zeilenrichtung sein.
Genau gesagt, wenn die Anzahl von Verbindungsleitungen 10 kleiner als die Anzahl von Subpixeln in Zeilenrichtung ist, bedeutet dies, dass in Zeilenrichtung die Initialisierungssignalleitungen 51 mit den jeweiligen Verbindungsleitungen 10 im Teil der Subpixelbereiche elektrisch verbunden sind. Unter Bezugnahme auf 1 ist die Anzahl von Verbindungsleitungen 10 die Hälfte der Anzahl von Subpixeln in Zeilenrichtung und eine Verbindungsleitung 10 ist für jedes zweite Subpixel vorgesehen, dann ist die Initialisierungssignalleitung 51 bei jedem zweiten Subpixel elektrisch mit einer Verbindungsleitung 10 verbunden. Daher ist eines von jeweils zwei benachbarten Subpixeln in Zeilenrichtung mit der Verbindungsleitung 10 versehen, und das andere ist nicht mit der Verbindungsleitung 10 versehen. In anderen Ausführungsformen können auch unterschiedliche Anzahlen von Subpixeln zwischen zwei benachbarten Verbindungsleitungen 10 beabstandet angeordnet sein, wenn die Anzahl der Verbindungsleitungen 10 kleiner als die Anzahl von Subpixeln in Zeilenrichtung ist.
Wenn die Anzahl von Verbindungsleitungen 10 gleich der Anzahl von Subpixeln in Zeilenrichtung ist, bedeutet dies, dass in Zeilenrichtung die Initialisierungssignalleitungen 51 mit den jeweiligen Verbindungsleitungen 10 in jedem Subpixelbereich elektrisch verbunden sind. Daher ist die Verbindungsleitung 10 in jedem Subpixel in Zeilenrichtung vorgesehen, solange die Projektionen der mehreren Verbindungsleitungen 10 und der mehreren Initialisierungssignalleitungen 51 auf dem Basissubstrat eine Gitterstruktur bilden können.
Es versteht sich, dass mit größerer Anzahl von Verbindungsleitungen 10 das Gitter dichter wird, die Übertragungspfade des Initialisierungssignals größer werden und der IR-Abfall stärker reduziert werden kann, aber der Raumdruck der Verdrahtung wird es tun auch größer sein, und der Herstellungsprozess wird schwieriger. Daher kann die spezifische Zahl entsprechend der tatsächlichen Situation eingestellt werden.
Es sei darauf hingewiesen, dass, wenn man die Initialisierungssignalleitung 51 , die sich in Zeilenrichtung erstreckt, und die Verbindungsleitung, die sich in Spaltenrichtung erstreckt, als Beispiel genommen wird, die horizontale Anordnung der Initialisierungssignalleitung 51 bedeutet, das sich die Hauptstruktur der Initialisierungssignalleitung 51 in der horizontalen Richtung erstreckt. Bei tatsächlichen Produkten können einige Teile nicht vollständig horizontal angeordnet sein, z.B. können sie gebogen sein, um andere Schaltungsstrukturen umzugehen, oder sie können sich in andere Richtungen erstrecken, um die Verbindung mit anderen Leitungen usw. zu erleichtern, solange die Gesamtrichtung der Initialisierungssignalleitung 51 horizontal ist. Ebenso bedeutet die Längsanordnung der Verbindungsleitung 10, dass sich die Hauptstruktur der Verbindungsleitung 10 in Längsrichtung erstreckt und die Gesamtrichtung die Längsrichtung ist.
Das Arraysubstrat dieser Ausführungsform wird unten im Detail beschrieben.
Bei dieser Ausführungsform besteht jede Pixeleinheit aus vier Subpixeln von RGBG, und jeder Subpixel wird von einer separaten Subpixel-Treiberschaltung angesteuert.
2 zeigt eine 9T1C-Subpixel-Schaltungsstruktur. Die Subpixel-Schaltungsstruktur umfasst einen Kondensator und neun TFT-Transistoren T1-T9. In dieser Ausführungsform ist der dritte Transistor T3 ein Treibertransistor und die anderen Transistoren sind Schalttransistoren.
Unter Bezugnahme auf 2 umfasst der Kondensator eine erste Elektrodenplatte Cst1 und eine zweite Elektrodenplatte Cst2. Die erste Elektrodenplatte Cst1 ist in der ersten Gate-Leitungsschicht 300 angeordnet, und die zweite Elektrodenplatte Cst2 ist in der zweiten Gate-Leitungsschicht 500 angeordnet. Die erste Elektrodenplatte Cst1 ist mit dem Knoten N2 verbunden, und die zweite Elektrodenplatte Cst2 ist mit dem Knoten N1 verbunden. Das Gate 3g des Treibertransistors T3 (des dritten Transistors) wird durch die erste Elektrodenplatte Cst1 des Kondensators gemultiplext, und die Source-Elektrode 3s des Treibertransistors T3 ist mit der Stromversorgungsleitung 72 verbunden. Das Gate 1g des ersten Transistors T1 ist mit der Abtastleitung 31 verbunden, und die Source-Elektrode 1s des ersten Transistors T1 ist mit der Datenleitung 71 verbunden, und die Drain-Elektrode 1d des ersten Transistors T1 ist mit dem Knoten N1 verbunden. Das Gate 2g des zweiten Transistors T2 ist mit der Abtastleitung 31 verbunden, die Source-Elektrode 2s des zweiten Transistors T2 ist mit der Drain-Elektrode 3d des Treibertransistors T3 verbunden, und die Drain-Elektrode 2d des zweiten Transistors T2 ist mit dem Knoten verbunden N2. Das Gate 4g des vierten Transistors T4 ist mit der Rückstellsignalleitung 32 verbunden, die Source-Elektrode 4s des vierten Transistors T4 ist elektrisch mit der Initialisierungssignalleitung 51 verbunden und die Drain-Elektrode 4d des vierten Transistors T4 ist mit dem Knoten N2 verbunden. Das Gate 5g des fünften Transistors T5 ist mit der Rückstellsignalleitung 32 verbunden, die Source-Elektrode 5s des fünften Transistors T5 ist elektrisch mit der Initialisierungssignalleitung 51 verbunden und die Drain-Elektrode 5d des fünften Transistors T5 ist mit dem Knoten N1 verbunden. Das Gate 6g des sechsten Transistors T6 ist mit der Leuchtsteuersignalleitung 33 verbunden, die Source-Elektrode 6s des sechsten Transistors T6 ist elektrisch mit der Initialisierungssignalleitung 51 verbunden, und die Drain-Elektrode 6d des sechsten Transistors T6 ist mit dem Knoten N1 verbunden. Das Gate 7g des siebten Transistors T7 ist mit der Leuchtsteuersignalleitung 33 verbunden, die Source-Elektrode 7s des siebten Transistors T7 ist elektrisch mit der Drain-Elektrode 3d des Treibertransistors T3 verbunden, und die Drain-Elektrode 7d des siebten Transistors T7 ist elektrisch mit der Anode 91 des Subpixels verbunden. Das Gate 8g des achten Transistors T8 ist mit der Rückstellsignalleitung 32 verbunden, die Source-Elektrode 8s des achten Transistors T8 ist elektrisch mit der Initialisierungssignalleitung 51 verbunden und die Drain-Elektrode 8d des achten Transistors T8 ist elektrisch mit der Anode 91 des Subpixels verbunden. Das Gate 9g des neunten Transistors T9 ist mit der Leuchtsteuersignalleitung 33 verbunden, und die Source-Elektrode 9s des neunten Transistors T9 ist mit dem Knoten N2 verbunden.
Das von der Initialisierungssignalleitung 51 bereitgestellte Initialisierungssignal ist Vint; das von der Rückstellsignalleitung 32 bereitgestellte Rückstellsignal ist Reset; das von der Leuchtsteuersignalleitung 33 bereitgestellte Leuchtsteuersignal ist EM; das von der Abtastleitung 31 gelieferte Abtastsignal ist gate; das von der Datenleitung 71 gelieferte Datensignal ist data, und das von der Stromversorgungsleitung 72 gelieferte Stromversorgungssignal ist ELVDD.
Unter Bezugnahme auf das in 3 gezeigte Zeitdiagramm ist das spezifische Arbeitsprinzip der Subpixel-Kompensationsschaltung wie folgt:
In der ersten Stufe befindet sich das Rückstellsignal Reset auf einem niedrigen Pegel. Der vierte Transistor T4 wird eingeschaltet und das Initialsignal Vint initialisiert den N2-Punkt. Zu diesem Zeitpunkt ist das Potential des N2-Punktes das Initialsignal Vint. Der fünfte Transistor T5 wird eingeschaltet und das Initialsignal Vint wird in den N1-Punkt geschrieben. Der achte Transistor T8 wird eingeschaltet und entlädt die Restladung des vorherigen Frames von Anzeige. Das Initialsignal Vint wird geschrieben, um die Spannungsdifferenz zwischen der Anode und der Kathode der OLED-Vorrichtung zu verringern und die Helligkeit der OLED-Vorrichtung bei niedriger Graustufe zu verringern und den Kontrast des Pixels zu verbessern.
In der zweiten Stufe ist das Signal Gate der Abtastleitung 31 auf einem niedrigen Pegel. Der erste Transistor T1 wird eingeschaltet, zu diesem Zeitpunkt ist das Potential des N1-Punktes Vdata, und die Datensignalspannung wird in den N1-Punkt geschrieben. Der zweite Transistor T2 wird eingeschaltet, um die Diodenverbindung des Treibertransistors T3 abzutasten, das Potential des N2-Punktes steigt auf ELVDD + Vth, der Treibertransistor T3 ändert sich allmählich vom Ein-Zustand in den Aus-Zustand und die Schwellenspannung Vth des Treibertransistors T3 wird kompensiert.
In der dritten Stufe befindet sich das Leuchtsteuersignal EM auf einem niedrigen Pegel. Der sechste Transistor T6 wird eingeschaltet, zu diesem Zeitpunkt ist das Potential des N1-Punktes das Initialsignal Vint. Der neunte Transistor T9 wird eingeschaltet, und die Leckage des N2-Punktes wird in der Lichtemissionsstufe reduziert. Beim Springen des Potentials des N1-Punktes wird das Potential des N2-Punktes zu diesem Zeitpunkt ELVDD + Vth + Vint - Vdata. Der siebte Transistor T7 wird eingeschaltet, der Treiberstrom wird ausgegeben und die OLED-Vorrichtung emittiert Licht. Die Strom-Berechnungsformel der OLED-Vorrichtung lautet: $I_{o n} = \frac{1}{2} K \cdot {(V_{g s} - | V_{t h} |)}^{2} = \frac{μ W C_{o x}}{2 L} \times {(V_{i n t} - V_{d a t a})}^{2}$
Durch die obige Schaltung kann die Schwellenspannung Vth des Treibertransistors T3 in der Abtaststufe kompensiert werden, wodurch der Einfluss der Differenz der DTFT-Schwellenspannung Vth verschiedener Pixel auf die Gleichmäßigkeit der Anzeigehelligkeit eliminiert wird.
In dieser Ausführungsform kann Vint als Initialisierungssignal verwendet werden und kann auch als Referenzsignal während des Datenschreibens verwendet werden.
In dieser Ausführungsform werden die Subpixel-Treiberschaltungen der oben erwähnten Subpixel auf einem Basissubstrat hergestellt. Eine aktive Schicht 100, eine erste Gate-Leitungsschicht 300, eine zweite Gate-Leitungsschicht 500, eine erste Source-Drain-Elektrode-Schicht 700, eine zweite Source-Drain-Elektrode-Schicht 900 und eine Anodenschicht 1100 sind auf dem Basissubstrat gestapelt bereitgestellt. Diese Filmschichten werden verwendet, um verschiedene Signalleitungen oder -drähte zu bilden und entsprechende elektrische Signale an jede Subpixel-Treiberschaltung zu liefern, und beide Filmschichten sind jeweils durch eine Isolierschicht isoliert. Beispielsweise ist eine erste Gate-Isolierschicht 200 zwischen der aktiven Schicht 100 und der ersten Gate-Leitungsschicht 300 angeordnet, und eine zweite Gate-Isolierschicht 400 ist zwischen der ersten Gate-Leitungsschicht 300 und der zweiten Gate-Leitungsschicht 500 angeordnet. Eine dielektrische Schicht 600 ist zwischen der zweiten Gate-Leitungsschicht 500 und der ersten Source-Drain-Elektrode-Schicht 700 angeordnet, und eine zweite dielektrische Schicht 800 ist zwischen der ersten Source-Drain-Elektrode-Schicht 700 und der zweiten Source-Drain-Elektrode-Schicht 900 angeordnet; ferner ist eine Passivierungsschicht 1000 über der zweiten Source-Drain-Elektrode-Schicht 900 vorgesehen. Über der Passivierungsschicht 1000 sind die Anodenschicht 1100, die organische Leuchtschicht, die Kathodenschicht und andere Filmschichten der Subpixel angeordnet, um eine OLED-Leuchtvorrichtung zu bilden, und die OLED-Leuchtvorrichtungen jedes Subpixels sind durch eine pixeldefinierende Schicht getrennt. In dieser Ausführungsform wird nur die Anordnung der Passivierungsschicht 1000 zwischen der zweiten Source-Drain-Elektrode-Schicht 900 und der Anodenschicht 1100 als Beispiel für die Beschreibung genommen. In anderen Ausführungsformen können auch andere Filmschichten wie etwa eine Planarisierungsschicht angeordnet werden.
4 - 8 zeigen schematische Diagramme des Filmstapels aus der aktiven Schicht 100, der ersten Gate-Leitungsschicht 300, der zweiten Gate-Leitungsschicht 500, der ersten Source-Drain-Elektrode-Schicht 700 und der zweiten Source-Drain-Elektrode-Schicht 900 in einem Subpixelbereich in der ersten Ausführungsform. 9 - 12 zeigen schematische Diagramme jeder Schichtstruktur der ersten Gate-Leitungsschicht 300, der zweiten Gate-Leitungsschicht 500, der ersten Source-Drain-Elektrode-Schicht 700 und der zweiten Source-Drain-Elektrode-Schicht 900 in einem Subpixelbereich. 13 zeigt eine schematische Querschnittsansicht entlang der A-A-Richtung in 8.
Unter Bezugnahme auf 4 wird die aktive Schicht 100 zum Anordnen der Kanalbereiche (1g - 9g), der ersten Stufe (1s - 9s) und der zweiten Stufen (Id - 9d) der jeweiligen TFT-Transistoren verwendet.
Unter Bezugnahme auf die 5 und 9 wird die erste Gate-Leitungsschicht 300 verwendet, um Gates (z.B. 1g bis 9g) von Transistoren in der Subpixel-Treiberschaltung, die erste Elektrodenplatte Cst1 des Kondensators und eine Vielzahl von Abtastleitungen 31, eine Vielzahl von Rückstellsignalleitungen 32, eine Vielzahl von Leuchtsteuersignalleitungen 33 und andere Strukturen zu bilden. Mehrere Abtastleitungen 31 sind in Spaltenrichtung in Intervallen angeordnet und erstrecken sich in Zeilenrichtung und werden verwendet, um das Abtastsignal an jedes der Subpixel zu liefern, die sich in derselben Zeile in Zeilenrichtung befinden. Mehrere Rückstellsignalleitungen 32 sind in Spaltenrichtung in Intervallen angeordnet und erstrecken sich in Zeilenrichtung und werden verwendet, um das Rückstellsignal an jedes der Subpixel zu liefern, die sich in derselben Zeile in Zeilenrichtung befinden. Die mehreren Leuchtsteuersignalleitungen 33 erstrecken sich in Zeilenrichtung und sind in Intervallen in Spaltenrichtung angeordnet und werden verwendet, um das Leuchtsteuersignal für jedes der Subpixel bereitzustellen, die sich in derselben Zeile in Zeilenrichtung befinden. In jedem Subpixelbereich befindet sich die Rückstellsignalleitung 32 oben, die Abtastleitung 31 befindet sich unten, die Leuchtsteuersignalleitung 33 befindet sich zwischen der Rückstellsignalleitung 32 und der Abtastleitung 31, und die erste Elektrodenplatte Cst1 des Kondensators ist zwischen der Leuchtsteuersignalleitung 33 und der Abtastleitung 31 angeordnet. In der Spaltenrichtung kann die Rückstellsignalleitung 32 des Subpixels der nächsten Stufe mit der Abtastleitung 31 des Subpixels der vorherigen Stufe verbunden sein, so dass das Abtastsignal des Subpixels der vorherigen Stufe als Rückstellsignal des Subpixels der nächsten Stufe verwendet werden kann, wodurch die Einführung einer dedizierten Signalleitung separat für das Rückstellsignal vermieden wird, wodurch der Verdrahtungsraum effektiv reduziert wird.
Unter Bezugnahme auf 6 und 10 wird die zweite Gate-Leitungsschicht 500 verwendet, um Strukturen wie eine zweite Elektrodenplatte Cst2 eines Kondensators zu bilden, und die zweite Elektrodenplatte Cst2 des Kondensators entspricht der ersten Elektrodenplatte Cst1 in der Dickenrichtung des Arraysubstrats. In dieser Ausführungsform umfasst die zweite Gate-Leitungsschicht 500 ferner mehrere Netzzuleitungen 52, die sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind. Die Netzzuleitungen 52 werden verwendet, um die Stromversorgungsleitungen 72 in jedem Subpixelbereich derselben Zeile durch ein Durchgangsloch zu verbinden, so dass die Projektionen der Netzzuleitungen 52 und der Stromversorgungsleitungen 72 auch eine Gitterstruktur bilden, wodurch der Spannungsabfall der Versorgungsspannung reduziert werden kann.
Unter Bezugnahme auf 7, 11 und 13 sind in dieser Ausführungsform sowohl die erste leitfähige Schicht als auch die zweite leitfähige Schicht die ersten Source-Drain-Elektrode-Schichten 700, das heißt, die Initialisierungssignalleitungen 51 und die Verbindungsleitungen 10 sind beide in der ersten Source-Drain-Elektrode-Schicht 700 angeordnet. Die Initialisierungssignalleitungen 51 erstrecken sich in Zeilenrichtung, die Verbindungsleitungen 10 erstrecken sich in Spaltenrichtung, und jede Initialisierungssignalleitung 51 ist mit jeder Verbindungsleitung 10 verbunden und sie schneiden sich in einer Gitterform. Das heißt, bei dieser Ausführungsform hat jeder Subpixelbereich die Initialisierungssignalleitung 51 und die Verbindungsleitung 10. Beim Stand der Technik ist die Initialisierungssignalleitung 51 oft in der Gate-schicht angeordnet, und das Initialisierungssignal ist einfach durch das Gate-Treibersignal beeinflusst. Die Initialisierungssignalleitung 51 und die Verbindungsleitung 10 der vorliegenden Offenbarung befinden sich in der ersten Source-Drain-Elektrode-Schicht 700, was die parasitäre Kapazität zwischen dem Initialisierungssignal und dem Gate-Treibersignal reduziert, die Anti-Interferenz-Fähigkeit verbessert und die Einheitlichkeit der Produktanzeige auch erhöht. Die Initialisierungssignalleitung 51 ist auch durch ein Durchgangsloch, das die erste Gate-Isolierschicht 200 , die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchdringt, mit der Source-Elektrode 5s des fünften Transistors T5 und der Source-Elektrode 6s des sechsten Transistors T6 verbunden, und somit mit der Source-Elektrode 4s des vierten Transistors T4 und der Source-Elektrode 8s des achten Transistors T8 verbunden. Es sei darauf hingewiesen, dass die in der Figur gezeigte Verbindungsleitung 10 so ausgelegt ist, dass sie gebogen ist, um andere Strukturen umzugehen; aber es beeinflusst nicht, dass die Gesamterstreckungsrichtung der Verbindungsleitung 10 die Längsrichtung ist.
Unter Bezugnahme auf 8 und 12 sind die Stromversorgungsleitung 72 und die Datenleitung 71 beide in der zweiten Source-Drain-Elektrode-Schicht 900 angeordnet. Die Stromversorgungsleitungen 72 erstrecken sich in Spaltenrichtung und sind in Intervallen in Zeilenrichtung angeordnet und werden verwendet, um die Stromversorgungssignale an jedes Subpixel in derselben Spalte bereitzustellen. Die Stromversorgungsleitung 72 ist mit der Netzzuleitung 52 durch ein Durchgangsloch verbunden, um das Gitter der Stromversorgungsleitungen zu realisieren. Die Datenleitungen 71 erstrecken sich entlang der Spaltenrichtung und sind in Intervallen entlang der Zeilenrichtung angeordnet und werden verwendet, um Datensignale für jedes Subpixel in derselben Spalte bereitzustellen. Die Projektionen der Stromversorgungsleitungen 72 und der Datenleitungen 71 auf dem Arraysubstrat überlappen mit der ersten Elektrodenplatte Cst1 und der zweiten Elektrodenplatte Cst2 des Kondensators nicht. In der vorliegenden Offenbarung sind die Stromversorgungsleitung 72 und die Datenleitung 71 in der zweiten Source-Drain-Elektrode-Schicht 900 angeordnet und sind in unterschiedlichen Schichten mit der Initialisierungssignalleitung 51 und der Verbindungsleitung 10 angeordnet, was die parasitäre Kapazität der Stromversorgungsleitung 72, der Datenleitung 71 und anderer Knoten reduzieren kann und die Stabilität des Stromversorgungssignals und des Datensignals verbessert, und besser für Anzeigeprodukte geeignet ist, die durch die Hochfrequenz angetrieben werden.
Es wird weiter Bezug auf 7 und 11 genommen; die erste Source-Drain-Elektrode-Schicht 700 ist ferner mit mehreren ersten leitfähigen Verbindungen 75 versehen, und jede der ersten leitfähigen Verbindungen 75 ist in der Source-Drain-Elektrode-Schicht 700 angeordnet und in jedem Subpixelbereich verteilt. Wie in der Figur gezeigt, überlappt in jedem Subpixelbereich die Projektion der ersten leitfähigen Verbindung 75 auf dem Basissubstrat mit der Projektion der 2d des zweiten Transistors T2 und der ersten Stufe 9s des neunten Transistors T9, und sie sind durch ein Durchgangsloch verbunden, welches Durchgangsloch die erste Gate-Isolierschicht 200, die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchdringt. Die Projektion der ersten leitfähigen Verbindung 75 auf dem Basissubstrat überlappt auch mit der Projektion des ersten Elektrodenplatte Cst1 des Kondensators, und sie sind durch ein Durchgangsloch verbunden, welches Durchgangsloch die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchdringt. Das heißt, sowohl 2d als auch 9s sind durch die erste leitfähige Verbindung 75 elektrisch mit der ersten Elektrodenplatte Cst1 des Kondensators verbunden. In jedem Subpixelbereich ist die erste leitfähige Verbindung 75 auf der rechten Seite der Verbindungsleitung 10 angeordnet.
Die erste Source-Drain-Elektrode-Schicht 700 ist ferner mit mehreren zweiten leitfähigen Verbindungen 74 versehen, und jeder der zweiten leitfähigen Verbindungen 74 ist in der Source-Drain-Elektrode-Schicht 700 angeordnet und in jedem Subpixelbereich verteilt. Wie in der Figur gezeigt, überlappt in jedem Subpixelbereich die Projektion der zweiten leitfähigen Verbindung 74 auf dem Basissubstrat mit der Projektion des Drain-Elektrode 1d des ersten Transistors T1, der Drain-Elektrode 5d des fünften Transistors T5 und der Drain-Elektrode 6d des sechsten Transistors T6, und sie sind durch ein Durchgangsloch, welches Durchgangsloch die erste Gate-Isolierschicht 200, die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchdringt, miteinander verbunden; und die Projektion der zweiten leitfähigen Verbindung 74 auf dem Basissubstrat überlappt auch mit der Projektion der zweiten Elektrodenplatte Cst2 des Kondensators, und sie sind durch ein die erste dielektrische Schicht 600 durchdringendes Durchgangsloch verbunden. Das heißt, 1d, 5d und 6d sind alle durch die zweite leitfähige Verbindung 74 elektrisch mit der zweiten Elektrodenplatte Cst2 des Kondensators verbunden. In jedem Subpixelbereich ist die zweite leitfähige Verbindung 74 auf der rechten Seite der ersten leitfähigen Verbindung 75 angeordnet.
Die erste Source-Drain-Elektrode-Schicht 700 ist ferner mit mehreren dritten leitfähigen Verbindungen 73 versehen, und jede dritte leitfähige Verbindung 73 ist in jeweiligen Subpixelbereich verteilt. Wie in der Figur gezeigt, überlappt in jedem Subpixelbereich die Projektion der dritten leitfähigen Verbindung 73 auf dem Basissubstrat mit der Projektion der Source-Elektrode 3s des Treibertransistors T3, und sie sind durch ein Durchgangsloch verbunden, welches Durchgangsloch die erste Gate-Isolierschicht 200, die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchdringt; und die Projektion der dritten leitfähigen Verbindung 73 auf dem Basissubstrat überlappt auch mit der Projektion der Stromversorgungsleitung 72, und sie sind durch ein die zweite dielektrische Schicht 800 durchdringende Durchgangsloch verbunden. Das heißt, die dritte leitfähige Verbindung 73 wird verwendet, um die Source-Elektrode 3s des Treibertransistors T3 und die Stromversorgungsleitung 72 zu verbinden. Die Projektion der dritten leitfähigen Verbindung 73 auf der Basissubstrat überlappt auch mit der Projektion der Netzzuleitung 52 und sie sind durch ein Durchgangsloch verbunden, das die erste dielektrische Schicht 600 durchdringt, um die Stromversorgungsleitung 72 mit der Netzzuleitung 52 zu verbinden. Es sei darauf hingewiesen, dass in jedem Subpixelbereich die dritte leitfähige Verbindung 73 auf der rechten Seite der zweiten leitfähigen Verbindung 74 angeordnet ist.
Die erste Source-Drain-Elektrode-Schicht 700 ist ferner mit mehreren vierten leitfähigen Verbindungen 76 versehen, und jede vierte leitfähige Verbindung 76 ist in der ersten Source-Drain-Elektrode-Schicht 700 angeordnet und in jedem Subpixelbereich verteilt. Wie in der Figur gezeigt, überlappt in jedem Subpixelbereich die Projektion der vierten leitfähigen Verbindung 76 auf dem Basissubstrat mit der Projektion der Source-Elektrode 1s des ersten Transistors T1, und sie sind durch ein Durchgangsloch verbunden, das die erste Gate-Isolierschicht 200, die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchdringt; und die Projektion der vierten leitfähigen Verbindung 76 auf dem Basissubstrat überlappt auch mit der Projektion der Datenleitung 71, und sie sind durch ein Durchgangsloch verbunden, das die zweite dielektrische Schicht 800 durchdringt. Das heißt, die vierte leitfähige Verbindung 76 wird verwendet, um die Source-Elektrode 1s des ersten Transistors T1 mit der Datenleitung 71 zu verbinden. In jedem Subpixelbereich befindet sich die vierte leitfähige Verbindung 76 auf der rechten Seite der dritten leitfähigen Verbindung 73.
Die erste Source-Drain-Elektrode-Schicht 700 ist ferner mit mehreren fünften leitfähigen Verbindungen 77 versehen, und jede der fünften leitfähigen Verbindungen 77 ist in der ersten Source-Drain-Elektrode-Schicht 700 angeordnet und in jedem Subpixelbereich verteilt. Wie in der Figur gezeigt, überlappt in jedem Subpixelbereich die Projektion der fünften leitfähigen Verbindung 77 auf dem Basissubstrat mit der Projektion der Drain-Elektrode 8d des achten Treibertransistors T8, und sie sind durch ein Durchgangsloch verbunden, das die erste Gate-Isolierschicht 200, die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchgeht; und die Projektion der fünften leitfähigen Verbindung 77 auf dem Basissubstrat überlappt auch mit der Projektion der sechsten leitfähigen Verbindung 78, der auf der zweiten Source-Drain-Elektrode-Schicht 900 vorgesehen ist, und sie ist mit der sechsten leitfähigen Verbindung 78 durch ein durch die zweite dielektrische Schicht 800 durchgehendes Durchgangsloch verbunden. Die Projektion der sechsten leitfähigen Verbindung 78 auf dem Basissubstrat überlappt auch mit der Projektion der Anode von dem Subpixel, und sie sind durch ein auf der Passivierungsschicht 1000 vorgesehenes Durchgangsloch verbunden. Das heißt, die Drain-Elektrode 8d des achten Transistors T8 ist nacheinander über die fünfte leitfähige Verbindung 77, die sechste leitfähige Verbindung 78 mit der Anode verbunden, auf diese Weise kann die Anode des Pixels angesteuert werden. In jedem Subpixelbereich befindet sich die fünfte leitfähige Verbindung 77 auf der rechten Seite der Verbindungsleitung 10 und der ersten leitfähigen Verbindung 75.
Es sei darauf hingewiesen, dass die kreisförmige Struktur an der unteren linken Ecke der ersten Source-Drain-Elektrode-Schicht 700 im Subpixelbereich in 11 die rechte Hälfte der vierten leitfähigen Verbindung 76 des benachbarten Subpixels auf der linken Seite ist, und sich die rechte Hälfte der vierten leitfähigen Verbindung 76 in diesem Subpixelbereich an der unteren linken Ecke des benachbarten Subpixels auf der rechten Seite befindet. In 12 ist die vertikale Verdrahtung links von der zweiten Source-Drain-Elektrode-Schicht 900 im Subpixelbereich die Datenleitung 71 des benachbarten Subpixels auf der linken Seite, und die Datenleitung 71 dieses Subpixelbereichs kann auch als innerhalb des benachbarten Subpixels auf der rechten Seite angesehen werden.
14 zeigt ein schematisches Strukturdiagramm der Array-Anordnung von acht Subpixeln, in der nur die Initialisierungssignalleitungen 51 und die Verbindungsleitungen 10 in der ersten Source-Drain-Elektrode-Schicht 700 gezeigt sind und andere leitfähige Verbindungen nicht gezeigt sind. In dieser Ausführungsform ist die Anzahl von Verbindungsleitungen 10 dieselbe wie die Anzahl von Subpixeln in Zeilenrichtung, d.h. jede Spalte von Subpixeln ist mit einer vertikalen Verbindungsleitung 10 versehen.
Da in dieser Ausführungsform die erste Source-Drain-Elektrode-Schicht 700 trockengeätzt wird, kann die Ätzausbeute verbessert werden, wenn die Initialisierungssignalleitungen 51 und die Verbindungsleitungen 10 in der ersten Source-Drain-Elektrode-Schicht 700 angeordnet sind. Darüber hinaus ist der Materialwiderstand der ersten Source-Drain-Elektrode-Schicht 700 gering, was der Verbesserung des IR-Abfalls zugutekommt.
15 - 16 zeigen schematische Diagramme des Filmstapels der ersten Source-Drain-Elektrode-Schicht 700 und der zweiten Source-Drain-Elektrode-Schicht 900 in einem Subpixelbereich in der zweiten Ausführungsform. 17 - 19 zeigen schematische Diagramme jeder Schichtstruktur der ersten Source-Drain-Elektrode-Schicht 700, der zweiten Source-Drain-Elektrode-Schicht 900 und der Anodenschicht 1100 im Subpixelbereich. Die aktive Schicht 100, die erste Gate-Leitungsschicht 300 und die zweite Gate-Leitungsschicht 500 sind die gleichen wie in 4, 9 und 10, so dass die zugehörigen Zeichnungen und Beschreibungen hier weggelassen werden. 20 zeigt eine schematische Querschnittsansicht entlang der B-B-Richtung in 16.
Unter Bezugnahme auf 15 und 17 ist die erste leitfähige Schicht die erste Source-Drain-Elektrode-Schicht 700, das heißt, die Initialisierungssignalleitungen 51 sind in der ersten Source-Drain-Elektrode-Schicht 700 vorgesehen, erstrecken sich in Zeilenrichtung und sind in Spaltenrichtung in Intervallen angeordnet. Bei dieser Ausführungsform sind die Initialisierungssignalleitungen 51 über dem Subpixelbereich angeordnet, und ihre Projektion auf dem Basissubstrat überlappt mit den Rückstellsignalleitungen 32. Da die Rückstellsignalleitungen 32 in der ersten Gate-Leitungsschicht 300 angeordnet sind, und sich die Initialisierungssignalleitungen 51 in der ersten Source-Drain-Elektrode-Schicht 700 befinden, gibt es viele Filmschichten zwischen den Rückstellsignalleitungen 32 und den Initialisierungssignalleitungen 51, so dass eine parasitäre Kapazität nicht leicht erzeugt wird, selbst wenn es eine Überlappung dazwischen gibt, was die Stabilität des Signals sicherstellen kann. Die erste Source-Drain-Elektrode-Schicht 700 ist auch mit ersten bis fünften leitfähigen Verbindungen versehen, die gleich wie diejenigen in 11 sind, und zwar, die Strukturen und Funktionen davon sind gleich wie in 11, und werden somit hier nicht wiederholt.
Unter Bezugnahme auf 19 wird die Anodenschicht 1100 zum Anordnen der Anode 91 der OLED-Leuchtvorrichtung verwendet und die Anodenschicht befindet sich in der Öffnung der pixeldefinierenden Schicht. In der Öffnung sind außerdem eine organische Leuchtschicht und eine Kathodenschicht angeordnet. Die Filmschichtstruktur der OLED-Leuchtvorrichtung kann eine herkömmliche Struktur annehmen, die hier nicht wiederholt wird. Die Figur zeigt ein schematisches Strukturdiagramm der Anodenschicht 1100 mit der RGBG-Pixelstruktur.
In dieser Ausführungsform ist die zweite leitfähige Schicht die Anodenschicht 1100, das heißt, die Verbindungsleitung 10 ist in der Anodenschicht 1100 vorgesehen, verläuft durch den Spalt zwischen den zwei Anoden 91 in der Längsrichtung und ist von jeder der Anoden 91 isoliert. Die Verbindungsleitungen 10 sind von der pixeldefinierenden Schicht bedeckt, um einen Kontakt mit anderen darüber angeordneten Filmschichten zu vermeiden.
Um die Verbindung zwischen der Initialisierungssignalleitung 51 und der Verbindungsleitung 10 zu realisieren, wird unter Bezugnahme auf 15, 17 und 20 eine siebte leitfähige Verbindung 79 auf der zweiten Source-Drain-Elektrode-Schicht 900 vorgesehen, und mehrere siebten leitfähigen Verbindungen 79 sind in einem Subpixelbereich verteilt, wo sich die Projektionen der Initialisierungssignalleitung 51 und der Verbindungsleitung 10 schneiden; mit anderen Worten, nicht notwendigerweise sind die zweiten Source-Drain-Elektrode-Schichten 900 aller Subpixel mit der siebten leitfähigen Verbindung 79 versehen, sondern die siebte leitfähige Verbindung ist in dem Subpixel vorgesehen, wo die Initialisierungssignalleitung 51 und die Verbindungsleitung 10 verbunden sind. In 17 stellt 900 die erste Source-Drain-Elektrode-Schichtstruktur dar, die mit der siebten leitfähigen Verbindung 79 versehen ist, und 900' stellt die erste Source-Drain-Elektrode-Schichtstruktur dar, die nicht mit der siebten leitfähigen Verbindung 79 versehen ist. Im mit der siebten leitfähigen Verbindung 79 versehenen Subpixelbereich hat die Projektion der siebten leitfähigen Verbindung 79 auf dem Basissubstrat einen überlappenden Bereich mit der Projektion der Initialisierungssignalleitung 51, und die siebte leitfähige Verbindung 79 und die Initialisierungssignalleitung 51 sind durch ein auf der zweiten dielektrischen Schicht 800 vorgesehenes Durchgangsloch verbunden. Die Projektion der siebten leitfähigen Verbindung 79 auf dem Basissubstrat und die Projektion der Verbindungsleitung 10 haben einen überlappenden Bereich, und die siebte leitfähige Verbindung 79 und die Verbindungsleitung 10 sind durch das auf der Passivierungsschicht 1000 bereitgestellte Durchgangsloch verbunden, so dass die Initialisierungssignalleitung 51 und die Verbindungsleitung 10 durch die siebte leitfähige Verbindung 79 elektrisch verbunden sind.
Die zweite Source-Drain-Elektrode-Schicht 900 ist auch mit den Stromversorgungsleitungen 72, Datenleitungen 71 und der sechsten leitfähigen Verbindung 78 versehen, die gleich wie diejenigen in 12 sind, und zwar deren Strukturen und Funktionen sind die gleichen wie in 12, und werden hier nicht wiederholt.
21 zeigt ein schematisches Strukturdiagramm der Array-Anordnung von acht Subpixeln in 16, bei der nur die Initialisierungssignalleitungen 51 in der ersten Source-Drain-Elektrode-Schicht 700, die siebte leitfähige Verbindung 79 in der zweiten Source-Drain-Elektrode-Schicht 900 und die Verbindungsleitungen 10 der Anodenschicht 1100 gezeigt sind, und keine andere Schaltungsstrukturen gezeigt werden. Wie aus der Figur ersichtlich ist, ist in dieser Ausführungsform die Anzahl von Verbindungsleitungen 10 die Hälfte der Anzahl von Subpixeln in Zeilenrichtung, das heißt, eines von jeweils zwei benachbarten Subpixeln in Zeilenrichtung ist mit einer Verbindungsleitung 10 versehen, während die andere nicht mit einer Verbindungsleitung 10 versehen ist. Außerdem ist in dieser Ausführungsform jede Verbindungsleitung 10 so angeordnet, dass sie nicht durch dieselbe Spalte von Subpixeln verläuft, sondern ist in einer Biegung in zwei benachbarte Spalten von Subpixeln angeordnet. Insbesondere ist in den Subpixeln in der vorherigen Zeile die Verbindungsleitung 10 entsprechend mit der Initialisierungssignalleitung 51 in dem linken Subpixel verbunden, und in dem Subpixel in der nächsten Zeile ist die Verbindungsleitung 10 gebogen entsprechend mit der Initialisierungssignalleitung 51 im rechten Subpixel verbunden, was die Pixel auf der Anodenschicht 1100 vermeiden soll. Es sei darauf hingewiesen, dass die Verbindungsleitung 10 zwar in Längsrichtung gebogen ist, aber sie als sich in Längsrichtung erstreckend betrachtet wird, da seine Gesamtrichtung in Längsrichtung verläuft.
22 - 23 zeigen schematische Diagramme eines Filmstapels der ersten Source-Drain-Elektrode-Schicht 700 und der zweiten Source-Drain-Elektrode-Schicht 900 in einem Subpixelbereich in der dritten Ausführungsform, und 24 - 26 zeigen schematische Diagramme jeder Schichtstruktur der ersten Source-Drain-Elektrode-Schicht 700, der zweiten Source-Drain-Elektrode-Schicht 900 und der Anodenschicht 1100 in einem Subpixelbereich. Die aktive Schicht 100, die erste Gate-Leitungsschicht 300 und die zweite Gate-Leitungsschicht 500 sind die gleichen wie in 4, 9 und 10, so dass die zugehörigen Zeichnungen und Beschreibungen hier weggelassen werden. 27 zeigt eine schematische Querschnittsansicht entlang der C-C-Richtung in 23.
Unter Bezugnahme auf 22 und 24 ist in der vorliegenden Ausführungsform die zweite leitfähige Schicht die erste Source-Drain-Elektrode-Schicht 700, das heißt, die Verbindungsleitungen 10 sind in der ersten Source-Drain-Elektrode-Schicht 700 vorgesehen, erstrecken sich in der Spaltenrichtung und sind in Intervallen in Zeilenrichtung angeordnet. Die Verbindungsleitung 10 befindet sich auf der linken Seite des Subpixelbereichs. Unter Bezugnahme auf 26 ist bei dieser Ausführungsform die Anzahl der Verbindungsleitungen halb so groß wie die Anzahl der Subpixel in Zeilenrichtung, d.h. eines von jeweils zwei benachbarten Subpixeln in Zeilenrichtung ist mit einer Verbindungsleitung 10 versehen, während das andere ist nicht mit einer Verbindungsleitung 10 versehen. Daher stellt ist 700 in 24 ein schematisches Strukturdiagramm der ersten Source-Drain-Elektrode-Schicht dar, die mit der Verbindungsleitung 10 versehen ist, und 700' stellt ein schematisches Strukturdiagramm der ersten Source-Drain-Elektrode-Schicht dar, die nicht mit der Verbindungsleitung 10 versehen ist. Die erste Source-Drain-Elektrode-Schicht 700 ist auch mit den ersten bis fünften leitfähigen Verbindungen versehen, die gleich wie diejenigen in 11 sind und die sich alle auf der rechten Seite der Verbindungslinie 10 befinden, und ihre Strukturen und Funktionen sind die gleichen wie die oben beschriebenen und werden hier nicht wiederholt.
Unter Bezugnahme auf das schematische Strukturdiagramm der Anodenschicht 1100 der RGBG-Pixelstruktur, die in 26 gezeigt ist, ist in dieser Ausführungsform die erste leitfähige Schicht die Anodenschicht 1100, das heißt, die Initialisierungssignalleitung 51 ist in der Anodenschicht 1100 vorgesehen und verläuft durch den Spalt zwischen zwei Zeilen von Subpixeln in der horizontalen Richtung und ist von jeder Anode 91 isoliert. Die Initialisierungssignalleitung 51 ist von der pixeldefinierenden Schicht bedeckt, um einen Kontakt mit anderen darüber angeordneten Filmschichten zu vermeiden. Um den Pixelöffnungsbereich umzugehen, ist die Initialisierungssignalleitung 51 gebogen, aber ihre gesamte Erstreckungsrichtung ist immer noch horizontal.
Um die Verbindung zwischen der Initialisierungssignalleitung 51 und der Verbindungsleitung 10 zu realisieren, wird unter Bezug auf 23, 25 und 27 eine siebte leitfähige Verbindung 79 auf der zweiten Source-Drain-Elektrode-Schicht 900 vorgesehen, und mehrere siebten leitfähigen Verbindungen 79 sind in einem Subpixelbereich verteilt, wo die Projektionen der Initialisierungssignalleitung 51 und der Verbindungsleitung 10 schneiden; mit anderen Worten, nicht notwendigerweise sind die zweiten Source-Drain-Elektrode-Schichten 900 aller Subpixel mit der siebten leitfähigen Verbindung 79 versehen, sondern die siebte leitfähige Verbindung ist in dem Subpixel vorgesehen, wo die Initialisierungssignalleitung 51 und die Verbindungsleitung 10 verbunden sind. In 25 stellt 900 die zweite Source-Drain-Elektrode-Schichtstruktur dar, die mit der siebten leitfähigen Verbindung 79 versehen ist, und 900' stellt die zweite Source-Drain-Elektrode-Schichtstruktur dar, die nicht mit der siebten leitfähigen Verbindung 79 versehen ist. Im mit der siebten leitfähigen Verbindung 79 versehenen Subpixelbereich haben die Projektion der siebten leitfähigen Verbindung 79 auf dem Basissubstrat und die Projektion der Verbindungsleitung 10 einen überlappenden Bereich, und die siebte leitfähige Verbindung 79 und die Verbindungsleitung 10 sind durch das auf der zweiten dielektrischen Schicht 800 angeordnete Durchgangsloch verbunden. Die Projektion der siebten leitfähigen Verbindung 79 auf dem Basissubstrat und die Projektion der Initialisierungssignalleitung 51 haben auch einen überlappenden Bereich, und die siebte leitfähige Verbindung 79 und die Initialisierungssignalleitung 51 sind durch das auf der Passivierungsschicht 1000 bereitgestellte Durchgangsloch verbunden, so dass die Initialisierungssignalleitung 51 und die Verbindungsleitung 10 durch die siebte leitfähige Verbindung 79 elektrisch verbunden sind.
Da außerdem die Initialisierungssignalleitung 51 auch mit der Source-Elektrode 5s des fünften Transistors T5 verbunden sein muss, hat in dem Subpixelbereich, wo die Verbindungsleitung 10 vorgesehen ist, die Projektion der Verbindungsleitung 10 auf dem Basissubstrat auch einen Überlappungsbereich mit der Projektion der Source-Elektrode 5s des fünften Transistors T5. Die Verbindungsleitung 10 ist mit der Source-Elektrode 5s des fünften Transistors T5 durch ein Durchgangsloch verbunden, das die erste Gate-Isolierschicht 200, die zweite Gate-Isolierschicht 400 und die erste dielektrische Schicht 600 durchdringt. Da die Initialisierungssignalleitung 51 und die Verbindungsleitung 10 elektrisch verbunden sind, ist die Initialisierungssignalleitung 51 sequentiell durch die siebte leitfähige Verbindung 79 und die Verbindungsleitung mit der Source-Elektrode 5s des fünften Transistors T5 verbunden. Bei dieser Ausführungsform ist die Verdrahtungsanordnung anderer Leitungen der zweiten Source-Drain-Elektrode-Schicht 900 ebenfalls die gleiche wie bei der vorherigen Ausführungsform.
Die zweite Source-Drain-Elektrode-Schicht 900 ist auch mit den Stromversorgungsleitungen 72, Datenleitungen 71 und der sechsten leitfähigen Verbindung 78 versehen, die gleich wie diejenigen in 12 sind, deren Strukturen und Funktionen sind auch die gleichen wie in 12, und werden hier nicht wiederholt.
28 zeigt ein schematisches Strukturdiagramm der Array-Anordnung von acht Subpixeln, in der nur die Verbindungsleitungen 10 in der ersten Source-Drain-Elektrode-Schicht 700, die siebte leitfähige Verbindung 79 in der zweiten Source-Drain-Elektrode-Schicht 700 und die Initialisierungssignalleitungen 51 in der Anodenschicht 1100 gezeigt werden, und andere Schaltungsstrukturen nicht gezeigt werden. In dieser Ausführungsform ist die Anzahl von Verbindungsleitungen 10 dieselbe wie die Anzahl von Subpixeln in Zeilenrichtung, d.h. jede Spalte von Subpixeln ist mit einer vertikalen Verbindungsleitung 10 und einer siebten leitfähigen Verbindung 79 versehen.
Die obigen Ausführungsformen stellen verschiedene Einstellpositionen und Verbindungsarten der Initialisierungssignalleitungen und der Verbindungsleitungen der vorliegenden Offenbarung bereit, und verschiedene Strukturen der vorliegenden Offenbarung können die PPI-Anforderungen und Leistungsanforderungen verschiedener Produkte berücksichtigen, während sie eine angemessene Verdrahtung vornehmen. Es versteht sich, dass die Einstellpositionen und Verbindungsarten der Initialisierungssignalleitungen und der Verbindungsleitungen willkürlich kombiniert werden können, um die Anforderungen des PPI-Anzeigefelds, der Prozessdurchführbarkeit und der Anzeigeleistung zu erfüllen. Zusätzlich werden die obigen Ausführungsformen mit der Pixelschaltungsstruktur von 9T1C als Beispiel beschrieben. Wenn das Arraysubstrat andere Pixelschaltungsstrukturen annimmt, können die Initialisierungssignalleitungen und die Verbindungsleitungen auch in Form der doppelten Source-Drain-Elektrode-Schicht der vorliegenden Offenbarung eingestellt werden, so dass sie eine Gitterform bilden können, was auch IR-Abfall reduzieren kann und den Verdrahtungsdruck entlasten kann. Außerdem besteht jede der obigen Pixeleinheiten aus vier Subpixeln von RGBG, und nur ein Anordnungsalgorithmus wird als Beispiel für die Beschreibung verwendet. Die Struktur der schichtförmigen Verbindung der Initialisierungssignalleitungen und der Verbindungsleitungen in einer Gitterform der vorliegenden Offenbarung kann auch auf die in anderen Algorithmen angeordneten RGBG-Pixelstrukturen angewendet werden. Wenn die Pixeleinheit andere Einstellungsarten annimmt, wie beispielsweise RGB, RGBW usw., können die Initialisierungssignalleitungen und die Verbindungsleitungen außerdem in einer Gitterform durch die doppelte Source-Drain-Elektrode-Schicht verbunden werden, was ebenfalls das IR-Abfall reduzieren und den Verdrahtungsdruck entlasten kann.
Ausführungsformen der vorliegenden Offenbarung stellen ferner eine Anzeigevorrichtung bereit, die das Arraysubstrat der oben erwähnten Ausführungsformen umfasst. Da die Anzeigevorrichtung das oben erwähnte Arraysubstrat umfasst, hat sie die gleichen vorteilhaften Wirkungen, und Einzelheiten werden hier in der vorliegenden Offenbarung nicht mehr wiederholt.
Die vorliegende Offenbarung schränkt die Anwendung von Anzeigevorrichtungen nicht speziell ein, die jedes Produkt oder jede Komponente mit der flexiblen Anzeigefunktion sein können, wie etwa Fernseher, Notebook-Computer, Tablet-Computer, tragbare Anzeigevorrichtungen, Mobiltelefone, fahrzeuginterne Anzeigen, Navigation, E-Books, digitale Fotorahmen, Werbeleuchtkästen etc.
Der Fachmann auf dem Gebiet wird leicht an andere Ausführungsformen der vorliegenden Offenbarung denken, nachdem er die Beschreibung betrachtet und die hierin offenbarte Offenbarung in die Praxis umgesetzt hat. Diese Offenbarung soll alle Variationen, Verwendungen oder adaptiven Änderungen der vorliegenden Offenbarung abdecken. Diese Variationen, Verwendungen oder adaptiven Änderungen folgen den allgemeinen Prinzipien der vorliegenden Offenbarung und umfassen Allgemeinwissen oder herkömmliche technische Mittel auf dem technischen Gebiet, die in der vorliegenden Offenbarung nicht offenbart sind. Die Beschreibung und die Ausführungsformen werden nur als beispielhaft angesehen, und der wahre Umfang und Geist der vorliegenden Offenbarung wird durch die beigefügten Ansprüche angegeben.

Claims

Arraysubstrat, das mehrere Pixeleinheiten umfasst, die in einem Array angeordnet sind, wobei die Pixeleinheiten mehrere Subpixel umfassen, wobei das Arraysubstrat umfasst: eine Vielzahl von Initialisierungssignalleitungen, die in einer ersten leitfähigen Schicht auf dem Basissubstrat angeordnet sind und sich entlang einer ersten Richtung erstrecken und in Intervallen entlang einer zweiten Richtung angeordnet sind und dazu konfiguriert sind, Initialisierungssignale an jedes der Subpixel bereitzustellen; wobei sich die erste Richtung und die zweite Richtung schneiden; eine Vielzahl von Verbindungsleitungen, die in einer zweiten leitfähigen Schicht auf dem Basissubstrat angeordnet sind und sich entlang der zweiten Richtung erstrecken und in Intervallen entlang der ersten Richtung angeordnet sind; wobei die erste leitfähige Schicht und die zweite leitfähige Schicht eine identische Schicht oder unterschiedliche Schichten sind; wobei mindestens eine der Initialisierungssignalleitungen und mindestens eine der Verbindungsleitungen auf dem Basissubstrat elektrisch verbunden sind und sich ihre Projektionen schneiden, so dass die Projektionen der Initialisierungssignalleitungen und der Verbindungsleitungen auf dem Basissubstrat eine Gitterstruktur bilden.
Arraysubstrat nach Anspruch 1, wobei das Arraysubstrat ein Basissubstrat sowie eine erste Source-Drain-Elektrode-Schicht, eine zweite Source-Drain-Elektrode-Schicht und eine Anodenschicht, die nacheinander auf dem Basissubstrat gestapelt sind, umfasst; wobei mindestens eine von der ersten leitfähigen Schicht und der zweiten leitfähigen Schicht die erste Source-Drain-Elektrode-Schicht ist und die andere davon die erste Source-Drain-Elektrode-Schicht oder die Anodenschicht ist; wobei die erste Richtung eine Zeilenrichtung ist und die zweite Richtung eine Spaltenrichtung ist; wobei das Arraysubstrat ferner umfasst: Datenleitungen, die auf der zweiten Source-Drain-Elektrode-Schicht angeordnet sind und sich entlang der Spaltenrichtung erstrecken und in Intervallen entlang der Zeilenrichtung angeordnet sind und dafür konfiguriert sind, Datensignale für jedes der Subpixel bereitzustellen; Stromversorgungsleitungen, die auf der zweiten Source-Drain-Elektrode-Schicht angeordnet sind und sich entlang der Spaltenrichtung erstrecken und in Intervallen entlang der Zeilenrichtung angeordnet sind und dazu konfiguriert sind, Stromversorgungssignale an jedes der Subpixel bereitzustellen.
Arraysubstrat nach Anspruch 2, wobei die erste leitfähige Schicht und die zweite leitfähige Schicht beide die ersten Source-Drain-Elektrode-Schichten sind, wobei sich die Initialisierungssignalleitungen entlang der Zeilenrichtung erstrecken, wobei sich die Verbindungsleitungen entlang der Spaltenrichtung erstrecken, und wobei jede der Initialisierungssignalleitungen mit jeder der Verbindungsleitungen verbunden ist und sich sie in einer Gitterform schneiden.
Arraysubstrat nach Anspruch 2, wobei die erste leitfähige Schicht die erste Source-Drain-Elektrode-Schicht ist, und die zweite leitfähige Schicht die Anodenschicht ist; wobei die Initialisierungssignalleitungen in der ersten Source-Drain-Elektrode-Schicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Abständen entlang der Spaltenrichtung angeordnet sind; wobei die Verbindungsleitungen in der Anodenschicht angeordnet sind und sich entlang der Spaltenrichtung erstrecken und in Abständen entlang der Zeilenrichtung angeordnet sind; wobei jede der Initialisierungssignalleitungen und jede der Verbindungsleitungen durch ein Durchgangsloch elektrisch verbunden sind und sich die Projektionen der mehreren Initialisierungssignalleitungen und der mehreren Verbindungsleitungen auf dem Basissubstrat in einer Gitterform schneiden.
Arraysubstrat nach Anspruch 2, wobei die erste leitfähige Schicht eine Anodenschicht ist, und die zweite leitfähige Schicht eine erste Source-Drain-Elektrode-Schicht ist; wobei die Initialisierungssignalleitungen in der Anodenschicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind; wobei die Verbindungsleitungen in der ersten Source-Drain-Elektrode-Schicht angeordnet sind und sich entlang der Spaltenrichtung erstrecken und in Abständen entlang der Zeilenrichtung angeordnet sind; wobei jede der Initialisierungssignalleitungen und jede der Verbindungsleitungen durch ein Durchgangsloch elektrisch verbunden sind und sich die Projektionen der mehreren Initialisierungssignalleitungen und der mehreren Verbindungsleitungen auf dem Basissubstrat in einer Gitterform schneiden.
Arraysubstrat nach Anspruch 4 oder 5, wobei die zweite Source-Drain-Elektrode-Schicht ferner mit mehreren siebten leitfähigen Verbindungen versehen ist, die in einem Subpixelbereich verteilt sind, wo sich die Projektionen der Initialisierungssignalleitungen und der Verbindungsleitungen schneiden; wobei die siebte leitfähige Verbindung mit der Initialisierungssignalleitung durch ein Durchgangsloch verbunden ist und die siebte leitfähige Verbindung mit der Verbindungsleitung durch ein anderes Durchgangsloch verbunden ist, so dass die Initialisierungssignalleitung und die Verbindungsleitung durch die siebte leitfähige Verbindung elektrisch verbunden sind.
Arraysubstrat nach einem der Ansprüche 3-6, wobei das Arraysubstrat ferner eine erste Gate-Leitungsschicht und eine zweite Gate-Leitungsschicht umfasst, die auf dem Basissubstrat angeordnet sind; wobei das Subpixel ferner eine Subpixel-Treiberschaltung umfasst, die einen Kondensator und einen Treibertransistor umfasst, wobei der Kondensator eine erste Elektrodenplatte und eine zweite Elektrodenplatte umfasst, wobei die erste Elektrodenplatte in der ersten Gate-Leitungsschicht angeordnet ist, und die zweite Elektrodenplatte in der zweiten Gate-Leitungsschicht angeordnet ist; wobei die erste Elektrodenplatte des Kondensators als Gate des Treibertransistors gemultiplext wird, und eine erste Stufe des Treibertransistors mit der Stromversorgungsleitung verbunden ist; wobei die erste Source-Drain-Elektrode-Schicht ferner mit mehreren dritten leitfähigen Verbindungen versehen ist, die in jedem Subpixelbereich verteilt sind; wobei die dritte leitfähige Verbindung mit der ersten Stufe des Treibertransistors durch ein Durchgangsloch verbunden ist und die dritte leitfähige Verbindung ferner durch ein Durchgangsloch mit der Stromversorgungsleitung verbunden ist, so dass die Stromversorgungsleitung mit der ersten Stufe des Treibertransistors durch die dritte leitfähige Verbindung elektrisch verbunden ist.
Arraysubstrat nach Anspruch 7, wobei das Arraysubstrat ferner eine Vielzahl von Abtastleitungen umfasst, die in der ersten Gate-Leitungsschicht vorgesehen sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind und konfiguriert sind, um Abtastsignale an jedes der Subpixel bereitzustellen; wobei die Subpixel-Treiberschaltung ferner einen ersten Transistor umfasst, wobei ein Gate des ersten Transistors mit der Abtastleitung verbunden ist, und eine erste Stufe des ersten Transistors mit der Datenleitung verbunden ist, und eine zweite Stufe des ersten Transistors mit der zweiten Elektrodenplatte des Kondensators verbunden ist; wobei die erste Source-Drain-Elektrode-Schicht ferner mit mehreren vierten leitfähigen Verbindungen versehen ist, die in jedem Subpixelbereich verteilt sind; wobei die vierte leitfähige Verbindung mit der ersten Stufe des ersten Transistors durch ein Durchgangsloch verbunden ist und die vierte leitfähige Verbindung ferner durch ein Durchgangsloch mit der Datenleitung verbunden ist, so dass die Datenleitung durch die vierte leitfähige Verbindung elektrisch mit der ersten Stufe des ersten Transistors verbunden ist.
Arraysubstrat nach Anspruch 8, wobei das Subpixel eine Anode umfasst, die in der Anodenschicht angeordnet ist; wobei das Arraysubstrat ferner eine Vielzahl von Rückstellsignalleitungen umfasst, die in der ersten Gate-Leitungsschicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind und dazu konfiguriert sind, Rückstellsignale an jedes von Subpixeln bereitzustellen; wobei die Subpixel-Treiberschaltung ferner einen achten Transistor umfasst, wobei ein Gate des achten Transistors mit der Rückstellsignalleitung verbunden ist, und eine erste Stufe des achten Transistors elektrisch mit der Initialisierungssignalleitung verbunden ist, und eine zweite Stufe des achten Transistors elektrisch mit der Anode des Subpixels verbunden ist; wobei die erste Source-Drain-Elektrode-Schicht ferner mit mehreren fünften leitfähigen Verbindungen versehen ist, und die zweite Source-Drain-Elektrode-Schicht ferner mit mehreren sechsten leitfähigen Verbindungen versehen ist, wobei die fünften leitfähigen Verbindungen und die sechsten leitfähigen Verbindungen in jedem Subpixelbereich verteilt sind; wobei die fünfte leitfähige Verbindung und die zweite Stufe des achten Transistors durch ein Durchgangsloch verbunden sind, und die fünfte leitfähige Verbindung und die sechste leitfähige Verbindung durch ein Durchgangsloch verbunden sind, und die sechste leitfähige Verbindung und die Anode durch ein Durchgangsloch verbunden sind, so dass die zweite Stufe des achten Transistors elektrisch mit der Anode des Subpixels verbunden ist.
Arraysubstrat nach Anspruch 9, wobei das Arraysubstrat ferner mehrere Leuchtsteuersignalleitungen umfasst, die in der ersten Gate-Leitungsschicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind und dazu konfiguriert sind, Leuchtsteuersignale an jedes der Subpixel bereitzustellen; wobei die Subpixel-Treiberschaltung ferner einen zweiten Transistor und einen neunten Transistor umfasst, wobei ein Gate des zweiten Transistors mit der Abtastleitung verbunden ist, und eine erste Stufe des zweiten Transistors mit einer zweiten Stufe des Treibertransistors verbunden ist, und ein zweite Stufe des zweiten Transistors mit der ersten Elektrodenplatte des Kondensators verbunden ist; wobei ein Gate des neunten Transistors mit der Leuchtsteuersignalleitung verbunden ist, und eine erste Stufe des neunten Transistors elektrisch mit der ersten Elektrodenplatte des Kondensators verbunden ist; wobei die erste Source-Drain-Elektrode-Schicht ferner mit mehreren ersten leitfähigen Verbindungen versehen ist, die in jedem Subpixelbereich verteilt sind; wobei die erste leitfähige Verbindung mit der zweiten Stufe des zweiten Transistors und der ersten Stufe des neunten Transistors durch ein Durchgangsloch verbunden ist, und die erste leitfähige Verbindung ferner mit der ersten Elektrodenplatte des Kondensators durch ein Durchgangsloch verbunden ist, so dass die zweite Stufe des zweiten Transistors und die erste Stufe des neunten Transistors elektrisch mit der ersten Elektrodenplatte des Kondensators verbunden sind.
Arraysubstrat nach Anspruch 10, wobei die Subpixel-Treiberschaltung ferner einen fünften Transistor und einen sechsten Transistor umfasst, wobei ein Gate des fünften Transistors mit der Rückstellsignalleitung verbunden ist, und eine erste Stufe des fünften Transistors elektrisch mit der Initialisierungssignalleitung verbunden ist, und eine zweite Stufe des fünften Transistors elektrisch mit der zweiten Elektrodenplatte des Kondensators verbunden ist; wobei ein Gate des sechsten Transistors mit der Leuchtsteuersignalleitung verbunden ist, und eine erste Stufe des sechsten Transistors elektrisch mit der Initialisierungssignalleitung verbunden ist, und eine zweite Stufe des sechsten Transistors elektrisch mit der zweiten Elektrodenplatte des Kondensators verbunden ist; wobei die erste Source-Drain-Elektrode-Schicht ferner mit mehreren zweiten leitfähigen Verbindungen versehen ist, die in jedem Subpixelbereich verteilt sind; wobei die zweite leitfähige Verbindung mit der zweiten Stufe des ersten Transistors, der zweiten Stufe des fünften Transistors und der zweiten Stufe des sechsten Transistors durch ein Durchgangsloch verbunden ist, und die zweite leitfähige Verbindung ferner mit der zweiten Elektrodenplatte des Kondensators durch ein Durchgangsloch verbunden ist, so dass die zweite Stufe des ersten Transistors, die zweite Stufe des fünften Transistors, die zweite Stufe des sechsten Transistors elektrisch mit der zweiten Elektrodenplatte des Kondensators verbunden sind.
Arraysubstrat nach Anspruch 11, wobei die Subpixel-Treiberschaltung ferner umfasst: einen vierten Transistor, dessen Gate mit der Rückstellsignalleitung verbunden ist, und dessen erste Stufe elektrisch mit der Initialisierungssignalleitung verbunden ist und dessen zweite Stufe elektrisch mit der ersten Elektrodenplatte des Kondensators verbunden ist; einen siebten Transistor, dessen Gate mit der Leuchtsteuersignalleitung verbunden ist, und dessen erste Stufe mit der zweiten Stufe des Treibertransistors verbunden ist, und dessen zweite Stufe mit der Anode des Subpixels elektrisch verbunden ist.
Arraysubstrat nach Anspruch 7, wobei das Arraysubstrat ferner umfasst: eine Vielzahl von Netzzuleitungen, die in der zweiten Gate-Leitungsschicht angeordnet sind und sich entlang der Zeilenrichtung erstrecken und in Intervallen entlang der Spaltenrichtung angeordnet sind, wobei die Stromversorgungsleitungen, die sich in jedem Subpixelbereich in einer identischen Zeile befinden, durch ein Durchgangsloch an eine der Netzzuleitungen angeschlossen werden; wobei die dritte leitfähige Verbindung ferner durch ein Durchgangsloch mit der Stromversorgungsleitung verbunden ist, so dass die Stromversorgungsleitung mit der Netzzuleitung elektrisch verbunden ist.
Arraysubstrat nach Anspruch 1, wobei eine Anzahl der Verbindungsleitungen gleich einer Anzahl von Subpixeln in der Zeilenrichtung ist, wobei in der Zeilenrichtung die Initialisierungssignalleitungen mit den jeweiligen Verbindungsleitungen in jedem Subpixelbereich durch ein Durchgangsloch elektrisch verbunden sind; oder eine Anzahl der Verbindungsleitungen kleiner als eine Anzahl von Subpixeln in der Zeilenrichtung ist, wobei in der Zeilenrichtung die Initialisierungssignalleitungen und die Verbindungsleitungen durch ein Durchgangsloch in einem Teil der Subpixelbereiche elektrisch verbunden sind.
Anzeigevorrichtung, umfassend das Arraysubstrat nach einem der Ansprüche 1-14.