KR20200145960A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20200145960A
KR20200145960A KR1020190074199A KR20190074199A KR20200145960A KR 20200145960 A KR20200145960 A KR 20200145960A KR 1020190074199 A KR1020190074199 A KR 1020190074199A KR 20190074199 A KR20190074199 A KR 20190074199A KR 20200145960 A KR20200145960 A KR 20200145960A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
driving
thin film
line
Prior art date
Application number
KR1020190074199A
Other languages
English (en)
Inventor
오수희
강철규
김경훈
김성환
방현철
이동선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190074199A priority Critical patent/KR20200145960A/ko
Priority to US16/775,545 priority patent/US11348992B2/en
Priority to CN202010269157.XA priority patent/CN112117284A/zh
Publication of KR20200145960A publication Critical patent/KR20200145960A/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3272—
    • H01L51/0023—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 기판; 상기 기판 상에 배치되며, 구동 반도체층과 구동 게이트전극을 구비한 구동 박막트랜지스터; 상기 기판 상에 배치되며, 제1방향으로 연장된 제1스캔선; 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선;상기 제1스캔선과 동일층에 배치된 노드 연결선; 및 상기 데이터선과 상기 노드 연결선 사이에 배치되며, 상기 구동 게이트전극과 동일층에 배치된 차폐도전층;을 포함하며, 상기 노드 연결선의 일단은 상기 구동 게이트전극과 제1노드 컨택홀을 통해 연결된 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로, 보다 상세하게는 고품질 구현을 위한 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 디스플레이 장치는 표시영역과 주변영역으로 구획된 기판을 포함한다. 상기 표시영역에는 스캔선과 데이터선이 상호 절연되어 형성되고, 복수의 화소들이 포함된다. 또한, 상기 표시영역에는 상기 화소들 각각에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비된다. 또한, 상기 표시영역에는 상기 화소들에 공통으로 구비되는 대향전극이 구비될 수 있다. 주변영역에는 표시영역에 전기적 신호를 전달하는 다양한 배선들, 스캔 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다.
이러한 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 디스플레이 장치의 고품질 및 고해상도를 위해서 화소에 포함되는 화소회로의 설계가 다양해지고 있다.
본 발명의 실시예들은 고품질의 화상을 구현하는 디스플레이 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 배치되며, 구동 반도체층과 구동 게이트전극을 구비한 구동 박막트랜지스터; 상기 기판 상에 배치되며, 제1방향으로 연장된 제1스캔선; 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선; 상기 제1스캔선과 동일층에 배치된 노드 연결선; 및 상기 데이터선과 상기 노드 연결선 사이에 배치되며, 상기 구동 게이트전극과 동일층에 배치된 차폐도전층;을 포함하며, 상기 노드 연결선의 일단은 상기 구동 게이트전극과 제1노드 컨택홀을 통해 연결된 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 제1스캔선과 컨택홀을 통해 연결된 제1게이트전극층;을 포함하며, 상기 차폐도전층은 상기 제1게이트전극층으로부터 연장될 수 있다.
일 실시예에 있어서, 상기 차폐도전층 및 상기 노드 연결선은 상기 제2방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 제1게이트전극층은 보상 박막트랜지스터의 보상 게이트전극 및 스위칭 박막트랜지스터의 스위칭 게이트전극을 포함하며, 상기 차폐도전층은 상기 보상 게이트전극과 상기 스위칭 게이트전극 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제2방향으로 연장되며, 상기 데이터선과 동일층에 배치된 구동전압선;을 더 포함하며, 상기 차폐도전층은 상기 데이터선과 상기 구동전압선 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제1스캔선과 연결되며, 보상 반도체층 및 보상 게이트전극을 구비한 보상 박막트랜지스터;를 더 포함하며, 상기 노드 연결선의 타단은 상기 보상 반도체층과 제2노드 컨택홀을 통해서 연결될 수 있다.
일 실시예에 있어서, 상기 제1스캔선의 비저항 값은 상기 구동 게이트전극의 비저항 값보다 작을 수 있다.
일 실시예에 있어서, 상기 구동 게이트전극을 하부 전극으로 하고, 상기 하부 전극과 중첩 배치되며 닫힌(closed) 형상의 스토리지 개구부를 구비한 상부 전극을 포함하는 스토리지 커패시터;를 더 포함하며, 상기 제1노드 컨택홀은 상기 스토리지 개구부 안에 배치될 수 있다.
일 실시예에 있어서, 상기 스토리지 개구부의 크기는 상기 제1노드 컨택홀의 크기보다 클 수 있다.
일 실시예에 있어서, 상기 기판 상에 배치되며, 발광제어 반도체층 및 발광제어 게이트전극을 구비한 발광제어 박막트랜지스터; 및 상기 발광제어 게이트전극에 발광제어 신호를 전달하는 발광제어선;을 더 포함하며, 상기 발광제어 게이트전극은 상기 발광제어선의 일부로 구비될 수 있다.
일 실시예에 있어서, 상기 제1스캔선과 이격되며, 제1방향으로 연장된 제2스캔선; 및 상기 제2스캔선과 컨택홀을 통해 연결된 제2게이트전극층;을 더 포함하며, 상기 차폐도전층은 상기 제2게이트전극층으로부터 연장될 수 있다.
일 실시예에 있어서, 상기 제2게이트전극층은 제1초기화 박막트랜지스터의 제1초기화 게이트전극을 구성할 수 있다.
일 실시예에 있어서, 상기 제1초기화 게이트전극은 굴곡되어 구비될 수 있다.
일 실시예에 있어서, 상기 차폐도전층은 상기 제2방향으로 연장될 수 있다.
본 발명의 다른 실시예는, 기판; 상기 기판 상에 배치되며, 구동 반도체층과 제1게이트절연층을 사이에 두고 배치된 구동 게이트전극을 구비한 구동 박막트랜지스터; 상기 구동 게이트전극과 동일층에 배치된 차폐도전층; 상기 차폐도전층을 상에 배치된 제2게이트절연층 및 층간절연층; 상기 층간절연층 상에 배치되며, 상기 층간절연층 및 상기 제2게이트절연층을 관통하는 제1노드 컨택홀을 통해서 상기 구동 게이트전극과 연결된 노드 연결선; 상기 노드 연결선과 동일한 층에 배치되며, 제1방향으로 연장된 제1스캔선; 상기 제1스캔선 및 상기 노드 연결선을 덮는 비아층; 및 상기 비아층 상에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선;을 포함하며, 상기 차폐도전층은 상기 데이터선과 상기 노드 연결선 사이에서 상기 제2방향으로 연장된, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 제1스캔선과 컨택홀을 통해 연결된 제1게이트전극층;을 더 구비하며, 상기 차폐도전층은 상기 제1게이트전극층으로부터 연장될 수 있다.
일 실시예에 있어서, 상기 제1방향으로 연장된 제2스캔선; 및 상기 제2스캔선과 컨택홀을 통해 연결된 제2게이트전극층;을 더 구비하며, 상기 차폐도전층은 상기 제2게이트전극층으로부터 연장될 수 있다.
일 실시예에 있어서, 상기 구동 반도체층은 굴곡진 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제2방향으로 연장되며, 상기 데이터선과 동일층에 배치된 구동전압선;을 더 포함하며, 상기 차폐도전층은 상기 구동전압선과 중첩될 수 있다.
일 실시예에 있어서, 상기 차폐도전층은 스캔 신호를 인가받을 수 있다.
상기한 바와 같이, 본 발명의 실시예들은 구동박막트랜지스터를 연결하는 노드연결선과 데이터선 사이에 게이트전극과 동일층에 배치된 차폐도전층이 배치되고 있는 바, 기생 커패시턴스에 의한 크로스 토크 현상을 줄일 수 있다.
또한, 스위칭 박막트랜지스터의 게이트전극 보다 저저항인 스캔선을 사용하고 있어, RC 지연 현상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이장치를 개략적으로 나타낸 면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이장치를 개략적으로 나타낸 블록도이다.
도 3는 도 1의 디스플레이장치에 구비된 하나의 화소의 등가 회로도이다.
도 4a는 본 발명의 일 실시예에 따른 화소 회로에 포함된 복수의 박막트랜지스터들, 및 커패시터의 위치를 개략적으로 나타낸 배치도이다.
도 4b 내지 도 4e는 도 4a의 구성을 각 층별로 도시한 개략적인 배치도이다.
도 5는 도 4a의 구성 중 차폐도전층을 중심으로 일부 구성만 발췌하여 표현한 배치도이다.
도 6은 도 4a를 I-I'선으로 자른 단면도의 일부 구성을 나타낸다.
도 7은 도 4a를 II-II'선 및 III-III'선으로 자른 단면도에 유기발광다이오드가 배치된 구성을 나타낸다.
도 8은 본 발명의 일 실시예에 적용될 수 있는 하나의 화소의 등가 회로도이다.
도 9는 본 발명의 일 실시예에 따른 화소 회로에 포함된 복수의 박막트랜지스터들 및 커패시터의 위치를 개략작으로 나타낸 배치도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 디스플레이 장치(Liquid Crystal DisPLay), 전기영동 디스플레이 장치(Electrophoretic DisPLay), 유기 발광 디스플레이 장치(Organic Light Emitting DisPLay), 무기 EL 디스플레이 장치(Inorganic Light Emitting DisPLay), 전계 방출 디스플레이 장치(Field Emission DisPLay), 표면 전도 전자 방출 디스플레이 장치(Surface-conduction Electron-emitter DisPLay), 플라즈마 디스플레이 장치(PLasma DisPLay), 음극선관 디스플레이 장치(Cathode Ray DisPLay) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이장치를 개략적으로 나타낸 면도이다.
도 1을 참조하면, 디스플레이장치는 디스플레이영역(DA) 및 비디스플레이영역인 주변영역(PA)을 포함한다. 디스플레이영역(DA)에는 유기발광소자(organic light-emitting device, OLED)를 구비한 화소(PX)들이 배치되어, 소정의 이미지를 제공할 수 있다. 주변영역(PA)은 이미지를 제공하지 않는 영역으로서, 디스플레이영역(DA)의 화소(PX)들에 인가할 전기적 신호를 제공하는 스캔 구동부 및 데이터 구동부 등, 및 구동전압 및 공통전압과 같은 전원을 제공하는 전원선들을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이장치를 개략적으로 나타낸 블록도이다.
본 발명의 일 실시예에 의한 유기발광표시장치는 복수의 화소(PX)를 포함하는 표시부(10), 스캔 구동부(20), 데이터 구동부(30), 발광제어 구동부(40), 및 제어부(50)를 포함한다.
표시부(10)는 디스플레이영역에 배치되며, 복수의 스캔선(SL1 내지 SLn+1, scanning line), 복수의 데이터선(DL1 내지 DLm), 및 복수의 발광제어선(EL1 내지 ELn)의 교차부에 위치되어, 대략 행렬 형태로 배열된 복수의 화소(PX)를 포함한다. 복수의 스캔선(SL1 내지 SLn+1) 및 복수의 발광제어선(EL1 내지 ELn)은 행 방향인 제2방향으로 연장되고, 복수의 데이터선(DL1 내지 DLm) 및 구동전압선(ELVDDL)은 열 방향인 제1방향으로 연장되어 있다. 하나의 화소 라인에서 복수의 스캔선(SL1 내지 SLn+1)의 n 값은 복수의 발광제어선(EL1 내지 ELn)의 n 값과 상이할 수 있다.
각 화소(PX)는 표시부(10)에 전달되는 복수의 스캔선(SL1 내지 SLn+1) 중 세 개의 스캔선에 연결되어 있다. 스캔 구동부(20)는 복수의 스캔선(SL1 내지 SLn+1)을 통해 각 화소(PX)에 세 개의 스캔 신호를 생성하여 전달한다. 즉, 스캔 구동부(20)는 스캔선(SL2~SLn), 이전 스캔선(SL1~SLn-1) 또는 이후 스캔선(SL3~ SLn+1)으로 스캔 신호를 순차적으로 공급한다.
초기화전압선(IL)은 외부의 전원 공급원(VINT)으로부터 초기화 전압을 인가받아 각 화소(PX)에 공급할 수 있다.
또한, 각 화소(PX)는 표시부(10)에 연결되는 복수의 데이터선(DL1 내지 DLm) 중 하나의 데이터선, 표시부(10)에 연결되는 복수의 발광제어선(EL1 내지 ELn) 중 하나의 발광제어선에 연결되어 있다.
데이터 구동부(30)는 복수의 데이터선(DL1 내지 DLm)을 통해 각 화소(PX)에 데이터 신호를 전달한다. 데이터 신호는 스캔선(SL2~SLn)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 화소(PX)로 공급된다.
발광제어 구동부(40)는 복수의 발광제어선(EL1 내지 ELn)을 통해 각 화소에 발광제어 신호를 생성하여 전달한다. 발광제어 신호는 화소(PX)의 발광 시간을 제어한다. 발광제어 구동부(40)는 화소(PX)의 내부 구조에 따라 생략될 수도 있다.
제어부(50)는 외부에서 전달되는 복수의 영상 신호(IR, IG, IB)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(50)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 상기 스캔 구동부(20), 데이터 구동부(30), 및 발광제어 구동부(40)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 스캔 구동부(20)를 제어하는 스캔 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광제어 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다.
복수의 화소(PX) 각각은 외부의 구동전원전압(ELVDD) 및 공통전원전압(ELVSS)을 공급받는다. 구동전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 공통전원전압(ELVSS)은 상기 구동전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다. 구동전원전압(ELVDD)은 구동전압선(ELVDDL)을 통해 각 화소(PX)로 공급된다.
복수의 화소(PX) 각각은 복수의 데이터선(DL1 내지 DLm)을 통해 전달된 데이터 신호에 따라 발광 소자로 공급되는 구동 전류에 의해 소정 휘도의 빛을 발광한다.
도 3는 도 1의 디스플레이장치에 구비된 하나의 화소의 등가 회로도이다.
도 3을 참조하면, 화소(PX)는 신호선들(121, 131, 132, 133, 151), 신호선들에 연결되어 있는 복수개의 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 커패시터(Capacitor, Cst), 초기화전압선(123), 구동전압선(152) 및 유기발광소자(OLED)를 포함한다.
도 3에서는 하나의 화소(PX) 마다 신호선들(121, 131, 132, 133, 151), 초기화전압선(123) 및 구동전압선(152)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(121, 131, 132, 133, 151) 중 적어도 어느 하나, 또는/및 초기화전압선(123)은 이웃하는 화소들에서 공유될 수 있다.
박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(131), 제1초기화 박막트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(132), 제2초기화 박막트랜지스터(T7)에 이후 스캔신호(Sn+1)를 전달하는 이후 스캔선(133), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(121), 스캔선(131)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(151)을 포함한다. 구동전압선(152)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(123)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부 전극(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(152)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔선(131)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(151)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(152)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔선(131)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(151)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔선(131)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 하부 전극(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔선(131)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔선(132)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압선(123)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 스토리지 커패시터(Cst)의 하부 전극(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(132)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어선(121)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 구동전압선(152)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어선(121)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다. 발광제어 게이트전극(G6)는 발광제어선(121)의 일부로 구비될 수 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(121)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이후 스캔선(133)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(123)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(133)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 3에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(132)과 이후 스캔선(133)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 모두 이전 스캔선(122)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동될 수 있다. 한편, 도 3의 소스전극들(S1~S7) 및 드레인전극들(D1~D4)은 트랜지스터의 종류(p-type or n-type)에 따라 위치가 서로 바뀔 수 있다.
일 실시예에 따른 각 화소(PX)의 구체적 동작은 다음과 같다.
초기화 기간 동안, 이전 스캔선(132)을 통해 이전 스캔신호(Sn-1)가 공급되면, 이전 스캔신호(Sn-1)에 대응하여 제1초기화 박막트랜지스터(T4)가 턴-온(Turn on)되며, 초기화전압선(123)으로부터 공급되는 초기화전압(Vint)에 의해 구동 박막트랜지스터(T1)가 초기화된다.
데이터 프로그래밍 기간 동안, 스캔선(131)을 통해 스캔신호(Sn)가 공급되면, 스캔신호(Sn)에 대응하여 스위칭 박막트랜지스터(T2) 및 보상 박막트랜지스터(T3)가 턴-온된다. 이 때, 구동 박막트랜지스터(T1)는 턴-온된 보상 박막트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(151)으로부터 공급된 데이터신호(Dm)에서 구동 박막트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 인가된다.
스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
발광 기간 동안, 발광제어선(121)으로부터 공급되는 발광제어신호(En)에 의해 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)가 턴-온된다. 구동 박막트랜지스터(T1)의 게이트전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(IOLED)가 발생하고, 발광제어 박막트랜지스터(T6)를 통해 구동 전류(IOLED)가 유기발광소자(OLED)에 공급된다.
본 실시예에 따른 디스플레이 장치는 스캔선(131)과 연결되어, 스캔 신호를 제공받는 차폐도전층(141)을 구비하고 있다. 차폐도전층(141)은 데이터선(151)이 배치된 A 부분과 구동 박막트랜지스터(T1) 및 보상 박막트랜지스터를 연결하는 B 부분 사이에 발생할 수 있는 기생 커패시턴스를 차단할 수 있다. 차폐도전층(141)은 정전압이 아닌 펄스 신호인 스캔 신호를 인가 받는 바, 화소회로에 인가되는 전압을 낮게 유지할 수 있다.
이하, 도 4a 내지 도 7의 배치도 및 단면도를 참조하면서, 본 발명의 일 실시예에 따른 디스플레이 장치에 대해서 보다 구체적으로 설명한다.
도 4a는 본 발명의 일 실시예에 따른 화소 회로에 포함된 복수의 박막트랜지스터들, 및 커패시터의 위치를 개략적으로 나타낸 배치도이다. 도 4b 내지 도 4e는 도 4a의 구성을 각 층별로 도시한 개략적인 배치도이다.
도 5는 도 4a의 구성 중 차폐도전층을 중심으로 일부 구성만 발췌하여 표현한 배치도이다. 도 6은 도 4a를 I-I'선으로 자른 단면도의 일부 구성을 나타낸다. 도 7은 도 4a를 II-II'선 및 III-III'선으로 자른 단면도에 유기발광다이오드가 배치된 구성을 나타낸다.
도 4a 내지 도 5에 도시한 바와 같이, 본 발명의 일 실시에에 따른 디스플레이 장치는 제1방향으로 연장된 스캔선(131), 이전 스캔선(132), 발광제어선(121), 초기화전압선(123)을 포함하고, 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선(151) 및 구동전압선(152)을 포함한다.
본 실시예에 있어서, 스캔선(131), 이전 스캔선(132)은 동일물질로 동일층에 배치될 수 있다. 이전 스캔선(132)은 이후 스캔선(133, 도 3 참조)과 연결되어 동일한 신호를 제공할 수 있다. 상기 스캔선(131) 및 이전 스캔선(132)은 박막트랜지스터들(T1~T7)의 게이트전극(G1~G7)들과 다른 층에 배치되며, 상기 게이트전극(G1~G7)들의 저항보다 작게 구비될 수 있다. 즉, 스캔선(131)의 비저항값은 게이트전극(G1 ~G7)들의 비저항값 보다 작은 값을 가질 수 있다. 이에 따라, 스캔 신호의 인가에 따른 RC delay 현상을 방지하거나 최소화할 수 있다.
예컨대, 스캔선(131), 이전 스캔선(132)은 층간절연층(114) 상에 배치될 수 있으며, 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 스캔선(131), 이전 스캔선(132)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
게이트전극(G1~G7)들은 제1게이트절연층(112) 상에 배치될 수 있으며, 몰리브덴(Mo), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1)은 Mo의 단층일 수 있다.
스캔선(131)과 게이트전극(G1 ~G7)들 사이에는 제2게이트절연층(113) 및 층간절연층(114)이 배치될 수 있다. 즉, 스캔선(131), 이전 스캔선(132)은 그들과 연결되는 게이트전극(G1~G7)과 다른 층에 배치되는 바, 스캔선(131), 이전 스캔선(132)은 컨택홀들을 통해서 게이트전극(G1~G7)들과 연결될 수 있다.
한편, 발광제어선(121)은 게이트전극(G1 ~G7)과 동일한 물질로 동일한 층인 제2게이트절연층(113)에 배치될 수 있다.
데이터선(151) 및 구동전압선(152)은 상기 스캔선(131)과 비아층(115)를 사이에 두고 배치될 수 있다. 상기 데이터선(151) 및 구동전압선(152)은 상기 스캔선(131)과 유사한 비저항값을 가질 수 있다. 예컨대, 데이터선(151) 및 구동전압선(152)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 데이터선(151) 및 구동전압선(152)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
또한, 본 발명의 일 실시예에 따른 디스플레이 장치는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 제2초기화 박막트랜지스터(T7), 및 스토리지 커패시터(Cst)를 포함한다.
구동 박막트랜지스터(T1)의 구동 반도체층(A1), 스위칭 박막트랜지스터(T2)의 스위칭 반도체층(A2), 보상 박막트랜지스터(T3)의 보상 반도체층(A3), 제1초기화 박막트랜지스터(T4)의 제1초기화 반도체층(A4), 동작제어 박막트랜지스터(T5)의 동작제어 반도체층(A5), 발광제어 박막트랜지스터(T6)의 발광제어 반도체층(A6), 및 제2초기화 박막트랜지스터(T7)의 제2초기화 반도체층(A7)은 동일 층에 배치되며, 동일 물질을 포함한다. 예컨대, 반도체층(A1 내지 A7)은 다결정 실리콘으로 형성될 수 있다. 또한, 상기 반도체층(A1~A7)은 서로 연결되며 다양한 형상으로 굴곡질 수 있다.
반도체층(A1 내지 A7)은 채널영역, 채널영역의 양 옆의 소스영역 및 드레인영역을 포함할 수 있다. 일 예로, 소스영역 및 드레인영역은 불순물로 도핑될 수 있으며, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역 및 드레인영역은, 각각 소스전극 및 드레인전극에 해당한다. 이하에서는, 소스전극이나 드레인전극 대신 소스영역 및 드레인영역이라는 용어를 사용한다.
구동 박막트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트전극(G1), 구동 소스영역(S1) 및 구동 드레인영역(D1)을 포함한다. 구동 반도체층(A1)은 굴곡되어 있다. 구동 박막트랜지스터(T1)와 중첩되도록 위에 스토리지 커패시터(Cst)가 형성되어 있다.
구동 반도체층(A1)은 구동 채널영역, 구동 채널영역의 양측의 구동 소스영역(S1) 및 구동 드레인영역(D1)을 포함한다. 구동 반도체층은 굴곡된 형상을 가져, 다른 반도체층(A2 내지 A7) 보다 길게 형성될 수 있다. 예컨대, 구동 반도체층(A1)이 오메가 또는 알파벳 "S"와 같이 복수 회 절곡된 형상을 가짐으로써, 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 반도체층(A1)이 길게 형성되므로, 구동 게이트전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광소자(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스토리지 커패시터(Cst)는 제2게이트절연층(113)을 사이에 두고 배치되는 하부 전극(Cst1)과 상부 전극(Cst2)을 포함한다. 여기서, 구동 게이트전극(G1)은 하부 전극(Cst1)의 역할도 동시에 한다. 즉, 구동 게이트전극(G1)은 하부 전극(Cst1)과 일체(一體)로 형성된다. 제2게이트절연층(113)은 스토리지 커패시터(Cst)의 유전체로써 기능하며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 전극(Cst1,Cst2) 사이의 전압에 의해 스토리지 캐패시턴스(Storage Capacitance)가 결정된다.
하부 전극(Cst1)은 아일랜드 형상으로 된 플로팅(floating) 전극으로 형성되어 있으며, 발광제어선(121), 스위칭 게이트전극(G2), 보상 게이트전극(G3), 제1초기화 게이트전극(G4), 동작제어 게이트전극(G5), 발광제어 게이트전극(G6), 제2초기화 게이트전극(G7)과 동일한 물질로 동일한 층에 형성되어 있다.
상부 전극(Cst2)은 제2게이트절연층(113) 상에 배치되어 있다. 상부 전극(Cst2)은 하부 전극(Cst1) 전체와 중첩되도록 배치되며, 스토리지 개구부(SOP)를 구비한다. 스토리지 개구부(SOP)는 하부 전극(Cst1)과 중첩되도록 구비된다. 스토리지 개구부(SOP)는 상부 전극(Cst2)을 관통하는 단일폐곡선(closed curve)의 형태를 가질 수 있다. 여기서 단일폐곡선이란, 다각형, 원 등과 같이 직선이나 곡선 위에 한 점을 찍었을 때 시작점과 끝점이 같은 닫힌 도형을 의미한다. 상부 전극(Cst2)은 구동전압선(152)과 컨택홀을 통해 연결되어, 구동전원전압(ELVDD)을 공급받는다.
스위칭 박막트랜지스터(T2)는 스위칭 반도체층(A2), 및 스위칭 게이트전극(G2)을 포함한다. 스위칭 반도체층(A2)은 스위칭 채널영역의 양측의 스위칭 소스영역(S2) 및 스위칭 드레인영역(D2)을 포함한다. 스위칭 드레인영역(D2)은 구동 소스영역(S1)과 연결된다.
보상 박막트랜지스터(T3)는 보상 반도체층(A3) 및 보상 게이트전극(G3)을 포함한다. 보상 반도체층(A3)은 보상 채널영역의 양측의 보상 소스영역(S3) 및 보상 드레인영역(D3)을 포함한다. 보상 반도체층(A3)에 형성되는 보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역을 구비하며, 보상 채널영역들 사이의 영역은 불순물이 도핑된 영역으로, 국소적으로 듀얼 박막트랜지스터 중 어느 하나의 소스영역이면서 다른 하나의 드레인영역에 해당한다. 보상 드레인영역(D3)은 노드연결선(135)를 통해 하부 전극(Cst1)과 연결될 수 있다. 보상 게이트 전극(G3)는 별도의 듀얼 게이트 전극을 형성하여 누설 전류(leakage current)를 방지할 수 있다.
제1초기화 박막트랜지스터(T4)는 제1초기화 반도체층(A4) 및 제1초기화 게이트전극(G4)을 포함한다. 제1초기화 반도체층(A4)은 제1초기화 채널영역의 양측의 제1초기화 소스영역 및 제1초기화 드레인영역을 포함한다. 제1초기화 반도체층(A4)에 형성되는 제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역(A4)을 구비하며, 제1초기화 채널영역들 사이의 영역은 불순물이 도핑된 영역으로, 국소적으로 듀얼 박막트랜지스터 중 어느 하나의 소스영역이면서 다른 하나의 드레인영역에 해당한다. 제1초기화 드레인영역은 노드연결선(135)를 통해 하부 전극(Cst1)과 연결될 수 있다. 제1초기화 소스영역은 초기화전압선(123)과 연결될 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 반도체층(A5) 및 동작제어 게이트전극(G5)를 포함한다. 동작제어 반도체층(A5)은 동작제어 채널영역의 양측의 동작제어 소스영역 및 동작제어 드레인영역을 포함한다. 동작제어 드레인영역(D5)은 구동 소스영역과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 반도체층(A6) 및 발광제어 게이트전극(G6)를 포함한다. 발광제어 반도체층(A6)은 발광제어 채널영역의 양측의 발광제어 소스영역 및 발광제어 드레인영역을 포함한다. 발광제어 소스영역은 구동 드레인영역과 연결될 수 있다.
제2초기화 박막트랜지스터(T7)는 제2초기화 반도체층(A7) 및 제2초기화 게이트전극(G7)를 포함한다. 제2초기화 반도체층(A7)은 제2초기화 채널영역의 양측의 제2초기화 소스영역 및 제2초기화 드레인영역을 포함한다.
초기화전압선(123)은 반도체층(A1 내지 A7)과 동일한 물질로 동일한 층에 배치될 수 있다. 초기화전압선(123)은 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인 영역 및 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인 영역과 이어질 수 있다.
구동 박막트랜지스터(T1)의 구동 반도체층(A1)의 일단은 스위칭 반도체층(A2)및 동작제어 반도체층(A5)과 연결되어 있으며, 구동 반도체층(A1)의 타단은 보상 반도체층(A3) 및 발광제어 반도체층(A6)과 연결되어 있다. 따라서, 구동 소스영역은 스위칭 드레인영역(D2) 및 동작제어 드레인영역과 연결되고, 구동 드레인영역은 보상 소스영역 및 발광제어 소스영역과 연결된다.
스토리지 커패시터(Cst)의 하부 전극(Cst1)은 노드 연결선(135)를 통해 보상 박막트랜지스터(T3) 및 제1초기화 박막트랜지스터(T4)와 함께 연결되어 있다. 이러한 노드 연결선(135)는 스캔선(131)과 동일한 층에 형성되어 있다. 노드 연결선(135)의 일단은 제2게이트절연층(113) 및 층간절연층(114)에 형성된 제1노드 컨택홀(CNT1)을 통해 하부 전극(Cst1)과 연결된다. 여기서, 제1노드 컨택홀(CNT1)은 상부 전극(Cst2)의 스토리지 개구부(SOP) 내에 배치되도록 구비된다. 스토리지 개구부(SOP)의 크기는 제1노드 컨택홀(CNT1)의 크기보다 크게 구비되어, 제1노드 컨택홀(CNT1)은 상부 전극(Cst2)와 접촉되지 않고 하부 전극(Cst1)과 접속될 수 있다.
노드연결선(135)의 타단은 제1게이트절연층(112), 제2게이트절연층(113) 및 층간절연층(114)에 형성된 제2 노드 컨택홀(CNT2)을 통해 보상 드레인영역 및 제1초기화 드레인영역과 함께 연결되어 있다.
스토리지 커패시터(Cst)의 상부 전극(Cst2)은 층간절연층(114)에 컨택홀을 통해 구동전압선(152)과 연결되어, 구동전압선(152)으로부터 구동전원전압(ELVDD)을 인가받는다.
한편, 스위칭 박막트랜지스터(T2)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(G2)은 다른 층에 배치된 스캔선(131)과 컨택홀을 통해 연결되어 있고, 스위칭 소스영역은 컨택홀을 통해 데이터선(151)과 연결되어 있으며, 스위칭 드레인영역은 구동 박막트랜지스터(T1) 및 동작제어 박막트랜지스터(T5)와 연결되어 있다.
그리고, 발광제어 박막트랜지스터(T6)의 발광제어 드레인영역은 비아층(115) 및 평탄화층(116)에 형성된 비아홀(Via)를 통해 유기 발광 다이오드(OLED)의 화소 전극과 직접 연결될 수 있다.
본 실시예에 따른 디스플레이 장치는 기생 캐패시턴스를 줄이기 위한 차폐도전층(141)을 구비한다. 차폐도전층(141)은 스캔선(131)과 제3컨택홀(CNT3)을 통해 연결된 제1게이트전극층(123)으로부터 연장되어 구비될 수 있다. 즉, 차폐도전층(141)은 제1게이트전극층(123)과 일체(一體)로 형성되는 것으로 이해될 수 있다.
제1게이트전극층(123)은 보상 박막트랜지스터(T3)의 보상 게이트 전극(G3) 및 스위칭 박막트랜지스터(T2)의 스위칭 게이트 전극(G2)를 포함할 수 있다. 차폐도전층(141)은 상기 스위칭 게이트전극(G2)와 보상 게이트전극(G3) 사이에 배치될 수 있다. 로 부터 연장되어 구비될 수 있다. 즉, 제1게이트전극층(123)은 스캔선(131)과 제3컨택홀(CNT3)을 통해 연결되는 바, 차페도전층(141)은 펄스 신호인 스캔 신호(Sn, 도 3 참조)를 공급받을 수 있다.
차폐도전층(141)의 주변의 구성만을 발췌하여 도시한 도 5 및 차폐도전층(141) 주변의 단면도인 도 6를 참조하면, 평면도상(in top view) 차폐도전층(141)은 데이터선(151)과 노드 연결선(135) 사이에 배치된다. 차폐도전층(141), 데이터선(151), 노드 연결선(135)는 모두 제2방향으로 연장되고 있다.
차폐도전층(141)은 게이트전극(G1 ~ G7)들과 동일한 층인 제1게이트절연층(112) 상에 배치될 수 있다. 차폐도전층(141)은 스위칭 박막트랜지스터(T2)와 보상 박막트랜지스터(T3) 사이에 배치될 수 있다. 한편, 데이터선(151)은 연결전극(134)를 통해 스위칭 박막트랜지스터(T2)의 스위칭 반도체층(A2)와 연결될 수 있다.
만일, 차폐도전층(141)을 구비하지 않는다면, 데이터선(151)과 노드 연결선(135) 사이에 기생 커패시턴스가 형성되어, 데이터선(151)의 신호 공급에 따라 구동 박막트랜지스터(T1) 등의 특성이 변화할 수 있다.
그러나, 본 실시예에 따른 디스플레이 장치는 차폐도전층(141)을 구비하고 있어, 상기 기생 커패시턴스가 발생하는 것을 방지할 수 있다. 또한, 차폐도전층(141)은 펄스 신호인 스캔 신호(Sn)를 공급받아 스캔 신호와 연동되는 바, 데이터선(151)의 신호에 의한 커플링 영향을 최소화할 수 있다.
이하, 도 7을 참조하면서 본 발명의 디스플레이 장치에 포함된 구성을 적층 순서에 따라 설명한다. 도 7은 도 4를 II-II'선 및 III-III'선으로 자른 단면도에 유기발광다이오드가 배치된 구성을 나타낸다.
기판(110)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(110)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(110)은 폴리에테르술폰(PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyelene terepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(110)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(110)은 유기물/무기물/유기물의 구조를 가질 수 있다.
버퍼층(111)은 기판(110) 상에 위치하여, 기판(110)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(110) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(110)과 버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(110) 등으로부터의 불순물이 반도체층(AS1 내지 AS7)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 반도체층(A1, A3, A6)이 배치될 수 있다. 반도체층(A1, A3, A6))은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 일부 실시예에서, 반도체층(A1)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또 다른 실시예에서, 반도체층(A1)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다. 반도체층(A1, A3, A6))은 채널영역과 상기 채널영역의 양옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(A1, A3, A6))은 단층 또는 다층으로 구성될 수 있다.
반도체층(A1, A3, A6)) 상에는 제1게이트절연층(112)을 사이에 두고, 상기 반도체층(A1, A3, A6))과 적어도 일부 중첩되도록 게이트전극(G1, G3, G6)이 배치된다. 게이트전극(G1, G3, G6)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1, G3, G6)은 Mo의 단층일 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
게이트전극(G1, G3, G6)을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
스토리지 커패시터(Cst)의 하부 전극(Cst1)은 박막트랜지스터(T1)와 중첩할 수 있다. 예컨대, 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부 전극(Cst1)으로의 기능을 수행할 수 있다.
스토리지 커패시터(Cst)의 상부 전극(Cst2)은 제2게이트절연층(113)을 사이에 두고 하부 전극(Cst1)과 중첩한다. 이 경우, 제2게이트절연층(113)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다. 상부 전극(Cst2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
스토리지 커패시터(Cst)의 상부 전극(Cst2)을 덮도록 층간절연층(114)이 구비될 수 있다. 층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
노드 연결선(135)은 층간절연층(114) 상에 배치된다. 노드 연결선(135)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 노드 연결선(135)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
노드 연결선(135)의 일단은 층간절연층(114) 및 제2게이트절연층(113)을 관통하는 제1노드 컨택홀(CNT1)을 통해 구동 게이트전극(G1)과 연결되며, 노드 연결선(135)의 타단은 층간절연층(114), 제2게이트절연층(113), 및 제1게이트절연층(112)을 관통하는 제2노드 컨택홀(CNT2)을 통해 보상 반도체층(A3)과 연결될 수 있다.
노드 연결선(135) 및 연결전극(136) 상에는 비아층(115, Via layer)이 위치하며, 비아층(115) 상에 데이터선(151) 및 구동전압선(152)이 위치할 수 있다.
비아층(115)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 비아층(115)은 무기 물질을 포함할 수 있다. 이러한, 비아층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 비아층(115)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 비아층(115)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
비아층(115) 상부에는 데이터선(151) 및 구동전압선(152)이 배치된다. 데이터선(151) 및 구동전압선(152)는 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
데이터선(151) 및 구동전압선(152) 상에는 평탄화층(116)이 위치한다. 평탄화층(116)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다. 또는, 평탄화층(116)은 무기물을 포함할 수 있다. 평탄화층(116)은 박막트랜지스터들(T1 내지 T7)을 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 평탄화층(116)은 단층 또는 다층으로 구비될 수 있다.
평탄화층(116) 상에는 화소전극(210), 대향전극(230) 및 그 사이에 개재되며 발광층을 포함하는 중간층(220)을 갖는 유기발광다이오드(OLED)가 위치할 수 있다.
화소전극(210)은 평탄화층(116) 및 비아층(115)을 관통하는 비아홀을 통해 연결전극(136)에 연결되며, 연결전극(136)에 의해 발광제어 박막트랜지스터(T6)의 발광제어 드레인영역(D6)에 연결된다.
평탄화층(116) 상부에는 화소정의막(117)이 배치될 수 있다. 이 화소정의막(117)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(117)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)과의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(117)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(220)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(220)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(220)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(220)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(220)은 복수개의 화소전극(210)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수의 화소전극(210)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(230)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(230)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(210)들에 대응할 수 있다.
이러한 유기발광다이오드(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 박막봉지층(300)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 박막봉지층(300)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 연장될 수 있다. 이러한 박막봉지층(300)은 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
제1무기봉지층(310)은 대향전극(230)을 덮으며, 세라믹, 금속산화물, 금속질화물, 금속탄화물, 금속산질화물, 인듐산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(310)과 대향전극(230) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(310)은 그 하부의 구조물을 따라 형성되기에, 제1무기봉지층(310)의 상면이 평탄하지 않게 된다.
유기봉지층(320)은 이러한 제1무기봉지층(310)을 덮는데, 제1무기봉지층(310)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(320)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(320)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2무기봉지층(330)은 유기봉지층(320)을 덮으며, 세라믹, 금속산화물, 금속질화물, 금속탄화물, 금속산질화물, 인듐산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다.
이와 같이 박막봉지층(300)은 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함하는바, 이와 같은 다층 구조를 통해 박막봉지층(300) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(310)과 유기봉지층(320) 사이에서 또는 유기봉지층(320)과 제2무기봉지층(330) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도시되지는 않았으나, 화소정의막(117) 상에는 마스크 찍힘 방지를 위한 스페이서가 더 포함될 수 있으며, 박막봉지층(300) 상에는 외광반사를 줄이기 위한 편광층, 블랙매트릭스, 컬러필터, 및/또는 터치전극을 구비한 터치스크린층 등 다양한 기능층이 구비될 수 있다.
도 8 은 본 발명의 다른 실시예에 따른 하나의 화소의 등가 회로도이며, 도 9는 화소 회로에 포함된 복수의 박막트랜지스터들 및 커패시터의 위치를 개략적으로 나타낸 배치도이다. 도 8 및 도 9에 있어서, 도 3 및 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 화소(PX)는 신호선들(121, 122, 123, 151), 신호선들에 연결되어 있는 복수개의 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 커패시터(Capacitor, Cst), 초기화전압선(123), 구동전압선(152) 및 유기발광소자(OLED)를 포함한다.
본 실시예에 있어서, 차폐도전층(142)은 이전 스캔선(132)에 연결되어 데이터선(151)이 배치된 A 부분과 구동 박막트랜지스터(T1) 및 보상 박막트랜지스터를 연결하는 B 부분 사이에 배치될 수 있다. 차폐도전층(142)는 이전 스캔선(132)와 연결되는 바, 이전 스캔신호(Sn-1)를 인가받을 수 있다.
차폐도전층(142)는 A 부분과 B 부분 사이에 발생할 수 있는 기생 커패시턴스를 차단하기 위한 것일 수 있다.
도 9를 참조하면, 차폐도전층(142)은 제2방향으로 연장되며, 평면상에서 볼 때 데이터선(151)과 노드 연결선(135) 사이에 배치된다. 노드 연결선(135)는 구동전압선(152)와 중첩되어 배치되는 바, 차폐도전층(142)은 데이터선(151)과 구동전압선(152) 사이에 배치된다고 할 수 있다.
본 실시예에서, 차폐도전층(142)는 이전 스캔선(132)와 제4컨택홀(CNT4)을 통해 연결된 제2게이트전극층(125)으로 부터 연장될 수 있다. 제2게이트전극층(125)은 제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)일 수 있다. 제1초기화 게이트전극(G4)는 두 번 굴곡지게 형성되어, 제1초기화 반도체층(A4)과 두 번 중첩될 수 있다. 예컨대, 제1초기화 게이트전극(G4)는 'ㄷ'자 형상으로 구비될 수 있다. 제1초기화 게이트전극(G4)는 듀얼 게이트전극일 수 있으며, 제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터일 수 있다.
차폐도전층(142)은 데이터선(151)과 노드 연결선(135) 사이에 배치되어, 기생 커패시턴스가 발생하는 것을 방지할 수 있다. 또한, 차폐도전층(142)은 펄스 신호인 스캔 신호(Sn)를 공급받아 스캔 신호와 연동되는 바, 데이터선(151)의 신호에 의한 커플링 영향을 최소화할 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 기판
111: 버퍼층
112: 제1게이트절연층
113: 제2게이트절연층
114: 층간절연층
115: 비아층
116: 평탄화층
117: 화소정의막
141, 142: 차폐도전층
151: 데이터선
152: 구동전압선
210: 화소전극
220: 중간층
230: 대향전극
300: 박막봉지층

Claims (20)

  1. 기판;
    상기 기판 상에 배치되며, 구동 반도체층과 구동 게이트전극을 구비한 구동 박막트랜지스터;
    상기 기판 상에 배치되며, 제1방향으로 연장된 제1스캔선;
    상기 제1방향과 교차하는 제2방향으로 연장된 데이터선;
    상기 제1스캔선과 동일층에 배치된 노드 연결선; 및
    상기 데이터선과 상기 노드 연결선 사이에 배치되며, 상기 구동 게이트전극과 동일층에 배치된 차폐도전층;을 포함하며,
    상기 노드 연결선의 일단은 상기 구동 게이트전극과 제1노드 컨택홀을 통해 연결된 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1스캔선과 컨택홀을 통해 연결된 제1게이트전극층;을 포함하며,
    상기 차폐도전층은 상기 제1게이트전극층으로부터 연장된, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 차폐도전층 및 상기 노드 연결선은 상기 제2방향으로 연장된, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 제1게이트전극층은 보상 박막트랜지스터의 보상 게이트전극 및 스위칭 박막트랜지스터의 스위칭 게이트전극을 포함하며,
    상기 차폐도전층은 상기 보상 게이트전극과 상기 스위칭 게이트전극 사이에 배치된, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제2방향으로 연장되며, 상기 데이터선과 동일층에 배치된 구동전압선;을 더 포함하며,
    상기 차폐도전층은 상기 데이터선과 상기 구동전압선 사이에 배치된, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제1스캔선과 연결되며, 보상 반도체층 및 보상 게이트전극을 구비한 보상 박막트랜지스터;를 더 포함하며,
    상기 노드 연결선의 타단은 상기 보상 반도체층과 제2노드 컨택홀을 통해서 연결된, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1스캔선의 비저항 값은 상기 구동 게이트전극의 비저항 값보다 작은, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 구동 게이트전극을 하부 전극으로 하고, 상기 하부 전극과 중첩 배치되며 닫힌(closed) 형상의 스토리지 개구부를 구비한 상부 전극을 포함하는 스토리지 커패시터;를 더 포함하며,
    상기 제1노드 컨택홀은 상기 스토리지 개구부 안에 배치되는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 스토리지 개구부의 크기는 상기 제1노드 컨택홀의 크기보다 큰, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 기판 상에 배치되며, 발광제어 반도체층 및 발광제어 게이트전극을 구비한 발광제어 박막트랜지스터; 및
    상기 발광제어 게이트전극에 발광제어 신호를 전달하는 발광제어선;을 더 포함하며,
    상기 발광제어 게이트전극은 상기 발광제어선의 일부로 구비된, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제1스캔선과 이격되며, 제1방향으로 연장된 제2스캔선; 및
    상기 제2스캔선과 컨택홀을 통해 연결된 제2게이트전극층;을 더 포함하며,
    상기 차폐도전층은 상기 제2게이트전극층으로부터 연장된, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제2게이트전극층은 제1초기화 박막트랜지스터의 제1초기화 게이트전극을 구성하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1초기화 게이트전극은 굴곡되어 구비된, 디스플레이 장치.
  14. 제11항에 있어서,
    상기 차폐도전층은 상기 제2방향으로 연장된, 디스플레이 장치.
  15. 기판;
    상기 기판 상에 배치되며, 구동 반도체층과 제1게이트절연층을 사이에 두고 배치된 구동 게이트전극을 구비한 구동 박막트랜지스터;
    상기 구동 게이트전극과 동일층에 배치된 차폐도전층;
    상기 차폐도전층을 상에 배치된 제2게이트절연층 및 층간절연층;
    상기 층간절연층 상에 배치되며, 상기 층간절연층 및 상기 제2게이트절연층을 관통하는 제1노드 컨택홀을 통해서 상기 구동 게이트전극과 연결된 노드 연결선;
    상기 노드 연결선과 동일한 층에 배치되며, 제1방향으로 연장된 제1스캔선;
    상기 제1스캔선 및 상기 노드 연결선을 덮는 비아층; 및
    상기 비아층 상에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선;을 포함하며,
    상기 차폐도전층은 상기 데이터선과 상기 노드 연결선 사이에서 상기 제2방향으로 연장된, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제1스캔선과 컨택홀을 통해 연결된 제1게이트전극층;을 더 구비하며,
    상기 차폐도전층은 상기 제1게이트전극층으로부터 연장된, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 제1방향으로 연장된 제2스캔선; 및
    상기 제2스캔선과 컨택홀을 통해 연결된 제2게이트전극층;을 더 구비하며,
    상기 차폐도전층은 상기 제2게이트전극층으로부터 연장된, 디스플레이 장치.
  18. 제15항에 있어서,
    상기 구동 반도체층은 굴곡진 형상을 가지는, 디스플레이 장치.
  19. 제15항에 있어서,
    상기 제2방향으로 연장되며, 상기 데이터선과 동일층에 배치된 구동전압선;을 더 포함하며,
    상기 차폐도전층은 상기 구동전압선과 중첩된, 디스플레이 장치.
  20. 제15항에 있어서,
    상기 차폐도전층은 스캔 신호를 인가받는, 디스플레이 장치.
KR1020190074199A 2019-06-21 2019-06-21 디스플레이 장치 KR20200145960A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190074199A KR20200145960A (ko) 2019-06-21 2019-06-21 디스플레이 장치
US16/775,545 US11348992B2 (en) 2019-06-21 2020-01-29 Display apparatus
CN202010269157.XA CN112117284A (zh) 2019-06-21 2020-04-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190074199A KR20200145960A (ko) 2019-06-21 2019-06-21 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200145960A true KR20200145960A (ko) 2020-12-31

Family

ID=73798775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190074199A KR20200145960A (ko) 2019-06-21 2019-06-21 디스플레이 장치

Country Status (3)

Country Link
US (1) US11348992B2 (ko)
KR (1) KR20200145960A (ko)
CN (1) CN112117284A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN112419954A (zh) * 2019-08-21 2021-02-26 群创光电股份有限公司 电子装置
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN111477669B (zh) * 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
KR20220096854A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치
DE112021002459T5 (de) * 2021-02-04 2023-02-23 Boe Technology Group Co., Ltd. Arraysubstrat und anzeigevorrichtung
CN115811903A (zh) * 2021-04-22 2023-03-17 武汉天马微电子有限公司 显示面板和显示装置
DE112021005642T5 (de) * 2021-06-22 2023-08-10 Boe Technology Group Co., Ltd. Anzeigegrundplatte und anzeigegerät
KR20230053781A (ko) * 2021-10-14 2023-04-24 삼성디스플레이 주식회사 표시 장치
CN116524864A (zh) * 2023-05-25 2023-08-01 厦门天马显示科技有限公司 一种像素电路及其驱动方法和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100075058A (ko) 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101768848B1 (ko) 2010-10-28 2017-08-18 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR102281851B1 (ko) * 2015-03-18 2021-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102551789B1 (ko) 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
US10475381B2 (en) 2016-06-30 2019-11-12 Lg Display Co., Ltd. Organic light emitting display device and driving method of the same
EP3264407A1 (en) 2016-06-30 2018-01-03 LG Display Co., Ltd. Organic light emitting display device and driving method of the same
KR102519539B1 (ko) 2017-05-15 2023-04-11 삼성디스플레이 주식회사 스테이지 및 이를 이용한 주사 구동부
KR20200073347A (ko) * 2018-12-13 2020-06-24 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20200403059A1 (en) 2020-12-24
CN112117284A (zh) 2020-12-22
US11348992B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
US20230016366A1 (en) Display apparatus including a shielding conductive layer
US20220077274A1 (en) Display device
KR20200145960A (ko) 디스플레이 장치
US10868096B2 (en) Display device
EP3770966B1 (en) Display apparatus
KR102464900B1 (ko) 디스플레이 장치
KR102556020B1 (ko) 박막트랜지스터 어레이 기판 및 유기발광표시장치
KR20200113055A (ko) 디스플레이 장치
KR20170129337A (ko) 디스플레이 장치
US11678547B2 (en) Display device and method of manufacturing the same
EP3832722A1 (en) Display device
KR20210018646A (ko) 디스플레이 장치 및 그 제조방법
KR20220088596A (ko) 표시 장치
KR20200009176A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination