KR20170129337A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20170129337A
KR20170129337A KR1020160059773A KR20160059773A KR20170129337A KR 20170129337 A KR20170129337 A KR 20170129337A KR 1020160059773 A KR1020160059773 A KR 1020160059773A KR 20160059773 A KR20160059773 A KR 20160059773A KR 20170129337 A KR20170129337 A KR 20170129337A
Authority
KR
South Korea
Prior art keywords
shielding layer
driving
line
thin film
film transistor
Prior art date
Application number
KR1020160059773A
Other languages
English (en)
Other versions
KR102638298B1 (ko
Inventor
최준원
변창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160059773A priority Critical patent/KR102638298B1/ko
Priority to US15/593,671 priority patent/US10332951B2/en
Publication of KR20170129337A publication Critical patent/KR20170129337A/ko
Priority to US16/428,156 priority patent/US10790346B2/en
Priority to KR1020240020899A priority patent/KR20240027639A/ko
Application granted granted Critical
Publication of KR102638298B1 publication Critical patent/KR102638298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3248—
    • H01L27/3262—
    • H01L27/3265—
    • H01L27/3272—
    • H01L27/3297—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 복수의 화소들을 포함하는 디스플레이 장치에 있어서, 복수의 화소들 중 제1화소는, 제1방향을 따라 연장된 스캔선과, 제1방향과 교차하는 제2방향으로 연장된 데이터선 및 구동전압선과, 스캔선 및 데이터선에 연결된 스위칭 박막트랜지스터와, 스위칭 박막트랜지스터와 연결된 구동 박막트랜지스터와, 데이터선과 중첩하는 제1차폐층, 및 데이터선과 중첩하되 제1차폐층과의 사이에 갭이 제공되도록 제2방향을 따라 제1차폐층과 이격된 제2차폐층을 포함하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이소자 및 디스플레이소자에 인가되는 전기적 신호를 제어하기 위한 전자소자들을 포함한다. 전자소자들은 박막트랜지스터(TFT; Thin Film Transistor), 스토리지 커패시터 및 복수의 배선들을 포함한다.
디스플레이소자의 발광 여부 및 발광 정도를 정확하게 제어하기 위해, 하나의 디스플레이소자에 전기적으로 연결되는 박막트랜지스터들의 개수가 증가하였으며, 이러한 박막트랜지스터들에 전기적 신호를 전달하는 배선들의 개수 역시 증가하였다.
그러나 이러한 종래의 디스플레이 장치에는, 소형 또는 해상도가 높은 디스플레이 장치를 구현하기 위해 디스플레이 장치에 포함되는 박막트랜지스터들의 구성요소들 및/또는 배선들 사이의 간격이 줄어들면서 구동 박막트랜지스터의 기생 커패시턴스와 같은 요소들이 증가하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 기생 커패시턴스의 발생을 방지하고 구동전압의 전압강하를 방지하는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는 복수의 화소들을 포함하는 디스플레이 장치에 있어서, 상기 복수의 화소들 중 제1화소는, 제1방향을 따라 연장된 스캔선; 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선 및 구동전압선; 상기 스캔선 및 상기 데이터선에 연결된 스위칭 박막트랜지스터; 상기 스위칭 박막트랜지스터와 연결된 구동 박막트랜지스터; 상기 데이터선과 중첩하는 제1차폐층; 및 상기 데이터선과 중첩하되, 상기 제1차폐층과의 사이에 갭이 제공되도록 상기 제2방향을 따라 상기 제1차폐층과 이격된 제2차폐층; 을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에서, 상기 제1차폐층 및 상기 제2차폐층은, 정전압의 배선과 전기적으로 연결될 수 있다.
본 실시예에서, 상기 제1차폐층 및 상기 제2차폐층 중 어느 하나는, 상기 제1화소의 상기 구동전압선과 전기적으로 연결되고, 상기 제1차폐층 및 상기 제2차폐층 중 다른 하나는, 상기 제1화소와 이웃한 제2화소의 구동전압선과 전기적으로 연결될 수 있다.
본 실시예에서, 상기 제1차폐층 및 상기 제2차폐층은 동일 물질을 포함할 수 있다.
본 실시예에서, 상기 제1차폐층 및 상기 제2차폐층은, 상기 데이터선과의 사이에 적어도 하나의 절연층을 개재한 채 상기 데이터선의 아래에 배치될 수 있다.
본 실시예에서, 상기 구동 박막트랜지스터는, 구동 채널영역, 상기 구동 채널영역의 양측의 구동 소스영역 및 구동 드레인영역을 구비한 구동 반도체층; 및
상기 구동 채널영역과 중첩하는 구동 게이트전극;을 포함할 수 있다.
본 실시예에서, 상기 제1차폐층 및 상기 제2차폐층은, 상기 구동 게이트전극과 인접한 상기 데이터선의 일 부분과 중첩할 수 있다.
본 실시예에서, 상기 제1차폐층 및 상기 제2차폐층은, 상기 구동 소스영역 및 상기 구동 드레인영역과 동일 물질을 포함할 수 있다.
본 실시예에서, 상기 제1차폐층 및 상기 제2차폐층은, 불순물이 도핑된 다결정 실리콘층일 수 있다.
본 실시예에서, 상기 제1차폐층과 상기 제2차폐층 사이의 상기 갭을 지나며, 상기 제1화소의 상기 구동전압선 및 상기 제1화소와 이웃하는 제2화소의 구동전압선을 전기적으로 연결하는 연결선;을 더 포함할 수 있다.
본 실시예에서, 상기 연결선은, 상기 데이터선과의 사이에 적어도 하나의 절연층을 개재한 채 상기 데이터선의 아래에 배치될 수 있다.
본 실시예에서, 상기 연결선은 상기 제1차폐층 및 상기 제2차폐층과 비중첩할 수 있다.
본 실시예에서, 상기 제1화소는, 서로 중첩하는 제1전극 및 제2전극을 포함하는 스토리지 커패시터를 더 포함할 수 있다.
본 실시예에서, 상기 연결선은 상기 구동 게이트전극 및 상기 제1전극 중 적어도 어느 하나와 동일 물질을 포함할 수 있다.
본 실시예에서, 상기 제2전극의 일측은 상기 구동전압선과 연결되며, 상기 제2전극의 타측은 상기 연결선과 연결되도록, 상기 제2전극은 상기 구동전압선과 상기 연결선 사이에 배치될 수 있다.
본 실시예에서, 상기 구동전압선과 상기 제2전극은 일체로 이루어질 수 있다.
본 실시예에서, 상기 제1화소는, 상기 구동 박막트랜지스터와 전기적으로 연결된 유기발광소자를 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 데이터선의 신호변동에 따른 크로스토크를 방지 또는 저감할 수 있으며, 구동전압선의 전압강하를 방지하여, 고품질의 이미지를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 면도이다.
도 2는 도 1의 디스플레이 장치에 구비된 하나의 화소의 등가 회로도이다.
도 3은 도 2의 화소의 복수의 박막트랜지스터들, 스토리지 커패시터 및 화소전극의 위치를 개략적으로 나타낸 배치도이다.
도 4는 내지 도 7은 도 3에 도시된 복수개의 박막트랜지스터들, 스토리지 커패시터 및 화소전극과 같은 구성요소들을 층별로 개략적으로 도시하는 배치도들이다.
도 8은 도 3의 A-A선 및 B-B선에 따른 단면도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치 중 이웃하는 두개의 화소를 개략적으로 나타낸 평면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치 중 이웃하는 두개의 화소를 개략적으로 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 면도이다.
도 1을 참조하면, 디스플레이 장치는 기판(110)을 구비한다. 기판(110)은 디스플레이영역(DA)과 이 디스플레이영역(DA) 외측의 주변영역(PA)을 갖는다.
기판(110)의 디스플레이영역(DA)에는 유기발광소자(organic light-emitting device, OLED)와 같은 다양한 디스플레이소자를 구비한 화소(PX)들이 배치될 수 있다. 기판(110)의 주변영역(PA)에는 디스플레이영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들이 위치할 수 있다. 이하에서는 편의상 디스플레이소자로서 유기발광소자를 구비하는 디스플레이 장치에 대해 설명한다. 하지만 본 발명이 이에 한정되는 것은 아니다.
도 2는 도 1의 디스플레이 장치에 구비된 하나의 화소의 등가 회로도이다.
도 2를 참조하면, 화소(PX)는 신호선들(121, 122, 123, 171), 신호선들에 연결되어 있는 복수개의 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 초기화전압선(124), 구동전압선(172) 및 유기발광소자(OLED)를 포함한다.
도 2에서는 하나의 화소(PX) 마다 신호선들(121, 122, 123, 171), 초기화전압선(124) 및 구동전압선(172)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(121, 122, 123, 171) 중 적어도 어느 하나, 또는/및 초기화전압선(124)은 이웃하는 화소들에서 공유될 수 있다.
박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(121), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(122), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(123), 스캔선(121)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(171)을 포함한다. 구동전압선(172)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(124)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(172)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔선(121)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(171)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(172)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(171)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔선(121)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔선(122)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압선(124)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어선(123)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(172)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어선(123)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(123)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔선(122)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(124)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔선(122)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 2에서는 초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔선(122)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 초기화 박막트랜지스터(T4)는 이전 스캔선(122)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(Cst2)은 구동전압선(172)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 2에서는 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다. 또한, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4) 외의 다른 박막트랜지스터들(T1, T2, T5, T6, T7) 중 적어도 어느 하나가 듀얼 게이트전극을 가질 수도 있는 것과 같이 다양한 변형이 가능하다.
일 실시예에 따른 각 화소(PX)의 구체적 동작은 다음과 같다.
초기화 기간 동안, 이전 스캔선(122)을 통해 이전 스캔신호(Sn-1)가 공급되면, 이전 스캔신호(Sn-1)에 대응하여 초기화 박막트랜지스터(T4)가 턴-온(Turn on)되며, 초기화전압선(124)으로부터 공급되는 초기화전압(Vint)에 의해 구동 박막트랜지스터(T1)가 초기화된다.
데이터 프로그래밍 기간 동안, 스캔선(121)을 통해 스캔신호(Sn)가 공급되면, 스캔신호(Sn)에 대응하여 스위칭 박막트랜지스터(T2) 및 보상 박막트랜지스터(T3)가 턴-온된다. 이 때, 구동 박막트랜지스터(T1)는 턴-온된 보상 박막트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(171)으로부터 공급된 데이터신호(Dm)에서 구동 박막트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 인가된다.
스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
발광 기간 동안, 발광제어선(123)으로부터 공급되는 발광제어신호(En)에 의해 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)가 턴-온된다. 구동 박막트랜지스터(T1)의 게이트전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(IOLED)가 발생하고, 발광제어 박막트랜지스터(T6)를 통해 구동 전류(IOLED)가 유기발광소자(OLED)에 공급된다.
도 3은 도 2의 화소의 복수의 박막트랜지스터들, 스토리지 커패시터 및 화소전극의 위치를 개략적으로 나타낸 배치도이고, 도 4는 내지 도 7은 도 3에 도시된 복수개의 박막트랜지스터들, 스토리지 커패시터 및 화소전극과 같은 구성요소들을 층별로 개략적으로 도시하는 배치도들이다. 그리고 도 8은 도 3의 A-A선 및 B-B선에 따른 단면도이다.
도 4 내지 도 7 각각은 동일층에 위치하는 배선, 전극, 반도체층 등의 배치를 도시한 것으로서, 도 4 내지 도 7에 도시된 층들 사이에는 절연층이 개재될 수 있다. 예컨대, 도 4에 도시된 층과 도 5에 도시된 층 사이에는 게이트절연층(111, 도 8참조)이 개재되고, 도 5에 도시된 층과 도 6에 도시된 층 사이에는 층간절연층(113, 도 8참조)이 개재되며, 도 6에 도시된 층과 도 7에 도시된 층 사이에는 평탄화 절연층(115, 도 8참조)이 개재된다. 전술한 절연층들 중 적어도 일부 절연층에 정의된 콘택홀을 통해, 도 4 내지 도 7에 도시된 층들은 서로 전기적으로 연결될 수 있다
도 3을 참조하면, 화소(PX)는 스캔신호(Sn), 이전 스캔신호(Sn-1), 발광제어신호(En) 및 초기화전압(Vint)을 각각 인가하며 제1 방향을 따라 연장된 스캔선(121), 이전 스캔선(122), 발광제어선(123) 및 초기화전압선(124)을 포함한다. 그리고, 화소(PX)는 스캔선(121), 이전 스캔선(122), 발광제어선(123) 및 초기화전압선(124)과 교차하도록 제2 방향을 따라 연장되며, 데이터신호(Dm) 및 구동전압(ELVDD)을 각각 인가하는 데이터선(171)과 구동전압선(172)을 포함한다. 그리고, 화소(PX)는 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst), 이들과 전기적으로 연결된 유기발광소자(OLED, 도 2 참조)를 포함한다. 이하에서는, 설명의 편의를 위해 적층 순서에 따라 설명한다.
도 3, 도 4, 및 도 8을 참조하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 제2초기화 박막트랜지스터(T7)의 반도체층(130a 내지 130g), 제1차폐층(141), 및 제2차폐층(142)은 동일 층에 배치되며, 동일 물질을 포함한다. 예컨대, 반도체층(130a 내지 130g), 제1차폐층(141), 및 제2차폐층(142)은 다결정 실리콘으로 형성될 수 있다.
반도체층(130a 내지 130g)은 기판(110) 상에 배치된 버퍼층(101, 도 8 참조) 상에 배치된다. 기판(110)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재로 형성될 수 있다. 버퍼층(101)은 산화규소(SiOx)와 같은 산화막, 및/또는 질화규소(SiNx)와 같은 질화막으로 형성될 수 있다.
구동 박막트랜지스터(T1)의 구동 반도체층(130a), 스위칭 박막트랜지스터(T2)의 스위칭 반도체층(130b), 보상 박막트랜지스터(T3)의 보상 반도체층(130c), 제1초기화 박막트랜지스터(T4)의 제1초기화 반도체층(130d), 동작제어 박막트랜지스터(T5)의 동작제어 반도체층(130e), 발광제어 박막트랜지스터(T6)의 발광제어 반도체층(130f), 및 제2초기화 박막트랜지스터(T7)의 제2초기화 반도체층(130g)은, 서로 연결되며 다양한 형상으로 굴곡질 수 있다.
반도체층(130a 내지 130g)은 채널영역, 채널영역의 양 옆의 소스영역 및 드레인영역을 포함할 수 있다. 일 예로, 소스영역 및 드레인영역은 불순물로 도핑될 수 있으며, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역 및 드레인영역은, 각각 소스전극 및 드레인전극에 해당한다. 이하에서는, 소스전극이나 드레인전극 대신 소스영역 및 드레인영역이라는 용어를 사용한다.
구동 반도체층(130a)은 구동 채널영역(131a), 구동 채널영역(131a)의 양측의 구동 소스영역(176a) 및 구동 드레인영역(177a)을 포함한다. 구동 채널영역(131a)은 다른 채널영역(131b 내지 131g)보다 길게 형성될 수 있다. 예컨대, 구동 반도체층(131a)이 오메가 또는 알파벳 "S"와 같이 복수회 절곡된 형상을 가짐으로써, 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역(131a)이 길게 형성되므로, 구동 게이트전극(125a)에 인가되는 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광소자(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
제1차폐층(141) 및 제2차폐층(142)은 구동 게이트전극(125a)과 인접하게 배치된다. 제1차폐층(141) 및 제2차폐층(142)은, 이들 사이에 소정의 갭이 제공되도록 제2 방향을 따라 서로 이격되도록 배치된다. 제1차폐층(141) 및 제2차폐층(142)은, N형 또는 P형 불순물로 도핑될 수 있다. 예컨대, 제1차폐층(141) 및 제2차폐층(142)은 불순물이 도핑된 다결정 실리콘층이다. 제1차폐층(141) 및 제2차폐층(142)은, 반도체층(130a 내지 130g)의 소스영역 및 드레인영역이 도핑될 때 함께 도핑되어 형성될 수 있다. 제1차폐층(141) 및 제2차폐층(142)은, 아일랜드 형태일 수 있다.
스위칭 반도체층(130b)은 스위칭 채널영역(131b), 스위칭 채널영역(131b)의 양측의 스위칭 소스영역(176b) 및 스위칭 드레인영역(177b)을 포함한다. 스위칭 드레인영역(177b)은 구동 소스영역(176a)과 연결된다.
보상 반도체층(130c)은 보상 채널영역(131c1, 131c3), 및 채널영역(131c1, 131c3)의 양측의 보상 소스영역(176c) 및 보상 드레인영역(177c)을 포함한다. 보상 반도층(130c)에 형성되는 보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역(131c1, 131c3)을 구비하며, 보상 채널영역(131c1, 131c3)들 사이의 영역(131c2)은 불순물이 도핑된 영역으로, 국소적으로 듀얼 박막트랜지스터 중 어느 하나의 소스영역이면서 다른 하나의 드레인영역에 해당한다.
제1초기화 반도체층(130d)은 제1초기화 채널영역(131d1, 131d3), 제1초기화 채널영역(131d1, 131d3)의 양측의 제1초기화 소스영역(176d) 및 제1초기화 드레인영역(177d)을 포함한다. 제1초기화 반도층(130D)에 형성되는 제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역(131d1, 131d3)을 구비하며, 제1초기화 채널영역(131d1, 131d3)들 사이의 영역(131d2)은 불순물이 도핑된 영역으로, 국소적으로 듀얼 박막트랜지스터 중 어느 하나의 소스영역 이면서 다른 하나의 드레인영역에 해당한다.
동작제어 반도체층(130e)은 동작제어 채널영역(131e), 동작제어 채널영역(131e)의 양측의 동작제어 소스영역(176e) 및 동작제어 드레인영역(177e)을 포함한다. 동작제어 드레인영역(177e)은 구동 소스영역(176a)과 연결될 수 있다.
발광제어 반도체층(130f)은 발광제어 채널영역(131f), 발광제어 채널영역(131f)의 양측의 발광제어 소스영역(176f) 및 발광제어 드레인영역(177f)을 포함한다. 발광제어 소스영역(176f)은 구동 드레인영역(177a)과 연결될 수 있다.
제2초기화 반도체층(130g)은 제2초기화 채널영역(131g), 제2초기화 채널영역(131g)의 양측의 제2초기화 소스영역(176g) 및 제2초기화 드레인영역(177g)을 포함한다.
반도체층(130a 내지 130g), 제1차폐층(141) 및 제2차폐층(142) 상에는 제1게이트절연층(111)이 위치한다. 제1게이트절연층(111)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 제1게이트절연층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
도 3, 도 5 및 도 8을 참조하면, 제1게이트절연층(111) 상에 스캔선(121), 이전 스캔선(122), 발광제어선(123), 구동 게이트전극(125a), 및 연결선(150)이 배치된다. 스캔선(121), 이전 스캔선(122), 발광제어선(123), 구동 게이트전극(125a), 및 연결선(150)은 동일 층에 배치되며, 동일 물질을 포함한다. 예컨대, 스캔선(121), 이전 스캔선(122), 발광제어선(123), 구동 게이트전극(125a) 및 연결선(150)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다.
구동 게이트전극(125a)은 아일랜드 타입으로, 구동 반도체층(130a)의 구동 채널영역(130c)과 중첩하도록 배치된다. 구동 게이트전극(125a)은 구동 박막트랜지스터(T1)의 게이트전극으로서의 기능뿐만 아니라, 스토리지 커패시터(Cst)의 제1스토리지 축전판인 제1전극으로서의 기능도 수행할 수 있다. 즉, 구동 게이트전극(125a)과 제1전극(125a)은 일체(一體)인 것으로 이해될 수 있다.
스캔선(121), 이전 스캔선(122), 발광제어선(123)의 일부 또는 돌출된 부분은 박막트랜지스터(T2 내지 T7)의 게이트전극에 해당한다.
스캔선(121) 중 스위칭 채널영역(131b) 및 보상 채널영역(131c1, 131c3)과 중첩하는 영역은, 각각 스위칭 게이트전극(125b), 및 보상 게이트전극(125c1, 125c2)에 해당한다. 이전 스캔선(122) 중 제1초기화 채널영역(131d1, 131d3), 및 제2초기화 채널영역(131g)과 중첩하는 영역은, 각각 제1초기화 게이트전극(125d1, 125d2) 및 제2초기화 게이트전극(125g)에 해당한다. 발광제어선(123) 중 동작제어 채널영역(131e) 및 발광제어 채널영역(125f)과 중첩하는 영역은, 각각 동작제어 게이트전극(125e) 및 발광제어 게이트전극(125f)에 해당한다.
보상 게이트전극(125c1, 125c2)은 제1보상 게이트전극(125c1)과 제2보상 게이트전극(125c2)을 포함하는 듀얼 게이트전극으로서, 누설 전류(leakage current)의 발생을 방지하거나 줄이는 역할을 할 수 있다.
연결선(150)은 제1차폐층(141)과 제2차폐층(142) 사이의 갭을 지나도록 대략 제1 방향을 따라 연장된다. 일 실시예로서, 연결선(150)은 데이터선(171)과 교차하도록 제1 방향을 따라 연장되되 절곡될 수 있다. 연결선(150)의 양단 중 하나는 데이터선(171)을 중심으로 좌측에, 다른 하나는 우측에 배치된다. 연결선(150)은 제1 및 제2차폐층(141, 142)과 비중첩한다.
스캔선(121), 이전 스캔선(122), 발광제어선(123), 제1전극층(125a), 연결선(150) 상에는 층간절연층(113)이 위치한다. 층간절연층(113)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 층간절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
도 3, 도 6 및 도 8을 참조하면, 층간절연층(113) 상에 데이터선(171), 구동전압선(172), 초기화연결선(173), 스토리지 커패시터(Cst)의 제2전극(127), 노드연결선(174) 및 중간연결층(175)이 위치한다.
데이터선(171), 구동전압선(172), 스토리지 커패시터(Cst)의 제2전극(127), 초기화연결선(173), 노드연결선(174) 및 중간연결층(175)은 동일 층에 배치되며, 동일 물질을 포함한다 예컨대, 데이터선(171), 구동전압선(172), 스토리지 커패시터(Cst)의 제2전극(127), 초기화연결선(173), 노드연결선(174) 및 중간연결층(175)은, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 데이터선(171), 구동전압선(172), 스토리지 커패시터(Cst)의 제2전극(127), 초기화연결선(173), 노드연결선(174) 및 중간연결층(175)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
데이터선(171)은 제2 방향을 따라 연장되며, 층간절연층(113)을 관통하는 콘택홀(cnt1)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스영역(176b)과 연결된다.
데이터선(171)의 일부, 예컨대 데이터선(171) 중 구동 게이트전극(125a)과 인접한 부분은, 제1 및 제2차폐층(141, 142)과 중첩되도록 배치된다. 정전압이 인가되는 제1 및 제2차폐층(141, 142)에 의해, 데이터선(171)의 신호변동에 의해 데이터선(171)과 구동 게이트전극(125a) 사이에 형성되는 기생 커패시턴스가 차단되며, 기생 커패시턴스에 의한 크로스토크 현상을 방지 또는 감소시킬 수 있다.
제1 및 제2차폐층(141, 142)은 정전압의 배선, 예컨대, 구동전압(ELVDD)을 제공하는 구동전압선(172)과 전기적으로 연결될 수 있다. 일 실시예로, 제1 및 제2차폐층(141, 142)은 콘택홀(cnt2, cnt3)을 통해 해당 화소(PX)의 구동전압선(172) 및 이웃하는 화소(PX)의 구동전압선(172)에 각각 연결될 수 있다.
구동전압선(172)은 제2 방향을 따라 연장되며, 층간절연층(113)에 정의된 콘택홀(cnt4)을 통해 동작제어 박막트랜지스터(T5)의 동작제어 소스영역(176e)과 연결된다.
구동전압선(172)은 전술한 바와 같이 층간절연층(113)에 정의된 콘택홀(cnt2, cnt3)을 통해 제1 및 제2차폐층(141, 142)과 연결될 수 있다. 그리고, 구동전압선(172)은 층간절연층(113)에 정의된 콘택홀(cnt5, cnt6)을 통해 연결선(150)과 전기적으로 연결된다. 바꾸어 말하면, 연결선(150)은 콘택홀(cnt5)을 통해 해당 화소(PX)의 구동전압선(172)과 전기적으로 연결되고, 콘택홀(cnt6)을 통해 이웃하는 화소(PX)의 구동전압선(172)과 전기적으로 연결될 수 있다. 이웃하는 화소(PX)들의 구동전압선(172)들과 연결선(150)은 그물(mesh) 구조를 이루며, 구동전압선(172)의 전압 강하를 방지할 수 있다.
스토리지 커패시터(Cst)의 제2전극(127)은 구동전압선(172)과 동일 층에 배치되고, 동일 물질을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 제2전극(127)은 구동전압선(172)은 일체로 이루어질 수 있다. 바꾸어 말하면, 구동전압선(172) 중 제1방향으로 연장된 일부가 스토리지 커패시터(Cst)의 제2전극(127)일 수 있다.
초기화연결선(173)은 구동 박막트랜지스터(T1) 및 화소전극(210)을 초기화하는 초기화전압(Vint)을 전달한다. 초기화연결선(173)은 층간절연층(113)에 정의된 콘택홀(cnt7)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결되고, 도 7을 참조하여 후술할 초기화전압선(124)에 연결된다.
노드연결선(174)은 콘택홀(cnt8, cnt9)을 통해 구동 게이트전극(125a)과 보상 박막트랜지스터(T3)의 보상 드레인영역(177c)을 연결한다. 노드연결선(174)에 의해 아일랜드 타입의 구동 게이트전극(125a)은 보상 박막트랜지스터(T3)와 전기적으로 연결될 수 있다.
중간연결층(175)은 콘택홀(cnt10)을 통해 발광제어 박막트랜지스터(T6)와 연결된다. 예컨대, 중간연결층(175)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인영역(177f)과 연결될 수 있다. 중간연결층(175)은 콘택홀(cnt11)을 통해 제2초기화 박막트랜지스터(T7)의 제2초기화 소스영역(176g)에 연결될 수 있다.
데이터선(171), 구동전압선(172), 스토리지 커패시터(Cst)의 제2전극(127), 초기화연결선(173), 노드연결선(174) 및 중간연결층(175) 상에는 평탄화 절연층(115)이 위치한다. 평탄화 절연층(115)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다. 또는, 평탄화 절연층(115)은 무기물을 포함할 수 있다.
도 3, 및 도 7 및 도 8을 참조하면, 평탄화 절연층(115) 상에 초기화전압선(124) 및 화소전극(210)이 위치한다. 초기화전압선(124) 및 화소전극(210)은 동일 층에 배치되며, 동일 물질을 포함한다
초기화전압선(124)은 평탄화 절연층(115)에 정의된 콘택홀(cnt12)을 통해 초기화연결선(173)에 연결되며, 초기화연결선(173)에 의해 제1 및 제2초기화 박막트랜지스터(T4, T7)과 연결된다.
화소전극(210)은 평탄화 절연층(115)에 정의된 콘택홀(cnt13)을 통해 보조연결층(179)에 연결된다. 화소전극(210)은 보조연결층(179) 중간연결층(175)에 의해 발광제어 박막트랜지스터(T6)의 발광제어 드레인영역(177f)에 연결된다.
화소전극(210)은 반사 전극일 수 있다. 예를 들어, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
도시되지는 않았으나, 화소전극(210) 상에는 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함하는 발광층이 배치된다. 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 광층의 위와 아래에는 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
발광층 상에는 대향전극(미도시)이 배치될 수 있다. 대향전극은 투광성 전극일 수 있다. 예컨대, 대향전극은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치 중 이웃하는 두개의 화소를 개략적으로 나타낸 평면도이다. 이하에서는, 설명의 편의를 위하여 이웃하는 두개의 화소 중 어느 하나를 제1화소(PX1), 다른 하나를 제2화소(PX2)라 하며, 도 9에서는 설명의 편의를 위하여 화소전극(210, 도 3참조)을 생략하고 도시하였다.
도 9를 참조하면, 제1화소(PX1)에는 제1 및 제2차폐층(141, 142)이 제2방향을 따라 연장된 데이터선(171)과 중첩하게 배치된다. 제1 및 제2차폐층(141, 142)은 모두 아일랜드 형태로, N형 또는 P형 불순물로 도핑된 폴리 실리콘층일 수 있다.
제1 및 제2차폐층(141, 142)은 각각, 제1화소(PX1)의 구동전압선(172)과 제2화소의 구동전압선(172)에 전기적으로 연결되어, 정전압인 구동전압(ELVDD)을 인가받는다. 예컨대, 제1차폐층(141)은 콘택홀(cnt2)을 통해 제1화소(PX1)의 구동전압선(172)과 전기적으로 연결되고, 제2차폐층(142)은 콘택홀(cnt3)을 통해 제2화소(PX2)의 구동전압선(172)과 전기적으로 연결된다. 정전압이 인가되는 제1 및 제2차폐층(141, 142)은 데이터선(171)과 중첩하여 데이터선(171)의 신호변동에 따르는 크로스토크의 발생을 억제할 수 있다.
연결선(150)은 제1 및 제2차폐층(141,142)의 사이의 갭을 지나도록 제1방향을 따라 연장되며, 연결선(150)의 일단은 콘택홀(cnt5)을 통해 제1화소(PX1)의 구동전압선(172)에 연결되고, 콘택홀(cnt6)을 통해 제2화소(PX2)의 구동전압선(172)에 연결되어, 그물 구조를 형성할 수 있다. 그물 구조를 통해 구동전압선(172)의 전압 강하를 방지할 수 있다.
연결선(150)은 제1 및 제2차폐층(141, 142)와 비중첩하게 배치된다. 본 발명의 일 실시예에 따르면, 도 4에 도시된 바와 같이 반도체층(130a 내지 130g)과 제1 및 제2차폐층(141, 142)을 형성하고, 도 5에 도시된 바와 같은 신호선들(121, 122, 123), 연결선(150) 및 구동 게이트전극(125a)을 형성한 후, 반도체층(130a 내지 130g)과 제1 및 제2차폐층(141, 142)을 불순물로 도핑한다. 도핑시, 신호선들(121, 122, 123), 연결선(150) 및 구동 게이트전극(125a)을 셀프-마스크로 사용될 수 있다.
본 발명의 비교예로서, 만약 제1 및 제2차폐층(141, 142)이 연결되어 있다면, 도핑하는 공정에 의해 의도하지 않은 박막트랜지스터가 형성된다. 예컨대, 연결선(150)과 중첩되는 부분(제1 및 제2차폐층의 연결부분)이 채널영역이 되면서, 제1 및 제2차폐층(141, 142) 중 하나는 소스영역, 나머지는 드레인영역이 된다. 이와 같이 의도하지 않은 박막트랜지스터는 데이터선(171)의 데이터 전압의 인가를 방해하는 문제가 있다.
그러나, 본 발명의 실시예는, 제1 및 제2차폐층(141, 142)이 이들 사이에 갭이 제공되도록 제2방향을 따라 이격되며, 제1 및 제2차폐층(141, 142)과 비중첩하게 연결선(150)이 배치되므로, 전술한 바와 같이 의도하지 않은 박막트랜지스터가 형성되는 것을 방지할 수 있다.
본 실시예에 따르면, 구동전압선(172)과 스토리지 커패시터(Cst)의 제2전극(127)이 일체로 형성되어, 평면도 상에서 구동전압선(172)과 제1 또는 제2차폐층(141, 142) 사이, 및 구동전압선(172)과 연결선(150) 사이에 제2전극(127)이 배치될 수 있다. 즉, 제1차폐층(141)은 콘택홀(cnt2)을 통해 제1화소(PX1)의 구동전압선(172)과 직접 연결되며, 제2차폐층(142)은 제2화소(PX2)의 제2전극(127)의 일 측에 형성된 콘택홀(cnt3)을 통해 제2전극(127)에 연결되고, 제2전극(127)을 통해 구동전압선(172)에 전기적으로 연결될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치 중 이웃하는 두개의 화소를 개략적으로 나타낸 평면도이다. 도 10에서는 설명의 편의를 위하여 화소전극을 생략하고 도시하였다.
도 10에 도시된 실시예에 따른 디스플레이 장치는, 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함하며, 제1 및 제2차폐층(141, 142)이 서로 이격되게 배치되고, 이들 사이로 연결선(150)이 배치된 구조 등 도 9에 도시된 디스플레이 장치와 실질적으로 동일하다. 그러나, 도 9에 도시된 실시예에서는 구동전압선(172)과 스토리지 커패시터(Cst)의 제2전극(127)이 일체로 형성되어 있으나, 도 9에 도시된 실시에에서는 구동전압선(172)과 스토리지 커패시터(Cst)의 제2전극(127)이 서로 다른 층에 형성된 점에서 차이가 있다. 동일한 구성에 대한 설명은 생략하고 이하에서는, 차이점을 중심으로 설명한다.
도 9를 참조하면, 구동전압선(172)과 스토리지 커패시터(Cst)의 제2전극(127)은 서로 다른 층에 배치된다. 구동전압선(172)과 제2전극(127) 사이에는 이들 사이에 개재되는 적어도 하나의 절연층이 배치된다. 예컨대, 구동전압선(172)은 전술한 적어도 하나의 절연층의 위에, 제2전극(127)은 전술한 적어도 하나의 절연층의 아래에 배치된다. 그리고, 구동전압선(172)과 제2전극(127)은 이들 사이의 적어도 하나의 절연층에 정의된 콘택홀(cnt14)에 의해 서로 연결될 수 있다.
제1차폐층(141)은 콘택홀(cnt2)을 통해 제1화소(PX1)의 구동전압선(172)과 직접 연결되며, 제2차폐층(142)은 제2화소(PX2)의 제2전극(127)의 일 측에 형성된 콘택홀(cnt3)을 통해 제2전극(127)에 연결되고, 제2전극(127)과 연결된 구동전압선(172)에 전기적으로 연결될 수 있다.
도 9에 도시된 실시예에서도, 구동전압(ELVDD)이 인가되는 제1 및 제2차폐층(141, 142)에 의해 데이터선의 신호 변동에 따른 크로스토크의 발생이 방지 및 최소화되며, 제1 및 제2차폐층(141, 142)과 비중첩하는 연결선(150)에 의해 구동전압선(172)의 전압 강하가 방지되면서 의도치 않은 박막트랜지스터의 생성이 방지되는 점은 앞서 설명한 바와 같다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
T1: 구동 박막트랜지스터 T2: 스위칭 박막트랜지스터
T3: 보상 박막트랜지스터 T4: 제1초기화 박막트랜지스터
T5: 구동제어 박막트랜지스터 T6: 발광제어 박막트랜지스터
T7: 제2초기화 박막트랜지스터 Cst: 스토리지 커패시터
125a, 125b, 125c, 125d, 125e, 125f, 125g: 게이트전극
131a, 131b, 131c, 131d, 131e, 131f, 125g: 채널영역
176a, 176b, 176c, 176d, 176e, 176f, 176g: 소스영역
177a, 177b, 177c, 177d, 177e, 177f, 177g: 드레인영역
Cst1, 125a: 제1스토리지 축전판(제1전극)
Cst2, 127: 제2스토리지 축전판(제2전극)
110: 기판 121: 스캔선
122: 이전 스캔선 123: 발광제어선
124: 초기화전압선 141: 제1차폐층
142: 제2차폐층 150: 연결선
171: 데이터선 172: 구동전압선
174: 노드연결선

Claims (17)

  1. 복수의 화소들을 포함하는 디스플레이 장치에 있어서,
    상기 복수의 화소들 중 제1화소는,
    제1방향을 따라 연장된 스캔선;
    상기 제1방향과 교차하는 제2방향으로 연장된 데이터선 및 구동전압선;
    상기 스캔선 및 상기 데이터선에 연결된 스위칭 박막트랜지스터;
    상기 스위칭 박막트랜지스터와 연결된 구동 박막트랜지스터;
    상기 데이터선과 중첩하는 제1차폐층; 및
    상기 데이터선과 중첩하되, 상기 제1차폐층과의 사이에 갭이 제공되도록 상기 제2방향을 따라 상기 제1차폐층과 이격된 제2차폐층;
    을 포함하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1차폐층 및 상기 제2차폐층은, 정전압의 배선과 전기적으로 연결된, 디스플레이 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1차폐층 및 상기 제2차폐층 중 어느 하나는, 상기 제1화소의 상기 구동전압선과 전기적으로 연결되고,
    상기 제1차폐층 및 상기 제2차폐층 중 다른 하나는, 상기 제1화소와 이웃한 제2화소의 구동전압선과 전기적으로 연결된, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1차폐층 및 상기 제2차폐층은 동일 물질을 포함하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1차폐층 및 상기 제2차폐층은, 상기 데이터선과의 사이에 적어도 하나의 절연층을 개재한 채 상기 데이터선의 아래에 배치되는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 구동 박막트랜지스터는,
    구동 채널영역, 상기 구동 채널영역의 양측의 구동 소스영역 및 구동 드레인영역을 구비한 구동 반도체층; 및
    상기 구동 채널영역과 중첩하는 구동 게이트전극;을 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제1차폐층 및 상기 제2차폐층은, 상기 구동 게이트전극과 인접한 상기 데이터선의 일 부분과 중첩하는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 제1차폐층 및 상기 제2차폐층은, 상기 구동 소스영역 및 상기 구동 드레인영역과 동일 물질을 포함하는, 디스플레이 장치.
  9. 제1항 또는 제8항에 있어서,
    상기 제1차폐층 및 상기 제2차폐층은, 불순물이 도핑된 다결정 실리콘층인, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1차폐층과 상기 제2차폐층 사이의 상기 갭을 지나며, 상기 제1화소의 상기 구동전압선 및 상기 제1화소와 이웃하는 제2화소의 구동전압선을 전기적으로 연결하는 연결선;을 더 포함하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 연결선은, 상기 데이터선과의 사이에 적어도 하나의 절연층을 개재한 채 상기 데이터선의 아래에 배치된, 디스플레이 장치.
  12. 제10항에 있어서,
    상기 연결선은 상기 제1차폐층 및 상기 제2차폐층과 비중첩하는, 디스플레이 장치.
  13. 제10항에 있어서,
    상기 제1화소는, 서로 중첩하는 제1전극 및 제2전극을 포함하는 스토리지 커패시터를 더 포함하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 연결선은 상기 구동 게이트전극 및 상기 제1전극 중 적어도 어느 하나와 동일 물질을 포함하는, 디스플레이 장치.
  15. 제13항에 있어서,
    상기 제2전극의 일측은 상기 구동전압선과 연결되며, 상기 제2전극의 타측은 상기 연결선과 연결되도록, 상기 제2전극은 상기 구동전압선과 상기 연결선 사이에 배치되는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 구동전압선과 상기 제2전극은 일체로 이루어진, 디스플레이 장치.
  17. 제1항에 있어서,
    상기 제1화소는, 상기 구동 박막트랜지스터와 전기적으로 연결된 유기발광소자를 포함하는, 디스플레이 장치.
KR1020160059773A 2016-05-16 2016-05-16 디스플레이 장치 KR102638298B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160059773A KR102638298B1 (ko) 2016-05-16 2016-05-16 디스플레이 장치
US15/593,671 US10332951B2 (en) 2016-05-16 2017-05-12 Display device which prevents parasitic capacitance and a drop in driving
US16/428,156 US10790346B2 (en) 2016-05-16 2019-05-31 Display device having reduced crosstalk
KR1020240020899A KR20240027639A (ko) 2016-05-16 2024-02-14 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160059773A KR102638298B1 (ko) 2016-05-16 2016-05-16 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240020899A Division KR20240027639A (ko) 2016-05-16 2024-02-14 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170129337A true KR20170129337A (ko) 2017-11-27
KR102638298B1 KR102638298B1 (ko) 2024-02-20

Family

ID=60295315

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160059773A KR102638298B1 (ko) 2016-05-16 2016-05-16 디스플레이 장치
KR1020240020899A KR20240027639A (ko) 2016-05-16 2024-02-14 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240020899A KR20240027639A (ko) 2016-05-16 2024-02-14 디스플레이 장치

Country Status (2)

Country Link
US (2) US10332951B2 (ko)
KR (2) KR102638298B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347188B2 (en) 2016-06-14 2019-07-09 Samsung Display Co., Ltd. Display device having a driving voltage line

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102638298B1 (ko) * 2016-05-16 2024-02-20 삼성디스플레이 주식회사 디스플레이 장치
KR102541255B1 (ko) * 2018-07-31 2023-06-12 삼성디스플레이 주식회사 표시 장치
KR102592957B1 (ko) * 2018-10-31 2023-10-24 삼성디스플레이 주식회사 디스플레이 장치
KR102698949B1 (ko) * 2018-11-28 2024-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110634930B (zh) * 2019-09-27 2022-02-25 京东方科技集团股份有限公司 显示面板和显示装置
KR20210107960A (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 표시 패널
CN111199709A (zh) * 2020-03-02 2020-05-26 京东方科技集团股份有限公司 一种像素驱动电路及其控制方法、显示面板
CN111463255B (zh) * 2020-05-09 2022-06-24 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111668238B (zh) * 2020-06-19 2022-09-09 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN114556579A (zh) 2020-09-10 2022-05-27 京东方科技集团股份有限公司 显示基板和显示面板
CN112349760B (zh) * 2020-10-27 2023-04-07 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
US11910669B2 (en) 2020-10-30 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
CN112271205B (zh) * 2020-11-06 2024-08-20 武汉华星光电半导体显示技术有限公司 显示装置及电子设备
US11638385B2 (en) 2020-11-12 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method for driving the same, and display device
KR20220079760A (ko) * 2020-12-04 2022-06-14 삼성디스플레이 주식회사 디스플레이 장치
KR20220109551A (ko) * 2021-01-28 2022-08-05 삼성디스플레이 주식회사 디스플레이 장치
CN116437727B (zh) * 2023-06-14 2023-11-07 北京京东方技术开发有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332072A (ja) * 2002-03-04 2003-11-21 Hitachi Displays Ltd 有機ｅｌ発光表示装置
JP2009288462A (ja) * 2008-05-28 2009-12-10 Ips Alpha Technology Ltd 表示装置及びその製造方法
KR20100013320A (ko) * 2007-07-30 2010-02-09 쿄세라 코포레이션 화상 표시 장치
KR20140035156A (ko) * 2012-09-13 2014-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140077002A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 유기발광 표시장치
KR20160017394A (ko) * 2014-08-05 2016-02-16 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531993B1 (en) * 1999-03-05 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device
KR100980904B1 (ko) * 2002-06-07 2010-09-07 소니 주식회사 표시 장치와 그 제조 방법, 및 투사형 표시 장치
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100642491B1 (ko) 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR100698697B1 (ko) 2004-12-09 2007-03-23 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법
US8148729B2 (en) * 2007-04-27 2012-04-03 Lg Display Co., Ltd. Organic light emitting device
KR101329963B1 (ko) * 2008-12-29 2013-11-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP5929136B2 (ja) 2011-12-05 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
KR102281851B1 (ko) 2015-03-18 2021-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102638298B1 (ko) * 2016-05-16 2024-02-20 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332072A (ja) * 2002-03-04 2003-11-21 Hitachi Displays Ltd 有機ｅｌ発光表示装置
KR20100013320A (ko) * 2007-07-30 2010-02-09 쿄세라 코포레이션 화상 표시 장치
JP2009288462A (ja) * 2008-05-28 2009-12-10 Ips Alpha Technology Ltd 表示装置及びその製造方法
KR20140035156A (ko) * 2012-09-13 2014-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140077002A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 유기발광 표시장치
KR20160017394A (ko) * 2014-08-05 2016-02-16 삼성디스플레이 주식회사 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347188B2 (en) 2016-06-14 2019-07-09 Samsung Display Co., Ltd. Display device having a driving voltage line

Also Published As

Publication number Publication date
US20190288052A1 (en) 2019-09-19
US10332951B2 (en) 2019-06-25
US10790346B2 (en) 2020-09-29
US20170330928A1 (en) 2017-11-16
KR102638298B1 (ko) 2024-02-20
KR20240027639A (ko) 2024-03-04

Similar Documents

Publication Publication Date Title
KR102638298B1 (ko) 디스플레이 장치
KR102464900B1 (ko) 디스플레이 장치
KR102551789B1 (ko) 디스플레이 장치
KR102504948B1 (ko) 디스플레이 장치
CN110706647B (zh) 显示装置
KR20190107255A (ko) 표시장치
KR20210086813A (ko) 박막트랜지스터 기판 및 이를 구비한 표시 장치
KR102537442B1 (ko) 표시 장치
EP4213211A1 (en) Display apparatus
KR20240098284A (ko) 디스플레이 장치
KR20240044580A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant