KR20100013320A - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR20100013320A
KR20100013320A KR1020097025158A KR20097025158A KR20100013320A KR 20100013320 A KR20100013320 A KR 20100013320A KR 1020097025158 A KR1020097025158 A KR 1020097025158A KR 20097025158 A KR20097025158 A KR 20097025158A KR 20100013320 A KR20100013320 A KR 20100013320A
Authority
KR
South Korea
Prior art keywords
image signal
signal line
image display
light emitting
display device
Prior art date
Application number
KR1020097025158A
Other languages
English (en)
Other versions
KR101103615B1 (ko
Inventor
신지 타카스기
코헤이 에비스노
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20100013320A publication Critical patent/KR20100013320A/ko
Application granted granted Critical
Publication of KR101103615B1 publication Critical patent/KR101103615B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

화상 신호선과 유지 용량 사이의 기생 용량에 의한 크로스 토크 또는 고스트를 저감할 수 있는 화상 표시 장치를 제공한다. 발광 소자로서의 유기 EL 소자(OLED)와, 발광 소자의 발광을 제어하는 드라이버 소자로서의 구동 트랜지스터(Td)와, 드라이버 소자에 전기적으로 접속되는 용량 소자로서의 유지 용량(Cs)을 포함하는 복수개의 화소를 갖고 있다. 이 화상 표시 장치는 복수개의 화소에 공통적으로 접속되며 발광 소자의 발광 휘도에 대응하는 화상 신호를 복수개의 화소에 대해서 순차적으로 공급하는 화상 신호선(14)을 구비하고, 화소는 화상 신호선(14)으로부터 용량 소자로의 전계를 차폐하는 차폐 전극을 더 구비한다.
화상 표시 장치

Description

화상 표시 장치{IMAGE DISPLAY DEVICE}
본 발명은 유기 EL(electroluminescence) 디스플레이 장치 등의 화상 표시 장치에 관한 것이다.
종래부터, 발광층에 주입된 정공과 전자가 재결합함으로써 광을 발생하는 기능을 가진 전류 제어형의 유기 EL 소자를 이용한 화상 표시 장치가 제안되어 있다. 종래의 이러한 종류의 화상 표시 장치로서, 예컨대, 아모르포스 실리콘이나 다결정 실리콘 등으로 형성되는 4개의 박막 트랜지스터(Thin Film Transistor: 이하, TFT라고도 함)를 포함하는 화소 회로와, 유기 발광 다이오드(Organic Light Emitting Diode) 등으로 형성되는 유기 EL 소자로 1개의 화소를 구성한 것이 알려져 있다(예컨대, 일본 특허 공개 2006-209074호 공보). 이 일본 특허 공개 2006-209074호 공보에 기재된 화상 표시 장치에서는 유기 EL 소자를 구동하는 구동 트랜지스터의 임계값 전압을 검출하고, 그 임계값 전압에 추가해서 유기 EL 소자를 원하는 휘도로 발광시키기 위해 필요한 구동 트랜지스터의 게이트 전극에 인가하는 전압을 유지시키는 용량 소자를 설치하고 있다. 이것에 의해서, 각 화소에 적절한 전류값이 설정되어 각 화소의 휘도가 제어된다.
그런데, 순차 기록 방식의 화상 표시 장치에서는 1개의 화상 신호선을 복수 개의 화소에서 공유하고 있다. 화상 신호선에는 항상 어느 하나의 화소에 대한 화상 신호 전압이 인가되어 있고, 화상 신호선과 용량 소자의 전극 사이에 기생 용량이 있으면, 각 화소의 임계값 전압을 검출하는 임계값 전압 검출 기간이나 각 화소의 유기 EL 소자가 발광하는 발광 기간에 있어서 이 기생 용량에 의해서 용량 소자에 유지된 전위가 변동되어 크로스 토크 또는 고스트가 보여져 버린다는 문제점이 있었다.
본 발명은 화상 신호선과 유지 용량 사이의 기생 용량에 의한 크로스 토크 또는 고스트를 저감할 수 있는 화상 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일실시형태에 따른 화상 표시 장치는 발광 소자와, 상기 발광 소자의 발광을 제어하는 드라이버 소자와, 상기 드라이버 소자에 전기적으로 접속되는 용량 소자를 포함하는 복수개의 화소를 갖고 있다. 이 화상 표시 장치는 상기 복수개의 화소에 공통적으로 접속되며 상기 발광 소자의 발광 휘도에 대응하는 화상 신호를 상기 복수개의 화소에 대해서 순차적으로 공급하는 화상 신호선을 구비하고, 상기 화소는 상기 화상 신호선으로부터 상기 용량 소자로의 전계를 차폐하는 차폐 전극을 더 구비하고 있다.
본 발명의 일실시형태에 따른 화상 표시 장치는 발광 소자와, 상기 발광 소자의 발광 휘도에 대응하는 전하를 축적하기 위한 용량 소자를 포함하는 복수개의 화소를 갖고 있다. 이 화상 표시 장치는 상기 복수개의 화소에 공통적으로 접속되는 화상 신호선을 구비하고, 상기 화소는 상기 화상 신호선과 상기 용량 소자 사이에 차폐 전극을 더 구비하고 있다.
도 1은 본 발명의 일실시형태에 따른 화상 표시 장치의 1화소에 대응하는 화소 회로의 구성의 일례를 나타내는 도면이다.
도 2는 도 1의 화소 회로의 평면도이다.
도 3은 도 2의 A-A 단면도이다.
도 4A는 화상 표시 장치의 1화소 회로분의 제조 순서의 일례를 모식적으로 나타내는 단면도이다(그 1).
도 4B는 화상 표시 장치의 1화소 회로분의 제조 순서의 일례를 모식적으로 나타내는 단면도이다(그 2).
도 4C는 화상 표시 장치의 1화소 회로분의 제조 순서의 일례를 모식적으로 나타내는 단면도이다(그 3).
도 4D는 화상 표시 장치의 1화소 회로분의 제조 순서의 일례를 모식적으로 나타내는 단면도이다(그 4).
도 4E는 화상 표시 장치의 1화소 회로분의 제조 순서의 일례를 모식적으로 나타내는 단면도이다(그 5).
도 4F는 화상 표시 장치의 1화소 회로분의 제조 순서의 일례를 모식적으로 나타내는 단면도이다(그 6).
도 5는 도 4A의 화소 회로의 상면도이다.
도 6은 화상 표시 장치의 1화소에 대응하는 화소 회로의 구성의 다른 예를 나타내는 도면이다.
도 7은 도 6의 화소 회로의 평면도이다.
도 8A는 화상 표시 장치에 있어서의 1화소에 대응하는 화소 회로의 구성을 나타내는 도면이다.
도 8B는 도 8A의 화소 회로에 기생 용량을 그려 넣은 도면이다.
도 9는 도 8의 회로도를 실제로 실현했을 때의 화소 회로의 일례를 나타내는 평면도이다.
도 10은 도 9의 A-A 단면도이다.
도 11은 화상 표시 장치의 발광 제어를 설명하기 위한 제어 시퀀스의 일례를 나타내는 도면이다.
도 8A는 본 발명의 일실시형태에 따른 화상 표시 장치에 있어서의 1화소에 대응하는 화소 회로를 설명하기 위한 회로도이다. 도 8B는 도 8A의 화소 회로에 기생 용량을 그려 넣은 도면이다. 도 8A에 나타내는 화소 회로는 유기 EL 소자(OLED), 구동 트랜지스터(Td), 임계값 전압 검출용 트랜지스터(Tth), 유지 용량(Cs), 스위칭 트랜지스터(Ts) 및 스위칭 트랜지스터(Tm)를 구비한다.
구동 트랜지스터(Td)는 게이트 전극-소스 전극 사이에 부여되는 전위차에 따라 유기 EL 소자(OLED)에 흐르는 전류량을 제어하기 위한 제어 소자이다. 또한, 임계값 전압 검출용 트랜지스터(Tth)는 상기 트랜지스터(Tth)가 온 상태로 되었을 때에 구동 트랜지스터(Td)의 게이트 전극과 드레인 전극을 전기적으로 접속하는 기능을 갖는다. 또한, 구동 트랜지스터(Td)는 구동 트랜지스터(Td)의 게이트 전극-소스 전극 사이의 전위차가 구동 트랜지스터(Td)의 임계값 전압(Vth)이 될 때까지 구동 트랜지스터(Td)의 게이트 전극으로부터 드레인 전극을 향해서 전류를 흘림으로써 구동 트랜지스터(Td)의 임계값 전압(Vth)을 검출하는 기능을 추가로 갖고 있다.
유기 EL 소자(OLED)는 임계값 전압 이상의 전위차(애노드-캐소드 간 전위차)가 생김으로써 전류가 흘러 발광되는 특성을 갖는 소자이다. 구체적으로는, 유기 EL 소자(OLED)는 도전성 재료에 의해 형성된 애노드층 및 캐소드층과, 이들 애노드층과 캐소드층 사이에 유기계의 재료에 의해 형성된 발광층을 적어도 구비하고 있다. 애노드층 및 캐소드층에 이용되는 도전성 재료로서는 Al, Cu 또는 ITO(Indium Tin Oxide) 등을 들 수 있다. 또한, 발광층에 이용되는 유기계 재료로서는 프탈시아닌, 트리스 알루미늄착체, 벤조퀴놀리노라토 또는 베릴륨착체 등을 들 수 있다. 유기 EL 소자(OLED)는 발광층에 주입된 정공과 전자가 재결합함으로써 광을 발생하는 기능을 갖는다.
구동 트랜지스터(Td), 임계값 전압 검출용 트랜지스터(Tth), 스위칭 트랜지스터(Ts) 및 스위칭 트랜지스터(Tm)는 예컨대 박막 트랜지스터로 구성된다. 또한, 이하에 참조되는 각 도면에 있어서는 각 박막 트랜지스터에 따른 채널에 대해서 특히 그 타입(n형 또는 p형)을 명시하고 있지 않지만, n형 또는 p형 중 어느 하나이며, 본 명세서 중의 기재에 따르는 것으로 한다.
전원선(10)은 구동 트랜지스터(Td) 및 스위칭 트랜지스터(Tm)에 전원으로부터의 전력을 공급한다. Tth 제어선(11)은 임계값 전압 검출용 트랜지스터(Tth)를 제어하기 위한 신호를 공급한다. 머지 선(merge line)(12)은 스위칭 트랜지스터(Tm)를 제어하기 위한 신호를 공급한다. 주사선(13)은 스위칭 트랜지스터(Ts)를 제어하기 위한 신호를 공급한다. 화상 신호선(14)은 화상 신호를 공급한다.
도 8B에 있어서 CgsTd, CgdTd는 구동 트랜지스터(Td)의 TFT 기생 용량이고, CgsTth, CgdTth는 임계값 전압 검출용 트랜지스터(Tth)의 TFT 기생 용량이고, Coled는 유기 EL 소자(OLED)가 갖는 용량이며, Cgsig는 화상 신호선-구동 트랜지스터(Td)의 게이트 간의 기생 용량을 나타내고 있다.
도 9는 도 8의 회로도를 실현했을 때의 화소 회로의 일례를 나타내는 평면도이다. 도 10은 도 9의 A-A 단면도이다. 또한, 이 도 9에 있어서 도면의 좌우 방향을 x축 방향으로 하고, 도면의 상하 방향을 y축 방향으로 한다. 또한, 도 10에는 용량을 형성하는 부분을 전기력선과 함께 명시하고 있다.
유리 기판(100) 상에는 유지 용량(Cs)의 하측 전극(112), 전원선(10), Tth 제어선(11), 머지 선(12) 및 주사선(13)을 포함하는 제 1 배선층이 소정의 형상으로 형성되어 있다. 또한, 구동 트랜지스터(Td)의 게이트 전극은 유지 용량(Cs)의 하측 전극(112)과 일체적으로 형성되어 있다. 스위칭 트랜지스터(Ts)의 게이트 전극은 주사선(13)과 일체적으로 형성되어 있다. 스위칭 트랜지스터(Tm)의 게이트 전극은 머지 선(12)과 일체적으로 형성되어 있다. 임계값 전압 검출용 트랜지스터(Tth)의 게이트 전극은 Tth 제어선(11)과 일체적으로 형성되어 있다.
이 제 1 배선층 상에 절연층(120)을 통해서 화상 신호선(14) 또는 유지 용량(Cs)의 상측 전극(133)을 포함하는 제 2 배선층이 소정의 형상으로 형성된다. 이 제 2 배선층 상에는 평탄화 막(140)을 통해서 유기 EL 소자(OLED)의 애노드로서의 공통 전극(151)을 포함하는 제 3 배선층이 소정의 형상으로 형성된다. 그리고, 제 3 배선층 상에 도시하지 않은 유기 EL 소자(OLED)가 형성된다. 여기서, 제 1과 제 2 배선층 사이와, 제 2와 제 3 배선층 사이는 비어홀(122)에 형성되는 콘택트를 통해서 전기적으로 접속된다.
구체적으로는 제 1 배선층의 전원선(10), Tth 제어선(11), 머지 선(12) 및 주사선(13)이 X축 방향으로 평행하게 형성된다. 또한, y축 방향으로 평행하게 제 2 배선층의 화상 신호선(14)이 형성된다. 여기서는 y축의 플러스 방향측에 Tth 제어선(11)과 주사선(13)이 병행해서 배치되고, y축의 마이너스 방향측에 전원선(10)과 머지 선(12)이 병행해서 배치된다. 그리고, Tth 제어선(11)과 머지 선(12) 사이에 구동 트랜지스터(Td), 임계값 전압 검출용 트랜지스터(Tth), 유지 용량(Cs) 및 OLED 접속 영역(137)이 형성된다. 또한, 구동 트랜지스터(Td), 임계값 전압 검출용 트랜지스터(Tth), 및 스위칭 트랜지스터(Ts,Tm)는 보텀 게이트 구조의 TFT로 구성되어 있다.
유지 용량(Cs)의 하측에 배치되는 하측 전극(112)의 일부는 구동 트랜지스터(Td)의 게이트 배선과 연결되어 있다. 구동 트랜지스터(Td)의 소스 전극은 제 2 배선층의 배선을 통해서 전원선(10)과 접속된다. 드레인 전극은 제 2 배선층 상의 OLED 접속 영역(137)을 통해서 도시하지 않은 유기 EL 소자(OLED)의 캐소드와 접속된다. 또한, 임계값 전압 검출용 트랜지스터(Tth)의 드레인 전극은 제 2 배선층 상의 OLED 접속 영역(137)을 통해서 도시하지 않은 유기 EL 소자(OLED)의 캐소드와 접속된다. 또한, 소스 전극은 제 2 배선층의 배선(135)을 통해서 유지 용량(Cs)의 하측 전극(112)에 접속된다.
스위칭 트랜지스터(Ts)의 게이트 전극은 주사선(13)의 일부로 구성하고 있다. 또한, 소스 전극은 상층 배선의 화상 신호선(14)과 접속된다. 드레인 전극은 제 2 배선층의 유지 용량(Cs)의 상측 전극(133)과 접속된다. 또한, 스위칭 트랜지스터(Tm)의 게이트 전극은 머지 선(12)과 공통적으로 형성되고, 소스 전극은 제 2 배선층의 배선(134)을 통해서 전원선(10)과 접속된다. 드레인 전극은 제 2 배선층의 유지 용량(Cs)의 상측 전극(133)과 접속된다.
유기 EL 소자(OLED)의 애노드 전극 또는 캐소드 전극 중 한쪽은 공통의 전극으로 되어 있다. 도 8A의 회로에서는 애노드 전극이 접지 전위가 되는 공통 전극(151)으로 되어 있다. 공통 전극(151) 이외의 각 배선은 공통 전극(151)과 중첩되어 있기 때문에 공통 전극(151)과의 사이에 기생 용량을 갖는다. 도 8B에 나타내는 바와 같이, 공통 전극(151) 이외의 각 배선 간의 기생 용량은 공통 전극(151)에 의한 전계 차폐 효과를 위해서 공통 전극(151)과는 반대측에만 생긴다. 그 때문에, 도 10에 있어서 화상 신호선(14)-구동 트랜지스터(Td)의 게이트[=유지 용량(Cs)의 하측 전극(112)] 사이에 기생 용량(Cgsig)이 생기고 있다.
이어서, 이와 같은 구성에 있어서의 화소 회로의 발광 제어의 처리 동작에 대해서 설명한다. 도 11은 화상 표시 장치의 발광 제어를 설명하기 위한 제어 시퀀스의 일례를 나타내는 도면이다. 도 11에서는 공통의 화상 신호선(14)에 접속되는 n번째의 화소 회로와 n+1번째의 화소 회로의 제어 시퀀스를 나타내고 있다. 도 11에 나타내어지는 바와 같이, 화소 회로는 준비 기간, 임계값 전압(Vth) 검출 기간, 기록 기간, 및 발광 기간이라는 4개의 기간을 거쳐 동작한다. 여기서, 화상 신호선(14)은 열방향으로 배열하는 복수개의 화소 회로에 공통이고, 소정의 발광 기간에 열 위의 화소가 발광되도록 화상 신호가 흐르고 있다.
준비 기간에서는 전원선(10)이 고전위(Vp), 머지 선(12)이 고전위(VgH), Tth 제어선(11)이 저전위(VgL), 주사선(13)이 저전위(VgL)로 된다. 이것에 의해, 임계값 전압 검출용 트랜지스터(Tth)가 오프, 스위칭 트랜지스터(Ts)가 오프, 구동 트랜지스터(Td)가 온, 스위칭 트랜지스터(Tm)가 온이 된다. 이것에 의해, 전원선(10)→구동 트랜지스터(Td)→유기 EL 소자 용량(Coled)이라는 경로로 전류가 흐르고, 유기 EL 소자 용량(Coled)에 전하가 축적된다. 이 준비 기간에 유기 EL 소자에 전하를 축적하는 이유는 구동 임계값 검출을 위해서 구동 트랜지스터(Td)에 일시적으로 전류를 공급하기 때문이다.
임계값 전압 검출 기간에서는 전원선(10)이 제로 전위, 머지 선(12)이 고전위(VgH), Tth 제어선(11)이 고전위(VgH), 주사선(13)이 저전위(VgL)로 된다. 이것에 의해, 임계값 전압 검출용 트랜지스터(Tth)가 온이 되고, 구동 트랜지스터(Td)의 게이트와 드레인이 접속된다. 또한, 유지 용량(Cs) 및 유기 EL 소자 용량(Coled)에 축적된 전하가 방전되고, 구동 트랜지스터(Td)→전원선(10)이라는 경로로 전류가 흐른다. 그리고, 구동 트랜지스터(Td)의 게이트-소스 간의 전위차(Vgs)가 임계값 전압(Vth)에 도달하면, 구동 트랜지스터(Td)가 오프로 되고, 구동 트랜지스터(Td)의 임계값 전압(Vth)이 검출된다.
기록 기간에서는 화상 신호선(14)으로부터의 데이터 전위(-Vdata)를 유지 용량(Cs)에 간접적 또는 직접적으로 공급함으로써 구동 트랜지스터(Td)의 게이트 전위 를 소망하는 전위로 가변시키는 것이 행해진다. 구체적으로는 전원선(10)이 제로 전위, 머지 선(12)이 저전위(VgL), Tth 제어선(11)이 고전위(VgH), 주사선(13)이 고전위(VgH), 화상 신호선(14)이 소정의 데이터 전위(-Vdata)로 된다. 이것에 의해, 스위칭 트랜지스터(Ts)가 온, 스위칭 트랜지스터(Tm)가 오프로 된다. 그리고, 유기 EL 소자 용량(Coled)에 축적된 전하가 방전되고, 유기 EL 소자 용량(Coled)→임계값 전압 검출용 트랜지스터(Tth)→유지 용량(Cs)이라는 경로로 전류가 흐른다. 그 결과, 유지 용량(Cs)에 전하가 축적된다. 즉, 유기 EL 소자 용량(Coled)에 축적된 전하는 유지 용량(Cs)으로 이동한다.
발광 기간에서는 전원선(10)이 마이너스 전위(-VDD), 머지 선(12)이 고전위(VgH), Tth 제어선(11)이 저전위(VgL), 주사선(13)이 저전위(VgL)로 된다. 이것에 의해, 구동 트랜지스터(Td)가 온, 임계값 전압 검출용 트랜지스터(Tth)가 오프, 스위칭 트랜지스터(Ts)가 오프로 된다. 그리고, 유기 EL 소자(OLED)→구동 트랜지스터(Td)→전원선(10)이라는 경로로 전류(Ids)가 흐른다. 그 결과, 유기 EL 소자(OLED)가 발광한다.
여기서, 발광시의 구동 트랜지스터(Td)의 소스에 대한 게이트 전위를 Vgs로 하고, a, d를 정수로 한다. Vgs는 다음 식 (1)로 표현된다. 그리고, 구동 트랜지스 터(Td)에 흐르는 전류(Ids)는 (1)식을 이용해서 다음 식 (2)로 표현된다.
Vgs = Vth+aㆍVdata+d … （1)
Ids = (β/2)(Vgs-Vth)2
= (β/2)(aㆍVdata+d)2 … (2)
OLED의 휘도는 전류 밀도에 거의 비례하므로, 이상과 같이 화상 신호선(14)의 데이터 전위(Vdata)의 제어에 의해 각 화소에 원하는 휘도를 줄 수 있다. 또한, 화소 회로 n의 준비 기간~발광 기간에서 설명한 처리가 소정의 시간(Δt)만큼 어긋나서 화소 회로 n+1에서도 행해진다.
화상 신호선(14)의 전위는 자화소(自畵素)의 기록 기간 이외에서는 다른 화소에 화상 데이터를 기록하기 위한 전위로 되어 있다. 화상 신호선(14)과 유지 용량(Cs)의 하측 전극(112) 사이에는 기생 용량(Cgsig)이 생겨 있으므로(도 10), 임계값 전압 검출 기간에서의 Vth 검출 종료시에 유지 용량(Cs)에 유지되는 전하량은 Cgsig를 통해서 화상 신호선(14)의 전위에 영향을 준다. 그 결과, Vth 검출 전위가 소정 개수만큼 벗어난 행의 화상 데이터[화상 신호선(14)의 전위]에 영향을 주므로, 소정 개수만큼 벗어난 고스트로서 시인되어 버린다.
또한, 발광 기간에 있어서의 발광시의 구동 트랜지스터(Td)의 게이트의 전위 는 화상 신호선(14)의 전위가 변동하면 Cgsig를 통해서 화상 신호선(14)의 전위 변동의 영향을 받아 변동된다. 이 때문에, 밝은 도형 또는 어두운 도형을 표시하면, 도형과 같은 열이 밝아지거나 또는 어두워지는 크로스 토크로서 시인되어 버린다. 또한, 화상 신호선(14) 이외의 배선은 순차적 구동이므로, 기생 용량의 영향은 전체 화소에서 균일하고, 시인되는 휘도 차는 생기지 않는다.
그래서, 이하의 실시형태에서는 화상 신호선(14)과 구동 트랜지스터(Td)의 게이트 전극[유지 용량(Cs)] 사이의 기생 용량(Cgsig)을 억제할 수 있는 화상 표시 장치와 그 제조 방법에 대해서 설명한다.
도 1은 본 발명의 일실시형태에 따른 화상 표시 장치의 1화소에 대응하는 화소 회로의 구성을 나타내는 회로도이다. 도 2는 도 1의 화소 회로의 평면도이고, 도 3은 도 2의 A-A 단면도이다. 또한, 도 1에는 각 전극 또는 배선 간에서 생기는 기생 용량에 대해서도 나타내어져 있다. 또한, 도 2에 있어서 도면의 좌우 방향을 X축 방향으로 하고, 도면의 상하 방향을 y축 방향으로 한다. 도 2에 나타내는 화소 회로는 발광 소자로서의 유기 EL 소자(OLED), 드라이버 소자로서의 구동 트랜지스터(Td), 임계값 전압 검출 소자로서의 임계값 전압 검출용 트랜지스터(Tth), 용량 소자로서의 유지 용량(Cs), 및 스위칭 트랜지스터(Ts,Tm)를 구비한다. 또한, 이들 도면에 있어서 상기 도 8A~도 11과 동일한 구성 요소에는 동일한 부호를 붙여 그 설명을 생략한다.
이 도 1~도 3에 나타내어지는 화소 회로에 있어서는 화상 신호선(14)과 유지 용량(Cs) 사이의 전계를 차폐하기 위한 차폐 전극(113)을 추가로 설치하고 있다. 구체적으로는, 화상 신호선(14)의 상방은 공통 전극(151)에 의해 전계 차폐되어 있으므로, 마찬가지로 화상 신호선(14)의 하방도 전계 차폐하기 위해서 차폐 전극(113)을 설치하고 있다. 이 차폐 전극(113)은 화상 신호선(14)의 폭보다 굵게 형성하고, 평면으로 바라봤을 때에 화상 신호선(14)이 차폐 전극(113) 내에 수용되도록 배치하는 것이 바람직하다. 이것에 의해서, 화상 신호선(14)과 유지 용량(Cs) 사이에 발생할 수 있는 전계를 양호하게 차폐할 수 있다. 구체적으로 차폐 전극(113)의 폭은 화상 신호선(14)의 폭보다 1㎛~3㎛만큼 넓게 해 두는 것이 바람직하다. 차폐 전극(113)의 폭을 화상 신호선(14)의 폭보다 1㎛ 이상 넓게 해 둠으로써 보다 확실하게 화상 신호선(14)이 차폐 전극(113) 내에 수용하도록 배치할 수 있다. 또한, 차폐 전극(113)의 폭을 화상 신호선(14)의 폭보다 1㎛ 이상 넓게 해 둠으로써 평면으로 바라봐서 차폐 전극(113)이 화상 신호선(14)으로부터 0.5㎛ 이상 밀려나오는 부분이 형성되게 되고, 누설 전계도 포함해서 차폐를 행할 수 있다. 그 결과, 화상 신호선(14)과 유지 용량(Cs) 사이의 전계를 차폐하는 효과를 보다 한층 더 높일 수 있다. 또한, 보조 용량(Cs)의 하측 전극(112) 등의 형성 영역을 넓게 한다. 넓게 하는 폭은 3㎛ 이하로 해 두는 것이 바람직하다. 또한, 이 차폐 전극(113)은 부유 전극은 아니고 어느 하나의 배선과 접속되어 있을 필요가 있다. 부유 전극이면 기생 용량(Cgsig)이 커지고 크로스 토크 또는 고스트가 발생되기 쉬워질 경우가 있기 때문이다. 여기서, 자화소(자화소 회로)의 준비 기간부터 발광 기간까지의 전체 기간에서 전위가 변동되지 않는 배선, 구체적으로는 유기 EL 소자(OLED)의 접지 전위로 되어 있는 공통 전극(151)(이 예에서는 애노드)에 접속하는 것이 가장 바람직하다. 그러나, 이러한 배선과의 접속이 곤란할 경우에는 임계값 전압 검출 기간과 발광 기간의 각 기간에서 전위가 거의 일정하게 유지되는 배선과 접속해도 좋다. 이러한 배선으로서는, 예컨대, 도 11에 나타내어지는 바와 같이, 자화소 회로의 전원선(10), Tth 제어선(11), 머지 선(12) 및 주사선(13)은 자화소 회로의 임계값 전압 검출 기간과 발광 기간 중 어느 기간에서도 거의 전위의 변동이 없다. 그 때문에, 차폐 전극(113)을 이들 중 어느 하나의 배선과 접속시킬 수 있다. 이 중에서도 임계값 전압 검출 기간과 발광 기간 이외의 기간에 있어서의 전압의 변동이 적은 배선일수록 바람직하다.
도 2의 화소 회로에서는 도 9의 화소 회로에 비해서 화상 신호선(14)의 하층에 화상 신호선(14)의 선폭보다 굵은 폭을 갖는 차폐 전극(113)이 형성되어 있다. 이 차폐 전극(113)은 X축 방향으로 연장되는 접지선(이하, GND선이라고 함)(15)이 접속되어 있다. 이 GND선(15)은 머지 선(12)과 유지 용량(Cs) 사이에 형성되어 있고, 도시하지 않은 화상 표시 장치의 화소 회로(화소 영역)의 외측에서 콘택트 등을 통해서 GND 전위에 유지되는 공통 전극(151)(애노드)에 접속된다.
도 3에 나타내어지는 바와 같이, 차폐 전극(113)은 화상 신호선(14)의 하방 에 형성되므로, 도 10에 나타내어지는 화상 신호선(14)과 유지 용량(Cs)의 하측 전극(112) 사이에서 기생 용량(Cgsig)이 발생하는 것을 억제할 수 있다. 차폐 전극(113)은 화상 신호선(14)과의 사이에서 용량(Ca-1)을 형성하고, 구동 트랜지스터(Td)의 게이트 선[유지 용량(Cs)의 하측 전극(112)]과의 사이에서 용량(Ca-2)을 형성한다.
이 화상 표시 장치는 순차 기록 방식이며, 화상 신호선(14)은 각 화소에서 공통이므로, 예컨대 자화소의 기록 기간 이외의 동안에도 화상 신호선(14)에는 다른 화소의 화상 신호가 공급되고 있는 상태에 있다. 그러나, 화상 신호선(14)과 유지 용량(Cs)의 하측 전극(112) 사이의 전계를 차폐하도록 차폐 전극(113)을 설치하였기 때문에, 임계값 전압 검출 기간 중 및 발광 기간 중에도 유지 용량(Cs)은 화상 신호선(14)의 전위에 의한 영향을 억제할 수 있다.
이어서, 도 1~도 3에 나타내어지는 구성을 갖는 화상 표시 장치의 제조 방법에 대해서 설명한다. 도 4A~도 4F는 본 발명에 따른 화상 표시 장치의 1화소 회로분의 제조 순서의 일례를 모식적으로 가리키는 단면도이다. 도 5는 도 4A의 화소 회로의 상면도이다. 또한, 이들 도 4A~도 4F에서는 도 2 중의 A-A선에 대응하는 영역 (이하, 화소 형성 영역이라고 함)의 단면도와, 도 1에서 도시되지 않은 차폐 전극과 공통 전극의 접속 위치 부근의 영역(이하, 접속 영역이라고 함)의 단면도를 나타내고 있다.
우선, 유리 기판(100) 상에 배선이 되는 금속 등의 제 1 도전성 재료막을 형성한다. 그리고, 포토리소그래피 기술과 에칭 기술에 의해 제 1 도전성 재료막을 소정의 형상으로 패터닝해서 제 1 배선층을 형성한다. 제 1 배선층에는 구동 트랜지스터(Td), 스위칭 트랜지스터(Ts,Tm)의 게이트 전극과, 유지 용량(Cs)의 하측 전극(112)과, 전원선(10)과, Tth 제어선(11)[임계값 전압 검출용 트랜지스터(Tth)의 게이트 전극(111)]과, 머지 선(12)과, 주사선(13)과, 차폐 전극(113)이 포함된다(도 4A).
여기서는 스위칭 트랜지스터(Tm)의 게이트 전극과 머지 선(12)이 일체적으로 접속되어 형성된다. 또한, 임계값 전압 검출용 트랜지스터(Tth)의 게이트 전극과 Tth 제어선(11)이 일체적으로 접속되어 형성된다. 또한, 구동 트랜지스터(Td)의 게이트 전극과 유지 용량(Cs)의 하측 전극(112)이 일체적으로 접속되어 형성된다. 또한, 차폐 전극(113)을 OLED의 공통 전극(151)과 화소 영역 외에서 접속하기 위해서 차폐 전극(113)으로부터 차폐 전극(113)과 공통 전극(151)의 접속 위치까지의 사이에 GND선(15)이 형성되어 있다(도 5).
이어서, 제 1 배선층이 형성된 유리 기판(100) 상에 소정의 두께의 절연층(120)을 형성한다. 그리고, 포토리소그래피 기술과 에칭 기술에 의해서, 나중에 형성하는 제 2 배선층과 제 1 배선층을 전기적으로 접속하기 위해서 절연층(120)을 관통하는 비어홀(122)을 형성한다(도 4B). 그 후, 구동 트랜지스터(Td), 스위칭 트 랜지스터(Ts,Tm), 및 임계값 전압 검출용 트랜지스터(Tth)의 형성 영역에 채널층(121)을 형성한다(도 4C).
이어서, 채널층(121)이 형성된 절연층(120) 상의 전체면에 배선이 되는 금속 등의 제 2 도전성 재료막을 형성한다. 그리고, 포토리소그래피 기술과 에칭 기술에 의해 제 2 도전성 재료막을 소정의 형상으로 패터닝해서 제 2 배선층을 형성한다. 제 2 배선층에는 화상 신호선(14)과, 유지 용량(Cs)의 상측 전극(133)과, 임계값 전압 검출용 트랜지스터(Tth)의 소스 전극(132) 및 드레인 전극(131), 각 트랜지스터와 각 배선을 연결하기 위한 배선(134~136)과, 제 1 배선층과 제 2 배선층을 접속하는 콘택트(138)가 포함된다(도 4D). 또한, 이 제 2 배선층은 비어홀(122)을 메우도록 형성된다.
여기서는, 화상 신호선(14)이 y축 방향으로 신장해서 차폐 전극(113)의 상방에 차폐 전극(113)의 폭보다 가늘게 형성된다. 이 때, 화소를 평면으로 바라봐서 화상 신호선(14)이 차폐 전극(113)의 내에 수용되는 위치 관계로 되어 있는 것이 바람직하다. 주사선(13) 상에 형성된 스위칭 트랜지스터(Ts)의 소스 전극과 접속된다. 또한, 유지 용량(Cs)의 상측 전극(133)은 스위칭 트랜지스터(Ts)의 드레인 전극과 접속됨과 아울러, 스위칭 트랜지스터(Tm)의 드레인 전극과도 전기적으로 접속된다. 스위칭 트랜지스터(Tm)의 소스 전극이 전원선(10)과 전기적으로 접속되도록 배선(134)이 패터닝된다. 또한, 임계값 전압 검출용 트랜지스터(Tth)의 소스 전극과 유지 용량(Cs)의 하측 전극(112)이 전기적으로 접속되도록 배선(135)이 패터닝된다. 또한, 드레인 전극은 이후의 공정에서 형성하는 유기 EL 소자(OLED)의 캐소드와 접속되도록 패터닝된다. 또한, 구동 트랜지스터(Td)의 드레인 전극은 전원선(10)과 전기적으로 접속되도록 배선(136)이 패터닝되고, 소스 전극은 유기 EL 소자(OLED)의 캐소드와 접속되도록 패터닝되어 있다(도 2).
이어서, 제 2 배선층 상에 절연층으로 이루어지는 평탄화 막(140)을 형성한다. 그리고, 포토리소그래피 기술과 에칭 기술에 의해서, 나중에 형성하는 제 3 배선층이 제 1 배선층 또는 제 2 배선층과 전기적으로 접속하는 부위에 평탄화 막(140)을 관통하는 비어홀(141)을 형성한다(도 4E). 그 후, 배선이 되는 금속 등의 제 3 도전성 재료막을 형성하고, 포토리소그래피 기술과 에칭 기술에 의해 소정의 형상으로 패터닝을 행하고, 나중에 형성하는 각 화소 영역의 유기 EL 소자(OLED)에 공통되는 애노드가 되는 공통 전극(151)을 형성한다(도 4F). 이 때, 비어홀(141)이 형성된 접속 영역에서는 공통 전극(151)이 제 2 배선층에 형성된 콘택트(138)를 통해서 GND선(15)과 전기적으로 접속된다. 그리고, 공통 전극(151)을 형성한 평탄화 막(140) 상에 공지의 방법에 의해 유기 EL 소자(OLED)를 형성하여 본 발명의 일실시형태에 따른 화상 표시 장치가 얻어진다.
또한, 도 1~도 3에서는 유기 EL 소자(OLED)의 공통 전극(151)(GND)에 차폐 전극(113)을 접속하는 경우를 설명했지만, 상술한 바와 같이, 화상 신호선(14)의 전계를 차폐하는 차폐 전극(113)은 임계값 전압 검출 기간과 발광 기간의 각 기간 에서 전위가 거의 변동되지 않는 배선과 접속해도 좋다. 도 6은 본 발명의 일실시형태에 따른 화상 표시 장치의 1화소에 대응하는 화소 회로의 구성의 다른 예를 나타내는 도면이다. 또한, 도 7은 도 6의 화소 회로의 평면도이다. 도 6, 도 7에서는 차폐 전극(113)을 Tth 제어선(11)에 접속한 경우를 나타내고 있다. 도 7의 평면도에 나타내어지는 바와 같이, 이 경우에는 차폐 전극(113)과 Tth 제어선(11)을 직접적으로 접속할 수 있고, 도 2의 경우에 비해서 화소 영역을 작게 할 수 있다. 또한, 이외에도 차폐 전극(113)을 임계값 전압 검출 기간과 발광 기간의 각 기간에서 전위가 거의 일정하게 유지되는 다른 배선과 접속할 수 있다.
상술의 실시형태에 의하면, 화상 신호선(14)과 유지 용량(Cs) 사이의 영역에 화상 신호선(14)의 전계를 차폐하는 차폐 전극(113)을 설치하고, 자화소 영역의 임계값 전압 검출 기간과 발광 기간의 각각의 기간 내에서 적어도 전위가 거의 변동되지 않는 배선에 접속한다. 그 결과, 임계값 전압 검출 기간과 발광 기간에서 화상 신호선(14)에 흐르는 다른 화소의 신호의 영향을 유지 용량(Cs)이 거의 받지 않고 크로스 토크 또는 고스트를 저감할 수 있어 화질을 향상시킬 수 있다는 효과를 갖는다.

Claims (10)

  1. 발광 소자;
    상기 발광 소자의 발광을 제어하는 드라이버 소자;
    상기 드라이버 소자에 전기적으로 접속되는 용량 소자를 포함하는 복수개의 화소; 및
    상기 복수개의 화소에 공통적으로 접속되며 상기 발광 소자의 발광 휘도에 대응하는 화상 신호를 상기 복수개의 화소에 대해서 순차적으로 공급하는 화상 신호선을 구비하고:
    상기 화소는 상기 화상 신호선으로부터 상기 용량 소자로의 전계를 차폐하는 차폐 전극을 구비하고 있는 것을 특징으로 하는 화상 표시 장치.
  2. 제 1 항에 있어서, 상기 화소는 상기 용량 소자에 축적되는 전하를 이용해서 상기 드라이버 소자의 임계값 전압을 검출하는 임계값 전압 검출 소자를 더 구비하고;
    상기 차폐 전극은 자화소의 상기 임계값 전압 검출 소자에 의한 임계값 검출 기간 중과, 상기 드라이버 소자의 제어에 의해 상기 발광 소자를 발광시키는 발광 기간 중에 일정한 전압이 인가되는 배선에 접속되는 것을 특징으로 하는 화상 표시 장치.
  3. 제 2 항에 있어서, 상기 차폐 전극은 상기 임계값 검출 기간부터 상기 발광 기간에 걸쳐 일정한 전압이 인가되는 배선에 접속되는 것을 특징으로 하는 화상 표시 장치.
  4. 제 3 항에 있어서, 상기 배선은 상기 임계값 검출 기간부터 상기 발광 기간에 걸쳐 접지 전위에 유지되는 접지선인 것을 특징으로 하는 화상 표시 장치.
  5. 제 1 항에 있어서, 상기 발광 소자는 상기 복수개의 화소에 공통적으로 형성되는 공통 전극을 포함하고, 상기 차폐 전극이 상기 공통 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 화상 표시 장치.
  6. 제 1 항에 있어서, 상기 발광 소자는 유기재료로 이루어지는 발광층을 포함해서 구성되는 것을 특징으로 하는 화상 표시 장치.
  7. 발광 소자;
    상기 발광 소자의 발광 휘도에 대응하는 전하를 축적하기 위한 용량 소자를 포함하는 복수개의 화소; 및
    상기 복수개의 화소에 공통적으로 접속되는 화상 신호선을 구비하고:
    상기 화소는 상기 화상 신호선과 상기 용량 소자 사이에 차폐 전극을 구비하고 있는 것을 특징으로 하는 화상 표시 장치.
  8. 제 7 항에 있어서, 상기 차폐 전극은 상기 용량 소자와 상기 화상 신호선 사이에 개재되어 있는 것을 특징으로 하는 화상 표시 장치.
  9. 제 7 항에 있어서, 상기 차폐 전극은 상기 화상 신호선과의 사이를 비움과 아울러 상기 화상 신호선의 바로 밑에 설치되어 있는 것을 특징으로 하는 화상 표시 장치.
  10. 제 7 항에 있어서, 상기 차폐 전극의 폭은 상기 화상 신호선의 폭보다 큰 것을 특징으로 하는 화상 표시 장치.
KR1020097025158A 2007-07-30 2008-07-29 화상 표시 장치 KR101103615B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007197769 2007-07-30
JPJP-P-2007-197769 2007-07-30
PCT/JP2008/063590 WO2009017122A1 (ja) 2007-07-30 2008-07-29 画像表示装置

Publications (2)

Publication Number Publication Date
KR20100013320A true KR20100013320A (ko) 2010-02-09
KR101103615B1 KR101103615B1 (ko) 2012-01-09

Family

ID=40304352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025158A KR101103615B1 (ko) 2007-07-30 2008-07-29 화상 표시 장치

Country Status (4)

Country Link
US (1) US20100182303A1 (ko)
JP (1) JP4733211B2 (ko)
KR (1) KR101103615B1 (ko)
WO (1) WO2009017122A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077002A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 유기발광 표시장치
KR20150101028A (ko) * 2014-02-25 2015-09-03 삼성디스플레이 주식회사 유기전계발광 표시장치
US9362347B2 (en) 2014-06-23 2016-06-07 Samsung Display Co., Ltd. Organic light-emitting diode (OLED) display
KR20170129337A (ko) * 2016-05-16 2017-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR20220026574A (ko) * 2020-10-23 2022-03-04 삼성디스플레이 주식회사 표시장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5214384B2 (ja) * 2008-09-26 2013-06-19 株式会社東芝 表示装置及びその駆動方法
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5686043B2 (ja) * 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
KR101521676B1 (ko) 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
JP5929136B2 (ja) * 2011-12-05 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP5817580B2 (ja) * 2012-02-17 2015-11-18 セイコーエプソン株式会社 電気光学装置および電子機器
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
JP2015043041A (ja) * 2013-08-26 2015-03-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
JP6515467B2 (ja) * 2014-09-03 2019-05-22 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102422108B1 (ko) 2015-01-20 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102271115B1 (ko) * 2015-02-13 2021-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102351667B1 (ko) 2015-08-07 2022-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6164269B2 (ja) * 2015-09-30 2017-07-19 セイコーエプソン株式会社 電気光学装置および電子機器
CN105702207B (zh) 2016-04-15 2019-01-18 京东方科技集团股份有限公司 防止关机时显示面板的画面残影的驱动方法及显示装置
KR102047513B1 (ko) 2016-04-29 2019-11-22 삼성디스플레이 주식회사 표시 장치
KR102551789B1 (ko) 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
JP6191742B2 (ja) * 2016-07-15 2017-09-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP6323584B2 (ja) * 2017-03-22 2018-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP6477838B2 (ja) * 2017-11-16 2019-03-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP6555381B2 (ja) * 2018-04-11 2019-08-07 セイコーエプソン株式会社 電気光学装置および電子機器
KR20210078629A (ko) 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치
KR20210107960A (ko) 2020-02-24 2021-09-02 삼성디스플레이 주식회사 표시 패널
CN111463255B (zh) * 2020-05-09 2022-06-24 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
JP3401356B2 (ja) * 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
US6266117B1 (en) * 1995-09-14 2001-07-24 Hiatchi, Ltd Active-matrix liquid crystal display
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6380672B1 (en) * 1997-08-21 2002-04-30 Seiko Epson Corporation Active matrix display device
JP3823655B2 (ja) * 2000-01-25 2006-09-20 セイコーエプソン株式会社 電気光学装置
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US7015654B1 (en) * 2001-11-16 2006-03-21 Laughing Rabbit, Inc. Light emitting diode driver circuit and method
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
JP2006030635A (ja) * 2004-07-16 2006-02-02 Sony Corp 表示装置
JP5137299B2 (ja) * 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077002A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 유기발광 표시장치
KR20150101028A (ko) * 2014-02-25 2015-09-03 삼성디스플레이 주식회사 유기전계발광 표시장치
US9362347B2 (en) 2014-06-23 2016-06-07 Samsung Display Co., Ltd. Organic light-emitting diode (OLED) display
KR20170129337A (ko) * 2016-05-16 2017-11-27 삼성디스플레이 주식회사 디스플레이 장치
KR20220026574A (ko) * 2020-10-23 2022-03-04 삼성디스플레이 주식회사 표시장치
KR20230042238A (ko) * 2020-10-23 2023-03-28 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
WO2009017122A1 (ja) 2009-02-05
JP4733211B2 (ja) 2011-07-27
KR101103615B1 (ko) 2012-01-09
US20100182303A1 (en) 2010-07-22
JPWO2009017122A1 (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
KR101103615B1 (ko) 화상 표시 장치
US11094768B2 (en) Electroluminescence display capable of improving an aperture ratio
US20190304360A1 (en) Display device
KR101980757B1 (ko) 유기발광 표시장치
KR100637458B1 (ko) 유기전계 발광 표시 패널
KR100611292B1 (ko) 화소 회로 및 표시 장치
US9716132B2 (en) Display device and electronic apparatus
KR101562068B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
US8994620B2 (en) Electro-optical device and electronic apparatus
KR20120098970A (ko) 발광 표시 장치
WO2008004348A1 (en) El display device
KR20100082722A (ko) 표시 장치 및 전자 기기
KR20160068635A (ko) 유기 발광 표시 장치
KR20120048588A (ko) 액티브 매트릭스 기판 및 유기 ｅｌ 표시 장치
JP2009200336A (ja) 自発光型表示装置
CN111863834A (zh) 阵列基板及其制作方法、显示面板、显示装置
KR20200047834A (ko) 유기 발광 표시 장치
KR20170080223A (ko) 유기전계 발광표시장치 및 그 제조방법
JP5313590B2 (ja) 画像表示装置
JP2006098619A (ja) ディスプレイパネル
KR100627284B1 (ko) 유기전계 발광 표시 패널
JP4792748B2 (ja) ディスプレイパネル
JP2009251486A (ja) 画像表示装置及び画像表示装置の製造方法
KR100627358B1 (ko) 유기전계 발광 표시 패널
KR100599772B1 (ko) 유기전계 발광 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee