JPWO2009017122A1 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JPWO2009017122A1
JPWO2009017122A1 JP2009525408A JP2009525408A JPWO2009017122A1 JP WO2009017122 A1 JPWO2009017122 A1 JP WO2009017122A1 JP 2009525408 A JP2009525408 A JP 2009525408A JP 2009525408 A JP2009525408 A JP 2009525408A JP WO2009017122 A1 JPWO2009017122 A1 JP WO2009017122A1
Authority
JP
Japan
Prior art keywords
image display
image signal
signal line
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009525408A
Other languages
English (en)
Other versions
JP4733211B2 (ja
Inventor
親知 高杉
親知 高杉
浩平 戎野
浩平 戎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009525408A priority Critical patent/JP4733211B2/ja
Publication of JPWO2009017122A1 publication Critical patent/JPWO2009017122A1/ja
Application granted granted Critical
Publication of JP4733211B2 publication Critical patent/JP4733211B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

画像信号線と保持容量との間の寄生容量によるクロストーク又はゴーストを低減することができる画像表示装置を提供する。発光素子としての有機ＥＬ素子ＯＬＥＤと、発光素子の発光を制御するドライバ素子としての駆動トランジスタ（Ｔｄ）と、ドライバ素子に電気的に接続される容量素子としての保持容量（Ｃｓ）と、を含む複数の画素と、を有している。この画像表示装置は、複数の画素に共通に接続され、発光素子の発光輝度に対応する画像信号を複数の画素に対し、順に供給する画像信号線（１４）と、を備え、画素は、画像信号線（１４）から容量素子への電界を遮蔽する遮蔽電極（１１３）を更に備える。

Description

本発明は、有機ＥＬ（electroluminescence）ディスプレイ装置などの画像表示装置に関するものである。
従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する電流制御型の有機ＥＬ素子を用いた画像表示装置が提案されている。従来のこの種の画像表示装置として、たとえば、アモルファスシリコンや多結晶シリコンなどで形成される４つの薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴともいう）を含む画素回路と、有機発光ダイオード（Organic Light Emitting Diode）などで形成される有機ＥＬ素子とで１つの画素を構成したものが知られている（たとえば、特開２００６−２０９０７４号公報）。この特開２００６−２０９０７４号公報に記載の画像表示装置では、有機ＥＬ素子を駆動する駆動トランジスタの閾値電圧を検出し、その閾値電圧に加えて有機ＥＬ素子を所望の輝度で発光させるために必要な駆動トランジスタのゲート電極に印加する電圧を保持させる容量素子を設けている。これによって、各画素に適切な電流値が設定され、各画素の輝度が制御される。
ところで、順次書込方式の画像表示装置では、１本の画像信号線を複数の画素で共有している。画像信号線には常にいずれかの画素に対する画像信号電圧が印加されており、画像信号線と容量素子の電極との間に寄生容量があると、各画素の閾値電圧を検出する閾値電圧検出期間や、各画素の有機ＥＬ素子が発光する発光期間において、この寄生容量によって、容量素子に保持された電位が変動し、クロストーク又はゴーストが見えてしまうという問題点があった。
本発明は、画像信号線と保持容量との間の寄生容量によるクロストーク又はゴーストを低減することができる画像表示装置を提供することを目的とする。
本発明の一実施形態にかかる画像表示装置は、発光素子と、前記発光素子の発光を制御するドライバ素子と、前記ドライバ素子に電気的に接続される容量素子と、を含む複数の画素を有している。この画像表示装置は、前記複数の画素に共通に接続され、前記発光素子の発光輝度に対応する画像信号を前記複数の画素に対し、順に供給する画像信号線と、を備え、前記画素は、前記画像信号線から前記容量素子への電界を遮蔽する遮蔽電極を更に備えている。
本発明の一実施形態にかかる画像表示装置は、発光素子と、前記発光素子の発光輝度に対応する電荷を蓄積するための容量素子と、を含む複数の画素を有している。この画像表示装置は、前記複数の画素に共通に接続される画像信号線と、を備え、前記画素は、前記画像信号線と前記容量素子との間に、遮蔽電極を更に備えている。
図１は、本発明の一実施形態に係る画像表示装置の１画素に対応する画素回路の構成の一例を示す図である。 図２は、図１の画素回路の平面図である。 図３は、図２のＡ−Ａ断面図である。 図４−１は、画像表示装置の１画素回路分の製造手順の一例を模式的に示す断面図である（その１）。 図４−２は、画像表示装置の１画素回路分の製造手順の一例を模式的に示す断面図である（その２）。 図４−３は、画像表示装置の１画素回路分の製造手順の一例を模式的に示す断面図である（その３）。 図４−４は、画像表示装置の１画素回路分の製造手順の一例を模式的に示す断面図である（その４）。 図４−５は、画像表示装置の１画素回路分の製造手順の一例を模式的に示す断面図である（その５）。 図４−６は、画像表示装置の１画素回路分の製造手順の一例を模式的に示す断面図である（その６）。 図５は、図４−１の画素回路の上面図である。 図６は、画像表示装置の１画素に対応する画素回路の構成の他の例を示す図である。 図７は、図６の画素回路の平面図である。 図８−１は、画像表示装置における１画素に対応する画素回路の構成を示す図である。 図８−２は、図８−１の画素回路に寄生容量を描き込んだ図である。 図９は、図８の回路図を実際に実現した際の画素回路の一例を示す平面図である。 図１０は、図９のＡ−Ａ断面図である。 図１１は、画像表示装置の発光制御を説明するための制御シーケンスの一例を示す図である。
図８−１は、本発明の一実施形態に係る画像表示装置における１画素に対応する画素回路を説明するための回路図である。図８−２は、図８−１の画素回路に寄生容量を描き込んだ図である。図８−１に示す画素回路は、有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＴd、閾値電圧検出用トランジスタＴth、保持容量Ｃs、スイッチングトランジスタＴsおよびスイッチングトランジスタＴmを備える。
駆動トランジスタＴdは、ゲート電極−ソース電極間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御するための制御素子である。また閾値電圧検出用トランジスタＴthは、該トランジスタＴthがオン状態となったときに、駆動トランジスタＴdのゲート電極とドレイン電極とを電気的に接続する機能を有する。また、駆動トランジスタＴdは、駆動トランジスタＴdのゲート電極−ソース電極間の電位差が駆動トランジスタＴdの閾値電圧Ｖthとなるまで駆動トランジスタＴdのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタＴdの閾値電圧Ｖthを検出する機能を更に有している。
有機ＥＬ素子ＯＬＥＤは、閾値電圧以上の電位差（アノード−カソード間電位差）が生じることにより、電流が流れ、発光する特性を有する素子である。具体的には、有機ＥＬ素子ＯＬＥＤは、導電性材料によって形成されたアノード層及びカソード層と、これらのアノード層とカソード層との間に有機系の材料によって形成された発光層と、を少なくとも備えている。アノード層及びカソード層に用いられる導電性材料としては、Ａｌ，Ｃｕ又はＩＴＯ（Indium Tin Oxide）などが挙げられる。また、発光層に用いられる有機系材料としては、フタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト又はベリリウム錯体などが挙げられる。有機ＥＬ素子ＯＬＥＤは、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。
駆動トランジスタＴd、閾値電圧検出用トランジスタＴth、スイッチングトランジスタＴsおよびスイッチングトランジスタＴmは、たとえば、薄膜トランジスタで構成される。なお、以下で参照される各図面においては、各薄膜トランジスタにかかるチャネルについて、特にそのタイプ（ｎ型又はｐ型）を明示していないが、ｎ型又はｐ型のいずれかであり、本明細書中の記載に従うものとする。
電源線１０は、駆動トランジスタＴdおよびスイッチングトランジスタＴmに電源からの電力を供給する。Ｔth制御線１１は、閾値電圧検出用トランジスタＴthを制御するための信号を供給する。マージ線１２は、スイッチングトランジスタＴmを制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴsを制御するための信号を供給する。画像信号線１４は、画像信号を供給する。
図８−２において、ＣgsTd，ＣgdTdは、駆動トランジスタＴdのＴＦＴ寄生容量であり、ＣgsTth，ＣgdTthは閾値電圧検出用トランジスタＴthのＴＦＴ寄生容量であり、Ｃoledは、有機ＥＬ素子ＯＬＥＤの有する容量であり、Ｃgsigは、画像信号線−駆動トランジスタＴdのゲート間の寄生容量を示している。
図９は、図８の回路図を実現した際の画素回路の一例を示す平面図である。図１０は、図９のＡ−Ａ断面図である。また、この図９において、図の左右方向をｘ軸方向とし、図の上下方向をｙ軸方向とする。更に、図１０には、容量を形成する部分を電気力線とともに明示している。
ガラス基板１００上には、保持容量Ｃsの下側電極１１２、電源線１０、Ｔth制御線１１、マージ線１２および走査線１３を含む第１の配線層が所定の形状で形成されている。なお、駆動トランジスタＴdのゲート電極は、保持容量Ｃsの下側電極１１２と一体的に形成されている。スイッチングトランジスタＴsのゲート電極は、走査線１３と一体的に形成されている。スイッチングトランジスタＴmのゲート電極は、マージ線１２と一体的に形成されている。閾値電圧検出用トランジスタＴthのゲート電極は、Ｔth制御線１１と一体的に形成されている。
この第１の配線層の上に、絶縁層１２０を介して、画像信号線１４又は保持容量Ｃsの上側電極１３３を含む第２の配線層が所定の形状で形成される。この第２の配線層上には、平坦化膜１４０を介して、有機ＥＬ素子ＯＬＥＤのアノードとしての共通電極１５１を含む第３の配線層が所定の形状に形成される。そして、第３の配線層上に図示しない有機ＥＬ素子ＯＬＥＤが形成される。ここで、第１と第２の配線層間と、第２と第３の配線層間は、ビアホール１２２に形成されるコンタクトを介して電気的に接続される。
具体的には、第１の配線層の電源線１０、Ｔth制御線１１、マージ線１２および走査線１３がｘ軸方向に平行に形成される。更に、ｙ軸方向に平行に第２の配線層の画像信号線１４が形成される。ここでは、ｙ軸の正方向側にＴth制御線１１と走査線１３が並行して配置され、ｙ軸の負方向側に電源線１０とマージ線１２が並行して配置される。そして、Ｔth制御線１１とマージ線１２との間に駆動トランジスタＴd、閾値電圧検出用トランジスタＴth、保持容量ＣsおよびＯＬＥＤ接続領域１３７が形成される。なお、駆動トランジスタＴd、閾値電圧検出用トランジスタＴth、ならびにスイッチングトランジスタＴs，Ｔmは、ボトムゲート構造のＴＦＴによって構成されている。
保持容量Ｃsの下側に配置される下側電極１１２の一部は駆動トランジスタＴdのゲート配線と繋がっている。駆動トランジスタＴdのソース電極は第２の配線層の配線を介して電源線１０と接続される。ドレイン電極は第２の配線層上のＯＬＥＤ接続領域１３７を介して図示しない有機ＥＬ素子ＯＬＥＤのカソードと接続される。また、閾値電圧検出用トランジスタＴthのドレイン電極は、第２の配線層上のＯＬＥＤ接続領域１３７を介して図示しない有機ＥＬ素子ＯＬＥＤのカソードと接続される。また、ソース電極は第２の配線層の配線１３５を介して保持容量Ｃsの下側電極１１２に接続される。
スイッチングトランジスタＴsのゲート電極は、走査線１３の一部で構成している。また、ソース電極は上層配線の画像信号線１４と接続される。ドレイン電極は第２の配線層の保持容量Ｃsの上側電極１３３と接続される。また、スイッチングトランジスタＴmのゲート電極は、マージ線１２と共通で形成される、ソース電極は、第２の配線層の配線１３４を介して電源線１０と接続される。ドレイン電極は、第２の配線層の保持容量Ｃsの上側電極１３３と接続される。
有機ＥＬ素子ＯＬＥＤのアノード電極又はカソード電極の一方は、共通の電極となっている。図８−１の回路では、アノード電極が接地電位となる共通電極１５１となっている。共通電極１５１以外の各配線は共通電極１５１と重畳しているため、共通電極１５１との間に寄生容量を有する。図８−２に示すように、共通電極１５１以外の各配線間の寄生容量は、共通電極１５１による電界遮蔽効果のために、共通電極１５１とは反対側にのみ生じる。そのため、図１０において、画像信号線１４−駆動トランジスタＴdのゲート（＝保持容量Ｃsの下側電極１１２）間に寄生容量をＣgsigが生じている。
つぎに、このような構成における画素回路の発光制御の処理動作について説明する。図１１は、画像表示装置の発光制御を説明するための制御シーケンスの一例を示す図である。図１１では、共通の画像信号線１４に接続されるｎ番目の画素回路とｎ＋１番目の画素回路の制御シーケンスを示している。図１１に示されるように、画素回路は、準備期間、閾値電圧（Ｖth）検出期間、書き込み期間および発光期間という４つの期間を経て動作する。ここで、画像信号線１４は、列方向に配列する複数の画素回路に共通であり、所定の発光期間に列上の画素が発光するように、画像信号が流れている。
準備期間では、電源線１０が高電位（Ｖp）、マージ線１２が高電位（ＶgH）、Ｔth制御線１１が低電位（ＶgL）、走査線１３が低電位（ＶgL）とされる。これにより、閾値電圧検出用トランジスタＴthがオフ、スイッチングトランジスタＴsがオフ、駆動トランジスタＴdがオン、スイッチングトランジスタＴmがオンとなる。これにより、電源線１０→駆動トランジスタＴd→有機ＥＬ素子容量Ｃoledという経路で電流が流れ、有機ＥＬ素子容量Ｃoledに電荷が蓄積される。この準備期間で有機ＥＬ素子に電荷を蓄積する理由は、駆動閾値検出のために駆動トランジスタＴdに一時的に電流を供給するためである。
閾値電圧検出期間では、電源線１０がゼロ電位、マージ線１２が高電位（ＶgH）、Ｔth制御線１１が高電位（ＶgH）、走査線１３が低電位（ＶgL）とされる。これにより、閾値電圧検出用トランジスタＴthがオンとなり、駆動トランジスタＴdのゲートとドレインとが接続される。また、保持容量Ｃsおよび有機ＥＬ素子容量Ｃoledに蓄積された電荷が放電され、駆動トランジスタＴd→電源線１０という経路で電流が流れる。そして、駆動トランジスタＴdのゲート−ソース間の電位差Ｖgsが閾値電圧Ｖthに達すると、駆動トランジスタＴdがオフとされ、駆動トランジスタＴdの閾値電圧Ｖthが検出される。
書き込み期間では、画像信号線１４からのデータ電位（−Ｖdata）を保持容量Ｃsに間接的又は直接的に供給することにより、駆動トランジスタＴdのゲート電位を所望する電位に可変させることが行われる。具体的には、電源線１０がゼロ電位、マージ線１２が低電位（ＶgL）、Ｔth制御線１１が高電位（ＶgH）、走査線１３が高電位（ＶgH）、画像信号線１４が所定のデータ電位（−Ｖdata）とされる。これにより、スイッチングトランジスタＴsがオン、スイッチングトランジスタＴmがオフとなる。そして、有機ＥＬ素子容量Ｃoledに蓄積された電荷が放電され、有機ＥＬ素子容量Ｃoled→閾値電圧検出用トランジスタＴth→保持容量Ｃsという経路で電流が流れる。その結果、保持容量Ｃsに電荷が蓄積される。すなわち、有機ＥＬ素子容量Ｃoledに蓄積された電荷は、保持容量Ｃsに移動する。
発光期間では、電源線１０がマイナス電位（−ＶDD）、マージ線１２が高電位（ＶgH）、Ｔth制御線１１が低電位（ＶgL）、走査線１３が低電位（ＶgL）とされる。これにより、駆動トランジスタＴdがオン、閾値電圧検出用トランジスタＴthがオフ、スイッチングトランジスタＴsがオフとなる。そして、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴd→電源線１０という経路で電流Ｉdsが流れる。その結果、有機ＥＬ素子ＯＬＥＤが発光する。
ここで、発光時の駆動トランジスタＴdのソースに対するゲート電位をＶgsとし、ａ，ｄを定数とする。Ｖgsは次式（１）で表される。そして、駆動トランジスタＴdに流れる電流Ｉdsは（１）式を用いて次式（２）で表される。
Ｖgs＝Ｖth＋ａ・Ｖdata＋ｄ ・・・（１）
Ｉds＝（β／２）（Ｖgs−Ｖth）2
＝（β／２）（ａ・Ｖdata＋ｄ）2 ・・・（２）
ＯＬＥＤの輝度は、電流密度にほぼ比例するので、以上のように画像信号線１４のデータ電位（Ｖdata）の制御によって、各画素に所望の輝度を与えることができる。なお、画素回路ｎの準備期間〜発光期間で説明した処理が、所定の時間Δｔだけずらして画素回路ｎ＋１でも行われる。
画像信号線１４の電位は、自画素の書込み期間以外では、他の画素に画像データを書き込むための電位になっている。画像信号線１４と保持容量Ｃsの下側電極１１２との間には寄生容量Ｃgsigが生じているため（図１０）、閾値電圧検出期間でのＶth検出終了時に保持容量Ｃsに保持される電荷量は、Ｃgsigを通じて画像信号線１４の電位に影響される。その結果、Ｖth検出電位が所定本数だけ離れた行の画像データ（画像信号線１４の電位）に影響されるので、所定本数だけ離れたゴーストとして視認されてしまう。
また、発光期間における発光時の駆動トランジスタＴdのゲートの電位は、画像信号線１４の電位が変動すると、Ｃgsigを通じて画像信号線１４の電位変動の影響を受けて変動する。このため、明るい図形又は暗い図形を表示すると、図形と同じ列が明るく又は暗くなるクロストークとして視認されてしまう。なお、画像信号線１４以外の配線は順次駆動なので、寄生容量の影響は全画素で均一であり、視認されるような輝度差は生じない。
そこで、以下の実施の形態では、画像信号線１４と駆動トランジスタＴdのゲート電極（保持容量Ｃs）との間の寄生容量Ｃgsigを抑制することができる画像表示装置とその製造方法について説明する。
図１は、本発明の一実施形態にかかる画像表示装置の１画素に対応する画素回路の構成示す回路図である。図２は、図１の画素回路の平面図であり、図３は、図２のＡ−Ａ断面図である。なお、図１には、各電極又は配線間で生じる寄生容量についても描かれている。また、図２において、図の左右方向をｘ軸方向とし、図の上下方向をｙ軸方向とする。図２に示す画素回路は、発光素子としての有機ＥＬ素子ＯＬＥＤ、ドライバ素子としての駆動トランジスタＴd、閾値電圧検出素子としての閾値電圧検出用トランジスタＴth、容量素子としての保持容量Ｃs、ならびにスイッチングトランジスタＴs，Ｔmを備える。なお、これらの図において、上記した図８−１〜図１１と同一の構成要素には同一の符号を付してその説明を省略する。
この図１〜図３に示される画素回路においては、画像信号線１４と保持容量Ｃsとの間の電界を遮蔽するための遮蔽電極１１３を更に設けている。具体的には、画像信号線１４の上方は、共通電極１５１によって電界遮蔽されているので、同様に画像信号線１４の下方も電界遮蔽するために遮蔽電極１１３を設けている。この遮蔽電極１１３は、画像信号線１４の幅よりも太く形成し、平面視したときに画像信号線１４が遮蔽電極１１３の内に収まるように配置することが好ましい。これによって、画像信号線１４と保持容量Ｃsとの間に発生し得る電界を良好に遮蔽することができる。具体的に遮蔽電極１１３の幅は、画像信号線１４の幅よりも１μｍ〜３μｍだけ広くしておくことが好ましい。遮蔽電極１１３の幅を画像信号線１４の幅よりも１μｍ以上広くしておくことで、より確実に画像信号線１４が遮蔽電極１１３の内に収まるように配置することができる。また遮蔽電極１１３の幅を画像信号線１４の幅よりも１μｍ以上広くしておくことで、平面視して遮蔽電極１１３が画像信号線１４から０．５μｍ以上はみ出す部分が形成されることとなり、漏れ電界も含めて遮蔽を行うことができる。その結果、画像信号線１４と保持容量Ｃsとの間の電界を遮蔽する効果をよりいっそう高めることができる。また、補助容量Ｃsの下側電極１１２等の形成領域が広くする。広くする幅は３μｍ以下にしておくことが好ましい。また、この遮蔽電極１１３は、浮遊電極ではなく、いずれかの配線と接続されている必要がある。浮遊電極であると、寄生容量Ｃgsigが大きくなり、クロストーク又はゴーストが発生しやすくなる場合があるからである。ここで、自画素（自画素回路）の準備期間から発光期間までの全期間で電位が変動しない配線、具体的には有機ＥＬ素子ＯＬＥＤの接地電位となっている共通電極１５１（この例では、アノード）に接続するのが最も望ましい。しかし、このような配線との接続が困難である場合には、閾値電圧検出期間と発光期間の各期間で電位がほぼ一定に保持される配線と接続してもよい。このような配線としては、たとえば、図１１に示されるように、自画素回路の電源線１０、Ｔth制御線１１、マージ線１２および走査線１３は、自画素回路の閾値電圧検出期間と発光期間のいずれの期間でも殆ど電位の変動がない。そのため、遮蔽電極１１３をこれらのうちのいずれかの配線と接続することができる。この中でも、閾値電圧検出期間と発光期間以外の期間における電圧の変動が少ない配線ほど好ましい。
図２の画素回路では、図９の画素回路に比べて、画像信号線１４の下層に、画像信号線１４の線幅よりも太い幅を有する遮蔽電極１１３が形成されている。この遮蔽電極１１３は、ｘ軸方向に延びる接地線（以下、ＧＮＤ線という）１５が接続されている。このＧＮＤ線１５は、マージ線１２と保持容量Ｃsとの間に形成されており、図示しない画像表示装置の画素回路（画素領域）の外側で、コンタクト等を介してＧＮＤ電位に保持される共通電極１５１（アノード）に接続される。
図３に示されるように、遮蔽電極１１３は、画像信号線１４の下方に形成されるので、図１０に示されるような画像信号線１４と保持容量Ｃsの下側電極１１２との間で寄生容量Ｃgsigが発生するのを抑えることができる。遮蔽電極１１３は、画像信号線１４との間で容量Ｃa-1を形成し、駆動トランジスタＴdのゲート線（保持容量Ｃsの下側電極１１２）との間で容量Ｃa-2を形成する。
この画像表示装置は順次書込方式で、画像信号線１４は各画素で共通であるので、たとえば自画素の書込み期間以外の間でも、画像信号線１４には他の画素の画像信号が供給されている状態にある。しかし、画像信号線１４と保持容量Ｃsの下側電極１１２との間の電界を遮蔽するように遮蔽電極１１３を設けたので、閾値電圧検出期間中および発光期間中でも、保持容量Ｃsは画像信号線１４の電位による影響を抑制することができる。
つぎに、図１〜図３に示される構成を有する画像表示装置の製造方法について説明する。図４−１〜図４−６は、この発明にかかる画像表示装置の１画素回路分の製造手順の一例を模式的に示す断面図である。図５は、図４−１の画素回路の上面図である。なお、これらの図４−１〜図４−６では、図２中のＡ−Ａ線に対応する領域（以下、画素形成領域という）の断面図と、図１で図示されない遮蔽電極と共通電極との接続位置付近の領域（以下、接続領域という）の断面図と、を示している。
まず、ガラス基板１００上に、配線となる金属などの第１導電性材料膜を形成する。そして、フォトリソグラフィ技術とエッチング技術によって、第１導電性材料膜を所定の形状にパターニングして、第１配線層を形成する。第１配線層には、駆動トランジスタＴd、スイッチングトランジスタＴs，Ｔmのゲート電極と、保持容量Ｃsの下側電極１１２と、電源線１０と、Ｔth制御線１１（閾値電圧検出用トランジスタＴthのゲート電極１１１）と、マージ線１２と、走査線１３と、遮蔽電極１１３とが含まれる（図４−１）。
ここでは、スイッチングトランジスタＴmのゲート電極とマージ線１２が一体的に接続されて形成される。また、閾値電圧検出用トランジスタＴthのゲート電極とＴth制御線１１が一体的に接続されて形成される。更に、駆動トランジスタＴdのゲート電極と保持容量Ｃsの下側電極１１２とが一体的に接続されて形成される。また、遮蔽電極１１３をＯＬＥＤの共通電極１５１と画素領域外で接続するために、遮蔽電極１１３から遮蔽電極１１３と共通電極１５１との接続位置までの間に、ＧＮＤ線１５が形成されている（図５）。
ついで、第１配線層が形成されたガラス基板１００上に、所定の厚さの絶縁層１２０を形成する。そして、フォトリソグラフィ技術とエッチング技術によって、後に形成する第２の配線層と第１の配線層とを電気的に接続するために、絶縁層１２０を貫通するビアホール１２２を形成する（図４−２）。その後、駆動トランジスタＴd、スイッチングトランジスタＴs，Ｔm、および閾値電圧検出用トランジスタＴthの形成領域にチャネル層１２１を形成する（図４−３）。
ついで、チャネル層１２１が形成された絶縁層１２０上の全面に、配線となる金属などの第２導電性材料膜を形成する。そして、フォトリソグラフィ技術とエッチング技術によって、第２導電性材料膜を所定の形状にパターニングして第２配線層を形成する。第２配線層には、画像信号線１４と、保持容量Ｃsの上側電極１３３と、閾値電圧検出用トランジスタＴthのソース電極１３２およびドレイン電極１３１、各トランジスタと各配線とを結ぶための配線１３４〜１３６と、第１配線層と第２配線層とを接続するコンタクト１３８とが含まれる（図４−４）。なお、この第２配線層は、ビアホール１２２を埋めるように形成される。
ここでは、画像信号線１４がｙ軸方向に伸長して、遮蔽電極１１３の上方に遮蔽電極１１３の幅よりも細く形成される。このとき、画素を平面視して画像信号線１４が遮蔽電極１１３の内に収まるような位置関係になっていることが好ましい。走査線１３上に形成されたスイッチングトランジスタＴsのソース電極と接続される。また、保持容量Ｃsの上側電極１３３は、スイッチングトランジスタＴsのドレイン電極と接続されるとともに、スイッチングトランジスタＴmのドレイン電極とも電気的に接続される。スイッチングトランジスタＴmのソース電極が電源線１０と電気的に接続されるように、配線１３４がパターニングされる。また、閾値電圧検出用トランジスタＴthのソース電極と保持容量Ｃsの下側電極１１２とが電気的に接続されるように配線１３５がパターニングされる。更に、ドレイン電極は後の工程で形成する有機ＥＬ素子ＯＬＥＤのカソードと接続されるようにパターニングされる。また、駆動トランジスタＴdのドレイン電極は電源線１０と電気的に接続されるように配線１３６パターニングされ、ソース電極は、有機ＥＬ素子ＯＬＥＤのカソードと接続されるようにパターニングされている（図２）。
ついで、第２配線層上に絶縁層からなる平坦化膜１４０を形成する。そして、フォトリソグラフィ技術とエッチング技術によって、後に形成する第３配線層が第１配線層又は第２配線層と電気的に接続する部位に、平坦化膜１４０を貫通するビアホール１４１を形成する（図４−５）。その後、配線となる金属などの第３導電性材料膜を形成し、フォトリソグラフィ技術とエッチング技術によって、所定の形状にパターニングを行って、後に形成する各画素領域の有機ＥＬ素子ＯＬＥＤに共通するアノードとなる共通電極１５１を形成する（図４−６）。このとき、ビアホール１４１が形成された接続領域では、共通電極１５１が、第２配線層に形成されたコンタクト１３８を介して、ＧＮＤ線１５と電気的に接続される。そして、共通電極１５１を形成した平坦化膜１４０上に、公知の方法によって、有機ＥＬ素子ＯＬＥＤを形成して、本発明の一実施形態にかかる画像表示装置が得られる。
なお、図１〜図３では、有機ＥＬ素子ＯＬＥＤの共通電極１５１（ＧＮＤ）に遮蔽電極１１３を接続する場合を説明したが、上述したように、画像信号線１４の電界を遮蔽する遮蔽電極１１３は、閾値電圧検出期間と発光期間の各期間で電位が殆ど変動しない配線と接続してもよい。図６は、本発明の一実施形態にかかる画像表示装置の１画素に対応する画素回路の構成の他の例を示す図である。また、図７は、図６の画素回路の平面図である。図６、図７では、遮蔽電極１１３をＴth制御線１１に接続した場合を示している。図７の平面図に示されるように、この場合には、遮蔽電極１１３とＴth制御線１１とを直接に接続することができ、図２の場合に比して、画素領域を小さくすることができる。なお、このほかにも、遮蔽電極１１３を閾値電圧検出期間と発光期間の各期間で電位がほぼ一定に保持される他の配線と接続することができる。
上述の実施形態によれば、画像信号線１４と保持容量Ｃsとの間の領域に画像信号線１４の電界を遮蔽する遮蔽電極１１３を設け、自画素領域の閾値電圧検出期間と発光期間のそれぞれの期間内で少なくとも電位が殆ど変動しない配線に接続する。その結果、閾値電圧検出期間と発光期間で、画像信号線１４に流れる他の画素の信号の影響を保持容量Ｃsが殆ど受けず、クロストーク又はゴーストを低減することができ、画質を向上させることができるという効果を有する。

Claims (10)

  1. 画像表示装置であって、
    発光素子と、
    前記発光素子の発光を制御するドライバ素子と、
    前記ドライバ素子に電気的に接続される容量素子と、を含む複数の画素と、
    前記複数の画素に共通に接続され、前記発光素子の発光輝度に対応する画像信号を前記複数の画素に対し順に供給する画像信号線と、
    を備え、
    前記画素は、前記画像信号線から前記容量素子への電界を遮蔽する遮蔽電極を備えていることを特徴とする画像表示装置。
  2. 前記画素は、前記容量素子に蓄積される電荷を利用して前記ドライバ素子の閾値電圧を検出する閾値電圧検出素子を、更に備え、
    前記遮蔽電極は、自画素の前記閾値電圧検出素子による閾値検出期間中と、前記ドライバ素子の制御により前記発光素子を発光させる発光期間中と、で一定の電圧が印加される配線に接続されることを特徴とする請求項１に記載の画像表示装置。
  3. 前記遮蔽電極は、前記閾値検出期間から前記発光期間にかけて一定の電圧が印加される配線に接続されることを特徴とする請求項２に記載の画像表示装置。
  4. 前記配線が、前記閾値検出期間から前記発光期間にかけて接地電位に保持される接地線であることを特徴とする請求項３に記載の画像表示装置。
  5. 前記発光素子は、前記複数の画素に共通に形成される共通電極を含み、前記遮蔽電極が前記共通電極と電気的に接続されていることを特徴とする請求項１に記載の画像表示装置。
  6. 前記発光素子が、有機材料からなる発光層を含んで構成されることを特徴とする請求項１に記載の画像表示装置。
  7. 画像表示装置であって、
    発光素子と、
    前記発光素子の発光輝度に対応する電荷を蓄積するための容量素子と、を含む複数の画素と、
    前記複数の画素に共通に接続される画像信号線と、
    を備え、
    前記画素は、前記画像信号線と前記容量素子との間に、遮蔽電極を備えていることを特徴とする画像表示装置。
  8. 前記遮蔽電極は、前記容量素子と前記画像信号線との間に介在されていることを特徴とする請求項７に記載の画像表示装置。
  9. 前記遮蔽電極は、前記画像信号線と間を空けるとともに前記画像信号線の直下に設けられていることを特徴とする請求項７に記載の画像表示装置。
  10. 前記遮蔽電極の幅は、前記画像信号線の幅よりも大きいことを特徴とする請求項７に記載の画像表示装置。
JP2009525408A 2007-07-30 2008-07-29 画像表示装置 Expired - Fee Related JP4733211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009525408A JP4733211B2 (ja) 2007-07-30 2008-07-29 画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007197769 2007-07-30
JP2007197769 2007-07-30
PCT/JP2008/063590 WO2009017122A1 (ja) 2007-07-30 2008-07-29 画像表示装置
JP2009525408A JP4733211B2 (ja) 2007-07-30 2008-07-29 画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2009017122A1 true JPWO2009017122A1 (ja) 2010-10-21
JP4733211B2 JP4733211B2 (ja) 2011-07-27

Family

ID=40304352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009525408A Expired - Fee Related JP4733211B2 (ja) 2007-07-30 2008-07-29 画像表示装置

Country Status (4)

Country Link
US (1) US20100182303A1 (ja)
JP (1) JP4733211B2 (ja)
KR (1) KR101103615B1 (ja)
WO (1) WO2009017122A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5214384B2 (ja) * 2008-09-26 2013-06-19 株式会社東芝 表示装置及びその駆動方法
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5686043B2 (ja) * 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
KR101521676B1 (ko) * 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
JP5929136B2 (ja) * 2011-12-05 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP5817580B2 (ja) * 2012-02-17 2015-11-18 セイコーエプソン株式会社 電気光学装置および電子機器
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
KR101980757B1 (ko) * 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
JP2015043041A (ja) * 2013-08-26 2015-03-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
KR102252518B1 (ko) * 2014-02-25 2021-05-18 삼성디스플레이 주식회사 표시장치
KR102171866B1 (ko) * 2014-02-25 2020-10-30 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102227476B1 (ko) 2014-06-23 2021-03-15 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6515467B2 (ja) * 2014-09-03 2019-05-22 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102422108B1 (ko) 2015-01-20 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102271115B1 (ko) * 2015-02-13 2021-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102351667B1 (ko) 2015-08-07 2022-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6164269B2 (ja) * 2015-09-30 2017-07-19 セイコーエプソン株式会社 電気光学装置および電子機器
CN105702207B (zh) * 2016-04-15 2019-01-18 京东方科技集团股份有限公司 防止关机时显示面板的画面残影的驱动方法及显示装置
KR102047513B1 (ko) 2016-04-29 2019-11-22 삼성디스플레이 주식회사 표시 장치
KR102638298B1 (ko) * 2016-05-16 2024-02-20 삼성디스플레이 주식회사 디스플레이 장치
KR102551789B1 (ko) 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
JP6191742B2 (ja) * 2016-07-15 2017-09-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP6323584B2 (ja) * 2017-03-22 2018-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP6477838B2 (ja) * 2017-11-16 2019-03-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP6555381B2 (ja) * 2018-04-11 2019-08-07 セイコーエプソン株式会社 電気光学装置および電子機器
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
KR20210078629A (ko) 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치
KR20210107960A (ko) 2020-02-24 2021-09-02 삼성디스플레이 주식회사 표시 패널
CN111463255B (zh) 2020-05-09 2022-06-24 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
KR20240071434A (ko) * 2022-11-14 2024-05-23 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124606A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JP2006030635A (ja) * 2004-07-16 2006-02-02 Sony Corp 表示装置
JP2006091654A (ja) * 2004-09-27 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2006209074A (ja) * 2004-08-31 2006-08-10 Kyocera Corp 画像表示装置およびその駆動方法
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
JP3401356B2 (ja) * 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
WO1997010530A1 (fr) * 1995-09-14 1997-03-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et a matrice active
KR100627091B1 (ko) * 1997-08-21 2006-09-22 세이코 엡슨 가부시키가이샤 액티브 매트릭스형 표시장치
JP3823655B2 (ja) * 2000-01-25 2006-09-20 セイコーエプソン株式会社 電気光学装置
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US7015654B1 (en) * 2001-11-16 2006-03-21 Laughing Rabbit, Inc. Light emitting diode driver circuit and method
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124606A (ja) * 1997-07-02 1999-01-29 Seiko Epson Corp 表示装置
JP2006030635A (ja) * 2004-07-16 2006-02-02 Sony Corp 表示装置
JP2006209074A (ja) * 2004-08-31 2006-08-10 Kyocera Corp 画像表示装置およびその駆動方法
JP2006091654A (ja) * 2004-09-27 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器

Also Published As

Publication number Publication date
KR20100013320A (ko) 2010-02-09
KR101103615B1 (ko) 2012-01-09
JP4733211B2 (ja) 2011-07-27
US20100182303A1 (en) 2010-07-22
WO2009017122A1 (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP4733211B2 (ja) 画像表示装置
USRE47804E1 (en) Luminescent display device
US11094768B2 (en) Electroluminescence display capable of improving an aperture ratio
JP5080248B2 (ja) 画像表示装置
KR101562068B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
US8749528B2 (en) Display device
KR100637458B1 (ko) 유기전계 발광 표시 패널
KR100611292B1 (ko) 화소 회로 및 표시 장치
US8994620B2 (en) Electro-optical device and electronic apparatus
US8692746B2 (en) Image display device for reducing the amount of time required to perform plural, consecutive threshold voltage correction operations
KR100795678B1 (ko) 표시 장치
KR20200098723A (ko) 금속 산화물 스위치를 갖는 작은 저장 커패시터를 갖는 박막 트랜지스터
KR20100124256A (ko) 표시 장치
KR20100082722A (ko) 표시 장치 및 전자 기기
JP2009200336A (ja) 自発光型表示装置
JP2006309258A (ja) 画像表示装置の駆動方法
JP5313590B2 (ja) 画像表示装置
JP4687943B2 (ja) 画像表示装置
JP5152560B2 (ja) 表示装置
KR100627284B1 (ko) 유기전계 발광 표시 패널
JP4792748B2 (ja) ディスプレイパネル
JP2009251486A (ja) 画像表示装置及び画像表示装置の製造方法
JP2006313368A (ja) 画像表示装置
KR102127237B1 (ko) 유기 발광 디스플레이 장치
KR100627358B1 (ko) 유기전계 발광 표시 패널

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4733211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees