JP2006209074A - 画像表示装置およびその駆動方法 - Google Patents

画像表示装置およびその駆動方法 Download PDF

Info

Publication number
JP2006209074A
JP2006209074A JP2005245049A JP2005245049A JP2006209074A JP 2006209074 A JP2006209074 A JP 2006209074A JP 2005245049 A JP2005245049 A JP 2005245049A JP 2005245049 A JP2005245049 A JP 2005245049A JP 2006209074 A JP2006209074 A JP 2006209074A
Authority
JP
Japan
Prior art keywords
electrode
transistor
capacitance
image display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005245049A
Other languages
English (en)
Other versions
JP5137299B2 (ja
Inventor
Chikatomo Takasugi
親知 高杉
Kaoru Kusafuka
薫 草深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005245049A priority Critical patent/JP5137299B2/ja
Priority to TW094129604A priority patent/TWI279748B/zh
Priority to US11/213,933 priority patent/US7579624B2/en
Priority to KR1020050080545A priority patent/KR100672792B1/ko
Publication of JP2006209074A publication Critical patent/JP2006209074A/ja
Application granted granted Critical
Publication of JP5137299B2 publication Critical patent/JP5137299B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】寄生容量による輝度のバラツキを防止すること。
【解決手段】通電により発光する有機ＥＬ素子ＯＬＥＤと、ゲート（第１端子）、ドレイン（第２端子）、ソースを備え、ゲートとドレインとの間に印加される所定の駆動閾値よりも高い電位差に応じて有機ＥＬ素子ＯＬＥＤを制御する駆動トランジスタＴｄと、駆動トランジスタＴｄのゲートとドレインとの間における駆動閾値に対応した閾値電圧を検出する閾値電圧検出用トランジスタＴｔｈと、駆動トランジスタＴｄに接続された可変容量Ｃｃとを備えるように構成する。
【選択図】 図１

Description

本発明は、画像表示装置およびその駆動方法に関するものであり、特に、寄生容量による輝度のバラツキを低減することができる画像表示装置およびその駆動方法に関するものである。
従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する電流制御型の有機ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ Ｌｕｍｉｎｅｓｃｅｎｔ）素子を用いた画像表示装置が提案されている。
この種の画像表示装置では、アモルファスシリコンや多結晶シリコン等で形成されたＴＦＴ（薄膜トランジスタ）や上述した有機ＥＬ素子等が各画素を構成しており、各画素に適切な電流値が設定されることにより、輝度が制御される。
図１７は、従来の画像表示装置における１画素に対応する画素回路の構成を示す図である。同図において、画素回路は、有機ＥＬ素子ＯＬＥＤ、有機ＥＬ素子容量ＣOLED、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、補助容量Ｃｓ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２から構成されている。
駆動トランジスタＴｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御するためのものである。また閾値電圧検出用トランジスタＴｔｈは、オン状態となった時に、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続し、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出する機能を有している。
有機ＥＬ素子ＯＬＥＤは、閾値電圧以上の電位差（アノード−カソード間電位差）が生じることにより、電流が流れ、発光する特性を有する素子である。具体的には、有機ＥＬ素子ＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。有機ＥＬ素子容量ＣOLEDは、有機ＥＬ素子ＯＬＥＤの容量を等価的に表したものである。
駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２は、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタについてチャネル（ｎ型またはｐ型）を明示していないが、ｎ型またはｐ型のいずれかであり、本明細書中の記載に従うものとする。
電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴ２に電源を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈを制御するための信号を供給する。マージ線１２は、スイッチングトランジスタＴ２を制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴ１を制御するための信号を供給する。画像信号線１４は、画像信号を供給する。
上記構成において、画素回路は、準備期間、閾値電圧検出期間、書き込み期間および発光期間という４つの期間を経て動作する。すなわち、準備期間では、電源線１０には所定の正電位（Ｖｐ，Ｖｐ＞０）が引加され、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとなるように制御される。その結果、電源線１０→駆動トランジスタＴｄ→有機ＥＬ素子容量ＣOLEDという経路で電流が流れ、有機ＥＬ素子容量ＣOLEDに電荷が蓄積される。
つぎの閾値電圧検出期間では、電源線１０にはゼロ電位が印加され、閾値電圧検出用トランジスタＴｔｈがオンとなるように制御され、駆動トランジスタＴｄのゲートとドレインとが接続される。これにより、補助容量Ｃｓおよび有機ＥＬ素子容量ＣOLEDに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート−ドレイン間の電位差が、駆動トランジスタＴｄの駆動閾値に対応する閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとされる。
つぎの書き込み期間では、電源線１０の電位はゼロ電位を維持し、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなり、有機ＥＬ素子容量ＣOLEDに蓄積された電荷が放電される。その結果、有機ＥＬ素子容量ＣOLED→閾値電圧検出用トランジスタＴｔｈ→補助容量Ｃｓという経路で電流が流れ、補助容量Ｃｓに電荷が蓄積される。すなわち、有機ＥＬ素子容量ＣOLEDに蓄積された電荷は、補助容量Ｃｓに移動する。
つぎの発光期間では、電源線１０には所定の負電位（−ＶＤＤ，ＶＤＤ＞０）が印加され、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなるように制御される。その結果、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。
Ｓ． Ｏｎｏ ｅｔ ａｌ．， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＤＷ '０３， ２５５（２００３）
ところで、従来の画像表示装置においては、図１８に示したように、駆動トランジスタＴｄのゲート付近に寄生容量ＣｇｄＴｄおよび寄生容量ＣｇｓＴｄが、さらに、閾値電圧検出用トランジスタＴｔｈのゲート付近にも寄生容量ＣｇｄＴｔｈおよび寄生容量ＣｇｓＴｔｈが存在している。
これらの寄生容量は、有機ＥＬ素子ＯＬＥＤの輝度のバラツキの要因となることが知られている。したがって、従来から、寄生容量による悪影響を効果的に小さくできる手法が切望されていた。
本発明は、上記に鑑みてなされたものであって、寄生容量による輝度のバラツキを低減することができる画像表示装置およびその駆動方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる画像表示装置は、通電により発光する発光手段と、少なくとも第１端子、第２端子を備え、前記第１端子と前記第２端子との間に印加される所定の駆動閾値よりも高い電位差に応じて前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の前記第１端子と前記第２端子との間における前記駆動閾値に対応した閾値電圧を検出する閾値電圧検出手段と、前記ドライバ手段に接続された容量可変手段と、備えたことを特徴とする。
また、本発明にかかる画像表示装置は、第１電極と、該第１電極上に配置される絶縁層と、該絶縁層上に配置されるチャネル層と、該チャネル層上に配置され、前記第１電極よりも小面積である第２電極と、を備えた可変容量を用いたことを特徴とする。
また、本発明にかかる画像表示装置の駆動方法は、通電により発光する発光素子と、ゲート電極、ソース電極、ドレイン電極を有し、前記ソース電極および前記ドレイン電極のいずれか一方の電極が前記発光素子に電気的に接続される駆動トランジスタと、走査信号に応じて前記駆動トランジスタの前記ゲート電極と前記駆動トランジスタの前記一方の電極とを短絡するスイッチングトランジスタと、前記駆動トランジスタのゲート電極に接続される容量可変手段と、を備えた画像表示装置の駆動方法において、前記駆動トランジスタ及び前記スイッチングトランジスタをオンに設定することにより、前記スイッチングトランジスタを介して前記駆動トランジスタのゲート電極と前記駆動トランジスタの前記ソース電極及び前記ドレイン電極のうちの他方の電極とを電気接続し、前記駆動トランジスタの前記他方の電極に対する前記ゲート電極の電位を駆動閾値とする第１の工程と、前記駆動トランジスタをオフに設定するとともに前記スイッチングトランジスタをオンに設定することにより、前記発光素子の輝度電位を前記駆動トランジスタのゲート電極に供給する第２の工程と、前記駆動トランジスタをオンに設定するとともに、前記スイッチングトランジスタをオフに設定することにより、前記発光素子に通電を行い、前記駆動トランジスタのゲート電極に供給された前記輝度電位に基づいて前記発光素子を発光させる第３の工程と、を含み、前記駆動トランジスタの前記他方の電極に対する前記ゲート電極の電位を駆動閾値とする第１の工程における前記容量可変手段の容量値と、前記発光素子を発光させる第３の工程における前記容量可変手段の容量値とを異ならせることにより、前記発光素子の発光輝度に対する前記駆動トランジスタ及び前記スイッチングトランジスタの寄生容量の影響を抑制したことを特徴とする。
本発明によれば、発光手段を駆動するドライバ手段に容量可変手段を接続した構成としたことから、容量可変手段の容量値を変化させることでドライバ手段や閾値検出手段等に存在する寄生容量の影響を小さくし、寄生容量による輝度のバラツキを低減することができるので、画像表示装置の寿命を向上することができるという効果を奏する。また、製造工程や層構造の変更の手間を抑制できるので、本発明の適用が極めて容易であるという効果を奏する。
以下に、本発明にかかる画像表示装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
（実施の形態１）
図１は、本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。同図においては、図１８の各部に対応する部分には同一の符号を付ける。図１に示した画素回路においては、容量可変手段としての可変容量Ｃｃと、この可変容量Ｃｃを制御するためのＣｃ制御線２０と、が新たに設けられている。
可変容量Ｃｃは、前述した寄生容量による影響を小さくするための容量であり、第１電極Ｍ１と第２電極Ｍ２との間に挟まれた絶縁層Ｚおよびチャネル層ＣＮを備えた構成とされており、薄膜トランジスタの層構成とほぼ同様である。第１電極Ｍ１は、Ｃｃ制御線２０に接続されている。一方、第２電極Ｍ２は、駆動トランジスタＴｄのゲートに接続されている。
図２は、図１に示した薄膜トランジスタＴＦＴの構成を示す断面図である。同図における薄膜トランジスタは、基板に近い層からゲート電極Ｍ１'、絶縁層Ｚ'、チャネル層ＣＮ'、ソース電極Ｓ及びドレイン電極Ｄを積層した構造を有している。ゲート電極Ｍ１'、ソース電極Ｓ、ドレイン電極Ｄは、例えば、ＡｌやＡｌＮｄ、ＭｏＷ等の金属材料により構成されている。絶縁層Ｚ'は、例えばＳｉＮ系やＳｉＯ系の絶縁材料により形成されている。チャネル層ＣＮ'は、例えばアモルファスシリコンやポリシリコン等の半導体材料により形成されている。
このような薄膜トランジスタにおいては、ゲート電極Ｍ１'・ソース電極Ｓ間の電圧によって形成される電界によって、チャネル層ＣＮ'の導電率が変化し、ドレイン電極Ｄ・ソース電極Ｓ間の抵抗値が変化するため、ドレイン電極Ｄとソース電極Ｓ間に流れる電流量を制御することができる。例えば、同図の薄膜トランジスタを駆動トランジスタＴｄとして使用した場合、ゲート電極・ソース電極間に与えられる電位差に応じて、有機ＥＬ素子ＯＬＥＤに流れる電流量を制御することができる。
また、図３−１は、図１に示した可変容量Ｃｃの構成を示す概略平面図であり、図３−２は、同じく図１に示した可変容量Ｃｃの構成を示すＸ−Ｘ線視断面図である。同図における可変容量Ｃｃは、第１電極Ｍ１、絶縁層Ｚ、チャネル層ＣＮおよび第２電極Ｍ２の順番で積層されている。第１電極Ｍ１は、ＡｌやＡｌＮｄやＭｏＷ等の金属材料により形成されており、例えば平面視形状が四角形状を有している。絶縁層Ｚは、第１電極Ｍ１上に配置されており、ＳｉＮ系やＳｉＯ系等の絶縁材料により形成されている。チャネル層ＣＮは、絶縁層Ｚと第２電極Ｍ２との間で、且つ第２電極Ｍ２に接するように配置されており、ポリシリコンやアモルファスシリコン等の半導体材料により形成されている。第２電極Ｍ２は、第１電極Ｍ１よりも小面積に形成されており、例えば、平面視形状が例えば複数の櫛歯状部を有する形状等、外周形状がクランク状となった形状となっている。
ここで、チャネル層ＣＮは、第１電極Ｍ１と第２電極Ｍ２との電位差Ｖ１２（電位差Ｖ１２とは、第１電極Ｍ１の電位をＶ１、第２電極Ｍ２の電位をＶ２とした場合、Ｖ１−Ｖ２をいう。以下同じ）が小さい場合に、絶縁体となるという特性を備えている。したがって、この場合、絶縁層Ｚおよびチャネル層ＣＮが誘電体として作用し、可変容量Ｃｃは、第１電極Ｍ１と第２電極Ｍ２との重なり面積に比例した容量となる。
一方、第１電極Ｍ１と第２電極Ｍ２との電位差Ｖ１２が大きい場合、チャネル層ＣＮは、第２電極Ｍ２の直下および近傍の部分が導体となるという特性を備えている。したがって、この場合、第２電極Ｍ２の櫛部分の隙間が十分に小さいため、第２電極Ｍ２の表面全体が導体となり、絶縁層Ｚのみが誘電体として作用し、可変容量Ｃｃは、第１電極Ｍ１とチャネル層ＣＮとの重なり面積に比例した容量となる。
また、可変容量Ｃｃは、図２に示したゲート電極Ｍ１'、絶縁層Ｚ'、チャネル層ＣＮ'、ソース電極Ｓおよびドレイン電極Ｄが積層された薄膜トランジスタＴＦＴの構造と似ており、薄膜トランジスタＴＦＴと同様の製造プロセスで作成が可能である。なお、図１に示した駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２は、図２に示した薄膜トランジスタＴＦＴと同様の構造とされている。
なお、上述した薄膜トランジスタＴＦＴと可変容量Ｃｃは従来周知の薄膜形成技術を採用することにより形成される。具体的には、薄膜トランジスタＴＦＴの場合、まず、ゲート電極に相当する金属材料をスパッタリング法等により所定厚み（例えば２００〜４００ｎｍの厚み）で成膜するとともに、これを従来周知のフォトリソグラフィーを行い、ドライエッチング等でパターニングしてゲート電極Ｍ１'を形成する。
つぎに、絶縁層Ｚ'に相当する絶縁材料とチャネル層ＣＮ'に相当する半導体材料をＣＶＤ法等で所定厚み（例えば、絶縁材料を３００〜４００ｎｍの厚みに、半導体材料を１００〜３００ｎｍの厚み）に積層し、該積層体に対してフォトリソグラフィーを行い、ドライエッチング等でパターニングして絶縁層Ｚ'とチャネル層ＣＮ'をそれぞれ形成する。最後に、ソース電極Ｓおよびドレイン電極Ｄに相当する金属材料をスパッタリング法等で所定厚み（例えば２００〜４００ｎｍの厚み）に成膜し、これに対してフォトリソグラフィーを行い、ドライエッチング等でパターニングしてソース電極Ｓおよびドレイン電極Ｄを形成する。
また、可変容量Ｃｃの場合、まず第１電極Ｍ１に相当する金属材料をスパッタリング法等で所定厚み（２００〜４００ｎｍの厚み）に成膜し、これに対してフォトリソグラフィーを行い、ドライエッチング等でパターニングして第１電極Ｍ１を形成する。つぎに、絶縁層Ｚに相当する絶縁材料とチャネル層ＣＮに相当する半導体材料とをＣＶＤ法等で所定厚み（例えば、絶縁材料を３００〜４００ｎｍの厚みに、半導体材料を１００〜３００ｎｍの厚みに）積層し、該積層体に対してフォトリソグラフィーを行い、ドライエッチング等でパターニングして絶縁層Ｚとチャネル層ＣＮの形成を行う。
最後に、第２電極Ｍ２に相当する金属材料をスパッタリング法等で所定厚み（例えば２００〜４００ｎｍの厚み）に成膜し、これに対してフォトリソグラフィーを行い、ドライエッチング等でパターニングして第２電極Ｍ２を形成する。
ここで、図２および図３−１，図３−２の場合、薄膜トランジスタＴＦＴのチャネル層ＣＮ'と、可変容量Ｃｃのチャネル層ＣＮとは、同じ材料により略等しい厚み（好ましくは両者の厚みの差が±８０ｎｍ以内、さらに好ましくは±４０ｎｍ以内）で形成されている。加えて、薄膜トランジスタＴＦＴの絶縁層Ｚ'と、可変容量Ｃｃの絶縁層Ｚとは、同じ材料により略等しい厚み（好ましくは両者の厚みの差が±８０ｎｍ以内、さらに好ましくは±４０ｎｍ以内）で形成されている。
さらに、薄膜トランジスタＴＦＴのゲート電極Ｍ１'と可変容量Ｃｃの第１電極Ｍ１、並びに薄膜トランジスタＴＦＴのソース電極Ｓおよびドレイン電極Ｄと可変容量Ｃｃの第２電極Ｍ２のそれぞれが同じ材料によって略等しい厚み（好ましくは両者の厚みの差が±６０ｎｍ以内、さらに好ましくは±３０ｎｍ以内）で形成されている。
このように、可変容量Ｃｃを駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ等に用いられる薄膜トランジスタＴＦＴと同様の層構成としたことから、両者を同じ材料で形成することができ、更には電極やチャネル層、絶縁層を同一工程で一括的に形成することもできる。したがって、可変容量の設置による生産性の低下を良好に防止することができる。
図４は、図１および図３−１および図３−２に示した可変容量Ｃｃの単位面積当たりの容量の変化を示すグラフである。同図において、特性線Ｌ１〜Ｌ３は、第１電極Ｍ１と第２電極Ｍ２（図１および図３参照）との電位差Ｖ１２を−２０Ｖから２０Ｖに変化させた場合の、可変容量Ｃｃの単位面積当たりの容量を表している。
但し、特性線Ｌ１は、図３−１および図３−２に示した第２電極Ｍ２における櫛部の幅Ｗを３μｍ、隙間Ｓを６μｍとした場合を表す。この特性線Ｌ１からわかるように、電位差Ｖ１２が第１閾値としての２．５Ｖ以上である場合、可変容量Ｃｃの単位容量は、ほぼ一定の１７０μＦ／ｍ2となる。一方、電位差Ｖ１２が第２閾値としての−２．５Ｖ以下である場合、可変容量Ｃｃの単位容量は、ほぼ一定の７０μＦ／ｍ2となる。ここで、可変容量Ｃｃの単位容量の最大値と最小値との差分をΔＣｃとする。
このように、特性線Ｌ１からわかるように、電位差Ｖ１２を二値制御することにより、可変容量Ｃｃの単位容量を最大値（同図では、１７０）または最小値（同図では、７０）にすることができる。
なお、特性線Ｌ２および特性線Ｌ３は、特性線Ｌ１との比較用にプロットされている。特性線Ｌ２は、第２電極Ｍ２を櫛型形状に代えて、第１電極Ｍ１と同形状同面積の略四角板形状とした場合を表す。ここで、特性線Ｌ１と特性線Ｌ２とを比較すると、特性線Ｌ１に対応する差分ΔＣｃは、可変容量Ｃｃの単位容量の最大値と最小値との差分ΔＣｃ'よりも大きくとることができる。
これは、第２電極Ｍ２の平面視形状を、複数の櫛歯状部を有する形状としたためであると推測される。第２電極Ｍ２の平面視形状が複数の櫛歯状部を有するとΔＣｃ'を大きくすることができる理由は、第２電極Ｍ２の外周形状がクランク状をなしているため、第２電極Ｍ２に接するチャネル層ＣＮの面積が広くなり、第１電極Ｍ１および第２電極Ｍ２の電位差を大きくした場合に導体となるチャネル層ＣＮの面積を広く確保することができるからである。
なお、複数の櫛歯状部を有する場合、隣接する櫛歯状部の間隔は４μｍ〜８μｍに、櫛歯状部の線幅は１μｍ〜５μｍにそれぞれ設定することが好ましい。また、特性線Ｌ３は、可変容量Ｃｃにチャネル層ＣＮを設けない場合を表し、可変容量Ｃｃの単位容量は、電位差Ｖ１２に係わらず一定である。
つぎに、実施の形態１の動作について、図５を参照しつつ説明する。以下では、準備期間、閾値電圧検出期間、書き込み期間および発光期間という都合４つの期間の動作について説明する。なお、以下に説明する動作は、制御部（図示略）の制御の下で行われる。
（準備期間）
同図に示した準備期間では、電源線１０が高電位（Ｖｐ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位、Ｃｃ制御線２０が低電位（ＶｇＬ）とされる。これにより、図６に示したように、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとされ、電源線１０→駆動トランジスタＴｄ→有機ＥＬ素子容量ＣOLEDという経路で電流Ｉ１が流れ、有機ＥＬ素子容量ＣOLEDに電荷が蓄積される。この準備期間で有機ＥＬ素子に電荷を蓄積する理由は、駆動閾値検出時にＩｄｓ＝０となるまで電流を供給するためである。
（閾値電圧検出期間）
つぎの閾値電圧検出期間では、電源線１０がゼロ電位、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位、Ｃｃ制御線２０が高電位（ＶｇＨ）とされる。これにより、図７に示したように、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲートとドレインとが接続される。
また、補助容量Ｃｓおよび有機ＥＬ素子容量ＣOLEDに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０という経路で電流Ｉ２が流れる。そして、駆動トランジスタＴｄのゲート−ドレイン間の電位差が閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとされ、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。
（書き込み期間）
つぎの書き込み期間では、データ電位（−Ｖｄａｔａ）をＣｓに供給することにより、駆動トランジスタＴｄのゲート電位を所望する電位に可変させることが行われる。具体的には、電源線１０がゼロ電位、マージ線１２が低電位（ＶｇＬ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４がデータ電位（−Ｖｄａｔａ）、Ｃｃ制御線２０が高電位（ＶｇＨ）とされる。
これにより、図８に示したように、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなり、有機ＥＬ素子容量ＣOLEDに蓄積された電荷が放電され、有機ＥＬ素子容量ＣOLED→閾値電圧検出用トランジスタＴｔｈ→補助容量Ｃｓという経路で電流Ｉ３が流れ、補助容量Ｃｓに電荷が蓄積される。すなわち、有機ＥＬ素子容量ＣOLEDに蓄積された電荷は、補助容量Ｃｓに移動する。
ここで、可変容量ＣｃおよびＣｃ制御線２０が存在しないと仮定した場合、駆動トランジスタＴｄのゲート電位Ｖｇは、駆動トランジスタＴｄの閾値電圧をＶｔｈとすると、補助容量Ｃｓの容量値をＣｓ、閾値電圧検出用トランジスタＴｔｈがオンの場合の全容量（駆動トランジスタＴｄのゲートに接続された静電容量および寄生容量）をＣａｌｌとすると、つぎの（１）式で表される（上記仮定は、（２）式〜（１１）式についても及ぶものとする）。
Vg＝Vth−(Cs/Call)・Vdata・・・（１）
また、補助容量Ｃｓの電位差ＶＣｓは、つぎの（２）式で表される。
VCs＝Vg−(−Vdata)＝Vth+[(Call−Cs)/Call]・Vdata・・・（２）
なお、全容量Ｃａｌｌは、つぎの（３）式で表される。
Call＝COLED＋Cs＋CgsTth＋CgdTth＋CgsTd ・・・（３）
なお、駆動トランジスタＴｄのゲートとドレインとが接続されている場合、ＣｇｄＴｄは影響しない。その理由は、ＣｇｄＴｄの両端が略同電位となっているからである。また、補助容量Ｃｓと有機ＥＬ素子容量ＣOLEDの関係は、Ｃｓ＜ＣOLEDとされている。
（発光期間）
つぎの発光期間では、電源線１０がマイナス電位（−ＶＤＤ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位、Ｃｃ制御線２０が低電位（ＶｇＬ）とされる。
これにより、図９に示したように、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなり、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０という経路で電流Ｉｄｓが流れ、有機ＥＬ素子ＯＬＥＤが発光する。
駆動トランジスタＴｄのドレインからソースに流れる電流Ｉｄｓは、駆動トランジスタＴｄの構造および材質から決定される定数をβ、駆動トランジスタＴｄのソースに対するゲートの電位をＶｇｓ、駆動トランジスタＴｄの閾値電圧をＶｔｈとすると、つぎの（４）式で表される。
Ids＝(β/2)(Vgs−Vth)2・・・（４）
ここで、画素回路に寄生容量が存在しないと仮定した場合、駆動トランジスタのゲート・ソース間電位Ｖｇｓは、つぎの（５）式で表される。また、電流Ｉｄｓは、つぎの（６）式で表される。
Vgs＝Vth＋COLED/(Cs＋COLED)・Vdata・・・（５）
Ids＝(β/2)(COLED/(Cs＋COLED)・Vdata)2
＝ａ・Vdata2・・・（６）
（６）式からわかるように、寄生容量ＣｇｄＴｄ、寄生容量ＣｇｓＴｄが存在しないと仮定した場合には、閾値電圧Ｖｔｈに依存しない電流Ｉｄｓを得ることができる。したがって、有機ＥＬ素子ＯＬＥＤの光度は電流Ｉｄｓに比例するため、閾値電圧Ｖｔｈに依存しない光度が得られる。
しかしながら、実際には画素回路に寄生容量が存在しているため、閾値電圧Ｖｔｈの影響を完全に消すことはできない。すなわち、寄生容量を考慮した場合、駆動トランジスタＴｄのソースに対するドレインの電位をＶｄｓとすると、書き込み期間（図５参照）における電位Ｖｄｓは、つぎの（７）式で表される。
Vds＝Vgs＝Vth−(Cs/Call)・Vdata・・・（７）
また、発光期間（図９参照）における電位Ｖｄｓは、有機ＥＬ素子ＯＬＥＤの電圧降下をＶｔｈｏｌｅｄとすると、つぎの（８）式で表される。
Vds≒VDD−Vtholed・・・（８）
また、電位Ｖｄｓの変化量ΔＶｄｓは、つぎの（９）式で表される。
ΔVds＝VDD−Vtholed−Vth＋(Cs/Call)・Vdata・・・（９）
また、寄生容量ＣｇｄＴｄが存在しているため、電位Ｖｇｓも変化する。この電位Ｖｇｓの変化量ΔＶｇｓは、つぎの（１０）式で表される。
ΔVgs＝(CgdTd/Call')・ΔVds
＝(CgdTd/Call')(VDD−Vtholed−Vth＋(Cs/Call)・Vdata)
・・・（１０）
（１０）式において、Ｃａｌｌ'は、閾値電圧検出用トランジスタＴｔｈがオフの場合における全容量（駆動トランジスタＴｄのゲートに接続された静電容量および寄生容量）であり、つぎの（１１）式で表される。
Call'＝Cs＋CgsTth＋CgsTd＋CgdTd・・・（１１）
（１０）式において、(CgdTd/Call')(VDD−Vtholed＋(Cs/Call)・Vdata)の値は、全画素でほぼ同じであるため特に問題が発生しない。これに対して、(CgdTd/Call')Vthが各画素の閾値電圧Ｖｔｈによって異なるため、画素の輝度にバラツキが生じる原因とされる。ここで、現状では、いずれの構成の画素回路でも、発光時にＶｄｓが変化するため、寄生容量ＣｇｄＴｄを介してＶｇｓが変化するのを回避することができない。このため、完全に均一な表示にはならず、ムラ、焼き付き、画面の輝度が低下するという問題が生じる。
そこで、実施の形態１では、可変容量Ｃｃを設けることにより、かかる問題を解決している。すなわち、可変容量Ｃｃは、前述したように、電位差Ｖ１２が高い場合に、大きくなる一方、電位差Ｖ１２が小さい場合に小さくなるという特性を有している。
ここで、電位差Ｖ１２が前述した第１閾値以上である場合の可変容量Ｃｃの値をＣｃｏｎ、電位差Ｖ１２が第２閾値以下である場合のＣｃｏｆｆ（＜Ｃｃｏｎ）とする。ここで、差分ΔＣｃはつぎの（１２）式で表される。また、全容量Ｃａｌｌおよび全容量Ｃａｌｌ'は、つぎの（１３）式および（１４）式で表される。
ΔCc＝Ccon−Ccoff・・・（１２）
Call＝COLED＋Cs+CgsTth＋CgdTth＋CgsTd＋Ccon・・・（１３）
Call'＝Cs＋CgsTth＋CgsTd＋CgdTd＋Ccon・・・（１４）
そして、図５に示した閾値電圧検出期間および書き込み期間で、Ｃｃ制御線２０を高電位（ＶｇＨ）にし、電位差Ｖ１２を第１閾値以上にすることにより、可変容量Ｃｃの値は、Ｃｃｏｎとなる。つぎに、発光期間でＣｃ制御線２０を低電位（ＶｇＬ）にし、電位差Ｖ１２を第２閾値以下にすることにより、可変容量Ｃｃの値は、Ｃｃｏｆｆとなる。ここで、発光期間においては、Ｖｇｓは変化し、つぎの（１５）式で表される。
Vgs＝Vth+[(Call−Cs)/Call]・Vdata＋(CgdTd/Call')[VDD−Vtholed
−Vth＋(Cs/Call)Vdata]
＝[(Call'−CgdTd)/Call']Vth＋ａ・Vdata＋ｄ・・・（１５）
（１５）式において、ａおよびｄは、定数である。
また、可変容量Ｃｃの値がＣｃｏｆｆになると、つぎの（１６）式で表される電荷保存則より、Ｖｇｓは、つぎの（１７）式で表されるＶｇｓ'となる。
Q＝Call'・Vgs＝(Call'−ΔCc)Vgs'・・・（１６）
Vgs'＝[Call'/(Call'−ΔCc)]Vgs
＝[Call'/(Call'−ΔCc)][[(Call'−CgdTd)/Call']Vth
＋ａ・Vdata＋ｄ]
＝[(Call'−CgdTd)/(Call'−ΔCc)]Vth＋ａ'・Vdata＋d' ・・・（１７）
（１７）式において、ａ'およびｄ'は、定数である。
したがって、つぎの（１８）式で表される差分ΔＣｃが成立するような可変容量Ｃｃを設定することにより、（１７）式の右辺第１項である閾値電圧Ｖｔｈの係数が１となり、閾値電圧Ｖｔｈへの依存度が理論的には０となる。
ΔCc ＝ CgdTdon ・・・（１８）
また、（１８）式が成立する場合、（１７）式のＶｇｓ'は、つぎの（１９）式のように簡略化することができる。
Vgs' ＝ ａ'・Vdata ＋ ｄ' ＋ Vth ・・・（１９）
（１９）式のＶｇｓ'をＶｇｓとして（４）式に代入すると、最終的なＩｄｓは、つぎの（２０）式で表される。
Ids ＝ (β/2)(a'・Vdata ＋ d')2 ・・・・・（２０）
ΔＣｃが理論値に設定されていれば、（２０）式に示されるＩｄｓにＶｔｈの項が存在しないので、駆動トランジスタＴｄのドレインからソースに流れる電流Ｉｄｓの値は駆動トランジスタＴｄの閾値電圧Ｖｔｈに理論的には依存しない。つまり、発光期間における有機ＥＬ素子への通電量が駆動閾値Ｖｔｈに理論的には依存しなくなる。
また、ΔＣｃが理論値から外れる場合、Ｉｄｓは、つぎの（２１）式、
Ids ＝ (β/2)[[(ΔCc − CgdTd)/(Call' − ΔCc)]Vth ＋ a'・Vdata ＋ d']2
・・・・・（２１）
となり、駆動閾値Ｖｔｈが残存することになる。
しかしながら、ΔＣｃが（１８）式を満たすような理論値でなくとも、この理論値に対して、例えば±１０％の範囲内にΔＣｃの値が設定されていれば、寄生容量による輝度のバラツキ防止の効果に供することができる。この場合、駆動閾値Ｖｔｈへの依存度を小さくすることができ、有機ＥＬ素子への通電量を小さくすることが可能となる。
なお、本実施の形態においては、可変容量Ｃｃは、その値が発光期間よりも閾値電圧検出期間の方で大きく変化するようにＣｃ制御線への電位が制御されている。また可変容量Ｃｃの値は閾値電圧検出期間および発光期間のそれぞれにおいて略一定となるように制御線Ｃｃへの電位を制御することが好ましい。
また可変容量は、発光期間終了から駆動閾値の検出終了前まで（好ましくは駆動閾値の検出終了時より２ｍｓ以上前まで）の期間に小さな値から大きな値に変化し、データの書き込み期間終了から発光開始までの期間もしくは有機ＥＬ素子ＯＬＥＤの発光開始時に大きな値から小さな値に変化するように制御線Ｃｃへの電位を制御することがそれぞれ好ましい。
以上、説明したように、この実施の形態の画像表示装置によれば、上述したような容量可変手段としての可変容量Ｃｃを設けるようにしているので、駆動トランジスタＴｄ（ドライバ手段）や閾値電圧検出用トランジスタＴｔｈ（閾値検出手段）等に存在する寄生容量の影響を小さくし、寄生容量による輝度のバラツキを低減することができる。なお、実施の形態１においては、閾値電圧検出手段および駆動トランジスタの素子としてアモルファスシリコンＴＦＴを用いる場合について説明したが、これに代えて、ポリシリコンＴＦＴ等、他のＴＦＴを用いても良い。この場合、かかるＴＦＴのチャネル層を構成する材料に対応させて可変容量のチャネル層の材料を選択することが好ましい。
（実施の形態２）
さて、前述した実施の形態１においては、図１に示したＴｔｈ制御線１１とＣｃ制御線２０とをそれぞれ設けた構成例について説明したが、閾値電圧検出期間および書き込み期間に高電位、発光期間に低電位が可変容量Ｃｃに供給されればよいため、実施の形態２として、図１０に示したように、Ｔｔｈ制御線１１とＣｃ制御線２０とを同じＴｔｈ／Ｃｃ制御線３０で共用する構成例としてもよい。このＴｔｈ／Ｃｃ制御線３０の電位は、図５に示したＴｔｈ制御線１１（Ｃｃ制御線２０）の電位と同様に変化する。
（実施の形態３）
また、前述した実施の形態１においては、図１に示した構成の画素回路に可変容量Ｃｃを適用した例について説明したが、駆動トランジスタと閾値電圧検出用トランジスタとを有する画素回路であれば、いかなる接続形態の画素回路にも適用可能である。要は、駆動トランジスタのゲートに実施の形態１で説明した要件を備える可変容量Ｃｃを接続すればよい。
また、図１１は、電流制御型の画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示した画素回路は、閾値電圧検出用トランジスタＴｔｈ'と、有機ＥＬ素子ＯＬＥＤ'と、駆動トランジスタＴｄ'と、スイッチングトランジスタＴ２'と、補助容量Ｃｓ'と、電源線４０と、画像信号線４１と、Ｔｔｈ制御／走査線４２とを備えている。
このような図１１に示した電流制御型の画素回路に可変容量Ｃｃを適用することもできる。この場合、駆動トランジスタＴｄ'のゲートと閾値電圧検出用トランジスタＴｔｈ'のゲートとの間に可変容量Ｃｃが接続される、図１２に示すような画素回路を構成することができる。
（実施の形態４）
図１３は、本発明の実施の形態４にかかる容量可変手段の構成を示す図である。同図に示す可変容量手段は、図３−１、図３−２に示した可変容量Ｃｃに代えて、容量素子とＴＦＴとの直列接続回路を用いるものである。図１３に示す回路では、固定容量Ｃｐに、例えば薄膜トランジスタであるスイッチングトランジスタＴｃが直列に接続されるとともに、このスイッチングトランジスタＴｃのゲート端にはＴｃ制御線５０が接続される。なお、スイッチングトランジスタＴｃのドレイン端−ゲート端およびソース端−ゲート端には、上述した他のスイッチングトランジスタと同様に寄生容量ＣｇｄＴｃおよび寄生容量ＣｇｓＴｃがそれぞれ存在する。
つぎに、この容量可変手段のスイッチングトランジスタＴｃの導通／非導通の前後における容量変化について説明する。図１３において、スイッチングトランジスタＴｃが導通している場合、固定容量Ｃｐが直接ゼロ電位に接続されるため、入力端５１に対する容量はＣｐとなる。一方、スイッチングトランジスタＴｃが非導通の場合には、固定容量Ｃｐが寄生容量ＣｇｄＴｃおよび寄生容量ＣｇｓＴｃを介してゼロ電位に接続されるため、入力端５１に対する容量Ｃｐ'は、次式で表される。
Cp'＝1/(1/Cp ＋ 1/CgdTc）・・・・・（２２）
したがって、スイッチングトランジスタＴｃの非導通、導通間での容量変化をΔＣｐとすると、このΔＣｐは次式で表される。
ΔCp ＝ Cp − Cp'・・・・・（２３）
図１４は、図１３の容量可変手段を適用した実施の形態４にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示す画素回路では、図１３の容量可変手段における入力端５１が駆動トランジスタＴｄのゲート端に接続され、接地端が電源線に接続されるように構成される。なお、その他の構成は、図１８に示す画素回路と同等である。
つぎに、実施の形態４の画素回路の動作について説明する。図１４において、まず、Ｔｃ制御線５０を高電位（ＶｇＨ）にすることで追加容量をＣｐにし、Ｖｔｈ検出および書き込みを行う。つぎに、Ｔｃ制御線５０を発光時の電位である低電位（ＶｇＬ）にすると、実施の形態１の画素回路のようにＶｇｓが変化する。このときのＶｇｓの変化は、上述の（１５）式で表すことができる。
Vgs＝Vth＋[(Call−Cs)/Call]・Vdata＋(CgdTd/Call')[VDD−Vtholed
−Vth＋(Cs/Call)Vdata]
＝[(Call'−CgdTd)/Call']Vth＋ａ・Vdata＋ｄ・・・（１５）（再掲）
また、容量可変手段の容量値がＣｐからＣｐ'に変化するとき、実施の形態１の場合と同様に、つぎの（２４）式で表される電荷保存則が成立するので、上記（１５）式で表されるＶｇｓが、つぎの（２５）式で表されるＶｇｓ'となる。
Q＝Call'・Vgs＝(Call'−ΔCp)Vgs'・・・（２４）
Vgs'＝[Call'/(Call'−ΔCp)]Vgs
＝[Call'/(Call'−ΔCp)][[(Call'−CgdTd)/Call']Vth
＋ａ・Vdata＋ｄ]
＝[(Call'−CgdTd)/(Call'−ΔCp)]Vth＋ａ'・Vdata ＋ d' ・・・（２５）
なお、これらの式に示されるａ、ａ'、ｄ、ｄ'は、上記（１６）、（１７）式に示したものと同一である。
したがって、つぎの（２６）式で表される差分ΔＣｐが成立するような容量値Ｃｐを設定することにより、（２５）式の右辺第１項である閾値電圧Ｖｔｈの係数が１となり、閾値電圧Ｖｔｈへの依存度が理論的には０となる。
ΔCp＝ Cp − Cp'＝ Cp・[１− CgdTc/(Cp ＋ CgdTc)] ＝CgdTd・・・（２６）
なお、（２６）式が成立する場合、（２５）式のＶｇｓ'は、上述の（１９）式のように簡略化することができ、
Vgs'＝ａ'・Vdata＋ｄ' ＋ Vth ・・・（１９）（再掲）
また、最終的なＩｄｓは、上述の（２０）式のように表すことができる。
Ids＝(β/2)(a'・Vdata＋d')2 ・・・・・（２０）（再掲）
ΔＣｃが理論値に設定されていれば、（２０）式に示されるＩｄｓにＶｔｈの項が存在しないので、駆動トランジスタＴｄのドレインからソースに流れる電流Ｉｄｓの値は駆動トランジスタＴｄの閾値電圧Ｖｔｈには理論的には依存しない。つまり、発光期間における有機ＥＬ素子への通電量の駆動閾値Ｖｔｈの影響を理論的には除去することができる。
また、ΔＣｐが理論値から外れる場合、Ｉｄｓはつぎの（２７）式、
Ids ＝ (β/2)[[(ΔCc − CgdTd)/(Call' − ΔCp)]Vth ＋ a'・Vdata ＋ d']2 ・・・（２７）
で表されるため、駆動閾値Ｖｔｈが残存することになる。
しかしながら、ΔＣｃが（１８）式を満たすような理論値でなくとも、この理論値に対して、例えば±１０％の範囲内にΔＣｐの値が設定されていれば、寄生容量による輝度のバラツキ防止の効果に供することができる。また、この場合、駆動閾値Ｖｔｈへの依存度を小さくすることができるので、有機ＥＬ素子への通電量を小さくすることが可能となる。
また、図１５は、Ｔｃ制御線の駆動波形を示すシーケンス図である。同図に示すように、Ｔｃ制御線はＶｔｈ検出時および書き込み時には高電位であり、逆に発光時には低電位であればよい。
また、図１５から明らかなように、Ｔｃ制御線およびＴｔｈ制御線は、高電位および低電位となるタイミングが一致している。したがって、Ｔｃ制御線とＴｔｈ制御線とを共用することができ、外部駆動装置を変更する必要がないという効果が得られる。なお、Ｔｔｈ制御線１１とＴｃ制御線５０とを共通のＴｔｈ／Ｔｃ制御線５５で共用する画素回路の構成例を図１６に示す。
以上、説明したように、この実施の形態の画像表示装置によれば、容量素子とスイッチングトランジスタとの直列接続回路による容量可変手段を設けるようにしているので、駆動トランジスタＴｄ（ドライバ手段）や閾値電圧検出用トランジスタＴｔｈ（閾値検出手段）等に存在する寄生容量の影響を小さくし、寄生容量による輝度のバラツキを低減することができる。
なお、実施の形態４の画像表示装置においても、実施の形態１と同様に、閾値電圧検出手段および駆動トランジスタの素子としてアモルファスシリコンＴＦＴを用いる他、これに代えて、ポリシリコンＴＦＴ等、他のＴＦＴを用いてもよい。
また、図１４に示した画素回路は、電圧制御型の画素回路に容量可変手段の構成を適用する例について示したが、電流制御型の画素回路に同様な容量可変手段の構成を適用することもできる。この場合、図１２に示す実施の形態３の構成例のように、駆動トランジスタＴｄ'のゲートと閾値電圧検出用トランジスタＴｔｈ'のゲートとの間に容量可変手段が接続されるように構成すればよい。
（実施の形態５）
図１９は、本発明の実施の形態５にかかる容量可変手段の構成を示す図である。同図に示す容量可変手段は、実施の形態４と同様に、容量素子とＴＦＴとを組み合わせて直列接続回路を構成したものである。図１９に示す回路では、固定容量Ｃｐ１に、例えば薄膜トランジスタであるスイッチングトランジスタＴｃ１が直列に接続され、固定容量Ｃｐ２に、例えば薄膜トランジスタであるスイッチングトランジスタＴｃ２が直列に接続される。これらのスイッチングトランジスタＴｃ１およびＴｃ２の各ゲート端には第１Ｔｃ制御線６１が接続される。さらに、図１９に示す回路では、例えば薄膜トランジスタであるスイッチングトランジスタＴｃ３が設けられている。具体的には、スイッチングトランジスタＴｃ３のソースは固定容量Ｃｐ１とスイッチングトランジスタＴｃ１との間に接続され、そのドレインを固定容量Ｃｐ２とスイッチングトランジスタＴｃ２との間に接続される。また、スイッチングトランジスタＴｃ３のゲート端には第２Ｔｃ制御線６２が接続される。
つぎに、この容量可変手段のスイッチングトランジスタＴｃ１、Ｔｃ２、Ｔｃ３の導通／非導通の前後における容量変化について説明する。図１９において、スイッチングトランジスタＴｃ１およびＴｃ２が導通し、且つスイッチングトランジスタＴｃ３が非導通の場合、入力端５１に対する容量はＣｐ１＋Ｃｐ２となる。一方、スイッチングトランジスタＴｃ１およびＴｃ２が非導通であり、且つスイッチングトランジスタＴｃ３が導通している場合には、入力端５１に対する容量は１／(1/Cp1＋1/Cp2）となる。
図２０は、図１９の容量可変手段を適用した実施の形態５にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示す画素回路では、図１９の容量可変手段における入力端５１が駆動トランジスタＴｄのゲート端に接続され、接地端が電源線に接続されるように構成される。なお、その他の構成は、図１８に示す画素回路と同等である。
つぎに、この実施の形態５の画素回路の動作について説明する。図２０において、まず、第１Ｔｃ制御線６１を高電位（ＶｇＨ）にすることで追加容量をＣｐ１＋Ｃｐ２にし、Ｖｔｈ検出および書き込みを行う。この際、Ｖｇｓは、つぎの（２８）式で表される。
Vgs ＝ Vth＋[(Call＋ Cp1 ＋ Cp2 −Cs)/(Call ＋ Cp1 ＋ Cp2]・Vdata ・・・（２８）
書き込み期間終了後、第１制御線６１を低電位（ＶｇＬ）にする。ここで、Ｃｐ１とＣｐ２は、同じ容量値Ｃｐｃであるとすると、それぞれＣｐｃ・Ｖｇｓの電荷がたまっている。つぎに、第２制御線６２を高電位（ＶｇＨ）にすると、Ｖｇｓは、つぎの（２９）式で表わされるＶｇｓ'となる。
Vgs'＝Vgs [(Call' ＋ Cpc)/(Call'＋Cpc/2)] ・・・（２９）
つぎに、電源線１０、マージ線１２、Ｔｔｈ制御線６２等の電位を図２１における発光期間の電位に設定すると、実施の形態１の画素回路のようにＶｇｓが変化する。このときのＶｇｓの変化は、つぎの（３０）式のＶｇｓ''で表すことができる。
Vgs'' ＝Vgs'＋CgdTd/(Call' ＋ Cpc/2)[VDD−Vtholed
−Vth＋Cs/(Call ＋ 2Cpc)Vdata]
＝[(Call'＋Cpc)(Call' ＋ Cpc/2 −CgdTd)/(Call'＋Cpc/2)2]Vth＋ａ・Vdata＋ｄ・・・（３０）
なお、これらの式に示されるａ、ｄは、上記（１６）、（１７）式に示したものと同一である。Ｃａｌｌ'＞＞Ｃｐｃ且つＣａｌｌ'＞＞ＣｇｄＴｄであるならば、つぎの（３１）式が成立するような容量値Ｃｐｃを設定することにより、（３０）式の右辺第１項である閾値電圧Ｖｔｈの係数が１となり、閾値電圧Ｖｔｈへの依存度が理論的には０となる。
Cpc/2＝CgdTd・・・（３１）
Vgs'' −Vth＝ａ・Vdata＋ｄ・・・（３２）
つまり、駆動トランジスタＴｄのドレインからソースに流れる電流Ｉｄｓの値は駆動トランジスタＴｄの閾値電圧Ｖｔｈには理論的には依存しない。これにより、発光期間における有機ＥＬ素子への通電量の駆動閾値Ｖｔｈの影響を理論的には除去することができる。
図２１は、第１Ｔｃ制御線および第２Ｔｃ制御線の駆動波形を示すシーケンス図である。同図に示すように、第１Ｔｃ制御線６１はＶｔｈ検出時および書き込み時には高電位であり、逆に発光時には低電位である。これに対して第２Ｔｃ制御線６２は準備時、Ｖｔｈ検出時、および書き込み時に低電位であり、発光時に高電位である。
また、図２１から明らかなように、第１Ｔｃ制御線およびＴｔｈ制御線は、高電位および低電位となるタイミングがほぼ一致している。したがって、第１Ｔｃ制御線とＴｔｈ制御線とを共用することができ、外部駆動装置と各画素を接続する制御線の本数を少なくすることができるという効果が得られる。なお、Ｔｔｈ制御線１１と第１Ｔｃ制御線６１とを共通のＴｔｈ／Ｔｃ制御線６５で共用する画素回路の構成例を図２２に示す。
以上、説明したように、この実施の形態の画像表示装置によっても、容量素子とスイッチングトランジスタとの直列接続回路による容量可変手段を設けるようにしているので、駆動トランジスタＴｄ（ドライバ手段）や閾値電圧検出用トランジスタＴｔｈ（閾値検出手段）等に存在する寄生容量の影響を小さくし、寄生容量による輝度のバラツキを低減することができる。
なお、実施の形態５の画像表示装置においても、実施の形態１と同様に、閾値電圧検出手段および駆動トランジスタの素子としてアモルファスシリコンＴＦＴを用いる他、これに代えて、ポリシリコンＴＦＴ等、他のＴＦＴを用いてもよい。
また、図２０および図２２に示した画素回路は、電圧制御型の画素回路に容量可変手段の構成を適用する例について示したが、電流制御型の画素回路に同様な容量可変手段の構成を適用することもできる。この場合、図１２に示す実施の形態３の構成例のように、駆動トランジスタＴｄ'のゲートと閾値電圧検出用トランジスタＴｔｈ'のゲートとの間に容量可変手段が接続されるように構成すればよい。
以上のように、本発明にかかる画像表示装置は、寄生容量による輝度のバラツキの防止に対して有用である。
本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。 図１に示した薄膜トランジスタＴＦＴの構成を示す断面図である。 図１に示した可変容量Ｃｃの構成を示す概略平面図である。 図１に示した可変容量Ｃｃの構成を示すＸ−Ｘ線視断面図である。 図１および図３−１，図３−２に示した可変容量Ｃｃの単位面積当たりの容量の変化を示すグラフである。 実施の形態１の動作を説明するためのシーケンス図である。 図５に示した準備期間の動作を説明する図である。 図５に示した閾値電圧検出期間の動作を説明する図である。 図５に示した書き込み期間の動作を説明する図である。 図５に示した発光期間の動作を説明する図である。 本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。 電流制御型の画像表示装置の１画素に対応する画素回路の構成を示す図である。 本発明の実施の形態３にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。 本発明の実施の形態４にかかる容量可変手段の構成を示す図である。 図１３の容量可変手段を適用した実施の形態４にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。 Ｔｃ制御線の駆動波形を示すシーケンス図である。 Ｔｔｈ制御線１１とＴｃ制御線５０とを共通のＴｔｈ／Ｔｃ制御線５５で共用する画素回路の構成例を示す図である。 従来の画像表示装置の１画素に対応する画素回路の構成を示す図である。 図１７に示した画素回路に発生する寄生容量等を示す図である。 本発明の実施の形態５にかかる容量可変手段の構成を示す図である。 図１９の容量可変手段を適用した実施の形態５にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。 第１Ｔｃ制御線および第２Ｔｃ制御線の駆動波形を示すシーケンス図である。 第１Ｔｔｈ制御線６１および第２Ｔｔｈ制御線６２とＴｃ制御線５０とを共通のＴｔｈ／Ｔｃ制御線６５で共用する画素回路の構成例を示す図である。
符号の説明
１０，４０ 電源線
１１ Ｔｔｈ制御線
１２ マージ線
１３ 走査線
１４ 画像信号線
２０ Ｃｃ制御線
３０ Ｔｔｈ／Ｃｃ制御線
４１ 画像信号線
４２ Ｔｔｈ制御／走査線
５０ Ｔｃ制御線
５１ 入力端
５５，６５ Ｔｔｈ／Ｔｃ制御線
６１ 第１Ｔｃ制御線
６２ 第２Ｔｃ制御線
ＯＬＥＤ 有機ＥＬ素子
Ｔｄ，Ｔｄ’ 駆動トランジスタ
Ｔｔｈ，Ｔｔｈ’ 閾値電圧検出用トランジスタ
Ｔ１，Ｔ２，Ｔｃ，Ｔｃ１，Ｔｃ２，Ｔｃ３ スイッチングトランジスタ
Ｃｓ 補助容量
Ｃｃ 可変容量
Ｃｐ，Ｃｐ１，Ｃｐ２ 固定容量

Claims (17)

  1. 通電により発光する発光手段と、
    少なくとも第１端子、第２端子を備え、前記第１端子と前記第２端子との間に印加される所定の駆動閾値よりも高い電位差に応じて前記発光手段の発光を制御するドライバ手段と、
    前記ドライバ手段の前記第１端子と前記第２端子との間における前記駆動閾値に対応した閾値電圧を検出する閾値電圧検出手段と、
    前記ドライバ手段に接続された容量可変手段と、
    を備えたことを特徴とする画像表示装置。
  2. 前記容量可変手段の容量値は、前記ドライバ手段の端子間に存在する寄生容量、前記閾値電圧検出手段が有する端子間に存在する寄生容量の大きさに応じて、その値が決定されることを特徴とする請求項１に記載の画像表示装置。
  3. 前記閾値電圧検出手段に接続される選択信号線と該選択信号線に接続される制御信号線とが少なくとも一部共用されていることを特徴とする請求項１に記載の画像表示装置。
  4. 前記容量可変手段は、薄膜トランジスタと該薄膜トランジスタと接続された容量素子とを含んだ接続回路であり、該接続回路の一端が前記ドライバ手段に接続されることを特徴とする請求項１に記載の画像表示装置。
  5. 前記容量可変手段は、第１電極と、該第１電極よりも小面積である第２電極と、前記第１電極と前記第２電極との間に配置される絶縁層およびチャネル層と、を備えた可変容量素子であることを特徴とする請求項１に記載の画像表示装置。
  6. 前記チャネル層は、前記第２電極に接していることを特徴とする請求項５に記載の画像表示装置。
  7. 前記ドライバ手段および／または前記閾値電圧検出手段は薄膜トランジスタを含んで構成され、前記薄膜トランジスタのチャネル層と、前記可変容量素子のチャネル層とが同じ材料により略等しい厚みで形成されていることを特徴とする請求項５に記載の画像表示装置。
  8. 前記薄膜トランジスタのチャネル層および／または絶縁層と、前記可変容量素子のチャネル層および／または絶縁層とは同一工程で形成されることを特徴とする請求項７に記載の画像表示装置。
  9. 前記ドライバ手段および／または前記閾値電圧検出手段は薄膜トランジスタを含んで構成され、前記薄膜トランジスタの絶縁層と、前記可変容量素子の絶縁層とが同じ材料により略等しい厚みで形成されていることを特徴とする請求項５に記載の画像表示装置。
  10. 前記薄膜トランジスタの絶縁層と、前記可変容量素子の絶縁層とは同一工程で形成されることを特徴とする請求項９に記載の画像表示装置。
  11. 第１電極と、該第１電極上に配置される絶縁層と、該絶縁層上に配置されるチャネル層と、該チャネル層上に配置され、前記第１電極よりも小面積である第２電極と、を備えた可変容量素子を用いた画像表示装置。
  12. 前記チャネル層は、前記第１電極と前記第２電極との間の電位差に応じて導電性が変化することを特徴とする請求項１１に記載の画像表示装置。
  13. 通電により発光する発光素子と、
    ゲート電極、ソース電極、ドレイン電極を有し、前記ソース電極および前記ドレイン電極のいずれか一方の電極が前記発光素子に電気的に接続される駆動トランジスタと、
    走査信号に応じて前記駆動トランジスタの前記ゲート電極と前記駆動トランジスタの前記一方の電極とを短絡するスイッチングトランジスタと、
    前記駆動トランジスタのゲート電極に接続される容量可変手段と、を備えた画像表示装置の駆動方法において、
    前記駆動トランジスタ及び前記スイッチングトランジスタをオンに設定することにより、前記スイッチングトランジスタを介して前記駆動トランジスタのゲート電極と前記駆動トランジスタの前記ソース電極及び前記ドレイン電極のうちの他方の電極とを電気接続し、前記駆動トランジスタの前記他方の電極に対する前記ゲート電極の電位を駆動閾値とする第１の工程と、
    前記駆動トランジスタをオフに設定するとともに前記スイッチングトランジスタをオンに設定することにより、前記発光素子の輝度電位を前記駆動トランジスタのゲート電極に供給する第２の工程と、
    前記駆動トランジスタをオンに設定するとともに、前記スイッチングトランジスタをオフに設定することにより、前記発光素子に通電を行い、前記駆動トランジスタのゲート電極に供給された前記輝度電位に基づいて前記発光素子を発光させる第３の工程と、を含み、
    前記駆動トランジスタの前記他方の電極に対する前記ゲート電極の電位を駆動閾値とする第１の工程における前記容量可変手段の容量値と、前記発光素子を発光させる第３の工程における前記容量可変手段の容量値とを異ならせることにより、前記発光素子の発光輝度に対する前記駆動トランジスタ及び前記スイッチングトランジスタの寄生容量の影響を抑制したことを特徴とする画像表示装置の駆動方法。
  14. 前記容量可変手段の容量値が、前記発光素子を発光させる第３の工程よりも前記駆動トランジスタの前記他方の電極に対する前記ゲート電極の電位を駆動閾値とする第１の工程の方が大きいことを特徴とする請求項１３に記載の画像表示装置の駆動方法。
  15. 前記容量可変手段の容量値が、前記駆動トランジスタの前記他方の電極に対する前記ゲート電極の電位を駆動閾値とする第１の工程において、略一定であることを特徴とする請求項１３に記載の画像表示装置の駆動方法。
  16. 前記容量可変手段の容量値が、前記発光素子を発光させる第３の工程において、略一定であることを特徴とする請求項１３に記載の画像表示装置の駆動方法。
  17. 前記容量可変手段の容量値が、前記発光素子の輝度電位を前記駆動トランジスタのゲート電極に供給する第２の工程と、前記発光素子を発光させる第３の工程との間で変化することを特徴とする請求項１３に記載の画像表示装置の駆動方法。
JP2005245049A 2004-08-31 2005-08-25 画像表示装置 Active JP5137299B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005245049A JP5137299B2 (ja) 2004-08-31 2005-08-25 画像表示装置
TW094129604A TWI279748B (en) 2004-08-31 2005-08-30 Image display device and driving method thereof
US11/213,933 US7579624B2 (en) 2004-08-31 2005-08-30 Image display having a capacitance varying unit and method of driving same
KR1020050080545A KR100672792B1 (ko) 2004-08-31 2005-08-31 화상표시장치 및 그 구동방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004252753 2004-08-31
JP2004252753 2004-08-31
JP2004377348 2004-12-27
JP2004377348 2004-12-27
JP2005245049A JP5137299B2 (ja) 2004-08-31 2005-08-25 画像表示装置

Publications (2)

Publication Number Publication Date
JP2006209074A true JP2006209074A (ja) 2006-08-10
JP5137299B2 JP5137299B2 (ja) 2013-02-06

Family

ID=35941776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005245049A Active JP5137299B2 (ja) 2004-08-31 2005-08-25 画像表示装置

Country Status (4)

Country Link
US (1) US7579624B2 (ja)
JP (1) JP5137299B2 (ja)
KR (1) KR100672792B1 (ja)
TW (1) TWI279748B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152793A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation 画像表示装置
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
JP2009520227A (ja) * 2005-12-20 2009-05-21 トムソン ライセンシング 過渡的容量結合を用いた表示パネルと制御方法
JP2010152165A (ja) * 2008-12-25 2010-07-08 Kyocera Corp 画像表示装置
JP2010175987A (ja) * 2009-01-30 2010-08-12 Kyocera Corp 画像表示装置
JP2010276834A (ja) * 2009-05-28 2010-12-09 Kyocera Corp 画像表示装置
JP2011248039A (ja) * 2010-05-26 2011-12-08 Seiko Epson Corp 電気光学装置，電気光学装置の駆動方法，制御回路および電子機器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063662A1 (ja) * 2005-11-29 2007-06-07 Kyocera Corporation 画像表示装置
KR101176540B1 (ko) * 2005-12-02 2012-08-24 삼성전자주식회사 다결정 실리콘 ｔｆｔ 및 이를 적용한 유기발광디스플레이
JP4211805B2 (ja) * 2006-06-01 2009-01-21 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
TWI343042B (en) * 2006-07-24 2011-06-01 Au Optronics Corp Light-emitting diode (led) panel and driving method thereof
KR101341011B1 (ko) * 2008-05-17 2013-12-13 엘지디스플레이 주식회사 발광표시장치
KR101419244B1 (ko) 2008-07-23 2014-07-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
JP5627175B2 (ja) * 2008-11-28 2014-11-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
KR20100098860A (ko) 2009-03-02 2010-09-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2011035210A (ja) * 2009-08-03 2011-02-17 Renesas Electronics Corp 半導体集積回路、及び半導体集積回路のレイアウト方法
KR101374477B1 (ko) 2010-10-22 2014-03-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9329738B2 (en) * 2012-09-10 2016-05-03 Apple Inc. Determination and reduction of parasitic capacitance variation due to display noise
JP2015025978A (ja) * 2013-07-26 2015-02-05 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
JP6459271B2 (ja) 2014-07-23 2019-01-30 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその駆動方法
US10121430B2 (en) * 2015-11-16 2018-11-06 Apple Inc. Displays with series-connected switching transistors
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
JP6755689B2 (ja) * 2016-03-30 2020-09-16 株式会社Ｊｏｌｅｄ 表示装置
KR102666831B1 (ko) 2016-04-15 2024-05-21 삼성디스플레이 주식회사 표시 장치
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN107910375A (zh) * 2017-11-02 2018-04-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US11915649B2 (en) * 2022-06-08 2024-02-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003140612A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003295824A (ja) * 2002-04-03 2003-10-15 Seiko Epson Corp 電子回路及びその駆動方法、電子装置、電気光学装置、及び電子機器
JP2005331774A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 電流駆動画素回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075505B2 (ja) 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003140612A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003295824A (ja) * 2002-04-03 2003-10-15 Seiko Epson Corp 電子回路及びその駆動方法、電子装置、電気光学装置、及び電子機器
JP2005331774A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 電流駆動画素回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009520227A (ja) * 2005-12-20 2009-05-21 トムソン ライセンシング 過渡的容量結合を用いた表示パネルと制御方法
WO2008152793A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation 画像表示装置
US8169385B2 (en) 2007-06-15 2012-05-01 Panasonic Corporation Image display device
US8314755B2 (en) 2007-06-15 2012-11-20 Panasonic Corporation Image display device
JP5257075B2 (ja) * 2007-06-15 2013-08-07 パナソニック株式会社 画像表示装置
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
JPWO2009017122A1 (ja) * 2007-07-30 2010-10-21 京セラ株式会社 画像表示装置
JP4733211B2 (ja) * 2007-07-30 2011-07-27 京セラ株式会社 画像表示装置
JP2010152165A (ja) * 2008-12-25 2010-07-08 Kyocera Corp 画像表示装置
JP2010175987A (ja) * 2009-01-30 2010-08-12 Kyocera Corp 画像表示装置
JP2010276834A (ja) * 2009-05-28 2010-12-09 Kyocera Corp 画像表示装置
JP2011248039A (ja) * 2010-05-26 2011-12-08 Seiko Epson Corp 電気光学装置，電気光学装置の駆動方法，制御回路および電子機器

Also Published As

Publication number Publication date
US20060043375A1 (en) 2006-03-02
JP5137299B2 (ja) 2013-02-06
KR20060050856A (ko) 2006-05-19
US7579624B2 (en) 2009-08-25
TW200625220A (en) 2006-07-16
TWI279748B (en) 2007-04-21
KR100672792B1 (ko) 2007-01-22

Similar Documents

Publication Publication Date Title
JP5137299B2 (ja) 画像表示装置
JP4782103B2 (ja) 画像表示装置
US8154483B2 (en) Image display apparatus and driving method thereof
KR100859970B1 (ko) 화상표시장치 및 그 구동방법
US9082345B2 (en) Display device with reduced effects from pixel shorts
US20170110053A1 (en) Pixel circuit and display device
JP5154755B2 (ja) 画像表示装置およびその駆動方法
US7474283B2 (en) Electroluminescent display devices
US20100001983A1 (en) Light-emitting display device
US8605014B2 (en) Method of driving image display apparatus
KR20190116597A (ko) 유기 발광 표시 장치
JP2006220851A (ja) 発光表示パネルの駆動装置および駆動方法
KR20190081477A (ko) 유기 발광 다이오드 표시장치
TW200428329A (en) Image display device
US20200202771A1 (en) Light emitting display device
JP5051565B2 (ja) 画像表示装置
WO2007040088A1 (ja) 画像表示装置およびその駆動方法
US9418594B2 (en) Display device
JP2005031629A (ja) 表示素子および表示装置
CN100424742C (zh) 图像显示装置及其驱动方法
KR101882297B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
JP6041455B2 (ja) 画像表示装置および画像表示装置の駆動方法
CN110097840B (zh) 像素电路的检测方法、显示面板的驱动方法和显示装置
JP4687943B2 (ja) 画像表示装置
JP5473318B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Ref document number: 5137299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250