KR100672792B1 - 화상표시장치 및 그 구동방법 - Google Patents

화상표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR100672792B1
KR100672792B1 KR1020050080545A KR20050080545A KR100672792B1 KR 100672792 B1 KR100672792 B1 KR 100672792B1 KR 1020050080545 A KR1020050080545 A KR 1020050080545A KR 20050080545 A KR20050080545 A KR 20050080545A KR 100672792 B1 KR100672792 B1 KR 100672792B1
Authority
KR
South Korea
Prior art keywords
electrode
capacitance
transistor
driving
image display
Prior art date
Application number
KR1020050080545A
Other languages
English (en)
Other versions
KR20060050856A (ko
Inventor
신지 타카수기
카오루 쿠사후카
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20060050856A publication Critical patent/KR20060050856A/ko
Application granted granted Critical
Publication of KR100672792B1 publication Critical patent/KR100672792B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

기생용량에 의한 휘도의 편차를 방지하는 것을 과제로 한다.
통전에 의해 발광하는 유기 EL소자(OLED)와, 게이트(제1단자), 드레인(제2단자), 소스를 구비하고, 게이트와 드레인 사이에 인가되는 소정의 구동 임계값보다 높은 전위차에 따라 유기 EL소자(OLED)를 제어하는 구동 트랜지스터(Td)와, 구동 트랜지스터(Td)의 게이트와 드레인 사이에 있어서의 구동 임계값에 대응한 임계값 전압을 검출하는 임계값 전압검출용 트랜지스터(Tth)와, 구동 트랜지스터(Td)에 접속된 가변용량(Cc)을 구비하도록 구성한다.

Description

화상표시장치 및 그 구동방법{IMAGE DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도1은 본 발명의 실시형태1에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다.
도2는 도1에 나타낸 박막 트랜지스터(TFT)의 구성을 나타내는 단면도이다.
도3a는 도1에 나타낸 가변용량(Cc)의 구성을 나타내는 개략적인 평면도이다.
도3b는 도1에 나타낸 가변용량(Cc)의 구성을 나타내는 X-X선 단면도이다.
도4는 도1 및 도3a, 도3b에 나타낸 가변용량(Cc)의 단위면적당의 용량의 변화를 나타내는 그래프이다.
도5는 실시형태1의 동작을 설명하기 위한 시퀀스도이다.
도6은 도5에 나타낸 준비기간의 동작을 설명하는 도이다.
도7은 도5에 나타낸 임계값 전압검출기간의 동작을 설명하는 도이다.
도8은 도5에 나타낸 기록기간의 동작을 설명하는 도이다.
도9는 도5에 나타낸 발광기간의 동작을 설명하는 도이다.
도10은 본 발명의 실시형태2에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다.
도11은 전류제어형의 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다.
도12는 본 발명의 실시형태3에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다.
도13은 본 발명의 실시형태4에 따른 용량가변수단의 구성을 나타내는 도이다.
도14는 도13의 용량가변수단을 적용한 실시형태4에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다.
도15는 Tc 제어선의 구동 파형을 나타내는 시퀀스도이다.
도16은 Tth 제어선(11)과 Tc 제어선(50)을 공통의 Tth/Tc 제어선(55)으로 공용하는 화소회로의 구성예를 나타내는 도이다.
도17은 종래의 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다.
도18은 도17에 나타낸 화소회로에 발생하는 기생용량 등을 나타내는 도이다.
도19는 본 발명의 실시형태5에 따른 용량가변수단의 구성을 나타내는 도이다.
도20은 도19의 용량가변수단을 적용한 실시형태5에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다.
도21은 제1 Tc 제어선 및 제2 Tc 제어선의 구동 파형을 나타내는 시퀀스도이다.
도22는 제1 Tth 제어선(61) 및 제2 Tth 제어선(62)과 Tc 제어선(50)을 공통 의 Tth/Tc 제어선(65)으로 공용하는 화소회로의 구성예를 나타내는 도이다.
(부호의 설명)
10,40:전원선 11:Tth 제어선
12:마지선 13:주사선
14:화상신호선 20:Cc 제어선
30:Tth/Cc 제어선 41:화상신호선
42:Tth 제어/주사선 50:Tc 제어선
51:입력단 55,65:Tth/Tc 제어선
61:제1 Tc 제어선 62:제2 Tc 제어선
OLED:유기 EL소자 Td, Td':구동 트랜지스터
Tth, Tth':임계값 전압검출용 트랜지스터
T1,T2,Tc,Tc1,Tc2,Tc3:스위칭 트랜지스터
Cs:보조용량 Cc:가변용량
Cp,Cp1,Cp2:고정용량
본 발명은 화상표시장치 및 그 구동방법에 관한 것으로, 특히, 기생용량에 의한 휘도의 편차를 저감시킬 수 있는 화상표시장치 및 그 구동방법에 관한 것이다.
종래부터, 발광층에 주입된 정공과 전자가 발광 재결합함으로써 광을 발생시키는 기능을 갖는 전류제어형의 유기 EL(Electronic Luminescent)소자를 사용한 화상표시장치가 제안되고 있다.
이 종류의 화상표시장치에서는, 비결정성(amorphous) 실리콘이나 다결정 실리콘 등으로 형성된 TFT(박막 트랜지스터)나 상술한 유기 EL소자 등이 각 화소를 구성하고 있으며, 각 화소에 적절한 전류값이 설정됨으로써 휘도가 제어된다.
도17은, 종래의 화상표시장치에 있어서의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다. 동 도면에 있어서, 화소회로는, 유기 EL소자(OLED), 유기 EL소자 용량(COLED), 구동 트랜지스터(Td), 임계값 전압검출용 트랜지스터(Tth), 보조용량(Cs), 스위칭 트랜지스터(T1) 및 스위칭 트랜지스터(T2)로 구성되어 있다.
구동 트랜지스터(Td)는 게이트 전극·소스 전극간에 주어지는 전위차에 따라 유기 EL소자(OLED)에 흐르는 전류량을 제어하기 위한 것인다. 또 임계값 전압검출용 트랜지스터(Tth)는, 온상태로 되었을 때, 구동 트랜지스터(Td)의 게이트 전극과 드레인 전극을 전기적으로 접속하고, 구동 트랜지스터(Td)의 게이트 전극·소스 전극간의 전위차가 구동 트랜지스터(Td)의 임계값 전압(Vth)으로 될 때까지 구동 트랜지스터(Td)의 게이트 전극으로부터 드레인 전극을 향해서 전류를 흐르게 함으로써, 구동 트랜지스터(Td)의 임계값 전압(Vth)을 검출하는 기능을 갖고 있다.
유기 EL소자(OLED)는, 임계값 전압이상의 전위차(애노드-캐소드간 전위차)가 발생함으로써, 전류가 흘러 발광하는 특성을 갖는 소자이다. 구체적으로는, 유기 EL소자(OLED)는, Al, Cu, ITO(Indium Tin Oxide) 등에 의해 형성된 애노드층 및 캐소드층과, 애노드층과 캐소드층 사이에 프탈시아닌, 트리스알루미늄착체, 벤조퀴노리노라토, 베릴륨착체 등의 유기계의 재료에 의해 형성된 발광층을 적어도 구비한 구조를 갖고, 발광층에 주입된 정공과 전자가 발광 재결합함으로써 광을 발생시키는 기능을 갖는다. 유기 EL소자 용량(COLED)은 유기 EL소자(OLED)의 용량을 등가적으로 나타낸 것이다.
구동 트랜지스터(Td), 임계값 전압검출용 트랜지스터(Tth), 스위칭 트랜지스터(T1) 및 스위칭 트랜지스터(T2)는 예를 들면 박막 트랜지스터이다. 또, 이하에서 참조되는 각 도면에 있어서는, 각 박막 트랜지스터에 대해서 채널(n형 또는 p형)을 명시하고 있지 않지만, n형 또는 p형 중 어느 하나이며, 본 명세서중의 기재에 따르는 것으로 한다.
전원선(10)은 구동 트랜지스터(Td) 및 스위칭 트랜지스터(T2)에 전원을 공급한다. Tth 제어선(11)은 임계값 전압검출용 트랜지스터(Tth)를 제어하기 위한 신호를 공급한다. 마지선(12)은 스위칭 트랜지스터(T2)를 제어하기 위한 신호를 공급한다. 주사선(13)은 스위칭 트랜지스터(T1)를 제어하기 위한 신호를 공급한다. 화상신호선(14)은 화상신호를 공급한다.
상기 구성에 있어서, 화소회로는 준비기간, 임계값 전압검출기간, 기록기간 및 발광기간이라는 4개의 기간을 거쳐 동작한다. 즉, 준비기간에서는, 전원선(10)에는 소정의 정전위(Vp, Vp＞0)이 인가되고, 임계값 전압검출용 트랜지스터(Tth)가 오프, 스위칭 트랜지스터(T1)가 오프, 구동 트랜지스터(Td)가 온, 스위칭 트랜지스터(T2)가 온으로 되도록 제어된다. 그 결과, 전원선(10)→구동 트랜지스터(Td)→유기 EL소자 용량(COLED)이라는 경로로 전류가 흘러, 유기 EL소자 용량(COLED)에 전하가 축적된다.
다음의 임계값 전압검출기간에서는, 전원선(10)에는 제로 전위가 인가되고, 임계값 전압검출용 트랜지스터(Tth)가 온으로 되도록 제어되고, 구동 트랜지스터(Td)의 게이트와 드레인이 접속된다. 이것에 의해, 보조용량(Cs) 및 유기 EL소자 용량(COLED)에 축적된 전하가 방전되어, 구동 트랜지스터(Td)→전원선(10)이라는 경로로 전류가 흐른다. 그리고, 구동 트랜지스터(Td)의 게이트-드레인간의 전위차가, 구동 트랜지스터(Td)의 구동 임계값에 대응하는 임계값 전압(Vth)에 도달하면, 구동 트랜지스터(Td)가 오프로 된다.
다음의 기록기간에서는, 전원선(10)의 전위는 제로전위를 유지하고, 스위칭 트랜지스터(T1)가 온, 스위칭 트랜지스터(T2)가 오프로 되어, 유기 EL소자 용량(COLED)에 축적된 전하가 방전된다. 그 결과, 유기 EL소자 용량(COLED)→임계값 전압검출용 트랜지스터(Tth)→보조용량(Cs)이라는 경로로 전류가 흘러, 보조용량(Cs)에 전하가 축적된다. 즉, 유기 EL소자 용량(COLED)에 축적된 전하는 보조용량(Cs)으로 이동한다.
다음의 발광기간에서는, 전원선(10)에는 소정의 마이너스전위(-VDD, VDD＞0)가 인가되고, 구동 트랜지스터(Td)가 온, 임계값 전압검출용 트랜지스터(Tth)가 오 프, 스위칭 트랜지스터(T1)가 오프로 되도록 제어된다. 그 결과, 유기 EL소자(OLED)→구동 트랜지스터(Td)→전원선(10)이라는 경로로 전류가 흘러, 유기 EL소자(OLED)가 발광한다.
(비특허문헌1) S. Ono et al., Proceedings of IDW '03, 255(2003)
그런데, 종래의 화상표시장치에 있어서는, 도18에 나타낸 바와 같이, 구동 트랜지스터(Td)의 게이트 부근에 기생용량(CgdTd) 및 기생용량(CgsTd)이, 또한, 임계값 전압검출용 트랜지스터(Tth)의 게이트 부근에도 기생용량(CgdTth) 및 기생용량(CgsTth)가 존재하고 있다.
이들 기생용량은, 유기 EL소자(OLED)의 휘도의 편차의 요인이 되는 것이 알려져 있다. 따라서, 종래부터, 기생용량에 의한 악영향을 효과적으로 작게 할 수 있는 방법이 요구되어지고 있었다.
본 발명은, 상기에 감안하여 이루어진 것으로서, 기생용량에 의한 휘도의 편차를 저감시킬 수 있는 화상표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하고, 목적을 달성하기 위해서, 본 발명에 따른 화상표시장치는, 통전에 의해 발광하는 발광수단과, 적어도 제1단자, 제2단자를 구비하고, 상기 제1단자와 상기 제2단자 사이에 인가되는 소정의 구동 임계값 보다 높은 전위차에 따라 상기 발광수단의 발광을 제어하는 드라이버수단과, 상기 드라이버수단의 상기 제1단자와 상기 제2단자 사이에 있어서의 상기 구동 임계값에 대응한 임계값 전압을 검출하는 임계값 전압검출수단과, 상기 드라이버수단에 접속된 용량가변수단을 구비한 것을 특징으로 한다.
또한 본 발명에 따른 화상표시장치는, 제1전극과, 상기 제1전극상에 배치되는 절연층과, 상기 절연층상에 배치되는 채널층과, 상기 채널층상에 배치되고, 상기 제1전극보다 소면적인 제2전극을 구비한 가변용량을 사용한 것을 특징으로 한다.
또한 본 발명에 따른 화상표시장치의 구동방법은, 통전에 의해 발광하는 발광 소자와, 게이트 전극, 소스 전극, 드레인 전극을 갖고, 상기 소스 전극 및 상기 드레인 전극 중 어느 한쪽의 전극이 상기 발광 소자에 전기적으로 접속되는 구동 트랜지스터와, 주사 신호에 따라 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 접속되는 용량가변수단을 구비한 화상표시장치의 구동방법에 있어서, 상기 구동 트랜지스터 및 상기 스위칭 트랜지스터를 온으로 설정함으로써, 상기 스위칭 트랜지스터를 통해 상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른쪽의 전극을 전기적으로 접속하고, 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제1공정과, 상기 구동 트랜지스터를 오프로 설정함과 아울러 상기 스위칭 트랜지스터를 온으로 설정함으로써, 상기 발광 소자의 휘도전위를 상기 구동 트랜지스터의 게이트 전극에 공급하는 제2공정과, 상기 구동 트랜지스터를 온으로 설정함과 아울러, 상기 스위칭 트랜지스터를 오프로 설정함으로써, 상기 발광 소자에 통전을 행하여, 상기 구동 트랜지스터의 게이트 전극에 공급된 상기 휘도전위에 기초하여 상기 발광 소자를 발광시키는 제3공정을 포함하고, 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제1공정에 있어서의 상기 용량가변수단의 용량값과, 상기 발광 소자를 발광시키는 제3공정에 있어서의 상기 용량가변수단의 용량값을 다르게 함으로써, 상기 발광 소자의 발광 휘도에 대한 상기 구동 트랜지스터 및 상기 스위칭 트랜지스터의 기생용량의 영향을 억제한 것을 특징으로 한다.
(발명의 효과)
본 발명에 의하면, 발광수단을 구동하는 드라이버수단에 용량가변수단을 접속한 구성으로 한 점에서, 용량가변수단의 용량값을 변화시킴으로써 드라이버수단이나 임계값 검출수단 등에 존재하는 기생용량의 영향을 작게 하여, 기생용량에 의한 휘도의 편차를 저감시킬 수 있으므로, 화상표시장치의 수명을 향상시킬 수 있다라는 효과를 발휘한다. 또한 제조공정이나 층구조의 변경의 수고를 억제할 수 있으므로, 본 발명의 적용이 매우 용이하다라는 효과를 발휘한다.
이하에, 본 발명에 따른 화상표시장치의 실시형태를 도면에 기초하여 상세하게 설명한다. 또, 이 실시형태에 의해 본 발명이 한정되는 것은 아니다.
(실시형태1)
도1은, 본 발명의 실시형태1에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도이다. 동 도면에 있어서는, 도18의 각 부에 대응하는 부 분에는 동일한 부호를 붙인다. 도1에 나타낸 화소회로에 있어서는, 용량가변수단으로서의 가변용량(Cc)과, 이 가변용량(Cc)을 제어하기 위한 Cc 제어선(20)이 새롭게 설치되어 있다.
가변용량(Cc)은, 상술한 기생용량에 의한 영향을 작게 하기 위한 용량이며, 제1전극(M1)과 제2전극(M2) 사이에 끼워진 절연층(Z) 및 채널층(CN)을 구비한 구성으로 되어 있으며, 박막 트랜지스터의 층구성과 거의 같다. 제1전극(M1)은, Cc 제어선(20)에 접속되어 있다. 한편, 제2전극(M2)은 구동 트랜지스터(Td)의 게이트에 접속되어 있다.
도2는, 도1에 나타낸 박막 트랜지스터(TFT)의 구성을 나타내는 단면도이다. 동 도면에 있어서의 박막 트랜지스터는, 기판에 가까운 층으로부터 게이트 전극(M1'), 절연층(Z'), 채널층(CN'), 소스 전극(S) 및 드레인 전극(D)을 적층한 구조를 갖고 있다. 게이트 전극(M1'), 소스 전극(S), 드레인 전극(D)은, 예를 들면 Al 이나 AlNd, MoW 등의 금속재료에 의해 구성되어 있다. 절연층(Z')은, 예를 들면 SiN계나 SiO계의 절연재료에 의해 형성되어 있다. 채널층(CN')은, 예를 들면 비결정형 실리콘이나 폴리실리콘 등의 반도체재료에 의해 형성되어 있다.
이러한 박막 트랜지스터에 있어서는, 게이트 전극(M1')·소스 전극(S)간의 전압에 의해 형성되는 전계에 의해, 채널층(CN')의 도전율이 변화되고, 드레인 전극(D)·소스 전극(S)간의 저항값이 변화되므로, 드레인 전극(D)과 소스 전극(S)간에 흐르는 전류량을 제어할 수 있다. 예를 들면 동 도면의 박막 트랜지스터를 구동 트랜지스터(Td)로서 사용한 경우, 게이트 전극·소스 전극간에 주어지는 전위차에 따라, 유기 EL소자(OLED)에 흐르는 전류량을 제어할 수 있다.
또한 도3a는, 도1에 나타낸 가변용량(Cc)의 구성을 나타내는 개략적인 평면도이며, 도3b는 마찬가지로 도1에 나타낸 가변용량(Cc)의 구성을 나타내는 X-X선 단면도이다. 동 도면에 있어서의 가변용량(Cc)은, 제1전극(M1), 절연층(Z), 채널층(CN) 및 제2전극(M2)의 순서로 적층되어 있다. 제1전극(M1)은, Al이나 AlNd나 MoW 등의 금속재료에 의해 형성되어 있고, 예를 들면 평면에서 볼 때 형상이 사각형상을 갖고 있다. 절연층(Z)은 제1전극(M1)상에 배치되어 있으며, SiN계나 SiO계 등의 절연재료에 의해 형성되어 있다. 채널층(CN)은 절연층(Z)과 제2전극(M2) 사이에서, 또한 제2전극(M2)에 접하도록 배치되고 있으며, 폴리실리콘이나 비결정형 실리콘 등의 반도체재료에 의해 형성되어 있다. 제2전극(M2)은 제1전극(M1)보다 소면적으로 형성되어 있고, 예를 들면 평면에서 볼 때 형상이 예를 들면 복수의 빗살형상부를 갖는 형상 등, 외주형상이 크랭크상으로 된 형상으로 되어 있다.
여기에서, 채널층(CN)은 제1전극(M1)과 제2전극(M2)의 전위차(V12)(전위차(V12)란 제1전극(M1)의 전위를 V1, 제2전극(M2)의 전위를 V2라고 한 경우, V1-V2를 말한다. 이하 동일)가 작은 경우에, 절연체로 된다는 특성을 구비하고 있다. 따라서, 이 경우, 절연층(Z) 및 채널층(CN)이 유전체로서 작용하고, 가변용량(Cc)은 제1전극(M1)과 제2전극(M2)이 겹쳐진 면적에 비례한 용량으로 된다.
한편, 제1전극(M1)과 제2전극(M2)의 전위차(V12)가 큰 경우, 채널층(CN)은 제2전극(M2)의 바로아래 및 근방의 부분이 도체로 된다는 특성을 구비하고 있다. 따라서, 이 경우, 제2전극(M2)의 빗부분의 간극이 충분히 작으므로, 제2전극(M2)의 표면전체가 도체로 되고, 절연층(Z)만이 유전체로서 작용하여, 가변용량(Cc)은 제1전극(M1)과 채널층(CN)이 겹쳐진 면적에 비례한 용량으로 된다.
또한 가변용량(Cc)은 도2에 나타낸 게이트 전극(M1'), 절연층(Z'), 채널층(CN'), 소스 전극(S) 및 드레인 전극(D)이 적층된 박막 트랜지스터(TFT)의 구조와 비슷하여, 박막 트랜지스터(TFT)와 같은 제조 프로세스로 제작이 가능하다. 또, 도 1에 나타낸 구동 트랜지스터(Td), 임계값 전압검출용 트랜지스터(Tth), 스위칭 트랜지스터(T1) 및 스위칭 트랜지스터(T2)는, 도2에 나타낸 박막 트랜지스터(TFT)와 같은 구조로 되어 있다.
또, 상술한 박막 트랜지스터(TFT)와 가변용량(Cc)은 종래 주지의 박막형성 기술을 채용함으로써 형성된다. 구체적으로는, 박막 트랜지스터(TFT)의 경우, 우선, 게이트 전극에 해당되는 금속재료를 스퍼터링법 등에 의해 소정두께(예를 들면 200∼400㎚의 두께)로 막형성함과 아울러, 이것을 종래 주지의 포토리소그래피를 행하고, 드라이에칭 등으로 패터닝해서 게이트 전극(M1')을 형성한다.
다음에, 절연층(Z')에 해당되는 절연재료와 채널층(CN')에 해당되는 반도체재료를 CVD법 등으로 소정두께(예를 들면 절연재료를 300∼400㎚의 두께로, 반도체재료를 100∼300㎚의 두께)로 적층하고, 상기 적층체에 대하여 포토리소그래피를 행하고, 드라이에칭 등으로 패터닝해서 절연층(Z')과 채널층(CN')을 각각 형성한다. 마지막으로, 소스 전극(S) 및 드레인 전극(D)에 해당되는 금속재료를 스퍼터링법 등으로 소정두께(예를 들면 200∼400㎚의 두께)로 막형성하고, 이것에 대해서 포토리소그래피를 행하고, 드라이에칭 등으로 패터닝해서 소스 전극(S) 및 드레인 전극(D)을 형성한다.
또한 가변용량(Cc)의 경우, 우선 제1전극(M1)에 해당되는 금속재료를 스퍼터링법 등으로 소정두께(200∼400㎚의 두께)로 막형성하고, 이것에 대하여 포토리소그래피를 행하고, 드라이에칭 등으로 패터닝해서 제1전극(M1)을 형성한다. 다음에, 절연층(Z)에 해당되는 절연재료와 채널층(CN)에 해당되는 반도체재료를 CVD법 등으로 소정두께(예를 들면 절연재료를 300∼400㎚의 두께로, 반도체재료를 100∼300㎚의 두께로) 적층하고, 상기 적층체에 대하여 포토리소그래피를 행하고, 드라이에칭 등으로 패터닝해서 절연층(Z)과 채널층(CN)의 형성을 행한다.
마지막으로, 제2전극(M2)에 해당되는 금속재료를 스퍼터링법 등으로 소정두께(예를 들면 200∼400㎚의 두께)로 막형성하고, 이것에 대하여 포토리소그래피를 행하고, 드라이에칭 등으로 패터닝해서 제2전극(M2)을 형성한다.
여기에서, 도2 및 도3a, 도3b의 경우, 박막 트랜지스터(TFT)의 채널층(CN')과, 가변용량(Cc)의 채널층(CN)은, 같은 재료에 의해 대략 같은 두께(바람직하게는 양자의 두께의 차가 ±80㎚이내, 더욱 바람직하게는 ±40㎚이내)로 형성되어 있다. 또한, 박막 트랜지스터(TFT)의 절연층(Z')과, 가변용량(Cc)의 절연층(Z)은, 같은 재료에 의해 대략 같은 두께(바람직하게는 양자의 두께의 차가 ±80㎚이내, 더욱 바람직하게는 ±40㎚이내)로 형성되어 있다.
또한, 박막 트랜지스터(TFT)의 게이트 전극(M1')과 가변용량(Cc)의 제1전극(M1), 및 박막 트랜지스터(TFT)의 소스 전극(S) 및 드레인 전극(D)과 가변용량(Cc)의 제2전극(M2)의 각각이 같은 재료에 의해 대략 같은 두께(바람직하게는 양자의 두께의 차가 ±60㎚이내, 더욱 바람직하게는 ±30㎚이내)로 형성되어 있다.
이렇게, 가변용량(Cc)을 구동 트랜지스터(Td), 임계값 전압검출용 트랜지스터(Tth) 등에 사용되는 박막 트랜지스터(TFT)와 같은 같은 층구성으로 한 점에서, 양자를 같은 재료로 형성할 수 있고, 또한 전극이나 채널층, 절연층을 동일공정에 의해 일괄적으로 형성할 수도 있다. 따라서, 가변용량의 설치에 의한 생산성의 저하를 양호하게 방지할 수 있다.
도4는, 도1 및 도3a 및 도3b에 나타낸 가변용량(Cc)의 단위면적당의 용량의 변화를 나타내는 그래프이다. 동 도면에 있어서, 특성선(L1∼L3)은 제1전극(M1)과 제2전극(M2)(도1 및 도3 참조)의 전위차(V12)를 -20V로부터 20V로 변화시킨 경우의, 가변용량(Cc)의 단위면적당의 용량을 나타내고 있다.
단, 특성선(L1)은, 도3a 및 도3b에 나타낸 제2전극(M2)에 있어서의 빗부의 폭(W)을 3μm, 간극(S)을 6μm라고 한 경우를 나타낸다. 이 특성선(L1)으로부터 알 수 있는 바와 같이, 전위차(V12)가 제1임계값으로서의 2.5V이상인 경우, 가변용량(Cc)의 단위용량은 거의 일정한 170μF/㎡으로 된다. 한편, 전위차(V12)가 제2임계값으로서의 -2.5V이하인 경우, 가변용량(Cc)의 단위용량은 거의 일정한 70μF/㎡으로 된다. 여기에서, 가변용량(Cc)의 단위용량의 최대값과 최소값의 차분을 ΔCc라고 한다.
이렇게, 특성선(L1)으로부터 알 수 있는 바와 같이, 전위차(V12)를 2값 제어함으로써, 가변용량(Cc)의 단위용량을 최대값(동 도면에서는, 170) 또는 최소값(동 도면에서는, 70)으로 할 수 있다.
또, 특성선(L2) 및 특성선(L3)은 특성선(L1)과의 비교용으로 플롯되어 있다. 특성선(L2)은 제2전극(M2)을 빗형상 대신에, 제1전극(M1)과 동형상 동면적의 대략 사각판형상으로 한 경우를 나타낸다. 여기에서, 특성선(L1)과 특성선(L2)을 비교하면, 특성선(L1)에 대응하는 차분(ΔCc)은 가변용량(Cc)의 단위용량의 최대값과 최소값의 차분(ΔCc')보다 크게 취할 수 있다.
이것은, 제2전극(M2)의 평면에서 볼 때 형상을, 복수의 빗살형상부를 갖는 형상으로 했기 때문이라고 추측된다. 제2전극(M2)의 평면에서 볼 때 형상이 복수의 빗살형상부를 가지면 ΔCc'를 크게 할 수 있는 이유는, 제2전극(M2)의 외주형상이 크랭크상을 이루고 있기 때문에, 제2전극(M2)에 접하는 채널층(CN)의 면적이 넓어져서, 제1전극(M1) 및 제2전극(M2)의 전위차를 크게 한 경우에 도체가 되는 채널층(CN)의 면적을 넓게 확보할 수 있기 때문이다.
또, 복수의 빗살형상부를 갖는 경우, 인접하는 빗살형상부의 간격은 4μm∼8μm로, 빗살형상부의 선폭은 1μm∼5μm로 각각 설정하는 것이 바람직하다. 또한 특성선(L3)은, 가변용량(Cc)에 채널층(CN)을 형성하지 않는 경우를 나타내고, 가변용량(Cc)의 단위용량은 전위차(V12)에 상관없이 일정하다.
다음에, 실시형태1의 동작에 대해서, 도5를 참조하면서 설명한다. 이하에서는, 준비기간, 임계값 전압검출기간, 기록기간 및 발광기간이라는 총 4개의 기간의 동작에 대해서 설명한다. 또, 이하에 설명하는 동작은 제어부(도시생략)의 제어하에서 행해진다.
(준비기간)
동 도면에 나타낸 준비기간에서는, 전원선(10)이 고전위(Vp), 마지선(12)이 고전위(VgH), Tth 제어선(11)이 저전위(VgL), 주사선(13)이 저전위(VgL), 화상신호선(14)이 제로 전위, Cc 제어선(20)이 저전위(VgL)로 된다. 이것에 의해, 도6에 나타낸 바와 같이, 임계값 전압검출용 트랜지스터(Tth)가 오프, 스위칭 트랜지스터(T1)가 오프, 구동 트랜지스터(Td)가 온, 스위칭 트랜지스터(T2)가 온으로 되고, 전원선(10)→구동 트랜지스터(Td)→유기 EL소자 용량(COLED)이라는 경로로 전류(I1)가 흘러, 유기 EL소자 용량(COLED)에 전하가 축적된다. 이 준비기간에서 유기 EL소자에 전하를 축적하는 이유는, 구동 임계값 검출시에 Ids=0이 될 때까지 전류를 공급하기 위해서이다.
(임계값 전압검출기간)
다음의 임계값 전압검출기간에서는, 전원선(10)이 제로 전위, 마지선(12)이 고전위(VgH), Tth 제어선(11)이 고전위(VgH), 주사선(13)이 저전위(VgL), 화상신호선(14)이 제로 전위, Cc 제어선(20)이 고전위(VgH)로 된다. 이것에 의해, 도7에 나타낸 바와 같이, 임계값 전압검출용 트랜지스터(Tth)가 온으로 되고, 구동 트랜지스터(Td)의 게이트와 드레인이 접속된다.
또한 보조용량(Cs) 및 유기 EL소자 용량(COLED)에 축적된 전하가 방전되어, 구동 트랜지스터(Td)→전원선(10)이라는 경로로 전류(I2)가 흐른다. 그리고, 구동 트랜지스터(Td)의 게이트-드레인간의 전위차가 임계값 전압(Vth)에 도달하면, 구동 트랜지스터(Td)가 오프로 되어, 구동 트랜지스터(Td)의 임계값 전압(Vth)이 검출된 다.
(기록기간)
다음의 기록기간에서는, 데이터 전위(-Vdata)를 Cs에 공급함으로써, 구동 트랜지스터(Td)의 게이트 전위를 원하는 전위로 가변시키는 것이 행해진다. 구체적으로는, 전원선(10)이 제로 전위, 마지선(12)이 저전위(VgL), Tth 제어선(11)이 고전위(VgH), 주사선(13)이 고전위(VgH), 화상신호선(14)이 데이터 전위(-Vdata), Cc 제어선(20)이 고전위(VgH)로 된다.
이것에 의해, 도8에 나타낸 바와 같이, 스위칭 트랜지스터(T1)가 온, 스위칭 트랜지스터(T2)가 오프로 되고, 유기 EL소자 용량(COLED)에 축적된 전하가 방전되어, 유기 EL소자 용량(COLED)→임계값 전압검출용 트랜지스터(Tth)→보조용량(Cs)이라는 경로로 전류(I3)가 흘러, 보조용량(Cs)에 전하가 축적된다. 즉, 유기 EL소자 용량(COLED)에 축적된 전하는 보조용량(Cs)으로 이동한다.
여기에서, 가변용량(Cc) 및 Cc 제어선(20)이 존재하지 않다고 가정한 경우, 구동 트랜지스터(Td)의 게이트 전위(Vg)는 구동 트랜지스터(Td)의 임계값 전압을 Vth라고 하면, 보조용량(Cs)의 용량값을 Cs, 임계값 전압검출용 트랜지스터(Tth)가 온인 경우의 전용량(구동 트랜지스터(Td)의 게이트에 접속된 정전용량 및 기생용량)을 Call이라고 하면, 다음의 (1)식으로 나타내어진다(상기 가정은, (2)식∼ (11)식에 대해서도 미치는 것으로 한다).
Vg=Vth-(Cs/Call)·Vdata…(1)
또한 보조용량(Cs)의 전위차(VCs)는 다음의 (2)식으로 나타내어진다.
VCs=Vg-(-Vdata)=Vth+[(Call-Cs)/Call]·Vdata…(2)
또, 전용량(Call)은 다음의 (3)식으로 나타내어진다.
Call=COLED+Cs+CgsTth+CgdTth+CgsTd…(3)
또, 구동 트랜지스터(Td)의 게이트와 드레인이 접속되어 있는 경우, CgdTd는 영향을 받지 않는다. 이유는, CgdTd의 양단이 대략 동전위로 되어 있기 때문이다. 또한 보조용량(Cs)과 유기 EL소자 용량(COLED)의 관계는 Cs＜COLED로 되어 있다.
(발광기간)
다음의 발광기간에서는, 전원선(10)이 마이너스 전위(-VDD), 마지선(12)이 고전위(VgH), Tth 제어선(11)이 저전위(VgL), 주사선(13)이 저전위(VgL), 화상신호선(14)이 제로전위, Cc 제어선(20)이 저전위(VgL)로 된다.
이것에 의해 도9에 나타낸 바와 같이, 구동 트랜지스터(Td)가 온, 임계값 전압검출용 트랜지스터(Tth)가 오프, 스위칭 트랜지스터(T1)가 오프로 되고, 유기 EL소자(OLED)→구동 트랜지스터(Td)→전원선(10)이라는 경로로 전류(Ids)가 흘러, 유기 EL소자(OLED)가 발광한다.
구동 트랜지스터(Td)의 드레인으로부터 소스에 흐르는 전류(Ids)는, 구동 트랜지스터(Td)의 구조 및 재질로부터 결정되는 정수를 β, 구동 트랜지스터(Td)의 소스에 대한 게이트의 전위를 Vgs, 구동 트랜지스터(Td)의 임계값 전압을 Vth라고 하면, 다음의 (4)식으로 나타내어진다.
Ids=(β/2)(Vgs-Vth)2…(4)
여기에서, 화소회로에 기생용량이 존재하지 않는다고 가정한 경우, 구동 트랜지스터의 게이트·소스간 전위(Vgs)는, 다음의 (5)식으로 나타내어진다. 또한 전류(Ids)는, 다음의 (6)식으로 나타내어진다.
Vgs=Vth+COLED/(Cs+COLED)·Vdata…(5)
Ids=(β/2)(COLED/(Cs+COLED)·Vdata)2=ａ·Vdata2…(6)
(6)식으로부터 알 수 있는 바와 같이, 기생용량(CgdTd), 기생용량(CgsTd)이 존재하지 않다라고 가정한 경우에는, 임계값 전압(Vth)에 의존하지 않는 전류(Ids)를 얻을 수 있다. 따라서, 유기 EL소자(OLED)의 광도는 전류(Ids)에 비례하기 때문에 임계값 전압(Vth)에 의존하지 않는 광도가 얻어진다.
그러나, 실제로는 화소회로에 기생용량이 존재하고 있기 때문에, 임계값 전압(Vth)의 영향을 완전하게 없앨 수는 없다. 즉, 기생용량을 고려한 경우, 구동 트랜지스터(Td)의 소스에 대한 드레인의 전위를 Vds라고 하면, 기록기간(도5 참조)에 있어서의 전위(Vds)는, 다음의 (7)식으로 나타내어진다.
Vds=Vgs=Vth-(Cs/Call)·Vdata…(7)
또한 발광기간(도9 참조)에 있어서의 전위(Vds)는 유기 EL소자(OLED)의 전압강하를 Vtholed라고 하면, 다음의 (8)식으로 나타내어진다.
Vds≒VDD-Vtholed…(8)
또한 전위(Vds)의 변화량(ΔVds)은, 다음의 (9)식으로 나타내어진다.
ΔVds=VDD-Vtholed-Vth+(Cs/Call)·Vdata…(9)
또한 기생용량(CgdTd)이 존재하고 있기 때문에, 전위(Vgs)도 변화된다. 이 전위(Vgs)의 변화량(ΔVgs)은, 다음의 (10)식으로 나타내어진다.
ΔVgs=(CgdTd/Call')·ΔVds
=(CgdTd/Call')(VDD-Vtholed-Vth+(Cs/Call)·Vdata)…(10)
(10)식에 있어서, Call'은 임계값 전압검출용 트랜지스터(Tth)가 오프인 경우에 있어서의 전용량(구동 트랜지스터(Td)의 게이트에 접속된 정전용량 및 기생용량)이며, 다음의 (11)식으로 나타내어진다.
Call'=Cs+CgsTth+CgsTd+CgdTd…(11)
(10)식에 있어서, (CgdTd/Call')(VDD-Vtholed+(Cs/Call)·Vdata)의 값은 전화소에서 거의 같기 때문에 특별히 문제가 발생하지 않는다. 이것에 대해서, (CgdTd/Call')Vth가 각 화소의 임계값 전압(Vth)에 따라 다르기 때문에, 화소의 휘도에 편차가 발생하는 원인으로 된다. 여기에서, 현재의 상태에서는, 어느 쪽의 구성의 화소회로에서나, 발광시에 Vds가 변화되기 때문에, 기생용량(CgdTd)을 통해 Vgs가 변화되는 것을 회피할 수 없다. 이 때문에, 완전하게 균일한 표시로는 되지 않고, 얼룩, 눌어붙기, 화면의 휘도가 저하된다는 문제가 생긴다.
여기에서, 실시형태1에서는, 가변용량(Cc)을 설정함으로써, 이러한 문제를 해결하고 있다. 즉, 가변용량(Cc)은, 상술한 바와 같이, 전위차(V12)가 높은 경우에, 커지는 한편, 전위차(V12)가 작은 경우에 작아진다는 특성을 갖고 있다.
여기에서, 전위차(V12)가 상술한 제1임계값 이상인 경우의 가변용량(Cc)의 값을 Ccon, 전위차(V12)가 제2임계값 이하인 경우의 Ccoff(＜Ccon)라고 한다. 여기에서, 차분(ΔCc)은 다음의 (12)식으로 나타내어진다. 또한 전용량(Call) 및 전용량(Call')은, 다음의 (13)식 및 (14)식으로 나타내어진다.
ΔCc=Ccon-Ccoff…(12)
Call=COLED+Cs+CgsTth+CgdTth+CgsTd+Ccon…(13)
Call'=Cs+CgsTth+CgsTd+CgdTd+Ccon…(14)
그리고, 도5에 나타낸 임계값 전압검출기간 및 기록기간에서, Cc 제어선(20)을 고전위(VgH)로 하고, 전위차(V12)를 제1임계값 이상으로 함으로써, 가변용량(Cc)의 값은 Ccon이 된다. 다음에, 발광기간에서 Cc 제어선(20)을 저전위(VgL)로 하고, 전위차(V12)를 제2임계값 이하로 함으로써, 가변용량(Cc)의 값은 Ccoff로 된다. 여기에서, 발광기간에 있어서는, Vgs는 변화되고, 다음의 (15)식으로 나타내어진다.
Vgs=Vth+[(Call-Cs)/Call]·Vdata+(CgdTd/Call')[VDD-Vtholed
-Vth+(Cs/Call)Vdata]
=[(Call'-CgdTd)/Call']Vth+ａ·Vdata+d…(15)
(15)식에 있어서, a 및 d는 정수이다.
또한 가변용량(Cc)의 값이 Ccoff로 되면, 다음의 (16)식으로 나타내어지는 전하 보존칙으로부터 Vgs는, 다음의 (17)식으로 나타내어지는 Vgs'로 된다.
Q=Call'·Vgs=(Call'-ΔCc)Vgs'…(16)
Vgs'=[Call'/(Call'-ΔCc)]Vgs
=[Call'/(Call'-ΔCc)][[(Call'-CgdTd)/Call']Vth+ａ·Vdata+d]
= [(Call'-CgdTd)/(Call'-ΔCc)]Vth+a'·Vdata+d'…(17)
(17)식에 있어서, a' 및 d'는 정수이다.
따라서, 다음의 (18)식으로 나타내어지는 차분(ΔCc)이 성립되는 가변용량(Cc)을 설정함으로써, (17)식의 우변 제1항인 임계값 전압(Vth)의 계수가 1이 되고, 임계값 전압(Vth)으로의 의존도가 이론적으로는 0이 된다.
ΔCc=CgdTdon…(18)
또한 (18)식이 성립하는 경우, (17)식의 Vgs'는 다음의 (19)식과 같이 간략화할 수 있다.
Vgs'=a'·Vdata+d'+Vth…(19)
(19)식의 Vgs'를 Vgs로서 (4)식에 대입하면, 최종적인 Ids는, 다음의 (20)식으로 나타내어진다.
Ids=(β/2)(a'·Vdata+d')2…(20)
ΔCc가 이론값으로 설정되어 있으면, (20)식에 나타내어지는 Ids에 Vth의 항이 존재하지 않으므로, 구동 트랜지스터(Td)의 드레인으로부터 소스에 흐르는 전류(Ids)의 값은 구동 트랜지스터(Td)의 임계값 전압(Vth)에 이론적으로는 의존하지 않는다. 즉, 발광기간에 있어서의 유기 EL소자로의 통전량이 구동 임계값(Vth)에 이론적으로는 의존하지 않게 된다.
또한 ΔCc가 이론값으로부터 벗어나는 경우, Ids는, 다음의 (21)식,
Ids=(β/2)[[(ΔCc-CgdTd)/(Call' -ΔCc)]Vth+a'·Vdata+d']2…(21)
으로 되고, 구동 임계값(Vth)이 잔존하게 된다.
그러나, ΔCc가 (18)식을 만족하는 이론값이 아니더라도, 이 이론값에 대하여, 예를 들면 ±10%의 범위내에 ΔCc의 값이 설정되어 있으면, 기생용량에 의한 휘도의 편차방지의 효과에 제공할 수 있다. 이 경우, 구동 임계값(Vth)으로의 의존도를 작게 할 수 있어, 유기 EL소자로의 통전량을 작게 하는 것이 가능하게 된다.
또, 본 실시형태에 있어서는, 가변용량(Cc)은, 그 값이 발광기간보다 임계값 전압검출기간의 쪽에서 크게 변화되도록 Cc 제어선으로의 전위가 제어되어 있다. 또 가변용량(Cc)의 값은 임계값 전압검출기간 및 발광기간의 각각에 있어서 대략 일정하게 되도록 제어선(Cc)으로의 전위를 제어하는 것이 바람직하다.
또 가변용량은, 발광기간 종료부터 구동 임계값의 검출 종료전까지(바람직하게는 구동 임계값의 검출 종료시보다 2ms이상 전까지)의 기간에 작은 값으로부터 큰 값으로 변화되고, 데이터의 기록기간 종료부터 발광 시작까지의 기간 혹은 유기 EL소자(OLED)의 발광 개시시에 큰 값으로부터 작은 값으로 변화되도록 제어선(Cc)으로의 전위를 제어하는 것이 각각 바람직하다.
이상, 설명한 바와 같이, 이 실시형태의 화상표시장치에 의하면, 상술한 용량가변수단으로서의 가변용량(Cc)을 설정하도록 하고 있으므로, 구동 트랜지스터 (Td)(드라이버수단)나 임계값 전압검출용 트랜지스터(Tth)(임계값 검출수단) 등에 존재하는 기생용량의 영향을 작게 하고, 기생용량에 의한 휘도의 편차를 저감시킬 수 있다. 또, 실시형태1에 있어서는, 임계값 전압검출수단 및 구동 트랜지스터의 소자로서 비결정형 실리콘 TFT를 사용하는 경우에 대해서 설명했지만, 이것 대신에, 폴리실리콘 TFT 등, 다른 TFT를 사용해도 된다. 이 경우, 이러한 TFT의 채널층을 구성하는 재료에 대응시켜서 가변용량의 채널층의 재료를 선택하는 것이 바람직하다.
(실시형태2)
또, 상술한 실시형태1에 있어서는, 도1에 나타낸 Tth 제어선(11)과 Cc 제어선(20)을 각각 설치한 구성예에 대해서 설명했지만, 임계값 전압검출기간 및 기록기간에 고전위, 발광기간에 저전위가 가변용량(Cc)에 공급되면 되므로, 실시형태2로서, 도10에 나타낸 바와 같이, Tth 제어선(11)과 Cc 제어선(20)을 같은 Tth/Cc제어선(30)으로 공용하는 구성예로 해도 좋다. 이 Tth/Cc 제어선(30)의 전위는, 도5에 나타낸 Tth 제어선(11)(Cc 제어선(20))의 전위와 마찬가지로 변화된다.
(실시형태3)
또한 상술한 실시형태1에 있어서는, 도1에 나타낸 구성의 화소회로에 가변용량(Cc)을 적용한 예에 대해서 설명했지만, 구동 트랜지스터와 임계값 전압검출용 트랜지스터를 갖는 화소회로이면, 어떠한 접속형태의 화소회로에도 적용가능하다. 요컨데, 구동 트랜지스터의 게이트에 실시형태1에서 설명한 요건을 구비하는 가변용량(Cc)을 접속하면 좋다.
또한 도11은, 전류제어형의 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도면이다. 동 도면에 나타낸 화소회로는, 임계값 전압검출용 트랜지스터(Tth')와, 유기 EL소자(OLED')와, 구동 트랜지스터(Td')와, 스위칭 트랜지스터(T2')와, 보조용량(Cs')과, 전원선(40)과, 화상신호선(41)과, Tth제어/주사선(42)을 구비하고 있다.
이러한 도11에 나타낸 전류제어형의 화소회로에 가변용량(Cc)을 적용할 수도 있다. 이 경우, 구동 트랜지스터(Td')의 게이트와 임계값 전압검출용 트랜지스터(Tth')의 게이트 사이에 가변용량(Cc)이 접속되는 도12 에 나타내는 화소회로를 구성할 수 있다.
(실시형태4)
도13은, 본 발명의 실시형태4에 따른 용량가변수단의 구성을 나타내는 도면이다. 동 도면에 나타내는 용량가변수단은, 도3a, 도3b에 나타낸 가변용량(Cc)대신에, 용량소자와 TFT의 직렬접속회로를 사용하는 것이다. 도13에 나타내는 회로에서는, 고정용량(Cp)에, 예를 들면 박막 트랜지스터인 스위칭 트랜지스터(Tc)가 직렬로 접속됨과 아울러, 이 스위칭 트랜지스터(Tc)의 게이트단에는 Tc 제어선(50)이 접속된다. 또, 스위칭 트랜지스터(Tc)의 드레인단-게이트단 및 소스단-게이트단에는, 상술한 것외의 스위칭 트랜지스터와 마찬가지로 기생용량(CgdTc) 및 기생용량(CgsTc)이 각각 존재한다.
다음에, 이 용량가변수단의 스위칭 트랜지스터(Tc)의 도통/비도통의 전후에 있어서의 용량변화에 대해서 설명한다. 도13에 있어서, 스위칭 트랜지스터(Tc)가 도통하고 있는 경우, 고정용량(Cp)이 직접 제로 전위에 접속되므로, 입력단(51)에 대한 용량은 Cp가 된다. 한편, 스위칭 트랜지스터(Tc)가 비도통의 경우에는, 고정용량(Cp)이 기생용량(CgdTc) 및 기생용량(CgsTc)을 통해 제로 전위에 접속되므로, 입력단(51)에 대한 용량(Cp')은, 다음 식으로 나타내어진다.
Cp'=1/(1/Cp+1/CgdTc)…(22)
따라서, 스위칭 트랜지스터(Tc)의 비도통, 도통간에서의 용량변화를 ΔCp라고 하면, 이 ΔCp는 다음 식으로 나타내어진다.
ΔCp=Cp-Cp'…(23)
도14는, 도13의 용량가변수단을 적용한 실시형태4에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도면이다. 동 도면에 나타내는 화소회로에서는, 도13의 용량가변수단에 있어서의 입력단(51)이 구동 트랜지스터(Td)의 게이트단에 접속되고, 접지단이 전원선에 접속되도록 구성된다. 또, 그 밖의 구성은, 도18에 나타내는 화소회로와 같다.
다음에, 실시형태4의 화소회로의 동작에 대해서 설명한다. 도14에 있어서, 먼저, Tc 제어선(50)을 고전위(VgH)로 함으로써 추가 용량을 Cp로 하고, Vth검출 및 기록을 행한다. 다음에, Tc 제어선(50)을 발광시의 전위인 저전위(VgL)로 하면, 실시형태1의 화소회로와 같이 Vgs가 변화된다. 이 때의 Vgs의 변화는, 상술한 (15)식으로 나타낼 수 있다.
Vgs=Vth+[(Call-Cs)/Call]·Vdata+(CgdTd/Call')[VDD-Vtholed
-Vth+(Cs/Call)Vdata]
=[(Call'-CgdTd)/Call']Vth+ａ·Vdata+d…(15)(재게)
또한 용량가변수단의 용량값이 Cp로부터 Cp'로 변화될 때, 실시형태1의 경우 와 마찬가지로, 다음의 (24)식으로 나타내어지는 전하 보존칙이 성립되므로, 상기(15)식으로 나타내어지는 Vgs가, 다음의 (25)식으로 나타내어지는 Vgs'로 된다.
Q=Call'·Vgs=(Call'-ΔCp)Vgs'…(24)
Vgs'=[Call'/(Call'-ΔCp)]Vgs
=[Call'/(Call'-ΔCp)][[(Call'-CgdTd)/Call']Vth+a·Vdata+d]
=[(Call'-CgdTd)/(Call'-ΔCp)]Vth+a'·Vdata+d'…(25)
또, 이들 식에 나타내어지는 ａ, a', d, d'는 상기 (16), (17)식에 나타낸 것과 동일하다.
따라서, 다음의 (26)식으로 나타내어지는 차분(ΔCp)이 성립되는 용량값(Cp)을 설정함으로써, (25)식의 우변 제1항인 임계값 전압(Vth)의 계수가 1이 되고, 임계값 전압(Vth)으로의 의존도가 이론적으로는 0이 된다.
ΔCp=Cp-Cp'=Cp·[1-CgdTc/(Cp+CgdTc)]=CgdTd…(26)
또, (26)식이 성립하는 경우, (25)식의 Vgs'는, 상술한 (19)식과 같이 간략화할 수 있고,
Vgs'=a'·Vdata+d'+Vth…(19)(재게)
또한 최종적인 Ids는, 상기의 (20)식과 같이 나타낼 수 있다.
Ids=(β/2)(a'·Vdata+d')2…(20)(재게)
ΔCc가 이론값으로 설정되어 있으면, (20)식에 나타내어지는 Ids에 Vth의 항이 존재하지 않으므로, 구동 트랜지스터(Td)의 드레인으로부터 소스에 흐르는 전류(Ids)의 값은 구동 트랜지스터(Td)의 임계값 전압(Vth)에는 이론적으로는 의존하지 않는다. 즉, 발광기간에 있어서의 유기 EL소자로의 통전량의 구동 임계값(Vth)의 영향을 이론적으로는 제거할 수 있다.
또한 ΔCp가 이론값으로부터 벗어나는 경우, Ids는 다음의 (27)식,
Ids=(β/2)[[(ΔCc-CgdTd)/(Call'-ΔCp)]Vth+a'·Vdata+d']2…(27)
로 나타내어지므로, 구동 임계값(Vth)이 잔존하게 된다.
그러나, ΔCc가 (18)식을 만족시키는 이론값이 아니어도, 이 이론값에 대해서, 예를 들면 ±10%의 범위내에 ΔCp의 값이 설정되어 있으면, 기생용량에 의한 휘도의 편차 방지의 효과에 제공할 수 있다. 또한 이 경우, 구동 임계값(Vth)으로의 의존도를 작게 할 수 있으므로, 유기 EL소자로의 통전량을 작게 하는 것이 가능하게 된다.
또한 도15는, Tc 제어선의 구동 파형을 나타내는 시퀀스도이다. 동 도면에 나타내듯이, Tc 제어선은 Vth 검출시 및 기록시에는 고전위이며, 반대로 발광시에는 저전위이면 좋다.
또한 도15로부터 알 수 있듯이, Tc 제어선 및 Tth 제어선은 고전위 및 저전위로 되는 타이밍이 일치하고 있다. 따라서, Tc 제어선과 Tth 제어선을 공용할 수 있어, 외부구동장치를 변경할 필요가 없다고 하는 효과가 얻어진다. 또, Tth 제어 선(11)과 Tc 제어선(50)을 공통의 Tth/Tc 제어선(55)으로 공용하는 화소회로의 구성예를 도16에 나타낸다.
이상, 설명한 바와 같이, 이 실시형태의 화상표시장치에 의하면, 용량소자와 스위칭 트랜지스터의 직렬접속회로에 의한 용량가변수단을 설치하도록 하고 있으므로, 구동 트랜지스터(Td)(드라이버수단)나 임계값 전압검출용 트랜지스터(Tth)(임계값 검출수단) 등에 존재하는 기생용량의 영향을 작게 하여, 기생용량에 의한 휘도의 편차를 저감시킬 수 있다.
또, 실시형태4의 화상표시장치에 있어서도, 실시형태1과 마찬가지로, 임계값 전압검출수단 및 구동 트랜지스터의 소자로서 비결정형 실리콘 TFT를 사용하는 것 외에, 이것 대신에, 폴리 실리콘 TFT 등 다른 TFT를 사용해도 좋다.
또한 도14에 나타낸 화소회로는, 전압제어형의 화소회로에 용량가변수단의 구성을 적용하는 예에 대해서 나타냈지만, 전류제어형의 화소회로에 동일한 용량가변수단의 구성을 적용할 수도 있다. 이 경우, 도12에 나타내는 실시형태3의 구성예와 같이, 구동 트랜지스터(Td')의 게이트와 임계값 전압검출용 트랜지스터(Tth')의 게이트 사이에 용량가변수단이 접속되도록 구성하면 좋다.
(실시형태5)
도19는, 본 발명의 실시형태5에 따른 용량가변수단의 구성을 나타내는 도면이다. 동 도면에 나타내는 용량가변수단은, 실시형태4와 마찬가지로, 용량소자와 TFT를 조합해서 직렬접속회로를 구성한 것이다. 도19에 나타내는 회로에서는, 고정용량(Cp1)에, 예를 들면 박막 트랜지스터인 스위칭 트랜지스터(Tc1)가 직렬로 접속 되고, 고정용량(Cp2)에, 예를 들면 박막 트랜지스터인 스위칭 트랜지스터(Tc2)가 직렬로 접속된다. 이들 스위칭 트랜지스터(Tc1 및 Tc2)의 각 게이트단에는 제1 Tc 제어선(61)이 접속된다. 또한, 도19에 나타내는 회로에서는, 예를 들면 박막 트랜지스터인 스위칭 트랜지스터(Tc3)가 설치되어 있다. 구체적으로는, 스위칭 트랜지스터(Tc3)의 소스는 고정용량(Cp1)과 스위칭 트랜지스터(Tc1) 사이에 접속되고, 그 드레인을 고정용량(Cp2)과 스위칭 트랜지스터(Tc2) 사이에 접속된다. 또한 스위칭 트랜지스터(Tc3)의 게이트단에는 제2 Tc 제어선(62)이 접속된다.
다음에, 이 용량가변수단의 스위칭 트랜지스터(Tc1, Tc2, Tc3)의 도통/비도통의 전후에 있어서의 용량변화에 대해서 설명한다. 도19에 있어서, 스위칭 트랜지스터(Tc1 및 Tc2)가 도통하고, 또한 스위칭 트랜지스터(Tc3)가 비도통의 경우, 입력단(51)에 대한 용량은 Cp1+Cp2가 된다. 한편, 스위칭 트랜지스터(Tc1 및 Tc2)가 비도통이며, 또한 스위칭 트랜지스터(Tc3)가 도통하고 있는 경우에는, 입력단(51)에 대한 용량 1/(1/Cp1+1/Cp2)이 된다.
도20은, 도19의 용량가변수단을 적용한 실시형태5에 따른 화상표시장치의 1화소에 대응하는 화소회로의 구성을 나타내는 도면이다. 동 도면에 나타내는 화소회로에서는, 도19의 용량가변수단에 있어서의 입력단(51)이 구동 트랜지스터(Td)의 게이트단에 접속되고, 접지단이 전원선에 접속되도록 구성된다. 또, 그 밖의 구성은, 도18에 나타내는 화소회로와 같다.
다음에, 이 실시형태5의 화소회로의 동작에 대해서 설명한다. 도20에 있어서, 먼저, 제1 Tc 제어선(61)을 고전위(VgH)로 함으로써 추가 용량을 Cp1+Cp2로 하 고, Vth 검출 및 기록을 행한다. 이 때, Vgs는 다음의 (28)식으로 나타내어진다.
Vgs=Vth+[(Call+Cp1+Cp2-Cs)/(Call+Cp1+Cp2]·Vdata…(28)
기록기간 종료후, 제1 제어선(61)을 저전위(VgL)로 한다. 여기에서, Cp1과 Cp2는, 같은 용량값(Cpc)인 것으로 하면, 각각 Cpc·Vgs의 전하가 모인다. 다음에, 제2 제어선(62)을 고전위(VgH)로 하면, Vgs는, 다음의 (31)식으로 나타내어지는 Vgs'로 된다.
Vgs'=Vgs[(Call'+Cpc)/(Call'+Cpc/2)]…(29)
다음에, 전원선(10), 마지선(12), Tth 제어선(62) 등의 전위를 도21에 있어서의 발광기간의 전위로 설정하면, 실시형태1의 화소회로와 같이 Vgs가 변화된다. 이 때의 Vgs의 변화는, 다음의 (30)식의 Vgs"로 나타낼 수 있다.
Vgs"=Vgs'+CgdTd/(Call'+Cpc/2)[VDD-Vtholed-Vth+Cs/(Call+2Cpc)Vdata]
=[(Call'+Cpc)(Call'+Cpc/2-CgdTd)/(Call'+Cpc/2)2]Vth+ａ·Vdata+d…(30)
또, 이들 식에 나타내어지는 ａ, d는, 상기 (16), (17)식에 나타낸 것과 동일하다. Call'＞＞Cpc 및 Call'＞＞CgdTd이면, 다음의 (31)식이 성립되는 용량값(Cpc)을 설정함으로써, (30)식의 우변 제1항인 임계값 전압(Vth)의 계수가 1이 되고, 임계값 전압(Vth)으로의 의존도가 이론적으로는 0이 된다
Cpc/2=CgdTd…(31)
Vgs"-Vth=ａ·Vdata+d…(32)
즉, 구동 트랜지스터(Td)의 드레인으로부터 소스에 흐르는 전류(Ids)의 값은 구동 트랜지스터(Td)의 임계값 전압(Vth)에는 이론적으로는 의존하지 않는다. 이것에 의해, 발광기간에 있어서의 유기 EL소자로의 통전량의 구동 임계값(Vth)의 영향을 이론적으로는 제거할 수 있다.
도21은, 제1 Tc 제어선 및 제2 Tc 제어선의 구동 파형을 나타내는 시퀀스도이다. 동 도면에 나타내듯이 제1 Tc 제어선(61)은 Vth 검출시 및 기록시에는 고전위이며, 반대로 발광시에는 저전위이다. 이것에 대해서 제2 Tc 제어선(62)은 준비시, Vth 검출시, 및 기록시에 저전위이며, 발광시에 고전위이다.
또한 도21로부터 알 수 있듯이, 제1 Tc 제어선 및 Tth 제어선은, 고전위 및 저전위가 되는 타이밍이 거의 일치하고 있다. 따라서, 제1 Tc 제어선과 Tth 제어선을 공용할 수 있어, 외부구동장치와 각 화소를 접속하는 제어선의 개수를 적게 할 수 있다는 효과가 얻어진다. 또, Tth 제어선(11)과 제1 Tc 제어선(61)을 공통의 Tth/Tc 제어선(65)으로 공용하는 화소회로의 구성예를 도22에 나타낸다.
이상, 설명한 바와 같이, 이 실시형태의 화상표시장치에 의해서도, 용량소자와 스위칭 트랜지스터의 직렬접속회로에 의한 용량가변수단을 설치하도록 하고 있으므로, 구동 트랜지스터(Td)(드라이버수단)나 임계값 전압검출용 트랜지스터(Tth)(임계값 검출수단) 등에 존재하는 기생용량의 영향을 작게 하여, 기생용량에 의한 휘도의 편차를 저감시킬 수 있다.
또, 실시형태5의 화상표시장치에 있어서도, 실시형태1과 마찬가지로, 임계값 전압검출수단 및 구동 트랜지스터의 소자로서 비결정형 실리콘 TFT를 사용하는 것외에 이것 대신에, 폴리 실리콘 TFT 등 다른 TFT를 사용해도 좋다.
또한 도20 및 도22에 나타낸 화소회로는, 전압제어형의 화소회로에 용량가변수단의 구성을 적용하는 예에 대해서 나타냈지만, 전류제어형의 화소회로에 같은 용량가변수단의 구성을 적용할 수도 있다. 이 경우, 도12에 나타내는 실시형태3의 구성예와 같이, 구동 트랜지스터(Td')의 게이트와 임계값 전압검출용 트랜지스터(Tth')의 게이트 사이에 용량가변수단이 접속되도록 구성하면 좋다.
이상과 같이, 본 발명에 따른 화상표시장치는 기생용량에 의한 휘도의 편차의 방지에 대해서 유용하다.

Claims (17)

  1. 통전에 의해 발광하는 발광수단;
    적어도 제1단자, 제2단자를 구비하고, 상기 제1단자와 상기 제2단자 사이에 인가되는 소정의 구동 임계값 보다 높은 전위차에 따라 상기 발광수단의 발광을 제어하는 드라이버수단;
    상기 드라이버수단의 상기 제1단자와 상기 제2단자 사이에 있어서의 상기 구동 임계값에 대응한 임계값 전압을 검출하는 임계값 전압검출수단; 및
    상기 드라이버수단에 접속된 용량가변수단을 구비한 것을 특징으로 하는 화상표시장치.
  2. 제1항에 있어서, 상기 용량가변수단의 용량값은 상기 드라이버수단의 단자간에 존재하는 기생용량, 및 상기 임계값 전압검출수단이 갖는 단자간에 존재하는 기생용량의 크기에 따라 그 값이 결정되는 것을 특징으로 하는 화상표시장치.
  3. 제1항에 있어서, 상기 임계값 전압검출수단에 접속되는 선택신호선과 상기 선택신호선에 접속되는 제어신호선이 적어도 일부 공용되어 있는 것을 특징으로 하는 화상표시장치.
  4. 제1항에 있어서, 상기 용량가변수단은 박막 트랜지스터 및 상기 박막 트랜지 스터와 접속된 용량소자를 포함한 접속회로이며, 상기 접속회로의 일단이 상기 드라이버수단에 접속되는 것을 특징으로 하는 화상표시장치.
  5. 제1항에 있어서, 상기 용량가변수단은 제1전극, 상기 제1전극보다 소면적인 제2전극, 상기 제1전극과 상기 제2전극 사이에 배치되는 절연층 및 채널층을 구비한 가변용량소자인 것을 특징으로 하는 화상표시장치.
  6. 제5항에 있어서, 상기 채널층은 상기 제2전극에 접하고 있는 것을 특징으로 하는 화상표시장치.
  7. 제5항에 있어서, 상기 드라이버수단 및/또는 상기 임계값 전압검출수단은 박막 트랜지스터를 포함해서 구성되고, 상기 박막 트랜지스터의 채널층과, 상기 가변용량소자의 채널층이 같은 재료에 의해 대략 같은 두께로 형성되는 것을 특징으로 하는 화상표시장치.
  8. 제7항에 있어서, 상기 박막 트랜지스터의 채널층 및/또는 절연층과, 상기 가변용량소자의 채널층 및/또는 절연층은 동일공정에 의해 형성되는 것을 특징으로 하는 화상표시장치.
  9. 제5항에 있어서, 상기 드라이버수단 및/또는 상기 임계값 전압검출수단은 박 막 트랜지스터를 포함해서 구성되고, 상기 박막 트랜지스터의 절연층과, 상기 가변용량소자의 절연층이 같은 재료에 의해 대략 같은 두께로 형성되어 있는 것을 특징으로 하는 화상표시장치.
  10. 제9항에 있어서, 상기 박막 트랜지스터의 절연층과, 상기 가변용량소자의 절연층은 동일공정에 의해 형성되는 것을 특징으로 하는 화상표시장치.
  11. 제1전극, 상기 제1전극상에 배치되는 절연층, 상기 절연층상에 배치되는 채널층, 및 상기 채널층상에 배치되고 상기 제1전극보다 소면적인 제2전극을 구비한 가변용량소자를 사용한 화상표시장치.
  12. 제11항에 있어서, 상기 채널층은 상기 제1전극과 상기 제2전극 사이의 전위차에 따라 도전성이 변화되는 것을 특징으로 하는 화상표시장치.
  13. 통전에 의해 발광하는 발광소자;
    게이트 전극, 소스 전극, 및 드레인 전극을 갖고, 상기 소스 전극 및 상기 드레인 전극 중 어느 한쪽의 전극이 상기 발광 소자에 전기적으로 접속되는 구동 트랜지스터;
    주사 신호에 따라 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극에 접속되는 용량가변수단을 구비한 화상표시장치의 구동방법에 있어서:
    상기 구동 트랜지스터 및 상기 스위칭 트랜지스터를 온으로 설정함으로써, 상기 스위칭 트랜지스터를 통해 상기 구동 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른쪽의 전극을 전기적으로 접속하고, 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제1공정;
    상기 구동 트랜지스터를 오프로 설정함과 아울러 상기 스위칭 트랜지스터를 온으로 설정함으로써, 상기 발광 소자의 휘도전위를 상기 구동 트랜지스터의 게이트 전극에 공급하는 제2공정; 및
    상기 구동 트랜지스터를 온으로 설정함과 아울러 상기 스위칭 트랜지스터를 오프로 설정함으로써, 상기 발광 소자에 통전을 행하고, 상기 구동 트랜지스터의 게이트 전극에 공급된 상기 휘도전위에 기초하여 상기 발광 소자를 발광시키는 제3공정을 포함하고:
    상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제1공정에 있어서의 상기 용량가변수단의 용량값과, 상기 발광 소자를 발광시키는 제3공정에 있어서의 상기 용량가변수단의 용량값을 다르게 함으로써, 상기 발광 소자의 발광 휘도에 대한 상기 구동 트랜지스터 및 상기 스위칭 트랜지스터의 기생용량의 영향을 억제한 것을 특징으로 하는 화상표시장치의 구동방법.
  14. 제13항에 있어서, 상기 용량가변수단의 용량값은 상기 발광 소자를 발광시키는 제3공정보다 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제1공정의 쪽이 큰 것을 특징으로 하는 화상표시장치의 구동방법.
  15. 제13항에 있어서, 상기 용량가변수단의 용량값은 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제1공정에서 대략 일정한 것을 특징으로 하는 화상표시장치의 구동방법.
  16. 제13항에 있어서, 상기 용량가변수단의 용량값은 상기 발광 소자를 발광시키는 제3공정에서 대략 일정한 것을 특징으로 하는 화상표시장치의 구동방법.
  17. 제13항에 있어서, 상기 용량가변수단의 용량값은 상기 발광 소자의 휘도전위를 상기 구동 트랜지스터의 게이트 전극에 공급하는 제2공정과, 상기 발광 소자를 발광시키는 제3공정 사이에서 변화되는 것을 특징으로 하는 화상표시장치의 구동방법.
KR1020050080545A 2004-08-31 2005-08-31 화상표시장치 및 그 구동방법 KR100672792B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00252753 2004-08-31
JP2004252753 2004-08-31
JP2004377348 2004-12-27
JPJP-P-2004-00377348 2004-12-27
JPJP-P-2005-00245049 2005-08-25
JP2005245049A JP5137299B2 (ja) 2004-08-31 2005-08-25 画像表示装置

Publications (2)

Publication Number Publication Date
KR20060050856A KR20060050856A (ko) 2006-05-19
KR100672792B1 true KR100672792B1 (ko) 2007-01-22

Family

ID=35941776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080545A KR100672792B1 (ko) 2004-08-31 2005-08-31 화상표시장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US7579624B2 (ko)
JP (1) JP5137299B2 (ko)
KR (1) KR100672792B1 (ko)
TW (1) TWI279748B (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
US10490119B2 (en) 2016-09-23 2019-11-26 Samsung Display Co., Ltd. Display device
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
US10504446B2 (en) 2016-06-30 2019-12-10 Samsung Display Co., Ltd. Display device
US10650725B2 (en) 2016-04-15 2020-05-12 Samsung Display Co., Ltd. Display device
US11189680B2 (en) 2017-02-21 2021-11-30 Samsung Display Co., Ltd. Display device
US11227531B2 (en) 2016-09-22 2022-01-18 Samsung Display Co., Ltd. Display device
US11257896B2 (en) 2017-05-23 2022-02-22 Samsung Display Co., Ltd. Display device
US11271068B2 (en) 2016-11-29 2022-03-08 Samsung Display Co., Ltd. Display device having differently sized regions capable of uniform luminance
US11289566B2 (en) 2016-11-29 2022-03-29 Samsung Display Co., Ltd. Display device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063662A1 (ja) * 2005-11-29 2007-06-07 Kyocera Corporation 画像表示装置
KR101176540B1 (ko) * 2005-12-02 2012-08-24 삼성전자주식회사 다결정 실리콘 ｔｆｔ 및 이를 적용한 유기발광디스플레이
FR2895131A1 (fr) * 2005-12-20 2007-06-22 Thomson Licensing Sas Panneau d'affichage et procede de pilotage avec couplage capacitif transitoire
JP4211805B2 (ja) * 2006-06-01 2009-01-21 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
TWI343042B (en) * 2006-07-24 2011-06-01 Au Optronics Corp Light-emitting diode (led) panel and driving method thereof
WO2008152793A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation 画像表示装置
KR101103615B1 (ko) * 2007-07-30 2012-01-09 쿄세라 코포레이션 화상 표시 장치
KR101341011B1 (ko) * 2008-05-17 2013-12-13 엘지디스플레이 주식회사 발광표시장치
KR101419244B1 (ko) 2008-07-23 2014-07-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
JP5627175B2 (ja) * 2008-11-28 2014-11-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5473318B2 (ja) * 2008-12-25 2014-04-16 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5808883B2 (ja) * 2009-01-30 2015-11-10 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
KR20100098860A (ko) 2009-03-02 2010-09-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5536365B2 (ja) * 2009-05-28 2014-07-02 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP2011035210A (ja) * 2009-08-03 2011-02-17 Renesas Electronics Corp 半導体集積回路、及び半導体集積回路のレイアウト方法
JP5565098B2 (ja) * 2010-05-26 2014-08-06 セイコーエプソン株式会社 電気光学装置および電子機器
KR101374477B1 (ko) 2010-10-22 2014-03-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9329738B2 (en) * 2012-09-10 2016-05-03 Apple Inc. Determination and reduction of parasitic capacitance variation due to display noise
JP2015025978A (ja) * 2013-07-26 2015-02-05 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
JP6459271B2 (ja) 2014-07-23 2019-01-30 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその駆動方法
US10121430B2 (en) * 2015-11-16 2018-11-06 Apple Inc. Displays with series-connected switching transistors
JP6755689B2 (ja) * 2016-03-30 2020-09-16 株式会社Ｊｏｌｅｄ 表示装置
CN107910375A (zh) * 2017-11-02 2018-04-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US11915649B2 (en) * 2022-06-08 2024-02-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075505B2 (ja) 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP3870755B2 (ja) * 2001-11-02 2007-01-24 松下電器産業株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP4069408B2 (ja) * 2002-04-03 2008-04-02 セイコーエプソン株式会社 電子回路及びその駆動方法、及び電子装置
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4660116B2 (ja) * 2004-05-20 2011-03-30 三洋電機株式会社 電流駆動画素回路

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
US11183112B2 (en) 2016-02-29 2021-11-23 Samsung Display Co., Ltd. Display device
US10354578B2 (en) 2016-04-15 2019-07-16 Samsung Display Co., Ltd. Display device
US10650725B2 (en) 2016-04-15 2020-05-12 Samsung Display Co., Ltd. Display device
US11151926B2 (en) 2016-04-15 2021-10-19 Samsung Display Co., Ltd. Display device
US10504446B2 (en) 2016-06-30 2019-12-10 Samsung Display Co., Ltd. Display device
US11205386B2 (en) 2016-06-30 2021-12-21 Samsung Display Co., Ltd. Display device
US11721269B2 (en) 2016-09-22 2023-08-08 Samsung Display Co., Ltd. Display device
US11227531B2 (en) 2016-09-22 2022-01-18 Samsung Display Co., Ltd. Display device
US10490119B2 (en) 2016-09-23 2019-11-26 Samsung Display Co., Ltd. Display device
US11120737B2 (en) 2016-09-23 2021-09-14 Samsung Display Co., Ltd. Display device
US11694614B2 (en) 2016-09-23 2023-07-04 Samsung Display Co., Ltd. Display device
US11271068B2 (en) 2016-11-29 2022-03-08 Samsung Display Co., Ltd. Display device having differently sized regions capable of uniform luminance
US11289566B2 (en) 2016-11-29 2022-03-29 Samsung Display Co., Ltd. Display device
US11849615B2 (en) 2016-11-29 2023-12-19 Samsung Display Co., Ltd. Display device with protection against electrostatic discharge
US11189680B2 (en) 2017-02-21 2021-11-30 Samsung Display Co., Ltd. Display device
US11895884B2 (en) 2017-02-21 2024-02-06 Samsung Display Co., Ltd. Display device
US11257896B2 (en) 2017-05-23 2022-02-22 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20060043375A1 (en) 2006-03-02
JP5137299B2 (ja) 2013-02-06
JP2006209074A (ja) 2006-08-10
KR20060050856A (ko) 2006-05-19
US7579624B2 (en) 2009-08-25
TW200625220A (en) 2006-07-16
TWI279748B (en) 2007-04-21

Similar Documents

Publication Publication Date Title
KR100672792B1 (ko) 화상표시장치 및 그 구동방법
JP4782103B2 (ja) 画像表示装置
US8154483B2 (en) Image display apparatus and driving method thereof
US6836067B1 (en) Switching element having insulative film and organic film and electroluminescent element display device
JP4681785B2 (ja) アクティブマトリクスエレクトロルミネッセンス表示装置
US7564433B2 (en) Active matrix display devices
KR100859970B1 (ko) 화상표시장치 및 그 구동방법
US7619593B2 (en) Active matrix display device
KR20070000422A (ko) 전계 발광 디스플레이 디바이스를 위한 임계전압 보상 방법
KR20060136392A (ko) 전계 발광 디스플레이 디바이스를 위한 임계전압 보상 방법
WO2015118598A1 (ja) 表示装置
US7427833B2 (en) Active matrix pixel drive circuit for oled display
KR20190081477A (ko) 유기 발광 다이오드 표시장치
US9966005B2 (en) Pixel compensation circuit, method and flat display device
JP2000259098A (ja) アクティブ型ｅｌ表示装置
CN101479780A (zh) 图像显示装置的驱动方法
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
CN100424742C (zh) 图像显示装置及其驱动方法
JP3936528B2 (ja) 電気光学素子
US20070171156A1 (en) Display device
JP5473318B2 (ja) 画像表示装置
JP5536365B2 (ja) 画像表示装置
KR20160014815A (ko) 유기전계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14