JP5080248B2 - 画像表示装置 - Google Patents

Description

本発明は、有機ＥＬディスプレイ装置等の画像表示装置に関するものである。

従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。

この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下「ＯＬＥＤ」という）などが各画素を構成しており、各画素がマトリックス状に配置されている。そして、各画素に適切な電流値が設定されることにより、各画素の輝度が制御され、所望の画像が表示される。
Ｒ．Ｍ．Ａ． Ｄａｗｓｏｎ，ｅｔ ａｌ．（１９９８）．Ｄｅｓｉｇｎ ｏｆ ａｎ Ｉｍｐｒｏｖｅｄ Ｐｉｘｅｌ ｆｏｒ ａ Ｐｏｌｙｓｉｌｉｃｏｎ Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ ＬＥＤ Ｄｉｓｐｌａｙ． ＳＩＤ９８ Ｄｉｇｅｓｔ，ｐｐ．１１−１４． Ｓ．Ｏｎｏ，ｅｔ ａｌ．（２００３）．Ｐｉｘｅｌ Ｃｉｒｃｕｉｔ ｆｏｒ ａ−Ｓｉ ＡＭ−ＯＬＥＤ．Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＤＷ ’０３，ｐｐ．２５５−２５８．

ところで、このような画像表示装置においては、各画素に電源電圧を供給する給電線は、複数の画素に対して共通に接続されている。かかる給電線内においては電圧降下が生ずるため、各画素への印加電位が前記電圧降下に応じて画素ごとに変動することとなり、表示画像に輝度ムラが生ずることがある。例えば、マトリックス状に配列された各画素に対して下方向から所定の電圧を給電するような給電方式の場合には、下方に位置する画素よりも上方に位置する画素における有機ＥＬ素子への印加電圧が低下することになり、下方から上方に向かって輝度が低下するような輝度むらが視認される可能性があった。

なお、各画素までの給電線の長さを揃えたり、給電線の抵抗値を揃えたりするなどの手法を採ることも可能ではあるが、画像表示装置を製造する上での制約となり、設計の自由度が阻害され、コスト上昇を余儀なくされるなど、好ましい手法であるとは言い難かった。

本発明は、上記に鑑みてなされたものであって、給電線の電圧降下に依存して発生する輝度むらの影響を抑制した輝度補償を行うことが可能な画像表示装置を提供することを目的とする。

本発明にかかる画像表示装置は、複数の画素と、複数の前記画素に対して電源電圧を共通に供給する給電線と、を備え、各前記画素は、通電により発光する発光手段と、前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段に接続されるスイッチング手段と、を備え、前記給電線に生じる電圧降下の大きさに応じて前記スイッチング手段の寄生容量値を所定画素ごとに異ならせる。

また、本発明にかかる画像表示装置は、複数の画素と、複数の前記画素に対して電源電圧を共通に供給する給電線と、を備え、各前記画素は、通電により発光する発光手段と、前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段に接続される容量素子と、を備え、前記給電線に生じる電圧降下の大きさに応じて前記容量素子の容量値を所定画素ごとに異ならせる。

また、本発明にかかる画像表示装置は、複数の画素と、複数の前記画素に対して電源電圧を共通に供給する給電線と、前記各画素に電気的に接続される制御線と、を備え、各前記画素は、通電により発光する発光手段と、前記発光手段の発光を制御するドライバ手段と、前記制御線に電気的に接続されるスイッチング手段と、を備え、前記給電線に生じる電圧降下の大きさに応じて前記スイッチング手段の駆動を制御する制御線の電位を所定画素ごとに異ならせる。

本発明によれば、給電線に生じる電圧降下の影響を小さくすることができ、画像表示装置における輝度むらの影響を抑制した輝度補償を行うことができるという効果が得られる。

以下に、本発明の画像表示装置にかかる実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

図１は、本発明にかかる画像表示装置の一実施形態を説明するための図であり、画像表示装置の表示部における１画素に対応する画素回路の構成例を示す図である。すなわち、画像表示装置は、同図に示すような画素回路がマトリックス状に複数配列した構成を有している。

図１に示す画素回路は、発光手段の一つである有機発光素子ＯＬＥＤと、有機発光素子ＯＬＥＤを駆動するためのドライバ手段である駆動トランジスタＴｄと、駆動トランジスタＴｄの閾値電圧を検出するための閾値電圧検出用トランジスタＴｔｈと、データ電位（−Ｖｄａｔａ）を保持するための保持容量Ｃｓと、スイッチングトランジスタＴｓと、スイッチングトランジスタＴｍと、を備えた構成を有している。

駆動トランジスタＴｄは、制御端子であるゲートと、第１の端子であるドレインと、第２の端子であるソースと、を備え、ゲートとソースとの間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するための制御素子（駆動素子）である。

閾値電圧検出用トランジスタＴｔｈは、オン状態となったときに、駆動トランジスタＴｄのゲートとドレインとを電気的に接続する。その結果、駆動トランジスタＴｄのソースに対するゲートの電位が実質的に駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのゲートからドレインに向かって電流が流れ、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。

有機発光素子ＯＬＥＤは、Ａｌ、ＣｕまたはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の導電材料によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラトまたはベリリウム錯体等の有機系の材料によって形成された発光層と、を少なくとも備えた構造を有している。そして、有機発光素子ＯＬＥＤの両端に、ＯＬＥＤの閾値電圧以上の電位差が印加されると、発光層に注入された正孔と電子とが再結合することによって、発光層から光を生じる機能を有する。

駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴｓおよびスイッチングトランジスタＴｍは、例えば、薄膜トランジスタとして構成される。なお、以下で参照される各図面においては、各薄膜トランジスタについてのチャネル（ｎ型またはｐ型）については、特に明示していないが、ｎ型またはｐ型のいずれを用いてもよい。本実施形態においては、上述したように、各薄膜トランジスタはｎ型である。また各薄膜トランジスタは、非晶質シリコン、微結晶シリコン、及びポリシリコンのいずれを用いても良い。

電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴｍに所定の電源電圧を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈの駆動を制御するための信号を閾値電圧検出用トランジスタＴｔｈに供給する。マージ線１２は、スイッチングトランジスタＴｍの駆動を制御するための信号をスイッチングトランジスタＴｍに供給する。走査線１３は、スイッチングトランジスタＴｓの駆動を制御するための信号をスイッチングトランジスタＴｓに供給する。画像信号線１４は、画像信号を保持容量Ｃｓに供給する。なお、電源線１０、Ｔｔｈ制御線１１、マージ線１２および走査線１３は、行方向に配列される各画素回路に対して共通に接続されている。また、画像信号線１４は、列方向に配列される各画素回路に対して共通に接続されている。

なお、図１では、有機発光素子ＯＬＥＤに所定の電圧を供給するために、有機発光素子ＯＬＥＤのアノード側にグラウンド線を、カソード側に電源線１０を電気的に接続するようにしているが、有機発光素子ＯＬＥＤのアノード側に電源線１０を、カソード側にグラウンド線を接続するようにしても良い。あるいは有機発光素子ＯＬＥＤのアノード側及びカソード側の双方に対して電源線を接続するようにしてもよい。

ところで、トランジスタには、一般的にゲート・ソース間およびゲート・ドレイン間に寄生容量が存在する。これらのうち、本実施形態における駆動トランジスタＴｄのゲート電位に影響を与えるのは、主として駆動トランジスタＴｄのゲート・ソース間容量ＣｇｓＴｄ、駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄ、および閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈ、閾値電圧検出用トランジスタＴｔｈのゲート・ドレイン間容量ＣｇｄＴｔｈである。なお、これらの寄生容量と、有機発光素子ＯＬＥＤが固有に有している素子容量Ｃｏｌｅｄを加えたものを図２に示す。

つぎに、本実施の形態の動作について、図３〜図７を参照して説明する。ここで、図３は、図２に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図４〜図７は、４つの期間に区分された準備期間（図４）、閾値電圧検出期間（図５）、書き込み期間（図６）および発光期間（図７）の各区間の動作を説明するための図である。なお、以下に説明する動作は、制御部（図示略）の制御下で行われる。

（準備期間）
準備期間の動作については、図３および図４を参照して説明する。準備期間では、電源線１０が高電位（Ｖｐ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図４に示すように、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴｓがオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴｍがオンとされ、電源線１０→駆動トランジスタＴｄ→有機発光素子容量Ｃｏｌｅｄという経路で電流が流れ、有機発光素子容量Ｃｏｌｅｄに電荷が蓄積される。なお、この準備期間で素子容量Ｃｏｌｅｄに電荷を蓄積する理由は、後述する閾値電圧検出期間に駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出する際に、素子容量Ｃｏｌｅｄを駆動トランジスタＴｄのドレイン・ソース間に流す電流（Ｉｄｓ）の供給源として作用させるためである。

（閾値電圧検出期間）
つぎに、閾値電圧検出期間の動作について図３および図５を参照して説明する。閾値電圧検出期間では、電源線１０がゼロ電位、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図５に示すように、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲートとドレインとが接続される。

また、保持容量Ｃｓおよび素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０という経路で電流が流れる。そして、駆動トランジスタＴｄのソースに対するゲートの電位が閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄが実質的にオフとされ、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。

（書き込み期間）
さらに、書き込み期間の動作について図３および図６を参照して説明する。書き込み期間では、データ電位（−Ｖｄａｔａ）を保持容量Ｃｓに供給することにより、駆動トランジスタＴｄのゲート電位をデータ電位に応じた所望の電位に変化させることが行われる。具体的には、電源線１０がゼロ電位、マージ線１２が低電位（ＶｇＬ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４がデータ電位（−Ｖｄａｔａ）とされる。

これにより、図６に示したように、スイッチングトランジスタＴｓがオン、スイッチングトランジスタＴｍがオフとなり、素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、素子容量Ｃｏｌｅｄ→閾値電圧検出用トランジスタＴｔｈ→保持容量Ｃｓという経路で電流が流れ、保持容量Ｃｓに電荷が蓄積される。すなわち、素子容量Ｃｏｌｅｄに蓄積された電荷は、保持容量Ｃｓに移動する。その結果、駆動トランジスタＴｄのゲート電位がデータ電位に対応した電位となる。なお、画像信号線１４をデータ電位（−Ｖｄａｔａ）とする期間は、走査線１３に走査信号である高電位（ＶｇＨ）とする期間よりも長くすることが好ましい。その理由は、走査線１３を高電位にした後、実際に駆動トランジスタＴｄのゲート電位が画像信号線１４から供給されるデータ電位（−Ｖｄａｔａ）に対応した電位となるまでに少し時間を要するからである。

ここで、駆動トランジスタＴｄの閾値電圧をＶｔｈ、保持容量Ｃｓの容量値をＣｓ、閾値電圧検出用トランジスタＴｔｈがオンの場合の全容量（すなわち駆動トランジスタＴｄのゲートに接続された静電容量および寄生容量）をＣａｌｌとすると、駆動トランジスタＴｄのゲート電位Ｖｇは、次式で表される（なお、上記仮定は、以下の式についても及ぶものとする）。

Vg＝Vth−(Cs/Call)・Vdata ・・・（１）
また、保持容量Ｃｓの両端の電位差ＶＣｓは、次式で表される。

VCs＝Vg−(−Vdata)＝Vth＋[(Call−Cs)/Call]・Vdata ・・・（２）
上記（２）式に示される全容量Ｃａｌｌは、閾値電圧検出用トランジスタＴｔｈの導通時の全容量であり、次式で表される。

Call＝Coled＋Cs＋CgsTth＋CgdTth＋CgsTd ・・・（３）
なお、上記（３）式に駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄが含まれていないのは、駆動トランジスタＴｄのゲート・ドレイン間が閾値電圧検出用トランジスタＴｔｈによって電気的に接続され、駆動トランジスタＴｄ両端が略同電位となっているからである。また、保持容量Ｃｓと素子容量Ｃｏｌｅｄとは、Ｃｓ＜Ｃｏｌｅｄの関係を満足している。

（発光期間）
最後に、発光期間の動作について図３および図７を参照して説明する。発光期間では、電源線１０がマイナス電位（−ＶＤＤ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。

これにより、図７に示したように、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴｓがオフとなり、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。

このとき、駆動トランジスタＴｄのドレインからソースに流れる電流（すなわちＩｄｓ）は、駆動トランジスタＴｄの構造および材質から決定され、駆動トランジスタＴｄのキャリアの移動度に比例する定数β、駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓ、駆動トランジスタＴｄの閾値電圧Ｖｔｈを用いて次式で表される。

Ids'＝(β/2)・(Vgs−Vth)² ・・・（４）
つぎに、駆動トランジスタＴｄのソースに対するゲート電位のＶｇｓと電流Ｉｄｓとの関係を考察するため、画素回路の寄生容量を考慮しない場合の電位差Ｖｇｓを算出する。

図７において、発光時には駆動トランジスタＴｄが導通している。また、駆動トランジスタＴｄのゲート電位は、書き込み電位（−Ｖｄａｔａ）に対応する電荷が保持容量Ｃｓと素子容量Ｃｏｌｅｄとの間で容量に応じて分配された状態となるので、Ｖｇｓは、次式で表せる。

Vgs＝Vth＋Coled/(Cs＋Coled)・Vdata ・・・（５）
したがって、駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓと電流Ｉｄｓとの関係式は、上記（４）式、（５）式を用いて次式のようになる。

Ids＝(β/2)・(Coled/(Cs＋Coled)・Vdata)²
＝a・Vdata² ・・・（６）
（６）式に示されるように、理論的には、閾値電圧Ｖｔｈに依存しない電流Ｉｄｓを得ることができる。なお、有機発光素子ＯＬＥＤの輝度は、自身に流れる電流に比例するので、閾値電圧Ｖｔｈに実質的に依存しない輝度が得られることになる。

このように、上記画素回路は、駆動トランジスタＴｄの閾値電圧の変化や、駆動トランジスタＴｄを含む各トランジスタが有する寄生容量の影響を補償している。

図８は、上述の画素回路を有する画像表示装置の表示部と、表示部以外の領域を示す図である。同図に示す画像表示装置は、大略的に、基板上に、表示部２０と、表示部２０を構成する各画素回路に電源電圧を供給する給電線２４と、各画素回路に接続されるＴｔｈ制御線１１、走査線１３及び画像信号線１４等への信号の供給を制御する駆動ＩＣ２２と、Ｔｔｈ制御線１１、走査線１３及び画像信号線１４等の駆動信号線２６と、を具備した構成を有している。なお、給電線２４は、表示部２０外から表示部２０内にかけて上下方向に配置される。給電線２４の一端側は、表示部２０の領域内において給電線２４に対して略直交する方向に配置された各画素回路の電源線１０に電気的に接続される。また給電線２４の他端側は、図示しない電極パッドを介して電源電圧の出力端子に電気的に接続される。

ところで、図８に示すような給電方式では、給電線２４に生ずる電圧降下が給電線２４の配線の長さに応じて異なるため、下方に位置する画素回路よりも上方に位置する画素回路の方が画素回路に供給される電圧が低下する傾向にある。それ故、下方から上方に向かって輝度が低下するような輝度むらが視認される可能性があった。

そこで、本実施の形態では、画素回路上の所定の回路要素の値や、所定の回路要素への制御電圧を画素ごとに異ならせたりすることにより、上記のような輝度むらの発生を抑止するようにしている。以下、その補償手法について説明する。

（第１の補償手法−閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈを調整する手法）
図７、図８における画像表示装置においては、発光時に各画素の有機発光素子ＯＬＥＤに流れる電流は、電源線１０に接続される給電線２４を介して供給される。この給電線２４が持つ抵抗により、表示部２０外における給電線２４の任意の基準点（例えば、給電線２４の他端、以下「給電点」という）から各画素の画素回路までの距離に応じて、高電位線（図７の例ではグラウンド線）側の電位が降下し、および／または電源線１０の電位が上昇し、有機発光素子ＯＬＥＤの両端に印加される電圧が降下する。また、発光時において、駆動トランジスタＴｄのゲートに電気的に接続される容量要素は、保持容量Ｃｓ，駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄ，駆動トランジスタＴｄのゲート・ソース間容量ＣｇｓＴｄ，及び閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈである。

ここで、グラウンド線の電位降下量をｘとすれば、電位降下量ｘのときの駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの電圧降下量ΔＶｇｓは、次式で表すことができる。

ΔVgs＝x・CgdTd/(Cs＋CgdTd＋CgsTd＋CgsTth) ・・・（７）
一方、電源線１０の電位上昇量をｙとすれば、電位上昇量ｙのときの駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの電圧降下量ΔＶｇｓは、（７）式と同様に、次式で表すことができる。

ΔVgs＝y・(CgdTd＋CgsTth)/(Cs＋CgdTd＋CgsTd＋CgsTth) ・・・（８）
（７）式および（８）式に示されるΔＶｇｓが、給電点からの距離に応じて降下するソースに対するゲートの電位Ｖｇｓの電圧降下量であるため、この電圧降下量ΔＶｇｓだけ補償するように補償電圧を駆動トランジスタＴｄに印加すれば、画像表示装置で視認される輝度むらを抑制することが可能となる。

また、給電点に最も近い画素回路に印加されるソースに対するゲートの電位Ｖｇｓは給電線の電圧降下成分の影響を最も受けないので、駆動トランジスタＴｄに印加すべき補償電圧は他の画素回路と比べて最も小さくてよい。この給電点に最も近い画素回路に印加されるソースに対するゲートの電位ＶｇｓをＶｇｓｍｉｎとすると、各画素回路の駆動トランジスタＴｄに印加するソースに対するゲートの電位Ｖｇｓは、上記（７）式および／または（８）式で示される電圧降下量ΔＶｇｓを用いて、次式で表すことができる。

Vgs＝Vgsmin＋ΔVgs ・・・（９）
（９）式によれば、給電点に最も近い画素に最大輝度を与える電流および給電線の抵抗に基づいて、給電線の電圧降下の影響を受けることなく各画素を最大輝度で発光させるのに必要なゲート・ソース間の電位差（Ｖｇｓ）の算出が可能となることを意味している。なお、（９）式に示されるΔＶｇｓは、給電点からの距離が長くなる程、その値が増加するので、同式左辺のＶｇｓもΔＶｇｓの増加にあわせて増加させる必要がある。

つぎに、（９）式に示されるΔＶｇｓの制御について説明する。まず、各画素における閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈの大きさを調整することを考える。いま、給電点に最も近い画素の閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈをＣｇｓＴｔｈｍａｘとし、（９）式のΔＶｇｓに基づいて決定されるＣｇｓＴｔｈの変動量をΔＣｇｓＴｔｈとすれば、各画素ごとに設定される閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈは、これらのＣｇｓＴｔｈｍａｘおよびΔＣｇｓＴｔｈを用いて、次式で表すことができる。

CgsTth＝CgsTthmax−ΔCgsTth ・・・（１０）
一方、書き込み期間の終了後、閾値電圧検出用トランジスタＴｔｈを制御するＴｔｈ制御線１１は、高電位（ＶｇＨ）から低電位（ＶｇＬ）に変化するので（図３参照）、駆動トランジスタＴｄへの印加電圧の変動量は、
−(VgH−VgL)・(CgdTth＋CgsTthmax−ΔCgsTth)/(Cs＋CgdTd＋CgsTd＋CgsTthmax−ΔCgsTth) ・・・（１１）
で与えられる。

また、上述の画素回路では、ΔＣｇｓＴｔｈ＜＜Ｃｓという関係が一般的に成立するので、上記（１１）式は、
−(VgH−VgL)・(CgdTth＋CgsTthmax−ΔCgsTth)/(Cs＋CgdTd＋CgsTd＋CgsTthmax) ・・・（１２）
のように簡略化することができる。

なお、（９）式における右辺第１項の成分が（１２）式における「ＣｇｄＴｔｈ＋ＣｇｓＴｔｈｍａｘ」の項に相当し、また（９）式における右辺第２項の成分が（１２）式における「ΔＣｇｓＴｔｈ」の項に相当する。

したがって、これらの関係と（７）式および（８）式に基づくΔＶｇｓの成分を用いれば、（９）式の右辺第２項の成分は、次式のように表すことができる。

ΔVgs＝[−x・CgdTd−y・(CgdTd＋CgsTthmax)＋(VgH−VgL)・ΔCgsTth)]/(Cs＋CgdTd＋CgsTd＋CgsTthmax) ・・・（１３）
上記（１３）式において、ΔＶｇｓ＝０となるようなΔＣｇｓＴｔｈを算出すると、次式で表すことができる。

ΔCgsTth＝[x・CgdTd＋y・(CgdTd＋CgsTthmax)]/(VgH−VgL) ・・・（１４）
したがって、（１４）式を満足するようなＣｇｓＴｔｈ成分を有する閾値電圧検出用トランジスタＴｔｈを設計すれば、理論的には、各画素における駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの変動が最も低減され、表示画面全体で略均一な輝度が得られる。なお、実際には、（１４）式に基づいて、給電線の電圧降下の大きさが大きい画素ほど、閾値電圧検出用トランジスタＴｔｈの寄生容量成分ＣｇｓＴｔｈが小さくなるようにすれば、各画素における駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの変動が低減され、表示画面全体で略均一な輝度が得られる。なお、寄生容量成分ＣｇｓＴｔｈは、画素毎に個別に値を異ならせてもよいが、マトリックス状に配列された複数の画素を行毎にグループ分けし、該グループ毎に値を異ならせるようにした方が、生産性の観点から好ましい。

本実施形態においては、駆動トランジスタＴｄと閾値電圧検出用トランジスタＴｔｈが同じｎ型のトランジスタであり、両者は同じ導電型のトランジスタであるため、給電線による電圧降下の大きさが大きい画素ほど、閾値電圧検出用トランジスタＴｔｈの寄生容量成分ＣｇｓＴｔｈが小さくなるように設定している。駆動トランジスタＴｄと閾値電圧検出用トランジスタＴｔｈがｐ型のトランジスタである場合も同様である。これに対して、駆動トランジスタＴｄと閾値電圧検出用トランジスタＴｔｈとが異なる導電型のトランジスタである場合（例：駆動トランジスタＴｄがｎ型、閾値電圧検出用トランジスタＴｔｈがｐ型の場合、もしくはその逆である場合）、前記給電線による電圧降下の大きさが大きい画素ほど、閾値電圧検出用トランジスタＴｔｈの寄生容量成分ＣｇｓＴｔｈが大きくなるようにする。

なお、実際の設計では、例えば閾値電圧検出用トランジスＴｔｈのチャネル幅を画素毎に調整することで、このＣｇｓＴｔｈの容量値を制御することが可能である。なぜなら、ＴＦＴの寄生容量は、ソースまたはドレインとゲートの重なり面積に比例するため、チャネル長方向の重なり距離が同一ならば、チャネル幅方向の重なり距離に比例するからである。なお、この種の手法は、製造工程の変更を小さく抑え、生産性を高く維持することができるという利点を有している。

（実施例）
図９は、閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈを給電点からの距離に応じて調整する設計を行った画像表示装置の一実施例を示す図である。同図において、表示画面上のハッチングで識別した部分の数値は、閾値電圧検出用トランジスタＴｔｈ導通時の全容量（Ｃａｌｌ）に対する閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量（ＣｇｓＴｔｈ）の容量比（ＣｇｓＴｔｈ／Ｃａｌｌ）を示している。なお、同図に示す実施例では、かかる容量比を、例えば表示画面の上部領域３０では「０．１０」に設定し、表示画面の下部領域３２では「０．１５」に設定しているが、ごく一例を示したものであり、これらの数値に限定されるものではない。また、同図に示す実施例では、表示画面の行方向（電源線に平行な方向）の数行の画素をグルーピング化した画素群ごとに同一の容量比を設定しているが、行方向の画素ごとに異なる容量比を設定しても構わない。このようにすれば、輝度にかかる表示画面全体の均一度が増加し、さらに良好な視認性が得られる。

（第２の補償手法−保持容量Ｃｓを調整する手法）
第１の補償手法では、閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈを調整するようにしていたが、保持容量Ｃｓを調整するようにしてもよい。

例えば、閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈのときと同様に、給電点から遠ざかるにしたがって、すなわち給電線の電圧降下が大きい画素ほど、各画素ごとに設定される保持容量Ｃｓが減少するように制御すればよい。いま、給電点に最も近い画素回路の保持容量ＣｓをＣｓｍａｘとし、上記（９）式のΔＶｇｓに基づいて決定される保持容量Ｃｓの変動量をΔＣｓとすれば、各画素ごとに設定される保持容量Ｃｓは、上記（１０）式と同様に次式で表すことができる。

Cs＝Csmax−ΔCs ・・・（１５）
一方、最大輝度の書き込み電圧をＶｄａｔａｍａｘとすると、駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓは、このＶｄａｔａｍａｘを用いて、次式のように表すことができる。

Vgs＝Vth＋Coled/(Csmax−ΔCs＋Coled)・Vdatamax ・・・（１６）
ここで、上記（１６）式の第２項の成分が駆動トランジスタＴｄへの印加電圧の変動量ΔＶｇｓに相当するので、このΔＶｇｓは次式のように表すことができる。

ΔVgs＝Coled・[1/(Csmax−ΔCs＋Coled)−1/(Csmax＋Coled)]・Vdatamax
＝Coled・ΔCs・Vdatamax/(Csmax−ΔCs＋Coled)・(Csmax＋Coled)
・・・（１７）
なお、上述の画素回路では、ΔＣｓ＜＜Ｃｏｌｅｄという関係も一般的に成立するので、（１６）式は、さらに次式のように近似することができる。

ΔVgs＝Coled・ΔCs・Vdatamax/(Csmax＋Coled)² ・・・（１８）
その結果、画素ごとに設定される保持容量Ｃｓは、上記（１５）式および（１８）式の両式に基づいて、次式のように表すことができる。

Cs＝Csmax−ΔVgs・(Csmax＋Coled)²/(Coled・Vdatamax) ・・・（１９）
したがって、保持容量Ｃｓを、画素ごとに（１９）式を満足するような値に設定することにより、各画素における駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの変動が低減され、表示画面全体で略均一な輝度が得られる。

（１９）式を満足するように保持容量Ｃｓを設定した場合、駆動トランジスタＴｄと閾値電圧検出トランジスタＴｔｈが同じ導電型のトランジスタであれば、給電線による電圧降下の大きさが大きい画素ほど、保持容量Ｃｓの容量値が小さくなる。

これに対して、駆動トランジスタＴｄと閾値電圧検出トランジスタＴｔｈが互いに異なる導電型のトランジスタであれば、給電線による電圧降下の大きさが大きい画素ほど、保持容量Ｃｓの容量値が大きくなる。

（第３の補償手法−閾値電圧検出用トランジスタＴｔｈを制御するＴｔｈ制御線の制御電圧を調整する手法）
また、上記手法に代えて、閾値電圧検出用トランジスタＴｔｈを制御するＴｔｈ制御線の制御電圧を調整するようにしてもよい。

例えば、各画素の画素回路において、閾値電圧検出用トランジスタＴｔｈに印加する高電位側の電位（ＶｇＨ）の最大値をＶｇＨｍａｘとし、その変動量をΔＶｇＨとすれば、これらの各要素間には、次式の関係が成立する。

VgH＝VgHmax−ΔVgH ・・・（２０）
ここで、（２０）式で示されるＶｇＨを（１１）式に代入すると、駆動トランジスタＴｄへの印加電圧の変動量ΔＶｇｓは、次式のように表すことができる。

ΔVgs＝−(VgHmax−ΔVgH−VgL)・CgsTth/(Cs＋CgdTd＋CgsTd＋CgsTth)
＝−(VgHmax−VgL)・CgsTth/(Cs＋CgdTd＋CgsTd＋CgsTth)＋ΔVgH・CgsTth/(Cs＋CgdTd＋CgsTd＋CgsTth) ・・・（２１）
上記（２１）式において、ΔＶｇｓ＝０となるようなΔＶｇＨを算出すると、次式で表すことができる。

ΔVgH＝ΔVgs・(Cs + CgdTd + CgsTd + CgsTth)/CgsTth ・・・（２２）
したがって、給電点に最も近い画素回路における閾値電圧検出用トランジスタＴｔｈへの制御電圧（高電位値）から、（２２）式を満足するようなΔＶｇＨだけ降下させた制御電圧を閾値電圧検出用トランジスタＴｔｈに印加するようにすれば、各画素における駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの変動が低減され、表示画面全体で略均一な輝度が得られる。

（２２）式を満足するように制御電圧を変化させた場合、駆動トランジスタＴｄと閾値電圧検出トランジスタＴｔｈが同じ導電型のトランジスタであれば、給電線による電圧降下の大きさが大きい画素ほど、制御電圧の変化量ΔＶｇＨが小さくなる。

一方、駆動トランジスタＴｄと閾値電圧検出トランジスタＴｔｈが互いに異なる導電型のトランジスタであれば、給電線による電圧降下の大きさが大きい画素ほど、制御電圧の変化量ΔＶｇＨが大きくなる。

（第４の補償手法−外部容量を付加する手法）
また、上記手法に代えて、例えば、図１２に示すように、閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈに対して並列に外部容量を付加するようにしてもよい。なお、このときに付加される容量値は、（８）式に示されるように閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈに加算されるので、給電点に最も近い画素回路に付加される外部容量を基準とし、給電点からの距離に応じて、すなわち給電線の電圧降下の大きさに応じてその値を所定量だけ低減させた外部容量を付加するようにすればよい。

またこの場合、外部容量の容量値は、駆動トランジスタＴｄと閾値電圧トランジスタＴｔｈが同じ導電型である場合、電圧降下が大きい画素ほど小さくする。また、駆動トランジスタＴｄと閾値電圧トランジスタＴｔｈが異なる導電型である場合、電圧降下が大きい画素ほど大きくする。

（他の実施形態−Ｖｔｈ補償機能を有する回路例）
図１０は、図２の画像表示装置とは異なる他の実施形態を説明するための図であり、Ｖｔｈ補償機能を具備する回路例を示すものである。同図に示す画素回路では、有機発光素子ＯＬＥＤが低電位側に接続されるとともに、マージ線１２に接続されるスイッチングトランジスタＴｍと駆動トランジスタＴｄとが直列に接続されるように配置している。

この種の画素回路においても、各画素回路上における駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの変動を低減させるための原理は同一であり、上述の第１〜第４の補償手法をそのまま適用することができる。

（他の実施形態−Ｖｔｈ補償機能を有さない回路例）
図１１は、図２及び図１０の画像表示装置とは異なる他の実施形態を説明するための図であり、Ｖｔｈ補償機能を有さない回路例を示すものである。同図に示す画素回路は、Ｖｔｈ補償機能を有していないため、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴｍや、Ｔｔｈ制御線及びマージ線などの構成要素が存在しない。

図１１に示す画素回路においても、各画素回路上における駆動トランジスタＴｄのソースに対するゲートの電位Ｖｇｓの変動を低減させるための原理は、上述したＶｔｈ補償機能を有する画素回路と同一である。したがって、制御対象を閾値電圧検出用トランジスタＴｔｈからスイッチングトランジスタＴｍに変更すれば、上述の第１〜第４の補償手法を適用することができる。

例えば、図１１に示す画素回路では、第１の補償手法を適用する場合、スイッチングトランジスタＴｍのゲート・ソース間容量（ＣｇｄＴｓ）を調整すればよい。また、第２の補償手法を適用して保持容量Ｃｓの容量値を変化させてもよい。また、第３の補償手法を適用して、スイッチングトランジスタＴｍを制御する走査線１３の制御電圧を可変させてもよい。第４の補償手法を適用して、スイッチングトランジスタＴｍのゲート・ソース間容量ＣｇｄＴｓに対して並列に外部容量を付加するようにしてもよい。

なお、画像表示装置が、例えば、赤、緑、青の三原色画素が一つの絵素を構成する多色表示あるいは類似の多色表示を行なう場合、閾値電圧検出用トランジスタＴｔｈ導通時の全容量（Ｃａｌｌ）に対する閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量（ＣｇｓＴｔｈ）の容量比は色ごとに異なるのが一般的である。このため、各色ごとに好適な容量比を設定することにより、給電線の長さや抵抗値の差異に依存して発生する輝度むらの影響を抑制した輝度補償各色ごとに実現することができる。また、発光手段として、有機発光素子以外の発光素子、例えば、ＬＥＤや無機ＥＬについても本発明を適用できることは言うまでもない。

また、上述の実施形態においては、給電線は下方より電源電圧を供給する方式であったが、上方より電源電圧を供給する方式または上方及び下方の双方より電源電圧を供給する方式としても構わない。これらいずれの方式であっても、基本的には、給電線に生じる電圧降下の大きさに応じて画素をグループ分けし、そのグループ毎に、トランジスタの寄生容量値や容量素子の容量値、制御線の電位を調整すればよい。また、給電線に生じる電圧降下の大きさのみならず、給電線に接続される電源線に生じる電圧降下に応じて、前記グループ分けされた画素を更に細かく小グループ分けし、該小グループ毎にトランジスタの寄生容量値や容量素子の容量値、制御線の電位を調整するようにしてもよい。

また、上述の実施形態においては、給電線と電源線とが略直交するように交差しているが、給電線と電源線とが略平行に配置されている場合、すなわち、給電線が図８において表示部２０の左側または右側に配置されている場合、給電線と電源線とを一体化して給電線とみなし、給電線に生じる電圧降下の大きさに応じて複数の画素をグループ分けすることが好ましい。この場合、上述の実施形態とは異なり、列毎に画素のグループ分けが行われる。

本発明にかかる画像表示装置の一実施形態を説明するための図であり、画像表示装置の表示部における１画素に対応する画素回路の構成例を示す図である。 図１に示した画素回路上にトランジスタの寄生容量および素子容量を示した回路構成を示す図である。 図２に示した画素回路の一般的な動作を説明するためのシーケンス図である。 図３に示した準備期間の動作を説明する図である。 図３に示した閾値電圧検出期間の動作を説明する図である。 図３に示した書き込み期間の動作を説明する図である。 図３に示した発光期間の動作を説明する図である。 画像表示装置の表示部と表示部以外の領域とを示す図である。 閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈを給電点からの距離に応じて可変する設計を行った画像表示装置の一実施例を示す図である。 本発明にかかる画像表示装置の実施形態を説明するための図である。 本発明にかかる画像表示装置の他の実施形態を説明するための図である。 本発明にかかる画像表示装置の他の実施形態を説明するための図である。

符号の説明

１０ 電源線
１１ Ｔｔｈ制御線
１２ マージ線
１３ 走査線
１４ 画像信号線
２０ 表示部
２２ 駆動ＩＣ
２４ 給電線
２６ 駆動信号線
ＯＬＥＤ 有機発光素子
Ｔｄ 駆動トランジスタ
Ｔｔｈ 閾値電圧検出用トランジスタ
Ｔｓ，Ｔｍ スイッチングトランジスタ
Ｃｓ 保持容量

Claims (8)

1. 画像表示装置において、
   複数の画素と、複数の前記画素に対して電源電圧を共通に供給する給電線と、備え、
   各前記画素は、
   通電により発光する発光手段と、
   前記発光手段の発光を制御するドライバ手段と、
   前記ドライバ手段に接続される閾値電圧検出用トランジスタと、を備え、
   前記給電線に生じる電圧降下の大きさに応じて前記閾値電圧検出用トランジスタの寄生容量値を所定画素ごとに異ならせるように構成され、
   前記ドライバ手段と前記閾値電圧検出用トランジスタが同じ導電型のトランジスタから成り、前記給電線による電圧降下の大きさが大きい前記所定画素ほど、前記閾値電圧検出用トランジスタの寄生容量値が小さい、又は
   前記ドライバ手段と前記閾値電圧検出用トランジスタが互いに異なる導電型のトランジスタから成り、前記給電線による電圧降下の大きさが大きい前記所定画素ほど、前記閾値電圧検出用トランジスタの寄生容量値が大きいことを特徴とする画像表示装置。
2. 画像表示装置において、
   複数の画素と、複数の前記画素に対して電源電圧を共通に供給する給電線と、を備え、
   各前記画素は、
   通電により発光する発光手段と、
   前記発光手段の発光を制御するドライバ手段と、
   前記ドライバ手段に接続される容量素子と、
   前記ドライバ手段に接続されるスイッチング手段と、を備え、
   前記給電線に生じる電圧降下の大きさに応じて前記容量素子の容量値を所定画素ごとに異ならせるように構成され、
   前記ドライバ手段と前記スイッチング手段が同じ導電型のトランジスタから成り、前記給電線による電圧降下の大きさが大きい前記所定画素ほど、前記容量素子の容量値が小さい、又は
   前記ドライバ手段と前記スイッチング手段が互いに異なる導電型のトランジスタから成り、前記給電線による電圧降下の大きさが大きい前記所定画素ほど、前記容量素子の容量値が大きいことを特徴とする画像表示装置。
3. 画像表示装置において、
   複数の画素と、複数の前記画素に対して電源電圧を共通に供給する給電線と、前記各画素に接続される制御線と、を備え、
   各前記画素は、
   通電により発光する発光手段と、
   前記発光手段の発光を制御するドライバ手段と、
   前記制御線に電気的に接続されるスイッチング手段と、を備え、
   前記給電線に生じる電圧降下の大きさに応じて前記制御線の電位を所定画素ごとに異ならせるように構成され、
   前記ドライバ手段と前記スイッチング手段が同じ導電型のトランジスタから成り、前記給電線による電圧降下の大きさが大きい前記所定画素ほど、前記制御線の電位変化が小さい、又は
   前記ドライバ手段と前記スイッチング手段が互いに異なる導電型のトランジスタから成り、前記給電線による電圧降下の大きさが大きい前記所定画素ほど、前記制御線の電位変化が大きいことを特徴とする画像表示装置。
4. 前記容量素子は、画像データ電位を一時的に保持することを特徴とする請求項２に記載の画像表示装置。
5. 前記ドライバ手段は、第１端子と、第２端子と、前記第１端子と前記第２端子との間の通電状態を制御する制御信号が供給される制御端子と、を有し、前記発光手段の発光時に
   前記ドライバ手段の前記第１端子及び前記第２端子が前記発光手段に電気的に接続されており、
   前記スイッチング手段は、第１端子と、第２端子と、前記第１端子と前記第２端子との間の通電状態を制御する制御信号が供給される制御端子と、を有し、前記スイッチング手段の前記第１端子および前記第２端子が前記ドライバ手段の前記制御端子と前記第１端子との間に接続され、
   前記制御線は、前記スイッチング手段の前記制御端子に電気的に接続されることを特徴とする請求項３に記載の画像表示装置。
6. 前記ドライバ手段に接続され、前記ドライバ手段に印加する画像データ電位を一時的に保持する容量素子を更に備え、
   前記スイッチング手段は、前記容量素子に電気的に接続され、前記容量素子への前記画像データ電位の供給のタイミングを制御することを特徴とする請求項３に記載の画像表示装置。
7. 複数の前記画素はマトリックス状に配列されており、
   行方向に配列される画素内の前記発光手段に共通に接続される電源線を更に備え、
   前記給電線は、前記電源線に対して略直交する方向に沿って配置され、前記電源線との交差位置で前記電源線に対して電気的に接続されることを特徴とする請求項１〜３のいずれか１つに記載の画像表示装置。
8. 前記給電線に生じる電圧降下の大きさに応じて複数の前記画素を行毎に画素群としてグループ化し、前記画素群ごとに前記スイッチング手段の寄生容量値、前記容量素子の容量値、または前記制御線の電位を異ならせることを特徴とする請求項７に記載の画像表示装置。

Images