JP3925435B2 - 発光駆動回路及び表示装置並びにその駆動制御方法 - Google Patents
発光駆動回路及び表示装置並びにその駆動制御方法 Download PDFInfo
- Publication number
- JP3925435B2 JP3925435B2 JP2003058959A JP2003058959A JP3925435B2 JP 3925435 B2 JP3925435 B2 JP 3925435B2 JP 2003058959 A JP2003058959 A JP 2003058959A JP 2003058959 A JP2003058959 A JP 2003058959A JP 3925435 B2 JP3925435 B2 JP 3925435B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- current path
- light emission
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J37/00—Baking; Roasting; Grilling; Frying
- A47J37/06—Roasters; Grills; Sandwich grills
- A47J37/0694—Broiling racks
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J36/00—Parts, details or accessories of cooking-vessels
- A47J36/02—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
- A47J36/04—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay the materials being non-metallic
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J37/00—Baking; Roasting; Grilling; Frying
- A47J37/06—Roasters; Grills; Sandwich grills
- A47J37/07—Roasting devices for outdoor use; Barbecues
- A47J37/0786—Accessories
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Description
【０００１】
【発明の属する技術分野】
本発明は、発光駆動回路及び表示装置並びにその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型（又は、電流駆動型）の発光素子を、複数配列してなる表示パネル（画素アレイ）に適用可能な発光駆動回路、及び、該電流駆動回路を画素駆動回路として適用した表示装置、並びに、該表示装置における駆動制御方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）を適用した表示装置に替わる表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素を、マトリクス状に配列した表示パネルを備えた発光素子型の表示デバイス（以下、「発光素子型ディスプレイ」と記す）の本格的な実用化が期待されている。
【０００４】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、近年普及が著しい液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００５】
ここで、上述した発光素子型ディスプレイにおいては、発光素子の動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献１等に記載されているように、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光駆動制御するための複数のスイッチング素子からなる駆動回路（以下、便宜的に、「発光駆動回路」と記す）を備えた構成が知られている。
【０００６】
図１０は、従来技術における有機ＥＬ素子を備えた発光素子型ディスプレイの各表示画素の回路構成例を示す等価回路である。
すなわち、特許文献１に記載された表示画素は、図１０に示すように、表示パネルにマトリクス状に配設された複数の選択ライン（走査ライン）ＳＬ及びデータライン（信号ライン）ＤＬの各交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ３１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ３１と、ゲート端子が接点Ｎ３１に、ソース端子が接地電位Ｖgndに各々接続された薄膜トランジスタＴｒ３２と、を備えた発光駆動回路ＤＣＰ、及び、発光駆動回路ＤＣＰの薄膜トランジスタＴｒ３２のドレイン端子にアノード端子が接続され、カソード端子が接地電位Ｖgndよりも低い定電源電圧Ｖssに接続された有機ＥＬ素子ＯＥＬを有して構成されている。
【０００７】
なお、図１０において、Ｃｐは、薄膜トランジスタＴｒ３２のゲート−ソース間に形成される寄生容量である。また、薄膜トランジスタＴｒ３１はｎチャンネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）により構成され、薄膜トランジスタＴｒ３２はｐチャンネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）により構成されている。
そして、このような構成を有する発光駆動回路ＤＣＰにおいては、以下に示すように、薄膜トランジスタＴｒ３１及びＴｒ３２からなる２個のトランジスタ（スイッチング手段）を所定のタイミングでオン、オフ制御することにより、有機ＥＬ素子ＯＥＬを発光制御する。
【０００８】
すなわち、発光駆動回路ＤＣＰにおいて、まず、図示を省略した走査ドライバにより、選択ラインＳＬにハイレベルの選択信号Ｖselを印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ３１がオン動作し、図示を省略したデータドライバによりデータラインＤＬに印加された、表示データ（画像信号）に応じた信号電圧（階調電圧）Ｖpixが薄膜トランジスタＴｒ３１を介して、薄膜トランジスタＴｒ３２のゲート端子に印加される。これにより、薄膜トランジスタＴｒ３２が上記信号電圧Ｖpixに応じた導通状態でオン動作して、接地電位Ｖgndから薄膜トランジスタＴｒ３２を介して定電源電圧Ｖss方向に所定の発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光する。
【０００９】
次いで、選択ラインＳＬにローレベルの選択信号Ｖselを印加して表示画素を非選択状態に設定すると、薄膜トランジスタＴｒ３１がオフ動作することにより、データラインＤＬと発光駆動回路ＤＣＰとが電気的に遮断される。これにより、薄膜トランジスタＴｒ３２のゲート端子に印加された電圧が寄生容量Ｃｐにより保持されて、薄膜トランジスタＴｒ３２は、オン状態を維持することになり、接地電位Ｖgndから薄膜トランジスタＴｒ３２を介して有機ＥＬ素子ＯＥＬに発光駆動電流が流れる動作が維持され、発光動作が継続される。この発光動作は、次の表示データに応じた信号電圧Ｖpixが各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ３２）に印加する電圧（信号電圧Ｖpix）を調整することにより、有機ＥＬ素子に流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電圧駆動方式又は電圧印加方式と呼ばれている。
【００１０】
【特許文献１】
特開２００２−１５６９２３号公報 （第４頁、図２）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述したような発光駆動回路を表示画素に備えた表示装置においては、以下に示すような問題を有していた。
すなわち、図１０に示したような発光駆動回路においては、２個の薄膜トランジスタＴｒ３１及びＴｒ３２の素子特性（チャネル抵抗等）や有機ＥＬ素子ＯＥＬの素子特性（抵抗等）が、周囲の温度や使用時間に依存して変化した場合には、発光素子（有機ＥＬ素子ＯＥＬ）に供給される発光駆動電流に影響を与えるため、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になるという問題を有していた。
【００１２】
また、表示画質の高精細化を図るために、表示パネルを構成する各表示画素を微細化すると、発光駆動回路を構成する薄膜トランジスタＴｒ３１及びＴｒ３２の動作特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の表示特性にバラツキが生じて画質の劣化を招くという問題を有していた。
【００１３】
さらに、図１０に示したような発光駆動回路においては、回路構成上、発光素子（有機ＥＬ素子）に発光駆動電流を供給する薄膜トランジスタＴｒ３２のソース端子に電流供給源となる接地電位Ｖgndが接続され、発光素子の他端側（カソード側）に電流供給源よりも低電位の定電源電圧Ｖssが接続されているため、これらの薄膜トランジスタを良好に動作させるためには、ＰＭＯＳトランジスタを適用する必要がある。
【００１４】
ここで、一般に、既に製造技術が確立されたアモルファスシリコンを用いてＰＭＯＳトランジスタを形成した場合、十分な動作特性や機能を実現することができないため、発光駆動回路にＰＭＯＳトランジスタを混在させた構成を有する場合にあっては、ポリシリコンや単結晶シリコンの製造技術を用いなければならなかった。しかしながら、ポリシリコンや単結晶シリコンを用いた製造技術においては、アモルファスシリコンを用いた製造技術に比較して、製造プロセスが煩雑なうえ、製造コストも高価であるため、発光駆動回路を備えた表示装置の製品コストの高騰を招くという問題を有していた。
【００１５】
そこで、本発明は、上述した種々の問題点に鑑み、発光素子を所望の輝度階調で発光動作させるディスプレイにおいて、既に確立された安価な製造技術を適用しつつ、良好な発光特性を実現することができる発光駆動回路を提供し、以て、高精細化が可能な安価な表示パネルを備えた表示装置並びにその駆動制御方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載の発光駆動回路は、一端が発光素子に接続され、他端が所定の電源電圧に接続された第１の電流路、及び、該第１の電流路の一端側から他端側方向に所定の電流値を有する書込電流を流し、該書込電流に伴う電荷を蓄積する電荷蓄積手段を有し、前記発光素子は、前記第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、該順バイアス状態において前記電荷蓄積手段に蓄積された電荷に基づく駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、該駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記書込電流を流す制御を行う書込制御手段と、前記第１の電流路に電気的に接続され、前記書込電流の電流値を規定する信号電流が流れる第２の電流路と、を備え、第１の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を第１の電圧に設定し、前記書込制御手段により前記第１の電流路の一端の電圧を前記第１の電圧及び前記定電圧源の電圧より高い電圧に設定して前記発光素子を逆バイアス状態とするとともに、前記第１の電流路に前記書込電流を流すことにより、前記電荷蓄積手段に前記書込電流に応じた所定の電荷を蓄積し、第２の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧に設定して、前記発光素子を順バイアス状態とし、前記電荷蓄積手段に蓄積された電荷に基づいて前記第１の電流路に前記駆動電流を流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給することを特徴とする。
【００１８】
請求項２記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記書込制御手段は、前記第１の電流路と前記第２の電流路の間に設けられ、前記第２の電流路側から前記第１の電流路側へ前記書込電流を流す第３の電流路を備えることを特徴とする。
請求項３記載の発光駆動回路は、請求項２記載の発光駆動回路において、前記書込制御手段は、該第３の電流路に流れる電流を制御する電流制御手段を備えることを特徴とする。
【００１９】
請求項４記載の発光駆動回路は、請求項３記載の発光駆動回路において、前記発光制御手段は、前記第１の電流路に設けられ、前記第１の電流路に流れる前記書込電流の電流値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、少なくとも、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備えることを特徴とする。
【００２１】
請求項５記載の発光駆動回路は、請求項４記載の発光駆動回路において、前記第１乃至第３のスイッチング素子は、ｎチャネル型のアモルファスシリコンからなる薄膜トランジスタにより構成されていることを特徴とする。
請求項６記載の発光駆動回路は、請求項４記載の発光駆動回路において、前記電荷蓄積手段は、前記容量素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子の間に形成される寄生容量と、を含むことを特徴とする。
【００２２】
請求項７記載の発光駆動回路は、請求項６記載の発光駆動回路において、前記電荷蓄積手段は、前記容量素子の容量値が、前記寄生容量よりも小さくなるように設定されていることを特徴とする。
請求項８記載の発光駆動回路は、請求項１乃至７のいずれかに記載の発光駆動回路において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする。
請求項９記載の発光駆動回路は、請求項８記載の発光駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２３】
請求項１０記載の表示装置は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路と、を備え、前記画素駆動回路は、一端が前記発光素子に接続され、他端が所定の電源電圧に接続された第１の電流路、及び、該第１の電流路の一端側から他端側方向に所定の電流値を有する書込電流を流し、該書込電流に伴う電荷を蓄積する電荷蓄積手段を有し、前記発光素子は、前記第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、該順バイアス状態において前記電荷蓄積手段に蓄積された電荷に基づく駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、該駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記書込電流を流す制御を行う書込制御手段と、を備えて、第１の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を第１の電圧に設定し、前記書込制御手段により前記第１の電流路の一端の電圧を前記第１の電圧及び前記定電圧源の電圧より高い電圧に設定して前記発光素子を逆バイアス状態とするとともに、前記第１の電流路に前記書込電流を流すことにより、前記電荷蓄積手段に前記書込電流に応じた所定の電荷を蓄積し、第２の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧に設定して前記発光素子を順バイアス状態とし、前記電荷蓄積手段に蓄積された電荷に基づいて前記第１の電流路に前記駆動電流を流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給し、前記表示パネルは、前記各表示画素を行単位で選択するための選択信号が印加される選択ラインと、前記第１の電流路に電気的に接続され、前記書込電流の電流値を規定する前記信号電流が流れる第２の電流路としてのデータラインと、を備えることを特徴とする。
【００２４】
請求項１１記載の表示装置は、請求項１０記載の表示装置において、少なくとも、前記選択ラインに前記選択信号を印加する走査駆動手段と、前記データラインに前記信号電流を流す信号駆動手段と、を備えることを特徴とする。
【００２５】
請求項１２記載の表示装置は、請求項１０記載の表示装置において、前記書込制御手段は、前記第１の電流路及び前記データラインの間に設けられ、前記データライン側から前記第１の電流路側へ前記書込電流を流す第３の電流路と、前記第３の電流路に流れる電流を制御する電流制御手段と、を備えることを特徴とする。
【００２６】
請求項１３記載の表示装置は、請求項１２記載の表示装置において、前記発光制御手段は、前記第１の電流路に設けられ、前記第１の電流路に流れる前記書込電流の電流値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、少なくとも、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備えることを特徴とする。
【００２８】
請求項１４記載の表示装置は、請求項１３記載の表示装置において、前記第１乃至第３のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする。
請求項１５記載の表示装置は、請求項１３記載の表示装置において、前記電荷蓄積手段は、前記容量素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子の間に形成される寄生容量と、を含み、前記容量素子の容量値が、前記寄生容量よりも小さくなるように設定されていることを特徴とする。
請求項１６記載の表示装置は、請求項１０乃至１５のいずれかに記載の表示装置において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする。
【００２９】
請求項１７記載の表示装置の駆動制御方法は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、前記発光素子は、第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、前記各表示画素の選択期間中に、前記第１の電流路の他端に第１の電圧を印加し、該第１の電流路の一端に、前記第１の電圧及び前記定電圧源の電圧より高い電圧を印加して、前記発光素子を逆バイアス状態とするとともに、前記第１の電流路の、一端側から他端側方向に所定の電流値を有する書込電流を流すステップと、少なくとも、前記第１の電流路に付設された容量素子に、前記書込電流に応じた所定の電荷を蓄積するステップと、前記各表示画素の非選択期間中に、前記第１の電流路の他端に、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧を印加して、前記発光素子を順バイアス状態とし、前記容量素子に蓄積された電荷に応じた駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給するステップと、を含むことを特徴とする。
【００３１】
すなわち、本発明に係る発光駆動回路は、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する電流制御型の発光素子に対して、所望の輝度階調で発光動作させるための駆動電流（発光駆動電流）を供給する駆動回路であって、第１の電流路に流す書込電流及び発光駆動電流を制御する第１のスイッチング素子（薄膜トランジスタ）及び電荷蓄積手段（容量素子）を備えた発光制御手段と、第１のスイッチング素子の動作状態を制御して書込電流を第１の電流路に流す制御を行う第２のスイッチング素子（薄膜トランジスタ）、及び、書込電流の電流値を規定する信号電流（階調電流）が流れる第２の電流路（データライン）と第１の電流路との間に設けられた第３の電流路に上記書込電流を流すことにより、第１の電流路に書込電流を流す制御を行う第３のスイッチング素子（薄膜トランジスタ；電流制御手段）を備えた書込制御手段と、を有して構成されている。
ここで、上記第１の電流路の一端側には、発光素子が接続され、他端側には、所定の電源電圧が接続されている。また、発光素子は、上記第１の電流路の一端と所定の定電圧源（定電源電圧）との間に接続され、定電圧源側の電圧が第１の電流路の一端側よりも高い状態を順バイアス状態とするように構成されている。
【００３２】
このような構成を有する発光駆動回路において、書込動作期間（選択期間；第１の動作タイミング）においては、上記第１及び第３のスイッチング素子を介して、第１の電流路の一端側から他端側方向に、第１の電流路に書込電流が流れるように制御され、第１のスイッチング素子に付設された電荷蓄積手段に、第１の書込電流に応じた所定の電荷が蓄積されるとともに、発光素子に逆バイアスが印加されて非発光状態に保持されるように制御される。
また、書込動作期間後の発光動作期間（保持期間、非選択期間；第２の動作タイミング）においては、上記容量素子に蓄積された電荷に基づいて、第１の電流路の一端側から他端側方向に上記書込電流と略同等の駆動電流が流れることにより、発光素子に順バイアスが印加されて、該駆動電流が発光素子に供給されて所定の輝度階調で発光動作する。
【００３３】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流を電圧成分に変換する機能（電流／電圧変換機能）と、発光素子に所定の電流値の駆動電流を供給する機能（発光駆動機能）を単一の薄膜トランジスタ（第１のスイッチング素子）を用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）相互のバラツキの影響を排除して長期間にわたり安定的に所望の発光特性を実現することができる。
【００３４】
また、本発明に係る発光駆動回路においては、発光駆動回路を構成する第１乃至第３のスイッチング素子として、全てｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することができるので、すでに確立されたアモルファスシリコンを用いたトランジスタ製造技術を適用して、ポリシリコンや単結晶シリコンを用いた製造技術に比較して、簡易かつ安価な製造プロセスで、動作特性が良好で安定した発光駆動回路を製造することができる。
【００３５】
また、本発明に係る発光駆動回路おいては、負荷となる発光素子側に定電圧源（定電源電圧）を設け、第１の電流路の一端側（発光素子側）から他端側（電源電圧側）方向に駆動電流が流れることにより発光素子に順バイアスの電圧が印加されるように、回路構成及び電圧関係を設定する（ソースフォロア型の回路構成を適用せず、かつ、トップアノード型の接続構成を適用している）ことにより、第１のスイッチング素子の制御電圧の変化量が、発光素子の特性変化（経時変化）の影響を受けないので、発光素子に流れる発光駆動電流のバラツキを抑制して、発光輝度の均一化を図ることができる。
【００３６】
さらに、本発明に係る発光駆動回路において、電荷蓄積手段として、第１のスイッチング素子と第１の電流路との間に付設された容量素子に加え、該容量素子に並列的に形成される寄生容量を含み、かつ、容量素子の容量値を寄生容量よりも小さくなるように設定することにより、書込動作時における第１のスイッチング素子の制御電圧の変化量を大きくすることができるので、発光素子に供給される駆動電流に対する書込電流の電流値を相対的に大きく設定することができる。したがって、第２の電流路（データライン）を介して発光駆動回路に供給する信号電流（階調電流）の電流値を大きくして、第２の電流路に付加される配線容量を迅速に充電することができ、比較的低い輝度階調で発光素子を発光動作させる場合であっても、信号電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００３７】
そして、本発明に係る表示装置及びその駆動制御方法は、上述したような回路構成を有する発光駆動回路を画素駆動回路として適用し、相互に直交する選択ライン及びデータラインの交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上記表示パネルの所定の行に配列された表示画素群の選択期間（書込動作期間）では、各表示画素を構成する画素駆動回路において一端が発光素子に、他端が所定の電源電圧に各々接続された第１の電流路の、一端側から他端側方向に、各発光素子を所望の輝度階調で発光動作させるための階調電流により規定される電流値を有する書込電流を流すことにより、該第１の電流路に付設された容量素子に書込電流に応じた所定の電荷を蓄積するとともに、発光素子に逆バイアスを印加して非発光状態に保持し、一方、上記選択期間経過後の非選択期間（発光動作期間）では、上記選択期間において容量素子に蓄積された電荷に基づいて、第１の電流路の一端側から他端側方向に上記書込電流と略同等の電流値を有する駆動電流（発光駆動電流）が流れることにより、発光素子に順バイアスが印加されて、発光素子に該駆動電流が供給され、所定の輝度階調で発光動作するように構成されている。
【００３８】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流を電圧成分に変換する機能（電流／電圧変換機能）と、発光素子に所定の電流値の駆動電流を供給する機能（発光駆動機能）を単一のスイッチング素子（薄膜トランジスタ）を用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００３９】
また、本発明に係る表示装置及びその駆動制御方法においては、上述したように、画素駆動回路（発光駆動回路）を構成し、電流／電圧変換機能及び発光駆動機能を備えるスイッチング素子に対して、負荷となる発光素子がソースフォロア型の回路構成を有さず、かつ、該発光素子がトップアノード型の接続構成を有していることにより、上記スイッチング素子の制御電圧の変化量が、発光素子の特性変化（経時変化）の影響を受けないようにすることができるので、表示パネルを構成する各表示画素の発光素子に流れる発光駆動電流のバラツキを抑制して、発光輝度の均一化を図ることができ、良好な表示画質を実現することができる。
【００４０】
さらに、本発明に係る表示装置において、電荷蓄積手段として、上記容量素子に加え、該容量素子に並列的に形成される寄生容量を含み、かつ、容量素子の容量値を寄生容量よりも小さくなるように設定することにより、表示画素群の選択期間（書込動作期間）における上記スイッチング素子（電流／電圧変換機能及び発光駆動機能を備えるスイッチング素子）の制御電圧の変化量を大きくすることができるので、発光素子に供給される駆動電流に対する書込電流の電流値を相対的に大きく設定することができる。したがって、比較的低い輝度階調で発光素子を発光動作させる場合や、表示パネルの高精細化等に伴って各表示画素の選択期間を短く設定した場合等であっても、データラインを介して各表示画素（画素駆動回路）に供給される階調電流の電流値を大きくして、該データラインに付加される配線容量を迅速に充電して、所定の書込動作期間内に表示データ（階調電流に対応する書込電流）を良好に書き込むことができ、高精細化された表示パネルを備えつつ、表示応答特性や表示画質に優れた表示装置を実現することができる。
【００４１】
【発明の実施の形態】
以下、本発明に係る発光駆動回路及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜発光駆動回路＞
図１は、本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
【００４２】
図１に示すように、本実施形態に係る発光駆動回路ＤＣＡは、例えば、相互に直交するように配設された選択ライン（走査ライン）ＳＬとデータライン（信号ライン）ＤＬとの交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータライン（第２の電流路）ＤＬ及び接点Ｎ１１に各々接続された薄膜トランジスタ（第３のスイッチング素子）Ｔｒ１２と、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子が接点Ｎ１１及び接点Ｎ１２に各々接続された薄膜トランジスタ（第２のスイッチング素子）Ｔｒ１１と、ゲート端子が接点Ｎ１２に、ソース端子が電源ラインＶＬに接続されるとともに、ドレイン端子が接点Ｎ１１に各々接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ１３と、接点Ｎ１２（薄膜トランジスタＴｒ３のゲート端子）及び電源ラインＶＬ間に接続されたコンデンサ（電荷蓄積手段、容量素子）Ｃsaと、を備えた構成を有している。
【００４３】
ここで、薄膜トランジスタＴｒ１１乃至Ｔｒ１３は、いずれもｎチャネル型のアモルファスシリコンにより構成されている。また、有機ＥＬ素子（発光素子）ＯＥＬは、上記発光駆動回路ＤＣＡの接点Ｎ１１にカソード端子が、所定の定電源電圧（高電位電圧Ｖad；定電圧源）にアノード端子が各々接続されている。ここで、本発明においては、このような発光素子の接続構成を、便宜的に「トップアノード型」とも表記する。さらに、コンデンサＣsaは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えて接点Ｎ１２及び電源ラインＶＬ間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００４４】
すなわち、上述したような構成を有する発光駆動回路ＤＣＡにおいて、薄膜トランジスタＴｒ１３が設けられる電源ラインＶＬと接点Ｎ１１間の電流路は、本発明に係る第１の電流路を構成し、該第１の電流路、薄膜トランジスタＴｒ１３及びコンデンサＣsaを含む回路構成は、本発明に係る発光制御手段を構成する。また、上記薄膜トランジスタＴｒ１２を含む回路構成は、本発明に係る電流制御手段を構成し、薄膜トランジスタＴｒ１２が設けられる接点Ｎ１１とデータラインＤＬ間の電流路は、本発明に係る第３の電流路を構成し、薄膜トランジスタＴｒ１１、第３の電流路及び薄膜トランジスタＴｒ１２を含む回路構成は、本発明に係る書込制御手段を構成する。
【００４５】
＜電流駆動回路の駆動制御方法＞
次いで、上述したような構成を有する電流駆動回路における駆動制御方法について説明する。
上述したように、本実施形態に係る発光駆動回路おいては、発光駆動回路ＤＣＡに設けられた、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタＴｒ１３に対して、負荷となる有機ＥＬ素子ＯＥＬがドレイン端子に接続され（すなわち、ソース端子に接続されたソースフォロア型の回路構成を適用せず）、かつ、該薄膜トランジスタＴｒ１３に接続される有機ＥＬ素子ＯＥＬのアノード端子側に定電源電圧（ハイレベル）Ｖadが印加されるトップアノード型の接続構成を適用した構成を有している。
【００４６】
すなわち、薄膜トランジスタＴｒ１３において、ソース端子側に電源ラインＶＬを介して所定の信号電圧を有する電源電圧Ｖccが印加され、かつ、ドレイン端子に有機ＥＬ素子ＯＥＬが接続された構成を有している。また、書込動作時における階調電流を、データライン側から各表示画素（発光駆動回路）方向へ流し込む書込方式（以下、便宜的に「電流供給型」と表記する）を適用するとともに、発光動作時における発光駆動電流を、有機ＥＬ素子ＯＥＬ側から発光駆動回路方向へ流し込む発光駆動方式を適用する。以下、詳しく説明する。
【００４７】
図２は、本実施形態に係る発光駆動回路の動作例（書込動作／発光動作）を示す概念図であり、図３は、本実施形態に係る発光駆動回路の動作例を示すタイミングチャートである。
（発光駆動回路の書込動作期間；選択期間）
図１に示した本実施形態に係る発光駆動回路の書込動作期間（第１の動作タイミング）においては、図２（ａ）及び図３に示すように、任意の行（図３においては、ｉ行目）の選択ラインＳＬに対して、ハイレベルの選択信号Ｖsel（＝Ｖsh）が印加されるとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖcc（＝Ｖch）が印加される。また、このタイミングに同期して、各列（図３においては、ｊ列目）の有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流Ｉｄ（＝Ｉpix）をデータラインＤＬに供給する。ここで、電源電圧Ｖcc（＝Ｖch）として、選択信号Ｖsel（＝Ｖsh）よりも低い電圧レベル（Ｖsh＞Ｖch）を有するように設定し、また、データラインＤＬに階調電流Ｉpixを供給するための階調電圧Ｖｄ（＝Ｖpix）として、有機ＥＬ素子ＯＥＬのアノード端子に印加される高電位電圧Ｖad及び電源電圧Ｖcc（＝Ｖch）よりも高い電圧レベル（Ｖｄ＞Ｖad、Ｖch）を有するように設定する。
【００４８】
これにより、図２（ａ）に示すように、発光駆動回路ＤＣＡを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、データラインＤＬから階調電流Ｉpixが供給される（押し込まれる）動作が行われることにより、薄膜トランジスタＴｒ１２を介して電源電圧Ｖchよりも高電位の階調電圧Ｖｄが接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のドレイン端子）及び接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のゲート端子）に印加されるとともに、階調電圧Ｖｄよりも低電位の電源電圧Ｖchが薄膜トランジスタＴｒ１３のソース端子に印加される。
【００４９】
このように、接点Ｎ１１及び接点Ｎ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、図２（ａ）及び図３に示すように、データラインＤＬから薄膜トランジスタＴｒ１２、接点Ｎ１１、薄膜トランジスタＴｒ１３を介して、電源ラインＶＬ方向に階調電流（信号電流）Ｉpixに対応した書込電流ＩＡａが流れる。
【００５０】
このとき、コンデンサＣsaには、薄膜トランジスタＴｒ１３のゲート−ソース間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、有機ＥＬ素子ＯＥＬのアノード端子に印加される電圧Ｖadよりも高電位の階調電圧Ｖｄに基づいて書込電流ＩＡａが流れることにより、接点Ｎ１１は、上記電圧Ｖadよりも高くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されている状態となるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【００５１】
（発光駆動回路の発光動作期間；保持期間）
次いで、上述した書込動作期間終了後の有機ＥＬ素子ＯＥＬの発光動作期間（第２の動作タイミング）においては、選択ラインＳＬに対して、ローレベルの選択信号Ｖsel（＝Ｖsl）が印加されるとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖcc（＝Ｖcl）が印加される。また、このタイミングに同期して、データラインＤＬを介してｉ行目の各発光駆動回路ＤＣＡへ供給される階調電流Ｉpixの供給動作（書込電流ＩＡａの供給動作）を停止する。ここで、少なくとも電源電圧Ｖcc（＝Ｖcl）として、有機ＥＬ素子ＯＥＬのアノード端子に印加される高電位電圧Ｖadよりも低い電圧レベル（Ｖad＞Ｖcl）を有するように設定する。
【００５２】
これにより、図２（ｂ）に示すように、発光駆動回路ＤＣＡを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１及び接点Ｎ１２への階調電圧Ｖｄの印加が遮断されるとともに、薄膜トランジスタＴｒ１２を介してデータラインＤＬから接点Ｎ１１へ流れる書込電流ＩＡａが遮断されるので、コンデンサＣsaは、上述した書込動作において蓄積された電荷（充電電圧）を保持する。
【００５３】
このように、コンデンサＣsaが書込動作時の充電電圧を保持することにより、接点Ｎ１１及び接点Ｎ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、電源ラインＶＬには、有機ＥＬ素子ＯＥＬのアノード端子に印加される電圧Ｖadよりも低い電源電圧Ｖclが印加されるので、有機ＥＬ素子ＯＥＬのカソード端子（接点Ｎ１１）に印加される電位は、アノード端子の電圧Ｖadよりも低くなり、有機ＥＬ素子ＯＥＬに順バイアス電圧が印加される状態となる。
【００５４】
したがって、図２（ｂ）及び図３に示すように、高電位電圧Ｖ ad を有する定電圧源から有機ＥＬ素子ＯＥＬ、接点Ｎ１１、薄膜トランジスタＴｒ１３を介して、電源ラインＶＬ方向に発光駆動電流（駆動電流）ＩＡｂが流れ、有機ＥＬ素子ＯＥＬが該発光駆動電流ＩＡｂの電流値に応じた所定の輝度階調で発光する。ここで、コンデンサＣｓａに保持される電荷（充電電圧）に基づく電位差は、薄膜トランジスタＴｒ１３において階調電流Ｉｄ（＝Ｉｐｉｘ）に対応する書込電流ＩＡａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流ＩＡｂは、上記書込電流ＩＡａと同等の電流値（ＩＡｂ≒ＩＡａ）を有することになる。これにより、書込動作期間に書き込まれた電圧成分に基づいて、所定の発光状態（輝度階調）に対応する発光駆動電流ＩＡｂが供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で継続的に発光する。
【００５５】
上述したような発光駆動回路ＤＣＡによれば、書込動作期間において、有機ＥＬ素子ＯＥＬの発光状態（輝度階調）に応じて電流値を指定した階調電流Ｉｄ（書込電流ＩＡａ）を供給し、その電流値に応じて保持される電圧に基づいて、有機ＥＬ素子ＯＥＬに流す発光駆動電流ＩＡｂを制御することにより、所定の輝度階調で発光動作させる電流指定方式が適用され、また、単一の薄膜トランジスタＴｒ１３により、所望の輝度階調に応じた信号電流の電流レベルを電圧レベルに変換する機能（電流／電圧変換機能）と、有機ＥＬ素子ＯＥＬに所定の電流値の発光駆動電流ＩＡｂを供給する機能（発光駆動機能）の双方を実現しているので、発光駆動回路ＤＣＡを構成する各薄膜トランジスタの動作特性のバラツキの影響を受けることなく、長期間にわたり安定的に所望の発光特性を実現することができるという利点を有している。
【００５６】
また、上述したような発光駆動回路ＤＣＡを構成する各薄膜トランジスタＴｒ１１〜Ｔｒ１３については、全てｎチャネル型ＭＯＳトランジスタを適用することにより、上記駆動制御動作を良好に実行させることができるので、アモルファスシリコンを用いた単一型の薄膜トランジスタを、上記発光駆動回路ＤＣＡに良好に適用することができる。したがって、すでに確立されたアモルファスシリコンを用いた製造技術を適用して、動作特性の安定した回路構成を比較的安価に実現することができる。
【００５７】
さらに、本実施形態に係る発光駆動回路ＤＣＡにおいては、以下に示すような作用効果も有している。
すなわち、図１及び図２に示したように、上述した発光駆動回路ＤＣＡにおいては、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタＴｒ１３のドレイン端子に有機ＥＬ素子ＯＥＬのカソード端子が接続された構成を有しており、ソース端子に負荷の入力端子（有機ＥＬ素子ＯＥＬのアノード端子に相当する）が接続された、いわゆる、ソースフォロア型の回路構成を有していない。
【００５８】
加えて、有機ＥＬ素子ＯＥＬのアノード端子が定電源電圧（高電位電圧Ｖad）に接続されたトップアノード型の接続構成を有しており、カソード端子が定電源電圧（例えば、接地電位）に接続された接続構成（便宜的に「トップカソード型」と表記する）を有していない。このようなトップアノード型の接続構成を適用した回路構成においては、書込動作期間にコンデンサＣsaに蓄積される電荷量Ｑsaは、次式（１１）のように表される。
Ｑsa＝Ｃsa×（ＶＮ１２−Ｖcc） ・・・（１１）
ここで、ＶＮ１２は書込動作時における接点Ｎ１２の電圧であり、Ｖccは書込動作時に電源ラインＶＬに印加される電源電圧（ハイレベル）である。
【００５９】
このとき、薄膜トランジスタＴｒ１１のゲート端子（選択ラインＳＬ）と接点Ｎ１２間に形成される寄生容量Ｃtaに蓄積される電荷量Ｑtaは、次の式（１２）のように表される。
Ｑta＝Ｃta×（Ｖsel−ＶＮ１２） ・・・（１２）
ここで、Ｖselは書込動作時に選択ラインＳＬに印加される選択信号の信号電圧（ハイレベル）である。
【００６０】
一方、発光動作期間（保持期間）において、コンデンサＣsaに蓄積される電荷量Ｑsa´は、次式（１３）のように表される。
Ｑsa´＝Ｃsa×（ＶＮ１２´−Ｖcc´） ・・・（１３）
ここで、ＶＮ１２´は発光動作時における接点Ｎ１２の電圧であり、Ｖcc´は発光動作時に電源ラインＶＬに印加される電源電圧（ローレベル）である。
【００６１】
このとき、上記寄生容量Ｃtaに蓄積される電荷量Ｑta´は、次式（１４）のように表される。
Ｑta´＝Ｃta×（Ｖsel´−ＶＮ１２´） ・・・（１４）
ここで、Ｖsel´は発光動作時に選択ラインＳＬに印加される選択信号Ｖselの信号電圧（ローレベル）である。
【００６２】
そして、上述した書込動作から発光動作への状態の移行において、次式（１５）に示すように、各コンデンサ及び寄生容量における電荷の変化量が等しいとすると、上記式（１１）〜式（１４）に基づいて、次式（１６）のように表され、書込動作期間から発光動作期間への状態の移行における薄膜トランジスタＴｒ１３のゲート−ソース間電位ＶＴ１３gsの変化量ΔＶＴ１３gsは、式（１７）のように表される。
【００６３】
なお、ΔＶＮ１２は書込動作期間から発光動作期間へ状態移行した場合の接点Ｎ１２の電圧の変化量（ＶＮ１２−ＶＮ１２´）である。
ここで、上記式（１７）に示した、接点Ｎ１２の電圧の変化量ΔＶＮ１２は、次式（１８）のように表わすことができるので、上記式（１７）は、式（１９）のように表される。
ΔＶＮ１２＝（ＶＴ１３gs(hold)＋Ｖcc(hold)）−Ｖcc(write)
・・・（１８）
ΔＶＴ１３gs
＝Ｃta／Ｃsa×（ΔＶsel−ＶＴ１３ gs(hold)−Ｖcc(hold)）＋Ｖcc(write)
・・・（１９）
なお、ＶＴ１３gs(hold)は発光動作時における薄膜トランジスタＴｒ１３のゲート−ソース間電圧であり、Ｖcc(hold)は発光動作時に電源ラインＶＬに印加される電源電圧（ローレベル）であり、Ｖcc(write)は書込動作時に電源ラインＶＬに印加される電源電圧（ハイレベル）である。
【００６４】
このように、本実施形態に係る発光駆動回路によれば、上記式（１９）に示すように、有機ＥＬ素子ＯＥＬのアノード端子及びカソード端子間に印加される電圧に関連する項を含まないため、有機ＥＬ素子ＯＥＬの素子特性の経時変化（特性変化）の影響を受けることがない。
したがって、このような発光駆動回路を、表示パネルを構成する各表示画素に適用した場合、有機ＥＬ素子ＯＥＬに流れる発光駆動電流のバラツキを抑制して、発光輝度を均一化することができるので、良好な表示画質を実現することができる。
【００６５】
また、本実施形態に係る発光駆動回路において、上記式（１９）に示すように、コンデンサＣsaの容量値と寄生容量Ｃtaの容量との比は、薄膜トランジスタＴｒ１３のゲート−ソース間電位の変化量ΔＶＴ１３gsや、接点Ｎ１２の電圧の変化量ΔＶＮ１２に密接に関係するので、コンデンサＣsaの容量値を寄生容量Ｃtaに比較して小さく設定（Ｃsa＜Ｃta）することにより、書込動作時における接点Ｎ１２の電圧の変化量ΔＶＮ１２を大きくして、発光駆動電流ＩＡｂに対する書込電流ＩＡａの電流値を大きく（ＩＡａ＞ＩＡｂ）することができる。
したがって、データラインＤＬに供給する階調電流Ｉｄの電流値を大きくして、データラインに付加される寄生容量（配線容量）を迅速に充電することができるので、比較的低い輝度階調の表示データであっても、表示パネルへの書込速度を向上させることができ、表示応答特性の改善を図ることができる。
【００６６】
なお、上述した実施形態においては、発光駆動回路ＤＣＡとして３個の薄膜トランジスタＴｒ１１乃至Ｔｒ１３を備えた回路構成を示して説明したが、本発明はこの実施形態に限定されるものではなく、電流指定方式を適用した発光駆動回路であって、発光駆動回路ＤＣＡに設けられた電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタに対して、負荷となる発光素子（有機ＥＬ素子）がソースフォロア型に接続されておらず、かつ、該発光素子の入力端子（有機ＥＬ素子のアノード端子）側に定電源電圧が印加された接続構成（トップアノード型）を有するものであれば、他の回路構成を有するものであってもよいことはいうまでもない。
【００６７】
＜表示装置＞
次に、上述した発光駆動回路を表示画素の画素駆動回路として適用し、該表示画素を複数マトリクス状に配列してなる表示パネルを備えた表示装置について、図面を参照して説明する。
図４は、本発明に係る表示装置の全体構成の一例を示す概略ブロック図であり、図５は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【００６８】
図４、図５に示すように、本実施形態に係る表示装置１００は、概略、相互に並行して配設された複数の選択ライン（走査ライン）ＳＬ及び電源ラインＶＬと複数のデータライン（信号ライン）ＤＬとの各交点近傍に、上述した発光駆動回路と同等の回路構成を有する画素駆動回路ＤＣ及び有機ＥＬ素子（発光素子）ＯＥＬを備えた複数の表示画素がマトリクス状に配列された表示パネル１１０と、表示パネル１１０の選択ラインＳＬに接続され、各選択ラインＳＬに所定のタイミングで順次ハイレベルの選択信号（走査信号）Ｖselを印加することにより、行ごとの表示画素群を選択状態に設定（走査）する走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０のデータラインＤＬに接続され、各データラインＤＬへの表示データに応じた信号電流（階調電流）の供給状態を制御するデータドライバ（信号駆動手段）１３０と、表示パネル１１０の選択ラインＳＬに並行して配設された電源ラインＶＬに接続され、各電源ラインＶＬに所定のタイミングで順次ハイレベル又はローレベルの電源電圧Ｖccを印加することにより、表示画素群に表示データに応じた所定の信号電流（書込電流、発光駆動電流）を流す電源ドライバ１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の動作状態を制御する走査制御信号及びデータ制御信号、電源制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００の外部から供給される映像信号に基づいて、表示データを生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を抽出、又は、生成してシステムコントローラ１５０に供給する表示信号生成回路１６０と、を備えて構成されている。
【００６９】
以下、上記各構成について説明する。
図６は、本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図であり、図７は、本実施形態に係るデータドライバに適用される電圧電流変換・階調電流供給回路の一例を示す回路構成図である。また、図８は、本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。さらに、図９は、本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【００７０】
（表示パネル）
表示パネル１１０にマトリクス状に配列された表示画素は、図５に示すように、走査ドライバ１２０から選択ラインＳＬに印加される走査信号Ｖsel、及び、信号ドライバ１３０からデータラインＤＬに供給される信号電流（階調電流）Ｉpix、電源ドライバ１４０から電源ラインＶＬに印加される電源電圧Ｖccに基づいて、上述した発光駆動回路ＤＣＡと同様に、表示画素への書込動作及び発光動作を制御する画素駆動回路ＤＣと、画素駆動回路ＤＣにより供給される発光駆動電流の電流値に応じて発光時の輝度階調が制御される有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光駆動電流の電流値に応じて所定の輝度階調で発光動作を行う電流制御型の発光素子であれば、発光ダイオード等の他の発光素子であってもよい。
【００７１】
ここで、画素駆動回路ＤＣは、上述した発光駆動回路ＤＣＡと同様に、選択信号Ｖselに基づいて選択状態（書込動作期間；選択期間）又は非選択状態（発光動作期間；保持期間）に設定され、選択状態において表示データに応じた階調電流Ｉpix（書込電流ＩＡａ）を取り込んで電圧レベルとして保持し、非選択状態において保持した電圧レベルに応じた発光駆動電流ＩＡｂを有機ＥＬ素子ＯＥＬに流して、所定の輝度階調で継続的に発光させる機能を有している。
【００７２】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、各選択ラインＳＬにハイレベルの走査信号Ｖselを順次印加することにより、各行ごとの表示画素を選択状態とし、データドライバ１３０により表示データに基づく階調電流ＩpixをデータラインＤＬに供給して、各表示画素に所定の書込電流ＩＡａを書き込むように制御する。
【００７３】
走査ドライバ１２０Ａは、具体的には、図５に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各選択ラインＳＬに対応させて複数段備え、後述するシステムコントローラ１５０から供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト信号が、バッファを介して所定の電圧レベル（ハイレベル）を有する走査信号Ｖsel（＝Ｖsh）として各選択ラインＳＬに印加される。
【００７４】
（データドライバ）
データドライバ１３０は、システムコントローラ１５０から供給されるデータ制御信号（出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）に基づいて、表示信号生成回路１６０から供給される表示データを所定のタイミングで取り込んで保持し、該表示データに対応する階調電圧を電流成分に変換して、階調電流Ｉpixとして各データラインＤＬに一括して供給する。
【００７５】
データドライバ１３０は、具体的には、図６に示すように、システムコントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ）に基づいて、順次シフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ０〜Ｄｎ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データ制御信号（データラッチ信号ＳＴＢ）に基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｎを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調生成電圧Ｖ０〜Ｖｎに基づいて、上記保持された表示データＤ０〜Ｄｎを所定のアナログ信号電圧（階調電圧Ｖｄ（＝Ｖpix））に変換するＤ／Ａコンバータ１３４と、アナログ信号電圧に変換された表示データに対応する階調電流Ｉpixを生成し、システムコントローラ１５０から供給されるデータ制御信号（出力イネ−ブル信号ＯＥ）に基づくタイミングで、該階調電流Ｉpixを表示パネル１１０に配設された各データラインＤＬに供給する電圧電流変換・階調電流供給回路１３５と、を有して構成されている。
【００７６】
ここで、電圧電流変換・階調電流供給回路１３５に適用可能であって、各データラインＤＬごとに接続される回路構成としては、例えば、図７に示すように、一方の入力端子に、入力抵抗Ｒを介して階調電圧Ｖpixが入力され、他方の入力端子に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して一方の入力端子に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、一方の入力端子に入力され、出力端子が他方の入力端子に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の他方の入力端子に接続されたオペアンプＯＰ２と、接点ＮＡに、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいてオン／オフ動作し、データラインＤＬへの階調電流Ｉpixの供給状態を制御するスイッチング手段ＳＷと、を備えた構成を有している。
【００７７】
このような電圧電流変換・階調電流供給回路によれば、入力される階調電圧Ｖpixに対して、Ｉpix＝Ｖpix／Ｒからなる階調電流Ｉpixが生成され、出力イネーブル信号ＯＥの入力タイミングに基づいて、データラインＤＬに供給される。
したがって、本実施形態に係るデータドライバ１３０によれば、表示データに応じた階調電圧Ｖpixから階調電流Ｉpixが変換、生成され、所定のタイミングで各データラインＤＬに供給されることにより、選択状態に設定された行の各表示画素（画素駆動回路）に、表示データに対応する階調電流Ｉpixが流れ込むように制御される。
【００７８】
（システムコントローラ）
システムコントローラ１５０は、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の各々に対して、動作状態を制御する走査制御信号及びデータ制御信号（上述した走査シフトスタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、シフトスタート信号ＳＴＲやシフトクロック信号ＣＬＫ、ラッチ信号ＳＴＢ、出力イネ−ブル信号ＯＥ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を出力することにより、各ドライバを所定のタイミングで動作させて、所定の電圧レベルを有する選択信号Ｖsel及び階調電流Ｉpix、電源電圧Ｖccを生成、出力させ、各表示画素（画素駆動回路）における駆動制御動作（書込動作、発光動作）を連続的に実行させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。
【００７９】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミング（書込動作期間）に同期して、電源ラインＶＬにハイレベルの電源電圧Ｖch（選択信号Ｖsel及び階調電圧Ｖpixよりも低い電圧レベル）を印加することにより、データドライバ１３０からデータラインＤＬ及び表示画素（発光駆動回路ＤＣ）を介して電源ラインＶＬ方向に、表示データに基づく所定の書込電流Ｉpixを供給し、一方、走査ドライバ１２０Ａにより各行ごとの表示画素群が非選択状態に設定されるタイミング（発光動作期間）に同期して、電源ラインＶＬにローレベルの電源電圧Ｖclを印加することにより、有機ＥＬ素子ＯＥＬから表示画素（発光駆動回路）を介して電源ラインＶＬ方向に、表示データに基づいて書き込まれた書込電流ＩＡａと同等の発光駆動電流ＩＡｂを流すように制御する（上述した発光駆動回路の説明及び図２参照）。
【００８０】
電源ドライバ１４０は、具体的には、図５に示すように、概略、上述した走査ドライバ１２０Ａと同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬに対応させて複数段備え、システムコントローラ１５０から供給される電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト信号が、バッファを介して所定の電圧レベル（走査ドライバ１２０Ａによる選択状態においてはハイレベル、非選択状態においてはローレベル）を有する電源電圧Ｖch、Ｖclとして各電源ラインＶＬに印加される。
【００８１】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０のデータレジスタ回路１３２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００８２】
このような構成を有する表示装置における駆動制御方法は、まず、図８に示すように、１フレーム期間Ｔcycを１周期として、該１フレーム期間Ｔcyc内に、特定の選択ラインＳＬに接続された表示画素群を選択して表示データに対応する階調電流Ｉpixを表示画素（画素駆動回路ＤＣ）に流し込むように供給して、各表示画素に所定の書込電流（図２に示した書込電流ＩＡａ）を流し、信号電圧として保持する表示画素の選択期間（図２に示した選択期間に対応する）Ｔseと、該書込動作期間Ｔseに書き込み、保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流（図２に示した発光駆動電流ＩＡｂ）を有機ＥＬ素子ＯＥＬを介して画素駆動回路に流し込むように供給して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させる表示画素の非選択期間（図５に示した保持期間に対応する）Ｔnseと、を設定（Ｔcyc＝Ｔse＋Ｔnse）し、各動作期間において、上述した発光駆動回路ＤＣＡと略同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。
【００８３】
すなわち、表示画素への書込動作期間Ｔseにおいては、図８に示すように、特定の行（ｉ行目）の表示画素群に対して、走査ドライバ１２０Ａ及び電源ドライバ１４０により選択ラインＳＬ及び電源ラインＶＬを所定の電圧レベルに設定して走査（ハイレベルの選択信号Ｖsh及びハイレベルの電源電圧Ｖchを印加）することにより、データドライバ１３０により各データラインＤＬを介して供給された階調電流Ｉpixに対応する書込電流ＩＡａを電圧成分として保持するとともに、有機ＥＬ素子ＯＥＬに発光駆動電流が流れないように制御し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に基づく発光駆動電流ＩＡｂ（≒ＩＡａ）を定電源電圧から有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図８に示すように、１フレーム期間Ｔcyc内に、表示パネル１１０を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データに基づいて所望の画像情報が表示される。
【００８４】
したがって、本実施形態に係る表示装置及びその駆動制御方法によれば、表示パネルを構成する各表示画素に設けられた画素駆動回路（発光駆動回路）が、図１及び図２に示したように、書込電流の電流／電圧変換機能と発光駆動電流の供給機能の双方を、単一の薄膜トランジスタに備え、また、負荷となる有機ＥＬ素子が該薄膜トランジスタのドレイン端子に接続された回路構成を有し（すなわち、ソースフォロア型の回路構成を適用せず）、かつ、有機ＥＬ素子のアノード端子側に定電源電圧が印加されるトップアノード型の接続構成を有しているので、該薄膜トランジスタの動作に関連する電圧変化（ゲート−ソース間電位の変化量）が、有機ＥＬ素子に印加される電圧変化（すなわち、有機ＥＬ素子の特性変化）の影響を受けないようにして、有機ＥＬ素子に流れる発光駆動電流のバラツキを抑制することができ、表示パネルの発光輝度を均一化して良好な表示画質を実現することができる。
【００８５】
また、上記薄膜トランジスタのゲート−ソース間に設けられる容量成分を構成するコンデンサ及び寄生容量について、寄生容量の容量値をコンデンサよりも大きく設定することにより、所定の発光駆動電流を流すために必要な書込電流の電流値を大きく設定することができるので、例えば、比較的下位の輝度階調で発光素子を発光動作させる場合や発光素子を微細化した場合のように、微小な駆動電流を発光素子に供給する場合、もしくは、各表示画素の書込動作期間（選択期間）を短く設定した場合であっても、比較的大きな電流値を有する階調電流によりデータラインの配線容量を短時間で充電して、所定の書込動作期間内に表示データを良好に書き込むことができ、高精細化された表示パネルを備えつつ、表示応答特性や表示画質に優れた表示装置を実現することができる。
【００８６】
なお、本実施形態においては、表示パネル１１０の周辺に付設されるドライバとして、図４及び図５に示すように、走査ドライバ１２０Ａ、データドライバ１３０及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではなく、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図９に示すように、走査ドライバ１２０Ｂに、選択信号Ｖselの生成、出力タイミングに同期して電源電圧Ｖccを供給する機能を備えるように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化することができる。
【００８７】
【発明の効果】
以上説明したように、本発明に係る発光駆動回路及び表示装置並びにその駆動制御方法によれば、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する電流制御型の発光素子に対して、所望の輝度階調で発光動作させるための駆動電流（発光駆動電流）を供給する発光駆動回路において、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流を電圧成分に変換する機能（電流／電圧変換機能）と、発光素子に所定の電流値の駆動電流を供給する機能（発光駆動機能）を単一の薄膜トランジスタを用いて実現することができるので、発光駆動回路を構成する各薄膜トランジスタの動作特性相互のバラツキの影響を排除して長期間にわたり安定的に所望の発光特性を実現することができる。したがって、表示パネルを構成する各表示画素（発光素子）の適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００８８】
また、発光駆動回路を構成する各スイッチング素子として、全てｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することができるので、すでに確立されたアモルファスシリコンを用いたトランジスタ製造技術を適用して、ポリシリコンや単結晶シリコンを用いた製造技術に比較して、簡易かつ安価な製造プロセスで、動作特性が良好で安定した発光駆動回路、及び、該発光駆動回路を画素駆動回路として備えた表示装置を製造することができる。
【００８９】
また、負荷となる発光素子の出力端子（カソード端子）を、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタのドレイン端子に接続し、発光素子の入力端子（アノード端子）を定電圧源（定電源電圧）に接続し、書込動作期間（選択期間）においては、発光素子に逆バイアスが印加されて非発光状態に保持され、また、発光動作期間（保持期間、非選択期間）においては、発光素子に順バイアスが印加されて、該駆動電流が発光素子に供給されて所定の輝度階調で発光動作するように回路構成及び電圧関係を設定する（ソースフォロア型の回路構成を適用せず、かつ、トップアノード型の接続構成を適用する）ことにより、上記薄膜トランジスタに印加される制御電圧の変化量が、発光素子の特性変化（経時変化）の影響を受けないようにすることができるので、このような発光駆動回路を、表示パネルを構成する各表示画素の画素駆動回路に適用することにより、各表示画素の発光素子に流れる発光駆動電流のバラツキを抑制して、発光輝度の均一化を図ることができ、良好な表示画質を実現することができる。
【００９０】
さらに、階調電流に対応する書込電流を電圧成分として充電する電荷蓄積手段として、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタに付設された容量素子に加え、該容量素子に並列的に形成される寄生容量を含み、かつ、容量素子の容量値を寄生容量よりも小さくなるように設定することにより、書込動作時における上記薄膜トランジスタに印加される制御電圧の変化量を大きくすることができるので、発光素子に供給される駆動電流に対する書込電流の電流値を相対的に大きく設定することができる。したがって、比較的低い輝度階調で発光素子を発光動作させる場合や、表示パネルの高精細化等に伴って各表示画素の選択期間を短く設定した場合等であっても、データラインを介して各表示画素（画素駆動回路）に供給される階調電流の電流値を大きくして、該データラインに付加される配線容量を迅速に充電して、所定の書込動作期間内に表示データ（階調電流に対応する書込電流）を良好に書き込むことができ、高精細化された表示パネルを備えつつ、表示応答特性や表示画質に優れた表示装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
【図２】本実施形態に係る発光駆動回路の動作例（書込動作／発光動作）を示す概念図である。
【図３】本実施形態に係る発光駆動回路の動作例を示すタイミングチャートである。
【図４】本発明に係る表示装置の全体構成の一例を示す概略ブロック図である。
【図５】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図６】本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図である。
【図７】本実施形態に係るデータドライバに適用される電圧電流変換・階調電流供給回路の一例を示す回路構成図である。
【図８】本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。
【図９】本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【図１０】従来技術における有機ＥＬ素子を備えた発光素子型ディスプレイの各表示画素の回路構成例を示す等価回路である。
【符号の説明】
ＤＣ 画素駆動回路
ＤＣＡ 発光駆動回路
ＳＬ 選択ライン
ＤＬ データライン
ＶＬ 電源ライン
Ｔｒ１１〜Ｔｒ１３ 薄膜トランジスタ
Ｃsa コンデンサ
Ｃta 寄生容量
ＯＥＬ 有機ＥＬ素子
１００ 表示装置
１１０ 表示パネル
１２０Ａ 走査ドライバ
１３０ データドライバ
１４０ 電源ドライバ
【発明の属する技術分野】
本発明は、発光駆動回路及び表示装置並びにその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型（又は、電流駆動型）の発光素子を、複数配列してなる表示パネル（画素アレイ）に適用可能な発光駆動回路、及び、該電流駆動回路を画素駆動回路として適用した表示装置、並びに、該表示装置における駆動制御方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）を適用した表示装置に替わる表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素を、マトリクス状に配列した表示パネルを備えた発光素子型の表示デバイス（以下、「発光素子型ディスプレイ」と記す）の本格的な実用化が期待されている。
【０００４】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、近年普及が著しい液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００５】
ここで、上述した発光素子型ディスプレイにおいては、発光素子の動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献１等に記載されているように、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光駆動制御するための複数のスイッチング素子からなる駆動回路（以下、便宜的に、「発光駆動回路」と記す）を備えた構成が知られている。
【０００６】
図１０は、従来技術における有機ＥＬ素子を備えた発光素子型ディスプレイの各表示画素の回路構成例を示す等価回路である。
すなわち、特許文献１に記載された表示画素は、図１０に示すように、表示パネルにマトリクス状に配設された複数の選択ライン（走査ライン）ＳＬ及びデータライン（信号ライン）ＤＬの各交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ３１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ３１と、ゲート端子が接点Ｎ３１に、ソース端子が接地電位Ｖgndに各々接続された薄膜トランジスタＴｒ３２と、を備えた発光駆動回路ＤＣＰ、及び、発光駆動回路ＤＣＰの薄膜トランジスタＴｒ３２のドレイン端子にアノード端子が接続され、カソード端子が接地電位Ｖgndよりも低い定電源電圧Ｖssに接続された有機ＥＬ素子ＯＥＬを有して構成されている。
【０００７】
なお、図１０において、Ｃｐは、薄膜トランジスタＴｒ３２のゲート−ソース間に形成される寄生容量である。また、薄膜トランジスタＴｒ３１はｎチャンネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）により構成され、薄膜トランジスタＴｒ３２はｐチャンネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）により構成されている。
そして、このような構成を有する発光駆動回路ＤＣＰにおいては、以下に示すように、薄膜トランジスタＴｒ３１及びＴｒ３２からなる２個のトランジスタ（スイッチング手段）を所定のタイミングでオン、オフ制御することにより、有機ＥＬ素子ＯＥＬを発光制御する。
【０００８】
すなわち、発光駆動回路ＤＣＰにおいて、まず、図示を省略した走査ドライバにより、選択ラインＳＬにハイレベルの選択信号Ｖselを印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ３１がオン動作し、図示を省略したデータドライバによりデータラインＤＬに印加された、表示データ（画像信号）に応じた信号電圧（階調電圧）Ｖpixが薄膜トランジスタＴｒ３１を介して、薄膜トランジスタＴｒ３２のゲート端子に印加される。これにより、薄膜トランジスタＴｒ３２が上記信号電圧Ｖpixに応じた導通状態でオン動作して、接地電位Ｖgndから薄膜トランジスタＴｒ３２を介して定電源電圧Ｖss方向に所定の発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光する。
【０００９】
次いで、選択ラインＳＬにローレベルの選択信号Ｖselを印加して表示画素を非選択状態に設定すると、薄膜トランジスタＴｒ３１がオフ動作することにより、データラインＤＬと発光駆動回路ＤＣＰとが電気的に遮断される。これにより、薄膜トランジスタＴｒ３２のゲート端子に印加された電圧が寄生容量Ｃｐにより保持されて、薄膜トランジスタＴｒ３２は、オン状態を維持することになり、接地電位Ｖgndから薄膜トランジスタＴｒ３２を介して有機ＥＬ素子ＯＥＬに発光駆動電流が流れる動作が維持され、発光動作が継続される。この発光動作は、次の表示データに応じた信号電圧Ｖpixが各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ３２）に印加する電圧（信号電圧Ｖpix）を調整することにより、有機ＥＬ素子に流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電圧駆動方式又は電圧印加方式と呼ばれている。
【００１０】
【特許文献１】
特開２００２−１５６９２３号公報 （第４頁、図２）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述したような発光駆動回路を表示画素に備えた表示装置においては、以下に示すような問題を有していた。
すなわち、図１０に示したような発光駆動回路においては、２個の薄膜トランジスタＴｒ３１及びＴｒ３２の素子特性（チャネル抵抗等）や有機ＥＬ素子ＯＥＬの素子特性（抵抗等）が、周囲の温度や使用時間に依存して変化した場合には、発光素子（有機ＥＬ素子ＯＥＬ）に供給される発光駆動電流に影響を与えるため、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になるという問題を有していた。
【００１２】
また、表示画質の高精細化を図るために、表示パネルを構成する各表示画素を微細化すると、発光駆動回路を構成する薄膜トランジスタＴｒ３１及びＴｒ３２の動作特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の表示特性にバラツキが生じて画質の劣化を招くという問題を有していた。
【００１３】
さらに、図１０に示したような発光駆動回路においては、回路構成上、発光素子（有機ＥＬ素子）に発光駆動電流を供給する薄膜トランジスタＴｒ３２のソース端子に電流供給源となる接地電位Ｖgndが接続され、発光素子の他端側（カソード側）に電流供給源よりも低電位の定電源電圧Ｖssが接続されているため、これらの薄膜トランジスタを良好に動作させるためには、ＰＭＯＳトランジスタを適用する必要がある。
【００１４】
ここで、一般に、既に製造技術が確立されたアモルファスシリコンを用いてＰＭＯＳトランジスタを形成した場合、十分な動作特性や機能を実現することができないため、発光駆動回路にＰＭＯＳトランジスタを混在させた構成を有する場合にあっては、ポリシリコンや単結晶シリコンの製造技術を用いなければならなかった。しかしながら、ポリシリコンや単結晶シリコンを用いた製造技術においては、アモルファスシリコンを用いた製造技術に比較して、製造プロセスが煩雑なうえ、製造コストも高価であるため、発光駆動回路を備えた表示装置の製品コストの高騰を招くという問題を有していた。
【００１５】
そこで、本発明は、上述した種々の問題点に鑑み、発光素子を所望の輝度階調で発光動作させるディスプレイにおいて、既に確立された安価な製造技術を適用しつつ、良好な発光特性を実現することができる発光駆動回路を提供し、以て、高精細化が可能な安価な表示パネルを備えた表示装置並びにその駆動制御方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載の発光駆動回路は、一端が発光素子に接続され、他端が所定の電源電圧に接続された第１の電流路、及び、該第１の電流路の一端側から他端側方向に所定の電流値を有する書込電流を流し、該書込電流に伴う電荷を蓄積する電荷蓄積手段を有し、前記発光素子は、前記第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、該順バイアス状態において前記電荷蓄積手段に蓄積された電荷に基づく駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、該駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記書込電流を流す制御を行う書込制御手段と、前記第１の電流路に電気的に接続され、前記書込電流の電流値を規定する信号電流が流れる第２の電流路と、を備え、第１の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を第１の電圧に設定し、前記書込制御手段により前記第１の電流路の一端の電圧を前記第１の電圧及び前記定電圧源の電圧より高い電圧に設定して前記発光素子を逆バイアス状態とするとともに、前記第１の電流路に前記書込電流を流すことにより、前記電荷蓄積手段に前記書込電流に応じた所定の電荷を蓄積し、第２の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧に設定して、前記発光素子を順バイアス状態とし、前記電荷蓄積手段に蓄積された電荷に基づいて前記第１の電流路に前記駆動電流を流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給することを特徴とする。
【００１８】
請求項２記載の発光駆動回路は、請求項１記載の発光駆動回路において、前記書込制御手段は、前記第１の電流路と前記第２の電流路の間に設けられ、前記第２の電流路側から前記第１の電流路側へ前記書込電流を流す第３の電流路を備えることを特徴とする。
請求項３記載の発光駆動回路は、請求項２記載の発光駆動回路において、前記書込制御手段は、該第３の電流路に流れる電流を制御する電流制御手段を備えることを特徴とする。
【００１９】
請求項４記載の発光駆動回路は、請求項３記載の発光駆動回路において、前記発光制御手段は、前記第１の電流路に設けられ、前記第１の電流路に流れる前記書込電流の電流値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、少なくとも、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備えることを特徴とする。
【００２１】
請求項５記載の発光駆動回路は、請求項４記載の発光駆動回路において、前記第１乃至第３のスイッチング素子は、ｎチャネル型のアモルファスシリコンからなる薄膜トランジスタにより構成されていることを特徴とする。
請求項６記載の発光駆動回路は、請求項４記載の発光駆動回路において、前記電荷蓄積手段は、前記容量素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子の間に形成される寄生容量と、を含むことを特徴とする。
【００２２】
請求項７記載の発光駆動回路は、請求項６記載の発光駆動回路において、前記電荷蓄積手段は、前記容量素子の容量値が、前記寄生容量よりも小さくなるように設定されていることを特徴とする。
請求項８記載の発光駆動回路は、請求項１乃至７のいずれかに記載の発光駆動回路において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする。
請求項９記載の発光駆動回路は、請求項８記載の発光駆動回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２３】
請求項１０記載の表示装置は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路と、を備え、前記画素駆動回路は、一端が前記発光素子に接続され、他端が所定の電源電圧に接続された第１の電流路、及び、該第１の電流路の一端側から他端側方向に所定の電流値を有する書込電流を流し、該書込電流に伴う電荷を蓄積する電荷蓄積手段を有し、前記発光素子は、前記第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、該順バイアス状態において前記電荷蓄積手段に蓄積された電荷に基づく駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、該駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記書込電流を流す制御を行う書込制御手段と、を備えて、第１の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を第１の電圧に設定し、前記書込制御手段により前記第１の電流路の一端の電圧を前記第１の電圧及び前記定電圧源の電圧より高い電圧に設定して前記発光素子を逆バイアス状態とするとともに、前記第１の電流路に前記書込電流を流すことにより、前記電荷蓄積手段に前記書込電流に応じた所定の電荷を蓄積し、第２の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧に設定して前記発光素子を順バイアス状態とし、前記電荷蓄積手段に蓄積された電荷に基づいて前記第１の電流路に前記駆動電流を流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給し、前記表示パネルは、前記各表示画素を行単位で選択するための選択信号が印加される選択ラインと、前記第１の電流路に電気的に接続され、前記書込電流の電流値を規定する前記信号電流が流れる第２の電流路としてのデータラインと、を備えることを特徴とする。
【００２４】
請求項１１記載の表示装置は、請求項１０記載の表示装置において、少なくとも、前記選択ラインに前記選択信号を印加する走査駆動手段と、前記データラインに前記信号電流を流す信号駆動手段と、を備えることを特徴とする。
【００２５】
請求項１２記載の表示装置は、請求項１０記載の表示装置において、前記書込制御手段は、前記第１の電流路及び前記データラインの間に設けられ、前記データライン側から前記第１の電流路側へ前記書込電流を流す第３の電流路と、前記第３の電流路に流れる電流を制御する電流制御手段と、を備えることを特徴とする。
【００２６】
請求項１３記載の表示装置は、請求項１２記載の表示装置において、前記発光制御手段は、前記第１の電流路に設けられ、前記第１の電流路に流れる前記書込電流の電流値を制御する第１のスイッチング素子を備え、前記電荷蓄積手段は、少なくとも、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、前記書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備えることを特徴とする。
【００２８】
請求項１４記載の表示装置は、請求項１３記載の表示装置において、前記第１乃至第３のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする。
請求項１５記載の表示装置は、請求項１３記載の表示装置において、前記電荷蓄積手段は、前記容量素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子の間に形成される寄生容量と、を含み、前記容量素子の容量値が、前記寄生容量よりも小さくなるように設定されていることを特徴とする。
請求項１６記載の表示装置は、請求項１０乃至１５のいずれかに記載の表示装置において、前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする。
【００２９】
請求項１７記載の表示装置の駆動制御方法は、マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、前記発光素子は、第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、前記各表示画素の選択期間中に、前記第１の電流路の他端に第１の電圧を印加し、該第１の電流路の一端に、前記第１の電圧及び前記定電圧源の電圧より高い電圧を印加して、前記発光素子を逆バイアス状態とするとともに、前記第１の電流路の、一端側から他端側方向に所定の電流値を有する書込電流を流すステップと、少なくとも、前記第１の電流路に付設された容量素子に、前記書込電流に応じた所定の電荷を蓄積するステップと、前記各表示画素の非選択期間中に、前記第１の電流路の他端に、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧を印加して、前記発光素子を順バイアス状態とし、前記容量素子に蓄積された電荷に応じた駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給するステップと、を含むことを特徴とする。
【００３１】
すなわち、本発明に係る発光駆動回路は、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する電流制御型の発光素子に対して、所望の輝度階調で発光動作させるための駆動電流（発光駆動電流）を供給する駆動回路であって、第１の電流路に流す書込電流及び発光駆動電流を制御する第１のスイッチング素子（薄膜トランジスタ）及び電荷蓄積手段（容量素子）を備えた発光制御手段と、第１のスイッチング素子の動作状態を制御して書込電流を第１の電流路に流す制御を行う第２のスイッチング素子（薄膜トランジスタ）、及び、書込電流の電流値を規定する信号電流（階調電流）が流れる第２の電流路（データライン）と第１の電流路との間に設けられた第３の電流路に上記書込電流を流すことにより、第１の電流路に書込電流を流す制御を行う第３のスイッチング素子（薄膜トランジスタ；電流制御手段）を備えた書込制御手段と、を有して構成されている。
ここで、上記第１の電流路の一端側には、発光素子が接続され、他端側には、所定の電源電圧が接続されている。また、発光素子は、上記第１の電流路の一端と所定の定電圧源（定電源電圧）との間に接続され、定電圧源側の電圧が第１の電流路の一端側よりも高い状態を順バイアス状態とするように構成されている。
【００３２】
このような構成を有する発光駆動回路において、書込動作期間（選択期間；第１の動作タイミング）においては、上記第１及び第３のスイッチング素子を介して、第１の電流路の一端側から他端側方向に、第１の電流路に書込電流が流れるように制御され、第１のスイッチング素子に付設された電荷蓄積手段に、第１の書込電流に応じた所定の電荷が蓄積されるとともに、発光素子に逆バイアスが印加されて非発光状態に保持されるように制御される。
また、書込動作期間後の発光動作期間（保持期間、非選択期間；第２の動作タイミング）においては、上記容量素子に蓄積された電荷に基づいて、第１の電流路の一端側から他端側方向に上記書込電流と略同等の駆動電流が流れることにより、発光素子に順バイアスが印加されて、該駆動電流が発光素子に供給されて所定の輝度階調で発光動作する。
【００３３】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流を電圧成分に変換する機能（電流／電圧変換機能）と、発光素子に所定の電流値の駆動電流を供給する機能（発光駆動機能）を単一の薄膜トランジスタ（第１のスイッチング素子）を用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性（各薄膜トランジスタの動作特性）相互のバラツキの影響を排除して長期間にわたり安定的に所望の発光特性を実現することができる。
【００３４】
また、本発明に係る発光駆動回路においては、発光駆動回路を構成する第１乃至第３のスイッチング素子として、全てｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することができるので、すでに確立されたアモルファスシリコンを用いたトランジスタ製造技術を適用して、ポリシリコンや単結晶シリコンを用いた製造技術に比較して、簡易かつ安価な製造プロセスで、動作特性が良好で安定した発光駆動回路を製造することができる。
【００３５】
また、本発明に係る発光駆動回路おいては、負荷となる発光素子側に定電圧源（定電源電圧）を設け、第１の電流路の一端側（発光素子側）から他端側（電源電圧側）方向に駆動電流が流れることにより発光素子に順バイアスの電圧が印加されるように、回路構成及び電圧関係を設定する（ソースフォロア型の回路構成を適用せず、かつ、トップアノード型の接続構成を適用している）ことにより、第１のスイッチング素子の制御電圧の変化量が、発光素子の特性変化（経時変化）の影響を受けないので、発光素子に流れる発光駆動電流のバラツキを抑制して、発光輝度の均一化を図ることができる。
【００３６】
さらに、本発明に係る発光駆動回路において、電荷蓄積手段として、第１のスイッチング素子と第１の電流路との間に付設された容量素子に加え、該容量素子に並列的に形成される寄生容量を含み、かつ、容量素子の容量値を寄生容量よりも小さくなるように設定することにより、書込動作時における第１のスイッチング素子の制御電圧の変化量を大きくすることができるので、発光素子に供給される駆動電流に対する書込電流の電流値を相対的に大きく設定することができる。したがって、第２の電流路（データライン）を介して発光駆動回路に供給する信号電流（階調電流）の電流値を大きくして、第２の電流路に付加される配線容量を迅速に充電することができ、比較的低い輝度階調で発光素子を発光動作させる場合であっても、信号電流に対応する書込電流を発光駆動回路に短時間で良好に書き込む（電圧成分として保持する）ことができる。
【００３７】
そして、本発明に係る表示装置及びその駆動制御方法は、上述したような回路構成を有する発光駆動回路を画素駆動回路として適用し、相互に直交する選択ライン及びデータラインの交点近傍に、画素駆動回路及び発光素子からなる表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上記表示パネルの所定の行に配列された表示画素群の選択期間（書込動作期間）では、各表示画素を構成する画素駆動回路において一端が発光素子に、他端が所定の電源電圧に各々接続された第１の電流路の、一端側から他端側方向に、各発光素子を所望の輝度階調で発光動作させるための階調電流により規定される電流値を有する書込電流を流すことにより、該第１の電流路に付設された容量素子に書込電流に応じた所定の電荷を蓄積するとともに、発光素子に逆バイアスを印加して非発光状態に保持し、一方、上記選択期間経過後の非選択期間（発光動作期間）では、上記選択期間において容量素子に蓄積された電荷に基づいて、第１の電流路の一端側から他端側方向に上記書込電流と略同等の電流値を有する駆動電流（発光駆動電流）が流れることにより、発光素子に順バイアスが印加されて、発光素子に該駆動電流が供給され、所定の輝度階調で発光動作するように構成されている。
【００３８】
これにより、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができるとともに、書込電流を電圧成分に変換する機能（電流／電圧変換機能）と、発光素子に所定の電流値の駆動電流を供給する機能（発光駆動機能）を単一のスイッチング素子（薄膜トランジスタ）を用いて実現することができるので、発光駆動回路を構成する各スイッチング素子の素子特性のバラツキを抑制して適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００３９】
また、本発明に係る表示装置及びその駆動制御方法においては、上述したように、画素駆動回路（発光駆動回路）を構成し、電流／電圧変換機能及び発光駆動機能を備えるスイッチング素子に対して、負荷となる発光素子がソースフォロア型の回路構成を有さず、かつ、該発光素子がトップアノード型の接続構成を有していることにより、上記スイッチング素子の制御電圧の変化量が、発光素子の特性変化（経時変化）の影響を受けないようにすることができるので、表示パネルを構成する各表示画素の発光素子に流れる発光駆動電流のバラツキを抑制して、発光輝度の均一化を図ることができ、良好な表示画質を実現することができる。
【００４０】
さらに、本発明に係る表示装置において、電荷蓄積手段として、上記容量素子に加え、該容量素子に並列的に形成される寄生容量を含み、かつ、容量素子の容量値を寄生容量よりも小さくなるように設定することにより、表示画素群の選択期間（書込動作期間）における上記スイッチング素子（電流／電圧変換機能及び発光駆動機能を備えるスイッチング素子）の制御電圧の変化量を大きくすることができるので、発光素子に供給される駆動電流に対する書込電流の電流値を相対的に大きく設定することができる。したがって、比較的低い輝度階調で発光素子を発光動作させる場合や、表示パネルの高精細化等に伴って各表示画素の選択期間を短く設定した場合等であっても、データラインを介して各表示画素（画素駆動回路）に供給される階調電流の電流値を大きくして、該データラインに付加される配線容量を迅速に充電して、所定の書込動作期間内に表示データ（階調電流に対応する書込電流）を良好に書き込むことができ、高精細化された表示パネルを備えつつ、表示応答特性や表示画質に優れた表示装置を実現することができる。
【００４１】
【発明の実施の形態】
以下、本発明に係る発光駆動回路及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜発光駆動回路＞
図１は、本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
【００４２】
図１に示すように、本実施形態に係る発光駆動回路ＤＣＡは、例えば、相互に直交するように配設された選択ライン（走査ライン）ＳＬとデータライン（信号ライン）ＤＬとの交点近傍に、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子がデータライン（第２の電流路）ＤＬ及び接点Ｎ１１に各々接続された薄膜トランジスタ（第３のスイッチング素子）Ｔｒ１２と、ゲート端子が選択ラインＳＬに、ソース端子及びドレイン端子が接点Ｎ１１及び接点Ｎ１２に各々接続された薄膜トランジスタ（第２のスイッチング素子）Ｔｒ１１と、ゲート端子が接点Ｎ１２に、ソース端子が電源ラインＶＬに接続されるとともに、ドレイン端子が接点Ｎ１１に各々接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ１３と、接点Ｎ１２（薄膜トランジスタＴｒ３のゲート端子）及び電源ラインＶＬ間に接続されたコンデンサ（電荷蓄積手段、容量素子）Ｃsaと、を備えた構成を有している。
【００４３】
ここで、薄膜トランジスタＴｒ１１乃至Ｔｒ１３は、いずれもｎチャネル型のアモルファスシリコンにより構成されている。また、有機ＥＬ素子（発光素子）ＯＥＬは、上記発光駆動回路ＤＣＡの接点Ｎ１１にカソード端子が、所定の定電源電圧（高電位電圧Ｖad；定電圧源）にアノード端子が各々接続されている。ここで、本発明においては、このような発光素子の接続構成を、便宜的に「トップアノード型」とも表記する。さらに、コンデンサＣsaは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えて接点Ｎ１２及び電源ラインＶＬ間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００４４】
すなわち、上述したような構成を有する発光駆動回路ＤＣＡにおいて、薄膜トランジスタＴｒ１３が設けられる電源ラインＶＬと接点Ｎ１１間の電流路は、本発明に係る第１の電流路を構成し、該第１の電流路、薄膜トランジスタＴｒ１３及びコンデンサＣsaを含む回路構成は、本発明に係る発光制御手段を構成する。また、上記薄膜トランジスタＴｒ１２を含む回路構成は、本発明に係る電流制御手段を構成し、薄膜トランジスタＴｒ１２が設けられる接点Ｎ１１とデータラインＤＬ間の電流路は、本発明に係る第３の電流路を構成し、薄膜トランジスタＴｒ１１、第３の電流路及び薄膜トランジスタＴｒ１２を含む回路構成は、本発明に係る書込制御手段を構成する。
【００４５】
＜電流駆動回路の駆動制御方法＞
次いで、上述したような構成を有する電流駆動回路における駆動制御方法について説明する。
上述したように、本実施形態に係る発光駆動回路おいては、発光駆動回路ＤＣＡに設けられた、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタＴｒ１３に対して、負荷となる有機ＥＬ素子ＯＥＬがドレイン端子に接続され（すなわち、ソース端子に接続されたソースフォロア型の回路構成を適用せず）、かつ、該薄膜トランジスタＴｒ１３に接続される有機ＥＬ素子ＯＥＬのアノード端子側に定電源電圧（ハイレベル）Ｖadが印加されるトップアノード型の接続構成を適用した構成を有している。
【００４６】
すなわち、薄膜トランジスタＴｒ１３において、ソース端子側に電源ラインＶＬを介して所定の信号電圧を有する電源電圧Ｖccが印加され、かつ、ドレイン端子に有機ＥＬ素子ＯＥＬが接続された構成を有している。また、書込動作時における階調電流を、データライン側から各表示画素（発光駆動回路）方向へ流し込む書込方式（以下、便宜的に「電流供給型」と表記する）を適用するとともに、発光動作時における発光駆動電流を、有機ＥＬ素子ＯＥＬ側から発光駆動回路方向へ流し込む発光駆動方式を適用する。以下、詳しく説明する。
【００４７】
図２は、本実施形態に係る発光駆動回路の動作例（書込動作／発光動作）を示す概念図であり、図３は、本実施形態に係る発光駆動回路の動作例を示すタイミングチャートである。
（発光駆動回路の書込動作期間；選択期間）
図１に示した本実施形態に係る発光駆動回路の書込動作期間（第１の動作タイミング）においては、図２（ａ）及び図３に示すように、任意の行（図３においては、ｉ行目）の選択ラインＳＬに対して、ハイレベルの選択信号Ｖsel（＝Ｖsh）が印加されるとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖcc（＝Ｖch）が印加される。また、このタイミングに同期して、各列（図３においては、ｊ列目）の有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流Ｉｄ（＝Ｉpix）をデータラインＤＬに供給する。ここで、電源電圧Ｖcc（＝Ｖch）として、選択信号Ｖsel（＝Ｖsh）よりも低い電圧レベル（Ｖsh＞Ｖch）を有するように設定し、また、データラインＤＬに階調電流Ｉpixを供給するための階調電圧Ｖｄ（＝Ｖpix）として、有機ＥＬ素子ＯＥＬのアノード端子に印加される高電位電圧Ｖad及び電源電圧Ｖcc（＝Ｖch）よりも高い電圧レベル（Ｖｄ＞Ｖad、Ｖch）を有するように設定する。
【００４８】
これにより、図２（ａ）に示すように、発光駆動回路ＤＣＡを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、データラインＤＬから階調電流Ｉpixが供給される（押し込まれる）動作が行われることにより、薄膜トランジスタＴｒ１２を介して電源電圧Ｖchよりも高電位の階調電圧Ｖｄが接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のドレイン端子）及び接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のゲート端子）に印加されるとともに、階調電圧Ｖｄよりも低電位の電源電圧Ｖchが薄膜トランジスタＴｒ１３のソース端子に印加される。
【００４９】
このように、接点Ｎ１１及び接点Ｎ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、図２（ａ）及び図３に示すように、データラインＤＬから薄膜トランジスタＴｒ１２、接点Ｎ１１、薄膜トランジスタＴｒ１３を介して、電源ラインＶＬ方向に階調電流（信号電流）Ｉpixに対応した書込電流ＩＡａが流れる。
【００５０】
このとき、コンデンサＣsaには、薄膜トランジスタＴｒ１３のゲート−ソース間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、有機ＥＬ素子ＯＥＬのアノード端子に印加される電圧Ｖadよりも高電位の階調電圧Ｖｄに基づいて書込電流ＩＡａが流れることにより、接点Ｎ１１は、上記電圧Ｖadよりも高くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されている状態となるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【００５１】
（発光駆動回路の発光動作期間；保持期間）
次いで、上述した書込動作期間終了後の有機ＥＬ素子ＯＥＬの発光動作期間（第２の動作タイミング）においては、選択ラインＳＬに対して、ローレベルの選択信号Ｖsel（＝Ｖsl）が印加されるとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖcc（＝Ｖcl）が印加される。また、このタイミングに同期して、データラインＤＬを介してｉ行目の各発光駆動回路ＤＣＡへ供給される階調電流Ｉpixの供給動作（書込電流ＩＡａの供給動作）を停止する。ここで、少なくとも電源電圧Ｖcc（＝Ｖcl）として、有機ＥＬ素子ＯＥＬのアノード端子に印加される高電位電圧Ｖadよりも低い電圧レベル（Ｖad＞Ｖcl）を有するように設定する。
【００５２】
これにより、図２（ｂ）に示すように、発光駆動回路ＤＣＡを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１及び接点Ｎ１２への階調電圧Ｖｄの印加が遮断されるとともに、薄膜トランジスタＴｒ１２を介してデータラインＤＬから接点Ｎ１１へ流れる書込電流ＩＡａが遮断されるので、コンデンサＣsaは、上述した書込動作において蓄積された電荷（充電電圧）を保持する。
【００５３】
このように、コンデンサＣsaが書込動作時の充電電圧を保持することにより、接点Ｎ１１及び接点Ｎ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、電源ラインＶＬには、有機ＥＬ素子ＯＥＬのアノード端子に印加される電圧Ｖadよりも低い電源電圧Ｖclが印加されるので、有機ＥＬ素子ＯＥＬのカソード端子（接点Ｎ１１）に印加される電位は、アノード端子の電圧Ｖadよりも低くなり、有機ＥＬ素子ＯＥＬに順バイアス電圧が印加される状態となる。
【００５４】
したがって、図２（ｂ）及び図３に示すように、高電位電圧Ｖ ad を有する定電圧源から有機ＥＬ素子ＯＥＬ、接点Ｎ１１、薄膜トランジスタＴｒ１３を介して、電源ラインＶＬ方向に発光駆動電流（駆動電流）ＩＡｂが流れ、有機ＥＬ素子ＯＥＬが該発光駆動電流ＩＡｂの電流値に応じた所定の輝度階調で発光する。ここで、コンデンサＣｓａに保持される電荷（充電電圧）に基づく電位差は、薄膜トランジスタＴｒ１３において階調電流Ｉｄ（＝Ｉｐｉｘ）に対応する書込電流ＩＡａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流ＩＡｂは、上記書込電流ＩＡａと同等の電流値（ＩＡｂ≒ＩＡａ）を有することになる。これにより、書込動作期間に書き込まれた電圧成分に基づいて、所定の発光状態（輝度階調）に対応する発光駆動電流ＩＡｂが供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で継続的に発光する。
【００５５】
上述したような発光駆動回路ＤＣＡによれば、書込動作期間において、有機ＥＬ素子ＯＥＬの発光状態（輝度階調）に応じて電流値を指定した階調電流Ｉｄ（書込電流ＩＡａ）を供給し、その電流値に応じて保持される電圧に基づいて、有機ＥＬ素子ＯＥＬに流す発光駆動電流ＩＡｂを制御することにより、所定の輝度階調で発光動作させる電流指定方式が適用され、また、単一の薄膜トランジスタＴｒ１３により、所望の輝度階調に応じた信号電流の電流レベルを電圧レベルに変換する機能（電流／電圧変換機能）と、有機ＥＬ素子ＯＥＬに所定の電流値の発光駆動電流ＩＡｂを供給する機能（発光駆動機能）の双方を実現しているので、発光駆動回路ＤＣＡを構成する各薄膜トランジスタの動作特性のバラツキの影響を受けることなく、長期間にわたり安定的に所望の発光特性を実現することができるという利点を有している。
【００５６】
また、上述したような発光駆動回路ＤＣＡを構成する各薄膜トランジスタＴｒ１１〜Ｔｒ１３については、全てｎチャネル型ＭＯＳトランジスタを適用することにより、上記駆動制御動作を良好に実行させることができるので、アモルファスシリコンを用いた単一型の薄膜トランジスタを、上記発光駆動回路ＤＣＡに良好に適用することができる。したがって、すでに確立されたアモルファスシリコンを用いた製造技術を適用して、動作特性の安定した回路構成を比較的安価に実現することができる。
【００５７】
さらに、本実施形態に係る発光駆動回路ＤＣＡにおいては、以下に示すような作用効果も有している。
すなわち、図１及び図２に示したように、上述した発光駆動回路ＤＣＡにおいては、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタＴｒ１３のドレイン端子に有機ＥＬ素子ＯＥＬのカソード端子が接続された構成を有しており、ソース端子に負荷の入力端子（有機ＥＬ素子ＯＥＬのアノード端子に相当する）が接続された、いわゆる、ソースフォロア型の回路構成を有していない。
【００５８】
加えて、有機ＥＬ素子ＯＥＬのアノード端子が定電源電圧（高電位電圧Ｖad）に接続されたトップアノード型の接続構成を有しており、カソード端子が定電源電圧（例えば、接地電位）に接続された接続構成（便宜的に「トップカソード型」と表記する）を有していない。このようなトップアノード型の接続構成を適用した回路構成においては、書込動作期間にコンデンサＣsaに蓄積される電荷量Ｑsaは、次式（１１）のように表される。
Ｑsa＝Ｃsa×（ＶＮ１２−Ｖcc） ・・・（１１）
ここで、ＶＮ１２は書込動作時における接点Ｎ１２の電圧であり、Ｖccは書込動作時に電源ラインＶＬに印加される電源電圧（ハイレベル）である。
【００５９】
このとき、薄膜トランジスタＴｒ１１のゲート端子（選択ラインＳＬ）と接点Ｎ１２間に形成される寄生容量Ｃtaに蓄積される電荷量Ｑtaは、次の式（１２）のように表される。
Ｑta＝Ｃta×（Ｖsel−ＶＮ１２） ・・・（１２）
ここで、Ｖselは書込動作時に選択ラインＳＬに印加される選択信号の信号電圧（ハイレベル）である。
【００６０】
一方、発光動作期間（保持期間）において、コンデンサＣsaに蓄積される電荷量Ｑsa´は、次式（１３）のように表される。
Ｑsa´＝Ｃsa×（ＶＮ１２´−Ｖcc´） ・・・（１３）
ここで、ＶＮ１２´は発光動作時における接点Ｎ１２の電圧であり、Ｖcc´は発光動作時に電源ラインＶＬに印加される電源電圧（ローレベル）である。
【００６１】
このとき、上記寄生容量Ｃtaに蓄積される電荷量Ｑta´は、次式（１４）のように表される。
Ｑta´＝Ｃta×（Ｖsel´−ＶＮ１２´） ・・・（１４）
ここで、Ｖsel´は発光動作時に選択ラインＳＬに印加される選択信号Ｖselの信号電圧（ローレベル）である。
【００６２】
そして、上述した書込動作から発光動作への状態の移行において、次式（１５）に示すように、各コンデンサ及び寄生容量における電荷の変化量が等しいとすると、上記式（１１）〜式（１４）に基づいて、次式（１６）のように表され、書込動作期間から発光動作期間への状態の移行における薄膜トランジスタＴｒ１３のゲート−ソース間電位ＶＴ１３gsの変化量ΔＶＴ１３gsは、式（１７）のように表される。
なお、ΔＶＮ１２は書込動作期間から発光動作期間へ状態移行した場合の接点Ｎ１２の電圧の変化量（ＶＮ１２−ＶＮ１２´）である。
ここで、上記式（１７）に示した、接点Ｎ１２の電圧の変化量ΔＶＮ１２は、次式（１８）のように表わすことができるので、上記式（１７）は、式（１９）のように表される。
ΔＶＮ１２＝（ＶＴ１３gs(hold)＋Ｖcc(hold)）−Ｖcc(write)
・・・（１８）
ΔＶＴ１３gs
＝Ｃta／Ｃsa×（ΔＶsel−ＶＴ１３ gs(hold)−Ｖcc(hold)）＋Ｖcc(write)
・・・（１９）
なお、ＶＴ１３gs(hold)は発光動作時における薄膜トランジスタＴｒ１３のゲート−ソース間電圧であり、Ｖcc(hold)は発光動作時に電源ラインＶＬに印加される電源電圧（ローレベル）であり、Ｖcc(write)は書込動作時に電源ラインＶＬに印加される電源電圧（ハイレベル）である。
【００６４】
このように、本実施形態に係る発光駆動回路によれば、上記式（１９）に示すように、有機ＥＬ素子ＯＥＬのアノード端子及びカソード端子間に印加される電圧に関連する項を含まないため、有機ＥＬ素子ＯＥＬの素子特性の経時変化（特性変化）の影響を受けることがない。
したがって、このような発光駆動回路を、表示パネルを構成する各表示画素に適用した場合、有機ＥＬ素子ＯＥＬに流れる発光駆動電流のバラツキを抑制して、発光輝度を均一化することができるので、良好な表示画質を実現することができる。
【００６５】
また、本実施形態に係る発光駆動回路において、上記式（１９）に示すように、コンデンサＣsaの容量値と寄生容量Ｃtaの容量との比は、薄膜トランジスタＴｒ１３のゲート−ソース間電位の変化量ΔＶＴ１３gsや、接点Ｎ１２の電圧の変化量ΔＶＮ１２に密接に関係するので、コンデンサＣsaの容量値を寄生容量Ｃtaに比較して小さく設定（Ｃsa＜Ｃta）することにより、書込動作時における接点Ｎ１２の電圧の変化量ΔＶＮ１２を大きくして、発光駆動電流ＩＡｂに対する書込電流ＩＡａの電流値を大きく（ＩＡａ＞ＩＡｂ）することができる。
したがって、データラインＤＬに供給する階調電流Ｉｄの電流値を大きくして、データラインに付加される寄生容量（配線容量）を迅速に充電することができるので、比較的低い輝度階調の表示データであっても、表示パネルへの書込速度を向上させることができ、表示応答特性の改善を図ることができる。
【００６６】
なお、上述した実施形態においては、発光駆動回路ＤＣＡとして３個の薄膜トランジスタＴｒ１１乃至Ｔｒ１３を備えた回路構成を示して説明したが、本発明はこの実施形態に限定されるものではなく、電流指定方式を適用した発光駆動回路であって、発光駆動回路ＤＣＡに設けられた電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタに対して、負荷となる発光素子（有機ＥＬ素子）がソースフォロア型に接続されておらず、かつ、該発光素子の入力端子（有機ＥＬ素子のアノード端子）側に定電源電圧が印加された接続構成（トップアノード型）を有するものであれば、他の回路構成を有するものであってもよいことはいうまでもない。
【００６７】
＜表示装置＞
次に、上述した発光駆動回路を表示画素の画素駆動回路として適用し、該表示画素を複数マトリクス状に配列してなる表示パネルを備えた表示装置について、図面を参照して説明する。
図４は、本発明に係る表示装置の全体構成の一例を示す概略ブロック図であり、図５は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【００６８】
図４、図５に示すように、本実施形態に係る表示装置１００は、概略、相互に並行して配設された複数の選択ライン（走査ライン）ＳＬ及び電源ラインＶＬと複数のデータライン（信号ライン）ＤＬとの各交点近傍に、上述した発光駆動回路と同等の回路構成を有する画素駆動回路ＤＣ及び有機ＥＬ素子（発光素子）ＯＥＬを備えた複数の表示画素がマトリクス状に配列された表示パネル１１０と、表示パネル１１０の選択ラインＳＬに接続され、各選択ラインＳＬに所定のタイミングで順次ハイレベルの選択信号（走査信号）Ｖselを印加することにより、行ごとの表示画素群を選択状態に設定（走査）する走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０のデータラインＤＬに接続され、各データラインＤＬへの表示データに応じた信号電流（階調電流）の供給状態を制御するデータドライバ（信号駆動手段）１３０と、表示パネル１１０の選択ラインＳＬに並行して配設された電源ラインＶＬに接続され、各電源ラインＶＬに所定のタイミングで順次ハイレベル又はローレベルの電源電圧Ｖccを印加することにより、表示画素群に表示データに応じた所定の信号電流（書込電流、発光駆動電流）を流す電源ドライバ１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の動作状態を制御する走査制御信号及びデータ制御信号、電源制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００の外部から供給される映像信号に基づいて、表示データを生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を抽出、又は、生成してシステムコントローラ１５０に供給する表示信号生成回路１６０と、を備えて構成されている。
【００６９】
以下、上記各構成について説明する。
図６は、本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図であり、図７は、本実施形態に係るデータドライバに適用される電圧電流変換・階調電流供給回路の一例を示す回路構成図である。また、図８は、本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。さらに、図９は、本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【００７０】
（表示パネル）
表示パネル１１０にマトリクス状に配列された表示画素は、図５に示すように、走査ドライバ１２０から選択ラインＳＬに印加される走査信号Ｖsel、及び、信号ドライバ１３０からデータラインＤＬに供給される信号電流（階調電流）Ｉpix、電源ドライバ１４０から電源ラインＶＬに印加される電源電圧Ｖccに基づいて、上述した発光駆動回路ＤＣＡと同様に、表示画素への書込動作及び発光動作を制御する画素駆動回路ＤＣと、画素駆動回路ＤＣにより供給される発光駆動電流の電流値に応じて発光時の輝度階調が制御される有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光駆動電流の電流値に応じて所定の輝度階調で発光動作を行う電流制御型の発光素子であれば、発光ダイオード等の他の発光素子であってもよい。
【００７１】
ここで、画素駆動回路ＤＣは、上述した発光駆動回路ＤＣＡと同様に、選択信号Ｖselに基づいて選択状態（書込動作期間；選択期間）又は非選択状態（発光動作期間；保持期間）に設定され、選択状態において表示データに応じた階調電流Ｉpix（書込電流ＩＡａ）を取り込んで電圧レベルとして保持し、非選択状態において保持した電圧レベルに応じた発光駆動電流ＩＡｂを有機ＥＬ素子ＯＥＬに流して、所定の輝度階調で継続的に発光させる機能を有している。
【００７２】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、各選択ラインＳＬにハイレベルの走査信号Ｖselを順次印加することにより、各行ごとの表示画素を選択状態とし、データドライバ１３０により表示データに基づく階調電流ＩpixをデータラインＤＬに供給して、各表示画素に所定の書込電流ＩＡａを書き込むように制御する。
【００７３】
走査ドライバ１２０Ａは、具体的には、図５に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各選択ラインＳＬに対応させて複数段備え、後述するシステムコントローラ１５０から供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト信号が、バッファを介して所定の電圧レベル（ハイレベル）を有する走査信号Ｖsel（＝Ｖsh）として各選択ラインＳＬに印加される。
【００７４】
（データドライバ）
データドライバ１３０は、システムコントローラ１５０から供給されるデータ制御信号（出力イネーブル信号ＯＥ、データラッチ信号ＳＴＢ、サンプリングスタート信号ＳＴＲ、シフトクロック信号ＣＬＫ等）に基づいて、表示信号生成回路１６０から供給される表示データを所定のタイミングで取り込んで保持し、該表示データに対応する階調電圧を電流成分に変換して、階調電流Ｉpixとして各データラインＤＬに一括して供給する。
【００７５】
データドライバ１３０は、具体的には、図６に示すように、システムコントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ）に基づいて、順次シフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ０〜Ｄｎ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データ制御信号（データラッチ信号ＳＴＢ）に基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｎを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調生成電圧Ｖ０〜Ｖｎに基づいて、上記保持された表示データＤ０〜Ｄｎを所定のアナログ信号電圧（階調電圧Ｖｄ（＝Ｖpix））に変換するＤ／Ａコンバータ１３４と、アナログ信号電圧に変換された表示データに対応する階調電流Ｉpixを生成し、システムコントローラ１５０から供給されるデータ制御信号（出力イネ−ブル信号ＯＥ）に基づくタイミングで、該階調電流Ｉpixを表示パネル１１０に配設された各データラインＤＬに供給する電圧電流変換・階調電流供給回路１３５と、を有して構成されている。
【００７６】
ここで、電圧電流変換・階調電流供給回路１３５に適用可能であって、各データラインＤＬごとに接続される回路構成としては、例えば、図７に示すように、一方の入力端子に、入力抵抗Ｒを介して階調電圧Ｖpixが入力され、他方の入力端子に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して一方の入力端子に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、一方の入力端子に入力され、出力端子が他方の入力端子に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の他方の入力端子に接続されたオペアンプＯＰ２と、接点ＮＡに、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいてオン／オフ動作し、データラインＤＬへの階調電流Ｉpixの供給状態を制御するスイッチング手段ＳＷと、を備えた構成を有している。
【００７７】
このような電圧電流変換・階調電流供給回路によれば、入力される階調電圧Ｖpixに対して、Ｉpix＝Ｖpix／Ｒからなる階調電流Ｉpixが生成され、出力イネーブル信号ＯＥの入力タイミングに基づいて、データラインＤＬに供給される。
したがって、本実施形態に係るデータドライバ１３０によれば、表示データに応じた階調電圧Ｖpixから階調電流Ｉpixが変換、生成され、所定のタイミングで各データラインＤＬに供給されることにより、選択状態に設定された行の各表示画素（画素駆動回路）に、表示データに対応する階調電流Ｉpixが流れ込むように制御される。
【００７８】
（システムコントローラ）
システムコントローラ１５０は、走査ドライバ１２０Ａ及びデータドライバ１３０、電源ドライバ１４０の各々に対して、動作状態を制御する走査制御信号及びデータ制御信号（上述した走査シフトスタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、シフトスタート信号ＳＴＲやシフトクロック信号ＣＬＫ、ラッチ信号ＳＴＢ、出力イネ−ブル信号ＯＥ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を出力することにより、各ドライバを所定のタイミングで動作させて、所定の電圧レベルを有する選択信号Ｖsel及び階調電流Ｉpix、電源電圧Ｖccを生成、出力させ、各表示画素（画素駆動回路）における駆動制御動作（書込動作、発光動作）を連続的に実行させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。
【００７９】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミング（書込動作期間）に同期して、電源ラインＶＬにハイレベルの電源電圧Ｖch（選択信号Ｖsel及び階調電圧Ｖpixよりも低い電圧レベル）を印加することにより、データドライバ１３０からデータラインＤＬ及び表示画素（発光駆動回路ＤＣ）を介して電源ラインＶＬ方向に、表示データに基づく所定の書込電流Ｉpixを供給し、一方、走査ドライバ１２０Ａにより各行ごとの表示画素群が非選択状態に設定されるタイミング（発光動作期間）に同期して、電源ラインＶＬにローレベルの電源電圧Ｖclを印加することにより、有機ＥＬ素子ＯＥＬから表示画素（発光駆動回路）を介して電源ラインＶＬ方向に、表示データに基づいて書き込まれた書込電流ＩＡａと同等の発光駆動電流ＩＡｂを流すように制御する（上述した発光駆動回路の説明及び図２参照）。
【００８０】
電源ドライバ１４０は、具体的には、図５に示すように、概略、上述した走査ドライバ１２０Ａと同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬに対応させて複数段備え、システムコントローラ１５０から供給される電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト信号が、バッファを介して所定の電圧レベル（走査ドライバ１２０Ａによる選択状態においてはハイレベル、非選択状態においてはローレベル）を有する電源電圧Ｖch、Ｖclとして各電源ラインＶＬに印加される。
【００８１】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分を表示データとしてデータドライバ１３０のデータレジスタ回路１３２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００８２】
このような構成を有する表示装置における駆動制御方法は、まず、図８に示すように、１フレーム期間Ｔcycを１周期として、該１フレーム期間Ｔcyc内に、特定の選択ラインＳＬに接続された表示画素群を選択して表示データに対応する階調電流Ｉpixを表示画素（画素駆動回路ＤＣ）に流し込むように供給して、各表示画素に所定の書込電流（図２に示した書込電流ＩＡａ）を流し、信号電圧として保持する表示画素の選択期間（図２に示した選択期間に対応する）Ｔseと、該書込動作期間Ｔseに書き込み、保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流（図２に示した発光駆動電流ＩＡｂ）を有機ＥＬ素子ＯＥＬを介して画素駆動回路に流し込むように供給して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させる表示画素の非選択期間（図５に示した保持期間に対応する）Ｔnseと、を設定（Ｔcyc＝Ｔse＋Ｔnse）し、各動作期間において、上述した発光駆動回路ＤＣＡと略同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。
【００８３】
すなわち、表示画素への書込動作期間Ｔseにおいては、図８に示すように、特定の行（ｉ行目）の表示画素群に対して、走査ドライバ１２０Ａ及び電源ドライバ１４０により選択ラインＳＬ及び電源ラインＶＬを所定の電圧レベルに設定して走査（ハイレベルの選択信号Ｖsh及びハイレベルの電源電圧Ｖchを印加）することにより、データドライバ１３０により各データラインＤＬを介して供給された階調電流Ｉpixに対応する書込電流ＩＡａを電圧成分として保持するとともに、有機ＥＬ素子ＯＥＬに発光駆動電流が流れないように制御し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に基づく発光駆動電流ＩＡｂ（≒ＩＡａ）を定電源電圧から有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図８に示すように、１フレーム期間Ｔcyc内に、表示パネル１１０を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データに基づいて所望の画像情報が表示される。
【００８４】
したがって、本実施形態に係る表示装置及びその駆動制御方法によれば、表示パネルを構成する各表示画素に設けられた画素駆動回路（発光駆動回路）が、図１及び図２に示したように、書込電流の電流／電圧変換機能と発光駆動電流の供給機能の双方を、単一の薄膜トランジスタに備え、また、負荷となる有機ＥＬ素子が該薄膜トランジスタのドレイン端子に接続された回路構成を有し（すなわち、ソースフォロア型の回路構成を適用せず）、かつ、有機ＥＬ素子のアノード端子側に定電源電圧が印加されるトップアノード型の接続構成を有しているので、該薄膜トランジスタの動作に関連する電圧変化（ゲート−ソース間電位の変化量）が、有機ＥＬ素子に印加される電圧変化（すなわち、有機ＥＬ素子の特性変化）の影響を受けないようにして、有機ＥＬ素子に流れる発光駆動電流のバラツキを抑制することができ、表示パネルの発光輝度を均一化して良好な表示画質を実現することができる。
【００８５】
また、上記薄膜トランジスタのゲート−ソース間に設けられる容量成分を構成するコンデンサ及び寄生容量について、寄生容量の容量値をコンデンサよりも大きく設定することにより、所定の発光駆動電流を流すために必要な書込電流の電流値を大きく設定することができるので、例えば、比較的下位の輝度階調で発光素子を発光動作させる場合や発光素子を微細化した場合のように、微小な駆動電流を発光素子に供給する場合、もしくは、各表示画素の書込動作期間（選択期間）を短く設定した場合であっても、比較的大きな電流値を有する階調電流によりデータラインの配線容量を短時間で充電して、所定の書込動作期間内に表示データを良好に書き込むことができ、高精細化された表示パネルを備えつつ、表示応答特性や表示画質に優れた表示装置を実現することができる。
【００８６】
なお、本実施形態においては、表示パネル１１０の周辺に付設されるドライバとして、図４及び図５に示すように、走査ドライバ１２０Ａ、データドライバ１３０及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではなく、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図９に示すように、走査ドライバ１２０Ｂに、選択信号Ｖselの生成、出力タイミングに同期して電源電圧Ｖccを供給する機能を備えるように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化することができる。
【００８７】
【発明の効果】
以上説明したように、本発明に係る発光駆動回路及び表示装置並びにその駆動制御方法によれば、有機ＥＬ素子や発光ダイオード等のように、供給される電流値に応じて所定の輝度で自己発光する電流制御型の発光素子に対して、所望の輝度階調で発光動作させるための駆動電流（発光駆動電流）を供給する発光駆動回路において、発光素子の発光状態（輝度階調）に応じて電流値を指定した階調電流を供給し、該階調電流に対応する書込電流の電流値に応じて保持される電圧に基づいて、発光素子に流す駆動電流の電流値を制御することにより、発光素子を所定の輝度階調で発光動作させる電流指定方式を適用することができ、また、上記書込電流を電圧成分に変換する機能（電流／電圧変換機能）と、発光素子に所定の電流値の駆動電流を供給する機能（発光駆動機能）を単一の薄膜トランジスタを用いて実現することができるので、発光駆動回路を構成する各薄膜トランジスタの動作特性相互のバラツキの影響を排除して長期間にわたり安定的に所望の発光特性を実現することができる。したがって、表示パネルを構成する各表示画素（発光素子）の適正な階調制御を行うことができ、各表示画素の表示特性を均一化して表示画質の向上を図ることができる。
【００８８】
また、発光駆動回路を構成する各スイッチング素子として、全てｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することができるので、すでに確立されたアモルファスシリコンを用いたトランジスタ製造技術を適用して、ポリシリコンや単結晶シリコンを用いた製造技術に比較して、簡易かつ安価な製造プロセスで、動作特性が良好で安定した発光駆動回路、及び、該発光駆動回路を画素駆動回路として備えた表示装置を製造することができる。
【００８９】
また、負荷となる発光素子の出力端子（カソード端子）を、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタのドレイン端子に接続し、発光素子の入力端子（アノード端子）を定電圧源（定電源電圧）に接続し、書込動作期間（選択期間）においては、発光素子に逆バイアスが印加されて非発光状態に保持され、また、発光動作期間（保持期間、非選択期間）においては、発光素子に順バイアスが印加されて、該駆動電流が発光素子に供給されて所定の輝度階調で発光動作するように回路構成及び電圧関係を設定する（ソースフォロア型の回路構成を適用せず、かつ、トップアノード型の接続構成を適用する）ことにより、上記薄膜トランジスタに印加される制御電圧の変化量が、発光素子の特性変化（経時変化）の影響を受けないようにすることができるので、このような発光駆動回路を、表示パネルを構成する各表示画素の画素駆動回路に適用することにより、各表示画素の発光素子に流れる発光駆動電流のバラツキを抑制して、発光輝度の均一化を図ることができ、良好な表示画質を実現することができる。
【００９０】
さらに、階調電流に対応する書込電流を電圧成分として充電する電荷蓄積手段として、電流／電圧変換機能及び発光駆動機能を備えた薄膜トランジスタに付設された容量素子に加え、該容量素子に並列的に形成される寄生容量を含み、かつ、容量素子の容量値を寄生容量よりも小さくなるように設定することにより、書込動作時における上記薄膜トランジスタに印加される制御電圧の変化量を大きくすることができるので、発光素子に供給される駆動電流に対する書込電流の電流値を相対的に大きく設定することができる。したがって、比較的低い輝度階調で発光素子を発光動作させる場合や、表示パネルの高精細化等に伴って各表示画素の選択期間を短く設定した場合等であっても、データラインを介して各表示画素（画素駆動回路）に供給される階調電流の電流値を大きくして、該データラインに付加される配線容量を迅速に充電して、所定の書込動作期間内に表示データ（階調電流に対応する書込電流）を良好に書き込むことができ、高精細化された表示パネルを備えつつ、表示応答特性や表示画質に優れた表示装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る発光駆動回路の一実施形態を示す回路構成図である。
【図２】本実施形態に係る発光駆動回路の動作例（書込動作／発光動作）を示す概念図である。
【図３】本実施形態に係る発光駆動回路の動作例を示すタイミングチャートである。
【図４】本発明に係る表示装置の全体構成の一例を示す概略ブロック図である。
【図５】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図６】本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図である。
【図７】本実施形態に係るデータドライバに適用される電圧電流変換・階調電流供給回路の一例を示す回路構成図である。
【図８】本実施形態に係る表示装置の駆動制御方法の一動作タイミングを示すタイミングチャートである。
【図９】本発明に係る表示装置に適用される走査ドライバの他の例を示す概略構成図である。
【図１０】従来技術における有機ＥＬ素子を備えた発光素子型ディスプレイの各表示画素の回路構成例を示す等価回路である。
【符号の説明】
ＤＣ 画素駆動回路
ＤＣＡ 発光駆動回路
ＳＬ 選択ライン
ＤＬ データライン
ＶＬ 電源ライン
Ｔｒ１１〜Ｔｒ１３ 薄膜トランジスタ
Ｃsa コンデンサ
Ｃta 寄生容量
ＯＥＬ 有機ＥＬ素子
１００ 表示装置
１１０ 表示パネル
１２０Ａ 走査ドライバ
１３０ データドライバ
１４０ 電源ドライバ
Claims (17)
- 一端が発光素子に接続され、他端が所定の電源電圧に接続された第１の電流路、及び、該第１の電流路の一端側から他端側方向に所定の電流値を有する書込電流を流し、該書込電流に伴う電荷を蓄積する電荷蓄積手段を有し、前記発光素子は、前記第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、該順バイアス状態において前記電荷蓄積手段に蓄積された電荷に基づく駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、該駆動電流を前記発光素子に供給する制御を行う発光制御手段と、
前記第１の電流路に前記書込電流を流す制御を行う書込制御手段と、
前記第１の電流路に電気的に接続され、前記書込電流の電流値を規定する信号電流が流れる第２の電流路と、
を備え、
第１の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を第１の電圧に設定し、前記書込制御手段により前記第１の電流路の一端の電圧を前記第１の電圧及び前記定電圧源の電圧より高い電圧に設定して前記発光素子を逆バイアス状態とするとともに、前記第１の電流路に前記書込電流を流すことにより、前記電荷蓄積手段に前記書込電流に応じた所定の電荷を蓄積し、
第２の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧に設定して、前記発光素子を順バイアス状態とし、前記電荷蓄積手段に蓄積された電荷に基づいて前記第１の電流路に前記駆動電流を流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給することを特徴とする発光駆動回路。 - 前記書込制御手段は、前記第１の電流路と前記第２の電流路の間に設けられ、前記第２の電流路側から前記第１の電流路側へ前記書込電流を流す第３の電流路を備えることを特徴とする請求項１記載の発光駆動回路。
- 前記書込制御手段は、該第３の電流路に設けられ、該第３の電流路に流れる電流を制御する電流制御手段を備えることを特徴とする請求項２記載の発光駆動回路。
- 前記発光制御手段は、前記第１の電流路に設けられ、前記第１の電流路に流れる前記書込電流の電流値を制御する第１のスイッチング素子を備え、
前記電荷蓄積手段は、少なくとも、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、
前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備えることを特徴とする請求項３記載の発光駆動回路。 - 前記第１乃至第３のスイッチング素子は、ｎチャネル型のアモルファスシリコンからなる薄膜トランジスタにより構成されていることを特徴とする請求項４記載の発光駆動回路。
- 前記電荷蓄積手段は、前記容量素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子の間に形成される寄生容量と、を含むことを特徴とする請求項４記載の発光駆動回路。
- 前記電荷蓄積手段は、前記容量素子の容量値が、前記寄生容量よりも小さくなるように設定されていることを特徴とする請求項６記載の発光駆動回路。
- 前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項１乃至７のいずれかに記載の発光駆動回路。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項８記載の発光駆動回路。
- マトリクス状に配列された複数の表示画素を有する表示パネルを備え、前記各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記各表示画素は、発光素子と、前記発光素子の発光動作を制御する画素駆動回路と、を備え、
前記画素駆動回路は、一端が前記発光素子に接続され、他端が所定の電源電圧に接続された第１の電流路、及び、該第１の電流路の一端側から他端側方向に所定の電流値を有する書込電流を流し、該書込電流に伴う電荷を蓄積する電荷蓄積手段を有し、前記発光素子は、前記第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、該順バイアス状態において前記電荷蓄積手段に蓄積された電荷に基づく駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、該駆動電流を前記発光素子に供給する制御を行う発光制御手段と、前記第１の電流路に前記書込電流を流す制御を行う書込制御手段と、を備えて、第１の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を第１の電圧に設定し、前記書込制御手段により前記第１の電流路の一端の電圧を前記第１の電圧及び前記定電圧源の電圧より高い電圧に設定して前記発光素子を逆バイアス状態とするとともに、前記第１の電流路に前記書込電流を流すことにより、前記電荷蓄積手段に前記書込電流に応じた所定の電荷を蓄積し、第２の動作タイミングで、前記発光制御手段により、前記電源電圧の電圧を、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧に設定して前記発光素子を順バイアス状態とし、前記電荷蓄積手段に蓄積された電荷に基づいて前記第１の電流路に前記駆動電流を流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給し、
前記表示パネルは、前記各表示画素を行単位で選択するための選択信号が印加される選択ラインと、前記第１の電流路に電気的に接続され、前記書込電流の電流値を規定する前記信号電流が流れる第２の電流路としてのデータラインと、を備えることを特徴とする表示装置。 - 前記表示装置は、少なくとも、
前記選択ラインに前記選択信号を印加する走査駆動手段と、
前記データラインに前記信号電流を流す信号駆動手段と、
を備えることを特徴とする請求項１０記載の表示装置。 - 前記書込制御手段は、
前記第１の電流路及び前記データラインの間に設けられ、前記データライン側から前記第１の電流路側へ前記書込電流を流す第３の電流路と、
前記第３の電流路に設けられ、前記第３の電流路に流れる電流を制御する電流制御手段と、
を備えることを特徴とする請求項１０記載の表示装置。 - 前記発光制御手段は、前記第１の電流路に設けられ、前記第１の電流路に流れる前記書込電流の電流値を制御する第１のスイッチング素子を備え、
前記電荷蓄積手段は、少なくとも、前記第１のスイッチング素子と前記第１の電流路の間に設けられた容量素子からなり、
前記書込制御手段は、前記第１のスイッチング素子の動作を制御する第２のスイッチング素子を備え、
前記電流制御手段は、前記第３の電流路に設けられ、該第３の電流路に流れる電流を制御する第３のスイッチング素子を備えることを特徴とする請求項１２記載の表示装置。 - 前記第１乃至第３のスイッチング素子は、ｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成されていることを特徴とする請求項１３記載の表示装置。
- 前記電荷蓄積手段は、前記容量素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子の間に形成される寄生容量と、を含み、
前記容量素子の容量値が、前記寄生容量よりも小さくなるように設定されていることを特徴とする請求項１３記載の表示装置。 - 前記発光素子は、前記発光制御手段により供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流制御型の発光素子であることを特徴とする請求項１０乃至１５のいずれかに記載の表示装置。
- マトリクス状に配列された複数の表示画素を有する表示パネルを備え、該各表示画素は発光素子を備え、各表示画素に対して、表示信号に応じた電流値を有する信号電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、
前記発光素子は、第１の電流路の一端と、一定の電圧値を有する定電圧源との間に、前記第１の電流路の一端側の電圧が前記定電圧源側の電圧より低い状態が順バイアス状態となるように接続され、
前記各表示画素の選択期間中に、
前記第１の電流路の他端に第１の電圧を印加し、該第１の電流路の一端に、前記第１の電圧及び前記定電圧源の電圧より高い電圧を印加して、前記発光素子を逆バイアス状態とするとともに、前記第１の電流路の一端側から他端側方向に、前記信号電流により規定される所定の電流値を有する書込電流を流すステップと、
少なくとも、前記第１の電流路に付設された容量素子に、前記書込電流に応じた所定の電荷を蓄積するステップと、
前記各表示画素の非選択期間中に、
前記第１の電流路の他端に、前記定電圧源の電圧より低く、前記第１の電圧より低い第２の電圧を印加して、前記発光素子を順バイアス状態とし、前記容量素子に蓄積された電荷に応じた駆動電流を、前記第１の電流路の一端側から他端側方向に流すことにより、前記書込電流と略同等の電流値を有する前記駆動電流を前記発光素子に供給するステップと、
を含むことを特徴とする表示装置の駆動制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058959A JP3925435B2 (ja) | 2003-03-05 | 2003-03-05 | 発光駆動回路及び表示装置並びにその駆動制御方法 |
| TW093105696A TWI263959B (en) | 2003-03-05 | 2004-03-04 | Display device and driving method for the same |
| US10/794,673 US7499006B2 (en) | 2003-03-05 | 2004-03-05 | Display device and method for driving display device |
| CNB2004100074800A CN1331108C (zh) | 2003-03-05 | 2004-03-05 | 显示装置及其驱动方法 |
| KR1020040014934A KR100544092B1 (ko) | 2003-03-05 | 2004-03-05 | 표시장치 및 그 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058959A JP3925435B2 (ja) | 2003-03-05 | 2003-03-05 | 発光駆動回路及び表示装置並びにその駆動制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004271643A JP2004271643A (ja) | 2004-09-30 |
| JP2004271643A5 JP2004271643A5 (ja) | 2005-08-18 |
| JP3925435B2 true JP3925435B2 (ja) | 2007-06-06 |
Family
ID=32984381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058959A Expired - Fee Related JP3925435B2 (ja) | 2003-03-05 | 2003-03-05 | 発光駆動回路及び表示装置並びにその駆動制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7499006B2 (ja) |
| JP (1) | JP3925435B2 (ja) |
| KR (1) | KR100544092B1 (ja) |
| CN (1) | CN1331108C (ja) |
| TW (1) | TWI263959B (ja) |
Families Citing this family (86)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| JP4543315B2 (ja) * | 2004-09-27 | 2010-09-15 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| JP5128287B2 (ja) | 2004-12-15 | 2013-01-23 | イグニス・イノベイション・インコーポレーテッド | 表示アレイのためのリアルタイム校正を行う方法及びシステム |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8599191B2 (en) | 2011-05-20 | 2013-12-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| KR100611914B1 (ko) * | 2004-12-24 | 2006-08-11 | 삼성에스디아이 주식회사 | 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법 |
| KR100805542B1 (ko) * | 2004-12-24 | 2008-02-20 | 삼성에스디아이 주식회사 | 발광 표시장치 및 그의 구동방법 |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) * | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| US7450095B2 (en) * | 2005-03-24 | 2008-11-11 | Ownway Tech Corporation | Single-cluster lamp drive device |
| CN102663977B (zh) | 2005-06-08 | 2015-11-18 | 伊格尼斯创新有限公司 | 用于驱动发光器件显示器的方法和系统 |
| CA2510855A1 (en) | 2005-07-06 | 2007-01-06 | Ignis Innovation Inc. | Fast driving method for amoled displays |
| JP2007122979A (ja) * | 2005-10-26 | 2007-05-17 | Matsushita Electric Works Ltd | 点灯装置及び照明装置 |
| US20090303260A1 (en) * | 2005-11-29 | 2009-12-10 | Shinji Takasugi | Image Display Device |
| JP5258160B2 (ja) * | 2005-11-30 | 2013-08-07 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置 |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| EP1971975B1 (en) | 2006-01-09 | 2015-10-21 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| WO2007090287A1 (en) | 2006-02-10 | 2007-08-16 | Ignis Innovation Inc. | Method and system for light emitting device displays |
| JP4692828B2 (ja) * | 2006-03-14 | 2011-06-01 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
| JP5397219B2 (ja) | 2006-04-19 | 2014-01-22 | イグニス・イノベーション・インコーポレイテッド | アクティブマトリックス表示装置用の安定な駆動スキーム |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| US9087493B2 (en) * | 2006-12-01 | 2015-07-21 | Lg Display Co., Ltd. | Liquid crystal display device and driving method thereof |
| JP2009014796A (ja) * | 2007-06-30 | 2009-01-22 | Sony Corp | Ｅｌ表示パネル、電源線駆動装置及び電子機器 |
| JP4826597B2 (ja) * | 2008-03-31 | 2011-11-30 | ソニー株式会社 | 表示装置 |
| CN102057418B (zh) | 2008-04-18 | 2014-11-12 | 伊格尼斯创新公司 | 用于发光器件显示器的系统和驱动方法 |
| JP2009288767A (ja) * | 2008-05-01 | 2009-12-10 | Sony Corp | 表示装置及びその駆動方法 |
| JP2010008523A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
| CA2637343A1 (en) | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| JP2011048101A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | 画素回路および表示装置 |
| US8497828B2 (en) | 2009-11-12 | 2013-07-30 | Ignis Innovation Inc. | Sharing switch TFTS in pixel circuits |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2686174A1 (en) * | 2009-12-01 | 2011-06-01 | Ignis Innovation Inc | High reslution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| WO2011089832A1 (en) * | 2010-01-20 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device and liquid crystal display device |
| CA2692097A1 (en) * | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9134825B2 (en) | 2011-05-17 | 2015-09-15 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| EP2945147B1 (en) | 2011-05-28 | 2018-08-01 | Ignis Innovation Inc. | Method for fast compensation programming of pixels in a display |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US9190456B2 (en) | 2012-04-25 | 2015-11-17 | Ignis Innovation Inc. | High resolution display panel with emissive organic layers emitting light of different colors |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| CN104380368B (zh) | 2012-07-31 | 2016-08-24 | 夏普株式会社 | 显示装置及其驱动方法 |
| WO2014021159A1 (ja) * | 2012-07-31 | 2014-02-06 | シャープ株式会社 | 画素回路、それを備える表示装置、およびその表示装置の駆動方法 |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| JP5879585B2 (ja) * | 2012-12-12 | 2016-03-08 | 株式会社Ｊｏｌｅｄ | 表示装置及びその駆動方法 |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
| US9952698B2 (en) | 2013-03-15 | 2018-04-24 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an AMOLED display |
| CN103354083B (zh) * | 2013-07-11 | 2015-06-17 | 京东方科技集团股份有限公司 | 背光源驱动电路及显示装置 |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
| CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| CN106095324A (zh) * | 2016-08-03 | 2016-11-09 | 深圳市金立通信设备有限公司 | 一种交互界面显示方法及终端 |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| US11271143B2 (en) | 2019-01-29 | 2022-03-08 | Osram Opto Semiconductors Gmbh | μ-LED, μ-LED device, display and method for the same |
| US11302248B2 (en) * | 2019-01-29 | 2022-04-12 | Osram Opto Semiconductors Gmbh | U-led, u-led device, display and method for the same |
| US11610868B2 (en) | 2019-01-29 | 2023-03-21 | Osram Opto Semiconductors Gmbh | μ-LED, μ-LED device, display and method for the same |
| US11538852B2 (en) | 2019-04-23 | 2022-12-27 | Osram Opto Semiconductors Gmbh | μ-LED, μ-LED device, display and method for the same |
| JP2021196397A (ja) * | 2020-06-09 | 2021-12-27 | 武漢天馬微電子有限公司 | 表示装置 |
| CN115394237A (zh) * | 2021-05-21 | 2022-11-25 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700560A1 (en) * | 1994-03-23 | 1996-03-13 | Koninklijke Philips Electronics N.V. | Display device |
| GB9525638D0 (en) * | 1995-12-15 | 1996-02-14 | Philips Electronics Nv | Matrix display devices |
| JP4701475B2 (ja) * | 1999-06-01 | 2011-06-15 | セイコーエプソン株式会社 | 電気光学装置の電源回路、電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器 |
| JP4126909B2 (ja) | 1999-07-14 | 2008-07-30 | ソニー株式会社 | 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法 |
| JP2001337304A (ja) * | 2000-05-25 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 光シャッタとそれを用いた表示装置およびそれらの駆動方法 |
| WO2002005254A1 (en) * | 2000-07-07 | 2002-01-17 | Seiko Epson Corporation | Current sampling circuit for organic electroluminescent display |
| JP4123711B2 (ja) * | 2000-07-24 | 2008-07-23 | セイコーエプソン株式会社 | 電気光学パネルの駆動方法、電気光学装置、および電子機器 |
| JP2002156923A (ja) | 2000-11-21 | 2002-05-31 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| JP4383852B2 (ja) | 2001-06-22 | 2009-12-16 | 統寶光電股▲ふん▼有限公司 | Ｏｌｅｄ画素回路の駆動方法 |
| JP3870755B2 (ja) | 2001-11-02 | 2007-01-24 | 松下電器産業株式会社 | アクティブマトリクス型表示装置及びその駆動方法 |
| US6798251B1 (en) * | 2002-08-13 | 2004-09-28 | Analog Devices, Inc. | Differential clock receiver with adjustable output crossing point |
-
2003
- 2003-03-05 JP JP2003058959A patent/JP3925435B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-04 TW TW093105696A patent/TWI263959B/zh not_active IP Right Cessation
- 2004-03-05 CN CNB2004100074800A patent/CN1331108C/zh not_active Expired - Fee Related
- 2004-03-05 US US10/794,673 patent/US7499006B2/en not_active Expired - Fee Related
- 2004-03-05 KR KR1020040014934A patent/KR100544092B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US20040189627A1 (en) | 2004-09-30 |
| JP2004271643A (ja) | 2004-09-30 |
| TW200424992A (en) | 2004-11-16 |
| KR100544092B1 (ko) | 2006-01-23 |
| CN1527273A (zh) | 2004-09-08 |
| KR20040078912A (ko) | 2004-09-13 |
| TWI263959B (en) | 2006-10-11 |
| US7499006B2 (en) | 2009-03-03 |
| CN1331108C (zh) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3925435B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
| JP3972359B2 (ja) | 表示装置 | |
| JP4158570B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| JP5240534B2 (ja) | 表示装置及びその駆動制御方法 | |
| JP2019074750A (ja) | 表示装置 | |
| JP4852866B2 (ja) | 表示装置及びその駆動制御方法 | |
| JP4314638B2 (ja) | 表示装置及びその駆動制御方法 | |
| JP2006003752A (ja) | 表示装置及びその駆動制御方法 | |
| JP5467484B2 (ja) | 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置 | |
| JP2004287349A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| KR20050107463A (ko) | 반도체 장치 및 그 구동방법 | |
| WO2006103797A1 (ja) | 表示装置およびその駆動方法 | |
| JP2010281872A (ja) | 発光装置及びその駆動制御方法、並びに電子機器 | |
| JP3915907B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
| JP2004341267A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| JP5182382B2 (ja) | 表示装置 | |
| JP3915906B2 (ja) | 電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置 | |
| JP4962682B2 (ja) | 発光駆動回路及び表示装置 | |
| JP4535198B2 (ja) | 表示駆動装置及び表示装置 | |
| JP4517387B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| JP5182383B2 (ja) | 表示装置 | |
| TWI297480B (ja) | ||
| JP2010015187A (ja) | 表示装置及びその駆動制御方法 | |
| JP4496469B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3925435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |