JP4737587B2 - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法 Download PDFInfo
- Publication number
- JP4737587B2 JP4737587B2 JP2004181655A JP2004181655A JP4737587B2 JP 4737587 B2 JP4737587 B2 JP 4737587B2 JP 2004181655 A JP2004181655 A JP 2004181655A JP 2004181655 A JP2004181655 A JP 2004181655A JP 4737587 B2 JP4737587 B2 JP 4737587B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- row
- potential
- switching element
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 81
- 238000001514 detection method Methods 0.000 claims description 85
- 238000009825 accumulation Methods 0.000 claims description 74
- 230000008569 process Effects 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 12
- 230000002441 reversible effect Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 85
- 238000005401 electroluminescence Methods 0.000 description 67
- 230000008859 change Effects 0.000 description 39
- 230000007423 decrease Effects 0.000 description 15
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
Description
本発明は、注入電流に応じた輝度で発光する発光素子と、該発光素子に流れる電流値を制御するトランジスタ素子とを備え、前記発光素子の発光に先立って、所定の静電容量に対して電荷を蓄積し、蓄積された電荷を用いて前記トランジスタ素子のゲート・ソース間に駆動閾値電圧に対応した電圧の検出および供給を行うよう形成され、行列状に配置された複数の画素回路を備えた表示装置の駆動方法に関するものである。
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がない。このため、液晶表示装置に替わる次世代の表示装置として実用化が期待されている。
有機ＥＬ素子を用いた画像表示装置として、単純（パッシブ）マトリックス型とアクティブマトリックス型とが知られている。前者は構造が単純であるものの大型かつ高精細のディスプレイの実現が困難であるとの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同時に画素内に設けた能動素子、たとえば、薄膜トランジスタ（Thin Film Transistor）からなるドライバ素子によって制御する、アクティブマトリックス型の表示装置の開発が盛んに行われている（例えば、特許文献１参照。）。
図７は、従来の画像表示装置における単一画素（カラー表示の場合には１画素中のＲ、Ｇ、Ｂのいずれかに対応した副画素、以下同様とする。）に対応した画素回路の構成を示す回路図である。図７に示すように、画素回路１００は、発光素子として機能する有機ＥＬ素子１０１と、有機ＥＬ素子１０１に流れる電流値を規定するためのドライバ素子１０２と、ドライバ素子１０２の駆動状態を制御するための第１スイッチング素子１０３と、後述する閾値電圧検出の際に機能する第２スイッチング素子１０４および第３スイッチング素子１０５と、ドライバ素子１０２のゲート電極とソース電極との間に配置されたコンデンサ１０６とを備える。また、従来の表示装置は、これらの回路素子に対して、図７にも示すように低電位供給線１０７、高電位供給線１０８、走査線１０９および第１制御線１１０第２制御線１１１および信号線１１３を介してドライバ回路１１２から駆動制御用の電気信号が供給される構成を有する。
ドライバ回路１１２は、画素回路１００に備わる回路素子の駆動状態を制御する電気信号を供給するためのものである。具体的には、画素回路１００に備わる各回路素子は、ドライバ素子１０２の駆動閾値電圧をあらかじめ供給する機能と、駆動閾値電圧の供給に先立ち有機ＥＬ素子１０１に対して所定の電荷を蓄積する機能と、ドライバ素子１０２に対して、有機ＥＬ素子１０１の表示階調に応じた電位を供給する機能と、有機ＥＬ素子１０１の陽極・陰極間に電圧を供給して有機ＥＬ素子１０１を表示階調に応じた輝度で発光させる機能とを有する。これらの機能を実現するにあたって、ドライバ回路１１２は、低電位供給線１０７等を介して所定の電気信号を供給している。
しかしながら、従来の有機ＥＬ素子を用いた表示装置は、ドライバ回路１１２から延伸する配線構造の本数が多いために、各画素の開口率を向上させることが困難であるという問題を有する。以下、かかる問題点について詳細に説明する。
従来の表示装置は、行列状に複数の画素回路１００が配列された構成を有し、かかる複数の画素回路１００のそれぞれにおいて、ドライバ素子１０２の駆動閾値電圧の供給等が行われることとなる。ここで、従来の表示装置は、同一列に配置された画素回路に対して同一の信号線１１３を介して順次データ電圧の供給を行う構成を有する関係上、同一行に配置された画素回路１００に対しては同時に駆動閾値電圧の供給等を行う一方で、異なる行に配置された画素回路１００に対しては、データ電圧の供給に対応して互いに異なるタイミングで駆動閾値電圧の供給等を行う構成を有する。
従って、従来の表示装置では、異なる行に配置された画素回路１００に対してそれぞれ別個独立に電気信号を供給する構造を採用する必要があり、具体的には、複数の画素回路１００によって構成される行列の行数に応じた本数の低電位供給線１０７〜第２制御線１１１が必要となる。そして、低電位供給線１０７〜第２制御線１１１のそれぞれは、同一列に配置されたすべての画素回路１００に対して電気信号を供給するために、画素回路１００が行列状に配置されるアレイ基板の一方の端部から他方の端部まで列方向に延伸した構成を有する。
このため、アレイ基板上におけるこれらの配線構造の占有面積は非常に大きなものとなり、配線構造の占有面積が増加するにつれて、各画素回路１００が備える有機ＥＬ素子１０１の発光面の占有面積が相対的に減少することから、開口率を増加させることが困難となる。一方で、異なる列に配置された画素回路１００に対して電気信号を供給する低電位供給線１０７等を単純に共通化した場合には開口率の向上が可能であるが、ドライバ素子１０２に供給される駆動閾値電圧の値がばらつく等により表示画像の画質が低下するという問題が新たに生じることとなる。
本発明は、上記に鑑みてなされたものであって、表示品位の低下を抑制しつつ画素回路と接続する配線構造の数を低減した表示装置を実現することを目的とする。
上述した課題を解決し、目的を達成するために、請求項１にかかる表示装置の駆動方法は、行列状に複数配置された画素回路と、該画素回路に接続されたドライバ回路と、を有し、前記画素回路は、注入電流に応じた輝度で発光する発光素子と、前記発光素子の陰極と陽極との間に接続された静電容量と、前記発光素子の陽極にソース電極が接続され、前記発光素子に流れる電流値を制御するトランジスタ素子と、前記トランジスタ素子の前記ソース電極とゲート電極との間に接続されたコンデンサと、を有し、前記ドライバ回路は、前記発光素子の陰極に接続された陰極電位供給回路と、前記トランジスタ素子のドレイン電極に接続され一定電位を供給する陽極電位供給回路と、前記トランジスタ素子の前記ゲート電極に接続されるデータ電圧供給回路と、を有し、前記画素回路は、前記データ電圧供給回路と前記トランジスタ素子の前記ゲート電極との導通状態を切り替える第１スイッチング素子と、前記陽極電位供給回路と前記トランジスタ素子の前記ドレイン電極との接続状態を切り替える第３スイッチング素子と、前記トランジスタ素子の前記ゲート電極と、前記第３スイッチング素子の、前記陽極電位供給回路と接続された電極との接続状態を切り替える第２スイッチング素子と、をさらに有し、前記ドライバ回路は、前記第１スイッチング素子をオン・オフさせる走査線駆動回路と、前記第２スイッチング素子をオン・オフさせる第１制御回路と、前記第３スイッチング素子をオン・オフさせる第２制御回路と、をさらに有し、第１行および第２行の画素回路における前記発光素子の陰極は、共通の陰極電位線にて接続されており、第１行および第３行の画素回路における前記第２スイッチング素子のゲート電極は、共通の制御線にて接続された、表示装置の駆動方法であって、前記走査線駆動回路により前記第１スッチング素子をオフさせ、前記第１制御回路によって前記第２スイッチング素子をオフさせ、前記第２制御回路によって第３スイッチング素子をオンさせた状態で、前記陰極電位供給回路により前記発光素子の前記陰極に前記陽極電位供給回路による前記一定電位よりも高い電位を供給して、前記トランジスタ素子の前記ソース電極と前記ゲート電極との間の電圧が前記トランジスタ素子の駆動閾値電圧よりも高い電圧となるまで、前記静電容量に電荷を蓄積させた後、前記第１制御回路によって前記第２スイッチング素子をオンさせる電荷蓄積工程と、該電荷蓄積工程の後、前記陰極電位供給回路により前記発光素子の前記陰極を基準電位として、前記トランジスタ素子の前記ドレイン電極から前記ソース電極に電流を流すことにより前記ゲート電極と前記ソース電極との間の電圧を低下させた後、前記第１制御回路により前記第２スイッチング素子をオフさせ、前記第２制御回路により前記第３スイッチング素子をオフさせる閾値電圧検出工程と、該閾値電圧検出工程の後、前記走査線制御回路により前記第１スイッチング素子をオンさせ、前記データ電圧供給回路により、前記発光素子を発光させるべき輝度に対応したデータ電圧を前記トランジスタ素子の前記ゲート電極に供給した後、前記走査線制御回路により前記第１スイッチング素子をオフさせるデータ電圧書込工程と、該データ電圧書込工程の後、前記第２制御回路により前記第３スイッチング素子をオンさせ、前記陰極電位供給回路により前記発光素子の前記陰極に前記基準電位よりも低い負電位を供給して、前記発光素子に前記トランジスタ素子を介して電流を注入することにより前記発光素子を発光させる発光工程と、を有し、前記電荷蓄積工程で前記第１行および前記第２行の前記画素回路に対して共通の陰極電位線を介して同時に前記陽極電位供給回路による前記一定電位よりも高い電位を供給して前記電荷蓄積工程を開始させ、前記第１行および第２行の前記画素回路に対して前記電荷蓄積工程を開始させるのよりも遅れて、前記第３行の前記画素回路に対して前記陽極電位供給回路による前記一定電位よりも高い電位を供給して前記電荷蓄積工程を開始させ、前記閾値電圧検出工程で前記第１行および前記第２行の前記画素回路に対して共通の前記陰極電位線を介して同時に前記基準電位を供給して前記閾値電圧検出工程を開始させ、前記第１行および第２行の前記画素回路に対して前記閾値電圧検出工程を開始させるのよりも遅れて、前記第３画素回路に対して前記基準電位を供給して前記閾値電圧検出工程を開始させ、前記電荷蓄積工程で前記第２行の前記画素回路に対して前記第２スイッチング素子をオンさせて前記電荷蓄積工程を終了させるのに遅れて、前記第１行および前記第３行の画素回路に対して共通の制御線を介して同時に前記第２スイッチング素子をオンさせて前記電荷蓄積工程を終了させ、前記閾値電圧検出工程で前記第２行の前記画素回路に対して前記第２スイッチング素子および前記第３スイッチング素子をオフさせて前記閾値電圧検出工程を終了させるのに遅れて、前記第１行および前記第３行の前記画素回路に対して同時に前記第２スイッチング素子および前記第３スイッチング素子をオフさせて前記閾値電圧検出工程を終了させる、ことを特徴とする。
この請求項１の発明によれば、第１行に配置された画素回路と第２行に配置された画素回路との間で電荷蓄積工程の開始タイミングおよび閾値電圧検出工程の開始タイミングを同時にし、第１行に配置された画素回路と第３行に配置された画素回路との間で電荷蓄積工程の終了タイミングおよび閾値電圧検出工程の終了タイミングを同時にすることで、画素回路に対して各工程の開始、終了タイミングを規定する電気信号を伝送する配線構造を低減することが可能である。また、かかる態様でタイミングを規定することによって、隣接画素回路間で、一方の画素回路における電荷蓄積工程に要する時間長の増減と、閾値電圧検出工程に要する時間長の増減が等しくなる。従って、例えば電荷蓄積工程に要する時間長の増加または減少に起因したトランジスタ素子のソース電位の変化量と、閾値電圧検出工程に要する時間長の増加または減少に起因したトランジスタ素子のソース電位の変化量とが相殺されることとなり、全体としてゲート・ソース間電圧の変動幅を抑制することが可能である。
また、請求項２にかかる表示装置の駆動方法は、上記の発明において、前記ドライバ回路は、前記第１行に配置された画素回路と前記第２行に配置された画素回路との間における前記電荷蓄積工程および前記電圧検出工程の終了タイミングの時間差と、前記第１行に配置された画素回路と前記第３行に配置された画素回路との間における前記電荷蓄積工程及び前記電圧検出工程の開始タイミングの時間差とが同一の値となるよう制御を行うことを特徴とする。
また、請求項３にかかる表示装置の駆動方法は、上記の発明において、前記発光素子は、順方向に電圧を供給することによって電流が流れて発光し、逆方向に電圧を供給することによって供給電圧に応じた電荷を蓄積される特性を有し、前記静電容量として機能することを特徴とする。
本発明にかかる表示装置の駆動方法は、第１行に配置された画素回路と第２行に配置された画素回路との間で電荷蓄積工程の開始タイミングおよび閾値電圧に対応した電圧の検出・供給の開始タイミングを同時にし、第１行に配置された画素回路と第３行に配置された画素回路との間で電荷蓄積の終了タイミングおよび閾値電圧検出工程の終了タイミングを同時にすることで、画素回路に対して各工程の開始、終了タイミングを規定する電気信号を伝送する配線構造を低減することが可能である。また、かかる態様でタイミングを規定することによって、隣接画素回路間で、一方の画素回路における電荷蓄積工程に要する時間長の増減と、閾値電圧検出工程に要する時間長の増減が等しくなる。従って、例えば電荷蓄積工程に要する時間長の増加または減少に起因したトランジスタ素子のソース電位の変化量と、閾値電圧検出工程に要する時間長の増加または減少に起因したトランジスタ素子のソース電位の変化量とが相殺されることとなり、全体としてゲート・ソース間電圧の変動幅を抑制することが可能である。従って、請求項１の発明によれば、画素回路に対して電気信号を供給する配線構造の本数を低減したにもかかわらず、異なる行に配置された画素回路間におけるゲート・ソース間電圧の変動幅を抑制し、表示品位の低下を抑制できるという効果を奏する。
以下に、本発明にかかる表示装置を実施するための最良の形態（以下、単に「実施の形態」と称する）について図面を参照しつつ説明を行う。なお、図面は模式的なものであって現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下で言及する薄膜トランジスタは、ｎチャンネルのものとして説明するが、ｐチャンネルのものに本発明を適用可能なことは言うまでもない。さらに、以下の説明においては、薄膜トランジスタについて、ゲート電極以外の電極構造は、ソース電極およびドレイン電極のいずれとしても機能させることが可能である場合には、ソース／ドレイン電極と称することとする。
本実施の形態にかかる表示装置は、画素回路が行列状に配置された表示装置であって、異なる行に配置された画素回路に供給される電気信号を供給する配線構造のいくつかを共用した構成を有し、配線構造の共用態様等を工夫することによって、表示画像の品位の低下を視認不可能な程度に抑制しつつ、開口率を向上させた表示装置である。図１は、本実施の形態にかかる表示装置の構成を示す模式図である。なお、図１に示した画素回路は、表示画像の画素数に対応して行列状に多数配置されるものであって、画素回路の個数等について、図１に示すものに限定して解釈する必要はない。
本実施の形態にかかる表示装置は、図１に示すように、行列状に複数配置された画素回路１と、画素回路１に対して所定の電気信号を供給するドライバ回路２とを備える。なお、図１においては、Ｍ行Ｎ列（Ｍ，Ｎ：整数）の行列状に配置された多数の画素回路１のうち、ｍ行ｎ列（ｍ：１＜ｎ≦Ｍを満たす整数、ｎ：Ｎ以下の整数）に位置する画素回路１ａと、（ｍ−１）行ｎ列に位置する画素回路１ｂと、（ｍ＋１）行ｎ列に位置する画素回路１ｃとについて示している。
次に、画素回路１の構造について説明する。本実施の形態において、画素回路１ａ〜画素回路１ｃはそれぞれ同一の構造を有することから、以下では画素回路１ａを例に説明する。画素回路１ａは、注入電流に応じて発光する有機ＥＬ素子３ａと、ソース電極が有機ＥＬ素子３ａの陽極と接続され、有機ＥＬ素子３ａに流れる電流量を制御するドライバ素子として機能する薄膜トランジスタ４ａと、薄膜トランジスタ４ａのゲート電極およびソース電極と接続されたコンデンサ５ａとを備える。また、画素回路１ａは、薄膜トランジスタ４ａの駆動状態を制御する第１スイッチング素子６ａと、後述する電荷蓄積工程および閾値電圧検出工程の際に機能する第２スイッチング素子７ａおよび第２スイッチング素子８ａとを備える。
有機ＥＬ素子３ａは、特許請求の範囲における発光素子および静電容量として機能するものであり、順方向に電圧が印加されることによって電流が流れて発光するとともに、逆方向に電圧が印加された際にコンデンサとして機能するものである。有機ＥＬ素子３ａは、具体的にはアノード層、発光層およびカソード層が順次積層された構造を有する。発光層は、カソード層側から注入された電子と、アノード層側から注入された正孔とが発光再結合するためのものであり、具体的にはフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成され、必要に応じて所定の不純物が添加された構造を有する。なお、発光層に対してアノード側に正孔輸送層を設け、発光層に対してカソード側に電子輸送層を設けた構造としても良い。
薄膜トランジスタ４ａは、ドライバ素子として機能するものであり、特許請求の範囲におけるトランジスタ素子として機能するものである。薄膜トランジスタ４ａは、図１に示すようにソース電極が有機ＥＬ素子３ａの陽極と接続されており、ゲート電極に印加される電圧に応じて有機ＥＬ素子３ａに流れる電流値を制御することによって、有機ＥＬ素子３ａの発光輝度を制御している。
第１スイッチング素子６ａは、薄膜トランジスタ４ａのゲート電極とデータ電圧供給回路１５（後述）との間の電気的接続状態を制御するためのものである。具体的には、第１スイッチング素子６ａは、後述するデータ電圧書込工程の際にデータ電圧供給回路１５と薄膜トランジスタ４ａのゲート電極とを電気的に接続し、データ電圧供給回路１５から出力されるデータ電圧が薄膜トランジスタ４ａのゲート電極に供給されるよう制御する。なお、第１スイッチング素子６ａは、具体的には例えば薄膜トランジスタによって形成され、ゲート電極は、後述する走査線駆動回路１２と電気的に接続されている。かかる構成を有することによって、第１スイッチング素子６ａは、走査線駆動回路１２から供給される電気信号によって導通状態を制御する構成を備えている。
第２スイッチング素子７ａは、薄膜トランジスタ４ａのゲート電極と陽極電位供給回路１１（後述）との間の電気的接続状態を制御するためのものであり、第３スイッチング素子８ａは、薄膜トランジスタ４ａのドレイン電極と陽極電位供給回路１１との間の電気的接続状態を制御するためのものである。第２スイッチング素子７ａおよび第２スイッチング素子８ａは、具体的には、後述する電荷蓄積工程および閾値電圧工程において機能するものであり、それぞれ後述する第１制御回路１３および第２制御回路１４の制御によって動作する。なお、第２スイッチング素子７ａおよび第３スイッチング素子８ａは、第１スイッチング素子６ａと同様に例えば薄膜トランジスタによって形成され、ゲート電極に対して第１制御回路１３等からの電気信号を供給されることによって動作する構成を有する。
次に、ドライバ回路２について説明する。ドライバ回路２は、画素回路１に対して所定の電気信号を供給することによって、画素回路１に備わる有機ＥＬ素子３の発光状態等を制御するためのものである。ドライバ回路２は、複数の回路によって構成されており、具体的には、有機ＥＬ素子３の陰極側の電位を供給する陰極電位供給回路１０と、有機ＥＬ素子３の陽極側の電位を供給する陽極電位供給回路１１と、画素回路１に備わる第１スイッチング素子６の駆動状態を制御する走査線駆動回路１２と、第２スイッチング素子７の駆動状態を制御する第１制御回路１３と、第３スイッチング素子８の駆動状態を制御する第２制御回路１４と、表示階調に応じたデータ電圧を供給するデータ電圧供給回路１５とを備える。
陰極電位供給回路１０は、有機ＥＬ素子３の陰極側の電位を制御するためのものである。陰極電位供給回路１０は、陽極電位供給回路１１から供給される電位よりも低い電位を有機ＥＬ素子３の陰極に供給することによって有機ＥＬ素子３に対して順方向の電圧を供給して発光させる機能を有する他に、後述する電荷蓄積工程および閾値電圧検出工程において供給電位を変化させることによって所定の役割を果たしている。電荷蓄積工程等の際における機能については後に説明する。
陽極電位供給回路１１は、有機ＥＬ素子３の陽極側の電位を制御するためのものである。具体的には、陽極電位供給回路１１は、薄膜トランジスタ４および第３スイッチング素子８を介して有機ＥＬ素子３の陽極と電気的に接続され、薄膜トランジスタ４および第３スイッチング素子８がオン状態の際に有機ＥＬ素子３の陽極に対して電位を供給している。なお、本実施の形態においては、陽極電位供給回路１１は、ドライバ回路２に備わる他の回路と異なり、常に一定電位を供給するよう構成されている。
走査線駆動回路１２は、画素回路１に備わる第１スイッチング素子６の駆動を制御するためのものである。具体的には、走査線駆動回路１２は、画素回路１に備わる第１スイッチング素子６に対して、所定の走査用の電気信号を出力することによって、第１スイッチング素子６のオン・オフを制御している。
第１制御回路１３は、画素回路１に備わる第２スイッチング素子７の駆動を制御するためのものであり、第２制御回路１４は、第３スイッチング素子８の駆動を制御するためのものである。後述するように、第２スイッチング素子７および第３スイッチング素子８は、電荷蓄積工程および閾値電圧検出工程において所定の機能を果たすべく動作するものであり、第１制御回路１３および第２制御回路１４は、所定の電気信号を出力することによって、第２スイッチング素子７および第３スイッチング素子８のオン・オフのタイミングを制御する機能を有する。
データ電圧供給回路１５は、画素回路１に備わる有機ＥＬ素子３の発光輝度に対応したデータ電圧を出力するためのものである。すなわち、有機ＥＬ素子３は、ドライバ素子として機能する薄膜トランジスタ４によって注入電流値が制御されるのであるが、薄膜トランジスタ４は、ゲート・ソース間電圧の値に応じてドレイン・ソース間に流れる電流値が決定される特性を有する。有機ＥＬ素子３には薄膜トランジスタ４のドレイン・ソース間を通過した電流が供給されることから、薄膜トランジスタ４のゲート・ソース間電圧を制御することによって、有機ＥＬ素子３に流れる電流値を制御することが可能であり、電流値を制御することによって有機ＥＬ素子３の発光輝度を制御することが可能である。データ電圧供給回路１５は、かかる薄膜トランジスタ４のゲート・ソース間電圧を規定するデータ電圧を出力する機能を有する。
次に、画素回路１に備わる構成要素と、ドライバ回路２との電気的な接続態様について説明する。すなわち、ドライバ回路２に備わる各回路と、画素回路１に備わる各構成要素との関係は上述したとおりであって、例えば第１スイッチング素子６に関しては、画素回路１ａ〜画素回路１ｃのそれぞれに備わる第２スイッチング素子７ａ〜第２スイッチング素子７ｃのいずれに関しても、第１制御回路１３から供給される電気信号によって駆動状態が制御され、画素回路１ａ〜画素回路１ｃにおいてそれぞれ同様の機能を果たすべく動作するものである。
しかしながら、画素回路１に備わる各構成要素は、機能は同一であっても動作タイミングに関しては同一となるとは限らず、異なる画素回路１において同一の電気信号が供給される場合もあれば、異なる電気信号が供給される場合もある。具体的には、図１に示す態様によって画素回路１ａ〜画素回路１ｃとドライバ回路２とを電気的に接続する構成とすることで、後述するように表示画像の品位の低下を視認不可能な程度に抑制しつつ、画素回路１と接続する配線構造の本数を低減することとしている。以下、ドライバ回路２に備わる各回路に関して、画素回路１ａ〜画素回路１ｃとの接続態様を具体的に説明する。
陰極電位供給回路１０は、画素回路１ａ、画素回路１ｂとは同一の配線構造を介して接続する一方で、画素回路１ｃに対しては異なる配線構造を介して電気的に接続している。すなわち、図１にも示すように、陰極電位供給回路１０からは互いに異なる電気信号を伝送する陰極電位線１７ａおよび陰極電位線１７ｂが延伸しており、陰極電位線１７ａは、画素回路１ａに備わる有機ＥＬ素子３ａの陰極と、画素回路１ｂに備わる有機ＥＬ素子３ｂの陰極と接続されている。これに対して、陰極電位線１７ｂは、画素回路１ｃに備わる有機ＥＬ素子３ｃの陰極と接続されており、画素回路１ａ、画素回路１ｂに備わる有機ＥＬ素子３ａ、有機ＥＬ素子３ｂの陰極に供給される電気信号と、画素回路１ｃに備わる有機ＥＬ素子３ｃの陰極に供給される電気信号とは異なるものとなる。
一方で、第１制御回路１３は、陰極電位供給回路１０とは異なる接続態様を有する。具体的には、第１制御回路１３は、画素回路１ａ、画素回路１ｃとは同一の配線構造を介して接続する一方で、画素回路１ｂに対しては異なる配線構造を介して電気的に接続している。すなわち、第１制御回路１３からは、互いに異なる電気信号を伝送する第１制御線１８ａと第１制御線１８ｂとが延伸しており、第１制御線１８ａは、画素回路１ａに備わる第２スイッチング素子７ａのゲート電極および画素回路１ｃに備わる第２スイッチング素子７ｃのゲート電極に接続されている。これに対して、第１制御線１８ｂは、画素回路１ｂに備わる第２スイッチング素子７ｂのゲート電極に接続されており、画素回路１ａおよび画素回路１ｃに備わる第２スイッチング素子７ａおよび第２スイッチング素子７ｃのゲート電極に供給される電気信号と、画素回路１ｂに備わる第２スイッチング素子７ｂのゲート電極に供給される電気信号とは異なるものとなる。
第２制御回路１４は、第１制御回路１３と同様の接続態様を有し、陰極電位供給回路１０と異なる接続態様を有する。すなわち、第２制御回路１４からは第２制御線１９ａおよび第２制御線１９ｂが延伸し、第２制御線１９ａは、画素回路１ａに備わる第３スイッチング素子８ａのゲート電極および画素回路１ｃに備わる第３スイッチング素子８ｃのゲート電極と接続し、第２制御線１９ｂは、画素回路１ｂに備わる第３スイッチング素子８ｂのゲート電極と接続する。
陽極電位供給回路１１および走査線駆動回路１２は、上記の回路と異なる接続態様を有する。すなわち、陽極電位供給回路１１は、単一の陽極電位線２０を介して画素回路１ａ〜画素回路１ｃにそれぞれ備わる第３スイッチング素子８ａ〜第３スイッチング素子８ｃのドレイン電極と接続する。かかる接続態様としたのは、陽極電位供給回路１１が本実施の形態において電位変化のない一定電位を供給する構成を有するためである。また、走査線駆動回路１２に関しては、画素回路１ａ〜１ｃに対するデータ電圧の供給は、同一の信号線２２を介して行う構成を有するため、画素回路１ａ〜１ｃのそれぞれに対して異なるデータ電圧を供給するためには第１スイッチング素子６ａ〜６ｃをそれぞれ異なるタイミングでオン状態にする必要があるためである。
次に、本実施の形態にかかる表示装置の動作について説明する。以下では、まず画素回路１ａを例にして、個々の画素回路１とドライバ回路２に備わる各回路との関係に注目した単一画素回路の動作について説明した後、ドライバ回路２との接続態様の相違に基づく画素回路１ａ〜画素回路１ｃの動作の相互の関係について説明する。
まず、画素回路１の動作について、画素回路１ａを例に説明する。図２は、画素回路１ａに対してドライバ回路２に備わるから供給される電気信号の時間変化と、かかる電気信号の供給に基づく薄膜トランジスタ４ａのソース電極（有機ＥＬ素子３ａの陽極と接続する電極）の電位の時間変化を示すタイミングチャートである。以下、図２を参照しつつ画素回路１ａの動作を説明する。
画素回路１の動作は、具体的には有機ＥＬ素子３ａに対して逆電圧を供給して電荷を蓄積させる電荷蓄積工程と、蓄積された電荷を用いて、薄膜トランジスタ４ａのゲート・ソース間の駆動閾値電圧の検出・書込を行う閾値電圧検出工程と、薄膜トランジスタ４ａのゲート・ソース間に表示輝度に対応したデータ電圧の書込を行うデータ電圧書込工程と、書き込まれたデータ電圧に応じた電流を有機ＥＬ素子３ａに供給し、所定の輝度で発光させる発光工程とによって構成される。具体的は、図２に示すように、時間長ｔ1に渡って電荷蓄積工程が行われ、時間長ｔ2に渡って閾値電圧検出工程が行われ、時間長ｔ3に渡ってデータ電圧書込工程が行われ、時間長ｔ4に渡って発光工程が行われる。以下、各工程について簡単に説明する。
電荷蓄積工程は、有機ＥＬ素子３ａに対して逆電圧を供給することによって、有機ＥＬ素子３ａをコンデンサとして機能させ、所定量の電荷を蓄積する工程である。具体的には、陰極電位線１７ａの電位が陽極電位線２０の電位よりも高い値に変化することによって有機ＥＬ素子３ａに対して逆電圧が供給され、電荷蓄積工程が開始される。また、本工程では第２制御線１９ａの電位がＨｉｇｈに変化することによって第３スイッチング素子８ａがオン状態に変化し、第１制御線１８ａの電位がＬｏｗを維持することによって第２スイッチング素子７ａがオフ状態を維持する。また、走査線２１ａの電位はＬｏｗを維持するため、第１スイッチング素子６ａもオフ状態を維持する。
かかる状態を維持することによって、有機ＥＬ素子３ａの陰極側には正電荷が蓄積される一方、陽極側には負電荷が蓄積され、薄膜トランジスタ４ａのソース電位は図２に示す通り徐々に低下する。
電荷蓄積工程完了時においては、薄膜トランジスタ４ａのゲート・ソース間電圧は、駆動閾値電圧よりも高い値となっており、薄膜トランジスタ４ａはオン状態となっている。そして、第１制御線１８ａの電位がＨｉｇｈに変化することによって、電荷蓄積工程は完了することとなり、時間長ｔ1に渡って行われた電荷の蓄積が終了する。
そして、閾値電圧検出工程が行われる。閾値電圧検出工程は、薄膜トランジスタ４ａのゲート・ソース間における駆動閾値電圧の検出・供給を行う工程である。具体的には、図２に示すように、陰極電位線１７ａの電位が０電位に低下することによって、閾値電圧検出工程が開始される。また、本工程では、第１制御線１８ａおよび第２制御線１９ａの電位はＨｉｇｈに維持され、第２スイッチング素子７ａおよび第３スイッチング素子８ａはオン状態に維持されている。また、走査線２１ａの電位はＬｏｗに維持されていることから、第１スイッチング素子６ａはオフ状態に維持されている。
従って、薄膜トランジスタ４ａのゲート電極は、信号線２２と電気的に絶縁される一方で、第２スイッチング素子７ａ、第３スイッチング素子８ａを介して薄膜トランジスタ４ａのドレイン電極と接続される。そして、薄膜トランジスタ４ａはオン状態となっていることから、薄膜トランジスタ４ａのドレイン・ソース間は形成されるチャンネルによって導通している。結果として、薄膜トランジスタ４ａのゲート電極とソース電極との間が導通し、ゲート電極に蓄積された正電荷がソース電極（＝有機ＥＬ素子３ａの陽極）に対して徐々に供給され、電荷蓄積工程において蓄積された負電荷が相殺されることによって、ソース電極の電位が徐々に上昇する。従って、薄膜トランジスタ４ａのゲート・ソース間電圧は徐々に低下し、駆動閾値電圧に徐々に近づくこととなり、具体的にはゲート・ソース間電圧は、Ｖ2（＜０）だけ変化する。
かかる閾値電圧検出工程は、第１制御線１８ａおよび第２制御線１９ａの電位がＬｏｗに変化することによって終了する。すなわち、第１制御線１８ａおよび第２制御線１９ａの電位がＬｏｗに変化することによって、第２スイッチング素子７ａおよび第３スイッチング素子８ａがオフ状態に変化し、薄膜トランジスタ４ａのゲート電極と陽極電位線２０との間が電気的に絶縁され、正電荷の供給が停止する。従って、ゲート・ソース間電圧の変化が停止され、かかる時点におけるゲート・ソース間電圧が駆動閾値電圧として薄膜トランジスタ４ａのゲート・ソース間に保持される。
その後、データ電圧書込工程および発光工程が行われる。すなわち、第１制御線１８ａおよび第２制御線１９ａの電位がＬｏｗに維持された状態で、走査線２１ａの電位がＨｉｇｈに変化する。従って、薄膜トランジスタ４ａのゲート電極は、第１スイッチング素子６ａを介して信号線２２と接続される一方、第２スイッチング素子７ａ等がオフ状態であることによって、信号線２２以外とは絶縁された状態となる。このため、薄膜トランジスタ４ａのゲート電極には、新たにデータ電圧供給回路１５から出力されたデータ電圧が供給されることとなる。従って、薄膜トランジスタ４ａのゲート・ソース間には、閾値電圧検出工程で供給された閾値電圧と、新たに加えられたデータ電圧との加算値に対応した電圧が書き込まれることとなる。そして、発光工程において、かかる電圧が書き込まれた薄膜トランジスタ４ａによって制御された電流が有機ＥＬ素子３ａに流れ、有機ＥＬ素子３ａが所定の輝度で発光する。
以上のように、画素回路１ａでは、陰極電位線１７ａの電位変化によって電荷蓄積工程および閾値電圧検出工程の開始タイミングが制御され、第１制御線１８ａおよび第２制御線１９ａの電位変化によって電荷蓄積工程および閾値電圧検出工程の終了タイミングが制御されている。かかる制御によって、時間長ｔ1に渡って電荷蓄積工程が行われ、時間長ｔ2に渡って閾値電圧検出工程が行われる。そして、電荷蓄積工程においては、薄膜トランジスタ４ａのソース電位Ｖ1は所定値だけ変化し、閾値電圧検出工程においては、薄膜トランジスタ４ａのソース電位Ｖ2も所定値だけ変化している。
次に、電荷蓄積工程および閾値電圧検出工程に関する、画素回路１ａ〜画素回路１ｃのそれぞれの関係について説明する。図３は、画素回路１ａ〜画素回路１ｃに関する電荷蓄積工程および閾値電圧検出工程における電位変動を示すタイミングチャートであり、具体的には、陰極電位線１７ａ、１７ｂと、第１制御線１８ａ、１８ｂと、第２制御線１９ａ、１９ｂと、画素回路１ａ〜画素回路１ｃのそれぞれに備わる薄膜トランジスタ４ａ〜薄膜トランジスタ４ｃのソース電極との電位変化を示している。
画素回路１ａと画素回路１ｂは、図１にも示したように共通の陰極電位線１７ａによって陰極電位供給回路１０からの電気信号が供給される構成を有する。一方で、第１制御回路１３および第２制御回路１４からは、それぞれ異なる第１制御線１８ａ、１８ｂおよび第２制御線１９ａ、１９ｂからの異なる電気信号が供給される。
これに対して、画素回路１ａと画素回路１ｃは、図１にも示したように共通の第１制御線１８ａおよび第２制御線１９ａによって第１制御回路１３および第２制御回路１４からの電気信号が供給される構成を有する。一方で、陰極電位供給回路１０からは、それぞれ異なる陰極電位線１７ａ、１７ｂによって異なる電気信号が供給される。
また、既に図２を参照しつつ説明したように、電荷蓄積工程および閾値電圧検出工程の開始タイミングは、陰極電位線１７を介して供給される電気信号によって制御される一方で、電荷蓄積工程および閾値電圧検出工程の終了タイミングは、第１制御線１８および第２制御線１９を介して供給される電気信号によって制御されることとなる。
具体的には、図３にも示すように、画素回路１ｂは、画素回路１ａと比較して、電荷蓄積工程および閾値電圧検出工程の開始タイミングが一致する一方で、電荷蓄積工程および閾値電圧検出工程の終了タイミングがΔｔだけ早まることとなる。このため、画素回路１ｂは、電荷蓄積工程に要する時間長ｔ1bおよび閾値電圧検出工程に要する時間長ｔ2bに関して、画素回路１ａにおける時間長ｔ1a、ｔ2aと比較して、それぞれΔｔだけ少ないこととなる。
画素回路１ｃについても同様である。すなわち、画素回路１ｃは、画素回路１ａと比較して、電荷蓄積工程および閾値電圧検出工程の終了タイミングが一致する一方で、電荷蓄積工程および閾値電圧検出工程の開始タイミングがΔｔだけ遅れることとなる。従って、画素回路１ｃは、電荷蓄積工程に要する時間長ｔ1cおよび閾値電圧検出工程に要する時間長ｔ2cに関して、画素回路１ａにおける時間長ｔ1a、ｔ2aと比較して、それぞれΔｔだけ少ないこととなる。
ここで、電荷蓄積工程に要する時間長ｔ1および閾値電圧検出工程に要する時間長ｔ2と、各工程におけるソース電位Ｖ1の変化量、Ｖ2の変化量との関係について説明する。すなわち、既に説明したように電荷蓄積工程は、有機ＥＬ素子３に対して逆電圧を供給し、有機ＥＬ素子３を蓄電容量として機能させている。そして、図２における時間長ｔ1の期間におけるソース電位の変化からも明らかなように、電荷蓄積工程終了時における薄膜トランジスタ４のソース電位は、時間長ｔ1の値に依存することとなる。すなわち、電荷蓄積工程に要する時間長ｔ1が異なる場合にはソース電位Ｖ1の変化量も異なることとなる。
このことは、閾値電圧検出工程の場合も同様である。すなわち、閾値電圧検出工程は、薄膜トランジスタ４のゲート・ソース間電圧が駆動閾値よりも高い状態で開始され、徐々にゲート・ソース間電圧を低下させて駆動閾値に近接させることを目的としている。そして、図２における時間長ｔ2におけるソース電位の変化からも明らかなように、閾値電圧検出工程では、薄膜トランジスタ４のゲート・ソース間電圧は、時間の経過と共に単調減少しており、閾値電圧検出工程終了時における薄膜トランジスタ４のゲート・ソース間電圧の値は、時間長ｔ2の値に依存することとなる。従って、閾値電圧検出工程に要する時間長ｔ2が異なる場合には、ソース電位Ｖ2の変化量の値も異なることとなる。
また、各画素回路１において、電荷蓄積工程開始時におけるゲート・ソース間電圧の絶対値および電荷蓄積工程終了から閾値検出工程開始までの期間におけるゲート・ソース間電圧の変化量がほぼ一定であるとみなすことが可能である。このため、時間長ｔ1、ｔ2が互いに異なる場合には、閾値電圧検出工程を終了した時点における薄膜トランジスタ４のゲート・ソース間電圧が異なる値となり、具体的には、Ｖ1の変化量とＶ2の変化量に応じた異なる電圧が画素回路１ａ〜画素回路１ｃに備わる薄膜トランジスタ４ａ〜薄膜トランジスタ４ｃの間に生じることとなる。
そして、本実施の形態では、各画素回路１では、閾値電圧検出工程の完了時に与えられているゲート・ソース間電圧にデータ電圧を加算することによって画像表示を行うこととしている。従って、例えば画素回路１ａ〜画素回路１ｃに対して同じ値のデータ電圧を供給して同一色を表示しようとした場合であっても、閾値電圧検出工程の完了時における電圧差が無視できないような場合には、それぞれ異なる色を表示することとなり、使用者に違和感を与えることとなる。
これに対して、本実施の形態のように陰極電位線１７、第１制御線１８および第２制御線１９に関して、隣接する画素回路１間で共用する構成とした場合には、電荷蓄積工程の時間長ｔ1とソース電位Ｖ1の変化量および閾値電圧検出工程の時間長ｔ2とソース電位Ｖ2の変化量の値を各画素回路１において同一とすることは困難である。従って、本実施の形態では、Ｖ1、Ｖ2の変化量が異なる値になることを前提としつつ、異なる値をとることによる表示色の変化を、使用者が認識し得ない程度に低減することとしている。
まず、本実施の形態では、隣接する行に配置された画素回路１の一方の対（例えば、画素回路１ａと画素回路１ｃ）において陰極電位線１７、第１制御線１８および第２制御線１９のすべてを共用し、他方の対（例えば、画素回路１ａと画素回路１ｃ）とで陰極電位線１７等のすべてを別個とする構成を採用していない。すなわち、図１にも示したように一方の対で一部の配線構造を共用し、他方の対で残りを共用した構成としている。
かかる構成によって、配線構造の本数を低減できると共に、列方向における表示色の変化を一様にすることが可能である。図３にも示したように、本実施の形態では、画素回路１ａと画素回路１ｂ、および画素回路１ａと画素回路１ｃとの間において、電荷蓄積工程の時間長の差は、隣接する画素回路間でいずれも一定の値Δｔとなる。このことは閾値電圧検出工程でも同様であって、隣接する画素回路の間、すなわち画素回路１ｂと画素回路１ａの間および画素回路１ａと画素回路１ｃの間における閾値電圧検出工程の時間長の差は、図３に示すように一定の値Δｔとなる。
このため、本実施の形態では、隣接行に属する画素回路間における各工程の時間長の差が一定となり、同一のデータ電圧を供給したにもかかわらず時間長差に起因して表示色が変動した場合であっても、各画素回路間において表示色の変動が一様に生じることとなる。すなわち、本実施の形態にかかる表示装置では、一部画素回路間において表示色が顕著に生じる、といったことがないため、使用者が違和感を生じる可能性を低減することが可能である。
また、本実施の形態では、画素回路１ａと画素回路１ｂは、陰極電位線１７ａを共用し、画素回路１ａと画素回路１ｃは、第１制御線１８ａおよび第２制御線１９ａを共用することとしている。かかる共用態様によって、本実施の形態では、画素回路１ａと画素回路１ｂの間および画素回路１ａと画素回路１ｃの間において生じる表示色の変動幅を抑制することを可能としている。
すなわち、電荷蓄積工程においては、薄膜トランジスタ４のソース電位は時間経過に対して単調増加することから、電荷蓄積工程に要する時間長ｔ1が増加するにつれて、ソース電位の値が増加する。一方で、閾値電圧検出工程においては、ソース電位は時間経過に対して単調減少することから、閾値電圧検出工程に要する時間長ｔ2が増加するにつれて、薄膜トランジスタ４のソース電位の値は減少することとなる。
このような関係に鑑みて、本実施の形態では、一方の隣接画素回路間（例えば、画素回路１ａと画素回路１ｂ）とで陰極電位線を共用することによって電荷蓄積工程および閾値電圧検出工程の開始タイミングを同一とし、他方の隣接画素回路間（例えば、画素回路１ａと画素回路１ｃ）とで第１制御線および第２制御線を共用することによって電荷蓄積工程及び閾値電圧検出工程の終了タイミングを同一としている。
かかる構成とした場合、基準とする画素回路に隣接する画素回路における各工程の時間長は、電荷蓄積工程の時間長が基準となる画素回路よりも増加すると、閾値電圧検出工程でも増加することとなる。すなわち、図３の例で言えば、例えば画素回路１ｂを基準とした場合、隣接する行に配置された画素回路１ａの電荷蓄積工程の時間長は、画素回路１ｂの場合よりも増加するとともに、閾値電圧検出工程における時間長も増加している。上記したように、画素回路１は、電荷蓄積工程では時間長が増加するにつれてソース電位が増加する傾向を有し、閾値電圧検出工程では時間長が増加するにつれてソース電位が減少する特性を有する。このため、ある画素回路１において、隣接する画素回路１と比較して電荷蓄積工程および閾値電圧検出工程の双方の時間長が増加する構成では、電荷蓄積工程の長時間化によるソース電位の増加量を、閾値電圧検出工程の長時間化によるソース電位の減少量が相殺することとなり、全体としてソース電位の変動幅を低減することが可能である。そして、最終的な薄膜トランジスタ４のゲート・ソース間電圧の値は、全工程を通じたソース電位の変化量に対応することとなるため、異なる画素回路間におけるソース電位の変化量の差が減少することによって各画素回路に備わる薄膜トランジスタのゲート・ソース間電圧の差も減少し、異なる画素回路における表示色の違いを減少させることができるという利点を有することとなる。
さらに、本実施の形態では、隣接する画素回路間における電荷蓄積工程の時間長の差と、当該画素回路間における閾値電圧検出工程の時間長の差が同一になるようにドライバ回路２および陰極電位線１７等の配線構造が構成されている。かかる構成を採用することによって、電荷蓄積工程等における時間長の差が生じた場合であっても表示色の変動を抑制することが可能である。
すなわち、図２のタイミングチャートにも示したように、電荷検出工程および閾値電圧検出工程における薄膜トランジスタ４ａのソース電位は、工程が終了する近傍の時刻において、いずれの工程においても電位変化率が低くなると共に、両工程における変化率の絶対的な値がほぼ等しいものとなっている。従って、隣接画素回路間の電荷検出工程における時間長の差と、閾値電圧検出工程における時間長の差が等しい場合には、各工程におけるソース電位の変動値の絶対値もほぼ等しいものとなり、隣接する行に配置された画素回路間における電荷蓄積工程および閾値電圧検出工程を通じたゲート・ソース間電圧の差を減少させることが可能であり、この結果、表示色の変動を抑制することが可能である。
さらに、本実施の形態では、隣接画素回路間におけるＶ1、Ｖ2の変化量の差の許容範囲を定め、Ｖ1、Ｖ2の変化量によって定まる薄膜トランジスタ４のゲート・ソース間電圧の差が許容範囲内に抑制される構成を採用することによって、表示色の変化を、使用者が認識し得ない程度にまで抑制している。以下、隣接画素回路間におけるＶ1、Ｖ2の具体的な値の違いによって生ずる薄膜トランジスタ４のゲート・ソース間電圧差の許容範囲について詳細に説明する。なお、以下では隣接画素回路間において同一色を表示する場合を例に説明を行うこととし、閾値電圧検出工程完了時におけるゲート・ソース間電圧の違いのみによって表示色の変動が生じるものとする。また、以下の議論では表示装置はモノトーン表示を行うこととし、表示色の違いは各画素回路１における有機ＥＬ素子３の発光輝度の違いを意味することとする。さらに、有機ＥＬ素子３の発光輝度の違いの指標として、有機ＥＬ素子３に流れる電流値を用いることとする。
隣接する一方の画素回路１（例えば、画素回路１ｂ）を基準とし、基準となる画素回路に備わる有機ＥＬ素子３（例えば、有機ＥＬ素子３ｂ）に流れる電流Ｉと、比較対象となる画素回路（例えば画素回路１ａ）に備わる有機ＥＬ素子３（例えば、有機ＥＬ素子３ａ）に流れる電流と電流Ｉとの差分値をΔＩとする。これらの文字を用いて許容範囲を表現すると、
・・・（１）
と表される。ここで、ｋは使用者の表示色変化の認識限界に対応した値であり、例えば、（ｋ＝０．０１）で与えられる。
と表される。ここで、ｋは使用者の表示色変化の認識限界に対応した値であり、例えば、（ｋ＝０．０１）で与えられる。
ここで、発光工程時に有機ＥＬ素子３に流れる電流Ｉは、薄膜トランジスタ４の駆動閾値電圧Ｖthに依存して変化し、具体的には、隣接行に位置する画素回路に備わる薄膜トランジスタ４で検出される駆動閾値電圧の差分値ΔＶthを用いて、
・・・（２）
の関係が成立する。なお、（２）式の導出において、一般の薄膜トランジスタにおいて電流値I、駆動閾値Ｖthおよびゲート・ソース間電圧Ｖgsの間で成立する、
・・・（３）
・・・（４）
の２式を用いている。（４）式において、μは薄膜トランジスタに形成されるチャンネル領域における電子の移動度であり、Ｃoxは薄膜トランジスタの単位面積あたりの静電容量であり、Ｗは薄膜トランジスタに形成されるチャンネルの幅であり、Ｌはチャンネル長である。（２）式を用いることによって、（１）式は、
・・・（５）
と変形することが可能である。従って、許容しうる表示色の変動範囲を導出するにあたっては、電荷蓄積工程および閾値電圧検出工程によって導出される駆動閾値電圧Ｖthの値の変化量が（５）式を満たせば良いことになる。
の関係が成立する。なお、（２）式の導出において、一般の薄膜トランジスタにおいて電流値I、駆動閾値Ｖthおよびゲート・ソース間電圧Ｖgsの間で成立する、
の２式を用いている。（４）式において、μは薄膜トランジスタに形成されるチャンネル領域における電子の移動度であり、Ｃoxは薄膜トランジスタの単位面積あたりの静電容量であり、Ｗは薄膜トランジスタに形成されるチャンネルの幅であり、Ｌはチャンネル長である。（２）式を用いることによって、（１）式は、
と変形することが可能である。従って、許容しうる表示色の変動範囲を導出するにあたっては、電荷蓄積工程および閾値電圧検出工程によって導出される駆動閾値電圧Ｖthの値の変化量が（５）式を満たせば良いことになる。
ところで、電荷蓄積工程においては薄膜トランジスタ４のドレイン電位は０電位に維持され、ゲート・ソース間電圧は、コンデンサ５の作用により前フレーム表示の際に供給されたデータ電圧Ｖdata’と駆動閾値Ｖthの和に維持されている。このため、電荷蓄積工程においては、薄膜トランジスタ４はいわゆる線形領域にて動作することとなり、電荷蓄積工程の際に薄膜トランジスタ４のソース・ドレイン間に流れる電流Ｉchargeに関して、
・・・（６）
という一般式が成立する。そして、かかる電流Ｉchargeは、容量値ＣOLEDの静電容量として機能する有機ＥＬ素子３によって供給されることから、
・・・（７）
が成立し、（６）式および（７）式に基づいて、時間長ｔ1だけ電荷蓄積工程が行われた場合の薄膜トランジスタ４のソース電位Ｖ1（ｔ1）は、
・・・（８）
と表されることになる。
という一般式が成立する。そして、かかる電流Ｉchargeは、容量値ＣOLEDの静電容量として機能する有機ＥＬ素子３によって供給されることから、
が成立し、（６）式および（７）式に基づいて、時間長ｔ1だけ電荷蓄積工程が行われた場合の薄膜トランジスタ４のソース電位Ｖ1（ｔ1）は、
と表されることになる。
次に、閾値電圧検出工程の終了時における薄膜トランジスタ４のソース電位Ｖ2について説明する。閾値電圧検出工程においては、薄膜トランジスタ４のゲート電位およびドレイン電位は０電位に維持されることから、薄膜トランジスタ４は飽和領域で動作することになり、閾値電圧検出工程の際に薄膜トランジスタ４のドレイン・ソース間に流れる電流ＩVthは、コンデンサ５の静電容量値Ｃsを用いた、
・・・（９）
の関係を満たすこととなり、（９）式に示す微分方程式を解くことによって、ソース電位Ｖ2は、
・・・（１０）
と表されることになる。そして、本実施の形態にかかる表示装置において、閾値電圧検出工程によって実際に検出される駆動閾値電圧の値はＶ2（ｔ2）であることから、（５）式等における隣接行に配置された画素回路間における駆動閾値電圧Ｖthの差分値ΔＶthの値は、（１０）式に基づき閾値電圧検出工程に要する時間長ｔ2およびソース電位Ｖ2の初期値Ｖ2（０）を用いて、
・・・（１１）
と表される。ここで、初期値Ｖ2（０）は、閾値電圧検出工程開始時における陰極電位線１７の電位変動に起因したソース電位の変化量（定数）ΔＶpowを用いて、
・・・（１２）
と表されることから、（１２）式を（１１）式に代入して所定の式変形を行うことによって、
・・・（１３）
が成立する。そして、（１３）式に（８）式および（１０）式を代入することによって、
・・・（１４）
という関係が導出される。本実施の形態にかかる表示装置において、（１４）式に示すΔＶthの値が任意のＶdata’の値に関して（５）式を満たすようコンデンサ５の容量値や薄膜トランジスタ４の具体的構造等を定めることによって、陰極電位線１７、第１制御線１８および第２制御線１９を隣接行の画素回路同士で共用した場合であっても、例えば画面全体で同一色を表示した場合に、互いに隣接した行に配置された画素回路１間における表示色の変動が視認不可能な程度にまで抑制することが可能である。
の関係を満たすこととなり、（９）式に示す微分方程式を解くことによって、ソース電位Ｖ2は、
と表されることになる。そして、本実施の形態にかかる表示装置において、閾値電圧検出工程によって実際に検出される駆動閾値電圧の値はＶ2（ｔ2）であることから、（５）式等における隣接行に配置された画素回路間における駆動閾値電圧Ｖthの差分値ΔＶthの値は、（１０）式に基づき閾値電圧検出工程に要する時間長ｔ2およびソース電位Ｖ2の初期値Ｖ2（０）を用いて、
と表される。ここで、初期値Ｖ2（０）は、閾値電圧検出工程開始時における陰極電位線１７の電位変動に起因したソース電位の変化量（定数）ΔＶpowを用いて、
と表されることから、（１２）式を（１１）式に代入して所定の式変形を行うことによって、
が成立する。そして、（１３）式に（８）式および（１０）式を代入することによって、
という関係が導出される。本実施の形態にかかる表示装置において、（１４）式に示すΔＶthの値が任意のＶdata’の値に関して（５）式を満たすようコンデンサ５の容量値や薄膜トランジスタ４の具体的構造等を定めることによって、陰極電位線１７、第１制御線１８および第２制御線１９を隣接行の画素回路同士で共用した場合であっても、例えば画面全体で同一色を表示した場合に、互いに隣接した行に配置された画素回路１間における表示色の変動が視認不可能な程度にまで抑制することが可能である。
（参考例１）
なお、異なる行に配置された複数の画素回路が陰極電位線等の配線構造を共用する表示装置において、画素回路の具体的な構成としては図１に示すものに限定されないことは言うまでもない。例えば、図４に示す画素回路２３を用いて表示装置を構成した場合であっても、図１と同様の態様で配線構造を共用しつつ、表示色の変動を視認不可能な程度にまで抑制することが可能である。
なお、異なる行に配置された複数の画素回路が陰極電位線等の配線構造を共用する表示装置において、画素回路の具体的な構成としては図１に示すものに限定されないことは言うまでもない。例えば、図４に示す画素回路２３を用いて表示装置を構成した場合であっても、図１と同様の態様で配線構造を共用しつつ、表示色の変動を視認不可能な程度にまで抑制することが可能である。
すなわち、図４に示す画素回路２３は、画素回路１と異なり、薄膜トランジスタ４のゲート・ドレイン間に配置された第２スイッチング素子２５と、薄膜トランジスタ４と第１スイッチング素子６との間に配置された第３スイッチング素子２６と、第１スイッチング素子６の一方のソース／ドレイン電極（データ電圧供給回路１５と電気的に接続していない側のソース／ドレイン電極）と、有機ＥＬ素子３の陽極との間に配置されたコンデンサ２４とを備えた構成を有する。かかる画素回路２３に関しても、具体的な条件として、図１の回路におけるコンデンサ５をコンデンサ２４に置き換えた上で（１０）式を満たすよう設計することによって、配線構造を共用しつつ表示色の変動を視認不可能な程度に抑制することが可能である。
（参考例２）
また、図５に示す画素回路２８においても、配線構造を共用しつつ表示色の変動を視認不可能な程度に抑制することが可能である。具体的には、図５に示す画素回路２８においは、有機ＥＬ素子３の陽極側が薄膜トランジスタ４を介さずに陽極電位供給回路１１と電気的に接続されると共に、有機ＥＬ素子３の陰極側と薄膜トランジスタ４のドレイン電極との間に配置された第２スイッチング素子２９と、薄膜トランジスタ４のゲート・ドレイン間に配置された第３スイッチング素子３０と、薄膜トランジスタ４のゲート電極と第１スイッチング素子６の一方のソース／ドレイン電極（データ電圧供給回路１５と接続するソース／ドレイン電極と反対側のソース／ドレイン電極）との間に配置されたコンデンサ３１とを備える。かかる画素回路２８では、（１０）式において（Ｃs＋ＣOLED）の部分が、コンデンサ３１の静電容量値Ｃ1とＣsの和に置き換わることになる。そして、駆動閾値検出工程の際に薄膜トランジスタ４に流れる電流値ＩVthに関して、陽極電位線から供給される電位ＶDDおよび所定の比例係数αを用いて、
・・・（１５）
と近似すると、
・・・（１６）
が成立する。（１６）式に示す微分方程式の解を用いて、実施の形態１と同様に表示色の変動が視認不可能な程度にまで抑制された表示装置を実現することが可能である。
また、図５に示す画素回路２８においても、配線構造を共用しつつ表示色の変動を視認不可能な程度に抑制することが可能である。具体的には、図５に示す画素回路２８においは、有機ＥＬ素子３の陽極側が薄膜トランジスタ４を介さずに陽極電位供給回路１１と電気的に接続されると共に、有機ＥＬ素子３の陰極側と薄膜トランジスタ４のドレイン電極との間に配置された第２スイッチング素子２９と、薄膜トランジスタ４のゲート・ドレイン間に配置された第３スイッチング素子３０と、薄膜トランジスタ４のゲート電極と第１スイッチング素子６の一方のソース／ドレイン電極（データ電圧供給回路１５と接続するソース／ドレイン電極と反対側のソース／ドレイン電極）との間に配置されたコンデンサ３１とを備える。かかる画素回路２８では、（１０）式において（Ｃs＋ＣOLED）の部分が、コンデンサ３１の静電容量値Ｃ1とＣsの和に置き換わることになる。そして、駆動閾値検出工程の際に薄膜トランジスタ４に流れる電流値ＩVthに関して、陽極電位線から供給される電位ＶDDおよび所定の比例係数αを用いて、
と近似すると、
が成立する。（１６）式に示す微分方程式の解を用いて、実施の形態１と同様に表示色の変動が視認不可能な程度にまで抑制された表示装置を実現することが可能である。
（参考例３）
さらに、図６に示す画素回路３３についても同様である。すなわち、画素回路３３は、第１スイッチング素子の一方のソース／ドレイン電極（データ電圧供給回路１５と接続したソース／ドレイン電極と反対側のソース／ドレイン電極）と陰極電位供給回路１０との間の電気的接続を制御する第２スイッチング素子３４と、薄膜トランジスタ４のゲート・ドレイン間に配置された第３スイッチング素子３５と、薄膜トランジスタ４と第１スイッチング素子６との間に配置されたコンデンサ３６とを新たに備えた構成を有する。かかる画素回路３３を備えた表示装置では、ドレイン電位に関して実施の形態１および変形例１と同様の計算を行うことによって、表示色の変動が視認不可能な程度まで抑制された表示装置を実現することが可能である。
さらに、図６に示す画素回路３３についても同様である。すなわち、画素回路３３は、第１スイッチング素子の一方のソース／ドレイン電極（データ電圧供給回路１５と接続したソース／ドレイン電極と反対側のソース／ドレイン電極）と陰極電位供給回路１０との間の電気的接続を制御する第２スイッチング素子３４と、薄膜トランジスタ４のゲート・ドレイン間に配置された第３スイッチング素子３５と、薄膜トランジスタ４と第１スイッチング素子６との間に配置されたコンデンサ３６とを新たに備えた構成を有する。かかる画素回路３３を備えた表示装置では、ドレイン電位に関して実施の形態１および変形例１と同様の計算を行うことによって、表示色の変動が視認不可能な程度まで抑制された表示装置を実現することが可能である。
以上、本発明について実施の形態を用いて説明したが、本発明は上記の例に限定して解釈するべきではなく、当業者であれば、様々な実施例、変形例等に想到することが可能である。例えば、実施の形態等においては、特許請求の範囲におけるトランジスタ素子の例としてｎチャンネルの薄膜トランジスタ４を用いることとしたが、トランジスタの構成としてはかかるものに限定して解釈する必要はなく、ｐ型の薄膜トランジスタ等を用いることが可能である。
また、発光素子に関しても、有機ＥＬ素子以外に無機ＥＬ素子等を用いることが可能である。さらに、発光素子が特許請求の範囲における静電容量としての機能をも併せ持つことは必然のことではなく、コンデンサとしての機能を有さない発光素子と、電荷蓄積工程において電荷を蓄積するための静電容量とを別個独立に形成することとしても良い。
１ａ〜１ｃ 画素回路
２ ドライバ回路
３ａ〜３ｃ 有機ＥＬ素子
４ａ〜４ｃ 薄膜トランジスタ
５ａ〜５ｃ コンデンサ
６ａ〜６ｃ 第１スイッチング素子
７ａ〜７ｃ 第２スイッチング素子
８ａ〜８ｃ 第３スイッチング素子
１０ 陰極電位供給回路
１１ 陽極電位供給回路
１２ 走査線駆動回路
１３ 第１制御回路
１４ 第２制御回路
１５ データ電圧供給回路
１７ａ、１７ｂ 陰極電位線
１８ａ、１８ｂ 第１制御線
１９ａ、１９ｂ 第２制御線
２０ 陽極電位線
２１ａ〜２１ｃ 走査線
２２ 信号線
２３ 画素回路
２４ コンデンサ
２５ 第２スイッチング素子
２６ 第３スイッチング素子
２８ 画素回路
２９ 第２スイッチング素子
３０ 第３スイッチング素子
３１ コンデンサ
３３ 画素回路
３４ 第２スイッチング素子
３５ 第３スイッチング素子
３６ コンデンサ
１００ 画素回路
１０１ 素子
１０２ ドライバ素子
１０３ 第１スイッチング素子
１０４ 第２スイッチング素子
１０５ 第３スイッチング素子
１０６ コンデンサ
１０７ 低電位供給線
１０８ 高電位供給線
１０９ 走査線
１１０ 制御線
１１１ 制御線
１１２ ドライバ回路
１１３ 信号線
２ ドライバ回路
３ａ〜３ｃ 有機ＥＬ素子
４ａ〜４ｃ 薄膜トランジスタ
５ａ〜５ｃ コンデンサ
６ａ〜６ｃ 第１スイッチング素子
７ａ〜７ｃ 第２スイッチング素子
８ａ〜８ｃ 第３スイッチング素子
１０ 陰極電位供給回路
１１ 陽極電位供給回路
１２ 走査線駆動回路
１３ 第１制御回路
１４ 第２制御回路
１５ データ電圧供給回路
１７ａ、１７ｂ 陰極電位線
１８ａ、１８ｂ 第１制御線
１９ａ、１９ｂ 第２制御線
２０ 陽極電位線
２１ａ〜２１ｃ 走査線
２２ 信号線
２３ 画素回路
２４ コンデンサ
２５ 第２スイッチング素子
２６ 第３スイッチング素子
２８ 画素回路
２９ 第２スイッチング素子
３０ 第３スイッチング素子
３１ コンデンサ
３３ 画素回路
３４ 第２スイッチング素子
３５ 第３スイッチング素子
３６ コンデンサ
１００ 画素回路
１０１ 素子
１０２ ドライバ素子
１０３ 第１スイッチング素子
１０４ 第２スイッチング素子
１０５ 第３スイッチング素子
１０６ コンデンサ
１０７ 低電位供給線
１０８ 高電位供給線
１０９ 走査線
１１０ 制御線
１１１ 制御線
１１２ ドライバ回路
１１３ 信号線
Claims (3)
- 行列状に複数配置された画素回路と、該画素回路に接続されたドライバ回路と、を有し、
前記画素回路は、
注入電流に応じた輝度で発光する発光素子と、
前記発光素子の陰極と陽極との間に接続された静電容量と、
前記発光素子の陽極にソース電極が接続され、前記発光素子に流れる電流値を制御するトランジスタ素子と、
前記トランジスタ素子の前記ソース電極とゲート電極との間に接続されたコンデンサと、
を有し、
前記ドライバ回路は、
前記発光素子の陰極に接続された陰極電位供給回路と、
前記トランジスタ素子のドレイン電極に接続され一定電位を供給する陽極電位供給回路と、
前記トランジスタ素子の前記ゲート電極に接続されるデータ電圧供給回路と、
を有し、
前記画素回路は、
前記データ電圧供給回路と前記トランジスタ素子の前記ゲート電極との導通状態を切り替える第１スイッチング素子と、
前記陽極電位供給回路と前記トランジスタ素子の前記ドレイン電極との接続状態を切り替える第３スイッチング素子と、
前記トランジスタ素子の前記ゲート電極と、前記第３スイッチング素子の、前記陽極電位供給回路と接続された電極との接続状態を切り替える第２スイッチング素子と、
をさらに有し、
前記ドライバ回路は、
前記第１スイッチング素子をオン・オフさせる走査線駆動回路と、
前記第２スイッチング素子をオン・オフさせる第１制御回路と、
前記第３スイッチング素子をオン・オフさせる第２制御回路と、
をさらに有し、
第１行および第２行の画素回路における前記発光素子の陰極は、共通の陰極電位線にて接続されており、
前記第１行および第３行の画素回路における前記第２スイッチング素子のゲート電極は、共通の制御線にて接続された、
表示装置の駆動方法であって、
前記走査線駆動回路により前記第１スッチング素子をオフさせ、前記第１制御回路によって前記第２スイッチング素子をオフさせ、前記第２制御回路によって第３スイッチング素子をオンさせた状態で、前記陰極電位供給回路により前記発光素子の前記陰極に前記陽極電位供給回路による前記一定電位よりも高い電位を供給して、前記トランジスタ素子の前記ソース電極と前記ゲート電極との間の電圧が前記トランジスタ素子の駆動閾値電圧よりも高い電圧となるまで、前記静電容量に電荷を蓄積させた後、前記第１制御回路によって前記第２スイッチング素子をオンさせる電荷蓄積工程と、
該電荷蓄積工程の後、前記陰極電位供給回路により前記発光素子の前記陰極を基準電位として、前記トランジスタ素子の前記ドレイン電極から前記ソース電極に電流を流すことにより前記ゲート電極と前記ソース電極との間の電圧を低下させた後、前記第１制御回路により前記第２スイッチング素子をオフさせ、前記第２制御回路により前記第３スイッチング素子をオフさせる閾値電圧検出工程と、
該閾値電圧検出工程の後、前記走査線制御回路により前記第１スイッチング素子をオンさせ、前記データ電圧供給回路により、前記発光素子を発光させるべき輝度に対応したデータ電圧を前記トランジスタ素子の前記ゲート電極に供給した後、前記走査線制御回路により前記第１スイッチング素子をオフさせるデータ電圧書込工程と、
該データ電圧書込工程の後、前記第２制御回路により前記第３スイッチング素子をオンさせ、前記陰極電位供給回路により前記発光素子の前記陰極に前記基準電位よりも低い負電位を供給して、前記発光素子に前記トランジスタ素子を介して電流を注入することにより前記発光素子を発光させる発光工程と、
を有し、
前記電荷蓄積工程で前記第１行および前記第２行の前記画素回路に対して共通の陰極電位線を介して同時に前記陽極電位供給回路による前記一定電位よりも高い電位を供給して前記電荷蓄積工程を開始させ、前記第１行および第２行の前記画素回路に対して前記電荷蓄積工程を開始させるのよりも遅れて、前記第３行の前記画素回路に対して前記陽極電位供給回路による前記一定電位よりも高い電位を供給して前記電荷蓄積工程を開始させ、前記閾値電圧検出工程で前記第１行および前記第２行の前記画素回路に対して共通の前記陰極電位線を介して同時に前記基準電位を供給して前記閾値電圧検出工程を開始させ、前記第１行および第２行の前記画素回路に対して前記閾値電圧検出工程を開始させるのよりも遅れて、前記第３画素回路に対して前記基準電位を供給して前記閾値電圧検出工程を開始させ、
前記電荷蓄積工程で前記第２行の前記画素回路に対して前記第２スイッチング素子をオンさせて前記電荷蓄積工程を終了させるのに遅れて、前記第１行および前記第３行の画素回路に対して共通の制御線を介して同時に前記第２スイッチング素子をオンさせて前記電荷蓄積工程を終了させ、前記閾値電圧検出工程で前記第２行の前記画素回路に対して前記第２スイッチング素子および前記第３スイッチング素子をオフさせて前記閾値電圧検出工程を終了させるのに遅れて、前記第１行および前記第３行の前記画素回路に対して同時に前記第２スイッチング素子および前記第３スイッチング素子をオフさせて前記閾値電圧検出工程を終了させる、
ことを特徴とする表示装置の駆動方法。 - 前記ドライバ回路は、前記第１行に配置された画素回路と前記第２行に配置された画素回路との間における前記電荷蓄積工程および前記電圧検出工程の終了タイミングの時間差と、前記第１行に配置された画素回路と前記第３行に配置された画素回路との間における前記電荷蓄積工程及び前記電圧検出工程の開始タイミングの時間差とが同一の値となるよう制御を行うことを特徴とする請求項１に記載の表示装置の駆動方法。
- 前記発光素子は、順方向に電圧を供給することによって電流が流れて発光し、逆方向に電圧を供給することによって供給電圧に応じた電荷を蓄積される特性を有し、前記静電容量として機能することを特徴とする請求項１または２に記載の表示装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004181655A JP4737587B2 (ja) | 2004-06-18 | 2004-06-18 | 表示装置の駆動方法 |
| TW094114626A TW200601240A (en) | 2004-06-18 | 2005-05-06 | Display device and method of driving the same |
| US11/153,445 US7170232B2 (en) | 2004-06-18 | 2005-06-16 | Display device and method of driving the same |
| CNB200510078578XA CN100394469C (zh) | 2004-06-18 | 2005-06-17 | 显示装置及显示装置的驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004181655A JP4737587B2 (ja) | 2004-06-18 | 2004-06-18 | 表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006003744A JP2006003744A (ja) | 2006-01-05 |
| JP4737587B2 true JP4737587B2 (ja) | 2011-08-03 |
Family
ID=35480087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004181655A Expired - Fee Related JP4737587B2 (ja) | 2004-06-18 | 2004-06-18 | 表示装置の駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7170232B2 (ja) |
| JP (1) | JP4737587B2 (ja) |
| CN (1) | CN100394469C (ja) |
| TW (1) | TW200601240A (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100570777B1 (ko) * | 2004-08-05 | 2006-04-12 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
| US20070063192A1 (en) * | 2005-09-20 | 2007-03-22 | Toppoly Optoelectronics Corp. | Systems for emitting light incorporating pixel structures of organic light-emitting diodes |
| KR100987724B1 (ko) * | 2005-11-29 | 2010-10-13 | 쿄세라 코포레이션 | 화상 표시 장치 |
| JP5258160B2 (ja) * | 2005-11-30 | 2013-08-07 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置 |
| JP5259925B2 (ja) * | 2006-02-21 | 2013-08-07 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画像表示装置 |
| TWI603307B (zh) | 2006-04-05 | 2017-10-21 | 半導體能源研究所股份有限公司 | 半導體裝置，顯示裝置，和電子裝置 |
| JP5508664B2 (ja) * | 2006-04-05 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
| JP5196744B2 (ja) * | 2006-06-30 | 2013-05-15 | キヤノン株式会社 | アクティブマトリクス型の表示装置 |
| JP2008083680A (ja) * | 2006-08-17 | 2008-04-10 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP4944689B2 (ja) * | 2007-03-02 | 2012-06-06 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置及びその駆動回路 |
| JP2008216961A (ja) | 2007-03-02 | 2008-09-18 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその駆動回路 |
| JP5317419B2 (ja) * | 2007-03-07 | 2013-10-16 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置 |
| JP2008299019A (ja) * | 2007-05-30 | 2008-12-11 | Sony Corp | カソード電位制御装置、自発光表示装置、電子機器及びカソード電位制御方法 |
| KR101435527B1 (ko) * | 2007-07-25 | 2014-08-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP4428436B2 (ja) | 2007-10-23 | 2010-03-10 | ソニー株式会社 | 表示装置および電子機器 |
| JP4655085B2 (ja) * | 2007-12-21 | 2011-03-23 | ソニー株式会社 | 表示装置及び電子機器 |
| US8358258B1 (en) * | 2008-03-16 | 2013-01-22 | Nongqiang Fan | Active matrix display having pixel element with light-emitting element |
| JP5079594B2 (ja) * | 2008-05-16 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 電気光学装置、電子機器および接触検出方法 |
| JP5650374B2 (ja) * | 2008-08-29 | 2015-01-07 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置及び画像表示装置の駆動方法 |
| JP5308796B2 (ja) * | 2008-11-28 | 2013-10-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置および画素回路 |
| KR101685713B1 (ko) * | 2009-03-06 | 2016-12-12 | 가부시키가이샤 제이올레드 | 화상 표시 장치 및 그 구동 방법 |
| JP4998538B2 (ja) * | 2009-10-20 | 2012-08-15 | ソニー株式会社 | 表示装置および電子機器 |
| JP4655160B2 (ja) * | 2009-12-11 | 2011-03-23 | ソニー株式会社 | 表示装置及び電子機器 |
| CN102714019B (zh) * | 2010-09-06 | 2015-07-08 | 株式会社日本有机雷特显示器 | 显示装置及其驱动方法 |
| JP5630203B2 (ja) * | 2010-10-21 | 2014-11-26 | セイコーエプソン株式会社 | 電気光学装置、および電子機器。 |
| KR101829398B1 (ko) * | 2011-06-30 | 2018-02-20 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| JP5680218B2 (ja) * | 2011-11-17 | 2015-03-04 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP5726325B2 (ja) * | 2011-11-17 | 2015-05-27 | シャープ株式会社 | 表示装置およびその駆動方法 |
| KR20140066830A (ko) * | 2012-11-22 | 2014-06-02 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102017743B1 (ko) * | 2013-01-04 | 2019-09-04 | 삼성디스플레이 주식회사 | 개선된 효율 특성을 갖는 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치 |
| KR20140140272A (ko) * | 2013-05-29 | 2014-12-09 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| KR20150006637A (ko) * | 2013-07-09 | 2015-01-19 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| JP6300534B2 (ja) * | 2014-01-17 | 2018-03-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN104036724B (zh) * | 2014-05-26 | 2016-11-02 | 京东方科技集团股份有限公司 | 像素电路、像素电路的驱动方法和显示装置 |
| CN104021757A (zh) * | 2014-05-30 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
| CN105225637B (zh) * | 2014-06-18 | 2018-01-26 | 上海和辉光电有限公司 | 一种像素补偿电路 |
| KR101597037B1 (ko) * | 2014-06-26 | 2016-02-24 | 엘지디스플레이 주식회사 | 구동소자의 전기적 특성 편차를 보상할 수 있는 유기발광 표시장치 |
| CN104157238B (zh) * | 2014-07-21 | 2016-08-17 | 京东方科技集团股份有限公司 | 像素电路、像素电路的驱动方法和显示装置 |
| CN106448526B (zh) * | 2015-08-13 | 2019-11-05 | 群创光电股份有限公司 | 驱动电路 |
| CN111341799A (zh) * | 2018-12-18 | 2020-06-26 | 群创光电股份有限公司 | 电子装置及其制作流程 |
| US11532282B2 (en) * | 2020-12-09 | 2022-12-20 | Apple Inc. | Displays with reduced temperature luminance sensitivity |
| EP4310821A1 (en) * | 2021-03-15 | 2024-01-24 | Sony Semiconductor Solutions Corporation | Display device and electronic apparatus |
| CN113823227B (zh) * | 2021-09-30 | 2023-01-24 | 联想(北京)有限公司 | 显示面板及其显示驱动方法及电子设备 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2821347B2 (ja) * | 1993-10-12 | 1998-11-05 | 日本電気株式会社 | 電流制御型発光素子アレイ |
| JP3656805B2 (ja) * | 1999-01-22 | 2005-06-08 | パイオニア株式会社 | 温度補償機能を有する有機ｅｌ素子駆動装置 |
| JP4017371B2 (ja) * | 2000-11-06 | 2007-12-05 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP4540219B2 (ja) | 2000-12-07 | 2010-09-08 | エーユー オプトロニクス コーポレイション | 画像表示素子、画像表示装置、画像表示素子の駆動方法 |
| JP3757797B2 (ja) * | 2001-01-09 | 2006-03-22 | 株式会社日立製作所 | 有機ｌｅｄディスプレイおよびその駆動方法 |
| JP4244110B2 (ja) * | 2001-05-28 | 2009-03-25 | パイオニア株式会社 | 発光パネルの駆動装置及び発光パネルを備えた携帯端末装置 |
| KR20040019207A (ko) * | 2002-08-27 | 2004-03-05 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자와 그의 구동장치 및 방법 |
| JP4734529B2 (ja) * | 2003-02-24 | 2011-07-27 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
| JP4484451B2 (ja) * | 2003-05-16 | 2010-06-16 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
| JP4511128B2 (ja) * | 2003-06-05 | 2010-07-28 | 奇美電子股▲ふん▼有限公司 | アクティブマトリックス型画像表示装置 |
| JP2005157202A (ja) * | 2003-11-28 | 2005-06-16 | Tohoku Pioneer Corp | 自発光表示装置 |
-
2004
- 2004-06-18 JP JP2004181655A patent/JP4737587B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-06 TW TW094114626A patent/TW200601240A/zh unknown
- 2005-06-16 US US11/153,445 patent/US7170232B2/en active Active
- 2005-06-17 CN CNB200510078578XA patent/CN100394469C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI300916B (ja) | 2008-09-11 |
| CN100394469C (zh) | 2008-06-11 |
| US20050280616A1 (en) | 2005-12-22 |
| JP2006003744A (ja) | 2006-01-05 |
| US7170232B2 (en) | 2007-01-30 |
| CN1710637A (zh) | 2005-12-21 |
| TW200601240A (en) | 2006-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4737587B2 (ja) | 表示装置の駆動方法 | |
| US10529280B2 (en) | Display device | |
| JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
| JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2009258330A (ja) | 表示装置 | |
| JP2010145579A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| US7834556B2 (en) | Driving method for organic electroluminescence light emitting section | |
| JP2008257085A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2004361753A (ja) | 画像表示装置 | |
| JP2009271336A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2021067901A (ja) | 画素回路、及び、表示装置 | |
| US20120286275A1 (en) | Display device and electronic apparatus | |
| JP5028207B2 (ja) | 画像表示装置および画像表示装置の駆動方法 | |
| US11270639B2 (en) | Pixel circuit and display device | |
| CN109643509B (zh) | 显示装置和电子装置 | |
| US20150077441A1 (en) | Display device and electronic apparatus | |
| JP2008145647A (ja) | 表示装置とその駆動方法 | |
| US8558253B2 (en) | Organic EL display device and electronic apparatus | |
| JP5034208B2 (ja) | 表示装置および表示装置の駆動方法 | |
| JP5789585B2 (ja) | 表示装置および電子機器 | |
| JP2009282191A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2009237425A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2010145580A (ja) | 表示装置、表示装置の駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4737587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |