JP6191742B2 - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP6191742B2 JP6191742B2 JP2016140024A JP2016140024A JP6191742B2 JP 6191742 B2 JP6191742 B2 JP 6191742B2 JP 2016140024 A JP2016140024 A JP 2016140024A JP 2016140024 A JP2016140024 A JP 2016140024A JP 6191742 B2 JP6191742 B2 JP 6191742B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- potential
- gate
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 description 36
- 239000010410 layer Substances 0.000 description 35
- 239000011229 interlayer Substances 0.000 description 29
- 230000007423 decrease Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
本発明は、表示品位の低下を防止した電気光学装置および電子機器に関する。
近年、有機発光ダイオード(Organic Light Emitting Diode、以下「OLED」という)などの発光素子を用いた電気光学装置が各種提案されている。このような電気光学装置では、走査線とデータ線との交差に対応して画素回路が設けられる。当該画素回路は、上記発光素子と、スイッチングトランジスターと、駆動トランジスターとを含む構成が一般的である(特許文献1参照)。
ところで、電気光学装置の小型化、表示の高精細化が進むと、データ線と駆動トランジスターとが互いに接近して、容量結合する度合いが高くなる。このため、データ線が電位変動すると、当該電位変動が寄生容量を介して駆動トランジスターの各部、特にゲートの保持電位を変動させてしまう。したがって、目的とする電流を発光素子に流すことができなくなるので、表示品位を低下させてしまう、という問題が指摘された。
本発明は、上述した課題に鑑みてなされたもので、その目的の一つは、データ線の電位変動に起因する表示品位の低下を防止することにある。
本発明は、上述した課題に鑑みてなされたもので、その目的の一つは、データ線の電位変動に起因する表示品位の低下を防止することにある。
上記課題を解決するために、本発明に係る電気光学装置にあっては、互いに交差する走査線およびデータ線と、前記走査線と前記データ線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、ゲートおよびソース間の電圧に応じた電流をドレインから前記ソースに流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第1容量と、陽極が前記駆動トランジスターのソースに接続されて、当該陽極から陰極に向かって流れる電流に応じて発光する発光素子と、一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第2容量と、を有し、前記給電線は、前記駆動トランジスターのゲートを構成する配線層と前記データ線を構成する配線層との間の配線層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する電極部分を含むことを特徴とする。
本発明では、平面視でみたときにデータ線と駆動トランジスターのゲートとの間において、給電線から延在する電極部分が位置する。給電線およびその電極部分は、駆動トランジスターのゲートを構成する配線層とデータ線を構成する配線層との間の配線層からなるので、駆動トランジスターのゲートは、データ線からシールドされる。したがって、本発明によれば、データ線の電位変動に起因する表示品位の低下を防止するができる。
本発明では、平面視でみたときにデータ線と駆動トランジスターのゲートとの間において、給電線から延在する電極部分が位置する。給電線およびその電極部分は、駆動トランジスターのゲートを構成する配線層とデータ線を構成する配線層との間の配線層からなるので、駆動トランジスターのゲートは、データ線からシールドされる。したがって、本発明によれば、データ線の電位変動に起因する表示品位の低下を防止するができる。
本発明において、平面視したときに前記駆動トランジスターのゲートを構成するゲート電極の一部に重なり、前記駆動トランジスターのソースに電極的に接続された第1中継電極を備え、前記給電線の電極部分は、平面視したときに前記第1中継電極の一部に重なり、前記第1容量は、前記ゲート電極と前記第1中継電極とで第1層間絶縁膜を挟持してなり、前記第2容量は、前記第1中継電極と前記給電線の電極部分とで第2層間絶縁膜を挟持してなる態様が好ましい。この態様によれば、データ線の電位変動による影響は、駆動トランジスターのゲートのみならず、第1中継電極に接続された駆動トランジスターのソースにも及び難くなっている。
この態様において、前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第2中継電極を備え、前記第2中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された構成が好ましい。この構成によれば、データ線は、当該データ線と同層からなり、給電線とほぼ同電位の第2中継電極によってもシールドされるので、データ線の電位変動の影響を、より受け難くすることができる。
この態様において、前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第2中継電極を備え、前記第2中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された構成が好ましい。この構成によれば、データ線は、当該データ線と同層からなり、給電線とほぼ同電位の第2中継電極によってもシールドされるので、データ線の電位変動の影響を、より受け難くすることができる。
上記構成においては、前記第1中継電極と同層からなり、平面視したときに前記第2中継電極に重なる第3中継電極を備え、前記第3中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された態様が好ましい。この態様によれば、駆動トランジスターは、第1中継電極と同層からなる第3中継電極と、給電線の電極部分と、データ線と同層からなる第2中継電極とを電気的に接続した構造体によって、平面方向に加えて断面方向においても、データ線からシールドされることになる。
本発明において、初期化期間に、前記駆動トランジスターのドレインの電位が第1電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記電源線の電位が第2電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、少なくともセット期間から書込期間までにわたって前記第2容量にセット電流が流れる構成が好ましい。
なお、本発明に係る電気光学装置は、各種の電子機器に適用可能である。典型的には、表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。特に本願発明は、データ線の電位変動が、画素回路における駆動トランジスターのゲート(ソース)電位に影響を及ぼしにくく、これによって、表示品位の低下を防止することができるので、例えばヘッドマウントディスプレイ用やプロジェクターのように小型の表示装置に好適である。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(光ヘッド)にも適用可能である。
本発明において、初期化期間に、前記駆動トランジスターのドレインの電位が第1電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記電源線の電位が第2電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、少なくともセット期間から書込期間までにわたって前記第2容量にセット電流が流れる構成が好ましい。
なお、本発明に係る電気光学装置は、各種の電子機器に適用可能である。典型的には、表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。特に本願発明は、データ線の電位変動が、画素回路における駆動トランジスターのゲート(ソース)電位に影響を及ぼしにくく、これによって、表示品位の低下を防止することができるので、例えばヘッドマウントディスプレイ用やプロジェクターのように小型の表示装置に好適である。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(光ヘッド)にも適用可能である。
以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。
図1は、実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置1は、表示部100、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230を含んだ構成となっている。
このうち、表示部100には、m行の走査線112が図において横(X)方向に沿って設けられ、n列のデータ線114が、縦(Y)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。
画素回路110は、表示すべき画像の1画素を表現するものであり、m行の走査線112とn列のデータ線114との交差部に対応して、それぞれ設けられている。したがって、本実施形態では、画素回路110がマトリクス状に配列して、横n画素×縦m画素の画像が表示されることになる。なお、m、nは、いずれも自然数である。
図1は、実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置1は、表示部100、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230を含んだ構成となっている。
このうち、表示部100には、m行の走査線112が図において横(X)方向に沿って設けられ、n列のデータ線114が、縦(Y)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。
画素回路110は、表示すべき画像の1画素を表現するものであり、m行の走査線112とn列のデータ線114との交差部に対応して、それぞれ設けられている。したがって、本実施形態では、画素回路110がマトリクス状に配列して、横n画素×縦m画素の画像が表示されることになる。なお、m、nは、いずれも自然数である。
表示部100には、1行毎に個別の電源線116および給電線117が設けられている。なお、図1では省略されているが、後述するように共通電極が各画素回路110にわたって設けられて、素子電源の低位側の電位Vctが供給される。
また、走査線112や画素回路110など行を便宜的に区別するために、図1において上から順に1、2、3、…、(m−1)、m行目と呼ぶ場合がある。同様にデータ線114および画素回路110の列を便宜的に区別するために、図1において左から順に1、2、3、…、(n−1)、n列目と呼ぶ場合がある。
また、走査線112や画素回路110など行を便宜的に区別するために、図1において上から順に1、2、3、…、(m−1)、m行目と呼ぶ場合がある。同様にデータ線114および画素回路110の列を便宜的に区別するために、図1において左から順に1、2、3、…、(n−1)、n列目と呼ぶ場合がある。
電気光学装置1では、画素回路110がマトリクス状に配列する表示部100の周辺に制御回路200、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230が設けられている。
制御回路200は、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230の動作を制御するほか、各画素回路110で表現すべき画素の階調(輝度)を指定する階調データをデータ線駆動回路230に供給する。
制御回路200は、走査線駆動回路210、電源線駆動回路220およびデータ線駆動回路230の動作を制御するほか、各画素回路110で表現すべき画素の階調(輝度)を指定する階調データをデータ線駆動回路230に供給する。
走査線駆動回路210は、1、2、3、…、(m−1)、m行目の走査線112にそれぞれ走査信号Gw(1)、Gw(2)、Gw(3)、…、Gw(m-1)、Gw(m)を供給して、各フレームにおいて1〜m行目を順次走査するものである。なお、本説明において、フレームとは、1カット(コマ)分の画像を電気光学装置1に表示させるのに要する期間をいい、垂直走査周波数が60Hzであれば、その1周期分の16.67ミリ秒の期間をいう。
電源線駆動回路220は、1、2、3、…、(m−1)、m行目の電源線116にそれぞれ信号Vel(1)、Vel(2)、Vel(3)、…、Vel(m-1)、Vel(m)を供給するとともに、これらの信号の電位を、走査線駆動回路210による走査に同期して低位側の電位Vel_Lと高位側の電位Vel_Hとで切り替える。また、電源線駆動回路220は、1、2、3、…、(m−1)、m行目の給電線117に、それぞれランプ信号Vrmp(1)、Vrmp(2)、Vrmp(3)、…、Vrmp(m-1)、Vrmp(m)を、走査線駆動回路210による走査に同期して供給する。
なお、画素回路の駆動方法によっては、給電線117に少なくとも一定の期間、固定電位を供給する形態にも適用可能である。
なお、画素回路の駆動方法によっては、給電線117に少なくとも一定の期間、固定電位を供給する形態にも適用可能である。
データ線駆動回路230は、走査線駆動回路210によって走査された行に位置する画素回路110に対し、初期化電位、または、当該画素回路110の階調データに応じた電位のデータ信号を、データ線114を介して供給するものである。便宜的に、1、2、3、…、(n−1)、n列目のデータ線114の各々に供給されたデータ信号を、それぞれVd(1)、Vd(2)、Vd(3)、…、Vd(n-1)、Vd(n)と表記している。
図2を参照して、画素回路110の等価回路について説明する。なお、図2には、i行目及び当該i行目に隣り合う(i+1)行目の走査線112と、j列目及び当該j列目に隣り合う(j+1)列目のデータ線114との交差に対応する2×2の計4画素分の画素回路110が示されている。ここで、i、(i+1)は、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。同様に、j、(j+1)は、画素回路110が配列する列を一般的に示す場合の記号であって、1以上n以下の整数である。
図2に示されるように、各画素回路110は、Nチャネル型のトランジスター130、140と、容量素子135、137と、発光素子150とを有する。ここで、各画素回路110については電気的にみれば互いに同一構成なので、i行j列に位置するもので代表して説明する。
i行j列の画素回路110においてトランジスター130、140は、例えば低温ポリシリコンプロセスによって形成された薄膜トランジスターである。このうち、トランジスター130は、スイッチングトランジスターとして機能するものであり、ゲートはi行目の走査線112に電気的に接続される一方、ドレインはj列目のデータ線114に電気的に接続され、そのソースは容量素子135の一端と、トランジスター140のゲートとにそれぞれ接続されている。容量素子135の他端は、トランジスター140のソース、容量素子137の一端および発光素子150の陽極にそれぞれ電気的に接続されている。容量素子135は、トランジスター140のゲートおよびソース間の電圧を保持する第1容量として機能する。
一方、トランジスター140のドレインは、i行目の電源線116に接続されている。また、容量素子137の他端は、i行目の給電線117に接続されている。容量素子137は、トランジスター140のソースと給電線117との間に電気的に介挿された第2容量として機能する。
i行j列の画素回路110においてトランジスター130、140は、例えば低温ポリシリコンプロセスによって形成された薄膜トランジスターである。このうち、トランジスター130は、スイッチングトランジスターとして機能するものであり、ゲートはi行目の走査線112に電気的に接続される一方、ドレインはj列目のデータ線114に電気的に接続され、そのソースは容量素子135の一端と、トランジスター140のゲートとにそれぞれ接続されている。容量素子135の他端は、トランジスター140のソース、容量素子137の一端および発光素子150の陽極にそれぞれ電気的に接続されている。容量素子135は、トランジスター140のゲートおよびソース間の電圧を保持する第1容量として機能する。
一方、トランジスター140のドレインは、i行目の電源線116に接続されている。また、容量素子137の他端は、i行目の給電線117に接続されている。容量素子137は、トランジスター140のソースと給電線117との間に電気的に介挿された第2容量として機能する。
便宜的に、i行j列の画素回路110において、トランジスター130のドレインを大文字のDと表記し、トランジスター140のゲート(トランジスター130のソースおよび容量素子135の一端)を小文字のgと表記している。
また、トランジスター140のドレイン(電源線116)を小文字のdと表記し、トランジスター140のソース(容量素子137の一端および発光素子150の陽極)を小文字のsと表記している。
また、トランジスター140のドレイン(電源線116)を小文字のdと表記し、トランジスター140のソース(容量素子137の一端および発光素子150の陽極)を小文字のsと表記している。
発光素子150の陰極は、電位Vctに保たれた共通電極118に、画素回路110にわたって共通接続されている。発光素子150は、互いに対向する陽極と陰極とで有機EL材料からなる発光層を挟持した構造のOLEDであり、陽極から陰極に向かって流れる電流に応じた輝度にて発光する。なお、上記構造であるために、発光素子150の陽極と陰極との間には容量成分152が発生する。
図2において、Gw(i)、Gw(i+1)は、それぞれi、(i+1)行目の走査線112に供給される走査信号を示している。Vel(i)、Vel(i+1)は、それぞれi、(i+1)行目の電源線116に供給される信号を示し、Vrmp(i)、Vrmp(i+1)は、それぞれi、(i+1)行目の給電線117に供給されるランプ信号を示している。また、Vd(j)、Vd(j+1)は、それぞれj、(j+1)列目のデータ線114に供給されるデータ信号を示している。
また、本実施形態において、トランジスター140のゲートおよびソースは、隣り合うデータ線114からシールドされているが、この構造の詳細については後述することにする。
また、本実施形態において、トランジスター140のゲートおよびソースは、隣り合うデータ線114からシールドされているが、この構造の詳細については後述することにする。
図3を参照して電気光学装置1の動作について説明する。図3は、電気光学装置1における各部の動作を説明するための図である。
この図に示されるように、走査線駆動回路210が制御回路200による制御にしたがい、走査信号Gw(1)〜Gw(m)の電位を切り替えることによって、1フレームにおいて1〜m行目の走査線112を1水平走査期間(H)毎に順番に走査する。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、主にi行目の走査線112が走査されたときに、当該i行目のうちの、j列目の画素回路110について着目して説明する。
この図に示されるように、走査線駆動回路210が制御回路200による制御にしたがい、走査信号Gw(1)〜Gw(m)の電位を切り替えることによって、1フレームにおいて1〜m行目の走査線112を1水平走査期間(H)毎に順番に走査する。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、主にi行目の走査線112が走査されたときに、当該i行目のうちの、j列目の画素回路110について着目して説明する。
本実施形態において、各走査線112の走査期間は、大別すると、時間の順で初期化期間、セット期間および書込期間に分けられる。このうち、初期化期間およびセット期間については時間的に連続し、セット期間および書込期間ついては時間的に非連続となっている。
ここで、走査線駆動回路210は、制御回路200による制御にしたがって次のような走査信号Gw(i)を出力する。すなわち、走査線駆動回路210は、i行目の走査線112の走査期間において走査信号Gw(i)を、初期化期間およびセット期間においてHレベルとし、セット期間の終了時から書込期間の開始時までの期間においてLレベルとし、書込期間において再度Hレベルとし、書込期間の終了時から次のフレームにおけるi行目の初期間期間までLレベルとする。
電源線駆動回路220は、制御回路200による制御にしたがって次のような信号Vel(i)およびランプ信号Vrmp(i)をそれぞれ出力する。
すなわち、電源線駆動回路220は、i行目の電源線116に供給する信号Vel(i)を、初期化期間において第1電源電位である電位Vel_Lとし、セット期間以降では、第2電源電位である電位Vel_Hとする。なお、電位Vel(i)が電位Vel_Hから電位Vel_Lに遷移するタイミングは、図3においては初期化期間の開始時としているが、発光素子150の発光期間を短くする目的で、初期化期間よりも手前のタイミングで電位Vel_Lに遷移させる場合もある。
すなわち、電源線駆動回路220は、i行目の電源線116に供給する信号Vel(i)を、初期化期間において第1電源電位である電位Vel_Lとし、セット期間以降では、第2電源電位である電位Vel_Hとする。なお、電位Vel(i)が電位Vel_Hから電位Vel_Lに遷移するタイミングは、図3においては初期化期間の開始時としているが、発光素子150の発光期間を短くする目的で、初期化期間よりも手前のタイミングで電位Vel_Lに遷移させる場合もある。
また、電源線駆動回路220は、i行目の給電線117に供給するランプ信号Vrmp(i)を、i行目の走査線112の走査期間の開始時から終了時までにかけて、電位Vxから電位Vref(Vx>Vref)に直線的に減少させる。なお、電位Vxと電位Vrefとの差は、実際には微小であり、ランプ信号Vrmp(i)の電位減少が画素回路110の各部に与える影響は、無視できるほどに小さい。
データ線駆動回路230は、制御回路200による制御にしたがって次のようなデータ信号Vdl(1)〜Vd(n)を、それぞれ対応するデータ線114に供給する。
すなわち、データ線駆動回路230は、データ信号Vdl(1)〜Vd(n)を、初期化期間と、セット期間と、当該セット期間の終了時から時間Tが経過したタイミングTsまでの期間とにわたって、一斉に初期化電位Vofsとし、タイミングTsから次の(i+1)行目の走査線112の走査期間が開始するまでに、i行目と1〜n列目との交差に対応した画素に指定された階調データに応じた電位とする。
このため、例えばj列目のデータ線114に供給されるデータ信号Vd(j)は、図3に示されるように、初期化期間の開始時からタイミングTsまでの期間にわたって初期化電位Vofsとなり、タイミングTsから次の(i+1)行目の走査線112の走査期間が開始するまでの期間にわたって、i行j列の画素回路110に指定された階調データに応じた電位Vsigとなる。
すなわち、データ線駆動回路230は、データ信号Vdl(1)〜Vd(n)を、初期化期間と、セット期間と、当該セット期間の終了時から時間Tが経過したタイミングTsまでの期間とにわたって、一斉に初期化電位Vofsとし、タイミングTsから次の(i+1)行目の走査線112の走査期間が開始するまでに、i行目と1〜n列目との交差に対応した画素に指定された階調データに応じた電位とする。
このため、例えばj列目のデータ線114に供給されるデータ信号Vd(j)は、図3に示されるように、初期化期間の開始時からタイミングTsまでの期間にわたって初期化電位Vofsとなり、タイミングTsから次の(i+1)行目の走査線112の走査期間が開始するまでの期間にわたって、i行j列の画素回路110に指定された階調データに応じた電位Vsigとなる。
さて、i行目の初期化期間では、走査信号の電位Gw(i)がHレベルに遷移して、トランジスター130がオンするので、トランジスター140のゲートgは、データ線114に電気的に接続された状態になる。初期間期間においてデータ線114に供給されたデータ信号Vd(j)は電位Vofsであるので、ゲートgについても電位Vofsになる。
一方、i行目の電源線116に供給された信号Vel(i)は電位Vel_Lである。本実施形態において電位Vofsから電位Vel_Lを減じた差分電圧(Vofs−Vel_L)がトランジスター140の閾値電圧Vth_trを十分に上回るように設定されている。
このため、初期化期間においてトランジスター140が駆動状態になるので、当該トランジスター140のソースs(発光素子150の陽極)は、電位Vel_Lに初期化される。
一方、i行目の電源線116に供給された信号Vel(i)は電位Vel_Lである。本実施形態において電位Vofsから電位Vel_Lを減じた差分電圧(Vofs−Vel_L)がトランジスター140の閾値電圧Vth_trを十分に上回るように設定されている。
このため、初期化期間においてトランジスター140が駆動状態になるので、当該トランジスター140のソースs(発光素子150の陽極)は、電位Vel_Lに初期化される。
したがって、トランジスター140のゲートgおよびソースsの間の電圧、すなわち容量素子135によって保持される電圧は、電位Vofsと電位Vel_Lとの差分電圧に初期化される。
なお、電位Vel_Lと共通電極118の電位Vctとの電位差が発光素子150の発光閾値電圧Vth_oledを下回るような値となるように当該電位Vel_Lが設定されるので、初期化期間において発光素子150は、オフ状態(非発光状態)である。
なお、電位Vel_Lと共通電極118の電位Vctとの電位差が発光素子150の発光閾値電圧Vth_oledを下回るような値となるように当該電位Vel_Lが設定されるので、初期化期間において発光素子150は、オフ状態(非発光状態)である。
次に、i行目のセット期間では、走査信号Gw(i)が引き続きHレベルであるので、トランジスター130のオン状態が継続する結果、トランジスター140のゲートgは、初期化電位Vofsを維持する。
セット期間の開始時において信号Vel(i)は高位側の電位Vel_Hに遷移するので、電流が電源線116からトランジスター140のドレインd、ソースsを流れる結果、当該ソースsの電位が上昇し始める。トランジスター140においては、ゲートgが初期化電位Vofsに維持されているから、ゲート・ソース間の電圧は徐々に減少していく。
このとき、ランプ信号Vrmp(i)の電位が経時的に変化しているので、トランジスター140のドレインd・ソースs間に流れた電流は、発光素子150の側と容量素子137の側との両側に分岐する。
セット期間の開始時において信号Vel(i)は高位側の電位Vel_Hに遷移するので、電流が電源線116からトランジスター140のドレインd、ソースsを流れる結果、当該ソースsの電位が上昇し始める。トランジスター140においては、ゲートgが初期化電位Vofsに維持されているから、ゲート・ソース間の電圧は徐々に減少していく。
このとき、ランプ信号Vrmp(i)の電位が経時的に変化しているので、トランジスター140のドレインd・ソースs間に流れた電流は、発光素子150の側と容量素子137の側との両側に分岐する。
このうち、発光素子150の側に流れる電流は、発光素子150の容量成分152に流れて、当該容量成分152を充電し始める。この充電がまもなく完了すると、トランジスター140のドレインd・ソースs間に流れた電流は、発光素子150の側に電流が流れずに、容量素子137の側のみに流れることになる。
一方、容量素子137の側に流れる電流をセット電流と呼ぶことにすると、本実施形態において、ランプ信号Vrmp(i)の電位は直線的に減少し、減少率が一定である。このため、容量成分152の充電完了後に、電源線116→ドレインd→ソースs→容量素子137という経路で流れるセット電流はほぼ一定となる。
一方、容量素子137の側に流れる電流をセット電流と呼ぶことにすると、本実施形態において、ランプ信号Vrmp(i)の電位は直線的に減少し、減少率が一定である。このため、容量成分152の充電完了後に、電源線116→ドレインd→ソースs→容量素子137という経路で流れるセット電流はほぼ一定となる。
セット期間の終了時において、トランジスター140のゲート・ソース間の電圧は、当該セット電流がトランジスター140を流れるのに必要な電圧Vgs1にほぼ等しくなる。このため、トランジスター140のソースsは、初期化電位Vofs(ゲートgの電位)よりも電圧Vgs1だけ低い電位(Vofs−Vgs1)に設定される。本実施形態では、この電位(Vofs−Vgs1)と電位Vctとの差、すなわち発光素子150の両端電圧は、発光素子150の発光閾値電圧Vth_oledを下回るように設定される。したがって、セット期間においても、発光素子150は非発光状態となる。
なお、電圧Vgs1は、以下の式(1)で表される。
Vgs1=Vth_tr+Va …(1)
式(1)において、Vth_trは、トランジスター140の閾値電圧であり、Vaは、セット電流に応じた電圧である。このため、セット期間において、トランジスター140のゲート・ソース間の電圧は、当該トランジスター140の閾値電圧に対応する電圧にセットされるということもできる。
Vgs1=Vth_tr+Va …(1)
式(1)において、Vth_trは、トランジスター140の閾値電圧であり、Vaは、セット電流に応じた電圧である。このため、セット期間において、トランジスター140のゲート・ソース間の電圧は、当該トランジスター140の閾値電圧に対応する電圧にセットされるということもできる。
続いて、i行目のセット期間が完了すると、走査信号Gw(i)がLレベルに遷移するので、トランジスター140がオフ状態になり、トランジスター140のゲートgは、フローティング(ハイ・インピーダンス)状態となる。
一方、セット期間が完了しても、ランプ信号Vrmp(i)の電位は直線的に減少するので、容量素子137にはセット電流が流れ続ける。
ここで、トランジスター140の移動度μが大きいほど、当該トランジスター140に流れる電流の値は大きくなり、ソースの電位の上昇量も大きくなる。反対に、移動度μが小さいほど、トランジスター140に流れる電流の値は小さくなる。換言すれば、移動度μが大きいほどトランジスター140のゲート・ソース間の電圧の減少量(負帰還量)が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量(負帰還量)は小さくなる。これにより、トランジスター140の移動度μが画素回路110毎に相違していても、その相違が補償される構成になっている。
一方、セット期間が完了しても、ランプ信号Vrmp(i)の電位は直線的に減少するので、容量素子137にはセット電流が流れ続ける。
ここで、トランジスター140の移動度μが大きいほど、当該トランジスター140に流れる電流の値は大きくなり、ソースの電位の上昇量も大きくなる。反対に、移動度μが小さいほど、トランジスター140に流れる電流の値は小さくなる。換言すれば、移動度μが大きいほどトランジスター140のゲート・ソース間の電圧の減少量(負帰還量)が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量(負帰還量)は小さくなる。これにより、トランジスター140の移動度μが画素回路110毎に相違していても、その相違が補償される構成になっている。
本実施形態では、図3に示されるように、セット期間の終了から時間Tだけ経過したタイミングTsにおいて、j列目のデータ線114に供給されるデータ信号Vd(j)が、初期化電位Vofsから階調データに応じた電位Vsigに変化する。
i行目の書込期間では、走査信号の電位Gw(i)が再びHレベルに遷移して、トランジスター130がオンするので、トランジスター140のゲートgは、データ線114に電気的に接続された状態となる結果、データ信号Vd(j)の電位Vsigになる。このため、当該電位Vsigに応じた電流がトランジスター140のドレインdからソースsに向かって流れるので、ソースsの電位が上昇する。
一方、ランプ信号Vrmp(i)の電位は、引き続き減少するので、容量素子137には電流が流れる。そうとすると、トランジスター140においてドレインdからソースsに向かって流れた電流は、容量素子135と容量素子137とに分岐して流れる。
このとき、電位Vsigに応じてトランジスター140に流れる電流がおおきいほど、容量素子135に流れ込む電流が大きくなり、結果として、トランジスター140のソースsの電位上昇量(つまりゲート・ソース間の電圧の減少量)も大きくなる。
一方、ランプ信号Vrmp(i)の電位は、引き続き減少するので、容量素子137には電流が流れる。そうとすると、トランジスター140においてドレインdからソースsに向かって流れた電流は、容量素子135と容量素子137とに分岐して流れる。
このとき、電位Vsigに応じてトランジスター140に流れる電流がおおきいほど、容量素子135に流れ込む電流が大きくなり、結果として、トランジスター140のソースsの電位上昇量(つまりゲート・ソース間の電圧の減少量)も大きくなる。
また、上述したように、トランジスター140の移動度μを補償する動作は、この書込期間においても引き続き実行される。
書込期間の終了時において、トランジスター140のゲート・ソース間の電圧(容量素子135の保持電圧)は、データ信号Vd(j)の電位Vsigと、トランジスター140の特性(移動度μ)とを反映した値に設定される。詳細には、書込期間の終了時におけるトランジスター140のゲート・ソース間の電圧Vgs2は、以下の式(2)で表される。
Vgs2=Vgs1+ΔV=Vth_tr+Va+ΔV …(2)
式(2)のΔVは、電位Vsigおよびトランジスター140の特性(移動度μ)に応じた値となる。
また、書込期間の終了時においてトランジスター140のソースsの電位と電位Vctとの差、すなわち発光素子150の両端電圧は、発光素子150の発光閾値電圧Vth_oledを下回るように設定される。したがって、書込期間においても発光素子150は非発光状態となる。
書込期間の終了時において、トランジスター140のゲート・ソース間の電圧(容量素子135の保持電圧)は、データ信号Vd(j)の電位Vsigと、トランジスター140の特性(移動度μ)とを反映した値に設定される。詳細には、書込期間の終了時におけるトランジスター140のゲート・ソース間の電圧Vgs2は、以下の式(2)で表される。
Vgs2=Vgs1+ΔV=Vth_tr+Va+ΔV …(2)
式(2)のΔVは、電位Vsigおよびトランジスター140の特性(移動度μ)に応じた値となる。
また、書込期間の終了時においてトランジスター140のソースsの電位と電位Vctとの差、すなわち発光素子150の両端電圧は、発光素子150の発光閾値電圧Vth_oledを下回るように設定される。したがって、書込期間においても発光素子150は非発光状態となる。
i行目の書込期間が終了すると、走査信号の電位Gw(i)がLレベルに遷移するので、トランジスター140がオフ状態になって、ゲートgがフローティング状態となる。また、ランプ信号Vrmp(i)の電位減少も終了するので、容量素子137に流れるセット電流もゼロになる。
ここで、容量素子135の両端電圧(トランジスター140のゲート・ソース間の電圧)は、書込期間の終点時における電圧Vgs2に維持されるので、当該電圧Vgs2に応じた電流がトランジスター140を流れる結果、ソースsの電位が時間経過とともに上昇する。トランジスター140においてゲートgはフローティング状態であるから、当該ゲートgの電位はソースsの電位に連動して上昇する。
結局、トランジスター140におけるゲート・ソース間の電圧は、書込期間の終点時にセットされた電圧Vgs2に維持されたまま、ソースsの電位が時間経過とともに上昇する。
ソースsの電位と電位Vctとの差である発光素子150の両端電圧が、発光素子150の発光閾値電圧Vth_oledを超えた時点で、発光素子150に電流が流れ始めて、当該電流に応じた輝度で発光開始となる。
ここで、容量素子135の両端電圧(トランジスター140のゲート・ソース間の電圧)は、書込期間の終点時における電圧Vgs2に維持されるので、当該電圧Vgs2に応じた電流がトランジスター140を流れる結果、ソースsの電位が時間経過とともに上昇する。トランジスター140においてゲートgはフローティング状態であるから、当該ゲートgの電位はソースsの電位に連動して上昇する。
結局、トランジスター140におけるゲート・ソース間の電圧は、書込期間の終点時にセットされた電圧Vgs2に維持されたまま、ソースsの電位が時間経過とともに上昇する。
ソースsの電位と電位Vctとの差である発光素子150の両端電圧が、発光素子150の発光閾値電圧Vth_oledを超えた時点で、発光素子150に電流が流れ始めて、当該電流に応じた輝度で発光開始となる。
いま、トランジスター140が飽和領域で動作する場合を想定すると、発光素子150に流れる電流Ielは以下の式(3)の形で表現される。なお、βは、トランジスター140トランジスターの利得係数である。
Iel=(β/2)(Vgs2−Vth_tr)2 …(3)
式(2)の代入によって式(3)は以下のように変形することができる。
Iel=(β/2)(Vth_tr+Va+ΔV−Vth_tr)2
=(β/2)(Va+ΔV)2
結局、発光素子に流れる電流Ielは、トランジスター140の閾値電圧Vth_trに依存しないので、画素回路110毎に閾値電圧Vth_trが相違しても、その相違が補償されて、輝度のムラが抑制されることになる。
Iel=(β/2)(Vgs2−Vth_tr)2 …(3)
式(2)の代入によって式(3)は以下のように変形することができる。
Iel=(β/2)(Vth_tr+Va+ΔV−Vth_tr)2
=(β/2)(Va+ΔV)2
結局、発光素子に流れる電流Ielは、トランジスター140の閾値電圧Vth_trに依存しないので、画素回路110毎に閾値電圧Vth_trが相違しても、その相違が補償されて、輝度のムラが抑制されることになる。
ところで、本実施形態では、i行目の走査期間においてはセット期間の終了時から書込期間の開始時までにわたって走査信号Gw(i)がLレベルであり、トランジスター130がオフするので、トランジスター140のゲートがフローティング状態になる。
ここで、タイミングTsにてデータ線114が初期化電位Vofsから電位Vsigに変動するので、当該電位変動が寄生容量(図示省略)を介しトランジスター140のゲートgおよびソースsにそれぞれ伝播し、セット期間の終了時にトランジスター140のゲート・ソース間にセットされた電圧Vgs1を変動させてしまう。このため、表示斑や縦スジなどの発生を招き、表示品位を大きく低下させる要因となる。
そこで、本実施形態では、画素回路110を次のように構成して、データ線114の電位変動の影響を受けにくくしている。
ここで、タイミングTsにてデータ線114が初期化電位Vofsから電位Vsigに変動するので、当該電位変動が寄生容量(図示省略)を介しトランジスター140のゲートgおよびソースsにそれぞれ伝播し、セット期間の終了時にトランジスター140のゲート・ソース間にセットされた電圧Vgs1を変動させてしまう。このため、表示斑や縦スジなどの発生を招き、表示品位を大きく低下させる要因となる。
そこで、本実施形態では、画素回路110を次のように構成して、データ線114の電位変動の影響を受けにくくしている。
この画素回路110の構造について、図4乃至図6を参照して説明する。
図4は、縦および横方向で互いに隣り合う4つの画素回路110の構成を示す平面図であり、図5は、図4におけるD−d線で破断した部分断面図であり、図6は、図4におけるE−e線で破断した部分断面図である。
なお、図4は、トップエミッション構造の画素回路110を観察側から平面視した場合の配線構造を示しているが、簡略化のために、発光素子150における画素電極(陽極)以降に形成される構造体を省略している。図5および図6については、発光素子150の画素電極までを示し、以降の構造体を省略している。また、以下の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
図4は、縦および横方向で互いに隣り合う4つの画素回路110の構成を示す平面図であり、図5は、図4におけるD−d線で破断した部分断面図であり、図6は、図4におけるE−e線で破断した部分断面図である。
なお、図4は、トップエミッション構造の画素回路110を観察側から平面視した場合の配線構造を示しているが、簡略化のために、発光素子150における画素電極(陽極)以降に形成される構造体を省略している。図5および図6については、発光素子150の画素電極までを示し、以降の構造体を省略している。また、以下の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
まず、図5に示されるように、基礎となる基板体2には、ポリシリコン層を島状にパターニングすることによって、半導体130a、140aがそれぞれ設けられている。半導体130aは、トランジスター130を構成する基体であり、半導体140aは、トランジスター140を構成する基体である。ここで、半導体130aは、平面視したときに図4に示されるように、後に形成される走査線112に沿った横方向に長手が延在する矩形に形成されている。一方、半導体140aは、平面視したときに後に形成されるデータ線114に沿った縦方向に長手が延在する矩形に形成されている。
図5および図6に示されるように、半導体130a、140aのほぼ全面を覆うようにゲート絶縁膜10が設けられている。ゲート絶縁膜10の表面には、モリブデンやポリシリコンなどからなるゲート配線層をパターニングすることによって、走査線112およびゲート電極21がそれぞれ設けられている。
走査線112は、図4において横方向に延在するとともに、画素回路110毎に、図において下方向に向かって分岐した部分を有し、当該分岐部分が、半導体130aの中央部で重なっている。半導体130aのうち、走査線112の分岐部分と重なった領域がチャネル領域130cになっている(図5参照)。なお、半導体130aのうち、チャネル領域130cに対し図5において左方向がドレイン領域130dであり、右方向がソース領域130sである。
一方、ゲート電極21は、平面視したときに図4に示されるように、四角枠のうち、左辺を有さずに上辺、右辺および下辺を一体とした形状である。このうち、下辺が、半導体140aの中央部で重なっている。半導体140aのうち、ゲート電極21の下辺と重なった領域がチャネル領域140cになっている(図5参照)。半導体140aのうち、チャネル領域140cに対し図5において左方向がソース領域140sであり、右方向がドレイン領域140dである。
走査線112は、図4において横方向に延在するとともに、画素回路110毎に、図において下方向に向かって分岐した部分を有し、当該分岐部分が、半導体130aの中央部で重なっている。半導体130aのうち、走査線112の分岐部分と重なった領域がチャネル領域130cになっている(図5参照)。なお、半導体130aのうち、チャネル領域130cに対し図5において左方向がドレイン領域130dであり、右方向がソース領域130sである。
一方、ゲート電極21は、平面視したときに図4に示されるように、四角枠のうち、左辺を有さずに上辺、右辺および下辺を一体とした形状である。このうち、下辺が、半導体140aの中央部で重なっている。半導体140aのうち、ゲート電極21の下辺と重なった領域がチャネル領域140cになっている(図5参照)。半導体140aのうち、チャネル領域140cに対し図5において左方向がソース領域140sであり、右方向がドレイン領域140dである。
図5および図6において、走査線112、ゲート電極21またはゲート絶縁膜10を覆うように第1層間絶縁膜11が形成されている。第1層間絶縁膜11の表面には、アルミニウムなどの導電性の配線層をパターニングすることによって、中継電極41、42、43、44a、44bおよび電源線116がそれぞれ形成されている。
このうち、中継電極41は、第1層間絶縁膜11およびゲート絶縁膜10をそれぞれ開孔するコンタクトホール(ビア)31を介してドレイン領域130dに接続されている。
なお、図4において異種の配線層同士が重なる部分で「□」印に「×」印を付した部分がコンタクトホールである。
このうち、中継電極41は、第1層間絶縁膜11およびゲート絶縁膜10をそれぞれ開孔するコンタクトホール(ビア)31を介してドレイン領域130dに接続されている。
なお、図4において異種の配線層同士が重なる部分で「□」印に「×」印を付した部分がコンタクトホールである。
図5において、中継電極42の一端は、第1層間絶縁膜11およびゲート絶縁膜10をそれぞれ開孔するコンタクトホール32を介してソース領域130sに接続される一方、中継電極42の他端は、第1層間絶縁膜11を開孔するコンタクトホール33を介してゲート電極21に接続されている。
中継電極43は、第1層間絶縁膜11およびゲート絶縁膜10をそれぞれ開孔するコンタクトホール34を介してソース領域140sに接続されている。ここで、中継電極43は、平面視したときに図4に示されるようにゲート電極21の三辺のうち、上辺を覆うような長方形部分と、当該長方形部分の左端から下側に向かって突出する電極部分43aとを一体とした形状である。このため、中継電極43は、平面視したときにゲート電極21の一部に重なるとともに、トランジスター140のソースに接続された第1中継電極として機能する。また、容量素子135は、図5に示されるようにゲート電極21と中継電極43とで第1層間絶縁膜11を挟持した構成となる。
中継電極44aは、j列目でいえば、平面視したときに図4に示されるように、後に形成されるj列目のデータ線114と中継電極43との間に設けられ、縦方向に長手が延在する矩形に形成されている。
中継電極44bは、同じくj列目でいえば、平面視したときに図4に示されるように、(j+1)列目のデータ線114とゲート電極21との間に設けられ、縦方向に長手が延在する矩形に形成されている。
中継電極44bは、同じくj列目でいえば、平面視したときに図4に示されるように、(j+1)列目のデータ線114とゲート電極21との間に設けられ、縦方向に長手が延在する矩形に形成されている。
電源線116は、図4において横方向に延在するとともに、画素回路110毎に、図において上方向に向かって分岐した部分を有する。当該分岐した部分の先端が、第1層間絶縁膜11およびゲート絶縁膜10をそれぞれ開孔するコンタクトホール35を介してドレイン領域140dに接続されている(図5参照)。
図5および図6において、中継電極41、42、43、44a、44b、電源線116または第1層間絶縁膜11を覆うように第2層間絶縁膜12が形成されている。第2層間絶縁膜12の表面にはアルミニウムなどの導電性の配線層をパターニングすることによって、中継電極61、62および給電線117がそれぞれ形成されている。
このうち、中継電極61は、第2層間絶縁膜12を開孔するコンタクトホール51を介して中継電極41に接続されている。中継電極62についても、第2層間絶縁膜12を開孔するコンタクトホール52を介して中継電極43に接続されている。
このうち、中継電極61は、第2層間絶縁膜12を開孔するコンタクトホール51を介して中継電極41に接続されている。中継電極62についても、第2層間絶縁膜12を開孔するコンタクトホール52を介して中継電極43に接続されている。
給電線117は、平面視したときに図4においてトランジスター140と電源線116との間に横方向に延在するとともに、画素回路110毎に、図において上方向に向かって分岐した電極部分117a、117bを有する。
このうち、電極部分117aは、中継電極44aおよび電極部分43aを覆うように形成されるとともに、第2層間絶縁膜12を開孔する複数のコンタクトホール53aを介して中継電極44aに接続されている(図6参照)。
また、容量素子137は、特に図示しないが中継電極43の電極部分43aと電極部分117aとで第2層間絶縁膜12を挟持した構成となる。
一方、電極部分117bは、中継電極44bを覆うように形成されるとともに、第2層間絶縁膜12を開孔する複数のコンタクトホール53bを介して中継電極44bに接続されている(図6参照)。このため、中継電極44bは、給電線117に電気的に接続される。
このうち、電極部分117aは、中継電極44aおよび電極部分43aを覆うように形成されるとともに、第2層間絶縁膜12を開孔する複数のコンタクトホール53aを介して中継電極44aに接続されている(図6参照)。
また、容量素子137は、特に図示しないが中継電極43の電極部分43aと電極部分117aとで第2層間絶縁膜12を挟持した構成となる。
一方、電極部分117bは、中継電極44bを覆うように形成されるとともに、第2層間絶縁膜12を開孔する複数のコンタクトホール53bを介して中継電極44bに接続されている(図6参照)。このため、中継電極44bは、給電線117に電気的に接続される。
図5および図6において、中継電極61、62、給電線117または第2層間絶縁膜12を覆うように第3層間絶縁膜13が形成されている。第3層間絶縁膜13の表面にはアルミニウムなどの導電性の配線層をパターニングすることによって、データ線114、中継電極81a、81b、82がそれぞれ形成されている。
このうち、データ線114は、第3層間絶縁膜13を開孔するコンタクトホール71を介して中継電極61に接続されている(図5参照)。このため、データ線114は、中継電極61、中継電極41という経路を辿ってドレイン領域130dに接続される。ここで、データ線114は、平面視したときに図4に示されるように走査線112の延在方向と直行する縦方向に沿って形成される。
このうち、データ線114は、第3層間絶縁膜13を開孔するコンタクトホール71を介して中継電極61に接続されている(図5参照)。このため、データ線114は、中継電極61、中継電極41という経路を辿ってドレイン領域130dに接続される。ここで、データ線114は、平面視したときに図4に示されるように走査線112の延在方向と直行する縦方向に沿って形成される。
中継電極81aは、j列目でいえば、平面視したときに図4に示されるようにj列目のデータ線114と中継電極43・ゲート電極21との間で、中継電極44aおよび電極部分117aと重なるように形成されている。中継電極81aは、図6に示されるように第3層間絶縁膜13を開孔する複数のコンタクトホール73aを介して電極部分117aに接続されている。このため、中継電極81aは、第2中継電極として機能することになる。
ここで、j列目に対応した中継電極81a付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図6に示されるように、電極部分117aの下側には、中継電極43と同層の中継電極44aがコンタクトホール53aを介して接続され、電極部分117aの上側には、データ線114と同層の中継電極81aがコンタクトホール73aを介して接続されるので、中継電極43・ゲート電極21を、j列目のデータ線114から電気的にシールドする構造体が形成されていることになる。
ここで、j列目に対応した中継電極81a付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図6に示されるように、電極部分117aの下側には、中継電極43と同層の中継電極44aがコンタクトホール53aを介して接続され、電極部分117aの上側には、データ線114と同層の中継電極81aがコンタクトホール73aを介して接続されるので、中継電極43・ゲート電極21を、j列目のデータ線114から電気的にシールドする構造体が形成されていることになる。
一方、中継電極81bは、j列目でいえば、平面視したときに図4に示されるように(j+1)列目のデータ線114と中継電極42・ゲート電極21との間で、中継電極44bおよび電極部分117bと重なるように形成されている。中継電極81bは、図6に示されるように第3層間絶縁膜13を開孔する複数のコンタクトホール73bを介して電極部分117bに接続されている。このため、中継電極81bについても、第2中継電極として機能することになる。
ここで、j列目に対応した中継電極81b付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図6に示されるように、電極部分117bの下側には、中継電極42(43)と同層の中継電極44bがコンタクトホール53bを介して接続され、電極部分117bの上側には、データ線114と同層の中継電極81bがコンタクトホール73bを介して接続されるので、中継電極42(43)・ゲート電極21を、(j+)列目のデータ線114から電気的にシールドする構造体が形成されていることになる。
ここで、j列目に対応した中継電極81b付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図6に示されるように、電極部分117bの下側には、中継電極42(43)と同層の中継電極44bがコンタクトホール53bを介して接続され、電極部分117bの上側には、データ線114と同層の中継電極81bがコンタクトホール73bを介して接続されるので、中継電極42(43)・ゲート電極21を、(j+)列目のデータ線114から電気的にシールドする構造体が形成されていることになる。
なお、中継電極44aは、中継電極43と同じ配線層からなり、平面視したときに第2中継電極としての中継電極81aと重なるので、第3中継電極として機能することになる。中継電極44bについても同様である。
中継電極82については、図5に示されるように第3層間絶縁膜13を開孔するコンタクトホール72を介して中継電極62に接続されている。
データ線114、中継電極81a、81b、82または第3層間絶縁膜13を覆うように第4層間絶縁膜14が形成されている。第4層間絶縁膜14の表面には、アルミニウムやITO(Indium Tin Oxide)などの導電性を有する配線層をパターニングすることによって、発光素子150の陽極が形成されている。この陽極は、画素回路110毎に個別の画素電極であり、第4層間絶縁膜14を開孔するコンタクトホール92を介して中継電極82に接続されている。このため、陽極(画素電極)は、中継電極82、中継電極62、および、容量素子135の他方の電極を兼ねる中継電極43という経路を辿ってソース領域140sに接続されることになる。
電気光学装置1としての以降の構造については図示省略するが、陽極に画素回路110毎に有機EL材料からなる発光層が積層されるとともに、各画素回路110にわたって共通の透明電極が、陰極としての共通電極118が設けられる。これによって、発光素子150は、互いに対向する陽極と陰極とで発光層を挟持したOLEDになり、陽極から陰極に向かって流れる電流に応じた輝度にて発光して、基板体2とは反対方向に向かって観察されることになる(トップエミッション構造)。このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。
なお、図4では、発光素子150の陽極である画素電極の図示を省略している。このため、図4におけるコンタクトホール92については、下層側だけが図示されているので、他のコンタクトホールと区別する意味で「□」印だけで表現している。
なお、図4では、発光素子150の陽極である画素電極の図示を省略している。このため、図4におけるコンタクトホール92については、下層側だけが図示されているので、他のコンタクトホールと区別する意味で「□」印だけで表現している。
本実施形態に係る電気光学装置1において、電極部分117a、117bを含む構造体を設けたことによる効果について言及する前に、このような構造体を有しない比較例での問題点について説明する。
図14は、比較例に係る画素回路の構成を示す平面図であり、図15は、図14におけるK−k線で破断した部分断面図である。
図14に示されるように比較例では、図4に示した実施形態のような中継電極81a(81b)、中継電極44a(44b)を有しないし、給電線117についても図において上方向に向かって分岐していない。
このため、データ線114の電位が変動すると、図15に示されるように当該電位変動がゲート電極21や、中継電極42、43に伝播する。ゲート電極21は、トランジスター140のゲートgであるし、中継電極42はコンタクトホール33を介してゲート電極21に接続され、また、中継電極43は、トランジスター140のソース領域に接続されている。
したがって、あるj列の画素回路110でみたときに、自身に対応するj列目のみならず、隣り合う(j+1)列目のデータ線114が電位変動したときに、当該電位変動がゲート電極21や、中継電極42、43に伝播し、トランジスター140のゲート・ソース間にセットされた電圧を変動させて、表示品位を大きく低下させる要因となる。
図14は、比較例に係る画素回路の構成を示す平面図であり、図15は、図14におけるK−k線で破断した部分断面図である。
図14に示されるように比較例では、図4に示した実施形態のような中継電極81a(81b)、中継電極44a(44b)を有しないし、給電線117についても図において上方向に向かって分岐していない。
このため、データ線114の電位が変動すると、図15に示されるように当該電位変動がゲート電極21や、中継電極42、43に伝播する。ゲート電極21は、トランジスター140のゲートgであるし、中継電極42はコンタクトホール33を介してゲート電極21に接続され、また、中継電極43は、トランジスター140のソース領域に接続されている。
したがって、あるj列の画素回路110でみたときに、自身に対応するj列目のみならず、隣り合う(j+1)列目のデータ線114が電位変動したときに、当該電位変動がゲート電極21や、中継電極42、43に伝播し、トランジスター140のゲート・ソース間にセットされた電圧を変動させて、表示品位を大きく低下させる要因となる。
これに対して本実施形態によれば、図4または図6に示されるように、ゲート電極21、中継電極43は、それぞれj列目のデータ線114から、次のような構造体によって、平面視でみても断面視でみても、シールドされる。すなわち、中継電極81aと、給電線117から分岐した電極部分117aと、中継電極44aとをコンタクトホール73a、53aで電気的に接続して互いに同電位とした構造体である。なお、中継電極81a、電極部分117a、中継電極44aのいずれか1つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させることができる。
同様に、ゲート電極21、中継電極42、43は、それぞれ隣である(j+1)列目のデータ線114から、平面視でみても断面視でみても、中継電極81bと、給電線117から分岐した電極部分117bと、中継電極44bとをコンタクトホール73b、53bで電気的に接続して互いに同電位とした構造体によってそれぞれシールドされる。なお、中継電極81b、電極部分117b、中継電極44bのいずれか1つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させる点も同様である。
このように、本実施形態では、j列目および(j+1)列目のデータ線114の電位が変動しても、当該電位変動がゲート電極21、中継電極42、43に伝播し難くなるので、表示品位の低下を防止することができるのである。
同様に、ゲート電極21、中継電極42、43は、それぞれ隣である(j+1)列目のデータ線114から、平面視でみても断面視でみても、中継電極81bと、給電線117から分岐した電極部分117bと、中継電極44bとをコンタクトホール73b、53bで電気的に接続して互いに同電位とした構造体によってそれぞれシールドされる。なお、中継電極81b、電極部分117b、中継電極44bのいずれか1つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させる点も同様である。
このように、本実施形態では、j列目および(j+1)列目のデータ線114の電位が変動しても、当該電位変動がゲート電極21、中継電極42、43に伝播し難くなるので、表示品位の低下を防止することができるのである。
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
図7は、応用形態(その1)に係る画素回路110の構成を示す平面図であり、図8は、図7におけるF−f線で破断した部分断面図である。
これらの図に示されるように、給電線117から分岐する電極部分117aを、平面視したときにゲート電極21と重なるまで延設させた構成としても良い。このように構成すると、j列の画素回路110でみたときに、ゲート電極21、中継電極43をj列目のデータ線114からシールドする面積が拡大するので、表示品位の低下を、より確実に防止することができる。
なお、この構成において、単純に電極部分117aを延設させただけの構成にすると、中継電極43と電極部分117の重なる面積が拡大して容量素子137の容量が、図4に示した構成と比較して増加する。そこで、電極部分43aのうち、図7において横方向の幅を図4よりも狭くして、バランスが図られている。
図7は、応用形態(その1)に係る画素回路110の構成を示す平面図であり、図8は、図7におけるF−f線で破断した部分断面図である。
これらの図に示されるように、給電線117から分岐する電極部分117aを、平面視したときにゲート電極21と重なるまで延設させた構成としても良い。このように構成すると、j列の画素回路110でみたときに、ゲート電極21、中継電極43をj列目のデータ線114からシールドする面積が拡大するので、表示品位の低下を、より確実に防止することができる。
なお、この構成において、単純に電極部分117aを延設させただけの構成にすると、中継電極43と電極部分117の重なる面積が拡大して容量素子137の容量が、図4に示した構成と比較して増加する。そこで、電極部分43aのうち、図7において横方向の幅を図4よりも狭くして、バランスが図られている。
ところで、中継電極81a、81bは、データ線114と同じ導電層からなるので、データ線114とは電気的に独立して形成する必要がある。一方、給電線117、中継電極44a、44bは、それぞれデータ線114とは異なる導電層からなるので、同じ導電層からなる他の中継電極や他の配線と電気的に独立してさえすれば、データ線114と平面視で交差しても問題ない。
このため、図9に示される応用形態(その2)のように、給電線117については、データ線114との交差部分で欠き取ることなくパターニングしても良い。また、中継電極44a、44bについても、一体化して中継電極44としても良い。
このため、図9に示される応用形態(その2)のように、給電線117については、データ線114との交差部分で欠き取ることなくパターニングしても良い。また、中継電極44a、44bについても、一体化して中継電極44としても良い。
また、実施形態においてコンタクトホール53a、53b、73a、73bについては、それぞれ複数個としたが、例えば図10に示される応用形態(その3)のように、ハッチングが付された領域にわたって連続的に形成しても良い。このように形成すると、データ線114の電位変動が、コンタクトホールの隙間を通って中継電極42、43、ゲート電極21に伝播してしまうのを、より確実に抑えることができる。
実施形態では、給電線117に供給されるランプ信号の電位は、直線的に減少しているが、これに限らず、給電線117に出力される電位の変化の態様は任意である。例えば給電線117に出力される電位の波形が曲線状であってもよい。要するに、給電線117に出力される電位は、トランジスター140にセット電流を流すのであれば、セット期間から書込期間にかけて時間経過とともに変化するものであれば良い。また、移動度の補償が重要視されないのであれば、セット電流を流す必要が少ないので、給電線117を定電位とする構成、すなわちDCを供給する構成としても良い。
画素電極(陽極)を構成する配線層、または、当該配線層よりも基板体2とは反対方向の上層側に位置する配線層によって走査線112をパターニングする場合、当該走査線と、トランジスター140のゲート、ソースとの間において、平面視でみても断面視でも重なるように給電線117をパターニングした構成としても良い。この構成によれば、走査線112に供給される走査信号の電位変動が、トランジスター140のゲート・ソースに伝播することを抑えることができる。
発光素子150としては、OLEDのほか、無機EL素子やLED(Light Emitting Diode)素子など、電流に応じた輝度で発光する素子が適用可能である。
次に、実施形態に係る電気光学装置1を用いた電子機器について例を挙げて説明する。
図11は、上述した実施形態に係る電気光学装置1を表示装置に適用した電子機器(その1)としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター2000は、表示装置としての電気光学装置1と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
電気光学装置1において、発光素子150にOLEDを使用した場合、視野角が広く見易い画面表示が可能になる。
図11は、上述した実施形態に係る電気光学装置1を表示装置に適用した電子機器(その1)としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター2000は、表示装置としての電気光学装置1と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
電気光学装置1において、発光素子150にOLEDを使用した場合、視野角が広く見易い画面表示が可能になる。
図12は、実施形態に係る電気光学装置1を表示装置に適用した電子機器(その2)である携帯電話機の外観を示す図である。携帯電話機3000は、複数の操作ボタン3001や方向キー3002などのほか、受話口3003、送話口3004とともに上述した電気光学装置1を備える。方向キー3002を操作することによって、電気光学装置1に表示される画面がスクロールする。
図13は、実施形態に係る電気光学装置1を表示装置に適用した電子機器(その3)としての携帯情報端末(PDA:Personal Digital Assistants)の外観を示す図である。携帯情報端末4000は、複数の操作ボタン4001や方向キー4002などのほか、上述した電気光学装置1を備える。携帯情報端末4000では、所定の操作によって住所録やスケジュール帳などの各種の情報が電気光学装置1に表示されるとともに、表示された情報が方向キー4002の操作に応じてスクロールする。
なお、本発明に係る電気光学装置が適用される電子機器としては、図11から図13までに示した例のほか、テレビ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等などが挙げられる。特にマイクロディスプレイとしては、ヘッドマウントディスプレイや、デジタルスチルカメラまたはビデオカメラの電子ビューファインダーなどが挙げられる。
1…電気光学装置、21…ゲート電極、43、44a、44b、81a、81b…中継電極、110…画素回路、112…走査線、114…データ線、116…電源線、117…給電線、118…共通電極、130…トランジスター、135、137…容量素子、140…トランジスター、150…発光素子、210…走査線駆動回路、220…電源線駆動回路、230…データ線駆動回路、2000…パーソナルコンピューター、3000…携帯電話機、4000…携帯情報端末。
Claims (5)
- 走査線と、
データ線と、
給電線と、
電源線と、
第1トランジスターと、
第2トランジスターと、
発光素子と、
第1電極と第2電極とが第1絶縁膜を介して対向配置された第1容量と、
前記第1電極と第3電極とが第2絶縁膜を介して対向配置された第2容量と、を有し、
前記第1トランジスターのドレインは、前記電源線に接続され、
前記第2トランジスターのドレインは、前記データ線に電気的に接続され、
前記第2トランジスターのゲートは、前記走査線に電気的に接続され、
前記第1トランジスターのゲートは、前記第2トランジスターのソース及び前記第2電極に電気的に接続され、
前記第1トランジスターのソースは、前記第1電極及び前記発光素子に電気的に接続され、
前記第3電極は、前記給電線に電気的に接続され、
前記第3電極は、前記第2電極と前記データ線との間の層に配置された第1中継電極と、前記データ線と同一の層に配置された第2中継電極と、を含み、
前記第1中継電極は、前記第2中継電極と複数のコンタクトホールを介して電気的に接続されていることを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置において、
前記複数のコンタクトホールは、平面視で前記データ線の延在方向に沿うように配列されていることを特徴とする電気光学装置。 - 請求項1または2に記載の電気光学装置において、
前記第1中継電極は、各々が島状に配置された第1部分と第2部分と、を含み、
前記第1トランジスターのゲートは、少なくとも一部が平面視で前記第1部分と前記第2部分との間に配置されていることを特徴とする電気光学装置。 - 請求項3に記載の電気光学装置において、
前記複数のコンタクトホールは、前記第1部分と前記第2部分との各々に、それぞれ複数配置され、
前記第1部分に配置された複数のコンタクトホール及び前記第2部分に配置された複数のコンタクトホールの各々は、それぞれ平面視で前記データ線の延在方向に沿うように配列されていることを特徴とする電気光学装置。 - 請求項1乃至4のいずれかに記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016140024A JP6191742B2 (ja) | 2016-07-15 | 2016-07-15 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016140024A JP6191742B2 (ja) | 2016-07-15 | 2016-07-15 | 電気光学装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015007476A Division JP5975120B2 (ja) | 2015-01-19 | 2015-01-19 | 電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016218461A JP2016218461A (ja) | 2016-12-22 |
JP6191742B2 true JP6191742B2 (ja) | 2017-09-06 |
Family
ID=57581101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016140024A Active JP6191742B2 (ja) | 2016-07-15 | 2016-07-15 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6191742B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006030635A (ja) * | 2004-07-16 | 2006-02-02 | Sony Corp | 表示装置 |
JP2006113110A (ja) * | 2004-10-12 | 2006-04-27 | Seiko Epson Corp | 電気光学装置及び電子機器 |
KR20080010500A (ko) * | 2006-07-27 | 2008-01-31 | 삼성전자주식회사 | 표시 기판, 그 제조방법 및 이를 갖는 표시 장치 |
JP2008107785A (ja) * | 2006-09-29 | 2008-05-08 | Seiko Epson Corp | 電気光学装置および電子機器 |
US20100182303A1 (en) * | 2007-07-30 | 2010-07-22 | Shinji Takasugi | Image display device |
JP2009109853A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
JP2009181014A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Mobile Display Co Ltd | アクティブマトリクス型表示装置 |
JP2010019950A (ja) * | 2008-07-09 | 2010-01-28 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2010085695A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Mobile Display Co Ltd | アクティブマトリクス型表示装置 |
JP2010139926A (ja) * | 2008-12-15 | 2010-06-24 | Sony Corp | 電子機器および表示装置 |
JP5386994B2 (ja) * | 2009-01-09 | 2014-01-15 | ソニー株式会社 | 表示装置および電子機器 |
JP5218269B2 (ja) * | 2009-05-13 | 2013-06-26 | ソニー株式会社 | 表示装置および駆動制御方法 |
-
2016
- 2016-07-15 JP JP2016140024A patent/JP6191742B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016218461A (ja) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5686043B2 (ja) | 電気光学装置および電子機器 | |
JP5682385B2 (ja) | 電気光学装置および電子機器 | |
JP5817580B2 (ja) | 電気光学装置および電子機器 | |
JP2008083171A (ja) | 画素駆動回路及び画像表示装置 | |
JP2007316510A (ja) | アクティブマトリクス型表示装置 | |
KR20120101305A (ko) | 전기 광학 장치 및 전자 기기 | |
JP6555381B2 (ja) | 電気光学装置および電子機器 | |
JP6477838B2 (ja) | 電気光学装置および電子機器 | |
JP6323584B2 (ja) | 電気光学装置および電子機器 | |
JP6245326B2 (ja) | 電気光学装置および電子機器 | |
JP6191742B2 (ja) | 電気光学装置および電子機器 | |
JP5975120B2 (ja) | 電気光学装置および電子機器 | |
JP6164269B2 (ja) | 電気光学装置および電子機器 | |
JP5999201B2 (ja) | 電気光学装置および電子機器 | |
JP5930082B2 (ja) | 電気光学装置および電子機器 | |
JP5999202B2 (ja) | 電気光学装置および電子機器 | |
JP6702457B2 (ja) | 電気光学装置および電子機器 | |
JP7347567B2 (ja) | 電気光学装置および電子機器 | |
JP2011221204A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
JP2013044986A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6191742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |