JP2010019950A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】画素回路の保持容量の電圧を初期化するための初期化線の電位の変動を抑制する。
【解決手段】画素回路Ｐは、複数の走査線３１と複数の信号線４０との各交差に対応して配置される。給電線５０は、複数の画素回路Ｐに電位ＶELを供給する。初期化線６０は、複数の画素回路Ｐに初期化電位ＶRSを供給する。複数の画素回路Ｐの各々は、給電線５０から供給される駆動電流ＩDRの電流量に応じた階調となる電気光学素子Ｅと、信号線４０の階調電位ＶD[j]に応じて両端間の電圧が設定される保持容量Ｃ0と、初期化線６０を保持容量Ｃ0に導通させることで両端間の電圧を初期化するトランジスタＴR1〜ＴR3と、保持容量Ｃ0の電圧に応じて駆動電流ＩDRの電流量を制御する駆動トランジスタＴDRとを含む。初期化線６０は、絶縁層Ｌ1を挟んで給電線５０に重なる部分を各画素回路Ｐ内に含む。
【選択図】図４

Description

本発明は、電気光学素子を駆動するための構造に関する。

有機ＥＬ（Electroluminescence）素子などの電気光学素子を利用した電気光学装置が従来から提案されている。例えば特許文献１に開示された画素回路は、外部から指定された階調に応じた電圧を保持する保持容量と、保持容量の電圧に応じた駆動電流を生成する駆動トランジスタと、駆動電流の電流量に応じた階調となる電気光学素子とを含んで構成される。保持容量の両端間の電圧は、初期化電位が供給される初期化線を電極に導通させることで初期化される。
特開２００６−３０６３５号公報

しかし、特許文献１の技術においては、初期化時（保持容量の放電時）に初期化線に電流が流れることで初期化線の電位が変動する場合がある。初期化後の保持容量の電圧が初期化線の電位の変動に起因して画素回路毎に相違すると、階調のムラや変動（ちらつき）などの画質の低下の原因となる。以上の事情に鑑みて、本発明は、画素回路の保持容量の電圧を初期化するための初期化線の電位の変動を抑制することを目的とする。

以上の課題を解決するために、本発明の電気光学装置は、複数の走査線と複数の信号線との各交差に対応して配置された複数の画素回路と、複数の画素回路に所定の電位を供給する給電線と、複数の画素回路に初期化電位を供給する初期化線とを具備し、複数の画素回路の各々は、給電線から供給される駆動電流の電流量に応じた階調となる電気光学素子と、信号線の電位に応じて両端間の電圧が設定される保持容量（例えば図２の保持容量Ｃ0〜Ｃ2や図１１の保持容量Ｃ2）と、初期化線を保持容量に導通させることで両端間の電圧を初期化する初期化手段（例えば図２のトランジスタＴR1〜ＴR3や図１１のトランジスタＴR4）と、保持容量の電圧に応じて駆動電流の電流量を制御する駆動トランジスタとを含み、初期化線は、絶縁層を挟んで給電線に重なる部分を各画素回路内に含む。以上の構成においては、初期化線と給電線とが絶縁層を挟んで重なる部分に容量が形成されるから、初期化線の電位の変動（さらには給電線の電位の変動）を抑制することが可能である。

本発明の好適な態様において、初期化線は、給電線に重なる第１部分（例えば図７の部分６２Aや図１３の部分６４B）と、給電線を挟んで第１部分とは反対側に形成されて第１部分に導通する第２部分（例えば図７の部分６２Bや図１３の部分６４C）とを各画素回路内に含む。以上の態様においては、第１部分が給電線に重なる部分（例えば図８や図１４の容量ＣP1）と、第２部分が給電線に重なる部分（例えば図８や図１４の容量ＣP2）とが形成されるから、初期化線の電位の変動（さらには給電線の電位の変動）を効果的に抑制することが可能である。

さらに好適な態様において、駆動トランジスタは、ゲート絶縁層を挟んで相対向する半導体層およびゲート電極と、ゲート電極を覆う絶縁層の面上に形成されて半導体層に導通する配線層とを含み、給電線は、ゲート電極と同層から形成された部分を含み、第１部分は、配線層と同層から形成され、第２部分は、半導体層と同層から形成される。以上の態様においては、給電線や初期化線が駆動トランジスタの各要素と同層から形成されるから、給電線や初期化線を駆動トランジスタとは別個の工程で形成する場合と比較して画素回路の製造が簡素化される。また、絶縁層と比較してゲート絶縁層が薄い構成では、第２部分と給電線とで形成される容量（例えば図８や図１４の容量ＣP2）に充分な容量が確保できるという利点がある。

本発明の好適な態様において、給電線は、初期化線に重なる第３部分（例えば図９の部分５３B）と、初期化線を挟んで第３部分とは反対側に形成されて第３部分に導通する第４部分（例えば図９の部分５３C）とを各画素回路内に含む。以上の態様においては、第３部分が初期化線に重なる部分（例えば図１０の容量ＣP1）と、第４部分が初期化線に重なる部分（例えば図１０の容量ＣP2）とが形成されるから、初期化線の電位の変動（さらには給電線の電位の変動）を効果的に抑制することが可能である。

さらに好適な態様において、駆動トランジスタは、ゲート絶縁層を挟んで相対向する半導体層およびゲート電極と、ゲート電極を覆う絶縁層の面上に形成されて半導体層に導通する配線層とを含み、初期化線は、ゲート電極と同層から形成された部分を含み、第３部分は、配線層と同層から形成され、第４部分は、半導体層と同層から形成される。以上の態様においては、給電線や初期化線が駆動トランジスタの各要素と同層から形成されるから、給電線や初期化線を駆動トランジスタとは別個の工程で形成する場合と比較して画素回路の製造が簡素化される。また、絶縁層と比較してゲート絶縁層が薄い構成では、第４部分と初期化線とで形成される容量（例えば図１０の容量ＣP2）に充分な容量が確保できるという利点がある。

給電線と初期化線とが交差する方向に延在する態様の好適例において、給電線および初期化線の一方は、給電線と初期化線とが交差する位置から分岐して給電線および初期化線の他方に重なる部分を各画素回路内に含む。例えば、給電線が第１方向に延在し、初期化線が、第１方向に交差する第２方向に延在する構成において、給電線は、第２方向に分岐して初期化線に重なる部分（例えば図４や図７や図９における分岐部５１）を含む。以上の態様によれば、画素回路内で給電線と初期化線とが重なる面積（給電線と初期化線との間の容量）を充分に確保することが可能である。

給電線と初期化線とが平行な方向に延在する態様の好適例において、給電線および初期化線の一方は、給電線および初期化線の他方に重なるように分岐した部分を各画素回路内に含む。例えば、給電線および初期化線が第１方向に延在する構成において、初期化線は、第１方向に交差する第２方向に分岐して給電線に重なる部分（例えば図１３の部分６４B）を含む。以上の態様によれば、画素回路内で給電線と初期化線とが重なる面積（給電線と初期化線との間の容量）を充分に確保することが可能である。

本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置が適用される。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置のブロック図である。電気光学装置１００は、電子機器に搭載されて画像を表示する表示体として機能する。図１に示すように、電気光学装置１００は、複数の画素回路Ｐが面状に配列された素子部１０と、各画素回路Ｐを駆動する走査線駆動回路２２および信号線駆動回路２４と、電気光学装置１００にて使用される電位を生成する電位生成回路２６とを具備する。なお、走査線駆動回路２２と信号線駆動回路２４と電位生成回路２６との一部または全部を単一の回路とした構成や、走査線駆動回路２２や信号線駆動回路２４を複数の集積回路に分散して実装した構成も採用される。

図１の素子部１０は基板１２の面上に配置される。素子部１０には、Ｘ方向に延在するｍ組の制御線群３０と、Ｘ方向に交差（直交）するＹ方向に延在するｎ本の信号線４０とが形成される（ｍ,ｎ：自然数）。複数の画素回路Ｐは、各制御線群３０と各信号線４０との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。また、素子部１０には、各制御線群３０とともにＸ方向に延在するｍ本の給電線５０と、各信号線４０とともにＹ方向に延在するｎ本の初期化線６０とが形成される。

走査線駆動回路２２は、複数の画素回路Ｐを行単位で順次に選択する。信号線駆動回路２４は、走査線駆動回路２２による選択に同期してｎ系統の階調電位ＶD（ＶD[1]〜ＶD[n]）を各信号線４０に並列に出力する。第ｉ行（ｉ＝１〜ｍ）の選択時に第ｊ列目（ｊ＝１〜ｎ）の信号線４０に出力される階調電位ＶD[j]は、第ｉ行に属する第ｊ列の画素回路Ｐに指定された階調値に対応した電位に設定される。

電位生成回路２６は、電源の高位側の電位ＶELおよび低位側の電位ＧNDと、所定値に設定された初期化電位ＶRSとを生成する。電位ＶELは、ｍ本の給電線５０に出力されて各画素回路Ｐに共通に供給される。また、初期化電位ＶRSは、ｎ本の初期化線６０に出力されて各画素回路Ｐに共通に供給される。なお、電位ＶELや電位ＧNDを生成する回路と初期化電位ＶRSを生成する回路とは別個の回路として実装され得る。

図２は、画素回路Ｐの回路図である。図２においては、第ｉ行に属する第ｊ列の１個の画素回路Ｐのみが代表的に図示されている。図２に示すように、画素回路Ｐは、電位ＶELが供給される給電線５０と電位ＧNDが供給される接地線とを連結する経路上に配置された電気光学素子Ｅを含む。電気光学素子Ｅは、給電線５０から接地線に流れる駆動電流ＩDRの電流量に応じた階調となる電流駆動型の発光素子である。例えば、相対向する陽極と陰極との間に有機ＥＬ材料の発光層を介在させた有機ＥＬ素子が電気光学素子Ｅとして好適である。

図２に示すように、図１における１組の制御線群３０は４本の配線（走査線３１，第１制御線３２，第２制御線３３，発光制御線３４）で構成される。走査線駆動回路２２は制御線群３０の各配線に信号を供給する。例えば、走査線３１には、第ｉ行を選択するための走査信号ＧW[i]が供給される。また、第１制御線３２には第１制御信号Ｇa[i]が供給され、第２制御線３３には第２制御信号Ｇb[i]が供給される。発光制御線３４には、発光制御信号ＧEL[i]が供給される。

駆動電流ＩDRの経路上にはＰチャネル型の駆動トランジスタＴDRとＮチャネル型の発光制御トランジスタＴELとが配置される。駆動トランジスタＴDRは、給電線５０にソースが接続されるとともにドレインが発光制御トランジスタＴELのドレインに接続され、自身のゲートの電位に応じて駆動電流ＩDRの電流量を制御する。発光制御トランジスタＴELは、発光制御線３４にゲートが接続されるとともにソースが電気光学素子Ｅ（陽極）に接続され、電気光学素子Ｅに対する駆動電流ＩDRの供給の可否を制御する。なお、駆動トランジスタＴDRや発光制御トランジスタＴELを電気光学素子Ｅと接地線との間に配置した構成も採用される。

図２の保持容量Ｃ0は、電極ｅ1と電極ｅ2との間の電圧を保持する。電極ｅ2は駆動トランジスタＴDRのゲートに接続される。保持容量Ｃ0の電極ｅ1と信号線４０との間には、両者の電気的な接続（導通／非導通）を制御するＮチャネル型の選択トランジスタＴSLが介在する。選択トランジスタＴSLのゲートは走査線３１に接続される。また、電極ｅ1と給電線５０との間には、電極ｅ1の電位を保持する保持容量Ｃ1が介在し、電極ｅ2と給電線５０との間には、電極ｅ2（駆動トランジスタＴDRのゲート）の電位を保持する保持容量Ｃ2が介在する。

駆動トランジスタＴDRのゲートとドレインとの間にはＮチャネル型のトランジスタＴR1が介在する。保持容量Ｃ0の電極ｅ1と初期化線６０との間にはＮチャネル型のトランジスタＴR2が介在する。トランジスタＴR1およびトランジスタＴR2の各々のゲートは第１制御線３２に接続される。また、トランジスタＴR1とトランジスタＴR2との間にはＮチャネル型のトランジスタＴR3が介在する。トランジスタＴR3のゲートは第２制御線３３に接続される。

図３は、電気光学装置１００の動作のタイミングチャートである。図３に示すように、走査信号ＧW[1]〜ＧW[m]は、書込期間（水平走査期間）ＰW毎に順番にハイレベル（第ｉ行の選択を意味するレベル）に設定される。第１制御信号Ｇa[i]は、走査信号ＧW[i]がハイレベルとなる書込期間ＰWの開始前の初期化期間ＰRSにてハイレベルとなり、初期化期間ＰRS以外の期間でローレベルを維持する。初期化期間ＰRSは、期間Ｐ1と期間Ｐ2とに区分される。期間Ｐ1は、保持容量Ｃ0の両端間の電圧を所定値に初期化する期間であり、期間Ｐ1の経過後の期間Ｐ2は、駆動トランジスタＴDRのゲートの電位を自身の閾値電圧ＶTHに応じた電位に設定する期間である。

第２制御信号Ｇb[i]は、期間Ｐ1にてハイレベルに設定されるとともに期間Ｐ1以外の期間でローレベルに維持される。発光制御信号ＧEL[i]は、走査信号ＧW[i]がハイレベルとなる書込期間ＰWの経過後から第１制御信号Ｇa[i]が次にハイレベルとなる初期化期間ＰRSの開始前までの発光期間ＰELにてハイレベルとなり、発光期間ＰEL以外の期間にてローレベルを維持する。初期化期間ＰRSと書込期間ＰWと発光期間ＰELとに区分して画素回路Ｐの動作を以下に説明する。

初期化期間ＰRSの期間Ｐ1では第１制御信号Ｇa[i]および第２制御信号Ｇb[i]がハイレベルに設定されるから、トランジスタＴR1とトランジスタＴR2とトランジスタＴR3とがオン状態に変化する。したがって、保持容量Ｃ0の電極ｅ1と電極ｅ2とが導通するとともに電極ｅ1および電極ｅ2の双方に初期化線６０から初期化電位ＶRSが供給される。電極ｅ1と電極ｅ2とが導通することで、初期化期間ＰRSの開始時に保持容量Ｃ0に蓄積されていた電荷は放電される。

初期化期間ＰRSの期間Ｐ2では第１制御信号Ｇa[i]のみがハイレベルに設定されるから、トランジスタＴR1とトランジスタＴR2とがオン状態を維持する（トランジスタＴR3はオフ状態に変化する）。したがって、期間Ｐ1から引続き、保持容量Ｃ0の電極ｅ1には、初期化線６０からトランジスタＴR2を介して初期化電位ＶRSが供給される。また、駆動トランジスタＴDRのゲートとドレインとがトランジスタＴR1を介してダイオード接続されるから、駆動トランジスタＴDRのゲート（保持容量Ｃ0の電極ｅ2）の電位は、給電線５０の電位ＶELよりも閾値電圧ＶTHだけ低い電位に上昇する。以上のように、保持容量Ｃ0の両端間の電圧は、初期化期間ＰRSにて所定値（|ＶEL−ＶTH−ＶRS|）に初期化される。同様に、保持容量Ｃ1および保持容量Ｃ2の電圧は所定値に初期化される。

書込期間ＰWでは、走査信号ＧW[i]がハイレベルに設定されることで選択トランジスタＴSLがオン状態に変化するから、保持容量Ｃ0の電極ｅ1の電位は、初期化期間ＰRSにて設定された初期化電位ＶRSから信号線４０の階調電位ＶD[j]に変化する。書込期間ＰWにおいてはトランジスタＴR1がオフ状態に遷移することで駆動トランジスタＴDRのゲートは電気的なフローティング状態にあるから、駆動トランジスタＴDRのゲート（電極ｅ2）の電位は、初期化期間ＰRSにて設定された電位（ＶEL−ＶTH）から電極ｅ1の電位の変動量（ＶRS→ＶD[j]）に応じて変化する。すなわち、駆動トランジスタＴDRのゲートの電位は、階調電位ＶD[j]と自身の閾値電圧ＶTHとに応じた電位に設定される。

発光期間ＰELでは、発光制御信号ＧEL[i]がハイレベルに遷移することで発光制御トランジスタＴELがオン状態に変化する。したがって、駆動トランジスタＴDRのゲートの電位に応じた電流量の駆動電流ＩDRが給電線５０から駆動トランジスタＴDRと発光制御トランジスタＴELとを経由して電気光学素子Ｅに供給される。電気光学素子Ｅは駆動電流ＩDRの電流量に応じた階調（階調電位ＶD[j]に応じた階調）に制御される。発光期間ＰELにおける駆動トランジスタＴDRのゲートの電位には自身の閾値電圧ＶTHが反映されるから、各駆動トランジスタＴDRの閾値電圧ＶTHの相違に起因した電気光学素子Ｅの階調のムラは補償される。

次に、以上に説明した画素回路Ｐの構造を説明する。図４は、１個の画素回路Ｐの平面図である。図４に示すように、画素回路Ｐは、基板１２の表面に画定された矩形状の単位領域Ａ内に形成される。単位領域Ａ内には、給電線５０および走査線３１がＸ方向に延在するとともに信号線４０および初期化線６０がＹ方向に延在する。給電線５０と走査線３１と信号線４０と初期化線６０とに包囲された領域内に駆動トランジスタＴDRが配置される。

駆動トランジスタＴDRと走査線３１との間に選択トランジスタＴSLが配置される。給電線５０を挟んで駆動トランジスタＴDRとは反対側の領域においては発光制御線３４がＸ方向に延在する。給電線５０と発光制御線３４との間に発光制御トランジスタＴELが配置される。また、走査線３１を挟んで駆動トランジスタＴDRとは反対側の領域に第１制御線３２が形成され、第１制御線３２を挟んで走査線３１とは反対側の領域に第２制御線３３が形成される。トランジスタＴR1およびトランジスタＴR2は走査線３１と第１制御線３２との間に配置され、トランジスタＴR3は第１制御線３２と第２制御線３３との間に配置される。

図５は、図４におけるＶ−Ｖ線の断面図である。駆動トランジスタＴDRは、基板１２の面上に半導体材料（例えばポリシリコン）で形成された半導体層１２２と、半導体層１２２のチャネル領域に対向するゲート電極１２４とを含む。半導体層１２２とゲート電極１２４との間には、基板１２の全域にわたって連続するゲート絶縁層Ｌ0が介在する。ゲート電極１２４が形成されたゲート絶縁層Ｌ0の面上には絶縁層Ｌ1が基板１２の全域にわたって連続に形成される。絶縁層Ｌ1の面上に形成された配線層１２６（ソース電極およびドレイン電極）が導通孔を介して半導体層１２２に導通する。

画素回路Ｐを構成する各トランジスタＴ（ＴR1，ＴR2，ＴR3，ＴEL，ＴSL）は駆動トランジスタＴDRと共通の工程で形成される。すなわち、トランジスタＴの各要素と駆動トランジスタＴDRの各要素とは、単一の膜体を選択的に除去することで共通の工程で一括的に形成（以下では単に「同層から形成」という）される。例えば、各トランジスタＴの半導体層は駆動トランジスタＴDRの半導体層１２２と同層から形成され、各トランジスタＴのゲート電極は駆動トランジスタＴDRのゲート電極１２４と同層から形成される。図４においては、同層から形成された各導電体（電極や配線）に対して共通の態様のハッチングが付されている。なお、画素回路Ｐを構成する各トランジスタはボトムゲート構造でもよい。

保持容量Ｃ0の電極ｅ1は駆動トランジスタＴDRの半導体層１２２と同層から形成され、電極ｅ2は駆動トランジスタＴDRのゲート電極１２４と同層から形成される。保持容量Ｃ1および保持容量Ｃ2も同様に、半導体層１２２と同層から形成された電極とゲート電極１２４と同層から形成された電極とで構成される。

制御線群３０（走査線３１，第１制御線３２，第２制御線３３，発光制御線３４）と給電線５０とは駆動トランジスタＴDRのゲート電極１２４と同層から形成される。また、初期化線６０と信号線４０とは駆動トランジスタＴDRの配線層１２６（ソース電極およびドレイン電極）と同層から形成される。画素回路Ｐの各要素の接続の関係は図２を参照して説明した通りである。電気光学素子Ｅの陽極（画素電極）は、絶縁層Ｌ1を被覆する絶縁層の導通孔Ｈ1（図４）を介して発光制御トランジスタＴELのソース電極に導通する。

図６は、図４におけるVI−VI線の断面図である。図４および図６に示すように、初期化線６０は、基板１２に垂直な方向からみて給電線５０の分岐部５１に重なる。分岐部５１は、給電線５０のＸ方向に延在する線状の部分のうち初期化線６０とが交差する位置からＹ方向に分岐するとともに初期化線６０の直下をＹ方向に延在する部分である。図６に示すように、給電線５０と初期化線６０との間には絶縁層Ｌ1が介在する。したがって、給電線５０（分岐部５１）および初期化線６０と両者間の絶縁層Ｌ1（誘電体）とで容量ＣPが形成される。

以上のように初期化線６０には容量ＣPが付随するから、初期化期間ＰRSにおいて保持容量Ｃ0に初期化線６０を接続する（初期化線６０に電流が流れる）ことで発生する初期化電位ＶRSの変動は抑制される。同様に、給電線５０に容量ＣPが付随するから、給電線５０から電気光学素子Ｅに駆動電流ＩDRが流れることで発生する電位ＶELの変動は抑制される。すなわち、容量ＣPは、初期化線６０および給電線５０における電位の変動を平滑化する手段として機能する。

ところで、初期化線６０や給電線５０における電位の変動を抑制するための構成としては、例えば、電位生成回路２６における電位ＶELや初期化電位ＶRSの出力端に容量（平滑化容量）を配置した構成（以下「対比例」という）も考えられる。しかし、対比例においては、平滑化容量が形成される領域を素子部１０と電位生成回路２６との間に確保する必要があるから、平滑化容量を基板１２上に形成する構成においては基板１２の額縁領域（素子部１０の外側の領域）が増大し、基板１２に固定された配線基板上に平滑化容量を形成する構成においては配線基板が大型化するという問題がある。本形態の容量ＣPは、素子部１０内に画素回路Ｐ毎に形成されるから、額縁領域の増大や配線基板の大型化といった問題は発生しないという利点がある。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図７は、本形態に係る画素回路Ｐの平面図であり、図８は、図７におけるＶIII−VIII線の断面図である。図７に示すように、初期化線６０は部分６２Aと部分６２Bとを含んで構成される。部分６２Aは、第１実施形態の初期化線６０と同形状の部分であり、駆動トランジスタＴDRの配線層１２６と同層から形成されてＹ方向に延在する。部分６２Bは、各単位領域Ａ内に駆動トランジスタＴDRの半導体層１２２と同層から形成される。図７および８に示すように、部分６２Bは、給電線５０を挟んで部分６２Aに重なるようにＹ方向に延在する。すなわち、給電線５０の分岐部５１は、初期化線６０の部分６２Aと部分６２Bとの間に介在する。部分６２Aは、絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔Ｈ2を介して部分６２Bに導通する。

図８に示すように、給電線５０（分岐部５１）と初期化線６０の部分６２Aとは、両者間の絶縁層Ｌ1を誘電体として容量ＣP1を形成する。また、給電線５０（分岐部５１）と初期化線６０の部分６２Bとは、両者間のゲート絶縁層Ｌ0を誘電体として容量ＣP2を形成する。容量ＣP1と容量ＣP2とは、初期化線６０と給電線５０との間に並列に配置される。したがって、給電線５０と初期化線６０との間に容量ＣPのみが介在する第１実施形態と比較して、初期化線６０および給電線５０における電位の変動を効果的に抑制することが可能である。特に、ゲート絶縁層Ｌ0は絶縁層Ｌ1と比較して膜厚が小さい（給電線５０と部分６２Bとの間隔が小さい）から、容量ＣP2には、初期化線６０や給電線５０の電位の変動を抑制するために充分な容量値を容量ＣP1よりも容易に確保できる。したがって、初期化線６０および給電線５０の電位の変動を抑制できるという効果は格別に顕著となる。

＜Ｃ：第３実施形態＞
図９は、本発明の第３実施形態に係る画素回路Ｐの平面図であり、図１０は、図９におけるＸ−Ｘ線の断面図である。図９に示すように、初期化線６０は、Ｙ方向に交互に配列する部分６３Aと部分６３Bとを含んで構成される。部分６３Aは、駆動トランジスタＴDRのゲート電極１２４と同層から形成され、部分６３Bは、駆動トランジスタＴDRの配線層１２６と同層から形成される。部分６３Aは、各単位領域Ａのうち走査線３１と発光制御線３４との間隙内にてＹ方向に延在する。部分６３Bは、Ｙ方向に相隣接する各部分６３Aの間隙を跨ぐようにＹ方向に延在する。図９および図１０に示すように、部分６３Bは、絶縁層Ｌ1を貫通する導通孔Ｈ3を介して部分６３Aに導通する。

給電線５０は、部分５３Aと部分５３Bと部分５３Cとを含んで構成される。部分５３Aは、駆動トランジスタＴDRのゲート電極１２４と同層から形成され、部分５３Bは、駆動トランジスタＴDRの配線層１２６と同層から形成され、部分５３Cは、駆動トランジスタＴDRの半導体層１２２と同層から形成される。部分５３Aは、Ｘ方向に相隣接する各初期化線６０の部分６３Aの間隙内にてＸ方向に延在する。部分５３Bは、Ｘ方向に相隣接する各部分５３Aの間隙を跨ぐ形状に形成され、絶縁層Ｌ1を貫通する導通孔Ｈ4を介して各部分５３Aに導通する。図９に示すように、部分５３Bは、基板１２に垂直な方向からみて初期化線６０の部分６３Aと重なるようにＹ方向に延在する。

図９および図１０に示すように、部分５３Cは、初期化線６０の部分６３Aを挟んで部分５３Bに重なるようにＹ方向に延在する。すなわち、初期化線６０の部分６３Aは、給電線５０の部分５３Bと部分５３Cとの間に介在する。図９に示すように、部分５３Bは、絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔Ｈ5を介して部分５３Cに導通する。

図１０に示すように、初期化線６０の部分６３Aと給電線５０の部分５３Bとは、両者間の絶縁層Ｌ1を誘電体として容量ＣP1を形成する。また、初期化線６０の部分６３Aと給電線５０の部分５３Cとは、両者間のゲート絶縁層Ｌ0を誘電体として容量ＣP2を形成する。容量ＣP1と容量ＣP2とは、初期化線６０と給電線５０との間に並列に配置される。したがって、給電線５０と初期化線６０との間に容量ＣPのみが介在する第１実施形態と比較すると、第２実施形態と同様に、初期化線６０および給電線５０における電位の変動を効果的に抑制することが可能である。また、絶縁層Ｌ1よりも薄いゲート絶縁層Ｌ0を容量ＣP2の誘電体として利用することで容量ＣP2に充分な容量値を確保できるという効果も第２実施形態と同様である。

＜Ｄ：第４実施形態＞
図１１は、本発明の第４実施形態に係る電気光学装置１００における画素回路Ｐの回路図である。第１実施形態と同様に、給電線５０から電気光学素子Ｅに供給される駆動電流ＩDRの経路上に駆動トランジスタＴDRが配置される。駆動トランジスタＴDRのゲートと給電線５０との間には保持容量Ｃ2が介在する。

選択トランジスタＴSLは、駆動トランジスタＴDRのゲートと信号線４０との間に介在する。トランジスタＴR4は、駆動トランジスタＴDRのゲートと初期化線６０との間に介在する。図１１に示すように、本形態の１組の制御線群３０は、走査信号ＧW[i]が供給される走査線３１と制御信号Ｇc[i]が供給される制御線３６とで構成される。選択トランジスタＴSLのゲートは走査線３１に接続され、トランジスタＴR4のゲートは制御線３６に接続される。

図１２は、画素回路Ｐの動作を示すタイミングチャートである。図１２に示すように、制御線３６に供給される制御信号Ｇc[i]は、走査線３１の走査信号ＧW[i]がハイレベルとなる書込期間ＰWの開始前の初期化期間ＰRSにてハイレベルに設定され、初期化期間ＰRS以外の期間にてローレベルを維持する。

初期化期間ＰRSでは、制御信号Ｇc[i]がハイレベルに設定されることでトランジスタＴR4がオン状態に遷移するから、駆動トランジスタＴDRのゲートには初期化線６０からトランジスタＴR4を介して初期化電位ＶRSが供給される。したがって、保持容量Ｃ2の両端間の電圧は、初期化期間ＰRSにて所定値（電位ＶELと初期化電位ＶRSとの差分）に初期化される。一方、書込期間ＰWでは、走査信号ＧW[i]がハイレベルに設定されることで選択トランジスタＴSLがオン状態に変化するから、階調電位ＶD[j]が信号線４０から駆動トランジスタＴDRのゲートに供給される。駆動トランジスタＴDRのゲートの電位は、書込期間ＰWの経過後も保持容量Ｃ2によって保持される。したがって、階調電位ＶD[j]に応じた電流量の駆動電流ＩDRが電気光学素子Ｅに供給される。

図１３は、画素回路Ｐの平面図であり、図１４は、図１３におけるXIV−XIV線の断面図である。図１３に示すように、単位領域Ａ内には給電線５０がＸ方向に延在するとともに駆動トランジスタＴDRが配置される。給電線５０は、駆動トランジスタＴDRのゲート電極１２４と同層から形成される。走査線３１は、駆動トランジスタＴDRを挟んで給電線５０とは反対側の領域でＸ方向に延在する。選択トランジスタＴSLは、駆動トランジスタＴDRと走査線３１との間に配置される。また、駆動トランジスタＴDRと給電線５０との間には、トランジスタＴR4と制御線３６とが形成される。保持容量Ｃ2は、駆動トランジスタＴDRの半導体層１２２と同層から形成された電極と給電線５０とで形成される。画素回路Ｐの各要素の接続の関係は図１１を参照して説明した通りである。

初期化線６０は、部分６４Aと部分６４Bと部分６４Cとを含んで構成される。部分６４Aは、駆動トランジスタＴDRのゲート電極１２４と同層（給電線５０と同層）から形成され、部分６４Bは、駆動トランジスタＴDRの配線層１２６と同層から形成される。部分６４Aは、給電線５０を挟んで駆動トランジスタＴDRとは反対側の領域でＸ方向（給電線５０と平行な方向）に延在する。部分６４Cは、トランジスタＴR4の半導体層から連続する部分である。したがって、部分６４Cは、駆動トランジスタＴDRの半導体層１２２と同層から形成される。図１３および図１４に示すように、部分６４Bは、絶縁層Ｌ1を貫通する導通孔Ｈ6を介して部分６４Aに導通するとともに、絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔Ｈ7を介して部分６４Cに導通する。

部分６４Bは、Ｘ方向に延在する部分６４AからＹ方向に分岐してトランジスタＴR4（ソース）まで連続する。したがって、図１３および図１４に示すように、部分６４Bは、絶縁層Ｌ1を挟んで給電線５０に重なる。また、部分６４Cは、ゲート絶縁層Ｌ0を挟んで給電線５０に重なる。すなわち、給電線５０は、初期化線６０の部分６４Bと部分６４Cとの間に介在する。したがって、図１４に示すように、給電線５０と初期化線６０の部分６４Bとは、両者間の絶縁層Ｌ1を誘電体として容量ＣP1を形成し、給電線５０と初期化線６０の部分６４Cとは、両者間のゲート絶縁層Ｌ0を誘電体として容量ＣP2を形成する。容量ＣP1と容量ＣP2とは、初期化線６０と給電線５０との間に並列に配置される。

以上のように初期化線６０と給電線５０との間には容量ＣP1と容量ＣP2とが付随するから、第２実施形態や第３実施形態と同様に、初期化線６０における初期化電位ＶRSの変動や給電線５０における電位ＶELの変動を有効に抑制することが可能である。また、第２実施形態や第３実施形態と同様に、絶縁層Ｌ1よりも薄いゲート絶縁層Ｌ0を容量ＣP2の誘電体として利用することで容量ＣP2に充分な容量値が確保されるという利点もある。

＜Ｅ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。

（１）変形例１
初期化線６０や給電線５０の形状は、各々に付随する容量を充分に確保するという観点から適宜に変更される。例えば、図１５に示すように、給電線５０（保持容量Ｃ1および保持容量Ｃ2）に重なる部分６５を初期化線６０が含む構成や、分岐部５１とは反対側に分岐してＹ方向に延在する部分５５を給電線５０が含む構成も採用される。すなわち、画素回路Ｐ（単位領域Ａ）内にて絶縁層を挟んで初期化線６０と給電線５０とが重なる構成が本発明では好適であり、初期化線６０および給電線５０の具体的な形状や各々が延在する方向は任意である。

また、第１実施形態（図４）においては、給電線５０と初期化線６０とが交差する位置から分岐する分岐部５１を給電線５０に形成したが、給電線５０と交差する位置からＸ方向に延在する部分を初期化線６０に形成した構成でも、初期化線６０と給電線５０との間の容量を増加させることが可能である。同様に、第４実施形態（図１３）においては、初期化線６０の部分６４Aから分岐した部分６４Bを給電線５０に重ねたが、Ｙ方向に分岐して初期化線６０に重なる部分を給電線５０に形成した構成でも、初期化線６０と給電線５０との間の容量を増加させることが可能である。

（２）変形例２
第４実施形態においては、初期化線６０の部分６４Bと部分６４Cとが給電線５０に重なる構成を例示したが、初期化線６０が部分６４Bおよび部分６４Cの一方のみを含む構成（すなわち、第１実施形態と同様に初期化線６０が給電線５０の一方の表面のみに対向する構成）も採用される。

（３）変形例３
画素回路Ｐの構成は以上の例示に限定されない。保持容量（図２の保持容量Ｃ0〜Ｃ2や図１１の保持容量Ｃ2）の電圧に応じて電気光学素子Ｅの階調を制御する駆動トランジスタＴDRと、初期化線６０を保持容量に導通させることで両端間の電圧を初期化する手段（例えばトランジスタＴR1〜ＴR4）とを具備する画素回路Ｐが本発明では好適に採用され、他の要素の具体的な構成は本発明において不問である。

（４）変形例４
以上の各形態においては初期化線６０や給電線５０を画素回路Ｐ内のトランジスタ（例えば駆動トランジスタＴDR）の要素と同層から形成したが、初期化線６０や給電線５０はトランジスタとは別個の工程で形成され得る。ただし、初期化線６０や給電線５０を画素回路Ｐ内のトランジスタの要素と同層から形成した構成によれば、画素回路Ｐを形成する工程が簡素化されるという利点がある。

（５）変形例５
初期化線６０に重なる給電線５０に供給される電位は電源電位の高位側の電位ＶELに限定されない。例えば、電源電位の低位側の電位ＧNDが供給される給電線５０に重なるように初期化線６０を形成した構成も採用される。すなわち、本発明の給電線５０は、画素回路Ｐに所定の電位（固定値であるか可変値であるかは不問）を供給する配線として特定される。また、初期化電位ＶRSが固定の電位である構成は本発明において必須ではない。すなわち、初期化線６０は、画素回路Ｐにおける保持容量の電圧（電荷）を初期化する初期化電位ＶRSが供給される配線として特定される。

（６）変形例６
有機ＥＬ素子は電気光学素子Ｅの例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した電気光学装置にも以上の各態様と同様に本発明が適用される。本発明における電気光学素子は、電流電流ＩDRの電流量に応じて階調（輝度）が変化する要素である。

＜Ｆ：応用例＞
次に、以上の各態様に係る電気光学装置１００を利用した電子機器について説明する。図１６ないし図１８には、電気光学装置１００を表示装置として採用した電子機器の形態が図示されている。

図１６は、電気光学装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置１００は有機ＥＬ素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。

図１７は、電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。

図１８は、電気光学装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置１００に表示される。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１６から図１８に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の電気光学装置は利用される。

本発明の第１実施形態に係る電気光学装置のブロック図である。 画素回路の回路図である。 電気光学装置の動作を示すタイミングチャートである。 画素回路Ｐの平面図である。 図４におけるＶ−Ｖ線の断面図である。 図４におけるVI−VI線の断面図である。 本発明の第２実施形態における画素回路の平面図である。 図７におけるVIII−VIII線の断面図である。 本発明の第３実施形態における画素回路の平面図である。 図９におけるＸ−Ｘ線の断面図である。 本発明の第４実施形態における画素回路の回路図である。 電気光学装置の動作を示すタイミングチャートである。 画素回路の平面図である。 図１３におけるXIV−XIV線の断面図である。 変形例に係る画素回路の平面図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。 電子機器（携帯情報端末）の斜視図である。

符号の説明

１００……電気光学装置、１０……素子部、１２……基板、２２……走査線駆動回路、２４……信号線駆動回路、２６……電位生成回路、３０……制御線群、３１……走査線、３２……第１制御線、３３……第２制御線、３４……発光制御線、３６……制御線、４０……信号線、５０……給電線、６０……初期化線、５１……分岐部、１２２……半導体層、１２４……ゲート電極、１２６……配線層、Ｅ……電気光学素子、Ａ……単位領域、ＴDR……駆動トランジスタ、ＴEL……発光制御トランジスタ、ＴSL……選択トランジスタ、ＴR1〜ＴR4……トランジスタ。
。

Claims (8)

1. 複数の走査線と複数の信号線との各交差に対応して配置された複数の画素回路と、
   前記複数の画素回路に所定の電位を供給する給電線と、
   前記複数の画素回路に初期化電位を供給する初期化線とを具備し、
   前記複数の画素回路の各々は、
   前記給電線から供給される駆動電流の電流量に応じた階調となる電気光学素子と、
   前記信号線の電位に応じて両端間の電圧が設定される保持容量と、
   前記初期化線を前記保持容量に導通させることで前記両端間の電圧を初期化する初期化手段と、
   前記保持容量の電圧に応じて前記駆動電流の電流量を制御する駆動トランジスタとを含み、
   前記初期化線は、絶縁層を挟んで前記給電線に重なる部分を前記各画素回路内に含む
   電気光学装置。
2. 前記初期化線は、
   前記給電線に重なる第１部分と、
   前記給電線を挟んで前記第１部分とは反対側に形成されて前記第１部分に導通する第２部分と
   を前記各画素回路内に含む
   請求項１の電気光学装置。
3. 前記駆動トランジスタは、ゲート絶縁層を挟んで相対向する半導体層およびゲート電極と、前記ゲート電極を覆う絶縁層の面上に形成されて前記半導体層に導通する配線層とを含み、
   前記給電線は、前記ゲート電極と同層から形成された部分を含み、
   前記第１部分は、前記配線層と同層から形成され、
   前記第２部分は、前記半導体層と同層から形成される
   請求項２の電気光学装置。
4. 前記給電線は、
   前記初期化線に重なる第３部分と、
   前記初期化線を挟んで前記第３部分とは反対側に形成されて前記第３部分に導通する第４部分と
   を前記各画素回路内に含む
   請求項１の電気光学装置。
5. 前記駆動トランジスタは、ゲート絶縁層を挟んで相対向する半導体層およびゲート電極と、前記ゲート電極を覆う絶縁層の面上に形成されて前記半導体層に導通する配線層とを含み、
   前記初期化線は、前記ゲート電極と同層から形成された部分を含み、
   前記第３部分は、前記配線層と同層から形成され、
   前記第４部分は、前記半導体層と同層から形成される
   請求項４の電気光学装置。
6. 前記給電線と前記初期化線とは交差する方向に延在し、
   前記給電線および前記初期化線の一方は、前記給電線と前記初期化線とが交差する位置から分岐して前記給電線および前記初期化線の他方に重なる部分を前記各画素回路内に含む
   請求項１から請求項５の何れかの電気光学装置。
7. 前記給電線と前記初期化線とは平行な方向に延在し、
   前記給電線および前記初期化線の一方は、前記給電線および前記初期化線の他方に重なるように分岐した部分を前記各画素回路内に含む
   請求項１から請求項５の何れかの電気光学装置。
8. 請求項１から請求項７の何れかの電気光学装置を具備する電子機器。
   

Images