JP2006349794A - 電子回路、その駆動方法、電気光学装置および電子機器 - Google Patents
電子回路、その駆動方法、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2006349794A JP2006349794A JP2005173271A JP2005173271A JP2006349794A JP 2006349794 A JP2006349794 A JP 2006349794A JP 2005173271 A JP2005173271 A JP 2005173271A JP 2005173271 A JP2005173271 A JP 2005173271A JP 2006349794 A JP2006349794 A JP 2006349794A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- switching element
- potential
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【解決手段】 駆動トランジスタTdrは、そのゲートの電位に応じた駆動電流Ielを生成する。電気光学素子11は、駆動電流Ielに応じた輝度にて発光する。トランジスタTr1は、駆動トランジスタTdrのゲートとドレインとの導通および非導通を切り替える。容量素子C0は、第1電極L1と第2電極L2とを有する。第2電極L2は駆動トランジスタTdrのゲートに接続される。トランジスタTr2は、データ電位VD[j]が供給されるデータ線14と第1電極L1との間に介挿される。トランジスタTr3は、略一定の電位VSTが供給される給電線17と第1電極L1との間に介挿される。トランジスタTr3は、トランジスタTr2がオン状態にあるときにオフ状態となり、トランジスタTr2がオフ状態にあるときにオン状態となる。
【選択図】 図2
Description
図1は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この電気光学装置Dは、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Pが面状に配列された画素アレイ部10と、各画素回路Pを駆動する走査線駆動回路22およびデータ線駆動回路24と、電気光学装置Dで利用される各電圧を生成する電圧生成回路27とを有する。なお、図1においては走査線駆動回路22とデータ線駆動回路24と電圧生成回路27とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図1に図示されたひとつの走査線駆動回路22(あるいはデータ線駆動回路24や電圧生成回路27)が複数のICチップに区分された態様で電気光学装置Dに実装されてもよい。
次に、図4ないし図7を参照しながら画素回路Pの具体的な動作を説明する。以下では、第i行に属する第j列目の画素回路Pの動作を、リセット期間Paと補償期間Pbと書込期間PWRTと発光期間PELとに区分して説明する。
リセット期間Paにおいては、図3に示されるように、初期化信号GINT[i]およびリセット信号GRES[i]がハイレベルを維持するとともに走査信号GWRT[i]および発光制御信号GEL[i]がローレベルを維持する。したがって、図4に示されるように、トランジスタTr1とTr3とTr4とはオン状態に遷移し、トランジスタTr2と発光制御トランジスタTelとはオフ状態を維持する。この状態においては、容量素子C0の第1電極L1と第2電極L2とがトランジスタTr3とTr4とTr1とを介して導通するから、リセット期間Paの開始の直前の時点で容量素子C0に蓄積されていた電荷は完全に除去される。この容量素子C0の電荷のリセットによって、リセット期間Paの開始の時点における容量素子C0の状態(容量素子C0に残存している電荷)に拘わらず、その後の補償期間Pbや書込期間PWRTでは駆動トランジスタTdrのゲートの電位VDを高い精度で所期値に設定することが可能となる。また、このリセット期間Paにおいて駆動トランジスタTdrのゲートはトランジスタTr1およびTr4を介して給電線17に導通するから、このゲートの電位VGは電圧生成回路27が生成した電位VSTに略等しくなる。本実施形態における電位VSTは、電源電位VELと駆動トランジスタTdrの閾値電圧Vthの差分値(VEL−Vth)以下のレベルである。本実施形態における駆動トランジスタTdrはpチャネル型であるから、ゲートに対する電位VSTの供給によって駆動トランジスタTdrはオン状態となる。つまり、電位VSTは、駆動トランジスタTdrのゲートに供給されたときに駆動トランジスタTdrをオン状態とする電位であるということもできる。
補償期間Pbにおいては、図3に示されるように、リセット信号GRES[i]がローレベルに遷移する一方、その他の信号はリセット期間Paと同じレベルを維持する。この状態においては、図5に示されるように、図4の状況からトランジスタTr4がオフ状態に変化する。したがって、トランジスタTr3を介して給電線17に接続された第1電極L1の電位が電位VSTに維持されたまま、第2電極L2の電位(すなわち駆動トランジスタTdrのゲートの電位VG)が、リセット期間Paで設定された電位VSTから電源電位VELと閾値電圧Vthの差分値(VEL−Vth)まで引き上げられる。
書込期間PWRTにおいては、図3に示されるように、走査信号GWRT[i]がハイレベルに遷移し、初期化信号GINT[i]とリセット信号GRES[i]と発光制御信号GEL[i]とはローレベルを維持する。したがって、図6に示されるように、トランジスタTr1・Tr3およびTr4と発光制御トランジスタTelとはオフ状態を維持する一方、トランジスタTr2がオン状態に遷移してデータ線14と第1電極L1とが導通する。したがって、第1電極L1の電位は、補償期間Pbで供給されていた電位VSTから電気光学素子11の階調に応じたデータ電位VD[j]に変化する。
VG=VEL−Vth−k・ΔV ……(1)
ただし、k=C/(C+Cs)
発光期間PELにおいては、図3に示されるように、初期化信号GINT[i]とリセット信号GRES[i]とがローレベルを維持するから、トランジスタTr1およびTr4はオフ状態を維持する。また、走査信号GWRT[i]は発光期間PELにおいてローレベルを維持するから、図7に示されるように、トランジスタTr2がオフ状態に遷移するとともにトランジスタTr3がオン状態に遷移する。したがって、容量素子C0の第1電極L1は、オフ状態となったトランジスタTr2によってデータ線14から電気的に絶縁されると同時に、オン状態となったトランジスタTr3を介して給電線17に接続される。この結果、発光期間PELにおいて第1電極L1の電位は電位VSTに固定され、これによって駆動トランジスタTdrのゲートの電位VG(第2電極L2の電位)は略一定に維持される。つまり、本実施形態における容量素子C0は、第1電極L1がデータ線14に接続される書込期間PWRTにおいては駆動トランジスタTdrのゲートを所期の電位(式(1)によって表現される電位)に設定するカップリング容量として機能するとともに、第1電極L1が給電線17に接続される発光期間PELにおいては駆動トランジスタTdrのゲートを定電位に維持する保持容量として機能する。
Iel=(β/2)(Vgs−Vth)2
=(β/2)(VG−VEL−Vth)2 ……(2)
式(1)の代入によって式(2)は以下のように変形される。
Iel=(β/2){(VEL−Vth−k・ΔV)−VEL−Vth}2
=(β/2)(k・ΔV)2
つまり、電気光学素子11に供給される駆動電流Ielは、データ電位VD[j]と電位VSTとの差分値ΔV(=VST−VD[j])のみによって決定され、駆動トランジスタTdrの閾値電圧Vthには依存しない。したがって、画素回路Pごとの閾値電圧Vthのバラツキに起因した輝度のムラは抑制される。
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
以上の実施形態においては、トランジスタTr2とトランジスタTr3とが逆導電型のトランジスタとされた構成を例示したが、トランジスタTr2とトランジスタTr3とを相補的に動作させるための構成はこれに限定されない。例えば、図8に示されるように、トランジスタTr2とトランジスタTr3とを同じ導電型(ここではnチャネル型)のトランジスタとしてもよい。この構成においては、トランジスタTr2のゲートが第1走査線121aに接続されるとともにトランジスタTr3のゲートが第2走査線121bに接続される。そして、第1走査線121aには図3に例示した走査信号GWRT[i]と同波形の第1走査信号GWRTa[i]が供給され、第2走査線121bには第1走査信号GWRTa[i]の論理レベルを反転した第2走査信号GWRTb[i]が供給される。この構成においても図4ないし図7に示した動作が実行される。もっとも、図2のようにトランジスタTr2とトランジスタTr3とが逆導電型とされた構成においては、各々を共通の走査線121によって制御することができるから、図8の態様と比較して構成が簡素化されるという利点がある。
図2に示されるトランジスタTr4や発光制御トランジスタTelは適宜に省略される。図9は、図2に図示されたトランジスタTr4と発光制御トランジスタTelとを省略した画素回路Pの構成を示す回路図である。この構成のもと、初期化期間PINTにおいては、走査信号GWRT[i]がローレベルとなり初期化信号GINT[i]がハイレベルとなる。したがって、トランジスタTr3がオン状態に遷移することによって第1電極L1が電位VSTに維持されたまま、トランジスタTr1を介してダイオード接続された駆動トランジスタTdrのゲートは閾値電圧Vthに応じた電位VG(=VEL−Vth)に収束する。
画素回路Pを構成する各トランジスタの導電型は適宜に変更される。例えば、図2における駆動トランジスタTdrはnチャネル型であってもよい。この場合においても、給電線17に供給される電位VSTは、駆動トランジスタTdrのゲートに供給されたときにこの駆動トランジスタTdrをオン状態とする電位に設定される。なお、駆動トランジスタTdrがnチャネル型である構成においてトランジスタTd1は駆動トランジスタTdrのゲートと電源線(電位VEL)の間に介挿される。また、OLED素子は電気光学素子11の一例に過ぎない。例えば、OLED素子に代えて、無機EL素子やLED(Light Emitting Diode)素子といった様々な発光素子を本発明における電気光学素子として採用することができる。本発明における電気光学素子は、電流の供給によって階調(典型的には輝度)が変化する素子であれば足り、その具体的な構造の如何は不問である。
次に、本発明に係る電気光学装置Dを利用した電子機器について説明する。図10は、以上に説明した何れかの形態に係る電気光学装置Dを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての電気光学装置Dと本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電気光学装置Dは電気光学素子11にOLED素子を使用しているので、視野角が広く見易い画面を表示できる。
Claims (8)
- ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第1スイッチング素子と、
第1電極と前記駆動トランジスタのゲートに接続された第2電極とを有する容量素子と、
前記電気光学素子の階調に応じたデータ電位が供給されるデータ線と前記第1電極との間に介挿されてオン状態およびオフ状態の何れかとなる第2スイッチング素子と、
定電位が供給される給電線と前記第1電極との間に介挿された第3スイッチング素子であって、前記第2スイッチング素子がオン状態にあるときにオフ状態となり前記第2スイッチング素子がオフ状態にあるときにオン状態となる第3スイッチング素子と
を具備する電子回路。 - 前記第2スイッチング素子と前記第3スイッチング素子とは逆導電型のトランジスタであり、
前記第2スイッチング素子のゲートと前記第3スイッチング素子のゲートとには共通の信号が供給される
請求項1に記載の電子回路。 - 前記第1電極と前記第2電極との間に介挿されて両者の導通および非導通を切り替える第4スイッチング素子を具備する
請求項1または請求項2に記載の電子回路。 - 各々がデータ線に接続された複数の電子回路と、前記各データ線にデータ電位を供給するデータ線駆動回路と、前記複数の電子回路の各々を順次に選択する走査線駆動回路とを具備する電気光学装置であって、
前記電子回路は、
ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第1スイッチング素子と、
第1電極と前記駆動トランジスタのゲートに接続された第2電極とを有する容量素子と、
前記データ線と前記第1電極との間に介挿された第2スイッチング素子と、
定電位が供給される給電線と前記第1電極との間に介挿された第3スイッチング素子と
を備え、
前記走査線駆動回路は、
各電子回路の選択前の補償期間において第1スイッチング素子をオン状態とする一方、
前記複数の電子回路のうち選択した電子回路の第2スイッチング素子をオン状態とするとともに第3スイッチング素子をオフ状態とする一方、非選択の電子回路の第2スイッチング素子をオフ状態とするとともに第3スイッチング素子をオン状態とする
電気光学装置。 - 前記複数の電子回路を所定数ごとに区分したグループに対応する走査線を具備し、
前記走査線駆動回路は、前記各走査線に対して走査信号を出力し、
前記各グループに属する電子回路の各々における第2スイッチング素子と第3スイッチング素子とは、逆導電型のトランジスタであり、当該グループに対応する走査線に対して共通に接続される
請求項4に記載の電気光学装置。 - 請求項4または請求項5に記載の電気光学装置を具備する電子機器。
- ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第1電極と前記駆動トランジスタのゲートに接続された第2電極とを有する容量素子とを具備する電子回路を駆動する方法であって、
第1期間において、前記駆動トランジスタのゲートとドレインとを導通させ、
前記第1期間の経過後の第2期間において、前記電気光学素子の階調に応じたデータ電位が供給されるデータ線と前記第1電極とを導通させ、
前記第2期間の経過後の第3期間において、前記データ線と前記第1電極とを非導通とするとともに、定電位が供給される給電線と前記第1電極とを導通させる
電子回路の駆動方法。 - 前記第1期間に先立って、前記第1電極と前記第2電極とを導通させる
請求項7に記載の電子回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173271A JP2006349794A (ja) | 2005-06-14 | 2005-06-14 | 電子回路、その駆動方法、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173271A JP2006349794A (ja) | 2005-06-14 | 2005-06-14 | 電子回路、その駆動方法、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006349794A true JP2006349794A (ja) | 2006-12-28 |
Family
ID=37645757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005173271A Withdrawn JP2006349794A (ja) | 2005-06-14 | 2005-06-14 | 電子回路、その駆動方法、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006349794A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007316462A (ja) * | 2006-05-29 | 2007-12-06 | Seiko Epson Corp | 単位回路、電気光学装置、及び電子機器 |
JP2010102068A (ja) * | 2008-10-23 | 2010-05-06 | Seiko Epson Corp | 発光装置および電子機器、発光装置の駆動方法 |
EP2200010A1 (en) * | 2007-10-18 | 2010-06-23 | Sharp Kabushiki Kaisha | Current-driven display |
US7868854B2 (en) | 2006-09-13 | 2011-01-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US7928935B2 (en) | 2006-09-13 | 2011-04-19 | Seiko Epson Corporation | Electric circuit, driving method thereof, electro-optical device, and electronic apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004088624A1 (en) * | 2003-03-29 | 2004-10-14 | Koninklijke Philips Electronics N.V. | Active matrix display device |
EP1533782A2 (en) * | 2003-11-24 | 2005-05-25 | Samsung SDI Co., Ltd. | Light emitting display and driving method thereof |
JP2005326828A (ja) * | 2004-04-12 | 2005-11-24 | Sanyo Electric Co Ltd | 有機el画素回路 |
JP2006071919A (ja) * | 2004-09-01 | 2006-03-16 | Sharp Corp | 表示装置およびその駆動方法 |
-
2005
- 2005-06-14 JP JP2005173271A patent/JP2006349794A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004088624A1 (en) * | 2003-03-29 | 2004-10-14 | Koninklijke Philips Electronics N.V. | Active matrix display device |
JP2006523321A (ja) * | 2003-03-29 | 2006-10-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス表示装置 |
EP1533782A2 (en) * | 2003-11-24 | 2005-05-25 | Samsung SDI Co., Ltd. | Light emitting display and driving method thereof |
JP2005157308A (ja) * | 2003-11-24 | 2005-06-16 | Samsung Sdi Co Ltd | 発光表示装置,表示パネル,及び発光表示装置の駆動方法 |
JP2005326828A (ja) * | 2004-04-12 | 2005-11-24 | Sanyo Electric Co Ltd | 有機el画素回路 |
JP2006071919A (ja) * | 2004-09-01 | 2006-03-16 | Sharp Corp | 表示装置およびその駆動方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007316462A (ja) * | 2006-05-29 | 2007-12-06 | Seiko Epson Corp | 単位回路、電気光学装置、及び電子機器 |
JP4736954B2 (ja) * | 2006-05-29 | 2011-07-27 | セイコーエプソン株式会社 | 単位回路、電気光学装置、及び電子機器 |
US7868854B2 (en) | 2006-09-13 | 2011-01-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US7928935B2 (en) | 2006-09-13 | 2011-04-19 | Seiko Epson Corporation | Electric circuit, driving method thereof, electro-optical device, and electronic apparatus |
EP2200010A1 (en) * | 2007-10-18 | 2010-06-23 | Sharp Kabushiki Kaisha | Current-driven display |
US8344982B2 (en) | 2007-10-18 | 2013-01-01 | Sharp Kabushiki Kaisha | Current-driven display device |
EP2200010B1 (en) * | 2007-10-18 | 2013-07-31 | Sharp Kabushiki Kaisha | Current-driven display |
US8514161B2 (en) | 2007-10-18 | 2013-08-20 | Sharp Kabushiki Kaisha | Current-driven display device |
JP2010102068A (ja) * | 2008-10-23 | 2010-05-06 | Seiko Epson Corp | 発光装置および電子機器、発光装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4259592B2 (ja) | 電気光学装置および電子機器 | |
KR100724003B1 (ko) | 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기 | |
JP4737120B2 (ja) | 画素回路の駆動方法、電気光学装置および電子機器 | |
JP4259556B2 (ja) | 電気光学装置および電子機器 | |
JP5360684B2 (ja) | 発光装置、電子機器および画素回路の駆動方法 | |
JP4882536B2 (ja) | 電子回路及び電子機器 | |
JP5392963B2 (ja) | 電気光学装置及び電子機器 | |
JP5011682B2 (ja) | 電子装置および電子機器 | |
JP4826131B2 (ja) | 発光装置および電子機器 | |
JP5299126B2 (ja) | 発光装置および電子機器、並びに画素回路の駆動方法。 | |
JP2006349794A (ja) | 電子回路、その駆動方法、電気光学装置および電子機器 | |
JP2009222779A (ja) | 電気光学装置および電子機器 | |
JP4826158B2 (ja) | 電気光学装置 | |
JP4984520B2 (ja) | 電子回路、電子装置および電子機器 | |
JP2009157148A (ja) | 発光装置の駆動方法および駆動方法、電子機器 | |
JP5494684B2 (ja) | 電子回路の駆動方法 | |
JP5251420B2 (ja) | 発光装置および電子機器、発光装置の駆動方法 | |
JP2007225652A (ja) | 電気光学装置、その駆動方法、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110422 |