JP4826131B2

JP4826131B2 - 発光装置および電子機器

Info

Publication number: JP4826131B2
Application number: JP2005131036A
Authority: JP
Inventors: 俊之野澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-04-28
Filing date: 2005-04-28
Publication date: 2011-11-30
Anticipated expiration: 2025-04-28
Also published as: JP2006308845A

Description

本発明は、有機発光ダイオード（以下「OLED（Organic Light Emitting Diode）」という）素子などの発光素子の挙動を制御する技術に関する。

アクティブマトリクス方式の発光装置は、各々が発光素子を含む複数の単位回路（画素回路）をマトリクス状に配列した構成となっている。図１６は、OLED素子１７に供給される電流（以下「駆動電流」という）Ｉelがデータ線１５の電位に応じて設定されるいわゆる電圧プログラミング方式の単位回路Ｐaを例示する回路図である（例えば特許文献１参照）。同図に示されるように、ひとつの単位回路Ｐaは、電源の高位側の電位（以下「電源電位」という）ＶHが供給される給電線４２と低位側の電位ＶLが供給される接地線４４との間に介挿されたOLED素子１７およびトランジスタ（以下「駆動トランジスタ」という）Ｔdrを有する。駆動トランジスタＴdrのゲートはローレベルの信号Ｓによってオン状態となるトランジスタ（以下「選択トランジスタ」という）Ｔswを介してデータ線１５に接続される。また、駆動トランジスタＴdrのゲートとソースとの間には容量素子Ｃが介挿される。

以上の構成のもとで選択トランジスタＴswがオン状態に遷移すると、そのときにデータ線１５に供給されているデータ電位Ｖdataが駆動トランジスタＴdrのゲートに供給されるとともに、このデータ電位Ｖdataに応じた電圧（すなわち駆動トランジスタＴdrのゲート−ソース間の電圧Ｖgs）が容量素子Ｃに保持される。したがって、選択トランジスタＴswがオフ状態に遷移して単位回路Ｐaがデータ線１５から電気的に切り離された期間においても、この容量素子Ｃに保持された電圧が駆動トランジスタＴdrのゲート−ソース間に印加されることによってデータ電位Ｖdataに応じた駆動電流ＩelをOLED素子１７に供給し続けることができる。

この構成のもとでOLED素子１７に供給される駆動電流Ｉelは以下の式(1)によって表現される。
Ｉel＝（β／２）（Ｖgs−Ｖth）²
＝（β／２）｛（Ｖdata−ＶH）−Ｖth｝² ……(1)
ただし、式(1)における「Ｖth」は駆動トランジスタＴdrの閾値電圧であり、「β」は駆動トランジスタＴdrの利得係数である。また、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。すなわち、電圧Ｖgsは電源電位ＶHとデータ電位Ｖdataとの差分（Ｖgs＝Ｖdata−ＶH）に相当する。
特開２００２−１５６９２３号公報（図２）

図１６に図示された構成のもとでは、OLED素子１７に駆動電流Ｉelを供給するために給電線４２に大量の電流が流れる。加えて、給電線４２にはそれ自身の抵抗が付随する。したがって、各単位回路Ｐaに供給される電源電位ＶHは、その単位回路Ｐaの位置（より詳細には電源電位ＶHの供給元となる電源回路から単位回路Ｐaまでの経路長）に応じて降下する。OLED素子１７に供給される駆動電流Ｉelは式(1)のように電源電位ＶHに依存するから、図１６に図示された従来の構成においては、駆動電流Ｉelが電源電位ＶHの降下の程度に応じて単位回路Ｐaごとに相違し、この駆動電流Ｉelの相違に起因して単位回路Ｐaごとに階調がバラつくという問題があった。本発明は、このような事情に鑑みてなされたものであり、給電線の電位の降下に起因した発光素子の階調のバラツキを抑制するという課題の解決を目的としている。

この課題を解決するために、本発明に係る発光装置は、第１データ線および第２データ線に接続された電子回路と、指定階調に応じた電圧を前記第１データ線と前記第２データ線との間に供給するデータ供給回路とを具備し、前記電子回路は、第１ノードと第２ノードとの間の電圧に応じた電流を給電線から発光素子に供給する発光制御回路と、第１電極と第２電極との間の電圧を保持する保持容量と、前記第１データ線と前記第１電極とを導通させるとともに前記第２データ線と前記第２電極とを導通させる第１の状態、および、前記第１電極と前記第１ノードとを導通させるとともに前記第２電極と前記第２ノードとを導通させる第２の状態の何れかの状態となる制御回路とを含む。制御回路は、例えば、第１データ線および第１ノードの何れかに第１電極を導通させる第１スイッチング手段（例えば図２のスイッチング素子SW1）と、第２データ線および第２ノードの何れかに第２電極を導通させる第２スイッチング手段（例えば図２のスイッチング素子SW2）とを有する。

この構成によれば、制御回路が第１の状態となることによって指定階調に応じた電圧が保持容量に保持される。さらに、制御回路が第２の状態に遷移すると、保持容量に保持された電圧が第１ノードと第２ノードとの間に印加されることによって指定階調に応じた電流が発光素子に供給される。この構成においては、例えば他の発光素子への駆動電流の供給に伴って給電線の電位が変動したとしても、発光素子に流れる電流量を決定する第１ノードと第２ノードとの間の電圧はこの給電線の電位の変動の影響を受けない。したがって、本発明によれば、給電線の電位の降下に起因した発光素子の階調のバラツキを抑制することができる。また、第１データ線と第２データ線との差分値によって発光素子の階調が指定されるから、第１データ線や第２データ線に発生するノイズやクロストークの影響を低減することができる。

また、本発明に係る発光装置は、第１データ線および第２データ線と、第１電子回路および第２電子回路と、前記第１電子回路の指定階調に応じた電圧を第１期間にて前記第１データ線と前記第２データ線との間に供給し、前記第２電子回路の指定階調に応じた電圧を前記第１期間とは異なる第２期間にて前記第１データ線と前記第２データ線との間に供給するデータ供給回路とを具備し、前記第１電子回路および前記第２電子回路の各々は、第１ノードと第２ノードとの間の電圧に応じた電流を給電線から発光素子に供給する発光制御回路と、第１電極と第２電極との間の電圧を保持する保持容量と、前記第１データ線と前記第１電極とを導通させるとともに前記第２データ線と前記第２電極とを導通させる第１の状態、および、前記第１電極と前記第１ノードとを導通させるとともに前記第２電極と前記第２ノードとを導通させる第２の状態の何れかの状態となる制御回路とを含み、前記第１電子回路の前記制御回路は、前記第１期間にて前記第１の状態となり、前記第１期間の経過後に前記第２の状態となり、前記第２電子回路の前記制御回路は、前記第２期間にて前記第１の状態となり、前記第２期間の経過後に前記第２の状態となる。

本発明における発光制御回路は、第１ノードと第２ノードとの間の電圧に応じた電流を給電線から発光素子に供給する回路であれば足り、その具体的な態様は任意である。例えば、ひとつの態様に係る発光制御回路は、給電線と発光素子との間に介挿されたトランジスタであって、ソースおよびゲートの一方が第１ノードに接続されソースおよびゲートの他方が第２ノードに接続された駆動トランジスタを具備する。この態様によれば、駆動トランジスタのゲートの電位を調整することによって発光素子の電流を調整することができるから、構成が簡素化されるとともに発光素子の電流を容易かつ確実に制御することができる。この態様の具体例は第２ないし第５実施形態として後述される。また、より具体的な態様において、駆動トランジスタは、ソースが発光素子および第２ノードに接続されるとともにドレインが給電線に接続され、ゲートが第１ノードに接続されたｎチャネル型のトランジスタである。この態様によれば、駆動トランジスタのゲート−ソース間の電圧を保持容量に保持された電圧に確定することができるから、発光素子の特性（特に電圧−電流特性）のバラツキに拘わらず、発光素子を精度よくデータ電位に応じた階調に発光させることができる。この態様の具体例は第３実施形態（図５）として後述される。

なお、発光素子に供給される電流を駆動トランジスタによって制御する構成においては、この駆動トランジスタの閾値電圧のバラツキが問題となる。そこで、より望ましい態様の発光制御回路には、駆動トランジスタの閾値電圧のバラツキを補償する機能が付加される。例えば、この機能を備えた発光制御回路は、給電線から発光素子に流れる電流をゲートの電位に応じて制御する駆動トランジスタと、駆動トランジスタのソースおよびドレインの一方と当該駆動トランジスタのゲートとの導通および非導通を切り替えるスイッチング素子と、駆動トランジスタのゲートと第１ノードおよび第２ノードの一方との間に介在する容量とを具備する。この態様によれば、スイッチング素子がオン状態となることによって駆動トランジスタのソースまたはドレインの一方と駆動トランジスタのゲートとが導通すると、駆動トランジスタのゲートの電位がその閾値電圧に応じたレベルとなるから、そのバラツキを補償することができる。なお、この態様の具体例は第４実施形態（図７）として後述される。

本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の発光装置を適用することができる。この露光装置においては、画像が形成される用紙の全幅にわたって直線状に多数の電子回路が配列されるから、その配列の端部に位置する電子回路における給電線の電位とその配列の中央部に位置する電子回路における給電線の電位とは相違し易い。したがって、給電線の電位の変動に起因した電流のバラツキを抑制できる本発明は、この種の電子機器に対して特に好適に採用される。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置の構成を示すブロック図である。同図に示されるように、発光装置Ｄは、画素アレイ部１０、選択回路２１、データ供給回路２５、制御回路３１および電源回路３５を備える。このうち画素アレイ部１０には、Ｘ方向に延在するｍ本の制御線１１と、Ｘ方向と直交するＹ方向に延在するｎ本のデータ線１５とが形成される。制御線１１とデータ線１５との各交差に対応した位置には単位回路Ｐが配置される。したがって、これらの単位回路Ｐは、縦ｍ行×横ｎ列のマトリクス状に配列する。

選択回路２１は、画素アレイ部１０の各単位回路Ｐを順次に選択する手段である。本実施形態における選択回路２１は、各単位回路Ｐを水平走査期間ごとに行単位で選択する。一方、データ供給回路２５は、各水平走査期間において、選択回路２１が選択した１行分（ｎ個）の単位回路Ｐの各々に対応したデータ電位Ｖdataを生成して各データ線１５に出力する。第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１５に供給されるデータ電位Ｖdataは、選択回路２１による選択行に属する第ｊ列目の単位回路Ｐについて指定された輝度（階調）に応じたレベルである。

制御回路３１は、クロック信号など各種の信号を選択回路２１およびデータ供給回路２５に供給することによって各回路を制御するとともに、各単位回路Ｐの輝度を指定する画像データをデータ供給回路２５に出力する。一方、電源回路３５は、電源の高位側の電位（以下「電源電位」という）ＶHと低位側の電位（以下「接地電位」という）ＶLとを生成する。図１に示されるように、画素アレイ部１０には、単位回路Ｐの各列に沿ってＹ方向に延在する給電線（電源線）４２が形成される。電源回路３５によって生成された電源電位ＶHは、これらの給電線４２を介して各単位回路Ｐに給電される。また、画素アレイ部１０には、その全域と重なり合うように総ての単位回路Ｐにわたって連続する導電性の膜体（いわゆるベタパターン）が接地線４４として形成されている。電源回路３５によって生成された接地電位ＶLはこの接地線４４を介して総ての単位回路Ｐに共通に給電される。

次に、図２を参照して、各単位回路Ｐの構成を説明する。同図においては、第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）に属する第ｊ列目のひとつの単位回路Ｐのみが図示されているが、他の単位回路Ｐも同様の構成である。なお、図２や以下の各図に図示された各トランジスタの典型例は低温ポリシリコンを半導体層に利用した薄膜トランジスタであるが、各トランジスタの形態や材料は任意である。

図２に示されるように、ひとつの単位回路Ｐは発光制御回路Ｐ1と制御回路Ｐ2とを含む。このうち発光制御回路Ｐ1は、給電線４２と接地線４４との間に電気的に介挿されたOLED素子１７を含む。このOLED素子１７は、その順方向に流れる駆動電流Ｉelに応じた輝度に発光する素子であり、有機ＥＬ材料からなる発光層を陽極と陰極との間隙に介在させた構造となっている。総ての単位回路Ｐの各々におけるOLED素子１７の陰極は接地線４４に対して共通に接続される。発光制御回路Ｐ1は、給電線４２からOLED素子１７を経由して接地線４４に流れ込む駆動電流Ｉelを第１ノードＮ1と第２ノードＮ2との間の電圧に応じて制御する手段である。

本実施形態のOLED素子１７は、例えば、インクジェット方式のヘッドから有機ＥＬ材料の液滴を吐出し、これを乾燥させることによって形成される。OLED素子１７の発光層の材料としては、低分子・高分子またはデンドリマーなどの有機発光材料が利用される。もっとも、OLED素子１７は発光素子の一例に過ぎない。例えば、OLED素子１７に代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子など様々な自発光素子、さらには、電気泳動素子やエレクトロ・クロミック素子などを利用してもよい。

図２に示される制御回路Ｐ2は、第１ノードＮ1と第２ノードＮ2との間の電圧をデータ線１５のデータ電位Ｖdataに応じて制御する手段であり、第１電極Ｌa1と第２電極Ｌa2との間の電圧を保持する保持容量Ｃsと、スイッチング素子SW1およびスイッチング素子SW2とを含む。スイッチング素子SW1は、保持容量Ｃsの第１電極Ｌa1をデータ線１５および第１ノードＮ1の何れかに選択的に導通させる手段であり、スイッチング素子SW2は、保持容量Ｃsの第２電極Ｌa2を接地線４４および第２ノードＮ2の何れかに選択的に導通させる手段である。スイッチング素子SW1およびスイッチング素子SW2は制御線１１に供給される制御信号Ｓ[i]によって制御される。すなわち、制御信号Ｓ[i]がハイレベルであれば、図２に実線で図示されているように保持容量Ｃsの第１電極Ｌa1がデータ線１５に接続されるとともに第２電極Ｌa2が接地線４４に接続され、制御信号Ｓ[i]がローレベルであれば、図２に破線で図示されているように第１電極Ｌa1が第１ノードＮ1に接続されるとともに第２電極Ｌa2が第２ノードＮ2に接続される。

以上の構成において、選択回路２１は、制御信号Ｓ[1]ないしＳ[m]の各々を水平走査期間ごとに順番にハイレベルに遷移させる。すなわち、制御信号Ｓ[i]は、１垂直走査期間のうち第ｉ番目の水平走査期間においてハイレベルとなり、それ以外の期間においてローレベルとなる。制御信号Ｓ[i]がハイレベルを維持する期間（以下「書込期間」という）においては、保持容量Ｃsの第１電極Ｌa1がデータ線１５に接続されるとともに第２電極Ｌa2が接地線４４に接続されるから、この保持容量Ｃsにはデータ電位Ｖdataに応じた電圧（データ電位Ｖdataと接地電位ＶLとの差分に相当する電圧）が保持される。この書込期間に続いて制御信号Ｓ[i]がローレベルに遷移する期間（以下「発光期間」という）においては、第１電極Ｌa1が第１ノードＮ1に接続されるとともに第２電極Ｌa2が第２ノードＮ2に接続される。したがって、発光期間においては、その直前の書込期間で保持容量Ｃsに保持された電圧が第１ノードＮ1と第２ノードＮ2との間に印加され、この電圧に応じた駆動電流Ｉelが供給されることによってOLED素子１７はデータ電位Ｖdataに応じた輝度に発光する。以上のような輝度の制御が単位回路Ｐごとに実行されることによって画素アレイ部１０には所望の画像が表示される。

ところで、各単位回路ＰのOLED素子１７に駆動電流Ｉelを供給すると給電線４２にはその電流量と当該給電線４２に付随する抵抗とに比例して電位の降下が発生する。したがって、図１６に例示したように保持容量Ｃが給電線４２に接続された従来の構成のもとで、ひとつの単位回路Ｐaにデータ電位Ｖdataを取り込むときに他の単位回路Ｐaに駆動電流Ｉelを供給するとすれば、保持容量Ｃに保持される電圧が給電線４２の電位の降下の程度に応じて変動する。そして、電位の降下の程度は単位回路Ｐaの位置（より具体的には電源電圧の供給元から単位回路Ｐaまでの経路長）に応じて相違するから、たとえ複数の単位回路Ｐaに同じ輝度を指定したとしても、実際の各単位回路Ｐaの輝度はその単位回路Ｐaの位置に応じてバラつくという問題がある。この輝度のバラツキは、例えば表示手段として発光装置を利用した電子機器においては表示ムラとして認識される。

これに対し、本実施形態においては、保持容量Ｃsの第１電極Ｌa1にデータ電位Ｖdataを供給する書込期間において、その第２電極Ｌa2は接地線４４に接続されている。したがって、OLED素子１７に対する駆動電流Ｉelの供給に起因して給電線４２の電位が変動（降下）したとしても、この変動の影響を受けることなく、データ電位Ｖdataに応じた電圧（あるいは電荷量）を高い精度で保持容量Ｃsに保持させることができる。そして、OLED素子１７に供給される駆動電流Ｉelは保持容量Ｃsに保持された電圧に応じて制御されるから、本実施形態によれば、給電線４２の電位の変動に拘わらず各OLED素子１７を高い精度で所期の輝度に制御することができる。

なお、図２の構成にあっても、保持容量Ｃsの第２電極Ｌa2に導通する接地線４４の接地電位ＶLが単位回路Ｐごとに相違するとすれば、OLED素子１７の輝度のバラツキが発生する可能性はある。しかしながら、本実施形態における接地線４４は総ての単位回路Ｐにわたって連続する膜体であるから、各列ごとに線状に形成された給電線４２と比較するとインピーダンスは極めて低い（すなわち電位の降下が小さい）。したがって、保持容量Ｃが給電線４２に接続される従来の構成と対比すれば、各単位回路Ｐの輝度のバラツキを抑制するという効果は本実施形態によって確かに奏される。換言すると、書込期間における保持容量Ｃsの第２電極Ｌa2の接続先は、駆動電流Ｉelの供給元となる給電線４２と比較して電位の変動が小さい配線（例えばインピーダンスが低い配線）であることが望ましい。例えば、所定の配線を介して略一定の電位がデータ電位Ｖdataの基準の電位（例えば画像データからデータ電位Ｖdataを生成するＤ／Ａ変換器の基準電位）としてデータ供給回路２５に供給される構成においては、保持容量Ｃsの第２電極Ｌa2が書込期間においてこの配線に接続されるようにしてもよい。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下に説明する各実施形態のうち第１実施形態と作用や機能が同様である要素については共通の符号を付してその説明を適宜に省略する。

図３は、本実施形態における単位回路Ｐの構成を示す回路図である。同図に示されるように、図１において１本の配線として図示された制御線１１は、本実施形態においては図３に示されるように第１制御線１１１と第２制御線１１２とを含む。各行の第１制御線１１１には、当該行の単位回路Ｐにデータ電位Ｖdataを取り込む書込期間を規定する第１制御信号Ｓa[1]ないしＳa[m]が選択回路２１から供給される。また、各行の第２制御線１１２には、当該行の単位回路ＰのOLED素子１７が発光する発光期間を規定する第２制御信号Ｓb[1]ないしＳb[m]が選択回路２１から供給される。なお、各信号の具体的な波形やこれに応じた単位回路Ｐの動作については後述する。

図３に示されるように、本実施形態における制御回路Ｐ2は、図２と同様の保持容量Ｃsと４個のｐチャネル型のトランジスタ（SW1a・SW1b・SW2a・SW2b）とを含む。このうちトランジスタSW1aおよびSW1bは、図２のスイッチング素子SW1と同様に、保持容量Ｃsの第１電極Ｌa1の接続先をデータ線１５および第１ノードＮ1の何れかに切り替える手段である。さらに詳述すると、トランジスタSW1aは、そのソースがデータ線１５に接続されるとともにドレインが第１電極Ｌa1に接続されたスイッチング素子である。一方、トランジスタSW1bは、そのソースが第１ノードＮ1に接続されるとともにドレインが第１電極Ｌa1に接続されたスイッチング素子である。一方、トランジスタSW2aおよびSW2bは、図２のスイッチング素子SW2と同様に、第２電極Ｌa2の接続先を接地線４４および第２ノードＮ2の何れかに切り替える手段である。さらに詳述すると、トランジスタSW2aは、そのソースが第２電極Ｌa2に接続されるとともにドレインが接地線４４に接続され、トランジスタSW2bは、そのソースが第２電極Ｌa2に接続されるとともにドレインが第２ノードＮ2に接続される。

トランジスタSW1aおよびSW2aの各々のゲートは第１制御線１１１に接続される。したがって、第１制御信号Ｓa[i]がハイレベルであれば、トランジスタSW1aおよびSW2aの双方がオフ状態となって保持容量Ｃsはデータ線１５および接地線４４から電気的に切り離され、第１制御信号Ｓa[i]がローレベルであれば、トランジスタSW1aおよびSW2aの双方がオン状態となって第１電極Ｌa1がデータ線１５に接続されるとともに第２電極Ｌa2が接地線４４に接続される。一方、トランジスタSW1bおよびSW2bの各々のゲートは第２制御線１１２に接続される。したがって、第２制御信号Ｓb[i]がハイレベルであれば、トランジスタSW2aおよびSW2bの双方がオフ状態となって保持容量Ｃsは発光制御回路Ｐ1から電気的に切り離され、第２制御信号Ｓb[i]がローレベルであれば、トランジスタSW2aおよびSW2bの双方がオン状態となって第１電極Ｌa1が第１ノードＮ1に接続されるとともに第２電極Ｌa2が第２ノードＮ2に接続される。

図３に示されるように、本実施形態における発光制御回路Ｐ1は、図２と同様のOLED素子１７のほかに駆動トランジスタＴdrとトランジスタＴ1とを含む。駆動トランジスタＴdrおよびトランジスタＴ1の導電型はｐチャネル型である。駆動トランジスタＴdrは、給電線４２からOLED素子１７に供給される駆動電流Ｉelをゲートの電位に応じて調整するための手段であり、そのソースが給電線４２および第１ノードＮ1に接続されるとともにゲートが第２ノードＮ2に接続される。駆動トランジスタＴdrのドレインはOLED素子１７の陽極に接続される。また、OLED素子１７の陰極は接地線４４に接続される。一方、トランジスタＴ1は、駆動トランジスタＴdrのゲートとソースとの電気的な接続の状態を制御する（すなわち両者の導通および非導通を切り替える）ためのスイッチング素子であり、そのソースが駆動トランジスタＴdrのソース（および給電線４２・第１ノードＮ1）に接続されるとともにドレインが駆動トランジスタＴdrのゲート（および第２ノードＮ2）に接続される。

次に、図４を参照しながら本実施形態の動作を説明する。図４に示されるように、第２制御信号Ｓb[1]ないしＳb[m]は水平走査期間ごとに順番にハイレベルとなる。より具体的には、第２制御信号Ｓb[i]は、１垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間の始点ｔ0から終点ｔ3までハイレベルとなり、それ以外の期間である発光期間Ｐ_ELにおいてローレベルとなる。一方、第１制御信号Ｓa[1]ないしＳa[m]は水平走査期間ごとに順番にローレベルとなる。さらに詳述すると、第１制御信号Ｓa[i]は、１垂直走査期間のうち第ｉ番目の水平走査期間の始点ｔ0から所定の時間長が経過した時点ｔ1から、その水平走査期間の終点ｔ3よりも所定の時間長だけ手前の時点ｔ2までの期間である書込期間Ｐ_WRTにてローレベルとなり、それ以外の期間においてハイレベルとなる。このように、第１制御信号Ｓa[i]がローレベルとなる書込期間Ｐ_WRTと第２制御信号Ｓb[i]がローレベルとなる発光期間Ｐ_ELとの間隔（書込期間Ｐ_WRTから発光期間Ｐ_ELに移行するときおよび発光期間Ｐ_ELから書込期間Ｐ_WRTに移行するとき）には、第１制御信号Ｓa[i]および第２制御信号Ｓb[i]の双方がハイレベルとなる期間（以下「休止期間」という）ＰOFFが介挿される。この休止期間Ｐ_OFFにおいては、制御回路Ｐ2を構成する総てのトランジスタ（SW1a・SW1b・SW2a・SW2b）がオフ状態となる。すなわち、保持容量Ｃsの第１電極Ｌa1および第２電極Ｌa2はともにフローティング状態となる。

以上に説明したように、書込期間Ｐ_WRTにおいては、第１制御信号Ｓa[i]がローレベルを維持する。したがって、トランジスタSW1aがオン状態に遷移することによって保持容量Ｃsの第１電極Ｌa1がデータ線１５に接続されるとともに、トランジスタSW2aがオン状態に遷移することによって第２電極Ｌa2が接地線４４に接続される。また、第２制御信号Ｓb[i]はハイレベルを維持するからトランジスタSW1bおよびSW2bはオフ状態となり、これにより保持容量Ｃsは発光制御回路Ｐ1から電気的に切り離される。したがって、保持容量Ｃsにはデータ電位Ｖdataと接地電位ＶLとの差分に相当する電圧が保持される。一方、トランジスタＴ1はローレベルの第１制御信号Ｓa[i]によってオン状態となる。したがって、駆動トランジスタＴdrのゲートには電源電位ＶHが供給される。このようにトランジスタＴ1は、駆動トランジスタＴdrのゲートに所定の電位を供給（初期化）するための手段として機能する。

次に、発光期間Ｐ_ELにおいては、第１制御信号Ｓa[i]がハイレベルを維持するとともに第２制御信号Ｓb[i]がローレベルを維持する。したがって、トランジスタSW1bがオン状態となることによって保持容量Ｃsの第１電極Ｌa1が第１ノードＮ1（さらには駆動トランジスタＴdrのソース）に接続されるとともに、トランジスタSW2bがオン状態となることによって第２電極Ｌa2が第２ノードＮ2（さらには駆動トランジスタＴdrのゲート）に接続される。また、トランジスタSW1aおよびSW2aはオフ状態となるから保持容量Ｃsはデータ線１５および接地線４４から電気的に切り離される。一方、トランジスタＴ1はハイレベルの第１制御信号Ｓa[i]によってオフ状態となるから、給電線４２から駆動トランジスタＴdrに対する電源電位ＶHの供給は停止する。以上の動作により、発光期間Ｐ_ELにおいては、その直前の書込期間Ｐ_WRTにて保持容量Ｃsに保持された電圧が駆動トランジスタＴdrのゲート−ソース間に転送され、この結果としてOLED素子１７はデータ電位Ｖdataに応じた輝度に発光する。

以上に説明したように、本実施形態においても、書込期間Ｐ_WRTにおいて保持容量Ｃsの第２電極Ｌa2が接地線４４に接続されるから、第１実施形態と同様の効果が奏される。加えて、本実施形態においては、書込期間Ｐ_WRTと発光期間Ｐ_ELとの間の休止期間Ｐ_OFFにて保持容量Ｃsがデータ線１５および接地線４４や発光制御回路Ｐ1の何れからも電気的に切り離されるから、保持容量Ｃsに保持される電圧を高い精度で所期のレベルに維持することができるという利点がある。例えばいま、書込期間Ｐ_WRTと発光期間Ｐ_ELとが間隔なく連続する場合を想定する。この場合には、第１制御信号Ｓa[i]や第２制御信号Ｓb[i]の遅延や波形の鈍化などに起因して、双方の信号がローレベルとなる期間が相互に重複する可能性がある。そして、第１制御信号Ｓa[i]および第２制御信号Ｓb[i]がともにローレベルになると、保持容量Ｃsの第１電極Ｌa1がデータ線１５および第１ノードＮ1に双方に接続されるとともに第２電極Ｌa2が接地線４４および第２ノードＮ2の双方に接続されることになる。したがって、せっかく書込期間Ｐ_WRTにおいてデータ電位Ｖdataに応じた電荷を保持容量Ｃsに蓄積したにも拘わらず、発光期間Ｐ_ELにおけるOLED素子１７の発光に先立って保持容量Ｃsの電荷が逃げてしまい、この結果としてOLED素子１７に対する所期の駆動電流Ｉelの供給が阻害されかねない。これに対し、本実施形態においては、書込期間Ｐ_WRTと発光期間Ｐ_ELとの間の休止期間Ｐ_OFFにおいて保持容量Ｃsがデータ線１５や接地線４４や発光制御回路Ｐ1から確実に絶縁されるから、このような不具合を未然に防止してOLED素子１７を高い精度で所期の輝度に発光させることができるのである。もっとも、第１制御信号Ｓa[i]および第２制御信号Ｓb[i]の双方がローレベルとなる期間が存在しても特段の問題とならない場合（例えば発光装置Ｄを画像の表示に利用した表示装置において画質に対する影響が殆どない場合）やこれらの信号の重複が何らかの方法によって回避される場合には、休止期間Ｐ_OFFを設けない構成（すなわち、書込期間Ｐ_WRTと発光期間Ｐ_ELとが連続する構成）としてもよい。

＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。第２実施形態においては、発光制御回路Ｐ1および制御回路Ｐ2がｐチャネル型のトランジスタによって構成された場合を例示した。これに対し、本実施形態の単位回路Ｐにおいては、ｎチャネル型のトランジスタによって発光制御回路Ｐ1および制御回路Ｐ2が構成される。

図５は、本実施形態に係る単位回路Ｐの構成を示す回路図である。同図に示されるように、この単位回路Ｐの制御回路Ｐ2を構成する４個のトランジスタ（SW1a・SW1b・SW2a・SW2b）の導電型はｎチャネル型である。また、駆動電流Ｉelを制御する駆動トランジスタＴdr、および駆動トランジスタＴdrのソースとドレインとの導通を制御するトランジスタＴ1の導電型もｎチャネル型である。駆動トランジスタＴdrのソースはOLED素子１７の陽極と第２ノードＮ2とに接続され、そのドレインは給電線４２に接続される。また、駆動トランジスタＴdrのゲートは第１ノードＮ1に接続される。本実施形態の単位回路Ｐに供給される第１制御信号Ｓa[i]および第２制御信号Ｓb[i]の各々は、図３に示した各信号のハイレベルとローレベルとを入れ替えた波形となる。

この構成においても、書込期間Ｐ_WRTにおいて保持容量Ｃsの第２電極Ｌa2が接地線４４に接続されるから、第１実施形態と同様の効果が奏される。加えて、本実施形態によれば、保持容量Ｃsに保持された電圧を駆動トランジスタＴdrのゲート−ソース間に印加することができるから、OLED素子１７の特性のバラツキに拘わらず各OLED素子１７の輝度のバラツキを抑制することができるという利点がある。この効果について詳述すると以下の通りである。

いま、図１６に図示した単位回路Ｐaの各トランジスタをｎチャネル型のトランジスタに変更した構成を検討する。図６に示されるように、この構成においては、ｎチャネル型の駆動トランジスタＴdrのソースがOLED素子１７の陽極に接続されるとともに（ソースフォロア）、ゲートが選択トランジスタＴswと容量素子Ｃとに接続される。選択トランジスタＴswがオン状態に遷移すると、データ線１５に供給されているデータ電位Ｖdataが駆動トランジスタＴdrのゲートに供給されるとともに容量素子Ｃに保持される。この構成においては、駆動トランジスタＴdrのソースの電位がOLED素子１７の特性（特に電圧−電流特性）に応じて変動する。OLED素子１７に供給される駆動電流Ｉelは駆動トランジスタＴdrのゲート−ソース間の電圧に応じた電流量となるから、駆動トランジスタＴdrのソースの電位の変動は駆動電流Ｉelのバラツキ（さらにはOLED素子１７の輝度のバラツキ）に直結する。

これに対し、本実施形態の単位回路Ｐにおいては、駆動トランジスタＴdrのソースが第２ノードＮ2を介して保持容量Ｃsの第２電極Ｌa2に接続されるから、駆動トランジスタＴdrのゲート−ソース間の電圧は保持容量Ｃsが保持する電圧に確定される。したがって、OLED素子１７の電圧−電流特性に拘わらず、データ電位Ｖdataに応じた電流量の駆動電流Ｉelを精度よくOLED素子１７に供給することができる。そして、OLED素子１７の輝度は駆動電流Ｉelに比例するから、本実施形態によれば、各単位回路ＰのOLED素子１７の電圧−電流特性が相違する場合であっても、各OLED素子１７の輝度のムラを抑制することができる。

＜Ｄ：第４実施形態＞
次に、本発明の第４実施形態について説明する。
各単位回路Ｐの発光制御回路Ｐ1に含まれる駆動トランジスタＴdrの特性（特に閾値電圧Ｖth）は単位回路Ｐごとに相違する場合がある。本実施形態における発光制御回路Ｐ1は、このような駆動トランジスタＴdrの閾値電圧Ｖthのバラツキを補償する機能を備えている。

図７は、本実施形態に係る単位回路Ｐの構成を示す回路図である。同図に示されるように、本実施形態の発光制御回路Ｐ1は、４個のｐチャネル型のトランジスタ（Ｔdr・Ｔel・Ｔ1・Ｔ2）と、相互に対向する第１電極Ｌb1および第２電極Ｌb2を備える容量素子Ｃ0とを含む。

駆動トランジスタＴdrのソースは給電線４２および第１ノードＮ1に接続される。駆動トランジスタＴdrのドレインには、OLED素子１７が実際に発光する期間を制御するためのトランジスタ（以下「発光制御トランジスタ」という）Ｔelのソースが接続される。発光制御トランジスタＴelのゲートは第２制御線１１２に接続され、そのドレインはOLED素子１７の陽極に接続される。

駆動トランジスタＴdrのゲートには容量素子Ｃ0の第１電極Ｌb1が接続される。この容量素子Ｃ0の第２電極Ｌb2は第２ノードＮ2およびトランジスタＴ1のドレインに接続される。トランジスタＴ1は、容量素子Ｃ0の第２電極Ｌb2と給電線４２と電気的な接続の状態を制御する（すなわち両者の導通および非導通を切り替える）ためのスイッチング素子であり、そのソースが給電線４２（および第１ノードＮ1）に接続されるとともにゲートが第１制御線１１１に接続される。したがって、第１制御信号Ｓa[i]がローレベルになるとトランジスタＴ1がオン状態に遷移して容量素子Ｃ0の第２電極Ｌb2に電源電位ＶHが供給される。

トランジスタＴ2は、駆動トランジスタＴdrのゲートとドレインとの導通および非導通を切り替えるスイッチング素子であり、駆動トランジスタＴdrのゲートとドレインとの間に介挿される。トランジスタＴ2のゲートは第１制御線１１１に接続される。したがって、第１制御信号Ｓa[i]がローレベルに遷移するとトランジスタＴ2がオン状態となり、これにより駆動トランジスタＴdrはダイオードとして機能する。

次に、図８を参照しながら本実施形態の動作を説明する。同図に示されるように、本実施形態における第１制御信号Ｓa[i]は、第ｉ番目の水平走査期間の始点ｔ1よりも所定の時間長だけ手前の時点ｔ0から、水平走査期間の終点ｔ3よりも所定の時間長だけ手前の時点ｔ2までの期間にてローレベルとなり、それ以外の期間にてハイレベルとなる。以下では、第１制御信号Ｓa[i]がローレベルに立ち下がる時点ｔ0から水平走査期間の始点（第２制御信号Ｓb[i]が立ち上がる時点）ｔ1までの期間を「リセット期間Ｐ_RES」と表記し、水平走査期間の始点ｔ1から第１制御信号Ｓa[i]がハイレベルに立ち上がる時点ｔ2までの期間を「書込期間Ｐ_WRT」と表記する。なお、第２制御信号Ｓb[i]は、第２実施形態と同様に、第ｉ番目の水平走査期間の始点ｔ1から終点ｔ3までにわたってハイレベルを維持するとともにそれ以外の期間である発光期間Ｐ_ELにてローレベルとなる。書込期間Ｐ_WRTと発光期間Ｐ_ELとの間には、第２実施形態と同様に、第１制御信号Ｓa[i]および第２制御信号Ｓb[i]の双方がハイレベルとなる休止期間Ｐ_OFFが介挿される。

図８に示されるように、リセット期間Ｐ_RESにおいては、第１制御信号Ｓa[i]および第２制御信号Ｓb[i]の双方がローレベルとなる。したがって、トランジスタＴ1がオン状態となって略一定の電源電位ＶHが容量素子Ｃ0の第２電極Ｌb2に供給される。また、トランジスタＴ2がオン状態となって駆動トランジスタＴdrがダイオード接続されるとともに、発光制御トランジスタＴelがオン状態となる。これにより駆動トランジスタＴdrのドレインの電位（およびドレインにトランジスタＴ2を介して導通するゲートの電位）は充分に低下する。なお、リセット期間Ｐ_RESにおいては発光制御トランジスタＴelがオン状態となるためOLED素子１７は発光する。しかしながら、このリセット期間Ｐ_RESは発光期間Ｐ_ELと比較して充分に短い時間長（すなわち駆動トランジスタＴdrのドレインが所定のレベルまで低下する時間長）に設定されるから、リセット期間Ｐ_RESにおける発光がOLED素子１７の輝度に与える影響は殆どない。一方、リセット期間Ｐ_RESにおいてデータ供給回路２５の出力はハイインピーダンスとされる。

次に、書込期間Ｐ_WRTにおいて、データ供給回路２５は、選択回路２１が選択する第ｉ行の各OLED素子１７の輝度に応じたレベルのデータ電位Ｖdataを各データ線１５に供給する。また、この書込期間Ｐ_WRTにおいて、選択回路２１は、第１制御信号Ｓa[i]をローレベルに維持するとともに第２制御信号Ｓb[i]をハイレベルに遷移させる。これによりトランジスタSW1aおよびSW2aがオン状態となるから、保持容量Ｃsの第１電極Ｌa1にデータ電位Ｖdataが供給されるとともに第２電極Ｌa2に接地電位ＶLが供給される。したがって、保持容量Ｃsにはデータ電位Ｖdataと接地電位ＶLとの差分に相当する電圧が保持される。

一方、発光制御回路Ｐ1においては、発光制御トランジスタＴelがハイレベルの第２制御信号Ｓb[i]によってオフ状態に遷移するとともにトランジスタＴ1およびＴ2がローレベルの第１制御信号Ｓa[i]によってオン状態を維持する。したがって、駆動トランジスタＴdrのゲートの電位Ｖgはリセット期間にて低下したレベルから上昇していき、最終的には式(1)で表現されるレベルに収束する。
Ｖg＝ＶH−｜Ｖth｜ ……(1)
なお、トランジスタの電位は一般的にソースの電位を基準として表記される。駆動トランジスタＴdrはｐチャネル型であるから、閾値電圧Ｖthは負数となる。式(1)が閾値電圧Ｖthの絶対値を含んでいるのはこのためである。

次に、発光期間Ｐ_ELにおいては、図８に示されるように、第１制御信号Ｓa[i]がハイレベルを維持するとともに第２制御信号Ｓb[i]がローレベルに遷移する。したがって、トランジスタＴ1およびＴ2がオフ状態になる。さらに、トランジスタSW1bおよびSW2bがオン状態に遷移することによって保持容量Ｃsの接続先がデータ線１５および接地線４４から第１ノードＮ1および第２ノードＮ2に変更される。すなわち、第１ノードＮ1と第２ノードＮ2との間には、データ電位Ｖdataと接地電位ＶLとの差分に相当する電圧「ΔＶ（＝Ｖdata−ＶL）」を保持した状態の保持容量Ｃsが接続される。このときに容量素子Ｃ0の第１電極Ｌb1の電位（駆動トランジスタＴdrのゲートの電位Ｖg）は、書込期間Ｐ_WRTにて設定された電位「Ｖdd−｜Ｖth｜」から「ｋ・ΔＶ」だけ変化する。ただし、「ｋ」は、保持容量Ｃsの容量、容量素子Ｃ0の容量、駆動トランジスタＴdrのゲート容量、およびその他の寄生容量の容量比に応じた数値である。したがって、駆動トランジスタＴdrのゲートの電位Ｖgは以下の式(2)によって表現される。
Ｖg＝ＶH−｜Ｖth｜−ｋ・ΔＶ ……(2)

そして、発光期間Ｐ_ELにおいてはローレベルの第２制御信号Ｓb[i]によって発光制御トランジスタＴelがオン状態となるから、OLED素子１７には駆動トランジスタＴdrのゲートの電位Ｖgに応じた駆動電流Ｉelが供給される。いま、駆動トランジスタＴdrが飽和領域にて動作すると仮定すると、駆動電流Ｉelは以下の式(3)によって表現される。
Ｉel＝（β／２）（Ｖgs−Ｖth）^２ ……(3)
式(3)における「Ｖgs」はソースの電位を基準としたときの駆動トランジスタＴdrのゲートの電位である。さらに、駆動トランジスタＴdrのソースに電源電位ＶHが供給されていることと式(2)とを考慮すると、電圧Ｖgsは以下の式(4)によって表現される。ただし、式(4)においては閾値電圧Ｖthの絶対値をはずして「＋Ｖth」と表現した。
Ｖgs＝Ｖg−ＶH
＝（ＶH＋Ｖth−ｋ・ΔＶ）−ＶH
＝Ｖth−ｋ・ΔＶ ……(4)

この式(4)を代入すると、式(3)は以下の式(5)に変形される。
Ｉel＝（β／２）｛ｋ・ΔＶ｝^２ ……(5)
この式(5)に示されるように、OLED素子１７に供給される駆動電流Ｉelは、データ電位Ｖdataと接地電位ＶLとの差分ΔＶ（＝Ｖdata−ＶL）のみによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthには依存しない。したがって、閾値電圧Ｖthのバラツキに起因した輝度のムラは抑制される。

以上に説明したように、発光期間Ｐ_ELでの駆動電流Ｉelを定める駆動トランジスタＴdrのゲートの電位Ｖgは、書込期間Ｐ_WRTにて保持容量Ｃsに保持された電圧に応じたレベルとなる。この保持容量Ｃsの第２電極Ｌa2は接地線４４に接続されるから、第１実施形態と同様に、給電線４２の電位の変動に拘わらずOLED素子１７を所期の輝度に発光させることができる。なお、図７においては、駆動トランジスタＴdrのゲートに容量素子Ｃ0を配置した構成を例示したが、この容量素子Ｃ0は独立した要素である必要はない。例えば駆動トランジスタＴdrのゲート容量など他の要素に寄生する容量を容量素子Ｃ0として利用してもよい。

ところで、米国特許6,229,506号には、駆動トランジスタＴdrの閾値電圧Ｖthのバラツキを補償するための構成として図９(a)のような単位回路Ｐbが開示されている。この単位回路Ｐbにおいて、駆動トランジスタＴdrの閾値電圧Ｖthの補償は、容量素子Ｃ1の一方の電極Ｌを特定の基準電位Ｖrefに固定しつつ、駆動トランジスタＴdrをトランジスタＴbでダイオード接続することによって実現される。より具体的には、まず、図９(b)に示されるように、リセット期間Ｐ_RESにおいて、発光制御トランジスタＴelおよびトランジスタＴbをオン状態として駆動トランジスタＴdrのドレインおよびゲートの電位を充分に低いレベルに引き下げる。続く補償期間Ｐ₁においては、トランジスタＴbをオン状態として駆動トランジスタＴdrのドレインとゲートとを導通させ、これにより駆動トランジスタＴdrのゲートの電位を「ＶH−｜Ｖth｜」に収束させる。この補償期間Ｐ₁において容量素子Ｃ1の電極Ｌには、オン状態にあるトランジスタＴaを介してデータ線１５から基準電位Ｖrefが供給されている。そして、補償期間Ｐ₁に続く書込期間Ｐ₂においては、トランジスタＴbをオフ状態として駆動トランジスタＴdrのダイオード接続を解除したうえで、データ線１５にデータ電位Ｖdataを供給する。これによって駆動トランジスタＴdrのゲートの電位は「ＶH−｜Ｖth｜」からデータ電位Ｖdataに応じて引き下げられる。より具体的には、基準電位Ｖrefとデータ電位Ｖdataとの差分が容量素子Ｃ1と容量素子Ｃ2との容量比に応じて分圧されて駆動トランジスタＴdrのゲートに供給される。発光期間Ｐ_ELにおいては、発光制御トランジスタＴelがオン状態となってOLED素子１７に駆動電流Ｉelが供給される。

ここで、閾値電圧Ｖthを補償する動作（すなわち図９(b)の保障期間Ｐ₁において駆動トランジスタＴdrのゲートの電位を「ＶH−｜Ｖth｜」に収束させる動作）に際して駆動トランジスタＴdrのゲートの電位はその閾値電圧Ｖthの近傍の電位となるから、その動作は比較的に長時間を要する。しかしながら、図９(a)に図示した単位回路Ｐbにおいては、データ線１５から基準電位Ｖrefおよびデータ電位Ｖdataの双方と取り込む必要があるため、１水平走査期間内にデータ線１５の電位を基準電位Ｖrefおよびデータ電位Ｖdataとに交互に切り替える必要がある。したがって、閾値電圧Ｖthの補償のために充分な時間を確保することが困難であるという問題がある。これに対し、本実施形態によれば、電源電位ＶHが図９(a)の構成における基準電位Ｖrefとしての役割を実質的に担っているから、データ線１５の電位を基準電位Ｖrefに変更する必要はない。したがって、データ電位Ｖdataの書込や閾値電圧Ｖthの補償のために充分な時間を確保してこれらの動作を確実に実行することができる。

＜Ｅ：第５実施形態＞
次に、本発明の第５実施形態について説明する。以上の各実施形態では、書込期間Ｐ_WRTにおいて、略一定の電位に維持される配線（接地線４４）に対して保持容量Ｃsの第２電極Ｌa2が接続される構成を例示した。しかしながら、書込期間Ｐ_WRTにおける保持容量Ｃsの第２電極Ｌa2の接続先はこの種の配線に限定されない。本実施形態においては、OLED素子１７の輝度に応じた電位が供給される配線に保持容量Ｃsの第２電極Ｌa2が接続される構成となっている。

図１０は、本実施形態に係る単位回路Ｐの構成を示す回路図である。同図に示されるように、図１において１本の配線として図示されたデータ線１５は、本実施形態においては第１データ線１５１と第２データ線１５２とを含む。単位回路ＰのトランジスタSW1aのソースは第１データ線１５１に接続される。一方、トランジスタSW2aは、保持容量Ｃsの第２電極Ｌa2と第２データ線１５２との間に介挿される。したがって、書込期間Ｐ_WRTにおいて第１制御信号Ｓa[i]がローレベルに遷移すると、保持容量Ｃsの第２電極Ｌa2は第２データ線１５２と導通する。

第１データ線１５１にはデータ電位Ｖdata1がデータ供給回路２５から供給される。同様に、第２データ線１５２にはデータ電位Ｖdata2がデータ供給回路２５から供給される。データ電位Ｖdata1およびＶdata2の各々のレベルは、その差分に相当する電圧Ｖdata（＝Ｖdata1−Ｖdata2）が各OLED素子１７の輝度に応じた電圧となるように選定されている。したがって、書込期間Ｐ_WRTにおいてトランジスタSW1aおよびSW2aがオン状態に遷移すると、保持容量ＣsにはOLED素子１７について指定された輝度に応じた電圧Ｖdata（すなわちＶdata1−Ｖdata2）が保持される。

本実施形態においても、保持容量Ｃsの第２電極Ｌa2が給電線４２以外の配線に接続されるから、第１実施形態と同様に、給電線４２の電位の変動に拘わらずOLED素子１７を所期の輝度に発光させることができる。さらに、本実施形態においては、第１データ線１５１と第２データ線１５２との電位差に応じてOLED素子１７の輝度が決定されるから、ノイズやクロストークによる輝度のムラを抑制することができるという利点がある。例えば、第１データ線１５１および第２データ線１５２の双方の電位がノイズによって同時に「Δ」だけ変動したとしても、第１データ線１５１と第２データ線１５２の電位差Ｖdataは何ら変動しないから（Ｖdata＝（Ｖdata1＋Δ）−（Ｖdata2＋Δ）＝Ｖdata1−Ｖdata2）、OLED素子１７の輝度にノイズの影響は現れない。

なお、本実施形態においては、各列ごとに第１データ線１５１と第２データ線１５２とが形成された構成を例示したが、他列のデータ線１５が第１データ線１５１および第２データ線１５２の一方として兼用される構成としてもよい。例えば、図１１においては、奇数列目の単位回路Ｐの配列に沿って第１データ線１５１が形成されるとともに偶数列目の単位回路Ｐの配列に沿って第２データ線１５２が形成された構成が例示されている。この構成のもと、奇数列である第ｊ列目の単位回路Ｐにおいては、当該列に対応する第１データ線１５１にトランジスタSW1aが接続される一方、これに隣接する第（j+1）列目の第２データ線１５２にトランジスタSW2aが接続される。同様に、偶数列である第（j+1）列目の単位回路Ｐにおいては、その列の第２データ線１５２にトランジスタSW2aが接続される一方、これに隣接する第ｊ列目の第１データ線１５１にトランジスタSW1aが接続される。

この構成において、書込期間Ｐ_WRTを規定する第１制御信号Ｓa[i]は、制御信号Ｓa1[i]および制御信号Ｓa2[i]という２系統の信号として各単位回路Ｐに供給される。すなわち、制御信号Ｓa1[i]は制御線１１aを介して奇数列の各単位回路Ｐに供給されるとともに制御信号Ｓa2[i]は制御線１１bを介して偶数列の各単位回路Ｐに供給される。なお、ここでは第１制御信号Ｓa[i]について説明したが、第２制御信号Ｓb[i]についても同様の構成となっている。図１２に示されるように、制御信号Ｓa1[i]と制御信号Ｓa2[i]とは互いに重複しない期間にてローレベル（アクティブレベル）となる。一方、第１データ線１５１に供給されるデータ電位Ｖdata1とデータ電位Ｖdata2とは、各々の差分値であるＶdata（＝Ｖdata1−Ｖdata2）が、制御信号Ｓa1[i]がローレベルとなる期間にて第ｉ行の奇数列目の単位回路Ｐに指定された階調に応じたレベルとなり、制御信号Ｓa2[i]がローレベルとなる期間にて第ｉ行の偶数列目の単位回路Ｐに指定された階調に応じたレベルとなるように、各々のレベルが選定されたうえでデータ供給回路２５から各データ線（１５１・１５２）に供給される。

図１１の構成においても、第１データ線１５１と第２データ線１５２との電位差（Ｖdata）が各単位回路Ｐに取り込まれるから、第５実施形態と同様の効果が奏される。加えて、この構成によれば、単位回路Ｐの各列について１本のデータ線（１５１または１５２）を形成すれば足りるから、図１０に示されるように各列ごとに第１データ線１５１および第２データ線１５２の双方が形成される構成と比較して、配線の総本数を削減して構成を簡素化できるという利点がある。

＜Ｆ：応用例＞
次に、本発明に係る発光装置Ｄを利用した電子機器について説明する。図１３は、以上に説明した何れかの形態に係る発光装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置Ｄは発光素子にOLED素子１７を使用しているので、視野角が広く見易い画面を表示できる。

図１４に、実施形態に係る発光装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての発光装置Ｄを備える。スクロールボタン３００２を操作することによって、発光装置Ｄに表示される画面がスクロールされる。

図１５に、実施形態に係る発光装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての発光装置Ｄを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Ｄに表示される。

なお、本発明に係る発光装置Ｄが適用される電子機器としては、図１３から図１５に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置Ｄの用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の発光装置は利用される。本発明にいう電子回路とは、各実施形態のように表示装置の画素を構成する単位回路のほか、画像形成装置における露光の単位となる回路をも含む概念である。

第１実施形態に係る発光装置の構成を示すブロック図である。単位回路の構成を示す回路図である。第２実施形態に係る単位回路の構成を示す回路図である。単位回路に供給される各信号の波形を示すタイミングチャートである。第３実施形態に係る単位回路の構成を示す回路図である。第３実施形態の効果を説明するための対比例の回路図である。第４実施形態に係る単位回路の構成を示す回路図である。単位回路に供給される各信号の波形を示すタイミングチャートである。対比例に係る単位回路の構成と各信号の波形とを示すタイミングチャートである。第５実施形態に係る単位回路の構成を示す回路図である。第５実施形態の他の態様に係る単位回路の構成を示す回路図である。各信号の波形を示すタイミングチャートである。本発明に係る電子機器の具体的な形態を示す斜視図である。本発明に係る電子機器の具体的な形態を示す斜視図である。本発明に係る電子機器の具体的な形態を示す斜視図である。従来の単位回路の構成を示す回路図である。

符号の説明

Ｄ……発光装置、１０……画素アレイ部、Ｐ……単位回路、１１……制御線、１１１……第１制御線、１１２……第２制御線、１５……データ線、１５１……第１データ線、１５２……第２データ線、１７……OLED素子、２１……選択回路、２５……データ供給回路、３１……制御回路、３５……電源回路、４２……給電線、４４……接地線、Ｐ1……発光制御回路、Ｐ2……制御回路、SW1……スイッチング素子、SW2……スイッチング素子、Ｃs……保持容量、Ｔdr……駆動トランジスタ、Ｔel……発光制御トランジスタ、Ｔ1，Ｔ2，SW1a，SW1b，SW2a，SW2b……トランジスタ、Ｐ_WRT……書込期間、Ｐ_EL……発光期間、Ｐ_RES……リセット期間、Ｐ_OFF……休止期間、Ｓa[i]……第１制御信号、Ｓb[i]……第２制御信号、Ｖdata……データ電位、ＶH……電源電位、ＶL……接地電位。

Claims

第１データ線および第２データ線に接続された電子回路と、
指定階調に応じた電圧を前記第１データ線と前記第２データ線との間に供給するデータ供給回路とを具備し、
前記電子回路は、
第１ノードと第２ノードとの間の電圧に応じた電流を給電線から発光素子に供給する発光制御回路と、
第１電極と第２電極との間の電圧を保持する保持容量と、
前記第１データ線と前記第１電極とを導通させるとともに前記第２データ線と前記第２電極とを導通させる第１の状態、および、前記第１電極と前記第１ノードとを導通させるとともに前記第２電極と前記第２ノードとを導通させる第２の状態の何れかの状態となる制御回路とを含む
発光装置。
第１データ線および第２データ線と、
第１電子回路および第２電子回路と、
前記第１電子回路の指定階調に応じた電圧を第１期間にて前記第１データ線と前記第２データ線との間に供給し、前記第２電子回路の指定階調に応じた電圧を前記第１期間とは異なる第２期間にて前記第１データ線と前記第２データ線との間に供給するデータ供給回路とを具備し、
前記第１電子回路および前記第２電子回路の各々は、
第１ノードと第２ノードとの間の電圧に応じた電流を給電線から発光素子に供給する発光制御回路と、
第１電極と第２電極との間の電圧を保持する保持容量と、
前記第１データ線と前記第１電極とを導通させるとともに前記第２データ線と前記第２電極とを導通させる第１の状態、および、前記第１電極と前記第１ノードとを導通させるとともに前記第２電極と前記第２ノードとを導通させる第２の状態の何れかの状態となる制御回路とを含み、
前記第１電子回路の前記制御回路は、前記第１期間にて前記第１の状態となり、前記第１期間の経過後に前記第２の状態となり、
前記第２電子回路の前記制御回路は、前記第２期間にて前記第１の状態となり、前記第２期間の経過後に前記第２の状態となる
発光装置。
前記発光制御回路は、
前記給電線と前記発光素子との間に介挿されたトランジスタであって、ソースおよびゲートの一方が前記第１ノードに接続されソースおよびゲートの他方が前記第２ノードに接続された駆動トランジスタと、
前記駆動トランジスタのゲートとソースとの導通および非導通を切替えるスイッチング素子とを含む
請求項１または請求項２の発光装置。
請求項１から請求項３の何れかに記載の発光装置を具備する電子機器。