JP2008014995A - 発光装置、画素回路の駆動方法および駆動回路 - Google Patents

発光装置、画素回路の駆動方法および駆動回路 Download PDF

Info

Publication number
JP2008014995A
JP2008014995A JP2006183054A JP2006183054A JP2008014995A JP 2008014995 A JP2008014995 A JP 2008014995A JP 2006183054 A JP2006183054 A JP 2006183054A JP 2006183054 A JP2006183054 A JP 2006183054A JP 2008014995 A JP2008014995 A JP 2008014995A
Authority
JP
Japan
Prior art keywords
light emission
emission control
transistor
control transistor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006183054A
Other languages
English (en)
Other versions
JP4207988B2 (ja
Inventor
Toshiyuki Nozawa
俊之 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006183054A priority Critical patent/JP4207988B2/ja
Priority to US11/765,206 priority patent/US20080074412A1/en
Priority to TW096122922A priority patent/TW200818096A/zh
Priority to KR1020070065154A priority patent/KR101363380B1/ko
Priority to CN2007101273097A priority patent/CN101101729B/zh
Publication of JP2008014995A publication Critical patent/JP2008014995A/ja
Application granted granted Critical
Publication of JP4207988B2 publication Critical patent/JP4207988B2/ja
Priority to US13/748,272 priority patent/US9013376B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】発光素子の電気的な特性が駆動電流に与える影響を低減する。
【解決手段】発光素子Ｅは駆動電流ＩDRの供給によって発光する。駆動トランジスタＴDR
は駆動電流ＩDRを生成する。発光制御トランジスタＴELは、駆動トランジスタＴDRと同じ
導電型であり、駆動トランジスタＴDRから発光素子Ｅに供給される駆動電流ＩDRの経路上
に配置される。発光素子Ｅを発光させる発光期間ＰELにおいては、ゲートに対するオン電
位ＶG_ONの供給によって発光制御トランジスタＴELはオン状態となる。オン電位ＶG_ONは
、発光制御トランジスタＴELが飽和領域で動作するように設定される。
【選択図】図３

Description

本発明は、有機発光ダイオード素子などの発光素子を制御する技術に関する。
発光素子に供給される電流（以下「駆動電流」という）を制御するために薄膜トランジ
スタなどの能動素子を利用した発光装置が従来から提案されている。例えば特許文献１や
特許文献２には、図１８に示すように、駆動電流ＩDRの経路上に駆動トランジスタＴDRと
発光制御トランジスタＴELとを配置した構成が開示されている。駆動トランジスタＴDRは
、ゲートの電位に応じた駆動電流ＩDRを生成する。発光制御トランジスタＴELは、駆動ト
ランジスタＴDRと発光素子Ｅとの間に介在し、所定の期間（以下「発光期間」という）に
てオン状態に遷移することで発光素子Ｅに対する駆動電流ＩDRの供給を許可する。
米国特許第６２２９５０６号明細書 特開２００３−２２０４９号公報
駆動トランジスタＴDRの動作点の大半は飽和領域内に設定されるが、駆動電流ＩDRは、
チャネル長変調効果によって駆動トランジスタＴDRのドレイン−ソース間の電圧に応じて
変動する。一方、各発光素子Ｅの電気的な特性には誤差（設計値からの誤差や各素子間の
バラツキ）がある。例えば、駆動電流ＩDRの電流量と発光素子Ｅの両端間の電圧との関係
は発光素子Ｅごとに相違し得る。両端間の電圧が発光素子Ｅごとに相違すると各駆動トラ
ンジスタＴDRのドレイン−ソース間の電圧が変動する。したがって、各駆動トランジスタ
ＴDRのゲートを同電位に設定した場合であっても、各発光素子Ｅに供給される駆動電流Ｉ
DR（さらには各発光素子Ｅの光量）は発光素子Ｅの電気的な特性に応じて相違するという
問題がある。以上の事情に鑑みて、本発明は、発光素子の電気的な特性が駆動電流に与え
る影響を低減するという課題の解決を目的としている。
以上の課題を解決するために、本発明は、駆動電流の供給によって発光する発光素子と
駆動電流を生成する駆動トランジスタとを含み、駆動トランジスタから発光素子に供給さ
れる駆動電流の経路上に駆動トランジスタと同じ導電型の発光制御トランジスタが配置さ
れた画素回路を駆動する方法であって、発光素子を発光させる発光期間において発光制御
トランジスタが飽和領域でオン状態となるように当該発光制御トランジスタのゲート電位
を設定することを特徴とする。
本発明によれば、発光期間において発光制御トランジスタが飽和領域で動作するから、
発光制御トランジスタと発光素子との間の電位が発光素子の電気的な特性に応じて変動し
ても、発光制御トランジスタと駆動トランジスタとの間の電位（駆動トランジスタのドレ
インン電位）の変動は抑制される。したがって、発光素子の電気的な特性が駆動電流に与
える影響を低減することができる。
本発明の第１の態様（例えば後述する第１実施形態）において、駆動トランジスタと発
光制御トランジスタとはＰチャネル型であり、駆動トランジスタは第１給電線（例えば図
３の給電線Ｌ1）と発光制御トランジスタとの間に介在し、発光素子は発光制御トランジ
スタと第２給電線（例えば図３の給電線Ｌ2）との間に介在し、第１給電線の電位を基準
としたときの第２給電線の電位を−ＶEL（−ＶEL＜０）とし、発光素子における電圧降下
が最大であるときの当該発光素子の両端間の電圧を発光制御トランジスタ側の電極の電位
を基準としてＶEL_MAX（ＶEL_MAX＜０）とし、発光制御トランジスタの閾値電圧をＶT2（
ＶT2＜０）としたときに、発光期間における発光制御トランジスタのゲート電位ＶG_ONは
、「ＶG_ON＞−ＶEL−ＶEL_MAX＋ＶT2」を満たすように設定される。以上の態様によれば
、発光制御トランジスタを確実に飽和領域で動作させることができる。
さらに好適な態様において、駆動電流の電流量が最大であるときの駆動トランジスタの
ゲート−ソース間の電圧をＶDATA_MAX（ＶDATA_MAX＜０）とし、駆動トランジスタの閾値
電圧をＶT1（ＶT1＜０）としたときに、発光期間における発光制御トランジスタのゲート
電位ＶG_ONは、「ＶG_ON＜ＶDATA_MAX−ＶT1＋ＶT2」を満たすように設定される。この態
様によれば、駆動トランジスタが飽和領域で動作するから、駆動トランジスタを安定的な
定電流源として利用することが可能となる。
本発明の第２の態様（例えば後述する第２実施形態）において、駆動トランジスタと発
光制御トランジスタとはＮチャネル型であり、発光素子は第１給電線（例えば図８の給電
線Ｌ1）と発光制御トランジスタとの間に介在し、駆動トランジスタは発光制御トランジ
スタと第２給電線（例えば図８の給電線Ｌ2）との間に介在し、第２給電線の電位を基準
としたときの第１給電線の電位をＶEL（ＶEL＞０）とし、発光素子における電圧降下が最
大であるときの当該発光素子の両端間の電圧を発光制御トランジスタ側の電極の電位を基
準としてＶEL_MAX（ＶEL_MAX＞０）とし、発光制御トランジスタの閾値電圧をＶT2（ＶT2
＞０）としたときに、発光期間における発光制御トランジスタのゲート電位ＶG_ONは、「
ＶG_ON＜ＶEL−ＶEL_MAX＋ＶT2」を満たすように設定される。以上の態様によれば、発光
制御トランジスタを確実に飽和領域で動作させることができる。
さらに好適な態様において、駆動電流の電流量が最大であるときの駆動トランジスタの
ゲート−ソース間の電圧をＶDATA_MAX（ＶDATA_MAX＞０）とし、駆動トランジスタの閾値
電圧をＶT1（ＶT1＞０）としたときに、発光期間における発光制御トランジスタのゲート
電位ＶG_ONは、「ＶG_ON＞ＶDATA_MAX−ＶT1＋ＶT2」を満たすように設定される。この態
様によれば、駆動トランジスタが飽和領域で動作するから、駆動トランジスタを安定的な
定電流源として利用することが可能となる。
本発明に係る駆動方法の別の態様（例えば後述する第４実施形態）において、画素回路
は、駆動トランジスタと発光制御トランジスタとの間のノード（例えば図１２のノードＮ
1）から分岐した経路上に配置された書込制御トランジスタ（例えば図１２のトランジス
タＳＷ1）を含み、発光制御トランジスタと書込制御トランジスタとは導電型および寸法
が共通し、発光期間に先行する書込期間において、発光期間で発光制御トランジスタをオ
ン状態とする電位に等しい電位を書込制御トランジスタのゲートに供給することで当該書
込制御トランジスタをオン状態とし、このときに駆動トランジスタとノードと書込制御ト
ランジスタとを通過する電流（例えば図１２の電流ＩDATA）によって駆動トランジスタの
ゲート電位を設定する。以上の態様によれば、書込期間にて書込制御トランジスタのゲー
トに供給される電位と発光期間にて発光制御トランジスタのゲートに供給される電位とが
同電位とされるから、駆動トランジスタと発光制御トランジスタとの間のノードの電位は
書込期間と発光期間とで略一致する。したがって、書込期間で駆動トランジスタに流れる
電流量と発光期間で駆動トランジスタに流れる電流量とを高精度に一致させることが可能
となる。
本発明に係る駆動回路は、駆動電流の供給によって発光する発光素子と駆動電流を生成
する駆動トランジスタとを含み、駆動トランジスタから発光素子に供給される駆動電流の
経路上に駆動トランジスタと同じ導電型の発光制御トランジスタが配置された画素回路を
駆動する回路であって、発光素子を発光させる発光期間において発光制御トランジスタが
飽和領域でオン状態となるように当該発光制御トランジスタのゲート電位を設定する発光
制御回路を具備する。以上の構成によれば、発光期間において発光制御トランジスタが飽
和領域で動作するから、発光素子の電気的な特性が駆動電流に与える影響は低減される。
本発明に係る発光装置は、駆動電流の供給によって発光する発光素子と駆動電流を生成
する駆動トランジスタとを含み、駆動トランジスタから発光素子に供給される駆動電流の
経路上に駆動トランジスタと同じ導電型の発光制御トランジスタが配置された画素回路と
、発光素子を発光させる発光期間において発光制御トランジスタが飽和領域でオン状態と
なるように当該発光制御トランジスタのゲート電位を設定する発光制御回路とを具備する
。以上の構成によれば、発光期間において発光制御トランジスタが飽和領域で動作するか
ら、発光素子の電気的な特性が駆動電流に与える影響は低減される。
画素回路は、駆動トランジスタと発光制御トランジスタとの間のノードとデータ線との
間に介在する書込制御トランジスタを含み、発光期間に先行する書込期間において書込制
御トランジスタをオン状態とする書込制御回路と、書込期間においてデータ線に電流を流
すことで駆動トランジスタのゲート電位を設定するデータ供給回路とを具備し、発光制御
トランジスタと書込制御トランジスタとは導電型および寸法が共通し、書込期間にて書込
制御回路が書込制御トランジスタのゲートに供給する電位と、発光期間にて発光制御回路
が発光制御トランジスタのゲートに供給する電位とは等しい。以上の態様によれば、書込
期間における書込制御トランジスタのゲートと発光期間における発光制御トランジスタの
ゲートとが同電位とされるから、書込期間で駆動トランジスタに流れる電流量と発光期間
で駆動トランジスタに流れる電流量とを高精度に一致させることが可能となる。
本発明に係る発光装置は各種の電子機器に利用される。本発明に係る電子機器の典型例
は、発光装置を表示装置として利用した機器（例えばパーソナルコンピュータや携帯電話
機）である。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例え
ば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（
露光ヘッド）、液晶装置の背面側に配置されてこれを照明する装置（バックライト）、あ
るいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装
置など、様々な用途に本発明の発光装置を適用することができる。
＜Ａ：第１実施形態＞
図１は、画像を表示する手段として各種の電子機器に採用される発光装置の具体的な形
態を示すブロック図である。同図に示すように、発光装置Ｄは、多数の画素回路Ｐが配列
された素子アレイ部１０と、各画素回路Ｐを制御するための周辺回路（電源回路２０・書
込制御回路２２・発光制御回路２４・データ供給回路２６）とを具備する。各画素回路Ｐ
は、電流の供給によって発光する発光素子Ｅを含む。
素子アレイ部１０には、Ｘ方向に延在するｍ本の選択線１２と、各選択線１２に対をな
してＸ方向に延在するｍ本の発光制御線１４と、Ｘ方向に直交するＹ方向に延在するｎ本
のデータ線１６とが形成される（ｍおよびｎの各々は２以上の自然数）。各画素回路Ｐは
、選択線１２および発光制御線１４の対とデータ線１６との各交差に対応して配置される
。したがって、これらの画素回路Ｐは、Ｘ方向およびＹ方向にわたって縦ｍ行×横ｎ列の
マトリクス状に配列する。
電源回路２０は、発光装置Ｄで使用される電圧を生成する手段である。電源回路２０は
、高位側の電源電位ＶHと低位側の電源電位ＶLとを生成する。電源電位ＶHは各部の電圧
の基準となる電位（０Ｖ）であり、給電線Ｌ1を介して素子アレイ部１０に供給される。
電源電位ＶLは電源電位ＶHよりも電圧ＶELだけ低位であり、給電線Ｌ2を介して素子アレ
イ部１０に供給される。また、電源回路２０は、発光制御回路２４で使用されるオン電位
ＶG_ONおよびオフ電位ＶG_OFFとを生成する。本実施形態におけるオン電位ＶG_ONはオフ
電位ＶG_OFFよりも低位である。なお、オン電位ＶG_ONおよびオフ電位ＶG_OFFの詳細につ
いては後述する。
書込制御回路２２は、ｍ本の選択線１２の各々を順番に選択するための選択信号ＧWT[1
]〜ＧWT[m]を生成して各選択線１２に出力する手段（例えばｍビットのシフトレジスタ）
である。図２に示すように、第ｉ行（ｉは１≦ｉ≦ｍを満たす自然数）の選択線１２に供
給される選択信号ＧWT[i]は、ひとつのフレーム期間（１Ｖ）のうち第ｉ番目の書込期間
（水平走査期間）ＰWTにてローレベル（選択）となり、それ以外の期間にてハイレベル（
非選択）を維持する。
図１の発光制御回路２４は、発光素子Ｅが実際に発光する期間（以下「発光期間」とい
う）を規定するための発光制御信号ＧEL[1]〜ＧEL[m]を生成して各発光制御線１４に出力
する手段（例えばｍビットのシフトレジスタ）である。図２に示すように、第ｉ行の発光
制御線１４に供給される発光制御信号ＧEL[i]は、選択信号ＧWT[i]がローレベルとなる書
込期間ＰWTの経過後（終点）から所定の時間長にわたる発光期間ＰELにてオン電位ＶG_ON
となり、それ以外の期間にてオフ電位ＶG_OFFを維持する。
図１のデータ供給回路２６は、各発光素子Ｅの階調（光量）を指定するデータ信号Ｓ[1
]〜Ｓ[n]を生成して各データ線１６に出力する手段（例えばｎ個の電圧出力型Ｄ／Ａ変換
器）である。選択信号ＧWT[i]がローレベルとなる書込期間ＰWTにて第ｊ列目のデータ線
１６に供給されるデータ信号Ｓ[j]は、第ｉ行に属する第ｊ列目の画素回路Ｐに指定され
た階調に応じた電位ＶDATAに制御される。
次に、図３を参照して、各画素回路Ｐの具体的な構成を説明する。なお、同図において
は第ｉ行に属する第ｊ列目のひとつの画素回路Ｐのみが図示されているが、素子アレイ部
１０を構成する各画素回路Ｐは同様の構成である。図３に示すように、各画素回路Ｐの発
光素子Ｅは、給電線Ｌ1と給電線Ｌ2とを結ぶ経路上に配置される。本実施形態の発光素子
Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光
層が介在する有機発光ダイオード素子である。発光素子Ｅは、陽極と陰極との間に流れる
駆動電流ＩDRの電流量に応じた光量（輝度）で発光する。発光素子Ｅの陰極は給電線Ｌ2
に接続される。
駆動電流ＩDRの経路上（給電線Ｌ1と発光素子Ｅとの間）にはＰチャネル型の駆動トラ
ンジスタＴDRが配置される。駆動トランジスタＴDRは、ゲートの電位に応じた電流量の駆
動電流ＩDRを生成する手段である。駆動トランジスタＴDRのソースは給電線Ｌ1に接続さ
れる。駆動トランジスタＴDRのゲートとソース（給電線Ｌ1）との間には容量素子Ｃ1が介
在する。また、駆動トランジスタＴDRのゲートとデータ線１６との間には、両者の電気的
な接続（導通／非導通）を制御するＰチャネル型のトランジスタＳＷ1が介在する。第ｉ
行に属する各トランジスタＳＷ1のゲートは第ｉ行の選択線１２に対して共通に接続され
る。
駆動トランジスタＴDRのドレインと発光素子Ｅの陽極との間（すなわち駆動トランジス
タＴDRから発光素子Ｅに供給される駆動電流ＩDRの経路上）には、両者の電気的な接続を
制御する発光制御トランジスタＴELが配置される。発光制御トランジスタＴELの導電型は
駆動トランジスタＴDRと同じＰチャネル型である。第ｉ行に属する各発光制御トランジス
タＴELのゲートは第ｉ行の発光制御線１４に対して共通に接続される。電源回路２０が生
成するオン電位ＶG_ONは、発光制御トランジスタＴELのゲートに供給されたときに発光制
御トランジスタＴELをオン状態とするレベルに設定され、オフ電位ＶG_OFFは、発光制御
トランジスタＴELをオフ状態とするレベルに設定される。
書込期間ＰWTにて選択信号ＧWT[i]がローレベルに遷移すると、第ｉ行に属する各トラ
ンジスタＳＷ1が同時にオン状態に変化する。第ｉ行に属する第ｊ列目の画素回路Ｐにお
いては、駆動トランジスタＴDRのゲートにデータ信号Ｓ[j]の電位ＶDATAが供給されると
ともに、電位ＶDATAに応じた電荷が容量素子Ｃ1に蓄積される。電位ＶDATAは、発光素子
Ｅに指定された所望の光量に応じて設定される電位であり、発光素子Ｅの光量が最大であ
るときに駆動トランジスタＴDRが飽和領域で動作するように選定される。一方、書込期間
ＰWTにおいて発光制御信号ＧEL[i]はオフ電位ＶG_OFFとなるから、発光制御トランジスタ
ＴELがオフ状態を維持することで駆動電流ＩDRの経路は遮断されて発光素子Ｅは消灯する
。
書込期間ＰWTが経過すると選択信号ＧWT[i]がハイレベルに遷移するから、各トランジ
スタＳＷ1はオフ状態に変化する。駆動トランジスタＴDRのゲートは、書込期間ＰWTの経
過後の発光期間ＰELにおいても容量素子Ｃ1によって電位ＶDATAに維持される。一方、発
光期間ＰELにおいては発光制御信号ＧEL[i]がオン電位ＶG_ONに設定されるから、発光制
御トランジスタＴELがオン状態となって駆動電流ＩDRの経路が確立される。したがって、
駆動トランジスタＴDRのゲートの電位ＶDATAに応じた電流量の駆動電流ＩDRが、給電線Ｌ
1から駆動トランジスタＴDRと発光制御トランジスタＴELとを経由して発光素子Ｅに供給
される。したがって、発光素子Ｅは電位ＶDATAに応じた光量で発光する。
ところで、飽和領域で動作するトランジスタのドレイン−ソース間に流れる電流ＩDは
以下の式(1)で表現される。
ＩD＝（β／２）（ＶGS−ＶT）2（１＋λ・ＶDS） ……(1)
式(1)の「β」はトランジスタの利得係数であり、「ＶT」はトランジスタの閾値電圧で
ある。また、「ＶGS」はトランジスタのゲート−ソース間の電圧であり、「ＶDS」はトラ
ンジスタのドレイン−ソース間の電圧である。「λ」は、チャネル長変調係数であり、飽
和領域にて電圧ＶDSが単位量だけ変化したときの電流ＩDの変化量（傾き）を示す。式(1)
から理解されるように、駆動トランジスタＴDRが発光期間ＰELにて飽和領域で動作すると
は言っても、駆動電流ＩDR（式(1)の電流ＩDに相当する）は駆動トランジスタＴDRのドレ
イン−ソース間の電圧ＶDS（より具体的には駆動トランジスタＴDRと発光制御トランジス
タＴELとの間のノードＮ1の電位）に依存する。
一方、発光素子Ｅの電気的な特性は、発光装置Ｄが使用される環境の温度や発光素子Ｅ
の形成時から経過した時間など様々な要因によって変化する。また、ひとつの発光装置Ｄ
においても各発光素子Ｅの電気的な特性にはバラツキがある。以上のように発光素子Ｅの
特性にバラツキがあると、発光素子Ｅと発光制御トランジスタＴELとの間のノードＮ2（
発光素子Ｅの陽極）の電位は当該発光素子Ｅの特性に応じて変動する。いま、発光制御ト
ランジスタＴELが発光期間ＰELにて非飽和領域（線形領域）で動作するとすれば、ノード
Ｎ1の電位（駆動トランジスタＴDRの電圧ＶDS）はノードＮ2の電位に応じて変化するから
、式(1)から理解されるように駆動電流ＩDRの電流量が発光素子Ｅの特性に応じて変動し
、この結果として各発光素子Ｅの光量（階調）にバラツキが発生するという問題がある。
以上の問題を解決するために、本実施形態においては、発光期間ＰELにおいて発光制御
トランジスタＴELが飽和領域内でオン状態となるように電源回路２０がオン電位ＶG_ONを
生成する。いま、式(1)においてチャネル長変調係数λが充分に小さいとすると、トラン
ジスタに流れる電流ＩDは以下の式(2)に近似される。
ＩD＝（β／２）（ＶGS−ＶT）2 ……(2)
式(2)から把握されるように、飽和領域で動作するトランジスタに流れる電流ＩDは、ゲ
ート−ソース間の電圧ＶGSと閾値電圧ＶTとによって決定される。換言すると、電流ＩDが
固定されれば、ゲート−ソース間の電圧ＶGSも所定値に固定される。発光制御トランジス
タＴELが飽和領域にて動作する場合について検討すると、発光制御トランジスタＴELのゲ
ート−ソース間の電圧ＶGSは、駆動トランジスタＴDRが生成する駆動電流ＩDRに応じて定
まる。したがって、ノードＮ1の電位は、発光制御トランジスタＴELのゲートに供給され
るオン電位ＶG_ONに応じて決定され、発光素子Ｅの特性のバラツキに起因したノードＮ2
の電位の変動に影響されない。なお、式(2)においては発光制御トランジスタＴELのチャ
ネル長変調効果の影響を無視したが、チャネル長変調係数λは充分に小さいから、式(1)
のようにチャネル長変調効果を考慮した場合であっても、発光制御トランジスタＴELが非
飽和領域で動作する場合と比較すると、発光素子Ｅの特性のバラツキに起因したノードＮ
1の電位の変動は充分に抑制される。以上のように本実施形態によれば発光制御トランジ
スタＴELの動作点を飽和領域内に設定することでノードＮ1の電位の変動が抑制されるか
ら、発光素子Ｅの電気的な特性にバラツキがある場合であっても、データ信号Ｓ[j]の電
位ＶDATAに応じた駆動電流ＩDRを高精度に生成することが可能となる。
なお、駆動電流ＩDRの電流量がゼロに近い場合、発光制御トランジスタＴELのゲート−
ソース間の電圧ＶGSは、発光制御トランジスタＴELの閾値電圧ＶT2に充分に近い。すなわ
ち、発光制御トランジスタＴELのゲートに供給されるオン電位ＶG_ONとノードＮ1（発光
制御トランジスタＴELのソース）の電位ＶN1との差分値（発光制御トランジスタＴELのゲ
ート−ソース間の電圧ＶGS）は閾値電圧ＶT2に近似する（ＶG_ON−ＶN1≒ＶT2）。したが
って、ノードＮ1の電位ＶN1はオン電位ＶG_ONと閾値電圧ＶT2との差分値の近傍に維持さ
れる（ＶN1≒ＶG_ON−ＶT2）。つまり、発光素子Ｅの特性はノードＮ1の電位ＶN1に殆ど
影響しない。
次に、発光制御トランジスタＴELを飽和領域で動作させるために必要となるオン電位Ｖ
G_ONの条件を検討する。発光制御トランジスタＴELが飽和領域で動作するためには、発光
制御トランジスタＴELのドレイン−ソース間の電圧ＶDSが、ゲート−ソース間の電圧ＶGS
と閾値電圧ＶT2（ＶT2＜０）との差分値を下回る（ＶDS＜ＶGS−ＶT2）必要がある。ノー
ドＮ2の電位をＶN2とすると、以上の条件は以下の式(a1)で表現される。
ＶN2＜ＶG_ON−ＶT2 ……(a1)
発光素子Ｅにおける電圧降下が最大となるときの発光素子Ｅの両端間の電圧をＶEL_MAX
とする。電圧ＶEL_MAXは、発光素子Ｅの特性のバラツキの範囲と駆動電流ＩDRの電流量と
を考慮して陽極の電圧を基準に決定される（ＶEL_MAX＜０）。すなわち、電圧ＶEL_MAXは
、素子アレイ部１０を構成する多数の発光素子Ｅのうち電気的な特性の誤差に起因して両
端間の電圧が最大となる発光素子に対して最大の電流値の駆動電流ＩDRを供給した場合（
最も高い階調を指定した場合）の当該発光素子Ｅの両端間の電圧である。式(a1)における
電位ＶN2の最大値は「−ＶEL−ＶEL_MAX」であるから、発光制御トランジスタＴELを飽和
領域で動作させるためのオン電位ＶG_ONの範囲は以下の式(a2)で表現される。
ＶG_ON＞−ＶEL−ＶEL_MAX＋ＶT2 ……(a2)
ところで、本実施形態における駆動トランジスタＴDRは発光素子Ｅの光量（階調）が変
動する範囲の大部分にて飽和領域で動作する。駆動トランジスタＴDRが飽和領域で動作す
るためには、ドレイン−ソース間の電圧ＶDSが、ゲート−ソース間の電圧ＶGSと閾値電圧
ＶT1（ＶT1＜０）との差分値を下回ること（ＶDS＜ＶGS−ＶT1）が必要である。データ信
号Ｓ[j]の電位ＶDATAの最大値をＶDATA_MAXとすると、以上の条件は以下の式(a3)で表現
される。なお、電位ＶDATA_MAXは、駆動電流ＩDRの電流量が最大となる場合（すなわち最
も高い階調をした場合）の駆動トランジスタＴDRのゲートの電位である（ＶDATA_MAX＜０
）。
ＶN1＜ＶDATA_MAX−ＶT1 ……(a3)
さらに、発光期間ＰELにおいては発光制御トランジスタＴELがオン状態に変化するため
には、発光制御トランジスタＴELのゲート−ソース間の電圧が閾値電圧ＶT2を下回る必要
がある。すなわち、以下の式(a4)が成立する。
ＶG_ON−ＶN1＜ＶT2 ……(a4)
式(a3)と式(a4)とから以下の式(a5)が導出される。
ＶG_ON＜ＶDATA_MAX−ＶT1＋ＶT2 ……(a5)
式(a2)と式(a5)とから、オン電位ＶG_ONは、図４のように式(a6)を満たす範囲内から選
定される。
ＶDATA_MAX−ＶT1＋ＶT2＞ＶG_ON＞−ＶEL−ＶEL_MAX＋ＶT2 ……(a6)
なお、オフ電位ＶG_OFFは、発光制御トランジスタＴELがオフ状態となる電圧であれば
足りる。例えば高位側の電源電位ＶH（０Ｖ）がオフ電位ＶG_OFFとして使用される。
次に、発光制御トランジスタＴELを発光期間ＰELにて飽和領域で動作させた場合の効果
を、発光制御トランジスタＴELを非飽和領域で動作させた場合（以下「対比例」という）
との対比によって説明する。以下では給電線Ｌ2の電源電位ＶLを「−ＶEL＝−18（Ｖ）」
に設定した場合を想定する。本実施形態におけるオン電位ＶG_ONは「−９（Ｖ）」であり
、対比例におけるオン電位ＶG_ONは「−18（Ｖ）」である。また、図５に示すように、発
光素子Ｅが特性Ａである場合と特性Ｂである場合とを想定する。同図に示すように、駆動
電流ＩDRを同じ電流量に設定した場合であっても、特性Ｂの発光素子Ｅにおける両端間の
電圧は特性Ａの発光素子Ｅよりも高くなる。
図６は、電位ＶDATAの振幅（絶対値）と駆動電流ＩDRとの関係を特性Ａおよび特性Ｂに
ついて示すグラフである。グラフ(a)は本実施形態による結果を示し、グラフ(b)は対比例
による結果を示す。グラフ(b)に示すように、対比例においては、電位ＶDATAが同電位で
あっても、駆動電流ＩDRは発光素子Ｅの特性に応じて相違する。これに対し、本実施形態
においては。発光素子Ｅが特性Ａおよび特性Ｂの何れであっても、電位ＶDATAが共通する
場合には駆動電流ＩDRの電流値は高精度に一致する。
次に、図７は、電位ＶDATAの振幅と各ノード（Ｎ1，Ｎ2）の電位との関係を特性Ａおよ
び特性Ｂについて示すグラフである。図６と同様に、グラフ(a)は本実施形態による結果
を示し、グラフ(b)は対比例による結果を示す。グラフ(b)に示すように、発光制御トラン
ジスタＴELが非飽和領域で動作すると、ノードＮ2の電位は発光素子Ｅの特性に応じて相
違し、さらにノードＮ1の電位はノードＮ2の電位に応じて変動する。一方、グラフ(a)に
示すように、本実施形態においても、ノードＮ2の電位は発光素子Ｅの特性に応じて変動
する。しかしながら、発光制御トランジスタＴELが飽和領域で動作するから、発光素子Ｅ
が特性Ａおよび特性Ｂの何れであってもノードＮ1の電位は変わらない。
ところで、発光素子Ｅの特性に拘わらずノードＮ1の電位を所定値に維持するための構
成としては、例えば、発光制御トランジスタＴELとは別個のトランジスタ（以下「緩衝用
トランジスタ」という）を発光制御トランジスタＴELと駆動トランジスタＴDRとの間に介
在させた構成も考えられる。発光期間ＰELにおいては、発光制御トランジスタＴELを対比
例と同様に非飽和領域で動作させるとともに、緩衝用トランジスタを飽和領域で動作させ
ることでノードＮ1の電位に対する発光素子Ｅの特性の影響を緩和する。しかしながら、
画素回路Ｐを構成するトランジスタの個数が緩衝用トランジスタの分だけ増加するという
問題がある。これに対し、本実施形態においては、発光素子Ｅに対する駆動電流ＩDRの供
給の可否を制御するスイッチング素子としての作用と、発光素子Ｅの電気的な特性がノー
ドＮ1の電位に与える影響を緩和する作用とが、ひとつの発光制御トランジスタＴELによ
って実現される。したがって、緩衝用トランジスタが配置された構成と比較して画素回路
Ｐの構成が簡素化されるという利点がある。
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態のうち作用や機能
が第１実施形態と共通する要素については、以上と同じ符号を付して、その詳細な説明を
適宜に省略する。
図８は、本実施形態における画素回路Ｐの構成を示す回路図である。同図に示すように
、画素回路Ｐを構成する各トランジスタ（駆動トランジスタＴDR・発光制御トランジスタ
ＴEL・トランジスタＳＷ1）はＮチャネル型である。したがって、給電線Ｌ1および給電線
Ｌ2と画素回路Ｐの各要素との関係が第１実施形態とは逆転している。すなわち、発光素
子Ｅの陽極は給電線Ｌ1に接続され、駆動トランジスタＴDRのソースは給電線Ｌ2に接続さ
れる。給電線Ｌ2の電位ＶLは各部の電圧の基準となる電位（０Ｖ）である。給電線Ｌ1の
電位ＶHは電圧ＶELだけ高位である（ＶEL＞０）。発光制御トランジスタＴELは、発光素
子Ｅの陰極と駆動トランジスタＴDRのドレインとの間に介在する。トランジスタＳＷ1や
容量素子Ｃ1の配置は第１実施形態と同様である。
発光制御信号ＧEL[i]は、第１実施形態と同様に、発光期間ＰELにてオン電位ＶG_ONと
なり、それ以外の期間にてオフ電位ＶG_OFFを維持する。ただし、発光制御トランジスタ
ＴELはＮチャネル型であるから、オン電位ＶG_ONはオフ電位ＶG_OFFよりも高位である。
オン電位ＶG_ONは、第１実施形態と同様に、発光制御トランジスタＴELが飽和領域で動作
するように選定される。オン電位ＶG_ONの条件について詳述すると以下の通りである。
まず、飽和領域で動作するためには、発光制御トランジスタＴELのドレイン−ソース間
の電圧ＶDSが、ゲート−ソース間の電圧ＶGSと閾値電圧ＶT2（ＶT2＞０）との差分値を上
回る（ＶDS＞ＶGS−ＶT2）必要があるから、以下の式(b1)が成立する。
ＶN2＞ＶG_ON−ＶT2 ……(b1)
式(b1)における電位ＶN2の最大値が「ＶEL−ＶEL_MAX」であることを考慮すると、式(b
1)から以下の式(b2)が導出される（ＶEL_MAX＞０）。
ＶG_ON＜ＶEL−ＶEL_MAX＋ＶT2 ……(b2)
また、駆動トランジスタＴDRを飽和領域で動作させるためには、駆動トランジスタＴDR
のドレイン−ソース間の電圧ＶDSが、ゲート−ソース間の電圧ＶGSと閾値電圧ＶT1（ＶT1
＞０）との差分値を上回る（ＶDS＞ＶGS−ＶT1）必要があるから、以下の式(b3)が成立す
る。式(b3)における電位ＶDATA_MAX（ＶDATA_MAX＞０）は、駆動電流ＩDRの電流量が最大
となるときの駆動トランジスタＴDRのゲートの電位（電位ＶDATAの最大値）である。
ＶN1＞ＶDATA_MAX−ＶT1 ……(b3)
さらに、発光期間ＰELにおいて発光制御トランジスタＴELはオン状態に変化するから、
以下の式(b4)が成立する。
ＶG_ON−ＶN1＞ＶT2 ……(b4)
式(b3)と式(b4)とから以下の式(b5)が導出される。
ＶG_ON＞ＶDATA_MAX−ＶT1＋ＶT2 ……(b5)
式（b2）と式(b5)とから、本実施形態のオン電位ＶG_ONは、図９のように式(b6)を満た
す範囲から選定される。
ＶDATA_MAX−ＶT1＋ＶT2＜ＶG_ON＜ＶEL−ＶEL_MAX＋ＶT2 ……(b6)
なお、オフ電位ＶG_OFFは、発光制御トランジスタＴELがオフ状態となる電位であれば
足りる。例えば低位側の電源電位ＶL（０Ｖ）がオフ電位ＶG_OFFとして使用される。
以上に説明したように、本実施形態においても発光制御トランジスタＴELが発光期間Ｐ
ELにて飽和領域で動作するから、各発光素子Ｅの電気的な特性が駆動電流ＩDRに与える影
響を低減することが可能である。
＜Ｃ：第３実施形態＞
図１０は、本発明の第３実施形態に係る画素回路Ｐの構成を示す回路図である。同図に
示すように、本実施形態の画素回路Ｐは、第１実施形態の要素に加えて、トランジスタＳ
Ｗ2と容量素子Ｃ2とを含む。トランジスタＳＷ2は、駆動トランジスタＴDRのゲートとド
レインとの間に介在して両者の電気的な接続を制御するＰチャネル型のトランジスタであ
る。トランジスタＳＷ2のゲートには駆動回路（図示略）から制御線１８を介して制御信
号ＧCP[i]が供給される。容量素子Ｃ2は、電極Ｅ1と電極Ｅ2とを含む。電極Ｅ1は、駆動
トランジスタＴDRのゲートに接続される。トランジスタＳＷ1は、電極Ｅ2とデータ線１６
との間に介在して両者の電気的な接続を制御する。
図１１は、第ｉ行に属する第ｊ列目の画素回路Ｐに供給される信号の波形を示すタイミ
ングチャートである。同図に示すように、書込期間ＰWTの直前にはリセット期間ＰRSと補
償期間ＰCPとが設定される。選択信号ＧWT[i]は、リセット期間ＰRSと補償期間ＰCPと書
込期間ＰWTとにおいてローレベルとなり、発光期間ＰELにてハイレベルとなる。発光制御
信号ＧEL[i]は、リセット期間ＰRSと発光期間ＰELとにおいてオン電位ＶG_ONとなり、補
償期間ＰCPと書込期間ＰWTとにおいてオフ電位ＶG_OFF（ＶG_OFF＞ＶG_ON）となる。制御
信号ＧCP[i]は、リセット期間ＰRSと補償期間ＰCPとにおいてローレベルとなり、書込期
間ＰWTと発光期間ＰELとにおいてハイレベルとなる。
次に、ひとつの画素回路Ｐの動作を説明する。まず、リセット期間ＰRSにおいては、発
光制御信号ＧEL[i]がオン電位ＶG_ONとなるから発光制御トランジスタＴELはオン状態を
維持する。また、制御信号ＧCP[i]はローレベルに遷移するから、駆動トランジスタＴDR
はトランジスタＳＷ2を介してダイオード接続される。したがって、リセット期間ＰRSに
おいては、駆動トランジスタＴDRのゲート（電極Ｅ1）は発光素子Ｅの電気的な特性に応
じた電圧に初期化される。また、リセット期間ＰRSおよび補償期間ＰCPにおいては、選択
信号ＧWT[i]によってトランジスタＳＷ1がオン状態とされた状態で、データ信号Ｓ[j]が
基準電位ＶREFに維持される。したがって、電極Ｅ2は基準電位ＶREFに維持される。
次いで、補償期間ＰCPが開始すると、発光制御信号ＧEL[i]がオフ電位ＶG_OFFに遷移す
ることで発光制御トランジスタＴELはオフ状態に変化する。したがって、補償期間ＰCPの
終点が到来するまでに、駆動トランジスタＴDRのゲート（容量素子Ｃ2の電極Ｅ1）は、給
電線Ｌ1の電源電位ＶH（０Ｖ）と駆動トランジスタＴDRの閾値電圧ＶT1との差分値（ＶH
−ＶT1）に収束する。
書込期間ＰWTにおいては、制御信号ＧCP[i]がハイレベルに遷移することで駆動トラン
ジスタＴDRのダイオード接続が解除されたうえで、トランジスタＳＷ1がオン状態に維持
されたままデータ信号Ｓ[j]が基準電位ＶREFから電位ＶDATAに変更される。駆動トランジ
スタＴDRのゲートのインピーダンスは充分に高いから、電極Ｅ1の電位（駆動トランジス
タＴDRのゲートの電位）は、電極Ｅ2の電位の変化分（基準電位ＶREFと電位ＶDATAとの差
分値）に応じて変動する。すなわち、駆動トランジスタＴDRのゲートは電位ＶDATAに応じ
た電位に設定される。書込期間ＰWTの経過後の発光期間ＰELにおいては、発光制御信号Ｇ
EL[i]がオン電位ＶG_ONに設定されることで発光制御トランジスタＴELがオン状態となる
から、駆動トランジスタＴDRのゲートの電位に応じた駆動電流ＩDRが発光制御トランジス
タを経由して発光素子Ｅに供給される。したがって、発光素子Ｅは電位ＶDATAに応じた光
量で発光する。
以上のように、本実施形態においては、駆動トランジスタＴELのゲートの電位を、補償
期間ＰCPにおいて閾値電圧ＶT1に対応する電位に収束させ、書込期間ＰWTにて容量素子Ｃ
2を利用して変動させることで電位ＶDATAに応じた電位に設定する。したがって、駆動ト
ランジスタＴELの閾値電圧ＶT1の誤差を補償して、電位ＶDATAに応じた駆動電流ＩDRを高
精度に生成することが可能となる。
本実施形態におけるオン電位ＶG_ONは、第１実施形態の式(a6)と同様に、発光制御トラ
ンジスタＴELおよび駆動トランジスタＴDRを飽和領域で動作させる式(c)の範囲内から選
定される。したがって、本実施形態においても第１実施形態と同様の効果が奏される。
ＶDATA_MAX−ＶT1＋ＶT2＞ＶG_ON＞−ＶEL−ＶEL_MAX＋ＶT2 ……(c)
ただし、本実施形態における電位ＶDATA_MAXは、駆動電流ＩDRの電流量が最大となるよ
うに電位ＶDATAを選定したときに書込期間ＰWTにて設定される駆動トランジスタＴDRのゲ
ートの電位であり、データ線１６の電位ＶDATAとは相違する。
＜Ｄ：第４実施形態＞
次に、本発明の第４実施形態について説明する。以上の各形態においては、データ線１
６の電位ＶDATAに応じて発光素子Ｅの光量が設定される電圧プログラミング方式の画素回
路Ｐを例示した。これに対し、本実施形態の画素回路Ｐは、データ線１６の電流ＩDATAに
応じて発光素子Ｅの光量が設定される電流プログラミング方式である。
図１２は、画素回路Ｐの構成を示す回路図である。同図に示すように、本実施形態の画
素回路Ｐは、駆動トランジスタＴDRや発光制御トランジスタＴELと同じＰチャネル型のト
ランジスタＳＷ1とトランジスタＳＷ2とを含む。トランジスタＳＷ1は、駆動トランジス
タＴDRと発光制御トランジスタＴELとの間のノードＮ1から分岐してデータ線１６に至る
経路上に配置され、駆動トランジスタＴDRのドレインとデータ線１６との電気的な接続を
制御する。トランジスタＳＷ1と発光制御トランジスタＴELとは、相互に近接した位置に
同じ寸法（チャネル長やチャネル幅）で形成される。トランジスタＳＷ2は、駆動トラン
ジスタＴDRのゲートとドレインとの電気的な接続を制御する。トランジスタＳＷ1および
トランジスタＳＷ2の各々のゲートは選択線１２に接続される。
図１３は、本実施形態の発光装置Ｄの構成を示すブロック図である。同図に示すように
、電源回路２０は、発光制御回路２４に加えて書込制御回路２２にもオン電位ＶG_ONとオ
フ電位ＶG_OFFとを供給する（ＶG_ON＜ＶG_OFF）。図１４に示すように、書込制御回路２
２は、選択信号ＧWT[i]を、書込期間ＰWTにてオン電位ＶG_ONに設定し、それ以外の期間
（発光期間ＰELを含む）にてオフ電位ＶG_OFFに設定する。発光制御信号ＧEL[i]の波形は
第１実施形態と同様である。
データ供給回路２６は、選択信号ＧWT[i]がオン電位ＶG_ONとなる書込期間ＰWTにおい
て、データ信号Ｓ[j]を、第ｉ行に属する第ｊ列目の画素回路Ｐに指定された階調に応じ
た電流ＩDATAに設定する手段（例えばｎ個の電流出力型Ｄ／Ａ変換器）である。
以上の構成において、書込期間ＰWTにて選択信号ＧWT[i]がオン電位ＶG_ONに遷移する
と、駆動トランジスタＴDRはトランジスタＳＷ2を介してダイオード接続される。また、
オン電位ＶG_ONの供給によってトランジスタＳＷ1はオン状態に変化するから、図１２に
破線の矢印で示すように、給電線Ｌ1から駆動トランジスタＴDRとノードＮ1とトランジス
タＳＷ1とを経由してデータ信号Ｓ[j]の電流ＩDATAが第ｊ列目のデータ線１６に流れ込む
。したがって、容量素子Ｃ1には電流ＩDATAに応じた電圧が保持される。
書込期間ＰWTの経過後の発光期間ＰELにおいては、選択信号ＧWT[i]がオフ電位ＶG_OFF
に設定されることでトランジスタＳＷ1とトランジスタＳＷ2とがオフ状態に変化する。そ
して、発光制御信号ＧEL[i]がオン電位ＶG_ONに遷移して発光制御トランジスタＴELがオ
ン状態に変化すると、駆動トランジスタＴDRのゲートの電位（直前の書込期間ＴWTにて容
量素子Ｃ1に保持された電位）に応じた駆動電流ＩDRが発光制御トランジスタＴELを経由
して発光素子Ｅに供給される。したがって、発光素子Ｅは電流ＩDATAに応じた光量で発光
する。
本実施形態におけるオン電位ＶG_ONは、第１実施形態の式(a6)と同様に、発光制御トラ
ンジスタＴELを飽和領域で動作させる式(d)の範囲内から選定される。したがって、本実
施形態においても第１実施形態と同様の効果が奏される。
ＶDATA_MAX−ＶT1＋ＶT2＞ＶG_ON＞−ＶEL−ＶEL_MAX＋ＶT2 ……(d)
ただし、式(d)における電位ＶDATA_MAXは、駆動電流ＩDRの電流量が最大となるように
電流ＩDATAを選定したときに書込期間ＰWTで設定される駆動トランジスタＴDRのゲートの
電位（ＶDATA_MAX＜０）である。
また、本実施形態においては、トランジスタＳＷ1と発光制御トランジスタＴELとが同
じ特性（同じ導電型および同じ寸法）で近接して形成されたうえで、トランジスタＳＷ1
と発光制御トランジスタＴELとが同じオン電位ＶG_ONによってオン状態とされる。この構
成によれば、ノードＮ1の電位（駆動トランジスタＴDRのドレインの電位）は書込期間ＰW
Tと発光期間ＰELとで一致する。したがって、書込期間ＰWTにおける電流ＩDATAの電流量
と発光期間ＰELにおける駆動電流ＩDRの電流量とを高精度に一致させることが可能となる
。すなわち、発光素子Ｅの光量を電流ＩDATAに応じて高精度に制御することができる。
＜Ｅ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
（１）変形例１
第１実施形態から第３実施形態においても、第４実施形態と同様に、電源回路２０が生
成したオン電位ＶG_ONおよびオフ電位ＶG_OFFを、書込制御回路２２が生成する選択信号
ＧWT[1]〜ＧWT[m]の電圧として利用してもよい。以上の構成によれば、電源回路２０が生
成する電圧の総数が削減されるから、電源回路２０の回路規模の縮小や消費電力の低減が
実現される。
（２）変形例２
第３および第４実施形態においては画素回路ＰがＰチャネル型のトランジスタで構成さ
れる場合を例示したが、第２実施形態と同様に、図１０や図１２の各トランジスタは適宜
にＮチャネル型に変更される。また、画素回路Ｐを構成する総てのトランジスタが同じ導
電型である必要はない。すなわち、駆動トランジスタＴDRと発光制御トランジスタＴElと
が同じ導電型であれば、トランジスタＳＷ1やトランジスタＳＷ2の導電型は任意に変更さ
れる。
（３）変形例３
以上の各形態のように駆動トランジスタＴDRが飽和領域で動作する構成によれば、駆動
電流ＩDRを安定的に生成する定電流源として駆動トランジスタＴDRを動作させることが可
能となる。しかしながら、発光制御トランジスタＴELが飽和領域内で動作すれば本発明の
所期の効果は奏されるから、駆動トランジスタＴDRの動作点が飽和領域内にあることまで
は本発明において必ずしも必要ではない。例えば、第１実施形態における式(a5)や第２実
施形態における式(b5)は成立しなくてもよい。
（４）変形例４
以上の各形態においては発光素子Ｅとして有機発光ダイオード素子を例示したが、これ
以外の発光素子を利用した様々な発光装置にも本発明は適用される。例えば、無機ＥＬ材
料からなる発光層を含む発光素子や発光ダイオード素子、電界放出（ＦＥ：Field Emiss
ion）素子、表面導電型電子放出（ＳＥ：Surface-conduction Electron-emitter）素子
、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子など様々な発光
素子を本発明に適用することができる。
＜Ｆ：応用例＞
次に、本発明に係る電子機器について説明する。図１５から図１７には、以上に例示し
た発光装置Ｄを表示装置として採用した電子機器の形態が図示されている。
図１５は、発光装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜
視図である。パーソナルコンピュータ２０００は、画像を表示する発光装置Ｄと、電源ス
イッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装
置Ｄは有機発光ダイオード素子を発光素子Ｅとして使用しているので、視野角が広く見易
い画面を表示できる。
図１６は、発光装置Ｄを適用した携帯電話機の構成を示す斜視図である。携帯電話機３
０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、画像を表示す
る発光装置Ｄとを備える。スクロールボタン３００２を操作することによって、発光装置
Ｄに表示される画面がスクロールされる。
図１７は、発光装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistant
s）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１お
よび電源スイッチ４００２と、画像を表示する発光装置Ｄとを備える。電源スイッチ４０
０２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置Ｄに表示され
る。
なお、本発明に係る発光装置が適用される電子機器としては、図１５から図１７に示し
た機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置
、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、
テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネル
を備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限
定されない。例えば、電子写真方式の画像形成装置においては、用紙などの記録材に形成
されるべき画像に応じて感光体を露光する露光装置（ラインヘッド）が使用されるが、こ
の種の露光装置としても本発明の発光装置は利用される。
第１実施形態に係る発光装置の構成を示すブロック図である。 選択信号および発光制御信号の波形を示すタイミングチャートである。 画素回路の構成を示す回路図である。 オン電位ＶG_ONの範囲を説明するための概念図である。 発光素子の端子間の電圧と電流との関係を示すグラフである。 電位ＶDATAと駆動電流ＩDRとの関係を示すグラフである。 電位ＶDATAと各ノードの電位との関係を示すグラフである。 第２実施形態に係る画素回路の構成を示す回路図である。 オン電位ＶG_ONの範囲を説明するための概念図である。 第３実施形態に係る画素回路の構成を示す回路図である。 画素回路の動作を説明するためのタイミングチャートである。 第４実施形態に係る画素回路の構成を示す回路図である。 発光装置の構成を示すブロック図である。 選択信号および発光制御信号の波形を示すタイミングチャートである。 本発明を適用した電子機器の形態（パーソナルコンピュータ）を示す斜視図である。 本発明を適用した電子機器の形態（携帯電話機）を示す斜視図である。 本発明を適用した電子機器の形態（携帯情報端末）を示す斜視図である。 発光素子を駆動するための構成を示す回路図である。
符号の説明
Ｄ……発光装置、１０……素子アレイ部、Ｐ……画素回路、１２……選択線、１４……発
光制御線、１６……データ線、２０……電源回路、Ｌ1，Ｌ2……給電線、２２……書込制
御回路、２４……発光制御回路、２６……データ供給回路、Ｅ……発光素子、ＴDR……駆
動トランジスタ、ＴEL……発光制御トランジスタ、ＳＷ1，ＳＷ2……トランジスタ、Ｎ1
，Ｎ2……ノード、ＶG_ON……オン電位、ＶG_OFF……オフ電位、ＩDR……駆動電流、ＶT1
……駆動トランジスタの閾値電圧、ＶT2……発光制御トランジスタの閾値電圧、ＧWT[i]
（ＧWT[1]〜ＧWT[m]）……選択信号、ＧEL[i]（ＧEL[1]〜ＧEL[m]）……発光制御信号、
Ｓ[j]（Ｓ[1]〜Ｓ[n]）……データ信号。

Claims (9)

  1. 駆動電流の供給によって発光する発光素子と駆動電流を生成する駆動トランジスタとを
    含み、前記駆動トランジスタから前記発光素子に供給される駆動電流の経路上に前記駆動
    トランジスタと同じ導電型の発光制御トランジスタが配置された画素回路を駆動する方法
    であって、
    前記発光素子を発光させる発光期間において前記発光制御トランジスタが飽和領域でオ
    ン状態となるように当該発光制御トランジスタのゲート電位を設定する
    ことを特徴とする画素回路の駆動方法。
  2. 前記駆動トランジスタと前記発光制御トランジスタとはＰチャネル型であり、
    前記駆動トランジスタは第１給電線と前記発光制御トランジスタとの間に介在し、前記
    発光素子は前記発光制御トランジスタと第２給電線との間に介在し、
    前記第１給電線の電位を基準としたときの前記第２給電線の電位を−ＶEL（−ＶEL＜０
    ）とし、前記発光素子における電圧降下が最大であるときの当該発光素子の両端間の電圧
    を前記発光制御トランジスタ側の電極の電位を基準としてＶEL_MAX（ＶEL_MAX＜０）とし
    、前記発光制御トランジスタの閾値電圧をＶT2（ＶT2＜０）としたときに、前記発光期間
    における前記発光制御トランジスタのゲート電位ＶG_ONを、
    ＶG_ON＞−ＶEL−ＶEL_MAX＋ＶT2
    を満たすように設定することを特徴とする請求項１に記載の画素回路の駆動方法。
  3. 前記駆動電流の電流量が最大であるときの前記駆動トランジスタのゲート−ソース間の
    電圧をＶDATA_MAX（ＶDATA_MAX＜０）とし、前記駆動トランジスタの閾値電圧をＶT1（Ｖ
    T1＜０）としたときに、前記発光期間における前記発光制御トランジスタのゲート電位Ｖ
    G_ONを、
    ＶG_ON＜ＶDATA_MAX−ＶT1＋ＶT2
    を満たすように設定することを特徴とする請求項２に記載の画素回路の駆動方法。
  4. 前記駆動トランジスタと前記発光制御トランジスタとはＮチャネル型であり、
    前記発光素子は第１給電線と前記発光制御トランジスタとの間に介在し、前記駆動トラ
    ンジスタは前記発光制御トランジスタと第２給電線との間に介在し、
    前記第２給電線の電位を基準としたときの前記第１給電線の電位をＶEL（ＶEL＞０）と
    し、前記発光素子における電圧降下が最大であるときの当該発光素子の両端間の電圧を前
    記発光制御トランジスタ側の電極の電位を基準としてＶEL_MAX（ＶEL_MAX＞０）とし、前
    記発光制御トランジスタの閾値電圧をＶT2（ＶT2＞０）としたときに、前記発光期間にお
    ける前記発光制御トランジスタのゲート電位ＶG_ONを、
    ＶG_ON＜ＶEL−ＶEL_MAX＋ＶT2
    を満たすように設定することを特徴とする請求項１に記載の画素回路の駆動方法。
  5. 前記駆動電流の電流量が最大であるときの前記駆動トランジスタのゲート−ソース間の
    電圧をＶDATA_MAX（ＶDATA_MAX＞０）とし、前記駆動トランジスタの閾値電圧をＶT1（Ｖ
    T1＞０）としたときに、前記発光期間における前記発光制御トランジスタのゲート電位Ｖ
    G_ONを、
    ＶG_ON＞ＶDATA_MAX−ＶT1＋ＶT2
    を満たすように設定することを特徴とする請求項４に記載の画素回路の駆動方法。
  6. 前記画素回路は、前記駆動トランジスタと前記発光制御トランジスタとの間のノードか
    ら分岐した経路上に配置された書込制御トランジスタを含み、
    前記発光制御トランジスタと前記書込制御トランジスタとは導電型および寸法が共通し
    、
    前記発光期間に先行する書込期間において、前記発光期間で前記発光制御トランジスタ
    をオン状態とする電位に等しい電位を前記書込制御トランジスタのゲートに供給すること
    で当該書込制御トランジスタをオン状態とし、このときに前記駆動トランジスタと前記ノ
    ードと前記書込制御トランジスタとを通過する電流によって前記駆動トランジスタのゲー
    ト電位を設定する
    ことを特徴とする請求項１から請求項５の何れかに記載の画素回路の駆動方法。
  7. 駆動電流の供給によって発光する発光素子と駆動電流を生成する駆動トランジスタとを
    含み、前記駆動トランジスタから前記発光素子に供給される駆動電流の経路上に前記駆動
    トランジスタと同じ導電型の発光制御トランジスタが配置された画素回路を駆動する回路
    であって、
    前記発光素子を発光させる発光期間において前記発光制御トランジスタが飽和領域でオ
    ン状態となるように当該発光制御トランジスタのゲート電位を設定する発光制御回路
    を具備することを特徴とする画素回路の駆動回路。
  8. 駆動電流の供給によって発光する発光素子と駆動電流を生成する駆動トランジスタとを
    含み、前記駆動トランジスタから前記発光素子に供給される駆動電流の経路上に前記駆動
    トランジスタと同じ導電型の発光制御トランジスタが配置された画素回路と、
    前記発光素子を発光させる発光期間において前記発光制御トランジスタが飽和領域でオ
    ン状態となるように当該発光制御トランジスタのゲート電位を設定する発光制御回路と
    を具備する発光装置。
  9. 前記画素回路は、前記駆動トランジスタと前記発光制御トランジスタとの間のノードと
    データ線との間に介在する書込制御トランジスタを含み、
    前記発光期間に先行する書込期間において前記書込制御トランジスタをオン状態とする
    書込制御回路と、前記書込期間において前記データ線に電流を流すことで前記駆動トラン
    ジスタのゲート電位を設定するデータ供給回路とを具備し、
    前記発光制御トランジスタと前記書込制御トランジスタとは導電型および寸法が共通し
    、
    前記書込期間にて前記書込制御回路が前記書込制御トランジスタのゲートに供給する電
    位と、前記発光期間にて前記発光制御回路が前記発光制御トランジスタのゲートに供給す
    る電位とは等しい
    ことを特徴とする請求項８に記載の発光装置。


JP2006183054A 2006-07-03 2006-07-03 発光装置、画素回路の駆動方法および駆動回路 Expired - Fee Related JP4207988B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006183054A JP4207988B2 (ja) 2006-07-03 2006-07-03 発光装置、画素回路の駆動方法および駆動回路
US11/765,206 US20080074412A1 (en) 2006-07-03 2007-06-19 Light emitting device, method of driving pixel circuit, and driving circuit
TW096122922A TW200818096A (en) 2006-07-03 2007-06-25 Light emitting device, method of driving pixel circuit, and driving circuit
KR1020070065154A KR101363380B1 (ko) 2006-07-03 2007-06-29 발광 장치, 화소 회로의 구동 방법 및 구동 회로
CN2007101273097A CN101101729B (zh) 2006-07-03 2007-07-02 像素电路的驱动方法及发光装置
US13/748,272 US9013376B2 (en) 2006-07-03 2013-01-23 Light emitting device, method of driving pixel circuit, and driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006183054A JP4207988B2 (ja) 2006-07-03 2006-07-03 発光装置、画素回路の駆動方法および駆動回路

Publications (2)

Publication Number Publication Date
JP2008014995A true JP2008014995A (ja) 2008-01-24
JP4207988B2 JP4207988B2 (ja) 2009-01-14

Family

ID=39035987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006183054A Expired - Fee Related JP4207988B2 (ja) 2006-07-03 2006-07-03 発光装置、画素回路の駆動方法および駆動回路

Country Status (5)

Country Link
US (2) US20080074412A1 (ja)
JP (1) JP4207988B2 (ja)
KR (1) KR101363380B1 (ja)
CN (1) CN101101729B (ja)
TW (1) TW200818096A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088640A (ja) * 2011-10-19 2013-05-13 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
CN110176212A (zh) * 2018-02-20 2019-08-27 精工爱普生株式会社 电光装置以及电子设备
JP2019179253A (ja) * 2017-11-20 2019-10-17 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2020184081A1 (ja) * 2019-03-08 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 表示装置、及び、電子機器
US11151942B2 (en) 2017-11-20 2021-10-19 Seiko Epson Corporation Electro-optical device and electronic apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299126B2 (ja) * 2009-07-01 2013-09-25 セイコーエプソン株式会社 発光装置および電子機器、並びに画素回路の駆動方法。
JP6077280B2 (ja) * 2011-11-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR101911489B1 (ko) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 화소를 갖는 유기전계발광 표시장치와 그의 구동방법
TWI475541B (zh) * 2012-09-21 2015-03-01 Chunghwa Picture Tubes Ltd 有機發光二極體顯示裝置
KR101987424B1 (ko) 2012-11-29 2019-06-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
TWI653755B (zh) * 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
US9107265B2 (en) * 2013-12-02 2015-08-11 Richtek Technology Corporation Light emitting device array billboard and control method thereof
JP6755689B2 (ja) * 2016-03-30 2020-09-16 株式会社Ｊｏｌｅｄ 表示装置
KR102486877B1 (ko) * 2016-04-28 2023-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR20180071896A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
CN107086025B (zh) 2017-06-30 2019-12-27 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的控制方法
TWI685831B (zh) * 2019-01-08 2020-02-21 友達光電股份有限公司 畫素電路及其驅動方法
CN114758613B (zh) * 2022-05-07 2023-11-21 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043995A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd アクティブマトリックス型ｏｌｅｄ表示装置およびその駆動方法
JP2006091089A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2006195307A (ja) * 2005-01-17 2006-07-27 Hitachi Displays Ltd 画像表示装置
JP2006276706A (ja) * 2005-03-30 2006-10-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
US7061451B2 (en) * 2001-02-21 2006-06-13 Semiconductor Energy Laboratory Co., Ltd, Light emitting device and electronic device
JP4556354B2 (ja) 2001-07-09 2010-10-06 セイコーエプソン株式会社 駆動回路、装置、及び電子機器
WO2003075256A1 (fr) * 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3750616B2 (ja) * 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
GB2389951A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
US7423617B2 (en) * 2002-11-06 2008-09-09 Tpo Displays Corp. Light emissive element having pixel sensing circuit
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
KR101142994B1 (ko) * 2004-05-20 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100637458B1 (ko) * 2004-05-25 2006-10-20 삼성에스디아이 주식회사 유기전계 발광 표시 패널
KR100592640B1 (ko) * 2004-07-27 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 주사 구동부
JP4594215B2 (ja) * 2004-11-26 2010-12-08 三星モバイルディスプレイ株式會社 順次走査及び飛び越し走査兼用の駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043995A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd アクティブマトリックス型ｏｌｅｄ表示装置およびその駆動方法
JP2006091089A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2006195307A (ja) * 2005-01-17 2006-07-27 Hitachi Displays Ltd 画像表示装置
JP2006276706A (ja) * 2005-03-30 2006-10-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088640A (ja) * 2011-10-19 2013-05-13 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
JP2019179253A (ja) * 2017-11-20 2019-10-17 セイコーエプソン株式会社 電気光学装置及び電子機器
US11151942B2 (en) 2017-11-20 2021-10-19 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN110176212A (zh) * 2018-02-20 2019-08-27 精工爱普生株式会社 电光装置以及电子设备
CN110176212B (zh) * 2018-02-20 2022-03-22 精工爱普生株式会社 电光装置以及电子设备
WO2020184081A1 (ja) * 2019-03-08 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 表示装置、及び、電子機器

Also Published As

Publication number Publication date
CN101101729A (zh) 2008-01-09
KR101363380B1 (ko) 2014-02-14
JP4207988B2 (ja) 2009-01-14
US20130134896A1 (en) 2013-05-30
TW200818096A (en) 2008-04-16
CN101101729B (zh) 2011-08-17
KR20080003715A (ko) 2008-01-08
US9013376B2 (en) 2015-04-21
US20080074412A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP4207988B2 (ja) 発光装置、画素回路の駆動方法および駆動回路
JP4259592B2 (ja) 電気光学装置および電子機器
JP4752315B2 (ja) 電子回路、その駆動方法、電気光学装置および電子機器
KR100737939B1 (ko) 발광 장치, 그 구동 회로 및 전자 기기
JP4737120B2 (ja) 画素回路の駆動方法、電気光学装置および電子機器
JP4882536B2 (ja) 電子回路及び電子機器
JP4702061B2 (ja) 電気光学装置
KR20080024434A (ko) 전기 광학 장치 및 전자 기기
KR20080043712A (ko) 전자 회로, 전자 장치, 그 구동 방법, 전기 광학 장치 및전자 기기
JP5011682B2 (ja) 電子装置および電子機器
JP4826131B2 (ja) 発光装置および電子機器
JP2006349794A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP2007225653A (ja) 電気光学装置、その駆動方法、および電子機器
JP4826158B2 (ja) 電気光学装置
JP4984520B2 (ja) 電子回路、電子装置および電子機器
JP5124955B2 (ja) 電気光学装置、その駆動方法、および電子機器
JP5151198B2 (ja) 画素回路、電気光学装置および電子機器
JP2009157148A (ja) 発光装置の駆動方法および駆動方法、電子機器
JP5103737B2 (ja) 電子回路、電子装置および電子機器
JP5494684B2 (ja) 電子回路の駆動方法
JP5251420B2 (ja) 発光装置および電子機器、発光装置の駆動方法
JP2009204802A (ja) 電気光学装置、その駆動方法および電子機器
JP2007011181A (ja) 発光装置、その駆動回路、電子機器および調整装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4207988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees