CN110176212B - 电光装置以及电子设备 - Google Patents

电光装置以及电子设备 Download PDF

Info

Publication number
CN110176212B
CN110176212B CN201910119470.2A CN201910119470A CN110176212B CN 110176212 B CN110176212 B CN 110176212B CN 201910119470 A CN201910119470 A CN 201910119470A CN 110176212 B CN110176212 B CN 110176212B
Authority
CN
China
Prior art keywords
potential
pixel circuit
wiring
emitting element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910119470.2A
Other languages
English (en)
Other versions
CN110176212A (zh
Inventor
宫坂光敏
百濑洋一
关岛洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN110176212A publication Critical patent/CN110176212A/zh
Application granted granted Critical
Publication of CN110176212B publication Critical patent/CN110176212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/0112—Head-up displays characterised by optical features comprising device for genereting colour display
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/0118—Head-up displays characterised by optical features comprising devices for improving the contrast of the display / brillance control visibility
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/0123—Head-up displays characterised by optical features comprising devices increasing the field of view
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/014—Head-up displays characterised by optical features comprising information/image processing systems
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供电光装置以及电子设备，能够以低功耗显示高分辨率且高质量的图像，动作更高速且可获得更明亮的显示。电光装置(10)的特征在于，具有：像素电路(41G)；像素电路(41B)；高电位线(47G)，其向像素电路(41G)供给高电位(VDDG)；高电位线(47B)，其向像素电路(41B)供给高电位(VDDB)；以及低电位线(46)，其向像素电路(41G)和像素电路(41B)供给第1低电位(VSS1)，像素电路(41G)包含显示G的发光元件(20G)，像素电路(41B)包含显示B的发光元件(20B)，高电位(VDDG)和高电位(VDDB)是相互独立的。

Description

电光装置以及电子设备
技术领域
本发明涉及电光装置以及电子设备。
背景技术
近年来，作为能够形成和观察虚像的电子设备，已提出将来自电光装置的影像光引导至观察者的瞳孔的类型的头戴显示器(HMD)。在这种电子设备中，作为电光装置，例如使用了具有作为发光元件的有机EL(Electro Luminescence：电致发光)元件的有机EL装置。在用于头戴显示器的有机EL装置中，要求高分辨率化(像素的微细化)、显示的多灰度化、低功耗化。
在以往的有机EL装置中，当通过供给到扫描线的扫描信号使选择晶体管成为导通状态时，基于从信号线供给的图像信号的电位被保持于与驱动晶体管的栅极连接的电容元件。当驱动晶体管根据由电容元件保持的电位、即驱动晶体管的栅电位而成为导通状态时，在有机EL元件中流过与驱动晶体管的栅电位对应的量的电流，有机EL元件按照与该电流量对应的亮度发光。
这样，在以往的有机EL装置中，利用根据驱动晶体管的栅电位来控制流过有机EL元件的电流的模拟驱动来进行灰度显示，因此，存在如下课题：因驱动晶体管的电压电流特性或阈值电压偏差而导致像素之间产生明亮度偏差或灰度偏差，从而使显示质量下降。对此，提出了如下的有机EL装置(存储一体型显示元件)：该有机EL装置按照每个像素具有存储电路，并通过数字驱动来进行显示，存储电路是由P型晶体管和N型晶体管构成的反相器连接成环状而得到的(例如，参照专利文献1)。
根据专利文献1所记载的有机EL装置的结构，对发光元件的阳极施加使发光元件发光的“高电平”(基准电位Vh)或不使发光元件发光的“低电平”(接地电位Vg)中的任意一个。即，施加给发光元件的电压是发光时的Vh-Vg或不发光时的Vg-Vg＝0的两个值中的任意一个。并且，灰度显示是通过对在1个场内发光的时间进行调整而进行的，该1个场是对发光元件的阳极施加“高电平”而成为发光状态的子场和对发光元件的阳极施加“低电平”而成为不发光状态的子场的组合。
专利文献1：日本特开2002-287695号公报
但是，存在如下课题：在对使用了发出RGB各色光的有机EL材料(发光材料)的发光元件进行组合而执行彩色显示的情况下，由于在与不同颜色对应的发光材料之间，相对于电压的发光亮度的特性不同，所以有时难以进行显示颜色的调整。并且，还存在如下课题：由于劣化速度根据各发光材料而不同，所以初期进行了调整的色彩平衡有时会随时间而发生变化。
发明内容
本申请的电光装置的特征在于，具有：第1像素电路；第2像素电路；第1布线，其向所述第1像素电路供给第1电位；第2布线，其向所述第2像素电路供给第2电位；以及第3布线，其向所述第1像素电路和所述第2像素电路供给第3电位，所述第1像素电路包含显示第1色的第1发光元件，所述第2像素电路包含显示与所述第1色不同的第2色的第2发光元件，所述第1电位和所述第2电位是相互独立的。
在上述电光装置中，优选所述第1电位和所述第2电位是不同的。
在上述电光装置中，优选所述第1发光元件的一端与所述第1布线电连接，所述第2发光元件的一端与所述第2布线电连接。
在上述电光装置中，优选所述第1像素电路包含第1存储电路，所述第2像素电路包含第2存储电路，所述第1存储电路配置在所述第1布线与所述第3布线之间，所述第2存储电路配置在所述第2布线与所述第3布线之间。
在上述电光装置中，优选所述第1存储电路和所述第2存储电路存储数字信号，所述数字信号的“低电平”比所述第1电位与所述第3电位的中心电位低，所述数字信号的“高电平”比所述第2电位与所述第3电位的中心电位高。
在上述电光装置中，优选所述第1像素电路包含第1晶体管，该第1晶体管与所述第1发光元件串联地电连接，所述第2像素电路包含第2晶体管，该第2晶体管与所述第2发光元件串联地电连接，所述第3电位比所述第1电位和所述第2电位低。
在上述电光装置中，优选所述第1电位比所述第2电位低。
在上述电光装置中，优选所述第1存储电路和所述第2存储电路存储数字信号，所述数字信号的“高电平”比所述第1电位与所述第3电位的中心电位高，所述数字信号的“低电平”比所述第2电位与所述第3电位的中心电位低。
在上述电光装置中，优选所述第1像素电路包含第1晶体管，该第1晶体管与所述第1发光元件串联地电连接，所述第2像素电路包含第2晶体管，该第2晶体管与所述第2发光元件串联地电连接，所述第3电位比所述第1电位和所述第2电位高。
在上述电光装置中，优选所述第1电位比所述第2电位高。
在上述电光装置中，优选所述第1像素电路和所述第2像素电路沿着第1方向排列，所述第1布线和所述第2布线沿着所述第1方向延伸。
在上述电光装置中，优选所述第1布线和所述第2布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，在所述显示区域中，所述第1布线的粗细和所述第2布线的粗细是不同的。
在上述电光装置中，优选所述第1布线、所述第2布线和所述第3布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，在所述显示区域的外侧，所述第1布线的至少一部分和所述第2布线的至少一部分比所述第3布线细。
在上述电光装置中，优选该电光装置具有第4布线，该第4布线向所述第1像素电路和所述第2像素电路供给第4电位，所述第3电位和所述第4电位是相互独立的。
在上述电光装置中，优选所述第3电位和所述第4电位是不同的。
在上述电光装置中，优选所述第1发光元件的另一端与所述第4布线电连接，所述第2发光元件的另一端与所述第4布线电连接。
在上述电光装置中，优选所述第1布线、所述第2布线和所述第4布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，在所述显示区域的外侧，所述第1布线的至少一部分和所述第2布线的至少一部分比所述第4布线细。
本发明的电子设备的特征在于，具有以上记载的电光装置。
附图说明
图1是说明本实施方式的电子设备的概要的图。
图2是说明本实施方式的电子设备的内部构造的图。
图3是说明本实施方式的电子设备的光学系统的图。
图4是示出本实施方式的电光装置的结构的概略俯视图。
图5是本实施方式的电光装置的电路框图。
图6是说明本实施方式的电光装置的布线的示意图。
图7是说明本实施方式的像素的结构的图。
图8是说明本实施方式的电光装置的数字驱动的图。
图9是说明实施例1的像素电路的结构的图。
图10是说明实施例1的像素电路的电位的图。
图11是说明本实施方式的像素电路的驱动方法的一例的图。
图12是说明实施例2的像素电路的结构的图。
图13是说明实施例2的像素电路的电位的图。
图14是说明实施例2的电光装置的布线的示意图。
图15是对变形例1的像素电路的结构进行说明的图。
标号说明
10：电光装置；20：发光元件；20G：第1发光元件；20B：第2发光元件；31：驱动晶体管(第1晶体管、第2晶体管)；41、71：像素电路；41G、71G：第1像素电路；41B、71B：第2像素电路；46：低电位线(第3布线)；47：高电位线；47G：高电位线(第1布线)；47B：高电位线(第2布线)；47R：高电位线(第5布线)；48：低电位线(第4布线)；60：存储电路(第1存储电路、第2存储电路)；100：头戴显示器(电子设备)；146：高电位线(第3布线)；147：低电位线；147G：低电位线(第1布线)；147B：低电位线(第2布线)；147R：低电位线(第5布线)；148：高电位线(第4布线)。
具体实施方式
以下，使用附图对本发明的实施方式进行说明。在以下的附图中，为了使各层或各部件在附图上成为能够识别的程度的大小，按照各层或各部件使比例尺不同。
“电子设备的概要”
首先，参照图1对电子设备的概要进行说明。图1是说明本实施方式的电子设备的概要的图。
头戴式显示器100是本实施方式的电子设备的一例，具有电光装置10(参照图3)。如图1所示，头戴显示器100具有眼镜那样的外观。使佩戴了该头戴显示器100的使用者看到作为图像的影像光GL(参照图3)，并且令使用者以透视的方式看到外界光。总之，头戴显示器100具有使外界光与影像光GL重叠地显示的透视功能，该头戴显示器100具有宽视场角和高性能，并且小型轻量。
头戴显示器100具有：透视部件101，其将使用者的眼前覆盖；框架102，其支承透视部件101；以及第1内置装置部105a和第2内置装置部105b，它们附加在从框架102的左右两端的罩部到后方的腿部分(镜腿)的部分上。
透视部件101是将使用者的眼前覆盖且以较厚的厚度弯曲的光学部件(透过眼罩)，分为第1光学部分103a和第2光学部分103b。在图1中，由左侧的第1光学部分103a与第1内置装置部105a组合而成的第1显示设备151是透视地显示右眼用虚像的部分，也可单独作为带显示功能的电子设备发挥功能。并且，在图1中由右侧的第2光学部分103b与第2内置装置部105b组合而成的第2显示设备152是透视地形成左眼用虚像的部分，也可单独作为带显示功能的电子设备发挥功能。在第1显示设备151和第2显示设备152中组装有电光装置10(参照图3)。
“电子设备的内部构造”
图2是说明本实施方式的电子设备的内部构造的图。图3是说明本实施方式的电子设备的光学系统的图。接着，参照图2和图3对电子设备的内部构造和光学系统进行说明。另外，在图2和图3中将第1显示设备151作为电子设备的例子进行说明，而第2显示设备152与第1显示设备151左右对称，具有几乎相同的构造。因此，对第1显示设备151进行说明，省略第2显示设备152的详细说明。
如图2所示，第1显示设备151具有投射透视装置170和电光装置10(参照图3)。投射透视装置170具有作为导光部件的棱镜110、光透过部件150、成像用的投射透镜130(参照图3)。棱镜110和光透过部件150通过接合而一体化，并且例如以棱镜110的上表面110e与框架161的下表面161e相接的方式牢固地固定于框架161的下侧。
投射透镜130借助收纳该投射透镜130的镜筒162而固定于棱镜110的端部。投射透视装置170中的棱镜110和光透过部件150相当于图1中的第1光学部分103a，投射透视装置170的投射透镜130和电光装置10相当于图1中的第1内置装置部105a。
投射透视装置170中的棱镜110是在俯视观察时沿着面部弯曲的圆弧状的部件，可考虑分为靠近鼻子的中央侧的第1棱镜部分111和远离鼻子的周边侧的第2棱镜部分112。第1棱镜部分111配置在光射出侧，具有第1面S11(参照图3)、第2面S12和第3面S13作为具有光学功能的侧面。
第2棱镜部分112配置在光入射侧，具有第4面S14(参照图3)和第5面S15作为具有光学功能的侧面。其中，第1面S11与第4面S14相邻，第3面S13与第5面S15相邻，在第1面S11与第3面S13之间配置有第2面S12。并且，棱镜110具有与第1面S11至第4面S14相邻的上表面110e。
棱镜110由在可视范围内显现出较高的光透过性的树脂材料形成，例如，通过向模具内注入热塑性树脂并进行固化而成型。棱镜110的主体部分110s(参照图3)为一体成型品，但可考虑分为第1棱镜部分111和第2棱镜部分112。第1棱镜部分111能够引导并射出影像光GL，并且能够使得透视外界光。第2棱镜部分112能够入射并引导影像光GL。
光透过部件150与棱镜110固定为一体。光透过部件150是辅助棱镜110的透视功能的部件(辅助棱镜)。光透过部件150由树脂材料形成，该树脂材料在可视范围内显现出较高的光透过性，具有与棱镜110的主体部分110s大致相同的折射率。光透过部件150例如通过热塑性树脂的成型来形成。
如图3所示，投射透镜130沿着入射侧光轴例如具有3个透镜131、132、133。各透镜131、132、133是关于透镜的光入射面的中心轴呈旋转对称的透镜，至少1个以上是非球面透镜。
投射透镜130使从电光装置10射出的影像光GL入射到棱镜110内而重新成像在眼睛EY上。总之，投射透镜130是用于使从电光装置10的各像素射出的影像光GL经由棱镜110而重新成像在眼睛EY上的中继光学系统。投射透镜130保持在镜筒162内，电光装置10固定于镜筒162的一端。棱镜110的第2棱镜部分112与保持投射透镜130的镜筒162连结，间接地支承投射透镜130和电光装置10。
在如头戴显示器100那样佩戴于使用者的头部并将眼前覆盖的类型的电子设备中，要求小型和轻量化。另外，在如头戴显示器100的电子设备所使用的电光装置10中，要求高分辨率化(像素的微细化)、显示的多灰度化和低功耗化。
[电光装置的结构]
接着，参照图4对电光装置的结构进行说明。图4是示出本实施方式的电光装置的结构的概略俯视图。在本实施方式中，以电光装置10是具有有机EL元件作为发光元件的有机EL装置的情况为例进行说明。如图4所示，本实施方式的电光装置10具有元件基板11和保护基板12。元件基板11和保护基板12经由未图示的填充剂相对配置并粘接在一起。
元件基板11例如由单晶半导体基板(例如，单晶硅基板)构成。元件基板11具有显示区域E和包围显示区域E的非显示区域D。在显示区域E中，例如，发出作为第1色的绿色(G)光的子像素58G、发出作为第2色的蓝色(B)光的子像素58B、发出作为第3色的红色(R)光的子像素58R例如排列成矩阵状。
在子像素58G、子像素58B、子像素58R中分别设置有发光元件20G、发光元件20B、发光元件20R(参照图7)。发光元件20G、发光元件20B、发光元件20R分别发出与G、B、R对应的不同颜色的光。在电光装置10中，以包含子像素58G、子像素58B和子像素58R的像素59为显示单位，提供全色彩的显示。
另外，在本说明书中，有时不对子像素58G、子像素58B以及子像素58R进行区分而总称为子像素58。显示区域E是从子像素58发出光并用于显示的区域。显示区域E的外侧的非显示区域D是不从子像素58发出光而不用于显示的区域。
元件基板11比保护基板12大，沿着从保护基板12露出的元件基板11的第1边排列有多个外部连接用端子13。在多个外部连接用端子13与显示区域E之间设置有信号线驱动电路53。在与该第1边垂直的其它第2边和显示区域E之间设置有扫描线驱动电路52。另外，在第3边和显示区域E之间设置有控制线驱动电路54，该第3边与该第1边垂直并与第2边相对。
保护基板12比元件基板11小，配置成使外部连接用端子13露出。保护基板12是光透过性的基板，例如可以使用石英基板或玻璃基板等。保护基板12具有在显示区域E内保护配置于子像素58的发光元件20不被损坏的作用，配置成至少与显示区域E相对。另外，保护基板12不是必需的，也可以是代替保护基板12而在元件基板11上设置有保护发光元件20的保护层的结构。
在本说明书中，将沿着排列有外部连接用端子13的上述第1边的方向设为作为第1方向的X方向(行方向)，将沿着与该第1边垂直且彼此相对的其它两边(第2边、第3边)的方向(列方向)设为Y方向。在本实施方式中，例如，采用了所谓的横条纹(stripe)方式的配置：得到相同颜色的光的子像素58沿行方向(X方向)排列，得到不同颜色的光的子像素58沿列方向(Y方向)排列。
另外，列方向(Y方向)上的子像素58的配置不限于图4所示的G、B、R的顺序，例如也可以是B、G、R的顺序，还可以是R、G、B的顺序。另外，子像素58的配置不限于条纹方式，也可以是delta方式、Bayer方式、S条纹方式等，并且，子像素58B、58G、58R的形状、大小也不限于相同。
“电光装置的电路结构”
接着，参照图5和图6对电光装置的电路结构进行说明。图5是本实施方式的电光装置的电路框图。图6是说明本实施方式的电光装置的布线的示意图。如图5所示，在电光装置10的显示区域E中形成有彼此交叉的多条第1扫描线42和多条信号线43，并且，子像素58与第1扫描线42和信号线43的各交叉处对应地排列成矩阵状。对于各子像素58，设置有包含发光元件20(参照图9)等的像素电路41。
在电光装置10的显示区域E中，与各第1扫描线42对应地形成有第2扫描线45。或者，在显示区域E中，与各第1扫描线42对应地形成有控制线44。第1扫描线42、第2扫描线45以及控制线44在行方向(X方向)上延伸。信号线43在列方向(Y方向)上延伸。
在电光装置10中，在显示区域E中，M行×N列的子像素58配置成矩阵状。具体来说，在显示区域E中形成有M条第1扫描线42、M条第2扫描线45、M条控制线44以及N条信号线43。另外，M和N为2以上的整数，在本实施方式中，作为一例，设为M＝720×p、N＝1280。p为1以上的整数，表示显示的基本色的数量。在本实施方式中，以p＝3、即显示的基本色为G、B、R的3色的情况为例进行说明。
对于3色的子像素58G、子像素58B、子像素58R，在子像素58G中配置有作为第1像素电路的一例的像素电路41G，在子像素58B中配置有作为第2像素电路的一例的像素电路41B，在子像素58R中配置有作为第3像素电路的一例的像素电路41R。像素电路41G、像素电路41B、像素电路41R分别沿着作为第1方向的X方向排列。换言之，相同发光颜色的像素电路41G彼此、像素电路41B彼此、像素电路41R彼此分别在X方向上以相邻的方式排列。
像素电路41G包含作为第1发光元件的发光元件20G，该发光元件20G发出作为第1色的G光，像素电路41B包含作为第2发光元件的发光元件20B，该发光元件20B发出作为第2色的B光，像素电路41R包含作为第3发光元件的发光元件20R，该发光元件20R发出作为第3色的R光(参照图7)。另外，在本说明书中，有时不对像素电路41G、像素电路41B、像素电路41R进行区分而总称为像素电路41。并且，有时不对发光元件20B、发光元件20G、发光元件20R进行区分而总称为发光元件20。
电光装置10在显示区域E外具有驱动部50。从驱动部50向排列在显示区域E中的各像素电路41供给各种信号，以像素59(3色的子像素58)为显示单位，在显示区域E中显示图像。驱动部50包含驱动电路51和控制装置55。控制装置55向驱动电路51供给显示用信号。驱动电路51根据显示用信号，经由多条第1扫描线42、第2扫描线45、多条信号线43以及多条控制线44向各像素电路41供给驱动信号。
此外，在非显示区域D和显示区域E中配置有：作为第1布线的高电位线47G，其向像素电路41G供给第1电位；作为第2布线的高电位线47B，其向像素电路41B供给第2电位；作为第5布线的高电位线47R，其向像素电路41R供给第5电位。高电位线47G、高电位线47B以及高电位线47R在显示区域E内沿着排列有像素电路41G、像素电路41B、像素电路41R的作为第1方向的X方向延伸。另外，在本说明书中，有时不对高电位线47G、高电位线47B、高电位线47R进行区分而总称为高电位线47。第1电位、第2电位和第5电位均是高电位(VDD)，但相互独立，无论其它电位如何，都可设定自身的电位。具体来说，无论第2电位或第5电位如何，都可将第1电位设为适合于第1发光元件(发光元件20G)的电位。同样，无论第5电位或第1电位如何，都可将第2电位设为适合于第2发光元件(发光元件20B)的电位。进而，无论第2电位或第1电位如何，都可将第5电位设为适合于第3发光元件(发光元件20R)的电位。
并且，在非显示区域D和显示区域E中配置有：作为第3布线的低电位线46，其向像素电路41G、像素电路41B和像素电路41R供给第3电位；作为第4布线的低电位线48，其向像素电路41G、像素电路41B和像素电路41R供给第4电位。在本实施方式中，作为第4布线的低电位线48配置于显示区域E，在各子像素58中与发光元件20的阴极23电连接。由此，即使在阴极23的电阻较高的情况下，也能够在显示区域E的内部使阴极23的电位变得均匀。在阴极23的电阻比较低的情况下，也可以去掉显示区域E内的作为第4布线的低电位线48，将作为第4布线的低电位线48仅配置在非显示区域D中。
在本实施方式中，对像素电路41G、像素电路41B、像素电路41R供给的高电位侧的电位分别不同。具体来说，从高电位线47G供给到像素电路41G的第1电位(V1G)是高电位VDDG(例如V1G＝VDDG＝5.0V)，从高电位线47B供给到像素电路41B的第2电位(V2B)是高电位VDDB(例如V2B＝VDDB＝7.0V)，从高电位线47R供给到像素电路41R的第5电位(V5R)是高电位VDDR(例如V5R＝VDDR＝6.0V)。
由于供给到像素电路41G的第1电位(V1G)、供给到像素电路41B的第2电位(V2B)以及供给到像素电路41R的第5电位(V5R)是从分别独立的高电位线47G、高电位线47B、高电位线47R供给的，所以相互独立。“独立”是指无论其它电位如何都能够自由地设定某个电位。例如，“第2电位(V2B)独立”是指与将第1电位(V1G)或第5电位(V5R)设定为几伏(V)无关地自由确定第2电位(V2B)的值。在本实施方式中，供给到像素电路41G、B、R的第1电位(V1G)、第2电位(V2B)以及第5电位(V5R)是相互不同的电位，但例如也可以使这些电位中的两个电位为相同电位，使剩余的一个电位为其它电位。
另一方面，对像素电路41G、像素电路41B、像素电路41R供给的低电位侧的电位是相同的。具体来说，从低电位线46公共供给到像素电路41G、B、R的第3电位(V3)是第1低电位VSS1(例如V3＝VSS1＝2.0V)，从低电位线48公共供给到像素电路41G、B、R的第4电位(V4)是第2低电位VSS2(例如V4＝VSS2＝0V)。低电位线46和低电位线48是相互独立地设置的。因此，第3电位(V3)和第4电位(V4)是独立的。第3电位(V3)比第1电位(V1G)、第2电位(V2B)和第5电位(V5R)低，第4电位(V4)比第3电位(V3)低。
在本实施方式中，由高电位VDDG(V1G)、高电位VDDB(V2B)、高电位VDDR(V5R)中的各个电位和第1低电位VSS1(V3)构成低电压系统电源，由高电位VDDG(V1G)、高电位VDDB(V2B)、高电位VDDR(V5R)中的各个电位和第2低电位VSS2(V4)构成高电压系统电源。在各像素电路41G、B、R中，各高电位VDDG、B、R是低电压系统电源和高电压系统电源中的作为基准的电位。
如图6所示，高电位线47G、高电位线47B、高电位线47R、低电位线46、低电位线48分别具有在显示区域E和非显示区域D中沿着X方向延伸的部分(以下，也称为支线)和在非显示区域D中沿着与X方向交叉的方向的部分(以下，也称为主线)。另外，与X方向交叉的方向包含Y方向，但并不限定于Y方向。
当以高电位线47G为例来进行说明时，高电位线47G的支线47Gb从显示区域E沿着X方向延伸到非显示区域D，与沿着X方向排列的N列的像素电路41G电连接。由于在Y方向上排列有M/p行的像素电路41G，所以高电位线47G的支线47Gb需要M/p条。配置于非显示区域D的高电位线47G的主线47Ga与M/p条高电位线47G的支线47Gb发生合流。同样，M/p条高电位线47B的支线47Bb在非显示区域D中与高电位线47B的主线47Ba合流，M/p条高电位线47R的支线7Rb在非显示区域D中与高电位线47R的主线7Ra合流。
由于低电位线46与全部的像素电路41G、像素电路41B和像素电路41R电连接，所以低电位线46的支线46b需要M条。在本实施方式中，由于P＝3，所以低电位线46的支线46b的条数是高电位线47G、高电位线47B、高电位线47R各自的支线47Gb、47Bb、47Rb的条数的3倍。M条低电位线46的支线46b在非显示区域D中与低电位线46的主线46a合流。
另一方面，低电位线48与全部的像素电路41G、像素电路41B和像素电路41R电连接。低电位线48也可以仅由主线48a构成，但在本实施方式中，设置有M条与全部的像素电路41G、像素电路41B和像素电路41R电连接的低电位线48的支线48b，该支线48b与主线48a合流。虽然在后面进行详述，但设置于像素电路41G、像素电路41B、像素电路41R的发光元件20G、发光元件20B、发光元件20R的阴极23(参照图9)作为公共电极在全部的子像素58G、子像素58B、子像素58R的范围内形成为膜状，在各子像素58的附近，低电位线48的支线48b与阴极23电连接，并且在阴极23的外缘部也与低电位线48的主线48a电连接。
回到图5，驱动电路51包含扫描线驱动电路52、信号线驱动电路53和控制线驱动电路54。驱动电路51设置于非显示区域D(参照图4)。在本实施方式中，驱动电路51和像素电路41形成在图4所示的元件基板11(在本实施方式中为单晶硅基板)上。具体而言，驱动电路51、像素电路41由形成在单晶硅基板上的晶体管等元件构成。
扫描线驱动电路52与第1扫描线42和第2扫描线45电连接。扫描线驱动电路52向各第1扫描线42输出扫描信号(Scan)，该扫描信号在行方向上选择或不选择像素电路41，第1扫描线42将该扫描信号发送到像素电路41。换言之，扫描信号具有使选择晶体管32(参照图9)为导通状态的选择状态和使选择晶体管32为截止状态的非选择状态，第1扫描线42接收来自扫描线驱动电路52的扫描信号，并可适当选择。
如后所述，在本实施方式中，由于选择晶体管32为P型，所以选择状态下的扫描信号(选择信号)为“低电平”(低电位)，非选择状态下的扫描信号(非选择信号)为“高电平”(高电位)。选择信号的电位被设定为第1低电位VSS1(V3)以下的低电位，优选为第2低电位VSS2(V4)。此外，优选非选择信号的电位为第1电位(V1G)、第2电位(V2B)和第5电位(V5R)中的最高电位(在本实施方式中为V2B＝VDDB＝7.0V)。
扫描线驱动电路52向各第2扫描线45输出第2扫描信号(XScan)，第2扫描线45将该第2扫描信号发送到像素电路41，该第2扫描信号将像素电路41沿行方向设为信号保持或非信号保持。换言之，第2扫描信号具有使保持晶体管33(参照图9)为导通状态的保持信号和使保持晶体管33为截止状态的非保持信号。第2扫描线45接收来自扫描线驱动电路52的这些第2扫描信号。
如后所述，在本实施方式中，由于保持晶体管33为P型，所以信号保持状态下的第2扫描信号(保持信号)为“低电平”(低电位)，非信号保持状态下的第2扫描信号(非保持信号)为“高电平”(高电位)。保持信号的电位被设定为第1电位(V1G)、第2电位(V2B)和第5电位(V5R)中的最低电位以下的低电位并且是第1低电位VSS1(V3)以下的低电位，优选为第2低电位VSS2(V4)。此外，优选非保持信号的电位为第1电位(V1G)、第2电位(V2B)和第5电位(V5R)中的最高电位(在本实施方式中，V2B＝VDDB＝7.0V)。
另外，在确定向M条第1扫描线42中的第i行的第1扫描线42供给的扫描信号时，标记为第i行的扫描信号Scan i。同样，在确定向M条第2扫描线45中的第i行的第2扫描线45供给的第2扫描信号时，标记为第i行的第2扫描信号XScan i。扫描线驱动电路52具有未图示的移位寄存器电路，在移位寄存器电路中移位的信号按照每一级作为移位输出信号来输出。使用该移位输出信号来形成向各第1扫描线42供给的第1行的扫描信号Scan 1～第M行的扫描信号Scan M以及向各第2扫描线45供给的第1行的第2扫描信号XScan 1～第M行的第2扫描信号XScan M。
信号线驱动电路53与信号线43电连接。信号线驱动电路53具有未图示的移位寄存器电路、解码器电路或解复用器电路等。信号线驱动电路53与第1扫描线42的选择同步地向N条信号线43分别供给图像信号(Data)。图像信号是取第1电位(V1G)、第2电位(V2B)以及第5电位(V5R)中的最高电位(在本实施方式中，V2B＝VDDB＝7.0V)和第1低电位VSS1(V3)中的任意电位的数字信号。另外，在确定向N条信号线43中的第j列的信号线43供给的图像信号时，标记为第j列的图像信号Data j。
控制线驱动电路54与控制线44电连接。控制线驱动电路54向按各行划分的各控制线44输出行固有的控制信号。控制线44将该控制信号供给到对应的行的像素电路41。控制信号具有激活状态和非激活状态，控制线44接收来自控制线驱动电路54的控制信号，可适当成为激活状态。控制信号取第2低电位VSS2(V4)与第1电位(V1G)、第2电位(V2B)和第5电位(V5R)中的最高电位(在本实施方式中，V2B＝VDDB＝7.0V)之间的电位。
如后所述，在本实施方式中，由于控制晶体管34为P型(参照图9)，所以激活状态下的控制信号(激活信号)为“低电平”(低电位)，非激活状态下的控制信号(非激活信号)为“高电平”(高电位)。激活信号被设定为第1低电位VSS1(V3)以下的低电位，优选为第2低电位VSS2(V4)。此外，优选非激活信号为第1电位(V1G)、第2电位(V2B)和第5电位(V5R)中的最高电位(在本实施方式中，V2B＝VDDB＝7.0V)。
另外，在确定向M条控制线44中的第i行的控制线44供给的控制信号时，标记为第i行的控制信号Enb i。控制线驱动电路54可以按照每行供给激活信号(或非激活信号)作为控制信号，也可以向多行同时供给激活信号(或非激活信号)。在本实施方式中，控制线驱动电路54经由控制线44向位于显示区域E的全部像素电路41同时供给激活信号(或非激活信号)。
控制装置55包含显示用信号供给电路56和VRAM(Video Random Access Memory：视频随机存取存储器)电路57。VRAM电路57临时存储帧图像等。显示用信号供给电路56根据VRAM电路57临时存储的帧图像，生成显示用信号(图像信号、时钟信号等)，将该显示用信号供给到驱动电路51。
在本实施方式中，驱动电路51、像素电路41形成于元件基板11(在本实施方式中为单晶硅基板)。具体而言，驱动电路51、像素电路41由形成在单晶硅基板上的晶体管元件构成。
控制装置55由半导体集成电路构成，该半导体集成电路形成在由与元件基板11不同的单晶半导体基板等构成的基板(未图示)上。形成有控制装置55的基板利用挠性印刷基板(Flexible Printed Circuits：FPC)与设置在元件基板11上的外部连接用端子13连接。经由该挠性印刷基板从控制装置55向驱动电路51供给显示用信号。
“像素的结构”
接着，参照图7对本实施方式的像素的结构进行说明。图7是说明本实施方式的像素的结构的图。
如上所述，在电光装置10中，将包含子像素58(子像素58G、B、R)的像素59作为显示单位来显示图像。在本实施方式中，子像素58的行方向(X方向)的长度a为12微米(μm)，子像素58的列方向(Y方向)的长度b为4微米(μm)。换言之，子像素58在行方向(X方向)上的配置间距为12微米(μm)，子像素58在列方向(Y方向)上的配置间距为4微米(μm)。
在各子像素58中设置有包含发光元件(Light Emitting Device：LED)20的像素电路41。在本实施方式中，基本色p＝3，与子像素58G、子像素58B、子像素58R分别对应地设置有像素电路41G、像素电路41B、像素电路41R。像素电路41G包含射出G光的发光元件20G，像素电路41B包含射出B光的发光元件20B，像素电路41R包含射出R光的发光元件20R。
在本实施方式中，作为发光元件20G、B、R的一例，使用了有机EL(ElectroLuminescence：电致发光)元件。发光元件20G、发光元件20B、发光元件20R的有机EL元件由与子像素58G、子像素58B、子像素58R分别对应地由射出相互不同的G、B、R的各色光的发光材料构成。
另外，发光元件20也可以由发出白色光的有机EL元件构成，具有对特定波长的光的强度进行放大的光学谐振构造。即，也可以构成为：在子像素58G中，从发光元件20所发出的白色光中提取绿色的光成分，在子像素58B中，从发光元件20所发出的白色光中提取蓝色的光成分，在子像素58R中，从发光元件20所发出的白色光中提取红色的光成分。
并且，在像素电路41G、像素电路41B、像素电路41R中也可以分别包含射出白色光的发光元件20，并具有使从发光元件20射出的光透过的未图示的滤色器。在这种结构的情况下，滤色器包含与显示的基本色p＝3对应的颜色的滤色器，与子像素58G、子像素58B、子像素58R分别对应地配置有G、B、R的各色的滤色器。
除了上述的例子之外，也可以构成为将基本色设为p＝4，具有射出G、B、R以外的颜色的光的发光元件20。并且，可以对滤色器准备G、B、R以外的颜色例如白色光用的滤色器(实际上是无滤色器的子像素58)，也可以准备黄色或青色等其它色光用的滤色器。此外，作为发光元件20，也可以使用氮化镓(GaN)等的发光二极管元件、半导体激光元件等。
“电光装置的数字驱动”
接着，参照图8对本实施方式的电光装置10的基于数字驱动的图像显示方法进行说明。图8是说明本实施方式的电光装置的数字驱动的图。
电光装置10通过数字驱动在显示区域E(参照图4)中显示规定的图像。即，配置于各子像素58的发光元件20(参照图7)采取发光(亮显示)或不发光(暗显示)的二进制值中的任意一个的状态，所显示的图像的灰度由各发光元件20的发光期间的比例决定。将其称为时分驱动。
如图8所示，在时分驱动中，将显示一张图像的1个场(F)分割成多个子场(SF)，按照每个子场(SF)控制发光元件20的发光和不发光，从而表现灰度显示。这里，作为一例，以通过8比特的时分灰度方式进行28＝256灰度的显示的情况为例进行说明。在8比特的时分灰度方式中，将1个场F分割为8个子场SF1～SF8。
在图8中，在1个场F中用SFi表示第i个子场，示出了从第1个子场SF1到第8个子场SF8的8个子场。各子场SF包含作为第2期间的显示期间P2(P2-1～P2-8)，并且根据需要包含作为第1期间的非显示期间(信号写入期间)P1(P1-1～P1-8)。
另外，在本说明书中，有时不区分子场SF1～SF8而总称为子场SF，不区分非显示期间P1-1～P1-8而总称为非显示期间P1，不区分显示期间P2-1～P2-8而总称为显示期间P2。
发光元件20在显示期间P2发光或不发光，在非显示期间(信号写入期间)P1不发光。非显示期间P1用于向存储电路60(参照图9)写入图像信号或调整显示时间等，在最短的子场(例如SF1)比较长的情况下，也可以省略非显示期间P1(P1-1)。
在8比特的时分灰度方式中，将各子场SF的显示期间P2(P2-1～P2-8)设定为(SF1的P2-1)：(SF2的P2-2)：(SF3的P2-3)：(SF4的P2-4)：(SF5的P2-5)：(SF6的P2-6)：(SF7的P2-7)：(SF8的P2-8)＝1：2：4：8：16：32：64：128。例如，在以帧频为60Hz的逐行方式显示图像的情况下，1帧＝1场(F)＝16.7毫秒(msec)。
在本实施方式的情况下，如后述那样，各子场SF中的非显示期间P1(P1-1～P1-8)为10.8微秒(μsec)左右。在该情况下，设定为(SF1的P2-1)＝0.065毫秒，(SF2的P2-2)＝0.130毫秒，(SF3的P2-3)＝0.260毫秒，(SF4的P2-4)＝0.520毫秒，(SF5的P2-5)＝1.040毫秒，(SF6的P2-6)＝2.081毫秒，(SF7的P2-7)＝4.161毫秒，(SF8的P2-8)＝8.323毫秒。
这里，当用x秒(sec)表示非显示期间P1的时间，用y秒(sec)表示最短的显示期间P2(在上述例子的情况下，第1个子场SF1中的显示期间P2-1)的时间，用g表示灰度的比特数(＝子场SF的个数)，用f(Hz)表示场频率时，它们之间的关系用以下的式1表示。
gx+(2g-1)y＝1/f…(I)
在本实施方式的设计规则中，第2反相器62是在驱动电路51中使用的典型的反相器。在该情况下，第2反相器62的输入端子28的充电时间τ2(每一个反相器的延迟时间)为τ2＝1.05×10-11秒(sec)左右，该时间相当于驱动电路51所具有的每一个反相器的延迟时间。其结果是，驱动电路51所具有的移位寄存器电路的最高工作频率的倒数(最短时间)大约是每一个反相器的延迟时间的11倍，即1×10-10秒左右，因此，该移位寄存器电路的最高工作频率为10GHz左右。通常，电路进行稳定动作时的频率为最高工作频率的一半以下，但考虑到余量，优选驱动电路51所具有的移位寄存器电路的工作频率为2GHz左右以下。
在本实施例中，如后面详述的那样，能够使一条第1扫描线42的选择时间缩短到20皮秒(pico sec)左右。但是，当使选择时间缩短到该程度时，信号线驱动电路53有可能不进行动作。因此，采用了使子像素58沿行方向(X方向)排列的横条纹方式的配置，将M行×N列分别设为M＝720×3＝2160，N＝1280。当使信号线驱动电路53为q相展开(在本实施方式中为q＝128，每一组按128条并排排列)时，在一条第1扫描线42的选择时间内选择N/q＝10组。因此，每一组的分配时间是一条第1扫描线42的选择时间的1/10。
由于相当于上述移位寄存器电路进行稳定动作时的稳定工作频率2GHz的分配时间在该倒数下为0.5纳秒(nano sec)，所以将其分配给先前的一组。总之，信号线驱动电路53按照2GHz的时钟进行动作。在该情况下，一条第1扫描线42的选择时间为5纳秒，扫描线驱动电路52的驱动频率为200MHz左右。另外，选择完全部的第1扫描线42的一个垂直期间为5(纳秒)×720×3＝10.8微秒，其为非显示期间P1。
在电光装置10的数字驱动中，根据1个场F内的发光期间与总显示期间P2之比来实现灰度显示。例如，在灰度为“0”的黑显示中，在8个子场SF1～SF8的全部显示期间P2-1～P2-8使发光元件20不发光。另一方面，在灰度为“255”的白显示中，在8个子场SF1～SF8的全部显示期间P2-1～P2-8使发光元件20发光。
并且，在得到256灰度中的例如灰度“7”的中间亮度的显示的情况下，使发光元件20在第1个子场SF1的显示期间P2-1、第2个子场SF2的显示期间P2-2、第3个子场SF3的显示期间P2-3发光，使发光元件20在其它的子场SF4～SF8的显示期间P2-4～P2-8不发光。这样，通过按照构成1个场F的每个子场SF，适当选择使发光元件20在其显示期间P2发光还是不发光，能够进行中间灰度的显示。
另外，在以往的模拟驱动的电光装置(有机EL装置)中，根据驱动晶体管的栅电位对流过有机EL元件的电流进行模拟控制，从而进行了灰度显示，因此，因驱动晶体管的电压电流特性或阈值电压偏差而导致像素之间产生明亮度偏差或灰度偏差，从而导致显示质量下降。对此，当如专利文献1所记载的那样设置补偿驱动晶体管的电压电流特性或阈值电压偏差的补偿电路时，由于在补偿电路中也流过电流，所以，会导致功耗增大。
另外，在现有的有机EL装置中，为了使显示多灰度化，需要增加存储作为模拟信号的图像信号的电容元件的电容量，因此，难以同时实现高分辨率化(像素的微细化)，并且随着大电容元件的充放电，功耗也增大。换言之，在现有的有机EL装置中，存在难以实现能够以低功耗显示高分辨率且多灰度的高质量图像的电光装置的课题。
在本实施方式的电光装置10中，由于是通过导通/截止的二进制值而进行动作的数字驱动，所以，发光元件20取发光或不发光的二进制值的任意一个的状态。因此，与模拟驱动的情况相比，不易受到晶体管的电压电流特性或阈值电压偏差的影响，因此，可获得在像素59(子像素58)中明亮度偏差或灰度偏差较少的高质量的显示图像。并且，在数字驱动中，不需要具有在模拟驱动的情况下所要求的大容量的电容元件，因此，能够实现像素59(子像素58)的微细化，容易进行高分辨率化，并且能够降低与大电容元件的充放电相伴的功耗。
并且，在电光装置10的数字驱动中，通过增加构成1个场F的子场SF的个数g，能够容易地提高灰度数。在该情况下，当如上述那样具有非显示期间P1时，通过单纯地使最短的显示期间P2变短，能够提高灰度数。例如，在帧频f＝60Hz的逐行方式中设为g＝10而进行1024灰度的显示的情况下，在将非显示期间P1的时间设为x＝10.8微秒的情况下，仅通过式1将最短的显示期间(SF1的P2-1)的时间设为y＝0.016毫秒即可。
虽然在后面进行详述，但在电光装置10的数字驱动中，能够将作为第1期间的非显示期间P1设为向存储电路60写入图像信号的信号写入期间(或改写图像信号的信号改写期间)。因此，不用改变信号写入期间(即，不用改变驱动电路51的时钟频率)，便能够简单地从8比特的灰度显示变为10比特的灰度显示。
并且，在电光装置10的数字驱动中，在子场SF的期间或场F的期间，变更显示的子像素58的存储电路60(参照图9)的图像信号被改写。另一方面，不变更显示的子像素58的存储电路60的图像信号不被改写(被保持)，因此实现了低功耗。即，当采用本结构时，能够实现如下的电光装置10：降低了能耗，并且降低了像素59(子像素58)之间的明亮度偏差或灰度偏差，能够显示多灰度化、高分辨率的图像等。
(实施例1)
“像素电路的结构”
接着，参照图9对实施例1的像素电路的结构进行说明。图9是对实施例1的像素电路的结构进行说明的图。
如图9所示，在与第1扫描线42和信号线43的交叉处对应地配置的每个子像素58中设置有像素电路41。沿着第1扫描线42配置第2扫描线45和控制线44。各像素电路41与第1扫描线42、第2扫描线45、信号线43以及控制线44对应。
在图9中，对像素电路41G、像素电路41B与像素电路41R之间相互不同的构成要素赋予G、B、R。对像素电路41G、像素电路41B与像素电路41R之间共同的构成要素不赋予G、B、R。以下，对像素电路41G、B、R中不同的事项赋予G、B、R来进行说明，对像素电路41G、B、R中共同的事项省略G、B、R而进行说明。
在实施例1中，针对各像素电路41G，从作为第1布线的高电位线47G供给第1电位(V1G＝VDDG)，从作为第3布线的低电位线46供给第3电位(V3＝VSS1)，从作为第4布线的低电位线48供给第4电位(V4＝VSS2)。针对各像素电路41B，从作为第2布线的高电位线47B供给第2电位(V2B＝VDDB)，从作为第3布线的低电位线46供给第3电位(V3＝VSS1)，从作为第4布线的低电位线48供给第4电位(V4＝VSS2)。针对各像素电路41R，从作为第5布线的高电位线47R供给第5电位(V5R＝VDDR)，从作为第3布线的低电位线46供给第3电位(V3＝VSS1)，从作为第4布线的低电位线48供给第4电位(V4＝VSS2)。
实施例1的像素电路41包含P型的驱动晶体管31、发光元件20、P型的控制晶体管34、存储电路60以及P型的选择晶体管32。由于像素电路41包含存储电路60，所以电光装置10能够进行数字驱动。其结果是，与模拟驱动的情况相比，能够抑制子像素58之间的发光元件20的发光亮度的偏差，能够减少像素59之间的显示偏差。
作为第1像素电路的像素电路41G包含与发光元件20G串联地电连接的作为第1晶体管的驱动晶体管31。作为第2像素电路的像素电路41B包含与发光元件20B串联地电连接的作为第2晶体管的驱动晶体管31。作为第3像素电路的像素电路41R包含与发光元件20R串联地电连接的作为第3晶体管的驱动晶体管31。像素电路41G所包含的驱动晶体管31、像素电路41B所包含的驱动晶体管31以及像素电路41R所包含的驱动晶体管31是同一导电型的元件。驱动晶体管31、控制晶体管34以及发光元件20在第1像素电路中串联配置在第1布线(高电位线47)与第4布线(低电位线48)之间，在第2像素电路中串联配置在第2布线(高电位线47)与第4布线(低电位线48)之间，在第3像素电路中串联配置在第5布线(高电位线47)与第4布线(低电位线48)之间。
作为第1像素电路的像素电路41G包含作为第1存储电路的存储电路60。作为第2像素电路的像素电路41B包含作为第2存储电路的存储电路60。作为第3像素电路的像素电路41R包含作为第3存储电路的存储电路60。像素电路41G所包含的存储电路60、像素电路41B所包含的存储电路60以及像素电路41R所包含的存储电路60采用了相同的结构。存储电路60在第1像素电路中配置在第1布线(高电位线47G)与第3布线(低电位线46)之间，在第2像素电路中配置在第2布线(高电位线47B)与第3布线(低电位线46)之间，在第3像素电路中配置在第5布线(高电位线47R)与第3布线(低电位线46)之间。选择晶体管32配置在存储电路60与信号线43之间。
存储电路60包含第1反相器61、第2反相器62以及P型的保持晶体管33。存储电路60是将这两个反相器61、62连接成环状而构成的，形成所谓的静态存储器而对作为图像信号的数字信号进行存储。
第1反相器61的输出端子26与第2反相器62的输入端子28电连接。保持晶体管33配置在第2反相器62的输出端子27与第1反相器61的输入端子25之间。即，保持晶体管33的源极/漏极的一方与第1反相器61的输入端子25电连接，另一方与第2反相器62的输出端子27电连接。
另外，在本说明书中端子(输出或输入)A与端子(输出或输入)B电连接的状态是指端子A的逻辑与端子B的逻辑可以相同的状态，例如，即使在端子A与端子B之间配置有晶体管、电阻元件、二极管等，也可称为电连接的状态。并且，表述为“晶体管、元件配置在A与B之间”的情况下的“配置”不是布局上的配置，而是电路图上的配置。
存储电路60所存储的数字信号是“高电平”或“低电平”的二进制值。在本实施方式中，在第1反相器61的输出端子26的电位为“低电平”的情况(第2反相器62的输出端子27的电位为“高电平”的情况)下，发光元件20为可发光的状态，在第1反相器61的输出端子26的电位为“高电平”的情况(第2反相器62的输出端子27的电位为“低电平”的情况)下，发光元件20不发光。
在实施例1中，构成存储电路60的两个反相器61、62配置在高电位线47G、B、R与第3布线(低电位线46)之间，向两个反相器61、62供给作为高电位的VDDG、B、R(V1G、V2B、V5R)和作为第3电位的VSS1(V3)。因此，“高电平”的电位是在每个像素电路41G、B、R中不同的VDDG、B、R(V1G、V2B、V5R)，“低电平”是在像素电路41G、B、R中相同的VSS1(V3)。
例如，当在存储电路60中存储数字信号且第1反相器61的输出端子26的电位为“低电平”时，向第2反相器62的输入端子28输入“低电平”而使第2反相器62的输出端子27的电位为“高电平”。而且，在保持晶体管33为导通状态时，如果第2反相器62的输出端子27的电位为“高电平”，则从第2反相器62的输出端子27向第1反相器61的输入端子25输入“高电平”而使第1反相器61的输出端子26的电位为“低电平”。这样，在保持晶体管33为导通状态时，存储于存储电路60的数字信号保持稳定的状态直到下次进行改写为止。
第1反相器61包含P型的晶体管35和N型的晶体管37，采用CMOS结构。晶体管35和晶体管37串联配置在高电位线47与第3布线(低电位线46)之间。N型的晶体管37的源极与第3布线(低电位线46)电连接。P型的晶体管35的源极与高电位线47电连接。
第2反相器62包含P型的晶体管36和N型的晶体管38，采用CMOS结构。晶体管36和晶体管38串联配置在高电位线47与第3布线(低电位线46)之间。P型的晶体管36的源极与高电位线47电连接。N型的晶体管38的源极与第3布线(低电位线46)电连接。
另外，在N型晶体管中，对源电位和漏电位进行比较而使电位较低的一方为源极。并且，在P型晶体管中，对源电位和漏电位进行比较而使电位较高的一方为源极。
第1反相器61的输入端子25是晶体管35和晶体管37的栅极，与保持晶体管33的源极/漏极的一方电连接。第1反相器61的输出端子26是晶体管35和晶体管37的漏极，与第2反相器62的输入端子28电连接。
第2反相器62的输出端子27是晶体管36和晶体管38的漏极，与保持晶体管33的源极/漏极的另一方电连接。第2反相器62的输入端子28是晶体管36和晶体管38的栅极，与第1反相器61的输出端子26电连接。
另外，在实施例1中，第1反相器61和第2反相器62都是CMOS结构，但这些反相器61、62也可以由晶体管和电阻元件构成。例如，在第1反相器61中可以用电阻元件置换晶体管35和晶体管37中的一方，在第2反相器62中也可以用电阻元件置换晶体管36和晶体管38中的一方。
在本实施方式中，发光元件20是有机EL元件，包含阳极(像素电极)21、发光部(发光功能层)22以及阴极(对置电极)23。阳极21G、B、R按照每个像素电路41G、B、R(子像素58G、B、R)被图案化。阳极21G、B、R可以是相同的结构，也可以是电极的平面形状或膜厚按照每个像素电路41G、B、R不同的结构。
发光部22构成为通过从阳极21侧注入的空穴和从阴极23侧注入的电子来形成激子，在激子消失时(空穴与电子复合时)使能量的一部分变成荧光或磷光而释放，从而可进行发光。在实施例1中，发光部22G、B、R在每个像素电路41G、B、R中使用不同的发光材料来形成。具体来说，发光部22G由发出绿色光的发光材料形成，发光部22B由发出蓝色光的发光材料形成，发光部22R由发出红色光的发光材料形成。
作为像素电路41G、B、R的发光元件20G、B、R的公共电极，阴极23以覆盖发光部22G、B、R的方式在显示区域E中的呈矩阵状排列的子像素58G、B、R的整个范围内形成为膜状。阴极23从显示区域E形成到外侧的非显示区域D，阴极23的外缘部与配置于非显示区域D的低电位线48电连接。
在实施例1的像素电路41中，发光元件20配置在控制晶体管34与低电位线48之间。换言之，发光元件20经由控制晶体管34和驱动晶体管31与高电位线47电连接。发光元件20的阳极21与控制晶体管34的漏极电连接，发光元件20的阴极23与低电位线48电连接。
驱动晶体管31是针对发光元件20的驱动晶体管。即，在驱动晶体管31为导通状态时，发光元件20可发光。驱动晶体管31的栅极与存储电路60的第2反相器62的输出端子27电连接。驱动晶体管31的源极与高电位线47电连接。即，P型的驱动晶体管31配置在比发光元件20靠高电位侧的位置。
控制晶体管34是控制发光元件20的发光的控制晶体管。在控制晶体管34为导通状态时，发光元件20可发光。虽然在后面进行叙述，但在本实施方式中，当向控制线44供给激活信号作为控制信号而使控制晶体管34为导通状态、第2反相器62的输出端子27成为相当于发光的电位而使驱动晶体管31为导通状态时，发光元件20发光。
控制晶体管34的栅极与控制线44电连接。控制晶体管34的源极与驱动晶体管31的漏极电连接。控制晶体管34的漏极与发光元件20(阳极21)电连接。即，P型的控制晶体管34配置在比发光元件20靠高电位侧的位置。
这里，P型晶体管配置在比发光元件20靠高电位侧的位置。通过以这种方式相对于发光元件20配置P型的驱动晶体管31和P型的控制晶体管34，能够使两晶体管31、34大致线性地进行动作(以下，简称为线性动作)。因此，能够使驱动晶体管31、控制晶体管34的阈值电压的偏差不会对显示特性(发光元件20的发光亮度)造成影响。
而且，驱动晶体管31的源极与高电位线47电连接，控制晶体管34的源极与驱动晶体管31的漏极电连接，因此，驱动晶体管31的源电位被固定为高电位VDD，通过使驱动晶体管31进行线性动作，控制晶体管34的源电位实际上也被固定为非常接近高电位VDD的值。由此，即使驱动晶体管31、控制晶体管34的源漏电压较小，也能够增大导通状态下的驱动晶体管31、控制晶体管34的电导率。其结果是，高电位VDD与第2低电位VSS2(V4)之间的电位差的大部分被施加到发光元件20，因此不容易受到驱动晶体管31、控制晶体管34的阈值电压的偏差的影响，能够提高像素59(子像素58)之间的发光元件20的发光亮度的均匀性。
选择晶体管32配置在存储电路60与信号线43之间。P型的选择晶体管32的源极/漏极的一方与信号线43电连接，另一方与第1反相器61的输入端子25(即，晶体管35和晶体管37的栅极)电连接。选择晶体管32的栅极与第1扫描线42电连接。
选择晶体管32是针对像素电路41的选择晶体管。选择晶体管32根据向第1扫描线42供给的扫描信号(选择信号或非选择信号)，对导通状态和截止状态进行切换。当选择晶体管32为导通状态时，信号线43与存储电路60的第1反相器61的输入端子25为导通状态，从信号线43供给的图像信号被写入到存储电路60中。
保持晶体管33配置在第1反相器61的输入端子25与第2反相器62的输出端子27之间。P型的保持晶体管33的源极/漏极的一方与第1反相器61的输入端子25(晶体管35和晶体管37的栅极)电连接，另一方与第2反相器62的输出端子27(晶体管36和晶体管38的漏极)电连接。保持晶体管33的栅极与第2扫描线45电连接。
保持晶体管33根据向第2扫描线45供给的第2扫描信号(保持信号或非保持信号)，对导通状态和截止状态进行切换。当保持晶体管33为导通状态时，第2反相器62的输出端子27与第1反相器61的输入端子25为导通状态，写入到存储电路60的图像信号被保持在第1反相器61与第2反相器62之间。
选择晶体管32和保持晶体管33为同一导电型(P型)。选择晶体管32和保持晶体管33根据向第1扫描线42供给的扫描信号和向第2扫描线45供给的第2扫描信号，进行彼此大致互补的动作。彼此互补是指在选择晶体管32为导通状态时保持晶体管33为截止状态，在选择晶体管32为截止状态时保持晶体管33为导通状态。彼此大致互补是指保持晶体管33在选择晶体管32从截止状态变化为导通状态时已经处于截止状态，或者在选择晶体管32从截止状态变化为导通状态时从导通状态变化为截止状态。换言之，在选择晶体管32为导通状态时，保持晶体管33不处于导通状态。
以下对在实施例1的像素电路41中通过控制选择晶体管32、保持晶体管33以及控制晶体管34来进行针对存储电路60的图像信号的写入(或改写)以及发光元件20的发光和不发光的方法进行说明。
在实施例1中，第1扫描线42、第2扫描线45以及控制线44相对于各像素电路41是彼此独立的，因此，选择晶体管32、保持晶体管33以及控制晶体管34在彼此独立的状态下进行动作。而且，选择晶体管32和保持晶体管33进行彼此大致互补的动作。其结果是，在选择晶体管32为导通状态时，能够使保持晶体管33不处于导通状态。并且，在选择晶体管32为导通状态时，能够使控制晶体管34必定处于截止状态。
在向存储电路60写入(或改写)图像信号时，通过非激活信号使控制晶体管34为截止状态。当通过选择信号使选择晶体管32为导通状态时，向存储电路60(第1反相器61和第2反相器62)供给图像信号。从信号线43向第1反相器61，然后从第1反相器61向第2反相器62写入图像信号。
通过第2扫描信号的非保持信号，保持晶体管33在选择晶体管32从截止状态变化为导通状态时已经处于截止状态，或者在选择晶体管32从截止状态变化为导通状态时从导通状态变化为截止状态。因此，在选择晶体管32为导通状态时，由于保持晶体管33不处于导通状态，所以第2反相器62的输出端子27与第1反相器61的输入端子25之间的电连接被切断。
这里，设想不存在保持晶体管33而使第2反相器62的输出端子27与第1反相器61的输入端子25始终电连接的情况。在将第1反相器61的输入端子25从“低电平”(VSS1)改写为“高电平”(VDD)时，在供给“高电平”的信号之前，第1反相器61的输入端子25的电位为“低电平”，即，第2反相器62的输入端子28的电位为“高电平”，晶体管38处于导通状态。因此，选择晶体管32为导通状态，当从信号线43供给“高电平”(VDD)的信号时，从信号线43(VDD)经过选择晶体管32和晶体管38到达低电位线46(VSS1)的路径为导通状态，因此产生了从输入端子25的电位的“低电平”改写为“高电平”需要花费时间或者无法进行改写的不良情况。
并且，假设在不存在保持晶体管33的情况下，在将第1反相器61的输入端子25从“高电平”改写为“低电平”时，在供给“低电平”的信号之前，第2反相器62的输入端子28的电位为“低电平”，晶体管36处于导通状态。因此，选择晶体管32为导通状态，当从信号线43供给“低电平”的信号时，从高电位线47经过晶体管36和选择晶体管32到达信号线43的“低电平”的路径为导通状态，因此产生了从输入端子25的电位的“高电平”改写为“低电平”需要花费时间或者无法进行改写的不良情况。
在实施例1中，在使选择晶体管32为导通状态而向存储电路60写入(或改写)图像信号时，配置在第1反相器61的输入端子25与第2反相器62的输出端子27之间的保持晶体管33为截止状态，输入端子25与输出端子27之间的电连接被切断，因此能够抑制上述那样的不良情况。
并且，在选择晶体管32为导通状态时，由于控制晶体管34为截止状态，所以在向存储电路60写入图像信号的期间，发光元件20不发光。总之，从高电位线47经由发光元件20和驱动晶体管31到达低电位线46的路径被控制晶体管34切断。由此，在进行图像信号向存储电路60的写入(或改写)时发光元件20停止发光，因此，能够避开该期间内的对发光元件20发光的影响，即使将SF1的显示期间P2-1设为极短期间也能够表现出准确的灰度。
另外，在向存储电路60写入(或改写)图像信号时，从信号线43向第1反相器61写入图像信号，将该图像信号的反转信号(互补信号)从第1反相器61向第2反相器62写入。因此，与从信号线43向第1反相器61写入图像信号的同时，将与供给到信号线43的信号互补的图像信号(互补信号)从互补信号线写入到第2反相器62的情况相比，不需要供给互补信号的互补信号线或针对选择晶体管32的互补晶体管。因此，与具有互补信号线或互补晶体管的结构相比，容易使像素59微细化而实现高分辨率化，并且不需要增加布线数量，因此能够提高制造成品率。并且，如后面所详述的那样，在本实施方式的结构中，与从信号线43向第1反相器61写入图像信号的同时，将与供给到信号线43的信号互补的图像信号(互补信号)从互补信号线写入到第2反相器62的情况相比，由于在写入图像信号时不存在从信号线43到电源线(高电位线47、低电位线46)的电流路径，所以能够低功耗且高速地改写图像信号。
当通过非选择信号使选择晶体管32从导通状态变为截止状态时，停止向存储电路60写入(或改写)图像信号。通过第2扫描信号，使保持晶体管33在选择晶体管32从导通状态变化为截止状态时已经处于导通状态，或者在选择晶体管32从导通状态变化为截止状态时从截止状态变化为导通状态。
由此，第2反相器62的输出端子27与第1反相器61的输入端子25电连接，写入到存储电路60的图像信号被保持在第1反相器61与第2反相器62之间。在供给激活信号之前控制晶体管34一直处于截止状态，发光元件20不发光。由于在下一个子场的非保持信号进入到第2扫描线45之前向第2扫描线45供给保持信号，因此能够以稳定的状态保持存储于存储电路60的图像信号，不会出现误改写。
然后，在使发光元件20发光时，在使选择晶体管32为截止状态(使保持晶体管33为导通状态)的状态下通过激活信号使控制晶体管34为导通状态。此时，当通过存储于存储电路60的图像信号使驱动晶体管31为导通状态时，在从高电位线47经由驱动晶体管31、控制晶体管34和发光元件20到达低电位线48的路径中流过电流而使发光元件20发光。
在控制晶体管34为导通状态时，选择晶体管32为截止状态，保持晶体管33为导通状态，因此在使发光元件20发光的期间，存储于存储电路60的图像信号仍被保持而不会发生改写。由此，能够实现无误显示的高质量的图像显示。
“各电位的关系”
如上所述，在本实施方式中，由高电位VDDG、B、R(V1G、V2B、V5R)和第1低电位VSS1(V3)构成低电压系统电源，由高电位VDDG、B、R(V1G、V2B、V5R)和第2低电位VSS2(V4)构成高电压系统电源。对像素电路41G、B、R供给不同的高电位VDDG、B、R(V1G、V2B、V5R)，对像素电路41G、B、R公共供给第1低电位VSS1(V3)和第2低电位VSS2(V4)。通过采用这样的结构，实现了动作高速且可获得明亮和高品质的显示的电光装置10。
以下，参照图10对该点进行说明。图10是说明实施例1的像素电路的电位的图。在图10中，纵轴示出了实施例1的电位的一例，横轴方向示出了施加给像素电路41G、41B、41R各自的存储电路60的低电压系统电源的电压与施加给发光元件20的高电压系统电源的电压。
在以下的说明中，将第1低电位表述为V3，将第2低电位表述为V4，将高电位表述为V1G、V2B、V5R。
如图10所示，在像素电路41G的情况下，作为低电压系统电源的电压的第1低电位(作为一例，V3＝2.0V)与高电位(作为一例，V1G＝5.0V)的电位差(V1G-V3＝3.0V)比作为高电压系统电源的电压的第2低电位(作为一例，V4＝0V)与高电位(作为一例，V1G＝5.0V)的电位差(V1G-V4＝5.0V)小。在像素电路41G中，对发光元件20G施加V1G-V4＝5.0V的电压，对存储电路60施加V1G-V3＝3.0V的电压。
在像素电路41B的情况下，作为低电压系统电源的电压的第1低电位(作为一例，V3＝2.0V)与高电位(作为一例，V2B＝7.0V)的电位差(V2B-V3＝5.0V)比作为高电压系统电源的电压的第2低电位(作为一例，V4＝0V)与高电位(作为一例，V2B＝7.0V)的电位差(V2B-V4＝7.0V)小。在像素电路41B中，对发光元件20B施加V2B-V4＝7.0V的电压，对存储电路60施加V2B-V3＝5.0V的电压。
并且，在像素电路41R的情况下，作为低电压系统电源的电压的第1低电位(作为一例，V3＝2.0V)与高电位(作为一例，V5R＝6.0V)的电位差(V5R-V3＝4.0V)比作为高电压系统电源的电压的第2低电位(作为一例，V4＝0V)与高电位(作为一例，V5R＝6.0V)的电位差(V5R-V4＝6.0V)小。在像素电路41R中，对发光元件20R施加V5R-V4＝6.0V的电压，对存储电路60施加V5R-V3＝4.0V的电压。
当以上述方式设定各电位时，利用供给第1低电位V3和高电位V1G、V2B、V5R的低电压系统电源使驱动电路51、存储电路60进行动作，因此能够使构成驱动电路51或存储电路60的晶体管精细化而高速地进行动作。另一方面，由于利用供给第2低电位V4和高电位V1G、V2B、V5R的高电压系统电源使发光元件20发光，所以能够提高发光元件20的发光亮度。即，通过采用本实施方式的结构，能够实现如下的电光装置10：各电路高速地进行动作，并且发光元件20以较高的亮度发光而获得明亮的显示。
通常，在有机EL元件那样的发光元件中，为了使发光元件发光而需要比较高的电压(例如，5V以上)。但是，在半导体装置中，当电源电压上升时，为了防止误动作而不得不使晶体管的尺寸(栅极长度L、栅极宽度W)增大，电路的动作变慢。另一方面，当为了使电路高速地进行动作而使电源电压下降时，会导致发光元件的发光亮度下降。总之，在如以往那样使发光元件发光的电源电压与使电路动作的电源电压相同的结构中，难以同时实现发光元件的高亮度的发光和电路的高速动作。
与此相对，在本实施方式中，作为电光装置10的电源，具有低电压系统电源和高电压系统电源，设使驱动电路51或存储电路60进行动作的电源为低电压系统电源。由此，构成驱动电路51或存储电路60的各晶体管的尺寸为L＝0.5微米(μm)左右，比驱动晶体管31或控制晶体管34的L＝0.75微米(μm)左右小，利用V2-V3＝3.0～5.0V的低电压对这些电路进行驱动，因此能够使驱动电路51或存储电路60高速地进行动作。
并且，利用高电压系统电源使发光元件20在5.0～7.0V的高电压下发光，因此能够使发光元件20以较高的亮度进行发光。此外，如后所述，通过使与发光元件20串联配置的驱动晶体管31或控制晶体管34进行线性动作，能够对发光元件20施加5.0～7.0V的大部分高电压，因此能够进一步提高发光元件20发光时的亮度。
如上所述，在本实施方式中，使发光元件20G、发光元件20B、发光元件20R发光的高电压系统电源的电压分别不同。这是因为以下理由。在本实施方式中，发光部22G、发光部22B、发光部22R由与相互不同的颜色对应的发光材料形成。由于在与该不同的颜色对应的发光材料之间，相对于电压的发光亮度的特性(以下，也称为电压-发光亮度特性)是不同的，所以有时难以以包含子像素58G、子像素58B、子像素58R的像素59为显示单位来进行显示颜色的调整。电压-发光亮度特性不同是指相对于发光材料的电压的电流密度的特性以及相对于电流密度的发光亮度特性不同。
这里，设想了如下情况：发光部22R的电压-发光亮度特性比发光部22G的电压-发光亮度特性低，发光部22B的电压-发光亮度特性比发光部22R的电压-发光亮度特性低。换言之，在想要使发光部22G、发光部22B、发光部22R获得相同的发光亮度的情况下，需要使施加给发光元件20R的电压比施加给发光元件20G的电压大，使施加给发光元件20B的电压比施加给发光元件20R的电压大。
因此，在本实施方式中，使供给到发光元件20G、发光元件20B、发光元件20R的高电位V1G、V2B、V5R不同。具体来说，将施加给发光元件20R的电压设定为V5R-V4＝6.0V而比施加给发光元件20G的电压V1G-V4＝5.0V大，将施加给发光元件20B的电压设定为V2B-V4＝7.0V而比施加给发光元件20R的电压大。由此，即使在电压-发光亮度特性因发光部22G、B、R的发光材料而不同的情况下，通过使施加给发光元件20G、B、R的电压根据各自的电压-发光亮度特性而不同，也能够按照每种颜色对发光亮度进行调整。其结果是，能够对像素59的显示单位中的显示颜色进行优化。
并且，即使在电压-发光亮度特性相同的情况下，有时根据人眼的视觉灵敏度，色彩平衡也会看起来不同。此外，在发光亮度随时间下降的程度根据发光部22G、B、R的发光材料而不同的情况下，即使在初期以像素59为显示单位对显示颜色进行了适当调整，初期调整后的色彩平衡有时也因发光材料的发光亮度随时间下降而随时间发生变化。这样，即使在色彩平衡因发光亮度的下降而发生了变化的情况下，通过对施加给发光元件20G、B、R的电压进行调整，能够对色彩平衡进行优化或补偿随时间的亮度下降。这是因为即使不使G、B、R的灰度数发生变化，也能够对要显示的图像的亮度进行调整。
另外，在本实施方式中，由于在发光元件20G、B、R中阴极23作为公共电极而形成，所以供给到阴极23的第2低电位VSS2(V4)相对于像素电路41G、B、R是共同的。因此，通过使供给到发光元件20G、B、R的阳极21G、B、R的高电位VDDG、B、R(V1G、V2B、V5R)在每个像素电路41G、B、R中不同而使施加给发光元件20G、B、R的电压不同。
其结果是，在发光状态时流过发光元件20G、B、R的电流的大小也不同。具体来说，与从高电位线47G经发光元件20G流过低电位线48的电流相比，从高电位线47R经发光元件20R流过低电位线48的电流较大，从高电位线47B经发光元件20B流过低电位线48的电流更大。由于相对于公共的低电位线48，流过高电位线47G、B、R的电流的大小不同，所以高电位线47G、B、R的宽度也可以分别不同。即，作为第1布线的高电位线47G的粗细与作为第2布线的高电位线47B的粗细也可以不同。通常，优选所流过的电流越大，布线的宽度越粗。因此，优选高电位线47R比高电位线47G粗，优选高电位线47B比高电位线47R粗。
如图6所示，在本实施例中，高电位线47R的支线47Rb的宽度W5b比高电位线47G的支线47Gb的宽度W1b粗，高电位线47B的支线47Bb的宽度W2b比高电位线47R的支线47Rb的宽度W5b粗。例如，高电位线47G的支线47Gb的宽度W1b为0.8μm左右，高电位线47R的支线47Rb的宽度W5b为1.0μm左右，高电位线47B的支线47Bb的宽度W2b为1.2μm左右。并且，高电位线47G的主线47Ga的宽度W1a为200μm左右，高电位线47R的主线47Ra的宽度W5a为300μm左右，高电位线47B的主线47Ba的宽度W2a为250μm左右。
另一方面，由于从高电位线47G经过发光元件20G的电流、从高电位线47B经过发光元件20B的电流、以及从高电位线47R经过发光元件20R的电流流过低电位线48，所以高电位线47G、B、R的粗细与低电位线48的粗细也可以不同。具体来说，优选低电位线48的支线48b的宽度W4b比高电位线47G、B、R的支线47Gb、47Bb、47Rb各自的宽度W1b、W2b、W5b粗，优选低电位线48的主线48a的宽度W4a比高电位线47G、B、R的主线47Ga、47Ba、47Ra各自的宽度W1a、W2a、W5a粗。即，优选作为第1布线的高电位线47G的一部分(主线47Ga)和作为第2布线的高电位线47B的一部分(主线47Ba)比作为第4布线的低电位线48的主线48a细。低电位线48的支线48b的宽度W4b例如为1.0μm左右，低电位线48的主线48a的宽度W4a例如为750μm左右。
另外，在本实施例中，低电位线46的支线46b的宽度W3b与低电位线48的支线48b的宽度W4b相同(例如为1.0μm左右)。优选低电位线46的主线46a的宽度W3a比高电位线47G、B、R的主线47Ga、47Ba、47Ra各自的宽度W1a、W2a、W5a粗，但也可以比低电位线48的主线48a的宽度W4a细。在本实施例中，低电位线46的主线46a的宽度W3a例如为500μm左右。
接着，在本实施方式中，使存储电路60进行动作的低电压系统电源的电压在像素电路41G、B、R中也是不同的。具体来说，在像素电路41G中，施加给存储电路60的电压为V1G-V3＝5.0-2.0＝3.0V，在像素电路41B中，施加给存储电路60的电压为V2B-V3＝7.0-2.0＝5.0V，在像素电路41R中，施加给存储电路60的电压为V5R-V3＝6.0-2.0＝4.0V。
如上所述，在各像素电路41G、B、R中，在控制晶体管34为导通状态时，如果从第2反相器62的输出端子27输出到驱动晶体管31的栅极的图像信号为“低电平”，则驱动晶体管31为导通状态而使发光元件20G、B、R发光。如果从第2反相器62的输出端子27输出到驱动晶体管31的栅极的图像信号为“高电平”，则驱动晶体管31为截止状态而不使发光元件20G、B、R发光。
为了通过图像信号在应使发光元件20G、B、R发光时可靠地发光，在应使发光元件20G、B、R不发光时可靠地不发光，需要在各像素电路41G、B、R中将输出到驱动晶体管31的栅极的“低电平”的图像信号的电位设定为比第2反相器62的逻辑反相电压低，将“高电平”的图像信号的电位设定为比第2反相器62的逻辑反相电压高。可以设第2反相器62的逻辑反相电压为供给到第2反相器62的高电位(V1G、B、R)与低电位(V3)的中心电位。
在像素电路41G中，与逻辑反相电位为(V1G+V3)/2＝(5.0V+2.0V)/2＝3.5V相比，图像信号的“高电平”充分高到V1G＝5.0V，图像信号的“低电平”充分低到V3＝2.0V。在像素电路41B中，与逻辑反相电位为(V2B+V3)/2＝(7.0V+2.0V)/2＝4.5V相比，图像信号的“高电平”充分高到V2B＝7.0V，图像信号的“低电平”充分低到V3＝2.0V。在像素电路41R中，与逻辑反相电位为(V5R+V3)/2＝(6.0V+2.0V)/2＝4.0V相比，图像信号的“高电平”充分高到V5R＝6.0V，图像信号的“低电平”充分低到V3＝2.0V。这样，数字信号的“低电平”比第1电位与第3电位的中心电位低，“高电平”比第2电位与第3电位的中心电位高。另外，在本实施方式中，在像素电路41G、像素电路41B和像素电路41R中，图像信号的电位是不同的，但只要满足上述条件，则也可以是这些像素电路41共有的图像信号。即，可以向所有的像素电路41供给比第1电位与第3电位的中心电位低的电位(例如第3电位，“低电平”＝V3＝2.0V)作为公共的“低电平”信号，向所有的像素电路41供给比第2电位与第3电位的中心电位高的电位(例如第2电位，“高电平”＝V2＝7.0V)作为公共的“高电平”信号。其结果是，在各像素电路41G、B、R中，能够通过图像信号在应使发光元件20G、B、R发光时可靠地发光，在应使发光元件20G、B、R不发光时可靠地不发光。
“像素电路的驱动方法”
接着，参照图11对本实施方式的电光装置10的像素电路的驱动方法进行说明。图11是说明本实施方式的像素电路的驱动方法的一例的图。在图11中，横轴为时间轴，具有第1期间(非显示期间)和第2期间(显示期间)。第1期间相当于图8所示的P1(P1-1～P1-8)。第2期间相当于图8所示的P2(P2-1～P2-8)。
在图11的纵轴中，Scan 1～Scan M表示向M条第1扫描线42(参照图5)中的从第1到第M行的各第1扫描线42供给的扫描信号。扫描信号具有选择状态下的扫描信号(选择信号)和非选择状态下的扫描信号(非选择信号)。而且，XScan 1～XScan M表示向M条第2扫描线45(参照图5)中的第1到第M行的各第2扫描线45供给的第2扫描信号。第2扫描信号具有选择状态下的第2扫描信号(保持信号)和非选择状态下的第2扫描信号(非保持信号)。并且，Enb表示向控制线44(参照图5)供给的控制信号。控制信号包含激活状态下的控制信号(激活信号)和非激活状态下的控制信号(非激活信号)。
如参照图8所说明的那样，将显示一张图像的1场(F)分割为多个子场(SF)，在各子场(SF)中包含第1期间(非显示期间)和第1期间结束之后开始的第2期间(显示期间)。第1期间(非显示期间)是信号写入期间，在该期间内向位于显示区域E的各像素电路41(参照图5)内的存储电路60(参照图9)写入图像信号。第2期间(显示期间)是在位于显示区域E的各像素电路41中发光元件20(参照图9)可发光的期间。
如图11所示，在本实施方式的电光装置10中，在第1期间(非显示期间)向全部控制线44供给非激活信号作为控制信号。当向控制线44供给非激活信号时，由于控制晶体管34(参照图9)为截止状态，所以在位于显示区域E的全部像素电路41中，发光元件20为不发光的状态。
而且，在第1期间内，在各子场(SF)中向第1扫描线42的任意扫描线供给选择信号(“高电平”)作为扫描信号。当向第1扫描线42供给选择信号时，在所选择的像素电路41中，选择晶体管32(参照图9)从截止状态变为导通状态。由此，在所选择的像素电路41中，从信号线43(参照图9)向第1反相器61、然后从第1反相器61向第2反相器62写入图像信号。这样，在第1期间内向各像素电路41的存储电路60写入图像信号并进行存储。
并且，在实施例1中，在第1期间内，在各子场(SF)中向第2扫描线45供给保持信号(“高电平”)作为第2扫描信号，对向第1扫描线42供给选择信号而选择出的像素电路41供给非保持信号(“低电平”)作为第2扫描信号。选择信号的脉冲宽度与非保持信号的脉冲宽度相同，但供给选择信号的定时与供给非保持信号的定时不同。即，针对选择出的像素电路41，在向第1扫描线42供给选择信号之前，向第2扫描线45供给非保持信号。
因此，在选择信号所选择的像素电路41中，在选择晶体管32从截止状态变化为导通状态之前，通过非保持信号使保持晶体管33(参照图9)从导通状态变化为截止状态。由此，第2反相器62的输出端子27与第1反相器61的输入端子25之间的电连接被切断，因此在选择信号所选择出的像素电路41中，能够可靠且高速地进行图像信号向存储电路60的写入(或改写)。
另外，假设在向第2扫描线45供给非保持信号之前，不向第1扫描线42供给选择信号。当在保持晶体管33为导通状态的期间选择晶体管32变化为导通状态时，第2反相器62的输出端子27与第1反相器61的输入端子25处于电连接的状态，即，与不存在保持晶体管33的情况同样的状态。因此，有可能出现对存储电路60改写图像信号需要花费时间或无法进行改写的不良情况。
当图像信号向存储电路60的写入(或改写)结束时，针对选择出的像素电路41，向第1扫描线42供给非选择信号(“低电平”)。在实施例1中，针对选择出的像素电路41，在向第1扫描线42供给非选择信号之前，向第2扫描线45供给保持信号(“高电平”)。因此，在选择信号所选择出的像素电路41中，在选择晶体管32从导通状态变化为截止状态之前，保持晶体管33从截止状态变化为导通状态。由此，在所选择出的像素电路41中，第2反相器62的输出端子27与第1反相器61的输入端子25为导通状态，写入到存储电路60的图像信号被保持在第1反相器61与第2反相器62之间。
在第2期间(显示期间)内，向全部控制线44供给激活信号作为控制信号。当向控制线44供给激活信号时，控制晶体管34为导通状态，因此在位于显示区域E的全部像素电路41中发光元件20为可发光的状态。在第2期间内，向全部第1扫描线42供给使选择晶体管32为截止状态的非选择信号作为扫描信号。由此，在各像素电路41的存储电路60中，保持在该子场(SF)中写入的图像信号。
这样，在本实施方式中，由于能够对第1期间(非显示期间)和第2期间(显示期间)进行独立控制，所以能够进行基于数字时分驱动的灰度显示。并且，其结果是，能够使第2期间比第1期间短，因此能够实现更高灰度的显示。
此外，由于能够在多个像素电路41中共享向控制线44供给的控制信号，所以电光装置10的驱动变得容易。具体来说，在不具有第1期间的数字驱动的情况下，要想使发光期间比选择完全部的第1扫描线42的一个垂直期间短，需要非常复杂的驱动。与此相对，在本实施方式中，通过在多个像素电路41中共享向控制线44供给的控制信号，即使存在发光期间比选择完全部的第1扫描线42的一个垂直期间短的子场(SF)，仅通过单纯地缩短第2期间便能够容易地对电光装置10进行驱动。
如以上所述的那样，根据本实施方式的像素电路41的结构，能够低功耗地显示高分辨率和高质量的图像，并且能够高速且可靠地进行图像信号向存储电路60的写入(或改写)，从而能够实现可获得更加明亮且高品质的显示的电光装置10。
(实施例2)
“像素电路的结构”
接着，对实施例2的像素电路的结构进行说明。图12是说明实施例2的像素电路的结构的图。图13是说明实施例2的像素电路的电位的图。图14是说明实施例2的电光装置的布线的示意图。另外，在以下的实施例2的说明中，对与实施例1的不同点进行说明，对与实施例1相同的构成要素在附图上赋予相同的标号而省略其说明。并且，与实施例1同样，对像素电路41G、B、R中不同的事项赋予G、B、R来进行说明，对像素电路41G、B、R中相同的事项省略G、B、R而进行说明。
如图12所示，实施例2的像素电路71包含P型的驱动晶体管31、P型的控制晶体管34、发光元件20、存储电路60以及P型的选择晶体管32。在存储电路60的第2反相器62的输出端子27与第1反相器61的输入端子25之间配置有P型的保持晶体管33。
与实施例1的像素电路41相比，实施例2的像素电路71在不具有低电位线48，驱动晶体管31、控制晶体管34以及发光元件20与存储电路60同样地配置在高电位线47与低电位线46之间的点上不同。即，在实施例2的像素电路71中，使发光元件20发光的电压与使存储电路60动作的电压是相同的。
对于子像素58G、子像素58B和子像素58R，在子像素58G中配置有作为第1像素电路的像素电路71G，在子像素58B中配置有作为第2像素电路的像素电路71B，在子像素58R中配置有像素电路71R。像素电路71G包含作为第1发光元件的发光元件20G，该发光元件20G发出作为第1色的G光，像素电路71B包含作为第2发光元件的发光元件20B，该发光元件20B发出作为第2色的B光，像素电路71R包含发出R光的发光元件20R。
在非显示区域D和显示区域E中配置有：作为第1布线的高电位线47G，其向像素电路71G供给第1电位；作为第2布线的高电位线47B，其向像素电路71B供给第2电位；以及高电位线47R，其向像素电路71R供给与第1电位和第2电位不同的电位。并且，在像素电路71G、像素电路71B以及像素电路71R中配置有供给第3电位的作为第3布线的低电位线46。
从高电位线47G向像素电路71G供给第1电位(例如V1G＝VDDG＝5.0V)，从高电位线47B向像素电路71B供给第2电位(例如V2B＝VDDB＝7.0V)，从高电位线47R向像素电路71R供给第5电位(例如V5R＝VDDR＝6.0V)。并且，从低电位线46向各像素电路71G、B、R公共供给第3电位(例如V3＝VSS＝0V)。
如图13所示，在像素电路71G中，对发光元件20G和存储电路60施加V1G-V3＝5.0V-0V＝5.0V的电压。在像素电路71B中，对发光元件20B和存储电路60施加V2B-V3＝7.0V-0V＝7.0V的电压。在像素电路71R中，对发光元件20R和存储电路60施加V5R-V3＝6.0V-0V＝6.0V的电压。这样，在实施例2的像素电路71中，也与实施例1的像素电路41同样，施加给发光元件20G、发光元件20B、发光元件20R的电压是不同的。
另外，在实施例2的像素电路71中，发光元件20G、B、R的阴极23作为公共电极而与作为第3布线的低电位线46电连接，因此，从高电位线47G经过发光元件20G的电流、从高电位线47B经过发光元件20B的电流以及从高电位线47R经过发光元件20R的电流流过低电位线46。因此，如图14所示，优选低电位线46比高电位线47G、B、R粗。即，优选作为第1布线的高电位线47G的一部分(主线47Ga)与作为第2布线的高电位线47B的一部分(主线47Ba)比作为第3布线的低电位线46(主线46a)细。并且，优选低电位线46的主线46a的宽度W3a比实施例1粗。在实施例2中，低电位线46的主线46a的宽度W3a例如为750μm左右。
上述实施方式(实施例)只是示出了本发明的一个方式，能够在本发明的范围内进行任意变形和应用。作为变形例，例如，考虑了以下方式。
(变形例1)
在上述实施例1的像素电路41中，构成为发光元件20G、B、R的阴极23作为公共电极而形成，从公共的低电位线48供给低电位(VSS2)，从3个高电位线47G、B、R供给相互不同的高电位(VDDG、B、R)，但本发明并不限定于这样的方式。阴极23也可以构成为按照每个发光元件20G、B、R被图案化而形成。这样的结构例如能够在微型LED显示器等中实现，该微型LED显示器是将微细的LED元件作为发光元件20并高密度地排列而成的。
图15是对变形例1的像素电路的结构进行说明的图。在变形例1的结构的情况下，针对发光元件20G、B、R，从3个低电位线供给相互不同的低电位(VSSG、B、R)，从公共的高电位线向子像素58G、58B、58R供给第2高电位(VDD2)。并且，针对存储电路60，从3个低电位线供给相互不同的低电位(VSSG、B、R)，并且供给比上述第2高电位(VDD2)低的第1高电位(VDD1)。另外，在将这样的结构应用于实施例2的情况下，针对存储电路60和发光元件20G、B、R，从3个低电位线供给相互不同的低电位(VSSG、B、R)，从公共的高电位线向子像素58G、58B、58R供给第1高电位(VDD1)。
换言之，从作为第1布线的低电位线147G向作为第1像素电路的像素电路41G供给第1电位(V1G＝VSSG)，从作为第2布线的低电位线147B向作为第2像素电路的像素电路41B供给第2电位(V2B＝VSSB)，从作为第5布线的低电位线147R向作为第3像素电路的像素电路41R供给第5电位(V5R＝VSSR)。而且，从作为第3布线的高电位线146向像素电路41G、像素电路41B和像素电路41R供给作为第3电位的第1高电位(V3＝VDD1)，从作为第4布线的高电位线148向像素电路41G、像素电路41B和像素电路41R供给作为第4电位的第2高电位(V4＝VDD2)。作为第3电位的第1高电位(VDD1)比第1电位(VSSG)、第2电位(VSSB)、第5电位(VSSR)高。另外，第4电位的电位比第3电位高。
在本变形例中，对像素电路41G、像素电路41B、像素电路41R供给的低电位侧的电位分别不同。具体来说，从低电位线147G向像素电路41G供给的第1电位(V1G)是低电位VSSG(例如V1G＝VSSG＝2.0V)，从低电位线147B供给到像素电路41B的第2电位(V2B)是低电位VSSB(例如V2B＝VSSB＝0V)，从低电位线147R供给到像素电路41R的第5电位(V5R)是低电位VSSR(例如V5R＝VSSR＝1.0V)。
供给到像素电路41G的第1电位(V1G)、供给到像素电路41B的第2电位(V2B)和供给到像素电路41R的第5电位(V5R)是从分别独立的低电位线147G、低电位线147B、低电位线147R供给的，因此相互独立。在本变形例中，供给到像素电路41G、B、R的第1电位(V1G)、第2电位(V2B)和第5电位(V5R)是相互不同的电位，但例如也可以使它们中的两个为相同电位，剩余的一个为其它电位。
另一方面，对像素电路41G、像素电路41B、像素电路41R供给的高电位侧的电位是相同的。具体来说，从高电位线146公共供给到像素电路41G、B、R的第3电位(V3)是第1高电位VDD1(例如V3＝VDD1＝5.0V)，从高电位线148公共供给到像素电路41G、B、R的第4电位(V4)是第2高电位VDD2(例如V4＝VDD2＝7.0V)。高电位线146和高电位线148是相互独立地设置的。因此，第3电位(V3)和第4电位(V4)是独立的。第3电位(V3)比第1电位(V1G)、第2电位(V2B)、第5电位(V5R)高，第4电位(V4)比第3电位(V3)高。
在本变形例中，由低电位VSSG(V1G)、低电位VSSB(V2B)、低电位VSSR(V5R)的各个电位和第1高电位VDD1(V3)构成低电压系统电源，由低电位VSSG(V1G)、低电位VSSB(V2B)、低电位VSSR(V5R)的各个电位和第2高电位VDD2(V4)构成高电压系统电源。在各像素电路41G、B、R中，各低电位VSSG、B、R是作为低电压系统电源和高电压系统电源中的基准的电位。
变形例1的像素电路41包含N型的驱动晶体管31A、发光元件20、N型的控制晶体管34A、存储电路60以及N型的选择晶体管32A。由于像素电路41包含存储电路60，所以电光装置10能够进行数字驱动。其结果是，与模拟驱动的情况相比，能够抑制子像素58之间的发光元件20的发光亮度的偏差，能够减少像素59之间的显示的偏差。
作为第1像素电路的像素电路41G包含与发光元件20G串联地电连接的作为第1晶体管的驱动晶体管31A。作为第2像素电路的像素电路41B包含与发光元件20B串联地电连接的作为第2晶体管的驱动晶体管31A。作为第3像素电路的像素电路41R包含与发光元件20R串联地电连接的作为第3晶体管的驱动晶体管31A。像素电路41G中所包含的驱动晶体管31A、像素电路41B中所包含的驱动晶体管31A和像素电路41R中所包含的驱动晶体管31A是同一导电型的元件。驱动晶体管31A、控制晶体管34A和发光元件20在第1像素电路中串联地配置在第1布线(低电位线147)与第4布线(高电位线148)之间，在第2像素电路中串联地配置在第2布线(低电位线147)与第4布线(高电位线148)之间，在第3像素电路中串联地配置在第5布线(低电位线147)与第4布线(高电位线148)之间。
作为第1像素电路的像素电路41G包含作为第1存储电路的存储电路60。作为第2像素电路的像素电路41B包含作为第2存储电路的存储电路60。作为第3像素电路的像素电路41R包含作为第3存储电路的存储电路60。像素电路41G中所包含的存储电路60、像素电路41B中所包含的存储电路60和像素电路41R中所包含的存储电路60为相同的结构。存储电路60在第1像素电路中配置在第1布线(低电位线147G)与第3布线(高电位线146)之间，在第2像素电路中配置在第2布线(低电位线147B)与第3布线(高电位线146)之间，在第3像素电路中配置在第5布线(低电位线147R)与第3布线(高电位线146)之间。选择晶体管32A配置在存储电路60与信号线43之间。
在本变形例中，使存储电路60进行动作的低电压系统电源的电压在像素电路41G、B、R中也是不同的。具体来说，在像素电路41G中施加给存储电路60的电压是V3-V1G＝5.0-2.0＝3.0V，在像素电路41B中施加给存储电路60的电压是V3-V2B＝5.0-0＝5.0V，在像素电路41R中施加给存储电路60的电压是V3-V5R＝5.0-1.0＝4.0V。
在像素电路41G中，与逻辑反相电压为(V1G+V3)/2＝(2.0V+5.0V)/2＝3.5V相比，图像信号的“高电平”充分高到V3＝5.0V，图像信号的“低电平”充分低到V1G＝2.0V。在像素电路41B中，与逻辑反相电压为(V2B+V3)/2＝(0V+5.0V)/2＝2.5V相比，图像信号的“高电平”充分高到V3＝5.0V，图像信号的“低电平”充分低到V2B＝0V。在像素电路41R中，与逻辑反相电压为(V5R+V3)/2＝(1.0V+5.0V)/2＝3.0V相比，图像信号的“高电平”充分高到V3＝5.0V，图像信号的“低电平”充分低到V5R＝1.0V。这样，数字信号的“高电平”比第1电位与第3电位的中心电位高，“低电平”比第2电位与第3电位的中心电位低。另外，在本变形例中，在像素电路41G、像素电路41B和像素电路41R中，图像信号的电位是不同的，但只要满足上述条件，则也可以是这些像素电路41共有的图像信号。即，可以向所有的像素电路41供给比第1电位与第3电位的中心电位高的电位(例如第3电位，“高电平”＝V3＝5.0V)来作为公共的“高电平”信号，向所有的像素电路41供给比第2电位与第3电位的中心电位低的电位(例如第2电位，“低电平”＝V2＝0V)来作为公共的“低电平”信号。其结果是，在各像素电路41G、B、R中，在想要通过图像信号使发光元件20G、B、R发光时能够可靠地发光，在想要使发光元件20G、B、R不发光时能够可靠地不发光。
并且，如果阴极23构成为按照每个发光元件20G、B、R被图案化而形成，则可以使驱动晶体管为N型，并配置在发光元件20G、B、R的阴极23与低电位线之间。
(变形例2)
在上述实施例1和实施例2的像素电路中，构成为像素电路41G、B、R分别沿着X方向排列，高电位线47G、B、R也沿着X方向延伸，但本发明并不限定于这样的方式。也可以构成为像素电路41G、B、R分别沿着Y方向排列，高电位线47G、B、R也沿着Y方向延伸。并且，在上述实施例1和实施例2的像素电路中，构成为像素电路41G、B、R分别沿着X方向排列，发光元件20G、B、R所发光的区域也沿着X方向延伸，但也可以构成为像素电路41G、B、R沿着X方向排列，与此相对地发光元件20G、B、R所发光的区域沿着Y方向延伸。
(变形例3)
在上述实施例1和实施例2的像素电路中，驱动晶体管31的栅极与第2反相器62的输出端子27电连接，但本发明并不限定于这样的方式。驱动晶体管31的栅极也可以与第2反相器62的输入端子28(即，第1反相器61的输出端子26和第2反相器62的输入端子28)电连接。
(变形例4)
在上述实施例1和实施例2的像素电路中，存储电路60包含有两个反相器61、62，但本发明并不限定于这样的方式。存储电路60也可以构成为包含两个以上的偶数个的反相器。
(变形例5)
在上述实施方式(实施例和变形例)中，作为电光装置，以在由单晶半导体基板(单晶硅基板)构成的元件基板11上按照720行×3840(1280×3)列的方式排列有由有机EL元件构成的发光元件20的有机EL装置为例来进行了说明，但本发明的电光装置并不限定于这样的方式。例如，电光装置可以具有在由玻璃基板构成的元件基板11上形成有作为各晶体管的薄膜晶体管(Thin Film Transistor：TFT)的结构，也可以具有在由聚酰亚胺等构成的柔性基板上形成有薄膜晶体管的结构。另外，电光装置也可以是在发光元件中使用了纳米尺寸的半导体晶体物质的量子点(Quantum Dots)显示器。并且，也可以使用将所入射的光转换为其它波长的光的量子点来作为滤色器。
(变形例6)
在上述实施方式中，作为电子设备，以组入了电光装置10的透视型的头戴显示器100为例来进行了说明，但本发明的电光装置10也可以应用在以封闭型的头戴显示器为代表的其它电子设备中。作为其它电子设备，例如，可以列举出投影仪、背投式电视、直视型电视、移动电话、便携式音频设备、个人计算机、摄像机的监视器、汽车导航装置、平视显示器、寻呼机、电子记事本、计算器、手表等可穿戴设备、手持式显示器、文字处理器、工作站、视频电话、POS终端、数字静态照相机、标牌显示器等。
以下，记载了从本实施方式导出的内容。
本申请的电光装置的特征在于，具有：第1像素电路；第2像素电路；第1布线，其向所述第1像素电路供给第1电位；第2布线，其向所述第2像素电路供给第2电位；以及第3布线，其向所述第1像素电路和所述第2像素电路供给第3电位，所述第1像素电路包含显示第1色的第1发光元件，所述第2像素电路包含显示与所述第1色不同的第2色的第2发光元件，所述第1电位和所述第2电位是相互独立的。
根据该结构，无论供给到第1像素电路的第1电位如何，都能够设定供给到第2像素电路的第2电位，其中，该第1像素电路包含显示第1色的第1发光元件，该第2像素电路包含显示第2色的第2发光元件。由此，例如，当在第1发光元件与第2发光元件的发光材料之间相对于电压的发光亮度的特性不同的情况、因劣化速度根据各发光材料不同而引起色彩平衡发生了变化的情况下，通过供给到第1发光元件的第1电位和供给到第2发光元件的第2电位的设定，能够对发光亮度、色彩平衡进行调整。
在上述电光装置中，优选所述第1电位和所述第2电位是不同的。
根据该结构，当在第1发光元件与第2发光元件的发光材料之间相对于电压的发光亮度的特性不同的情况、因劣化速度根据各发光材料不同引起色彩平衡发生了变化的情况下，通过使供给到第1发光元件的第1电位与供给到第2发光元件的第2电位不同，能够对发光亮度、色彩平衡进行调整。
在上述电光装置中，优选所述第1发光元件的一端与所述第1布线电连接，所述第2发光元件的一端与所述第2布线电连接。
根据该结构，由于从第1布线向第1发光元件供给第1电位，从第2布线向第2发光元件供给第2电位，所以能够使第1电位和第2电位为相互独立的不同电位。
在上述电光装置中，优选所述第1像素电路包含第1存储电路，所述第2像素电路包含第2存储电路，所述第1存储电路配置在所述第1布线与所述第3布线之间，所述第2存储电路配置在所述第2布线与所述第3布线之间。
根据该结构，第1像素电路包含第1存储电路，第2像素电路包含第2存储电路，根据各存储电路的信号电位使第1发光元件、第2发光元件发光。因此，当在第1发光元件与第2发光元件的发光材料之间相对于电压的发光亮度的特性不同的情况、因劣化速度根据各发光材料不同而引起色彩平衡发生了变化的情况下，能够将供给到第1发光元件的第1电位和供给到第2发光元件的第2电位分别设定为最佳。由此，能够对发光亮度、色彩平衡进行调整。
在上述电光装置中，优选所述第1存储电路和所述第2存储电路存储数字信号，所述数字信号的“低电平”比所述第1电位与所述第3电位的中心电位低，所述数字信号的“高电平”比所述第2电位与所述第3电位的中心电位高。
根据该结构，即使供给到第1存储电路和第2存储电路的电源电压是不同的，这两个电路也能够正确地写入并保持数字信号。即，能够使第1存储电路和第2存储电路作为存储电路来准确地进行动作。
在上述电光装置中，优选所述第1像素电路包含第1晶体管，该第1晶体管与所述第1发光元件串联地电连接，所述第2像素电路包含第2晶体管，该第2晶体管与所述第2发光元件串联地电连接，所述第3电位比所述第1电位和所述第2电位低。
根据该结构，在第1晶体管为导通状态时第1发光元件发光，在第2晶体管为导通状态时第2发光元件发光。并且，由于公共供给到第1像素电路和第2像素电路的第3电位比所述第1电位和所述第2电位低，所以通过使作为高电位(VDD)的第1电位和第2电位与作为低电位(VSS)的第3电位不同，能够使施加给第1发光元件的电压与施加给第2发光元件的电压不同。
在上述电光装置中，优选所述第1电位比所述第2电位低。
根据该结构，由于第1电位比第2电位低，所以能够使供给到第2像素电路的电源电压(第2电位与第3电位之间的电位差)比供给到第1像素电路的电源电压(第1电位与第3电位之间的电位差)大，其中，该第2像素电路包含显示第2色的第2发光元件，该第1像素电路包含显示第1色的第1发光元件。由此，即使在第2发光元件在与第1发光元件相同的电压下发光亮度较低的情况下，也能够使第1发光元件的发光亮度与第2发光元件的发光亮度一致。
在上述电光装置中，优选所述第1存储电路和所述第2存储电路存储数字信号，所述数字信号的“高电平”比所述第1电位与所述第3电位的中心电位高，所述数字信号的“低电平”比所述第2电位与所述第3电位的中心电位低。
根据该结构，即使供给到第1存储电路和第2存储电路的电源电压不同，这两个电路也能够正确地写入并保持数字信号。即，能够使第1存储电路和第2存储电路作为存储电路来准确地进行动作。
在上述电光装置中，优选所述第1像素电路包含第1晶体管，该第1晶体管与所述第1发光元件串联地电连接，所述第2像素电路包含第2晶体管，该第2晶体管与所述第2发光元件串联地电连接，所述第3电位比所述第1电位和所述第2电位高。
根据该结构，在第1晶体管为导通状态时第1发光元件发光，在第2晶体管为导通状态时第2发光元件发光。并且，公共供给到第1像素电路和第2像素电路的第3电位比所述第1电位和所述第2电位高，因此通过使作为低电位(VSS)的第1电位和第2电位与作为高电位(VDD)的第3电位不同，能够使施加给第1发光元件的电压和施加给第2发光元件的电压不同。
在上述电光装置中，优选所述第1电位比所述第2电位高。
根据该结构，由于第1电位比第2电位高，所以能够使供给到第2像素电路的电源电压(第2电位与第3电位之间的电位差)比供给到第1像素电路的电源电压(第1电位与第3电位之间的电位差)大，其中，该第2像素电路包含显示第2色的第2发光元件，该第1像素电路包含显示第1色的第1发光元件。由此，即使在第2发光元件在与第1发光元件相同的电压下发光亮度较低的情况下，也能够使第1发光元件的发光亮度与第2发光元件的发光亮度一致。
在上述电光装置中，优选所述第1像素电路和所述第2像素电路沿着第1方向排列，所述第1布线和所述第2布线沿着所述第1方向延伸。
根据该结构，由于沿着排列有第1像素电路和第2像素电路的第1方向配置第1布线和第2布线，所以能够相对于第1像素电路和第2像素电路容易地配置第1布线和第2布线。
在上述电光装置中，优选所述第1布线和所述第2布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，在所述显示区域中，所述第1布线的粗细和所述第2布线的粗细是不同的。
根据该结构，由于在第1布线与第3布线之间施加给第1像素电路的电压与在第2布线与第3布线之间施加给第2像素电路的电压不同，所以流过第1像素电路的电流的大小与流过第2像素电路的电流的大小不同。因此，能够使第1布线和第2布线中的流过较大电流的一方的布线比另一方的布线粗。
在上述电光装置中，优选所述第1布线、所述第2布线和所述第3布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，在所述显示区域的外侧，所述第1布线的至少一部分和所述第2布线的至少一部分比所述第3布线细。
根据该结构，流过与第1像素电路电连接的第1布线的电流和流过与第2像素电路电连接的第2布线的电流比流过与第1像素电路和第2像素电路的双方电连接的第3布线的电流小。因此，能够使第1布线的至少一部分和第2布线的至少一部分比第3布线细。换言之，通过使第3布线比第1布线的至少一部分和第2布线的至少一部分粗，能够在第3布线中流过比第1布线和第2布线大的电流。
在上述电光装置中，优选该电光装置具有第4布线，该第4布线向所述第1像素电路和所述第2像素电路供给第4电位，所述第3电位和所述第4电位是相互独立的。
根据该结构，能够以供给到第1像素电路和第2像素电路的第4电位为公共电位来设定施加给第1像素电路的电压和施加给第2像素电路的电压。因此，能够与以第3电位为公共电位的电源系统独立地，从以第4电位为公共电位的电源系统对第1像素电路和第2像素电路供给电源电压。
在上述电光装置中，优选所述第3电位和所述第4电位是不同的。
根据该结构，能够对第1像素电路和第2像素电路供给以第3电位为公共电位的电源系统和以第4电位为公共电位的电源系统的相互不同的电源电压。
在上述电光装置中，优选所述第1发光元件的另一端与所述第4布线电连接，所述第2发光元件的另一端与所述第4布线电连接。
根据该结构，第1发光元件配置在第1布线与第4布线之间，第2发光元件配置在第2布线与第4布线之间。与此相对，由于第1存储电路配置在第1布线与第3布线之间，第2存储电路配置在第2布线与第3布线之间，所以能够利用以第4电位为公共电位的电源系统使第1发光元件和第2发光元件发光，利用以第3电位为公共电位的电源系统使第1存储电路和第2存储电路进行动作。由此，能够使构成第1存储电路和第2存储电路的晶体管精细化而高速地进行动作，并且能够使第1发光元件和第2发光元件以较高的亮度发光。
在上述电光装置中，优选所述第1布线、所述第2布线和所述第4布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，在所述显示区域的外侧，所述第1布线的至少一部分和所述第2布线的至少一部分比所述第4布线细。
根据该结构，流过与第1像素电路电连接的第1布线的电流和流过与第2像素电路电连接的第2布线的电流比流过与第1像素电路和第2像素电路的双方电连接的第4布线的电流小。因此，能够使第1布线的至少一部分和第2布线的至少一部分比第4布线细。换言之，通过使第4布线比第1布线的至少一部分和第2布线的至少一部分粗，能够在第4布线中流过比第1布线和第2布线大的电流。
本申请的电子设备的特征在于，具有以上记载的电光装置。
根据该结构，例如能够实现显示于头戴显示器等电子设备的图像的高品质化。

Claims (9)

1.一种电光装置，其特征在于，该电光装置具有：
第1像素电路；
第2像素电路；
第1布线，其向所述第1像素电路供给第1电位；
第2布线，其向所述第2像素电路供给第2电位；以及
第3布线，其向所述第1像素电路和所述第2像素电路供给第3电位，
所述第1像素电路包含显示第1色的第1发光元件、第1存储电路和第1晶体管，该第1晶体管与所述第1发光元件串联地电连接，利用所述第1存储电路的输出来控制所述第1晶体管，
所述第2像素电路包含显示与所述第1色不同的第2色的第2发光元件、第2存储电路和第2晶体管，该第2晶体管与所述第2发光元件串联地电连接，利用所述第2存储电路的输出来控制所述第2晶体管，
所述第1发光元件的一端与所述第1布线电连接，
所述第2发光元件的一端与所述第2布线电连接，
在所述第1存储电路中，第1反相器和第2反相器电连接在所述第1布线与所述第3布线之间，所述第1反相器的输出端子经由第1保持晶体管而与所述第2反相器的输入端子电连接，
在所述第2存储电路中，第3反相器和第4反相器电连接在所述第2布线与所述第3布线之间，所述第3反相器的输出端子经由第2保持晶体管而与所述第4反相器的输入端子电连接，
将数字信号从信号线写入到所述第1存储电路和所述第2存储电路，
所述第1电位比所述第2电位低，所述第3电位比所述第1电位和所述第2电位低，
从所述信号线写入的所述数字信号的“低电平”和“高电平”在总的像素电路中是共同的，所述“低电平”比所述第1电位与所述第3电位的中心电位低，所述“高电平”比所述第2电位与所述第3电位的中心电位高。
2.一种电光装置，其特征在于，该电光装置具有：
第1像素电路；
第2像素电路；
第1布线，其向所述第1像素电路供给第1电位；
第2布线，其向所述第2像素电路供给第2电位；以及
第3布线，其向所述第1像素电路和所述第2像素电路供给第3电位，
所述第1像素电路包含显示第1色的第1发光元件、第1存储电路和第1晶体管，该第1晶体管与所述第1发光元件串联地电连接，利用所述第1存储电路的输出来控制所述第1晶体管，
所述第2像素电路包含显示与所述第1色不同的第2色的第2发光元件、第2存储电路和第2晶体管，该第2晶体管与所述第2发光元件串联地电连接，利用所述第2存储电路的输出来控制所述第2晶体管，
所述第1发光元件的一端与所述第1布线电连接，
所述第2发光元件的一端与所述第2布线电连接，
在所述第1存储电路中，第1反相器和第2反相器电连接在所述第1布线与所述第3布线之间，所述第1反相器的输出端子经由第1保持晶体管而与所述第2反相器的输入端子电连接，
在所述第2存储电路中，第3反相器和第4反相器电连接在所述第2布线与所述第3布线之间，所述第3反相器的输出端子经由第2保持晶体管而与所述第4反相器的输入端子电连接，
将数字信号从信号线写入到所述第1存储电路和所述第2存储电路，
所述第1电位比所述第2电位高，所述第3电位比所述第1电位和所述第2电位高，
从所述信号线写入的所述数字信号的“高电平”和“低电平”在总的像素电路中是共同的，所述“高电平”比所述第1电位与所述第3电位的中心电位高，所述“低电平”比所述第2电位与所述第3电位的中心电位低。
3.根据权利要求1或2所述的电光装置，其特征在于，
所述第1像素电路和所述第2像素电路沿着第1方向排列，
所述第1布线和所述第2布线沿着所述第1方向延伸。
4.根据权利要求1或2所述的电光装置，其特征在于，
所述第1布线和所述第2布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，
在所述显示区域中，所述第1布线的粗细和所述第2布线的粗细是不同的。
5.根据权利要求1或2所述的电光装置，其特征在于，
所述第1布线、所述第2布线和所述第3布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，
在所述显示区域的外侧，所述第1布线的至少一部分和所述第2布线的至少一部分比所述第3布线细。
6.根据权利要求1或2所述的电光装置，其特征在于，
所述第1发光元件的另一端与所述第3布线电连接，
所述第2发光元件的另一端与所述第3布线电连接。
7.根据权利要求1或2所述的电光装置，其特征在于，
该电光装置具有第4布线，该第4布线向所述第1像素电路和所述第2像素电路供给第4电位，
所述第1发光元件的另一端与所述第4布线电连接，
所述第2发光元件的另一端与所述第4布线电连接，
所述第3电位和所述第4电位是不同的。
8.根据权利要求7所述的电光装置，其特征在于，
所述第1布线、所述第2布线和所述第4布线配置在显示区域和所述显示区域的外侧，在该显示区域中排列有所述第1像素电路和所述第2像素电路，
在所述显示区域的外侧，所述第1布线的至少一部分和所述第2布线的至少一部分比所述第4布线细。
9.一种电子设备，其特征在于，该电子设备具有权利要求1～8中的任意一项所述的电光装置。
CN201910119470.2A 2018-02-20 2019-02-18 电光装置以及电子设备 Active CN110176212B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018027635 2018-02-20
JP2018-027635 2018-02-20
JP2019004135A JP6872571B2 (ja) 2018-02-20 2019-01-15 電気光学装置及び電子機器
JP2019-004135 2019-01-15

Publications (2)

Publication Number Publication Date
CN110176212A CN110176212A (zh) 2019-08-27
CN110176212B true CN110176212B (zh) 2022-03-22

Family

ID=67772521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910119470.2A Active CN110176212B (zh) 2018-02-20 2019-02-18 电光装置以及电子设备

Country Status (4)

Country Link
US (1) US11983795B2 (zh)
JP (1) JP6872571B2 (zh)
CN (1) CN110176212B (zh)
TW (1) TWI712822B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022149555A (ja) * 2021-03-25 2022-10-07 セイコーエプソン株式会社 光学モジュールおよび画像表示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617208A (zh) * 2003-11-14 2005-05-18 三星Sdi株式会社 显示器的像素驱动电路及其驱动方法
CN1728896A (zh) * 1999-11-08 2006-02-01 株式会社半导体能源研究所 电子装置
JP2006309182A (ja) * 2005-03-31 2006-11-09 Semiconductor Energy Lab Co Ltd 表示装置、およびそれを用いた電子機器
JP2008014995A (ja) * 2006-07-03 2008-01-24 Seiko Epson Corp 発光装置、画素回路の駆動方法および駆動回路
CN101707044A (zh) * 2002-09-05 2010-05-12 株式会社半导体能源研究所 发光器件及其驱动方法
CN102403334A (zh) * 2010-09-08 2012-04-04 乐金显示有限公司 有机电致发光显示器件
CN102486910A (zh) * 2010-12-06 2012-06-06 三星移动显示器株式会社 显示装置
CN104299570A (zh) * 2014-11-03 2015-01-21 厦门天马微电子有限公司 一种像素电路及其驱动方法、阵列基板和显示面板
CN104751777A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277567B2 (ja) * 1992-10-14 2002-04-22 株式会社デンソー Ｅｌ表示器及びその駆動回路
JP3217288B2 (ja) * 1997-01-27 2001-10-09 シャープ株式会社 液晶表示装置およびそのための電圧作成回路
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP4906022B2 (ja) * 2000-08-10 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型ｅｌ表示装置及び電子機器
US6825820B2 (en) 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2002140036A (ja) * 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP2002156954A (ja) * 2000-09-05 2002-05-31 Toshiba Corp 液晶表示装置
US6873320B2 (en) 2000-09-05 2005-03-29 Kabushiki Kaisha Toshiba Display device and driving method thereof
JP3618687B2 (ja) * 2001-01-10 2005-02-09 シャープ株式会社 表示装置
JP3989718B2 (ja) 2001-01-18 2007-10-10 シャープ株式会社 メモリ一体型表示素子
JP3788916B2 (ja) * 2001-03-30 2006-06-21 株式会社日立製作所 発光型表示装置
KR100746279B1 (ko) * 2001-05-14 2007-08-03 삼성전자주식회사 유기 전계발광 디바이스 및 이의 제조방법
WO2003023400A2 (en) * 2001-09-13 2003-03-20 Axela Biosensors Inc. Method and apparatus for assay based on light diffraction
JP2003280587A (ja) * 2002-01-18 2003-10-02 Semiconductor Energy Lab Co Ltd 表示装置およびそれを使用した表示モジュール、電子機器
US7224333B2 (en) * 2002-01-18 2007-05-29 Semiconductor Energy Laboratory Co. Ltd. Display device and driving method thereof
JP2004062163A (ja) * 2002-06-07 2004-02-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器
US20050030268A1 (en) 2002-08-27 2005-02-10 Weixiao Zhang Full-color electronic device with separate power supply lines
JP2004111194A (ja) * 2002-09-18 2004-04-08 Sanyo Electric Co Ltd 表示装置
JP4244617B2 (ja) 2002-11-12 2009-03-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法
JP4560275B2 (ja) 2003-04-04 2010-10-13 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置とその駆動方法
JP2005032704A (ja) 2003-06-18 2005-02-03 Sharp Corp 表示素子および表示装置
JP3818279B2 (ja) 2003-08-29 2006-09-06 セイコーエプソン株式会社 表示パネルの駆動方法
US8866707B2 (en) 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
EP1806724A3 (en) 2006-01-07 2009-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
JP4994022B2 (ja) 2006-01-07 2012-08-08 株式会社半導体エネルギー研究所 半導体装置
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
JP5125396B2 (ja) * 2007-10-18 2013-01-23 住友電装株式会社 リテーナ一体型コネクタ
JP5086766B2 (ja) 2007-10-18 2012-11-28 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP5083889B2 (ja) * 2007-12-19 2012-11-28 独立行政法人産業技術総合研究所 Ｓｒａｍセル回路およびその駆動方法
JP2010033986A (ja) * 2008-07-31 2010-02-12 Canon Inc 有機ｅｌ表示装置
JP2010217661A (ja) * 2009-03-18 2010-09-30 Seiko Epson Corp 画素回路、発光装置、電子機器及び画素回路の駆動方法
CN102576734B (zh) * 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
TWI424563B (zh) * 2010-06-03 2014-01-21 Au Optronics Corp 電激發光顯示面板及其畫素結構
WO2013172220A1 (en) 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Pixel circuit, display device, and electronic device
KR20140085048A (ko) * 2012-12-27 2014-07-07 삼성전자주식회사 멀티 디스플레이 장치 및 제어 방법
KR102061554B1 (ko) 2013-05-28 2020-01-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10607542B2 (en) 2013-12-31 2020-03-31 Kunshan New Flat Panel Display Technology Center Co., Ltd. Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
KR102327085B1 (ko) * 2014-10-20 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6572095B2 (ja) * 2015-10-28 2019-09-04 株式会社ジャパンディスプレイ 表示装置
JP6755689B2 (ja) * 2016-03-30 2020-09-16 株式会社Ｊｏｌｅｄ 表示装置
KR102328639B1 (ko) 2017-05-02 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN107689196B (zh) * 2017-09-05 2024-07-30 信利（惠州）智能显示有限公司 一种amoled显示屏及其布线方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728896A (zh) * 1999-11-08 2006-02-01 株式会社半导体能源研究所 电子装置
CN101707044A (zh) * 2002-09-05 2010-05-12 株式会社半导体能源研究所 发光器件及其驱动方法
CN1617208A (zh) * 2003-11-14 2005-05-18 三星Sdi株式会社 显示器的像素驱动电路及其驱动方法
JP2006309182A (ja) * 2005-03-31 2006-11-09 Semiconductor Energy Lab Co Ltd 表示装置、およびそれを用いた電子機器
JP2008014995A (ja) * 2006-07-03 2008-01-24 Seiko Epson Corp 発光装置、画素回路の駆動方法および駆動回路
CN102403334A (zh) * 2010-09-08 2012-04-04 乐金显示有限公司 有机电致发光显示器件
CN102486910A (zh) * 2010-12-06 2012-06-06 三星移动显示器株式会社 显示装置
CN104751777A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
CN104299570A (zh) * 2014-11-03 2015-01-21 厦门天马微电子有限公司 一种像素电路及其驱动方法、阵列基板和显示面板

Also Published As

Publication number Publication date
JP6872571B2 (ja) 2021-05-19
TWI712822B (zh) 2020-12-11
TW201935084A (zh) 2019-09-01
CN110176212A (zh) 2019-08-27
US20220284540A1 (en) 2022-09-08
US11983795B2 (en) 2024-05-14
JP2019144539A (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
CN110097853B (zh) 电光装置和电子设备
CN109584790B (zh) 电光装置以及电子设备
JP6512259B1 (ja) 電気光学装置及び電子機器
JP6658778B2 (ja) 電気光学装置及び電子機器
US11367162B2 (en) Electro-optical device and electronic apparatus
JP6631614B2 (ja) 電気光学装置及び電子機器
US11151942B2 (en) Electro-optical device and electronic apparatus
CN109817161B (zh) 电光装置以及电子设备
US11983795B2 (en) Electro-optical device and electronic apparatus
CN110010068B (zh) 电光装置以及电子设备
JP6555332B2 (ja) 電気光学装置及び電子機器
JP2020060756A (ja) 電気光学装置、及び電子機器
JP6614228B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant