CN109584790B - 电光装置以及电子设备 - Google Patents

电光装置以及电子设备 Download PDF

Info

Publication number
CN109584790B
CN109584790B CN201811123347.XA CN201811123347A CN109584790B CN 109584790 B CN109584790 B CN 109584790B CN 201811123347 A CN201811123347 A CN 201811123347A CN 109584790 B CN109584790 B CN 109584790B
Authority
CN
China
Prior art keywords
transistor
signal
light
line
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811123347.XA
Other languages
English (en)
Other versions
CN109584790A (zh
Inventor
宫坂光敏
百濑洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN109584790A publication Critical patent/CN109584790A/zh
Application granted granted Critical
Publication of CN109584790B publication Critical patent/CN109584790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

电光装置以及电子设备。实现了能够以低功耗显示高分辨率且多灰度的高质量图像的电光装置。电光装置(10)的特征在于，具有：扫描线(42)；信号线(43)；像素电路(41)，其与扫描线(42)和信号线(43)的交叉处对应地设置；低电位线(46)；以及高电位线(47)，其电位与低电位线(46)不同，像素电路(41)包含：发光元件(20)；存储电路(60)，其包含第1晶体管(31)；第2晶体管(32)，其配置在存储电路(60)与信号线(43)之间；以及第3晶体管(33)，第1晶体管(31)的源极与低电位线(46)电连接，在第1晶体管(31)的漏极与高电位线(47)之间串联配置有发光元件(20)和第3晶体管(33)。

Description

电光装置以及电子设备
技术领域
本发明涉及电光装置以及电子设备。
背景技术
近年来，作为能够形成和观察虚像的电子设备，提出了将来自电光装置的影像光引导至观察者的瞳孔的类型的头戴显示器(HMD)。在这种电子设备中，作为电光装置，例如使用了具有作为发光元件的有机EL(Electro Luminescence)元件的有机EL装置。在用于头戴显示器的有机EL装置中，要求高分辨率化(像素的微细化)、显示的多灰度化、低功耗化。
在以往的有机EL装置中，当通过供给到扫描线的扫描信号使选择晶体管成为导通状态时，基于从信号线供给的图像信号的电位被与驱动晶体管的栅极连接的电容元件保持。当根据电容元件保持的电位即驱动晶体管的栅极电位，使驱动晶体管成为导通状态时，在有机EL元件中流过与驱动晶体管的栅极电位对应的量的电流，有机EL元件按照与其电流量对应的亮度发光。
这样，在以往的有机EL装置中，利用根据驱动晶体管的栅极电位来控制流过有机EL元件的电流的模拟驱动来进行灰度显示，因此存在如下课题：因驱动晶体管的电压电流特性或阈值电压的偏差而导致像素之间产生明亮度的偏差或灰度的偏移，从而使显示质量下降。对此，提出了具有补偿电路的有机EL装置(例如，参照专利文献1)，该补偿电路补偿驱动晶体管的电压电流特性或阈值电压的偏差。
专利文献1：日本特开2004-062199号公报
但是，如专利文献1所记载的那样，当设置补偿电路时，在补偿电路中也流过电流，因此，会导致功耗增大。另外，在以往的模拟驱动中，为了使显示多灰度化，需要增大存储图像信号的电容元件的电容量，因此，很难同时实现高分辨率化(像素的微细化)，并且功耗也随着电容元件的充放电而增大。换言之，在以往的技术中，存在很难实现能够以低功耗显示高分辨率且多灰度的高质量图像的电光装置的课题。
发明内容
本发明是为了解决上述课题的至少一部分而完成的，能够作为以下的方式或应用例来实现。
(应用例1)本应用例的电光装置的特征在于，该电光装置具有：扫描线；信号线；像素电路，其与所述扫描线以及所述信号线的交叉处对应地设置；第1电位线；以及第2电位线，其电位与所述第1电位线不同，所述像素电路包含：发光元件；存储电路，其包含第1晶体管；第2晶体管，其配置在所述存储电路与所述信号线之间；以及第3晶体管，所述第1晶体管的源极与所述第1电位线电连接，在所述第1晶体管的漏极与所述第2电位线之间串联配置有所述发光元件和所述第3晶体管。
根据本应用例的结构，各像素电路包含具有第1晶体管的存储电路，在第1电位线与第2电位线之间配置有第1晶体管、发光元件以及第3晶体管，因此，利用根据导通/截止的二值进行动作的数字驱动，能够对发光元件的发光与不发光的比例进行控制而进行灰度显示。因此，由于不易受到各晶体管的电压电流特性或阈值电压的偏差的影响，所以，即使没有补偿电路，也能够降低像素之间的明亮度的偏差、灰度的偏移。另外，在数字驱动中，在显示一张图像的场中增加作为对发光元件的发光和不发光进行控制的单位的子场的数量，由此，即使没有电容元件，也能够容易地提高灰度数。因此，能够对像素进行微细化而实现高分辨率化，并且能够降低与电容元件的充放电相伴的功耗。其结果是，可以实现能够以低功耗显示高分辨率且多灰度的高质量的图像的电光装置。
(应用例2)本应用例的电光装置优选所述第3晶体管的漏极与所述发光元件电连接。
根据本应用例的结构，如果使第3晶体管为截止状态，则在发光元件中不流过电流，因此，如果在使第3晶体管为截止状态时向存储电路写入信号，则能够低功耗且可靠地向存储电路写入(或改写)信号。由此，能够抑制因未准确地写入信号而导致的误显示或图像显示的质量降低。
(应用例3)本应用例的电光装置优选所述第3晶体管的导通电阻远远低于所述发光元件的导通电阻。
根据本应用例的结构，在使第3晶体管为导通状态并使发光元件为导通状态从而使发光元件发光时，能够使第3晶体管大致线性地进行动作(以下，简称为线性动作)。其结果是，发光元件承担了由发光元件和第3晶体管产生的电位差的大部分，因此在使发光元件发光时不容易受到第3晶体管的阈值电压的偏差的影响。由此，能够减小像素之间的明亮度的偏差、灰度的偏移。
(应用例4)本应用例的电光装置优选所述第1晶体管的导通电阻为所述第3晶体管的导通电阻以下。
根据本应用例的结构，由于第1晶体管的电流驱动能力为第3晶体管的电流驱动能力以上，所以，能够降低在使发光元件发光时存储于存储电路的信号被改写的可能性。因此，能够实现无误显示的高质量的图像显示。此外，如果第3晶体管的导通电阻远远低于发光元件的导通电阻，则能够使第1晶体管和第3晶体管在使发光元件发光时进行线性动作。其结果是，发光元件承担了由发光元件、第1晶体管和第3晶体管产生的电位差的大部分，因此，在使发光元件发光时不易受到第1晶体管或第3晶体管的阈值电压的偏差的影响。由此，能够进一步减少像素间的明亮度的偏差或灰度的偏移。
(应用例5)本应用例的电光装置优选在第2晶体管为导通状态时，所述第3晶体管为截止状态。
根据本应用例的结构，在使第2晶体管为导通状态而向存储电路写入信号时，第3晶体管为截止状态，在发光元件中不流过电流，因此，能够低功耗、可靠且高速地写入存储电路的信号。由此，能够实现无误显示的高质量的图像显示。
(应用例6)本应用例的电光装置优选在所述第3晶体管为导通状态时，所述第2晶体管为截止状态。
根据本应用例的结构，在使第3晶体管为导通状态而使发光元件发光时，第2晶体管为截止状态，不写入存储电路的信号，因此能够抑制因误改写存储电路的信号而引起的误显示。此外，通过以时间分割的方式对不发光(信号的写入)和发光(信号的保持)进行控制，能够实现准确的灰度显示。
(应用例7)本应用例的电光装置优选具有控制线，所述第2晶体管的栅极与所述扫描线电连接，所述第3晶体管的栅极与所述控制线电连接。
根据本应用例的结构，能够通过扫描线和控制线对第2晶体管和第3晶体管进行独立控制。由此，例如，能够在使第2晶体管成为导通状态后使第3晶体管成为截止状态，或者使第2晶体管成为截止状态后使第3晶体管成为导通状态。
(应用例8)本应用例的电光装置优选在所述扫描线被供给使所述第2晶体管成为导通状态的选择信号的第1期间内，所述控制线被供给使所述第3晶体管成为截止状态的非激活信号。
根据本应用例的结构，由于在第2晶体管为导通状态的第1期间内第3晶体管为截止状态，所以，能够将第1期间设为在不使发光元件发光的状态下向存储电路写入信号的信号写入期间。
(应用例9)本应用例的电光装置在所述控制线被供给使所述第3晶体管成为导通状态的激活信号的第2期间内，所述扫描线被供给使所述第2晶体管成为截止状态的非选择信号。
根据本应用例的结构，由于在第3晶体管为导通状态的第2期间内第2晶体管为截止状态，所以，能够将第2期间设为在保持存储电路的信号的状态下使发光元件发光的发光期间(显示期间)。另外，由于能够对第1期间和第2期间的长度进行控制而使第2期间比第1期间短，所以，能够利用时分驱动实现高灰度化。此外，由于在多个像素中可以共享向控制线供给的控制信号，所以，容易驱动电光装置。具体来说，即使存在使发光期间比选择完所有的多条扫描线的一个垂直期间短的子场，也能够容易地对电光装置进行驱动。
(应用例10)在本应用例的电光装置中，所述第2晶体管的栅极以及所述第3晶体管的栅极与所述扫描线电连接，所述第2晶体管和所述第3晶体管的极性彼此相反。
根据本应用例的结构，由于第2晶体管和第3晶体管的一方为P型，另一方为N型，所以，能够利用从扫描线供给的一个信号使一方的晶体管成为导通状态，使另一方的晶体管成为截止状态。因此，通过扫描线兼具控制线的功能来削减布线的数量，因此，也削减了布线层的数量。由此，能够提高电光装置的制造良率。并且，能够通过削减布线的数量来使遮光区域变小，因此，能够实现电光装置的高分辨率化(像素的微细化)。
(应用例11)本应用例的电子设备的特征在于具有上述应用例所述的电光装置。
根据本应用例的结构，例如能够实现显示于头戴显示器等电子设备的图像的高质量化。
附图说明
图1是对本实施方式的电子设备的概要进行说明的图。
图2是对本实施方式的电子设备的内部构造进行说明的图。
图3是对本实施方式的电子设备的光学系统进行说明的图。
图4是示出第1实施方式的电光装置的结构的概略俯视图。
图5是第1实施方式的电光装置的电路框图。
图6是对本实施方式的像素的结构进行说明的图。
图7是对本实施方式的电光装置的数字驱动进行说明的图。
图8是对实施例1的像素电路的结构进行说明的图。
图9是对本实施方式的像素电路的驱动方法进行说明的图。
图10是对变形例1的像素电路的结构进行说明的图。
图11是对实施例2的像素电路的结构进行说明的图。
图12是对变形例2的像素电路的结构进行说明的图。
图13是对实施例3的像素电路的结构进行说明的图。
图14是对变形例3的像素电路的结构进行说明的图。
图15是对实施例4的像素电路的结构进行说明的图。
图16是对变形例4的像素电路的结构进行说明的图。
图17是对实施例5的像素电路的结构进行说明的图。
图18是对变形例5的像素电路的结构进行说明的图。
图19是对实施例6的像素电路的结构进行说明的图。
图20是对变形例6的像素电路的结构进行说明的图。
图21是对实施例7的像素电路的结构进行说明的图。
图22是对变形例7的像素电路的结构进行说明的图。
图23是对实施例8的像素电路的结构进行说明的图。
图24是对变形例8的像素电路的结构进行说明的图。
标号说明
10：电光装置；20：发光元件；31、31A：第1晶体管；32、32A：第2晶体管；33、33A：第3晶体管；41：像素电路；42：扫描线；43：信号线；44：控制线；46：低电位线(第1电位线或第2电位线)；47：高电位线(第1电位线或第2电位线)；60、60A：存储电路；100：头戴显示器(电子设备)。
具体实施方式
以下，使用附图对本发明的实施方式进行说明。另外，在以下的附图中，为了使各层或各部件在附图上成为能够识别的程度的大小，按照各层或各部件使比例尺不同。
“电子设备的概要”
首先，参照图1对电子设备的概要进行说明。图1是对本实施方式的电子设备的概要进行说明的图。
头戴显示器100是本实施方式的电子设备的一例，具有电光装置10(参照图3)。如图1所示，头戴显示器100具有眼镜那样的外观。使佩戴了该头戴显示器100的使用者目视作为图像的影像光GL(参照图3)，并且使使用者以透视的方式目视外界光。总之，头戴显示器100具有使外界光与影像光GL重叠而进行显示的透视功能，该头戴显示器100具有宽视场角和高性能，并且小型轻量。
头戴显示器100具有：透视部件101，其将使用者的眼前覆盖；框架102，其对透视部件101进行支承；以及第1内置装置部105a和第2内置装置部105b，它们附加在从框架102的左右两端的罩部到后方的腿部分(镜腿)的部分上。
透视部件101是将使用者的眼前覆盖且厚度较厚的弯曲的光学部件(透过眼罩)，分为第1光学部分103a和第2光学部分103b。在图1中，由左侧的第1光学部分103a与第1内置装置部105a组合而成的第1显示设备151是透视地显示右眼用虚像的部分，也可单独作为带显示功能的电子设备发挥功能。并且，在图1中由右侧的第2光学部分103b与第2内置装置部105b组合而成的第2显示设备152是透视地形成左眼用虚像的部分，也可单独作为带显示功能的电子设备发挥功能。在第1显示设备151和第2显示设备152中组装有电光装置10(参照图3)。
“电子设备的内部构造”
图2是对本实施方式的电子设备的内部构造进行说明的图。图3是对本实施方式的电子设备的光学系统进行说明的图。接着，参照图2和图3对电子设备的内部构造和光学系统进行说明。另外，在图2和图3中将第1显示设备151作为电子设备的例子进行说明，但第2显示设备152与第1显示设备151左右对称，具有几乎相同的构造。因此，对第1显示设备151进行说明，省略第2显示设备152的详细说明。
如图2所示，第1显示设备151具有投射透视装置170和电光装置10(参照图3)。投射透视装置170具有作为导光部件的棱镜110、光透过部件150、成像用的投射透镜130(参照图3)。棱镜110和光透过部件150通过接合而一体化，例如棱镜110的上表面110e与框架161的下表面161e以相接的方式牢固地固定于框架161的下侧。
投射透镜130借助收纳投射透镜130的镜筒162而固定于棱镜110的端部。投射透视装置170中的棱镜110和光透过部件150相当于图1中的第1光学部分103a，投射透视装置170的投射透镜130和电光装置10相当于图1中的第1内置装置部105a。
投射透视装置170中的棱镜110是在俯视观察时沿着面部弯曲的圆弧状的部件，可考虑分为靠近鼻子的中央侧的第1棱镜部分111和远离鼻子的周边侧的第2棱镜部分112。第1棱镜部分111具有第1面S11(参照图3)、第2面S12以及第3面S13，，作为配置在光出射侧并具有光学功能的侧面。
第2棱镜部分112具有第4面S14(参照图3)和第5面S15作为配置在光入射侧并具有光学功能的侧面。其中，第1面S11与第4面S14相邻，第3面S13与第5面S15相邻，在第1面S11与第3面S13之间配置有第2面S12。并且，棱镜110具有与第1面S11至第4面S14相邻的上表面110e。
棱镜110由在可视范围内显现出较高的光透过性的树脂材料形成，例如通过向模具内注入热塑性树脂并进行固化而成型。棱镜110的主体部分110s(参照图3)为一体成型品，但可考虑分为第1棱镜部分111和第2棱镜部分112。第1棱镜部分111能够引导并射出影像光GL，并且能够使外界光透视。第2棱镜部分112能够入射并引导影像光GL。
光透过部件150与棱镜110固定为一体。光透过部件150是辅助棱镜110的透视功能的部件(辅助棱镜)。光透过部件150由树脂材料形成，该树脂材料在可视范围内显现出较高的光透过性，具有与棱镜110的主体部分110s大致相同的折射率。光透过部件150例如通过热塑性树脂的成型来形成。
如图3所示，投射透镜130沿着入射侧光轴例如具有3个透镜131、132、133。各透镜131、132、133是关于透镜的光入射面的中心轴旋转对称的透镜，至少1个以上是非球面透镜。
投射透镜130使从电光装置10射出的影像光GL入射到棱镜110内而使眼睛EY重新成像。总之，投射透镜130是用于使从电光装置10的各像素射出的影像光GL经由棱镜110重新成像于眼睛EY的中继光学系统。投射透镜130被保持在镜筒162内，电光装置10固定于镜筒162的一端。棱镜110的第2棱镜部分112与保持投射透镜130的镜筒162连结，间接地支承投射透镜130和电光装置10。
在如头戴显示器100那样佩戴于使用者的头部并将眼前覆盖的类型的电子设备中，要求小型和轻量化。另外，在头戴显示器100那样的电子设备所使用的电光装置10中，要求高分辨率化(像素的微细化)、显示的多灰度化以及低功耗化。
[电光装置的结构]
(第1实施方式)
接着，参照图4对电光装置的结构进行说明。图4是示出第1实施方式的电光装置的结构的概略俯视图。在第1实施方式中，以电光装置10是具有有机EL元件作为发光元件的有机EL装置的情况为例进行说明。如图4所示，本实施方式的电光装置10具有元件基板11和保护基板12。在元件基板11上设置有未图示的滤色器。元件基板11和保护基板12隔着未图示的填充剂相对配置并粘接在一起。
元件基板11例如由单晶半导体基板(例如单晶硅基板)构成。元件基板11具有显示区域E和包围显示区域E的非显示区域F。在显示区域E中，例如，发出蓝色(B)光的子像素48B、发出绿色(G)光的子像素48G、发出红色(R)光的子像素48R例如排列成矩阵状。在子像素48B、子像素48G、子像素48R中分别设置有发光元件20(参照图6)。在电光装置10中，以包含子像素48B、子像素48G以及子像素48R的像素49为显示单位，提供全色彩的显示。
另外，在本说明书中，有时对子像素48B、子像素48G以及子像素48R不作区分，总称为子像素48。显示区域E是使从子像素48发出的光透过的、有助于显示的区域。非显示区域F是不使从子像素48发出的光透过的、无助于显示的区域。
元件基板11比保护基板12大，沿着从保护基板12露出的元件基板11的第1边排列有多个外部连接用端子13。在多个外部连接用端子13与显示区域E之间设置有信号线驱动电路53。在与该第1边垂直的另外的第2边和显示区域E之间设置有扫描线驱动电路52。另外，在与该第1边垂直并与第2边相对的第3边和显示区域E之间设置有控制线驱动电路54。
保护基板12比元件基板11小，配置成使外部连接用端子13露出。保护基板12是光透过性的基板，例如可以使用石英基板或玻璃基板等。保护基板12在显示区域E内具有保护配置于子像素48的发光元件20不被损伤的作用，配置成至少与显示区域E相对。
另外，滤色器可以设置在元件基板11中的发光元件20上，也可以设置于保护基板12。在从发光元件20发出与各色对应的光的结构的情况下，滤色器不是必须的。另外，保护基板12不是必须的，也可以是代替保护基板12而在元件基板11上设置有保护发光元件20的保护层的结构。
在本说明书中，将沿着排列有外部连接用端子13的上述第1边的方向设为X方向(行方向)，将沿着与该第1边垂直并且彼此相对的另外两边(第2边、第3边)的方向(列方向)设为Y方向。在本实施方式中，例如，采用了所谓的带状(stripe)方式的配置：得到相同颜色的光的子像素48沿列方向(Y方向)排列，得到不同颜色的光的子像素48沿行方向(X方向)排列。
另外，行方向(X方向)上的子像素48的配置不限于图4所示的B、G、R的顺序，例如也可以是R、G、B的顺序。另外，子像素48的配置并不限于带状方式，也可以是delta方式、Bayer方式、S带状(S-stripe)方式，此外，子像素48B、48G、48R的形状和大小也并不限于相同。
“电光装置的电路结构”
接着，参照图5对电光装置的电路结构进行说明。图5是第1实施方式的电光装置的电路框图。如图5所示，在电光装置10的显示区域E中形成有彼此交叉的多条扫描线42和多条信号线43，并且，子像素48与扫描线42和信号线43的各交叉处对应地排列成矩阵状。在各子像素48中设置有包含发光元件20或第3晶体管33(图8参照)等的像素电路41。
在显示区域E中，与各扫描线42对应地形成有控制线44。扫描线42和控制线44在行方向(X方向)上延伸。并且，在显示区域E中，与各信号线43对应地形成有互补信号线45。信号线43和互补信号线45在列方向(Y方向)上延伸。
在电光装置10中，在显示区域E中M行×N列的子像素48配置成矩阵状。具体来说，在显示区域E中形成有M条扫描线42、M条控制线44、N条信号线43以及N条互补信号线45。另外，M和N为2以上的整数，在本实施方式中，作为一例，M＝720、N＝1280×p。p为1以上的整数，表示显示的基本色的数量。在本实施方式中，以p＝3、即显示的基本色为R、G、B的3色的情况为例进行说明。
电光装置10在显示区域E外具有驱动部50。从驱动部50向排列在显示区域E的各像素电路41供给各种信号，以像素49(3色的子像素48)为显示单位，在显示区域E中显示图像。驱动部50包含驱动电路51和控制装置55。控制装置55向驱动电路51供给显示用信号。驱动电路51根据显示用信号，经由多条扫描线42、多条信号线43以及多条控制线44向各像素电路41供给驱动信号。
驱动电路51包含扫描线驱动电路52、信号线驱动电路53以及控制线驱动电路54。驱动电路51设置于非显示区域F(参照图4)。在本实施方式中，驱动电路51和像素电路41形成在图4所示的元件基板11(在本实施方式中为单晶硅基板)上。具体来说，驱动电路51或像素电路41由形成于单晶硅基板的晶体管等元件构成。
扫描线驱动电路52与扫描线42电连接。扫描线驱动电路52向各扫描线42输出在行方向上选择或不选择像素电路41的扫描信号(Scan)，扫描线42将该扫描信号发送到像素电路41。换言之，扫描信号具有选择状态和非选择状态，扫描线42接收来自扫描线驱动电路52的扫描信号，可适当选择。
此外，在非显示区域F中配置有低电位线46和高电位线47。低电位线46向各像素电路41供给低电位(VSS)，高电位线47向各像素电路41供给高电位(VDD)。另外，在本实施方式中，作为一例，低电位线46和高电位线47在列方向上延伸，但也可以在行方向上延伸，还可以在行和列方向上配置成格子状。
如后述那样，在第2晶体管32和互补第2晶体管37都是N型的情况(参照图8)下，选择状态下的扫描信号(选择信号)为高电位VDD(例如VDD＝5V)。并且，非选择状态下的扫描信号(非选择信号)为低电位VSS(例如VSS＝0V)。
另外，在确定向M条扫描线42中的、第1行的扫描线42供给的扫描信号时，标记为第1行的扫描信号Scan 1，在确定向第i行的扫描线42供给的扫描信号时，标记为第i行的扫描信号Scan i(参照图6)，在确定向第M行的扫描线42供给的扫描信号时，标记为第M行的扫描信号Scan M。扫描线驱动电路52具有未图示的移位寄存器电路，在移位寄存器电路中移位的信号按照每一级作为移位输出信号输出。使用该移位输出信号形成扫描信号Scan 1～Scan M。
信号线驱动电路53与信号线43以及互补信号线45电连接。信号线驱动电路53具有未图示的移位寄存器电路或解码器电路或信号分离器电路等。信号线驱动电路53与扫描线42的选择同步地向N条信号线43分别供给图像信号(Data)，向N条互补信号线45分别供给互补图像信号。在本实施方式中，图像信号和互补图像信号是取低电位(例如VSS＝0V)和高电位(例如VDD＝5V)中的任意一个电位的数字信号。
另外，在确定向N条信号线43中的第1列的信号线43供给的图像信号时，标记为第1列的图像信号Data 1，在确定向第j列的信号线43供给的图像信号时，标记为第j列的图像信号Data j(参照图6)，在确定向第N列的信号线43供给的图像信号时，标记为第N列的图像信号Data N。
同样，在确定向N条互补信号线45中的第1列的互补信号线45供给的互补图像信号时，标记为第1列的互补图像信号XData 1，在确定向第j列的互补信号线45供给的互补图像信号时，标记为第j列的互补图像信号XData j(参照图6)，在确定向第N列的互补信号线45供给的互补图像信号时，标记为第N列的互补图像信号XData N。
控制线驱动电路54与控制线44电连接。控制线驱动电路54向按行划分的各控制线44输出行固有的控制信号。控制线44将该控制信号供给到对应的行的像素电路41。控制信号取第2低电位VSS2与第2高电位VDD2之间的电位。控制信号具有激活状态下的控制信号(激活信号)和非激活状态下的控制信号(非激活信号)，控制线44接收来自控制线驱动电路54的控制信号，可适当设为激活状态。
如后述那样，在第3晶体管33为N型的情况(参照图8)下，激活状态下的控制信号(激活信号)是第2高电位VDD2。并且，非激活状态下的控制信号(非激活信号)是第2低电位VSS2。在本实施方式中，作为一例，第2高电位VDD2与高电位VDD相等(VDD2＝VDD＝5V)，第2低电位VSS2与低电位VSS相等(VSS2＝VSS＝0V)。
另外，在确定向M条控制线44中的第1行的控制线44供给的控制信号时，标记为第1行的控制信号Enb 1，在确定向第i行的控制线44供给的控制信号时，标记为第i行的控制信号Enb i(参照图6)，在确定向第M行的控制线44供给的控制信号时，标记为第M行的控制信号Enb M。控制信号可以按行供给激活信号，也可以向多行同时供给激活信号。在本实施方式中，向位于显示区域E的全部的像素电路41同时供给激活信号。
控制装置55包含：显示用信号供给电路56，其向驱动电路51供给显示用信号；以及VRAM电路57，其存储帧图像等。显示用信号供给电路56根据临时存储于VRAM电路57的帧图像，生成显示用信号(图像信号或时钟信号等)，将该显示用信号供给到驱动电路51。
控制装置55由半导体集成电路构成，该半导体集成电路形成在由与元件基板11不同的单晶半导体基板等构成的基板(未图示)上。形成有控制装置55的基板通过柔性印刷基板(Flexible Printed Circuits：FPC)与设置于元件基板11的外部连接用端子13连接。经由该柔性印刷基板从控制装置55向驱动电路51供给显示用信号。
“像素的结构”
接着，参照图6对本实施方式的像素的结构进行说明。图6是对本实施方式的像素的结构进行说明的图。
如上所述，在电光装置10中，以包含子像素48(子像素48B、48G、48R)的像素49为显示单位来显示图像。在本实施方式中，子像素48的行方向(X方向)的长度a为4微米(μm)，子像素48的列方向(Y方向)的长度b为12微米(μm)。换言之，子像素48的行方向(X方向)上的配置间距为4μm，子像素48的列方向(Y方向)上的配置间距为12μm。
在各子像素48中设置有包含发光元件(Light Emitting Device：LED)20的像素电路41。发光元件20射出白色光。电光装置10具有使从发光元件20射出的光透过的未图示的滤色器。滤色器包含与显示的基本色p对应的颜色的滤色器。在本实施方式中，基本色p＝3，与子像素48B、子像素48G、子像素48R分别对应地配置B、G、R的各色的滤色器。
在本实施方式中，作为发光元件20的一例，使用了有机EL(ElectroLuminescence)元件。有机EL元件具有增加特定波长的光的强度的光共振构造。即，也可以构成为：子像素48B从发光元件20所发出的白色光中提取蓝色的光成分，子像素48G从发光元件20所发出的白色光中提取绿色的光成分，子像素48R从发光元件20所发出的白色光中提取红色的光成分。
另外，在上述的其他例中，也可以将基本色设为p＝4，在滤色器中准备B、G、R以外的颜色例如白色光用的滤色器(实际上是无滤色器的子像素48)，还可以准备黄色或青色等其他色光用的滤色器。此外，作为发光元件20，也可以使用氮化镓(GaN)等的发光二极管元件、半导体激光器元件等。
“电光装置的数字驱动”
接着，参照图7对基于本实施方式的电光装置10的数字驱动的图像显示方法进行说明。图7是对本实施方式的电光装置的数字驱动进行说明的图。
电光装置10通过数字驱动在显示区域E(参照图4)中显示规定的图像。即，配置于各子像素48的发光元件20(参照图6)取发光(亮显示)或不发光(暗显示)的二值中的任意一个状态，所显示的图像的灰度根据各发光元件20的发光期间的比例来确定。将此称为时分驱动。
如图7所示，在时分驱动中，将显示一张图像的1场(F)分割成多个子场(SF)，按照每个子场(SF)控制发光元件20的发光和不发光，从而表现灰度显示。这里，作为一例，以通过6位的时分灰度方式进行26＝64灰度的显示的情况为例进行说明。在6位的时分灰度方式中，将1个场F分割为6个子场SF1～SF6。
在图7中，在1个场F中用SFi表示第i个子场，示出了从第1个子场SF1到第6个子场SF6这6个子场。各子场SF包含作为第2期间的显示期间P2(P2-1～P2-6)、以及根据需要包含作为第1期间的非显示期间(信号写入期间)P1(P1-1～P1-6)。
另外，在本说明书中，有时不区分子场SF1～SF6而总称为子场SF，不区分非显示期间P1-1～P1-6而总称为非显示期间P1，不区分显示期间P2-1～P2-6而总称为显示期间P2。
发光元件20在显示期间P2发光或不发光，在非显示期间(信号写入期间)P1不发光。非显示期间P1用于向存储电路60(参照图8)写入图像信号或调整显示时间等，在最短的子场(例如SF1)较长的情况下，也可以省略非显示期间P1(P1-1)。
在6位的时分灰度方式中，将各子场SF的显示期间P2(P2-1～P2-6)设定为(SF1的P2-1)：(SF2的P2-2)：(SF3的P2-3)：(SF4的P2-4)：(SF5的P2-5)：(SF6的P2-6)＝1：2：4：8：16：32。例如，在以帧频率为30Hz的逐行方式显示图像的情况下，1帧＝1场(F)＝33.3毫秒(msec)。
在上述例子的情况下，当各子场SF中的非显示期间P1(P1-1～P1-6)为1毫秒时，设定为(SF1的P2-1)＝0.434毫秒，(SF2的P2-2)＝0.868毫秒，(SF3的P2-3)＝1.735毫秒，(SF4的P2-4)＝3.471毫秒，(SF5的P2-5)＝6.942毫秒，(SF6的P2-6)＝13.884毫秒。
这里，用x(sec)表示非显示期间P1的时间，用y(sec)表示最短的显示期间P2(在上述例子的情况下为第1个子场SF1的显示期间P2-1)的时间，用g表示灰度的位数(＝子场SF的个数)，用f(Hz)表示场频率，它们之间的关系用以下的式1表示。
gx+(2g-1)y＝1/f...(1)
在电光装置10的数字驱动中，根据1个场F内的发光期间相对于总显示期间P2的比来实现灰度显示。例如，在灰度“0”的黑显示中，在6个子场SF1～SF6的全部的显示期间P2-1～P2-6内使发光元件20不发光。另一方面，在灰度“63”的白显示中，在6个子场SF1～SF6的全部的显示期间P2-1～P2-6内使发光元件20发光。
并且，在得到64灰度中的、例如灰度“7”的中间亮度的显示的情况下，使发光元件20在第1个子场SF1的显示期间P2-1、第2个子场SF2的显示期间P2-2、第3个子场SF3的显示期间P2-3内发光，使发光元件20在其他的子场SF4～SF6的显示期间P2-4～P2-6内不发光。这样，通过按照构成1个场F的每个子场SF适当选择使发光元件20在其显示期间P2发光还是不发光，能够进行中间的灰度的显示。
另外，在以往的模拟驱动的电光装置(有机EL装置)中，根据驱动晶体管的栅极电位，对流过有机EL元件的电流进行模拟控制，从而进行灰度显示，因此，因驱动晶体管的电压电流特性或阈值电压的偏差而导致像素之间产生明亮度的偏差或灰度的偏移，从而导致显示质量下降。对此，当如专利文献1所记载的那样设置补偿驱动晶体管的电压电流特性或阈值电压的偏差的补偿电路时，由于在补偿电路中也流过电流，所以，导致功耗增大。
另外，在以往的有机EL装置中，为了使显示多灰度化，需要增加对作为模拟信号的图像信号进行存储的电容元件的电容量，因此，很难同时实现高分辨率化(像素的微细化)，并且随着大电容元件的充放电，功耗也随之增大。换言之，在以往的有机EL装置中，存在很难实现能够以低功耗显示高分辨率且多灰度的高质量图像的电光装置的课题。
在本实施方式的电光装置10中，由于是通过导通/截止的二值进行动作的数字驱动，所以，发光元件20取发光或不发光的二值的任意一个状态。因此，与模拟驱动的情况相比，不容易受到晶体管的电压电流特性或阈值电压的偏差的影响，因此，可获得在像素49之间明亮度的偏差或灰度的偏移较少的高质量的显示图像。此外，在数字驱动中，不需要具有在模拟驱动的情况下所要求的大电容的电容元件，因此，能够实现像素49(子像素48)微细化，容易实现高分辨率化，并且能够降低与大电容元件的充放电相伴的功耗。
并且，在电光装置10的数字驱动中，通过增加构成1个场F的子场SF的个数g，能够容易地提高灰度数。在该情况下，当如上述那样具有非显示期间P1时，通过单纯地使最短的显示期间P2变短，能够提高灰度数。例如，在帧频率f＝30Hz的逐行方式中设为g＝8而进行256灰度的显示的情况下，在将非显示期间P1的时间设为x＝1毫秒时，仅通过式1便可将最短的显示期间(SF1的P2-1)的时间设为y＝0.100毫秒。
虽然在后面进行详述，但在电光装置10的数字驱动中，能够将作为第1期间的非显示期间P1设为向存储电路60写入图像信号的信号写入期间(或改写图像信号的信号改写期间)。因此，不用改变信号写入期间(即，不用改变驱动电路51的时钟频率)便能够简单地从6位灰度显示变为8位灰度显示。
此外，在电光装置10的数字驱动中，在子场SF间或场F间改变显示的子像素48的存储电路60(参照图8)的图像信号被改写。另一方面，由于不改变显示的子像素48的存储电路60的图像信号未被改写(被保持)，所以，实现低功耗。即，当采用本结构时，能够实现如下的电光装置10：该电光装置10降低了能量消耗，并且显示像素49间的明亮度的偏差或灰度的偏移较少、高灰度且高分辨率的图像。
“像素电路的结构”
接着，以多个实施例和变形例为例对第1实施方式的像素电路的结构进行说明。首先，参照图8对第1实施方式的实施例1的像素电路的结构进行说明。图8是对实施例1的像素电路的结构进行说明的图。
(实施例1)
如图8所示，按照与扫描线42和信号线43的交叉处对应地配置的每个子像素48设置有像素电路41。沿着扫描线42配置控制线44，沿着信号线43配置互补信号线45。扫描线42、信号线43、控制线44以及互补信号线45与各像素电路41对应。
在本实施方式中，低电位线46为第1电位线，从低电位线46向像素电路41供给低电位VSS作为第1电位。另外，高电位线47为第2电位线，从高电位线47向像素电路41供给高电位VDD作为第2电位。
像素电路41包含：发光元件20；存储电路60，其包含第1晶体管31；第2晶体管32，其配置在存储电路60与信号线43之间；第3晶体管33；以及互补第2晶体管37。由于像素电路41包含存储电路60，所以，电光装置10能够进行数字驱动，与模拟驱动的情况相比，能够减少像素49(子像素48)间的显示偏差。
发光元件20在本实施方式中是有机EL元件，包含阳极(像素电极)21、发光部(发光功能层)22以及阴极(相对电极)23。发光部22通过从阳极21侧注入的空穴和从阴极23侧注入的电子来形成激子，构成为在激子消失时(空穴与电子再结合时)使能量的一部分变成荧光或磷光而释放，从而获得发光。
发光元件20的阳极21与作为第2电位线的高电位线47电连接，发光元件20的阴极23与第3晶体管33的漏极电连接。即，发光元件20相对于第3晶体管33配置在高电位侧。
存储电路60包含第1反相器61和第2反相器62。存储电路60构成为将这两个反相器61、62连接成环状，形成所谓的静态存储器而对作为图像信号的数字信号进行存储。第1反相器61的输出端子25与第2反相器62的输入端子28电连接，第2反相器62的输出端子27与第1反相器61的输入端子26电连接。
另外，在本说明书中端子(输出或输入)A与端子(输出或输入)B电连接的状态是端子A的逻辑与端子B的逻辑相同的状态，例如，即使在端子A与端子B之间配置有晶体管、电阻元件、二极管等，也可称为电连接的状态。
存储电路60所存储的数字信号是高电平或低电平的二值。在本实施方式中，在第1反相器61的输出端子25为低电平的情况(第2反相器62的输出端子27为高电平的情况)下，发光元件20为可发光的状态，在第1反相器61的输出端子25为高电平的情况(第2反相器62的输出端子27为低电平的情况)下，发光元件20不发光。
在本实施方式中，构成存储电路60的两个反相器61、62配置在作为第1电位线的低电位线46与作为第2电位线的高电位线47之间，向两个反相器61、62供给高电位VDD和低电位VSS，因此，高电平相当于作为第2电位的高电位VDD，低电平相当于作为第1电位的低电位VSS。
例如，当在存储电路60中存储数字信号而第1反相器61的输出端子25为低电平时，向第2反相器62的输入端子28输入低电平而使第2反相器62的输出端子27为高电平。并且，向第1反相器61的输入端子26输入高电平而使第1反相器61的输出端子25为低电平。这样，存储于存储电路60的数字信号保持稳定的状态直到下次进行改写为止。
第1反相器61包含N型的第1晶体管31和P型的第4晶体管34，是CMOS结构。第1晶体管31和第4晶体管34在低电位线46与高电位线47之间串联配置。第1晶体管31的源极与作为第1电位线的低电位线46电连接。第4晶体管34的源极与作为第2电位线的高电位线47电连接。
第1晶体管31是存储电路60(第1反相器61)的一个构成部分，并且也是与发光元件20对应的驱动晶体管。即，在第1晶体管31为导通状态时，发光元件20可发光。
第2反相器62包含N型的第5晶体管35和P型的第6晶体管36，是CMOS结构。第5晶体管35和第6晶体管36在低电位线46与高电位线47之间串联配置。第5晶体管35的源极与作为第1电位线的低电位线46电连接。第6晶体管36的源极与作为第2电位线的高电位线47电连接。
第1反相器61的输出端子25是第1晶体管31和第4晶体管34的漏极，第2反相器62的输出端子27是第5晶体管35和第6晶体管36的漏极。第1反相器61的输入端子26是第1晶体管31和第4晶体管34的栅极，与第2反相器62的输出端子27电连接。同样，第2反相器62的输入端子28是第5晶体管35和第6晶体管36的栅极，与第1反相器61的输出端子25电连接。
另外，在本实施方式中，第1反相器61和第2反相器62都是CMOS结构，但这些反相器61、62也可以由晶体管和电阻元件构成。例如，第1反相器61也可以由第1晶体管31和代替第4晶体管34的电阻元件构成。并且，第2反相器62也可以用电阻元件置换第5晶体管35和第6晶体管36中的一方。
第2晶体管32是N型晶体管。第2晶体管32配置在存储电路60(第1反相器61)的输出端子25与信号线43之间。第2晶体管32的源极漏极的一方与信号线43电连接，另一方与存储电路60(第1反相器61)的输出端子25即第1晶体管31的漏极电连接。第2晶体管32的栅极与扫描线42电连接。
第3晶体管33是N型晶体管。第3晶体管33在第1反相器61的输出端子25即第1晶体管31的漏极与作为第2电位线的高电位线47之间，与发光元件20串联配置。第3晶体管33配置在比发光元件20靠低电位侧(输出端子25侧)的位置。
第3晶体管33的漏极与发光元件20的阴极23电连接。第3晶体管33的源极与存储电路60(第1反相器61)的输出端子25即第1晶体管31的漏极电连接。第3晶体管33的栅极与控制线44电连接。第3晶体管33是与发光元件20或存储电路60对应的控制晶体管。
另外，在N型晶体管中，对源极电位和漏极电位进行比较，电位较低的一方是源极。N型晶体管在通常的情况下配置在比发光元件20靠低电位侧的位置。并且，在P型晶体管中，对源极电位和漏极电位进行比较，电位较高的一方是源极。P型晶体管在通常的情况下配置在比发光元件20靠高电位侧的位置。通过以这种方式进行配置，能够使各晶体管大致线性地进行动作(以下，简称为线性动作)。
在本实施方式中，第1晶体管31、第2晶体管32以及第3晶体管33都是N型。因此，通过将第1晶体管31和第3晶体管33配置在比发光元件20靠低电位侧的位置，能够使第1晶体管31和第3晶体管33进行线性动作，不会使这些晶体管31、33的阈值电压的偏差影响到显示特性。
互补第2晶体管37是N型晶体管。互补第2晶体管37配置在存储电路60(第2反相器62)的输出端子27与互补信号线45之间。互补第2晶体管37的源极漏极的一方与互补信号线45电连接，另一方与存储电路60(第2反相器62)的输出端子27电连接。互补第2晶体管37的栅极与扫描线42电连接。
本实施方式的电光装置10在显示区域E(参照图5)中具有多个互补信号线45。1个像素电路41与1条信号线43以及1条互补信号线45对应。向与1个像素电路41对应的信号线43和与其成对的互补信号线45供给彼此互补的信号。即，将向信号线43供给的信号的极性反转后的信号(以下称为反转信号)供给到互补信号线45。例如，在向信号线43供给高电平时，向与其成对的互补信号线45供给低电平。并且，在向信号线43供给低电平时，向与其成对的互补信号线45供给高电平。
第2晶体管32的栅极以及互补第2晶体管37的栅极与扫描线42电连接。第2晶体管32和互补第2晶体管37根据向扫描线42供给的扫描信号(选择信号或非选择信号)，同时切换导通状态和截止状态。第2晶体管32和互补第2晶体管37是与像素电路41对应的选择晶体管。
当向扫描线42供给选择信号作为扫描信号时，第2晶体管32和互补第2晶体管37被选择而均成为导通状态。于是，信号线43与存储电路60的第1反相器61的输出端子25为导通状态，同时，互补信号线45与存储电路60的第2反相器62的输出端子27为导通状态。由此，从信号线43经由第2晶体管32向第2反相器62的输入端子28写入图像信号，从互补信号线45经由互补第2晶体管37向第1反相器61的输入端子26写入图像信号的反转信号而进行存储。
接着，存储于存储电路60的数字图像信号保持稳定的状态直到接下来第2晶体管32和互补第2晶体管37被选择而都成为导通状态，并从信号线43和互补信号线45重新写入图像信号和图像信号的反转信号。
另外，以使第2晶体管32的导通电阻比第1晶体管31的导通电阻或第4晶体管34的导通电阻低的方式，确定各晶体管的极性、尺寸(栅极长度和栅极宽度)、驱动条件(扫描信号为选择信号时的电位)等。同样，以使互补第2晶体管37的导通电阻比第5晶体管35的导通电阻或第6晶体管36的导通电阻低的方式，确定各晶体管的极性、尺寸、驱动条件等。由此，能够迅速且可靠地改写存储于存储电路60的信号。
另外，本实施方式的电光装置10在显示区域E中具有多个控制线44。控制线44与第3晶体管33的栅极电连接。第3晶体管33根据向控制线44供给的控制信号(激活信号或非激活信号)来切换导通状态和截止状态。
当向控制线44供给激活信号作为控制信号时，第3晶体管33成为导通状态。在第3晶体管33成为导通状态时，发光元件20可发光。另一方面，当向控制线44供给非激活信号作为控制信号时，第3晶体管33成为截止状态。在第3晶体管33成为截止状态时，存储电路60不会进行误动作，而能够改写所存储的图像信号。以下，对该点进行说明。
在本实施方式中，由于控制线44和扫描线42相对于各像素电路41彼此独立，所以，第2晶体管32和第3晶体管33在彼此独立的状态下动作。其结果是，在使第2晶体管32成为导通状态时，必须使第3晶体管33成为截止状态。
即，在向存储电路60写入图像信号时，在使第3晶体管33成为截止状态之后，使第2晶体管32和互补第2晶体管37成为导通状态而向存储电路60供给图像信号和图像信号的反转信号。由于在第2晶体管32为导通状态时第3晶体管33为截止状态，所以，在向存储电路60写入图像信号的期间，发光元件20不发光。由此，能够可靠地改写存储电路60的图像信号。
然后，在使发光元件20发光时，在使第2晶体管32和互补第2晶体管37成为截止状态之后，使第3晶体管33成为导通状态。此时，从高电位线47(VDD)经由发光元件20、第3晶体管33以及第1晶体管31到达低电位线46(VSS)的路径为导通状态，在发光元件20中流过电流。
在第3晶体管33为导通状态时，第2晶体管32和互补第2晶体管37为截止状态，所以，在使发光元件20发光的期间，不向存储电路60供给图像信号和图像信号的反转信号。由此，存储于存储电路60的图像信号不会被误改写，因此，能够实现无误显示的高质量的图像显示。
即使是数字驱动，当不存在第3晶体管33或者在改写存储电路60的图像信号时第3晶体管33为导通状态时，产生存储电路60的图像信号未改写的误动作的可能性提高，并且功耗也增大。并且，即使对存储电路60的图像信号进行了改写，但也会产生在图像信号的改写中花费时间的不良情况。接着，对该情况进行说明。
作为一例，可想到相对于图8所示的像素电路41不存在第3晶体管33的结构。在不存在第3晶体管33的情况下，发光元件20的阴极23与第1反相器61的输出端子25电连接。在这样的结构中，考虑如下状况：假设高电平＝VDD＝5V，低电平
＝VSS＝0V，反相器61、62的逻辑反转电压为2.5V，发光元件20发光的阈值电压为2V，从在第1反相器61的输出端子25存储有高电平(5V)的状态起将输出端子25改写为低电平(0V)。
由于将存储电路60的第1反相器61的输出端子25改写为低电平，所以，信号线43经由未图示的晶体管与低电位线46(VSS)电连接。当在该状态下第2晶体管32成为导通状态时，输出端子25的电位从高电平的5V开始下降，但当输出端子25的电位下降到3V时，发光元件20的阳极21与阴极23之间的电位差为阈值电压的2V以上，因此，电流开始流过发光元件20，发光元件20开始发光。
其结果是，从高电位线47(VDD)经由发光元件20、第2晶体管32以及信号线43到达低电位线46(VSS)的路径成为导通状态。其结果是，由于输出端子25的电位下降变慢，所以，存储电路60的图像信号的改写花费时间，并且消耗电流也增大。
在最坏的情况下，选择期间会在输出端子25的电位低于第1反相器61的逻辑反转电压(2.5V)之前结束，第2晶体管32成为截止状态。当成为这样的状态时，不会从输出端子25的高电平改写为低电平。其结果是，由于未向存储电路60写入准确的图像信号，所以，导致误显示或图像显示质量降低。
与此相对，在本实施方式中，在使第2晶体管32成为导通状态而改写存储电路60的图像信号时，使第3晶体管33成为截止状态，将从高电位线47经过发光元件20到达存储电路60(第1反相器61)的输出端子25的路径电截断。其结果是，避免了上述那样的不良情况，能够低功耗、可靠且短时间内改写存储电路60。因此，能够实现无误显示的高质量的图像显示。
此外，在改写存储电路60的图像信号时，通过使第3晶体管33成为截止状态而使发光元件20不发光。然后，在使第2晶体管32成为截止状态之后，通过使第3晶体管33成为导通状态，发光元件20根据图像信号发光或不发光。总之，能够防止对发光元件20带来在改写存储电路60的期间发生变化的电位的影响的不良情况。由此，能够以时间分割的方式对发光元件20的发光和不发光进行控制，因此，能够以基于时分控制的数字灰度显示来显示准确的灰度。
“晶体管的特性”
在本实施方式的电光装置10中，优选第3晶体管33的导通电阻远远低于发光元件20的导通电阻。远远低于是第3晶体管33进行线性动作的驱动条件，具体来说，第3晶体管33的导通电阻为发光元件20的导通电阻的1/100以下，优选1/1000以下。由此，能够在发光元件20发光时使第3晶体管33进行线性动作。
另外，优选第1晶体管31的导通电阻为第3晶体管33的导通电阻以下。当第1晶体管31的导通电阻为第3晶体管33的导通电阻以下时，第3晶体管33的导通电阻远远低于发光元件20的导通电阻，所以，第1晶体管31的导通电阻也远远低于发光元件20的导通电阻。
这样，当第1晶体管31的导通电阻和第3晶体管33的导通电阻远远低于发光元件20的导通电阻时，在发光元件20成为导通状态而发光时，能够使第1晶体管31和第3晶体管33都进行线性动作。由此，在从高电位线47(VDD)到低电位线46(VSS)的路径中，发光元件20承担了由第1晶体管31、发光元件20以及第3晶体管33产生的电位差的大部分。换言之，第1电位与第2电位之间的电位差、即电源电压的大部分被施加给发光元件20。其结果是，在发光元件20发光时不容易受到第1晶体管31或第3晶体管33的阈值电压的偏差的影响。
例如，如果第3晶体管33的导通电阻为发光元件20的导通电阻的1/100以下，则第1晶体管31的导通电阻也为发光元件20的导通电阻的1/100以下。在该情况下，由于电源电压的99％以上被施加给发光元件20，所以，由第1晶体管31和第3晶体管33导致的电位差为1％以下，因此，两晶体管31、33的阈值电压的偏差对发光元件20的发光特性带来的影响非常小。由此，能够实现像素49之间的明亮度的偏差或灰度的偏移较少的图像显示，其中，该像素49包含均为选择状态的子像素48。
此外，更优选第1晶体管31的导通电阻为第3晶体管33的导通电阻的一半以下。在该情况下，第1晶体管31的导通电阻为发光元件20的导通电阻的1/200以下。
另外，如果第3晶体管33的导通电阻为发光元件20的导通电阻的1/1000以下，则第1晶体管31的导通电阻也为发光元件20的导通电阻的1/1000以下。如果第1晶体管31的导通电阻为第3晶体管33的导通电阻的一半以下，则第1晶体管31的导通电阻为发光元件20的导通电阻的1/2000以下。其结果是，这两个晶体管31、33的串联电阻为发光元件20的导通电阻的1/1000以下。
在该情况下，由于电源电压的99.9％以上被施加给发光元件20，所以，由两晶体管31、33导致的电位差为0.1％以下，因此，几乎能够忽略两晶体管31、33的阈值电压的偏差对发光元件20的发光特性带来的影响。由此，能够进一步实现像素49之间的明亮度的偏差或灰度的偏移较少的高质量的图像显示。
晶体管的导通电阻依赖晶体管的极性、栅极长度、栅极宽度、阈值电压、栅极绝缘膜厚等。在本实施方式中，确定晶体管的极性、栅极长度、栅极宽度、阈值电压、栅极绝缘膜厚等以满足上述条件。以下，对该点进行说明。
在本实施方式中，发光元件20使用有机EL元件，第1晶体管31、第3晶体管33等晶体管形成在由单晶硅基板构成的元件基板11上。发光元件20的电压电流特性大致由以下的式2表示。
Figure BDA0001811813820000221
在式2中，IEL为通过发光元件20的电流，VEL是施加给发光元件20的电压，LEL是发光元件20的长度，WEL是发光元件20的宽度，J0为发光元件20的电流密度系数，Vtm是发光元件20具有的具有温度依赖性的系数电压(在恒定温度下为恒定的电压)，V0是针对发光元件20的发光的阈值电压。
另外，在用VP表示电源电压、用Vds表示由第1晶体管31和第3晶体管33产生的电位差时，VEL+Vds＝VP。并且，在本实施方式中，LEL＝11微米(μm)，WEL＝3微米(μm)，J0＝1.449毫安每平方厘米(mA/cm2)，V0＝2.0伏(V)，Vtm＝0.541伏(V)。
在使电源电压VP为5V并使第1晶体管31和第3晶体管33进行线性动作的情况下，发光元件20的电压电流特性使用Vds并按照Vds＝0V左右，近似为以下的式3。
IEL＝k(VEL-V1)＝-kVds+k(VP-V1)≡-kVds+I0…(3)
在本实施方式的情况下，由式3定义的系数k为k＝2.26×10-7(Ω-1)。I0是电源电压VP全部施加给发光元件20的情况的电流量，I0＝1.2216×10-7(A)。另外，在式3中，V1是对发光元件20的电压电流特性进行线性近似时的系数。
另一方面，第1晶体管31和第3晶体管33的漏极电流Ids由以下的式4表示。
Figure BDA0001811813820000231
在式4中，第1晶体管31和第3晶体管33为相同的导电类型，可视为栅极宽度以及栅极绝缘膜厚均相同的1个晶体管。在式4中，W为两个晶体管31、33的栅极宽度，L1和L3为第1晶体管31和第3晶体管33各自的栅极长度，ε0为真空的介电常数、εox为栅极绝缘膜的介电常数、tox为栅极绝缘膜的厚度、μ为两个晶体管31、33的迁移率，Vgs为栅极电压，Vds是基于两个晶体管31、33导致的电位差的漏极电压、Vth是两个晶体管31、33的阈值电压。
在本实施方式中，W＝0.5微米(μm)，L1＝0.5微米(μm)、L3＝1.0微米(μm)、tox＝20纳米(nm)、μ＝240平方厘米每伏秒(cm2/Vs)，Vth＝0.36V，Vgs＝5V-Vds/6。关于Vgs，在两个晶体管31、33导致的电位差Vds中的第1晶体管31处的电位差为1/3左右，因此，将第1晶体管31的源极电位与第3晶体管33的源极电位的平均值设为源极电位。
在这样的条件下，发光元件20发光的电压是在式2和式4中满足IEL＝Ids的电压。在本实施方式中，VP＝5V，Vds＝0.0019V，VEL＝4.9981V，IEL＝Ids＝1.2173×10-7A。并且，此时的晶体管的导通电阻为1.56×104Ω，发光元件20的导通电阻为4.11×107Ω。
关于晶体管的导通电阻，第3晶体管33大约为1.04×104Ω，第1晶体管31为0.52×104Ω。因此，第3晶体管33的导通电阻是比发光元件20的导通电阻的1/1000低的1/2000左右，能够将电源电压VP的大部分施加给发光元件20。在该条件下，即使两个晶体管31、33的阈值电压例如变动了33％(在目前情况下，即，使Vth在0.24V到0.47V之间变动)，Vds＝0.0019V、VEL＝4.9981V、IEL＝Ids＝1.2173×10-7A也是不变的。
通常，晶体管的阈值电压不会这样大幅地变动。因此，通过使第3晶体管33的导通电阻为发光元件20的导通电阻的1/1000以下，第1晶体管31和第3晶体管33的阈值电压的变动不会实质性地对发光元件20的发光量带来影响。
近似地，通过使式3和式4联立并使IEL＝Ids，能够如以下的式5那样表示第1晶体管31和第3晶体管33的阈值电压的变动对于电流IEL＝Ids的影响。
Figure BDA0001811813820000241
由于I0是电源电压VP全部施加给发光元件20的情况下的电流量，所以，从式5可知，要想使发光元件20在电源电压VP附近发光，只要增大由式4定义的Z的值即可。换言之，Z越大，则发光元件20的发光强度越不易受到晶体管的阈值电压的偏差的影响。
在本实施方式的情况下，由于是小到k/Z＝1.636×10-2V的值，所以，式5的左边第2项为k/(Z(Vgs-Vth))＝3.53×10-3，小于0.01(1％)。其结果是，发光元件20发光时的电流(发光亮度)几乎不会受到两个晶体管31、33的阈值电压的影响。即，通过使k/(Z(Vgs-Vth))的值小于0.01(1％)，能够排除两个晶体管31、33的阈值电压相对于发光元件20的发光亮度的偏差。
在本实施方式中，第1晶体管31的导通电阻为第3晶体管33的导通电阻以下。如上所述，优选第1晶体管31的导通电阻为第3晶体管33的导通电阻的一半以下。因此，以使第1晶体管31的导通电阻成为第3晶体管33的导通电阻的一半以下的方式，确定第1晶体管31和第3晶体管33的极性、尺寸(栅极长度和栅极宽度)、驱动条件(控制信号为选择信号时的电位)。
如果使第1晶体管31的导通电阻成为第3晶体管33的导通电阻以下，则第1晶体管31的电流驱动能力比第3晶体管33的电流驱动能力高。并且，如果使第1晶体管31的导通电阻成为第3晶体管33的导通电阻的一半以下，则能够将第1晶体管31的电流驱动能力提高到第3晶体管33的电流驱动能力的2倍以上。其结果是，在发光元件20发光时，能够降低存储于存储电路60的图像信号被改写的可能性。以下，对该点进行说明。
假定这样的状态：在存储电路60(第1反相器61)的输出端子25的电位为低电平的状态下，第3晶体管33从截止状态切换为导通状态，发光元件20开始发光。此时，例如在第1晶体管31的导通电阻比第3晶体管33的导通电阻大、并且发光元件20的导通电阻较小的情况下，输出端子25的电位(第1晶体管31的漏极电位)上升，可能超过第1反相器61的逻辑反转电位。
与此相对，在本实施方式中，由于第1晶体管31的导通电阻为第3晶体管33的导通电阻以下，所以，即使发光元件20的导通电阻为零，输出端子25的电位也不会上升到电源电位的一半(通常，反相器的逻辑反转电位大致等于电源电位的一半)，不会超过第1反相器61的逻辑反转电位。因此，通过如本实施方式那样使第1晶体管31的导通电阻为第3晶体管33的导通电阻以下，能够大致排除在发光元件20发光时存储于存储电路60的图像信号被改写的可能性。
另外，当假设第1晶体管31的导通电阻比第3晶体管33的导通电阻大时，输出端子25的电位从接近VSS的低电平上升。第3晶体管33的源极与输出端子25电连接，输出端子25的电位是第3晶体管33的源极的电位。因此，当输出端子25的电位从低电平上升时，第3晶体管33的栅极-源极之间的电压下降，第3晶体管33的导通电阻上升而可能使第3晶体管33不再进行线性动作。即，可能因第3晶体管33的阈值电压的偏差而使发光元件20的发光亮度出现偏差。
与此相对，当如本实施方式这样第1晶体管31的导通电阻比第3晶体管33的导通电阻小时，如果第3晶体管33进行线性动作，则第1晶体管31也必然进行线性动作，因此，如上所述，第1晶体管31、第3晶体管33的阈值电压的偏差不会对发光元件20的发光亮度带来影响。因此，根据本实施方式的像素电路41的结构，能够实现可获得无误显示的高质量的图像显示的电光装置10。
“像素电路的驱动方法”
接着，参照图9对本实施方式的电光装置10的像素电路的驱动方法进行说明。图9是对本实施方式的像素电路的驱动方法进行说明的图。在图9中，横轴为时间轴，具有第1期间(非显示期间)和第2期间(显示期间)。第1期间相当于图7所示的P1(P1-1～P1-6)。第2期间相当于图7所示的P2(P2-1～P2-6)。
在图9的纵轴中，Scan 1～Scan M表示向M条扫描线42(参照图5)中的第1行到第M行的各扫描线42供给的扫描信号。扫描信号具有选择状态下的扫描信号(选择信号)和非选择状态下的扫描信号(非选择信号)。另外，Enb表示向控制线44(参照图5)供给的控制信号。控制信号包含激活状态下的控制信号(激活信号)和非激活状态下的控制信号(非激活信号)。
如参照图7所说明的那样，将显示一张图像的1场(F)分割为多个子场(SF)，在各子场(SF)中包含第1期间(非显示期间)和第1期间结束之后开始的第2期间(显示期间)。第1期间(非显示期间)是信号写入期间，在该期间内，在位于显示区域E的各像素电路41(参照图5)中向存储电路60(参照图8)写入图像信号。第2期间(显示期间)是在位于显示区域E的各像素电路41中发光元件20(参照图8)可发光的期间。
如图9所示，在本实施方式的电光装置10中，在第1期间(非显示期间)内向全部的控制线44供给非激活信号作为控制信号。当向控制线44供给非激活信号时，第3晶体管33(参照图8)成为截止状态，所以，在位于显示区域E的全部的像素电路41中成为发光元件20不发光的状态。
并且，在第1期间内，在各子场(SF)中向扫描线42的任意扫描线供给选择信号作为扫描信号。当向扫描线42供给选择信号时，在所选择的像素电路41中第2晶体管32和互补第2晶体管37(参照图8)成为导通状态。由此，在所选择的像素电路41中，从信号线43和互补信号线45(参照图8)向存储电路60写入图像信号。这样，在第1期间内向各像素电路41的存储电路60写入图像信号并进行存储。
在第2期间(显示期间)内，向全部的控制线44供给激活信号作为控制信号。当向控制线44供给激活信号时，第3晶体管33成为导通状态，所以，在位于显示区域E的全部的像素电路41中成为发光元件20可发光的状态。在第2期间内，向全部的扫描线42供给使第2晶体管32成为截止状态的非选择信号作为扫描信号。由此，在各像素电路41的存储电路60中，在该子场(SF)中写入的图像信号被保持。
这样，在本实施方式中，由于能够对第1期间(非显示期间)和第2期间(显示期间)进行独立控制，所以，能够进行基于数字时分驱动的灰度显示。另外，其结果是，由于能够使第2期间比第1期间短，所以，能够实现更高灰度的显示。
此外，由于能够在多个像素电路41中共享向控制线44供给的控制信号，所以，容易驱动电光装置10。具体来说，在没有第1期间的数字驱动的情况下，要想使发光期间比选择完所有的扫描线42的一个垂直期间短，需要非常复杂的驱动。与此相对，在本实施方式中，由于在多个像素电路41中共享向控制线44供给的控制信号，所以，即使存在发光期间比选择完所有的扫描线42的一个垂直期间短的子场(SF)，仅通过单纯地缩短第2期间便能够容易地对电光装置10进行驱动。
以下，针对第1实施方式的像素电路的结构，说明其他实施例和变形例。在以下的实施例和变形例的说明中，对与上述实施例或变形例的不同点进行说明，对与上述实施例或变形例相同的构成要素，在附图上赋予相同的标号而省略其说明。另外，上述像素电路的驱动方法与实施例1相同，在以下的实施例和变形例的结构中也可得到与实施例1同样的效果。
(变形例1)
首先，对作为实施例1的变形例的变形例1的像素电路进行说明。图10是对变形例1的像素电路的结构进行说明的图。如图10所示，变形例1的像素电路41A与第1实施方式的像素电路41的不同之处在于第3晶体管33配置在比发光元件20靠高电位侧，其他结构相同。
在变形例1的像素电路41A中，第3晶体管33的漏极与作为第2电位线的高电位线47电连接，第3晶体管33的源极与发光元件20的阳极21电连接。发光元件20的阴极23与存储电路60(第1反相器61)的输出端子25即第1晶体管31的漏极电连接。
另外，在变形例1中，由于第3晶体管33配置在比发光元件20靠高电位侧，因此，为了避免第3晶体管33的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33不再进行线性动作，优选将从控制线44向第3晶体管33的栅极供给的控制信号(激活信号)的电位设定为比实施例1高(例如10V左右)。
(实施例2)
接着，参照图11对实施例2的像素电路的结构进行说明。图11是对实施例2的像素电路的结构进行说明的图。如图11所示，实施例2的像素电路41B与实施例1以及变形例1的像素电路41、41A的不同之处在于第3晶体管33A为P型晶体管。
实施例2的像素电路41B包含发光元件20、存储电路60、第2晶体管32、第3晶体管33A以及互补第2晶体管37，其中，该存储电路60包含第1晶体管31。作为P型晶体管的第3晶体管33A在第1反相器61的输出端子25、即第1晶体管31的漏极与作为第2电位线的高电位线47之间与发光元件20串联配置。
第3晶体管33A配置在比发光元件20靠高电位侧的位置。第3晶体管33A的源极与作为第2电位线的高电位线47电连接。第3晶体管33A的漏极与发光元件20的阳极21电连接。发光元件20的阴极23与存储电路60(第1反相器61)的输出端子25即第1晶体管31的漏极电连接。
在实施例2中，作为从控制线44向第3晶体管33A供给的控制信号，例如，在激活状态下供给第2低电位VSS2(VSS2＝VSS＝0V)的控制信号(激活信号)，在非激活状态下供给第2高电位VDD2(VDD2＝VDD＝5V)的控制信号(非激活信号)。
当在第1期间(非显示期间)内从扫描线42供给选择信号而第2晶体管32以及互补第2晶体管37成为导通状态时，从信号线43和互补信号线45向存储电路60写入图像信号而进行存储。当在第2期间(显示期间)内从控制线44供给激活信号而第3晶体管33A成为导通状态时，从高电位线47(VDD)经由第3晶体管33A、发光元件20以及第1晶体管31到达低电位线46(VSS)的路径成为被第1晶体管31控制的状态，发光元件20的发光和不发光响应于图像信号。
(变形例2)
接着，参照图12对作为实施例2的变形例的变形例2的像素电路的结构进行说明。图12是对变形例2的像素电路的结构进行说明的图。如图12所示，变形例2的像素电路41C与实施例2的像素电路41B的不同之处在于，第3晶体管33A配置在比发光元件20靠低电位侧的位置。
在变形例2的像素电路41C中，第3晶体管33A的源极与发光元件20的阴极23电连接，第3晶体管33A的漏极与存储电路60(第1反相器61)的输出端子25即第1晶体管31的漏极电连接。发光元件20的阳极21与作为第2电位线的高电位线47电连接。
另外，在变形例2中，由于第3晶体管33A配置在比发光元件20靠低电位侧的位置，所以，为了避免第3晶体管33A的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33A不再进行线性动作，优选将从控制线44向第3晶体管33A的栅极供给的控制信号(激活信号)的电位设定为比实施例2低(例如-5V左右)。
(实施例3)
接着，参照图13对实施例3的像素电路的结构进行说明。图13是对实施例3的像素电路的结构进行说明的图。如图13所示，实施例3的像素电路41D与实施例1的像素电路41的不同之处在于，第1晶体管31A和第5晶体管35A为P型晶体管，第4晶体管34A和第6晶体管36A为N型晶体管。
实施例3的像素电路41D包含发光元件20、存储电路60A、第2晶体管32、第3晶体管33以及互补第2晶体管37，其中，该存储电路60A包含第1晶体管31A。存储电路60A包含第1反相器61A和第2反相器62A。在实施例3中，高电位线47为第1电位线，低电位线46为第2电位线。
第1反相器61A包含P型的第1晶体管31A和N型的第4晶体管34A。第1晶体管31A的源极与作为第1电位线的高电位线47电连接。第1晶体管31A是第1反相器61A的一个构成部分，并且也是针对发光元件20的驱动晶体管。第4晶体管34A的源极与作为第2电位线的低电位线46电连接。
第2反相器62A包含P型的第5晶体管35A和N型的第6晶体管36A。第5晶体管35A的源极与作为第1电位线的高电位线47电连接。第6晶体管36A的源极与作为第2电位线的低电位线46电连接。
第3晶体管33在第1反相器61A的输出端子25即第1晶体管31A的漏极与作为第2电位线的低电位线46之间与发光元件20串联配置。第3晶体管33配置在比发光元件20靠低电位侧的位置。更具体来说，第3晶体管33的源极与低电位线46电连接，第3晶体管33的漏极与发光元件20的阴极23电连接。发光元件20的阳极21与第1晶体管31A的漏极电连接。
在实施例3中，与实施例1同样，从控制线44向第3晶体管33供给第2高电位VDD2(VDD2＝VDD＝5V)的控制信号作为激活信号，供给第2低电位VSS2
(VSS2＝VSS＝0V)的控制信号作为非激活信号。
当在第1期间(非显示期间)内从扫描线42供给选择信号而第2晶体管32以及互补第2晶体管37成为导通状态时，从信号线43和互补信号线45向存储电路60A写入图像信号而进行存储。当在第2期间(显示期间)内从控制线44供给激活信号而第3晶体管33成为导通状态时，从高电位线47(VDD)经由第1晶体管31A、发光元件20以及第3晶体管33到达低电位线46(VSS)的路径成为被第1晶体管31控制的状态，发光元件20的发光和不发光响应于图像信号。
(变形例3)
接着，参照图14对作为实施例3的变形例的变形例3的像素电路的结构进行说明。图14是对变形例3的像素电路的结构进行说明的图。如图14所示，变形例3的像素电路41E与实施例3的像素电路41D的不同之处在于第3晶体管33配置在比发光元件20靠高电位侧的位置。
在变形例3的像素电路41E中，第3晶体管33的漏极与第1反相器61A的输出端子25即第1晶体管31A的漏极电连接，第3晶体管33的源极与发光元件20的阳极21电连接。发光元件20的阴极23与作为第2电位线的低电位线46电连接。
在变形例3中，由于第3晶体管33配置在比发光元件20靠高电位侧的位置，所以，为了避免第3晶体管33的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33不再进行线性动作，优选将从控制线44向第3晶体管33的栅极供给的控制信号(激活信号)的电位设定为比实施例3高(例如10V左右)。
(实施例4)
接着，参照图15对实施例4的像素电路的结构进行说明。图15是对实施例4的像素电路的结构进行说明的图。如图15所示，实施例4的像素电路41F与实施例3的像素电路41D的不同之处在于第3晶体管33A为P型晶体管。
实施例4的像素电路41F包含发光元件20、存储电路60A、第2晶体管32、第3晶体管33A以及互补第2晶体管37，其中，该存储电路60A包含第1晶体管31A。作为P型晶体管的第3晶体管33A在第1反相器61A的输出端子25即第1晶体管31A的漏极与作为第2电位线的低电位线46之间与发光元件20串联配置。
第3晶体管33A配置在比发光元件20靠高电位侧的位置。第3晶体管33A的源极与第1晶体管31A的漏极电连接。第3晶体管33A的漏极与发光元件20的阳极21电连接。发光元件20的阴极23与低电位线46电连接。
在实施例4中，作为从控制线44向第3晶体管33A供给的控制信号，例如，在激活状态下供给第2低电位VSS2(VSS2＝VSS＝0V)的控制信号(激活信号)，在非激活状态下供给第2高电位VDD2(VDD2＝VDD＝5V)的控制信号(非激活信号)。
当在第1期间(非显示期间)内从扫描线42供给选择信号而第2晶体管32以及互补第2晶体管37成为导通状态时，从信号线43和互补信号线45向存储电路60A写入图像信号而进行存储。当在第2期间(显示期间)内从控制线44供给激活信号而第3晶体管33A成为导通状态时，从高电位线47(VDD)经由第1晶体管31A、第3晶体管33A以及发光元件20到达低电位线46(VSS)的路径成为被第1晶体管31控制的状态，发光元件20的发光和不发光响应于图像信号。
(变形例4)
接着，参照图16对作为实施例4的变形例的变形例4的像素电路的结构进行说明。图16是对变形例4的像素电路的结构进行说明的图。如图16所示，变形例4的像素电路41G与实施例4的像素电路41F的不同之处在于第3晶体管33A配置在比发光元件20靠低电位侧的位置。
在变形例4的像素电路41G中，第3晶体管33A的源极与发光元件20的阴极23电连接，第3晶体管33A的漏极与作为第2电位线的低电位线46电连接。发光元件20的阳极21与第1反相器61A的输出端子25即第1晶体管31A的漏极电连接。
另外，在变形例4中，由于第3晶体管33A配置在比发光元件20靠低电位侧的位置，所以，为了避免第3晶体管33A的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33A不再进行线性动作，优选将从控制线44向第3晶体管33A的栅极供给的控制信号(激活信号)的电位设定为比实施例4低(例如-5V左右)。
(第2实施方式)
接着，对第2实施方式的电光装置的结构进行说明。虽然省略图示，但第2实施方式的电光装置与第1实施方式的电光装置10的不同之处在于，不具有控制线驱动电路54和控制线44(参照图5)。伴随于此，第2实施方式的像素电路的结构也与第1实施方式的像素电路的结构不同。具体来说，在第2实施方式的像素电路中，与第1实施方式的不同之处在于，第2晶体管的栅极以及第3晶体管的栅极与扫描线电连接，第2晶体管与第3晶体管的极性彼此相反。
以下，针对第2实施方式的像素电路的结构，以多个实施例和变形例为例进行说明。在以下的实施例和变形例的说明中，对与第1实施方式的各实施例或变形例的差异进行说明，对与第1实施方式的实施例或变形例相同的构成要素，在附图中赋予相同的标号而省略其说明。
“像素电路的结构”
(实施例5)
首先，参照图17对实施例5的像素电路的结构进行说明。图17是对实施例5的像素电路的结构进行说明的图。如图17所示，按照与扫描线42和信号线43的交叉处对应地配置的每个子像素48，设置有像素电路71。各像素电路71与扫描线42、信号线43以及互补信号线45对应。如上所述，在第2实施方式中，不具有控制线，而是采用了扫描线42兼具控制线的功能的结构。
实施例5的像素电路71包含发光元件20、存储电路60、第2晶体管32A、第3晶体管33以及互补第2晶体管37A，其中，该存储电路60包含第1晶体管31。实施例5的像素电路71与第1实施方式的实施例1的像素电路41的不同之处在于，第3晶体管33的栅极与扫描线42电连接，第2晶体管32A以及互补第2晶体管37A是与第3晶体管33极性相反的P型晶体管。
作为P型晶体管的第2晶体管32A以及互补第2晶体管37A的栅极与扫描线42电连接，作为N型晶体管的第3晶体管33的栅极也与扫描线42电连接。因此，通过从扫描线42供给的扫描信号(兼控制信号)，当第2晶体管32A以及互补第2晶体管37A成为导通状态时，第3晶体管33成为截止状态，当第2晶体管32A以及互补第2晶体管37A成为截止状态时，第3晶体管33成为导通状态。
在第1期间(非显示期间)内供给低电平(例如0V)的信号(选择信号兼非激活信号)作为从扫描线42供给的扫描信号(兼控制信号)。由此，由于第2晶体管32A以及互补第2晶体管37A成为导通状态，所以，信号线43和存储电路60(第1反相器61)的输出端子25成为导通状态，同时，互补信号线45和存储电路60(第2反相器62)的输出端子27成为导通状态。由此，向存储电路60写入图像信号和图像信号的反转信号而进行存储。第3晶体管33在第1期间成为截止状态，所以，发光元件20不发光。
在第2期间(显示期间)内供给高电平(例如5V)的信号(非选择信号兼激活信号)作为从扫描线42供给的扫描信号(兼控制信号)。由此，第3晶体管33成为导通状态，所以，从高电位线47(VDD)经由发光元件20、第3晶体管33以及第1晶体管31到达低电位线46(VSS)的路径成为导通状态。由此，发光元件20成为可发光的状态。并且，由于第2晶体管32A以及互补第2晶体管37A成为截止状态，所以，存储于存储电路60的图像信号被保持。
另外，即使在实施例5的像素电路71中，在假设不具有第3晶体管33的情况下，在向存储电路60写入图像信号时发光元件20中也会流过电流而发光，因此，在存储电路60的图像信号的改写时会花费时间，也可能产生未向存储电路60存储准确的图像信号的情况。在本实施例中，由于在向存储电路60写入图像信号时第3晶体管33成为截止状态，在发光元件20中未流过电流，所以，可获得无误显示的高质量的图像显示。
这样，在第2实施方式的实施例5的像素电路71中，第2晶体管32A的栅极以及第3晶体管33的栅极与扫描线42电连接，第2晶体管32A(P型)和第3晶体管33(N型)的极性彼此相反。根据这样的结构，由于扫描线42兼具控制线，所以，能够削减布线的数量，因此，也能够削减布线层的数量。
通常，当布线层的数量较多时，隔着层间绝缘层形成各布线层，因此，可能导致电光装置(元件基板)的制造工时增大或制造良率降低。根据第2实施方式的结构，即使布线层的数量较少，也能够通过数字驱动进行图像显示。因此，与第1实施方式相比，能够实现制造工时的降低和制造良率的提高。并且，由于具有遮光性的布线的数量减少，所以，能够使遮光区域变小，因此能够进行高分辨率化(像素的微细化)。
(变形例5)
接着，对作为实施例5的变形例的变形例5的像素电路进行说明。图18是对变形例5的像素电路的结构进行说明的图。如图18所示，变形例5的像素电路71A与实施例5的像素电路71的不同之处在于第3晶体管33配置在比发光元件20靠高电位侧的位置。
在变形例5的像素电路71A中，第3晶体管33的漏极与作为第2电位线的高电位线47电连接，第3晶体管33的源极与发光元件20的阳极21电连接。发光元件20的阴极23与存储电路60(第1反相器61)的输出端子25即第1晶体管31的漏极电连接。
另外，在变形例5中，由于第3晶体管33配置在比发光元件20靠高电位侧的位置，所以，为了避免第3晶体管33的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33不再进行线性动作，优选将从扫描线42向第3晶体管33的栅极供给的扫描信号(非选择信号兼激活信号)的电位设定为比实施例5高(例如10V左右)。
(实施例6)
接着，对实施例6的像素电路进行说明。图19是对实施例6的像素电路的结构进行说明的图。如图19所示，实施例6的像素电路71B与实施例5的像素电路71的不同之处在于，第3晶体管33A为P型晶体管，第2晶体管32和互补第2晶体管37为N型晶体管。
实施例6的像素电路71B包含发光元件20、存储电路60、第2晶体管32、第3晶体管33A以及互补第2晶体管37，其中，该存储电路60包含第1晶体管31。作为P型晶体管的第3晶体管33A在第1反相器61的输出端子25即第1晶体管31的漏极与作为第2电位线的高电位线47之间与发光元件20串联配置。
第3晶体管33A配置在比发光元件20靠高电位侧的位置。第3晶体管33A的源极与作为第2电位线的高电位线47电连接。第3晶体管33A的漏极与发光元件20的阳极21电连接。发光元件20的阴极23与存储电路60(第1反相器61)的输出端子25即第1晶体管31的漏极电连接。
在第1期间(非显示期间)内供给高电平(例如5V)的信号(选择信号兼非激活信号)作为从扫描线42供给的扫描信号(兼控制信号)。由此，由于第2晶体管32以及互补第2晶体管37成为导通状态，所以，从信号线43和互补信号线45向存储电路60写入图像信号而进行存储。第3晶体管33A在第1期间成为截止状态，所以，发光元件20不发光。
在第2期间(显示期间)内供给低电平(例如0V)的信号(非选择信号兼激活信号)作为从扫描线42供给的扫描信号(兼控制信号)。由此，由于第3晶体管33A成为导通状态，所以，从高电位线47(VDD)经由发光元件20、第3晶体管33A以及第1晶体管31到达低电位线46(VSS)的路径成为被第1晶体管31控制的状态，因此，发光元件20的发光和不发光响应于图像信号。并且，由于第2晶体管32以及互补第2晶体管37成为截止状态，所以，存储于存储电路60的图像信号被保持。
(变形例6)
接着，参照图20对作为实施例6的变形例的变形例6的像素电路的结构进行说明。图20是对变形例6的像素电路的结构进行说明的图。如图20所示，变形例6的像素电路71C与实施例6的像素电路71B的不同之处在于第3晶体管33A配置在比发光元件20靠低电位侧的位置。
在变形例6的像素电路71C中，第3晶体管33A的源极与发光元件20的阴极23电连接，第3晶体管33A的漏极与作为第2电位线的第1反相器61的输出端子25即第1晶体管31的漏极电连接。发光元件20的阳极21与高电位线47电连接。
另外，在变形例6中，由于第3晶体管33A配置在比发光元件20靠低电位侧的位置，所以，为了避免第3晶体管33A的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33A不再进行线性动作，优选将从扫描线42向第3晶体管33A的栅极供给的扫描信号(非选择信号兼激活信号)的电位设定为比实施例6低(例如-5V左右)。
(实施例7)
接着，对实施例7的像素电路进行说明。图21是对实施例7的像素电路的结构进行说明的图。如图21所示，实施例7的像素电路71D与实施例5的像素电路71的不同之处在于，第1晶体管31A和第5晶体管35A为P型晶体管，第4晶体管34A和第6晶体管36A为N型晶体管。
实施例7的像素电路71D包含发光元件20、存储电路60A、第2晶体管32A、第3晶体管33以及互补第2晶体管37A，其中，该存储电路60A包含第1晶体管31A。存储电路60A包含第1反相器61A和第2反相器62A。在实施例7中，高电位线47为第1电位线，低电位线46为第2电位线。
第1反相器61A包含P型的第1晶体管31A和N型的第4晶体管34A。第1晶体管31A的源极与作为第1电位线的高电位线47电连接。第1晶体管31A是第1反相器61A的一个构成部分，并且也是针对发光元件20的驱动晶体管。第4晶体管34A的源极与作为第2电位线的低电位线46电连接。
第2反相器62A包含P型的第5晶体管35A和N型的第6晶体管36A。第5晶体管35A的源极与作为第1电位线的高电位线47电连接。第6晶体管36A的源极与作为第2电位线的低电位线46电连接。
第3晶体管33在第1反相器61A的输出端子25即第1晶体管31A的漏极与作为第2电位线的低电位线46之间与发光元件20串联配置。第3晶体管33配置在比发光元件20靠低电位侧的位置。更具体来说，第3晶体管33的源极与低电位线46电连接，第3晶体管33的漏极与发光元件20的阴极23电连接。发光元件20的阳极21与第1晶体管31A的漏极电连接。
在实施例7中，当在第1期间(非显示期间)内从扫描线42供给低电平的信号(选择信号兼非激活信号)而第2晶体管32A以及互补第2晶体管37A成为导通状态时，从信号线43和互补信号线45向存储电路60A写入图像信号而进行存储。当在第2期间(显示期间)内从扫描线42供给高电平的信号(非选择信号兼激活信号)而第3晶体管33成为导通状态时，从高电位线47(VDD)经由第1晶体管31A、发光元件20以及第3晶体管33到达低电位线46(VSS)的路径成为被第1晶体管31A控制的状态，发光元件20的发光和不发光响应于图像信号。
(变形例7)
接着，参照图22对作为实施例7的变形例的变形例7的像素电路的结构进行说明。图22是对变形例7的像素电路的结构进行说明的图。如图22所示，变形例7的像素电路71E与实施例7的像素电路71D的不同之处在于，第3晶体管33配置在比发光元件20靠高电位侧的位置。
在变形例7的像素电路71E中，第3晶体管33的漏极与第1反相器61A的输出端子25即第1晶体管31A的漏极电连接，第3晶体管33的源极与发光元件20的阳极21电连接。发光元件20的阴极23与作为第2电位线的低电位线46电连接。
另外，在变形例7中，由于第3晶体管33配置在比发光元件20靠高电位侧的位置，所以，为了避免第3晶体管33的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33不再进行线性动作，优选将从扫描线42向第3晶体管33的栅极供给的扫描信号(非选择信号兼激活信号)的电位设定为比实施例7高(例如10V左右)。
(实施例8)
接着，参照图23对实施例8的像素电路的结构进行说明。图23是对实施例8的像素电路的结构进行说明的图。如图23所示，实施例8的像素电路71F与实施例7的像素电路71D不同之处在于，第3晶体管33A为P型晶体管，第2晶体管32和互补第2晶体管37为N型晶体管。
实施例8的像素电路71F包含发光元件20、存储电路60A、第2晶体管32、第3晶体管33A以及互补第2晶体管37，其中，该存储电路60A包含第1晶体管31A。作为P型晶体管的第3晶体管33A在第1反相器61A的输出端子25即第1晶体管31A的漏极与作为第2电位线的低电位线46之间与发光元件20串联配置。
第3晶体管33A配置在比发光元件20靠高电位侧的位置。第3晶体管33A的源极与第1晶体管31A的漏极电连接。第3晶体管33A的漏极与发光元件20的阳极21电连接。发光元件20的阴极23与低电位线46电连接。
在实施例8中，当在第1期间(非显示期间)内从扫描线42供给高电平的信号(选择信号兼非激活信号)而第2晶体管32以及互补第2晶体管37成为导通状态时，从信号线43和互补信号线45向存储电路60A写入图像信号而进行存储。当在第2期间(显示期间)内从扫描线42供给低电平的信号(非选择信号兼激活信号)而第3晶体管33A成为导通状态时，从高电位线47(VDD)经由第1晶体管31A、第3晶体管33A以及发光元件20到达低电位线46(VSS)的路径成为被第1晶体管31A控制的状态，发光元件20的发光和不发光响应于图像信号。
(变形例8)
接着，参照图24对作为实施例8的变形例的变形例8的像素电路的结构进行说明。图24是对变形例8的像素电路的结构进行说明的图。如图24所示，变形例8的像素电路71G与实施例8的像素电路71F的不同之处在于，第3晶体管33A配置在比发光元件20靠低电位侧的位置。
在变形例8的像素电路71G中，第3晶体管33A的源极与发光元件20的阴极23电连接，第3晶体管33A的漏极与作为第2电位线的低电位线46电连接。发光元件20的阳极21与第1反相器61A的输出端子25即第1晶体管31A的漏极电连接。
另外，在变形例8中，由于第3晶体管33A配置在比发光元件20靠低电位侧的位置，所以，为了避免第3晶体管33A的栅极-源极之间的电压在第2期间内下降而导致第3晶体管33A不再进行线性动作，优选将从扫描线42向第3晶体管33A的栅极供给的扫描信号(非选择信号兼激活信号)的电位设定为比实施例8低(例如-5V左右)。
上述实施方式(实施例和变形例)只是示出本发明的一个方式，能够在本发明的范围内进行任意变形和应用。作为上述以外的变形例，例如，可想到以下变形例。
(变形例9)
在上述实施方式(实施例和变形例)的像素电路中，存储电路60(或60A)包含两个反相器61、62(或61A、62A)，但本发明并不限于这样的方式。存储电路60(或60A)也可以是包含两个以上的偶数个反相器的结构。
(变形例10)
在上述实施方式中，作为电光装置，以在由单晶半导体基板(单晶硅基板)构成的元件基板11上按照720行×3840(1280×3)列的方式排列有由有机EL元件构成的发光元件20的有机EL装置为例进行了说明，但本发明的电光装置并不限于这样的方式。例如，电光装置可以具有在由玻璃基板构成的元件基板11上形成有作为各晶体管的薄膜晶体管(ThinFilm Transistor：TFT)的结构，也可以具有在由聚酰亚胺等构成的柔性基板上形成有薄膜晶体管的结构。另外，电光装置也可以是微LED显示器或量子点(Quantum Dots)显示器，其中，该微LED显示器是高密度地排列微细的LED元件作为发光元件而得到的，该量子点显示器在发光元件中使用了纳米尺寸的半导体晶体物质。此外，也可以使用将所入射的光转换为其他波长的光的量子点作为滤色器。
(变形例11)
在上述实施方式中，作为电子设备，以组入了电光装置10的透视型的头戴显示器100为例进行了说明，但本发明的电光装置10也可以应用在以封闭型的头戴显示器为代表的其他电子设备中。作为其他电子设备，例如可以列举出投影仪、投影型电视机、直视型电视机、移动电话、便携式音频设备、个人计算机、摄像机的监控器、汽车导航装置、平视显示器、寻呼机、电子记事本、计算器、手表等可穿戴设备、手持式显示器、文字处理器、工作站、视频电话、POS终端、数字静态照相机、标牌显示器等。

Claims (11)

1.一种电光装置，其特征在于，该电光装置具有：扫描线；信号线；像素电路，其与所述扫描线以及所述信号线的交叉处对应地设置；第1电位线；以及第2电位线，其电位与所述第1电位线不同，
所述像素电路包含：
发光元件；存储电路；第2晶体管，其配置在所述存储电路与所述信号线之间；以及第3晶体管，
所述存储电路包含第1反相器和第2反相器，
所述第1反相器包含第1晶体管，
所述第1反相器的输出端子与所述第1晶体管的漏极以及所述第2反相器的输入端子电连接，
所述第2晶体管的源极或漏极的一方与所述信号线电连接，所述第2晶体管的源极或漏极的另一方经由所述第1反相器的输出端子与所述第2反相器的输入端子电连接，所述第2晶体管的栅极与所述扫描线电连接，
所述第1晶体管的源极与所述第1电位线电连接，
在所述第1晶体管的漏极与所述第2电位线之间串联配置有所述发光元件和所述第3晶体管。
2.根据权利要求1所述的电光装置，其特征在于，
所述第3晶体管的漏极与所述发光元件电连接。
3.根据权利要求1所述的电光装置，其特征在于，
所述第3晶体管的导通电阻比所述发光元件的导通电阻低。
4.根据权利要求1所述的电光装置，其特征在于，
所述第1晶体管的导通电阻为所述第3晶体管的导通电阻以下。
5.根据权利要求1所述的电光装置，其特征在于，
在所述第2晶体管为导通状态时，所述第3晶体管为截止状态。
6.根据权利要求1所述的电光装置，其特征在于，
在所述第3晶体管为导通状态时，所述第2晶体管为截止状态。
7.根据权利要求1所述的电光装置，其特征在于，
该电光装置具有控制线，
所述第3晶体管的栅极与所述控制线电连接。
8.根据权利要求7所述的电光装置，其特征在于，
在所述扫描线被供给使所述第2晶体管成为导通状态的选择信号的第1期间内，所述控制线被供给使所述第3晶体管成为截止状态的非激活信号。
9.根据权利要求8所述的电光装置，其特征在于，
在所述控制线被供给使所述第3晶体管成为导通状态的激活信号的第2期间内，所述扫描线被供给使所述第2晶体管成为截止状态的非选择信号。
10.根据权利要求1所述的电光装置，其特征在于，
所述第3晶体管的栅极与所述扫描线电连接，
所述第2晶体管和所述第3晶体管的极性彼此相反。
11.一种电子设备，其特征在于，其具有权利要求1所述的电光装置。
CN201811123347.XA 2017-09-27 2018-09-26 电光装置以及电子设备 Active CN109584790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017185867A JP6558420B2 (ja) 2017-09-27 2017-09-27 電気光学装置及び電子機器
JP2017-185867 2017-09-27

Publications (2)

Publication Number Publication Date
CN109584790A CN109584790A (zh) 2019-04-05
CN109584790B true CN109584790B (zh) 2021-09-14

Family

ID=65807702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811123347.XA Active CN109584790B (zh) 2017-09-27 2018-09-26 电光装置以及电子设备

Country Status (4)

Country Link
US (1) US10497312B2 (zh)
JP (1) JP6558420B2 (zh)
CN (1) CN109584790B (zh)
TW (1) TWI674567B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6512259B1 (ja) * 2017-10-30 2019-05-15 セイコーエプソン株式会社 電気光学装置及び電子機器
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
US10755641B2 (en) 2017-11-20 2020-08-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN112017597B (zh) * 2019-05-29 2021-10-12 成都辰显光电有限公司 像素电路以及显示装置
JP2022149555A (ja) * 2021-03-25 2022-10-07 セイコーエプソン株式会社 光学モジュールおよび画像表示装置
CN114038420B (zh) * 2021-11-30 2023-04-07 上海天马微电子有限公司 一种显示面板和显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9201949D0 (en) * 1992-01-30 1992-03-18 Jenkin Michael Large-scale,touch-sensitive video display
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JP2001222256A (ja) * 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP2002140036A (ja) * 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP2002091397A (ja) * 2000-09-18 2002-03-27 Sanyo Electric Co Ltd 表示装置
KR100823047B1 (ko) * 2000-10-02 2008-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 자기발광 장치 및 그 구동 방법
JP5030348B2 (ja) * 2000-10-02 2012-09-19 株式会社半導体エネルギー研究所 自発光装置
JP3618687B2 (ja) * 2001-01-10 2005-02-09 シャープ株式会社 表示装置
JP3989718B2 (ja) 2001-01-18 2007-10-10 シャープ株式会社 メモリ一体型表示素子
TW536689B (en) * 2001-01-18 2003-06-11 Sharp Kk Display, portable device, and substrate
JP3788916B2 (ja) * 2001-03-30 2006-06-21 株式会社日立製作所 発光型表示装置
JP2004062163A (ja) 2002-06-07 2004-02-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器
JP2004062161A (ja) 2002-06-07 2004-02-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器
JP4244617B2 (ja) 2002-11-12 2009-03-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法
TW594635B (en) * 2003-03-06 2004-06-21 Toppoly Optoelectronics Corp Pixel driving circuit of display device
JP3818279B2 (ja) 2003-08-29 2006-09-06 セイコーエプソン株式会社 表示パネルの駆動方法
JP5286818B2 (ja) * 2008-02-21 2013-09-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
US8878770B2 (en) * 2011-05-10 2014-11-04 Seiko Epson Corporation Control method of electro-optical device, controller of electro-optical device, electro-optical device, and electronic apparatus
US9488772B2 (en) * 2011-07-11 2016-11-08 Seiko Epson Corporation Display device, electronic apparatus and illumination device
KR101469479B1 (ko) * 2011-11-09 2014-12-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법

Also Published As

Publication number Publication date
US20190096325A1 (en) 2019-03-28
JP2019061084A (ja) 2019-04-18
TWI674567B (zh) 2019-10-11
TW201915989A (zh) 2019-04-16
CN109584790A (zh) 2019-04-05
US10497312B2 (en) 2019-12-03
JP6558420B2 (ja) 2019-08-14

Similar Documents

Publication Publication Date Title
CN109584790B (zh) 电光装置以及电子设备
CN110097853B (zh) 电光装置和电子设备
JP6512259B1 (ja) 電気光学装置及び電子機器
JP6658778B2 (ja) 電気光学装置及び電子機器
US10636353B2 (en) Electro-optical device and electronic apparatus
CN109817161B (zh) 电光装置以及电子设备
CN110176212B (zh) 电光装置以及电子设备
US11151942B2 (en) Electro-optical device and electronic apparatus
CN110010068B (zh) 电光装置以及电子设备
JP6614228B2 (ja) 電気光学装置及び電子機器
JP6555332B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant