JP2001222256A - 発光装置 - Google Patents

発光装置

Info

Publication number
JP2001222256A
JP2001222256A JP2000336454A JP2000336454A JP2001222256A JP 2001222256 A JP2001222256 A JP 2001222256A JP 2000336454 A JP2000336454 A JP 2000336454A JP 2000336454 A JP2000336454 A JP 2000336454A JP 2001222256 A JP2001222256 A JP 2001222256A
Authority
JP
Japan
Prior art keywords
tft
sram
channel
digital data
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000336454A
Other languages
English (en)
Other versions
JP2001222256A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000336454A priority Critical patent/JP2001222256A/ja
Publication of JP2001222256A publication Critical patent/JP2001222256A/ja
Publication of JP2001222256A5 publication Critical patent/JP2001222256A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop

Abstract

(57)【要約】 【課題】 ＥＬ駆動用ＴＦＴのゲート電極において保持
される電荷がスイッチング用ＴＦＴのリーク電流によっ
て減少するのを防ぎＥＬ素子の発光輝度の低下を防ぐこ
とが可能な電気光学装置。 【解決手段】 スイッチング用ＴＦＴのソース領域とド
レイン領域のいずれか一方がＳＲＡＭの入力側と接続さ
れており、ＳＲＡＭの出力側と前記ＥＬ駆動用ＴＦＴの
ゲート電極とが接続されており、ＳＲＡＭは入力された
デジタルデータ信号を、次のデジタルデータ信号が入力
されるまで保持していることを特徴とする電気光学装
置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＥＬ（エレクトロル
ミネッセンス）素子を基板上に作り込んで形成されたＥ
Ｌディスプレイに関する。特に半導体素子（半導体薄膜
を用いた素子）を用いたＥＬディスプレイ（発光装置）
に関する。またＥＬディスプレイを表示部に用いた電子
機器（ＥＬ表示装置）に関する。
【０００２】
【従来の技術】近年、基板上にＴＦＴを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置への応
用開発が進められている。特に、ポリシリコン膜を用い
たＴＦＴは、従来のアモルファスシリコン膜を用いたＴ
ＦＴよりも電界効果移動度（モビリティともいう）が高
いので、高速動作が可能である。そのため、従来、基板
外の駆動回路で行っていた画素の制御を、画素と同一の
基板上に形成した駆動回路で行うことが可能となってい
る。
【０００３】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られる。
【０００４】そしてさらに、自発光型素子としてＥＬ素
子を有したアクティブマトリクス型ＥＬディスプレイ
（以下、ＥＬディスプレイと呼ぶ）の研究が活発化して
いる。ＥＬディスプレイは有機ＥＬディスプレイ（ＯＥ
ＬＤ：Organic EL Display）又は有機ライトエミッティ
ングダイオード（ＯＬＥＤ：Organic Light Emitting D
iode）とも呼ばれている。
【０００５】ＥＬディスプレイは、液晶表示装置と異な
り自発光型である。ＥＬ素子は一対の電極間に有機化合
物を含む層（以下、ＥＬ層と記す）が挟まれた構造とな
っているが、ＥＬ層は通常、積層構造となっている。代
表的には、コダック・イーストマン・カンパニーのTang
らが提案した「正孔輸送層／発光層／電子輸送層」とい
う積層構造が挙げられる。この構造は非常に発光効率が
高く、現在、研究開発が進められているＥＬディスプレ
イは殆どこの構造を採用している。
【０００６】ＥＬ素子は、電場を加えることで発生する
ルミネッセンス（Electro Luminescence）が得られる
と、陽極層と、ＥＬ層と、陰極層とを有する。有機化合
物におけるルミネッセンスには、一重項励起状態から基
底状態に戻る際の発光（蛍光）と三重項励起状態から基
底状態に戻る際の発光（リン光）とがあるが、本発明の
ＥＬディスプレイは、どちらの発光を用いていても良
い。
【０００７】また他にも、画素電極上に正孔注入層／正
孔輸送層／発光層／電子輸送層、または正孔注入層／正
孔輸送層／発光層／電子輸送層／電子注入層の順に積層
する構造でも良い。発光層に対して蛍光性色素等をドー
ピングしても良い。
【０００８】本明細書において画素電極と対向電極の間
に設けられる全ての層を総称してＥＬ層と呼ぶ。よって
上述した正孔注入層、正孔輸送層、発光層、電子輸送
層、電子注入層等は、全てＥＬ層に含まれる。
【０００９】そして、上記構造でなるＥＬ層に一対の電
極から所定の電圧をかけ、それにより発光層においてキ
ャリアの再結合が起こって発光する。なお本明細書にお
いてＥＬ素子が発光することを、ＥＬ素子が駆動すると
呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で
形成される発光素子をＥＬ素子と呼ぶ。
【００１０】従来、アクティブマトリクス型ＥＬ表示装
置の画素構造は図１８に示すようなものが一般的であっ
た。図１８において、１７０１はスイッチング素子とし
て機能するＴＦＴ（以下、スイッチング用ＴＦＴとい
う）、１７０２はＥＬ素子１７０３に供給する電流を制
御するための素子として機能するＴＦＴ（以下、ＥＬ駆
動用ＴＦＴという）、１７０３はＥＬ素子、１７０４は
コンデンサ（保持容量）である。
【００１１】ゲート信号を入力するゲート信号線（Ｇ１
〜Ｇｙ）は各画素が有するスイッチング用ＴＦＴ１７０
１のゲート電極に接続されている。また各画素の有する
スイッチング用ＴＦＴ１７０１のソース領域とドレイン
領域は、一方がデジタルデータ信号を入力するソース信
号線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう
一方が各画素が有するＥＬ駆動用ＴＦＴ１７０２のゲー
ト電極及び各画素が有するコンデンサ１７０４にそれぞ
れ接続されている。なおデジタルデータ信号とは、デジ
タルのビデオ信号を意味する。
【００１２】各画素が有するＥＬ駆動用ＴＦＴ１７０２
のソース領域は電源供給線（Ｖ１〜Ｖｘ）のいずれか１
つに、ドレイン領域はＥＬ素子１７０３に接続されてい
る。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電位と呼
ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が有する
コンデンサ１７０４に接続されている。
【００１３】ＥＬ素子１７０３は陽極と陰極と、陽極と
陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ
駆動用ＴＦＴ１７０２のドレイン領域と接続している場
合、言い換えると陽極が画素電極の場合、陰極は対向電
極となる。逆に陰極がＥＬ駆動用ＴＦＴ１７０２のドレ
イン領域と接続している場合、言い換えると陰極が画素
電極の場合、陽極は対向電極となる。本明細書におい
て、対向電極の電位を対向電位と呼ぶ。対向電極の電位
と画素電極の電位の電位差がＥＬ駆動電圧であり、この
ＥＬ駆動電圧がＥＬ層にかかる。
【００１４】次に従来のＥＬディスプレイの駆動方法に
ついて説明する。まずゲート信号線Ｇ１に入力されるゲ
ート信号によって、ゲート信号線Ｇ１にゲート電極が接
続されている全てのスイッチング用ＴＦＴ１７０１がオ
ンの状態になる。なお以下本明細書において、ゲート信
号線にゲート電極が接続されている全てのスイッチング
用ＴＦＴがゲート信号によってオンの状態になること
を、該ゲート信号線が選択されると呼ぶ。
【００１５】そしてソース信号線（Ｓ１〜Ｓｘ）に順に
デジタルデータ信号が入力される。対向電位は電源供給
線（Ｖ１〜Ｖｘ）の電源電位と同じ高さに保たれてい
る。デジタルデータ信号は「０」または「１」の情報を
有しており、「０」と「１」のデジタルデータ信号がそ
れぞれＨｉｇｈ（Ｈｉ）またはＬｏｗ（Ｌｏ）のいずれ
かの電圧を有する信号を意味している。
【００１６】そしてソース信号線（Ｓ１〜Ｓｘ）に入力
されたデジタルデータ信号は、オン（ＯＮ）の状態のス
イッチング用ＴＦＴ１７０１を介してＥＬ駆動用ＴＦＴ
１７０２のゲート電極に入力される。またコンデンサ１
７０４にもデジタルデータ信号が入力され保持される。
【００１７】そして順にゲート信号線Ｇ２〜Ｇｙがゲー
ト信号によって選択され、上述した動作が繰り返され
る。なお本明細書において、スイッチング用ＴＦＴを介
してＥＬ駆動用ＴＦＴのゲート電極にデジタルデータ信
号が入力されることを、画素にデジタルデータ信号が入
力されると呼ぶ。全ての画素にデジタルデータ信号が入
力されるまでの期間を書き込み期間と呼ぶ。
【００１８】全ての画素にデジタルデータ信号が入力さ
れると、全てのスイッチング用ＴＦＴ１７０１はオフの
状態になる。そして対向電位は、ＥＬ素子が発光する程
度に電源電位との間に電位差を有するようになる。そし
てコンデンサ１７０４において保持されたデジタルデー
タ信号が、ＥＬ駆動用ＴＦＴ１７０２のゲート電極に入
力される。
【００１９】デジタルデータ信号が「０」の情報を有し
ていた場合、ＥＬ駆動用ＴＦＴ１７０２はオフの状態と
なりＥＬ素子１７０３は発光しない。逆に、「１」の情
報を有していた場合、ＥＬ駆動用ＴＦＴ１７０２はオン
の状態となる。その結果ＥＬ素子１７０３の画素電極は
電源電位に保たれ、ＥＬ素子１７０３は発光する。この
ようにデジタルデータ信号が有する情報によって、ＥＬ
素子の発光または非発光状態が選択され、全ての画素が
一斉に表示を行う。全ての画素が表示を行うことによっ
て、画像が形成される。画素が表示を行う期間を表示期
間と呼ぶ。
【００２０】このようにデジタル駆動のＥＬディスプレ
イにおいて、書き込み期間中、全ての画素にデジタルデ
ータ信号が順に入力される。そして入力されたデジタル
データ信号は各画素において保持される。書き込み期間
が終了したら表示期間となり、全ての画素は一斉に表示
を行う。
【００２１】
【発明が解決しようとする課題】上述した駆動方法で
は、書き込み期間内において、最初にデジタルデータ信
号が書き込まれた画素と最後に書き込まれた画素とで、
デジタルデータ信号を保持する時間に差が生じる。
【００２２】デジタルデータ信号は、スイッチング用Ｔ
ＦＴがオフの状態のとき、理想的にはＥＬ駆動用ＴＦＴ
のゲート電極に電荷として保持されている。しかし実際
には、スイッチング用ＴＦＴのオフ電流（ＴＦＴがスイ
ッチとしてオフ状態にあるにも拘わらず流れてしまうド
レイン電流）等に起因するリーク電流により、次第にそ
の電荷が減少してしまう。リーク電流による電荷の減少
は、電荷を保持する時間が長ければ長いほど起こりやす
い。そのため書き込み期間中、最初にデジタルデータ信
号が書き込まれた画素ほど、ＥＬ駆動用ＴＦＴのゲート
電極に保持されている電荷が減少してしまう傾向があっ
た。
【００２３】書き込み期間においてデジタルデータ信号
が入力されてから表示期間が終了するまでの間、ＥＬ駆
動用ＴＦＴのゲート電極の電荷を保持する必要がある。
ＥＬ駆動用ＴＦＴのゲート電極に保持されている電荷が
減少してしまうと、ＥＬ素子の発光輝度が低下してしま
い、所望の階調が得られなくなる。そしてデジタルデー
タ信号が最初に書き込まれた画素と、最後に書き込まれ
た画素とで、同じ輝度の表示を行ようにデジタルデータ
信号を各画素に入力しても、同じ輝度の表示が得られな
いことがあった。
【００２４】ＥＬ駆動用ＴＦＴのゲート電極に保持容量
を接続し設けることによって、リーク電流により減少す
るゲート電極の電荷をある程度補うことが可能である。
しかし保持容量に蓄積された電荷もリーク電流により減
少するため、ＥＬ駆動用ＴＦＴのゲート電極に保持され
ている電荷の減少を補いきれずに、ＥＬ素子の発光輝度
が低下してしまうことがある。
【００２５】本発明は以上のような問題点を解決するた
めの手段を提供することを課題とする。すなわち、本発
明はＥＬ駆動用ＴＦＴのゲート電極において保持される
電荷がスイッチング用ＴＦＴのリーク電流によって減少
するのを防ぎ、ＥＬ素子の発光輝度の低下を防ぐことを
課題とする。
【００２６】
【課題を解決するための手段】上記課題を解決するため
の手段として、本発明ではスイッチング用ＴＦＴのソー
ス領域とドレイン領域のうち、ソース信号線とは接続さ
れていない方と、ＥＬ駆動用ＴＦＴのゲート電極との間
に、揮発性のメモリであるＳＲＡＭを設ける。ＳＲＡＭ
（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍ
ｏｒｙ）はＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と異なり、入力されたデ
ータは電源を切らない限り、次のデータが入力されるま
で保持される。またＳＲＡＭはＤＲＡＭに比べてデータ
の入力にかかる時間が短く、高速でデータの書き込みを
行うことが可能である。
【００２７】上記構成によって、書き込み期間において
画素に入力されたデジタルデータ信号を、表示期間が終
了するまで保持することが可能になる。すなわち、ＥＬ
駆動用ＴＦＴのゲート電極において保持される電荷がス
イッチング用ＴＦＴのリーク電流によって減少するのを
防ぎ、ＥＬ素子の発光輝度が低下することを防ぐことが
可能になる。
【００２８】なお揮発性のメモリはＴＦＴを用いて形成
することが可能なため、スイッチング用ＴＦＴ及びＥＬ
駆動用ＴＦＴと同時に形成することが可能である。
【００２９】なお本発明において、保持容量は積極的に
設けなくとも良い。保持容量を設けない場合、デジタル
データ信号を画素に入力する時間を短くすることが可能
になる。そのためＥＬディスプレイの画素数が増加して
も、書き込み期間の長さを抑えることができる。
【００３０】以下に本発明の構成を示す。
【００３１】本発明によって、複数のソース信号線と、
複数のゲート信号線と、複数の電源供給線と、複数の画
素とを有する発光装置であって、前記複数の画素はスイ
ッチング用ＴＦＴと、ＳＲＡＭと、ＥＬ駆動用ＴＦＴ
と、ＥＬ素子とをそれぞれ有しており、前記スイッチン
グ用ＴＦＴのソース領域とドレイン領域とは、一方が前
記複数のソース信号線の１つと、一方が前記ＳＲＡＭの
入力側とそれぞれ接続されており、前記ＳＲＡＭの出力
側と前記ＥＬ駆動用ＴＦＴのゲート電極とは接続されて
おり、前記ＥＬ駆動用ＴＦＴのソース領域は前記複数の
電源供給線の１つに、ドレイン領域は前記ＥＬ素子が有
する陰極または陽極とそれぞれ接続されており、前記Ｓ
ＲＡＭは、前記複数のソース信号線の１つから前記スイ
ッチング用ＴＦＴを介して前記ＳＲＡＭ入力されたデジ
タルデータ信号を、次のデジタルデータ信号が前記ＳＲ
ＡＭに入力されるまで保持していることを特徴とする発
光装置が提供される。
【００３２】本発明によって、複数のソース信号線と、
複数のゲート信号線と、複数の電源供給線と、複数の画
素とを有する発光装置であって、前記複数の画素はスイ
ッチング用ＴＦＴと、ＳＲＡＭと、ＥＬ駆動用ＴＦＴ
と、ＥＬ素子とをそれぞれ有しており、前記スイッチン
グ用ＴＦＴのソース領域とドレイン領域とは、一方が前
記複数のソース信号線の１つと、一方が前記ＳＲＡＭの
入力側とそれぞれ接続されており、前記ＳＲＡＭの出力
側と前記ＥＬ駆動用ＴＦＴのゲート電極とは接続されて
おり、前記ＥＬ駆動用ＴＦＴのソース領域は前記複数の
電源供給線の１つに、ドレイン領域は前記ＥＬ素子が有
する陰極または陽極とそれぞれ接続されており、１フレ
ーム期間中に前記ＥＬ素子が発光する期間をデジタルデ
ータ信号を用いて制御し、前記ＳＲＡＭは、前記複数の
ソース信号線の１つから前記スイッチング用ＴＦＴを介
して前記ＳＲＡＭ入力されたデジタルデータ信号を、次
のデジタルデータ信号が前記ＳＲＡＭに入力されるまで
保持していることを特徴とする発光装置が提供される。
【００３３】本発明によって、複数のソース信号線と、
複数のゲート信号線と、複数の電源供給線と、複数の画
素とを有する発光装置であって、前記複数の画素はスイ
ッチング用ＴＦＴと、ＳＲＡＭと、ＥＬ駆動用ＴＦＴ
と、ＥＬ素子とをそれぞれ有しており、前記スイッチン
グ用ＴＦＴのソース領域とドレイン領域とは、一方が前
記複数のソース信号線の１つと、一方が前記ＳＲＡＭの
入力側とそれぞれ接続されており、前記ＳＲＡＭの出力
側と前記ＥＬ駆動用ＴＦＴのゲート電極とは接続されて
おり、前記ＥＬ駆動用ＴＦＴのソース領域は前記複数の
電源供給線の１つに、ドレイン領域は前記ＥＬ素子が有
する陰極または陽極とそれぞれ接続されており、１フレ
ーム期間はｎ個のサブフレーム期間ＳＦ１、ＳＦ２、
…、ＳＦｎとからなっており、前記ｎ個のサブフレーム
期間ＳＦ１、ＳＦ２、…、ＳＦｎは、書き込み期間Ｔａ
１、Ｔａ２、…、Ｔａｎと表示期間Ｔｓ１、Ｔｓ２、
…、Ｔｓｎとをそれぞれ有しており、前記書き込み期間
Ｔａ１、Ｔａ２、…、Ｔａｎにおいてデジタルデータ信
号が前記複数の画素の全てに入力され、前記デジタルデ
ータ信号によって、前記表示期間Ｔｓ１、Ｔｓ２、…、
Ｔｓｎにおいて前記複数のＥＬ素子が発光するか発光し
ないかが選択され、前記表示期間Ｔｓ１、Ｔｓ２、…、
Ｔｓｎの長さの比は、２0：２-1：…：２- (n-1)で表さ
れ、前記ＳＲＡＭは、前記複数のソース信号線の１つか
ら前記スイッチング用ＴＦＴを介して前記ＳＲＡＭに入
力されたデジタルデータ信号を、次のデジタルデータ信
号が前記ＳＲＡＭに入力されるまで保持していることを
特徴とする発光装置が提供される。
【００３４】本発明は、前記ＳＲＡＭが２つのｎチャネ
ル型ＴＦＴと２つのｐチャネル型ＴＦＴとを有している
ことを特徴としていても良い。
【００３５】本発明は、前記ＳＲＡＭが有する前記２つ
のｐチャネル型ＴＦＴのソース領域が高電圧側の電源
に、前記２つのｎチャネル型ＴＦＴのソース領域は低電
圧側の電源にそれぞれ接続されており、１つのｐチャネ
ル型ＴＦＴと１つのｎチャネル型ＴＦＴとが対になって
おり、対になったｐチャネル型ＴＦＴとｎチャネル型Ｔ
ＦＴは、そのドレイン領域が互いに接続されており、対
になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、
そのゲート電極が互いに接続されており、１対のｐチャ
ネル型ＴＦＴ及びｎチャネル型ＴＦＴのドレイン領域
は、互いに他の１対のｐチャネル型ＴＦＴ及びｎチャネ
ル型ＴＦＴのゲート電極と同じ電位に保たれており、一
方の対のｐチャネル型及びｎチャネル型ＴＦＴのドレイ
ン領域は前記デジタルデータ信号が入力される入力側で
あり、もう一方の対のｐチャネル型ＴＦＴ及びｎチャネ
ル型ＴＦＴのドレイン領域は前記入力されたデジタルデ
ータ信号の極性が反転された信号が出力される出力側で
あることを特徴としていても良い。
【００３６】本発明は、前記ＳＲＡＭが２つのｎチャネ
ル型ＴＦＴと２つの抵抗とを有していることを特徴とし
ていても良い。
【００３７】本発明は、前記ＳＲＡＭが有する前記２つ
のｎチャネル型ＴＦＴが、それぞれドレイン領域が高電
圧側の電源に、ソース領域が前記２つの抵抗のいずれか
１つを介して低電圧側の電源にそれぞれ接続されてお
り、前記２つのｎチャネル型ＴＦＴのドレイン領域は、
互いに他のｎチャネル型ＴＦＴのゲート電極と同じ電位
に保たれており、前記２つのｎチャネル型ＴＦＴのう
ち、一方のｎチャネル型ＴＦＴのドレイン領域は前記デ
ジタルデータ信号が入力される入力側であり、もう一方
のｎチャネル型ＴＦＴのドレイン領域は前記入力された
デジタルデータ信号の極性が反転された信号が出力され
る出力側であることを特徴としていても良い。
【００３８】本発明は、前記複数のＥＬ素子が、前記陽
極と前記陰極との間にＥＬ層を有しており、前記ＥＬ層
は低分子系有機物質またはポリマー系有機物質であるこ
とを特徴としていても良い。
【００３９】本発明は、前記低分子系有機物質が、Ａｌ
ｑ3（トリス−８−キノリライト−アルミニウム）また
はＴＰＤ（トリフェニルアミン誘導体）からなることを
特徴としていても良い。
【００４０】本発明は、前記ポリマー系有機物質が、Ｐ
ＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニル
カルバゾール）またはポリカーボネートからなることを
特徴としていても良い。
【００４１】前記１フレーム期間とは１／６０ｓ以下で
あっても良い。
【００４２】本発明は、前記発光装置を用いることを特
徴とするコンピュータ、ビデオカメラまたはＤＶＤプレ
ーヤーであっても良い。
【００４３】
【発明の実施の形態】図１に本発明のＥＬディスプレイ
のブロック図を示す。図１のＥＬディスプレイは、基板
上に形成されたＴＦＴによって画素部１０１、画素部の
周辺に配置されたソース信号側駆動回路１０２及びゲー
ト信号側駆動回路１０３を有している。なお、本実施の
形態でＥＬディスプレイはソース信号側駆動回路とゲー
ト信号側駆動回路とを１つづつ有しているが、本発明に
おいてソース信号側駆動回路は２つあってもよい。また
ゲート信号側駆動回路も２つあってもよい。
【００４４】ソース信号側駆動回路１０２は基本的にシ
フトレジスタ１０２a、ラッチ（Ａ）１０２ｂ、ラッチ
（Ｂ）１０２ｃを含む。また、シフトレジスタ１０２a
にはクロック信号（ＣＫ）及びスタートパルス（ＳＰ）
が入力され、ラッチ（Ａ）１０２ｂにはデジタルデータ
信号（Digital Data Signals）が入力され、ラッチ
（Ｂ）１０２ｃにはラッチ信号（Latch Signals）が入
力される。
【００４５】また図示しないが、ゲート信号側駆動回路
１０３はシフトレジスタ、バッファを有する。バッファ
の出力側にマルチプレクサを設けても良い。
【００４６】画素部に入力されるデジタルデータ信号
は、時分割階調データ信号発生回路１１４にて形成され
る。この回路ではアナログ信号又はデジタル信号でなる
ビデオ信号（画像情報を含む信号）を、時分割階調を行
うためのデジタルデータ信号に変換すると共に、時分割
階調表示を行うために必要なタイミングパルス等を発生
させる回路である。
【００４７】典型的には、時分割階調データ信号発生回
路１１４には、１フレーム期間をｎビット（ｎは２以上
の整数）の階調に対応した複数のサブフレーム期間に分
割する手段と、それら複数のサブフレーム期間において
書き込み期間及び表示期間を選択する手段と、その表示
期間の長さを設定する手段とが含まれる。
【００４８】この時分割階調データ信号発生回路１１４
は、本発明のＥＬディスプレイの外部に設けられても良
い。その場合、そこで形成されたデジタルデータ信号が
本発明のＥＬディスプレイに入力される構成となる。こ
の場合、本発明のＥＬディスプレイを表示ディスプレイ
として有する電子機器（ＥＬ表示装置）は、本発明のＥ
Ｌディスプレイと時分割階調データ信号発生回路を別の
部品として含むことになる。
【００４９】また、時分割階調データ信号発生回路１１
４をＩＣチップなどの形で本発明のＥＬディスプレイに
実装しても良い。その場合、そのＩＣチップで形成され
たデジタルデータ信号が本発明のＥＬディスプレイに入
力される構成となる。この場合、本発明のＥＬディスプ
レイをディスプレイとして有する電子機器は、時分割階
調データ信号発生回路を含むＩＣチップを実装した本発
明のＥＬディスプレイを部品として含むことになる。
【００５０】また最終的には、時分割階調データ信号発
生回路１１４を画素部１０１、ソース信号側駆動回路１
０２及びゲート信号側駆動回路１０３と同一の基板上に
ＴＦＴでもって形成しうる。この場合、ＥＬディスプレ
イに画像情報を含むビデオ信号を入力すれば全て基板上
で処理することができる。この場合の時分割階調データ
信号発生回路はポリシリコン膜を活性層とするＴＦＴで
形成しても良い。また、この場合、本発明のＥＬディス
プレイをディスプレイとして有する電子機器は、時分割
階調データ信号発生回路がＥＬディスプレイ自体に内蔵
されており、電子機器の小型化を図ることが可能であ
る。
【００５１】図２に画素部１０１の構造を示す。ゲート
信号を入力するゲート信号線（Ｇ１〜Ｇｙ）とデジタル
データ信号を入力するソース信号線（データ信号線とも
いう）（Ｓ１〜Ｓｘ）とが画素部１０１に設けられてい
る。
【００５２】また電源供給線（Ｖ１〜Ｖｘ）が設けられ
ている。電源供給線（Ｖ１〜Ｖｘ）の電位を電源電位と
呼ぶ。
【００５３】画素部１０１にはマトリクス状に複数の画
素１０４が配列される。画素１０４の拡大図を図３に示
す。図３において、１０５はスイッチング用ＴＦＴであ
る。スイッチング用ＴＦＴ１０５のゲート電極は、ゲー
ト信号を入力するゲート信号線（Ｇ１〜Ｇｙ）のうちの
１つであるゲート信号線１０６に接続されている。スイ
ッチングＴＦＴ１０５のソース領域とドレイン領域は、
一方がデジタルデータ信号を入力するソース信号線（Ｓ
１〜Ｓｘ）のうちの１つであるソース信号線１０７に、
もう一方がＳＲＡＭ１０８の入力側に接続されている。
ＳＲＡＭ１０８の出力側はＥＬ駆動用ＴＦＴ１０９のゲ
ート電極に接続されている。
【００５４】また、ＥＬ駆動用ＴＦＴ１０９のソース領
域は電源供給線（Ｖ１〜Ｖｘ）の１つである電源供給線
１１０に接続され、ドレイン領域はＥＬ素子１１１に接
続される。
【００５５】ＥＬ素子１１１は陽極と陰極と、陽極と陰
極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆
動用ＴＦＴ１０９のドレイン領域と接続している場合、
言い換えると陽極が画素電極の場合、陰極は対向電極と
なる。逆に陰極がＥＬ駆動用ＴＦＴ１０９のドレイン領
域と接続している場合、言い換えると陰極が画素電極の
場合、陽極は対向電極となる。なお、本明細書におい
て、対向電極の電位を対向電位と呼ぶ。対向電極の電位
と画素電極の電位の電位差がＥＬ駆動電圧であり、この
ＥＬ駆動電圧がＥＬ層にかかる。
【００５６】なお、ＥＬ駆動用ＴＦＴ１０９のドレイン
領域と、ＥＬ素子１１１との間に抵抗体を設けても良
い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴか
らＥＬ素子へ供給される電流量を制御し、ＥＬ駆動用Ｔ
ＦＴの特性のバラツキの影響を防ぐことが可能になる。
抵抗体はＥＬ駆動用ＴＦＴ１０９のオン抵抗よりも十分
に大きい抵抗値を示す素子であれば良いため構造等に限
定はない。なお、オン抵抗とは、ＴＦＴがオンの状態の
時に、ＴＦＴのドレイン電圧をその時に流れているドレ
イン電流で割った値である。抵抗体の抵抗値としては１
ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さら
に好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば
良い。抵抗体として抵抗値の高い半導体層を用いると形
成が容易であり好ましい。
【００５７】次に本発明において用いられるＳＲＡＭの
構成について説明する。図４にＳＲＡＭの回路図の一例
を示す。ＳＲＡＭはｐチャネル型ＴＦＴとｎチャネル型
ＴＦＴを２つづつ有しており、ｐチャネル型ＴＦＴのソ
ース領域は高電圧側の電源Ｖｄｄｈに、ｎチャネル型Ｔ
ＦＴのソース領域は低電圧側の電源Ｖｓｓに、それぞれ
接続されている。１つのｐチャネル型ＴＦＴと１つのｎ
チャネル型ＴＦＴとが対になっており、１つのＳＲＡＭ
の中にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの対
が２組存在することになる。
【００５８】対になったｐチャネル型ＴＦＴとｎチャネ
ル型ＴＦＴは、そのドレイン領域が互いに接続されてい
る。また対になったｐチャネル型ＴＦＴとｎチャネル型
ＴＦＴは、そのゲート電極が互いに接続されている。そ
して互いに、一方の対になっているｐチャネル型ＴＦＴ
及びｎチャネル型ＴＦＴのドレイン領域が、他の一方の
対になっているｐチャネル型ＴＦＴ及びｎチャネル型Ｔ
ＦＴのゲート電極と同じ電位に保たれている。そして一
方の対になっているｐチャネル型及びｎチャネル型ＴＦ
Ｔのドレイン領域は入力の信号（Ｖｉｎ）が入る入力側
であり、もう一方の対になっているｐチャネル型及びｎ
チャネル型ＴＦＴのドレイン領域は出力の信号（Ｖｏｕ
ｔ）が出力される出力側である。
【００５９】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。
【００６０】次に本発明のＥＬディスプレイの駆動につ
いて説明する。ここではｎビットデジタル駆動方式によ
り２n階調の表示を行う場合について説明する。
【００６１】図５に本願のＥＬディスプレイのデジタル
方式の時分割階調表示におけるタイミングチャートを示
す。まず、１フレーム期間をｎ個のサブフレーム期間
（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての
画素が１つの画像を表示する期間を１フレーム期間
（Ｆ）と呼ぶ。通常のＥＬディスプレイでは発振周波数
は６０Ｈｚ以上、即ち１秒間に６０以上のフレーム期間
が設けられており、１秒間に６０以上の画像が表示され
ている。１秒間に表示される画像の数が６０より少なく
なると、視覚的にフリッカ等の画像のちらつきが目立ち
始める。なお、１フレーム期間をさらに複数に分割した
期間をサブフレーム期間と呼ぶ。階調数が多くなるにつ
れて１フレーム期間の分割数も増え、駆動回路を高い周
波数で駆動しなければならない。
【００６２】１つのサブフレーム期間は書き込み期間
（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み
期間とは、１サブフレーム期間中、全画素にデジタルデ
ータ信号を入力する期間である。また表示期間（点灯期
間とも呼ぶ）とは、該デジタルデータ信号により、ＥＬ
素子が発光の状態になるかまたは非発光の状態になるか
が選択され、表示を行う期間である。
【００６３】ｎ個のサブフレーム期間（ＳＦ１〜ＳＦ
ｎ）がそれぞれ有する書き込み期間（Ｔａ１〜Ｔａｎ）
の長さは全て一定である。ＳＦ１〜ＳＦｎがそれぞれ有
する表示期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとす
る。
【００６４】表示期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ
３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0：２-1：２-2：
…：２-(n-2)：２-(n-1)となるように設定する。但し、
ＳＦ１〜ＳＦｎを出現させる順序はどのようにしても良
い。この表示期間の組み合わせで２n階調のうち所望の
階調表示を行うことができる。
【００６５】まず書き込み期間において、対向電極の電
位（対向電位）は、電源供給線（Ｖ１〜Ｖｘ）の電位
（電源電位）と同じ高さに保たれている。対向電位の高
さは、ＥＬ素子が発光しない範囲で電源電位の高さと同
じであれば良い。なお電源電位は常に一定に保たれてい
る。また本明細書において、対向電位と電源電位との電
位差をＥＬ駆動電圧と呼ぶ。書き込み期間においてＥＬ
駆動電圧は０Ｖであることが望ましいが、ＥＬ素子が発
光しない程度の大きさであれば良い。
【００６６】そしてゲート信号線Ｇ１に入力されるゲー
ト信号によって、ゲート信号線Ｇ１が選択される。よっ
て、ゲート信号線Ｇ１にゲート電極が接続されている全
てのスイッチング用ＴＦＴ１０５が、オンの状態にな
る。そして全てのソース信号線（Ｓ１〜Ｓｘ）に、一斉
にデジタルデータ信号が入力される。
【００６７】デジタルデータ信号は「０」または「１」
の情報を有しており、「０」と「１」のデジタルデータ
信号がそれぞれＨｉまたはＬｏのいずれかの電圧を有す
る信号を意味している。
【００６８】そしてソース信号線（Ｓ１〜Ｓｘ）に入力
されたデジタルデータ信号は、オンの状態のスイッチン
グ用ＴＦＴ１０５を介してＳＲＡＭ１０８にＶｉｎとし
て入力され保持される。なおＳＲＡＭに入力されるデジ
タルデータ信号を入力デジタルデータ信号と呼ぶ。
【００６９】次にゲート信号線Ｇ２に入力されるゲート
信号により、ゲート信号線Ｇ２が選択される。よって、
ゲート信号線Ｇ２にゲート電極が接続されている全ての
スイッチング用ＴＦＴ１０５がオンの状態になる。そし
て全てのソース信号線（Ｓ１〜Ｓｘ）に、一斉にデジタ
ルデータ信号が入力される。
【００７０】ソース信号線（Ｓ１〜Ｓｘ）に入力された
デジタルデータ信号は、オン（ＯＮ）の状態のスイッチ
ング用ＴＦＴ１０５を介してＳＲＡＭ１０８にＶｉｎと
して入力され保持される。
【００７１】そして順にゲート信号線Ｇ３〜Ｇｙもゲー
ト信号によって選択され、上述した動作が繰り返され
る。よって全ての画素にデジタルデータ信号が入力さ
れ、各画素において入力されたデジタルデータ信号が保
持される。全ての画素にデジタルデータ信号が入力され
るまでの期間が書き込み期間である。
【００７２】書き込み期間が終了すると同時に表示期間
となる。表示期間になると全てのスイッチング用ＴＦＴ
１０５はオフに状態になる。そして対向電位はＥＬ素子
が発光する程度に電源電位との間に電位差を有するよう
になる。
【００７３】ＳＲＡＭ１０８において保持されたデジタ
ルデータ信号は、ＳＲＡＭ１０８からＶｏｕｔとして出
力される。ＶｏｕｔとしてＳＲＡＭから出力されたデジ
タルデータ信号を出力デジタルデータ信号と呼ぶ。出力
デジタルデータ信号は、入力デジタルデータ信号が反転
した信号である。出力デジタルデータ信号はＥＬ駆動用
ＴＦＴ１０９のゲート電極に入力される。
【００７４】入力デジタルデータ信号が「１」の情報を
有していた場合、出力デジタルデータ信号は「０」の情
報を有することになる。本実施の形態では「０」の情報
を有する出力デジタルデータ信号がＥＬ駆動用ＴＦＴ１
０９のゲート電極に入力するとＥＬ駆動用ＴＦＴ１０９
はオフ状態となる。そのためＥＬ素子１１１の画素電極
の電位は、対向電位と同じ電位に保たれる。その結果、
「１」の情報を有するデジタルデータ信号が印加された
画素が有するＥＬ素子１１１は発光しない。
【００７５】逆に、入力デジタルデータ信号が「０」の
情報を有していた場合、出力デジタルデータ信号は
「１」の情報を有することになる。本実施の形態では
「１」の情報を有する出力デジタルデータ信号がＥＬ駆
動用ＴＦＴ１０９のゲート電極に入力するとＥＬ駆動用
ＴＦＴ１０９はオンの状態となる。そのためＥＬ素子１
１１の画素電極の電位は電源電位に保たれる。また表示
期間において対向電位はＥＬ素子が発光する程度に電源
電位との間に電位差を有している。その結果、「０」の
情報を有するデジタルデータ信号が印加された画素が有
するＥＬ素子１１１は発光する。
【００７６】このようにデジタルデータ信号が有する情
報によって、ＥＬ素子の発光または非発光状態が選択さ
れ、全ての画素が一斉に表示を行う。全ての画素が表示
を行うことによって、画像が形成される。画素が表示を
行う期間を表示期間と呼ぶ。
【００７７】表示期間はＴｓ１〜Ｔｓｎまでのいずれか
の期間である。ここではＴｓｎの期間、所定の画素を点
灯させたとする。
【００７８】次に、再び書き込み期間に入り、全画素に
データ信号を入力したら表示期間に入る。このときはＴ
ｓ１〜Ｔｓ（ｎ−１）のいずれかの期間が表示期間とな
る。ここではＴｓ（ｎ−１）の期間、所定の画素を点灯
させたとする。
【００７９】以下、残りのｎ−２個のサブフレームにつ
いて同様の動作を繰り返し、順次Ｔｓ（ｎ−２）、Ｔｓ
（ｎ−３）…Ｔｓ１と表示期間を設定し、それぞれのサ
ブフレームで所定の画素を点灯させたとする。
【００８０】ｎ個のサブフレーム期間が出現したら１フ
レーム期間を終えたことになる。このとき、画素が点灯
していた表示期間の長さを積算することによって、その
画素の階調がきまる。例えば、ｎ＝８のとき、全部の表
示期間で画素が発光した場合の輝度を１００％とする
と、Ｔｓ１とＴｓ２において画素が発光した場合には７
５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択
した場合には１６％の輝度が表現できる。
【００８１】なお本実施の形態で示したＥＬディスプレ
イの駆動方法において、電源電位を常に一定に保ち、対
向電位を書き込み期間と表示期間とで変化させることに
より、ＥＬ駆動電圧の大きさを変え、ＥＬ素子の発光を
制御していた。しかし本発明はこの構成に限定されな
い。本発明のＥＬディスプレイは、対向電位を常に一定
に保ち、画素電極の電位を変化させても良い。つまり実
施の形態の場合とは逆に、対向電極の電位を常に一定に
保ち、電源電位を書き込み期間と表示期間とで変化させ
ＥＬ駆動電圧の大きさを変えることにより、ＥＬ素子の
発光を制御しても良い。
【００８２】また本実施の形態では、書き込み期間にお
いて対向電位を電源電位と同じ電位に保っていたため、
ＥＬ素子は発光しなかった。しかし本発明はこの構成に
限定されない。ＥＬ素子が発光する程度の電位差を、対
向電位と電源電位との間に常に設けることで、書き込み
期間においても表示期間と同様に表示を行うようにして
も良い。ただしこの場合、サブフレーム期間全体が実際
に発光する期間となるので、サブフレーム期間の長さ
を、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（ｎ−１）：Ｓ
Ｆｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)とな
るように設定する。上記構成により、書き込み期間を発
光させない駆動方法に比べて、高い輝度の画像が得られ
る。
【００８３】本発明は上記構成によって、書き込み期間
において画素に入力されたデジタルデータ信号を、表示
期間が終了するまで保持することが可能になる。すなわ
ち、ＥＬ駆動用ＴＦＴのゲート電極において保持される
電荷がスイッチング用ＴＦＴのリーク電流によって減少
するのを防ぎ、ＥＬ素子の発光輝度が低下することを防
ぐことが可能になる。
【００８４】なお揮発性のメモリはＴＦＴを用いて形成
しているため、スイッチング用ＴＦＴ及びＥＬ駆動用Ｔ
ＦＴと同時に形成することが可能である。
【００８５】なお本発明において、保持容量は積極的に
設けなくとも良い。保持容量を設けない場合、デジタル
データ信号を画素に入力する時間を短くすることが可能
になる。そのため時分割階調のデジタル駆動において、
ＥＬディスプレイの画素数が増加しても書き込み期間の
長さを抑えることができるので、サブフレーム期間をあ
る程度短くすることができ、画像の階調数を高くするこ
とができる。
【００８６】また本実施の形態ではノン・インターレー
ス走査で駆動した例について説明したが、インターレー
スで駆動することも可能である。
【００８７】以下に本発明の実施例を示す。
【００８８】（実施例１）本実施例では、本発明で用い
られるＳＲＡＭの構造について、図４で示したものとは
別の例を示す。
【００８９】図６に本実施例のＳＲＡＭの等価回路図を
示す。ＳＲＡＭはｎチャネル型ＴＦＴと抵抗とを２つづ
つ有している。１つのｎチャネル型ＴＦＴと１つの抵抗
とが対になっており、１つのＳＲＡＭの中にｎチャネル
型ＴＦＴと抵抗との対が２組存在することになる。そし
て、ｎチャネル型ＴＦＴのドレイン領域は高電圧側の電
源Ｖｄｄｈに、ソース領域は抵抗を介して低電圧側の電
源Ｖｓｓにそれぞれ接続されている。
【００９０】ｎチャネル型ＴＦＴのドレイン領域は、互
いに他のｎチャネル型ＴＦＴのゲート電極と同じ電位に
保たれている。そして一方のｎチャネル型ＴＦＴのドレ
イン領域は入力の信号（Ｖｉｎ）が入る入力側であり、
もう一方のｎチャネル型ＴＦＴのドレイン領域は出力の
信号（Ｖｏｕｔ）が出力される出力側である。
【００９１】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。
【００９２】図６で示したＳＲＡＭは、抵抗をｎチャネ
ル型ＴＦＴと同時に形成することが可能なので、ｐチャ
ネル型ＴＦＴを形成する必要がなく、図４で示したＳＲ
ＡＭに比べて行程数を削減することができる。
【００９３】次に本発明で用いられるＳＲＡＭの構造に
ついて、図４、図６で示したものとは別の例を示す。
【００９４】図１９に本実施例のＳＲＡＭの別の例を、
等価回路図で示す。ＳＲＡＭはｐチャネル型ＴＦＴと抵
抗とを２つづつ有している。１つのｐチャネル型ＴＦＴ
と１つの抵抗とが対になっており、１つのＳＲＡＭの中
にｐチャネル型ＴＦＴと抵抗との対が２組存在すること
になる。そして、ｐチャネル型ＴＦＴのソース領域は高
電圧側の電源Ｖｄｄｈに、ドレイン領域は抵抗を介して
低電圧側の電源Ｖｓｓにそれぞれ接続されている。
【００９５】ｐチャネル型ＴＦＴのドレイン領域は、互
いに他のｐチャネル型ＴＦＴのゲート電極と同じ電位に
保たれている。そして一方のｐチャネル型ＴＦＴのドレ
イン領域は入力の信号（Ｖｉｎ）が入る入力側であり、
もう一方のｐチャネル型ＴＦＴのドレイン領域は出力の
信号（Ｖｏｕｔ）が出力される出力側である。
【００９６】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。
【００９７】図１９で示したＳＲＡＭは、抵抗をｐチャ
ネル型ＴＦＴと同時に形成することが可能なので、ｎチ
ャネル型ＴＦＴを形成する必要がなく、図４で示したＳ
ＲＡＭに比べて行程数を削減することができる。
【００９８】次に本発明で用いられるＳＲＡＭの構造に
ついて、図４、図６、図１９で示したものとは別の例を
示す。
【００９９】図２０（Ａ）に本実施例のＳＲＡＭの別の
例を、等価回路図で示す。ＳＲＡＭはｐチャネル型ＴＦ
Ｔを１つ、ｎチャネル型ＴＦＴを２つ及び抵抗を１つ有
している。２つのｎチャネル型ＴＦＴのソース領域は低
電圧側の電源Ｖｓｓにそれぞれ接続されている。そして
２つのｎチャネル型ＴＦＴのうち、一方のｎチャネル型
ＴＦＴのドレイン領域はｐチャネル型ＴＦＴのドレイン
領域に、もう一方のｎチャネル型ＴＦＴのドレイン領域
は抵抗を介して高電圧側の電源Ｖｄｄｈにそれぞれ接続
されている。またｐチャネル型ＴＦＴのソース領域は高
電圧側の電源Ｖｄｄｈに接続されている。
【０１００】ｎチャネル型ＴＦＴのドレイン領域は、互
いに他のｎチャネル型ＴＦＴのゲート電極と同じ電位に
保たれている。そして一方のｎチャネル型ＴＦＴのドレ
イン領域は入力の信号（Ｖｉｎ）が入る入力側であり、
もう一方のｎチャネル型ＴＦＴのドレイン領域は出力の
信号（Ｖｏｕｔ）が出力される出力側である。
【０１０１】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。
【０１０２】図２０（Ｂ）に本実施例の別の例のＳＲＡ
Ｍを、等価回路図で示す。ＳＲＡＭはｎチャネル型ＴＦ
Ｔを１つ、ｐチャネル型ＴＦＴを２つ及び抵抗を１つ有
している。２つのｐチャネル型ＴＦＴのソース領域は高
電圧側の電源Ｖｄｄｈにそれぞれ接続されている。そし
て２つのｐチャネル型ＴＦＴのうち、一方のｐチャネル
型ＴＦＴのドレイン領域はｎチャネル型ＴＦＴのドレイ
ン領域に、もう一方のｐチャネル型ＴＦＴのドレイン領
域は抵抗を介して低電圧側の電源Ｖｓｓにそれぞれ接続
されている。またｎチャネル型ＴＦＴのソース領域は低
電圧側の電源Ｖｓｓに接続されている。
【０１０３】ｐチャネル型ＴＦＴのドレイン領域は、互
いに他のｐチャネル型ＴＦＴのゲート電極と同じ電位に
保たれている。そして一方のｐチャネル型ＴＦＴのドレ
イン領域は入力の信号（Ｖｉｎ）が入る入力側であり、
もう一方のｐチャネル型ＴＦＴのドレイン領域は出力の
信号（Ｖｏｕｔ）が出力される出力側である。
【０１０４】ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転
させた信号であるＶｏｕｔを出力するように設計されて
いる。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当
のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄ
ｄｈ相当のＨｉの信号となる。
【０１０５】（実施例２）本実施例では、本発明におけ
るＥＬディスプレイの画素の構成について説明する。
【０１０６】本発明におけるＥＬディスプレイの画素部
には、マトリクス状に複数の画素が配列されている。画
素の回路図の一例を図７（Ａ）に示す。
【０１０７】図７（Ａ）において、画素１０００の中に
スイッチング用ＴＦＴ１００１が設けられている。なお
本発明において、スイッチング用ＴＦＴ１００１はｎチ
ャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらで
も用いることが可能である。本実施例では図７（Ａ）に
おいて、スイッチング用ＴＦＴ１００１にはｎチャネル
型ＴＦＴを用いる。
【０１０８】スイッチング用ＴＦＴ１００１のゲート電
極は、ゲート信号を入力するゲート信号線１００２に接
続されている。スイッチング用ＴＦＴ１００１のソース
領域とドレイン領域は、一方はデジタルデータ信号を入
力するソース信号線（データ信号線ともいう）１００３
に、一方はＳＲＡＭ１００８の入力側に接続される。Ｓ
ＲＡＭ１００８の出力側はＥＬ駆動用ＴＦＴ１００４の
ゲート電極に接続されている。
【０１０９】なおＳＲＡＭ１００８として、図４、図６
または図２０に示したものを用いることができるが、他
の構成のＳＲＡＭも当然用いることが可能である。
【０１１０】ＥＬ駆動用ＴＦＴ１００４のソース領域は
電源供給線１００５に接続され、ドレイン領域はＥＬ素
子１００６に接続される。
【０１１１】ＥＬ素子１００６は陽極と、陰極と、陽極
と陰極との間に設けられたＥＬ層とでなる。なお本発明
において、陽極が画素電極で陰極が対向電極の場合、Ｅ
Ｌ駆動用ＴＦＴ１００４のドレイン領域はＥＬ素子１０
０６の陽極に接続される。逆に陽極が対向電極で陰極が
画素電極の場合、ＥＬ駆動用ＴＦＴ１００４のドレイン
領域はＥＬ素子１００６の陰極に接続される。
【０１１２】なおＥＬ駆動用ＴＦＴ１００４はｎチャネ
ル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用い
ることが可能であるが、ＥＬ素子１００６の陽極が画素
電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１００
４はｐチャネル型ＴＦＴであることが好ましい。また逆
にＥＬ素子１００６の陽極が対向電極で陰極が画素電極
の場合、ＥＬ駆動用ＴＦＴ１００４はｎチャネル型ＴＦ
Ｔであることが好ましい。図７（Ａ）ではＥＬ駆動用Ｔ
ＦＴ１００４にｐチャネル型ＴＦＴを用いており、ＥＬ
素子１００６の陽極が画素電極で陰極が対向電極となっ
ている。
【０１１３】また、本発明ではＳＲＡＭ１００８を画素
の中に設けているので、スイッチング用ＴＦＴ１００１
が非選択状態（オフの状態）にある時にＥＬ駆動用ＴＦ
Ｔ１００４のゲート電圧を保持するためのコンデンサを
設けなくとも良い。もしコンデンサを設ける場合は、ス
イッチング用ＴＦＴ１００１のソース領域とドレイン領
域のソース信号線に接続されていない方と、電源供給線
１００５との間にコンデンサを接続するようにする。図
７（Ａ）に示した回路図において、電源供給線１００５
はゲート信号線１００３と平行に並んでいる。
【０１１４】またＥＬ駆動用ＴＦＴ１００４の活性層中
にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲー
ト絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成して
も良い。ＥＬ駆動用ＴＦＴ１００４がｎチャネル型ＴＦ
Ｔでもｐチャネル型ＴＦＴでも、活性層のドレイン領域
側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴ１
００４のゲート電極とＬｏｖ領域との間に容量を形成す
ることができ、ＥＬ駆動用ＴＦＴ１００４のゲート電圧
を保持することができる。特にＥＬ駆動用ＴＦＴ１００
４がｎチャネル型ＴＦＴの場合、活性層のドレイン領域
側にＬｏｖ領域を形成することでオン電流を増加させる
ことができる。
【０１１５】なお図７（Ａ）に示した回路図において、
スイッチング用ＴＦＴ１００１またはＥＬ駆動用ＴＦＴ
１００４をマルチゲート構造（直列に接続された二つ以
上のチャネル形成領域を有する活性層を含む構造）とし
ても良い。スイッチング用ＴＦＴ１００１をマルチゲー
ト構造にすることによって、オフ電流を下げることがで
きる。
【０１１６】またＥＬ駆動用ＴＦＴをマルチゲート構造
にした場合、熱によるＥＬ駆動用ＴＦＴの劣化を抑える
ことができる。
【０１１７】なお、図７（Ａ）では電源供給線１００５
とソース信号線１００３とが重ならないように設けた構
造となっているが、両者が異なる層に形成される配線で
あれば、絶縁膜を介して重なるように設けることもでき
る。この場合、電源供給線１００５とソース信号線１０
０３とで専有面積を共有させることができるため、画素
部をさらに高精細化することができる。
【０１１８】次に本発明の画素の回路図の別の一例を図
７（Ｂ）に示す。図７（Ｂ）において、画素１１００の
中にスイッチング用ＴＦＴ１１０１が設けられている。
なお本発明において、スイッチング用ＴＦＴ１１０１は
ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どち
らでも用いることが可能である。図７（Ｂ）において、
スイッチング用ＴＦＴ１１０１にはｎチャネル型ＴＦＴ
を用いる。スイッチング用ＴＦＴ１１０１のゲート電極
は、ゲート信号を入力するゲート信号線１１０２に接続
されている。スイッチング用ＴＦＴ１１０１のソース領
域とドレイン領域のいずれか一方はデジタルデータ信号
を入力するソース信号線（データ信号線ともいう）１１
０３に、もう一方はＳＲＡＭ１１０８の入力側に接続さ
れている。ＳＲＡＭ１１０８の出力側はＥＬ駆動用ＴＦ
Ｔ１１０４のゲート電極に接続されている。
【０１１９】なおＳＲＡＭ１１０８として、図４、図６
または図２０に示したものを用いることができるが、他
の構成のＳＲＡＭも当然用いることが可能である。
【０１２０】ＥＬ駆動用ＴＦＴ１１０４のソース領域は
電源供給線１１０５に接続され、ドレイン領域はＥＬ素
子１１０６に接続される。
【０１２１】ＥＬ素子１１０６は陽極と、陰極と、陽極
と陰極との間に設けられたＥＬ層とでなる。なお本発明
において、陽極が画素電極で陰極が対向電極の場合、Ｅ
Ｌ駆動用ＴＦＴ１１０４のドレイン領域は、ＥＬ素子１
１０６の陽極に接続される。逆に陽極が対向電極で陰極
が画素電極の場合、ＥＬ駆動用ＴＦＴ１１０４のドレイ
ン領域は、ＥＬ素子１１０６の陰極に接続される。なお
ＥＬ駆動用ＴＦＴ１１０４はｎチャネル型ＴＦＴでもｐ
チャネル型ＴＦＴでもどちらでも用いることが可能であ
るが、ＥＬ素子１１０６の陽極が画素電極で陰極が対向
電極の場合、ＥＬ駆動用ＴＦＴ１１０４はｐチャネル型
ＴＦＴであることが好ましい。また逆にＥＬ素子１１０
６の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動
用ＴＦＴ１１０４はｎチャネル型ＴＦＴであることが好
ましい。図７（Ｂ）ではＥＬ駆動用ＴＦＴ１１０４にｐ
チャネル型ＴＦＴを用いており、ＥＬ素子１１０６の陽
極が画素電極で陰極が対向電極となっている。
【０１２２】また、本発明ではＳＲＡＭ１１０８を画素
の中に設けているので、スイッチング用ＴＦＴ１１０１
が非選択状態（オフの状態）にある時にＥＬ駆動用ＴＦ
Ｔ１１０４のゲート電圧を保持するためのコンデンサを
設けなくとも良い。もしコンデンサを設ける場合、スイ
ッチング用ＴＦＴ１１０１のソース領域とドレイン領域
のソース信号線に接続されていない方と、電源供給線１
１０５との間にコンデンサを接続するようにする。図７
（Ｂ）に示した回路図において、電源供給線１１０５は
ゲート信号線１１０２と平行に並んでいる。
【０１２３】またＥＬ駆動用ＴＦＴ１１０４の活性層中
にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲー
ト絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成して
も良い。ＥＬ駆動用ＴＦＴ１１０４がｎチャネル型ＴＦ
Ｔでもｐチャネル型ＴＦＴでも、活性層のドレイン領域
側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴ１
１０４のゲート電極とＬｏｖ領域との間に容量を形成す
ることができ、ＥＬ駆動用ＴＦＴ１１０４のゲート電圧
を保持することができる。特にＥＬ駆動用ＴＦＴ１１０
４がｎチャネル型ＴＦＴの場合、活性層のドレイン領域
側にＬｏｖ領域を形成することでオン電流を増加させる
ことができる。
【０１２４】なお図７（Ｂ）に示した回路図において、
スイッチング用ＴＦＴ１１０１またはＥＬ駆動用ＴＦＴ
１１０４をマルチゲート構造としても良い。スイッチン
グ用ＴＦＴをマルチゲート構造にすることによって、オ
フ電流を下げることができる。
【０１２５】またＥＬ駆動用ＴＦＴをマルチゲート構造
にした場合、熱によるＥＬ駆動用ＴＦＴの劣化を抑える
ことができる。
【０１２６】なお、図７（Ｂ）では電源供給線１１０５
とゲート信号線１１０２とが重ならないように設けた構
造となっているが、両者が異なる層に形成される配線で
あれば、絶縁膜を介して重なるように設けることもでき
る。この場合、電源供給線１１０５とゲート信号線１１
０２とで専有面積を共有させることができるため、画素
部をさらに高精細化することができる。
【０１２７】次に本発明の画素の回路図の別の一例を図
８（Ａ）に示す。図８（Ａ）において、画素１２００と
画素１２１０とが隣接して設けられている。図８（Ａ）
において、１２０１及び１２１１はスイッチング用ＴＦ
Ｔである。なお本発明において、スイッチング用ＴＦＴ
１２０１及び１２１１はｎチャネル型ＴＦＴでもｐチャ
ネル型ＴＦＴでも、どちらでも用いることが可能であ
る。図８（Ａ）において、スイッチング用ＴＦＴ１２０
１及び１２１１にはｎチャネル型ＴＦＴを用いる。スイ
ッチング用ＴＦＴ１２０１及び１２１１のゲート電極
は、ゲート信号を入力するゲート信号線１２０２に接続
されている。スイッチング用ＴＦＴ１２０１及び１２１
１のソース領域とドレイン領域は、一方はデジタルデー
タ信号を入力するソース信号線１２０３と１２０４とに
それぞれ接続されており、もう一方はＳＲＡＭ１２０８
の入力側と１２１８の入力側とにそれぞれ接続される。
ＳＲＡＭ１２０８と１２１８の出力側は、ＥＬ駆動用Ｔ
ＦＴ１２０４及び１２１４のゲート電極にそれぞれ接続
される。
【０１２８】なおＳＲＡＭ１２０８と１２１８として、
図４、図６または図２０に示したものを用いることがで
きるが、他の構成のＳＲＡＭも当然用いることが可能で
ある。
【０１２９】そして、ＥＬ駆動用ＴＦＴ１２０４及び１
２１４のソース領域は電源供給線１２２０に接続され、
ドレイン領域はＥＬ素子１２０５及び１２１５に接続さ
れる。このように本実施例では隣り合う２つの画素で１
つの電源供給線１２２０を共有している。これにより、
図７で示した構成に比べて、電源供給線の数を減らすこ
とができる。配線の画素部全体に対する割合が小さい
と、ＥＬ層の発光する方向に配線が設けられている場合
において、配線による光の遮蔽が抑えられる。
【０１３０】ＥＬ素子１２０５及び１２１５はそれぞれ
陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層
とでなる。なお本発明において、陽極が画素電極で陰極
が対向電極の場合、ＥＬ駆動用ＴＦＴ１２０４及び１２
１４のドレイン領域は、ＥＬ素子１２０５及び１２１５
の陽極に接続される。逆に陽極が対向電極で陰極が画素
電極の場合、ＥＬ駆動用ＴＦＴ１２０４及び１２１４の
ドレイン領域は、ＥＬ素子１２０５及び１２１５の陰極
に接続される。
【０１３１】なおＥＬ駆動用１２０４及び１２１４はｎ
チャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらで
も用いることが可能であるが、ＥＬ素子１２０５及び１
２１５の陽極が画素電極で陰極が対向電極の場合、ＥＬ
駆動用ＴＦＴ１２０４及び１２１４はｐチャネル型ＴＦ
Ｔであることが好ましい。また逆にＥＬ素子１２０５及
び１２１５の陽極が対向電極で陰極が画素電極の場合、
ＥＬ駆動用ＴＦＴ１２０４及び１２１４はｎチャネル型
ＴＦＴであることが好ましい。図８（Ａ）ではＥＬ駆動
用ＴＦＴ１２０４及び１２１４にｐチャネル型ＴＦＴを
用いており、ＥＬ素子１２０５及び１２１５の陽極が画
素電極で陰極が対向電極となっている。
【０１３２】また、本発明ではＳＲＡＭ１２０８及び１
２１８を画素の中に設けているので、スイッチング用Ｔ
ＦＴ１２０１及び１２１１が非選択状態（オフの状態）
にある時にＥＬ駆動用ＴＦＴ１２０４及び１２１４のゲ
ート電圧を保持するためのコンデンサを設けなくとも良
い。もしコンデンサを設ける場合は、スイッチング用Ｔ
ＦＴ１２０１及び１２１１のソース領域とドレイン領域
のソース信号線に接続されていない方と、電源供給線１
２２０との間にコンデンサを接続するようにする。
【０１３３】またＥＬ駆動用ＴＦＴ１２０４及び１２１
４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート
電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領
域）を形成しても良い。ＥＬ駆動用ＴＦＴ１２０４がｎ
チャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層
のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ
駆動用ＴＦＴ１２０４、１２１４のゲート電極とＬｏｖ
領域との間に容量を形成することができ、ＥＬ駆動用Ｔ
ＦＴ１２０４、１２１４のゲート電圧を保持することが
できる。特にＥＬ駆動用ＴＦＴ１２０４がｎチャネル型
ＴＦＴの場合、活性層のドレイン領域側にＬｏｖ領域を
形成することでオン電流を増加させることができる。
【０１３４】なお図８（Ａ）に示した回路図において、
スイッチング用ＴＦＴ１２０１、１２１１またはＥＬ駆
動用ＴＦＴ１２０４、１２１４をマルチゲート構造とし
ても良い。図８（Ａ）に示した画素のスイッチング用Ｔ
ＦＴ１２０１、１２１１をマルチゲート構造とすること
によって、オフ電流を下げることができる。
【０１３５】またＥＬ駆動用ＴＦＴをマルチゲート構造
にした場合、熱によるＥＬ駆動用ＴＦＴの劣化を抑える
ことができる。
【０１３６】次に本発明の画素の回路図の別の一例を図
８（Ｂ）に示す。図８（Ｂ）において、画素１３００と
画素１３１０とが隣接して設けられている。図８（Ｂ）
において、１３０１及び１３１１はスイッチング用ＴＦ
Ｔである。なお本発明において、スイッチング用ＴＦＴ
１３０１及び１３１１はｎチャネル型ＴＦＴでもｐチャ
ネル型ＴＦＴでも、どちらでも用いることが可能であ
る。図８（Ｂ）において、スイッチング用ＴＦＴ１３０
１及び１３１１にはｎチャネル型ＴＦＴを用いる。スイ
ッチング用ＴＦＴ１３０１及び１３１１のゲート電極
は、ゲート信号を入力するゲート信号線１３０２及び１
３１２にそれぞれ接続されている。スイッチング用ＴＦ
Ｔ１３０１及び１３１１のソース領域とドレイン領域
は、一方はデジタルデータ信号を入力するソース信号線
１３０３にそれぞれ接続されている。またもう一方はＳ
ＲＡＭ１３０８、１３１８の入力側にそれぞれ接続され
ている。ＳＲＡＭ１３０８、１３１８の出力側はＥＬ駆
動用ＴＦＴ１３０４及び１３１４のゲート電極にそれぞ
れ接続される。
【０１３７】なおＳＲＡＭ１３０８、１３１８として、
図４、図６または図２０に示したものを用いることがで
きるが、他の構成のＳＲＡＭも当然用いることが可能で
ある。
【０１３８】ＥＬ駆動用ＴＦＴ１３０４及び１３１４の
ソース領域は電源供給線１３２０に接続され、ドレイン
領域はＥＬ素子１３０５及び１３１５に接続される。こ
のように本実施例では隣り合う２つの画素で１つの電源
供給線１３２０を共有している。これにより、図７で示
した構成に比べて、電源供給線の数を減らすことができ
る。配線の画素部全体に対する割合が小さいと、ＥＬ層
の発光する方向に配線が設けられている場合において、
配線による光の遮蔽が抑えられる。そして図８（Ｂ）に
示した回路図において、電源供給線１３２０はゲート信
号線１３０２、１３１２と平行に並んでいる。
【０１３９】ＥＬ素子１３０５及び１３１５はそれぞれ
陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層
とでなる。なお本発明において、陽極が画素電極で陰極
が対向電極の場合、ＥＬ駆動用ＴＦＴ１３０４及び１３
１４のドレイン領域は、ＥＬ素子１３０５及び１３１５
の陽極に接続される。逆に陽極が対向電極で陰極が画素
電極の場合、ＥＬ駆動用ＴＦＴ１３０４及び１３１４の
ドレイン領域は、ＥＬ素子１３０５及び１３１５の陰極
に接続される。なおＥＬ駆動用１３０４及び１３１４は
ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちら
でも用いることが可能であるが、ＥＬ素子１３０５及び
１３１５の陽極が画素電極で陰極が対向電極の場合、Ｅ
Ｌ駆動用ＴＦＴ１３０４及び１３１４はｐチャネル型Ｔ
ＦＴであることが好ましい。また逆にＥＬ素子１３０５
及び１３１５の陽極が対向電極で陰極が画素電極の場
合、ＥＬ駆動用ＴＦＴ１３０４及び１３１４はｎチャネ
ル型ＴＦＴであることが好ましい。図８（Ｂ）ではＥＬ
駆動用ＴＦＴ１３０４及び１３１４にｐチャネル型ＴＦ
Ｔを用いており、ＥＬ素子１３０５及び１３１５の陽極
が画素電極で陰極が対向電極となっている。
【０１４０】また、本発明ではＳＲＡＭ１３０８、１３
１８を画素の中に設けているので、スイッチング用ＴＦ
Ｔ１３０１及び１３１１が非選択状態（オフの状態）に
ある時にＥＬ駆動用ＴＦＴ１３０４、１３１４のゲート
電圧を保持するためのコンデンサを設けなくとも良い。
コンデンサを設ける場合、スイッチング用ＴＦＴ１３０
１、１３１１のソース領域とドレイン領域のソース信号
線に接続されていない方と、電源供給線１３２０との間
にコンデンサを接続するようにする。
【０１４１】またＥＬ駆動用ＴＦＴ１３０４及び１３１
４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート
電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領
域）を形成しても良い。ＥＬ駆動用ＴＦＴ１３０４及び
１３１４がｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴ
でも、活性層のドレイン領域側にＬｏｖ領域を形成する
ことで、ＥＬ駆動用ＴＦＴ１３０４及び１３１４のゲー
ト電極とＬｏｖ領域との間に容量を形成することがで
き、ＥＬ駆動用ＴＦＴ１３０４及び１３１４のゲート電
圧を保持することができる。特にＥＬ駆動用ＴＦＴ１３
０４及び１３１４がｎチャネル型ＴＦＴの場合、活性層
のドレイン領域側にＬｏｖ領域を形成することでオン電
流を増加させることができる。
【０１４２】なお図８（Ｂ）に示した回路図において、
スイッチング用ＴＦＴ１３０１、１３１１またはＥＬ駆
動用ＴＦＴ１３０４、１３１４をマルチゲート構造とし
ても良い。図８（Ｂ）に示した画素のスイッチング用Ｔ
ＦＴ１３０１、１３１１をマルチゲート構造とすること
によってオフ電流を下げることができ、コンデンサを特
に設けなくともＥＬ駆動用ＴＦＴ１３０４及び１３１４
のゲート電圧を保持することができる。
【０１４３】また図には示してはいないが、ＥＬ駆動用
ＴＦＴをマルチゲート構造にした場合、熱によるＥＬ駆
動用ＴＦＴの劣化を抑えることができる。
【０１４４】なお本実施例において、ＥＬ駆動用ＴＦＴ
のドレイン領域とＥＬ素子が有する画素電極との間に抵
抗体を設けても良い。抵抗体を設けることによって、Ｅ
Ｌ駆動用ＴＦＴからＥＬ素子へ供給される電流量を制御
し、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐこ
とが可能になる。抵抗体はＥＬ駆動用ＴＦＴのオン抵抗
よりも十分に大きい抵抗値を示す素子であれば良いため
構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオ
ンの状態の時に、ＴＦＴのドレイン電圧をその時に流れ
ているドレイン電流で割った値である。抵抗体の抵抗値
としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０
ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から
選択すれば良い。抵抗体として抵抗値の高い半導体層を
用いると形成が容易であり好ましい。
【０１４５】（実施例３）本実施例では、本発明を用い
てＥＬディスプレイを作製した例について説明する。
【０１４６】図９（Ａ）は本発明を用いたＥＬ表示装置
の上面図である。図９（Ａ）において、４０１０は基
板、４０１１は画素部、４０１２はソース信号側駆動回
路、４０１３はゲート信号側駆動回路であり、それぞれ
の駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０
１７に至り、外部機器へと接続される。
【０１４７】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。
【０１４８】また、図９（Ｂ）は本実施例のＥＬ表示装
置の断面構造であり、基板４０１０、下地膜４０２１の
上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路
を図示している。）４０２２及び画素部用ＴＦＴ４０２
３（但し、ここではＥＬ素子への電流を制御するＥＬ駆
動用ＴＦＴだけ図示している。）が形成されている。こ
れらのＴＦＴは公知の構造（トップゲート構造またはボ
トムゲート構造）を用いれば良い。
【０１４９】駆動回路用ＴＦＴ４０２２、画素部用ＴＦ
Ｔ４０２３が完成したら、樹脂材料でなる層間絶縁膜
（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３の
ドレインと電気的に接続する透明導電膜でなる画素電極
４０２７を形成する。透明導電膜としては、酸化インジ
ウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。そして、画素電極４０２７を形成したら、絶縁膜
４０２８を形成し、画素電極４０２７上に開口部を形成
する。
【０１５０】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。
【０１５１】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。
【０１５２】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、ＥＬ層４０２９と陰極４０３０とを
不活性雰囲気または真空中で成膜するといった工夫が必
要である。本実施例ではマルチチャンバー方式（クラス
ターツール方式）の成膜装置を用いることで上述のよう
な成膜を可能とする。
【０１５３】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。
【０１５４】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。
【０１５５】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。
【０１５６】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の間にシーリング材７０
００が設けられ、さらにシーリング材７０００の外側に
は密封材（第２のシーリング材）７００１が形成され
る。
【０１５７】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
【０１５８】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０１５９】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜６００３とは別に、スペーサ
ー圧を緩和する樹脂膜などを設けてもよい。
【０１６０】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
【０１６１】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。
【０１６２】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。
【０１６３】なお図９では、充填材６００４を設けてか
らカバー材６０００を接着し、充填材６００４の側面
（露呈面）を覆うようにシーリング材７０００を取り付
けているが、カバー材６０００及びシーリング材７００
０を取り付けてから、充填材６００４を設けても良い。
この場合、基板４０１０、カバー材６０００及びシーリ
ング材７０００で形成されている空隙に通じる充填材の
注入口を設ける。そして前記空隙を真空状態（１０-2Ｔ
ｏｒｒ以下）にし、充填材の入っている水槽に注入口を
浸してから、空隙の外の気圧を空隙の中の気圧よりも高
くして、充填材を空隙の中に充填する。
【０１６４】次に、図９（Ａ）、（Ｂ）とは異なる形態
のＥＬ表示装置を作製した例について、図１０（Ａ）、
（Ｂ）を用いて説明する。図９（Ａ）、（Ｂ）と同じ番
号のものは同じ部分を指しているので説明は省略する。
【０１６５】図１０（Ａ）は本実施例のＥＬ表示装置の
上面図であり、図１０（Ａ）をＡ-Ａ'で切断した断面図
を図１０（Ｂ）に示す。
【０１６６】図９に従って、ＥＬ素子の表面を覆ってパ
ッシベーション膜６００３までを形成する。
【０１６７】さらに、ＥＬ素子を覆うようにして充填材
６００４を設ける。この充填材６００４は、カバー材６
０００を接着するための接着剤としても機能する。充填
材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
【０１６８】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０１６９】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
【０１７０】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
【０１７１】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。
【０１７２】次に、充填材６００４を用いてカバー材６
０００を接着した後、充填材６００４の側面（露呈面）
を覆うようにフレーム材６００１を取り付ける。フレー
ム材６００１はシーリング材（接着剤として機能する）
６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましい
が、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材６００２はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材６００２の内部に乾燥剤を添加してあっても良
い。
【０１７３】また、配線４０１６はシーリング材６００
２と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４、４０１５も同様にし
てシーリング材６００２の下を通ってＦＰＣ４０１７に
電気的に接続される。
【０１７４】なお図１０では、充填材６００４を設けて
からカバー材６０００を接着し、充填材６００４の側面
（露呈面）を覆うようにフレーム材６００１を取り付け
ているが、カバー材６０００及びフレーム材６００１を
取り付けてから、充填材６００４を設けても良い。この
場合、基板４０１０、カバー材６０００及びフレーム材
６００１で形成されている空隙に通じる充填材の注入口
を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ
以下）にし、充填材の入っている水槽に注入口を浸して
から、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。
【０１７５】なお、本実施例の構成は、実施例１または
２と自由に組み合わせて実施することが可能である。
【０１７６】（実施例４）ここで画素部のさらに詳細な
断面構造を図１１に示す。図１１において、基板３５０
１上に設けられたスイッチング用ＴＦＴ３５０２は公知
の方法を用いて作製される。本実施例ではダブルゲート
構造としている。なお、本実施例ではダブルゲート構造
としているが、シングルゲート構造でも構わないし、ト
リプルゲート構造やそれ以上のゲート本数を持つマルチ
ゲート構造でも構わない。また本実施例では説明を簡便
にするために、ＳＲＡＭ用のＴＦＴは図示しなかった
が、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴと同じ構
成を用いることが可能である。
【０１７７】また、ＥＬ駆動用ＴＦＴ３５０３はｎチャ
ネル型ＴＦＴであり、公知の方法を用いて作製される。
このとき、スイッチング用ＴＦＴ３５０２のドレイン配
線３５は配線３６によってＳＲＡＭ（図示せず）の入力
側に電気的に接続されている。また、３８で示される配
線は、スイッチング用ＴＦＴ３５０２のゲート電極３９
aと３９bを電気的に接続するゲート信号線である。
【０１７８】本実施例ではＥＬ駆動用ＴＦＴ３５０３を
シングルゲート構造で図示しているが、複数のＴＦＴを
直列につなげたマルチゲート構造としても良い。さら
に、複数のＴＦＴを並列につなげて実質的にチャネル形
成領域を複数に分割し、熱の放射を高い効率で行えるよ
うにした構造としても良い。このような構造は熱による
劣化対策として有効である。
【０１７９】また、ドレイン配線４０は電源供給線（図
示せず）に接続され、常に一定の電圧が加えられてい
る。
【０１８０】スイッチング用ＴＦＴ３５０２及びＥＬ駆
動用ＴＦＴ３５０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
ＥＬ層は非常に薄いため、段差が存在することによって
発光不良を起こす場合がある。従って、ＥＬ層をできる
だけ平坦面に形成しうるように画素電極を形成する前に
平坦化しておくことが望ましい。
【０１８１】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、ＥＬ駆動用ＴＦＴ３
５０３のドレイン領域に電気的に接続される。画素電極
４３としてはアルミニウム合金膜、銅合金膜または銀合
金膜など低抵抗な導電膜またはそれらの積層膜を用いる
ことが好ましい。勿論、他の導電膜との積層構造として
も良い。
【０１８２】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４５が形成される。なお、ここで
は一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機ＥＬ材料としてはπ共役ポリマー系材
料を用いる。代表的なポリマー系材料としては、ポリパ
ラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバ
ゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられ
る。
【０１８３】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。
【０１８４】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１８５】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。
【０１８６】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。
【０１８７】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造のＥＬ層としてい
る。そして、正孔注入層４６の上には透明導電膜でなる
陽極４７が設けられる。本実施例の場合、発光層４５で
生成された光は上面側に向かって（ＴＦＴの上方に向か
って）放射されるため、陽極は透光性でなければならな
い。透明導電膜としては酸化インジウムと酸化スズとの
化合物や酸化インジウムと酸化亜鉛との化合物を用いる
ことができるが、耐熱性の低い発光層や正孔注入層を形
成した後で形成するため、可能な限り低温で成膜できる
ものが好ましい。
【０１８８】陽極４７まで形成された時点でＥＬ素子３
５０５が完成する。なお、ここでいうＥＬ素子３５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成されている。画素電極４３は画素
の面積にほぼ一致するため、画素全体がＥＬ素子として
機能する。従って、発光の利用効率が非常に高く、明る
い画像表示が可能となる。
【０１８９】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。
【０１９０】以上のように本発明のＥＬディスプレイは
図１１のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強いＥＬ駆動用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬディスプレイが得られる。
【０１９１】なお、本実施例の構成は、実施例１〜３構
成と自由に組み合わせて実施することが可能である。
【０１９２】（実施例５）本実施例では、実施例４に示
した画素部において、ＥＬ素子３５０５の構造を反転さ
せた構造について説明する。説明には図１２を用いる。
なお、図１１の構造と異なる点はＥＬ素子の部分とＥＬ
駆動用ＴＦＴだけであるので、その他の説明は省略する
こととする。また本実施例では説明を簡便にするため
に、ＳＲＡＭ用のＴＦＴは図示しなかったが、スイッチ
ング用ＴＦＴとＥＬ駆動用ＴＦＴと同じ構成を用いるこ
とが可能である。
【０１９３】図１２において、ＥＬ駆動用ＴＦＴ３５０
３はｐチャネル型ＴＦＴであり、公知の方法を用いて作
製することができる。
【０１９４】本実施例では、画素電極（陽極）５０とし
て透明導電膜を用いる。具体的には酸化インジウムと酸
化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ
ンジウムと酸化スズとの化合物でなる導電膜を用いても
良い。
【０１９５】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子３７０１が形成さ
れる。
【０１９６】本実施例の場合、発光層５２で発生した光
は、矢印で示されるようにＴＦＴが形成された基板の方
に向かって放射される。
【０１９７】なお、本実施例の構成は、実施例１〜３の
構成と自由に組み合わせて実施することが可能である。
【０１９８】（実施例６）本発明のＥＬディスプレイに
おいて、ＥＬ素子が有するＥＬ層に用いられる材料は、
有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実
施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧
が高いため、そのような駆動電圧に耐えうる耐圧特性を
有するＴＦＴを用いなければならない。
【０１９９】または、将来的にさらに駆動電圧の低い無
機ＥＬ材料が開発されれば、本発明に適用することは可
能である。
【０２００】また、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせることが可能であ
る。
【０２０１】（実施例７）本発明において、ＥＬ層とし
て用いる有機物質は低分子系有機物質であってもポリマ
ー系（高分子系）有機物質であっても良い。低分子系有
機物質はＡｌｑ3（トリス−８−キノリライト−アルミ
ニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中
心とした材料が知られている。ポリマー系有機物質とし
て、π共役ポリマー系の物質が挙げられる。代表的に
は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリ
ビニルカルバゾール）、ポリカーボネート等が挙げられ
る。
【０２０２】ポリマー系（高分子系）有機物質は、スピ
ンコーティング法（溶液塗布法ともいう）、ディッピン
グ法、ディスペンス法、印刷法またはインクジェット法
など簡易な薄膜形成方法で形成でき、低分子系有機物質
に比べて耐熱性が高い。
【０２０３】また本発明のＥＬディスプレイが有するＥ
Ｌ素子において、そのＥＬ素子が有するＥＬ層が、電子
輸送層と正孔輸送層とを有している場合、電子輸送層と
正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは
非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良
い。
【０２０４】非晶質半導体には多量のトラップ準位が存
在し、かつ非晶質半導体が他の層と接する界面において
多量の界面準位を形成する。そのため、ＥＬ素子は低い
電圧で発光させることができるとともに、高輝度化を図
ることもできる。
【０２０５】また有機ＥＬ層にドーパント（不純物）を
添加し、有機ＥＬ層の発光の色を変化させても良い。ド
ーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、
クマリン６、ＴＰＢ、キナクリドン等が挙げられる。
【０２０６】本実施例の構成は、実施例１〜６と自由に
組み合わせて実施することが可能である。
【０２０７】（実施例８）本実施例では、画素部のスイ
ッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴ、ＳＲＡＭ用ＴＦ
Ｔを同時に形成する方法について図１３〜図１６を用い
て説明する。但し説明を簡単にするために、ＳＲＡＭ用
ＴＦＴに関しては、ＳＲＡＭを構成するｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴを１つづつ図示することとす
る。なお画素部とその周辺に設けられる駆動回路部のＴ
ＦＴを同時に作製しても良い。
【０２０８】まず、図１３（Ａ）に示すように、下地膜
（図示せず）を表面に設けた基板５０１を用意する。本
実施例では結晶化ガラス上に下地膜として１００ｎｍ厚
の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを
積層して用いる。この時、結晶化ガラス基板に接する方
の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿
論、下地膜を設けずに石英基板上に直接素子を形成して
も良い。
【０２０９】次に基板５０１の上に４５ｎｍの厚さのア
モルファスシリコン膜５０２を公知の成膜法で形成す
る。なお、アモルファスシリコン膜に限定する必要はな
く、非晶質構造を含む半導体膜（微結晶半導体膜を含
む）であれば良い。さらに非晶質シリコンゲルマニウム
膜などの非晶質構造を含む化合物半導体膜でも良い。
【０２１０】ここから図１３（Ｃ）までの工程は本出願
人による特開平１０−２４７７３５号公報を完全に引用
することができる。同公報ではＮｉ等の元素を触媒とし
て用いた半導体膜の結晶化方法に関する技術を開示して
いる。
【０２１１】まず、開口部５０３ａ、５０３ｂを有する
保護膜５０４を形成する。本実施例では１５０ｎｍ厚の
酸化珪素膜を用いる。そして、保護膜５０４の上にスピ
ンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ
含有層）５０５を形成する。このＮｉ含有層の形成に関
しては、前記公報を参考にすれば良い。
【０２１２】次に、図１３（Ｂ）に示すように、不活性
雰囲気中で５７０℃１４時間の加熱処理を加え、アモル
ファスシリコン膜５０２を結晶化する。この際、Ｎｉが
接した領域（以下、Ｎｉ添加領域という）５０６ａ、５
０６ｂを起点として、基板と概略平行に結晶化が進行
し、棒状結晶が集まって並んだ結晶構造でなるポリシリ
コン膜５０７が形成される。
【０２１３】次に、図１３（Ｃ）に示すように、保護膜
５０４をそのままマスクとして１５族に属する元素（好
ましくはリン）をＮｉ添加領域５０６a、５０６bに添加
する。こうして高濃度にリンが添加された領域（以下、
リン添加領域という）５０８a、５０８bが形成される。
【０２１４】次に、図１３（Ｃ）に示すように、不活性
雰囲気中で６００℃１２時間の加熱処理を加える。この
熱処理によりポリシリコン膜５０７中に存在するＮｉは
移動し、最終的には殆ど全て矢印が示すようにリン添加
領域５０８a、５０８bに捕獲されてしまう。これはリン
による金属元素（本実施例ではＮｉ）のゲッタリング効
果による現象であると考えられる。
【０２１５】この工程によりポリシリコン膜５０９中に
残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）によ
る測定値で少なくとも２×１０17atoms/cm3にまで低減
される。Ｎｉは半導体にとってライフタイムキラーであ
るが、この程度まで低減されるとＴＦＴ特性には何ら悪
影響を与えることはない。また、この濃度は殆ど現状の
ＳＩＭＳ分析の測定限界であるので、実際にはさらに低
い濃度（２×１０17atoms/cm3以下）であると考えられ
る。
【０２１６】こうして触媒を用いた結晶化され、且つ、
その触媒がＴＦＴの動作に支障を与えないレベルにまで
低減されたポリシリコン膜５０９が得られる。その後、
このポリシリコン膜５０９のみを用いた活性層５１０〜
５１３をパターニング工程により形成する。また、この
時、後のパターニングにおいてマスク合わせを行うため
のマーカーを、上記ポリシリコン膜を用いて形成すると
良い。（図１３（Ｄ））
【０２１７】次に、図１３（Ｅ）に示すように、５０ｎ
ｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形
成し、その上で酸化雰囲気中で９５０℃１時間の加熱処
理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素
雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気
でも良い。
【０２１８】この熱酸化工程では活性層と上記窒化酸化
シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポ
リシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン
膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と
５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性
層５１０〜５１３の膜厚はこの熱酸化工程によって３０
ｎｍとなる。
【０２１９】次に、図１４（Ａ）に示すように、レジス
トマスク５１５ａ、５１５ｂを形成し、ゲート絶縁膜５
１４を介してｐ型を付与する不純物元素（以下、ｐ型不
純物元素という）を添加する。ｐ型不純物元素として
は、代表的には１３族に属する元素、典型的にはボロン
またはガリウムを用いることができる。この工程（チャ
ネルドープ工程という）はＴＦＴのしきい値電圧を制御
するための工程である。
【０２２０】なお、本実施例ではジボラン（Ｂ2Ｈ6）を
質量分離しないでプラズマ励起したイオンドープ法でボ
ロンを添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。この工程により１×１
０15〜１×１０18atoms/cm3（代表的には５×１０16〜
５×１０17atoms/cm3）の濃度でボロンを含む不純物領
域５１６、５１７が形成される。
【０２２１】次に、図１４（Ｂ）に示すように、レジス
トマスク５１９a、５１９bを形成し、ゲート絶縁膜５１
４を介してｎ型を付与する不純物元素（以下、ｎ型不純
物元素という）を添加する。なお、ｎ型不純物元素とし
ては、代表的には１５族に属する元素、典型的にはリン
又は砒素を用いることができる。なお、本実施例ではフ
ォスフィン（ＰＨ3）を質量分離しないでプラズマ励起
したプラズマドーピング法を用い、リンを１×１０18at
oms/cm3の濃度で添加する。勿論、質量分離を行うイオ
ンインプランテーション法を用いても良い。
【０２２２】この工程により形成されるｎ型不純物領域
５２０には、ｎ型不純物元素が２×１０16〜５×１０19
atoms/cm3（代表的には５×１０17〜５×１０18atoms/c
m3）の濃度で含まれるようにドーズ量を調節する。
【０２２３】次に、図１４（Ｃ）に示すように、添加さ
れたｎ型不純物元素及びｐ型不純物元素の活性化工程を
行う。活性化手段を限定する必要はないが、ゲート絶縁
膜５１４が設けられているので電熱炉を用いたファーネ
スアニール処理が好ましい。また、図１４（Ａ）の工程
でチャネル形成領域となる部分の活性層／ゲート絶縁膜
界面にダメージを与えてしまっている可能性があるた
め、なるべく高い温度で加熱処理を行うことが望まし
い。
【０２２４】本実施例の場合には耐熱性の高い結晶化ガ
ラスを用いているので、活性化工程を８００℃１時間の
ファーネスアニール処理により行う。なお、処理雰囲気
を酸化性雰囲気にして熱酸化を行っても良いし、不活性
雰囲気で加熱処理を行っても良い。
【０２２５】この工程によりｎ型不純物領域５２０の端
部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型
不純物元素を添加していない領域（図１４（Ａ）の工程
で形成されたｐ型不純物領域）との境界部（接合部）が
明確になる。このことは、後にＴＦＴが完成した時点に
おいて、ＬＤＤ領域とチャネル形成領域とが非常に良好
な接合部を形成しうることを意味する。
【０２２６】次に、２００〜４００ｎｍ厚の導電膜を形
成し、パターニングしてゲート電極５２２〜５２５を形
成する。このゲート電極５２２〜５２５の線幅によって
各ＴＦＴのチャネル長の長さが決定する。
【０２２７】なお、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
導電膜を用いることができる。具体的には、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）か
ら選ばれた元素でなる膜、または前記元素の窒化物でな
る膜（代表的には窒化タンタル膜、窒化タングステン
膜、窒化チタン膜）、または前記元素を組み合わせた合
金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、ま
たは前記元素のシリサイド膜（代表的にはタングステン
シリサイド膜、チタンシリサイド膜）を用いることがで
きる。勿論、単層で用いても積層して用いても良い。
【０２２８】本実施例では、５０ｎｍ厚の窒化タングス
テン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）
膜とでなる積層膜を用いる。これはスパッタ法で形成す
れば良い。また、スパッタガスとしてキセノン（Ｘ
ｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力
による膜はがれを防止することができる。
【０２２９】またこの時、ゲート電極５２３はｎ型不純
物領域５２０の一部とゲート絶縁膜５１４を介して重な
るように形成する。この重なった部分が後にゲート電極
と重なったＬＤＤ領域となる。なお、ゲート電極５２４
a、５２４bは断面では二つに見えるが、実際は電気的に
接続されている。またゲート電極５２２、５２３も断面
では二つに見えるが、実際は電気的に接続されている。
【０２３０】次に、図１５（Ａ）に示すように、ゲート
電極５２２〜５２５をマスクとして自己整合的にｎ型不
純物元素（本実施例ではリン）を添加する。こうして形
成される不純物領域５２６〜５３３にはｎ型不純物領域
５２０の１／２〜１／１０（代表的には１／３〜１／
４）の濃度でリンが添加されるように調節する。具体的
には、１×１０16〜５×１０18atoms/cm3（典型的には
３×１０17〜３×１０18atoms/cm3）の濃度が好まし
い。
【０２３１】次に、図１５（Ｂ）に示すように、ゲート
電極等を覆う形でレジストマスク５３４a〜５３４dを形
成し、ｎ型不純物元素（本実施例ではリン）を添加して
高濃度にリンを含む不純物領域５３５〜５３９を形成す
る。ここでもフォスフィン（ＰＨ3）を用いたイオンド
ープ法で行い、この領域のリンの濃度は１×１０20〜１
×１０21atoms/cm3（代表的には２×１０20〜５×１０
21atoms/cm3）となるように調節する。
【０２３２】この工程によってｎチャネル型ＴＦＴのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用ＴＦＴは、図１５（Ａ）の工程で形成したｎ型
不純物領域５２８〜５３１の一部が残る。この残された
領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０２３３】次に、図１５（Ｃ）に示すように、レジス
トマスク５３４a〜５３４ｄを除去し、新たにレジスト
マスク５４２を形成する。そして、ｐ型不純物元素（本
実施例ではボロン）を添加し、高濃度にボロンを含む不
純物領域５４０、５４１、５４３、５４４を形成する。
ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法に
より３×１０20〜３×１０21atoms/cm3（代表的には５
×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボ
ロンを添加する。
【０２３４】なお、不純物領域５４０、５４１、５４
３、５４４には既に１×１０20〜１×１０21atoms/cm3
の濃度でリンが添加されているが、ここで添加されるボ
ロンはその少なくとも３倍以上の濃度で添加される。そ
のため、予め形成されていたｎ型の不純物領域は完全に
ｐ型に反転し、ｐ型の不純物領域として機能する。
【０２３５】次に、図１５（Ｄ）に示すように、レジス
トマスク５４２を除去した後、第１層間絶縁膜５４６を
形成する。第１層間絶縁膜５４６としては、珪素を含む
絶縁膜を単層で用いるか、その中で組み合わせた積層膜
を用いれば良い。また、膜厚は４００ｎｍ〜１．５μm
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化
珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造
とする。
【０２３６】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化する。活性化手段として
は、ファーネスアニール法が好ましい。本実施例では電
熱炉において窒素雰囲気中、５５０℃、４時間の熱処理
を行う。
【０２３７】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
【０２３８】なお、水素化処理は第１層間絶縁膜５４６
を形成する間に入れても良い。即ち、２００ｎｍ厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成し
ても構わない。
【０２３９】次に、図１６（Ａ）に示すように、第１層
間絶縁膜５４６に対してコンタクトホールを形成し、ソ
ース信号線５４７〜５５０と、ドレイン配線５５１〜５
５３を形成する。なお、本実施例ではこの電極を、Ｔｉ
膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎ
ｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層
構造の積層膜とする。勿論、他の導電膜でも良い。
【０２４０】次に、５０〜５００ｎｍ（代表的には２０
０〜３００ｎｍ）の厚さで第１パッシベーション膜５５
４を形成する。本実施例では第１パッシベーション膜５
５４として３００ｎｍ厚の窒化酸化シリコン膜を用い
る。これは窒化シリコン膜で代用しても良い。
【０２４１】この時、窒化酸化シリコン膜の形成に先立
ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理
を行うことは有効である。この前処理により励起された
水素が第１層間絶縁膜５４６に供給され、熱処理を行う
ことで、第１パッシベーション膜５５４の膜質が改善さ
れる。それと同時に、第１層間絶縁膜５４６に添加され
た水素が下層側に拡散するため、効果的に活性層を水素
化することができる。
【０２４２】次に、図１６（Ｂ）に示すように、有機樹
脂からなる第２層間絶縁膜５５５を形成する。有機樹脂
としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。特に、第２層間絶
縁膜５５５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実
施例では２．５μmの厚さでアクリル膜を形成する。
【０２４３】次に、第２層間絶縁膜５５５、第１パッシ
ベーション膜５５４にドレイン配線５５３に達するコン
タクトホールを形成し、画素電極（陽極）５５６を形成
する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜
を１１０ｎｍの厚さに形成し、パターニングを行って画
素電極とする。また、酸化インジウムに２〜２０％の酸
化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良
い。この画素電極がＥＬ素子２０３の陽極となる。
【０２４４】次に、珪素を含む絶縁膜（本実施例では酸
化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５
６に対応する位置に開口部を形成して第３層間絶縁膜５
５７を形成する。開口部を形成する際、ウェットエッチ
ング法を用いることで容易にテーパー形状の側壁とする
ことができる。開口部の側壁が十分になだらかでないと
段差に起因するＥＬ層の劣化が顕著な問題となってしま
う。
【０２４５】次に、ＥＬ層５５８及び陰極（ＭｇＡｇ電
極）５５９を、真空蒸着法を用いて大気解放しないで連
続形成する。なお、ＥＬ層５５８の膜厚は８０〜２００
ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５９の
厚さは１８０〜３００ｎｍ（典型的には２００〜２５０
ｎｍ）とすれば良い。
【０２４６】この工程では、赤色に対応する画素、緑色
に対応する画素及び青色に対応する画素に対して順次Ｅ
Ｌ層及び陰極を形成する。但し、ＥＬ層は溶液に対する
耐性に乏しいためフォトリソグラフィ技術を用いずに各
色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的に
ＥＬ層及を形成するのが好ましい。
【０２４７】なお、ＥＬ層５５８としては公知の材料を
用いることができる。公知の材料としては、駆動電圧を
考慮すると有機材料を用いるのが好ましい。例えば正孔
注入層、正孔輸送層、発光層及び電子注入層でなる４層
構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素
子２０３の陰極としてＭｇＡｇ電極を用いた例を示す
が、公知の他の材料を用いることが可能である。
【０２４８】また、保護電極５６０としてはアルミニウ
ムを主成分とする導電膜を用いれば良い。保護電極５６
０はＥＬ層及び陰極を形成した時とは異なるマスクを用
いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰
極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。
【０２４９】最後に、窒化珪素膜でなる第２パッシベー
ション膜５６１を３００ｎｍの厚さに形成する。実際に
は保護電極５６０がＥＬ層を水分等から保護する役割を
果たすが、さらに第２パッシベーション膜５６１を形成
しておくことで、ＥＬ素子２０３の信頼性をさらに高め
ることができる。
【０２５０】こうして図１６（Ｃ）に示すような構造の
アクティブマトリクス型ＥＬ表示装置が完成する。２０
１がスイッチング用ＴＦＴ、２０２がＥＬ駆動用ＴＦ
Ｔ、２０４がＳＲＡＭ用ｎチャネル型ＴＦＴ、２０５が
ＳＲＡＭ用ｐチャネル型ＴＦＴである。
【０２５１】なお、実際には、図１６（Ｃ）まで完成し
たら、さらに外気に曝されないように気密性の高い保護
フィルム（ラミネートフィルム、紫外線硬化樹脂フィル
ム等）やセラミックス製シーリングカンなどのハウジン
グ材でパッケージング（封入）することが好ましい。
【０２５２】本実施例の構成は、実施例１〜３、６、７
と自由に組み合わせて実施することが可能である。
【０２５３】（実施例９）本実施例では、図１で示した
ソース信号側駆動回路１０２の詳しい構成について説明
する。図２１に本実施例で用いられるソース信号側駆動
回路の一例を回路図で示す。
【０２５４】シフトレジスタ８０１、ラッチ（Ａ）（８
０２）、ラッチ（Ｂ）（８０３）、が図に示すように配
置されている。なお本実施例では、１組のラッチ（Ａ）
（８０２）、ラッチ（Ｂ）（８０３）が、４本のソース
信号線ＳＬｉｎｅ＿ａ〜ＳＬｉｎｅ＿ｄに対応してい
る。また本実施例では信号が有する電圧の振幅の幅を変
えるレベルシフトを設けなかったが、設計者が適宜設け
るようにしても良い。
【０２５５】クロック信号ＣＫ、ＣＫの極性が反転した
クロック信号ＣＫｂ、スタートパルスＳＰ、駆動方向切
り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフ
トレジスタ８０１に入力される。また外部から入力され
るデジタルデータ信号ＶＤは図に示した配線からラッチ
（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡ
Ｔ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそ
れぞれ図に示した配線からラッチ（Ｂ）（８０３）に入
力される。
【０２５６】ラッチ（Ａ）（８０２）の詳しい構成につ
いて、ソース信号線ＳＬｉｎｅ＿ａに対応するデジタル
データ信号を保持するラッチ（Ａ）（８０２）の一部８
０４を例にとって説明する。ラッチ（Ａ）（８０２）の
一部８０４は２つのクロックドインバータと２つのイン
バータを有している。
【０２５７】ラッチ（Ａ）（８０２）の一部８０４の上
面図を図２２に示す。８３１ａ、８３１ｂはそれぞれ、
ラッチ（Ａ）（８０２）の一部８０４が有するインバー
タの１つを形成するＴＦＴの活性層であり、８３６はイ
ンバータの１つを形成するＴＦＴの共通のゲート電極で
ある。また８３２ａ、８３２ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのイン
バータを形成するＴＦＴの活性層であり、８３７ａ、８
３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けら
れたゲート電極である。なおゲート電極８３７ａ、８３
７ｂは電気的に接続されている。
【０２５８】８３３ａ、８３３ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するクロックドイン
バータの１つを形成するＴＦＴの活性層である。活性層
８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けら
れており、ダブルゲート構造となっている。また活性層
８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられ
ており、ダブルゲート構造となっている。
【０２５９】８３４ａ、８３４ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのクロ
ックドインバータを形成するＴＦＴの活性層である。活
性層８３４ａ上にはゲート電極８３９、８４０が設けら
れており、ダブルゲート構造となっている。また活性層
８３４ｂ上にはゲート電極８４０、８４１が設けられて
おり、ダブルゲート構造となっている。
【０２６０】本実施例の構成は、実施例１〜８と自由に
組み合わせて実施することが可能である。
【０２６１】（実施例１０）次に図１〜図４に示した本
発明のＥＬディスプレイの、別の駆動方法について説明
する。ここではｎビットデジタル駆動方式により２n階
調の表示を行う場合について説明する。なおタイミング
チャートは実施の形態で示した場合と同じであるので、
図５を参照する。
【０２６２】まず、１フレーム期間をｎ個のサブフレー
ム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の
全ての画素が１つの画像を表示する期間を１フレーム期
間（Ｆ）と呼ぶ。通常のＥＬディスプレイでは発振周波
数は６０Ｈｚ以上、即ち１秒間に６０以上のフレーム期
間が設けられており、１秒間に６０以上の画像が表示さ
れている。１秒間に表示される画像の数が６０より少な
くなると、視覚的にフリッカ等の画像のちらつきが目立
ち始める。なお、１フレーム期間をさらに複数に分割し
た期間をサブフレーム期間と呼ぶ。階調数が多くなるに
つれて１フレーム期間の分割数も増え、駆動回路を高い
周波数で駆動しなければならない。
【０２６３】１つのサブフレーム期間は書き込み期間
（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み
期間とは、１サブフレーム期間中、全画素にデジタルデ
ータ信号を入力する期間であり、表示期間（点灯期間と
も呼ぶ）とは、ＥＬ素子の発光または非発光状態を選択
し表示を行う期間を示している。
【０２６４】ｎ個のサブフレーム期間（ＳＦ１〜ＳＦ
ｎ）がそれぞれ有する書き込み期間（Ｔａ１〜Ｔａｎ）
の長さは全て一定である。ＳＦ１〜ＳＦｎがそれぞれ有
する表示期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとす
る。
【０２６５】表示期間の長さは、Ｔｓ１：Ｔｓ２：Ｔｓ
３：…：Ｔｓ（ｎ−１)：Ｔｓｎ＝２0：２-1：２-2：
…：２-(n-2)：２-(n-1)となるように設定する。但し、
ＳＦ１〜ＳＦｎを出現させる順序はどのようにしても良
い。この表示期間の組み合わせで２n階調のうち所望の
階調表示を行うことができる。
【０２６６】まず書き込み期間において、対向電極の電
位（対向電位）は、電源供給線（Ｖ１〜Ｖｘ）の電位
（電源電位）と同じ高さに保たれている。対向電位の高
さは、ＥＬ素子が発光しない範囲で電源電位の高さと同
じであれば良い。なお電源電位は常に一定に保たれてい
る。また本明細書において、対向電位と電源電位との電
位差をＥＬ駆動電圧と呼ぶ。書き込み期間においてＥＬ
駆動電圧は０Ｖであることが望ましいが、ＥＬ素子が発
光しない程度の大きさであれば良い。
【０２６７】そしてゲート信号線Ｇ１に入力されるゲー
ト信号によって、ゲート信号線Ｇ１が選択される。よっ
てゲート信号線Ｇ１に接続されている全てのスイッチン
グ用ＴＦＴ１０５がオンの状態になる。そしてソース信
号線（Ｓ１〜Ｓｘ）に順にデジタルデータ信号が入力さ
れる。デジタルデータ信号は「０」または「１」の情報
を有しており、「０」と「１」のデジタルデータ信号が
それぞれＨｉまたはＬｏのいずれかの電圧を有する信号
を意味している。
【０２６８】そしてソース信号線（Ｓ１〜Ｓｘ）に入力
されたデジタルデータ信号は、オンの状態のスイッチン
グ用ＴＦＴ１０５を介してＳＲＡＭ１０８にＶｉｎとし
て入力され保持される。なおＳＲＡＭに入力されるデジ
タルデータ信号を入力デジタルデータ信号と呼ぶ。
【０２６９】次にゲート信号線Ｇ２に入力されるゲート
信号によって、ゲート信号線Ｇ２に接続されている全て
のスイッチング用ＴＦＴ１０５がオンの状態になる。そ
してソース信号線（Ｓ１〜Ｓｘ）に順にデジタルデータ
信号が入力される。
【０２７０】ソース信号線（Ｓ１〜Ｓｘ）に入力された
デジタルデータ信号は、オン（ＯＮ）の状態のスイッチ
ング用ＴＦＴ１０５を介してＳＲＡＭ１０８にＶｉｎと
して入力され保持される。
【０２７１】そして順にゲート信号線Ｇ３〜Ｇｙもゲー
ト信号によって選択され、上述した動作が繰り返され
る。よって、全ての画素にデジタルデータ信号が入力さ
れ、各画素において入力されたデジタルデータ信号が保
持される。全ての画素にデジタルデータ信号が入力され
るまでの期間が書き込み期間である。
【０２７２】書き込み期間が終了すると同時に表示期間
となる。表示期間になると全てのスイッチング用ＴＦＴ
１０５はオフとなる。そして対向電位はＥＬ素子が発光
する程度に電源電位との間に電位差を有するようにな
る。
【０２７３】ＳＲＡＭ１０８において保持されたデジタ
ルデータ信号は、ＳＲＡＭ１０８からＶｏｕｔとして出
力される。ＶｏｕｔとしてＳＲＡＭから出力されたデジ
タルデータ信号を出力デジタルデータ信号と呼ぶ。出力
デジタルデータ信号は、入力デジタルデータ信号が反転
した信号である。出力デジタルデータ信号はＥＬ駆動用
ＴＦＴ１０９のゲート電極に入力される。
【０２７４】入力デジタルデータ信号が「１」の情報を
有していた場合、出力デジタルデータ信号は「０」の情
報を有することになる。本実施例では「０」の情報を有
する出力デジタルデータ信号がＥＬ駆動用ＴＦＴ１０９
のゲート電極に入力するとＥＬ駆動用ＴＦＴ１０９はオ
フ状態となる。そのためＥＬ素子１１１の画素電極の電
位は、対向電位と同じ電位に保たれる。その結果、
「１」の情報を有するデジタルデータ信号が印加された
画素が有するＥＬ素子１１１は発光しない。
【０２７５】逆に、入力デジタルデータ信号が「０」の
情報を有していた場合、出力デジタルデータ信号は
「１」の情報を有することになる。本実施例では「１」
の情報を有する出力デジタルデータ信号がＥＬ駆動用Ｔ
ＦＴ１０９のゲート電極に入力するとＥＬ駆動用ＴＦＴ
１０９はオンの状態となる。そのためＥＬ素子１１１の
画素電極の電位は電源電位に保たれる。また表示期間に
おいて対向電位はＥＬ素子が発光する程度に電源電位と
の間に電位差を有している。その結果、「０」の情報を
有するデジタルデータ信号が印加された画素が有するＥ
Ｌ素子１１１は発光する。
【０２７６】このようにデジタルデータ信号が有する情
報によって、ＥＬ素子の発光または非発光状態が選択さ
れ、全ての画素が一斉に表示を行う。全ての画素が表示
を行うことによって、画像が形成される。画素が表示を
行う期間を表示期間と呼ぶ。
【０２７７】表示期間はＴｓ１〜Ｔｓｎまでのいずれか
の期間である。ここではＴｓｎの期間、所定の画素を点
灯させたとする。
【０２７８】次に、再び書き込み期間に入り、全画素に
データ信号を入力したら表示期間に入る。このときはＴ
ｓ１〜Ｔｓ（ｎ−１）のいずれかの期間が表示期間とな
る。ここではＴｓ（ｎ−１）の期間、所定の画素を点灯
させたとする。
【０２７９】以下、残りのｎ−２個のサブフレームにつ
いて同様の動作を繰り返し、順次Ｔｓ（ｎ−２）、Ｔｓ
（ｎ−３）…Ｔｓ１と表示期間を設定し、それぞれのサ
ブフレームで所定の画素を点灯させたとする。
【０２８０】ｎ個のサブフレーム期間が出現したら１フ
レーム期間を終えたことになる。このとき、画素が点灯
していた表示期間の長さを積算することによって、その
画素の階調がきまる。例えば、ｎ＝８のとき、全部の表
示期間で画素が発光した場合の輝度を１００％とする
と、Ｔｓ１とＴｓ２において画素が発光した場合には７
５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択
した場合には１６％の輝度が表現できる。
【０２８１】なお本実施例において、ＥＬディスプレイ
は電源電位を常に一定に保ち対向電位を書き込み期間と
表示期間とで変化させて、ＥＬ駆動電圧の大きさを変え
ることにより、ＥＬ素子の発光を制御していた。しかし
本発明はこの構成に限定されない。本発明のＥＬディス
プレイは、対向電位を常に一定に保ち、画素電極の電位
を変化させても良い。つまり実施例の場合とは逆に、対
向電極の電位を常に一定に保ち、電源電位を書き込み期
間と表示期間とで変化させＥＬ駆動電圧の大きさを変え
ることにより、ＥＬ素子の発光を制御しても良い。
【０２８２】また本実施例では、書き込み期間において
対向電位を電源電位と同じ電位に保っていたため、ＥＬ
素子は発光しなかった。しかし本発明はこの構成に限定
されない。ＥＬ素子が発光する程度の電位差を、対向電
位と電源電位との間に常に設けることで、書き込み期間
においても表示期間と同様に表示を行うようにしても良
い。ただしこの場合、サブフレーム期間全体が実際に発
光する期間となるので、サブフレーム期間の長さを、Ｓ
Ｆ１：ＳＦ２：ＳＦ３：…：ＳＦ（ｎ−１）：ＳＦｎ＝
２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるよう
に設定する。上記構成により、書き込み期間を発光させ
ない駆動方法に比べて、高い輝度の画像が得られる。
【０２８３】本実施例の構成は、実施例１〜９と自由に
組み合わせて実施することが可能である。
【０２８４】（実施例１１）本発明を実施して形成され
たＥＬディスプレイ（ＥＬモジュール）は、自発光型で
あるため液晶表示装置に比べて明るい場所での視認性に
優れている。そのため本発明は直視型のＥＬディスプレ
イ（ＥＬモジュールを組み込んだ表示ディスプレイを指
す）に対して実施することが可能である。ＥＬディスプ
レイとしてはパソコンモニタ、ＴＶ放送受信用モニタ、
広告表示モニタ等が挙げられる。
【０２８５】また、本発明は上述のＥＬディスプレイも
含めて、表示ディスプレイを部品として含むあらゆる電
子機器に対して実施することが可能である。
【０２８６】そのような電子機器としては、ＥＬ表示装
置、ビデオカメラ、デジタルカメラ、頭部取り付け型デ
ィスプレイ（ヘッドマウントディスプレイ等）、カーナ
ビゲーション、パーソナルコンピュータ、携帯情報端末
（モバイルコンピュータ、携帯電話または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはコン
パクトディスク（ＣＤ）、レーザーディスク（登録商
標）（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等
の記録媒体を再生し、その画像を表示しうるディスプレ
イを備えた装置）などが挙げられる。それら電子機器の
例を図１７に示す。
【０２８７】図１７（Ａ）はパーソナルコンピュータで
あり、本体２００１、筐体２００２、表示部２００３、
キーボード２００４等を含む。本発明のＥＬディスプレ
イはパーソナルコンピュータの表示部に２００３用いる
ことができる。
【０２８８】図１７（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明のＥＬディスプレイはビデオカメラ
の表示部２１０２に用いることができる。
【０２８９】図１７（Ｃ）は頭部取り付け型のＥＬ表示
装置の一部（右片側）であり、本体２３０１、信号ケー
ブル２３０２、頭部固定バンド２３０３、表示モニタ２
３０４、光学系２３０５、表示部２３０６等を含む。本
発明のＥＬディスプレイはＥＬ表示装置の表示部２３０
６に用いることができる。
【０２９０】図１７（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２４０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、
操作スイッチ２４０３、表示部（ａ）２４０４、表示部
（ｂ）２４０５等を含む。表示部（ａ）は主として画像
情報を表示し、表示部（ｂ）は主として文字情報を表示
するが、本発明のこれらＥＬディスプレイは記録媒体を
備えた画像再生装置の表示部（ａ）２４０４または表示
部（ｂ）２４０５に用いることができる。なお、記録媒
体を備えた画像再生装置としては、ＣＤ再生装置、ゲー
ム機器などに本発明を用いることができる。
【０２９１】図１７（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２５０１、カメラ部２５０２、受像
部２５０３、操作スイッチ２５０４、表示部２５０５等
を含む。本発明のＥＬディスプレイは携帯型（モバイ
ル）コンピュータの表示部２５０５に用いることができ
る。
【０２９２】また、将来的にＥＬ材料の発光輝度が高く
なれば、フロント型若しくはリア型のプロジェクターに
用いることも可能となる。
【０２９３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜１０のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
【０２９４】
【発明の効果】上記構成によって、書き込み期間におい
て画素に入力されたデジタルデータ信号を、表示期間が
終了するまで保持することが可能になる。すなわち、Ｅ
Ｌ駆動用ＴＦＴのゲート電極において保持される電荷が
スイッチング用ＴＦＴのリーク電流によって減少するの
を防ぎ、ＥＬ素子の発光輝度が低下することを防ぐこと
が可能になる。
【０２９５】また、揮発性のメモリはＴＦＴを用いて形
成することが可能なため、スイッチング用ＴＦＴ及びＥ
Ｌ駆動用ＴＦＴと同時に形成することが可能である。
【０２９６】なお本発明において、保持容量は積極的に
設けなくとも良い。保持容量を設けない場合、デジタル
データ信号を画素に入力する時間を短くすることが可能
になる。そのため時分割階調のデジタル駆動において、
ＥＬディスプレイの画素数が増加しても書き込み期間の
長さを抑えることができるので、サブフレーム期間をあ
る程度短くすることができ、画像の階調数を高くするこ
とができる。
【図面の簡単な説明】
【図１】 本発明のＥＬディスプレイの回路構成を示
す図。
【図２】 本発明のＥＬディスプレイの画素部の回路
図。
【図３】 本発明のＥＬディスプレイの画素の回路
図。
【図４】 本発明で用いられるＳＲＡＭの等価回路
図。
【図５】 本発明のＥＬディスプレイの駆動方法を示
すタイミングチャート。
【図６】 本発明で用いられるＳＲＡＭの等価回路
図。
【図７】 本発明のＥＬディスプレイの画素部の回路
図。
【図８】 本発明のＥＬディスプレイの画素部の回路
図。
【図９】 本発明のＥＬディスプレイの上面図及び断
面図。
【図１０】 本発明のＥＬディスプレイの上面図及び断
面図。
【図１１】 本発明のＥＬディスプレイの断面構造の概
略図。
【図１２】 本発明のＥＬディスプレイの断面構造の概
略図。
【図１３】 本発明のＥＬディスプレイの作製行程を示
す図。
【図１４】 本発明のＥＬディスプレイの作製行程を示
す図。
【図１５】 本発明のＥＬディスプレイの作製行程を示
す図。
【図１６】 本発明のＥＬディスプレイの作製行程を示
す図。
【図１７】 本発明のＥＬディスプレイを用いた電子機
器。
【図１８】 従来のＥＬディスプレイの画素部の回路
図。
【図１９】 本発明で用いられるＳＲＡＭの等価回路
図。
【図２０】 本発明で用いられるＳＲＡＭの等価回路
図。
【図２１】 本発明で用いられるソース信号側駆動回路
の回路図。
【図２２】 本発明で用いられるラッチ回路の上面図。
【符号の説明】
１０１ 画素部 １０２ ソース信号側駆動回路 １０２ａ シフトレジスタ １０２ｂ ラッチ（Ａ） １０２ｃ ラッチ（Ｂ） １０３ ゲート信号側駆動回路 １０４ 画素 １０５ スイッチング用ＴＦＴ １０６ ゲート信号線 １０７ ソース信号線 １０８ ＳＲＡＭ １０９ ＥＬ駆動用ＴＦＴ １１０ 電源供給線 １１１ ＥＬ素子 １１４ 時分割階調データ信号発生回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8244 Ｈ０５Ｂ 33/14 Ｂ 27/11 Ｈ０１Ｌ 27/08 ３２１Ｋ 27/10 ４６１ ３２１Ｌ 29/786 27/10 ３８１ 21/336 29/78 ６１２Ｚ Ｈ０４Ｎ 5/70 ６１３Ｂ Ｈ０５Ｂ 33/14

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】複数のソース信号線と、複数のゲート信号
    線と、複数の電源供給線と、複数の画素とを有する発光
    装置であって、 前記複数の画素はスイッチング用ＴＦＴと、ＳＲＡＭ
    と、ＥＬ駆動用ＴＦＴと、ＥＬ素子とをそれぞれ有して
    おり、 前記スイッチング用ＴＦＴのソース領域とドレイン領域
    とは、一方が前記複数のソース信号線の１つと、一方が
    前記ＳＲＡＭの入力側とそれぞれ接続されており、 前記ＳＲＡＭの出力側と前記ＥＬ駆動用ＴＦＴのゲート
    電極とは接続されており、 前記ＥＬ駆動用ＴＦＴのソース領域は前記複数の電源供
    給線の１つに、ドレイン領域は前記ＥＬ素子が有する陰
    極または陽極とそれぞれ接続されており、 前記ＳＲＡＭは、前記複数のソース信号線の１つから前
    記スイッチング用ＴＦＴを介して前記ＳＲＡＭ入力され
    たデジタルデータ信号を、次のデジタルデータ信号が前
    記ＳＲＡＭに入力されるまで保持していることを特徴と
    する発光装置。
  2. 【請求項２】複数のソース信号線と、複数のゲート信号
    線と、複数の電源供給線と、複数の画素とを有する発光
    装置であって、 前記複数の画素はスイッチング用ＴＦＴと、ＳＲＡＭ
    と、ＥＬ駆動用ＴＦＴと、ＥＬ素子とをそれぞれ有して
    おり、 前記スイッチング用ＴＦＴのソース領域とドレイン領域
    とは、一方が前記複数のソース信号線の１つと、一方が
    前記ＳＲＡＭの入力側とそれぞれ接続されており、 前記ＳＲＡＭの出力側と前記ＥＬ駆動用ＴＦＴのゲート
    電極とは接続されており、 前記ＥＬ駆動用ＴＦＴのソース領域は前記複数の電源供
    給線の１つに、ドレイン領域は前記ＥＬ素子が有する陰
    極または陽極とそれぞれ接続されており、 １フレーム期間中に前記ＥＬ素子が発光する期間をデジ
    タルデータ信号を用いて制御し、 前記ＳＲＡＭは、前記複数のソース信号線の１つから前
    記スイッチング用ＴＦＴを介して前記ＳＲＡＭ入力され
    たデジタルデータ信号を、次のデジタルデータ信号が前
    記ＳＲＡＭに入力されるまで保持していることを特徴と
    する発光装置。
  3. 【請求項３】複数のソース信号線と、複数のゲート信号
    線と、複数の電源供給線と、複数の画素とを有する発光
    装置であって、 前記複数の画素はスイッチング用ＴＦＴと、ＳＲＡＭ
    と、ＥＬ駆動用ＴＦＴと、ＥＬ素子とをそれぞれ有して
    おり、 前記スイッチング用ＴＦＴのソース領域とドレイン領域
    とは、一方が前記複数のソース信号線の１つと、一方が
    前記ＳＲＡＭの入力側とそれぞれ接続されており、 前記ＳＲＡＭの出力側と前記ＥＬ駆動用ＴＦＴのゲート
    電極とは接続されており、 前記ＥＬ駆動用ＴＦＴのソース領域は前記複数の電源供
    給線の１つに、ドレイン領域は前記ＥＬ素子が有する陰
    極または陽極とそれぞれ接続されており、 １フレーム期間はｎ個のサブフレーム期間ＳＦ１、ＳＦ
    ２、…、ＳＦｎとからなっており、 前記ｎ個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦ
    ｎは、書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎと表示
    期間Ｔｓ１、Ｔｓ２、…、Ｔｓｎとをそれぞれ有してお
    り、 前記書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎにおいて
    デジタルデータ信号が前記複数の画素の全てに入力さ
    れ、 前記デジタルデータ信号によって、前記表示期間Ｔｓ
    １、Ｔｓ２、…、Ｔｓｎにおいて前記複数のＥＬ素子が
    発光するか発光しないかが選択され、 前記表示期間Ｔｓ１、Ｔｓ２、…、Ｔｓｎの長さの比
    は、２0：２-1：…：２- (n-1)で表され、 前記ＳＲＡＭは、前記複数のソース信号線の１つから前
    記スイッチング用ＴＦＴを介して前記ＳＲＡＭに入力さ
    れたデジタルデータ信号を、次のデジタルデータ信号が
    前記ＳＲＡＭに入力されるまで保持していることを特徴
    とする発光装置。
  4. 【請求項４】請求項１乃至請求項３のいずれか１項にお
    いて、前記ＳＲＡＭは２つのｎチャネル型ＴＦＴと２つ
    のｐチャネル型ＴＦＴとを有していることを特徴とする
    発光装置。
  5. 【請求項５】請求項４において、前記ＳＲＡＭが有する
    前記２つのｐチャネル型ＴＦＴのソース領域は高電圧側
    の電源に、前記２つのｎチャネル型ＴＦＴのソース領域
    は低電圧側の電源にそれぞれ接続されており、 １つのｐチャネル型ＴＦＴと１つのｎチャネル型ＴＦＴ
    とが対になっており、 対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴ
    は、そのドレイン領域が互いに接続されており、 対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴ
    は、そのゲート電極が互いに接続されており、 １対のｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのド
    レイン領域は、互いに他の１対のｐチャネル型ＴＦＴ及
    びｎチャネル型ＴＦＴのゲート電極と同じ電位に保たれ
    ており、 一方の対のｐチャネル型及びｎチャネル型ＴＦＴのドレ
    イン領域は前記デジタルデータ信号が入力される入力側
    であり、もう一方の対のｐチャネル型ＴＦＴ及びｎチャ
    ネル型ＴＦＴのドレイン領域は前記入力されたデジタル
    データ信号の極性が反転された信号が出力される出力側
    であることを特徴とする発光装置。
  6. 【請求項６】請求項１乃至請求項３のいずれか１項にお
    いて、前記ＳＲＡＭは２つのｎチャネル型ＴＦＴと２つ
    の抵抗とを有していることを特徴とする発光装置。
  7. 【請求項７】請求項６において、前記ＳＲＡＭが有する
    前記２つのｎチャネル型ＴＦＴは、それぞれドレイン領
    域が高電圧側の電源に、ソース領域が前記２つの抵抗の
    いずれか１つを介して低電圧側の電源にそれぞれ接続さ
    れており、 前記２つのｎチャネル型ＴＦＴのドレイン領域は、互い
    に他のｎチャネル型ＴＦＴのゲート電極と同じ電位に保
    たれており、 前記２つのｎチャネル型ＴＦＴのうち、一方のｎチャネ
    ル型ＴＦＴのドレイン領域は前記デジタルデータ信号が
    入力される入力側であり、もう一方のｎチャネル型ＴＦ
    Ｔのドレイン領域は前記入力されたデジタルデータ信号
    の極性が反転された信号が出力される出力側であること
    を特徴とする発光装置。
  8. 【請求項８】請求項１乃至請求項７のいずれか１項にお
    いて、前記複数のＥＬ素子は、前記陽極と前記陰極との
    間にＥＬ層を有しており、前記ＥＬ層は低分子系有機物
    質またはポリマー系有機物質であることを特徴とする発
    光装置。
  9. 【請求項９】請求項８において、前記低分子系有機物質
    は、Ａｌｑ3（トリス−８−キノリライト−アルミニウ
    ム）またはＴＰＤ（トリフェニルアミン誘導体）からな
    ることを特徴とする発光装置。
  10. 【請求項１０】請求項８において、前記ポリマー系有機
    物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ
    （ポリビニルカルバゾール）またはポリカーボネートか
    らなることを特徴とする発光装置。
  11. 【請求項１１】請求項１乃至請求項１０のいずれか１項
    において、前記１フレーム期間とは１／６０ｓ以下であ
    ることを特徴とする発光装置。
  12. 【請求項１２】請求項１乃至請求項１１のいずれか１項
    に記載の前記発光装置を用いることを特徴とするコンピ
    ュータ。
  13. 【請求項１３】請求項１乃至請求項１１のいずれか１項
    に記載の前記発光装置を用いることを特徴とするビデオ
    カメラ。
  14. 【請求項１４】請求項１乃至請求項１１のいずれか１項
    に記載の前記発光装置を用いることを特徴とするＤＶＤ
    プレーヤー。
JP2000336454A 1999-11-08 2000-11-02 発光装置 Withdrawn JP2001222256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000336454A JP2001222256A (ja) 1999-11-08 2000-11-02 発光装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31693599 1999-11-08
JP11-316935 1999-11-29
JP11-337004 1999-11-29
JP33700499 1999-11-29
JP2000336454A JP2001222256A (ja) 1999-11-08 2000-11-02 発光装置

Publications (2)

Publication Number Publication Date
JP2001222256A true JP2001222256A (ja) 2001-08-17
JP2001222256A5 JP2001222256A5 (ja) 2007-11-22

Family

ID=27339562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000336454A Withdrawn JP2001222256A (ja) 1999-11-08 2000-11-02 発光装置

Country Status (1)

Country Link
JP (1) JP2001222256A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068457A (ja) * 2001-08-29 2003-03-07 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003108073A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 自己発光型表示装置
JP2005209612A (ja) * 2003-11-07 2005-08-04 Seiko Epson Corp 発光装置、発光装置の製造方法、及び電子機器
JP2006267847A (ja) * 2005-03-25 2006-10-05 Casio Comput Co Ltd ディスプレイパネル
JP2006267814A (ja) * 2005-03-25 2006-10-05 Casio Comput Co Ltd ディスプレイパネル
KR100641375B1 (ko) 2003-04-25 2006-10-31 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
JP2006309182A (ja) * 2005-03-31 2006-11-09 Semiconductor Energy Lab Co Ltd 表示装置、およびそれを用いた電子機器
JP2008203358A (ja) * 2007-02-16 2008-09-04 Eastman Kodak Co アクティブマトリクス型表示装置
JP2009015339A (ja) * 2008-08-26 2009-01-22 Nec Corp 表示装置及び表示装置の駆動方法
JP2009031448A (ja) * 2007-07-25 2009-02-12 Eastman Kodak Co デュアルディスプレイ装置
US7573495B2 (en) 2004-09-29 2009-08-11 Seiko Epson Corporation Pixel circuit, light-emitting device, and image forming apparatus
JP2009244885A (ja) * 2001-10-31 2009-10-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010183088A (ja) * 2005-03-28 2010-08-19 Semiconductor Energy Lab Co Ltd 半導体装置
US7868324B2 (en) 2001-11-30 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8866707B2 (en) 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
KR20150022236A (ko) * 2013-08-22 2015-03-04 삼성디스플레이 주식회사 화소 회로 및 이를 이용한 표시장치
CN109584790A (zh) * 2017-09-27 2019-04-05 精工爱普生株式会社 电光装置以及电子设备
JP2019113782A (ja) * 2017-12-26 2019-07-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2019135550A (ja) * 2001-11-13 2019-08-15 株式会社半導体エネルギー研究所 表示装置
JP2019144295A (ja) * 2018-02-16 2019-08-29 セイコーエプソン株式会社 電気光学装置、電子装置、及び電子機器
JP2019149384A (ja) * 2019-05-29 2019-09-05 株式会社半導体エネルギー研究所 発光装置
JP2019179253A (ja) * 2017-11-20 2019-10-17 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2020060756A (ja) * 2018-10-09 2020-04-16 セイコーエプソン株式会社 電気光学装置、及び電子機器
US11151942B2 (en) 2017-11-20 2021-10-19 Seiko Epson Corporation Electro-optical device and electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06223580A (ja) * 1993-01-27 1994-08-12 Toshiba Corp 半導体記憶装置
JPH10214060A (ja) * 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
JPH10319872A (ja) * 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
JPH1138386A (ja) * 1997-07-16 1999-02-12 Matsushita Electric Ind Co Ltd 映像表示装置およびその駆動方法
JPH11220039A (ja) * 1998-01-30 1999-08-10 Sony Corp 半導体記憶装置
WO1999046748A1 (fr) * 1998-03-12 1999-09-16 Seiko Epson Corporation Dispositif d'emission de lumiere a matrice active et son procede de fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06223580A (ja) * 1993-01-27 1994-08-12 Toshiba Corp 半導体記憶装置
JPH10319872A (ja) * 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
JPH10214060A (ja) * 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
JPH1138386A (ja) * 1997-07-16 1999-02-12 Matsushita Electric Ind Co Ltd 映像表示装置およびその駆動方法
JPH11220039A (ja) * 1998-01-30 1999-08-10 Sony Corp 半導体記憶装置
WO1999046748A1 (fr) * 1998-03-12 1999-09-16 Seiko Epson Corporation Dispositif d'emission de lumiere a matrice active et son procede de fabrication

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068457A (ja) * 2001-08-29 2003-03-07 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003108073A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 自己発光型表示装置
US9076385B2 (en) 2001-10-31 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2015007786A (ja) * 2001-10-31 2015-01-15 株式会社半導体エネルギー研究所 半導体装置
JP2009244885A (ja) * 2001-10-31 2009-10-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016021069A (ja) * 2001-10-31 2016-02-04 株式会社半導体エネルギー研究所 半導体装置
US11037964B2 (en) 2001-11-13 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2019135550A (ja) * 2001-11-13 2019-08-15 株式会社半導体エネルギー研究所 表示装置
US7868324B2 (en) 2001-11-30 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8610142B2 (en) 2001-11-30 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8338824B2 (en) 2001-11-30 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100641375B1 (ko) 2003-04-25 2006-10-31 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
US7449833B2 (en) 2003-11-07 2008-11-11 Seiko Epson Corporation Light-emitting device having openings in electrode
JP2005209612A (ja) * 2003-11-07 2005-08-04 Seiko Epson Corp 発光装置、発光装置の製造方法、及び電子機器
US7868543B2 (en) 2003-11-07 2011-01-11 Seiko Epson Corporation Light-emitting device having openings in electrode
US7573495B2 (en) 2004-09-29 2009-08-11 Seiko Epson Corporation Pixel circuit, light-emitting device, and image forming apparatus
JP4687179B2 (ja) * 2005-03-25 2011-05-25 カシオ計算機株式会社 ディスプレイパネル
JP4706296B2 (ja) * 2005-03-25 2011-06-22 カシオ計算機株式会社 ディスプレイパネル
JP2006267814A (ja) * 2005-03-25 2006-10-05 Casio Comput Co Ltd ディスプレイパネル
JP2006267847A (ja) * 2005-03-25 2006-10-05 Casio Comput Co Ltd ディスプレイパネル
JP2010183088A (ja) * 2005-03-28 2010-08-19 Semiconductor Energy Lab Co Ltd 半導体装置
US8526216B2 (en) 2005-03-28 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US8804404B2 (en) 2005-03-28 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US9786669B2 (en) 2005-03-28 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US9129866B2 (en) 2005-03-28 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US8866707B2 (en) 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
JP2017027082A (ja) * 2005-03-31 2017-02-02 株式会社半導体エネルギー研究所 表示装置
JP2018146979A (ja) * 2005-03-31 2018-09-20 株式会社半導体エネルギー研究所 表示装置
JP2006309182A (ja) * 2005-03-31 2006-11-09 Semiconductor Energy Lab Co Ltd 表示装置、およびそれを用いた電子機器
JP2008203358A (ja) * 2007-02-16 2008-09-04 Eastman Kodak Co アクティブマトリクス型表示装置
JP2009031448A (ja) * 2007-07-25 2009-02-12 Eastman Kodak Co デュアルディスプレイ装置
JP2009015339A (ja) * 2008-08-26 2009-01-22 Nec Corp 表示装置及び表示装置の駆動方法
KR102055383B1 (ko) 2013-08-22 2019-12-13 삼성디스플레이 주식회사 화소 회로 및 이를 이용한 표시장치
KR20150022236A (ko) * 2013-08-22 2015-03-04 삼성디스플레이 주식회사 화소 회로 및 이를 이용한 표시장치
TWI674567B (zh) * 2017-09-27 2019-10-11 日商精工愛普生股份有限公司 光電裝置及電子機器
JP2019061084A (ja) * 2017-09-27 2019-04-18 セイコーエプソン株式会社 電気光学装置及び電子機器
CN109584790A (zh) * 2017-09-27 2019-04-05 精工爱普生株式会社 电光装置以及电子设备
JP2019179253A (ja) * 2017-11-20 2019-10-17 セイコーエプソン株式会社 電気光学装置及び電子機器
US11151942B2 (en) 2017-11-20 2021-10-19 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN110010068A (zh) * 2017-12-26 2019-07-12 精工爱普生株式会社 电光装置以及电子设备
JP2019113782A (ja) * 2017-12-26 2019-07-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US10614760B2 (en) 2017-12-26 2020-04-07 Seiko Epson Corporation Electro-optical device and electronic apparatus with memory circuit in pixel circuit
JP2019144295A (ja) * 2018-02-16 2019-08-29 セイコーエプソン株式会社 電気光学装置、電子装置、及び電子機器
JP2020060756A (ja) * 2018-10-09 2020-04-16 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2019149384A (ja) * 2019-05-29 2019-09-05 株式会社半導体エネルギー研究所 発光装置

Similar Documents

Publication Publication Date Title
KR100786545B1 (ko) 전자 장치
JP6240144B2 (ja) 発光装置
JP4831862B2 (ja) 電子装置
JP2019105849A (ja) 表示装置
KR100678703B1 (ko) 발광 표시장치를 구비한 전기 장치
TW531901B (en) Light emitting device
KR100806234B1 (ko) 표시장치
TW525122B (en) Electronic device
JP2001222256A (ja) 発光装置
JP4152603B2 (ja) 発光装置
JP2001242827A (ja) 電子装置
JP2001265283A (ja) 半導体表示装置
JP4869491B2 (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101214