JP4687179B2 - ディスプレイパネル - Google Patents

Description

本発明は、発光素子を用いたディスプレイパネルに関する。

発光素子である有機エレクトロルミネッセンスディスプレイパネルは、大きく分けてパッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができるが、アクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルが高コントラスト、高精細といった点でパッシブ駆動方式よりも優れている。

例えば、特許文献１に記載された従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルにおいては、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、画像データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用トランジスタとが、画素ごとに設けられている。

この有機エレクトロルミネッセンスディスプレイパネルでは、走査線が選択されるとスイッチ用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタのソース−ドレインを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。

その際、回路内に設けられたコンデンサであるストレージキャパシタに、駆動トランジスタのゲートに印加された電圧が記憶され、走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになってもストレージキャパシタが駆動トランジスタのゲートに電圧を印加するため、ゲート電圧のレベルが保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光し続ける。

このような有機エレクトロルミネッセンスディスプレイパネルを駆動するために、有機エレクトロルミネッセンスディスプレイパネルの周辺に駆動回路を設け、有機エレクトロルミネッセンスディスプレイパネルに敷設された走査線、信号線、電源線等に電圧を印加することが行われている。

また、従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルでは、電源線のような有機ＥＬ素子に電流を流す配線はスイッチ用トランジスタ、駆動トランジスタ等といった薄膜トランジスタの材料を用いて薄膜トランジスタのパターニング工程と同時にパターニングされる。

即ち、有機エレクトロルミネッセンスディスプレイパネルを製造するにあたって、薄膜トランジスタの電極のもととなる導電性薄膜に対してフォトリソグラフィー法、エッチング法を行うことによって、その導電性薄膜から薄膜トランジスタの電極を形状加工するとともに、同時に電極に接続される配線も形状加工する。そのため、配線が導電性薄膜から形成されると、配線が薄膜トランジスタの電極の厚さと同じになる。
特開平８−３３０６００号公報

しかしながら、薄膜トランジスタの電極は、その名の通り薄膜で形成されトランジスタとして機能することを前提に設計されているため、言い換えれば発光素子に電流を流すことを前提として設計していないため、配線から複数の発光素子に電流を流そうとすると、配線の電気抵抗が十分低くないので、電圧降下が発生したり、配線を通じた電流の流れの遅延が生じたりする。

電圧降下及び電流遅延を抑えるために配線を低抵抗化することが望まれるが、そのために例えばトランジスタのソース、ドレイン電極やゲート電極の少なくともいずれか一方となる金属層を、厚さを変えることなく電流が十分に流れる程度にかなり幅広にパターニングして低抵抗配線としたりすると、配線が他の配線や導電体等と平面視して重なる面積が増えてしまい、それらの間で寄生容量が発生してしまう。そのため、電流の流れを遅くする要因となり、特にトランジスタアレイ基板側からＥＬ光を出射するいわゆるボトムエミッション構造の場合、ＥＬ素子からの発光を配線が遮光してしまうので、発光面積の割合である開口率の低下を招いてしまっていた。

また、低抵抗化するために薄膜トランジスタのゲート電極やソース、ドレイン電極を厚くすると、ゲート電極やソース、ドレイン電極のエッチング精度が低下してしまうため、やはりトランジスタの特性に悪影響を及ぼす恐れがある。

このように、ボトムエミッション構造における開口率の低下を回避しながら配線の低抵抗化を図るために、通常、配線の厚膜化に対して比較的厳しい設計条件が課され、精緻な製造精度が求められる。しかし、そのためにディスプレイパネルが製造し難いものとなり、生産性を低下させてしまうという問題があった。

そこで、本発明は、ディスプレイパネルにおいて、トランジスタ構造に影響を与えることなく、配線の低抵抗化を図って電圧降下、信号遅延を抑えることを目的とする。

以上の課題を解決するために、本発明のディスプレイパネルは、
基板と、
前記基板上に設けられた複数のトランジスタと、
前記複数のトランジスタのゲート、ソース及びドレインとは異なる導電層によって形成された複数の配線と、
前記配線の間において前記配線に沿って前記基板上に配列された複数の画素電極と、
前記各画素電極上に成膜された発光層と、
前記発光層を被覆した対向電極と、
前記対向電極と導通する封止基板と、
を備え、前記対向電極は前記発光層上から前記複数の配線上にかけて連続して被膜され、前記対向電極は前記複数の配線上において前記封止基板と導通している。
前記複数の配線は、前記基板における前記封止基板との対向面で突出していることが好ましい。

前記封止基板は、導電層が形成され、または導電性の材料で形成されていることが好ましい。

さらに、前記複数の配線は、前記対向電極と接続された共通配線を含み、前記共通配線は前記封止基板と導通することが好ましい。

さらに、前記トランジスタは、ソース及びドレインの一方が画素電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとを有するようにしてもよい。

さらに、前記複数の配線は、前記駆動トランジスタのドレイン及びソースの他方と接続された給電配線を有するようにしてもよい。

さらに、前記複数の配線は、前記スイッチトランジスタを選択する選択配線を有するようにしてもよい。
また、前記複数の配線は、前記対向電極に接続される共通配線を有することが好ましい。

本発明によれば、配線がトランジスタのゲート、ソース・ドレインとは異なる導電層によって形成されているから、トランジスタのゲート、ソース・ドレインよりも配線を厚くすることができ、配線を低抵抗化することができる。そのため、配線を通じてトランジスタ・画素電極に電流を流した場合でも、トランジスタ構造に影響を与えることなく、電圧降下を抑えることができるとともに電流遅延も抑えることができる。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。

なお、本発明のディスプレイパネル１はボトムエミッション構造のディスプレイパネルであり、後述する図６等では図中下方に向かって発光される。また、本明細書で「平面視」という場合、図６等では図中上方からディスプレイパネル１を見た場合をいう。

［第１の実施の形態］
〔ディスプレイパネルの平面レイアウト〕
図１は、第１の実施形態におけるディスプレイパネルの配線構造を示した略平面図である。図１では、後述する封止基板８０を取り除いた状態を示す。このディスプレイパネル１においては、１ピクセルの画素３が、垂直方向に並んだ赤色に発光する１ドットの赤サブピクセルＰｒと、緑色に発光する１ドットの緑サブピクセルＰｇと、青色に発光する１ドットの青サブピクセルＰｂと、からなる。このような画素３が絶縁基板２上にマトリクス状に配列されている。

具体的に水平方向の配列に着目すると、複数の赤サブピクセルＰｒが水平方向（行方向）に沿って一行に配列され、複数の緑サブピクセルＰｇが水平方向に沿って一行に配列され、複数の青サブピクセルＰｂが水平方向に沿って一行に配列されている。垂直方向（列方向）の配列に着目すると、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの順に繰り返し配列され、垂直方向に連続して並んだ赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの組み合わせが画素３となる。なお、以下の説明において、サブピクセルＰはこれら赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの中の任意のサブピクセルを表し、サブピクセルＰについての説明は赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの何れについても適用される。

また、各サブピクセルＰの水平方向一端側には、３本の信号線Ｙｒ、Ｙｇ、Ｙｂが１組となって垂直方向に沿って延在している。以下、３本の信号線Ｙｒ、Ｙｇ、Ｙｂの組み合わせを信号線群４という。そして、垂直方向の画素３の列１列につき、１群の信号線群４が設けられている。すなわち、垂直方向に配列された１列のサブピクセルＰｒ、Ｐｇ、Ｐｂは、１群の信号線群４の信号線Ｙｒ、Ｙｇ、Ｙｂにそれぞれ接続されている。１群の信号線群４に着目すると３本の信号線Ｙｒ、Ｙｇ、Ｙｂが互いに近接しているが、隣り合う列の信号線群４の間隔は同一信号線群４内の隣り合う信号線Ｙｒ、Ｙｇ、Ｙｂの間隔よりも広い。

ここで、信号線Ｙｒは垂直方向に並ぶ画素３の全ての赤サブピクセルＰｒに対して信号を供給するものであり、信号線Ｙｇは垂直方向に並ぶ画素３の全ての緑サブピクセルＰｇに対して信号を供給するものであり、信号線Ｙｂは垂直方向に並ぶ画素３の全ての青サブピクセルＰｂに対して信号を供給するものである。

また、複数本の走査線Ｘが水平方向に沿って延在し、これら走査線Ｘに対して複数本の供給線Ｚ、複数本の選択配線６０、複数本の給電配線６１及び複数本の共通配線６２が平行に設けられている。水平方向に沿った一行の画素３群につき、１本の走査線Ｘと、１本の供給線Ｚと、１本の給電配線６１と、１本の選択配線６０と、１本の共通配線６２とが設けられている。具体的には、共通配線６２は垂直方向に隣り合う赤サブピクセルＰｒと緑サブピクセルＰｇの間に配置され、走査線Ｘ及び選択配線６０は垂直方向に隣り合う緑サブピクセルＰｇと青サブピクセルＰｂとの間に配置され、供給線Ｚ及び給電配線６１は青サブピクセルＰｂと隣の画素３の赤サブピクセルＰｒとの間に配置されている。選択配線６０及び給電配線６１は同じ膜厚である。

ここで、走査線Ｘ及び供給線Ｚは、水平方向に沿った一行に配列された画素３の全サブピクセルＰｒ、Ｐｇ、Ｐｂにそれぞれ信号を供給するものである。また、平面視して、走査線Ｘには選択配線６０が積層されて形成されることで電気的に導通されており、供給線Ｚには給電配線６１が積層されて形成されることで電気的に導通されている。

図１において水平方向に長尺な矩形状で示されたサブピクセルＰｒ、Ｐｇ、Ｐｂの位置には、有機ＥＬ素子２０のアノードであり、画素３の画素電極として機能するサブピクセル電極２０ａ（後述する図２等に図示）がそれぞれ設けられている。すなわち、ディスプレイパネル１全体に着目して平面視した場合、複数のサブピクセル電極２０ａがマトリクス状に配列されており、１つのサブピクセル電極２０ａによって１ドットのサブピクセルＰが定まる。

従って、給電配線６１と隣の共通配線６２との間において複数のサブピクセル電極２０ａが水平方向に沿った一行に配列され、共通配線６２と隣の選択配線６０との間において複数のサブピクセル電極２０ａが水平方向に沿った一行に配列され、選択配線６０と隣接する画素３の給電配線６１との間において複数のサブピクセル電極２０ａが水平方向に沿った一行に配列されている。

ここで、ｍ、ｎをそれぞれ２以上の整数とし、画素３が垂直方向に沿ってｍ個、水平方向に沿ってｎ個配列されていると、サブピクセル電極２０ａは垂直方向に沿ってサブピクセルの一列分の数と同数の（３×ｍ）個だけ、水平方向に沿ってサブピクセルの一行分の数と同数のｎ個だけ配列されている。この場合、信号線群４がｎ群になり、走査線Ｘ、供給線Ｚ、選択配線６０、給電配線６１及び共通配線６２はそれぞれｍ本になる。

また、後述する有機ＥＬ素子２０の有機ＥＬ層２０ｂとなる有機化合物含有液を一行分のサブピクセル内に堰き止める隔壁としても機能する選択配線６０、給電配線６１及び共通配線６２の総和は（３×ｍ）本になるが、全行の有機化合物含有液を各行毎のサブピクセル内に仕切るためには（３×ｍ＋１）本必要になる。このため、共通配線６２と同じ高さ且つ同じ長さの（３×ｍ＋１）本目の隔壁ダミー配線６３（後述する図８参照）を、選択配線６０、給電配線６１及び共通配線６２に合わせて行方向に並列させる。

なお、サブピクセルＰｒ、Ｐｇ、Ｐｂの色は、有機ＥＬ素子２０の発光色によって定まる。また、以下の説明において、ピクセルＰ_i,jは上からｉ行目（１≦ｉ≦ｍ）、左からｊ列目（１≦ｊ≦ｎ）の画素を表し、符号の添字としてｉおよびｊを用いる場合にはｉ行目またはｊ列目のピクセルに関するものであることを表す。

〔サブピクセルの回路構成〕
次に、サブピクセルＰｒ、Ｐｇ、Ｐｂの回路構成について図２の等価回路図を用いて説明する。何れのサブピクセルＰｒ、Ｐｇ、Ｐｂも同様に構成されており、それぞれのサブピクセルＰｒ、Ｐｇ、Ｐｂに有機ＥＬ素子２０、Ｎチャネル型のアモルファスシリコン薄膜トランジスタ（以下単にトランジスタと記述する。）２１、２２、２３及びキャパシタ２４が設けられている。以下では、トランジスタ２１をスイッチトランジスタ２１と称し、トランジスタ２２を保持トランジスタ２２と称し、トランジスタ２３を駆動トランジスタ２３と称する。

スイッチトランジスタ２１においては、ソース２１ｓが、赤サブピクセルＰｒ_i,jでは信号線Ｙｒ_jに、緑サブピクセルＰｇ_i,jでは信号線Ｙｇ_jに、青サブピクセルＰｂ_i,jでは信号線Ｙｂ_jにそれぞれ導通し、ドレイン２１ｄが有機ＥＬ素子２０のサブピクセル電極２０ａ、駆動トランジスタ２３のソース２３ｓ及びキャパシタ２４の上層電極２４Ｂに導通し、ゲート２１ｇが保持トランジスタ２２のゲート２２ｇ及び走査線Ｘ_iに導通している。

保持トランジスタ２２においては、ソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通し、ドレイン２２ｄが駆動トランジスタ２３のドレイン２３ｄ及び供給線Ｚ_ｉに導通し、ゲート２２ｇがスイッチトランジスタ２１のゲート２１ｇ及び走査線Ｘ_iに導通している。なお、保持トランジスタ２２のドレイン２２ｄは、供給線Ｚ_ｉの代わりに走査線Ｘ_iに接続されていてもよい。

駆動トランジスタ２３においては、ソース２３ｓが有機ＥＬ素子２０のサブピクセル電極２０ａ、スイッチトランジスタ２１のドレイン２１ｄ及びキャパシタ２４の上層電極２４Ｂに導通し、ドレイン２３ｄが保持トランジスタ２２のドレイン２２ｄ及び供給線Ｚ_iに導通し、ゲート２３ｇが保持トランジスタ２２のソース２２ｓ及びキャパシタ２４の下層電極２４Ａに導通している。なお、保持トランジスタ２２のドレイン２２ｄが走査線Ｘ_iに接続されている場合は、駆動トランジスタ２３のドレイン２３ｄは、保持トランジスタ２２のドレイン２２ｄに接続されていない。

有機ＥＬ素子２０のカソードとなる対向電極２０ｃは共通配線６２に導通している。

垂直方向に沿って配列された画素３の何れの赤サブピクセルＰｒ_i,jのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｒ_jに導通し、垂直方向に沿って配列された画素３の何れの緑サブピクセルＰｇ_i,jのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｇ_jに導通し、垂直方向に沿って配列された画素３の何れの青サブピクセルＰｂ_i,jのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｂ_jに導通している。

一方、水平方向に沿って配列された画素３の何れのサブピクセルＰｒ_i,j、Ｐｇ_i,j、Ｐｂ_i,jのスイッチトランジスタ２１のゲート２１ｇも共通の走査線Ｘ_iに導通し、水平方向に沿って配列された画素３の何れのサブピクセルＰｒ_i,j、Ｐｇ_i,j、Ｐｂ_i,jの保持トランジスタ２２のゲート２２ｇも共通の走査線Ｘ_iに導通し、水平方向に沿って配列された画素３の何れのサブピクセルＰｒ_i,j、Ｐｇ_i,j、Ｐｂ_i,jの保持トランジスタ２２のドレイン２２ｄも共通の供給線Ｚ_i又は走査線Ｘ_iに導通し、水平方向に沿って配列された画素３の何れのサブピクセルＰｒ_i,j、Ｐｇ_i,j、Ｐｂ_i,jの駆動トランジスタ２３のドレイン２３ｄも共通の供給線Ｚ_iに導通している。

〔画素の平面レイアウト〕
画素３の平面レイアウトについて図３〜図５を用いて説明する。図３は、赤サブピクセルＰｒの電極を主に示した平面図であり、図４は、緑サブピクセルＰｇの電極を主に示した平面図であり、図５は、青サブピクセルＰｂの電極を主に示した平面図である。なお、図３〜図５においては、図面を見やすくするために、有機ＥＬ素子２０のサブピクセル電極２０ａ及び対向電極２０ｃの図示を省略する。また、図３〜図５では、後述する封止基板８０を取り除いた状態を示す。

図３に示すように、赤サブピクセルＰｒは、垂直方向における上下をそれぞれ給電配線６１及び共通配線６２によって仕切られており、このような赤サブピクセルＰｒにおいては、平面視して、駆動トランジスタ２３が供給線Ｚ及び給電配線６１に沿うように配置され、スイッチトランジスタ２１が共通配線６２に沿うように配置され、保持トランジスタ２２が供給線Ｚに隣接する赤サブピクセルＰｒの角部に配置されている。なお、保持トランジスタ２２のドレイン２２ｄおよび駆動トランジスタ２３のドレイン２３ｄは、供給線Ｚと一体形成されている。

図４に示すように、緑サブピクセルＰｇは、垂直方向における上下をそれぞれ共通配線６２及び選択配線６０によって仕切られており、このような緑サブピクセルＰｇにおいては、平面視して、駆動トランジスタ２３が共通配線６２に沿うように配置され、スイッチトランジスタ２１が走査線Ｘ及び選択配線６０に沿うように配置され、保持トランジスタ２２が共通配線６２に隣接する緑サブピクセルＰｇの角部に配置されている。

図５に示すように、青サブピクセルＰｂは、垂直方向における上下をそれぞれ選択配線６０及び次の行の給電配線６１によって仕切られており、このような青サブピクセルＰｂにおいては、平面視して、駆動トランジスタ２３が走査線Ｘに沿うように配置され、スイッチトランジスタ２１が隣の行の供給線Ｚ及び給電配線６１に沿うように配置され、保持トランジスタ２２が走査線Ｘに隣接する青サブピクセルＰｂの角部に配置されている。

図３〜図５に示すように、何れのサブピクセルＰｒ、Ｐｇ、Ｐｂでも、キャパシタ２４が右隣の列の図示しない信号線群４の左側に沿って配置されている。また、スイッチトランジスタ２１のソース２１ｓは、図３に示す赤サブピクセルＰｒでは信号線Ｙｒに接続されており、図４に示す緑サブピクセルＰｇでは信号線Ｙｇに接続されており、図５に示す青サブピクセルＰｂでは信号線Ｙｂに接続されている。

なお、ディスプレイパネル１全体を平面視して、全てのサブピクセルＰｒ、Ｐｇ、Ｐｂのスイッチトランジスタ２１だけに着目すると、複数のスイッチトランジスタ２１がマトリクス状に配列され、全てのサブピクセルＰｒ、Ｐｇ、Ｐｂの保持トランジスタ２２だけに着目すると、複数の保持トランジスタ２２がマトリクス状に配列され、全てのサブピクセルＰｒ、Ｐｇ、Ｐｂの駆動トランジスタ２３だけに着目すると、複数の駆動トランジスタ２３がマトリクス状に配列されている。

〔ディスプレイパネルの層構造〕
ディスプレイパネル１の層構造について図３〜図７を用いて説明する。ここで、図６は、図３〜図５に示された線VI−VIに沿って絶縁基板２の厚さ方向に切断した矢視断面図、図７は、図３に示された線VII−VIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。

なお、図３における線VII−VIIと同様の図４および図５における線での矢視断面図も図７とほぼ同様の断面図となる。また、図６では、同一のサブピクセル内のスイッチトランジスタ２１と駆動トランジスタ２３との間隔が実際より短縮されて示されており、図７では、コンタクトホール６４とキャパシタ２４の下層電極２４Ａ、２４Ｂとの間隔が実際より短縮されて示されている。さらに、保持トランジスタ２２は、駆動トランジスタ２３と同様の層構造となっているため、保持トランジスタ２２の断面図については省略する。何れのサブピクセルＰｒ、Ｐｇ、Ｐｂでも、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３が同様の層構造になっている。

ディスプレイパネル１は、光透過性を有する絶縁基板２に対して種々の層を積層したものである。絶縁基板２は可撓性のシート状に設けられているか、又は剛性の板状に設けられている。

まず、トランジスタ２１〜２３の層構造について説明する。図６に示すように、スイッチトランジスタ２１は、絶縁基板２上に形成されたゲート２１ｇと、ゲート２１ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２１ｇに対向した半導体膜２１ｃと、半導体膜２１ｃの中央部上に形成されたチャネル保護膜２１ｐと、半導体膜２１ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２１ｐに一部重なった不純物半導体膜２１ａ、２１ｂと、不純物半導体膜２１ａ上に形成されたドレイン２１ｄと、不純物半導体膜２１ｂ上に形成されたソース２１ｓと、を有している。なお、ドレイン２１ｄ及びソース２１ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。

駆動トランジスタ２３は、絶縁基板２上に形成されたゲート２３ｇと、ゲート２３ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２３ｇに対向した半導体膜２３ｃと、半導体膜２３ｃの中央部上に形成されたチャネル保護膜２３ｐと、半導体膜２３ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２３ｐに一部重なった不純物半導体膜２３ａ、２３ｂと、不純物半導体膜２３ａ上に形成されたドレイン２３ｄと、不純物半導体膜２３ｂ上に形成されたソース２３ｓと、を有する。

図３〜図５に示したように平面視した場合、駆動トランジスタ２３のソース２３ｓとドレイン２３ｄが櫛歯状に設けられていることで、駆動トランジスタ２３のチャネル幅が広くなっている。なお、ソース２３ｓとドレイン２３ｄとの間の距離はチャネル幅全域にわたって一定である。ドレイン２３ｄ及びソース２３ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。

図示は省略するが、保持トランジスタ２２は、スイッチトランジスタ２１および駆動トランジスタ２３と同様に、絶縁基板２上に形成されたゲート２２ｇと、ゲート２２ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２２ｇに対向した半導体膜と、この半導体膜の中央部上に形成されたチャネル保護膜と、半導体膜の両端部上において互いに離間するよう形成され、チャネル保護膜に一部重なった不純物半導体膜と、不純物半導体膜上にそれぞれ形成されたドレイン２２ｄ及びソース２２ｓと、を有する。

また、何れのサブピクセルＰｒ、Ｐｇ、Ｐｂでも、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３が同様の層構造になっている。

キャパシタ２４の層構造は、図７に示すように、絶縁基板２上に形成された下層電極２４Ａと、下層電極２４Ａ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んで下層電極２４Ａに対向した上層電極２４Ｂと、を有している。何れのサブピクセルＰｒ、Ｐｇ、Ｐｂでもキャパシタ２４は同様の層構造になっている。
また、各画素３内では、接続線６５が供給線Ｚと全てのサブピクセルＰｒ、Ｐｇ、Ｐｂの各駆動トランジスタ２３のドレイン２３ｄとを接続している。各サブピクセルＰｒ、Ｐｇ、Ｐｂでは、ゲート接続線６６が、各スイッチトランジスタ２１のゲート２１ｇと各保持トランジスタ２２のゲート２２ｇとを接続している。

トランジスタ２１〜２３及びキャパシタ２４の各層と信号線Ｙ、走査線Ｘ及び供給線Ｚとの関係については、図３〜図７に示すように、全てのサブピクセルＰｒ、Ｐｇ、Ｐｂのスイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ、キャパシタ２４の下層電極２４Ａ、接続線６５、ゲート接続線６６、及び全ての信号線Ｙｒ、Ｙｇ、Ｙｂは、絶縁基板２上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることでまとめて形成されたものである。

以下では、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ、キャパシタ２４の下層電極２４Ａ、接続線６５、各サブピクセルＰｒ、Ｐｇ、Ｐｂの保持トランジスタ２２のゲート２２ｇを接続するゲート接続線６６及び信号線Ｙｒ、Ｙｇ、Ｙｂの元となる導電性膜をゲートレイヤーという。

ゲート絶縁膜３１は、全てのサブピクセルＰｒ、Ｐｇ、Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２、駆動トランジスタ２３及びキャパシタ２４に共通した膜であり、面内にべた一面に成膜されている。従って、ゲート絶縁膜３１は、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ、キャパシタ２４の下層電極２４Ａ、接続線６５、ゲート接続線６６及び信号線Ｙｒ、Ｙｇ、Ｙｂを被覆している。

全てのサブピクセルＰｒ、Ｐｇ、Ｐｂのスイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに全ての走査線Ｘ及び供給線Ｚは、ゲート絶縁膜３１上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることでまとめて形成されたものである。

以下では、スイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに走査線Ｘ及び供給線Ｚの元となる導電性膜をドレインレイヤーという。

なお、前述したように、保持トランジスタ２２のドレイン２２ｄおよび駆動トランジスタ２３のドレイン２３ｄは、供給線Ｚと一体形成されている。また、赤サブピクセルＰｒの駆動トランジスタ２３のドレイン２３ｄとの一体形成部分と接続線６５とが重なるゲート絶縁膜３１の箇所には、１つのコンタクトホール６７が形成され、緑サブピクセルＰｇの駆動トランジスタ２３のドレイン２３ｄと接続線６５とが重なる箇所および青サブピクセルＰｂと駆動トランジスタ２３のドレイン２３ｄと接続線６５とが重なる箇所にもそれぞれ１つずつコンタクトホール６７が形成され、何れのサブピクセルＰｒ、Ｐｇ、Ｐｂにおいても、駆動トランジスタ２３のドレイン２３ｄがコンタクトホール６７を介して接続線６５に導通している。

また、１ドットのサブピクセルＰにつき１つのコンタクトホール６８がゲート絶縁膜３１の信号線Ｙに重なる箇所に形成され、何れのサブピクセルＰｒ、Ｐｇ、Ｐｂにおいても、スイッチトランジスタ２１のソース２１ｓがコンタクトホール６８を介して信号線Ｙｒ、Ｙｇ、Ｙｂにそれぞれ導通している。

ゲート絶縁膜３１の走査線Ｘに重なる箇所には、１つのコンタクトホール６９が形成され、何れのサブピクセルＰｒ、Ｐｇ、Ｐｂにおいても、スイッチトランジスタ２１のゲート２１ｇ及び保持トランジスタ２２のゲート２２ｇがコンタクトホール６９及びゲート接続線６６を介して走査線Ｘに導通している。また、１ドットのサブピクセルＰにつき１つのコンタクトホール７０がゲート絶縁膜３１の下層電極２４Ａに重なる箇所に形成され、何れのサブピクセルＰｒ、Ｐｇ、Ｐｂにおいても保持トランジスタ２２のソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通している。

全てのサブピクセルＰｒ、Ｐｇ、Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに全ての走査線Ｘ及び供給線Ｚは、べた一面に成膜された窒化シリコン又は酸化シリコン等の保護絶縁膜３２によって被覆されている。なお、詳細については後述するが、保護絶縁膜３２は、走査線Ｘ及び供給線Ｚに重なる箇所で矩形状に分断されている。

保護絶縁膜３２には平坦化膜３３が積層されており、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに走査線Ｘ及び供給線Ｚの段差による凹凸が平坦化膜３３によって解消されている。つまり、平坦化膜３３の表面が平坦となっている。平坦化膜３３は、ポリイミド等の感光性絶縁樹脂を硬化させたものであり、２μｍ以上の厚さが好ましい。なお、詳細については後述するが、平坦化膜３３は、走査線Ｘ及び供給線Ｚに重なる箇所で矩形状に分断されている。

本実施形態では、このディスプレイパネル１をボトムエミッション型として用いるため、すなわち、絶縁基板２を表示面として用いるため、ゲート絶縁膜３１、保護絶縁膜３２及び平坦化膜３３には透明な材料を用いる。絶縁基板２から平坦化膜３３までの積層構造をトランジスタアレイ基板５０という。

平坦化膜３３の表面、即ちトランジスタアレイ基板５０の表面上であって赤サブピクセルＰｒと緑サブピクセルＰｇの間には、走査線Ｘに平行な絶縁ライン５１が形成されている。絶縁ライン５１は、窒化シリコン等の無機化合物を有しており、その上部には絶縁ライン５１より幅狭の共通配線６２が積層されている。共通配線６２は、メッキ法により形成されたものであるので、信号線Ｙ、走査線Ｘ及び供給線Ｚよりも十分に厚く、平坦化膜３３の表面に対して凸設されている。共通配線６２は金、銀、銅、及びニッケルのうちの少なくともいずれか１つ以上を含むことが好ましい。

共通配線６２の表面には、撥水性・撥油性を有した撥液性導通層５４が成膜されている。撥液性導通層５４は、例えば次の化学式に示されたトリアジルトリチオールのメルカプト基（−ＳＨ）の水素原子（Ｈ）が還元離脱し、硫黄原子（Ｓ）が共通配線６２の表面に酸化吸着したものである。

撥液性導通層５４はトリアジルトリチオール分子が共通配線６２の表面に規則正しく並んだ極薄い分子層からなる膜であるから、厚さ方向に電気を導通することができる。なお、撥水性・撥油性を顕著にするためにトリアジルトリチオールに代えて、トリアジルトリチオールの１又は２のメルカプト基がフッ化アルキル基に置換されたものでも良い。ただし、フッ化アルキル基の炭素原子同士が二股又は三股に分岐していると、立体障害になり共通配線６２に結合されるトリアジルチオール化合物の量が減ってしまうので炭素原子は直鎖状の方が好ましい。なお、撥液性導通層５４となるトリアジルチオール化合物は、トリアジルチオール化合物を含む溶液として塗布すると選択的に共通配線６２のような金属に結合する性質を持っている。

保護絶縁膜３２及び平坦化膜３３の各供給線Ｚに重なる箇所には、水平方向に沿って開口された長尺な溝３４が凹設され、更に、保護絶縁膜３２及び平坦化膜３３の各走査線Ｘに重なる箇所には水平方向に沿って開口された長尺な溝３５が凹設されている。これら溝３４、３５によって保護絶縁膜３２及び平坦化膜３３が矩形状に分断されている。溝３４には給電配線６１が埋められており、溝３４内において給電配線６１が供給線Ｚにそれぞれ積層されることによって電気的に接続されている。溝３５には選択配線６０が埋められており、溝３５内において選択配線６０が走査線Ｘにそれぞれ積層されることによって電気的に接続されている。

選択配線６０及び給電配線６１は、走査線Ｘ又は供給線Ｚを下地電極として電解メッキ法により形成されたものであるので、信号線Ｙｒ、Ｙｇ、Ｙｂ、走査線Ｘ及び供給線Ｚよりも十分に厚い。更には、選択配線６０及び給電配線６１の厚さは、保護絶縁膜３２と平坦化膜３３の厚さの総計よりも厚く、平坦化膜３３の表面から凸設されている。選択配線６０及び給電配線６１のどちらも、金、銀、銅、及びニッケルのうちの少なくともいずれか1つ以上を含むことが好ましい。

選択配線６０の表面に、撥水性・撥油性を有した疎水絶縁膜５２が成膜され、給電配線６１の表面には、撥水性・撥油性を有した疎水絶縁膜５３が成膜されている。どちらの疎水絶縁膜５２、５３もフッ素樹脂電着塗料（シミズ社製 商品名 エレコートナイスロン、エレコートナイスロンＣＴＲ）からなり、選択配線６０に選択的に電圧を供給して電着塗装によって成膜されたものである。疎水絶縁膜５２、５３は十分な厚さに被膜されているため、それぞれ選択配線６０及び給電配線６１を電気的に絶縁している。

なお、撥液性導通層５４は、選択配線６０及び給電配線６１の表面に疎水絶縁膜５２、５３がそれぞれ被覆してから、共通配線６２上に被膜される。つまり、撥液性導通層５４となるトリアジルチオール化合物を含む溶液を全面に塗布するときに、選択配線６０及び給電配線６１の表面は、疎水絶縁膜５２、５３により露出されていないのでトリアジルチオール化合物と結合されない。またトリアジルチオール化合物は、後述するＩＴＯのような金属酸化物を有するサブピクセル電極２０ａに対しても、撥液性が発現する程度に被膜されないので、サブピクセル電極２０ａが既に形成されていても共通配線６２のみに選択的に結合する。

信号線群４、接続線６５およびゲート接続線６６の上方の平坦化膜３３上には、バンクとして絶縁膜５５が平面視して信号線群４等に沿って垂直方向に延在するように積層されている。

平坦化膜３３の表面、即ちトランジスタアレイ基板５０の表面上には、複数のサブピクセル電極２０ａがマトリクス状に配列されている。サブピクセル電極２０ａは、有機ＥＬ素子２０のアノードとして機能する電極である。即ち、サブピクセル電極２０ａの仕事関数が比較的高く、後述する有機ＥＬ層２０ｂへ正孔を効率よく注入するものが好ましい。また、サブピクセル電極２０ａは、ボトムエミッションの場合、可視光に対して透過性を有している。

これらサブピクセル電極２０ａは、平坦化膜３３上にべた一面に成膜された透明導電性膜をフォトリソグラフィー法・エッチング法によってパターニングしたものである。サブピクセル電極２０ａとしては、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）を主成分としたものがある。

各サブピクセルＰｒ、Ｐｇ、Ｐｂにつきそれぞれ１つのコンタクトホール６４が平坦化膜３３及び保護絶縁膜３２のサブピクセル電極２０ａに重なる箇所に形成され、そのコンタクトホール６４に導電性パッドが埋設されている。何れのサブピクセルＰｒ、Ｐｇ、Ｐｂにおいても、サブピクセル電極２０ａが、キャパシタ２４の上層電極２４Ｂ、スイッチトランジスタ２１のドレイン２１ｄ及び駆動トランジスタ２３のソース２３ｓに導通している。導電性パッドは、給電配線６１とともに形成され、特に上層電極２４Ｂを下地電極として電解メッキ法により形成されることが好ましい。

サブピクセル電極２０ａ上には、有機ＥＬ素子２０の有機ＥＬ層２０ｂが成膜されている。有機ＥＬ層２０ｂは広義の発光層であり、有機ＥＬ層２０ｂには、有機化合物である発光材料（蛍光体）が含有されている。有機ＥＬ層２０ｂは、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層の順に積層した二層構造である。正孔輸送層は、導電性高分子であるＰＥＤＯＴ（ポリチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなり、狭義の発光層は、ポリフルオレン系発光材料からなる。

赤サブピクセルＰｒの場合には、有機ＥＬ層２０ｂが赤色に発光し、緑サブピクセルＰｇの場合には、有機ＥＬ層２０ｂが緑色に発光し、青サブピクセルＰｂの場合には、有機ＥＬ層２０ｂが青色に発光する。

なお、有機ＥＬ層２０ｂは、二層構造の他に、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。

各色の有機ＥＬ層２０ｂは、それぞれ選択配線６０、給電配線６１及び共通配線６２のうちの垂直方向に互いに隣接する２つの間において水平方向に沿って配列された複数のサブピクセル電極２０ａを帯状に被覆するように成膜されている。すなわち、赤色発光の有機ＥＬ層２０ｂは給電配線６１と共通配線６２との間、緑色発光の有機ＥＬ層２０ｂは共通配線６２と選択配線６０との間、青色発光の有機ＥＬ層２０ｂは選択配線６０と給電配線６１との間において、それぞれ帯状に成膜されている。なお、有機ＥＬ層２０ｂは、サブピクセル電極２０ａごとに独立して設けられ、平面視した場合、複数の有機ＥＬ層２０ｂがマトリクス状に配列されていても良い。

有機ＥＬ層２０ｂは、選択配線６０、給電配線６１及び共通配線６２に対する疎水絶縁膜５２、５３又は撥液性導通層５４のコーティング後に湿式塗布法（例えば、インクジェット法）によって成膜される。この場合、サブピクセル電極２０ａに有機ＥＬ層２０ｂとなる有機化合物を含有する有機化合物含有液を塗布するが、垂直方向に隣り合うサブピクセル電極２０ａ間において頭頂部が十分高い厚膜の選択配線６０、給電配線６１、共通配線６２がトランジスタアレイ基板５０の表面に対して凸設されているから、サブピクセル電極２０ａに塗布された有機化合物含有液が垂直方向に隣接するサブピクセル電極２０ａに漏れることがない。

また、選択配線６０、給電配線６１、共通配線６２には撥水性・撥油性の疎水絶縁膜５２、疎水絶縁膜５３、撥液性導通層５４がそれぞれコーティングされているから、サブピクセル電極２０ａに塗布された有機化合物含有液をはじき、サブピクセル電極２０ａに塗布された有機化合物含有液がサブピクセル電極２０ａの中央に対して撥液性導電層５４の端部付近や疎水絶縁膜５２、５３の端部付近で極端に厚く堆積されなくなるので、有機化合物含有液が乾燥してなる有機ＥＬ層２０ｂを面内均一な膜厚で成膜することができる。

有機ＥＬ層２０ｂ上には、有機ＥＬ素子２０のカソードとして機能する対向電極２０ｃが成膜されている。対向電極２０ｃは、共通配線６２の上面や側面をも連続して被覆するように形成されており、撥液性導通層５４を挟んで共通配線６２に通電するから、図２の回路図に示したように、対向電極２０ｃは共通配線６２に対して導通する。一方、選択配線６０には疎水絶縁膜５２が、また、給電配線６１には疎水絶縁膜５３がそれぞれ十分分厚くコーティングされているので、対向電極２０ｃは選択配線６０及び給電配線６１の何れに対しても絶縁される。

対向電極２０ｃは、サブピクセル電極２０ａよりも仕事関数の低い材料で形成されており、例えば、マグネシウム、カルシウム、リチウム、バリウム、インジウム、希土類金属の少なくとも一種を含む単体又は合金で形成されていることが好ましい。また、対向電極２０ｃは、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えてシート抵抗を低くするために酸化されにくい金属層が堆積した積層構造となっていても良く、具体的には、有機ＥＬ層２０ｂと接する界面側に設けられた低仕事関数の高純度のバリウム層と、バリウム層を被覆するように設けられたアルミニウム層との積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造が挙げられる。

また、本実施形態では、対向電極２０ｃは、図７に示すように、信号線群４上方の絶縁膜５５の部分には被覆されずに分割されており、垂直方向に延在したストライプ形状とされている。このように、複数の対向電極２０ｃは平面視していずれも信号線Ｙｒ、Ｙｇ、Ｙｂと重なっていないので、信号線線Ｙｒ、Ｙｇ、Ｙｂとの間の寄生容量が、重なっている場合に比べて極めて小さくなっている。

このため、書込電流が各有機ＥＬ素子２０をそれぞれ発光するのに要する微小な電流であっても、各信号線Ｙｒ、Ｙｇ、Ｙｂの寄生容量に電荷を速やかにチャージでき、電流が遅延することなく信号線Ｙｒ、Ｙｇ、Ｙｂに定常化されて流れるので、駆動トランジスタ２３のゲート−ソース間の電位を速やかに駆動電流が流れる状態にすることができる。

対向電極２０ｃ上には、保護膜５６が成膜されている。保護膜５６は、選択配線６０、給電配線６１及び共通配線６２の頭頂部以外の対向電極２０ｃを被覆する無機膜又は有機膜である。そのため、対向電極２０ｃの劣化が保護膜５６によって防止されている。

選択配線６０、給電配線６１及び共通配線６２の頭頂部を被覆する対向電極２０ｃ上には、平板状の封止基板８０がディスプレイパネル１のほぼ全面を覆う状態に貼付されている。本実施形態では、封止基板８０は、封止ガラス８１と、その対向電極２０ｃに貼付する側の面に設けられた導電層８２と、さらにその表面に塗布された導電性を有する接着層８３とを有している。封止ガラス８１及び導電層８２を用いる代わりに、それらを一体として、例えば、金属板等の光反射性導電材料を用いることもできる。

本実施形態では、導電層８２は、封止ガラス８１上にべた一面に銅錫メッキ等の対向電極２０ｃよりもシート抵抗の低い導電性材料膜として成膜されて形成されている。また、接着層８３は、異方性導電接着剤より形成されており、異方性導電接着剤としては、例えば、エポキシ樹脂のバインダー中にＮｉ／Ａｕメッキされた導電粒子が分散されているものが好ましく用いられる。

この接着層８３を介して封止基板８０が選択配線６０、給電配線６１及び共通配線６２を被覆する対向電極２０ｃに貼付されている。つまり、各共通配線６２上の対向電極２０ｃは全て、突出している共通配線６２の段差によって導電性接着層８３を介して導電層８２と導電されている。したがって、全画素３の対向電極２０ｃは、低抵抗の導電層８２及び共通配線６２と導通しているので、全画素３の対向電極２０ｃには、低抵抗の導電層８２及び共通配線６２の少なくとも一方が出力する共通電圧Ｖcomを入力される。そしてこのような共通配線６２が各画素３毎に設けられているので、対向電極２０ｃが、共通配線６２及び導電層８２によって低抵抗になるため、導電層８２及び共通配線６２のいずれかが共通電圧Ｖcomを出力すると、対向電極２０ｃはディスプレイパネル１の面内で均一な電圧分布になる。なお、選択配線６０及び給電配線６１は、もともと疎水絶縁膜５２、５３により対向電極２０ｃと絶縁されているので、封止基板８０の導電層８２とも絶縁されている。接着層８３は導電層８２の全面に成膜されているが、選択配線６０、給電配線６１及び共通配線６２に対向する部分のみ選択的に成膜されていてもよい。

なお、封止基板８０と有機ＥＬ素子２０との間の空間には、例えば窒素等の不活性ガスが封入されている。

〔ディスプレイパネルの駆動方法〕
図８は、ディスプレイパネルの配線構造を示した略平面図である。なお、図８及び後述する図１０では、封止基板８０を取り除いた状態を示す。また、各サブピクセルＰｒ、Ｐｇ、Ｐｂがいわゆる縦長に表現されているが、実際には図１や図３〜図５に示した通りである。

ディスプレイパネル１では、図８に示すように、走査線Ｘ₁〜Ｘ_m及び選択配線６０、６０、…がそれぞれ接続された選択ドライバ９０が絶縁基板２の第一の周縁部に配置され、互いに電気的に絶縁された供給線Ｚ₁〜Ｚ_m及び給電配線６１、６１、…が接続された給電ドライバ９１が絶縁基板２の第一の周縁部と対向する周縁部である第二周縁部に配置されている。以下、走査線Ｘ₁〜Ｘ_mや供給線Ｚ₁〜Ｚ_mに電圧が印加される等という場合は選択配線６０、６０、…や給電配線６１、６１、…にも同様に電圧が印加される等が行われることを表す。

このディスプレイパネル１をアクティブマトリクス方式で駆動するには、次のようになる。

図９に示すように、走査線Ｘ₁〜Ｘ_mに接続された選択ドライバ９０によって、走査線Ｘ₁から走査線Ｘ_mへの順（走査線Ｘ_mの次は走査線Ｘ₁）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ₁〜Ｘ_mを順次選択する。この走査線Ｘ₁〜Ｘ_mの選択によりスイッチトランジスタ２１を選択する。また、この選択期間中に、供給線Ｚ₁〜Ｚ_mに接続された給電ドライバ９１によって、選択された走査線Ｘ_ｉに対応する行の画素の供給線Ｚ_ｉに接続された駆動トランジスタ２３に書込電流を流すための書込給電電圧ＶLが印加され、続く発光期間には駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流を流すための駆動給電電圧ＶHが印加される。

すなわち、この給電ドライバ９１によって、選択ドライバ９０と同期するよう、供給線Ｚ₁から供給線Ｚ_mへの順（供給線Ｚ_mの次は供給線Ｚ₁）にローレベル（有機ＥＬ素子２０の対向電極の電圧より低レベル）の書込給電電圧ＶLを順次出力することにより供給線Ｚ₁〜Ｚ_mを順次選択する。また、選択ドライバ９０が各走査線Ｘ₁〜Ｘ_mを選択している時に、各信号線群４（信号線Ｙｒ、Ｙｇ、Ｙｂ）に接続された図示しないデータドライバが書込電流である書込電流（電流信号）を所定の行の駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nに流す。

その際、対向電極２０ｃ及び共通配線６２群は、図８では図示を省略されている封止基板８０の導電層８２によって外部と接続され、一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。

各選択期間において、データドライバ側の電位は、給電配線６１、６１、…及び供給線Ｚ₁〜Ｚ_mに出力された書込給電電圧ＶL以下で且つこの書込給電電圧ＶLはコモン電位Ｖcom以下に設定されている。したがって、図２に示したように、この時、有機ＥＬ素子２０から信号線Ｙｒ、Ｙｇ、Ｙｂに流れることはないので、データドライバによって階調に応じた電流値の書込電流（引抜電流）が矢印Ａの通り信号線Ｙｒ、Ｙｇ、Ｙｂに流れる。なお、図２では、矢印Ａや後述する矢印Ｂを青サブピクセルＰｂ_i,jについてのみ示しているが、赤サブピクセルＰｒ_i,jや緑サブピクセルＰｇ_i,jの場合についても同様である。

すなわち、サブピクセルＰ_i,jにおいては給電配線６１及び供給線Ｚ_iから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙｒ_j、Ｙｇ_j、Ｙｂ_jに向かった書込電流（引抜電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（引抜電流）の電流値を設定する。

書込電流（引抜電流）が流れている間、ｉ行目のＰ_i,1〜Ｐ_i,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nに流れる書込電流（引抜電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（引抜電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（引抜電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。

その後の発光期間では、走査線Ｘ_iがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。

この発光期間では、供給線Ｚ_i及びそれに接続された給電配線６１の電位が駆動給電電圧ＶHとなり、有機ＥＬ素子２０の対向電極２０ｃの電位Ｖcomより高くなることによって、供給線Ｚ_i及びそれに接続された給電配線６１から駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。

このディスプレイパネル１を、アクティブマトリクス方式を用いた別の方法で駆動することも可能である。図１０は、第二の方法で駆動されるディスプレイパネルの配線構造を示した略平面図である。

この第二のディスプレイパネル１の構造は、図１０に示すように、走査線Ｘ₁〜Ｘ_mがそれぞれ接続された選択ドライバ９０が絶縁基板２の第一の周縁部に配置され、給電配線６１、６１、…が互いに電気的に接続されるよう給電配線６１、６１、…と一体的に形成された引き回し配線９２が絶縁基板２の第一の周縁部と対向する周縁部である第二周縁部に配置されている。引き回し配線９２は、第一周縁部及び第二周縁部と直交する第三の周縁部及び第四の周縁部のそれぞれに位置する端子部９２ｄ及び端子部９２ｅの両方からクロック信号が入力されている。

第二のディスプレイパネル１のアクティブマトリクス駆動方法は次のようになる。

すなわち、図１１に示すように、外部の発振回路が端子部９２ｄ及び端子部９２ｅから引き回し配線９２を介して給電配線６１、６１、…及び供給線Ｚ₁〜Ｚ_mに対してクロック信号を出力する。また、選択ドライバ９０によって走査線Ｘ₁から走査線Ｘ_mへの順（走査線Ｘ_mの次は走査線Ｘ₁）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ₁〜Ｘ_mを順次選択するが、選択ドライバ９０が走査線Ｘ₁〜Ｘ_mの何れか１つがハイレベルつまりオンレベルのシフトパルスを出力している時には発振回路のクロック信号がローレベルになる。また、選択ドライバ９０が各走査線Ｘ₁〜Ｘ_mを選択している時に、データドライバが書込電流である引抜電流（電流信号）を駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nに流す。

その際、対向電極２０ｃ及び共通配線６２群は、図８では図示を省略されている封止基板８０の導電層８２によって外部と接続され、一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。コモン電位Ｖcomは、共通配線６２群及び導電層８２のいずれか或いは両方によって出力されている。

走査線Ｘ_iの選択期間においては、ｉ行目の走査線Ｘ_iにシフトパルスが出力されているから、スイッチトランジスタ２１及び保持トランジスタ２２がオン状態となる。各選択期間において、データドライバ側の電位は、給電配線６１、６１、…及び供給線Ｚ₁〜Ｚ_mに出力されたクロック信号のローレベル以下で且つこのクロック信号のローレベルはコモン電位Ｖcom以下に設定されている。

したがって、この時、有機ＥＬ素子２０から信号線線Ｙｒ_j、Ｙｇ_j、Ｙｂ_jに流れることはないので、図２に示したように、データドライバによって階調に応じた電流値の書込電流（引抜電流）が矢印Ａの通り、信号線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nに流れ、サブピクセルＰ_i,jにおいては給電配線６１及び供給線Ｚ_iから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙｒ_j、Ｙｇ_j、Ｙｂ_jに向かった書込電流（引抜電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（引抜電流）の電流値を設定する。

書込電流（引抜電流）が流れている間、ｉ行目のＰ_i,1〜Ｐ_i,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nに流れる書込電流（引抜電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（引抜電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（引抜電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。

その後の発光期間では、走査線Ｘ_iがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。

この発光期間のうち、いずれの行の選択期間でもない間、つまり、クロック信号が給電配線６１及び供給線Ｚ_iの電位が有機ＥＬ素子２０の対向電極２０ｃ及び給電配線６１の電位Ｖcomより高いハイレベルの間、より高電位の給電配線６１及び供給線Ｚ_iから駆動トランジスタ２３のソース−ドレイン間を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。

駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。また発光期間において、いずれかの行の選択期間の間、つまりクロック信号がローレベルである時は、給電配線６１及び供給線Ｚ_iの電位が対向電極２０ｃ及び給電配線６１の電位Ｖcom以下であるので、有機ＥＬ素子２０に駆動電流は流れず発光しない。

前記何れの駆動方法においても、スイッチトランジスタ２１は、駆動トランジスタ２３のソース２３ｓと信号線Ｙとの間の電流のオン（選択期間）・オフ（発光期間）を行うものとして機能する。また、保持トランジスタ２２は、選択期間に駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間に電流が流れることができる状態にし、発光期間に駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間に印加した電圧を保持するものとして機能する。そして、駆動トランジスタ２３は、発光期間中に供給線Ｚ及び給電配線６１がハイレベルになった時に、階調に応じた大きさの電流を有機ＥＬ素子２０に流して有機ＥＬ素子２０を駆動するものとして機能する。

〔給電配線及び共通配線の幅、断面積及び抵抗率〕
以下、第１の実施形態のディスプレイパネル１の給電配線及び共通配線の幅、断面積及び抵抗率を定義する。これは、後述する第２の実施形態でも同様である。ここでは、ディスプレイパネル１の画素数をＷＸＧＡ（７６８×１３６６）としたときの給電配線６１及び共通配線６２の望ましい幅、断面積を定義する。なお、以下に述べる共通配線６２についての望ましい幅等は封止基板８０を設けない場合のものであり、封止基板８０を設ける場合にはそれらの条件が緩和される。

図１２は、各サブピクセルの駆動トランジスタ２３及び有機ＥＬ素子２０の電流−電圧特性を示すグラフである。図１２において、縦軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流の電流値又は１つの有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流の電流値であり、横軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧（同時に１つの駆動トランジスタ２３のゲート２３ｇ−ドレイン２３ｄ間の電圧）である。

図中、実線Ｉds maxは、最高輝度階調（最も明るい表示）のときの書込電流及び駆動電流であり、一点鎖線Ｉds midは、最高輝度階調と最低輝度階調との間の中間輝度階調のときの書込電流及び駆動電流であり、二点鎖線Ｖpoは駆動トランジスタ２３の不飽和領域（線形領域）と飽和領域との閾値つまりピンチオフ電圧であり、三点鎖線Ｖdsは駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流であり、破線Ｉelは有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流である。

ここで電圧ＶP1は、最高輝度階調時の駆動トランジスタ２３のピンチオフ電圧であり、電圧ＶP2は、駆動トランジスタ２３が最高輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧ＶELmax（電圧ＶP4−電圧ＶP3）は有機ＥＬ素子２０が最高輝度階調の書込電流と電流値が等しい最高輝度階調の駆動電流で発光するときのアノード−カソード間の電圧である。電圧ＶP2’は、駆動トランジスタ２３が中間輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧（電圧ＶP4’−電圧ＶP3’）は有機ＥＬ素子２０が中間輝度階調の書込電流と電流値が等しい中間輝度階調の駆動電流で発光するときのアノード−カソード間電圧である。

駆動トランジスタ２３及び有機ＥＬ素子２０はいずれも飽和領域で駆動させるために、給電配線６１の発光期間時の電圧ＶHから共通配線６２の発光期間時の電圧Ｖcomを減じた値ＶXは下記の式（１）を満たす。
ＶX＝Ｖpo＋Ｖth＋Ｖm＋ＶEL …（１）

Ｖth（最高輝度時の場合ＶP2−ＶP1に等しい）は駆動トランジスタ２３の閾値電圧であり、ＶEL（最高輝度時の場合ＶELmaxに等しい）は有機ＥＬ素子２０のアノード−カソード間電圧であり、Ｖmは、階調に応じて変位する許容電圧である。

図から明らかなように、電圧ＶXのうち、輝度階調が高くなる程、トランジスタ２３のソース−ドレイン間に要する電圧（Ｖpo＋Ｖth）が高くなるとともに有機ＥＬ素子２０のアノード−カソード間に要する電圧ＶELが高くなる。したがって、許容電圧Ｖmは、輝度階調が高くなるほど低くなり、最小許容電圧ＶmminはＶP3−ＶP2となる。

有機ＥＬ素子２０は低分子ＥＬ材料及び高分子ＥＬ材料にかかわらず一般的に経時劣化し、高抵抗化する。１００００時間後のアノード−カソード間電圧は初期時の１．４倍程度になることが確認されている。つまり、電圧ＶELは、同じ輝度階調時でも時間が経つ程高くなる。このため、駆動初期時の許容電圧Ｖmが高い程長期間にわたって動作が安定するので、電圧ＶELが８Ｖ以上、より望ましくは１３Ｖ以上となるように電圧ＶXを設定している。

この許容電圧Ｖmには、有機ＥＬ素子２０の高抵抗化ばかりでなく、さらに、給電配線６１による電圧降下の分も含まれる。

給電配線６１の配線抵抗のために電圧降下が大きいとディスプレイパネル１の消費電力が著しく増大してしまうため、給電配線６１の電圧降下は１Ｖ以下に設定することが特に好ましい。

行方向の一つの画素の長さである画素幅Ｗpと、行方向の画素数（１３６６）と、画素領域以外における引き回し配線９２等の延長部分を考慮した結果、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、引き回し配線の全長はそれぞれ７０６．７ｍｍ、８９５．２ｍｍとなる。ここで、給電配線６１の線幅ＷL及び共通配線６２の線幅ＷLが広くなると、構造上有機ＥＬ層２０ｂの面積が小さくなり、さらに他の配線との重なり寄生容量を発生してさらなる電圧降下をもたらすため、給電配線６１の幅ＷL及び共通配線６２の線幅ＷLはそれぞれ画素幅Ｗpの５分の１以下に抑えることが望ましい。

このようなことを考慮すると、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、幅ＷLはそれぞれ３４μｍ以内、４４μｍ以内となる。また給電配線６１及び共通配線６２の最大膜厚Ｈmaxはアスペクト比を考慮すると、トランジスタ２１〜２３の最小加工寸法４μｍの１．５倍、つまり６μｍとなる。したがって給電配線６１及び共通配線６２の最大断面積Ｓmaxは３２インチ、４０インチで、それぞれ２０４μｍ^２、２６４μｍ^２となる。

このような３２インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線６１及び共通配線６２のそれぞれの最大電圧降下を１Ｖ以下にするためには図１３に示すように、給電配線６１及び共通配線６２のそれぞれの配線抵抗率ρ／断面積Ｓは４．７Ω／ｃｍ以下に設定される必要がある。図１４に３２インチのディスプレイパネル１の給電配線６１及び共通配線６２のそれぞれの断面積と電流密度の相関関係を表す。なお、上述した給電配線６１及び共通配線６２の最大断面積Ｓmax時に許容される抵抗率は、３２インチで９．６μΩｃｍ、４０インチで６．４μΩｃｍとなる。

そして、４０インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線６１及び共通配線６２のそれぞれの最大電圧降下を１Ｖ以下にするためには図１５に示すように、給電配線６１及び共通配線６２のそれぞれの配線抵抗率ρ／断面積Ｓは２．４Ω／ｃｍ以下に設定される必要がある。図１６に４０インチのディスプレイパネル１の給電配線６１及び共通配線６２のそれぞれの断面積と電流密度の相関関係を表す。

給電配線６１及び共通配線６２の故障により動作しなくなる故障寿命ＭＴＦは、下記の式（２）を満たす。
ＭＴＦ＝Ａ ｅｘｐ（Ｅａ／Ｋ_ｂＴ）／ρＪ^２ …（２）

Ｅａは活性化エネルギー、Ｋ_ｂＴ＝８．６１７×１０^―５ｅＶ、ρは給電配線６１及び共通配線６２の抵抗率、Ｊは電流密度である。

給電配線６１及び共通配線６２の故障寿命ＭＴＦは抵抗率の増大やエレクトロマイグレーションに律速する。給電配線６１及び共通配線６２をＡｌ系（Ａｌ単体或いはＡｌＴｉやＡｌＮｄ等の合金）に設定し、ＭＴＦが１００００時間、８５℃の動作温度で試算すると電流密度Ｊは２．１×１０^４Ａ／ｃｍ^２以下にする必要がある。同様に給電配線６１及び共通配線６２をＣｕに設定すると２．８×１０^６Ａ／ｃｍ^２以下にする必要がある。なお、Ａｌ合金内のＡｌ以外の材料はＡｌよりも低い抵抗率であることを前提としている。

これらのことを考慮して、３２インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線６１及び共通配線６２が故障しないようなＡｌ系の給電配線６１及び共通配線６２のそれぞれの断面積Ｓは図１４から５７μｍ^２以上必要になり、同様にＣｕの給電配線６１及び共通配線６２のそれぞれの断面積Ｓは図１４から０．４３μｍ^２以上必要になる。

そして４０インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線６１及び共通配線６２が故障しないようなＡｌ系の給電配線６１及び共通配線６２のそれぞれの断面積Ｓは、図１６から９２μｍ^２以上必要になり、同様にＣｕの給電配線６１及び共通配線６２のそれぞれの断面積Ｓは、図１６から０．６９μｍ^２以上必要になる。

Ａｌ系の給電配線６１及び共通配線６２では、Ａｌ系の抵抗率が４．００μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは８５．１μｍ^２となる。このとき上述のように給電配線６１及び共通配線６２の配線幅ＷLは３４μｍ以内なので給電配線６１及び共通配線６２の最小膜厚Ｈminは２．５０μｍとなる。

またＡｌ系の給電配線６１及び共通配線６２の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは１６７μｍ^２となる。このとき上述のように給電配線６１及び共通配線６２の配線幅ＷLは４４μｍ以内なので給電配線６１及び共通配線６２の最小膜厚Ｈminは３．８０μｍとなる。

Ｃｕの給電配線６１及び共通配線６２では、Ｃｕの抵抗率が２．１０μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは４４．７μｍ^２となる。このとき上述のように給電配線６１及び共通配線６２の配線幅ＷLは３４μｍ以内なので給電配線６１及び共通配線６２の最小膜厚Ｈminは１．３１μｍとなる。

またＣｕの給電配線６１及び共通配線６２の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは８７．５μｍ^２となる。このとき上述のように給電配線６１及び共通配線６２の配線幅ＷLは４４μｍ以内なので給電配線６１及び共通配線６２の最小膜厚Ｈminは１．９９μｍとなる。

以上のことから、ディスプレイパネル１を正常且つ消費電力を低く動作させるには、給電配線６１及び共通配線６２での電圧降下を１Ｖ以下にした方が好ましく、このような条件にするには、給電配線６１及び共通配線６２がＡｌ系の３２インチのパネルでは、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜３４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなり、給電配線６１及び共通配線６２がＡｌ系の４０インチのパネルでは、膜厚Ｈが３．８０μｍ〜６μｍ、幅ＷLが２７．８μｍ〜４４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。

総じてＡｌ系の給電配線６１及び共通配線６２の場合、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜４４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。

同様に、給電配線６１及び共通配線６２がＣｕの３２インチのパネルでは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜３４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなり、給電配線６１及び共通配線６２がＣｕの４０インチのパネルでは、膜厚Ｈが１．９９μｍ〜６μｍ、幅ＷLが１４．６μｍ〜４４．０μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。

総じてＣｕの給電配線６１及び共通配線６２の場合、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。

したがって、給電配線６１及び共通配線６２としてＡｌ系材料又はＣｕを適用した場合、ディスプレイパネル１の給電配線６１及び共通配線６２は、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。

〔効果〕
以上のように、供給線Ｚ₁〜Ｚ_mをそれぞれ流れる電流の大きさは、一行の供給線Ｚ_iに接続された３×ｎ個の有機ＥＬ素子２０に流れる駆動電流の大きさの和になるので、ＶＧＡ（Video Graphics Array：６４０×４８０サイズの表示解像度）以上の画素数で動画駆動するための選択期間に設定した場合、供給線Ｚ₁〜Ｚ_mのそれぞれの寄生容量が増大してしまい、トランジスタ２１〜２３のような薄膜トランジスタのゲート電極又はソース、ドレイン電極を構成する薄膜からなる配線では３×ｎ個の有機ＥＬ素子２０に書込電流（つまり駆動電流）を流すには抵抗が高すぎる。

しかし、本実施形態では、サブピクセルＰ_1,1〜Ｐ_m,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる厚膜層によって供給線Ｚ₁〜Ｚ_mと接続する給電配線６１、６１、…をそれぞれ備えているので各給電配線６１、６１、…による電圧降下は小さくなり、短い選択期間であっても遅延なく十分に書込電流（引抜電流）を流すことができる。

そして、給電配線６１、６１、…を厚くすることで給電配線６１、６１、…を低抵抗化したので、給電配線６１、６１、…の幅を狭くすることができる。そのため、ボトムエミッションの場合、画素開口率の減少を最小限に抑えることができる。

同様に、発光期間に共通配線６２に流れる駆動電流の大きさは、選択期間に給電配線６１に流れる書込電流（引抜電流）の大きさと同じであるが、共通配線６２は、サブピクセルＰ_1,1〜Ｐ_m,nの薄膜トランジスタのゲート電極やソース、ドレイン電極を構成する導電層とは異なる導電層を用いているので十分な厚さにすることができるから、共通配線６２を低抵抗化することができる。

また、導電性を有する封止基板８０で全ての共通配線６２を導通することで、共通配線６２−封止基板８０の系全体でさらなる低抵抗化を図ることが可能となるとともに、共通配線６２−封止基板８０の系全体での抵抗率等を考えればよくなるから、前述したような共通配線６２の膜厚Ｈや幅ＷL等に対する厳しい設計条件が緩和され、ディスプレイパネル１がより製造し易くなる。

さらに、導電性の封止基板８０を設けることで、対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極２０ａに同じ電位を印加した場合でも、どの有機ＥＬ層２０ｂの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。

上述した二通りの駆動方法のうち第二のディスプレイパネル１の駆動方法でディスプレイパネル１においては、給電配線６１、６１、…は、絶縁基板２の第二の周縁部の引き回し配線９２、端子部９２ｄ及び端子部９２ｅを介して外部の発振回路からのクロック信号により等電位となるため、すみやかに有機ＥＬ素子２０、２０…から給電配線６１、６１、…全体に電流を供給することができる。

なお、第一及び第二のＥＬディスプレイパネル１の対向電極２０ｃは、信号線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nと平面視して重ならないように配置されているので、対向電極２０ｃと信号線線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nとの間の寄生容量が、重なっている場合に比べて極めて小さくなっている。このため、書込電流が各有機ＥＬ素子２０をそれぞれ発光するのに要する微小な電流であっても、各信号線線Ｙｒ_j、Ｙｇ_j、Ｙｂ_jの寄生容量に電荷を速やかにチャージでき、遅延することなく信号線線Ｙｒ₁、Ｙｇ₁、Ｙｂ₁〜Ｙｒ_n、Ｙｇ_n、Ｙｂ_nに定常化されて流れるので、駆動トランジスタ２３のゲート−ソース間の電位を速やかに駆動電流が流れる状態にすることができる。

［第２の実施の形態］
図１７〜図２０を用いて、第２の実施形態におけるディスプレイパネル１について説明する。なお、第２の実施形態におけるディスプレイパネル１については、第１の実施形態におけるディスプレイパネル１のいずれかの部分と同一の部分に対しては同一の符号を付し、同一の部分についての説明を省略する。

〔ディスプレイパネルの平面レイアウト〕
図１７は、第２の実施形態におけるディスプレイパネルの配線構造を示した略平面図である。図１７では、封止基板８０を取り除いた状態を示す。このディスプレイパネル１においても、第１の実施形態と同様に、１ピクセルの画素３が、水平方向に並んだ赤色に発光する１ドットの赤サブピクセルＰｒと、緑色に発光する１ドットの緑サブピクセルＰｇと、青色に発光する１ドットの青サブピクセルＰｂと、からなる。このような画素３が絶縁基板２上にマトリクス状に配列されている。

具体的に垂直方向の配列に着目すると、複数の赤サブピクセルＰｒが垂直方向（列方向）に沿って一列に配列され、複数の緑サブピクセルＰｇが垂直方向に沿って一列に配列され、複数の青サブピクセルＰｂが垂直方向に沿って一列に配列されている。また、水平方向（行方向）の配列に着目すると、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの順に繰り返し配列され、水平方向に連続して並んだ赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの組み合わせが画素３となる。

なお、以下の説明において、サブピクセルＰはこれら赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの中の任意のサブピクセルを表し、サブピクセルＰについての説明は赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの何れについても適用される。

また、赤サブピクセルＰｒの水平方向一端側には信号線Ｙｒが、緑サブピクセルＰｇの水平方向一端側には信号線Ｙｇが、青サブピクセルＰｂの水平方向一端側には信号線Ｙｂがそれぞれ垂直方向に沿って延在している。

ここで、信号線Ｙｒは垂直方向に並ぶ画素３の全ての赤サブピクセルＰｒに対して信号を供給するものであり、信号線Ｙｇは垂直方向に並ぶ画素３の全ての緑サブピクセルＰｇに対して信号を供給するものであり、信号線Ｙｂは垂直方向に並ぶ画素３の全ての青サブピクセルＰｂに対して信号を供給するものである。

信号線Ｙｒ、Ｙｇ、Ｙｂに並行して複数本の給電配線６１及び複数本の共通配線６２が交互にそれぞれサブピクセルＰの一端側に延在している。

また、複数本の走査線Ｘが水平方向に沿って延在し、これら走査線Ｘに対して複数本の供給線Ｚが平行に設けられている。水平方向に沿った一行の画素３群につき、１本の走査線Ｘと１本の供給線Ｚとが設けられている。ここで、走査線Ｘ及び供給線Ｚは、水平方向に並ぶ画素３の全サブピクセルＰｒ、Ｐｇ、Ｐｂにそれぞれ信号を供給するものである。水平方向に延在する供給線Ｚと垂直方向に延在する給電配線６１とは電気的に導通されている。

図１７においては図示が省略されているが、水平方向に長尺な矩形状で示されたサブピクセルＰｒ、Ｐｇ、Ｐｂの位置には、有機ＥＬ素子２０のアノードであるサブピクセル電極２０ａがそれぞれ設けられている。給電配線６１と隣の共通配線６２との間において複数のサブピクセル電極２０ａがそれぞれ垂直方向に沿った一列に配列されている。

ここで、ｍ、ｎをそれぞれ２以上の整数とし、画素３が垂直方向に沿ってｍピクセル、水平方向に沿ってｎピクセル配列されていると、サブピクセル電極２０ａは垂直方向に沿ってサブピクセルの一列分の数と同数のｍ個だけ、水平方向に沿ってサブピクセルの一行分の数と同数の（３×ｎ）個だけ配列されている。

〔サブピクセルの回路構成〕
次に、サブピクセルＰｒ、Ｐｇ、Ｐｂの回路構成については、図１８の等価回路図に示されるように何れのサブピクセルＰｒ、Ｐｇ、Ｐｂも同様に構成されており、それぞれのサブピクセルＰｒ、Ｐｇ、Ｐｂに有機ＥＬ素子２０、スイッチトランジスタ２１、保持トランジスタ２２、駆動トランジスタ２３及びキャパシタ２４が設けられている。

なお、第１の実施形態における等価回路図である図２と図１８とを比較して分かるように、第２の実施形態では選択配線６０が設けられていないこと以外は回路構成としては等価であるから説明を省略する。

〔画素の平面レイアウト〕
画素３の平面レイアウトについて図１９を用いて説明する。なお、図１９は、赤サブピクセルＰｒ及び緑サブピクセルＰｇの電極を示した平面図であるが、青サブピクセルＰｂについても同様である。また、図面を見やすくするために、有機ＥＬ素子２０のサブピクセル電極２０ａ、対向電極２０ｃ及び封止基板８０の図示を省略する。

図１９に示すように、平面視して、駆動トランジスタ２３及びスイッチトランジスタ２１が給電配線６１や共通配線６２に沿うように配置され、保持トランジスタ２２が走査線Ｘに隣接するサブピクセルＰの角部に配置されている。なお、保持トランジスタ２２のドレイン２２ｄおよび駆動トランジスタ２３のドレイン２３ｄは、供給線Ｚと一体形成されている。供給線Ｚと給電配線６１とはコンタクトホール７１で導通されている。

また、キャパシタ２４が給電配線６１又は共通配線６２或いは供給線Ｚに沿うサブピクセルＰの部分に配置されている。また、スイッチトランジスタ２１のソース２１ｓは、赤サブピクセルＰｒでは信号線Ｙｒに接続されており、緑サブピクセルＰｇでは信号線Ｙｇに接続されており、青サブピクセルＰｂでは信号線Ｙｂに接続されている。

〔ディスプレイパネルの層構造〕
ディスプレイパネル１の層構造について図１９及び図２０を用いて説明する。ここで、図２０は、図１９に示された面XX−XXに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。

ディスプレイパネル１は、光透過性を有する絶縁基板２に対して種々の層を積層したものである。絶縁基板２は可撓性のシート状に設けられているか、又は剛性の板状に設けられている。

次に、トランジスタ２１〜２３やキャパシタ２４、有機ＥＬ素子２０等の層構造については、図１９と第１の実施形態についての図３〜図５とを比較して分かるようにコンタクトホール６４の位置等が異なるほかは基本的に同一の構成であり、また、信号線Ｙ、走査線Ｘおよび供給線Ｚについてもトランジスタ２１〜２３等との位置関係は異なるが、基本的に同一の構成であるから説明を省略する。

なお、本実施形態においても、ディスプレイパネル１をボトムエミッション型として用いるため、すなわち、絶縁基板２を表示面として用いるため、ゲート絶縁膜３１、保護絶縁膜３２及び平坦化膜３３には透明な材料を用いる。絶縁基板２から平坦化膜３３までの積層構造をトランジスタアレイ基板５０という。

前述したように、本実施形態では、信号線Ｙｒ、Ｙｇ、Ｙｂに並行して複数本の給電配線６１及び複数本の共通配線６２が交互にそれぞれサブピクセルＰの一端側に延在している。

給電配線６１は、図２０に示すように、トランジスタアレイ基板５０上のサブピクセル電極２０ａを隣接するサブピクセルＰの間に１つおきに垂直方向に延在するように残したものを下地電極として電解メッキ法により形成されたものであり、信号線Ｙｒ、Ｙｇ、Ｙｂ、走査線Ｘ及び供給線Ｚよりも十分に厚く形成される。給電配線６１は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。給電配線６１の表面には、撥水性・撥油性を有した疎水絶縁膜５３が成膜されている。疎水絶縁膜５３はフッ素樹脂電着塗料からなり、電着塗装によって成膜されたものである。

また、トランジスタアレイ基板５０の表面上であって給電配線６１が形成されていない隣接するサブピクセルＰ間には垂直方向に延在する絶縁ライン５１が形成されており、その上部に共通配線６２が積層されている。共通配線６２は、メッキ法により形成されたものであるので、信号線Ｙ、走査線Ｘ及び供給線Ｚよりも十分に厚く、平坦化膜３３の表面に対して凸設されている。共通配線６２は金、銀、銅、及びニッケルのうちの少なくともいずれか1つ以上を含むことが好ましい。

共通配線６２の表面には、撥水性・撥油性を有した撥液性導通層５４が成膜されている。撥液性導通層５４は、前記化学式に示されたトリアジルトリチオールのチオール基（−ＳＨ）の水素原子（Ｈ）が還元離脱し、硫黄原子（Ｓ）が共通配線６２の表面に酸化吸着したものである。共通配線６２の表面上でトリアジルトリチオール分子が規則正しく並んだ極薄い分子層からなる膜を形成することは前述した通りである。

有機ＥＬ素子２０の対向電極２０ｃ上には、保護膜５６が成膜されている。保護膜５６は、選択配線６０、給電配線６１及び共通配線６２の頭頂部以外の対向電極２０ｃを被覆する無機膜又は有機膜である。そのため、対向電極２０ｃの劣化が保護膜５６によって防止されている。

選択配線６０、給電配線６１及び共通配線６２の頭頂部を被覆する対向電極２０ｃ上には、平板状の封止基板８０がディスプレイパネル１のほぼ全面を覆う状態に貼付されている。本実施形態の封止基板８０は、その構造及び機能において第１の実施形態における封止基板８０と同様であり説明を省略する。

〔ディスプレイパネルの駆動方法〕
本実施形態のディスプレイパネル１では、図１９に示したように、サブピクセルＰ間を水平方向に延在する供給線Ｚと垂直方向に延在する給電配線６１とがコンタクトホール７１で導通されている。そのため、第１の実施形態の図９で示したような駆動方法を用いることができないが、図１１に示した前記第二のディスプレイパネル１のアクティブマトリクス駆動方法、すなわち、クロック信号を用いた共通駆動を用いて駆動させることができる。この駆動方法については前述した図１１の説明の通りであるからここでは説明を省略する。

〔給電配線及び共通配線の幅、断面積及び抵抗率〕
この給電配線及び共通配線の幅、断面積及び抵抗率についても、第１の実施形態で述べた通りであるから説明を省略する。

〔効果〕
以上のような構成及び機能を有するから、本実施形態に係るディスプレイパネル１も前記第１の実施形態に係るディスプレイパネルの効果をすべて発揮することができる。また、トランジスタアレイ基板５０から凸設され有機ＥＬ素子２０部分を構成する際のバンクとなるバンクラインとして、第１の実施形態のように選択配線６０を用いず、給電配線６１と共通配線６２とだけで構成しているから、ＲＧＢの画素構成を非常にシンプルにすることが可能となる。

また、選択配線６０を用いないため、給電配線６１及び共通配線６２の本数が、第１の実施形態のディスプレイパネル１の場合の１．５倍となり、必要な電流をより多くの本数の給電配線６１で供給し共通配線６２に流すことができるから、全体的に見た場合、給電配線６１や共通配線６２を実質的に低抵抗化することができる。

〔変形例１〕
なお、本発明は、上記の第１及び第２の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。

上記各実施形態では、トランジスタ２１〜２３がＮチャネル型の電界効果トランジスタとして説明を行った。トランジスタ２１〜２３がＰチャネル型の電界効果トランジスタであっても良い。その場合、図２や図１８の回路構成では、トランジスタ２１〜２３のソース２１ｓ、２２ｓ、２３ｓとトランジスタ２１〜２３のドレイン２１ｄ、２２ｄ、２３ｄの関係が逆になる。例えば、駆動トランジスタ２３がＰチャネル型の電界効果トランジスタの場合には、駆動トランジスタ２３のドレイン２３ｄが有機ＥＬ素子２０のサブピクセル電極２０ａに導通し、ソース２３ｓが供給線Ｚおよび給電配線６１に導通する。

〔変形例２〕
また、上記各実施形態では、１ドットのサブピクセルＰにつき３つのトランジスタ２１〜２３が設けられているが、１ドットのサブピクセルＰにつき１又は複数のトランジスタが設けられ、これらトランジスタを用いてアクティブ駆動することができるディスプレイパネルであれば、本発明を適用することができる。

〔変形例３〕
また、上記第１の実施形態では、水平方向の緑サブピクセルＰｇの列と青サブピクセルＰｂとの間において選択配線６０が凸設されているが、共通配線６２と同様の共通配線が凸設されるように構成されても良い。その場合、共通配線の下には溝３５は設けずに、共通配線が走査線Ｘに対して絶縁された状態で、撥液性導通層５４と同様の撥液性導通層がその共通配線の表面にコーティングされ、その共通配線が対向電極２０ｃに導通するように構成することも可能である。

〔変形例４〕
また、上記実施形態では、信号線Ｙがゲートレイヤーからパターニングされたものであるが、信号線Ｙがドレインレイヤーからパターニングされたものでも良い。この場合、走査線Ｘ及び供給線Ｚがゲートレイヤーからパターニングされたものとなり、信号線Ｙが走査線Ｘ及び供給線Ｚよりも上層になる。

〔変形例５〕
また、上記実施形態では、有機ＥＬ素子２０の発光をサブピクセル電極２０ａを介して基板２から出射させたが、これに限らず、下層に光反射性金属膜、上層にＩＴＯ等の金属酸化物膜を配置したサブピクセル電極２０ａを用い、導電層８２にＩＴＯ等の透明電極を用いることによって、封止ガラス８１側から有機ＥＬ素子２０の光を出射させてもよい。このとき、接着層８３は透過率を下げない程度に薄く被膜するか、共通配線６２に対応する位置のみ設ければよい。

第１実施形態におけるディスプレイパネルの画素を示した平面図である。 サブピクセルＰの等価回路図である。 赤サブピクセルＰｒの電極を示した平面図である。 緑サブピクセルＰｇの電極を示した平面図である。 青サブピクセルＰｂの電極を示した平面図である。 図３〜図５に示された破断線VI−VIに沿って絶縁基板の厚さ方向に切断した矢視断面図である。 図３に示された破断線VII−VIIに沿って絶縁基板の厚さ方向に切断した矢視断面図である。 第１実施形態におけるディスプレイパネルの配線構造を示した略平面図である。 図１のディスプレイパネルの駆動方法を説明するためのタイミングチャートである。 第二のディスプレイパネルの配線構造を示した略平面図である。 図１０のディスプレイパネルの駆動方法を説明するためのタイミングチャートである。 各サブピクセルの駆動トランジスタ及び有機ＥＬ素子の電流−電圧特性を示すグラフである。 ３２インチのディスプレイパネルの給電配線及び共通配線のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。 ３２インチのディスプレイパネルの給電配線及び共通配線のそれぞれの断面積と電流密度の相関を示すグラフである。 ４０インチのディスプレイパネルの給電配線及び共通配線のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。 ４０インチのディスプレイパネルの給電配線及び共通配線のそれぞれの断面積と電流密度の相関を示すグラフである。 第２実施形態におけるディスプレイパネルの画素を示した平面図である。 サブピクセルＰの等価回路図である。 サブピクセルＰの電極を示した平面図である。 図１９に示された破断線XX−XXに沿って絶縁基板の厚さ方向に切断した矢視断面図である。

符号の説明

１ ディスプレイパネル
２ 絶縁基板
２０ａ サブピクセル電極
２０ｂ 有機ＥＬ層
２０ｃ 対向電極
２１ スイッチトランジスタ
２２ 保持トランジスタ
２３ 駆動トランジスタ
２１ｄ、２２ｄ、２３ｄ ドレイン
２１ｓ、２２ｓ、２３ｓ ソース
２１ｇ、２２ｇ、２３ｇ ゲート
６１ 給電配線
６２ 共通配線
８０ 封止基板
８２ 導電層
Ｐ、Ｐｒ、Ｐｇ、Ｐｂ サブピクセル

Claims (8)

1. 基板と、
   前記基板上に設けられた複数のトランジスタと、
   前記複数のトランジスタのゲート、ソース及びドレインとは異なる導電層によって形成された複数の配線と、
   前記配線の間において前記配線に沿って前記基板上に配列された複数の画素電極と、
   前記各画素電極上に成膜された発光層と、
   前記発光層を被覆した対向電極と、
   前記対向電極と導通する封止基板と、
   を備え、前記対向電極は前記発光層上から前記複数の配線上にかけて連続して被膜され、前記対向電極は前記複数の配線上において前記封止基板と導通していることを特徴とするディスプレイパネル。
2. 前記複数の配線は、前記基板における前記封止基板との対向面で突出していることを特徴とする請求項１に記載のディスプレイパネル。
3. 前記封止基板は、導電層が形成され、または導電性の材料で形成されていることを特徴とする請求項１または請求項２に記載のディスプレイパネル。
4. 前記複数の配線は、前記対向電極と接続された共通配線を含み、前記共通配線は前記封止基板と導通することを特徴とする請求項１から請求項３のいずれか一項に記載のディスプレイパネル。
5. 前記トランジスタは、ソース及びドレインの一方が画素電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとを有することを特徴とする請求項１から請求項４のいずれか一項に記載のディスプレイパネル。
6. 前記複数の配線は、前記駆動トランジスタのドレイン及びソースの他方と接続された給電配線を有することを特徴とする請求項５に記載のディスプレイパネル。
7. 前記複数の配線は、前記スイッチトランジスタを選択する選択配線を有することを特徴とする請求項５または請求項６に記載のディスプレイパネル。
8. 前記複数の配線は、前記対向電極に接続される共通配線を有することを特徴とする請求項５から請求項７のいずれか一項に記載のディスプレイパネル。

Images