JP2006100727A - ディスプレイパネル - Google Patents

Abstract

【課題】電圧降下を抑えつつ、開口率の低下を抑えること。
【解決手段】ディスプレイパネルは、１ドットのサブピクセルＰにつきトランジスタ２１〜２３及びキャパシタ２４が設けられたトランジスタアレイ基板５０を具備する。トランジスタアレイ基板５０には、水平方向の走査線Ｘ及び供給線Ｚ並びに垂直方向の信号線Ｙが敷設されている。トランジスタアレイ基板５０の表面には、信号線Ｙに対して平行に設けられたバンク７１が凸設されている。バンク７１間にサブピクセル電極２０ａが配列され、サブピクセル電極２０ａに有機ＥＬ層２０ｂが積層されている。有機ＥＬ層２０ｂ及びバンク７１が対向電極２０ｃによって被覆されている。対向電極２０ｃ上に共通配線９１が積層されているが、平面視して共通配線９１がバンク７１に重なっている。
【選択図】 図１

Description

本発明は、発光素子をサブピクセルに用いたディスプレイパネルに関する。

特許文献１に記載されているように、発光素子である有機エレクトロルミネッセンス素子は基板上にアノード、エレクトロルミネッセンス層（以下、ＥＬ層という。）、カソードの順に積層した積層構造となっており、アノードとカソードとの間に電圧が印加されるとＥＬ層に正孔及び電子が注入され、ＥＬ層で電界発光する。ＥＬ層の発光が有機エレクトロルミネッセンス素子の設けられている基板を光透過して表示するように設計したエレクトロルミネッセンス素子をボトムエミッション型といい、一方、有機エレクトロルミネッセンス素子が設けられている基板と反対側から外部に出射するように設計したエレクトロルミネッセンス素子をトップエミッション型という。

アクティブマトリクス駆動方式のディスプレイパネルでは一画素につき一又は複数の薄膜トランジスタが設けられており、薄膜トランジスタによって有機エレクトロルミネッセンス素子を発光させる。例えば、特許文献１に記載されたディスプレイパネルにおいては、２つの薄膜トランジスタが画素ごとに設けられている。アクティブマトリクス駆動方式のディスプレイパネルを製造するに際しては、薄膜トランジスタを画素ごとにパターニングしたトランジスタアレイ基板を作製した後にそのトランジスタアレイ基板の表面に有機エレクトロルミネッセンス素子を画素ごとにパターニングする。薄膜トランジスタの後に有機エレクトロルミネッセンス素子をパターニングするのは、薄膜トランジスタをパターニングする際の温度が有機エレクトロルミネッセンス素子の耐熱温度を超えてしまうためである。

画素ごとに薄膜トランジスタがパターニングされているから、複数の有機エレクトロルミネッセンス素子をマトリクス状にパターニングするに際して薄膜トランジスタに接続する下層側のサブピクセル電極を画素ごとに独立するようパターニングする。一方、対向電極は全ての有機エレクトロルミネッセンス素子に共通した共通電極としてべた一面に成膜する。
特開平８−３３０６００号公報

ところで、対向電極を成膜している時に熱的要因・化学的要因でＥＬ層が損傷することがあるため、ＥＬ層の損傷を抑えるために対向電極の成膜時間をできる限り短くすることが考えられるが、対向電極の成膜時間を短くすると対向電極が薄くなる。また、有機エレクトロルミネッセンス素子をトップエミッション型にした場合、ＥＬ層で発光した光が対向電極の透過中にできる限り減衰しないように、対向電極をできる限り薄く形成することが望まれている。

しかしながら、対向電極の薄膜化に伴い対向電極のシート抵抗が高くなってしまい、対向電極の高抵抗化によって対向電極の電圧が面内で一様にならず電圧の高低差が面内で顕著に表れてしまう。すなわち、対向電極が共通電極としてべた一面に形成されているから、仮に全てのサブピクセル電極に同じ大きさの電位が印加された場合でも有機エレクトロルミネッセンス素子ごとに発光強度が異なってしまい、面内の発光強度が一様にならない。

そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、対向電極の電圧を面内で一様にできるようにすることを目的とする。

以上の課題を解決するために、本発明のディスプレイパネルは、
トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
前記トランジスタアレイ基板の一方の面側に凸設された複数の突条と、
前記各突条の間において前記各突条に沿って前記トランジスタアレイ基板の一方の面側に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
前記各サブピクセル電極上に成膜された発光層と、
前記発光層を被覆した対向電極と、
平面視して前記各突条に重なり且つ前記対向電極と電気的に接続された共通配線と、を備える。

好ましくは、前記対向電極と前記各突条との間に介在した絶縁膜を更に備え、前記突条が導電性を有する。

好ましくは、前記絶縁膜が撥水性・撥油性を有する。

好ましくは、前記突条が絶縁膜からなる。
好ましくは、前記共通配線が、前記発光層の発光する光に対し不透明である。

好ましくは、互いに平行に配列された複数の信号線が前記トランジスタアレイ基板に敷設され、平面視して前記複数の突条が前記複数の信号線にそれぞれ重なっている。

本発明によれば、対向電極上に共通配線が形成されているので、対向電極自体が高抵抗であっても、対向電極の電圧を面内で一様にすることができる。また、対向電極をより薄膜化することが可能なので、発光層を発した光が対向電極の透過中に減衰し難くなる。

また、対向電極上に形成された共通配線はトランジスタのゲート・ソース・ドレインとは別にパターニングしたものとすれば、共通配線を厚くすることができる。そのため、共通配線を低抵抗することができる。従って、対向電極の電圧を面内で一様にすることができる。

また、サブピクセル電極が各突条間において各突条に沿って配列されているから、湿式塗布法により発光層をパターニングすると、突条を挟んで隣り合うサブピクセル電極同士で発光層用の液が混ざらないようにすることができる。

更に、平面視して突条に共通配線が重なっている上、サブピクセル電極が各突条間において各共通配線に沿って配列されているから、共通配線による画素開口率の減少を抑えることができる。

また、本発明のディスプレイパネルは、絶縁基板と、前記絶縁基板上にサブピクセルごとに設けられた複数の駆動トランジスタと、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの一方に導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数のスイッチトランジスタと、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの他方に導通させ、ソースとドレインの他方を前記駆動トランジスタのゲートに導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数の保持トランジスタと、前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタを被覆し、互いに平行となる複数の第１溝及び複数の第２溝が形成された保護絶縁膜と、前記各第１溝に埋設され、前記駆動トランジスタのソースとドレインの他方に導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の給電配線と、前記各第２溝に埋設され、前記スイッチトランジスタのゲート及び前記保持トランジスタのゲートに導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の選択配線と、撥水性・撥油性を有するとともに、前記複数の給電配線及び前記複数の選択配線をそれぞれ被覆した疎水絶縁膜と、前記各選択配線及び前記各選択配線の間において前記各選択配線及び前記各選択配線に沿って前記保護絶縁膜上に配列され、サブピクセルごとに設けられ、前記駆動トランジスタのソースとドレインの一方に導通した複数のサブピクセル電極と、湿式塗布法によって前記各サブピクセル電極上に成膜された発光層と、前記発光層を被覆するとともに、前記疎水絶縁膜を介して前記複数の給電配線及び前記複数の選択配線を被覆した対向電極と、平面視して前記各給電配線及び前記各選択配線に重なるよう前記対向電極上に形成された共通配線と、を備える。

本発明によれば、対向電極上に共通配線が形成されているので、対向電極自体が薄膜化してより高抵抗になった場合でも、対向電極の電圧を面内で一様にすることができる。また、対向電極をより薄膜化することが可能なので、発光層を発した光が対向電極の透過中に減衰し難くなる。

また、給電配線及び選択配線がトランジスタのドレイン・ソース・ゲートとは別に形成されているから、給電配線及び選択配線の幅を広くせずとも給電配線及び選択配線を厚くすることができ、給電配線及び選択配線を低抵抗化することができる。そのため、給電配線、選択配線を通じてトランジスタに信号を出力した場合でも、電圧降下を抑えることができるとともに信号遅延も抑えることができる。また、給電配線及び選択敗戦の幅が広くならないので、画素開口率の減少を最小限に抑えることができる。

また、サブピクセル電極が各選択配線、各給電配線間において各選択配線、各給電配線に沿って配列され、それらに疎水絶縁膜が被覆されているから、湿式塗布法により発光層をパターニングする際に、疎水絶縁膜を挟んで隣り合うサブピクセル電極同士で発光層用の液が混ざらないようにすることができる。

また、平面視して選択配線、給電配線に共通配線が重なっているから、画素開口率の減少を最小限に抑えることができる。

本発明のディスプレイパネルは、トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、前記トランジスタに接続された複数の配線と、前記複数の配線上に形成された絶縁膜と、前記複数の配線の間に設けられた複数のサブピクセル電極と、前記各サブピクセル電極上に成膜された発光層と、前記発光層を被覆した対向電極と、平面視して前記複数の配線に重なるように前記絶縁膜上に設けられ、前記対向電極と接続された共通配線と、を備える。

本発明によれば、対向電極上に共通配線が形成されているので、対向電極自体が高抵抗であっても、対向電極の電圧を面内で一様にすることができる。また、対向電極をより薄膜化することが可能なので、発光層を発した光が対向電極の透過中に減衰し難くなる。

本発明によれば、対向電極上に形成された共通配線によって、対向電極の電圧を面内で一様にすることができる。そのため、対向電極をより薄膜化することができ、発光層を発した光が対向電極の透過中に減衰し難くなる。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス（Electro Luminescence）という用語をＥＬと略称する。

［第１の実施の形態］
〔ディスプレイパネルの平面レイアウト〕
図１には、アクティブマトリクス駆動方式で動作するディスプレイパネル１の画素３の概略平面図が示されている。このディスプレイパネル１においては、１ピクセルの画素３が、赤色に発光する１ドットの赤サブピクセルＰｒと、緑色に発光する１ドットの緑サブピクセルＰｇと、青色に発光する１ドットの青サブピクセルＰｂと、からなる。このような画素３が絶縁基板２上にマトリクス状に配列されている。具体的に垂直方向（列方向）の配列に着目すると、複数の赤サブピクセルＰｒが垂直方向に沿って一列に配列され、複数の緑サブピクセルＰｇが垂直方向に沿って一列に配列され、複数の青サブピクセルＰｂが垂直方向に沿って一列に配列されている。水平方向（行方向）の配列に着目すると、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの順に繰り返し配列され、水平方向に連続して並んだ赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの組み合わせが画素３となる。なお、以下の説明において、サブピクセルＰはこれら赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの中の任意のサブピクセルを表し、サブピクセルＰについての説明は赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの何れについても適用される。

垂直方向の青サブピクセルＰｂの列と赤サブピクセルＰｒの列との間には、信号線Ｙｒが敷設され、垂直方向の赤サブピクセルＰｒの列と緑サブピクセルＰｇの列ととの間には、信号線Ｙｇが敷設され、垂直方向の緑サブピクセルＰｇの列と青サブピクセルＰｂの列との間には、信号線Ｙｂが敷設されている。従って、水平方向の配列順に着目すると、信号線Ｙｒ、信号線Ｙｇ、信号線Ｙｂの順に繰り返し配列されている。これら信号線Ｙｒ、信号線Ｙｇ、信号線Ｙｂは、垂直方向に延在し、互いに平行に設けられている。

ここで、信号線Ｙｒは垂直方向に沿って一列に配列された全ての赤サブピクセルＰｒのそれぞれに対して順次所定の電流値の信号を流すものであり、信号線Ｙｇは垂直方向に沿って一列に配列された全ての緑サブピクセルＰｇのそれぞれに対して順次所定の電流値の信号を流すものであり、信号線Ｙｂは垂直方向に沿って一列に配列された全ての青サブピクセルＰｂのそれぞれに対して順次所定の電流値の信号を流すものである。なお、以下の説明において、赤サブピクセルＰｒの場合では信号線Ｙが図１の信号線Ｙｒを表し、緑サブピクセルＰｇの場合では信号線Ｙが図１の信号線Ｙｇを表し、青サブピクセルＰｂの場合では信号線Ｙが図１の信号線Ｙｂを表し、信号線Ｙについての説明は信号線Ｙｒ、信号線Ｙｇ、信号線Ｙｂの何れについても適用される。

平面視して、信号線Ｙに共通配線９１が重なっているが、信号線Ｙと共通配線９１は電気的に絶縁されている。

また、複数本の走査線Ｘが水平方向に沿って延在し、これら走査線Ｘに対して互い違いとなるよう複数本の供給線Ｚ、複数本の給電配線９０が平行に設けられている。平面視して、供給線Ｚに給電配線９０が重なっており、供給線Ｚと給電配線９０は互いに導通している。走査線Ｘと供給線Ｚとの間において、複数の画素３が水平方向に沿った一行に配列されている。垂直方向の配列順に着目すると、走査線Ｘ、画素３の列、供給線Ｚの順に繰り返し配列されている。

ここで、走査線Ｘは水平方向に沿った一行に配列された全サブピクセルＰｒ，Ｐｇ，Ｐｂに信号を供給するものであり、供給線Ｚも水平方向に沿った一行に配列された全サブピクセルＰｒ，Ｐｇ，Ｐｂに信号を供給するものである。

サブピクセルＰｒ，Ｐｇ，Ｐｂの色は、後述する有機ＥＬ素子２０（図２等に図示）の発光色によって定まる。

〔サブピクセルの回路構成〕
次に、サブピクセルＰｒ，Ｐｇ，Ｐｂの回路構成について図２の等価回路図、図８の略平面図を用いて説明する。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂも同様に構成されており、１ドットのサブピクセルＰにつき、有機ＥＬ素子２０、Ｎチャネル型のアモルファスシリコン薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３及びキャパシタ２４が設けられている。以下では、トランジスタ２１をスイッチトランジスタ２１と称し、トランジスタ２２を保持トランジスタ２２と称し、トランジスタ２３を駆動トランジスタ２３と称する。

ここで信号線Ｙはｎ本あり、信号線Ｙ₁〜Ｙ_nの延在した方向を垂直方向（列方向）といい、走査線Ｘ₁〜Ｘ_mの延在した方向を水平方向（行方向）という。また、ｍ，ｎはそれぞれ２以上の自然数であり、且つｎは３の倍数であり、走査線Ｘに下付けした数字は図８において上からの配列順を表し、供給線Ｚに下付けした数字は図８において上からの配列順を表し、信号線Ｙに下付けした数字は図８において左からの配列順を表し、サブピクセルＰに下付けした数字の前側が上からの配列順を表し、後ろ側が左からの配列順を表す。すなわち、１〜ｍのうちの任意の自然数をｉとし、１からｎのうちの任意の自然数をｊとした場合に、走査線Ｘ_iは上からｉ行目であり、供給線Ｚ_iは左からｉ行目であり、信号線Ｙ_jは左からｊ列目であり、サブピクセルＰ_i,jは上からｉ行目、左からｊ列目であり、サブピクセルＰ_i,jは走査線Ｘ_i、供給線Ｚ_i及び信号線Ｙ_jに接続されている。

スイッチトランジスタ２１においては、ソース２１ｓが信号線Ｙに導通し、ドレイン２１ｄが有機ＥＬ素子２０のサブピクセル電極２０ａ、駆動トランジスタ２３のソース２３ｓ及びキャパシタ２４の上層電極２４Ｂに導通し、ゲート２１ｇが保持トランジスタ２２のゲート２２ｇ及び走査線Ｘに導通している。

保持トランジスタ２２においては、ソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通し、ドレイン２２ｄが駆動トランジスタ２３のドレイン２３ｄ及び供給線Ｚに導通し、ゲート２２ｇがスイッチトランジスタ２１のゲート２１ｇ及び走査線Ｘに導通している。保持トランジスタ２２のドレイン２２ｄは、走査線Ｘに接続されていてもよい。

駆動トランジスタ２３においては、ソース２３ｓが有機ＥＬ素子２０のサブピクセル電極２０ａ、スイッチトランジスタ２１のドレイン２１ｄ及びキャパシタ２４の上層電極２４Ｂに導通し、ドレイン２３ｄが保持トランジスタ２２のドレイン２２ｄ及び供給線Ｚに導通し、ゲート２３ｇが保持トランジスタ２２のソース２２ｓ及びキャパシタ２４の下層電極２４Ａに導通している。

有機ＥＬ素子２０のカソードとなる対向電極２０ｃは共通配線９１に導通している。

垂直方向に沿って一列に配列された何れの赤サブピクセルＰｒのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｒに導通し、垂直方向に沿って一列に配列された何れの緑サブピクセルＰｇのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｇに導通し、垂直方向に沿って一列に配列された何れの青サブピクセルＰｂのスイッチトランジスタ２１のソース２１ｓも共通の信号線Ｙｂに導通している。

一方、水平方向に沿った一行に配列された何れのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇも共通の走査線Ｘに導通し、水平方向に沿った一行に配列された何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２のゲート２２ｇも共通の走査線Ｘに導通し、水平方向に沿った一行に配列された画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２のドレイン２２ｄも共通の供給線Ｚに導通し、水平方向に沿った一行に配列された画素３の何れのサブピクセルＰｒ，Ｐｇ，Ｐｂの駆動トランジスタ２３のドレイン２３ｄも共通の供給線Ｚに導通している。

〔サブピクセルの平面レイアウト〕
図３は、サブピクセルＰの電極を主に示した平面図である。

図３に示すように、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、平面視して、スイッチトランジスタ２１が信号線Ｙに沿うように配置され、保持トランジスタ２２が走査線Ｘの近くのサブピクセルＰの角部に配置され、駆動トランジスタ２３が隣りの信号線Ｙに沿うように配置され、キャパシタ２４が駆動トランジスタ２３に沿うように配置されている。

なお、ディスプレイパネル１全体を平面視して、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１だけに着目すると、複数のスイッチトランジスタ２１がマトリクス状に配列され、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂの保持トランジスタ２２だけに着目すると、複数の保持トランジスタ２２がマトリクス状に配列され、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂの駆動トランジスタ２３だけに着目すると、複数の駆動トランジスタ２３がマトリクス状に配列されている。

図１及び図３では、トランジスタ２１〜２３を見やすくするために、有機ＥＬ素子２０のサブピクセル電極２０ａの図示を省略するが、サブピクセル電極２０ａは、水平方向に隣り合う信号線Ｙと、垂直方向に隣り合う供給線Ｚ及び走査線Ｘとによって囲まれた矩形領域内に配置されている。そして、サブピクセル電極２０ａは、その矩形領域に沿うように矩形状に設けられている。そのため、ディスプレイパネル１全体を平面視して、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのサブピクセル電極２０ａだけに着目すると、複数のサブピクセル電極２０ａがマトリクス状に配列されている。

〔ディスプレイパネル１の層構造〕
ディスプレイパネル１の層構造について図４〜図７を用いて説明する。ここで、図４は、図１に示された切断線IV−IVに沿って絶縁基板２の厚さ方向に切断した矢視断面図であり、図５は、図１に示された切断線V−Vに沿って絶縁基板２の厚さ方向に切断した矢視断面図であり、図６は、図１に示された切断線VI−VIに沿って絶縁基板２の厚さ方向に切断した矢視断面図であり、図７は、図１に示された切断線VII−VIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。

ディスプレイパネル１は、光透過性を有する絶縁基板２に対して種々の層を積層したものである。絶縁基板２は可撓性のシート状に設けられているか、又は剛性の板状に設けられている。

まず、トランジスタ２１〜２３の層構造について説明する。図４に示すように、スイッチトランジスタ２１は、絶縁基板２上に形成されたゲート２１ｇと、ゲート２１ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２１ｇに対向した半導体膜２１ｃと、半導体膜２１ｃの中央部上に形成されたチャネル保護膜２１ｐと、半導体膜２１ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２１ｐに一部重なった不純物半導体膜２１ａ，２１ｂと、不純物半導体膜２１ａ上に形成されたドレイン２１ｄと、不純物半導体膜２１ｂ上に形成されたソース２１ｓと、から構成されている。なお、ドレイン２１ｄ及びソース２１ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。

駆動トランジスタ２３は、絶縁基板２上に形成されたゲート２３ｇと、ゲート２３ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２３ｇに対向した半導体膜２３ｃと、半導体膜２３ｃの中央部上に形成されたチャネル保護膜２３ｐと、半導体膜２３ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２３ｐに一部重なった不純物半導体膜２３ａ，２３ｂと、不純物半導体膜２３ａ上に形成されたドレイン２３ｄと、不純物半導体膜２３ｂ上に形成されたソース２３ｓと、から構成されている。図３に示すように平面視した場合、駆動トランジスタ２３がコ字状に設けられていることで、駆動トランジスタ２３のチャネル幅が広くなっている。ドレイン２３ｄ及びソース２３ｓは一層構造であっても良いし、二層以上の積層構造であっても良い。

図７に示すように、保持トランジスタ２２は、絶縁基板２上に形成されたゲート２２ｇと、ゲート２２ｇ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んでゲート２２ｇに対向した半導体膜２２ｃと、半導体膜２２ｃの中央部上に形成されたチャネル保護膜２２ｐと、半導体膜２２ｃの両端部上において互いに離間するよう形成され、チャネル保護膜２２ｐに一部重なった不純物半導体膜２２ａ，２２ｂと、不純物半導体膜２２ａ上に形成されたドレイン２２ｄと、不純物半導体膜２２ｂ上に形成されたソース２２ｓと、から構成されている。

また、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでも、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３が同様の層構造になっている。

次に、キャパシタ２４の層構造について説明する。図４に示すように、キャパシタ２４は、絶縁基板２上に形成された下層電極２４Ａと、下層電極２４Ａ上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１を挟んで下層電極２４Ａに対向した上層電極２４Ｂと、から構成されている。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでもキャパシタ２４は同様の層構造になっている。

次に、トランジスタ２１〜２３及びキャパシタ２４の各層と信号線Ｙ、走査線Ｘ及び供給線Ｚとの関係について図３〜図７を用いて説明する。

全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａ並びに全ての信号線Ｙｒ，Ｙｇ，Ｙｂは、絶縁基板２上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａ並びに信号線Ｙｒ，Ｙｇ，Ｙｂの元となる導電性膜をゲートレイヤーという。

ゲート絶縁膜３１は、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２、駆動トランジスタ２３及びキャパシタ２４に共通した絶縁膜であり、面内にべた一面に成膜されている。従って、ゲート絶縁膜３１は、スイッチトランジスタ２１のゲート２１ｇ、保持トランジスタ２２のゲート２２ｇ、駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａ並びに信号線Ｙｒ，Ｙｇ，Ｙｂを被覆している。

全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに全ての走査線Ｘ及び供給線Ｚは、ゲート絶縁膜３１上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ２１のドレイン２１ｄ・ソース２１ｓ、保持トランジスタ２２のドレイン２２ｄ・ソース２２ｓ、駆動トランジスタ２３のドレイン２３ｄ・ソース２３ｓ及びキャパシタ２４の上層電極２４Ｂ並びに走査線Ｘ及び供給線Ｚの元となる導電性膜をドレインレイヤーという。

１ドットのサブピクセルＰにつき１つのコンタクトホール９２がゲート絶縁膜３１の走査線Ｘに重なる箇所に形成され、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、スイッチトランジスタ２１のゲート２１ｇ及び保持トランジスタ２２のゲート２２ｇがコンタクトホール９２を介して走査線Ｘに導通している。１ドットのサブピクセルＰにつき１つのコンタクトホール９４がゲート絶縁膜３１の信号線Ｙに重なる箇所に形成され、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、スイッチトランジスタ２１のソース２１ｓがコンタクトホール９４を介して信号線Ｙに導通している。１ドットのサブピクセルＰにつき１つのコンタクトホール９３がゲート絶縁膜３１の下層電極２４Ａに重なる箇所に形成され、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても保持トランジスタ２２のソース２２ｓが駆動トランジスタ２３のゲート２３ｇ及びキャパシタ２４の下層電極２４Ａに導通している。

全てのサブピクセルＰｒ，Ｐｇ，Ｐｂのスイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに全ての走査線Ｘ及び供給線Ｚは、べた一面に成膜された保護絶縁膜３２によって被覆されている。なお、詳細については後述するが、保護絶縁膜３２は、供給線Ｚに重なる箇所で矩形状に分断されている。

保護絶縁膜３２には平坦化膜３３が積層されており、スイッチトランジスタ２１、保持トランジスタ２２及び駆動トランジスタ２３並びに走査線Ｘ及び供給線Ｚによる凹凸が平坦化膜３３によって解消されている。つまり、平坦化膜３３の表面が平坦となっている。平坦化膜３３は、ポリイミド等の感光性絶縁樹脂を硬化させたものが好ましい。なお、詳細については後述するが、平坦化膜３３は、供給線Ｚに重なる箇所で矩形状に分断されている。

このディスプレイパネル１をボトムエミッション型として用いる場合、すなわち、絶縁基板２を表示面として用いる場合には、ゲート絶縁膜３１、保護絶縁膜３２及び平坦化膜３３には透明な材料を用いる。絶縁基板２から平坦化膜３３までの積層構造をトランジスタアレイ基板５０という。

保護絶縁膜３２及び平坦化膜３３の各供給線Ｚに重なる箇所には、水平方向に沿って長尺な溝３４が凹設されている。溝３４によって保護絶縁膜３２及び平坦化膜３３が矩形状に分断され供給線Ｚが露出している。溝３４には給電配線９０が埋設されており、溝３４内において給電配線９０が供給線Ｚに積層されている。

給電配線９０は、供給線Ｚを下地電極として電解メッキ法により形成されたものであるので、信号線Ｙｒ、信号線Ｙｇ、信号線Ｙｂ、走査線Ｘ及び供給線Ｚよりも十分に厚い。更には、給電配線９０の厚さは、保護絶縁膜３２と平坦化膜３３の厚さの総計にほぼ等しく、平坦化膜３３の表面と給電配線９０の表面がほぼ面一となっている。給電配線９０は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。

平坦化膜３３の表面、即ちトランジスタアレイ基板５０の表面上には、複数のサブピクセル電極２０ａがマトリクス状に配列されている。サブピクセル電極２０ａは、有機ＥＬ素子２０のアノードとして機能する電極である。即ち、サブピクセル電極２０ａの仕事関数が比較的高く、後述する有機ＥＬ層２０ｂへ正孔を効率よく注入するものが好ましい。また、サブピクセル電極２０ａは、ボトムエミッションの場合、可視光に対して透過性を有している。サブピクセル電極２０ａとしては、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）を主成分としたものがある。

なお、このディスプレイパネル１をトップエミッション型として用いる場合、すなわち、絶縁基板２の反対側を表示面として用いる場合には、サブピクセル電極２０ａと平坦化膜３３との間に、導電性且つ可視光反射性の高い反射膜を成膜するか、サブピクセル電極２０ａ自体を反射性電極とすれば良い。

１ドットのサブピクセルＰにつき３つのコンタクトホール８８が平坦化膜３３及び保護絶縁膜３２のサブピクセル電極２０ａに重なる箇所に形成され、そのコンタクトホール８８に導電性パッド８７が埋設されている。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいても、サブピクセル電極２０ａが、コンタクトホール８８を介してキャパシタ２４の上層電極２４Ｂ、スイッチトランジスタ２１のドレイン２１ｄ及び駆動トランジスタ２３のソース２３ｓに導通している。導電性パッド８７は、給電配線９０とともに形成され、特に上層電極２４Ｂを下地電極として電解メッキ法により形成されることが好ましい。

これらサブピクセル電極２０ａは、平坦化膜３３上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングしたものである。給電配線９０の表面には導電性ライン５１がパターニングされているが、導電性ライン５１は、サブピクセル電極２０ａの元となる導電性膜をエッチングすることによってサブピクセル電極２０ａとともにパターニングされたものである。

これらサブピクセル電極２０ａの間には、平面視して、各サブピクセル電極２０ａを囲繞するようにメッシュ状の絶縁膜５２がパターニングされている。また、導電性ライン５１は、絶縁膜５２によって被覆されている。

水平方向及び垂直方向に格子状に形成された絶縁膜５２のうち垂直方向に延在している部分の上には、サブピクセル電極２０ａの膜厚よりも十分に厚いバンク７１が凸設されている。つまりバンク７１は、垂直方向に沿って延在した突条状に設けられ、平面視して信号線Ｙｒ，Ｙｇ，Ｙｂに重なっている。垂直方向の赤サブピクセルＰｒの列と緑サブピクセルＰｇの列との間に、垂直方向の緑サブピクセルＰｇの列と青サブピクセルＰｂの列との間に、及び垂直方向の青サブピクセルＰｂの列と赤サブピクセルＰｒの列との間に、バンク７１が配置されている。バンク７１は、ポリイミド等の感光性樹脂からなる。

サブピクセル電極２０ａ上には、有機ＥＬ素子２０の有機ＥＬ層２０ｂが成膜されている。有機ＥＬ層２０ｂは広義の発光層であり、有機ＥＬ層２０ｂには、有機化合物である発光材料（蛍光体）が含有されている。有機ＥＬ層２０ｂは、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層の順に積層した二層構造である。正孔輸送層は、導電性高分子であるＰＥＤＯＴ（ポリチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなり、狭義の発光層は、ポリフルオレン系発光材料からなる。

赤サブピクセルＰｒの場合には、有機ＥＬ層２０ｂが赤色に発光し、緑サブピクセルＰｇの場合には、有機ＥＬ層２０ｂが緑色に発光し、青サブピクセルＰｂの場合には、有機ＥＬ層２０ｂが青色に発光する。

赤サブピクセルＰｒが垂直方向に一列に配列されているので、信号線Ｙｒと信号線Ｙｇとの間において垂直方向に一列に配列された複数のサブピクセル電極２０ａが、垂直方向に沿って帯状に長尺な共通の赤色発光の有機ＥＬ層２０ｂによって被覆されている。同様に、信号線Ｙｇと信号線Ｙｂとの間において垂直方向に一列に配列された複数のサブピクセル電極２０ａが、垂直方向に沿って帯状に長尺な共通の緑色発光の有機ＥＬ層２０ｂによって被覆され、信号線Ｙｂと信号線Ｙｒとの間において垂直方向に一列に配列された複数のサブピクセル電極２０ａが、垂直方向に沿って帯状に長尺な共通の青色発光の有機ＥＬ層２０ｂによって被覆されている。なお、有機ＥＬ層２０ｂがサブピクセル電極２０ａごとに独立して設けられ、平面視した場合、複数の有機ＥＬ層２０ｂがマトリクス状に配列されていても良い。

有機ＥＬ層２０ｂは、バンク７１の形成後に湿式塗布法（例えば、インクジェット法）によって成膜される。この場合、サブピクセル電極２０ａに有機化合物含有液を塗布するが、水平方向に隣り合うサブピクセル電極２０ａ間においてバンク７１がトランジスタアレイ基板５０の表面に対して凸設されているから、サブピクセル電極２０ａに塗布された有機化合物含有液が隣のサブピクセル電極２０ａに漏れることがない。

なお、有機ＥＬ層２０ｂは、二層構造の他に、サブピクセル電極２０ａから順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。

有機ＥＬ層２０ｂ上には、有機ＥＬ素子２０のカソードとして機能する対向電極２０ｃが成膜されている。対向電極２０ｃは、全てのサブピクセルＰｒ，Ｐｇ，Ｐｂに共通して形成された共通電極であり、べた一面に成膜されている。対向電極２０ｃがべた一面に成膜されることで、バンク７１も対向電極２０ｃによって被覆されている。

対向電極２０ｃは、サブピクセル電極２０ａよりも仕事関数の低い材料で形成されており、例えば、マグネシウム、カルシウム、リチウム、バリウム、インジウム、希土類金属の少なくとも一種を含む単体又は合金で形成されていることが好ましい。また、対向電極２０ｃは、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えてシート抵抗を低くするために酸化されにくい金属層が堆積した積層構造となっていても良く、具体的には、有機ＥＬ層２０ｂと接する界面側に設けられた低仕事関数の高純度のバリウム層と、バリウム層を被覆するように設けられたアルミニウム層との積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造が挙げられる。またトップエミッション構造の場合、対向電極２０ｃを上述のような低仕事関数の薄膜とその上にＩＴＯ等の透明導電膜を積層した透明電極としてもよい。

対向電極２０ｃ上には、有機ＥＬ素子２０の上部電極のシート抵抗を下げるために共通配線９１が凸設されている。平面視して共通配線９１が列方向に沿って複数のバンク７１に重なっているので、バンク７１の上には対向電極２０ｃを挟んで共通配線９１が形成されている。共通配線９１に対向電極２０ｃが接しているから、図２の回路図に示すように、対向電極２０ｃが共通配線９１に対して導通している。共通配線９１群は、メッキ法により形成されたものであるので、対向電極２０ｃやトランジスタ２１〜２３の各電極よりも十分に厚い。また共通配線９１群は、画素領域の外の非画素領域において水平方向に延在する引き回し配線９５によって導通され、引き回し配線９５は、絶縁基板２の周縁部に複数の端子部Ｔｃに導通している。共通配線９１群及び対向電極２０ｃには、外部回路から端子部Ｔｃに印加された電圧Ｖcomによって等電位となる。共通配線９１群は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましく、いずれも有機ＥＬ層２０ｂの発光する光に対して不透明なくらい厚い。

対向電極２０ｃ上には、封止絶縁膜５６が成膜されている。封止絶縁膜５６は対向電極２０ｃ全体を被覆するとともに、共通配線９１も被覆している無機膜又は有機膜である。そのため、共通配線９１及び対向電極２０ｃの劣化が封止絶縁膜５６によって防止されている。

なお、このディスプレイパネル１をトップエミッション型として用いる場合には、対向電極２０ｃ及び封止絶縁膜５６を薄膜にしたり、対向電極２０ｃ及び封止絶縁膜５６を透明な材料としたりすることによって、対向電極２０ｃ及び封止絶縁膜５６の可視光透過性を高める。

従来、トップエミッション型構造のＥＬディスプレイパネルは、対向電極２０ｃに対応する対向電極を少なくとも一部を金属酸化物のように抵抗値が高い透明電極を用いることになるが、このような材料は十分に厚くしなければシート抵抗が十分に低くならないので、厚くすることによって必然的に有機ＥＬ素子の透過率が下がってしまい、大画面になるほど面内で均一の電位になりにくく表示特性が低くなってしまっていた。

しかしながら、本実施形態では、垂直方向に十分な厚さのために低抵抗な複数の共通配線９１，９１，…、を設けているので、対向電極２０ｃと合わせて有機ＥＬ素子２０，２０，…のカソード電極全体のシート抵抗値を下げ、十分且つ面内で均一に大電流を流すことが可能となる。さらにこのような構造では、共通配線９１，９１，…がサブピクセル電極２０ａ、２０ａ間に配置するので画素面積（開口率）を損なうことなく有機ＥＬ素子２０の一方の電極のシート抵抗を下げているので、サブピクセル電極２０ａと平面視して重なる対向電極２０ｃを薄膜にして透過率を向上したりすることが可能である。なおトップエミッション構造では、サブピクセル電極２０ａを反射性の材料としてもよい。

そして、トランジスタ２１〜２３を形成する際のゲートレイヤー及びドレインレイヤー以外の厚膜の導電層を用いて形成された給電配線９０をそれぞれ供給線Ｚに電気的に接続するように設けているので、トランジスタ２１〜２３を形成する際のゲートレイヤー及びドレインレイヤーのみで形成された供給線Ｚでの電圧降下による複数の有機ＥＬ素子２０に後述する書込電流や駆動電流が所定の電流値に達するまでの遅延を防止し、良好に駆動することが可能となる。

さらに、給電配線９０は溝３４に埋設されているため、給電配線９０の厚さによって水平方向に立体障害とならず、列方向の複数の有機ＥＬ素子２０にわたって有機ＥＬ層２０ｂとなる有機化合物含有液が連続して広がるように且つバンク７１によって垂直方向に仕切られながら成膜することができる。

〔ディスプレイパネル１の駆動方法〕
第一のディスプレイパネル１の構造では、図８に示すように、走査線Ｘ₁〜Ｘ_mがそれぞれ接続された選択ドライバ１１１が絶縁基板２の第一の周縁部に配置され、互いに電気的に絶縁された給電配線９０，９０，…（供給線Ｚ₁〜Ｚ_m）が接続された給電ドライバ１１２が絶縁基板２の第一の周縁部と対向する周縁部である第二周縁部に配置されている。この第一のディスプレイパネル１をアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図９に示すように、走査線Ｘ₁〜Ｘ_mに接続された選択ドライバ１１１によって、走査線Ｘ₁から走査線Ｘ_mへの順（走査線Ｘ_mの次は走査線Ｘ₁）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ₁〜Ｘ_mを順次選択する。また、選択期間に各給電配線９０を介して供給線Ｚ₁〜Ｚ_mにそれぞれ接続された駆動トランジスタ２３に書込電流を流すための書込給電電圧ＶLを印加し、発光期間に駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流を流すための駆動給電電圧ＶHを印加する給電ドライバ１１２が各給電配線９０に接続されている。この給電ドライバ１１２によって、選択ドライバ１１１と同期するよう、供給線Ｚ₁から供給線Ｚ_mへの順（供給線Ｚ_mの次は供給線Ｚ₁）にローレベル（有機ＥＬ素子２０の対向電極の電圧より低レベル）の書込給電電圧ＶLを順次出力することにより供給線Ｚ₁〜Ｚ_mを順次選択する。また、選択ドライバ１１１が各走査線Ｘ₁〜Ｘ_mを選択している時に、データドライバが書込電流である書込電流（電流信号）を所定の行の駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙ₁〜Ｙ_nに流す。なお、対向電極２０ｃ及び共通配線９１群は引き回し配線９５及び配線端子Ｔｃによって外部と接続され、一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。

各選択期間において、データドライバ側の電位は、給電配線９０，９０，…及び供給線Ｚ₁〜Ｚ_mに出力された書込給電電圧ＶL以下で且つこの書込給電電圧ＶLはコモン電位Ｖcom以下に設定されている。したがってこの時、有機ＥＬ素子２０から信号線Ｙ₁〜Ｙ_nに流れることはないので図２に示すように、データドライバによって階調に応じた電流値の書込電流（書込電流）が矢印Ａの通り、信号線Ｙ₁〜Ｙ_nに流れ、サブピクセルＰ_i,jにおいては給電配線９０及び供給線Ｚ_iから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙ_jに向かった書込電流（書込電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（書込電流）の電流値を設定する。書込電流（書込電流）が流れている間、ｉ行目のＰ_i,1〜Ｐ_i,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙ₁〜Ｙ_nに流れる書込電流（書込電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（書込電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（書込電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査線Ｘ_iがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。この発光期間では、供給線Ｚ_i及びそれに接続された給電配線９０の電位が駆動給電電圧ＶHとなり、有機ＥＬ素子２０の対向電極２０ｃの電位Ｖcomより高くなることによって、供給線Ｚ_i及びそれに接続された給電配線９０から駆動トランジスタ２３を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。

そして、第二のディスプレイパネル１の構造は、図１０に示すように、走査線Ｘ₁〜Ｘ_mがそれぞれ接続された選択ドライバ１１１が絶縁基板２の第一の周縁部に配置され、給電配線９０，９０，……が互いに電気的に接続されるよう給電配線９０，９０，……と一体的に形成された引き回し配線９９が絶縁基板２の第一の周縁部と対向する周縁部である第二周縁部に配置されている。引き回し配線９９は、第一周縁部及び第二周縁部と直交する第三の周縁部及び第四の周縁部のそれぞれに位置する端子部９０ｄ及び端子部９０ｅの両方からクロック信号が入力されている。

第二のディスプレイパネル１のアクティブマトリクス駆動方法は次のようになる。すなわち、図１１に示すように、外部の発振回路が端子部９０ｄ及び端子部９０ｅから引き回し配線９９を介して給電配線９０，９０，…及び供給線Ｚ₁〜Ｚ_mに対してクロック信号を出力する。また、選択ドライバ１１１によって走査線Ｘ₁から走査線Ｘ_mへの順（走査線Ｘ_mの次は走査線Ｘ₁）にハイレベルのシフトパルスを順次出力することにより走査線Ｘ₁〜Ｘ_mを順次選択するが、選択ドライバ１１１が走査線Ｘ₁〜Ｘ_mの何れか１つがハイレベルつまりオンレベルのシフトパルスを出力している時には発振回路のクロック信号がローレベルになる。また、選択ドライバ１１１が各走査線Ｘ₁〜Ｘ_mを選択している時に、データドライバが書込電流である引抜電流（電流信号）を駆動トランジスタ２３のソース−ドレイン間を介して全信号線Ｙ₁〜Ｙ_nに流す。なお、対向電極２０ｃ及び給電配線９０の一定のコモン電位Ｖcom（例えば、接地＝０ボルト）に保たれている。

走査線Ｘ_iの選択期間においては、ｉ行目の走査線Ｘ_iにシフトパルスが出力されているから、スイッチトランジスタ２１及び保持トランジスタ２２がオン状態となる。各選択期間において、データドライバ側の電位は、給電配線９０，９０，…及び供給線Ｚ₁〜Ｚ_mに出力されたクロック信号のローレベル以下で且つこのクロック信号のローレベルはコモン電位Ｖcom以下に設定されている。したがってこの時、有機ＥＬ素子２０から信号線Ｙ₁〜Ｙ_nに流れることはないので図２に示すように、データドライバによって階調に応じた電流値の書込電流（引抜電流）が矢印Ａの通り、信号線Ｙ₁〜Ｙ_nに流れ、サブピクセルＰ_i,jにおいては給電配線９０及び供給線Ｚ_iから駆動トランジスタ２３のソース−ドレイン間、スイッチトランジスタ２１のソース−ドレイン間を介して信号線Ｙ_jに向かった書込電流（引抜電流）が流れる。このように駆動トランジスタ２３のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流（引抜電流）の電流値を設定する。書込電流（引抜電流）が流れている間、ｉ行目のＰ_i,1〜Ｐ_i,nの各駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧は、それぞれ信号線Ｙ₁〜Ｙ_nに流れる書込電流（引抜電流）の電流値、つまり駆動トランジスタ２３のＶg−Ｉds特性の経時変化にかかわらず駆動トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間を流れる書込電流（引抜電流）の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされて、書込電流（引抜電流）の電流値が駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査線Ｘ_iがローレベルになり、スイッチトランジスタ２１及び保持トランジスタ２２がオフ状態となるが、オフ状態の保持トランジスタ２２によってキャパシタ２４の電極２４Ａ側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ２３のソース２３ｓの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電位差がそのまま維持される。この発光期間のうち、いずれの行の選択期間でもない間、つまり、クロック信号が給電配線９０及び供給線Ｚ_iの電位が有機ＥＬ素子２０の対向電極２０ｃ及び給電配線９０の電位Ｖcomより高いハイレベルの間、より高電位の給電配線９０及び供給線Ｚ_iから駆動トランジスタ２３のソース−ドレイン間を介して有機ＥＬ素子２０に駆動電流が矢印Ｂの方向に流れ、有機ＥＬ素子２０が発光する。駆動電流の電流値は駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流（引抜電流）の電流値に等しくなる。また発光期間において、いずれかの行の選択期間の間、つまりクロック信号がローレベルである時は、給電配線９０及び供給線Ｚ_iの電位が対向電極２０ｃ及び給電配線９０の電位Ｖcom以下であるので、有機ＥＬ素子２０に駆動電流は流れず発光しない。

何れの駆動方法においても、スイッチトランジスタ２１は、駆動トランジスタ２３のソース２３ｓと信号線Ｙとの間の電流のオン（選択期間）・オフ（発光期間）を行うものとして機能する。また、保持トランジスタ２２は、選択期間に駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間に電流が流れることができる状態にし、発光期間に駆動トランジスタ２３のゲート２３ｇ−ソース２３ｓ間に印加した電圧を保持するものとして機能する。そして、駆動トランジスタ２３は、発光期間中に供給線Ｚ及び給電配線９０がハイレベルになった時に、階調に応じた大きさの電流を有機ＥＬ素子２０に流して有機ＥＬ素子２０を駆動するものとして機能する。

以上のように、給電配線９０，９０，…をそれぞれ流れる電流の大きさは一列の供給線Ｚ_iに接続されたｎ個の有機ＥＬ素子２０に流れる駆動電流の大きさの和になるので、ＶＧＡ以上の画素数で動画駆動するための選択期間に設定した場合、給電配線９０，９０，…のそれぞれの寄生容量が増大してしまい、トランジスタ２１〜２３のような薄膜トランジスタのゲート電極又はソース、ドレイン電極を構成する薄膜からなる配線ではｎ個の有機ＥＬ素子２０に書込電流（つまり駆動電流）を流すには抵抗が高すぎるが、本実施形態では、サブピクセルＰ_1,1〜Ｐ_m,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる導電層によって給電配線９０，９０，…をそれぞれ構成しているので各給電配線９０，９０，…による電圧降下は小さくなり、短い選択期間であっても遅延なく十分に書込電流（引抜電流）を流すことができる。そして、給電配線９０，９０，…を厚くすることで給電配線９０，９０，…を低抵抗化したので、給電配線９０，９０，…の幅を狭くすることができる。そのため、ボトムエミッションの場合、画素開口率の減少を最小限に抑えることができる。

同様に、発光期間に共通配線９１に流れる駆動電流の大きさは、選択期間に給電配線９０に流れる書込電流（引抜電流）の大きさと同じであるが、共通配線９１は、サブピクセルＰ_1,1〜Ｐ_m,nの薄膜トランジスタのゲート電極やソース、ドレイン電極を構成する導電層とは異なる導電層を用いているので十分な厚さにすることができるため、共通配線９１を低抵抗化することができ、さらに対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極２０ａに同じ電位を印加した場合でも、どの有機ＥＬ層２０ｂの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。また、ＥＬディスプレイパネル１をトップエミッション型として用いた場合、対向電極２０ｃをより薄膜化ことが可能なので、有機ＥＬ層２０ｂを発した光が対向電極２０ｃを透過中に減衰し難くなる。更に、平面視して水平方向に隣り合うサブピクセル電極２０ａの間に共通配線９１が設けられているため、画素開口率の減少を最小限に抑えることができる。

さらに、サブピクセル電極２０ａ、２０ａ間の非画素領域に配置された信号線Ｙ₁〜Ｙ_nの上方に共通配線９１群を配置したので、サブピクセル電極２０ａの面積を小さくせずに済む。

上述した二通りの駆動方法のうち第二のディスプレイパネル１の駆動方法でディスプレイパネル１においては、給電配線９０，９０，…は、絶縁基板２の第二の周縁部の引き回し配線９９、端子部９０ｄ及び端子部９０ｅを介して外部の発振回路からのクロック信号により等電位となるため、すみやかに有機ＥＬ素子２０、２０……から給電配線９０，９０，…全体に電流を供給することができる。

第一及び第二のＥＬディスプレイパネル１の共通配線９１，９１，…は、絶縁基板２の第三周縁部及び第四周縁部に設けられた引き回し配線９５、９５によって互いに接続され、共通電圧Ｖcomが印加されている。共通配線９１，９１，…及び引き回し配線９５、９５は、走査線Ｘ₁〜Ｘ_m、信号線Ｙ₁〜Ｙ_n、供給線Ｚ₁〜Ｚ_mと電気的に絶縁されている。

〔給電配線及び共通配線の幅、断面積及び抵抗率〕
以下、第一及び第二のディスプレイパネル１の給電配線及び共通配線の幅、断面積及び抵抗率を定義する。ここで、ディスプレイパネル１の画素数をＷＸＧＡ（７６８×１３６６）としたときに、給電配線９０及び共通配線９１の望ましい幅、断面積を定義する。図１２は、各サブピクセルの駆動トランジスタ２３及び有機ＥＬ素子２０の電流−電圧特性を示すグラフである。

図１２において、縦軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流の電流値又は１つの有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流の電流値であり、横軸は１つの駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧（同時に１つの駆動トランジスタ２３のゲート２３ｇ−ドレイン２３ｄ間の電圧）である。図中、実線Ｉds maxは、最高輝度階調（最も明るい表示）のときの書込電流及び駆動電流であり、一点鎖線Ｉds midは、最高輝度階調と最低輝度階調との間の中間輝度階調のときの書込電流及び駆動電流であり、二点鎖線Ｖpoは駆動トランジスタ２３の不飽和領域（線形領域）と飽和領域との閾値つまりピンチオフ電圧であり、三点鎖線Ｖdsは駆動トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間を流れる書込電流であり、破線Ｉelは有機ＥＬ素子２０のアノード−カソード間を流れる駆動電流である。

ここで電圧ＶP1は、最高輝度階調時の駆動トランジスタ２３のピンチオフ電圧であり、電圧ＶP2は、駆動トランジスタ２３が最高輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧ＶELmax（電圧ＶP4−電圧ＶP3）は有機ＥＬ素子２０が最高輝度階調の書込電流と電流値が等しい最高輝度階調の駆動電流で発光するときのアノード−カソード間の電圧である。電圧ＶP2’は、駆動トランジスタ２３が中間輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧（電圧ＶP4’−電圧ＶP3’）は有機ＥＬ素子２０が中間輝度階調の書込電流と電流値が等しい中間輝度階調の駆動電流で発光するときのアノード−カソード間電圧である。

駆動トランジスタ２３及び有機ＥＬ素子２０はいずれも飽和領域で駆動させるために、（給電配線９０の発光期間時の電圧ＶH）から（共通配線９１の発光期間時の電圧Ｖcom）を減じた値ＶXは下記の式（２）を満たす。

ＶX＝Ｖpo＋Ｖth＋Ｖm＋ＶEL ……（２）

Ｖth（最高輝度時の場合ＶP2−ＶP1に等しい）は駆動トランジスタ２３の閾値電圧であり、ＶEL（最高輝度時の場合ＶELmaxに等しい）は有機ＥＬ素子２０のアノード−カソード間電圧であり、Ｖmは、階調に応じて変位する許容電圧である。

図から明らかなように、電圧ＶXのうち、輝度階調が高くなる程、トランジスタ２３のソース−ドレイン間に要する電圧（Ｖpo＋Ｖth）が高くなるとともに有機ＥＬ素子２０のアノード−カソード間に要する電圧ＶELが高くなる。したがって、許容電圧Ｖmは、輝度階調が高くなるほど低くなり、最小許容電圧ＶmminはＶP3−ＶP2となる。

有機ＥＬ素子２０は低分子ＥＬ材料及び高分子ＥＬ材料にかかわらず一般的に経時劣化し、高抵抗化する。１００００時間後のアノード−カソード間電圧は初期時の１．４倍程度になることが確認されている。つまり、電圧ＶELは、同じ輝度階調時でも時間が経つ程高くなる。このため、駆動初期時の許容電圧Ｖmが高い程長期間にわたって動作が安定するので、電圧ＶELが８Ｖ以上、より望ましくは１３Ｖ以上となるように電圧ＶXを設定している。

この許容電圧Ｖmには、有機ＥＬ素子２０の高抵抗化ばかりでなく、さらに、給電配線９０による電圧降下の分も含まれる。

給電配線９０の配線抵抗のために電圧降下が大きいとディスプレイパネル１の消費電力が著しく増大してしまうため、給電配線９０の電圧降下は１Ｖ以下に設定することが特に好ましい。

行方向の一つの画素の長さである画素幅Ｗpと、行方向の画素数（１３６６）と、画素領域以外における第一の引き回し配線から一方の配線端子までの延長部分と、画素領域以外における第一の引き回し配線から他方の配線端子までの延長部分と、を考慮した結果、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、第一の引き回し配線の全長はそれぞれ７０６．７ｍｍ、８９５．２ｍｍとなる。ここで、給電配線９０の線幅ＷL及び共通配線９１の線幅ＷLが広くなると、構造上有機ＥＬ層２０ｂの面積が小さくなり、さらに他の配線との重なり寄生容量を発生してさらなる電圧降下をもたらすため、給電配線９０の幅ＷL及び共通配線９１の線幅ＷLはそれぞれ画素幅Ｗpの５分の１以下に抑えることが望ましい。このようなことを考慮すると、ディスプレイパネル１のパネルサイズが３２インチ、４０インチの場合、幅ＷLはそれぞれ３４μｍ以内、４４μｍ以内となる。また給電配線９０及び共通配線９１の最大膜厚Ｈmaxはアスペクト比を考慮すると、トランジスタ２１〜２３の最小加工寸法４μｍの１．５倍、つまり６μｍとなる。したがって給電配線９０及び共通配線９１の最大断面積Ｓmaxは３２インチ、４０インチで、それぞれ２０４μｍ²、２６４μｍ²となる。

このような３２インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線９０及び共通配線９１のそれぞれの最大電圧降下を１Ｖ以下にするためには図１３に示すように、給電配線９０及び共通配線９１のそれぞれの配線抵抗率ρ／断面積Ｓは４．７Ω／ｃｍ以下に設定される必要がある。図１４に３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関関係を表す。なお、上述した給電配線９０及び共通配線９１の最大断面積Ｓmax時に許容される抵抗率は、３２インチで９．６μΩｃｍ、４０インチで６．４μΩｃｍとなる。

そして、４０インチのディスプレイパネル１について、最大電流が流れるように全点灯したときの給電配線９０及び共通配線９１のそれぞれの最大電圧降下を１Ｖ以下にするためには図１５に示すように、給電配線９０及び共通配線９１のそれぞれの配線抵抗率ρ／断面積Ｓは２．４Ω／ｃｍ以下に設定される必要がある。図１６に４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関関係を表す。

給電配線９０及び共通配線９１の故障により動作しなくなる故障寿命ＭＴＦは、下記の式（３）を満たす。

ＭＴＦ＝Ａ ｅｘｐ（Ｅａ／Ｋ_bＴ）／ρＪ² ……（３）

Ｅａは活性化エネルギー、Ｋ_bＴ＝８．６１７×１０―⁵ｅＶ、ρは給電配線９０及び共通配線９１の抵抗率、Ｊは電流密度である。

給電配線９０及び共通配線９１の故障寿命ＭＴＦは抵抗率の増大やエレクトロマイグレーションに律速する。給電配線９０及び共通配線９１をＡｌ系（Ａｌ単体或いはＡｌＴｉやＡｌＮｄ等の合金）に設定し、ＭＴＦが１００００時間、８５℃の動作温度で試算すると、電流密度Ｊは２．１×１０⁴Ａ／ｃｍ²以下にする必要がある。同様に給電配線９０及び共通配線９１をＣｕに設定すると、２．８×１０⁶Ａ／ｃｍ²以下にする必要がある。なおＡｌ合金内のＡｌ以外の材料はＡｌよりも低い抵抗率であることを前提としている。
これらのことを考慮して、３２インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線９０及び共通配線９１が故障しないようなＡｌ系の給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１４から、５７μｍ²以上必要になり、同様にＣｕの給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１４から、０．４３μｍ²以上必要になる。

そして４０インチのディスプレイパネル１では、全点灯状態で１００００時間に給電配線９０及び共通配線９１が故障しないようなＡｌ系の給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１６から、９２μｍ²以上必要になり、同様にＣｕの給電配線９０及び共通配線９１のそれぞれの断面積Ｓは、図１６から、０．６９μｍ²以上必要になる。

Ａｌ系の給電配線９０及び共通配線９１では、Ａｌ系の抵抗率が４．００μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは８５．１μｍ²となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは３４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは２．５０μｍとなる。

またＡｌ系の給電配線９０及び共通配線９１の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは１６７μｍ²となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは４４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは３．８０μｍとなる。

Ｃｕの給電配線９０及び共通配線９１では、Ｃｕの抵抗率が２．１０μΩｃｍとすると、３２インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが４．７Ω／ｃｍ以下なので、最小断面積Ｓminは４４．７μｍ²となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは３４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは１．３１μｍとなる。

またＣｕの給電配線９０及び共通配線９１の４０インチのディスプレイパネル１では上述のように配線抵抗率ρ／断面積Ｓが２．４Ω／ｃｍ以下なので、最小断面積Ｓminは８７．５μｍ²となる。このとき上述のように給電配線９０及び共通配線９１の配線幅ＷLは４４μｍ以内なので給電配線９０及び共通配線９１の最小膜厚Ｈminは１．９９μｍとなる。

以上のことから、ディスプレイパネル１を正常且つ消費電力を低く動作させるには、給電配線９０及び共通配線９１での電圧降下を１Ｖ以下にした方が好ましく、このような条件にするには、給電配線９０及び共通配線９１がＡｌ系の３２インチのパネルでは、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜３４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０及び共通配線９１がＡｌ系の４０インチのパネルでは、給電配線９０及び共通配線９１がＡｌ系の場合、膜厚Ｈが３．８０μｍ〜６μｍ、幅ＷLが２７．８μｍ〜４４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。

総じてＡｌ系の給電配線９０及び共通配線９１の場合、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜４４μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。
同様に、給電配線９０及び共通配線９１がＣｕの３２インチのパネルでは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜３４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０及び共通配線９１がＣｕの４０インチのパネルでは、給電配線９０及び共通配線９１がＣｕ系の場合、膜厚Ｈが１．９９μｍ〜６μｍ、幅ＷLが１４．６μｍ〜４４．０μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。

総じてＣｕの給電配線９０及び共通配線９１の場合、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。
したがって、給電配線９０及び共通配線９１としてＡｌ系材料又はＣｕを適用した場合、ディスプレイパネル１の給電配線９０及び共通配線９１は、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。

以上のように、水平方向に隣り合うサブピクセル電極２０ａの間において凸設された共通配線９１がトランジスタ２１〜２３の電極とは別層で形成されているから、共通配線９１を厚膜にすることができ、共通配線９１を低抵抗化することができる。そして、低抵抗な共通配線９１が対向電極２０ｃに導通しているから、対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極２０ａに同じ電位を印加した場合でも、どの有機ＥＬ層２０ｂの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。

また、ディスプレイパネル１をトップエミッション型として用いた場合、対向電極２０ｃをより薄膜化することが可能なので、有機ＥＬ層２０ｂを発した光が対向電極２０ｃを透過中に減衰し難くなる。更に、平面視して水平方向に隣り合うサブピクセル電極２０ａの間に共通配線９１が設けられているため、画素開口率の減少を最小限に抑えることができる。

また、水平方向の画素３の行の間において平坦化膜３３及び保護絶縁膜３２に埋設された給電配線９０がトランジスタ２１〜２３の電極とは別層で形成されているから、給電配線９０を厚膜にすることができ、給電配線９０を低抵抗化することができる。低抵抗な給電配線９０が薄膜の供給線Ｚに積層されているから、供給線Ｚの電圧降下を抑えることができ、更には供給線Ｚ及び給電配線９０の信号遅延を抑えることができる。例えば、仮に給電配線９０がない場合にディスプレイパネル１を大画面化したときには、供給線Ｚの電圧降下によって面内の発光強度のムラが発生したり、発光しない有機ＥＬ素子２０が存在したりするおそれがある。しかしながら、本実施形態では、低抵抗な給電配線９０が供給線Ｚに導通しているから、面内の発光強度のムラを抑えることができ、更に発光しない有機ＥＬ素子２０をなくすことができる。

更に、給電配線９０を厚くすることで給電配線９０を低抵抗化したので、給電配線９０の幅を狭くすることができる。そのため、画素開口率の減少を最小限に抑えることができる。

そして共通配線９１群がサブピクセル電極２０ａ、２０ａ間の非画素領域に配置された信号線Ｙ₁〜Ｙ_nの上方に配置されているので、サブピクセル電極２０ａの面積が共通配線９１群の配置によって縮小することがない。
また、信号線Ｙと共通配線９１との間には、厚膜のバンク７１が介在しているから、信号線Ｙと共通配線９１との間に生じる寄生容量を非常に小さくすることができる。また、平面視して共通配線９１とバンク７１が重なっているから、画素開口率の減少を最小限に抑えることができる。

［第２の実施の形態］
図１７〜図２５を用いて、第２実施形態におけるディスプレイパネル１０１について説明する。なお、図１７〜図２５に示すように、第２実施形態におけるディスプレイパネル１０１については、第１実施形態におけるディスプレイパネル１のいずれかの部分と同一の部分に対しては同一の符号を付し、同一の部分についての説明を省略する。

図１７は、第２実施形態におけるディスプレイパネル１０１の画素３の概略平面図であり、図１８は、サブピクセルＰの電極を主に示した平面図である。図１７、図１８に示すように、画素３、サブピクセルＰｒ，Ｐｇ，Ｐｂ、信号線Ｙｒ、Ｙｇ，Ｙｂ、走査線Ｘ及び供給線Ｚの平面レイアウトは、第１実施形態における平面レイアウトと同じである。

図１９は、図１７に示された切断線XIX−XIXに沿って絶縁基板２の厚さ方向に切断した矢視断面図であり、図２０は、図１７に示された切断線XX−XXに沿って絶縁基板２の厚さ方向に切断した矢視断面図であり、図２１は、図１７に示された切断線XXI−XXIに沿って絶縁基板２の厚さ方向に切断した矢視断面図であり、図２２は、図１７に示された切断線XXII−XXIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。図１９〜図２２に示すように、トランジスタアレイ基板５０並びにその表面にパターニングされた絶縁膜５２及びサブピクセル電極２０ａは、第１実施形態と同じに設けられている。

第１実施形態では、給電配線９０が平坦化膜３３及び保護絶縁膜３２に埋設されていた。それに対して、第２実施形態では、メッキ法によって成長した給電配線９０Ａが絶縁膜５２上において図２３３に示すように、垂直方向に沿って延在するように凸設されている。そして、給電配線９０Ａは、垂直方向の赤サブピクセルＰｒの列と緑サブピクセルＰｇの列との間に、垂直方向の緑サブピクセルＰｇの列と青サブピクセルＰｂの列との間に、及び垂直方向の青サブピクセルＰｂの列と赤サブピクセルＰｒの列との間に配置されている。

給電配線９０Ａが絶縁膜５２上に設けられているから、第２実施形態では、第１実施形態におけるバンク７１が設けられていない。つまり、給電配線９０Ａは、バンク７１の代わりに設けられている。第１実施形態では、バンク７１が絶縁性の感光性樹脂からなるが、第２実施形態の給電配線９０Ａは、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。そのため、給電配線９０Ａが対向電極２０ｃに対して絶縁しなければならない。そこで、給電配線９０Ａの表面には、撥水性・撥油性を有した疎水絶縁膜５３Ａが成膜され、給電配線９０Ａと対向電極２０ｃとの間に疎水絶縁膜５３Ａが介在している。

疎水絶縁膜５３Ａはフッ素樹脂電着塗料からなり、電着塗装によって成膜されたものである。なお、有機ＥＬ素子２０の有機ＥＬ層２０ｂは、給電配線９０Ａ及び疎水絶縁膜５３Ａの形成後に湿式塗布法（例えば、インクジェット法）によって成膜される。電着塗料としては、エレコートナイスロン、エレコートナイスロンＣＴＲ、エレコートＡＭＦ（株式会社シミズ製）などが挙げられる。この場合、サブピクセル電極２０ａに有機化合物含有液を塗布するが、水平方向に隣り合うサブピクセル電極２０ａ間において疎水絶縁膜５３Ａが給電配線９０Ａの表面に成膜されているから、サブピクセル電極２０ａに塗布された有機化合物含有液が隣のサブピクセル電極２０ａに漏れることがない。従って、有機ＥＬ層２０ｂを湿式塗布法によって色ごとに塗り分けることができる。更に、疎水絶縁膜５３Ａの撥水性・撥油性によって、サブピクセル電極２０ａに塗布された有機化合物含有液が給電配線９０Ａ周縁で厚くならないので、有機ＥＬ層２０ｂを均一な膜厚で成膜することができる。

図１７、図１８、図２０、図２３に示すように、平面視して給電配線９０Ａ、９０Ａ…と供給線Ｚ₁〜Ｚ_mとが交わる箇所において、平坦化膜３３及び保護絶縁膜３２にコンタクトホール８１が形成され、そのコンタクトホール８１に導電性パッド８２が埋設され、その導電性パッド８２の表面に導電性膜５１Ａがパターニングされているが、導電性膜５１Ａは、サブピクセル電極２０ａの元となる導電性膜をエッチングすることによってサブピクセル電極２０ａとともにパターニングされたものである。更に、平面視して給電配線９０Ａと供給線Ｚとが交わる箇所において、コンタクトホール８３が絶縁膜５２に形成され、給電配線９０Ａの一部がコンタクトホール８３に埋設されている。このように、コンタクトホール８１及びコンタクトホール８３を介して給電配線９０Ａが供給線Ｚに導通している。そして、供給線Ｚ₁〜Ｚ_mは、給電配線９０Ａと同じ導電層をパターニングしてなる引き回し配線９９に接続され、端子部９０ｄ、９０ｅに導通している。

どの給電配線９０Ａも全ての供給線Ｚに導通している。そのため、図９を用いて説明した第一のディスプレイパネル１の駆動方法では、第２実施形態のディスプレイパネル１０１を駆動することができないが、図１１を用いて説明した第二のディスプレイパネル１の駆動方法では、第２実施形態のディスプレイパネル１０１を駆動することができる。

第１実施形態では、対向電極２０ｃ上には、複数の共通配線９１が配列されていた。それに対して、第２実施形態では、共通配線９１Ａが図２４に示すように、メッシュ状にパターニングされている。具体的には、共通配線９１Ａが、平面視して垂直方向及び水平方向に互いに隣接するサブピクセル電極２０ａ、２０ａの間を埋めるように、走査線Ｘ₁〜Ｘ_mの上方、信号線Ｙ₁〜Ｙ_nの上方及び供給線Ｚ₁〜Ｚ_mの上方に格子状にパターニングされている。そのため、図２５に示すように、共通配線９１Ａの一部が給電配線９０Ａに重なっているが、給電配線９０Ａの表面に疎水絶縁膜５３Ａが成膜されているから、共通配線９１Ａが給電配線９０Ａに対して絶縁されている。共通配線９１Ａは、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましく、いずれも有機ＥＬ層２０ｂの発光する光に対して不透明なくらい厚い。

以上のように説明してきたことを除いて、第２実施形態におけるディスプレイパネル１０１は、第１実施形態のディスプレイパネル１と同様に構成されている。勿論、第１実施形態の給電配線９０及び共通配線９１の幅、断面積及び抵抗率と同様に、給電配線９０Ａ及び共通配線９１ＡがＡｌ系の３２インチのパネルでは、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜３４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０Ａ及び共通配線９１ＡがＡｌ系の４０インチのパネルでは、給電配線９０Ａ及び共通配線９１ＡがＡｌ系の場合、膜厚Ｈが３．８０μｍ〜６μｍ、幅ＷLが２７．８μｍ〜４４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。総じてＡｌ系の給電配線９０Ａ及び共通配線９１Ａの場合、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜４４μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。同様に、給電配線９０Ａ及び共通配線９１ＡがＣｕの３２インチのパネルでは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜３４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０Ａ及び共通配線９１ＡがＣｕの４０インチのパネルでは、給電配線９０Ａ及び共通配線９１ＡがＣｕ系の場合、膜厚Ｈが１．９９μｍ〜６μｍ、幅ＷLが１４．６μｍ〜４４．０μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。総じてＣｕの給電配線９０Ａ及び共通配線９１Ａの場合、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。したがって、給電配線９０Ａ及び共通配線９１ＡとしてＡｌ系材料又はＣｕを適用した場合、ディスプレイパネル１０１の給電配線９０Ａ及び共通配線９１Ａは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。

本実施形態においても、共通配線９１Ａがメッキ法により厚く成膜されているから、対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。また、給電配線９０Ａがメッキ法により厚く成膜されているから、供給線Ｚの電圧降下を抑えることができ、面内の発光強度のムラを抑えることができる。

また、平面視して共通配線９１Ａの一部が給電配線９０Ａに重なっているから、画素開口率の減少を最小限に抑えることができる。

そして、共通配線９１Ａ群がサブピクセル電極２０ａ、２０ａ間の非画素領域に配置された走査線Ｘ₁〜Ｘ_mの上方、信号線Ｙ₁〜Ｙ_nの上方及び供給線Ｚ₁〜Ｚ_mの上方に格子状に配置されているので、サブピクセル電極２０ａの面積が共通配線９１Ａ群の配置によって縮小することがない。

［第３の実施の形態］
図２６〜図２８を用いて、第３実施形態におけるディスプレイパネル２０１について説明する。なお、図２６〜図２８に示すように、第３実施形態におけるディスプレイパネル２０１については、第３実施形態におけるディスプレイパネル２０１のいずれかの部分に対応する部分に対しては同一の符号を付し、対応する部分についての説明を省略する。

図２６は、第３実施形態におけるディスプレイパネル２０１の画素３の概略平面図である。図２６に示すように、第１実施形態におけるディスプレイパネル１と同様に、第３実施形態のディスプレイパネル２０１においても、画素３がマトリクス状に配列されている。但し、第１実施形態では、水平方向に沿って並んだサブピクセルＰｒ，Ｐｇ，Ｐｂによって画素３が構成されているが、第３実施形態では、垂直方向に沿って並んだサブピクセルＰｒ，Ｐｇ，Ｐｂによって画素３が構成されている。

従って、水平方向の配列順に着目すると、複数の赤サブピクセルＰｒが水平方向に沿って一行に配列され、複数の緑サブピクセルＰｇが水平方向に沿って一行に配列され、複数の青サブピクセルＰｂが水平方向に沿って一行に配列されている。一方、垂直方向の配列順に着目すると、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂの順に繰り返し配列されている。

第１実施形態においては、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂが色ごとに垂直方向に沿って一列に配列されているため、垂直方向に延在した信号線Ｙｒ、信号線Ｙｇ、信号線Ｙｂが赤サブピクセルＰｒの列、緑サブピクセルＰｇの列、青サブピクセルＰｂの列にそれぞれ設けられていた。それに対して、第３実施形態においては、赤サブピクセルＰｒ、緑サブピクセルＰｇ、青サブピクセルＰｂがこれらの順に繰り返すよう垂直方向に沿って一列に配列されているため、垂直方向の赤サブピクセルＰｒ，Ｐｇ，Ｐｂの列１列につき、３本の信号線Ｙｒ，Ｙｇ，Ｙｂが設けられている。ここで、信号線Ｙｒは垂直方向の画素３の列のうち全ての赤サブピクセルＰｒに対して信号を供給するものであり、信号線Ｙｇは垂直方向の画素３の列のうち全ての緑サブピクセルＰｇに対して信号を供給するものであり、信号線Ｙｂは垂直方向の画素３の列のうち全ての青サブピクセルＰｂに対して信号を供給するものである。なお、画素３の単位で考慮すると、第１実施形態の場合でも、第２実施形態の場合でも、垂直方向の画素３の列１列につき３本の信号線Ｙｒ，Ｙｇ，Ｙｂが設けられている。

また、第１実施形態においては、水平方向の画素３の行１行につき１本の走査線Ｘと１本の供給線Ｚが設けられていた。それに対して、第２実施形態においては、水平方向の画素３の行１行につき１本の走査線ＸＥと２本の供給線ＺＣ，ＺＤが設けられている。具体的には、水平方向の赤サブピクセルＰｒの列と青サブピクセルＰｂの列との間に供給線ＺＣが配置され、水平方向の緑サブピクセルＰｇの行と赤サブピクセルＰｒの行との間に供給線ＺＤが配置され、水平方向の青サブピクセルＰｂの行と緑サブピクセルＰｇの行との間に走査線Ｘが配置されている。

水平方向の画素３の行における２本の供給線ＺＣ，ＺＤが１組となっており、２本の供給線ＺＣ，ＺＤがディスプレイパネル２０１の周辺部において互いに導通している。

第３実施形態においては、１ピクセルの画素３につき１つのコンタクトホール９２Ｃが設けられている。コンタクトホール９２Ｃは１ピクセルの画素３に含まれるサブピクセルＰｒ，Ｐｇ，Ｐｂに共通したものであり、何れのサブピクセルＰｒ，Ｐｇ，Ｐｂにおいてもトランジスタ２１，２２のゲート２１ｇ、２２ｇがコンタクトホール９２Ｃを介して走査線ＸＥに導通している。なお、コンタクトホール９２Ｃは、第１実施形態の場合のコンタクトホール９２と同様に、ゲート絶縁膜３１の走査線ＸＥに重なる場所に形成されている。

また、赤サブピクセルＰｒにおいては、駆動トランジスタ２３のドレイン２３ｄが供給線ＺＣと一体に設けられ、緑サブピクセルＰｇにおいては、駆動トランジスタ２３のドレイン２３ｄが供給線ＺＤと一体に設けられている。青サブピクセルＰｂの駆動トランジスタ２３のドレイン２３ｄは、接続線９６Ｃを介して供給線ＺＤに導通している。ここで、接続線９６Ｃは、ゲートレイヤーをパターニングすることで形成されたものであり、ゲート絶縁膜３１によって被覆されており、平面視して画素３を垂直方向に縦断するよう設けられている。ゲート絶縁膜３１の供給線ＺＤと接続線９６Ｃが重なる箇所には、コンタクトホール９７Ｃが形成され、そのコンタクトホール９７Ｃを介して接続線９６Ｃが供給線ＺＤに導通している。また、青サブピクセルＰｂにおいては、コンタクトホール９８Ｃがゲート絶縁膜３１の接続線９６Ｃと駆動トランジスタ２３のドレイン２３ｄとが重なる箇所に形成され、そのコンタクトホール９８Ｃを介して接続線９６Ｃと駆動トランジスタ２３のドレイン２３ｄが導通している。

トランジスタ２１〜２３の層構造は第１実施形態の場合と同じであるが、トランジスタ２１〜２３の平面レイアウトが第１実施形態と異なる。即ち、赤サブピクセルＰｒにおいては、駆動トランジスタ２３が供給線ＺＣに沿うように配置され、スイッチトランジスタ２１が供給線ＺＤに沿うように配置され、保持トランジスタ２２が供給線ＺＣの近くの赤サブピクセルＰｒの角部に配置されている。緑サブピクセルＰｇにおいては、駆動トランジスタ２３が供給線ＺＤに沿うように配置され、スイッチトランジスタ２１が走査線ＸＥに沿うように配置され、保持トランジスタ２２が供給線ＺＤの近くの緑サブピクセルＰｇの角部に配置されている。青サブピクセルＰｂにおいては、駆動トランジスタ２３が走査線ＸＥに沿うように配置され、スイッチトランジスタ２１が隣りの画素３の供給線ＺＣに沿うように配置され、保持トランジスタ２２が走査線ＸＥの近くの青サブピクセルＰｂの角部に配置されている。何れのサブピクセルＰｒ，Ｐｇ，Ｐｂでも、キャパシタ２４が隣の信号線Ｙｂに沿って配置されている。

図２７は、図２６に示された切断線XXVII−XXVIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図であり、図２８は、図２６に示された切断線XXVIII−XXVIIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。図２７、図２８に示すように、保護絶縁膜３２及び平坦化膜３３の供給線ＺＣ、ＺＤ及び走査線ＸＥそれぞれに重なる箇所には、水平方向に沿って長尺な溝３４Ｃ，３４Ｄ，３４Ｅが凹設されている。溝３４Ｃ，３４Ｄ，３４Ｅには給電配線９０Ｃ、給電配線９０Ｄ、選択配線８９Ｅがそれぞれ埋設されており、溝３４Ｃ，３４Ｄ，３４Ｅ内において給電配線９０Ｃ，９０Ｄ、選択配線８９Ｅが供給線ＺＣ，ＺＤ、走査線ＸＥにそれぞれ積層されている。以上により、給電配線９０Ｃ、給電配線９０Ｄ、選択配線８９Ｅが供給線ＺＣ、供給線ＺＤ、走査線ＸＥにそれぞれ導通している。給電配線９０Ｃ、給電配線９０Ｄ、選択配線８９Ｅは、メッキ法により成膜されたものであり、供給線ＺＣ、供給線ＺＤ、走査線ＸＥよりも厚い。給電配線９０Ｃ、給電配線９０Ｄ、選択配線８９Ｅの厚さは、保護絶縁膜３２と平坦化膜３３の厚さの総計よりも薄い。なお、溝３４Ｃ，３４Ｄが第１溝であり、溝３４Ｅが第２溝である。

給電配線９０Ｃ、給電配線９０Ｄ、選択配線８９Ｅの表面には、撥水性・撥油性を有した疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅがそれぞれ成膜され、疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅが平坦化膜３３の表面よりも隆起している。これにり、疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅが平坦化膜３３の表面において露出している。疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅはフッ素樹脂電着塗料からなり、電着塗装によって成膜されたものである。疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅの撥水性・撥油性を利用して、有機ＥＬ素子２０の有機ＥＬ層２０ｂが湿式塗布法（例えば、インクジェット法）によって色ごとに塗り分けられる。なお、供給線ＺＣと供給線ＺＤとの間において水平方向に一行に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の赤色発光の有機ＥＬ層２０ｂによって被覆され、供給線ＺＤと走査線ＸＥとの間において水平方向に沿った一行に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の緑色発光の有機ＥＬ層２０ｂによって被覆され、走査線ＸＥと供給線ＺＣの間において水平方向に沿った一行に配列された複数のサブピクセル電極２０ａが、水平方向に沿って帯状に長尺な共通の青色発光の有機ＥＬ層２０ｂによって被覆されている。

共通配線９１Ｃが対向電極２０ｃ上においてそれぞれの疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅに沿うように成膜されており、平面視して共通配線９１Ｃが疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅに重なっている。そののため、共通配線９１Ｃが対向電極２０ｃに導通している。共通配線９１Ｃもメッキ法により成膜されたものであり、供給線ＺＣ、供給線ＺＤ、走査線ＸＥよりも厚い。共通配線９１群は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましく、いずれも有機ＥＬ層２０ｂの発光する光に対して不透明なくらい厚い。

なお、第３実施形態のディスプレイパネル２０１の駆動方法は、第１実施形態のディスプレイパネル１の駆動方法と同じである。勿論、給電配線９０Ｃ及び給電配線９０ＤがＡｌ系の３２インチのパネルでは、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜３４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０Ｃ及び給電配線９０ＤがＡｌ系の４０インチのパネルでは、給電配線９０Ｃ及び給電配線９０ＤがＡｌ系の場合、膜厚Ｈが３．８０μｍ〜６μｍ、幅ＷLが２７．８μｍ〜４４．０μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。総じてＡｌ系の給電配線９０Ｃ及び給電配線９０Ｄの場合、膜厚Ｈが２．５０μｍ〜６μｍ、幅ＷLが１４．１μｍ〜４４μｍ、抵抗率が４．０μΩｃｍ〜９．６μΩｃｍとなる。同様に、給電配線９０Ｃ及び給電配線９０ＤがＣｕの３２インチのパネルでは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜３４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなり、給電配線９０Ｃ及び給電配線９０ＤがＣｕの４０インチのパネルでは、給電配線９０Ｃ及び給電配線９０ＤがＣｕ系の場合、膜厚Ｈが１．９９μｍ〜６μｍ、幅ＷLが１４．６μｍ〜４４．０μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。総じてＣｕの給電配線９０Ｃ及び給電配線９０Ｄの場合、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。したがって、給電配線９０Ｃ及び給電配線９０ＤとしてＡｌ系材料又はＣｕを適用した場合、ディスプレイパネル２０１の給電配線９０Ｃ及び給電配線９０Ｄは、膜厚Ｈが１．３１μｍ〜６μｍ、幅ＷLが７．４５μｍ〜４４μｍ、抵抗率が２．１μΩｃｍ〜９．６μΩｃｍとなる。

本実施形態においても、共通配線９１Ｃがメッキ法により厚く成膜されているから、対向電極２０ｃ自体が薄膜化してより高抵抗になっても対向電極２０ｃの電圧を面内で一様にすることができる。また、給電配線９０Ｃ，９０Ｄがメッキ法により厚く成膜されているから、供給線ＺＣ，ＺＤの電圧降下を抑えることができ、面内の発光強度のムラを抑えることができる。

更に、走査線ＸＥに積層された選択配線８９Ｅがメッキ法により厚く成膜されているから、更には走査線ＸＥ及び選択配線８９Ｅの信号遅延を抑えることができる。即ち、水平方向のサブピクセルＰの行に着目した場合、シフトパルスがどのサブピクセルＰでも遅延せずに同時にハイレベルになる。

また、疎水絶縁膜５３Ｃ，５３Ｄ，５３Ｅが電気絶縁性を有するため、給電配線９０Ｃ，９０Ｄ、選択配線８９Ａと対向電極２０ｃのショートを回避することができる。

そして、共通配線９１Ｃ，９１Ｃ，…が選択配線８９Ｅ、給電配線９０Ｃ，９０Ｄの上方に形成されているので、サブピクセル電極２０ａの面積が共通配線９１Ｃ群の配置によって縮小することがない。

［変形例１］
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。

上記各実施形態では、トランジスタ２１〜２３がＮチャネル型の電界効果トランジスタとして説明を行った。トランジスタ２１〜２３がＰチャネル型の電界効果トランジスタであっても良い。その場合、図２の回路構成では、トランジスタ２１〜２３のソース２１ｓ，２２ｓ，２３ｓとトランジスタ２１〜２３のドレイン２１ｄ，２２ｄ，２３ｄの関係が逆になる。例えば、駆動トランジスタ２３がＰチャネル型の電界効果トランジスタの場合には、駆動トランジスタ２３のドレイン２３ｄが有機ＥＬ素子２０のサブピクセル電極２０ａに導通し、ソース２３ｓが供給線Ｚに導通する。

［変形例２］
また、上記各実施形態では、１ドットのサブピクセルＰにつき３つのトランジスタ２１〜２３が設けられているが、１ドットのサブピクセルＰにつき１又は複数のトランジスタが設けられ、これらトランジスタを用いてアクティブ駆動することができるディスプレイパネルであれば、本発明を適用することができる。

［変形例３］
また、上記各実施形態では、信号線Ｙがゲートレイヤーからパターニングされたものであるが、信号線Ｙがドレインレイヤーからパターニングされたものでも良い。この場合、走査線Ｘ及び供給線Ｚがゲートレイヤーからパターニングされたものとなり、信号線Ｙが走査線Ｘ及び供給線Ｚよりも上層になる。

［変形例４］
また、上記各実施形態では、対向電極２０ｃを有機ＥＬ素子２０のカソードとし、サブピクセル電極２０ａを有機ＥＬ素子２０のアノードとしたが、対向電極２０ｃを有機ＥＬ素子２０のアノードとし、サブピクセル電極２０ａを有機ＥＬ素子２０のカソードとしてもよい。

第１実施形態におけるディスプレイパネルの画素３を示した平面図である。 サブピクセルＰの等価回路図である。 サブピクセルＰの電極を示した平面図である。 図１に示された切断線IV−IVに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 図１に示された切断線V−Vに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 図１に示された切断線VI−VIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 図１に示された切断線VII−VIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 ディスプレイパネルの配線構造を示した略平面図である。 図８のディスプレイパネルの駆動方法を説明するためのタイミングチャートである。 ディスプレイパネルの配線構造を示した略平面図である。 図１０のディスプレイパネルの駆動方法を説明するためのタイミングチャートである。 各サブピクセルの駆動トランジスタ２３及び有機ＥＬ素子２０の電流−電圧特性を示すグラフである。 ３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。 ３２インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関を示すグラフである。 ４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの最大電圧降下と配線抵抗率ρ／断面積Ｓの相関を示すグラフである。 ４０インチのディスプレイパネル１の給電配線９０及び共通配線９１のそれぞれの断面積と電流密度の相関を示すグラフである。 第２実施形態におけるディスプレイパネルの画素３を示した平面図である。 サブピクセルＰの電極を示した平面図である。 図１７に示された切断線XIX−XIXに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 図１７に示された切断線XX−XXに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 図１７に示された切断線XXI−XVIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 図１７に示された切断線XXII−XXIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 第２実施形態におけるディスプレイパネルの配線の配列位置を示した略平面図である。 第２実施形態におけるディスプレイパネルのメッシュ共通配線の配列位置を示した略平面図である。 第２実施形態におけるディスプレイパネルを示した略平面図である。 第３実施形態におけるディスプレイパネルの画素３を示した平面図である。 図２６に示された切断線XXVII−XXVIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。 図２６に示された切断線XXVIII−XXVIIIに沿って絶縁基板２の厚さ方向に切断した矢視断面図である。

符号の説明

１ ディスプレイパネル
２ 絶縁基板
２０ａ サブピクセル電極
２０ｂ 有機ＥＬ層
２０ｃ 対向電極
２１ スイッチトランジスタ
２２ 保持トランジスタ
２３ 駆動トランジスタ
２１ｄ、２２ｄ、２３ｄ ドレイン
２１ｓ、２２ｓ、２３ｓ ソース
２１ｇ、２２ｇ、２３ｇ ゲート
３１ ゲート絶縁膜
３４Ｃ、３４Ｄ、３４Ｅ 溝
５０ トランジスタアレイ基板
５３Ａ、５３Ｃ、５３Ｄ、５３Ｅ 疎水絶縁膜
７１ バンク
８９Ｅ 選択配線
９０Ａ、９０Ｃ、９０Ｄ 給電配線
９１、９１Ａ、９１Ｃ 共通配線
Ｐｒ、Ｐｇ、Ｐｂ サブピクセル

Claims (13)

1. トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
   前記トランジスタアレイ基板の一方の面側に凸設された複数の突条と、
   前記各突条の間において前記各突条に沿って前記トランジスタアレイ基板の一方の面側に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
   前記各サブピクセル電極上に成膜された発光層と、
   前記発光層を被覆した対向電極と、
   平面視して前記各突条に重なり且つ前記対向電極と電気的に接続された共通配線と、を備えることを特徴とするディスプレイパネル。
2. 前記対向電極と前記各突条との間に介在した絶縁膜を更に備え、
   前記突条が導電性を有することを特徴とする請求項１に記載のディスプレイパネル。
3. 前記絶縁膜が撥水性・撥油性を有することを特徴とする請求項２に記載のディスプレイパネル。
4. 前記突条が絶縁膜からなることを特徴とする請求項１に記載のディスプレイパネル。
5. 互いに平行に配列された複数の信号線が前記トランジスタアレイ基板に敷設され、
   平面視して前記複数の突条が前記複数の信号線にそれぞれ重なっていることを特徴とする請求項４に記載のディスプレイパネル。
6. 前記共通配線は、前記発光層の発光する光に対し不透明であることを特徴とする請求項１から５の何れか一項に記載のディスプレイパネル。
7. 絶縁基板と、
   前記絶縁基板上にサブピクセルごとに設けられた複数の駆動トランジスタと、
   ソースとドレインの一方を前記駆動トランジスタのソースとドレインの一方に導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数のスイッチトランジスタと、
   ソースとドレインの一方を前記駆動トランジスタのソースとドレインの他方に導通させ、ソースとドレインの他方を前記駆動トランジスタのゲートに導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数の保持トランジスタと、
   前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタを被覆し、互いに平行となる複数の第１溝及び複数の第２溝が形成された保護絶縁膜と、
   前記各第１溝に埋設され、前記駆動トランジスタのソースとドレインの他方に導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の給電配線と、
   前記各第２溝に埋設され、前記スイッチトランジスタのゲート及び前記保持トランジスタのゲートに導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の選択配線と、
   撥水性・撥油性を有するとともに、前記複数の給電配線及び前記複数の選択配線をそれぞれ被覆した疎水絶縁膜と、
   前記各選択配線及び前記各選択配線の間において前記各選択配線及び前記各選択配線に沿って前記保護絶縁膜上に配列され、サブピクセルごとに設けられ、前記駆動トランジスタのソースとドレインの一方に導通した複数のサブピクセル電極と、
   湿式塗布法によって前記各サブピクセル電極上に成膜された発光層と、
   前記発光層を被覆するとともに、前記疎水絶縁膜を介して前記複数の給電配線及び前記複数の選択配線を被覆した対向電極と、
   平面視して前記各給電配線及び前記各選択配線に重なるよう前記対向電極上に形成された共通配線と、を備えることを特徴とするディスプレイパネル。
8. トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
   前記トランジスタに接続された複数の配線と、
   前記複数の配線上に形成された絶縁膜と、
   前記複数の配線の間に設けられた複数のサブピクセル電極と、
   前記各サブピクセル電極上に成膜された発光層と、
   前記発光層を被覆した対向電極と、
   平面視して前記複数の配線に重なるように前記絶縁膜上に設けられ、前記対向電極と接続された共通配線と、を備えることを特徴とするディスプレイパネル。
9. 前記トランジスタとして、ソース、ドレインの一方がサブピクセル電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとがサブピクセルごとに設けられていることを特徴とする請求項８に記載のディスプレイパネル。
10. 前記複数の配線は、前記駆動トランジスタのソース、ドレインの他方と接続された給電配線であることを特徴とする請求項９記載のディスプレイパネル。
11. 前記複数の配線は、前記スイッチトランジスタを選択する選択配線であることを特徴とする請求項９記載のディスプレイパネル。
12. 前記複数の配線は、前記サブピクセル電極の下方に位置する平坦化膜に設けられた溝に埋設されていることを特徴とする請求項８から１１の何れか一項に記載のディスプレイパネル。
13. 前記共通配線はメッシュ状であることを特徴とする請求項８から１２の何れか一項に記載のディスプレイパネル。

Images