JP2006100727A - ディスプレイパネル - Google Patents

ディスプレイパネル Download PDF

Info

Publication number
JP2006100727A
JP2006100727A JP2004287688A JP2004287688A JP2006100727A JP 2006100727 A JP2006100727 A JP 2006100727A JP 2004287688 A JP2004287688 A JP 2004287688A JP 2004287688 A JP2004287688 A JP 2004287688A JP 2006100727 A JP2006100727 A JP 2006100727A
Authority
JP
Japan
Prior art keywords
transistor
subpixel
wiring
power supply
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004287688A
Other languages
English (en)
Inventor
Tadahisa Toyama
忠久 当山
Tomoyuki Shirasaki
友之 白嵜
Jun Ogura
潤 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004287688A priority Critical patent/JP2006100727A/ja
Publication of JP2006100727A publication Critical patent/JP2006100727A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】電圧降下を抑えつつ、開口率の低下を抑えること。
【解決手段】ディスプレイパネルは、1ドットのサブピクセルPにつきトランジスタ21〜23及びキャパシタ24が設けられたトランジスタアレイ基板50を具備する。トランジスタアレイ基板50には、水平方向の走査線X及び供給線Z並びに垂直方向の信号線Yが敷設されている。トランジスタアレイ基板50の表面には、信号線Yに対して平行に設けられたバンク71が凸設されている。バンク71間にサブピクセル電極20aが配列され、サブピクセル電極20aに有機EL層20bが積層されている。有機EL層20b及びバンク71が対向電極20cによって被覆されている。対向電極20c上に共通配線91が積層されているが、平面視して共通配線91がバンク71に重なっている。
【選択図】 図1

Description

本発明は、発光素子をサブピクセルに用いたディスプレイパネルに関する。
特許文献1に記載されているように、発光素子である有機エレクトロルミネッセンス素子は基板上にアノード、エレクトロルミネッセンス層(以下、EL層という。)、カソードの順に積層した積層構造となっており、アノードとカソードとの間に電圧が印加されるとEL層に正孔及び電子が注入され、EL層で電界発光する。EL層の発光が有機エレクトロルミネッセンス素子の設けられている基板を光透過して表示するように設計したエレクトロルミネッセンス素子をボトムエミッション型といい、一方、有機エレクトロルミネッセンス素子が設けられている基板と反対側から外部に出射するように設計したエレクトロルミネッセンス素子をトップエミッション型という。
アクティブマトリクス駆動方式のディスプレイパネルでは一画素につき一又は複数の薄膜トランジスタが設けられており、薄膜トランジスタによって有機エレクトロルミネッセンス素子を発光させる。例えば、特許文献1に記載されたディスプレイパネルにおいては、2つの薄膜トランジスタが画素ごとに設けられている。アクティブマトリクス駆動方式のディスプレイパネルを製造するに際しては、薄膜トランジスタを画素ごとにパターニングしたトランジスタアレイ基板を作製した後にそのトランジスタアレイ基板の表面に有機エレクトロルミネッセンス素子を画素ごとにパターニングする。薄膜トランジスタの後に有機エレクトロルミネッセンス素子をパターニングするのは、薄膜トランジスタをパターニングする際の温度が有機エレクトロルミネッセンス素子の耐熱温度を超えてしまうためである。
画素ごとに薄膜トランジスタがパターニングされているから、複数の有機エレクトロルミネッセンス素子をマトリクス状にパターニングするに際して薄膜トランジスタに接続する下層側のサブピクセル電極を画素ごとに独立するようパターニングする。一方、対向電極は全ての有機エレクトロルミネッセンス素子に共通した共通電極としてべた一面に成膜する。
特開平8−330600号公報
ところで、対向電極を成膜している時に熱的要因・化学的要因でEL層が損傷することがあるため、EL層の損傷を抑えるために対向電極の成膜時間をできる限り短くすることが考えられるが、対向電極の成膜時間を短くすると対向電極が薄くなる。また、有機エレクトロルミネッセンス素子をトップエミッション型にした場合、EL層で発光した光が対向電極の透過中にできる限り減衰しないように、対向電極をできる限り薄く形成することが望まれている。
しかしながら、対向電極の薄膜化に伴い対向電極のシート抵抗が高くなってしまい、対向電極の高抵抗化によって対向電極の電圧が面内で一様にならず電圧の高低差が面内で顕著に表れてしまう。すなわち、対向電極が共通電極としてべた一面に形成されているから、仮に全てのサブピクセル電極に同じ大きさの電位が印加された場合でも有機エレクトロルミネッセンス素子ごとに発光強度が異なってしまい、面内の発光強度が一様にならない。
そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、対向電極の電圧を面内で一様にできるようにすることを目的とする。
以上の課題を解決するために、本発明のディスプレイパネルは、
トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
前記トランジスタアレイ基板の一方の面側に凸設された複数の突条と、
前記各突条の間において前記各突条に沿って前記トランジスタアレイ基板の一方の面側に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
前記各サブピクセル電極上に成膜された発光層と、
前記発光層を被覆した対向電極と、
平面視して前記各突条に重なり且つ前記対向電極と電気的に接続された共通配線と、を備える。
好ましくは、前記対向電極と前記各突条との間に介在した絶縁膜を更に備え、前記突条が導電性を有する。
好ましくは、前記絶縁膜が撥水性・撥油性を有する。
好ましくは、前記突条が絶縁膜からなる。
好ましくは、前記共通配線が、前記発光層の発光する光に対し不透明である。
好ましくは、互いに平行に配列された複数の信号線が前記トランジスタアレイ基板に敷設され、平面視して前記複数の突条が前記複数の信号線にそれぞれ重なっている。
本発明によれば、対向電極上に共通配線が形成されているので、対向電極自体が高抵抗であっても、対向電極の電圧を面内で一様にすることができる。また、対向電極をより薄膜化することが可能なので、発光層を発した光が対向電極の透過中に減衰し難くなる。
また、対向電極上に形成された共通配線はトランジスタのゲート・ソース・ドレインとは別にパターニングしたものとすれば、共通配線を厚くすることができる。そのため、共通配線を低抵抗することができる。従って、対向電極の電圧を面内で一様にすることができる。
また、サブピクセル電極が各突条間において各突条に沿って配列されているから、湿式塗布法により発光層をパターニングすると、突条を挟んで隣り合うサブピクセル電極同士で発光層用の液が混ざらないようにすることができる。
更に、平面視して突条に共通配線が重なっている上、サブピクセル電極が各突条間において各共通配線に沿って配列されているから、共通配線による画素開口率の減少を抑えることができる。
また、本発明のディスプレイパネルは、絶縁基板と、前記絶縁基板上にサブピクセルごとに設けられた複数の駆動トランジスタと、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの一方に導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数のスイッチトランジスタと、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの他方に導通させ、ソースとドレインの他方を前記駆動トランジスタのゲートに導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数の保持トランジスタと、前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタを被覆し、互いに平行となる複数の第1溝及び複数の第2溝が形成された保護絶縁膜と、前記各第1溝に埋設され、前記駆動トランジスタのソースとドレインの他方に導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の給電配線と、前記各第2溝に埋設され、前記スイッチトランジスタのゲート及び前記保持トランジスタのゲートに導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の選択配線と、撥水性・撥油性を有するとともに、前記複数の給電配線及び前記複数の選択配線をそれぞれ被覆した疎水絶縁膜と、前記各選択配線及び前記各選択配線の間において前記各選択配線及び前記各選択配線に沿って前記保護絶縁膜上に配列され、サブピクセルごとに設けられ、前記駆動トランジスタのソースとドレインの一方に導通した複数のサブピクセル電極と、湿式塗布法によって前記各サブピクセル電極上に成膜された発光層と、前記発光層を被覆するとともに、前記疎水絶縁膜を介して前記複数の給電配線及び前記複数の選択配線を被覆した対向電極と、平面視して前記各給電配線及び前記各選択配線に重なるよう前記対向電極上に形成された共通配線と、を備える。
本発明によれば、対向電極上に共通配線が形成されているので、対向電極自体が薄膜化してより高抵抗になった場合でも、対向電極の電圧を面内で一様にすることができる。また、対向電極をより薄膜化することが可能なので、発光層を発した光が対向電極の透過中に減衰し難くなる。
また、給電配線及び選択配線がトランジスタのドレイン・ソース・ゲートとは別に形成されているから、給電配線及び選択配線の幅を広くせずとも給電配線及び選択配線を厚くすることができ、給電配線及び選択配線を低抵抗化することができる。そのため、給電配線、選択配線を通じてトランジスタに信号を出力した場合でも、電圧降下を抑えることができるとともに信号遅延も抑えることができる。また、給電配線及び選択敗戦の幅が広くならないので、画素開口率の減少を最小限に抑えることができる。
また、サブピクセル電極が各選択配線、各給電配線間において各選択配線、各給電配線に沿って配列され、それらに疎水絶縁膜が被覆されているから、湿式塗布法により発光層をパターニングする際に、疎水絶縁膜を挟んで隣り合うサブピクセル電極同士で発光層用の液が混ざらないようにすることができる。
また、平面視して選択配線、給電配線に共通配線が重なっているから、画素開口率の減少を最小限に抑えることができる。
本発明のディスプレイパネルは、トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、前記トランジスタに接続された複数の配線と、前記複数の配線上に形成された絶縁膜と、前記複数の配線の間に設けられた複数のサブピクセル電極と、前記各サブピクセル電極上に成膜された発光層と、前記発光層を被覆した対向電極と、平面視して前記複数の配線に重なるように前記絶縁膜上に設けられ、前記対向電極と接続された共通配線と、を備える。
本発明によれば、対向電極上に共通配線が形成されているので、対向電極自体が高抵抗であっても、対向電極の電圧を面内で一様にすることができる。また、対向電極をより薄膜化することが可能なので、発光層を発した光が対向電極の透過中に減衰し難くなる。
本発明によれば、対向電極上に形成された共通配線によって、対向電極の電圧を面内で一様にすることができる。そのため、対向電極をより薄膜化することができ、発光層を発した光が対向電極の透過中に減衰し難くなる。
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下の説明において、エレクトロルミネッセンス(Electro Luminescence)という用語をELと略称する。
[第1の実施の形態]
〔ディスプレイパネルの平面レイアウト〕
図1には、アクティブマトリクス駆動方式で動作するディスプレイパネル1の画素3の概略平面図が示されている。このディスプレイパネル1においては、1ピクセルの画素3が、赤色に発光する1ドットの赤サブピクセルPrと、緑色に発光する1ドットの緑サブピクセルPgと、青色に発光する1ドットの青サブピクセルPbと、からなる。このような画素3が絶縁基板2上にマトリクス状に配列されている。具体的に垂直方向(列方向)の配列に着目すると、複数の赤サブピクセルPrが垂直方向に沿って一列に配列され、複数の緑サブピクセルPgが垂直方向に沿って一列に配列され、複数の青サブピクセルPbが垂直方向に沿って一列に配列されている。水平方向(行方向)の配列に着目すると、赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの順に繰り返し配列され、水平方向に連続して並んだ赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの組み合わせが画素3となる。なお、以下の説明において、サブピクセルPはこれら赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの中の任意のサブピクセルを表し、サブピクセルPについての説明は赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの何れについても適用される。
垂直方向の青サブピクセルPbの列と赤サブピクセルPrの列との間には、信号線Yrが敷設され、垂直方向の赤サブピクセルPrの列と緑サブピクセルPgの列ととの間には、信号線Ygが敷設され、垂直方向の緑サブピクセルPgの列と青サブピクセルPbの列との間には、信号線Ybが敷設されている。従って、水平方向の配列順に着目すると、信号線Yr、信号線Yg、信号線Ybの順に繰り返し配列されている。これら信号線Yr、信号線Yg、信号線Ybは、垂直方向に延在し、互いに平行に設けられている。
ここで、信号線Yrは垂直方向に沿って一列に配列された全ての赤サブピクセルPrのそれぞれに対して順次所定の電流値の信号を流すものであり、信号線Ygは垂直方向に沿って一列に配列された全ての緑サブピクセルPgのそれぞれに対して順次所定の電流値の信号を流すものであり、信号線Ybは垂直方向に沿って一列に配列された全ての青サブピクセルPbのそれぞれに対して順次所定の電流値の信号を流すものである。なお、以下の説明において、赤サブピクセルPrの場合では信号線Yが図1の信号線Yrを表し、緑サブピクセルPgの場合では信号線Yが図1の信号線Ygを表し、青サブピクセルPbの場合では信号線Yが図1の信号線Ybを表し、信号線Yについての説明は信号線Yr、信号線Yg、信号線Ybの何れについても適用される。
平面視して、信号線Yに共通配線91が重なっているが、信号線Yと共通配線91は電気的に絶縁されている。
また、複数本の走査線Xが水平方向に沿って延在し、これら走査線Xに対して互い違いとなるよう複数本の供給線Z、複数本の給電配線90が平行に設けられている。平面視して、供給線Zに給電配線90が重なっており、供給線Zと給電配線90は互いに導通している。走査線Xと供給線Zとの間において、複数の画素3が水平方向に沿った一行に配列されている。垂直方向の配列順に着目すると、走査線X、画素3の列、供給線Zの順に繰り返し配列されている。
ここで、走査線Xは水平方向に沿った一行に配列された全サブピクセルPr,Pg,Pbに信号を供給するものであり、供給線Zも水平方向に沿った一行に配列された全サブピクセルPr,Pg,Pbに信号を供給するものである。
サブピクセルPr,Pg,Pbの色は、後述する有機EL素子20(図2等に図示)の発光色によって定まる。
〔サブピクセルの回路構成〕
次に、サブピクセルPr,Pg,Pbの回路構成について図2の等価回路図、図8の略平面図を用いて説明する。何れのサブピクセルPr,Pg,Pbも同様に構成されており、1ドットのサブピクセルPにつき、有機EL素子20、Nチャネル型のアモルファスシリコン薄膜トランジスタ(以下単にトランジスタと記述する。)21,22,23及びキャパシタ24が設けられている。以下では、トランジスタ21をスイッチトランジスタ21と称し、トランジスタ22を保持トランジスタ22と称し、トランジスタ23を駆動トランジスタ23と称する。
ここで信号線Yはn本あり、信号線Y1〜Ynの延在した方向を垂直方向(列方向)といい、走査線X1〜Xmの延在した方向を水平方向(行方向)という。また、m,nはそれぞれ2以上の自然数であり、且つnは3の倍数であり、走査線Xに下付けした数字は図8において上からの配列順を表し、供給線Zに下付けした数字は図8において上からの配列順を表し、信号線Yに下付けした数字は図8において左からの配列順を表し、サブピクセルPに下付けした数字の前側が上からの配列順を表し、後ろ側が左からの配列順を表す。すなわち、1〜mのうちの任意の自然数をiとし、1からnのうちの任意の自然数をjとした場合に、走査線Xiは上からi行目であり、供給線Ziは左からi行目であり、信号線Yjは左からj列目であり、サブピクセルPi,jは上からi行目、左からj列目であり、サブピクセルPi,jは走査線Xi、供給線Zi及び信号線Yjに接続されている。
スイッチトランジスタ21においては、ソース21sが信号線Yに導通し、ドレイン21dが有機EL素子20のサブピクセル電極20a、駆動トランジスタ23のソース23s及びキャパシタ24の上層電極24Bに導通し、ゲート21gが保持トランジスタ22のゲート22g及び走査線Xに導通している。
保持トランジスタ22においては、ソース22sが駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24Aに導通し、ドレイン22dが駆動トランジスタ23のドレイン23d及び供給線Zに導通し、ゲート22gがスイッチトランジスタ21のゲート21g及び走査線Xに導通している。保持トランジスタ22のドレイン22dは、走査線Xに接続されていてもよい。
駆動トランジスタ23においては、ソース23sが有機EL素子20のサブピクセル電極20a、スイッチトランジスタ21のドレイン21d及びキャパシタ24の上層電極24Bに導通し、ドレイン23dが保持トランジスタ22のドレイン22d及び供給線Zに導通し、ゲート23gが保持トランジスタ22のソース22s及びキャパシタ24の下層電極24Aに導通している。
有機EL素子20のカソードとなる対向電極20cは共通配線91に導通している。
垂直方向に沿って一列に配列された何れの赤サブピクセルPrのスイッチトランジスタ21のソース21sも共通の信号線Yrに導通し、垂直方向に沿って一列に配列された何れの緑サブピクセルPgのスイッチトランジスタ21のソース21sも共通の信号線Ygに導通し、垂直方向に沿って一列に配列された何れの青サブピクセルPbのスイッチトランジスタ21のソース21sも共通の信号線Ybに導通している。
一方、水平方向に沿った一行に配列された何れのサブピクセルPr,Pg,Pbのスイッチトランジスタ21のゲート21gも共通の走査線Xに導通し、水平方向に沿った一行に配列された何れのサブピクセルPr,Pg,Pbの保持トランジスタ22のゲート22gも共通の走査線Xに導通し、水平方向に沿った一行に配列された画素3の何れのサブピクセルPr,Pg,Pbの保持トランジスタ22のドレイン22dも共通の供給線Zに導通し、水平方向に沿った一行に配列された画素3の何れのサブピクセルPr,Pg,Pbの駆動トランジスタ23のドレイン23dも共通の供給線Zに導通している。
〔サブピクセルの平面レイアウト〕
図3は、サブピクセルPの電極を主に示した平面図である。
図3に示すように、何れのサブピクセルPr,Pg,Pbにおいても、平面視して、スイッチトランジスタ21が信号線Yに沿うように配置され、保持トランジスタ22が走査線Xの近くのサブピクセルPの角部に配置され、駆動トランジスタ23が隣りの信号線Yに沿うように配置され、キャパシタ24が駆動トランジスタ23に沿うように配置されている。
なお、ディスプレイパネル1全体を平面視して、全てのサブピクセルPr,Pg,Pbのスイッチトランジスタ21だけに着目すると、複数のスイッチトランジスタ21がマトリクス状に配列され、全てのサブピクセルPr,Pg,Pbの保持トランジスタ22だけに着目すると、複数の保持トランジスタ22がマトリクス状に配列され、全てのサブピクセルPr,Pg,Pbの駆動トランジスタ23だけに着目すると、複数の駆動トランジスタ23がマトリクス状に配列されている。
図1及び図3では、トランジスタ21〜23を見やすくするために、有機EL素子20のサブピクセル電極20aの図示を省略するが、サブピクセル電極20aは、水平方向に隣り合う信号線Yと、垂直方向に隣り合う供給線Z及び走査線Xとによって囲まれた矩形領域内に配置されている。そして、サブピクセル電極20aは、その矩形領域に沿うように矩形状に設けられている。そのため、ディスプレイパネル1全体を平面視して、全てのサブピクセルPr,Pg,Pbのサブピクセル電極20aだけに着目すると、複数のサブピクセル電極20aがマトリクス状に配列されている。
〔ディスプレイパネル1の層構造〕
ディスプレイパネル1の層構造について図4〜図7を用いて説明する。ここで、図4は、図1に示された切断線IV−IVに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図5は、図1に示された切断線V−Vに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図6は、図1に示された切断線VI−VIに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図7は、図1に示された切断線VII−VIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。
ディスプレイパネル1は、光透過性を有する絶縁基板2に対して種々の層を積層したものである。絶縁基板2は可撓性のシート状に設けられているか、又は剛性の板状に設けられている。
まず、トランジスタ21〜23の層構造について説明する。図4に示すように、スイッチトランジスタ21は、絶縁基板2上に形成されたゲート21gと、ゲート21g上に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート21gに対向した半導体膜21cと、半導体膜21cの中央部上に形成されたチャネル保護膜21pと、半導体膜21cの両端部上において互いに離間するよう形成され、チャネル保護膜21pに一部重なった不純物半導体膜21a,21bと、不純物半導体膜21a上に形成されたドレイン21dと、不純物半導体膜21b上に形成されたソース21sと、から構成されている。なお、ドレイン21d及びソース21sは一層構造であっても良いし、二層以上の積層構造であっても良い。
駆動トランジスタ23は、絶縁基板2上に形成されたゲート23gと、ゲート23g上に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート23gに対向した半導体膜23cと、半導体膜23cの中央部上に形成されたチャネル保護膜23pと、半導体膜23cの両端部上において互いに離間するよう形成され、チャネル保護膜23pに一部重なった不純物半導体膜23a,23bと、不純物半導体膜23a上に形成されたドレイン23dと、不純物半導体膜23b上に形成されたソース23sと、から構成されている。図3に示すように平面視した場合、駆動トランジスタ23がコ字状に設けられていることで、駆動トランジスタ23のチャネル幅が広くなっている。ドレイン23d及びソース23sは一層構造であっても良いし、二層以上の積層構造であっても良い。
図7に示すように、保持トランジスタ22は、絶縁基板2上に形成されたゲート22gと、ゲート22g上に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート22gに対向した半導体膜22cと、半導体膜22cの中央部上に形成されたチャネル保護膜22pと、半導体膜22cの両端部上において互いに離間するよう形成され、チャネル保護膜22pに一部重なった不純物半導体膜22a,22bと、不純物半導体膜22a上に形成されたドレイン22dと、不純物半導体膜22b上に形成されたソース22sと、から構成されている。
また、何れのサブピクセルPr,Pg,Pbでも、スイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23が同様の層構造になっている。
次に、キャパシタ24の層構造について説明する。図4に示すように、キャパシタ24は、絶縁基板2上に形成された下層電極24Aと、下層電極24A上に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んで下層電極24Aに対向した上層電極24Bと、から構成されている。何れのサブピクセルPr,Pg,Pbでもキャパシタ24は同様の層構造になっている。
次に、トランジスタ21〜23及びキャパシタ24の各層と信号線Y、走査線X及び供給線Zとの関係について図3〜図7を用いて説明する。
全てのサブピクセルPr,Pg,Pbのスイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24A並びに全ての信号線Yr,Yg,Ybは、絶縁基板2上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24A並びに信号線Yr,Yg,Ybの元となる導電性膜をゲートレイヤーという。
ゲート絶縁膜31は、全てのサブピクセルPr,Pg,Pbのスイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24に共通した絶縁膜であり、面内にべた一面に成膜されている。従って、ゲート絶縁膜31は、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24A並びに信号線Yr,Yg,Ybを被覆している。
全てのサブピクセルPr,Pg,Pbのスイッチトランジスタ21のドレイン21d・ソース21s、保持トランジスタ22のドレイン22d・ソース22s、駆動トランジスタ23のドレイン23d・ソース23s及びキャパシタ24の上層電極24B並びに全ての走査線X及び供給線Zは、ゲート絶縁膜31上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ21のドレイン21d・ソース21s、保持トランジスタ22のドレイン22d・ソース22s、駆動トランジスタ23のドレイン23d・ソース23s及びキャパシタ24の上層電極24B並びに走査線X及び供給線Zの元となる導電性膜をドレインレイヤーという。
1ドットのサブピクセルPにつき1つのコンタクトホール92がゲート絶縁膜31の走査線Xに重なる箇所に形成され、何れのサブピクセルPr,Pg,Pbにおいても、スイッチトランジスタ21のゲート21g及び保持トランジスタ22のゲート22gがコンタクトホール92を介して走査線Xに導通している。1ドットのサブピクセルPにつき1つのコンタクトホール94がゲート絶縁膜31の信号線Yに重なる箇所に形成され、何れのサブピクセルPr,Pg,Pbにおいても、スイッチトランジスタ21のソース21sがコンタクトホール94を介して信号線Yに導通している。1ドットのサブピクセルPにつき1つのコンタクトホール93がゲート絶縁膜31の下層電極24Aに重なる箇所に形成され、何れのサブピクセルPr,Pg,Pbにおいても保持トランジスタ22のソース22sが駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24Aに導通している。
全てのサブピクセルPr,Pg,Pbのスイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23並びに全ての走査線X及び供給線Zは、べた一面に成膜された保護絶縁膜32によって被覆されている。なお、詳細については後述するが、保護絶縁膜32は、供給線Zに重なる箇所で矩形状に分断されている。
保護絶縁膜32には平坦化膜33が積層されており、スイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23並びに走査線X及び供給線Zによる凹凸が平坦化膜33によって解消されている。つまり、平坦化膜33の表面が平坦となっている。平坦化膜33は、ポリイミド等の感光性絶縁樹脂を硬化させたものが好ましい。なお、詳細については後述するが、平坦化膜33は、供給線Zに重なる箇所で矩形状に分断されている。
このディスプレイパネル1をボトムエミッション型として用いる場合、すなわち、絶縁基板2を表示面として用いる場合には、ゲート絶縁膜31、保護絶縁膜32及び平坦化膜33には透明な材料を用いる。絶縁基板2から平坦化膜33までの積層構造をトランジスタアレイ基板50という。
保護絶縁膜32及び平坦化膜33の各供給線Zに重なる箇所には、水平方向に沿って長尺な溝34が凹設されている。溝34によって保護絶縁膜32及び平坦化膜33が矩形状に分断され供給線Zが露出している。溝34には給電配線90が埋設されており、溝34内において給電配線90が供給線Zに積層されている。
給電配線90は、供給線Zを下地電極として電解メッキ法により形成されたものであるので、信号線Yr、信号線Yg、信号線Yb、走査線X及び供給線Zよりも十分に厚い。更には、給電配線90の厚さは、保護絶縁膜32と平坦化膜33の厚さの総計にほぼ等しく、平坦化膜33の表面と給電配線90の表面がほぼ面一となっている。給電配線90は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。
平坦化膜33の表面、即ちトランジスタアレイ基板50の表面上には、複数のサブピクセル電極20aがマトリクス状に配列されている。サブピクセル電極20aは、有機EL素子20のアノードとして機能する電極である。即ち、サブピクセル電極20aの仕事関数が比較的高く、後述する有機EL層20bへ正孔を効率よく注入するものが好ましい。また、サブピクセル電極20aは、ボトムエミッションの場合、可視光に対して透過性を有している。サブピクセル電極20aとしては、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)を主成分としたものがある。
なお、このディスプレイパネル1をトップエミッション型として用いる場合、すなわち、絶縁基板2の反対側を表示面として用いる場合には、サブピクセル電極20aと平坦化膜33との間に、導電性且つ可視光反射性の高い反射膜を成膜するか、サブピクセル電極20a自体を反射性電極とすれば良い。
1ドットのサブピクセルPにつき3つのコンタクトホール88が平坦化膜33及び保護絶縁膜32のサブピクセル電極20aに重なる箇所に形成され、そのコンタクトホール88に導電性パッド87が埋設されている。何れのサブピクセルPr,Pg,Pbにおいても、サブピクセル電極20aが、コンタクトホール88を介してキャパシタ24の上層電極24B、スイッチトランジスタ21のドレイン21d及び駆動トランジスタ23のソース23sに導通している。導電性パッド87は、給電配線90とともに形成され、特に上層電極24Bを下地電極として電解メッキ法により形成されることが好ましい。
これらサブピクセル電極20aは、平坦化膜33上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングしたものである。給電配線90の表面には導電性ライン51がパターニングされているが、導電性ライン51は、サブピクセル電極20aの元となる導電性膜をエッチングすることによってサブピクセル電極20aとともにパターニングされたものである。
これらサブピクセル電極20aの間には、平面視して、各サブピクセル電極20aを囲繞するようにメッシュ状の絶縁膜52がパターニングされている。また、導電性ライン51は、絶縁膜52によって被覆されている。
水平方向及び垂直方向に格子状に形成された絶縁膜52のうち垂直方向に延在している部分の上には、サブピクセル電極20aの膜厚よりも十分に厚いバンク71が凸設されている。つまりバンク71は、垂直方向に沿って延在した突条状に設けられ、平面視して信号線Yr,Yg,Ybに重なっている。垂直方向の赤サブピクセルPrの列と緑サブピクセルPgの列との間に、垂直方向の緑サブピクセルPgの列と青サブピクセルPbの列との間に、及び垂直方向の青サブピクセルPbの列と赤サブピクセルPrの列との間に、バンク71が配置されている。バンク71は、ポリイミド等の感光性樹脂からなる。
サブピクセル電極20a上には、有機EL素子20の有機EL層20bが成膜されている。有機EL層20bは広義の発光層であり、有機EL層20bには、有機化合物である発光材料(蛍光体)が含有されている。有機EL層20bは、サブピクセル電極20aから順に正孔輸送層、狭義の発光層の順に積層した二層構造である。正孔輸送層は、導電性高分子であるPEDOT(ポリチオフェン)及びドーパントであるPSS(ポリスチレンスルホン酸)からなり、狭義の発光層は、ポリフルオレン系発光材料からなる。
赤サブピクセルPrの場合には、有機EL層20bが赤色に発光し、緑サブピクセルPgの場合には、有機EL層20bが緑色に発光し、青サブピクセルPbの場合には、有機EL層20bが青色に発光する。
赤サブピクセルPrが垂直方向に一列に配列されているので、信号線Yrと信号線Ygとの間において垂直方向に一列に配列された複数のサブピクセル電極20aが、垂直方向に沿って帯状に長尺な共通の赤色発光の有機EL層20bによって被覆されている。同様に、信号線Ygと信号線Ybとの間において垂直方向に一列に配列された複数のサブピクセル電極20aが、垂直方向に沿って帯状に長尺な共通の緑色発光の有機EL層20bによって被覆され、信号線Ybと信号線Yrとの間において垂直方向に一列に配列された複数のサブピクセル電極20aが、垂直方向に沿って帯状に長尺な共通の青色発光の有機EL層20bによって被覆されている。なお、有機EL層20bがサブピクセル電極20aごとに独立して設けられ、平面視した場合、複数の有機EL層20bがマトリクス状に配列されていても良い。
有機EL層20bは、バンク71の形成後に湿式塗布法(例えば、インクジェット法)によって成膜される。この場合、サブピクセル電極20aに有機化合物含有液を塗布するが、水平方向に隣り合うサブピクセル電極20a間においてバンク71がトランジスタアレイ基板50の表面に対して凸設されているから、サブピクセル電極20aに塗布された有機化合物含有液が隣のサブピクセル電極20aに漏れることがない。
なお、有機EL層20bは、二層構造の他に、サブピクセル電極20aから順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。
有機EL層20b上には、有機EL素子20のカソードとして機能する対向電極20cが成膜されている。対向電極20cは、全てのサブピクセルPr,Pg,Pbに共通して形成された共通電極であり、べた一面に成膜されている。対向電極20cがべた一面に成膜されることで、バンク71も対向電極20cによって被覆されている。
対向電極20cは、サブピクセル電極20aよりも仕事関数の低い材料で形成されており、例えば、マグネシウム、カルシウム、リチウム、バリウム、インジウム、希土類金属の少なくとも一種を含む単体又は合金で形成されていることが好ましい。また、対向電極20cは、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えてシート抵抗を低くするために酸化されにくい金属層が堆積した積層構造となっていても良く、具体的には、有機EL層20bと接する界面側に設けられた低仕事関数の高純度のバリウム層と、バリウム層を被覆するように設けられたアルミニウム層との積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造が挙げられる。またトップエミッション構造の場合、対向電極20cを上述のような低仕事関数の薄膜とその上にITO等の透明導電膜を積層した透明電極としてもよい。
対向電極20c上には、有機EL素子20の上部電極のシート抵抗を下げるために共通配線91が凸設されている。平面視して共通配線91が列方向に沿って複数のバンク71に重なっているので、バンク71の上には対向電極20cを挟んで共通配線91が形成されている。共通配線91に対向電極20cが接しているから、図2の回路図に示すように、対向電極20cが共通配線91に対して導通している。共通配線91群は、メッキ法により形成されたものであるので、対向電極20cやトランジスタ21〜23の各電極よりも十分に厚い。また共通配線91群は、画素領域の外の非画素領域において水平方向に延在する引き回し配線95によって導通され、引き回し配線95は、絶縁基板2の周縁部に複数の端子部Tcに導通している。共通配線91群及び対向電極20cには、外部回路から端子部Tcに印加された電圧Vcomによって等電位となる。共通配線91群は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましく、いずれも有機EL層20bの発光する光に対して不透明なくらい厚い。
対向電極20c上には、封止絶縁膜56が成膜されている。封止絶縁膜56は対向電極20c全体を被覆するとともに、共通配線91も被覆している無機膜又は有機膜である。そのため、共通配線91及び対向電極20cの劣化が封止絶縁膜56によって防止されている。
なお、このディスプレイパネル1をトップエミッション型として用いる場合には、対向電極20c及び封止絶縁膜56を薄膜にしたり、対向電極20c及び封止絶縁膜56を透明な材料としたりすることによって、対向電極20c及び封止絶縁膜56の可視光透過性を高める。
従来、トップエミッション型構造のELディスプレイパネルは、対向電極20cに対応する対向電極を少なくとも一部を金属酸化物のように抵抗値が高い透明電極を用いることになるが、このような材料は十分に厚くしなければシート抵抗が十分に低くならないので、厚くすることによって必然的に有機EL素子の透過率が下がってしまい、大画面になるほど面内で均一の電位になりにくく表示特性が低くなってしまっていた。
しかしながら、本実施形態では、垂直方向に十分な厚さのために低抵抗な複数の共通配線91,91,…、を設けているので、対向電極20cと合わせて有機EL素子20,20,…のカソード電極全体のシート抵抗値を下げ、十分且つ面内で均一に大電流を流すことが可能となる。さらにこのような構造では、共通配線91,91,…がサブピクセル電極20a、20a間に配置するので画素面積(開口率)を損なうことなく有機EL素子20の一方の電極のシート抵抗を下げているので、サブピクセル電極20aと平面視して重なる対向電極20cを薄膜にして透過率を向上したりすることが可能である。なおトップエミッション構造では、サブピクセル電極20aを反射性の材料としてもよい。
そして、トランジスタ21〜23を形成する際のゲートレイヤー及びドレインレイヤー以外の厚膜の導電層を用いて形成された給電配線90をそれぞれ供給線Zに電気的に接続するように設けているので、トランジスタ21〜23を形成する際のゲートレイヤー及びドレインレイヤーのみで形成された供給線Zでの電圧降下による複数の有機EL素子20に後述する書込電流や駆動電流が所定の電流値に達するまでの遅延を防止し、良好に駆動することが可能となる。
さらに、給電配線90は溝34に埋設されているため、給電配線90の厚さによって水平方向に立体障害とならず、列方向の複数の有機EL素子20にわたって有機EL層20bとなる有機化合物含有液が連続して広がるように且つバンク71によって垂直方向に仕切られながら成膜することができる。
〔ディスプレイパネル1の駆動方法〕
第一のディスプレイパネル1の構造では、図8に示すように、走査線X1〜Xmがそれぞれ接続された選択ドライバ111が絶縁基板2の第一の周縁部に配置され、互いに電気的に絶縁された給電配線90,90,…(供給線Z1〜Zm)が接続された給電ドライバ112が絶縁基板2の第一の周縁部と対向する周縁部である第二周縁部に配置されている。この第一のディスプレイパネル1をアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図9に示すように、走査線X1〜Xmに接続された選択ドライバ111によって、走査線X1から走査線Xmへの順(走査線Xmの次は走査線X1)にハイレベルのシフトパルスを順次出力することにより走査線X1〜Xmを順次選択する。また、選択期間に各給電配線90を介して供給線Z1〜Zmにそれぞれ接続された駆動トランジスタ23に書込電流を流すための書込給電電圧VLを印加し、発光期間に駆動トランジスタ23を介して有機EL素子20に駆動電流を流すための駆動給電電圧VHを印加する給電ドライバ112が各給電配線90に接続されている。この給電ドライバ112によって、選択ドライバ111と同期するよう、供給線Z1から供給線Zmへの順(供給線Zmの次は供給線Z1)にローレベル(有機EL素子20の対向電極の電圧より低レベル)の書込給電電圧VLを順次出力することにより供給線Z1〜Zmを順次選択する。また、選択ドライバ111が各走査線X1〜Xmを選択している時に、データドライバが書込電流である書込電流(電流信号)を所定の行の駆動トランジスタ23のソース−ドレイン間を介して全信号線Y1〜Ynに流す。なお、対向電極20c及び共通配線91群は引き回し配線95及び配線端子Tcによって外部と接続され、一定のコモン電位Vcom(例えば、接地=0ボルト)に保たれている。
各選択期間において、データドライバ側の電位は、給電配線90,90,…及び供給線Z1〜Zmに出力された書込給電電圧VL以下で且つこの書込給電電圧VLはコモン電位Vcom以下に設定されている。したがってこの時、有機EL素子20から信号線Y1〜Ynに流れることはないので図2に示すように、データドライバによって階調に応じた電流値の書込電流(書込電流)が矢印Aの通り、信号線Y1〜Ynに流れ、サブピクセルPi,jにおいては給電配線90及び供給線Ziから駆動トランジスタ23のソース−ドレイン間、スイッチトランジスタ21のソース−ドレイン間を介して信号線Yjに向かった書込電流(書込電流)が流れる。このように駆動トランジスタ23のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流(書込電流)の電流値を設定する。書込電流(書込電流)が流れている間、i行目のPi,1〜Pi,nの各駆動トランジスタ23のゲート23g−ソース23s間の電圧は、それぞれ信号線Y1〜Ynに流れる書込電流(書込電流)の電流値、つまり駆動トランジスタ23のVg−Ids特性の経時変化にかかわらず駆動トランジスタ23のドレイン23d−ソース23s間を流れる書込電流(書込電流)の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ24にチャージされて、書込電流(書込電流)の電流値が駆動トランジスタ23のゲート23g−ソース23s間の電圧のレベルに変換される。その後の発光期間では、走査線Xiがローレベルになり、スイッチトランジスタ21及び保持トランジスタ22がオフ状態となるが、オフ状態の保持トランジスタ22によってキャパシタ24の電極24A側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ23のソース23sの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ23のゲート23g−ソース23s間の電位差がそのまま維持される。この発光期間では、供給線Zi及びそれに接続された給電配線90の電位が駆動給電電圧VHとなり、有機EL素子20の対向電極20cの電位Vcomより高くなることによって、供給線Zi及びそれに接続された給電配線90から駆動トランジスタ23を介して有機EL素子20に駆動電流が矢印Bの方向に流れ、有機EL素子20が発光する。駆動電流の電流値は駆動トランジスタ23のゲート23g−ソース23s間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流(引抜電流)の電流値に等しくなる。
そして、第二のディスプレイパネル1の構造は、図10に示すように、走査線X1〜Xmがそれぞれ接続された選択ドライバ111が絶縁基板2の第一の周縁部に配置され、給電配線90,90,……が互いに電気的に接続されるよう給電配線90,90,……と一体的に形成された引き回し配線99が絶縁基板2の第一の周縁部と対向する周縁部である第二周縁部に配置されている。引き回し配線99は、第一周縁部及び第二周縁部と直交する第三の周縁部及び第四の周縁部のそれぞれに位置する端子部90d及び端子部90eの両方からクロック信号が入力されている。
第二のディスプレイパネル1のアクティブマトリクス駆動方法は次のようになる。すなわち、図11に示すように、外部の発振回路が端子部90d及び端子部90eから引き回し配線99を介して給電配線90,90,…及び供給線Z1〜Zmに対してクロック信号を出力する。また、選択ドライバ111によって走査線X1から走査線Xmへの順(走査線Xmの次は走査線X1)にハイレベルのシフトパルスを順次出力することにより走査線X1〜Xmを順次選択するが、選択ドライバ111が走査線X1〜Xmの何れか1つがハイレベルつまりオンレベルのシフトパルスを出力している時には発振回路のクロック信号がローレベルになる。また、選択ドライバ111が各走査線X1〜Xmを選択している時に、データドライバが書込電流である引抜電流(電流信号)を駆動トランジスタ23のソース−ドレイン間を介して全信号線Y1〜Ynに流す。なお、対向電極20c及び給電配線90の一定のコモン電位Vcom(例えば、接地=0ボルト)に保たれている。
走査線Xiの選択期間においては、i行目の走査線Xiにシフトパルスが出力されているから、スイッチトランジスタ21及び保持トランジスタ22がオン状態となる。各選択期間において、データドライバ側の電位は、給電配線90,90,…及び供給線Z1〜Zmに出力されたクロック信号のローレベル以下で且つこのクロック信号のローレベルはコモン電位Vcom以下に設定されている。したがってこの時、有機EL素子20から信号線Y1〜Ynに流れることはないので図2に示すように、データドライバによって階調に応じた電流値の書込電流(引抜電流)が矢印Aの通り、信号線Y1〜Ynに流れ、サブピクセルPi,jにおいては給電配線90及び供給線Ziから駆動トランジスタ23のソース−ドレイン間、スイッチトランジスタ21のソース−ドレイン間を介して信号線Yjに向かった書込電流(引抜電流)が流れる。このように駆動トランジスタ23のソース−ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流(引抜電流)の電流値を設定する。書込電流(引抜電流)が流れている間、i行目のPi,1〜Pi,nの各駆動トランジスタ23のゲート23g−ソース23s間の電圧は、それぞれ信号線Y1〜Ynに流れる書込電流(引抜電流)の電流値、つまり駆動トランジスタ23のVg−Ids特性の経時変化にかかわらず駆動トランジスタ23のドレイン23d−ソース23s間を流れる書込電流(引抜電流)の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ24にチャージされて、書込電流(引抜電流)の電流値が駆動トランジスタ23のゲート23g−ソース23s間の電圧のレベルに変換される。その後の発光期間では、走査線Xiがローレベルになり、スイッチトランジスタ21及び保持トランジスタ22がオフ状態となるが、オフ状態の保持トランジスタ22によってキャパシタ24の電極24A側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ23のソース23sの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ23のゲート23g−ソース23s間の電位差がそのまま維持される。この発光期間のうち、いずれの行の選択期間でもない間、つまり、クロック信号が給電配線90及び供給線Ziの電位が有機EL素子20の対向電極20c及び給電配線90の電位Vcomより高いハイレベルの間、より高電位の給電配線90及び供給線Ziから駆動トランジスタ23のソース−ドレイン間を介して有機EL素子20に駆動電流が矢印Bの方向に流れ、有機EL素子20が発光する。駆動電流の電流値は駆動トランジスタ23のゲート23g−ソース23s間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流(引抜電流)の電流値に等しくなる。また発光期間において、いずれかの行の選択期間の間、つまりクロック信号がローレベルである時は、給電配線90及び供給線Ziの電位が対向電極20c及び給電配線90の電位Vcom以下であるので、有機EL素子20に駆動電流は流れず発光しない。
何れの駆動方法においても、スイッチトランジスタ21は、駆動トランジスタ23のソース23sと信号線Yとの間の電流のオン(選択期間)・オフ(発光期間)を行うものとして機能する。また、保持トランジスタ22は、選択期間に駆動トランジスタ23のソース23s−ドレイン23d間に電流が流れることができる状態にし、発光期間に駆動トランジスタ23のゲート23g−ソース23s間に印加した電圧を保持するものとして機能する。そして、駆動トランジスタ23は、発光期間中に供給線Z及び給電配線90がハイレベルになった時に、階調に応じた大きさの電流を有機EL素子20に流して有機EL素子20を駆動するものとして機能する。
以上のように、給電配線90,90,…をそれぞれ流れる電流の大きさは一列の供給線Ziに接続されたn個の有機EL素子20に流れる駆動電流の大きさの和になるので、VGA以上の画素数で動画駆動するための選択期間に設定した場合、給電配線90,90,…のそれぞれの寄生容量が増大してしまい、トランジスタ21〜23のような薄膜トランジスタのゲート電極又はソース、ドレイン電極を構成する薄膜からなる配線ではn個の有機EL素子20に書込電流(つまり駆動電流)を流すには抵抗が高すぎるが、本実施形態では、サブピクセルP1,1〜Pm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる導電層によって給電配線90,90,…をそれぞれ構成しているので各給電配線90,90,…による電圧降下は小さくなり、短い選択期間であっても遅延なく十分に書込電流(引抜電流)を流すことができる。そして、給電配線90,90,…を厚くすることで給電配線90,90,…を低抵抗化したので、給電配線90,90,…の幅を狭くすることができる。そのため、ボトムエミッションの場合、画素開口率の減少を最小限に抑えることができる。
同様に、発光期間に共通配線91に流れる駆動電流の大きさは、選択期間に給電配線90に流れる書込電流(引抜電流)の大きさと同じであるが、共通配線91は、サブピクセルP1,1〜Pm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極を構成する導電層とは異なる導電層を用いているので十分な厚さにすることができるため、共通配線91を低抵抗化することができ、さらに対向電極20c自体が薄膜化してより高抵抗になっても対向電極20cの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極20aに同じ電位を印加した場合でも、どの有機EL層20bの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。また、ELディスプレイパネル1をトップエミッション型として用いた場合、対向電極20cをより薄膜化ことが可能なので、有機EL層20bを発した光が対向電極20cを透過中に減衰し難くなる。更に、平面視して水平方向に隣り合うサブピクセル電極20aの間に共通配線91が設けられているため、画素開口率の減少を最小限に抑えることができる。
さらに、サブピクセル電極20a、20a間の非画素領域に配置された信号線Y1〜Ynの上方に共通配線91群を配置したので、サブピクセル電極20aの面積を小さくせずに済む。
上述した二通りの駆動方法のうち第二のディスプレイパネル1の駆動方法でディスプレイパネル1においては、給電配線90,90,…は、絶縁基板2の第二の周縁部の引き回し配線99、端子部90d及び端子部90eを介して外部の発振回路からのクロック信号により等電位となるため、すみやかに有機EL素子20、20……から給電配線90,90,…全体に電流を供給することができる。
第一及び第二のELディスプレイパネル1の共通配線91,91,…は、絶縁基板2の第三周縁部及び第四周縁部に設けられた引き回し配線95、95によって互いに接続され、共通電圧Vcomが印加されている。共通配線91,91,…及び引き回し配線95、95は、走査線X1〜Xm、信号線Y1〜Yn、供給線Z1〜Zmと電気的に絶縁されている。
〔給電配線及び共通配線の幅、断面積及び抵抗率〕
以下、第一及び第二のディスプレイパネル1の給電配線及び共通配線の幅、断面積及び抵抗率を定義する。ここで、ディスプレイパネル1の画素数をWXGA(768×1366)としたときに、給電配線90及び共通配線91の望ましい幅、断面積を定義する。図12は、各サブピクセルの駆動トランジスタ23及び有機EL素子20の電流−電圧特性を示すグラフである。
図12において、縦軸は1つの駆動トランジスタ23のソース23s−ドレイン23d間を流れる書込電流の電流値又は1つの有機EL素子20のアノード−カソード間を流れる駆動電流の電流値であり、横軸は1つの駆動トランジスタ23のソース23s−ドレイン23d間の電圧(同時に1つの駆動トランジスタ23のゲート23g−ドレイン23d間の電圧)である。図中、実線Ids maxは、最高輝度階調(最も明るい表示)のときの書込電流及び駆動電流であり、一点鎖線Ids midは、最高輝度階調と最低輝度階調との間の中間輝度階調のときの書込電流及び駆動電流であり、二点鎖線Vpoは駆動トランジスタ23の不飽和領域(線形領域)と飽和領域との閾値つまりピンチオフ電圧であり、三点鎖線Vdsは駆動トランジスタ23のソース23s−ドレイン23d間を流れる書込電流であり、破線Ielは有機EL素子20のアノード−カソード間を流れる駆動電流である。
ここで電圧VP1は、最高輝度階調時の駆動トランジスタ23のピンチオフ電圧であり、電圧VP2は、駆動トランジスタ23が最高輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧VELmax(電圧VP4−電圧VP3)は有機EL素子20が最高輝度階調の書込電流と電流値が等しい最高輝度階調の駆動電流で発光するときのアノード−カソード間の電圧である。電圧VP2’は、駆動トランジスタ23が中間輝度階調の書込電流が流れるときのソース−ドレイン間電圧であり、電圧(電圧VP4’−電圧VP3’)は有機EL素子20が中間輝度階調の書込電流と電流値が等しい中間輝度階調の駆動電流で発光するときのアノード−カソード間電圧である。
駆動トランジスタ23及び有機EL素子20はいずれも飽和領域で駆動させるために、(給電配線90の発光期間時の電圧VH)から(共通配線91の発光期間時の電圧Vcom)を減じた値VXは下記の式(2)を満たす。
VX=Vpo+Vth+Vm+VEL ……(2)
Vth(最高輝度時の場合VP2−VP1に等しい)は駆動トランジスタ23の閾値電圧であり、VEL(最高輝度時の場合VELmaxに等しい)は有機EL素子20のアノード−カソード間電圧であり、Vmは、階調に応じて変位する許容電圧である。
図から明らかなように、電圧VXのうち、輝度階調が高くなる程、トランジスタ23のソース−ドレイン間に要する電圧(Vpo+Vth)が高くなるとともに有機EL素子20のアノード−カソード間に要する電圧VELが高くなる。したがって、許容電圧Vmは、輝度階調が高くなるほど低くなり、最小許容電圧VmminはVP3−VP2となる。
有機EL素子20は低分子EL材料及び高分子EL材料にかかわらず一般的に経時劣化し、高抵抗化する。10000時間後のアノード−カソード間電圧は初期時の1.4倍程度になることが確認されている。つまり、電圧VELは、同じ輝度階調時でも時間が経つ程高くなる。このため、駆動初期時の許容電圧Vmが高い程長期間にわたって動作が安定するので、電圧VELが8V以上、より望ましくは13V以上となるように電圧VXを設定している。
この許容電圧Vmには、有機EL素子20の高抵抗化ばかりでなく、さらに、給電配線90による電圧降下の分も含まれる。
給電配線90の配線抵抗のために電圧降下が大きいとディスプレイパネル1の消費電力が著しく増大してしまうため、給電配線90の電圧降下は1V以下に設定することが特に好ましい。
行方向の一つの画素の長さである画素幅Wpと、行方向の画素数(1366)と、画素領域以外における第一の引き回し配線から一方の配線端子までの延長部分と、画素領域以外における第一の引き回し配線から他方の配線端子までの延長部分と、を考慮した結果、ディスプレイパネル1のパネルサイズが32インチ、40インチの場合、第一の引き回し配線の全長はそれぞれ706.7mm、895.2mmとなる。ここで、給電配線90の線幅WL及び共通配線91の線幅WLが広くなると、構造上有機EL層20bの面積が小さくなり、さらに他の配線との重なり寄生容量を発生してさらなる電圧降下をもたらすため、給電配線90の幅WL及び共通配線91の線幅WLはそれぞれ画素幅Wpの5分の1以下に抑えることが望ましい。このようなことを考慮すると、ディスプレイパネル1のパネルサイズが32インチ、40インチの場合、幅WLはそれぞれ34μm以内、44μm以内となる。また給電配線90及び共通配線91の最大膜厚Hmaxはアスペクト比を考慮すると、トランジスタ21〜23の最小加工寸法4μmの1.5倍、つまり6μmとなる。したがって給電配線90及び共通配線91の最大断面積Smaxは32インチ、40インチで、それぞれ204μm2、264μm2となる。
このような32インチのディスプレイパネル1について、最大電流が流れるように全点灯したときの給電配線90及び共通配線91のそれぞれの最大電圧降下を1V以下にするためには図13に示すように、給電配線90及び共通配線91のそれぞれの配線抵抗率ρ/断面積Sは4.7Ω/cm以下に設定される必要がある。図14に32インチのディスプレイパネル1の給電配線90及び共通配線91のそれぞれの断面積と電流密度の相関関係を表す。なお、上述した給電配線90及び共通配線91の最大断面積Smax時に許容される抵抗率は、32インチで9.6μΩcm、40インチで6.4μΩcmとなる。
そして、40インチのディスプレイパネル1について、最大電流が流れるように全点灯したときの給電配線90及び共通配線91のそれぞれの最大電圧降下を1V以下にするためには図15に示すように、給電配線90及び共通配線91のそれぞれの配線抵抗率ρ/断面積Sは2.4Ω/cm以下に設定される必要がある。図16に40インチのディスプレイパネル1の給電配線90及び共通配線91のそれぞれの断面積と電流密度の相関関係を表す。
給電配線90及び共通配線91の故障により動作しなくなる故障寿命MTFは、下記の式(3)を満たす。
MTF=A exp(Ea/KbT)/ρJ2 ……(3)
Eaは活性化エネルギー、KbT=8.617×10―5eV、ρは給電配線90及び共通配線91の抵抗率、Jは電流密度である。
給電配線90及び共通配線91の故障寿命MTFは抵抗率の増大やエレクトロマイグレーションに律速する。給電配線90及び共通配線91をAl系(Al単体或いはAlTiやAlNd等の合金)に設定し、MTFが10000時間、85℃の動作温度で試算すると、電流密度Jは2.1×104A/cm2以下にする必要がある。同様に給電配線90及び共通配線91をCuに設定すると、2.8×106A/cm2以下にする必要がある。なおAl合金内のAl以外の材料はAlよりも低い抵抗率であることを前提としている。
これらのことを考慮して、32インチのディスプレイパネル1では、全点灯状態で10000時間に給電配線90及び共通配線91が故障しないようなAl系の給電配線90及び共通配線91のそれぞれの断面積Sは、図14から、57μm2以上必要になり、同様にCuの給電配線90及び共通配線91のそれぞれの断面積Sは、図14から、0.43μm2以上必要になる。
そして40インチのディスプレイパネル1では、全点灯状態で10000時間に給電配線90及び共通配線91が故障しないようなAl系の給電配線90及び共通配線91のそれぞれの断面積Sは、図16から、92μm2以上必要になり、同様にCuの給電配線90及び共通配線91のそれぞれの断面積Sは、図16から、0.69μm2以上必要になる。
Al系の給電配線90及び共通配線91では、Al系の抵抗率が4.00μΩcmとすると、32インチのディスプレイパネル1では上述のように配線抵抗率ρ/断面積Sが4.7Ω/cm以下なので、最小断面積Sminは85.1μm2となる。このとき上述のように給電配線90及び共通配線91の配線幅WLは34μm以内なので給電配線90及び共通配線91の最小膜厚Hminは2.50μmとなる。
またAl系の給電配線90及び共通配線91の40インチのディスプレイパネル1では上述のように配線抵抗率ρ/断面積Sが2.4Ω/cm以下なので、最小断面積Sminは167μm2となる。このとき上述のように給電配線90及び共通配線91の配線幅WLは44μm以内なので給電配線90及び共通配線91の最小膜厚Hminは3.80μmとなる。
Cuの給電配線90及び共通配線91では、Cuの抵抗率が2.10μΩcmとすると、32インチのディスプレイパネル1では上述のように配線抵抗率ρ/断面積Sが4.7Ω/cm以下なので、最小断面積Sminは44.7μm2となる。このとき上述のように給電配線90及び共通配線91の配線幅WLは34μm以内なので給電配線90及び共通配線91の最小膜厚Hminは1.31μmとなる。
またCuの給電配線90及び共通配線91の40インチのディスプレイパネル1では上述のように配線抵抗率ρ/断面積Sが2.4Ω/cm以下なので、最小断面積Sminは87.5μm2となる。このとき上述のように給電配線90及び共通配線91の配線幅WLは44μm以内なので給電配線90及び共通配線91の最小膜厚Hminは1.99μmとなる。
以上のことから、ディスプレイパネル1を正常且つ消費電力を低く動作させるには、給電配線90及び共通配線91での電圧降下を1V以下にした方が好ましく、このような条件にするには、給電配線90及び共通配線91がAl系の32インチのパネルでは、膜厚Hが2.50μm〜6μm、幅WLが14.1μm〜34.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなり、給電配線90及び共通配線91がAl系の40インチのパネルでは、給電配線90及び共通配線91がAl系の場合、膜厚Hが3.80μm〜6μm、幅WLが27.8μm〜44.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。
総じてAl系の給電配線90及び共通配線91の場合、膜厚Hが2.50μm〜6μm、幅WLが14.1μm〜44μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。
同様に、給電配線90及び共通配線91がCuの32インチのパネルでは、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜34μm、抵抗率が2.1μΩcm〜9.6μΩcmとなり、給電配線90及び共通配線91がCuの40インチのパネルでは、給電配線90及び共通配線91がCu系の場合、膜厚Hが1.99μm〜6μm、幅WLが14.6μm〜44.0μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
総じてCuの給電配線90及び共通配線91の場合、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
したがって、給電配線90及び共通配線91としてAl系材料又はCuを適用した場合、ディスプレイパネル1の給電配線90及び共通配線91は、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
以上のように、水平方向に隣り合うサブピクセル電極20aの間において凸設された共通配線91がトランジスタ21〜23の電極とは別層で形成されているから、共通配線91を厚膜にすることができ、共通配線91を低抵抗化することができる。そして、低抵抗な共通配線91が対向電極20cに導通しているから、対向電極20c自体が薄膜化してより高抵抗になっても対向電極20cの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極20aに同じ電位を印加した場合でも、どの有機EL層20bの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。
また、ディスプレイパネル1をトップエミッション型として用いた場合、対向電極20cをより薄膜化することが可能なので、有機EL層20bを発した光が対向電極20cを透過中に減衰し難くなる。更に、平面視して水平方向に隣り合うサブピクセル電極20aの間に共通配線91が設けられているため、画素開口率の減少を最小限に抑えることができる。
また、水平方向の画素3の行の間において平坦化膜33及び保護絶縁膜32に埋設された給電配線90がトランジスタ21〜23の電極とは別層で形成されているから、給電配線90を厚膜にすることができ、給電配線90を低抵抗化することができる。低抵抗な給電配線90が薄膜の供給線Zに積層されているから、供給線Zの電圧降下を抑えることができ、更には供給線Z及び給電配線90の信号遅延を抑えることができる。例えば、仮に給電配線90がない場合にディスプレイパネル1を大画面化したときには、供給線Zの電圧降下によって面内の発光強度のムラが発生したり、発光しない有機EL素子20が存在したりするおそれがある。しかしながら、本実施形態では、低抵抗な給電配線90が供給線Zに導通しているから、面内の発光強度のムラを抑えることができ、更に発光しない有機EL素子20をなくすことができる。
更に、給電配線90を厚くすることで給電配線90を低抵抗化したので、給電配線90の幅を狭くすることができる。そのため、画素開口率の減少を最小限に抑えることができる。
そして共通配線91群がサブピクセル電極20a、20a間の非画素領域に配置された信号線Y1〜Ynの上方に配置されているので、サブピクセル電極20aの面積が共通配線91群の配置によって縮小することがない。
また、信号線Yと共通配線91との間には、厚膜のバンク71が介在しているから、信号線Yと共通配線91との間に生じる寄生容量を非常に小さくすることができる。また、平面視して共通配線91とバンク71が重なっているから、画素開口率の減少を最小限に抑えることができる。
[第2の実施の形態]
図17〜図25を用いて、第2実施形態におけるディスプレイパネル101について説明する。なお、図17〜図25に示すように、第2実施形態におけるディスプレイパネル101については、第1実施形態におけるディスプレイパネル1のいずれかの部分と同一の部分に対しては同一の符号を付し、同一の部分についての説明を省略する。
図17は、第2実施形態におけるディスプレイパネル101の画素3の概略平面図であり、図18は、サブピクセルPの電極を主に示した平面図である。図17、図18に示すように、画素3、サブピクセルPr,Pg,Pb、信号線Yr、Yg,Yb、走査線X及び供給線Zの平面レイアウトは、第1実施形態における平面レイアウトと同じである。
図19は、図17に示された切断線XIX−XIXに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図20は、図17に示された切断線XX−XXに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図21は、図17に示された切断線XXI−XXIに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図22は、図17に示された切断線XXII−XXIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。図19〜図22に示すように、トランジスタアレイ基板50並びにその表面にパターニングされた絶縁膜52及びサブピクセル電極20aは、第1実施形態と同じに設けられている。
第1実施形態では、給電配線90が平坦化膜33及び保護絶縁膜32に埋設されていた。それに対して、第2実施形態では、メッキ法によって成長した給電配線90Aが絶縁膜52上において図233に示すように、垂直方向に沿って延在するように凸設されている。そして、給電配線90Aは、垂直方向の赤サブピクセルPrの列と緑サブピクセルPgの列との間に、垂直方向の緑サブピクセルPgの列と青サブピクセルPbの列との間に、及び垂直方向の青サブピクセルPbの列と赤サブピクセルPrの列との間に配置されている。
給電配線90Aが絶縁膜52上に設けられているから、第2実施形態では、第1実施形態におけるバンク71が設けられていない。つまり、給電配線90Aは、バンク71の代わりに設けられている。第1実施形態では、バンク71が絶縁性の感光性樹脂からなるが、第2実施形態の給電配線90Aは、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。そのため、給電配線90Aが対向電極20cに対して絶縁しなければならない。そこで、給電配線90Aの表面には、撥水性・撥油性を有した疎水絶縁膜53Aが成膜され、給電配線90Aと対向電極20cとの間に疎水絶縁膜53Aが介在している。
疎水絶縁膜53Aはフッ素樹脂電着塗料からなり、電着塗装によって成膜されたものである。なお、有機EL素子20の有機EL層20bは、給電配線90A及び疎水絶縁膜53Aの形成後に湿式塗布法(例えば、インクジェット法)によって成膜される。電着塗料としては、エレコートナイスロン、エレコートナイスロンCTR、エレコートAMF(株式会社シミズ製)などが挙げられる。この場合、サブピクセル電極20aに有機化合物含有液を塗布するが、水平方向に隣り合うサブピクセル電極20a間において疎水絶縁膜53Aが給電配線90Aの表面に成膜されているから、サブピクセル電極20aに塗布された有機化合物含有液が隣のサブピクセル電極20aに漏れることがない。従って、有機EL層20bを湿式塗布法によって色ごとに塗り分けることができる。更に、疎水絶縁膜53Aの撥水性・撥油性によって、サブピクセル電極20aに塗布された有機化合物含有液が給電配線90A周縁で厚くならないので、有機EL層20bを均一な膜厚で成膜することができる。
図17、図18、図20、図23に示すように、平面視して給電配線90A、90A…と供給線Z1〜Zmとが交わる箇所において、平坦化膜33及び保護絶縁膜32にコンタクトホール81が形成され、そのコンタクトホール81に導電性パッド82が埋設され、その導電性パッド82の表面に導電性膜51Aがパターニングされているが、導電性膜51Aは、サブピクセル電極20aの元となる導電性膜をエッチングすることによってサブピクセル電極20aとともにパターニングされたものである。更に、平面視して給電配線90Aと供給線Zとが交わる箇所において、コンタクトホール83が絶縁膜52に形成され、給電配線90Aの一部がコンタクトホール83に埋設されている。このように、コンタクトホール81及びコンタクトホール83を介して給電配線90Aが供給線Zに導通している。そして、供給線Z1〜Zmは、給電配線90Aと同じ導電層をパターニングしてなる引き回し配線99に接続され、端子部90d、90eに導通している。
どの給電配線90Aも全ての供給線Zに導通している。そのため、図9を用いて説明した第一のディスプレイパネル1の駆動方法では、第2実施形態のディスプレイパネル101を駆動することができないが、図11を用いて説明した第二のディスプレイパネル1の駆動方法では、第2実施形態のディスプレイパネル101を駆動することができる。
第1実施形態では、対向電極20c上には、複数の共通配線91が配列されていた。それに対して、第2実施形態では、共通配線91Aが図24に示すように、メッシュ状にパターニングされている。具体的には、共通配線91Aが、平面視して垂直方向及び水平方向に互いに隣接するサブピクセル電極20a、20aの間を埋めるように、走査線X1〜Xmの上方、信号線Y1〜Ynの上方及び供給線Z1〜Zmの上方に格子状にパターニングされている。そのため、図25に示すように、共通配線91Aの一部が給電配線90Aに重なっているが、給電配線90Aの表面に疎水絶縁膜53Aが成膜されているから、共通配線91Aが給電配線90Aに対して絶縁されている。共通配線91Aは、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましく、いずれも有機EL層20bの発光する光に対して不透明なくらい厚い。
以上のように説明してきたことを除いて、第2実施形態におけるディスプレイパネル101は、第1実施形態のディスプレイパネル1と同様に構成されている。勿論、第1実施形態の給電配線90及び共通配線91の幅、断面積及び抵抗率と同様に、給電配線90A及び共通配線91AがAl系の32インチのパネルでは、膜厚Hが2.50μm〜6μm、幅WLが14.1μm〜34.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなり、給電配線90A及び共通配線91AがAl系の40インチのパネルでは、給電配線90A及び共通配線91AがAl系の場合、膜厚Hが3.80μm〜6μm、幅WLが27.8μm〜44.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。総じてAl系の給電配線90A及び共通配線91Aの場合、膜厚Hが2.50μm〜6μm、幅WLが14.1μm〜44μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。同様に、給電配線90A及び共通配線91AがCuの32インチのパネルでは、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜34μm、抵抗率が2.1μΩcm〜9.6μΩcmとなり、給電配線90A及び共通配線91AがCuの40インチのパネルでは、給電配線90A及び共通配線91AがCu系の場合、膜厚Hが1.99μm〜6μm、幅WLが14.6μm〜44.0μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。総じてCuの給電配線90A及び共通配線91Aの場合、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。したがって、給電配線90A及び共通配線91AとしてAl系材料又はCuを適用した場合、ディスプレイパネル101の給電配線90A及び共通配線91Aは、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
本実施形態においても、共通配線91Aがメッキ法により厚く成膜されているから、対向電極20c自体が薄膜化してより高抵抗になっても対向電極20cの電圧を面内で一様にすることができる。また、給電配線90Aがメッキ法により厚く成膜されているから、供給線Zの電圧降下を抑えることができ、面内の発光強度のムラを抑えることができる。
また、平面視して共通配線91Aの一部が給電配線90Aに重なっているから、画素開口率の減少を最小限に抑えることができる。
そして、共通配線91A群がサブピクセル電極20a、20a間の非画素領域に配置された走査線X1〜Xmの上方、信号線Y1〜Ynの上方及び供給線Z1〜Zmの上方に格子状に配置されているので、サブピクセル電極20aの面積が共通配線91A群の配置によって縮小することがない。
[第3の実施の形態]
図26〜図28を用いて、第3実施形態におけるディスプレイパネル201について説明する。なお、図26〜図28に示すように、第3実施形態におけるディスプレイパネル201については、第3実施形態におけるディスプレイパネル201のいずれかの部分に対応する部分に対しては同一の符号を付し、対応する部分についての説明を省略する。
図26は、第3実施形態におけるディスプレイパネル201の画素3の概略平面図である。図26に示すように、第1実施形態におけるディスプレイパネル1と同様に、第3実施形態のディスプレイパネル201においても、画素3がマトリクス状に配列されている。但し、第1実施形態では、水平方向に沿って並んだサブピクセルPr,Pg,Pbによって画素3が構成されているが、第3実施形態では、垂直方向に沿って並んだサブピクセルPr,Pg,Pbによって画素3が構成されている。
従って、水平方向の配列順に着目すると、複数の赤サブピクセルPrが水平方向に沿って一行に配列され、複数の緑サブピクセルPgが水平方向に沿って一行に配列され、複数の青サブピクセルPbが水平方向に沿って一行に配列されている。一方、垂直方向の配列順に着目すると、赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの順に繰り返し配列されている。
第1実施形態においては、赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbが色ごとに垂直方向に沿って一列に配列されているため、垂直方向に延在した信号線Yr、信号線Yg、信号線Ybが赤サブピクセルPrの列、緑サブピクセルPgの列、青サブピクセルPbの列にそれぞれ設けられていた。それに対して、第3実施形態においては、赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbがこれらの順に繰り返すよう垂直方向に沿って一列に配列されているため、垂直方向の赤サブピクセルPr,Pg,Pbの列1列につき、3本の信号線Yr,Yg,Ybが設けられている。ここで、信号線Yrは垂直方向の画素3の列のうち全ての赤サブピクセルPrに対して信号を供給するものであり、信号線Ygは垂直方向の画素3の列のうち全ての緑サブピクセルPgに対して信号を供給するものであり、信号線Ybは垂直方向の画素3の列のうち全ての青サブピクセルPbに対して信号を供給するものである。なお、画素3の単位で考慮すると、第1実施形態の場合でも、第2実施形態の場合でも、垂直方向の画素3の列1列につき3本の信号線Yr,Yg,Ybが設けられている。
また、第1実施形態においては、水平方向の画素3の行1行につき1本の走査線Xと1本の供給線Zが設けられていた。それに対して、第2実施形態においては、水平方向の画素3の行1行につき1本の走査線XEと2本の供給線ZC,ZDが設けられている。具体的には、水平方向の赤サブピクセルPrの列と青サブピクセルPbの列との間に供給線ZCが配置され、水平方向の緑サブピクセルPgの行と赤サブピクセルPrの行との間に供給線ZDが配置され、水平方向の青サブピクセルPbの行と緑サブピクセルPgの行との間に走査線Xが配置されている。
水平方向の画素3の行における2本の供給線ZC,ZDが1組となっており、2本の供給線ZC,ZDがディスプレイパネル201の周辺部において互いに導通している。
第3実施形態においては、1ピクセルの画素3につき1つのコンタクトホール92Cが設けられている。コンタクトホール92Cは1ピクセルの画素3に含まれるサブピクセルPr,Pg,Pbに共通したものであり、何れのサブピクセルPr,Pg,Pbにおいてもトランジスタ21,22のゲート21g、22gがコンタクトホール92Cを介して走査線XEに導通している。なお、コンタクトホール92Cは、第1実施形態の場合のコンタクトホール92と同様に、ゲート絶縁膜31の走査線XEに重なる場所に形成されている。
また、赤サブピクセルPrにおいては、駆動トランジスタ23のドレイン23dが供給線ZCと一体に設けられ、緑サブピクセルPgにおいては、駆動トランジスタ23のドレイン23dが供給線ZDと一体に設けられている。青サブピクセルPbの駆動トランジスタ23のドレイン23dは、接続線96Cを介して供給線ZDに導通している。ここで、接続線96Cは、ゲートレイヤーをパターニングすることで形成されたものであり、ゲート絶縁膜31によって被覆されており、平面視して画素3を垂直方向に縦断するよう設けられている。ゲート絶縁膜31の供給線ZDと接続線96Cが重なる箇所には、コンタクトホール97Cが形成され、そのコンタクトホール97Cを介して接続線96Cが供給線ZDに導通している。また、青サブピクセルPbにおいては、コンタクトホール98Cがゲート絶縁膜31の接続線96Cと駆動トランジスタ23のドレイン23dとが重なる箇所に形成され、そのコンタクトホール98Cを介して接続線96Cと駆動トランジスタ23のドレイン23dが導通している。
トランジスタ21〜23の層構造は第1実施形態の場合と同じであるが、トランジスタ21〜23の平面レイアウトが第1実施形態と異なる。即ち、赤サブピクセルPrにおいては、駆動トランジスタ23が供給線ZCに沿うように配置され、スイッチトランジスタ21が供給線ZDに沿うように配置され、保持トランジスタ22が供給線ZCの近くの赤サブピクセルPrの角部に配置されている。緑サブピクセルPgにおいては、駆動トランジスタ23が供給線ZDに沿うように配置され、スイッチトランジスタ21が走査線XEに沿うように配置され、保持トランジスタ22が供給線ZDの近くの緑サブピクセルPgの角部に配置されている。青サブピクセルPbにおいては、駆動トランジスタ23が走査線XEに沿うように配置され、スイッチトランジスタ21が隣りの画素3の供給線ZCに沿うように配置され、保持トランジスタ22が走査線XEの近くの青サブピクセルPbの角部に配置されている。何れのサブピクセルPr,Pg,Pbでも、キャパシタ24が隣の信号線Ybに沿って配置されている。
図27は、図26に示された切断線XXVII−XXVIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図28は、図26に示された切断線XXVIII−XXVIIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。図27、図28に示すように、保護絶縁膜32及び平坦化膜33の供給線ZC、ZD及び走査線XEそれぞれに重なる箇所には、水平方向に沿って長尺な溝34C,34D,34Eが凹設されている。溝34C,34D,34Eには給電配線90C、給電配線90D、選択配線89Eがそれぞれ埋設されており、溝34C,34D,34E内において給電配線90C,90D、選択配線89Eが供給線ZC,ZD、走査線XEにそれぞれ積層されている。以上により、給電配線90C、給電配線90D、選択配線89Eが供給線ZC、供給線ZD、走査線XEにそれぞれ導通している。給電配線90C、給電配線90D、選択配線89Eは、メッキ法により成膜されたものであり、供給線ZC、供給線ZD、走査線XEよりも厚い。給電配線90C、給電配線90D、選択配線89Eの厚さは、保護絶縁膜32と平坦化膜33の厚さの総計よりも薄い。なお、溝34C,34Dが第1溝であり、溝34Eが第2溝である。
給電配線90C、給電配線90D、選択配線89Eの表面には、撥水性・撥油性を有した疎水絶縁膜53C,53D,53Eがそれぞれ成膜され、疎水絶縁膜53C,53D,53Eが平坦化膜33の表面よりも隆起している。これにり、疎水絶縁膜53C,53D,53Eが平坦化膜33の表面において露出している。疎水絶縁膜53C,53D,53Eはフッ素樹脂電着塗料からなり、電着塗装によって成膜されたものである。疎水絶縁膜53C,53D,53Eの撥水性・撥油性を利用して、有機EL素子20の有機EL層20bが湿式塗布法(例えば、インクジェット法)によって色ごとに塗り分けられる。なお、供給線ZCと供給線ZDとの間において水平方向に一行に配列された複数のサブピクセル電極20aが、水平方向に沿って帯状に長尺な共通の赤色発光の有機EL層20bによって被覆され、供給線ZDと走査線XEとの間において水平方向に沿った一行に配列された複数のサブピクセル電極20aが、水平方向に沿って帯状に長尺な共通の緑色発光の有機EL層20bによって被覆され、走査線XEと供給線ZCの間において水平方向に沿った一行に配列された複数のサブピクセル電極20aが、水平方向に沿って帯状に長尺な共通の青色発光の有機EL層20bによって被覆されている。
共通配線91Cが対向電極20c上においてそれぞれの疎水絶縁膜53C,53D,53Eに沿うように成膜されており、平面視して共通配線91Cが疎水絶縁膜53C,53D,53Eに重なっている。そののため、共通配線91Cが対向電極20cに導通している。共通配線91Cもメッキ法により成膜されたものであり、供給線ZC、供給線ZD、走査線XEよりも厚い。共通配線91群は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましく、いずれも有機EL層20bの発光する光に対して不透明なくらい厚い。
なお、第3実施形態のディスプレイパネル201の駆動方法は、第1実施形態のディスプレイパネル1の駆動方法と同じである。勿論、給電配線90C及び給電配線90DがAl系の32インチのパネルでは、膜厚Hが2.50μm〜6μm、幅WLが14.1μm〜34.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなり、給電配線90C及び給電配線90DがAl系の40インチのパネルでは、給電配線90C及び給電配線90DがAl系の場合、膜厚Hが3.80μm〜6μm、幅WLが27.8μm〜44.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。総じてAl系の給電配線90C及び給電配線90Dの場合、膜厚Hが2.50μm〜6μm、幅WLが14.1μm〜44μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。同様に、給電配線90C及び給電配線90DがCuの32インチのパネルでは、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜34μm、抵抗率が2.1μΩcm〜9.6μΩcmとなり、給電配線90C及び給電配線90DがCuの40インチのパネルでは、給電配線90C及び給電配線90DがCu系の場合、膜厚Hが1.99μm〜6μm、幅WLが14.6μm〜44.0μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。総じてCuの給電配線90C及び給電配線90Dの場合、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。したがって、給電配線90C及び給電配線90DとしてAl系材料又はCuを適用した場合、ディスプレイパネル201の給電配線90C及び給電配線90Dは、膜厚Hが1.31μm〜6μm、幅WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
本実施形態においても、共通配線91Cがメッキ法により厚く成膜されているから、対向電極20c自体が薄膜化してより高抵抗になっても対向電極20cの電圧を面内で一様にすることができる。また、給電配線90C,90Dがメッキ法により厚く成膜されているから、供給線ZC,ZDの電圧降下を抑えることができ、面内の発光強度のムラを抑えることができる。
更に、走査線XEに積層された選択配線89Eがメッキ法により厚く成膜されているから、更には走査線XE及び選択配線89Eの信号遅延を抑えることができる。即ち、水平方向のサブピクセルPの行に着目した場合、シフトパルスがどのサブピクセルPでも遅延せずに同時にハイレベルになる。
また、疎水絶縁膜53C,53D,53Eが電気絶縁性を有するため、給電配線90C,90D、選択配線89Aと対向電極20cのショートを回避することができる。
そして、共通配線91C,91C,…が選択配線89E、給電配線90C,90Dの上方に形成されているので、サブピクセル電極20aの面積が共通配線91C群の配置によって縮小することがない。
[変形例1]
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
上記各実施形態では、トランジスタ21〜23がNチャネル型の電界効果トランジスタとして説明を行った。トランジスタ21〜23がPチャネル型の電界効果トランジスタであっても良い。その場合、図2の回路構成では、トランジスタ21〜23のソース21s,22s,23sとトランジスタ21〜23のドレイン21d,22d,23dの関係が逆になる。例えば、駆動トランジスタ23がPチャネル型の電界効果トランジスタの場合には、駆動トランジスタ23のドレイン23dが有機EL素子20のサブピクセル電極20aに導通し、ソース23sが供給線Zに導通する。
[変形例2]
また、上記各実施形態では、1ドットのサブピクセルPにつき3つのトランジスタ21〜23が設けられているが、1ドットのサブピクセルPにつき1又は複数のトランジスタが設けられ、これらトランジスタを用いてアクティブ駆動することができるディスプレイパネルであれば、本発明を適用することができる。
[変形例3]
また、上記各実施形態では、信号線Yがゲートレイヤーからパターニングされたものであるが、信号線Yがドレインレイヤーからパターニングされたものでも良い。この場合、走査線X及び供給線Zがゲートレイヤーからパターニングされたものとなり、信号線Yが走査線X及び供給線Zよりも上層になる。
[変形例4]
また、上記各実施形態では、対向電極20cを有機EL素子20のカソードとし、サブピクセル電極20aを有機EL素子20のアノードとしたが、対向電極20cを有機EL素子20のアノードとし、サブピクセル電極20aを有機EL素子20のカソードとしてもよい。
第1実施形態におけるディスプレイパネルの画素3を示した平面図である。 サブピクセルPの等価回路図である。 サブピクセルPの電極を示した平面図である。 図1に示された切断線IV−IVに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 図1に示された切断線V−Vに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 図1に示された切断線VI−VIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 図1に示された切断線VII−VIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 ディスプレイパネルの配線構造を示した略平面図である。 図8のディスプレイパネルの駆動方法を説明するためのタイミングチャートである。 ディスプレイパネルの配線構造を示した略平面図である。 図10のディスプレイパネルの駆動方法を説明するためのタイミングチャートである。 各サブピクセルの駆動トランジスタ23及び有機EL素子20の電流−電圧特性を示すグラフである。 32インチのディスプレイパネル1の給電配線90及び共通配線91のそれぞれの最大電圧降下と配線抵抗率ρ/断面積Sの相関を示すグラフである。 32インチのディスプレイパネル1の給電配線90及び共通配線91のそれぞれの断面積と電流密度の相関を示すグラフである。 40インチのディスプレイパネル1の給電配線90及び共通配線91のそれぞれの最大電圧降下と配線抵抗率ρ/断面積Sの相関を示すグラフである。 40インチのディスプレイパネル1の給電配線90及び共通配線91のそれぞれの断面積と電流密度の相関を示すグラフである。 第2実施形態におけるディスプレイパネルの画素3を示した平面図である。 サブピクセルPの電極を示した平面図である。 図17に示された切断線XIX−XIXに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 図17に示された切断線XX−XXに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 図17に示された切断線XXI−XVIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 図17に示された切断線XXII−XXIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 第2実施形態におけるディスプレイパネルの配線の配列位置を示した略平面図である。 第2実施形態におけるディスプレイパネルのメッシュ共通配線の配列位置を示した略平面図である。 第2実施形態におけるディスプレイパネルを示した略平面図である。 第3実施形態におけるディスプレイパネルの画素3を示した平面図である。 図26に示された切断線XXVII−XXVIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。 図26に示された切断線XXVIII−XXVIIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。
符号の説明
1 ディスプレイパネル
2 絶縁基板
20a サブピクセル電極
20b 有機EL層
20c 対向電極
21 スイッチトランジスタ
22 保持トランジスタ
23 駆動トランジスタ
21d、22d、23d ドレイン
21s、22s、23s ソース
21g、22g、23g ゲート
31 ゲート絶縁膜
34C、34D、34E 溝
50 トランジスタアレイ基板
53A、53C、53D、53E 疎水絶縁膜
71 バンク
89E 選択配線
90A、90C、90D 給電配線
91、91A、91C 共通配線
Pr、Pg、Pb サブピクセル

Claims (13)

  1. トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
    前記トランジスタアレイ基板の一方の面側に凸設された複数の突条と、
    前記各突条の間において前記各突条に沿って前記トランジスタアレイ基板の一方の面側に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
    前記各サブピクセル電極上に成膜された発光層と、
    前記発光層を被覆した対向電極と、
    平面視して前記各突条に重なり且つ前記対向電極と電気的に接続された共通配線と、を備えることを特徴とするディスプレイパネル。
  2. 前記対向電極と前記各突条との間に介在した絶縁膜を更に備え、
    前記突条が導電性を有することを特徴とする請求項1に記載のディスプレイパネル。
  3. 前記絶縁膜が撥水性・撥油性を有することを特徴とする請求項2に記載のディスプレイパネル。
  4. 前記突条が絶縁膜からなることを特徴とする請求項1に記載のディスプレイパネル。
  5. 互いに平行に配列された複数の信号線が前記トランジスタアレイ基板に敷設され、
    平面視して前記複数の突条が前記複数の信号線にそれぞれ重なっていることを特徴とする請求項4に記載のディスプレイパネル。
  6. 前記共通配線は、前記発光層の発光する光に対し不透明であることを特徴とする請求項1から5の何れか一項に記載のディスプレイパネル。
  7. 絶縁基板と、
    前記絶縁基板上にサブピクセルごとに設けられた複数の駆動トランジスタと、
    ソースとドレインの一方を前記駆動トランジスタのソースとドレインの一方に導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数のスイッチトランジスタと、
    ソースとドレインの一方を前記駆動トランジスタのソースとドレインの他方に導通させ、ソースとドレインの他方を前記駆動トランジスタのゲートに導通させ、前記絶縁基板上にサブピクセルごとに設けられた複数の保持トランジスタと、
    前記複数の駆動トランジスタ、前記複数のスイッチトランジスタ及び前記複数の保持トランジスタを被覆し、互いに平行となる複数の第1溝及び複数の第2溝が形成された保護絶縁膜と、
    前記各第1溝に埋設され、前記駆動トランジスタのソースとドレインの他方に導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の給電配線と、
    前記各第2溝に埋設され、前記スイッチトランジスタのゲート及び前記保持トランジスタのゲートに導通し、前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタのゲート・ソース・ドレインの導電層とは別の導電層によって形成された複数の選択配線と、
    撥水性・撥油性を有するとともに、前記複数の給電配線及び前記複数の選択配線をそれぞれ被覆した疎水絶縁膜と、
    前記各選択配線及び前記各選択配線の間において前記各選択配線及び前記各選択配線に沿って前記保護絶縁膜上に配列され、サブピクセルごとに設けられ、前記駆動トランジスタのソースとドレインの一方に導通した複数のサブピクセル電極と、
    湿式塗布法によって前記各サブピクセル電極上に成膜された発光層と、
    前記発光層を被覆するとともに、前記疎水絶縁膜を介して前記複数の給電配線及び前記複数の選択配線を被覆した対向電極と、
    平面視して前記各給電配線及び前記各選択配線に重なるよう前記対向電極上に形成された共通配線と、を備えることを特徴とするディスプレイパネル。
  8. トランジスタがサブピクセルごとに設けられてなるトランジスタアレイ基板と、
    前記トランジスタに接続された複数の配線と、
    前記複数の配線上に形成された絶縁膜と、
    前記複数の配線の間に設けられた複数のサブピクセル電極と、
    前記各サブピクセル電極上に成膜された発光層と、
    前記発光層を被覆した対向電極と、
    平面視して前記複数の配線に重なるように前記絶縁膜上に設けられ、前記対向電極と接続された共通配線と、を備えることを特徴とするディスプレイパネル。
  9. 前記トランジスタとして、ソース、ドレインの一方がサブピクセル電極に接続された駆動トランジスタと、前記駆動トランジスタのソース−ドレイン間に書込電流を流すスイッチトランジスタと、発光期間に前記駆動トランジスタのソース−ゲート間の電圧を保持する保持トランジスタとがサブピクセルごとに設けられていることを特徴とする請求項8に記載のディスプレイパネル。
  10. 前記複数の配線は、前記駆動トランジスタのソース、ドレインの他方と接続された給電配線であることを特徴とする請求項9記載のディスプレイパネル。
  11. 前記複数の配線は、前記スイッチトランジスタを選択する選択配線であることを特徴とする請求項9記載のディスプレイパネル。
  12. 前記複数の配線は、前記サブピクセル電極の下方に位置する平坦化膜に設けられた溝に埋設されていることを特徴とする請求項8から11の何れか一項に記載のディスプレイパネル。
  13. 前記共通配線はメッシュ状であることを特徴とする請求項8から12の何れか一項に記載のディスプレイパネル。
JP2004287688A 2004-09-30 2004-09-30 ディスプレイパネル Pending JP2006100727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004287688A JP2006100727A (ja) 2004-09-30 2004-09-30 ディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004287688A JP2006100727A (ja) 2004-09-30 2004-09-30 ディスプレイパネル

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010048231A Division JP5212405B2 (ja) 2010-03-04 2010-03-04 ディスプレイパネル

Publications (1)

Publication Number Publication Date
JP2006100727A true JP2006100727A (ja) 2006-04-13

Family

ID=36240212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004287688A Pending JP2006100727A (ja) 2004-09-30 2004-09-30 ディスプレイパネル

Country Status (1)

Country Link
JP (1) JP2006100727A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163088A (ja) * 2008-01-09 2009-07-23 Seiko Epson Corp 電気光学装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352963A (ja) * 2001-05-23 2002-12-06 Sony Corp 表示装置
JP2003186420A (ja) * 2001-12-21 2003-07-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
JP2003288994A (ja) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2004006343A (ja) * 2002-05-03 2004-01-08 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
JP2004014128A (ja) * 2002-06-03 2004-01-15 Toyota Industries Corp 面状発光装置
JP2005158583A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352963A (ja) * 2001-05-23 2002-12-06 Sony Corp 表示装置
JP2003186420A (ja) * 2001-12-21 2003-07-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
JP2003288994A (ja) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2004006343A (ja) * 2002-05-03 2004-01-08 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
JP2004014128A (ja) * 2002-06-03 2004-01-15 Toyota Industries Corp 面状発光装置
JP2005158583A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163088A (ja) * 2008-01-09 2009-07-23 Seiko Epson Corp 電気光学装置及び電子機器

Similar Documents

Publication Publication Date Title
US7446338B2 (en) Display panel
EP2750196B1 (en) Organic light-emitting display device
KR100758062B1 (ko) 디스플레이패널
JP5017826B2 (ja) ディスプレイパネル及びその駆動方法
EP1735835B1 (en) Display panel
JP4706296B2 (ja) ディスプレイパネル
JP4217834B2 (ja) ディスプレイパネル
JP4379278B2 (ja) トランジスタアレイ基板及びディスプレイパネル
JP4747543B2 (ja) ディスプレイパネル
JP5212405B2 (ja) ディスプレイパネル
JP4792748B2 (ja) ディスプレイパネル
JP4687179B2 (ja) ディスプレイパネル
JP4192879B2 (ja) ディスプレイパネル
JP4379285B2 (ja) ディスプレイパネル
JP2006100727A (ja) ディスプレイパネル
JP4893753B2 (ja) ディスプレイパネル
JP4962838B2 (ja) 表示装置の製造方法
KR100835032B1 (ko) 디스플레이 패널
JP2021052088A (ja) 表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100315

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100702