JP4893753B2 - ディスプレイパネル - Google Patents
ディスプレイパネル Download PDFInfo
- Publication number
- JP4893753B2 JP4893753B2 JP2009002218A JP2009002218A JP4893753B2 JP 4893753 B2 JP4893753 B2 JP 4893753B2 JP 2009002218 A JP2009002218 A JP 2009002218A JP 2009002218 A JP2009002218 A JP 2009002218A JP 4893753 B2 JP4893753 B2 JP 4893753B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- wiring
- drain
- source
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y02B20/325—
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
基板上に設けられた複数の駆動トランジスタと、
前記基板上に設けられ、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの何れか一方に導通させた複数のスイッチトランジスタと、
前記基板上に設けられ、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの他方に導通させ、ソースとドレインの他方を前記駆動トランジスタのゲートに導通させた複数の保持トランジスタと、
前記基板の上面に互いに平行となるように列方向に沿って形成された複数の信号線と、
前記基板の上面に、互いに平行となるように前記列方向と直交する行方向に沿って形成された複数の走査線と、
前記基板の上面に、前記行方向に沿って形成され、それぞれ前記駆動トランジスタのソースとドレインの他方及び前記保持トランジスタのソースとドレインの一方に接続された複数の供給線と、
前記駆動トランジスタ、前記スイッチトランジスタ及び前記保持トランジスタを被覆するように形成された保護絶縁膜と、
前記保護絶縁膜上に設けられた平坦化膜と、
前記保護絶縁膜及び前記平坦化膜に形成された溝に埋設され、前記駆動トランジスタのソースとドレインの他方に導通し、前記駆動トランジスタ、スイッチトランジスタ及び保持トランジスタのゲートとなる導電層及びソース、ドレインとなる導電層のいずれとも異なる導電層をパターニングすることによってそれぞれ前記供給線に沿って前記供給線上に形成された複数の給電配線と、
前記平坦化膜上に前記行方向及び前記列方向に沿ったマトリクス状に設けられ、それぞれ前記駆動トランジスタのソースとドレインの何れか一方に導通した複数のサブピクセル電極と、
前記サブピクセル電極となる導電性膜をパターニングすることによってそれぞれ前記給電配線に沿って前記給電配線上に形成された複数の導電性ラインと、
前記平坦化膜上に設けられ、前記複数のサブピクセル電極をそれぞれ囲繞する絶縁膜と、
前記絶縁膜上に設けられ、前記列方向に沿って配列された複数の前記サブピクセル電極からなる複数の列をそれぞれ囲繞する突条と、
前記サブピクセル電極の上面に形成された有機EL層と、
前記有機EL層上及び前記突条上に形成された対向電極と、
前記信号線と平行であり且つ前記突条上の前記対向電極上に形成された共通配線と、
を具備することを特徴とする。
本発明に係るディスプレイパネルは、前記突条が、平面視して前記信号線に重畳していることを特徴とする。
本発明に係るディスプレイパネルは、前記給電配線及び共通配線の厚さ寸法が、1.31〜6μmであることを特徴とする。
本発明に係るディスプレイパネルは、前記給電配線及び共通配線の幅寸法が、7.45〜44μmであることを特徴とする。
本発明に係るディスプレイパネルは、前記給電配線及び共通配線の抵抗率が、2.1〜9.6μΩcmであることを特徴とする。
図1から図16を参照しながら、本発明に係るディスプレイパネルについて説明する。
まず始めに、ディスプレイパネルの平面構成について説明する。
本実施形態におけるディスプレイパネル1は、図1に示すように、画素3がマトリクス状に配置されている。これらの画素3は、略長方形状の1ドットの赤サブピクセルPrと、1ドットの緑サブピクセルPgと、1ドットの青サブピクセルPbとから構成されており、各サブピクセルPr,Pg,Pbは、画素3において、互いの長手方向(以下、垂直方向)が平行となるように、かつ、長手方向と直交する方向(以下、水平方向)に赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの順となるように配列されている。
ここで、以下の説明において、これら赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbのうち、任意のサブピクセルをサブピクセルPと表し、このサブピクセルPについての説明は、赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの何れについても適用されるものとする。
ここで、以下の説明において、信号線Yは、赤サブピクセルPrの場合には図1の信号線Yrを表す。また、緑サブピクセルPgの場合には図1の信号線Ygを表す。さらに、青サブピクセルPbの場合には図1の信号線Ybをそれぞれ表す。また、信号線Yについての説明は、信号線Yr、信号線Yg、信号線Ybの何れについても適用されるものとする。
何れのサブピクセルPr,Pg,Pbも同様に構成されており、1ドットのサブピクセルPには、図2に示すように、有機EL素子20と、いずれもNチャネル型アモルファスシリコン薄膜トランジスタであるスイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23と、キャパシタ24とが具備されている。
図3に示すように、各サブピクセルPr,Pg,Pbについて平面視した場合、スイッチトランジスタ21は、信号線Yに沿って配置されている。また、保持トランジスタ22は、走査線Xに隣接するサブピクセルPの角部に配置されている。さらに、駆動トランジスタ23は、隣接する信号線Yに沿ってそれぞれ配置されており、キャパシタ24は、駆動トランジスタ23に沿って配置されている。
図4は、図1に示された破断線IV−IVに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図5は、図1に示された破断線V−Vに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図6は、図1に示された破断線VI−VIに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図7は、図1に示された破断線VII−VIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。ディスプレイパネル1には、図4に示すように、光透過性を有する可撓性を有するシート状、または剛性を有する板状の絶縁基板2が具備されており、この絶縁基板2の上面には、スイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24が層構造となるように形成されている。
ここで、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g、キャパシタ24の電極24A及び信号線Yr,Yg,Ybは、絶縁基板2上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24A並びに信号線Yr,Yg,Ybの元となる導電性膜を、以下、ゲートレイヤーという。
ここで、スイッチトランジスタ21のドレイン21d及びソース21s、保持トランジスタ22のドレイン22d及びソース22s、駆動トランジスタ23のドレイン23d及びソース23s、キャパシタ24の電極24B及び走査線X並びに供給線Zの元となる導電性膜を、以下、ドレインレイヤーという。
また、ゲート絶縁膜31であって、平面視して、信号線Yと重畳する箇所には、1ドットのサブピクセルP当たり1つのコンタクトホール94が形成され、スイッチトランジスタ21のソース21sが、コンタクトホール94を介して信号線Yと導通されている。
さらに、ゲート絶縁膜31であって、電極24Aと重畳する箇所には、1ドットのサブピクセルPにつき1つのコンタクトホール93が形成され、保持トランジスタ22のソース22sが、駆動トランジスタ23のゲート23gと、キャパシタ24の電極24Aとに導通されている。
なお、信号線Yr,Yg,Ybの上方には、ゲート絶縁膜31を介して半導体膜23cと同じ層をパターニングしてなる保護膜41と、チャネル保護膜23pと同じ層をパターニングしてなる保護膜42と、が積層されている。保護膜41及び保護膜42は、ゲート絶縁膜31にピンホールが形成されてしまった場合、このピンホールを介して信号線Yr,Yg,Ybが供給線Zと短絡してしまうことを防止するための保護膜である。
なお、詳細については後述するが、トランジスタ保護絶縁膜32は、平面視して、供給線Zに重畳する箇所で、矩形状に分断されている。
ここで、絶縁基板2から平坦化膜33までの積層構造を、トランジスタアレイ基板50という。
ここで、Vth(最高輝度時の場合VP2−VP1に等しい)は、駆動トランジスタ23の閾値電圧、VEL(最高輝度時の場合VELmaxに等しい)は、有機EL素子20のアノード−カソード間電圧、Vmは、階調に応じて変位する許容電圧である。
ここで、Eaは活性化エネルギー、KbT=8.617×10−5eV、ρは給電配線90及び共通配線91の抵抗率、Jは電流密度である。
これらのことを考慮して、32インチのELディスプレイパネル1では、全点灯状態で10000時間に給電配線90及び共通配線91が故障しないようなAl系の給電配線90及び共通配線91のそれぞれの断面積Sは、図14に示すように、57μm2以上必要になり、同様にCuの給電配線90及び共通配線91のそれぞれの断面積Sは、図14に示すように、0.43μm2以上必要になる。
同様に、給電配線90及び共通配線91がCuの32インチのパネルでは、厚さ寸法Hが1.31μm〜6μm、幅寸法WLが7.45μm〜34μm、抵抗率が2.1μΩcm〜9.6μΩcmとなり、給電配線90及び共通配線91がCuの40インチのパネルでは、給電配線90及び共通配線91がCu系の場合、厚さ寸法Hが1.99μm〜6μm、幅寸法WLが14.6μm〜44.0μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
したがって、給電配線90及び共通配線91としてAl系材料又はCuを適用した場合、ELディスプレイパネル1の給電配線90及び共通配線91は、厚さ寸法Hが1.31μm〜6μm、幅寸法WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
ELディスプレイパネル1の駆動方法は、パッシブマトリクス方式による駆動方法と、アクティブマトリクス方式による駆動方法とに大別されるが、本実施形態においては、アクティブマトリクス方式による2種類の駆動方法について説明する。
この第一のディスプレイパネル1をアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図9に示すように、走査線X1〜Xmに接続された選択ドライバ111によって、走査線X1から走査線Xmへの順(走査線Xmの次は走査線X1)にハイレベルのシフトパルスを順次出力することにより走査線X1〜Xmを順次選択する。また、選択期間に各給電配線90を介して供給線Z1〜Zmにそれぞれ接続された駆動トランジスタ23に書込電流を流すための書込給電電圧VLを印加し、発光期間に駆動トランジスタ23を介して有機EL素子20に駆動電流を流すための駆動給電電圧VHを印加する給電ドライバ112が各給電配線90に接続されている。この給電ドライバ112によって、選択ドライバ111と同期するよう、供給線Z1から供給線Zmへの順(供給線Zmの次は供給線Z1)にローレベル(有機EL素子20の対向電極の電圧より低レベル)の書込給電電圧VLを順次出力することにより供給線Z1〜Zmを順次選択する。また、選択ドライバ111が各走査線X1〜Xmを選択している時に、データドライバが書込電流である書込電流(電流信号)を所定の行の駆動トランジスタ23のソース−ドレイン間を介して全信号線Y1〜Ynに流す。なお、対向電極20c及び共通配線91群は引き回し配線95及び配線端子Tcによって外部と接続され、一定のコモン電位Vcom(例えば、接地=0ボルト)に保たれている。
本実施形態では、各トランジスタ21,22,23は、Nチャンネル型の電界効果トランジスタであるが、本実施形態に限定されず、Pチャンネル型の電界効果トランジスタであってもよい。この場合、図2に示す回路構成では、各トランジスタ21,22,23のソース21s,22s,23sと、ドレイン21d,22d,23dの関係が逆となる。例えば、駆動トランジスタ23がPチャネル型の電界効果トランジスタの場合には、駆動トランジスタ23のドレイン23dが有機EL素子20のサブピクセル電極20aに導通され、ソース23sが供給線Zに導通されている。また駆動信号の波形が逆位相になる。
また、本実施形態では、信号線Yがゲートレイヤーからパターニングされたものであるが、本実施形態に限定されず、信号線Yがドレインレイヤーからパターニングされたものであってもよい。この場合、走査線X及び供給線Zがゲートレイヤーからパターニングされたものとなり、信号線Yが走査線X及び供給線Zよりも上層となる。
さらに、本実施形態では、1ドットのサブピクセルP当たり3つのトランジスタ21,22,23が具備されているが、本実施形態に限定されず、1ドットのサブピクセルP当たり1又は複数のトランジスタが具備され、これらトランジスタを用いてアクティブマトリクス方式により駆動することができるディスプレイパネルであってもよい。
さらに、本実施形態では、画素3は3つのサブピクセルPr,Pg,Pbから構成されているが、本実施形態に限定されず、赤、緑、青の各色の中間色からなるサブピクセルを含んで構成されていてもよい。
また、上記各実施形態では、対向電極20cを有機EL素子20のカソードとし、サブピクセル電極20aを有機EL素子20のアノードとしたが、対向電極20cを有機EL素子20のアノードとし、サブピクセル電極20aを有機EL素子20のカソードとしてもよい。
2 絶縁基板
20a サブピクセル電極
20b 有機EL層
20c 対向電極
21 スイッチトランジスタ
22 保持トランジスタ
23 駆動トランジスタ
21d,22d,23d ドレイン
21s,22s,23s ソース
21g,22g,23g ゲート
31 トランジスタ保護絶縁膜
34 溝
50 トランジスタアレイ基板
71 バンク
90 給電配線
91 共通配線
Pr,Pg,Pb サブピクセル
Claims (6)
- 基板上に設けられた複数の駆動トランジスタと、
前記基板上に設けられ、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの何れか一方に導通させた複数のスイッチトランジスタと、
前記基板上に設けられ、ソースとドレインの一方を前記駆動トランジスタのソースとドレインの他方に導通させ、ソースとドレインの他方を前記駆動トランジスタのゲートに導通させた複数の保持トランジスタと、
前記基板の上面に互いに平行となるように列方向に沿って形成された複数の信号線と、
前記基板の上面に、互いに平行となるように前記列方向と直交する行方向に沿って形成された複数の走査線と、
前記基板の上面に、前記行方向に沿って形成され、それぞれ前記駆動トランジスタのソースとドレインの他方及び前記保持トランジスタのソースとドレインの一方に接続された複数の供給線と、
前記駆動トランジスタ、前記スイッチトランジスタ、前記保持トランジスタ及び前記供給線を被覆するように形成された保護絶縁膜と、
前記保護絶縁膜上に設けられた平坦化膜と、
前記保護絶縁膜及び前記平坦化膜に形成された溝に埋設され、前記駆動トランジスタのソースとドレインの他方に導通し、前記駆動トランジスタ、スイッチトランジスタ及び保持トランジスタのゲートとなる導電層及びソース、ドレインとなる導電層のいずれとも異なる導電層をパターニングすることによってそれぞれ前記供給線に沿って前記供給線上に形成された複数の給電配線と、
前記平坦化膜上に前記行方向及び前記列方向に沿ったマトリクス状に設けられ、それぞれ前記駆動トランジスタのソースとドレインの何れか一方に導通した複数のサブピクセル電極と、
前記サブピクセル電極となる導電性膜をパターニングすることによってそれぞれ前記給電配線に沿って前記給電配線上に形成された複数の導電性ラインと、
前記平坦化膜上に設けられ、前記複数のサブピクセル電極をそれぞれ囲繞する絶縁膜と、
前記絶縁膜上に設けられ、前記列方向に沿って配列された複数の前記サブピクセル電極からなる複数の列をそれぞれ囲繞する突条と、
前記サブピクセル電極の上面に形成された有機EL層と、
前記有機EL層上及び前記突条上に形成された対向電極と、
前記信号線と平行であり且つ前記突条上の前記対向電極上に形成された共通配線と、
を具備することを特徴とするディスプレイパネル。 - 前記突条は、感光性樹脂からなることを特徴とする請求項1に記載のディスプレイパネル。
- 前記突条は、平面視して前記信号線に重畳していることを特徴とする請求項1又は請求項2に記載のディスプレイパネル。
- 前記給電配線及び前記共通配線の厚さ寸法は、1.31〜6μmであることを特徴とする請求項1から請求項3のいずれか一項に記載のディスプレイパネル。
- 前記給電配線及び前記共通配線の幅寸法は、7.45〜44μmであることを特徴とする請求項1から請求項4のいずれか一項に記載のディスプレイパネル。
- 前記給電配線及び前記共通配線の抵抗率は、2.1〜9.6μΩcmであることを特徴とする請求項1から請求項5のいずれか一項に記載のディスプレイパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002218A JP4893753B2 (ja) | 2009-01-08 | 2009-01-08 | ディスプレイパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002218A JP4893753B2 (ja) | 2009-01-08 | 2009-01-08 | ディスプレイパネル |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004283519A Division JP4517804B2 (ja) | 2004-09-29 | 2004-09-29 | ディスプレイパネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009080505A JP2009080505A (ja) | 2009-04-16 |
JP4893753B2 true JP4893753B2 (ja) | 2012-03-07 |
Family
ID=40655236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009002218A Expired - Fee Related JP4893753B2 (ja) | 2009-01-08 | 2009-01-08 | ディスプレイパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4893753B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4434411B2 (ja) * | 2000-02-16 | 2010-03-17 | 出光興産株式会社 | アクティブ駆動型有機el発光装置およびその製造方法 |
JP2003186420A (ja) * | 2001-12-21 | 2003-07-04 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器 |
JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
JP2003330387A (ja) * | 2002-03-05 | 2003-11-19 | Sanyo Electric Co Ltd | 表示装置 |
-
2009
- 2009-01-08 JP JP2009002218A patent/JP4893753B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009080505A (ja) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812861B1 (ko) | 디스플레이 패널 | |
KR100758062B1 (ko) | 디스플레이패널 | |
EP1735835B1 (en) | Display panel | |
JP4217834B2 (ja) | ディスプレイパネル | |
JP4706296B2 (ja) | ディスプレイパネル | |
JP4792748B2 (ja) | ディスプレイパネル | |
JP4379278B2 (ja) | トランジスタアレイ基板及びディスプレイパネル | |
JP4747543B2 (ja) | ディスプレイパネル | |
JP4687179B2 (ja) | ディスプレイパネル | |
JP4192879B2 (ja) | ディスプレイパネル | |
JP5212405B2 (ja) | ディスプレイパネル | |
JP2008235499A (ja) | トランジスタパネル及びその製造方法 | |
KR102632118B1 (ko) | 베젤이 감소된 표시장치 | |
JP4379285B2 (ja) | ディスプレイパネル | |
JP4893753B2 (ja) | ディスプレイパネル | |
JP7510483B2 (ja) | 有機電界発光表示装置 | |
KR100835032B1 (ko) | 디스플레이 패널 | |
JP2006100727A (ja) | ディスプレイパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4893753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |