KR100812861B1 - 디스플레이 패널 - Google Patents

디스플레이 패널 Download PDF

Info

Publication number
KR100812861B1
KR100812861B1 KR1020067022107A KR20067022107A KR100812861B1 KR 100812861 B1 KR100812861 B1 KR 100812861B1 KR 1020067022107 A KR1020067022107 A KR 1020067022107A KR 20067022107 A KR20067022107 A KR 20067022107A KR 100812861 B1 KR100812861 B1 KR 100812861B1
Authority
KR
South Korea
Prior art keywords
wiring
transistor
transistors
light emitting
pixel
Prior art date
Application number
KR1020067022107A
Other languages
English (en)
Other versions
KR20070027538A (ko
Inventor
도모유키 시라사키
츠요시 오자키
쥰 오구라
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35585813&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100812861(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20070027538A publication Critical patent/KR20070027538A/ko
Application granted granted Critical
Publication of KR100812861B1 publication Critical patent/KR100812861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

디스플레이 패널은, 각각의 트랜지스터가 게이트(21g, 23g), 게이트(21, 23) 절연막(31), 소스(21c, 21c), 및 드레인(21d, 23d)을 가지는, 복수의 픽셀을 가지고 각 픽셀에 대하여 복수의 트랜지스터를 구비하여 형성된 트랜지스터 배치기판(50)을 포함한다. 복수의 배선(89, 90, 91)은 트랜지스터 배치기판의 표면에 돌출되도록 형성되고 서로 평행하게 배치되도록 형성된다. 복수의 픽셀전극(20a)은 각 픽셀에 대하여 구비되고, 배선을 따라 트랜지스터 배치기판의 표면 상에 배선들 사이에 배치된다. 복수의 각 발광층(20b)은 각 픽셀전극 상에 형성된다. 대향전극(20c)은 발광층 상에 적층된다.
디스플레이 패널, 트랜지스터, 게이트, 소스, 드레인, 배선, 트랜지스터 배치기판

Description

디스플레이 패널{DISPLAY PANEL}
본 발명은 발광소자를 사용하는 디스플레이 패널에 관한 것이다.
유기 전계발광 디스플레이 패널은 수동구동형 및 능동매트릭스 구동형으로 대략 분류될 수 있다. 고대비 및 고해상도 때문에, 능동매트릭스 구동형의 유기 전계발광 디스플레이 패널은 수동구동형보다 더욱 뛰어나다. 예를 들면, 일본국 특허 출원 공개공보 제 8-330600 호에 기술된 능동매트릭스 디스플레이 형의 종래의 유기 전계발광 디스플레이 패널에서, 유기 전계발광 소자(이하 유기 EL 소자), 영상 데이터와 대응하는 전압신호가 게이트에 적용될 때의 유기 EL 소자에 전류를 공급하는 구동트랜지스터, 및 영상데이터에 대응하는 전압 신호를 구동트랜지스터의 게이트에 공급하는 스위칭을 수행하는 스위치 트랜지스터들은 각 픽셀로 배치된다. 이 유기 전계발광 디스플레이 패널에서 주사라인이 선택될 때, 스위치 트랜지스터가 켜진다. 이때에, 발광을 나타내는 레벨 전압이 신호라인을 통해 구동트랜지스터의 게이트에 인가되고, 구동트랜지스터는 켜진다. 게이트 전압 레벨에 대응하는 크기를 갖는 구동전류는, 전원공급장치로부터 구동트랜지스터 드레인-대-소스의 경로를 통하여 유기 EL 소자에 인가된다. 유기 EL 소자는 그 전류의 크기에 대응하는 휘도에서 광을 발산한다. 심지어 스위치 트랜지스터가 꺼진 후에도, 주사라인 선택 의 말단에서 다음 주사라인 선택까지의 구간 동안에는 구동트랜지스터 게이트 전압 레벨이 유지된다. 그러므로, 전압에 대응하는 구동전류크기 및 대응하는 휘도에서 유기 EL 소자는 빛을 발산한다.
유기 전계발광 디스플레이 패널을 구동하기 위하여, 그 패널 주변에 유기 전계발광 디스플레이 패널에 있는 주사라인, 신호라인, 전원공급장치 라인에 전압을 인가하는 구동회로가 구비된다.
능동매트릭스 구동형의 종래의 유기 EL 소자에서, 유기 EL 소자에 전류를 공급하는 전원공급장치 라인과 같은 배선들은, 스위치 트랜지스터 또는 구동트랜지스터와 같은 박막트랜지스터의 물질을 사용함으로써 박막트랜지스터 패턴단계에서 동시적으로 패턴화된다. 더 상세하게, 유기 전계발광 디스플레이 패널공정에서, 박막트랜지스터 예상 전극으로서의 도전박막은 도전박막으로부터 박막트랜지스터의 전극을 형성하기 위해 포토리소그래피 및 에칭을 하게 된다. 동시에, 전극과 도통된 배선도 형성된다. 이 때문에, 배선이 도전박막으로부터 형성될 때, 배선 두께는 박막트랜지스터 두께와 같다.
그러나, 박막트랜지스터 전극은 트랜지스터로서의 기능으로 설계된다. 즉, 전극이 발광소자에 전류를 공급하는 것으로 설계되지 않는다. 그러므로, 박막트랜지스터는 글자 뜻 그대로 얇다. 배선에서, 전류가 복수의 발광소자로 공급되는 경우, 전압 강하가 발생하거나, 또는 배선의 전자저항으로 인해 배선을 통한 전류 흐름은 지연된다. 전압 강하나 배선지연을 억제하기 위해서는, 배선 저항이 낮은 것이 바람직하다. 트랜지스터 소스 및 드레인 전극과 같은 역할을 하는 금속층을 구 현하거나, 게이트 전극 두께와 같은 역할을 하는 금속층을 구현함으로써, 또는 금속층을 통하여 전류가 충분히 흐를 수 있도록 금속층을 상당히 넓게 패턴화함으로써 배선저항이 감소되는 경우, 상부 측으로부터 확대되서 보여질 때, 다른 배선 상에 배선의 겹쳐진 영역, 또는 도체, 그리고 기생 캐패시턴스는 그들 사이에 발생할 수 있다. 이것은 전류의 흐름을 방해한다. 대안적으로, 트랜지스터 배치기판 측으로부터 EL 광을 발사하는 하향 광방출형으로 일컫는 구조에서, EL 소자로부터 발광은 배선에 의해 차단되어서, 결과적으로 개구비 즉, 발광 영역의 비율이 감소한다. 저항을 낮추기 위해 박막트랜지스터 게이트 전극이 두껍게 만들어지는 경우, 게이트 전극의 단계를 제거하는 평탄화막(박막트랜지스터가 예를 들면 역 스태거 구조를 갖고 있을 때 게이트 절연막과 대응함)도 두껍게 형성되어야 한다. 이것은 트랜지스터 특성에 큰 변화를 가져올 수도 있다. 소스 및 드레인 전극이 두껍게 형성될 때, 소스 및 드레인의 에칭 정확성은 떨어진다. 이것은 트랜지스터의 특성에 불리하게 영향을 준다.
전압 강하나 신호지연을 억제하면서, 발광 소자를 만족스럽게 구동하는 것이 본 발명의 목적이다.
본 발명의 제 1 관점에 따른 디스플레이 패널은: 각각의 트랜지스터는 게이트, 게이트 절연막, 소스 및 드레인을 가지는, 복수의 픽셀을 가지고 각 픽셀에 대하여 복수의 트랜지스터를 구비하여 형성된 트랜지스터 배치기판;
트랜지스터 배치기판의 표면에 돌출되도록 형성되고 서로 평행하게 배치된 복수의 배선;
각 픽셀에 대하여 구비되며, 배선을 따라 트랜지스터 배치기판의 표면상의 배선들 사이에 배치된 복수의 픽셀전극;
각각이 각 픽셀전극 상에 형성된 복수의 발광층; 그리고
발광층 상에 적층된 대향전극 등을 포함한다.
본 발명의 제 2 관점에 따른 디스플레이 패널은: 복수의 픽셀전극;
복수의 픽셀전극에 각각 구비되는 복수의 발광층;
복수의 발광층에 각각 구비되는 대향전극;
복수의 픽셀전극에 각각 도통된 복수의 구동트랜지스터;
각각이 복수의 구동트랜지스터의 대응하는 한 구동트랜지스터의 소스와 드레인 사이에 기입 전류를 구비하는 복수의 스위치 트랜지스터;
각각이 복수의 구동트랜지스터의 대응하는 한 구동트랜지스터의 게이트와 소스 사이에 전압을 유지하는 복수의 유지트랜지스터;
복수의 구동트랜지스터, 복수의 스위치 트랜지스터, 복수의 유지트랜지스터의 소스, 드레인, 및 게이트로 사용되는 층과 다른 도전층으로부터 형성되고, 복수의 구동트랜지스터에 도통되는 복수의 급전배선;
각각이 스위치 트랜지스터를 선택하는 복수의 선택배선; 그리고
각각이 대향전극에 도통되는 복수의 공통배선;을 포함한다.
본 발명의 제 3 관점에 따른 디스플레이 패널은:
복수의 픽셀전극;
복수의 픽셀전극의 각각에 구비되는 발광층;
발광층에 대하여 구비되는 대향전극;
복수의 각 픽셀전극의 각각에 도통되는 구동트랜지스터;
구동트랜지스터의 소스와 드레인 사이에 기입 전류를 공급하는 스위치 트랜지스터;
구동트랜지스터의 소스와 게이트 사이에 전압을 유지하는 유지트랜지스터;
스위치 트랜지스터를 선택하는 선택배선;
구동트랜지스터, 스위치 트랜지스터, 유지트랜지스터의 소스 및 드레인으로 사용되는 층 및 게이트로 사용되는 층과는 다른 도전층으로부터 형성되고, 대향전극에 도통되는 공통배선; 그리고
구동트랜지스터, 스위치 트랜지스터, 유지트랜지스터의 소스, 드레인, 및 게이트로 사용하는 층과는 다른 도전층으로부터 형성되고, 구동트랜지스터의 드레인에 도통되며, 공통배선보다 더 두꺼운 급전배선을 포함한다.
본 발명에 따른 제 4 관점에 따른 디스플레이 패널은:
각 트랜지스터는 게이트, 게이트 절연막, 및 소스/드레인을 가지며, 각 픽섹에 대하여 복수의 트랜지스터를 구비하여 형성된 트랜지스터 배치기판;
트랜지스터 배치기판 상의 복수의 행(row)에 구비되는 복수의 픽셀전극;
제 1 색을 발광하기 위해 제 1 행의 복수의 각 픽셀전극의 각각에 구비되는 제 1 발광층;
제 2 색을 발광하기 위해 제 2 행의 복수의 픽셀전극의 각각에 구비되는 제 2 발광층;
제 3 색을 발광하기 위해 제 3 행의 복수의 픽셀전극의 각각에 구비되는 제 3 발광층;
제 1 발광층, 제 2 발광층, 제 3 발광층 상에 구비되는 대향전극;
제 1 발광층, 제 2 발광층, 제 3 발광층보다 높은 상면을 가지고, 복수의 트랜지스터 중 적어도 하나를 선택하는 선택배선;
제 1 발광층, 제 2 발광층, 제 3 발광층보다 높은 상면을 가지고, 대향전극에 도통되는 공통배선; 그리고
제 1 발광층, 제 2 발광층, 제 3 발광층보다 높은 상면을 가지고, 복수 트랜지스터의 복수의 픽셀전극에 도통되는 급전배선을 포함한다.
본 발명에 따라, 배선은 두껍게 만들어질 수 있으므로, 배선의 저항이 감소될 수 있다. 배선의 저항이 감소될 때, 신호 지연과 전압 강하가 억제된다.
도 1은 디스플레이 패널(1)의 4 개 픽셀을 제시하는 평면도이다;
도 2는 디스플레이 패널(1)의 하부 픽셀(P)에 등가 회로도이다;
도 3은 적색 하위 픽셀(Pr)의 전극을 제시하는 평면도이다;
도 4는 녹색 하위 픽셀(Pg)의 전극을 제시하는 평면도이다;
도 5는 청색 하위 픽셀(Pb)의 전극을 제시하는 평면도이다;
도 6는 도 3-5의 VI-VI 라인에 속하는 단면도이다;
도 7은 디스플레이 패널(1)의 구동 방법을 설명하는 순서도이다;
도 8은 디스플레이 패널(1)의 다른 구동 방법을 설명하는 순서도이다;
도 9는 구동트랜지스터(23) 및 각 하부 픽셀의 유기 EL 소자의 전류 대 전압 특성을 제시하는 그래프이다;
도 10은 32인치 디스플레이 패널(1)의 최대 전압 강하와, 배선(90) 및 공통배선(91)의 배선 저항률(ρ)/단면적(S) 사이의 상호관계를 제시하는 그래프이다;
도 11은 32인치 디스플레이 패널(1)의 단면적과, 급전배선(90) 및 공통배선(91)의 전류 밀도 사이의 상호관계를 제시하는 그래프이다;
도 12는 40인치 디스플레이 패널(1)의 최대 전압 강하와, 배선(90) 및 공통배선(91)의 배선 저항률(ρ)/단면적(S) 사이의 상호관계를 제시하는 그래프이다; 그리고,
도 13은 40인치 디스플레이 패널(1)의 단면적과, 급전배선(90) 및 공통배선(91)의 전류 밀도 사이의 상호관계를 제시하는 그래프이다.
본 발명을 실현하는 최적의 실시예는 첨부된 도면과 함께 설명된다. 본 발명을 실현하는데 있어, 기술적으로 가장 바람직한 다양한 국한 종류가 하술된 실시예에 덧붙여진다. 그러나 본 발명의 영역은 이하 실시예와 제시된 예에만 국한되지 않는다. 이하에서, "electroluminescence(전계발광)"이란 용어는 EL이란 약자로 쓰일 것이다.
[디스플레이 패널의 평면적인 레이아웃]
도 1은 능동매트릭스 구동형에 의해 작동하는 디스플레이 패널(1)의 절연기 판(2) 상에 구비되는 복수 픽셀(3)의 인접한 4 개를 제시하는 개요 평면도이다. 디스플레이 패널(1)에서, 열(column) 방향의 픽셀에 관하여는, 복수의 적색 하위 픽셀(Pr)이 수평적(행적)으로 배치된다. 복수의 녹색 하부 픽셀(Pg)은 수평적으로 배치된다. 복수의 청색 하부 픽셀(Pb)도 수평적으로 배치된다. 수직 방향(열방향)의 순서에 대하여는, 적색 하부 픽셀(Pr), 녹색 하부 픽셀(Pg), 그리고 청색 하부 픽셀(Pb)이 이러한 순서로 반복적으로 배치된다. 1-도트 적색 하부 픽셀(Pr), 1-도트 녹색 하부 픽셀(Pg), 그리고 1-도트 청색 하부 픽셀(Pb)은 하나의 픽셀(3)을 형성하기 위해 조합된다. 그러한 픽셀(3)은 매트릭스에 배치된다. 하술에서, 1-도트 적색 하부 픽셀(Pr), 1-도트 녹색 하부 픽셀(Pg), 그리고 1-도트 청색 하부 픽셀(Pb)중 임의의 하나가 하부 픽셀(P)에 의해 표현된다. 하부 픽셀(P)의 기술은 모든 적색 하부 픽셀(Pr), 녹색 하부 픽셀(Pg), 그리고 청색 하부 픽셀(Pb)에 적용된다.
수직 방향에서 작동하는 3 개의 신호라인(Yr, Yg, 및 Yb)은 하나의 세트를 형성한다. 3 개의 신호라인(Yr, Yg, 및 Yb)의 조합은 신호라인 그룹(4)으로 불린다. 각 신호라인 그룹(4)에서, 3 개의 신호라인(Yr, Yg, 및 Yb)는 서로가 근접하게 배치된다. 인접한 신호라인 그룹(4)간의 간격은 각 신호라인 그룹(4)내의 인접한 신호라인(Yr, Yg, 및 Yb) 간의 간격보다 넓다. 하나의 신호라인 그룹(4)은 수직 방향의 하나의 픽셀 열(3)과 대응하며 구비된다. 그것은 수직 방향으로 배치된 하나의 열의 하부 픽셀(Pr, Pg, 및 Pb)이 하나의 신호라인 그룹(4)의 신호라인(Yr, Yg, 및 Yb)에 각각 연결된다는 것이다.
제 1 신호라인(Yr)은 수직 방향의 픽셀(3) 열의 모든 적색 하부 픽셀(Pr)에 신호를 공급한다. 제 2 신호라인(Yg)은 수직 방향의 픽셀(3) 열의 모든 녹색 하부 픽셀(Pg)에 신호를 공급한다. 제 3 신호라인(Yb)은 수직 방향의 픽셀(3) 열의 모든 청색 하부 픽셀(Pb)에 신호를 공급한다.
복수의 주사라인(X)은 수평 방향으로 작동한다. 복수의 공급라인(Z), 복수의 선택배선(89), 복수의 급전배선(90), 그리고 복수의 공통배선(91)은 주사라인(X)에 평행적으로 구비된다. 더 상세하게, 공통배선(91)은 수직 방향으로 인접한 적색 하부 픽셀(Pr)과 녹색 하부 픽셀(Pg) 사이에 배치된다. 주사라인(X) 및 선택배선(89)은 수직 방향으로 인접한 녹색 하부 픽셀(Pg)과 청색 하부 픽셀(Pb) 사이에 배치된다. 공급라인(Z) 및 급전배선(90)은 인접한 픽셀(3)의 청색 하부 픽셀(Pb)과 적색 하부 픽셀(Pr) 사이에 배치된다. 선택배선(89)과 급전배선(90)은 동일한 두께를 갖는다.
주사라인(X)은 수평 방향으로 배치된 하나의 픽셀(3) 라인의 모든 하부 픽셀 (Pr, Pg, 및 Pb)에 신호를 공급한다. 공급라인(Z)도 수평 방향으로 배치된 하나의 픽셀(3) 라인의 모든 하부 픽셀(Pr, Pg, 및 Pb)에 신호를 공급한다.
상부 측에서 보았을 때, 선택배선(89)은 작동방향에서 주사라인(X)과 겹쳐진 후, 주사라인(X)과 전기적으로 도통된다. 급전배선(90)은 작동방향에서 공급라인(Z)와 겹쳐진 이후, 공급라인(Z)과 전기적으로 도통된다.
각 하부 픽셀(Pr, Pg, 및 Pb)의 색은 유기 EL소자(20)(도 2)로부터 발산된 광색에 의해 결정된다(이는 이후 다시 검토될 것이다). 도 1에서 수평으로 긴 사각형으로 표현되는 각 하부 픽셀(Pr, Pg, 및 Pb)의 위치는, 유기 EL 소자(20)의 양극 으로 사용되는 하부 픽셀전극(20a)(도 2)의 위치를 지시한다. 더욱 상세하게, 전체 디스플레이 패널(1)이 상부 측에서 보여질 때, 복수의 하부 픽셀전극(20a)은 매트릭스에 배치된다. 1-도트 하부 픽셀(P)은 하나의 하부 픽셀전극(20a)에 의해서 결정된다. 따라서, 복수의 하부 픽셀전극(20a)은 급전배선(90)과 인접한 공통배선(91) 사이에서 수평적으로 배치된다. 복수의 하부 픽셀전극(20a)은 공통배선(91)과 인접한 선택배선(89) 사이에서 수평적으로 배치된다. 복수의 하부 픽셀전극(20a)은 선택배선(89)과 인접한 급전배선(90) 사이에서 수평적으로 배치된다. 상부 측에서 보았을 때, 충분히 두껍고 그래서 어떤 기생 캐패시턴스도 발생시키지 않는 절연막이, 신호라인 그룹(4)과 전극, 또는 신호라인 그룹(4) 위에 위치하는 배선 사이에 놓여질 때, 신호라인 그룹(4)은 그 신호라인 그룹(4)에 도통되는 하부 픽셀전극(20a)과 겹쳐질 수 있다. 게다가, 상부 측에서 보았을 때, 신호라인 그룹(4)은 그 신호라인 그룹(4)에 도통되는 하부 픽셀전극에 인접한 하나의 하부 픽셀의 하부 픽셀전극(20a)과 겹쳐질 수 있다. 상부 측에서 보았을 때, 디스플레이 패널(1)이 하향 광방출형 구조일 때, 신호라인 그룹(4)은 하부 픽셀전극과 바람직하게 겹쳐지지 않는다. m 및 n이 정수일 때(m ≥ 2, n≥ 2), m 픽셀(3)이 수직 방향으로 배치되고, n 픽셀(3)이 수평 방향으로 배치되며, 하나의 열에 있어서의 하부 픽셀전극(20a)과 동일 갯수, 즉 (3 * m) 하부 픽셀전극(20a)이 수직 방향으로 배치된다. 하나의 행에 있어서의 하부 픽셀전극(2a)과 동일 갯수, 즉, n 하부 픽셀전극(20a)이 수평 방향으로 배치된다. 이러한 경우에 n 신호라인 그룹(4)이 배치되고, m 주사라인(X), m 공급라인(Z), m 선택배선(89), m 급전배선(90), 그리고 m 공통배선(91)이 배치된다. 선택배선(89), 급전배선(90), 그리고 공통배선(91)의 총 갯수는 (3 * m)이고, 이때 이 세 배선은 또한 하나의 행으로부터 유기 EL 소자(20)의 예상 유기 EL 층(20b)으로서의 유기 성분 포함 용액의 누수를 방지하는 격벽으로써 기능을 한다(이는 이후 자세히 검토될 것이다). 각 행의 하부 픽셀에 대한 모든 행 속의 유기 성분 포함 용액을 분할하기 위해, 선택배선(89), 급전배선(90), 그리고 공통배선(91)의 총 숫자가 반드시 (3 * m + 1)이 되어야 한다. 이것을 위해, (3 * m + 1)번째의 공통배선(91)으로써 동일 높이 및 동일 길이를 갖는 분할 더미 배선은 선택배선(89), 급전배선(90), 공통배선(91)과 행 방향에서 평행적으로 배치된다. 선택배선(89), 급전배선(90), 공통배선(91)은 격벽으로 사용되고, 그들 배선의 상면들은 유기 EL 소자층(20b) 및 유기 성분 포함 용액의 액체 레벨보다 높다.
[하위-픽셀의 회로 배치]
다음으로, 도 2에서 등가회로에 관한 제 1 내지 제 3 하위-픽셀(Pr，Pg 및 Pb)을 설명한다. 모든 하위-픽셀(Pr，Pg 및 Pb)은 동일한 배치를 갖는다. 유기 EL 소자(20)는, 제 1 내지 제 3 N-채널 비결정 실리콘 박막트랜지스터(이후부터 트랜지스터라 간단히 호칭함)(21, 22, 및 23), 및 캐패시터(24)는 1-도트 하위-픽셀(Pi ,j)로 구비된다. 이하에서, 제 1 트랜지스터(21)는 스위치 트랜지스터라 일컫고, 제 2 트랜지스터(22)는 유지트랜지스터라 일컫으며, 그리고 제 3 트랜지스터는 구동트랜지스터(23)라 일컫는다. 도 2 및 다음 설명에서, 적색 하위-픽셀(Pr)용 신호라인(Y)은 도 1에서 신호라인(Yr)으로 표현되고, 녹색 하위-픽셀(Pg)용 신호라인 (Y)은 도 1에서 신호라인(Yg)으로 표현되어지며, 그리고 청색 하위-픽셀(Pb)용 신호라인(Y)은 도 1에서 신호라인(Yb)으로 표현된다.
스위치 트랜지스터(21)에서, 소스(21s)는 신호라인(Yj)에 전기적으로 도통된다. 드레인(21d)은 유기 EL 소자(20)의 하위-픽셀전극(20a)에, 구동트랜지스터(23)의 소스(23s)에, 그리고 캐패시터(24)의 상부전극(24B)에 전기적으로 도통된다. 게이트(21g)는 유지트랜지스터(22)의 게이트(22g)에, 주사라인(Xi)에, 그리고 선택배선(89)에 전기적으로 도통된다.
유지트랜지스터(22)에서, 소스(22s)는 구동트랜지스터(23) 게이트(23g)와 캐패스터(24) 하부전극(24A)에 전기적으로 도통된다. 드레인(22d)은 구동트랜지스터(23) 드레인(23d)과 공급라인(Zi)에 전기적으로 도통된다. 게이트(22g)는 스위치 트랜지스터(21) 게이트(21g)와 주사라인(Xi)에 전기적으로 도통된다.
구동트랜지스터(23)에서, 소스(23s)는 유기 EL 소자(20)의 하위-픽셀전극(20a)에, 스위치 트랜지스터(21) 드레인(21d)에, 그리고 캐패스터(24) 전극(24B)에 전기적으로 도통된다. 드레인(23d)은 유지트랜지스터(22) 드레인(22d)과 공급라인(Zi)에 전기적으로 도통된다. 게이트(23g)는 유지트랜지스터(22) 소스(22s)와 캐패시터(24) 하부전극(24A)에 전기적으로 도통된다.
유기 EL 소자(20)의 음극역할을 하는 대향전극(20c)은 공통배선(91)과 전기적으로 도통된다.
라인에 수직방향으로 배치된 모든 적색 하위-픽셀(Pr)의 스위치 트랜지스터 (21) 소스(21s)는 공통 신호라인(Yr)과 전기적으로 도통된다. 라인에 수직방향으로 배치된 모든 녹색 하위-픽셀(Pg)의 스위치 트랜지스터(21) 소스(21s)는 공통 신호라인(Yg)과 전기적으로 도통된다. 라인에 수직방향으로 배치된 모든 청색 하위-픽셀(Pb)의 스위치 트랜지스터(21) 소스(21s)는 공통 신호라인(Yb)과 전기적으로 도통된다.
수평방향으로 배치된 하나의 행의 픽셀(3)의 모든 하위-픽셀(Pr，Pg, 및 Pb)의 스위치 트랜지스터(21)의 게이트(21g)는 공통 주사라인(X)과 전기적으로 도통된다. 수평방향으로 배치된 하나의 행의 픽셀(3)의 모든 하위-픽셀(Pr，Pg, 및 Pb)의 유지트랜지스터(22)의 게이트(22g)는 공통 주사라인(X)과 전기적으로 도통된다. 수평방향으로 배치된 하나의 행의 픽셀(3)의 모든 하위-픽셀(Pr，Pg, 및 Pb)의 유지트랜지스터(22) 드레인(22d)은 공통 공급라인(Z)과 전기적으로 도통된다.
수평방향으로 배치된 하나의 행의 픽셀(3)의 모든 하위-픽셀(Pr，Pg, 및 Pb)의 구동트랜지스터(23) 드레인(23d)은 공통 공급라인(Z)과 전기적으로 도통된다.
[픽셀의 평면 레이아웃]
픽셀(3)의 평면 레이아웃은 도 3 내지 5를 참조하여 설명한다. 도 3은 적색 하위-픽셀(Pr)의 전극을 주되게 도시한 평면도이다. 도 4는 녹색 하위-픽셀(Pg)의 전극을 주되게 도시한 평면도이다. 도 5는 청색 하위-픽셀(Pb)의 전극을 주되게 도시한 평면도이다. 도면의 편리성을 위해, 도 3 내지 5는 유기 EL 소자(20)의 하위-픽셀전극(20a) 및 대향전극(20c)은 도시되지 않는다.
도 3에 도시된 바와 같이, 상부 측으로부터 바라본 적색 하위-픽셀(Pr)에서, 구동트랜지스터(23)는 공급라인(Z) 및 급전배선(90)을 따라 배치된다. 스위치 트랜지스터(21)는 공통배선(91)을 따라 배치된다. 유지트랜지스터(22)는 공급라인(Z) 근처의 적색 하위-픽셀(Pr) 모퉁이에서 배치된다.
도 4에 도시된 바와 같이, 상부 측으로부터 바라본 녹색 하위-픽셀(Pg)에서, 구동트랜지스터(23)는 공통배선(91)을 따라 배치된다. 스위치 트랜지스터(21)는 주사라인(X) 및 선택배선(89)을 따라 배치된다. 유지트랜지스터(22)는 공통배선(91) 근처의 녹색 하위-픽셀(Pg) 모퉁이에서 배치된다.
도 5에 도시된 바와 같이, 상부 측으로부터 바라본 청색 하위-픽셀(Pb)에서, 구동트랜지스터(23)는 주사라인(X)을 따라 배치된다. 스위치 트랜지스터(21)는 공급라인(Z) 및 다음 행의 급전배선(90)을 따라 배치된다. 유지트랜지스터(22)는 주사라인(X) 근처의 청색 하위-픽셀(Pb) 모퉁이에서 배치된다.
도 3 내지 5에서 도시된 바와 같이, 모든 하위-픽셀(Pr，Pg, 및 Pb)에서, 캐패시터(24)는 다음 열의 신호라인 그룹(4)을 따라 배치된다.
상부 측으로부터 바라본 전체 디스플레이 패널(1)에서 모든 하위-픽셀(Pr，Pg, 및 Pb)의 스위치 트랜지스터(21)만을 집중했을 때, 복수의 스위치 트랜지스터들(21)은 매트릭스에 배치된다. 모든 하위-픽셀(Pr，Pg, 및 Pb)의 유지트랜지스터(22) 상만을 집중했을 때, 복수의 유지트랜지스터(22)는 매트릭스에 배치된다. 모든 하위-픽셀(Pr，Pg, 및 Pb)의 구동트랜지스터(23)만을 집중했을 때, 복수의 구동트랜지스터(23)는 매트릭스에 배치된다.
[디스플레이 패널의 층 구조]
디스플레이 패널(1)의 층 구조는 도 6을 참조하면서 설명한다. 도 6은 도 3내지 5에서 라인 Ⅵ-Ⅵ을 따라 도시된 단면이다.
디스플레이 패널(1)은 광학적으로 투명한 절연기판(2) 상에 다양한 종류의 층을 적층하여 형성된다. 절연기판(2)은 유연한 시트 모양 또는 단단한 판 모양을 갖는다.
제 1 내지 제 3 트랜지스터(21 내지 23)의 층 구조를 우선 설명한다. 도 6에 도시된 바와 같이, 스위치 트랜지스터(21)는 게이트(21g), 게이트절연막(31)의 일부, 반도체막(21c), 채널보호막(21p), 불순물-도핑된 반도체막(21a 및 21b), 드레인(21d), 및 소스(21s)를 포함한다. 게이트(21g)는 절연기판(2) 상에서 형성된다. 게이트절연막(31)의 일부는 게이트(21g) 상에서 형성된다. 반도체막(21c)은 게이트절연막(31)의 일부를 통한 게이트(21g)와 마주본다. 채널보호막(21p)은 반도체막(21c)의 중심부 상에서 형성된다. 불순물-도핑된 반도체막(21a 및 21b)은 상호 이격되어 채널보호막(21p)과 일부 겹쳐지도록 반도체막(21c)의 2 개의 말단부 상에서 형성된다. 드레인(21d)은 불순물-도핑된 반도체막(21a) 상에서 형성된다. 소스(21s)는 불순물-도핑된 반도체막(21b) 상에서 형성된다. 드레인(21d) 및 소스(21s)는 단일-층 구조를 갖든지, 또는 2 개 혹은 그 이상의 층을 포함하는 층 구조를 갖는다.
구동트랜지스터(23)는 게이트(23g), 게이트절연막(31)의 일부, 반도체막(23c), 채널보호막(23p), 불순물-도핑된 반도체막(23a 및 23b), 드레인(23d), 및 소스(23s)를 포함한다. 게이트(23g)는 절연기판(2) 상에서 형성된다. 게이트절연막 (31)의 일부는 게이트(23g) 상에서 형성된다. 반도체막(23c)은 게이트절연막(31)의 일부를 통한 게이트(23g)와 마주본다. 채널보호막(23p) 반도체막(23c)의 중심부 상에서 형성된다. 불순물-도핑된 반도체막(23a 및 23b)은 상호 이격되어 채널보호막(23p)과 일부 겹치도록 반도체막(23c)의 2 개의 말단부 상에서 형성된다. 드레인(23d)은 불순물-도핑된 반도체막(23a) 상에서 형성된다. 소스(23s)는 불순물-도핑된 반도체막(23b) 상에서 형성된다. 도 3 내지 5에 도시된 바와 같이, 상부 측으로부터 보았을 때, 구동트랜지스터(23)는 채널폭이 커지도록 손가락 사이의 모양으로 형성된다. 드레인(23d) 및 소스(23s)는 단일-층 구조를 갖든지, 또는 2 개 혹은 그 이상의 층을 포함하는 층 구조를 갖는다.
유지트랜지스터(22)는 구동트랜지스터(23)와 같이, 동일한 층 구조를 가지며, 그리고 그 단면은 도시되지 않는다. 모든 하위-픽셀(Pr，Pg, 및 Pb)에서, 스위치 트랜지스터(21), 유지트랜지스터(22), 및 구동트랜지스터(23)는 상술된 바와 같이 동일한 층 구조를 갖는다.
다음으로, 캐패스터(24)의 층 구조를 설명한다(도 3 내지 5). 캐패시터(24)는 하부전극(24A), 게이트절연막(31)의 일부, 및 상부전극(24B)을 가진다. 하부전극(24A)은 절연기판(2) 상에 직접적으로 형성된다. 게이트절연막(31)의 일부는 하부전극(24A) 상에 형성된다. 상부전극(24B)은 게이트절연막(31)의 일부를 통한 하부전극(24A)을 마주본다. 모든 하위-픽셀(Pr，Pg, 및 Pb)에서, 캐패시터(24)는 상술된 바와 같이 동일한 층 구조를 갖는다.
다음으로, 트랜지스터(21 내지 23)의 층과 캐패시터(24) 사이의 관계, 신호 라인(Y), 주사라인(X), 및 공급라인(Z)을 도 3 내지 6을 참조하여 설명한다.
연결라인(96), 스위치 트랜지스터(21) 게이트(21g), 유지트랜지스터들(22) 게이트(22g), 구동트랜지스터(23) 게이트(23g), 모든 하위-픽셀(Pr，Pg, 및 Pb)의 캐패시터(24) 하부전극(24A), 및 모든 신호라인(Yr，Yg, 및 Yb)은 포토리소그래피 및 에칭을 사용하여 절연기판(2)의 전체면 상에 형성된 도전막을 패턴화함으로서 형성된다. 연결라인(96)의 기초와 같은 도전막, 스위치 트랜지스터(21) 게이트(21g), 유지트랜지스터(22) 게이트(22g), 구동트랜지스터(23) 게이트(23g), 캐패시터(24) 하부전극(24A), 모든 신호라인(Yr，Yg, 및 Yb)은 게이트 층으로서 이후에 설명한다.
게이트절연막(31)은 제 1 내지 제 3 트랜지스터(21, 22, 23), 및 모든 하위-픽셀(Pr，Pg, 및 Pb)의 캐패시터(24)와 공통 절연막이며, 그리고 전체면 상에 형성된다. 그러므로, 게이트절연막(31)은 트랜지스터(21, 22, 23) 게이트(21g, 22g, 23g), 캐패시터(24) 하부전극(24A), 및 신호라인(Yr，Yg, 및 Yb)을 덮는다.
트랜지스터(21, 22, 23)의 드레인(21d, 22d, 23d) 및 소스(21s, 22s, 23s), 모든 하위-픽셀(Pr，Pg, 및 Pb)의 캐패시터(24) 상부전극(24B), 및 주사라인(X)과 공급라인(Z)은 포토리소그래피 및 에칭을 사용하여 게이트절연막(31)의 전체면 상에 형성된 도전막을 패턴화함으로서 형성된다. 스위치 트랜지스터(21)의 드레인(21d) 및 소스(21s)의 기초와 같은 도전막, 유지트랜지스터(22)의 드레인(22d) 및 소스(22s), 구동트랜지스터(23)의 드레인(23d) 및 소스(23s), 캐패시터(24)의 상부전극(24B), 주사라인(X), 공급라인(Z)은 드레인 층으로서 이후에 설명한다.
일개의 콘택트 홀(92)은 주사라인(X)과 겹쳐진 부분에서 게이트절연막(31)의 각 픽셀(3)마다 형성된다. 각 하위-픽셀(Pr，Pg, 및 Pb)의 스위치 트랜지스터(21) 게이트(21g) 및 유지트랜지스터(22) 게이트(22g)는 콘택트 홀(92)을 통하여 주사라인(X)과 전기적으로 도통된다. 타개의 콘택트 홀(94)은 신호라인(Y)과 겹쳐진 부분에서 게이트절연막(31)의 각 1-도트 하위-픽셀(P)마다 형성된다. 모든 하위-픽셀(Pr，Pg, 및 Pb)에서, 스위치 트랜지스터(21) 소스(21c)는 콘택트 홀(94)을 통하여 신호라인(Y)과 전기적으로 도통된다(예를 들면, 각 구멍에서의 도체 베리드(conductor baried)). 한개의 콘택트 홀(93)은 하부전극(24A)과 겹쳐진 부분에서 게이트절연막(31)의 각 1-도트 하위-픽셀(P)마다 형성된다. 모든 하위-픽셀(Pr，Pg, 및 Pb)에서, 유지트랜지스터(22) 소스(22c)는 구동트랜지스터(23) 게이트(23g)에, 그리고 캐패시터(24)의 하부전극(24A)에 전기적으로 도통된다.
적색 하위-픽셀(Pr)에서, 제 2 및 제 3 트랜지스터(22, 23)의 드레인(22d, 23d)은 공급라인(Z)과 일체화된다. 녹색 하위-픽셀(Pg)에서, 트랜지스터(22, 23)의 드레인(22d, 23d)은 공급라인(Z)으로부터 개별적으로 구비된다. 트랜지스터(22, 23)의 드레인(22d, 23d)은 다음 방식으로 공급라인(Z)과 전기적으로 도통된다.
하나의 연결라인(96)은 수직방향으로 픽셀(3)을 통해 들어간 하나의 픽셀(3)로 구비된다. 연결라인(96)은 게이트 층을 패턴화하여 형성되고, 게이트절연막(31)으로 덮어진다. 콘택트 홀(97)은, 공급라인(Z)이 연결라인(96)과 겹쳐진 부분에서 게이트절연막(31)에 형성된다. 연결라인(96)은 콘택트 홀(97)을 통하여 공급라인(Z)과 전기적으로 도통된다. 녹색 하위-픽셀(Pg)에서, 콘택트 홀(98)은, 연결라인 (96)이 구동트랜지스터(23) 드레인(23d)과 겹쳐진 부분에서 게이트절연막(31)에 형성된다. 연결라인(96)은 콘택트 홀(98)을 통하여 구동트랜지스터(23) 드레인(23d)과 전기적으로 도통된다. 청색 하위-픽셀(Pb)에서, 콘택트 홀(99)은, 연결라인(96)이 구동트랜지스터(23) 드레인(23d)과 겹쳐진 부분에서 게이트절연막(31)에 형성된다. 연결라인(96)은 콘택트 홀(99)을 통하여 구동트랜지스터(23) 드레인(23d)과 전기적으로 도통된다. 녹색 하위-픽셀(Pg) 및 청색 하위-픽셀(Pb) 둘 다에서, 트랜지스터의(22, 23)의 드레인(22d, 23d)은 공급라인(Z)에, 그리고 연결라인(96)을 통하여 급전배선(90)에 전기적으로 도통된다.
모든 하위-픽셀(Pr，Pg, 및 Pb)의 스위치 트랜지스터(21), 유지트랜지스터(22), 구동트랜지스터(23), 그리고 주사라인(X) 및 공급라인(Y)은 전체면 상에 형성된 보호절연막(32)으로 덮어지고, 질화실리콘 또는 산화실리콘으로 구성된다. 보호절연막(32)은 주사라인(X) 및 공급라인(Z)과 겹쳐진 부분에서 사각형으로 나누어지게 된다. 이것은 이후에 상세하게 설명한다.
제 1 내지 제 3 트랜지스터(21, 22, 23), 주사라인(X), 및 공급라인(Z)의 3차원 패턴화가 평탄화막(33)에 의해 제거될 수 있도록 평탄화막(33)은 보호절연막(32) 상에 형성된다. 즉, 평탄화막(33)의 표면은 평평하다. 평탄화막(33)은 폴리이미드와 같은 감광성의 수지를 경화시킴으로 형성된다. 평탄화막(33)은 주사라인(X) 및 공급라인(Z)과 겹쳐진 부분에서 사각형으로 나누어지게 된다. 이것은 이후에 상세하게 설명한다. 하부 방사형으로서의 디스플레이 패널(1)을 사용하기 위해, 즉, 디스플레이 스크린으로서 절연기판(2)을 사용하기 위해, 투명한 물질은 게이트절연 막(31), 보호절연막(32), 및 평탄화막(33)에 사용된다. 절연기판(2)에서 평탄화막(33)까지의 층 구조는 트랜지스터 배치기판(50)이라 일컫는다.
주사라인(X)에 평행한 절연라인(61)은 평탄화막(33)표면 상에서, 즉, 적색 하위-픽셀(Pr)과 녹색 하위-픽셀(Pg) 사이에서 트랜지스터 배치기판(50)의 표면 상에서 형성된다. 절연라인(61)은 폴리이미드와 같은 감광성의 수지를 경화시킴으로 형성된다. 절연라인(61)보다 더 좁은 공통배선(91)은 절연라인(61) 상에서 형성된다. 공통배선(91)은 전기도금에 의해 형성되어, 신호라인(Y), 주사라인(X), 및 공급라인(Z)보다 더 두꺼워지도록, 평탄화막(33)의 표면으로부터 위로 돌출되도록 형성된다. 공통배선(91)은 구리, 알루미늄, 금, 및 니켈 중 적어도 하나를 포함하는 것이 바람직하다.
발수성/발유성을 갖는 발액성(liquid repellent) 도전층(55)은 각 공통배선(91)의 표면 상에서 형성된다. 발액성 도전층(55)은, [화학식 1]로 표현되는 트라이아질-트라이티올(triazyl-trithiol)의 티올(thiol) 그룹(-SH)의 수소 원자(H)가 감소되고 제거됨으로서 형성되며, 그리고 공통배선(91)의 표면에서 황(S) 원자를 산화시키거나 흡수시킴으로서 형성된다.
Figure 112006076985780-pct00001
발액성 도전층(55)은 공통배선(91)의 표면상에서 사각형으로 배치된 트라이아질-트라이티올 분자층으로 이루어진 막이다. 이 이유로 인해, 발액성 도전층(55)은 매우 낮은 저항 및 도전성을 갖는다. 발수성/발유성을 더 효과적으로 이루어내기 위해. 트라이아질-트라이티올의 하나 또는 2 개의 티올 그룹대용인 알킬 불소 그룹이 트라이아질-트라이티올 대신에 사용될 수 있다.
수평 방향으로 개구되고 긴 트렌치(34)는 공급라인(Z)과 겹쳐친 부분에서 보호절연막(32) 및 평탄화막(33) 두 개의 막을 통과하기 위해 보호절연막(32) 및 평탄화막(33)에서 형성된다. 수평 방향으로 개구되고 긴 트렌치(35)는 주사라인(X)과 겹쳐진 부분에서 보호절연막(32) 및 평탄화막(33) 두 개의 막을 통과하기 위해 보호절연막(32) 및 평탄화막(33)에서 형성된다. 보호절연막(32) 및 평탄화막(33)은 트렌치(34 및 35)에 의해 사각형으로 나누어지게 된다. 급전배선(90)가 트렌치(34)에서 공급라인(Z) 상에 형성되어 공급라인(Z)과 전기적으로 도통하도록, 급전배선(90)은 트렌치(34)에 매설된다. 선택배선(89)이 트렌치(35)에서 주사라인(X) 상에 형성되어 주사라인(X)과 전기적으로 도통하도록, 선택배선(89)은 트렌치(35)에 매 설된다.
선택배선(89) 및 급전배선(90)은 전기도금에 의해 형성되어, 신호라인(Y), 주사라인(X), 및 공급라인(Z)보다 더 두꺼워지게 된다. 선택배선(89) 및 급전배선(90)은 전기도금법에 의해 형성되므로, 신호라인(Y), 주사라인(X) 및 공급라인(Z) 보다도 훨씬 두껍다．선택배선(89)과 급전배선(90)의 두께는 보호 절연막(32)과 평탄화막(33)의 총 두께보다도 두껍고，그래서 선택배선(89)과 급전배선(90)은 평탄화막(33)의 표면으로부터 윗쪽으로 돌출되어 있다．선택배선(89)과 급전배선(90)들 모두는 구리, 알루미늄, 금 또는 니켈 중 적어도 하나를 포함하는 것이 바람직하다．선택배선(89)의 일부의 외표면상에는, 발수성 및/또는 발유성의 성질을 갖는 소수성 절연막(53)이 형성되어 평탄화막(33)으로부터 연장되어 있다. 급전배선(90)의 일부의 외표면상에는, 발수성 및/또는 발유성의 성질을 갖는 소수성 절연막(54)이 형성되어 평탄화막(33)으로부터 연장되어 있다.
평탄화막(33)의 표면，즉 트랜지스터 배치기판(50)의 표면상에는, 복수의 하위 픽셀전극들(20a)이 매트릭스형태로 배치되어 있다．복수의 하위 픽셀전극(20a)들은, 포토리소그래피 및 에칭을 사용하여, 평탄화막(33)의 전체 표면상에 형성된 투명 도전성막을 패턴화하여 형성된다.
하위 픽셀전극(20a)은 유기 EL 소자(20)의 양극으로서 기능하는 전극이다．구체적으로, 하위 픽셀전극(20a)은 (후술될) 유기 EL층(20b)내로 정공이 효율적으로 주입될 수 있도록 비교적 높은 일함수를 갖는 것이 바람직하다. 하향 광방출형 구조에서는, 하위 픽셀전극(20a)이 가시광에 대하여 투과성을 갖는다. 하위 픽셀전 극(20a)은, 예를 들어, 산화 인듐-주석(ITO), 산화 인듐-아연, 산화인듐(In2O3)，산화주석(SnO3)，산화아연(ZnO)，또는 산화 카드뮴-주석(CTO)을 주성분으로 하여 형성된다.
디스플레이 패널(1)을 상향 방출형태로서 이용한 경우，즉，절연 기판(2)의 반대측을 디스플레이 스크린으로서 이용한 경우에는, 높은 도전성과 가시광 반사성을 갖는 반사막을 하위 픽셀전극(20a)과 평탄화막(33) 사이에 형성하는 것이 바람직하다. 이와는 달리, 하위 픽셀전극(20a) 자체를 반사성 전극으로서 형성하는 것도 바람직하다.
하나의 도트-하위픽셀(P) 각각에 대해 하나의 콘택트 홀(88)이 하위 픽셀전극(20a)과 겹쳐지는 위치에서 평탄화막(33)과 보호절연막(32)에 형성되고, 콘택트 홀(88)내에는 도전성 패드가 매설된다. 모든 하위 픽셀들(Pr, Pg, Pb) 각각에서, 하위 픽셀전극(20a)은 캐패시터(24)의 상부전극(24B), 스위치 트랜지스터(21)의 드레인(21d) 및 구동트랜지스터(23)의 소스(23s)에 전기적으로 도통된다.
하위 픽셀전극(20a)상에는 유기 EL 소자(20)의 유기 EL 층(20b)이 형성된다. 유기 EL 층(20b)은 넓은 의미의 발광층이며, 유기 EL 층(20b)에는 유기 화합물로서의 발광재료(형광체)가 포함된다. 유기 EL 층(20b)은, 하위 픽셀전극(20a)로부터 정공수송층과 좁은 의미의 발광층이 순차적으로 형성되어 있는 이층 구조를 갖는다. 정공수송층은 도전성 고분자로서의　PEDOT(polythiophene; 폴리티오펜)과 불순물로서의 PSS(polystyrene sulfonate; 폴리스티렌 술폰산)으로 만들어지며, 좁은 의미의 발광층은 폴리 플루오렌계 발광 재료로 만들어진다．
적색 하위픽셀(Pr)에서, 유기 EL 층(20b)은 적색광을 방출한다. 녹색 하위픽셀(Pg)에서, 유기 EL 층(20b)은 녹색광을 방출한다. 청색 하위픽셀(Pb)에서, 유기 EL 층(20b)은 청색광을 방출한다.
유기 EL 층(20b)은 하위 픽셀전극(20a)마다 독립적으로 구비되며, 상부측으로부터 바라봤을 때, 이 복수의 유기 EL 층들(20b)은 매트릭스 형태로서 배치된다. 급전배선(90)과 공통배선(91) 사이에 수평방향으로 배치된 하나의 행에서의 모든 하위픽셀들은 적색 하위픽셀들(Pr)이다. 따라서, 급전배선(90)과 공통배선(91) 사이에 수평방향으로 배치된 복수의 하위 픽셀전극들(20a)은, 수평방향으로 기다란 띠 형태를 갖는, 적색 발광을 위한 공통 유기 EL 층(20b)에 의해 피복된다. 이 경우, 유기 EL 층(20b)은 수평방향으로 이웃한 유기 EL 층(20b)에 어떠한 전류가 흐르지 않도록 하는 전기저항을 갖고 있다. 마찬가지로, 공통배선(91)과 선택배선(89) 사이에 수평방향으로 배치된 복수의 하위 픽셀전극들(20a)은, 수평방향으로 기다란 띠 형태를 갖는, 녹색 발광을 위한 공통 유기 EL 층(20b)에 의해 피복된다. 또한, 소정의 행에 있어서, 선택배선(89)과 다음 행(하나의 행 이후의 행)의 급전배선(90) 사이에 수평방향으로 일렬로 배치된 복수의 하위 픽셀전극들(20a)은, 수평방향으로 기다란 띠 형태를 갖는, 청색 발광을 위한 공통 유기 EL 층(20b)에 의해 피복된다.
유기 EL 층(20b)은 소수성 절연막(54)과 발액성 도전층(55)의 도포 이후에 습식 도포법(예를 들어, 잉크젯 방법)에 의해 형성된다. 이 경우, 하위 픽셀전극 (20a)에, 촉망받는 유기 EL 층(20b)으로서의, 유기 화합물을 함유한 유기 화합물 함유액을 도포한다. 이 유기 화합물 함유액의 액체면은 절연라인(61)의 윗부분보다 높다. 수직방향으로 인접한 하위 픽셀전극들(20a) 사이에, 절연라인(61)의 윗부분보다 훨씬 높은 윗부분을 갖는 두꺼운 선택배선(89), 급전배선(90), 및 공통배선(91)이, 트랜지스터 배치기판(50)의 표면에 대하여 돌출형성된다. 따라서, 하위 픽셀전극(20a)에 도포된 유기 화합물 함유액이 수직방향으로 서로 이웃한 하위 픽셀전극(20a)에 누설되는 것을 막을 수 있게 된다. 또한, 선택배선(89), 급전배선(90), 및 공통배선(91)들은 각각 발수성 및/또는 발유성을 갖는 소수성 절연막(53), 소수성 절연막(54) 및 발액성 도전층(55)으로 코팅되어 있으므로, 이것에 의해 하위 픽셀전극(20a)에 도포된 유기 화합물 함유액과 반발된다. 따라서, 하위 픽셀전극(20a)에 도포된 유기 화합물 함유액은, 하위 픽셀전극(20a)의 중앙부분과 비교해 볼때, 발액성 도전층(55)의 말단 부근, 소수성 절연막(53)의 말단부근 및 소수성 절연막(54)의 말단부근에서 극단적으로 두껍게 퇴적되지 않게 된다. 이로써, 유기 화합물 함유액을 건조하여 형성한 유기 EL 층(20b)은 균일한 두께면을 가질 수 있게 된다.
유기 EL 층(20b)은 상기에서 설명한 이층구조를 항상 구비할 필요는 없다. 이 외에도, 하위 픽셀전극(20a)으로부터 순차적으로 형성된 정공 수송층, 좁은 의미의 발광층, 및 전자 수송층을 갖는 삼층구조가 적용될 수 있다. 또한, 좁은 의미의 발광층을 포함하는 일층구조가 사용될 수도 있다. 또한, 이러한 하나의 층구조에 있어서 임의의 층들간에 삽입되는 전자 또는 정공 주입층을 갖는 적층구조가 적 용될 수도 있으며, 그 밖의 적층구조가 사용될 수도 있다.
유기 EL 층(20b) 위에는 유기 EL 소자(20)의 음극으로서 기능을 하는 대향전극(20c)이 형성된다. 대향전극(20c)은 모든 하위픽셀들(Pr, Pg, Pb)의 전체표면 위에 공통적으로 형성된 공통전극이다. 대향전극(20c)은 전체표면상에 형성되며, 발액성 도전층(55)을 매개로 공통배선(91)을 덮는다. 이 때문에, 도 2의 회로도에서 도시된 바와 같이, 대향전극(20c)은 공통배선(91)에 전기적으로 도통된다. 각각의 선택배선(89)은 소수성 절연막(53)으로 도포된다. 각각의 급전배선(90)은 소수성 절연막(54)으로 도포된다. 따라서, 대향전극(20c)은 선택배선(89)과 급전배선(90) 모두로부터 절연된다.
대향전극(20c)은 하위 픽셀전극(20a)보다 일 함수가 낮은 재료로 형성되는데, 예를 들어, 마그네슘, 칼슘, 리튬, 바륨, 인듐, 및 희토류 금속 중에 적어도 하나를 포함하는 단체물(單體物) 또는 이들의 합금으로 형성되는 것이 바람직하다．또한，대향전극(20c)은 상술된 각종재질의 층들이 적층된 적층구조를 가질 수 있으며, 또는 시트 저항을 낮추기 위하여 상술한 각종재질의 층들 이외에도 산화되기 어려운 금속층을 퇴적한 적층구조를 가질 수도 있다. 구체적으로, 유기 EL 층(20b)과 접하는 계면측상에 설치된 낮은 일함수를 갖는 고순도 바륨층과, 바륨층을 피복하도록 설치된 알루미늄층을 포함하는 적층구조나, 또는, 하측에 리튬층과 상측에 알루미늄층을 갖는 적층구조를 사용할 수도 있다．또한, 상향 광방출형 구조의 경우, 대향전극(20c)은 상술한 바와 같이 일함수가 낮은 박막과 이 박막 위에 ITO 등의 투명도전막을 갖는 투명전극이다.
대향전극(20c)상에는 밀봉 절연막(56)이 형성된다. 밀봉 절연막(56)은 대향전극(20c) 전체를 피복하여 대향전극(20c)의 열화를 방지하도록 마련되는 무기 또는 유기막이다.
종래에, 상향 광방출형 구조를 갖는 EL 디스플레이 패널에 있어서, 대향전극(20c)의 적어도 일부분은 저항값이 높은 금속 산화물 재료 등의 투명전극으로서 형성된다. 그러나, 이러한 재료는 오직 두께를 증가시킴으로써 시트저항을 충분히 줄일 수 있게 된다. 그런데, 이렇게 재료가 두꺼워 지면, 유기 EL 소자의 투과율은 필연적으로 감소하게 된다. 따라서, 스크린 크기가 커짐에 따라, 면내에서 균일한 전위를 얻는 것이 거의 불가능하고, 표시특성은 악화된다.
하지만, 본 실시예에서는, 수평방향으로 충분한 두께를 갖기위해, 낮은 저항값을 갖는 복수의 공통배선들(91)이 구비된다. 따라서, 대향전극(20c)과 더불어 유기 EL 소자(20)의 음전극 전체의 시트 저항값은 감소될 수 있고, 따라서 면내에 충분히 큰 전류가 균일하게 흐르는 것이 가능해 진다. 또한, 이와 같은 구조에서는, 공통배선(91)이 음전극의 시트저항을 낮추게 한다. 이 때문에, 대향전극(20c)을 얇게 형성하여 투과율을 향상시키는 것이 가능해진다. 또한, 상향 광방출형 구조에서는, 픽셀전극(20a)을 반사성 재료로 만들 수 있다.
박막트랜지스터를 형성하기 위하여 도전층 이외의 두꺼운 도전층을 이용하여 형성된 급전배선(90)은 공급라인(Z1 - Zm)에 전기적으로 도통된다. 이 때문에, 박막트랜지스터의 도전층만으로 형성된 공급라인(Z1 - Zm)에서의 전압 강하에 의하여 나 타나는 것으로서, 복수의 유기 EL 소자(20)에서의 (후술될) 기입전류 또는 구동전류가 소정의 전류값에 이를 때까지의 지연되는 현상을 방지하고, 소자를 양호하게 구동하는 것이 가능해진다.
또한, 박막트랜지스터를 형성하기 위하여, 도전층 이외의 두꺼운 도전층을 이용하여 형성된 선택배선(89)은 주사라인(X1 - Xm)에 전기적으로 도통된다. 이 때문에, 박막트랜지스터의 도전층만으로 형성된 주사라인(X1 - Xm)내의 전압 강하에 의한 신호지연을 방지할 수 있게 되고, 신속하게 스위치 트랜지스터(21)와 유지트랜지스터(22)를 전환시켜 양호하게 구동시키는 것이 가능해 진다.
[디스플레이 패널의 구동 방법]
디스플레이 패널(1)은, 다음과 같이, 능동 매트릭스 방식으로 구동된다. 즉, 도 7에 도시된 바와 같이, 주사라인(X1 - Xm)에 연결된 선택 구동부는 하이 레벨의 쉬프트 펄스를 주사라인(X1)에서부터 주사라인(Xm)까지의 순서로 주사라인(X1 - Xm)에 순차적으로 출력하고, 이로써 주사라인(X1 - Xm)을 순차적으로 선택한다. 급전 구동부는 급전배선(90)에 연결되어 있다. 급전 구동부는, 선택구간 동안에, 급전배선(90)을 통해 공급라인(Z1 - Zm)에 연결된 구동트랜지스터(23)에 기입전류를 공급하기 위한 기입 급전 전압(VL)을 인가한다. 급전 구동부는, 발광구간 동안에, 구동트랜지스터(23)를 통해 유기 EL 소자(20)에 구동전류를 공급하기 위한 구동 급전전압(VH)을 인가한다. 급전 구동부는, (유기 EL 소자(20)의 대향전극의 전압보다도 낮은) 로우 레벨의 기입 급전 전압(VL)을, 선택 구동부와 동기하여, 공급라인(Z1)에서부터 공급라인(Zm)까지의 순서로 공급라인(Z1 - Zm)에 순차적으로 출력하고, 이로써 공급라인(Z1 - Zm)을 순차적으로 선택한다. 또한, 선택 구동부가 주사라인(X1 - Xm)을 선택하고 있는 동안, 데이터 구동부는 소정 행의 구동트랜지스터(23)의 드레인-소스 경로를 통해 기록전류 (전류신호)를 모든 신호라인(Y1 - Yn)에 공급한다. 이 경우, 급전 구동부는, 절연기판(2)의 좌우끝에 위치한 각 급전배선(90)의 양단인 배선 양 단자들로부터 로우 레벨의 기입 급전 전압(VL)을 공급라인(Z1 - Zm)에 연결된 급전배선(90)에 출력한다. 또한, 대향전극(20c)과 공통배선(91)들은 배선 단자 부분들을 통해 외부장치에 연결되며, 소정의 공통 전위(Vcom)(예를 들어, 접지 = 0 v)로 유지된다.
신호라인(Y1 - Yn)이 뻗쳐진 방향을 수직방향 (열 방향)이라 칭하고, 주사라인(X1 - Xm)이 뻗쳐진 방향을 수평방향 (행 방향)이라 칭하고, m 과 n 은 자연수들이라 가정한다 (m ≥ 2, n ≥ 2). 주사라인 X 에 첨가된 첨자는 도 1에서 위로부터의 순서를 나타낸다. 공급라인 Z 에 첨가된 첨자는 도 1에서 위로부터의 순서를 나타낸다. 신호라인 Y 에 첨가된 첨자는 도 1에서 왼쪽으로부터의 순서를 나타낸다. 픽셀회로 P 에 첨가된 첫 번째의 첨자는 위로부터의 순서를 나타내며, 두 번째의 첨자는 왼족으로부터의 순서를 나타낸다. 즉, 1 - m 중 임의의 자연수를 i로 하고, 1 - n 중 임의의 자연수를 j로 하면, 주사라인 Xi 는 위에서 i 번째 행이 되고, 공급라인 Zi 는 위에서 i 번째의 행이 되며, 신호라인 Yj 는 왼쪽에서 j 번째의 열이 되며, 픽셀회로 Pi , j 는 위에서 i 번째 행과 왼쪽에서 j 번째 열에 위치하게 된다. 픽셀회로(Pi, j)는 주사라인(Xi), 공급라인(Zi), 및 신호라인(Yj)에 연결된다.
픽셀회로(Pi, j)는 픽셀로서의 유기 EL 소자(20)와, 유기 EL 소자(20)의 주위에 배치된 제 1 내지 제 3 n-채널형 비정질 실리콘 박막트랜지스터들 (이하, 간단히 트랜지스터라 칭한다) (21, 22, 23)과, 캐패시터(24)를 구비한다.
각각의 선택구간 동안에, 데이터 구동부 측의 전위는 급전배선(90)과 공급라인(Z1 - Zm)에 출력되는 기입 급전 전압(VL) 이하가 된다. 기입 급전 전압(VL)은 공통전위(Vcom)보다 이하의 전압값으로 설정된다. 이때, 유기 EL 소자(20)로부터 신호라인(Y1 - Yn)까지는 어떠한 전류도 흐르지 않는다. 도 2에 도시된 바와 같이, 계조레벨에 따른 전류값을 갖는 기입전류 (인출전류)가 화살표(A)에 의한 바와 같이, 데이터 구동부로부터 신호라인(Y1 - Yn)에 공급된다. 픽셀회로(Pi, j)에서, 급전배선(90)과 공급라인(Zi)으로부터 구동트랜지스터(23)의 드레인-소스 경로와 스위치 트랜지스터(21)의 드레인-소스 경로를 경유하여 신호라인(Yj)까지 기입전류 (인출전류)가 흐른다. 구동트랜지스터(23)의 드레인-소스 경로를 통해 흐르는 전류의 전류값은 데이터 구동부에 의해 일의적으로 제어된다. 데이터 구동부는 외부에서 입력 된 계조레벨에 따라 기입전류(인출전류)의 전류값을 설정한다. 기입전류(인출전류)가 흐르는 동안, i번째 행의 각 픽셀회로들(Pi, 1 - Pi, n)의 구동트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전압은, 구동트랜지스터(23)의 Vg-Ids 특성의 시간상 변동에 관계없이, 신호라인(Y1 - Yn)에 흐르는 기입전류(인출전류)의 전류값, 즉, 구동트랜지스터(23)의 드레인(23d)과 소스(23s) 사이에서 흐르는 기입전류(인출전류)의 전류값에 따라 강제적으로 설정되고, 이 전압의 레벨에 대응하는 크기의 전하가 캐패시터(24)에 저장되며, 기입전류(인출전류)의 전류값은 구동트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전압레벨로 변환된다. 그 후의 발광구간에서는, 주사라인(Xi)은 로우 레벨이 되고, 스위치 트랜지스터(21)와 유지트랜지스터(22)는 꺼지게 된다. 캐패시터(24)의 전극(24A) 측의 전하는 OFF 상태의 유지트랜지스터(22)에 의해 한정되고, 플로우팅 상태가 설정된다. 따라서, 구동트랜지스터(23)의 소스(23s)의 전압이 선택구간으로부터 발광구간으로 천이될 때에 변동이 된다 할지라도, 구동트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전위차는 유지된다. 발광구간에서, 공급라인(Zi) 및 이에 연결된 급전배선(90)의 전위는, 유기 EL 소자(20)의 대향전극(20c)의 전위(Vcom)보다 높은 구동 급전 전압(VH)과 동일해 진다. 따라서, 공급라인(Zi) 및 이에 연결된 급전배선(90)으로부터 유기 EL 소자(20)까지 구동전류가 구동트랜지스터(23)를 통해 화상표(B)의 방향으로 흐르게 되고, 유기 EL 소자(20)는 발광하게 된다. 구동전류의 전류값은 구동트랜지스터(23) 의 게이트(23g)와 소스(23s) 사이의 전압에 의존한다. 이 때문에, 발광구간에서의 구동전류의 전류값은 선택구간에서의 기입전류(인출전류)의 전류값과 동일해진다.
디스플레이 패널(1)의 또 다른 능동 매트릭스 구동방법은 다음과 같다. 즉, 도 8에 도시된 바와 같이, 발진회로가 클럭신호를 급전배선(90) 및 공급라인(Z1 - Zm)에 출력한다. 선택 구동부는 하이 레벨의 쉬프트 펄스를 주사라인(X1)에서부터 주사라인(Xm)까지의 순서로 주사라인(X1 - Xm)에 순차적으로 출력하고, 이로써 주사라인(X1 - Xm)을 순차적으로 선택한다. 선택 구동부가 쉬프트 펄스를 주사라인(X1 - Xm) 중 하나의 주사라인에 출력하는 동안, 발진신호로부터의 클럭신호는 로우 레벨로 된다. 선택 구동부가 주사라인(X1 - Xm)을 선택하면, 데이터 구동부는 기입전류로서 인출전류(전류신호)를 구동트랜지스터의 드레인-소스 경로를 통해 모든 신호라인(Y1 - Yn)에 공급한다. 대향전극(20c)과 급전배선(90)들은 소정의 공통 전위(Vcom)(예를 들어, 접지 = 0 V)로 유지된다.
주사라인(X1)의 선택구간에서, 쉬프트 펄스는 i 번째 행의 주사라인(Xi)에 출력되고, 스위치 트랜지스터(21)와 유지트랜지스터(22)들은 켜지게 된다. 각각의 선택구간에서, 데이터 구동부측의 전위는 공급라인(Z1 - Zm) 및 급전배선(90)에 출력되는 클럭신호보다 이하이다. 로우 레벨의 클럭신호는 공통전위(Vcom) 이하의 값으로 설정된다. 이 경우, 유기 EL 소자(20)로부터 신호라인(Y1 - Yn)까지 어떠한 전 류도 흐르지 않게 된다. 도 2에 도시된 바와 같이, 계조레벨에 따른 전류값을 갖는 기입전류(인출전류)가 화살표(A)에 의해 나타난 바와 같이, 데이터 구동부로부터 신호라인(Y1 - Yn)에 공급된다. 픽셀회로(Pi,j)에서는, 급전배선(90)과 공급라인(Zi)에서부터 구동트랜지스터(23)의 드레인-소스 경로 및 스위치 트랜지스터(21)의 드레인-소스 경로를 거쳐 신호라인(Yj)까지 기입전류(인출전류)가 흐른다. 구동트랜지스터(23)의 드레인-소스 경로를 통해 흐르는 전류의 전류값은 데이터 구동부에 의해 일의적으로 제어된다. 데이터 구동부는 외부로부터 입력된 그레이 레벨에 따라 기입전류(인출 전류)의 전류값을 설정한다. 기입전류(인출 전류)가 흐르는 동안, i번째 열의 각 픽셀 회로(Pi ,1 내지 Pi ,n)의 구동트랜지스터(23)의 게이트(23g)와 소스(23s)의 전압은 신호선(Y1 내지 Yn, 등)을 흐르는 기입전류(인출 전류)의 전류값, 및 트랜지스터(23)의 Vg-Ids 특성에서 오버타임 변화와 무관한 구동트랜지스터(23)의 드레인(23d)과 소스(23s) 사이를 흐르는 기입전류(인출 전류)의 전류값에 따라 강제로 설정된다. 이러한 전압의 레벨에 대응하는 크기를 갖는 전하들은 캐패시터(24)에 저장됨으로서 기입전류(인출 전류)의 전류값은 구동트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전압 레벨로 변환된다. 순차적인 발광구간동안, 주사라인(Xi)은 로우 레벨로 바뀜으로서 스위치 트랜지스터(21)와 유지트랜지스터(22)는 꺼진다. 캐패시터(24)의 전극(24A)측 상의 전하들은 OFF 상태의 유지트랜지스터(22)에 의해 한정되고, 플로우팅 상태가 정해진다. 따라서, 구동트랜지스터(23)의 소스(23s) 전압이 선택구간부터 발광구간까지 과도기내에 조절되더라도, 구동트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전위차는 유지된다. 선택구간동안, 어떤 열도 선택되지 않은 구간에서, 즉 클럭 신호가 하이 레벨이고, 그리고 급전배선(90)과 공급라인(Zi)의 전위가 유기 EL 소자(20)의 대향전극(20c)과 급전배선(90)의 전위(Vcom) 보다 더 클 때, 구동전류는 급전배선(90)으로부터 흐르게 되고, 따라서 공급라인(Zi)은 구동트랜지스터(23)의 드레인-소스 경로를 통해 화살표(B)방향으로 유기 EL 소자(20)에 대해 더 높은 전위를 갖게 된다. 따라서, 유기 EL 소자는 빛을 발하게 된다. 구동전류의 전류값은 구동트랜지스터(23)의 게이트(23g)와 소스(23s) 사이의 전압에 의존한다. 이 때문에, 발광구간동안 구동전류의 전류값은 선택구간동안 기입전류(인출 전류)의 전류값과 같다. 선택구간에서, 어떤 열이 선택된 구간동안, 즉 클럭 신호가 로우 레벨이면, 급전배선(90)의 전위 즉, 공급라인(Zi)은 대향전극(20c)과 급전배선(90)의 전위(Vcom) 이하이다. 따라서, 아무런 구동전류도 유기 EL 소자(20)로 흐르지 않고, 발광도 일어나지 않는다.
앞서 설명한 구동 방법 중 하나에서, 스위치 트랜지스터(21)는 구동트랜지스터(23)의 신호 라인(Yj)과 소스(23s) 사이의 전류를 켜거나(선택구간) 또는 끄는(발광구간) 기능을 한다. 유지트랜지스터(22)는 선택구간동안 구동트랜지스터(23)의 소스(23s)와 드레인(23d) 사이에 전류를 공급하고, 그리고 발광구간동안 트랜지스터(23)의 게이트(23g)와 소스(23s) 사이에서 전압을 유지할 수 있도록 기능한다. 구동트랜지스터(23)는 그레이 레벨에 대응하는 크기를 갖는 전류를 유기 EL 소자 (20)에 공급함으로써 유기 EL 소자(20)를 구동하도록 기능한다.
앞서 설명한 것과 같이, 급전배선(90)으로 흐르는 전류의 크기는 한 행의 공급라인(Zi)에 연결된 n 개의 유기 EL 소자(20)로 흐르는 구동전류의 크기의 합과 같다. VGA 또는 그 이상의 픽셀을 사용하는 동영상 구동을 위한 선택구간이 정해졌을 때, 각 급전배선(90)의 기생 캐패시턴스는 증가한다. 박막 트랜지스터의 게이트 전극 또는 소스/드레인 전극을 형성하는 박막으로부터 성형된 배선의 저항은 너무 높아서 기입전류(구동전류)가 n 개의 유기 EL 소자(20)로 공급될 수 없다. 본 실시예에서, 급전배선(90)은 픽셀 회로(P1 ,1 내지 Pm ,n)의 박막 트랜지스터의 게이트 전극 또는 소스/드레인 전극과 다른 도전층으로부터 형성된다. 이 때문에, 급전배선(90)에 의한 전압 강하는 작다. 짧은 선택구간일지라도, 기입전류(인출 전류)는 어떤 지연도 없이 충분히 공급될 수 있다. 급전배선(90)의 저항이 두꺼워짐으로 인해 더 낮아지기 때문에 급전배선(90)은 좁게 만들어질 수 있다. 하향 광방출형 구조에서, 픽셀 개구비의 감소를 최소화될 수 있다.
이와 유사하게, 발광구간동안 급전배선(91)으로 흐르는 구동전류의 크기는 선택구간동안 급전배선(90)을 흐르는 기입전류(인출 전류)의 그것과 같다. 공통배선(91)이 픽셀 회로(P1 ,1 내지 Pm ,n)의 제 1 내지 제 3 박막 트랜지스터의 게이트 전극 또는 소스/드레인 전극과 다른 도전층을 사용하기 때문에, 공통배선(91)은 충분히 두껍게 만들 수 있고, 그리고 그 저항도 더 낮출 수 있다. 덧붙여, 대향전극(20c) 자체가 얇아지고 그 저항이 증가할지라도, 대향전극(20c)의 전압은 평면에서 균일하게 될 수 있다. 그러므로, 동일한 전위가 모든 픽셀전극(20a)에 인가되더라도, 유기 EL층(20b)의 발광 강도는 거의 동일하고, 평면내의 발광 강도는 균일하게 될 수 있다.
EL 디스플레이 패널(1)이 상향 광방출형으로서 사용될 때, 대향전극(20c)은 더 얇게 만들어질 수 있다. 따라서, 유기 EL층(20b)으로부터 조사되는 빛은 대향전극(20c)을 통과할 때 거의 저하되지 않는다. 덧붙여, 공통배선(91)들은 수평방향에서 인접한 픽셀전극(20a) 사이에 각각 구비되기 때문에, 평면에서 보았을 때, 픽셀 개구비의 감소도 최소화될 수 있다.
[급전배선 및 공통배선의 폭, 단면적, 및 저항성]
디스플레이 패널이 앞서 설명한 두 가지 구동방법들 중 후자에 의해 구동될 때, 급전배선(90)은 절연기판(2)의 한쪽 가장자리에 배치된 제 1 리드 배선에 의해 상호 전기적으로 도통되고, 그리고 이로 인해 외부 클럭 신호에 의해 등전위로 설정된다. 제 1 리드 배선은 절연기판(2)의 양단에서 배선 단자에 연결된다. 외부 구동회로로부터 배선 단자로 인가되는 전압들이 등전위이기 때문에, 전류는 모든 급전배선(90)에 신속하게 인가될 수 있다.
공통배선(91)들은 제 1 리드 배선이 구비된 절연기판(2)의 가장자리와 다른 가장자리에 배치된 제 2 리드 배선에 의해 상호 연결된다. 공통 전압(Vss)은 공통배선(91)에 인가된다. 제 2 리드 배선은 제 1 리드 배선으로부터 절연된다.
디스플레이 패널(1)이 WXGA(768×1366)에 해당하는 픽셀들을 가질 때, 급전 배선(90)과 공통배선(91)의 원하는 폭과 단면적이 정해진다. 도 9는 각 하위 픽셀의 구동트랜지스터(23)와 유기 EL 소자(20)의 전류-전압 특성을 나타내는 그래프이다.
도 9를 참조하면, 세로좌표는 하나의 구동트랜지스터(23)의 소스(23s)와 드레인(23d) 사이를 흐르는 기입전류의 전류값 또는 하나의 유기 EL 소자(20)의 양극과 음극 사이를 흐르는 구동전류의 전류값을 나타낸다. 가로좌표는 하나의 구동트랜지스터(23)의 드레인(23d)과 소스(23s) 사이의 전압을 나타낸다(하나의 구동트랜지스터(23)의 게이트(23g)와 드레인(23d) 사이의 전압이기도 함). 도 9를 참조하면, 직선(Ids_max)은 최고 발광상태의 그레이 레벨(가장 밝은 표시)에 대한 기입전류와 구동전류를 나타낸다. 일점쇄선(Ids_mid)은 최고 발광상태의 그레이 레벨과 최저 발광상태의 그레이 레벨 사이의 중간 발광상태에 대한 기입전류와 구동전류를 나타낸다. 이점쇄선(Vpo)은 구동트랜지스터(23)의 비포화영역(선형영역)과 포화영역 사이의 임계값, 즉 핀치오프 전압을 나타낸다. 삼점쇄선(Vds)은 구동트랜지스터(23)의 소스(23s)와 드레인(23d) 사이를 흐르는 기입전류를 나타낸다. 점선(Iel)은 유기 EL 소자(20)의 양극과 음극 사이를 흐르는 구동전류를 나타낸다.
전압(VP1)은 최고 발광상태의 그레이 레벨에 대한 구동트랜지스터(23)의 핀치오프 전압이다. 전압(VP2)은 최고 발광상태의 그레이 레벨용 기입전류가 흐를때 구동트랜지스터(23)의 드레인-대-소스 전압이다. 전압(VELmax)(전압 VP4-전압 VP3)는 유기 EL 소자(20)가 최고 발광상태 그레이 레벨의 구동전류에 의해 발광할 때 양극-대-음극 전압이고, 이는 최고 발광상태 그레이 레벨용 기입전류와 같은 전류 값을 갖는다. 전압(전압 VP4' - 전압 VP3')은 유기 EL 소자(20)가 중간 발광상태 그레이 레벨의 구동전류에 의해 빛을 발할 때 양극-대-음극 전압이고, 이는 중간 발광상태 그레이 레벨용 기입전류와 같은 전류값을 갖는다.
포화영역에서 구동트랜지스터(23)와 유기 EL 소자(20)를 구동하기 위하여, (발광구간동안 급전배선(90)의 구동 급전 전압(VH))에서 (발광구간동안 공통배선(91)의 전압 Vcom)을 감산하여 얻어진 값(VX)은 다음의 [수학식 2]를 만족하고,
VX = Vpo + Vth + Vm + VEL
여기서, Vth(= VP2 - VP1, 최고 발광상태용)는 구동트랜지스터(23)의 임계전압이고, VEL(= VEmax, 최고 발광상태용)은 유기 EL 소자(20)의 양극-대-음극 전압이고, 그리고 Vm은 그레이 레벨에 따라 대체되는 허용전압이다.
도 9로부터 명백한 바와 같이, 전압(VX)는, 발광상태 그레이 레벨이 더 높을 수록, 트랜지스터(23)의 소스와 드레인 사이에서 필요한 전압(Vpo + Vth)이 더 높아지고, 뿐만 아니라 유기 EL 소자(20)의 양극과 음극 사이에서 필요한 전압(VEL)도 더 높아진다. 이로 인해, 발광상태 그레이 레벨이 높아짐에 따라 허용전압(Vm)은 낮아진다.
유기 EL 소자(20)는 낮거나 높은 분자량의 어떤 EL 물질이라 할지라도 시간이 경과함에 따라 점차 열악하게 되고 그 저장은 증가하게 된다. 10,000시간후 양극-대-음극 전압이 초기 상태에 비해 약 1.4 배 또는 수배인 것이 분명했었다. 즉, 발광상태 그레이 레벨이 변하지 않더라도 전압(VEL)은 시간의 경과를 따라 상승한 다. 초기 구동상태의 허용전압(Vm)이 가능한한 높을 때, 동작은 장기간에 걸쳐 안정적이다. 따라서, 전압(VEL)이 8 V 이상, 더욱 바람직하게는 13 V 이상이 되도록 전압(VX)이 설정된다.
허용전압(Vm)은 유기 EL 소자(20)의 저항 증가량 뿐만 아니라 급전배선(90)에 의한 전압 강하도 포함한다.
만약 전압 강하가 급전배선(90)의 배선 저항 때문에 크다면, EL 디스플레이 패널(1)의 전력 소비는 상당히 증가한다. 따라서, 급전배선(90)의 전압 강하는 1 V 이하로 설정하는 것이 특히 바람직하다.
한 픽셀의 열-방향 길이를 나타내는 픽셀 폭(Wp), 열방향으로의 픽셀의 갯수(1366), 제 1 리드 배선으로부터 픽셀 영역 외부의 한 배선 단자까지의 연장부, 및 제 1 리드 배선으로부터 픽셀 영역 외부의 또 다른 배선 단자까지의 연장부들은 고려되어 정해진다. 이러한 경우에서, 제 1 리드 배선의 총 길이는 32 인치의 패널 크기를 갖는 디스플레이 패널(1)에 대해 706.7 mm이고, 40 인치에 대해 895.2 mm 이다. 만약, 급전배선(90)과 공통배선(91)의 라인 폭(WL)이 크다면, 유기 EL층(20b)의 면적은 구조적으로 줄어든다. 더불어, 또 다른 배선에 대한 오버랩 기생 캐패시턴스도 만들어지고, 전압 강하도 더 커진다. 이것을 방지하기 위하여, 급전 및 공통배선(90, 91)의 라인 폭(WL)은 픽셀 폭(Wp)의 1/5 이하로 억제되는 것이 바람직하다.이것을 고려하면, 라인 폭(WL)은 32 인치의 패널 크기를 갖는 디스플레이 패널(1)에 대해 34 ㎛ 이하이고, 40 인치에 대해 44 ㎛ 이하이다. 급전배선(90)과 공통배선(91)의 최대 두께(Hmax)는 제 1 내지 제 3 트랜지스터(21 ~ 23)의 최소 공 정 크기(4 ㎛)의 1.5 배이고, 다시 말해 가로세로비가 고려되어 결정될 때 6 ㎛ 이다. 급전배선(90)과 공통배선(91)의 최대 단면적(Smax)은 32 인치에 대해 204 ㎛2 이고, 40 인치에 대해 264 ㎛2 이다.
최대 전류가 흐르도록 하기 위해 32 인치 디스플레이 패널(1)이 최대로 발광될 때, 급전배선(90)과 공통배선(91)의 최대 전압 강하를 1 V 이하로 만들기 위하여, 급전배선(90)과 공통배선(91)의 배선 저항성(ρ)/ 단면적(S)은 도 10에 도시된 바와 같이 4.7 Ω/cm 이하로 설정되어야 한다. 도 11은 32 인치 디스플레이 패널(1)의 급전배선과 공통배선의 단면적과 전류 밀도 사이의 상관관계를 도시한 것이다. 앞서 설명한 급전배선(90)과 공통배선(91)이 최대 단면적(Smax)을 가질 때 허용되는 저항은 32 인치에서 9.6 μΩcm 이며 40 인치에 대해서는 6.4 μΩcm 이다.
최대 전류의 흐름을 만들기 위해 40 인치 디스플레이 패널(1)이 최대로 발광할 때, 급전배선(90)과 공통배선(91)의 최대 전압 강하를 1 V 이하로 만들기 위하여, 급전배선(90)과 공통배선(91)의 배선 저항성(ρ)/ 단면적(S)은 도 12에 도시된 바와 같이 2.4 Ω/cm 이하로 설정되어야 한다. 도 13은 40 인치 디스플레이 패널(1)의 급전배선과 공통배선의 단면적과 전류 밀도 사이의 상관관계를 도시한 것이다.
EL 디스플레이 패널이 급전배선(90)과 공통배선(91)에서의 오류로 인하여 동작을 멈추는 오류까지의 중간시간(Median Time to Failure, MTF)은 [수학식 3]을 만족한다.
MTF = A exp ( Ea / Kb T ) / ρJ2
여기서, Ea는 활성 에너지, KbT = 8.617 ×10-5 eV 이고, ρ는 급전배선(90)과 공통배선(91)의 저항이고, 그리고 J는 전류 밀도이다.
급전배선(90)과 공통배선(91)의 오류까지의 중간시간(MTF)은 저항 또는 전자이송의 증가로 인해 결정된다. 급전과 공통배선(90, 91)이 Al-기반 물질(Al 단일 구조 또는 AlTi 또는 AlNd와 같은 합금)로 정해지고, 연산이 10,000 시간의 MTF 및 85 ℃의 동작 온도에 대해 수차례에 걸쳐 이루어질 때, 전류 밀도(J)는 2.1 ×104 A/cm2 이하이어야 한다. 급전과 공통배선(90, 91)이 Cu로 정해질 때, 전류 밀도(J)는 2.1 ×106 A/cm2 이하이어야 한다. Al 합금에서 Al을 제외한 물질은 Al 보다 낮은 저항을 갖는 것으로 가정한다.
이와 같은 것들을 고려하면, 32 인치 디스플레이 패널(1)에서, Al-기반 급전배선(90)과 공통배선(91)의 단면적(S)은, 도 11에 도시된 바와 같이 10,000시간에 대해 완전 발광 상태에서 어떠한 오류도 방지하기 위하여 57 ㎛2 이상이어야 한다. Cu로 만들어진 급전배선(90)과 공통배선(91)의 단면적(S)은, 도 11에 도시된 바와 같이 0.43 ㎛2 이상이어야 한다.
40 인치 디스플레이 패널(1)에서, Al-기반 급전배선(90)과 공통배선(91)의 단면적(S)은, 도 13에 도시된 바와 같이 10,000시간에 대해 완전 발광 상태에서 어떠한 오류도 방지하기 위하여 92 ㎛2 이상이어야 한다. Cu로 만들어진 급전배선(90)과 공통배선(91)의 단면적(S)은, 도 13에 도시된 바와 같이 0.69 ㎛2 이상이어야 한다.
32 인치 디스플레이 패널(1)에서, Al-기반 급전배선(90)과 공통배선(91)의 배선 저항성(ρ)/ 단면적(S)은 4.7 Ω/cm 이하이다. 이로써, 최소 단면적(Smin)은 85.1 ㎛2 이다. 급전 및 공통배선(90, 91)의 라인 폭(WL)이 34 ㎛ 이하이기 때문에, 앞서 설명한 바와 같이, 양 배선(90, 91)의 최소 두께(Hmin)는 2.50 ㎛ 이다.
40 인치 디스플레이 패널(1)에서, Al-기반 급전배선(90)과 공통배선(91)의 배선 저항성(ρ)/ 단면적(S)은 앞서 설명한 바와 같이 2.4 Ω/cm 이하이다. 이로써, 최소 단면적(Smin)은 167 ㎛2 이다. 배선(90, 91)의 라인 폭(WL)이 44 ㎛ 이하이기 때문에, 앞서 설명한 바와 같이, 양 배선(90, 91)의 최소 두께(Hmin)는 3.80 ㎛ 이다.
32 인치 디스플레이 패널(1)에서, Cu로 만들어진 급전배선(90)과 공통배선(91)의 배선 저항성(ρ)/ 단면적(S)은 4.7 Ω/cm 이하이고, 앞서 설명한 바와 같이, Cu의 저항은 2.10 μΩcm로 가정한다. 이로써, 최소 단면적(Smin)은 44.7 ㎛2 이다. 양 배선(90, 91)의 라인 폭(WL)이 34 ㎛ 이하이기 때문에, 앞서 설명한 바와 같이, 양 배선(90, 91)의 최소 두께(Hmin)는 1.31 ㎛ 이다.
40 인치 디스플레이 패널(1)에서, Cu로 만들어진 급전배선(90)과 공통배선(91)의 배선 저항성(ρ)/ 단면적(S)은 앞서 설명한 바와 같이 2.4 Ω/cm 이하이다. 이로써, 최소 단면적(Smin)은 87.5 ㎛2 이다. 배선(90, 91)의 라인 폭(WL)이 44 ㎛ 이하이기 때문에, 앞서 설명한 바와 같이, 배선(90, 91)의 최소 두께(Hmin)는 1.99 ㎛ 이다.
따라서, 디스플레이 패널(1)이 낮은 전력소비로 동작하게끔 하기 위하여, 급전배선(90)과 공통배선(91)의 전압 강하는 1 V 이하로 정하는 것이 바람직하다. 그와 같은 조건을 설정하기 위하여, 급전배선(90)과 공통배선(91)이 Al-기반 물질로 만들어진 32 인치 디스플레이 패널(1)에서, 두께(H)는 2.5 내지 6.0 ㎛ 이고, 폭(WL)은 14.1 내지 34.0 ㎛ 이고, 그리고 저항은 4.0 내지 9.6 μΩcm이다. 급전배선(90)과 공통배선(91)이 Al-기반 물질로 만들어진 40 인치 디스플레이 패널(1)에서, 두께(H)는 3.8 내지 6.0 ㎛ 이고, 폭(WL)은 27.8 내지 44.0 ㎛ 이고, 그리고 저항은 4.0 내지 9.6 μΩcm이다.
일반적으로, Al-기반 급전배선(90)과 공통배선(91)에 대해, 두께(H)는 2.5 내지 6.0 ㎛ 이고, 폭(WL)은 14.1 내지 44.0 ㎛ 이고, 그리고 저항은 4.0 내지 9.6 μΩcm이다.
급전배선(90)과 공통배선(91)이 Cu로 만들어진 32 인치 디스플레이 패널(1)에서, 두께(H)는 1.31 내지 6.00 ㎛ 이고, 폭(WL)은 7.45 내지 34.00 ㎛ 이고, 그리고 저항은 2.1 내지 9.6 μΩcm이다. 양 배선(90, 91)이 Cu로 만들어진 40 인치 디스플레이 패널(1)에서, 두께(H)는 1.99 내지 6.00 ㎛ 이고, 폭(WL)은 14.6 내지 44.00 ㎛ 이고, 그리고 저항은 2.1 내지 9.6 μΩcm이다.
일반적으로, Cu로 만들어진 급전배선(90)과 공통배선(91)에 대해, 두께(H)는 1.31 내지 6.00 ㎛ 이고, 폭(WL)은 7.45 내지 44.00 ㎛ 이고, 그리고 저항은 2.1 내지 9.6 μΩcm이다.
따라서, Al-기반 물질 또는 Cu가 급전배선(90) 또는 공통배선(91)을 위해 사용될 때, EL 디스플레이 패널(1)의 배선(90, 91)은 1.31 내지 6.00 ㎛ 의 두께(H), 7.45 내지 44.00 ㎛ 의 폭(WL), 그리고 2.1 내지 9.6 μΩcm의 저항을 갖는다.
앞서 설명한 바와 같이, 수평방향에서 적색 하위-픽셀(Pr)의 라인과 녹색 하위-픽셀(Pg)의 라인 사이에서 돌출되도록 형성된 공통배선(91)은 제 1 내지 제 3 트랜지스터(21 ~ 23)의 전극들로부터 다른 층으로부터 형성된다. 그러므로, 공통배선(91)은 두껍게 만들어질 수 있고 낮은 저항을 가질 수 있다. 낮은 저항을 가지는 공통배선(91)은 대향전극(20c)에 전기적으로 도통된다. 이 때문에, 대향전극(20c) 자체가 얇아지고 그 저항이 증가할 때에도, 대향전극(20c)의 전압은 평면에서 균일해질 수 있다. 그러므로, 같은 전위가 모든 하위-픽셀전극(20a)에 인가되는 경우에도, 유기 EL 층(20b)의 발광도는 거의 같고, 평면에서 발광도는 균일해질 수 있다.
디스플레이 패널(1)이 상향 방출형으로 사용될 때, 대향전극(20c)은 더 얇게 만들어질 수 있다. 그러므로, 유기 EL 층(20b)으로부터 방출된 빛은 대향전극(20c)을 통해 통과하는 동안 거의 감소하지 않는다. 또한, 공통배선(91)이 상측에서 볼 때(도 1) 수직 방향으로 인접하여 하위 픽셀전극(20a) 사이에 구비되기 때문에, 픽 셀 개구비의 감소는 최소화될 수 있다.
또한, 수평 방향의 녹색 하위-픽셀(Pg)의 라인과 청색 하위-픽셀(Pb)의 라인 사이에 돌출되도록 형성된 선택배선(89)은 제 1 내지 제 3 트랜지스터(21 내지 23)의 전극과 다른 층으로부터 형성된다. 그러므로, 선택배선(89)은 두껍게 만들어질 수 있고 낮은 저항을 가진다. 낮은 저항을 가지는 공통배선(91)이 얇은 주사라인(X) 상에 형성된다. 이 때문에, 주사라인(X)에서 전압 강하는 억제될 수 있고, 주사라인(X) 및 선택배선(89)에서 신호 지연은 억제될 수 있다. 즉, 수평 방향의 하위-픽셀(P)의 행에 초점을 맞출 때, 이동 펄스는 지연 없이 모든 하위-픽셀(P)에서 하이 레벨로 변한다.
선택배선(89)은 저항을 감소시키기 위해 두껍게 만들어지기 때문에, 선택배선(89)은 좁게 만들어질 수 있다. 이 때문에, 픽셀 개구비의 감소는 최소화될 수 있다.
또한, 수평 방향의 청색 하위-픽셀(Pb)의 라인과 적색 하위-픽셀(Pr)의 라인 사이에 돌출되도록 형성된 급전배선(90)은 트랜지스터(21 내지 23)의 전극과 다른 층으로부터 형성된다. 그러므로, 급전배선(90)은 두껍게 만들어질 수 있고 낮은 저항을 가진다. 낮은 저항을 가지는 급전배선(90)은 얇은 공급라인(Z) 상에 형성된다. 이 때문에, 공급라인(Z)에서 전압 강하는 억제될 수 있고, 공급라인(Z) 및 급전배선(90)에서 신호 지연은 억제될 수 있다. 예를 들면, 디스플레이 패널(1)의 크기가 급전배선(90) 없이 증가될 때, 평면에서 발광도는 공급라인(Z)에서 전압 강하에 기인하여 변할 수 있거나, 어떤 유기 EL 소자(20)는 발광할 수 없다. 그러나, 본 실시예에서, 낮은 저항을 가지는 급전배선(90)이 공급라인(Z)에 전기적으로 도통되기 때문에, 평면에서 발광도는 변하는 것이 방지되고, 발광할 수 없는 유기 EL 소자(20)는 제거될 수 있다.
급전배선(90)은 저항을 감소시키기 위해 두껍게 만들어지기 때문에, 급전배선(90)은 좁게 만들어질 수 있다. 이 때문에, 픽셀 개구비의 감소는 최소화될 수 있다.
돌출되도록 형성된 선택배선(89), 급전배선(90), 및 공통배선(91)은 두껍게 구비되기 때문에, 유기 EL층(20b)은 습식 코팅에 의해 다른 색을 가질 수 있다. 그러므로, 하위-픽셀(P)을 분리하기 위한 특별한 뱅크가 구비될 필요가 없고, 디스플레이 패널(1)은 용이하게 제작될 수 있다.
[제 1 변형]
본 발명은 상술한 실시예에 제한되지 않고, 본 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정 및 변형이 만들어질 수 있다.
상술한 실시예에서, 제 1 내지 제 3 트랜지스터(21 내지 23)는 N-채널 전계 효과 트랜지스터로서 설명되었다. 트랜지스터(21 내지 23)는 P-채널 전계 효과 트랜지스터일 수 있다. 이러한 경우에, 트랜지스터(21 내지 23)의 소스(21s, 22s, 및 23s)와 트랜지스터(21 내지 23)의 드레인(21d, 22d, 및 23d) 사이의 관계는 도 2에서 도시되는 회로도에서 역전된다. 예를 들면, 구동트랜지스터(23)가 P-채널 전계 효과 트랜지스터일 때, 구동트랜지스터(23)의 드레인(23d)은 유기 EL 소자(20)의 하위-픽셀전극(20a)에 전기적으로 도통된다. 소스(23s)는 공급라인(Z)에 전기적으 로 도통된다.
[제 2 변형]
상술한 실시예에서, 3 개 트랜지스터(21 내지 23)는 1-도트 픽셀마다 구비된다. 본 발명은 1-도트 하위-픽셀(P)마다 하나 이상의 구동트랜지스터를 가진 어떠한 디스플레이 패널에도 적용될 수 있고, 트랜지스터의 수 및 패널이 전류-구동 또는 전압-구동인지 여부와 무관하게 능동 구동 방법에 의해 이러한 트랜지스터들을 사용하여 구동될 수 있다.
[제 3 변형]
상술한 실시예에서, 선택배선(89)은 녹색 하위-픽셀(Pg)의 열과 청색 하위-픽셀(Pb)의 열 사이에 돌출하도록 형성된다. 그러나, 선택배선(89) 대신에, 공통배선(91)과 같은 공통배선이 녹색 하위-픽셀(Pg)의 열과 청색 하위-픽셀(Pb)의 열 사이에 형성될 수 있다. 그러므로, 2개 공통배선이 매 픽셀(3)마다 형성된다. 이러한 경우에, 트렌치(35)는 공통배선 하에 형성되지 않는다. 공통배선은 주사라인(X)으로부터 절연된다. 공통배선의 표면은 발액성 도전층(55)과 같은 발액성 도전층으로 코팅된다. 공통배선은 대향전극(20c)에 전기적으로 도통된다.
[제 4 변형]
상술한 실시예에서, 신호라인(Y)은 게이트층으로부터 형성된다. 대신, 신호라인(Y)은 드레인층으로부터 형성될 수 있다. 이러한 경우에, 주사라인(X) 및 공급라인(Z)은 게이트층으로부터 형성되고, 신호라인(Y)은 주사라인(X) 및 공급라인(Z) 상에 배치된다.
[제 5 변형]
상술한 실시예에서, 공통배선(91)은 수직 방향으로 인접한 적색 하위-픽셀(Pr)과 녹색 하위-픽셀(Pg) 사이에 배치된다. 주사라인(X) 및 선택배선(89)은 수직으로 인접한 녹색 하위 픽셀(Pg)과 청색 하위-픽셀(Pb) 사이에 배치된다. 공급라인(Z) 및 급전배선(90)은 하나의 픽셀(3)의 청색 하위-픽셀(Pb)과 인접한 픽셀(3)의 적색 하위-픽셀(Pr) 사이에 배치된다. 그러므로, 적색 하위-픽셀(Pr)의 유기 EL층(20b), 녹색 하위-픽셀(Pg)의 유기 EL층(20b), 및 청색 하위-픽셀(Pb)의 유기 EL층(20b)이 이러한 순서로 반복되어 배치된다. 즉, 상술한 실시예에서, 공급라인(Z), 급전배선(90), 공통배선(91), 주사라인(X) 및 선택배선(89)이 이러한 순서로 반복되어 배치된다. 다르게 말하자면, 적색 하위-픽셀(Pr)의 유기 EL층(20b), 녹색 하위-픽셀(Pg)의 유기 EL층(20b), 및 청색 하위-픽셀(Pb)의 유기 EL층(20b)이 이러한 순서로 반복되어 배치된다. 그러나, 이들이 언제나 이러한 순서로 배치될 필요는 없다. 대신, 주사라인(X) 및 선택배선(89), 또는 공급라인(Z) 및 급전배선(90)이 적색 하위-픽셀(Pr)과 녹색 하위-픽셀(Pg) 사이에 배치될 수 있다. 공통배선(91), 또는 공급라인(Z) 및 급전배선(90)이 녹색 하위-픽셀(Pg)과 청색 하위-픽셀(Pb) 사이에 배치될 수 있다. 공통배선(90), 또는 주사라인(X) 및 선택배선(89)이 하나의 픽셀(3)의 청색 하위-픽셀(Pb)과 인접한 픽셀(3)의 적색 하위-픽셀(Pr) 사이에 배치될 수 있다.
상술한 복수의 변형은 결합될 수 있다.

Claims (23)

  1. 복수의 픽셀을 가지고 각 픽셀마다 복수의 트랜지스터를 구비하여 형성된 트랜지스터 배치기판;
    상기 트랜지스터 배치기판의 표면에 돌출되도록 형성되고 서로 평행하게 배치된 복수의 배선;
    각 픽셀마다 구비되고, 상기 배선들을 따라 상기 트랜지스터 배치기판의 표면 상에 상기 배선들 사이로 배치된 복수의 픽셀전극;
    각 픽셀전극 상에 각각 형성된 복수의 발광층; 및
    상기 발광층 상에 적층된 대향전극;을 포함하며,
    상기 트랜지스터 각각은 게이트, 게이트 절연막, 소스 및 드레인을 가지는 것을 특징으로 하는 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 복수의 트랜지스터는 소스와 드레인 중 하나가 상기 픽셀전극에 도통된 구동트랜지스터와, 상기 구동트랜지스터의 드레인과 소스 사이에 기입 전류를 공급하는 스위치 트랜지스터와, 그리고 발광구간에 상기 구동트랜지스터의 게이트와 소스 사이에 전압을 유지하는 유지트랜지스터를 포함하는 것을 특징으로 하는 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 복수의 배선은 상기 구동트랜지스터의 소스와 드레인 중 다른 하나에 도통된 적어도 하나의 급전배선과, 상기 스위치 트랜지스터를 선택하는 선택배선과, 그리고 상기 대향전극에 도통된 공통배선을 포함하는 것을 특징으로 하는 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 발광층은 상기 급전배선, 상기 선택배선과 상기 공통배선 중 2 개 사이에 형성되는 것을 특징으로 하는 디스플레이 패널.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 복수의 배선은 순서를 가지고 배치된 상기 급전배선, 상기 선택배선 및 상기 공통배선을 포함하는 각 집합을 복수개 배치하여 형성되는 것을 특징으로 하는 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 복수의 픽셀은 적색 픽셀, 녹색 픽셀 및 청색 픽셀을 포함하는 것을 특징으로 하는 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 복수의 픽셀은 순서를 가지는 상기 적색 픽셀, 상기 녹색 픽셀 및 상기 청색 픽셀을 포함하는 각 집합을 복수개 배치하여 형성되는 것을 특징으로 하는 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 배선은 1.31 내지 6.00 ㎛의 두께를 가지는 것을 특징으로 하는 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 배선은 7.45 내지 44.00 ㎛의 폭을 가지는 것을 특징으로 하는 디스플레이 패널.
  10. 제 1 항에 있어서,
    상기 배선은 2.1 내지 9.6 μΩcm의 저항률을 가지는 것을 특징으로 하는 디스플레이 패널.
  11. 제 1 항에 있어서,
    상기 복수의 배선은 상기 트랜지스터의 소스 및 드레인으로 사용되는 층과 게이트로 사용되는 층과는 다른 도전층으로부터 형성되는 것을 특징으로 하는 디스플레이 패널.
  12. 제 1 항에 있어서,
    상기 복수의 배선은 상기 픽셀전극으로 사용되는 층과는 다른 도전층으로부터 형성되는 것을 특징으로 하는 디스플레이 패널.
  13. 제 1 항에 있어서,
    상기 복수의 배선은 상기 트랜지스터의 소스 및 드레인으로 사용되는 층과 게이트로 사용되는 층보다 두꺼운 것을 특징으로 하는 디스플레이 패널.
  14. 제 1 항에 있어서,
    상기 복수의 배선은 상기 픽셀전극으로 사용되는 층보다 두꺼운 것을 특징으로 하는 디스플레이 패널.
  15. 복수의 픽셀전극;
    상기 복수의 픽셀전극 각각에 구비되는 복수의 발광층;
    상기 복수의 발광층에 구비되는 대향전극;
    상기 복수의 픽셀전극 각각에 도통되는 복수의 구동트랜지스터;
    상기 복수의 구동트랜지스터들 중 대응되는 한 구동트랜지스터의 드레인과 소스 사이에 기입 전류를 각각 공급하는 복수의 스위치 트랜지스터;
    상기 복수의 구동트랜지스터들 중 대응되는 한 구동트랜지스터의 게이트와 소스 사이에 전압을 각각 유지하는 복수의 유지트랜지스터;
    상기 복수의 구동트랜지스터, 상기 복수의 스위치 트랜지스터 및 상기 복수의 유지트랜지스터의 소스, 드레인 및 게이트로 사용되는 층과는 다른 도전층으로부터 형성되고, 상기 복수의 구동트랜지스터의 드레인에 도통되는 복수의 급전배선;
    상기 스위치 트랜지스터를 각각 선택하는 복수의 선택배선; 및
    상기 대향전극에 각각 도통된 복수의 공통배선;을 포함하는 것을 특징으로 하는 디스플레이 패널.
  16. 제 15 항에 있어서,
    상기 복수의 선택배선은 상기 복수의 구동트랜지스터, 상기 복수의 스위치 트랜지스터 및 상기 복수의 유지트랜지스터의 소스와 드레인으로 사용되는 층과, 게이트로 사용되는 층과는 다른 도전층으로부터 형성되는 것을 특징으로 하는 디스플레이 패널.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 복수의 공통배선은 상기 복수의 구동트랜지스터, 상기 복수의 스위치 트랜지스터 및 상기 복수의 유지트랜지스터의 소스와 드레인으로 사용되는 층과, 게이트로 사용되는 층과는 다른 도전층으로부터 형성되는 것을 특징으로 하는 디스플레이 패널.
  18. 제 15 항 또는 제 16 항에 있어서,
    상기 급전배선, 상기 선택배선과 상기 공통배선 중 적어도 하나는 상기 복수의 구동트랜지스터, 상기 복수의 스위치 트랜지스터 및 상기 복수의 유지트랜지스터의 소스 및 드레인으로 사용되는 층과 게이트로 사용되는 층보다 두꺼운 것을 특징으로 하는 디스플레이 패널.
  19. 제 15 항 또는 제 16 항에 있어서,
    상기 급전배선, 상기 선택배선과 상기 공통배선 중 적어도 하나는 상기 픽셀전극으로 사용되는 층과는 다른 도전층으로부터 형성되는 것을 특징으로 하는 디스플레이 패널.
  20. 제 15 항 또는 제 16 항에 있어서,
    상기 급전배선, 상기 선택배선과 상기 공통배선 중 적어도 하나는 상기 픽셀전극으로 사용되는 층보다 두꺼운 것을 특징으로 하는 디스플레이 패널.
  21. 복수의 픽셀전극;
    상기 복수의 픽셀전극마다 구비되는 복수의 발광층;
    상기 발광층에 구비되는 대향전극;
    상기 복수의 픽셀전극 각각에 도통되는 복수의 구동트랜지스터;
    상기 구동트랜지스터의 소스와 드레인 사이에 기입 전류를 각각 공급하는 복수의 스위치 트랜지스터;
    상기 구동트랜지스터의 소스와 게이트 사이에 전압을 각각 유지하는 복수의 유지트랜지스터;
    상기 스위치 트랜지스터를 선택하는 선택배선;
    상기 구동트랜지스터, 상기 스위치 트랜지스터 및 상기 유지트랜지스터의 소스 및 드레인으로 사용되는 층과 게이트로 사용되는 층과는 다른 도전층으로부터 형성되고, 상기 대향전극에 도통되는 공통배선;
    상기 구동트랜지스터, 상기 스위치 트랜지스터 및 상기 유지트랜지스터의 소스, 드레인, 및 게이트로 사용되는 층과는 다른 도전층으로부터 형성되고, 상기 공통배선보다 두꺼운 급전배선;을 포함하는 것을 특징으로 하는 디스플레이 패널.
  22. 각 픽셀마다 복수의 트랜지스터를 구비하여 형성된 트랜지스터 배치기판;
    상기 트랜지스터 배치기판 상의 복수의 열에 구비되는 복수의 픽셀전극;
    제 1 색을 발광하기 위해 제 1 열의 상기 복수의 픽셀전극의 각각에 구비되는 제 1 발광층;
    제 2 색을 발광하기 위해 제 2 열의 상기 복수의 픽셀전극의 각각에 구비되는 제 2 발광층;
    제 3 색을 발광하기 위해 제 3 열의 상기 복수의 픽셀전극의 각각에 구비되는 제 3 발광층;
    상기 제 1 발광층, 상기 제 2 발광층 및 상기 제 3 발광층 상에 구비되는 대향전극;
    상기 제 1 발광층, 상기 제 2 발광층 및 상기 제 3 발광층보다 높은 상면을 가지고, 상기 복수의 트랜지스터 중 적어도 하나를 선택하는 선택배선;
    상기 제 1 발광층, 상기 제 2 발광층 및 상기 제 3 발광층보다 높은 상면을 가지고, 상기 대향전극에 도통된 공통배선; 및
    상기 제 1 발광층, 상기 제 2 발광층 및 상기 제 3 발광층보다 높은 상면을 가지고, 상기 복수의 트랜지스터의 상기 복수의 픽셀전극에 도통된 급전배선;을 포함하며,
    상기 트랜지스터 각각은 게이트, 게이트 절연막, 및 소스/드레인을 가지는 것을 특징으로 하는 디스플레이 패널.
  23. 제 22 항에 있어서,
    상기 제 1 발광층은 상기 선택배선, 상기 공통배선과 상기 급전배선 중 2 개 사이에 삽입되고,
    상기 제 2 발광층은 상기 선택배선, 상기 공통배선과 상기 급전배선 중 2 개 사이에 삽입되고, 삽입된 조합은 상기 제 1 발광층이 삽입된 조합과는 다르며, 그리고
    상기 제 3 발광층은 상기 선택배선, 상기 공통배선과 상기 급전배선 중 2 개 사이에 삽입되고, 삽입된 조합은 상기 제 1 발광층이 삽입된 조합과 상기 제 2 발광층이 삽입된 조합과는 다른 것을 특징으로 하는 디스플레이 패널.
KR1020067022107A 2004-09-29 2005-09-27 디스플레이 패널 KR100812861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00283824 2004-09-29
JP2004283824A JP4254675B2 (ja) 2004-09-29 2004-09-29 ディスプレイパネル

Publications (2)

Publication Number Publication Date
KR20070027538A KR20070027538A (ko) 2007-03-09
KR100812861B1 true KR100812861B1 (ko) 2008-03-11

Family

ID=35585813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022107A KR100812861B1 (ko) 2004-09-29 2005-09-27 디스플레이 패널

Country Status (7)

Country Link
US (1) US7446338B2 (ko)
EP (3) EP1794776A2 (ko)
JP (1) JP4254675B2 (ko)
KR (1) KR100812861B1 (ko)
CN (1) CN100472797C (ko)
TW (1) TWI293853B (ko)
WO (1) WO2006035970A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003159786A (ja) * 2001-11-28 2003-06-03 Seiko Epson Corp 吐出方法およびその装置、電気光学装置、その製造方法およびその製造装置、カラーフィルタ、その製造方法およびその製造装置、ならびに基材を有するデバイス、その製造方法およびその製造装置
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP4327042B2 (ja) * 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2009037123A (ja) * 2007-08-03 2009-02-19 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
US7977678B2 (en) * 2007-12-21 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP4688006B2 (ja) * 2008-07-18 2011-05-25 ソニー株式会社 表示装置
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치
JP5381836B2 (ja) * 2010-03-17 2014-01-08 カシオ計算機株式会社 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
US8599118B2 (en) 2011-02-16 2013-12-03 Global Oled Technology Llc Chiplet display with electrode connectors
KR20120124224A (ko) * 2011-05-03 2012-11-13 삼성디스플레이 주식회사 유기 발광 표시 장치
TW201318159A (zh) * 2011-10-19 2013-05-01 Dongguan Masstop Liquid Crystal Display Co Ltd 觸控顯示面板
JP6322247B2 (ja) * 2016-09-16 2018-05-09 Ｎｉｓｓｈａ株式会社 圧力センサ
US11367394B2 (en) 2018-07-30 2022-06-21 Sharp Kabushiki Kaisha Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000875A (ko) * 2000-02-16 2002-01-05 도미나가 가즈토 액티브 구동형 유기 전기발광장치 및 이의 제조방법
EP1331666A2 (en) 2002-01-24 2003-07-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
KR20040051611A (ko) * 2002-08-26 2004-06-18 가시오게산키 가부시키가이샤 디스플레이장치 및 디스플레이장치 구동방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3927323B2 (ja) * 1998-09-11 2007-06-06 パイオニア株式会社 有機ｅｌフルカラーディスプレイパネルおよびその製造方法
JP4224652B2 (ja) 1999-03-08 2009-02-18 三菱瓦斯化学株式会社 レジスト剥離液およびそれを用いたレジストの剥離方法
JP3809758B2 (ja) * 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP2002008871A (ja) * 2000-06-27 2002-01-11 Tohoku Pioneer Corp 有機エレクトロルミネッセンス表示パネル
JP2002195008A (ja) 2000-12-27 2002-07-10 Toshiba Corp コンバインドサイクル発電プラント
TWI257496B (en) 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2002352963A (ja) * 2001-05-23 2002-12-06 Sony Corp 表示装置
JP3743387B2 (ja) 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003186420A (ja) * 2001-12-21 2003-07-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
JP4627966B2 (ja) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4310984B2 (ja) 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2003330387A (ja) * 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
AU2003253719A1 (en) 2002-03-20 2003-09-29 Koninklijke Philips Electronics N.V. Active matrix display devices, and their manufacture
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP2003302936A (ja) 2002-03-29 2003-10-24 Internatl Business Mach Corp <Ibm> ディスプレイ装置、ｏｌｅｄパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびｏｌｅｄディスプレイの制御方法
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TW594628B (en) 2002-07-12 2004-06-21 Au Optronics Corp Cell pixel driving circuit of OLED
JP2004145278A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP3952965B2 (ja) 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4443179B2 (ja) * 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
KR100755398B1 (ko) * 2004-05-21 2007-09-04 엘지전자 주식회사 유기전계발광표시소자 및 그 제조방법
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000875A (ko) * 2000-02-16 2002-01-05 도미나가 가즈토 액티브 구동형 유기 전기발광장치 및 이의 제조방법
EP1331666A2 (en) 2002-01-24 2003-07-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
KR20040051611A (ko) * 2002-08-26 2004-06-18 가시오게산키 가부시키가이샤 디스플레이장치 및 디스플레이장치 구동방법

Also Published As

Publication number Publication date
CN100472797C (zh) 2009-03-25
EP2109145B1 (en) 2018-03-21
EP2109145A1 (en) 2009-10-14
WO2006035970A2 (en) 2006-04-06
CN1954438A (zh) 2007-04-25
US7446338B2 (en) 2008-11-04
EP3528289A1 (en) 2019-08-21
KR20070027538A (ko) 2007-03-09
JP4254675B2 (ja) 2009-04-15
TW200631453A (en) 2006-09-01
WO2006035970A3 (en) 2006-11-16
EP1794776A2 (en) 2007-06-13
JP2006098654A (ja) 2006-04-13
TWI293853B (en) 2008-02-21
US20060066535A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
KR100812861B1 (ko) 디스플레이 패널
US7573068B2 (en) Transistor array substrate and display panel
US7576358B2 (en) Display panel
US7498733B2 (en) Display panel
JP4217834B2 (ja) ディスプレイパネル
JP4706296B2 (ja) ディスプレイパネル
JP4379278B2 (ja) トランジスタアレイ基板及びディスプレイパネル
JP4747543B2 (ja) ディスプレイパネル
JP4792748B2 (ja) ディスプレイパネル
JP4192879B2 (ja) ディスプレイパネル
JP4379285B2 (ja) ディスプレイパネル
JP5212405B2 (ja) ディスプレイパネル
KR100835032B1 (ko) 디스플레이 패널
JP4893753B2 (ja) ディスプレイパネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12