JP4831862B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP4831862B2 JP4831862B2 JP2000364003A JP2000364003A JP4831862B2 JP 4831862 B2 JP4831862 B2 JP 4831862B2 JP 2000364003 A JP2000364003 A JP 2000364003A JP 2000364003 A JP2000364003 A JP 2000364003A JP 4831862 B2 JP4831862 B2 JP 4831862B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- power supply
- gate
- display
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004020 luminiscence type Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 184
- 239000010408 film Substances 0.000 description 179
- 239000000463 material Substances 0.000 description 70
- 238000010586 diagram Methods 0.000 description 43
- 238000000034 method Methods 0.000 description 39
- 239000003990 capacitor Substances 0.000 description 34
- 239000000945 filler Substances 0.000 description 32
- 239000012535 impurity Substances 0.000 description 29
- 239000000758 substrate Substances 0.000 description 28
- 239000003566 sealing material Substances 0.000 description 26
- 238000002347 injection Methods 0.000 description 20
- 239000007924 injection Substances 0.000 description 20
- 238000002161 passivation Methods 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 15
- 239000012298 atmosphere Substances 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000011368 organic material Substances 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 230000005525 hole transport Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical class [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 8
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 description 7
- -1 polyphenylene vinylene Polymers 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 6
- 239000005038 ethylene vinyl acetate Substances 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 6
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 6
- 229920002620 polyvinyl fluoride Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000284 extract Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229920002799 BoPET Polymers 0.000 description 4
- 239000005041 Mylar™ Substances 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 238000001994 activation Methods 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 230000005281 excited state Effects 0.000 description 4
- 239000011152 fibreglass Substances 0.000 description 4
- 230000005283 ground state Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 4
- 239000004800 polyvinyl chloride Substances 0.000 description 4
- 229920000915 polyvinyl chloride Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 239000002274 desiccant Substances 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920000547 conjugated polymer Polymers 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- ODHXBMXNKOYIBV-UHFFFAOYSA-N triphenylamine Chemical class C1=CC=CC=C1N(C=1C=CC=CC=1)C1=CC=CC=C1 ODHXBMXNKOYIBV-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 229910006992 Si1-xCx Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- VOFUROIFQGPCGE-UHFFFAOYSA-N nile red Chemical compound C1=CC=C2C3=NC4=CC=C(N(CC)CC)C=C4OC3=CC(=O)C2=C1 VOFUROIFQGPCGE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
【０００２】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成されたＥＬディスプレイに関する。特に半導体素子（半導体薄膜を用いた素子）を用いたＥＬディスプレイ（電子装置）に関する。またＥＬディスプレイを表示部に用いた電子機器に関する。
【０００３】
【従来の技術】
【０００４】
近年、基板上に薄膜トランジスタ（以後、ＴＦＴ）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００５】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００６】
そしてさらに、自発光型素子としてＥＬ素子を有しているＥＬディスプレイの研究が活発化している。ＥＬディスプレイは有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）または有機ライトエミッティングデバイス（ＯＬＥＤ：Organic Light Emitting Device）も含む。
【０００７】
ＥＬディスプレイは、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【０００８】
また他にも、画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００９】
本明細書において画素電極と対向電極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【００１０】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。また、ＥＬ素子の陽極と陰極との間に生じる電位差をＥＬ駆動電圧と呼ぶ。
【００１１】
ＥＬ素子は、電場を加えることで発生するルミネッセンス（ Electro Luminescence ）が得られると、陽極層と、ＥＬ層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明のＥＬディスプレイは、どちらの発光を用いていても良い。
【００１２】
図２３に従来の多階調方式ＥＬディスプレイのブロック図を示す。図２３のＥＬディスプレイは、基板上に形成されたＴＦＴによって画素部１０１、画素部の周辺に配置されたソース信号側駆動回路１０２及びゲート信号側駆動回路１０３を有している。またＥＬ駆動電圧を制御する外部スイッチ１１６が画素部１０１に接続されている。
【００１３】
ソース信号側駆動回路１０２は基本的にシフトレジスタ１０２a、ラッチ（Ａ）１０２ｂ、ラッチ（Ｂ）１０２ｃを含む。また、シフトレジスタ１０２aにはクロック信号（ＣＫ）及びスタートパルス（ＳＰ）が入力され、ラッチ（Ａ）１０２ｂにはデジタルデータ信号（Digital Data Signals）が入力され、ラッチ（Ｂ）１０２ｃにはラッチ信号（Latch Signals）が入力される。
【００１４】
画素部１０１に入力されるデジタルデータ信号は、時分割階調データ信号発生回路１１４にて形成される。この回路はアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路である。
【００１５】
典型的には、時分割階調データ信号発生回路１１４には、１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間において書き込み期間及び表示期間を選択する手段と、その表示期間の長さを設定する手段とが含まれる。
【００１６】
画素部１０１の構造は、図１８に示すようなものが一般的であった。図１８において、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）と、デジタルデータ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｎ）とが画素部１０１に設けられている。なおデジタルデータ信号とは、デジタルのビデオ信号を意味する。
【００１７】
また電源供給線（Ｖ１〜Ｖｎ）がソース信号線（Ｓ１〜Ｓｎ）と平行して設けられている。電源供給線（Ｖ１〜Ｖｎ）の電位を電源電位と呼ぶ。また配線（Ｖｂ１〜Ｖｂｎ）がゲート線（Ｇ１〜Ｇｎ）と平行して設けられている。配線（Ｖｂ１〜Ｖｂｎ）は外部スイッチ１１６に接続されている。
【００１８】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図を図１９に示す。図１９において、１７０１はスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという）、１７０２はＥＬ素子１７０３に供給する電流を制御するための素子（電流制御素子）として機能するＴＦＴ（以下、ＥＬ駆動用ＴＦＴという）、１７０４はコンデンサ（保持容量）である。
【００１９】
スイッチング用ＴＦＴ１７０１のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線１７０５に接続されている。スイッチングＴＦＴ１７０１のソース領域とドレイン領域は、一方がデジタルデータ信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線１７０６に、もう一方が．ＥＬ駆動用ＴＦＴ１７０２のゲート電極及びコンデンサ１７０４にそれぞれ接続されている。
【００２０】
また、ＥＬ駆動用ＴＦＴ１７０２のソース領域とドレイン領域は、一方は電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１７０７に接続され、もう一方はＥＬ素子１７０３に接続されている。またコンデンサ１７０４は、電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１７０７に接続されている。
【００２１】
ＥＬ素子１７０３は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１７０２のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合陰極は対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１７０２のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。本明細書において、対向電極の電位を対向電位と呼ぶ。対向電極の電位と画素電極の電位の電位差をＥＬ駆動電圧と呼び、このＥＬ駆動電圧がＥＬ層にかかる。
【００２２】
ＥＬ素子の対向電極は配線（Ｖｂ１〜Ｖｂｎ）の１つを通じて外部スイッチ１１６に接続されている。（図１８）
【００２３】
次に多階調方式ＥＬディスプレイの駆動について説明する。ここではｎビットデジタル駆動方式による２n階調表示ついて説明する。
【００２４】
図５に多階調方式ＥＬディスプレイのデジタル方式の時分割階調表示におけるタイミングチャートを示す。まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。また、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２５】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み期間とは、１サブフレーム期間中、全画素にデジタルデータ信号を入力する期間であり、表示期間（点灯期間とも呼ぶ）とは、ＥＬ素子の発光または非発光状態を選択し表示を行う期間を示している。
【００２６】
また、図５に示したＥＬ駆動電圧は発光状態を選択されたＥＬ素子のＥＬ駆動電圧を表す。すなわち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧（図５）は、書き込み期間中は０Ｖとなり、表示期間中はＥＬ素子が発光する程度の大きさを有する。
【００２７】
対向電位は外部スイッチ１１６により制御され、対向電位は、書き込み期間において電源電位と同じ高さに保たれ、表示期間において電源電位との間にＥＬ素子が発光する程度の電位差（図１８では接地）を有する。
【００２８】
まず、それぞれのサブフレームが有する書き込み期間と表示期間について、図１８と図１９の記号を用いて詳しく説明し、その後、時分割階調表示について説明する。
【００２９】
まずゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１７０１がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｎ）に順にデジタルデータ信号が入力される。対向電位は電源供給線（Ｖ１〜Ｖｎ）の電源電位と同じ高さに保たれている。デジタルデータ信号は「０」または「１」の情報を有している。「０」と「１」のデジタルデータ信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味する。
【００３０】
そしてソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オンの状態のスイッチング用ＴＦＴ１７０１を介してＥＬ駆動用ＴＦＴ１７０２のゲート電極に入力される。またコンデンサ１７０４にもデジタルデータ信号が入力され保持される。
【００３１】
そして順にゲート信号線Ｇ２〜Ｇｎにゲート信号を入力することで上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力され、各画素において入力されたデジタルデータ信号が保持される。全ての画素にデジタルデータ信号が入力されるまでの期間を書き込み期間と呼ぶ。
【００３２】
全ての画素にデジタルデータ信号が入力されると、全てのスイッチング用ＴＦＴ１７０１はオフの状態となる。そして対向電極に接続されている外部スイッチによって、対向電位は電源電位との間にＥＬ素子が発光する程度の電位差を有するようになる。
【００３３】
デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１７０２はオフの状態となりＥＬ素子１７０３は発光しない。逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１７０２はオンの状態となる。その結果ＥＬ素子１７０３の画素電極は電源電位に保たれ、ＥＬ素子１７０３は発光する。このようにデジタルデータ信号が有する情報によって、ＥＬ素子の発光または非発光状態が選択され、全ての画素が一斉に表示を行う。全ての画素が表示を行うことによって、画像が形成される。画素が表示を行う期間を表示期間と呼ぶ。
【００３４】
ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔａn）の長さは全て一定である。ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）をそれぞれＴｓ1〜Ｔｓnとする。
【００３５】
表示期間の長さは、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００３６】
表示期間はＴｓ1〜Ｔｓnのいずれかの期間である。ここではＴｓnの期間、所定の画素を点灯させたとする。
【００３７】
次に、再び書き込み期間に入り、全画素にデータ信号を入力したら表示期間に入る。このときはＴｓ1〜Ｔｓ(n-1)のいずれかの期間が表示期間となる。ここではＴｓ(n-1)の期間、所定の画素を点灯させたとする。
【００３８】
以下、残りの（ｎ−２）個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ(n-2)、Ｔｓ(n-3)…Ｔｓ1と表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００３９】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００４０】
【発明が解決しようとする課題】
上述した多階調方式ＥＬ表示装置について、ＥＬ表示装置を大型化した場合、画素数が増加し、ＥＬ表示装置には大きな電流が流れる。この電流はＥＬ駆動電圧を制御する外部スイッチを通じて流れるため、ＥＬ駆動電圧を制御する外部スイッチには高い電流能力が必要とされる。
【００４１】
ＥＬ表示装置において、２００ｃｄ／ｍ2の発光量を得る場合、数ｍＡ／ｃｍ2の電流が必要である。例えば、５ｍＡ／ｃｍ2のＥＬ材料を用いて４０インチの表示装置を作る場合、表示に必要な電流値は約２５Ａとなり、多大なものとなってしまう。
【００４２】
一般に、外部スイッチには所定の電流能力の規格が定められており、この電流能力の上限は、多階調方式ＥＬ表示装置の大型化の妨げとなってきた。
【００４３】
また、上述した多階調方式ＥＬ表示装置では、階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。一方、外部スイッチ周波数特性は、電流能力が高くなるにつれて低下する傾向にある。その結果、多階調方式ＥＬ表示装置の大型化に伴い、その周波数特性は低下し、可能な階調数が減少してしまうという問題があった。
【００４４】
本発明はＥＬ表示装置の大型化に伴う以上のような問題点を解決するための手段を提供することを課題とする。すなわち、ＥＬ駆動電圧を制御する外部スイッチによる電流値の制限を取り除くこと、及び、ＥＬ駆動電圧を制御する外部スイッチに起因するＥＬ駆動回路の周波数特性の低下を防ぎ、階調数の減少を防ぐことを課題とする。
【００４５】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明ではＥＬ駆動用ＴＦＴのソース領域またはドレイン領域の電源供給線とは接続されていない方と、ＥＬ素子との間に、新たにＴＦＴを設ける。前記ＴＦＴのソース領域とドレイン領域は、一方がＥＬ駆動用ＴＦＴと、一方がＥＬ素子とそれぞれ接続されている。またゲート電極は配線を通じて外部スイッチと接続されている。前記ＴＦＴは、ＥＬ駆動電圧を制御するスイッチング素子として機能する（以下、電源制御用ＴＦＴという）。
【００４６】
上記構成による、電源制御用ＴＦＴを用いたＥＬ駆動電圧の制御方法は、電圧駆動方式であり、電源制御用ＴＦＴのゲート電極と接続されている外部スイッチには殆ど電流は流れない。従って、電源制御用ＴＦＴのゲート電極と接続されている外部スイッチにおいては、電流値の制限は問題とならず、また、周波数特性の低下は殆ど無視できる。
【００４７】
上記構成によって、ＥＬ駆動電圧は電源制御用ＴＦＴのゲート電極に接続される外部スイッチを通じて制御することが可能となり、従来のＥＬ駆動電圧を制御するための、対向電極と接続されている外部スイッチを取り除くことが可能となる。従って、対向電極と接続されている外部スイッチによるＥＬ駆動回路の電流値の制限を取り除くことが可能となり、また、対向電極と接続されている外部スイッチに起因する周波数特性の低下を防ぎ、階調数の減少を防ぐことが可能となる。
【００４８】
なお電源制御用ＴＦＴは、スイッチング用ＴＦＴ及びＥＬ駆動用ＴＦＴと同時に形成することが可能である。
【００４９】
以下に本発明の構成を示す。
【００５０】
本発明によって、
複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数の電源制御線と、複数の画素とを有する電子装置であって、
前記複数の画素はスイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、電源制御用ＴＦＴと、ＥＬ素子とをそれぞれ有しており、
前記電源制御用ＴＦＴは、前記ＥＬ素子が有する陰極と陽極との間の電位差を制御することを特徴とする電子装置が提供される。
【００５１】
本発明によって、
複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数の電源制御線と、複数の画素とを有する電子装置であって、
前記複数の画素はスイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、電源制御用ＴＦＴと、ＥＬ素子とをそれぞれ有しており、
１フレーム期間中に前記ＥＬ素子が発光する期間をデジタルデータ信号を用いて制御し、
前記電源制御用ＴＦＴは、前記ＥＬ素子が有する陰極と陽極との間の電位差を制御することを特徴とする電子装置が提供される。
【００５２】
本発明によって、
複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数の電源制御線と、複数の画素とを有する電子装置であって、
前記複数の画素はスイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、電源制御用ＴＦＴと、ＥＬ素子とをそれぞれ有しており、
１フレーム期間はｎ個のサブフレーム期間ＳＦ1、ＳＦ2、…、ＳＦnとからなっており、
前記ｎ個のサブフレーム期間ＳＦ1、ＳＦ2、…、ＳＦnは、書き込み期間Ｔａ1、Ｔａ2、…、Ｔａnと表示期間Ｔｓ1、Ｔｓ2、…、Ｔｓnとをそれぞれ有しており、
前記書き込み期間Ｔａ1、Ｔａ2、…、Ｔａnにおいてデジタルデータ信号が前記複数の画素の全てに入力され、
前記デジタルデータ信号によって、前記表示期間Ｔｓ1、Ｔｓ2、…、Ｔｓnにおいて前記複数のＥＬ素子が発光するか発光しないかが選択され、
前記書き込み期間Ｔａ1、Ｔａ2、…、Ｔａnの長さは全て同じであり、
前記表示期間Ｔｓ1、Ｔｓ2、…、Ｔｓnの長さの比は、２0：２-1：…：２-(n-1)で表され、
前記電源制御用ＴＦＴは、前記ＥＬ素子が有する陰極と陽極との間の電位差を制御することを特徴とする電子装置が提供される。
【００５３】
前記スイッチング用ＴＦＴのソース領域とドレイン領域とは、一方は前記複数のソース信号線の１つと、一方は前記ＥＬ駆動用ＴＦＴのゲート電極とそれぞれ接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域とは、一方は前記複数の電源供給線の１つと、一方は前記電源制御用ＴＦＴのソース領域とドレイン領域のいずれか一方とそれぞれ接続されており、
前記電源制御用ＴＦＴのソース領域とドレイン領域の残る一方は前記ＥＬ素子が有する陰極または陽極と接続されており、
前記電源制御用ＴＦＴのゲート電極は前記複数の電源制御線の１つと接続されていても良い。
【００５４】
前記スイッチング用ＴＦＴのソース領域とドレイン領域とは、一方は前記複数のソース信号線の１つと、一方は前記ＥＬ駆動用ＴＦＴのゲート電極とそれぞれ接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域とは、一方は前記電源制御用ＴＦＴのソース領域とドレイン領域のいずれか一方と、一方は前記ＥＬ素子が有する陰極または陽極と、それぞれ接続されており、
前記電源制御用ＴＦＴのソース領域とドレイン領域の残る一方は前記複数の電源供給線の１つと接続されており、
前記電源制御用ＴＦＴのゲート電極は前記複数の電源制御線の１つと接続されていても良い。
【００５５】
前記ＥＬ駆動用ＴＦＴのゲート電極と前記複数の電源供給線の１つとの間にコンデンサを有していても良い。
【００５６】
前記複数のＥＬ素子は、前記陽極と前記陰極との間にＥＬ層を有しており、前記ＥＬ層は低分子系有機物質またはポリマー系有機物質であっても良い。
【００５７】
前記低分子系有機物質は、Ａｌｑ3（トリス−８−キノリライト−アルミニウム）またはＴＰＤ（トリフェニルアミン誘導体）からなっていても良い。
【００５８】
前記ポリマー系有機物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）またはポリカーボネートからなっていても良い。
【００５９】
前記１フレーム期間とは１／６０ｓ以下であっても良い。
【００６０】
前記電子装置を用いることを特徴とするコンピュータ、ビデオカメラまたはＤＶＤプレーヤーであっても良い。
【００６１】
なお、ＥＬ素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層と、陽極層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、どちらの発光を用いていても良い。
【００６２】
【発明の実施の形態】
【００６３】
図１に本発明のＥＬディスプレイのブロック図を示す。図１のＥＬディスプレイは、基板上に形成されたＴＦＴによって画素部１０１、画素部の周辺に配置されたソース信号側駆動回路１０２及びゲート信号側駆動回路１０３を有している。またＥＬ駆動電圧を制御する小電力外部スイッチ１１７が画素部１０１に接続されている。図１に示したＥＬディスプレイのブロック図は従来のものと構造上は同じであるが、画素部１０１に接続されている小電力外部スイッチ１１７は、従来の外部スイッチとは本質的に異なる。また、当然、画素部の構成も従来のものとは異なる。なお、本実施の形態でＥＬディスプレイはソース信号側駆動回路とゲート信号側駆動回路とを１つづつ有しているが、本発明においてソース信号側駆動回路は２つあってもよい。またゲート信号側駆動回路も２つあってもよい。
【００６４】
ソース信号側駆動回路１０２は基本的にシフトレジスタ１０２ａ、ラッチ（Ａ）１０２ｂ、ラッチ（Ｂ）１０２ｃを含む。また、シフトレジスタ１０２ａにはクロック信号（ＣＫ）及びスタートパルス（ＳＰ）が入力され、ラッチ（Ａ）１０２ｂにはデジタルデータ信号（Digital Data Signals）が入力され、ラッチ（Ｂ）１０２ｃにはラッチ信号（Latch Signals）が入力される。
【００６５】
画素部１０１に入力されるデジタルデータ信号は、時分割階調データ信号発生回路１１４にて形成される。この回路はアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路である。
【００６６】
典型的には、時分割階調データ信号発生回路１１４には、１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間において書き込み期間及び表示期間を選択する手段と、その表示期間の長さを設定する手段とが含まれる。
【００６７】
この時分割階調データ信号発生回路１１４は、本発明のＥＬディスプレイの外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が本発明のＥＬディスプレイに入力される構成となる。この場合、本発明のＥＬディスプレイを表示ディスプレイとして有する電子機器（ＥＬ表示装置）は、本発明のＥＬディスプレイと時分割階調データ信号発生回路を別の部品として含むことになる。
【００６８】
また、時分割階調データ信号発生回路１１４をＩＣチップなどの形で本発明のＥＬディスプレイに実装しても良い。その場合、そのＩＣチップで形成されたデジタルデータ信号が本発明のＥＬディスプレイに入力される構成となる。この場合、本発明のＥＬディスプレイをディスプレイとして有する電子機器は、時分割階調データ信号発生回路を含むＩＣチップを実装した本発明のＥＬディスプレイを部品として含むことになる。
【００６９】
また最終的には、時分割階調データ信号発生回路１１４を画素部１０１、ソース信号側駆動回路１０２及びゲート信号側駆動回路１０３と同一の基板上にＴＦＴでもって形成しうる。この場合、ＥＬディスプレイに画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。この場合の時分割階調データ信号発生回路はポリシリコン膜を活性層とするＴＦＴで形成しても良い。また、この場合、本発明のＥＬディスプレイをディスプレイとして有する電子機器は、時分割階調データ信号発生回路がＥＬディスプレイ自体に内蔵されており、電子機器の小型化を図ることが可能である。
【００７０】
図２に画素部１０１の構造を示す。ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）とデジタルデータ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｎ）とが画素部１０１に設けられている。なおデジタルデータ信号とは、デジタルのビデオ信号を意味する。
【００７１】
また電源供給線（Ｖ１〜Ｖｎ）がソース信号線（Ｓ１〜Ｓｎ）と平行して設けられている。なお電源供給線（Ｖ１〜Ｖｎ）はゲート信号線（Ｇ１〜Ｇｎ）と平行になるように設けても良い。電源供給線（Ｖ１〜Ｖｎ）の電位を電源電位と呼ぶ。
【００７２】
また電源制御線（Ｃ１〜Ｃｎ）がゲート線と平行して設けられている。また、電源制御線（Ｃ１〜Ｃｎ）は外部スイッチ１１７に接続されている。なお電源制御線（Ｃ１〜Ｃｎ）はソース線と平行になるように設けても良い。
【００７３】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図を図３に示す。図３において、１０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１０５のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線１０６に接続されている。スイッチングＴＦＴ１０５のソース領域とドレイン領域は、一方がデジタルデータ信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線１０７に、もう一方がＥＬ駆動用ＴＦＴ１０９のゲート電極及びコンデンサ１０８にそれぞれ接続されている。なお本実施の形態において、コンデンサ１０８はなくても良い。
【００７４】
また、ＥＬ駆動用ＴＦＴ１０９のソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１１０に接続され、もう一方が電源制御用ＴＦＴ１１２のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１１２のソース領域またはドレイン領域のもう一方はＥＬ素子１１１に接続されており、ゲート電極は、電源制御線（Ｃ１〜Ｃｎ）の１つである電源制御線１１３に接続されている。電源制御線（Ｃ１〜Ｃｎ）は小電力外部スイッチ１１７に接続されている。またコンデンサ１０８は、電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１１０に接続されている。
【００７５】
ＥＬ素子１１１は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電源制御用ＴＦＴ１１２のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、陰極は対向電極となる。逆に陰極が電源制御用ＴＦＴ１１２のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。なお、本明細書において、対向電極の電位を対向電位と呼ぶ。対向電極の電位と画素電極の電位との電位差をＥＬ駆動電圧と呼び、このＥＬ駆動電圧がＥＬ層にかかる。
【００７６】
なお電源制御用ＴＦＴ１１２のドレイン領域またはソース領域と、ＥＬ素子１１１との間に抵抗体を設けても良い。抵抗体を設けることによって、電源制御用ＴＦＴからＥＬ素子へ供給される電流量を制御し、電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体は電源制御用ＴＦＴ１１２及びＥＬ駆動用ＴＦＴ１０９のオン抵抗よりも十分に大きい抵抗値を示す素子であれば良く、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオンの状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【００７７】
次に本発明のＥＬディスプレイの駆動について説明する。ここではｎビットデジタル駆動方式により２n階調表示を行う場合について説明する。
【００７８】
図５に本発明のＥＬディスプレイのデジタル方式の時分割階調表示におけるタイミングチャートを示す。まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。通常のＥＬディスプレイでは発振周波数は６０Ｈｚ以上、即ち１秒間に６０以上のフレーム期間が設けられており、１秒間に６０以上の画像が表示されている。１秒間に表示される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち始める。なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００７９】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み期間とは、１サブフレーム期間中、全画素にデジタルデータ信号を入力する期間であり、表示期間（点灯期間とも呼ぶ）とは、ＥＬ素子の発光または非発光状態を選択し表示を行う期間を示している。
【００８０】
また、図５に示したＥＬ駆動電圧は発光状態を選択されたＥＬ素子のＥＬ駆動電圧を表す。すなわち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧（図５）は、書き込み期間中は０Ｖとなり、表示期間中はＥＬ素子が発光する程度の大きさを有する。
【００８１】
本発明においてＥＬ駆動電圧を制御するのは、電源制御用ＴＦＴである。より正確には、ＥＬ駆動電圧は、電源制御線を通して電源制御用ＴＦＴに接続されている外部スイッチにより制御される。書き込み期間においては、電源制御用ＴＦＴはオフの状態であり、ＥＬ駆動電圧は０Ｖとなる。また表示期間においては、電源制御用ＴＦＴはオンの状態であり、発光状態を選択されたＥＬ素子のＥＬ駆動電圧はＥＬ素子が発光する程度の大きさを有する。
【００８２】
まず、それぞれのサブフレームが有する書き込み期間と表示期間について、図２と図３の記号を用いて詳しく説明し、その後、時分割階調表示について説明する。
【００８３】
まず書き込み期間において、電源制御用ＴＦＴ１１２はオフの状態であり、ＥＬ駆動電圧は０Ｖに保たれている。なおＥＬ駆動電圧はＥＬ駆動用ＴＦＴ１０９または電源制御用ＴＦＴ１１２のオフ電流（ＴＦＴがスイッチとしてオフ状態にあるにも拘わらず流れてしまうドレイン電流）等に起因するリーク電流により微少な値を有することがあり得るが、ＥＬ素子が発光しない程度の大きさであれば良い。そしてゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０５がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｎ）にデジタルデータ信号が入力される。デジタルデータ信号は「０」または「１」の情報を有している。「０」と「１」のデジタルデータ信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味する。
【００８４】
そしてソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オンの状態のスイッチング用ＴＦＴ１０５を介してＥＬ駆動用ＴＦＴ１０９のゲート電極に入力される。またコンデンサ１０８がある場合には同様にデジタルデータ信号が入力され保持される。
【００８５】
次にゲート信号線Ｇ２にゲート信号が入力され、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０５がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｎ）にデジタルデータ信号が入力される。
【００８６】
ソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オンの状態のスイッチング用ＴＦＴ１０５を介してＥＬ駆動用ＴＦＴ１０９のゲート電極に入力される。またコンデンサ１０８がある場合には同様にデジタルデータ信号が入力され保持される。
【００８７】
そして順にゲート信号線Ｇ３〜Ｇｎにもゲート信号を入力することで上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力され、各画素において入力されたデジタルデータ信号が保持される。全ての画素にデジタルデータ信号が入力されるまでの期間が書き込み期間である。
【００８８】
書き込み期間が終了すると同時に表示期間となる。表示期間になると全てのスイッチング用ＴＦＴ１０５はオフの状態となる。そして電源制御線１１３に接続されている小電力外部スイッチ１１７によって、電源制御用ＴＦＴ１１２はオンの状態となり、発光状態を選択されたＥＬ素子１１１のＥＬ駆動電圧はＥＬ素子が発光する程度の大きさを有するようになる。
【００８９】
デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０９はオフの状態となりＥＬ素子１１１は発光しない。逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０９はオンの状態となる。このとき電源制御用ＴＦＴ１１２もオンの状態であるため、ＥＬ素子１１１の画素電極は電源電位に保たれ、ＥＬ素子１１１は発光する。このようにデジタルデータ信号が有する情報によって、ＥＬ素子の発光または非発光状態が選択され、全ての画素が一斉に表示を行う。全ての画素が表示を行うことによって、画像が形成される。画素が表示を行う期間を表示期間と呼ぶ。
【００９０】
ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔａn）の長さは全て一定である。ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）をそれぞれＴｓ1〜Ｔｓnとする。
【００９１】
表示期間の長さは、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ1〜ＳＦnを出現させる順序はどのようにしても良い。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００９２】
表示期間はＴｓ1〜Ｔｓnまでのいずれかの期間である。ここではＴｓnの期間、所定の画素を点灯させたとする。
【００９３】
次に、再び書き込み期間に入り、全画素にデータ信号を入力したら表示期間に入る。このときはＴｓ1〜Ｔｓ(n-1)のいずれかの期間が表示期間となる。ここではＴｓ(n-1)の期間、所定の画素を点灯させたとする。
【００９４】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ(n-2)、Ｔｓ(n-3)…Ｔｓ1と表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００９５】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００９６】
なお本実施の形態では、書き込み期間において電源制御用ＴＦＴがオフの状態であり、ＥＬ駆動電圧を０Ｖに保っているため、ＥＬ素子は発光しない。しかし本発明はこの構成に限定されない。電源制御用ＴＦＴをオンの状態に保ち、発光状態を選択されたＥＬ素子にＥＬ素子が発光する程度のＥＬ駆動電圧を常に設けることで、書き込み期間においても表示期間と同様に表示を行うようにしても良い。ただしこの場合、サブフレーム期間全体が実際に発光する期間となるので、サブフレーム期間の長さを、ＳＦ1：ＳＦ2：ＳＦ3：…：ＳＦ(n-1)：ＳＦn＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。上記構成により、書き込み期間を発光させない駆動方法に比べて、高い輝度の画像が得られる。
【００９７】
本発明は上記構成によって、従来のＥＬ駆動電圧を制御する外部スイッチに起因する電流値の制限を取り除くことが可能となる。また、従来のＥＬ駆動電圧を制御する外部スイッチに起因するＥＬ駆動回路の周波数特性の低下を防ぎ、階調数の減少を防ぐことが可能となる。
【００９８】
なお電源制御用ＴＦＴは、スイッチング用ＴＦＴ及びＥＬ駆動用ＴＦＴと同時に形成することが可能である。
【００９９】
以下に本発明の実施例を示す。
【０１００】
（実施例１）
本実施例では、本発明におけるＥＬディスプレイの画素の構成について説明する。
【０１０１】
本発明におけるＥＬディスプレイの画素部には、マトリクス状に複数の画素が配列されている。画素の回路図の一例を図７（Ａ）に示す。
【０１０２】
図７（Ａ）において、画素１０００の中にスイッチング用ＴＦＴ１００１が設けられている。なお本発明において、スイッチング用ＴＦＴ１００１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。本実施例では図７（Ａ）において、スイッチング用ＴＦＴ１００１にはｎチャネル型ＴＦＴを用いる。
【０１０３】
スイッチング用ＴＦＴ１００１のゲート電極は、ゲート信号を入力するゲート信号線１００２に接続されている。スイッチング用ＴＦＴ１００１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線（データ信号線ともいう）１００３に、もう一方はＥＬ駆動用ＴＦＴ１００４のゲート電極及びコンデンサ１００８にそれぞれ接続されている。なお本実施例において、コンデンサ１００８はなくても良い。
【０１０４】
ＥＬ駆動用ＴＦＴ１００４のソース領域とドレイン領域は、一方は電源供給線１００５に接続され、もう一方は電源制御用ＴＦＴ１００９のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１００９のソース領域またはドレイン領域のもう一方はＥＬ素子１００６に接続されており、電源制御用ＴＦＴ１００９のゲート電極は、電源制御線１０１０に接続されている。またコンデンサ１００８は、電源供給線１００５に接続されている。
【０１０５】
ＥＬ素子１００６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、電源制御用ＴＦＴ１００９のソース領域またはドレイン領域は、ＥＬ素子１００６の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、電源制御用ＴＦＴ１００９のソース領域またはドレイン領域は、ＥＬ素子１００６の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１０６】
なおＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１００６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１００６の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９はｎチャネル型ＴＦＴであることが好ましい。図７（Ａ）ではＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９にｐチャネル型ＴＦＴを用いており、ＥＬ素子１００６の陽極が画素電極で陰極が対向電極となっている。
【０１０７】
図７（Ａ）に示した回路図において、電源供給線１００５はソース信号線１００３と平行に並んでいる。また、電源制御線１０１０はゲート信号線１００２と平行に並んでいる。
【０１０８】
またＥＬ駆動用ＴＦＴ１００４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴ１００４がｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴ１００４のゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴ１００４のゲート電圧を保持することができる。
【０１０９】
なお図７（Ａ）に示した回路図において、スイッチング用ＴＦＴ１００１、ＥＬ駆動用ＴＦＴ１００４または電源制御用ＴＦＴ１００９をマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）としても良い。スイッチング用ＴＦＴ１００１をマルチゲート構造にすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴ１００４または電源制御用ＴＦＴ１００９をマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１１０】
なお、図７（Ａ）では電源供給線１００５とソース信号線１００３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線１００５とソース信号線１００３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１１】
また、図７（Ａ）では電源制御線１０１０とゲート信号線１００２とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源制御線１０１０とゲート信号線１００２とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１２】
次に本発明の画素の回路図の別の一例を図７（Ｂ）に示す。図７（Ｂ）において、画素１１００の中にスイッチング用ＴＦＴ１１０１が設けられている。なお本発明において、スイッチング用ＴＦＴ１１０１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図７（Ｂ）において、スイッチング用ＴＦＴ１１０１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１１０１のゲート電極は、ゲート信号を入力するゲート信号線１１０２に接続されている。スイッチング用ＴＦＴ１１０１のソース領域とドレイン領域のいずれか一方はデジタルのビデオ信号を入力するソース信号線（データ信号線ともいう）１１０３に、もう一方はＥＬ駆動用ＴＦＴ１１０４のゲート電極及びコンデンサ１１０８にそれぞれ接続されている。なお本実施例において、コンデンサ１１０８はなくても良い。
【０１１３】
ＥＬ駆動用ＴＦＴ１１０４のソース領域とドレイン領域は、一方は電源供給線１１０５に接続され、もう一方は電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域のもう一方はＥＬ素子１１０６に接続されており、電源制御用ＴＦＴ１１０９のゲート電極は、電源制御線１１１０に接続されている。またコンデンサ１１０８は、電源供給線１１０５に接続されている。コンデンサ１１０８はなくても良い。
【０１１４】
ＥＬ素子１１０６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とでなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域は、ＥＬ素子１１０６の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域は、ＥＬ素子１１０６の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１１５】
なおＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１１０６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１１０６の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９はｎチャネル型ＴＦＴであることが好ましい。図７（Ｂ）ではＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９にｐチャネル型ＴＦＴを用いており、ＥＬ素子１１０６の陽極が画素電極で陰極が対向電極となっている。
【０１１６】
図７（Ｂ）に示した回路図において、電源供給線１１０５はゲート信号線１１０２と平行に並んでいる。また、電源制御線１１１０はソース信号線１１０３と平行に並んでいる。
【０１１７】
またＥＬ駆動用ＴＦＴ１１０４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴ１１０４がｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴ１１０４のゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴ１１０４のゲート電圧を保持することができる。
【０１１８】
なお図７（Ｂ）に示した回路図において、スイッチング用ＴＦＴ１１０１、ＥＬ駆動用ＴＦＴ１１０４または電源制御用ＴＦＴ１１０９をマルチゲート構造としても良い。スイッチング用ＴＦＴ１１０１をマルチゲート構造にすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴ１１０４または電源制御用ＴＦＴ１１０９をマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１１９】
なお、図７（Ｂ）では電源供給線１１０５とゲート信号線１１０２とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線１１０５とゲート信号線１１０２とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２０】
また、図７（Ｂ）では電源制御線１１１０とソース信号線１１０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源制御線１１１０とソース信号線１１０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２１】
次に本発明の画素の回路図の別の一例を図８（Ａ）に示す。図８（Ａ）において、画素１２００と画素１２１０とが隣接して設けられている。図８（Ａ）において、１２０１及び１２１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１２０１及び１２１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図８（Ａ）において、スイッチング用ＴＦＴ１２０１及び１２１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１２０１及び１２１１のゲート電極は、ゲート信号を入力するゲート信号線１２０２に接続されている。スイッチング用ＴＦＴ１２０１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１２０３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１２０４のゲート電極及びコンデンサ１２０８にそれぞれ接続されている。スイッチング用ＴＦＴ１２１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１２１３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１２１４のゲート電極及びコンデンサ１２１８にそれぞれ接続されている。なお本実施例において、コンデンサ１２０８と１２１８はなくても良い。
【０１２２】
そして、ＥＬ駆動用ＴＦＴ１２０４及び１２１４のソース領域とドレイン領域は、一方は電源供給線１２２０に接続され、もう一方は電源制御用ＴＦＴ１２０９及び１２１９のソース領域またはドレイン領域にそれぞれ接続されている。電源制御用ＴＦＴ１２０９及び１２１９のソース領域またはドレイン領域の残る一方はＥＬ素子１２０５及び１２１５にそれぞれ接続されており、電源制御用ＴＦＴ１２０９及び１２１９のゲート電極は、電源制御線１２０７に接続されている。またコンデンサ１２０８と１２１８は、電源供給線１２２０に接続されている。このように本実施例では隣り合う２つの画素で１つの電源供給線１２２０を共有している。これにより、図７（Ａ）で示した構成に比べて、電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１２３】
次に本発明の画素の回路図の別の一例を図８（Ｂ）に示す。図８（Ｂ）において、画素１３００と画素１３１０とが隣接して設けられている。図８（Ｂ）において、１３０１及び１３１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１３０１及び１３１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図８（Ｂ）において、スイッチング用ＴＦＴ１３０１及び１３１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１３０１及び１３１１のゲート電極は、ゲート信号を入力するゲート信号線１３０２及び１３１２にそれぞれ接続されている。スイッチング用ＴＦＴ１３０１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１３０３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１３０４のゲート電極及びコンデンサ１３０８に接続されている。スイッチング用ＴＦＴ１３１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１３０３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１３１４のゲート電極及びコンデンサ１３１８に接続されている。なお本実施例において、コンデンサ１３０８と１３１８はなくても良い。
【０１２４】
ＥＬ駆動用ＴＦＴ１３０４及び１３１４のソース領域とドレイン領域は、一方は電源供給線１３２０に接続され、もう一方は電源制御用ＴＦＴ１３０９及び１３１９のソース領域またはドレイン領域にそれぞれ接続されている。電源制御用ＴＦＴ１３０９及び１３１９のソース領域またはドレイン領域の残る一方はＥＬ素子１３０５及び１３１５にそれぞれ接続されており、電源制御用ＴＦＴ１３０９及び１３１９のゲート電極は、電源制御線１３０７に接続されている。またコンデンサ１３０８及び１３１８は、電源供給線１３２０に接続されている。このように本実施例では隣り合う２つの画素で１つの電源供給線１３２０を共有している。これにより、図７（Ｂ）で示した構成に比べて、電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１２５】
次に本発明の画素の回路図の別の一例を図４（Ａ）に示す。図４（Ａ）において、画素１４００と画素１４１０とが隣接して設けられている。図４（Ａ）において、１４０１及び１４１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１４０１及び１４１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図４（Ａ）において、スイッチング用ＴＦＴ１４０１及び１４１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１４０１及び１４１１のゲート電極は、ゲート信号を入力するゲート信号線１４０２に接続されている。スイッチング用ＴＦＴ１４０１及び１４１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１４０３と１４１３とにそれぞれ接続されており、もう一方はＥＬ駆動用ＴＦＴ１４０４と１４１４のゲート電極及びコンデンサ１４０８と１４１８にそれぞれ接続されている。なお本実施例において、コンデンサ１４０８と１４１８はなくても良い。
【０１２６】
そして、ＥＬ駆動用ＴＦＴ１４０４及び１４１４のソース領域とドレイン領域は、一方は電源供給線１４０７に接続され、もう一方は電源制御用ＴＦＴ１４０９及び１４１９のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１４０９及び１４１９のソース領域またはドレイン領域の残る一方はＥＬ素子１４０５及び１４１５に接続されており、電源制御用ＴＦＴ１４０９及び１４１９のゲート電極は、電源制御線１４２０に接続されている。またコンデンサ１４０８と１４１８は、電源供給線１４０７に接続されている。このように本実施例では隣り合う２つの画素で１つの電源制御線１４２０を共有している。これにより、図７（Ｂ）で示した構成に比べて、電源制御線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１２７】
図４（Ａ）に示した回路図において、電源制御線１４２０はソース信号線１４０３、１４１３と平行に並んでいる。また、電源供給線１４０７はゲート信号線１４０２と平行に並んでいる。
【０１２８】
次に本発明の画素の回路図の別の一例を図４（Ｂ）に示す。図４（Ｂ）において、画素１５００と画素１５１０とが隣接して設けられている。図４（Ｂ）において、１５０１及び１５１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１５０１及び１５１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図４（Ｂ）において、スイッチング用ＴＦＴ１５０１及び１５１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１５０１及び１５１１のゲート電極は、ゲート信号を入力するゲート信号線１５０２及び１５１２にそれぞれ接続されている。スイッチング用ＴＦＴ１５０１及び１５１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１５０３にそれぞれ接続されており、もう一方はＥＬ駆動用ＴＦＴ１５０４と１５１４のゲート電極及びコンデンサ１５０８と１５１８にそれぞれ接続されている。なお本実施例において、コンデンサ１５０８と１５１８はなくても良い。
【０１２９】
ＥＬ駆動用ＴＦＴ１５０４及び１５１４のソース領域とドレイン領域は、一方は電源供給線１５０７に接続され、もう一方は電源制御用ＴＦＴ１５０９及び１５１９のソース領域またはドレイン領域にそれぞれ接続されている。電源制御用ＴＦＴ１５０９及び１５１９のソース領域またはドレイン領域の残る一方はＥＬ素子１５０５及び１５１５にそれぞれ接続されており、電源制御用ＴＦＴ１５０９及び１５１９ゲート電極は、電源制御線１５２０に接続されている。またコンデンサ１５０８及び１５１８は、電源供給線１５０７に接続されている。このように本実施例では隣り合う２つの画素で１つの電源制御線１５２０を共有している。これにより、図７（Ａ）で示した構成に比べて、電源制御線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１３０】
次に本発明の画素の回路図の別の一例を図６（Ａ）に示す。本実施例では、図４（Ａ）に示した２つの画素及びこれを電源供給線に関して折り返した画素を、電源供給線を共有するように配置する。また、図６（Ｂ）は、図８（Ｂ）に示した２つの画素及びこれを電源制御線に関して折り返した画素が電源制御線を共有するような配置によっても表される。画素内に配置されるＴＦＴ構造、各素子の接続等は図４（Ａ）または図８（Ｂ）の説明に従う。
【０１３１】
図６(Ａ)に示すように、本実施例ではゲート線方向に隣り合う２つの画素で１つの電源制御線１６００を共有し、またソース線方向に隣り合う２つの画素で１つの電源供給線１６１０を共有している。これにより、図７（Ａ）で示した構成に比べて、電源制御線及び電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１３２】
次に本発明の画素の回路図の別の一例を図６（Ｂ）に示す。本実施例では、図８（Ａ）に示した２つの画素及びこれを電源制御線に関して折り返した画素を、電源制御線を共有するように配置する。また、図６（Ｂ）は、図４（Ｂ）に示した２つの画素及びこれを電源供給線に関して折り返した画素が電源供給線を共有するような配置によっても表される。画素内に配置されるＴＦＴ構造、各素子の接続等は図８（Ａ）または図４（Ｂ）の説明に従う。
【０１３３】
図６(Ｂ)に示すように、本実施例ではゲート線方向に隣り合う２つの画素で１つの電源供給線１７００を共有し、またソース線方向に隣り合う２つの画素で１つの電源制御線１７１０を共有している。これにより、図７で示した構成に比べて、電源制御線及び電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１３４】
図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、ＥＬ素子はそれぞれ陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とでなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、電源制御用ＴＦＴのソース領域またはドレイン領域は、ＥＬ素子の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、電源制御用ＴＦＴのソース領域またはドレイン領域は、ＥＬ素子の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１３５】
なお図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、ＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴはｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴはｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴはｎチャネル型ＴＦＴであることが好ましい。図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）ではＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴにｐチャネル型ＴＦＴを用いており、ＥＬ素子の陽極が画素電極で陰極が対向電極となっている。
【０１３６】
また図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、ＥＬ駆動用ＴＦＴの活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴのゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴのゲート電圧を保持することができる。
【０１３７】
なお図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、スイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴのいずれか１つ以上をマルチゲート構造としても良い。スイッチング用ＴＦＴをマルチゲート構造とすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴをマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１３８】
なお本実施例において、電流制御用ＴＦＴのドレイン領域またはソース領域と、ＥＬ素子との間に抵抗体を設けても良い。抵抗体を設けることによって、電源制御用ＴＦＴからＥＬ素子へ供給される電流量を制御し、電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体は電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴのオン抵抗よりも十分に大きい抵抗値を示す素子であれば良く、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオンの状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【０１３９】
（実施例２）
本実施例では、本発明におけるＥＬディスプレイの画素の構成について説明する。
【０１４０】
本実施例では、電源制御用ＴＦＴをＥＬ駆動用ＴＦＴと電源供給線との間に配置する。画素の回路図の一例を図２０（Ａ）に示す。
【０１４１】
図２０（Ａ）において、画素１８００の中にスイッチング用ＴＦＴ１８０１が設けられている。なお本発明において、スイッチング用ＴＦＴ１８０１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。本実施例では図２０（Ａ）において、スイッチング用ＴＦＴ１８０１にはｎチャネル型ＴＦＴを用いる。
【０１４２】
スイッチング用ＴＦＴ１８０１のゲート電極は、ゲート信号を入力するゲート信号線１８０２に接続されている。スイッチング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線（データ信号線ともいう）１８０３に、もう一方はＥＬ駆動用ＴＦＴ１８０４のゲート電極及びコンデンサ１８０８にそれぞれ接続されている。
【０１４３】
ＥＬ駆動用ＴＦＴ１８０４のソース領域とドレイン領域は、一方は電源制御用ＴＦＴ１８０９のソース領域またはドレイン領域に接続され、もう一方はＥＬ素子１８０６に接続されている。電源制御用ＴＦＴ１８０９のソース領域またはドレイン領域の残る一方は電源供給線１８０５に接続されており、電源制御用ＴＦＴ１８０９のゲート電極は、電源制御線１８１０に接続されている。またコンデンサ１８０８は、電源供給線１８０５に接続されている。なお本実施例において、コンデンサ１８０８はなくても良い。
【０１４４】
ＥＬ素子１８０６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１８０４のソース領域またはドレイン領域は、ＥＬ素子１８０６の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１８０４のソース領域またはドレイン領域は、ＥＬ素子１８０６の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１４５】
なおＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１８０６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１８０６の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９はｎチャネル型ＴＦＴであることが好ましい。図２０（Ａ）ではＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９にｐチャネル型ＴＦＴを用いており、ＥＬ素子１８０６の陽極が画素電極で陰極が対向電極となっている。
【０１４６】
図２０（Ａ）に示した回路図は、図７（Ａ）（実施例１）に示した回路図において、ＥＬ駆動用ＴＦＴ１００４とＥＬ素子１００６との間に配置されている電源制御用ＴＦＴ１００９を取り除き、新たに電源制御用ＴＦＴをＥＬ駆動用ＴＦＴ１００４と電源供給線１００５との間に配置することよっても表される。この場合、電源制御用ＴＦＴのソース領域とドレイン領域は、一方は電源供給線１００５に接続し、一方はＥＬ駆動用ＴＦＴ１００４に接続する。またゲート電極は、電源制御線１０１０に接続する。
【０１４７】
次に本発明の画素の回路図の別の一例を図２０（Ｂ）に示す。図２０（Ｂ）に示した回路図は、図７（Ｂ）（実施例１）に示した回路図において、ＥＬ駆動用ＴＦＴ１１０４とＥＬ素子１１０６との間に配置されている電源制御用ＴＦＴ１１０９を取り除き、新たに電源制御用ＴＦＴ１１１１をＥＬ駆動用ＴＦＴ１１０４と電源供給線１１０５との間に配置することよって表される。なお電源制御用ＴＦＴのソース領域とドレイン領域は、一方は電源供給線１１０５に接続し、一方はＥＬ駆動用ＴＦＴ１１０４に接続する。またゲート電極は、電源制御線１１１０に接続する。
【０１４８】
このように本実施例では、電源制御用ＴＦＴをＥＬ駆動用ＴＦＴと電源供給線との間に配置する。実施例１における回路図、図７(Ａ)、７(Ｂ)、８(Ａ)、８(Ｂ)、４(Ａ)、４(Ｂ)、６(Ａ)、６(Ｂ)、のいずれの場合においても、ＥＬ駆動用ＴＦＴとＥＬ素子との間に配置されている電源制御用ＴＦＴを取り除き、新たに電源制御用ＴＦＴをＥＬ駆動用ＴＦＴと電源供給線との間に配置することによって、このような構成が可能となる。なお電源制御用ＴＦＴのソース領域とドレイン領域は、一方は電源供給線に接続し、一方はＥＬ駆動用ＴＦＴに接続する。またゲート電極は、電源制御線に接続する。
【０１４９】
本実施例において、ＥＬ駆動用ＴＦＴの活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴのゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴのゲート電圧を保持することができる。
【０１５０】
またスイッチング用ＴＦＴまたはＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴをマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）としても良い。スイッチング用ＴＦＴをマルチゲート構造にすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴをマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１５１】
また電源供給線、ソース信号線、電源制御線またはゲート信号線のうち互いに平行な２本の線に着目した場合、両者は重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、重なるように設けられた２本の線で専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１５２】
なお本実施例において、ＥＬ駆動用ＴＦＴのドレイン領域またはソース領域と、ＥＬ素子との間に抵抗体を設けても良い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴからＥＬ素子へ供給される電流量を制御し、電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体は電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴのオン抵抗よりも十分に大きい抵抗値を示す素子であれば良く、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオンの状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【０１５３】
（実施例３）
本実施例では、本発明を用いてＥＬディスプレイを作製した例について説明する。
【０１５４】
図９（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図９（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース信号側駆動回路、４０１３はゲート信号側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１５５】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１５６】
また、図９（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１５７】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１５８】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１５９】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルタを組み合わせた方式、白色発光層とカラーフィルタを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１６０】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１６１】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１６２】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６３】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１６４】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の間にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１６５】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１６６】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１６７】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜６００３とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１６８】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１６９】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１７０】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１７１】
なお図９では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１７２】
次に、図９（Ａ）、（Ｂ）とは異なる形態のＥＬ表示装置を作製した例について、図１０（Ａ）、（Ｂ）を用いて説明する。図９（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１７３】
図１０（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１０（Ａ）をＡ-Ａ'で切断した断面図を図１０（Ｂ）に示す。
【０１７４】
図９に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１７５】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１７６】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１７７】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１７８】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１７９】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１８０】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１８１】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１８２】
なお図１０では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１８３】
（実施例４）
ここで画素部のさらに詳細な断面構造を図１１に示す。図１１において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法を用いて作製される。本実施例ではダブルゲート構造としている。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。
【０１８４】
また、ＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４はｎチャネル型ＴＦＴであり、公知の方法を用いて作製される。このとき、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によってＥＬ駆動用ＴＦＴ３５０３のゲート電極３７ｂに電気的に接続されている。また、ＥＬ駆動用ＴＦＴ３５０３のソース配線４０ｂは電源制御用ＴＦＴのドレイン配線４０ａに接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９ａと３９ｂを電気的に接続するゲート信号線である。また、ＥＬ駆動用ＴＦＴ３５０３のドレイン配線３４は電源供給線（図示せず）に接続され、常に一定の電圧が加えられている。また、電源制御用ＴＦＴ３５０４のゲート電極３７ａは電源制御線（図示せず）に接続されている。
【０１８５】
本実施例では電源制御用ＴＦＴのソース配線をＥＬ素子の陰極に接続し、ドレイン配線をＥＬ駆動用ＴＦＴのソース配線に接続し、ＥＬ駆動用ＴＦＴのドレイン配線を電源供給線に接続する構造としているが、ＥＬ駆動用ＴＦＴのソース配線をＥＬ素子の陰極に接続し、ドレイン配線を電源制御用ＴＦＴのソース配線に接続し、電源制御用ＴＦＴのドレイン配線を電源供給線に接続する構造でも構わない。すなわち、実施例２の構成と組み合わせて実施することが可能である。
【０１８６】
本実施例ではＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１８７】
スイッチング用ＴＦＴ３５０２、ＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１８８】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電源制御用ＴＦＴ３５０４のドレイン領域に電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１８９】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４ａ、４４ｂにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１９０】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk, H.Becker, O.Gelsen, E.Kluge, W.Kreuder, and H.Spreitzer,“Polymers for Light Emitting Diodes”, Euro Display, Proceedings, 1999, p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１９１】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１９２】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１９３】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１９４】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１９５】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されている。画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１９６】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１９７】
以上のように本発明のＥＬディスプレイは図１１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強いＥＬ駆動用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬディスプレイが得られる。
【０１９８】
なお、本実施例の構成は、実施例１〜３構成と自由に組み合わせて実施することが可能である。
【０１９９】
（実施例５）
本実施例では、実施例４に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図１２を用いる。なお、図１１（実施例４）の構造と異なる点はＥＬ素子の部分とＥＬ駆動用ＴＦＴと電源制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２００】
図１２において、ＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４はｐチャネル型ＴＦＴであり、公知の方法を用いて作製することができる。なお、本実施例では電源制御用ＴＦＴのソース配線をＥＬ素子の陽極に接続し、ドレイン配線をＥＬ駆動用ＴＦＴのソース配線に接続し、ＥＬ駆動用ＴＦＴのドレイン配線を電源供給線に接続する構造としているが、ＥＬ駆動用ＴＦＴのソース配線をＥＬ素子の陽極に接続し、ドレイン配線を電源制御用ＴＦＴのソース配線に接続し、電源制御用ＴＦＴのドレイン配線を電源供給線に接続する構造でも構わない。すなわち、実施例２の構成と組み合わせて実施することが可能である。
【０２０１】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２０２】
そして、絶縁膜でなるバンク５１ａ、５１ｂが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２０３】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２０４】
なお、本実施例の構成は、実施例１〜３の構成と自由に組み合わせて実施することが可能である。
【０２０５】
（実施例６）
本実施例では、本発明を用いてＥＬディスプレイを作製した例について図２４（Ａ）、（Ｂ）を用いて説明する。図２４（Ａ）は、ＥＬ素子の形成されたアクティブマトリクス基板において、ＥＬ素子の封入まで行った状態を示す上面図である。点線で示された８０１はソース側駆動回路、８０２はゲート側駆動回路、８０３は画素部である。また、８０４はカバー材、８０５は第１シール材、８０６は第２シール材であり、第１シール材８０５で囲まれた内側のカバー材とアクティブマトリクス基板との間には充填材８０７（図２４（Ｂ）参照）が設けられる。
【０２０６】
なお、８０８はソース側駆動回路８０１、ゲート側駆動回路８０２及び画素部８０３に入力される信号を伝達するための接続配線であり、外部機器との接続端子となるＦＰＣ（フレキシブルプリントサーキット）８０９からビデオ信号やクロック信号を受け取る。
【０２０７】
ここで、図２４（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図２４（Ｂ）に示す。なお、図２４（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０２０８】
図２４（Ｂ）に示すように、基板８００上には画素部８０３、ソース側駆動回路８０１が形成されており、画素部８０３はＥＬ素子に流れる電流を制御するためのＴＦＴ（図示せず）（以下、ＥＬ駆動用ＴＦＴという）、ＥＬ駆動電圧を制御するためのＴＦＴ（以下、電源制御用ＴＦＴという）８５１及びそのドレイン領域に電気的に接続された画素電極８５２等を含む複数の画素により形成される。本実施例では電源制御用ＴＦＴ８５１をｐチャネル型ＴＦＴとする。また、ソース側駆動回路８０１はｎチャネル型ＴＦＴ８５３とｐチャネル型ＴＦＴ８５４とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０２０９】
本実施例では、電源制御用ＴＦＴのドレイン配線をＥＬ素子の画素電極に接続しソース配線をＥＬ駆動用ＴＦＴのドレイン配線に接続する構造としているが、ＥＬ駆動用ＴＦＴのドレイン配線をＥＬ素子の画素電極に接続しソース配線を電源制御用ＴＦＴのドレイン配線に接続する構造としても良い。これは実施例１の構成を組み合わせた場合に相当する。
【０２１０】
各画素は画素電極の下にカラーフィルタ（Ｒ）８５５、カラーフィルタ（Ｇ）８５６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、カラーフィルタ（Ｒ）８５５は赤色発光の画素に、カラーフィルタ（Ｇ）８５６は緑色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
【０２１１】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光、青色光の場合においても同様である。
【０２１２】
また、従来のカラーフィルタを用いない構造ではＥＬ表示装置の外部から侵入した可視光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波長の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまうような不具合を防ぐことが可能である。
【０２１３】
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のものを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない。
【０２１４】
次に、画素電極８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。また、画素電極８５２の両端には絶縁膜８５７が形成され、さらに赤色に発光する発光層８５８、緑色に発光する発光層８５９が形成される。なお、図示しないが隣接する画素には青色に発光する発光層が設けられ、赤、緑及び青に対応した画素によりカラー表示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが設けられている。
【０２１５】
なお、ＥＬ材料として有機材料だけでなく無機材料を用いることができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注入層を組み合わせた積層構造としても良い。
【０２１６】
また、各発光層の上にはＥＬ素子の陰極８６０が遮光性を有する導電膜でもって形成される。この陰極８６０は全ての画素に共通であり、接続配線８０８を経由してＦＰＣ８０９に電気的に接続されている。
【０２１７】
次に、第１シール材８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒布してカバー材８０４を貼り合わせる。そして、アクティブマトリクス基板、カバー材８０４及び第１シール材８０５で囲まれた領域内に充填材８０７を真空注入法により充填する。
【０２１８】
また、本実施例では充填材８０７に予め吸湿性物質８６１として酸化バリウムを添加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散させて充填材中に封入することもできる。また、図示されていないがスペーサーの材料として吸湿性物質を用いることも可能である。
【０２１９】
次に、充填材８０７を紫外線照射または加熱により硬化させた後、第１シール材８０５に形成された開口部（図示せず）を塞ぐ。第１シール材８０５の開口部を塞いだら、導電性材料８６２を用いて接続配線８０８及びＦＰＣ８０９を電気的に接続させる。さらに、第１シール材８０５の露呈部及びＦＰＣ８０９の一部を覆うように第２シール材８０６を設ける。第２シール材８０６は第１シール材８０５と同様の材料を用いれば良い。
【０２２０】
以上のような方式を用いてＥＬ素子を充填材８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【０２２１】
なお、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０２２２】
（実施例７）
本実施例では、実施例６に示したＥＬ表示装置において、ＥＬ素子から発する光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図２５を用いるが、基本的な構造は図２４（Ｂ）と同様であるので変更部分に新しい符号を付して説明する。
【０２２３】
本実施例では画素部９０１には電源制御用ＴＦＴ９０２及びＥＬ駆動用ＴＦＴ（図示せず）としてｎチャネル型ＴＦＴが用いられている。また、電源制御用ＴＦＴ９０２のドレインには画素電極９０３が電気的に接続され、この画素電極９０３は遮光性を有する導電膜で形成されている。本実施例では画素電極９０３がＥＬ素子の陰極となる。
【０２２４】
また、赤色に発光する発光層８５８、緑色に発光する発光層８５９の上には各画素に共通な透明導電膜９０４が形成される。この透明導電膜９０４はＥＬ素子の陽極となる。
【０２２５】
さらに、本実施例ではカラーフィルタ（Ｒ）９０５、カラーフィルタ（Ｇ）９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材８０４に形成されている点に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向がカバー材側に向かうため、図２５の構造とすればその光の経路にカラーフィルタを設置することができる。
【０２２６】
本実施例のようにカラーフィルタ（Ｒ）９０５、カラーフィルタ（Ｇ）９０６及びカラーフィルタ（Ｂ）（図示せず）をカバー材８０４に設けると、アクティブマトリクス基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。
【０２２７】
なお、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０２２８】
（実施例８）
本発明のＥＬディスプレイにおいて、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０２２９】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０２３０】
また、本実施例の構成は、実施例１〜７のいずれの構成とも自由に組み合わせることが可能である。
【０２３１】
（実施例９）
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２３２】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２３３】
また本発明のＥＬディスプレイが有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
【０２３４】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【０２３５】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させても良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、キナクリドン等が挙げられる。
【０２３６】
（実施例１０）
本発明の実施例について図１３〜図１６を用いて説明する。ここでは、画素部のスイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴ、電源制御用ＴＦＴ及び画素部の周辺に設けられる駆動回路部のＴＦＴを同時に形成する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０２３７】
まず、図１３（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜と２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０２３８】
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０２３９】
ここから図１３（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０２４０】
まず、開口部５０３ａ、５０３ｂを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０２４１】
次に、図１３（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６ａ、５０６ｂを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【０２４２】
次に、図１３（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６ａ、５０６ｂに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８ａ、５０８ｂが形成される。
【０２４３】
次に、図１３（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域５０８ａ、５０８ｂに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０２４４】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０２４５】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図１３（Ｄ））
【０２４６】
次に、図１３（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０２４７】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０２４８】
次に、図１４（Ａ）に示すように、レジストマスク５１５ａ、５１５ｂを形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０２４９】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６、５１７が形成される。
【０２５０】
次に、図１４（Ｂ）に示すように、レジストマスク５１９ａ、５１９ｂを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０２５１】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０２５２】
次に、図１４（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図１４（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０２５３】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０２５４】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型不純物元素を添加していない領域（図１４（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０２５５】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。
【０２５６】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０２５７】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０２５８】
またこの時、ゲート電極５２３はｎ型不純物領域５２０の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２４a、５２４bは断面では二つに見えるが、実際は電気的に接続されている。またゲート電極５２２、５２３も断面では二つに見えるが、実際は電気的に接続されている。
【０２５９】
次に、図１５（Ａ）に示すように、ゲート電極５２２〜５２５をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２６〜５３３にはｎ型不純物領域５２０の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０２６０】
次に、図１５（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４ａ〜５３４ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３５〜５３９を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）となるように調節する。
【０２６１】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図１５（Ａ）の工程で形成したｎ型不純物領域５２８〜５３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０２６２】
次に、図１５（Ｃ）に示すように、レジストマスク５３４ａ〜５３４ｄを除去し、新たにレジストマスク５４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４０、５４１、５４３ａ、５４３ｂ、５４４ａ、５４４ｂを形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3の）濃度となるようにボロンを添加する。
【０２６３】
なお、不純物領域５４０、５４１、５４３ａ、５４３ｂ、５４４ａ、５４４ｂには既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０２６４】
次に、図１５（Ｄ）に示すように、レジストマスク５４２を除去した後、第１層間絶縁膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μｍとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０２６５】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０２６６】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２６７】
なお、水素化処理は第１層間絶縁膜５４６を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２６８】
次に、図１６（Ａ）に示すように、第１層間絶縁膜５４６に対してコンタクトホールを形成し、ソース信号線５４７〜５５０及びドレイン配線５５１〜５５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０２６９】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０２７０】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善される。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０２７１】
次に、図１６（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０２７２】
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に達するコンタクトホールを形成し、画素電極（陽極）５５６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子２０３の陽極となる。
【０２７３】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５６に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【０２７４】
次に、ＥＬ層５５８及び陰極（ＭｇＡｇ電極）５５９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５５８の膜厚は８００〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０２７５】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０２７６】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０２７７】
なお、ＥＬ層５５８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子２０３の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０２７８】
また、保護電極５６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０２７９】
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成する。実際には保護電極５６０がＥＬ層を水分等から保護する役割を果たすが、さらに第２パッシベーション膜５６１を形成しておくことで、ＥＬ素子２０３の信頼性をさらに高めることができる。
【０２８０】
こうして図１６（Ｃ）に示すような構造のアクティブマトリクス型ＥＬ表示装置が完成する。２０１がスイッチング用ＴＦＴ、２０２がＥＬ駆動用ＴＦＴ、２０３が電源制御用ＴＦＴ、２０４が駆動回路用ｎチャネル型ＴＦＴ、２０５が駆動回路用ｐチャネル型ＴＦＴである。
【０２８１】
なお、実際には、図１６（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【０２８２】
（実施例１１）
本実施例では、図１で示したソース信号側駆動回路１０２の詳しい構成について説明する。図２１に本発明で用いられるソース信号側駆動回路の一例を回路図で示す。
【０２８３】
シフトレジスタ回路８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図に示すように配置されている。なお本実施例では、１組のラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）が、４本のソース信号線ＳＬｉｎｅ＿１〜ＳＬｉｎｅ＿４に対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフト回路を設けなかったが、設計者が適宜設けるようにしても良い。
【０２８４】
クロック信号ＣＫ、ＣＫの極性が反転したクロック信号ＣＫｂ、スタートパルス信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ回路８０１に入力される。また外部から入力されるデジタルデータ信号ＶＤは図に示した配線からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力される。
【０２８５】
ラッチ（Ａ）（８０２）の詳しい構成について、ソース信号線ＳＬｉｎｅ＿ａに対応するデジタルデータ信号を保持するラッチ（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８０４は２つのクロックドインバータと２つのインバータを有している。
【０２８６】
ラッチ（Ａ）（８０２）の一部８０４の上面図を図２２に示す。８３１ａ、８３１ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバータの１つを形成するＴＦＴの活性層であり、８３６はインバータの１つを形成するＴＦＴの共通のゲート電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７ａ、８３７ｂは電気的に接続されている。
【０２８７】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロックドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となっている。
【０２８８】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっている。
【０２８９】
（実施例１２）
本発明を実施して形成されたＥＬディスプレイ（ＥＬモジュール）は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。そのため本発明は直視型のＥＬディスプレイ（ＥＬモジュールを組み込んだ表示ディスプレイを指す）に対して実施することが可能である。ＥＬディスプレイとしてはパソコンモニタ、ＴＶ放送受信用モニタ、広告表示モニタ等が挙げられる。
【０２９０】
また、本発明は上述のＥＬディスプレイも含めて、表示ディスプレイを部品として含むあらゆる電子機器に対して実施することが可能である。
【０２９１】
そのような電子機器としては、ＥＬ表示装置、ビデオカメラ、デジタルカメラ、頭部取り付け型ディスプレイ（ヘッドマウントディスプレイ等）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の例を図１７に示す。
【０２９２】
図１７（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬディスプレイはパーソナルコンピュータの表示部に用いることができる。
【０２９３】
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬディスプレイはビデオカメラの表示部に用いることができる。
【０２９４】
図１７（Ｃ）は頭部取り付け型のＥＬ表示装置の一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬディスプレイはＥＬ表示装置の表示部に用いることができる。
【０２９５】
図１７（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬディスプレイは記録媒体を備えた画像再生装置の表示部（ａ）及び（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０２９６】
図１７（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬディスプレイは携帯型（モバイル）コンピュータの表示部に用いることができる。
【０２９７】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２９８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１１のどのような組み合わせからなる構成を用いても実現することができる。
【０２９９】
【発明の効果】
【０３００】
上記構成によって、ＥＬ駆動電圧は電源制御用ＴＦＴのゲート電極に接続される外部スイッチを通じて制御することが可能となり、従来のＥＬ駆動電圧を制御するための、対向電極と接続されている大電力外部スイッチを取り除くことが可能となる。従って、対向電極と接続されている大電力外部スイッチによるＥＬ駆動回路の電流値の制限を取り除くことが可能となり、また、対向電極と接続されている大電力外部スイッチに起因する周波数特性の低下を防ぎ、階調数の減少を防ぐことが可能となる。
【０３０１】
なお電源制御用ＴＦＴは、スイッチング用ＴＦＴ及びＥＬ駆動用ＴＦＴと同時に形成することが可能である。
【図面の簡単な説明】
【図１】 本発明のＥＬディスプレイの回路構成を示す図。
【図２】 本発明のＥＬディスプレイの画素部の回路図。
【図３】 本発明のＥＬディスプレイの画素の回路図。
【図４】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図５】 ＥＬディスプレイの駆動方法を示すタイミングチャート。
【図６】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図７】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図８】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図９】 本発明の実施例３のＥＬディスプレイの上面図及び断面図。
【図１０】 本発明の実施例３のＥＬディスプレイの上面図及び断面図。
【図１１】 本発明の実施例４のＥＬディスプレイの断面構造の概略図。
【図１２】 本発明の実施例５のＥＬディスプレイの断面構造の概略図。
【図１３】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１４】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１５】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１６】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１７】 本発明の実施例１２のＥＬディスプレイを用いた電子機器。
【図１８】 従来のＥＬディスプレイの画素部の回路図。
【図１９】 従来のＥＬディスプレイの画素の回路図。
【図２０】 本発明の実施例１２のＥＬディスプレイの画素部の回路図。
【図２１】 本発明の実施例１１において用いられるソース信号側駆動回路の回路図。
【図２２】 本発明で用いられるラッチ回路の上面図。
【図２３】 従来のＥＬディスプレイの回路構成を示す図。
【図２４】 本発明の実施例６のＥＬディスプレイの上面図及び断面図。
【図２５】 本発明の実施例７のＥＬディスプレイの断面図。
【発明の属する技術分野】
【０００２】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成されたＥＬディスプレイに関する。特に半導体素子（半導体薄膜を用いた素子）を用いたＥＬディスプレイ（電子装置）に関する。またＥＬディスプレイを表示部に用いた電子機器に関する。
【０００３】
【従来の技術】
【０００４】
近年、基板上に薄膜トランジスタ（以後、ＴＦＴ）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００５】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００６】
そしてさらに、自発光型素子としてＥＬ素子を有しているＥＬディスプレイの研究が活発化している。ＥＬディスプレイは有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）または有機ライトエミッティングデバイス（ＯＬＥＤ：Organic Light Emitting Device）も含む。
【０００７】
ＥＬディスプレイは、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【０００８】
また他にも、画素電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００９】
本明細書において画素電極と対向電極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【００１０】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。また、ＥＬ素子の陽極と陰極との間に生じる電位差をＥＬ駆動電圧と呼ぶ。
【００１１】
ＥＬ素子は、電場を加えることで発生するルミネッセンス（ Electro Luminescence ）が得られると、陽極層と、ＥＬ層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明のＥＬディスプレイは、どちらの発光を用いていても良い。
【００１２】
図２３に従来の多階調方式ＥＬディスプレイのブロック図を示す。図２３のＥＬディスプレイは、基板上に形成されたＴＦＴによって画素部１０１、画素部の周辺に配置されたソース信号側駆動回路１０２及びゲート信号側駆動回路１０３を有している。またＥＬ駆動電圧を制御する外部スイッチ１１６が画素部１０１に接続されている。
【００１３】
ソース信号側駆動回路１０２は基本的にシフトレジスタ１０２a、ラッチ（Ａ）１０２ｂ、ラッチ（Ｂ）１０２ｃを含む。また、シフトレジスタ１０２aにはクロック信号（ＣＫ）及びスタートパルス（ＳＰ）が入力され、ラッチ（Ａ）１０２ｂにはデジタルデータ信号（Digital Data Signals）が入力され、ラッチ（Ｂ）１０２ｃにはラッチ信号（Latch Signals）が入力される。
【００１４】
画素部１０１に入力されるデジタルデータ信号は、時分割階調データ信号発生回路１１４にて形成される。この回路はアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路である。
【００１５】
典型的には、時分割階調データ信号発生回路１１４には、１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間において書き込み期間及び表示期間を選択する手段と、その表示期間の長さを設定する手段とが含まれる。
【００１６】
画素部１０１の構造は、図１８に示すようなものが一般的であった。図１８において、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）と、デジタルデータ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｎ）とが画素部１０１に設けられている。なおデジタルデータ信号とは、デジタルのビデオ信号を意味する。
【００１７】
また電源供給線（Ｖ１〜Ｖｎ）がソース信号線（Ｓ１〜Ｓｎ）と平行して設けられている。電源供給線（Ｖ１〜Ｖｎ）の電位を電源電位と呼ぶ。また配線（Ｖｂ１〜Ｖｂｎ）がゲート線（Ｇ１〜Ｇｎ）と平行して設けられている。配線（Ｖｂ１〜Ｖｂｎ）は外部スイッチ１１６に接続されている。
【００１８】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図を図１９に示す。図１９において、１７０１はスイッチング素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという）、１７０２はＥＬ素子１７０３に供給する電流を制御するための素子（電流制御素子）として機能するＴＦＴ（以下、ＥＬ駆動用ＴＦＴという）、１７０４はコンデンサ（保持容量）である。
【００１９】
スイッチング用ＴＦＴ１７０１のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線１７０５に接続されている。スイッチングＴＦＴ１７０１のソース領域とドレイン領域は、一方がデジタルデータ信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線１７０６に、もう一方が．ＥＬ駆動用ＴＦＴ１７０２のゲート電極及びコンデンサ１７０４にそれぞれ接続されている。
【００２０】
また、ＥＬ駆動用ＴＦＴ１７０２のソース領域とドレイン領域は、一方は電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１７０７に接続され、もう一方はＥＬ素子１７０３に接続されている。またコンデンサ１７０４は、電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１７０７に接続されている。
【００２１】
ＥＬ素子１７０３は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１７０２のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合陰極は対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１７０２のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。本明細書において、対向電極の電位を対向電位と呼ぶ。対向電極の電位と画素電極の電位の電位差をＥＬ駆動電圧と呼び、このＥＬ駆動電圧がＥＬ層にかかる。
【００２２】
ＥＬ素子の対向電極は配線（Ｖｂ１〜Ｖｂｎ）の１つを通じて外部スイッチ１１６に接続されている。（図１８）
【００２３】
次に多階調方式ＥＬディスプレイの駆動について説明する。ここではｎビットデジタル駆動方式による２n階調表示ついて説明する。
【００２４】
図５に多階調方式ＥＬディスプレイのデジタル方式の時分割階調表示におけるタイミングチャートを示す。まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。また、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２５】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み期間とは、１サブフレーム期間中、全画素にデジタルデータ信号を入力する期間であり、表示期間（点灯期間とも呼ぶ）とは、ＥＬ素子の発光または非発光状態を選択し表示を行う期間を示している。
【００２６】
また、図５に示したＥＬ駆動電圧は発光状態を選択されたＥＬ素子のＥＬ駆動電圧を表す。すなわち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧（図５）は、書き込み期間中は０Ｖとなり、表示期間中はＥＬ素子が発光する程度の大きさを有する。
【００２７】
対向電位は外部スイッチ１１６により制御され、対向電位は、書き込み期間において電源電位と同じ高さに保たれ、表示期間において電源電位との間にＥＬ素子が発光する程度の電位差（図１８では接地）を有する。
【００２８】
まず、それぞれのサブフレームが有する書き込み期間と表示期間について、図１８と図１９の記号を用いて詳しく説明し、その後、時分割階調表示について説明する。
【００２９】
まずゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１７０１がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｎ）に順にデジタルデータ信号が入力される。対向電位は電源供給線（Ｖ１〜Ｖｎ）の電源電位と同じ高さに保たれている。デジタルデータ信号は「０」または「１」の情報を有している。「０」と「１」のデジタルデータ信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味する。
【００３０】
そしてソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オンの状態のスイッチング用ＴＦＴ１７０１を介してＥＬ駆動用ＴＦＴ１７０２のゲート電極に入力される。またコンデンサ１７０４にもデジタルデータ信号が入力され保持される。
【００３１】
そして順にゲート信号線Ｇ２〜Ｇｎにゲート信号を入力することで上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力され、各画素において入力されたデジタルデータ信号が保持される。全ての画素にデジタルデータ信号が入力されるまでの期間を書き込み期間と呼ぶ。
【００３２】
全ての画素にデジタルデータ信号が入力されると、全てのスイッチング用ＴＦＴ１７０１はオフの状態となる。そして対向電極に接続されている外部スイッチによって、対向電位は電源電位との間にＥＬ素子が発光する程度の電位差を有するようになる。
【００３３】
デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１７０２はオフの状態となりＥＬ素子１７０３は発光しない。逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１７０２はオンの状態となる。その結果ＥＬ素子１７０３の画素電極は電源電位に保たれ、ＥＬ素子１７０３は発光する。このようにデジタルデータ信号が有する情報によって、ＥＬ素子の発光または非発光状態が選択され、全ての画素が一斉に表示を行う。全ての画素が表示を行うことによって、画像が形成される。画素が表示を行う期間を表示期間と呼ぶ。
【００３４】
ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔａn）の長さは全て一定である。ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）をそれぞれＴｓ1〜Ｔｓnとする。
【００３５】
表示期間の長さは、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００３６】
表示期間はＴｓ1〜Ｔｓnのいずれかの期間である。ここではＴｓnの期間、所定の画素を点灯させたとする。
【００３７】
次に、再び書き込み期間に入り、全画素にデータ信号を入力したら表示期間に入る。このときはＴｓ1〜Ｔｓ(n-1)のいずれかの期間が表示期間となる。ここではＴｓ(n-1)の期間、所定の画素を点灯させたとする。
【００３８】
以下、残りの（ｎ−２）個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ(n-2)、Ｔｓ(n-3)…Ｔｓ1と表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００３９】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００４０】
【発明が解決しようとする課題】
上述した多階調方式ＥＬ表示装置について、ＥＬ表示装置を大型化した場合、画素数が増加し、ＥＬ表示装置には大きな電流が流れる。この電流はＥＬ駆動電圧を制御する外部スイッチを通じて流れるため、ＥＬ駆動電圧を制御する外部スイッチには高い電流能力が必要とされる。
【００４１】
ＥＬ表示装置において、２００ｃｄ／ｍ2の発光量を得る場合、数ｍＡ／ｃｍ2の電流が必要である。例えば、５ｍＡ／ｃｍ2のＥＬ材料を用いて４０インチの表示装置を作る場合、表示に必要な電流値は約２５Ａとなり、多大なものとなってしまう。
【００４２】
一般に、外部スイッチには所定の電流能力の規格が定められており、この電流能力の上限は、多階調方式ＥＬ表示装置の大型化の妨げとなってきた。
【００４３】
また、上述した多階調方式ＥＬ表示装置では、階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。一方、外部スイッチ周波数特性は、電流能力が高くなるにつれて低下する傾向にある。その結果、多階調方式ＥＬ表示装置の大型化に伴い、その周波数特性は低下し、可能な階調数が減少してしまうという問題があった。
【００４４】
本発明はＥＬ表示装置の大型化に伴う以上のような問題点を解決するための手段を提供することを課題とする。すなわち、ＥＬ駆動電圧を制御する外部スイッチによる電流値の制限を取り除くこと、及び、ＥＬ駆動電圧を制御する外部スイッチに起因するＥＬ駆動回路の周波数特性の低下を防ぎ、階調数の減少を防ぐことを課題とする。
【００４５】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明ではＥＬ駆動用ＴＦＴのソース領域またはドレイン領域の電源供給線とは接続されていない方と、ＥＬ素子との間に、新たにＴＦＴを設ける。前記ＴＦＴのソース領域とドレイン領域は、一方がＥＬ駆動用ＴＦＴと、一方がＥＬ素子とそれぞれ接続されている。またゲート電極は配線を通じて外部スイッチと接続されている。前記ＴＦＴは、ＥＬ駆動電圧を制御するスイッチング素子として機能する（以下、電源制御用ＴＦＴという）。
【００４６】
上記構成による、電源制御用ＴＦＴを用いたＥＬ駆動電圧の制御方法は、電圧駆動方式であり、電源制御用ＴＦＴのゲート電極と接続されている外部スイッチには殆ど電流は流れない。従って、電源制御用ＴＦＴのゲート電極と接続されている外部スイッチにおいては、電流値の制限は問題とならず、また、周波数特性の低下は殆ど無視できる。
【００４７】
上記構成によって、ＥＬ駆動電圧は電源制御用ＴＦＴのゲート電極に接続される外部スイッチを通じて制御することが可能となり、従来のＥＬ駆動電圧を制御するための、対向電極と接続されている外部スイッチを取り除くことが可能となる。従って、対向電極と接続されている外部スイッチによるＥＬ駆動回路の電流値の制限を取り除くことが可能となり、また、対向電極と接続されている外部スイッチに起因する周波数特性の低下を防ぎ、階調数の減少を防ぐことが可能となる。
【００４８】
なお電源制御用ＴＦＴは、スイッチング用ＴＦＴ及びＥＬ駆動用ＴＦＴと同時に形成することが可能である。
【００４９】
以下に本発明の構成を示す。
【００５０】
本発明によって、
複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数の電源制御線と、複数の画素とを有する電子装置であって、
前記複数の画素はスイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、電源制御用ＴＦＴと、ＥＬ素子とをそれぞれ有しており、
前記電源制御用ＴＦＴは、前記ＥＬ素子が有する陰極と陽極との間の電位差を制御することを特徴とする電子装置が提供される。
【００５１】
本発明によって、
複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数の電源制御線と、複数の画素とを有する電子装置であって、
前記複数の画素はスイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、電源制御用ＴＦＴと、ＥＬ素子とをそれぞれ有しており、
１フレーム期間中に前記ＥＬ素子が発光する期間をデジタルデータ信号を用いて制御し、
前記電源制御用ＴＦＴは、前記ＥＬ素子が有する陰極と陽極との間の電位差を制御することを特徴とする電子装置が提供される。
【００５２】
本発明によって、
複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、複数の電源制御線と、複数の画素とを有する電子装置であって、
前記複数の画素はスイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、電源制御用ＴＦＴと、ＥＬ素子とをそれぞれ有しており、
１フレーム期間はｎ個のサブフレーム期間ＳＦ1、ＳＦ2、…、ＳＦnとからなっており、
前記ｎ個のサブフレーム期間ＳＦ1、ＳＦ2、…、ＳＦnは、書き込み期間Ｔａ1、Ｔａ2、…、Ｔａnと表示期間Ｔｓ1、Ｔｓ2、…、Ｔｓnとをそれぞれ有しており、
前記書き込み期間Ｔａ1、Ｔａ2、…、Ｔａnにおいてデジタルデータ信号が前記複数の画素の全てに入力され、
前記デジタルデータ信号によって、前記表示期間Ｔｓ1、Ｔｓ2、…、Ｔｓnにおいて前記複数のＥＬ素子が発光するか発光しないかが選択され、
前記書き込み期間Ｔａ1、Ｔａ2、…、Ｔａnの長さは全て同じであり、
前記表示期間Ｔｓ1、Ｔｓ2、…、Ｔｓnの長さの比は、２0：２-1：…：２-(n-1)で表され、
前記電源制御用ＴＦＴは、前記ＥＬ素子が有する陰極と陽極との間の電位差を制御することを特徴とする電子装置が提供される。
【００５３】
前記スイッチング用ＴＦＴのソース領域とドレイン領域とは、一方は前記複数のソース信号線の１つと、一方は前記ＥＬ駆動用ＴＦＴのゲート電極とそれぞれ接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域とは、一方は前記複数の電源供給線の１つと、一方は前記電源制御用ＴＦＴのソース領域とドレイン領域のいずれか一方とそれぞれ接続されており、
前記電源制御用ＴＦＴのソース領域とドレイン領域の残る一方は前記ＥＬ素子が有する陰極または陽極と接続されており、
前記電源制御用ＴＦＴのゲート電極は前記複数の電源制御線の１つと接続されていても良い。
【００５４】
前記スイッチング用ＴＦＴのソース領域とドレイン領域とは、一方は前記複数のソース信号線の１つと、一方は前記ＥＬ駆動用ＴＦＴのゲート電極とそれぞれ接続されており、
前記ＥＬ駆動用ＴＦＴのソース領域とドレイン領域とは、一方は前記電源制御用ＴＦＴのソース領域とドレイン領域のいずれか一方と、一方は前記ＥＬ素子が有する陰極または陽極と、それぞれ接続されており、
前記電源制御用ＴＦＴのソース領域とドレイン領域の残る一方は前記複数の電源供給線の１つと接続されており、
前記電源制御用ＴＦＴのゲート電極は前記複数の電源制御線の１つと接続されていても良い。
【００５５】
前記ＥＬ駆動用ＴＦＴのゲート電極と前記複数の電源供給線の１つとの間にコンデンサを有していても良い。
【００５６】
前記複数のＥＬ素子は、前記陽極と前記陰極との間にＥＬ層を有しており、前記ＥＬ層は低分子系有機物質またはポリマー系有機物質であっても良い。
【００５７】
前記低分子系有機物質は、Ａｌｑ3（トリス−８−キノリライト−アルミニウム）またはＴＰＤ（トリフェニルアミン誘導体）からなっていても良い。
【００５８】
前記ポリマー系有機物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）またはポリカーボネートからなっていても良い。
【００５９】
前記１フレーム期間とは１／６０ｓ以下であっても良い。
【００６０】
前記電子装置を用いることを特徴とするコンピュータ、ビデオカメラまたはＤＶＤプレーヤーであっても良い。
【００６１】
なお、ＥＬ素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層と、陽極層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、どちらの発光を用いていても良い。
【００６２】
【発明の実施の形態】
【００６３】
図１に本発明のＥＬディスプレイのブロック図を示す。図１のＥＬディスプレイは、基板上に形成されたＴＦＴによって画素部１０１、画素部の周辺に配置されたソース信号側駆動回路１０２及びゲート信号側駆動回路１０３を有している。またＥＬ駆動電圧を制御する小電力外部スイッチ１１７が画素部１０１に接続されている。図１に示したＥＬディスプレイのブロック図は従来のものと構造上は同じであるが、画素部１０１に接続されている小電力外部スイッチ１１７は、従来の外部スイッチとは本質的に異なる。また、当然、画素部の構成も従来のものとは異なる。なお、本実施の形態でＥＬディスプレイはソース信号側駆動回路とゲート信号側駆動回路とを１つづつ有しているが、本発明においてソース信号側駆動回路は２つあってもよい。またゲート信号側駆動回路も２つあってもよい。
【００６４】
ソース信号側駆動回路１０２は基本的にシフトレジスタ１０２ａ、ラッチ（Ａ）１０２ｂ、ラッチ（Ｂ）１０２ｃを含む。また、シフトレジスタ１０２ａにはクロック信号（ＣＫ）及びスタートパルス（ＳＰ）が入力され、ラッチ（Ａ）１０２ｂにはデジタルデータ信号（Digital Data Signals）が入力され、ラッチ（Ｂ）１０２ｃにはラッチ信号（Latch Signals）が入力される。
【００６５】
画素部１０１に入力されるデジタルデータ信号は、時分割階調データ信号発生回路１１４にて形成される。この回路はアナログ信号又はデジタル信号でなるビデオ信号（画像情報を含む信号）を、時分割階調を行うためのデジタルデータ信号に変換すると共に、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路である。
【００６６】
典型的には、時分割階調データ信号発生回路１１４には、１フレーム期間をｎビット（ｎは２以上の整数）の階調に対応した複数のサブフレーム期間に分割する手段と、それら複数のサブフレーム期間において書き込み期間及び表示期間を選択する手段と、その表示期間の長さを設定する手段とが含まれる。
【００６７】
この時分割階調データ信号発生回路１１４は、本発明のＥＬディスプレイの外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が本発明のＥＬディスプレイに入力される構成となる。この場合、本発明のＥＬディスプレイを表示ディスプレイとして有する電子機器（ＥＬ表示装置）は、本発明のＥＬディスプレイと時分割階調データ信号発生回路を別の部品として含むことになる。
【００６８】
また、時分割階調データ信号発生回路１１４をＩＣチップなどの形で本発明のＥＬディスプレイに実装しても良い。その場合、そのＩＣチップで形成されたデジタルデータ信号が本発明のＥＬディスプレイに入力される構成となる。この場合、本発明のＥＬディスプレイをディスプレイとして有する電子機器は、時分割階調データ信号発生回路を含むＩＣチップを実装した本発明のＥＬディスプレイを部品として含むことになる。
【００６９】
また最終的には、時分割階調データ信号発生回路１１４を画素部１０１、ソース信号側駆動回路１０２及びゲート信号側駆動回路１０３と同一の基板上にＴＦＴでもって形成しうる。この場合、ＥＬディスプレイに画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。この場合の時分割階調データ信号発生回路はポリシリコン膜を活性層とするＴＦＴで形成しても良い。また、この場合、本発明のＥＬディスプレイをディスプレイとして有する電子機器は、時分割階調データ信号発生回路がＥＬディスプレイ自体に内蔵されており、電子機器の小型化を図ることが可能である。
【００７０】
図２に画素部１０１の構造を示す。ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）とデジタルデータ信号を入力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｎ）とが画素部１０１に設けられている。なおデジタルデータ信号とは、デジタルのビデオ信号を意味する。
【００７１】
また電源供給線（Ｖ１〜Ｖｎ）がソース信号線（Ｓ１〜Ｓｎ）と平行して設けられている。なお電源供給線（Ｖ１〜Ｖｎ）はゲート信号線（Ｇ１〜Ｇｎ）と平行になるように設けても良い。電源供給線（Ｖ１〜Ｖｎ）の電位を電源電位と呼ぶ。
【００７２】
また電源制御線（Ｃ１〜Ｃｎ）がゲート線と平行して設けられている。また、電源制御線（Ｃ１〜Ｃｎ）は外部スイッチ１１７に接続されている。なお電源制御線（Ｃ１〜Ｃｎ）はソース線と平行になるように設けても良い。
【００７３】
画素部１０１にはマトリクス状に複数の画素１０４が配列される。画素１０４の拡大図を図３に示す。図３において、１０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１０５のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線１０６に接続されている。スイッチングＴＦＴ１０５のソース領域とドレイン領域は、一方がデジタルデータ信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線１０７に、もう一方がＥＬ駆動用ＴＦＴ１０９のゲート電極及びコンデンサ１０８にそれぞれ接続されている。なお本実施の形態において、コンデンサ１０８はなくても良い。
【００７４】
また、ＥＬ駆動用ＴＦＴ１０９のソース領域とドレイン領域は、一方が電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１１０に接続され、もう一方が電源制御用ＴＦＴ１１２のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１１２のソース領域またはドレイン領域のもう一方はＥＬ素子１１１に接続されており、ゲート電極は、電源制御線（Ｃ１〜Ｃｎ）の１つである電源制御線１１３に接続されている。電源制御線（Ｃ１〜Ｃｎ）は小電力外部スイッチ１１７に接続されている。またコンデンサ１０８は、電源供給線（Ｖ１〜Ｖｎ）の１つである電源供給線１１０に接続されている。
【００７５】
ＥＬ素子１１１は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電源制御用ＴＦＴ１１２のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、陰極は対向電極となる。逆に陰極が電源制御用ＴＦＴ１１２のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。なお、本明細書において、対向電極の電位を対向電位と呼ぶ。対向電極の電位と画素電極の電位との電位差をＥＬ駆動電圧と呼び、このＥＬ駆動電圧がＥＬ層にかかる。
【００７６】
なお電源制御用ＴＦＴ１１２のドレイン領域またはソース領域と、ＥＬ素子１１１との間に抵抗体を設けても良い。抵抗体を設けることによって、電源制御用ＴＦＴからＥＬ素子へ供給される電流量を制御し、電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体は電源制御用ＴＦＴ１１２及びＥＬ駆動用ＴＦＴ１０９のオン抵抗よりも十分に大きい抵抗値を示す素子であれば良く、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオンの状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【００７７】
次に本発明のＥＬディスプレイの駆動について説明する。ここではｎビットデジタル駆動方式により２n階調表示を行う場合について説明する。
【００７８】
図５に本発明のＥＬディスプレイのデジタル方式の時分割階調表示におけるタイミングチャートを示す。まず、１フレーム期間をｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。通常のＥＬディスプレイでは発振周波数は６０Ｈｚ以上、即ち１秒間に６０以上のフレーム期間が設けられており、１秒間に６０以上の画像が表示されている。１秒間に表示される画像の数が６０より少なくなると、視覚的にフリッカ等の画像のちらつきが目立ち始める。なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００７９】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み期間とは、１サブフレーム期間中、全画素にデジタルデータ信号を入力する期間であり、表示期間（点灯期間とも呼ぶ）とは、ＥＬ素子の発光または非発光状態を選択し表示を行う期間を示している。
【００８０】
また、図５に示したＥＬ駆動電圧は発光状態を選択されたＥＬ素子のＥＬ駆動電圧を表す。すなわち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧（図５）は、書き込み期間中は０Ｖとなり、表示期間中はＥＬ素子が発光する程度の大きさを有する。
【００８１】
本発明においてＥＬ駆動電圧を制御するのは、電源制御用ＴＦＴである。より正確には、ＥＬ駆動電圧は、電源制御線を通して電源制御用ＴＦＴに接続されている外部スイッチにより制御される。書き込み期間においては、電源制御用ＴＦＴはオフの状態であり、ＥＬ駆動電圧は０Ｖとなる。また表示期間においては、電源制御用ＴＦＴはオンの状態であり、発光状態を選択されたＥＬ素子のＥＬ駆動電圧はＥＬ素子が発光する程度の大きさを有する。
【００８２】
まず、それぞれのサブフレームが有する書き込み期間と表示期間について、図２と図３の記号を用いて詳しく説明し、その後、時分割階調表示について説明する。
【００８３】
まず書き込み期間において、電源制御用ＴＦＴ１１２はオフの状態であり、ＥＬ駆動電圧は０Ｖに保たれている。なおＥＬ駆動電圧はＥＬ駆動用ＴＦＴ１０９または電源制御用ＴＦＴ１１２のオフ電流（ＴＦＴがスイッチとしてオフ状態にあるにも拘わらず流れてしまうドレイン電流）等に起因するリーク電流により微少な値を有することがあり得るが、ＥＬ素子が発光しない程度の大きさであれば良い。そしてゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ１０５がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｎ）にデジタルデータ信号が入力される。デジタルデータ信号は「０」または「１」の情報を有している。「０」と「１」のデジタルデータ信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味する。
【００８４】
そしてソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オンの状態のスイッチング用ＴＦＴ１０５を介してＥＬ駆動用ＴＦＴ１０９のゲート電極に入力される。またコンデンサ１０８がある場合には同様にデジタルデータ信号が入力され保持される。
【００８５】
次にゲート信号線Ｇ２にゲート信号が入力され、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴ１０５がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｎ）にデジタルデータ信号が入力される。
【００８６】
ソース信号線（Ｓ１〜Ｓｎ）に入力されたデジタルデータ信号は、オンの状態のスイッチング用ＴＦＴ１０５を介してＥＬ駆動用ＴＦＴ１０９のゲート電極に入力される。またコンデンサ１０８がある場合には同様にデジタルデータ信号が入力され保持される。
【００８７】
そして順にゲート信号線Ｇ３〜Ｇｎにもゲート信号を入力することで上述した動作を繰り返し、全ての画素にデジタルデータ信号が入力され、各画素において入力されたデジタルデータ信号が保持される。全ての画素にデジタルデータ信号が入力されるまでの期間が書き込み期間である。
【００８８】
書き込み期間が終了すると同時に表示期間となる。表示期間になると全てのスイッチング用ＴＦＴ１０５はオフの状態となる。そして電源制御線１１３に接続されている小電力外部スイッチ１１７によって、電源制御用ＴＦＴ１１２はオンの状態となり、発光状態を選択されたＥＬ素子１１１のＥＬ駆動電圧はＥＬ素子が発光する程度の大きさを有するようになる。
【００８９】
デジタルデータ信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０９はオフの状態となりＥＬ素子１１１は発光しない。逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ１０９はオンの状態となる。このとき電源制御用ＴＦＴ１１２もオンの状態であるため、ＥＬ素子１１１の画素電極は電源電位に保たれ、ＥＬ素子１１１は発光する。このようにデジタルデータ信号が有する情報によって、ＥＬ素子の発光または非発光状態が選択され、全ての画素が一斉に表示を行う。全ての画素が表示を行うことによって、画像が形成される。画素が表示を行う期間を表示期間と呼ぶ。
【００９０】
ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔａn）の長さは全て一定である。ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）をそれぞれＴｓ1〜Ｔｓnとする。
【００９１】
表示期間の長さは、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：…：２-(n-2)：２-(n-1)となるように設定する。但し、ＳＦ1〜ＳＦnを出現させる順序はどのようにしても良い。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００９２】
表示期間はＴｓ1〜Ｔｓnまでのいずれかの期間である。ここではＴｓnの期間、所定の画素を点灯させたとする。
【００９３】
次に、再び書き込み期間に入り、全画素にデータ信号を入力したら表示期間に入る。このときはＴｓ1〜Ｔｓ(n-1)のいずれかの期間が表示期間となる。ここではＴｓ(n-1)の期間、所定の画素を点灯させたとする。
【００９４】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ(n-2)、Ｔｓ(n-3)…Ｔｓ1と表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００９５】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００９６】
なお本実施の形態では、書き込み期間において電源制御用ＴＦＴがオフの状態であり、ＥＬ駆動電圧を０Ｖに保っているため、ＥＬ素子は発光しない。しかし本発明はこの構成に限定されない。電源制御用ＴＦＴをオンの状態に保ち、発光状態を選択されたＥＬ素子にＥＬ素子が発光する程度のＥＬ駆動電圧を常に設けることで、書き込み期間においても表示期間と同様に表示を行うようにしても良い。ただしこの場合、サブフレーム期間全体が実際に発光する期間となるので、サブフレーム期間の長さを、ＳＦ1：ＳＦ2：ＳＦ3：…：ＳＦ(n-1)：ＳＦn＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。上記構成により、書き込み期間を発光させない駆動方法に比べて、高い輝度の画像が得られる。
【００９７】
本発明は上記構成によって、従来のＥＬ駆動電圧を制御する外部スイッチに起因する電流値の制限を取り除くことが可能となる。また、従来のＥＬ駆動電圧を制御する外部スイッチに起因するＥＬ駆動回路の周波数特性の低下を防ぎ、階調数の減少を防ぐことが可能となる。
【００９８】
なお電源制御用ＴＦＴは、スイッチング用ＴＦＴ及びＥＬ駆動用ＴＦＴと同時に形成することが可能である。
【００９９】
以下に本発明の実施例を示す。
【０１００】
（実施例１）
本実施例では、本発明におけるＥＬディスプレイの画素の構成について説明する。
【０１０１】
本発明におけるＥＬディスプレイの画素部には、マトリクス状に複数の画素が配列されている。画素の回路図の一例を図７（Ａ）に示す。
【０１０２】
図７（Ａ）において、画素１０００の中にスイッチング用ＴＦＴ１００１が設けられている。なお本発明において、スイッチング用ＴＦＴ１００１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。本実施例では図７（Ａ）において、スイッチング用ＴＦＴ１００１にはｎチャネル型ＴＦＴを用いる。
【０１０３】
スイッチング用ＴＦＴ１００１のゲート電極は、ゲート信号を入力するゲート信号線１００２に接続されている。スイッチング用ＴＦＴ１００１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線（データ信号線ともいう）１００３に、もう一方はＥＬ駆動用ＴＦＴ１００４のゲート電極及びコンデンサ１００８にそれぞれ接続されている。なお本実施例において、コンデンサ１００８はなくても良い。
【０１０４】
ＥＬ駆動用ＴＦＴ１００４のソース領域とドレイン領域は、一方は電源供給線１００５に接続され、もう一方は電源制御用ＴＦＴ１００９のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１００９のソース領域またはドレイン領域のもう一方はＥＬ素子１００６に接続されており、電源制御用ＴＦＴ１００９のゲート電極は、電源制御線１０１０に接続されている。またコンデンサ１００８は、電源供給線１００５に接続されている。
【０１０５】
ＥＬ素子１００６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、電源制御用ＴＦＴ１００９のソース領域またはドレイン領域は、ＥＬ素子１００６の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、電源制御用ＴＦＴ１００９のソース領域またはドレイン領域は、ＥＬ素子１００６の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１０６】
なおＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１００６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１００６の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９はｎチャネル型ＴＦＴであることが好ましい。図７（Ａ）ではＥＬ駆動用ＴＦＴ１００４及び電源制御用ＴＦＴ１００９にｐチャネル型ＴＦＴを用いており、ＥＬ素子１００６の陽極が画素電極で陰極が対向電極となっている。
【０１０７】
図７（Ａ）に示した回路図において、電源供給線１００５はソース信号線１００３と平行に並んでいる。また、電源制御線１０１０はゲート信号線１００２と平行に並んでいる。
【０１０８】
またＥＬ駆動用ＴＦＴ１００４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴ１００４がｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴ１００４のゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴ１００４のゲート電圧を保持することができる。
【０１０９】
なお図７（Ａ）に示した回路図において、スイッチング用ＴＦＴ１００１、ＥＬ駆動用ＴＦＴ１００４または電源制御用ＴＦＴ１００９をマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）としても良い。スイッチング用ＴＦＴ１００１をマルチゲート構造にすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴ１００４または電源制御用ＴＦＴ１００９をマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１１０】
なお、図７（Ａ）では電源供給線１００５とソース信号線１００３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線１００５とソース信号線１００３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１１】
また、図７（Ａ）では電源制御線１０１０とゲート信号線１００２とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源制御線１０１０とゲート信号線１００２とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１２】
次に本発明の画素の回路図の別の一例を図７（Ｂ）に示す。図７（Ｂ）において、画素１１００の中にスイッチング用ＴＦＴ１１０１が設けられている。なお本発明において、スイッチング用ＴＦＴ１１０１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図７（Ｂ）において、スイッチング用ＴＦＴ１１０１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１１０１のゲート電極は、ゲート信号を入力するゲート信号線１１０２に接続されている。スイッチング用ＴＦＴ１１０１のソース領域とドレイン領域のいずれか一方はデジタルのビデオ信号を入力するソース信号線（データ信号線ともいう）１１０３に、もう一方はＥＬ駆動用ＴＦＴ１１０４のゲート電極及びコンデンサ１１０８にそれぞれ接続されている。なお本実施例において、コンデンサ１１０８はなくても良い。
【０１１３】
ＥＬ駆動用ＴＦＴ１１０４のソース領域とドレイン領域は、一方は電源供給線１１０５に接続され、もう一方は電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域のもう一方はＥＬ素子１１０６に接続されており、電源制御用ＴＦＴ１１０９のゲート電極は、電源制御線１１１０に接続されている。またコンデンサ１１０８は、電源供給線１１０５に接続されている。コンデンサ１１０８はなくても良い。
【０１１４】
ＥＬ素子１１０６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とでなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域は、ＥＬ素子１１０６の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、電源制御用ＴＦＴ１１０９のソース領域またはドレイン領域は、ＥＬ素子１１０６の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１１５】
なおＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１１０６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１１０６の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９はｎチャネル型ＴＦＴであることが好ましい。図７（Ｂ）ではＥＬ駆動用ＴＦＴ１１０４及び電源制御用ＴＦＴ１１０９にｐチャネル型ＴＦＴを用いており、ＥＬ素子１１０６の陽極が画素電極で陰極が対向電極となっている。
【０１１６】
図７（Ｂ）に示した回路図において、電源供給線１１０５はゲート信号線１１０２と平行に並んでいる。また、電源制御線１１１０はソース信号線１１０３と平行に並んでいる。
【０１１７】
またＥＬ駆動用ＴＦＴ１１０４の活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴ１１０４がｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴ１１０４のゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴ１１０４のゲート電圧を保持することができる。
【０１１８】
なお図７（Ｂ）に示した回路図において、スイッチング用ＴＦＴ１１０１、ＥＬ駆動用ＴＦＴ１１０４または電源制御用ＴＦＴ１１０９をマルチゲート構造としても良い。スイッチング用ＴＦＴ１１０１をマルチゲート構造にすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴ１１０４または電源制御用ＴＦＴ１１０９をマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１１９】
なお、図７（Ｂ）では電源供給線１１０５とゲート信号線１１０２とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線１１０５とゲート信号線１１０２とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２０】
また、図７（Ｂ）では電源制御線１１１０とソース信号線１１０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源制御線１１１０とソース信号線１１０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２１】
次に本発明の画素の回路図の別の一例を図８（Ａ）に示す。図８（Ａ）において、画素１２００と画素１２１０とが隣接して設けられている。図８（Ａ）において、１２０１及び１２１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１２０１及び１２１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図８（Ａ）において、スイッチング用ＴＦＴ１２０１及び１２１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１２０１及び１２１１のゲート電極は、ゲート信号を入力するゲート信号線１２０２に接続されている。スイッチング用ＴＦＴ１２０１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１２０３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１２０４のゲート電極及びコンデンサ１２０８にそれぞれ接続されている。スイッチング用ＴＦＴ１２１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１２１３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１２１４のゲート電極及びコンデンサ１２１８にそれぞれ接続されている。なお本実施例において、コンデンサ１２０８と１２１８はなくても良い。
【０１２２】
そして、ＥＬ駆動用ＴＦＴ１２０４及び１２１４のソース領域とドレイン領域は、一方は電源供給線１２２０に接続され、もう一方は電源制御用ＴＦＴ１２０９及び１２１９のソース領域またはドレイン領域にそれぞれ接続されている。電源制御用ＴＦＴ１２０９及び１２１９のソース領域またはドレイン領域の残る一方はＥＬ素子１２０５及び１２１５にそれぞれ接続されており、電源制御用ＴＦＴ１２０９及び１２１９のゲート電極は、電源制御線１２０７に接続されている。またコンデンサ１２０８と１２１８は、電源供給線１２２０に接続されている。このように本実施例では隣り合う２つの画素で１つの電源供給線１２２０を共有している。これにより、図７（Ａ）で示した構成に比べて、電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１２３】
次に本発明の画素の回路図の別の一例を図８（Ｂ）に示す。図８（Ｂ）において、画素１３００と画素１３１０とが隣接して設けられている。図８（Ｂ）において、１３０１及び１３１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１３０１及び１３１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図８（Ｂ）において、スイッチング用ＴＦＴ１３０１及び１３１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１３０１及び１３１１のゲート電極は、ゲート信号を入力するゲート信号線１３０２及び１３１２にそれぞれ接続されている。スイッチング用ＴＦＴ１３０１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１３０３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１３０４のゲート電極及びコンデンサ１３０８に接続されている。スイッチング用ＴＦＴ１３１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１３０３に接続されており、もう一方はＥＬ駆動用ＴＦＴ１３１４のゲート電極及びコンデンサ１３１８に接続されている。なお本実施例において、コンデンサ１３０８と１３１８はなくても良い。
【０１２４】
ＥＬ駆動用ＴＦＴ１３０４及び１３１４のソース領域とドレイン領域は、一方は電源供給線１３２０に接続され、もう一方は電源制御用ＴＦＴ１３０９及び１３１９のソース領域またはドレイン領域にそれぞれ接続されている。電源制御用ＴＦＴ１３０９及び１３１９のソース領域またはドレイン領域の残る一方はＥＬ素子１３０５及び１３１５にそれぞれ接続されており、電源制御用ＴＦＴ１３０９及び１３１９のゲート電極は、電源制御線１３０７に接続されている。またコンデンサ１３０８及び１３１８は、電源供給線１３２０に接続されている。このように本実施例では隣り合う２つの画素で１つの電源供給線１３２０を共有している。これにより、図７（Ｂ）で示した構成に比べて、電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１２５】
次に本発明の画素の回路図の別の一例を図４（Ａ）に示す。図４（Ａ）において、画素１４００と画素１４１０とが隣接して設けられている。図４（Ａ）において、１４０１及び１４１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１４０１及び１４１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図４（Ａ）において、スイッチング用ＴＦＴ１４０１及び１４１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１４０１及び１４１１のゲート電極は、ゲート信号を入力するゲート信号線１４０２に接続されている。スイッチング用ＴＦＴ１４０１及び１４１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１４０３と１４１３とにそれぞれ接続されており、もう一方はＥＬ駆動用ＴＦＴ１４０４と１４１４のゲート電極及びコンデンサ１４０８と１４１８にそれぞれ接続されている。なお本実施例において、コンデンサ１４０８と１４１８はなくても良い。
【０１２６】
そして、ＥＬ駆動用ＴＦＴ１４０４及び１４１４のソース領域とドレイン領域は、一方は電源供給線１４０７に接続され、もう一方は電源制御用ＴＦＴ１４０９及び１４１９のソース領域またはドレイン領域に接続されている。電源制御用ＴＦＴ１４０９及び１４１９のソース領域またはドレイン領域の残る一方はＥＬ素子１４０５及び１４１５に接続されており、電源制御用ＴＦＴ１４０９及び１４１９のゲート電極は、電源制御線１４２０に接続されている。またコンデンサ１４０８と１４１８は、電源供給線１４０７に接続されている。このように本実施例では隣り合う２つの画素で１つの電源制御線１４２０を共有している。これにより、図７（Ｂ）で示した構成に比べて、電源制御線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１２７】
図４（Ａ）に示した回路図において、電源制御線１４２０はソース信号線１４０３、１４１３と平行に並んでいる。また、電源供給線１４０７はゲート信号線１４０２と平行に並んでいる。
【０１２８】
次に本発明の画素の回路図の別の一例を図４（Ｂ）に示す。図４（Ｂ）において、画素１５００と画素１５１０とが隣接して設けられている。図４（Ｂ）において、１５０１及び１５１１はスイッチング用ＴＦＴである。なお本発明において、スイッチング用ＴＦＴ１５０１及び１５１１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。図４（Ｂ）において、スイッチング用ＴＦＴ１５０１及び１５１１にはｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ１５０１及び１５１１のゲート電極は、ゲート信号を入力するゲート信号線１５０２及び１５１２にそれぞれ接続されている。スイッチング用ＴＦＴ１５０１及び１５１１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線１５０３にそれぞれ接続されており、もう一方はＥＬ駆動用ＴＦＴ１５０４と１５１４のゲート電極及びコンデンサ１５０８と１５１８にそれぞれ接続されている。なお本実施例において、コンデンサ１５０８と１５１８はなくても良い。
【０１２９】
ＥＬ駆動用ＴＦＴ１５０４及び１５１４のソース領域とドレイン領域は、一方は電源供給線１５０７に接続され、もう一方は電源制御用ＴＦＴ１５０９及び１５１９のソース領域またはドレイン領域にそれぞれ接続されている。電源制御用ＴＦＴ１５０９及び１５１９のソース領域またはドレイン領域の残る一方はＥＬ素子１５０５及び１５１５にそれぞれ接続されており、電源制御用ＴＦＴ１５０９及び１５１９ゲート電極は、電源制御線１５２０に接続されている。またコンデンサ１５０８及び１５１８は、電源供給線１５０７に接続されている。このように本実施例では隣り合う２つの画素で１つの電源制御線１５２０を共有している。これにより、図７（Ａ）で示した構成に比べて、電源制御線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１３０】
次に本発明の画素の回路図の別の一例を図６（Ａ）に示す。本実施例では、図４（Ａ）に示した２つの画素及びこれを電源供給線に関して折り返した画素を、電源供給線を共有するように配置する。また、図６（Ｂ）は、図８（Ｂ）に示した２つの画素及びこれを電源制御線に関して折り返した画素が電源制御線を共有するような配置によっても表される。画素内に配置されるＴＦＴ構造、各素子の接続等は図４（Ａ）または図８（Ｂ）の説明に従う。
【０１３１】
図６(Ａ)に示すように、本実施例ではゲート線方向に隣り合う２つの画素で１つの電源制御線１６００を共有し、またソース線方向に隣り合う２つの画素で１つの電源供給線１６１０を共有している。これにより、図７（Ａ）で示した構成に比べて、電源制御線及び電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１３２】
次に本発明の画素の回路図の別の一例を図６（Ｂ）に示す。本実施例では、図８（Ａ）に示した２つの画素及びこれを電源制御線に関して折り返した画素を、電源制御線を共有するように配置する。また、図６（Ｂ）は、図４（Ｂ）に示した２つの画素及びこれを電源供給線に関して折り返した画素が電源供給線を共有するような配置によっても表される。画素内に配置されるＴＦＴ構造、各素子の接続等は図８（Ａ）または図４（Ｂ）の説明に従う。
【０１３３】
図６(Ｂ)に示すように、本実施例ではゲート線方向に隣り合う２つの画素で１つの電源供給線１７００を共有し、またソース線方向に隣り合う２つの画素で１つの電源制御線１７１０を共有している。これにより、図７で示した構成に比べて、電源制御線及び電源供給線の数を減らすことができる。配線の画素部全体に対する割合が小さいと、ＥＬ層の発光する方向に配線が設けられている場合において、配線による光の遮蔽が抑えられる。
【０１３４】
図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、ＥＬ素子はそれぞれ陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とでなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、電源制御用ＴＦＴのソース領域またはドレイン領域は、ＥＬ素子の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、電源制御用ＴＦＴのソース領域またはドレイン領域は、ＥＬ素子の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１３５】
なお図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、ＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴはｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴはｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴはｎチャネル型ＴＦＴであることが好ましい。図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）ではＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴにｐチャネル型ＴＦＴを用いており、ＥＬ素子の陽極が画素電極で陰極が対向電極となっている。
【０１３６】
また図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、ＥＬ駆動用ＴＦＴの活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴのゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴのゲート電圧を保持することができる。
【０１３７】
なお図８（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）及び図６（Ａ）、（Ｂ）に示した回路図において、スイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴのいずれか１つ以上をマルチゲート構造としても良い。スイッチング用ＴＦＴをマルチゲート構造とすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴ及び電源制御用ＴＦＴをマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１３８】
なお本実施例において、電流制御用ＴＦＴのドレイン領域またはソース領域と、ＥＬ素子との間に抵抗体を設けても良い。抵抗体を設けることによって、電源制御用ＴＦＴからＥＬ素子へ供給される電流量を制御し、電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体は電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴのオン抵抗よりも十分に大きい抵抗値を示す素子であれば良く、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオンの状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【０１３９】
（実施例２）
本実施例では、本発明におけるＥＬディスプレイの画素の構成について説明する。
【０１４０】
本実施例では、電源制御用ＴＦＴをＥＬ駆動用ＴＦＴと電源供給線との間に配置する。画素の回路図の一例を図２０（Ａ）に示す。
【０１４１】
図２０（Ａ）において、画素１８００の中にスイッチング用ＴＦＴ１８０１が設けられている。なお本発明において、スイッチング用ＴＦＴ１８０１はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも用いることが可能である。本実施例では図２０（Ａ）において、スイッチング用ＴＦＴ１８０１にはｎチャネル型ＴＦＴを用いる。
【０１４２】
スイッチング用ＴＦＴ１８０１のゲート電極は、ゲート信号を入力するゲート信号線１８０２に接続されている。スイッチング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方はデジタルのビデオ信号を入力するソース信号線（データ信号線ともいう）１８０３に、もう一方はＥＬ駆動用ＴＦＴ１８０４のゲート電極及びコンデンサ１８０８にそれぞれ接続されている。
【０１４３】
ＥＬ駆動用ＴＦＴ１８０４のソース領域とドレイン領域は、一方は電源制御用ＴＦＴ１８０９のソース領域またはドレイン領域に接続され、もう一方はＥＬ素子１８０６に接続されている。電源制御用ＴＦＴ１８０９のソース領域またはドレイン領域の残る一方は電源供給線１８０５に接続されており、電源制御用ＴＦＴ１８０９のゲート電極は、電源制御線１８１０に接続されている。またコンデンサ１８０８は、電源供給線１８０５に接続されている。なお本実施例において、コンデンサ１８０８はなくても良い。
【０１４４】
ＥＬ素子１８０６は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。なお本発明において、陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１８０４のソース領域またはドレイン領域は、ＥＬ素子１８０６の陽極に接続される。逆に陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１８０４のソース領域またはドレイン領域は、ＥＬ素子１８０６の陰極に接続される。またＥＬ素子の対向電極は、常に所定の電位に保たれる。
【０１４５】
なおＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることが可能であるが、ＥＬ素子１８０６の陽極が画素電極で陰極が対向電極の場合、ＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９はｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子１８０６の陽極が対向電極で陰極が画素電極の場合、ＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９はｎチャネル型ＴＦＴであることが好ましい。図２０（Ａ）ではＥＬ駆動用ＴＦＴ１８０４及び電源制御用ＴＦＴ１８０９にｐチャネル型ＴＦＴを用いており、ＥＬ素子１８０６の陽極が画素電極で陰極が対向電極となっている。
【０１４６】
図２０（Ａ）に示した回路図は、図７（Ａ）（実施例１）に示した回路図において、ＥＬ駆動用ＴＦＴ１００４とＥＬ素子１００６との間に配置されている電源制御用ＴＦＴ１００９を取り除き、新たに電源制御用ＴＦＴをＥＬ駆動用ＴＦＴ１００４と電源供給線１００５との間に配置することよっても表される。この場合、電源制御用ＴＦＴのソース領域とドレイン領域は、一方は電源供給線１００５に接続し、一方はＥＬ駆動用ＴＦＴ１００４に接続する。またゲート電極は、電源制御線１０１０に接続する。
【０１４７】
次に本発明の画素の回路図の別の一例を図２０（Ｂ）に示す。図２０（Ｂ）に示した回路図は、図７（Ｂ）（実施例１）に示した回路図において、ＥＬ駆動用ＴＦＴ１１０４とＥＬ素子１１０６との間に配置されている電源制御用ＴＦＴ１１０９を取り除き、新たに電源制御用ＴＦＴ１１１１をＥＬ駆動用ＴＦＴ１１０４と電源供給線１１０５との間に配置することよって表される。なお電源制御用ＴＦＴのソース領域とドレイン領域は、一方は電源供給線１１０５に接続し、一方はＥＬ駆動用ＴＦＴ１１０４に接続する。またゲート電極は、電源制御線１１１０に接続する。
【０１４８】
このように本実施例では、電源制御用ＴＦＴをＥＬ駆動用ＴＦＴと電源供給線との間に配置する。実施例１における回路図、図７(Ａ)、７(Ｂ)、８(Ａ)、８(Ｂ)、４(Ａ)、４(Ｂ)、６(Ａ)、６(Ｂ)、のいずれの場合においても、ＥＬ駆動用ＴＦＴとＥＬ素子との間に配置されている電源制御用ＴＦＴを取り除き、新たに電源制御用ＴＦＴをＥＬ駆動用ＴＦＴと電源供給線との間に配置することによって、このような構成が可能となる。なお電源制御用ＴＦＴのソース領域とドレイン領域は、一方は電源供給線に接続し、一方はＥＬ駆動用ＴＦＴに接続する。またゲート電極は、電源制御線に接続する。
【０１４９】
本実施例において、ＥＬ駆動用ＴＦＴの活性層中にＬＤＤ領域を設け、ＬＤＤ領域とゲート電極とがゲート絶縁膜を介して重なる領域（Ｌｏｖ領域）を形成しても良い。ＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、活性層のドレイン領域側にＬｏｖ領域を形成することで、ＥＬ駆動用ＴＦＴのゲート電極とＬｏｖ領域との間に容量を形成することができ、ＥＬ駆動用ＴＦＴのゲート電圧を保持することができる。
【０１５０】
またスイッチング用ＴＦＴまたはＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴをマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）としても良い。スイッチング用ＴＦＴをマルチゲート構造にすることによって、スイッチング用ＴＦＴのオフ電流を下げることができる。またＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴをマルチゲート構造にすることによって、熱によるＥＬ駆動用ＴＦＴまたは電源制御用ＴＦＴの劣化を抑えることができる。
【０１５１】
また電源供給線、ソース信号線、電源制御線またはゲート信号線のうち互いに平行な２本の線に着目した場合、両者は重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、重なるように設けられた２本の線で専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１５２】
なお本実施例において、ＥＬ駆動用ＴＦＴのドレイン領域またはソース領域と、ＥＬ素子との間に抵抗体を設けても良い。抵抗体を設けることによって、ＥＬ駆動用ＴＦＴからＥＬ素子へ供給される電流量を制御し、電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴの特性のバラツキの影響を防ぐことが可能になる。抵抗体は電源制御用ＴＦＴ及びＥＬ駆動用ＴＦＴのオン抵抗よりも十分に大きい抵抗値を示す素子であれば良く、構造等に限定はない。なお、オン抵抗とは、ＴＦＴがオンの状態の時に、ＴＦＴのドレイン電圧をその時に流れているドレイン電流で割った値である。抵抗体の抵抗値としては１ｋΩ〜５０ＭΩ（好ましくは１０ｋΩ〜１０ＭΩ、さらに好ましくは５０ｋΩ〜１ＭΩ）の範囲から選択すれば良い。抵抗体として抵抗値の高い半導体層を用いると形成が容易であり好ましい。
【０１５３】
（実施例３）
本実施例では、本発明を用いてＥＬディスプレイを作製した例について説明する。
【０１５４】
図９（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図９（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース信号側駆動回路、４０１３はゲート信号側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１５５】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１５６】
また、図９（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１５７】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１５８】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１５９】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルタを組み合わせた方式、白色発光層とカラーフィルタを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１６０】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１６１】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１６２】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６３】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１６４】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の間にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１６５】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１６６】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１６７】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜６００３とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１６８】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１６９】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１７０】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１７１】
なお図９では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１７２】
次に、図９（Ａ）、（Ｂ）とは異なる形態のＥＬ表示装置を作製した例について、図１０（Ａ）、（Ｂ）を用いて説明する。図９（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１７３】
図１０（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１０（Ａ）をＡ-Ａ'で切断した断面図を図１０（Ｂ）に示す。
【０１７４】
図９に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１７５】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１７６】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１７７】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１７８】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１７９】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１８０】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１８１】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１８２】
なお図１０では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１８３】
（実施例４）
ここで画素部のさらに詳細な断面構造を図１１に示す。図１１において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法を用いて作製される。本実施例ではダブルゲート構造としている。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。
【０１８４】
また、ＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４はｎチャネル型ＴＦＴであり、公知の方法を用いて作製される。このとき、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によってＥＬ駆動用ＴＦＴ３５０３のゲート電極３７ｂに電気的に接続されている。また、ＥＬ駆動用ＴＦＴ３５０３のソース配線４０ｂは電源制御用ＴＦＴのドレイン配線４０ａに接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９ａと３９ｂを電気的に接続するゲート信号線である。また、ＥＬ駆動用ＴＦＴ３５０３のドレイン配線３４は電源供給線（図示せず）に接続され、常に一定の電圧が加えられている。また、電源制御用ＴＦＴ３５０４のゲート電極３７ａは電源制御線（図示せず）に接続されている。
【０１８５】
本実施例では電源制御用ＴＦＴのソース配線をＥＬ素子の陰極に接続し、ドレイン配線をＥＬ駆動用ＴＦＴのソース配線に接続し、ＥＬ駆動用ＴＦＴのドレイン配線を電源供給線に接続する構造としているが、ＥＬ駆動用ＴＦＴのソース配線をＥＬ素子の陰極に接続し、ドレイン配線を電源制御用ＴＦＴのソース配線に接続し、電源制御用ＴＦＴのドレイン配線を電源供給線に接続する構造でも構わない。すなわち、実施例２の構成と組み合わせて実施することが可能である。
【０１８６】
本実施例ではＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１８７】
スイッチング用ＴＦＴ３５０２、ＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１８８】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電源制御用ＴＦＴ３５０４のドレイン領域に電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１８９】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４ａ、４４ｂにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１９０】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk, H.Becker, O.Gelsen, E.Kluge, W.Kreuder, and H.Spreitzer,“Polymers for Light Emitting Diodes”, Euro Display, Proceedings, 1999, p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１９１】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１９２】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１９３】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１９４】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１９５】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されている。画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１９６】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１９７】
以上のように本発明のＥＬディスプレイは図１１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強いＥＬ駆動用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬディスプレイが得られる。
【０１９８】
なお、本実施例の構成は、実施例１〜３構成と自由に組み合わせて実施することが可能である。
【０１９９】
（実施例５）
本実施例では、実施例４に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図１２を用いる。なお、図１１（実施例４）の構造と異なる点はＥＬ素子の部分とＥＬ駆動用ＴＦＴと電源制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２００】
図１２において、ＥＬ駆動用ＴＦＴ３５０３及び電源制御用ＴＦＴ３５０４はｐチャネル型ＴＦＴであり、公知の方法を用いて作製することができる。なお、本実施例では電源制御用ＴＦＴのソース配線をＥＬ素子の陽極に接続し、ドレイン配線をＥＬ駆動用ＴＦＴのソース配線に接続し、ＥＬ駆動用ＴＦＴのドレイン配線を電源供給線に接続する構造としているが、ＥＬ駆動用ＴＦＴのソース配線をＥＬ素子の陽極に接続し、ドレイン配線を電源制御用ＴＦＴのソース配線に接続し、電源制御用ＴＦＴのドレイン配線を電源供給線に接続する構造でも構わない。すなわち、実施例２の構成と組み合わせて実施することが可能である。
【０２０１】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２０２】
そして、絶縁膜でなるバンク５１ａ、５１ｂが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２０３】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２０４】
なお、本実施例の構成は、実施例１〜３の構成と自由に組み合わせて実施することが可能である。
【０２０５】
（実施例６）
本実施例では、本発明を用いてＥＬディスプレイを作製した例について図２４（Ａ）、（Ｂ）を用いて説明する。図２４（Ａ）は、ＥＬ素子の形成されたアクティブマトリクス基板において、ＥＬ素子の封入まで行った状態を示す上面図である。点線で示された８０１はソース側駆動回路、８０２はゲート側駆動回路、８０３は画素部である。また、８０４はカバー材、８０５は第１シール材、８０６は第２シール材であり、第１シール材８０５で囲まれた内側のカバー材とアクティブマトリクス基板との間には充填材８０７（図２４（Ｂ）参照）が設けられる。
【０２０６】
なお、８０８はソース側駆動回路８０１、ゲート側駆動回路８０２及び画素部８０３に入力される信号を伝達するための接続配線であり、外部機器との接続端子となるＦＰＣ（フレキシブルプリントサーキット）８０９からビデオ信号やクロック信号を受け取る。
【０２０７】
ここで、図２４（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図２４（Ｂ）に示す。なお、図２４（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０２０８】
図２４（Ｂ）に示すように、基板８００上には画素部８０３、ソース側駆動回路８０１が形成されており、画素部８０３はＥＬ素子に流れる電流を制御するためのＴＦＴ（図示せず）（以下、ＥＬ駆動用ＴＦＴという）、ＥＬ駆動電圧を制御するためのＴＦＴ（以下、電源制御用ＴＦＴという）８５１及びそのドレイン領域に電気的に接続された画素電極８５２等を含む複数の画素により形成される。本実施例では電源制御用ＴＦＴ８５１をｐチャネル型ＴＦＴとする。また、ソース側駆動回路８０１はｎチャネル型ＴＦＴ８５３とｐチャネル型ＴＦＴ８５４とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０２０９】
本実施例では、電源制御用ＴＦＴのドレイン配線をＥＬ素子の画素電極に接続しソース配線をＥＬ駆動用ＴＦＴのドレイン配線に接続する構造としているが、ＥＬ駆動用ＴＦＴのドレイン配線をＥＬ素子の画素電極に接続しソース配線を電源制御用ＴＦＴのドレイン配線に接続する構造としても良い。これは実施例１の構成を組み合わせた場合に相当する。
【０２１０】
各画素は画素電極の下にカラーフィルタ（Ｒ）８５５、カラーフィルタ（Ｇ）８５６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、カラーフィルタ（Ｒ）８５５は赤色発光の画素に、カラーフィルタ（Ｇ）８５６は緑色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
【０２１１】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光、青色光の場合においても同様である。
【０２１２】
また、従来のカラーフィルタを用いない構造ではＥＬ表示装置の外部から侵入した可視光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波長の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまうような不具合を防ぐことが可能である。
【０２１３】
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のものを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない。
【０２１４】
次に、画素電極８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。また、画素電極８５２の両端には絶縁膜８５７が形成され、さらに赤色に発光する発光層８５８、緑色に発光する発光層８５９が形成される。なお、図示しないが隣接する画素には青色に発光する発光層が設けられ、赤、緑及び青に対応した画素によりカラー表示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが設けられている。
【０２１５】
なお、ＥＬ材料として有機材料だけでなく無機材料を用いることができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注入層を組み合わせた積層構造としても良い。
【０２１６】
また、各発光層の上にはＥＬ素子の陰極８６０が遮光性を有する導電膜でもって形成される。この陰極８６０は全ての画素に共通であり、接続配線８０８を経由してＦＰＣ８０９に電気的に接続されている。
【０２１７】
次に、第１シール材８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒布してカバー材８０４を貼り合わせる。そして、アクティブマトリクス基板、カバー材８０４及び第１シール材８０５で囲まれた領域内に充填材８０７を真空注入法により充填する。
【０２１８】
また、本実施例では充填材８０７に予め吸湿性物質８６１として酸化バリウムを添加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散させて充填材中に封入することもできる。また、図示されていないがスペーサーの材料として吸湿性物質を用いることも可能である。
【０２１９】
次に、充填材８０７を紫外線照射または加熱により硬化させた後、第１シール材８０５に形成された開口部（図示せず）を塞ぐ。第１シール材８０５の開口部を塞いだら、導電性材料８６２を用いて接続配線８０８及びＦＰＣ８０９を電気的に接続させる。さらに、第１シール材８０５の露呈部及びＦＰＣ８０９の一部を覆うように第２シール材８０６を設ける。第２シール材８０６は第１シール材８０５と同様の材料を用いれば良い。
【０２２０】
以上のような方式を用いてＥＬ素子を充填材８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【０２２１】
なお、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０２２２】
（実施例７）
本実施例では、実施例６に示したＥＬ表示装置において、ＥＬ素子から発する光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図２５を用いるが、基本的な構造は図２４（Ｂ）と同様であるので変更部分に新しい符号を付して説明する。
【０２２３】
本実施例では画素部９０１には電源制御用ＴＦＴ９０２及びＥＬ駆動用ＴＦＴ（図示せず）としてｎチャネル型ＴＦＴが用いられている。また、電源制御用ＴＦＴ９０２のドレインには画素電極９０３が電気的に接続され、この画素電極９０３は遮光性を有する導電膜で形成されている。本実施例では画素電極９０３がＥＬ素子の陰極となる。
【０２２４】
また、赤色に発光する発光層８５８、緑色に発光する発光層８５９の上には各画素に共通な透明導電膜９０４が形成される。この透明導電膜９０４はＥＬ素子の陽極となる。
【０２２５】
さらに、本実施例ではカラーフィルタ（Ｒ）９０５、カラーフィルタ（Ｇ）９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材８０４に形成されている点に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向がカバー材側に向かうため、図２５の構造とすればその光の経路にカラーフィルタを設置することができる。
【０２２６】
本実施例のようにカラーフィルタ（Ｒ）９０５、カラーフィルタ（Ｇ）９０６及びカラーフィルタ（Ｂ）（図示せず）をカバー材８０４に設けると、アクティブマトリクス基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。
【０２２７】
なお、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０２２８】
（実施例８）
本発明のＥＬディスプレイにおいて、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０２２９】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０２３０】
また、本実施例の構成は、実施例１〜７のいずれの構成とも自由に組み合わせることが可能である。
【０２３１】
（実施例９）
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２３２】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２３３】
また本発明のＥＬディスプレイが有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
【０２３４】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【０２３５】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させても良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、キナクリドン等が挙げられる。
【０２３６】
（実施例１０）
本発明の実施例について図１３〜図１６を用いて説明する。ここでは、画素部のスイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴ、電源制御用ＴＦＴ及び画素部の周辺に設けられる駆動回路部のＴＦＴを同時に形成する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０２３７】
まず、図１３（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜と２００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素子を形成しても良い。
【０２３８】
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０２３９】
ここから図１３（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。
【０２４０】
まず、開口部５０３ａ、５０３ｂを有する保護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
【０２４１】
次に、図１３（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ添加領域という）５０６ａ、５０６ｂを起点として、基板と概略平行に結晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【０２４２】
次に、図１３（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する元素（好ましくはリン）をＮｉ添加領域５０６ａ、５０６ｂに添加する。こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８ａ、５０８ｂが形成される。
【０２４３】
次に、図１３（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆ど全て矢印が示すようにリン添加領域５０８ａ、５０８ｂに捕獲されてしまう。これはリンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
【０２４４】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
【０２４５】
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。また、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。（図１３（Ｄ））
【０２４６】
次に、図１３（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。
【０２４７】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱酸化工程によって３０ｎｍとなる。
【０２４８】
次に、図１４（Ａ）に示すように、レジストマスク５１５ａ、５１５ｂを形成し、ゲート絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。
【０２４９】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６、５１７が形成される。
【０２５０】
次に、図１４（Ｂ）に示すように、レジストマスク５１９ａ、５１９ｂを形成し、ゲート絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０２５１】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０２５２】
次に、図１４（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。また、図１４（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【０２５３】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【０２５４】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存在するｎ型不純物元素を添加していない領域（図１４（Ａ）の工程で形成されたｐ型不純物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０２５５】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。
【０２５６】
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることができる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０２５７】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０２５８】
またこの時、ゲート電極５２３はｎ型不純物領域５２０の一部とゲート絶縁膜５１４を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。なお、ゲート電極５２４a、５２４bは断面では二つに見えるが、実際は電気的に接続されている。またゲート電極５２２、５２３も断面では二つに見えるが、実際は電気的に接続されている。
【０２５９】
次に、図１５（Ａ）に示すように、ゲート電極５２２〜５２５をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２６〜５３３にはｎ型不純物領域５２０の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０２６０】
次に、図１５（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４ａ〜５３４ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域５３５〜５３９を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）となるように調節する。
【０２６１】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴは、図１５（Ａ）の工程で形成したｎ型不純物領域５２８〜５３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０２６２】
次に、図１５（Ｃ）に示すように、レジストマスク５３４ａ〜５３４ｄを除去し、新たにレジストマスク５４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域５４０、５４１、５４３ａ、５４３ｂ、５４４ａ、５４４ｂを形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3の）濃度となるようにボロンを添加する。
【０２６３】
なお、不純物領域５４０、５４１、５４３ａ、５４３ｂ、５４４ａ、５４４ｂには既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０２６４】
次に、図１５（Ｄ）に示すように、レジストマスク５４２を除去した後、第１層間絶縁膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μｍとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０２６５】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０２６６】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２６７】
なお、水素化処理は第１層間絶縁膜５４６を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０２６８】
次に、図１６（Ａ）に示すように、第１層間絶縁膜５４６に対してコンタクトホールを形成し、ソース信号線５４７〜５５０及びドレイン配線５５１〜５５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０２６９】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【０２７０】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善される。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０２７１】
次に、図１６（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリル膜を形成する。
【０２７２】
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に達するコンタクトホールを形成し、画素電極（陽極）５５６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥＬ素子２０３の陽極となる。
【０２７３】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５６に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【０２７４】
次に、ＥＬ層５５８及び陰極（ＭｇＡｇ電極）５５９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５５８の膜厚は８００〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０２７５】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【０２７６】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【０２７７】
なお、ＥＬ層５５８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子２０３の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０２７８】
また、保護電極５６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極５６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【０２７９】
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成する。実際には保護電極５６０がＥＬ層を水分等から保護する役割を果たすが、さらに第２パッシベーション膜５６１を形成しておくことで、ＥＬ素子２０３の信頼性をさらに高めることができる。
【０２８０】
こうして図１６（Ｃ）に示すような構造のアクティブマトリクス型ＥＬ表示装置が完成する。２０１がスイッチング用ＴＦＴ、２０２がＥＬ駆動用ＴＦＴ、２０３が電源制御用ＴＦＴ、２０４が駆動回路用ｎチャネル型ＴＦＴ、２０５が駆動回路用ｐチャネル型ＴＦＴである。
【０２８１】
なお、実際には、図１６（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
【０２８２】
（実施例１１）
本実施例では、図１で示したソース信号側駆動回路１０２の詳しい構成について説明する。図２１に本発明で用いられるソース信号側駆動回路の一例を回路図で示す。
【０２８３】
シフトレジスタ回路８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図に示すように配置されている。なお本実施例では、１組のラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）が、４本のソース信号線ＳＬｉｎｅ＿１〜ＳＬｉｎｅ＿４に対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフト回路を設けなかったが、設計者が適宜設けるようにしても良い。
【０２８４】
クロック信号ＣＫ、ＣＫの極性が反転したクロック信号ＣＫｂ、スタートパルス信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ回路８０１に入力される。また外部から入力されるデジタルデータ信号ＶＤは図に示した配線からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力される。
【０２８５】
ラッチ（Ａ）（８０２）の詳しい構成について、ソース信号線ＳＬｉｎｅ＿ａに対応するデジタルデータ信号を保持するラッチ（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８０４は２つのクロックドインバータと２つのインバータを有している。
【０２８６】
ラッチ（Ａ）（８０２）の一部８０４の上面図を図２２に示す。８３１ａ、８３１ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバータの１つを形成するＴＦＴの活性層であり、８３６はインバータの１つを形成するＴＦＴの共通のゲート電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７ａ、８３７ｂは電気的に接続されている。
【０２８７】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロックドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となっている。
【０２８８】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっている。
【０２８９】
（実施例１２）
本発明を実施して形成されたＥＬディスプレイ（ＥＬモジュール）は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。そのため本発明は直視型のＥＬディスプレイ（ＥＬモジュールを組み込んだ表示ディスプレイを指す）に対して実施することが可能である。ＥＬディスプレイとしてはパソコンモニタ、ＴＶ放送受信用モニタ、広告表示モニタ等が挙げられる。
【０２９０】
また、本発明は上述のＥＬディスプレイも含めて、表示ディスプレイを部品として含むあらゆる電子機器に対して実施することが可能である。
【０２９１】
そのような電子機器としては、ＥＬ表示装置、ビデオカメラ、デジタルカメラ、頭部取り付け型ディスプレイ（ヘッドマウントディスプレイ等）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の例を図１７に示す。
【０２９２】
図１７（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬディスプレイはパーソナルコンピュータの表示部に用いることができる。
【０２９３】
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬディスプレイはビデオカメラの表示部に用いることができる。
【０２９４】
図１７（Ｃ）は頭部取り付け型のＥＬ表示装置の一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬディスプレイはＥＬ表示装置の表示部に用いることができる。
【０２９５】
図１７（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬディスプレイは記録媒体を備えた画像再生装置の表示部（ａ）及び（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０２９６】
図１７（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬディスプレイは携帯型（モバイル）コンピュータの表示部に用いることができる。
【０２９７】
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２９８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１１のどのような組み合わせからなる構成を用いても実現することができる。
【０２９９】
【発明の効果】
【０３００】
上記構成によって、ＥＬ駆動電圧は電源制御用ＴＦＴのゲート電極に接続される外部スイッチを通じて制御することが可能となり、従来のＥＬ駆動電圧を制御するための、対向電極と接続されている大電力外部スイッチを取り除くことが可能となる。従って、対向電極と接続されている大電力外部スイッチによるＥＬ駆動回路の電流値の制限を取り除くことが可能となり、また、対向電極と接続されている大電力外部スイッチに起因する周波数特性の低下を防ぎ、階調数の減少を防ぐことが可能となる。
【０３０１】
なお電源制御用ＴＦＴは、スイッチング用ＴＦＴ及びＥＬ駆動用ＴＦＴと同時に形成することが可能である。
【図面の簡単な説明】
【図１】 本発明のＥＬディスプレイの回路構成を示す図。
【図２】 本発明のＥＬディスプレイの画素部の回路図。
【図３】 本発明のＥＬディスプレイの画素の回路図。
【図４】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図５】 ＥＬディスプレイの駆動方法を示すタイミングチャート。
【図６】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図７】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図８】 本発明の実施例１のＥＬディスプレイの画素部の回路図。
【図９】 本発明の実施例３のＥＬディスプレイの上面図及び断面図。
【図１０】 本発明の実施例３のＥＬディスプレイの上面図及び断面図。
【図１１】 本発明の実施例４のＥＬディスプレイの断面構造の概略図。
【図１２】 本発明の実施例５のＥＬディスプレイの断面構造の概略図。
【図１３】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１４】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１５】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１６】 本発明の実施例１０のＥＬディスプレイの作製工程を示す図。
【図１７】 本発明の実施例１２のＥＬディスプレイを用いた電子機器。
【図１８】 従来のＥＬディスプレイの画素部の回路図。
【図１９】 従来のＥＬディスプレイの画素の回路図。
【図２０】 本発明の実施例１２のＥＬディスプレイの画素部の回路図。
【図２１】 本発明の実施例１１において用いられるソース信号側駆動回路の回路図。
【図２２】 本発明で用いられるラッチ回路の上面図。
【図２３】 従来のＥＬディスプレイの回路構成を示す図。
【図２４】 本発明の実施例６のＥＬディスプレイの上面図及び断面図。
【図２５】 本発明の実施例７のＥＬディスプレイの断面図。
Claims (5)
- 複数の電源制御線と、
前記複数の電源制御線と電気的に接続されたスイッチと、
複数の画素と、を有し、
前記複数の画素はそれぞれ、
ソース及びドレインの一方が、デジタルデータ信号を入力する第１の信号線と電気的に接続され、ゲートが、ゲート信号を入力する第２の信号線と電気的に接続された第１のＴＦＴと、
ソース及びドレインの一方が、電源供給線と電気的に接続され、ゲートが、前記第１のＴＦＴのソース又はドレインの他方と電気的に接続された第２のＴＦＴと、
ソース又はドレインの一方が、前記第２のＴＦＴのソース又はドレインの他方と電気的に接続され、ゲートが、前記複数の電源制御線の一つと電気的に接続された第３のＴＦＴと、
前記第３のＴＦＴのソース又はドレインの他方と電気的に接続されたＥＬ素子と、を有し、
前記第２の信号線から前記ゲート信号が入力されることによって、前記第１のＴＦＴはオンの状態になり、
前記スイッチによって、前記複数の電源制御線のそれぞれと電気的に接続された複数の前記第３のＴＦＴの全てが同時にオンの状態になることを特徴とする電子装置。 - 複数の電源制御線と、
前記複数の電源制御線と電気的に接続されたスイッチと、
複数の画素と、を有し、
前記複数の画素はそれぞれ、
ソース及びドレインの一方が、デジタルデータ信号を入力する第１の信号線と電気的に接続され、ゲートが、ゲート信号を入力する第２の信号線と電気的に接続された第１のＴＦＴと、
ゲートが、前記第１のＴＦＴのソース又はドレインの他方と電気的に接続された第２のＴＦＴと、
ソース又はドレインの一方が、前記第２のＴＦＴのソース又はドレインの一方と電気的に接続され、ソース及びドレインの他方が、電源供給線と電気的に接続され、ゲートが、前記複数の電源制御線の一つと電気的に接続された第３のＴＦＴと、
前記第２のＴＦＴのソース又はドレインの他方と電気的に接続されたＥＬ素子と、を有し、
前記第２の信号線から前記ゲート信号が入力されることによって、前記第１のＴＦＴはオンの状態になり、
前記スイッチによって、前記複数の電源制御線のそれぞれと電気的に接続された複数の前記第３のＴＦＴの全てが同時にオンの状態になることを特徴とする電子装置。 - 請求項１又は請求項２において、
１フレーム期間は、ｎ個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｎ を有し、
前記ｎ個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｎは、書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎと、表示期間Ｔｓ１、Ｔｓ２、…、Ｔｓｎと、をそれぞれ有し、
前記書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎにおいて、前記デジタルデータ信号が前記複数の画素の全てに入力され、
前記デジタルデータ信号によって、前記表示期間Ｔｓ１、Ｔｓ２、…、Ｔｓｎにおいて、前記ＥＬ素子が発光するか発光しないかが選択されることを特徴とする電子装置。 - 請求項３において、
前記書き込み期間Ｔａ １ 、Ｔａ ２ 、…、Ｔａ ｎ の長さは、全て同じであり、
前記表示期間Ｔｓ １ 、Ｔｓ ２ 、…、Ｔｓ ｎ の長さの比は、２ ０ ：２ −１ ：…：２ −（ｎ−１） で表されることを特徴とする電子装置。 - 請求項３又は請求項４において、
前記１フレーム期間とは１／６０ｓ以下であることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364003A JP4831862B2 (ja) | 1999-11-30 | 2000-11-30 | 電子装置 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34127299 | 1999-11-30 | ||
| JP1999341272 | 1999-11-30 | ||
| JP11-341272 | 1999-11-30 | ||
| JP2000-260061 | 2000-08-30 | ||
| JP2000260061 | 2000-08-30 | ||
| JP2000260061 | 2000-08-30 | ||
| JP2000364003A JP4831862B2 (ja) | 1999-11-30 | 2000-11-30 | 電子装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002149112A JP2002149112A (ja) | 2002-05-24 |
| JP2002149112A5 JP2002149112A5 (ja) | 2007-12-20 |
| JP4831862B2 true JP4831862B2 (ja) | 2011-12-07 |
Family
ID=27340994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364003A Expired - Fee Related JP4831862B2 (ja) | 1999-11-30 | 2000-11-30 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4831862B2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP4954380B2 (ja) * | 2000-03-27 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 発光装置、半導体装置 |
| TW521226B (en) | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| JP2002358031A (ja) * | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 発光装置及びその駆動方法 |
| JP2004077567A (ja) | 2002-08-09 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| JP4197259B2 (ja) * | 2003-02-10 | 2008-12-17 | 株式会社 日立ディスプレイズ | 有機ｅｌ表示装置の製造方法及び蒸着マスク |
| JP4255844B2 (ja) * | 2003-02-24 | 2009-04-15 | ソニー株式会社 | 有機発光表示装置およびその製造方法 |
| JP4166783B2 (ja) * | 2003-03-26 | 2008-10-15 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
| TWI363573B (en) * | 2003-04-07 | 2012-05-01 | Semiconductor Energy Lab | Electronic apparatus |
| JP4477400B2 (ja) * | 2003-04-07 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| KR20040087427A (ko) * | 2003-04-07 | 2004-10-14 | 삼성전자주식회사 | 유기전계발광 패널과 이를 갖는 유기전계발광 표시장치 |
| US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4168836B2 (ja) | 2003-06-03 | 2008-10-22 | ソニー株式会社 | 表示装置 |
| US7221095B2 (en) * | 2003-06-16 | 2007-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for fabricating light emitting device |
| JP4801329B2 (ja) * | 2003-06-18 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP4574130B2 (ja) * | 2003-06-18 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| JP2005031643A (ja) | 2003-06-20 | 2005-02-03 | Sanyo Electric Co Ltd | 発光装置及び表示装置 |
| US8552933B2 (en) | 2003-06-30 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method of the same |
| JP4675584B2 (ja) * | 2003-06-30 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 発光装置の駆動方法 |
| KR100741961B1 (ko) | 2003-11-25 | 2007-07-23 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 구동방법 |
| JP4841831B2 (ja) * | 2003-12-02 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
| US7683860B2 (en) | 2003-12-02 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof, and element substrate |
| JP4588312B2 (ja) * | 2003-12-02 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| US7619258B2 (en) * | 2004-03-16 | 2009-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4776949B2 (ja) * | 2004-03-16 | 2011-09-21 | 株式会社半導体エネルギー研究所 | 発光装置 |
| KR100637164B1 (ko) * | 2004-06-26 | 2006-10-20 | 삼성에스디아이 주식회사 | 능동 구동형 전계발광 디스플레이 장치 |
| US7332742B2 (en) | 2004-06-29 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| KR100583519B1 (ko) | 2004-10-28 | 2006-05-25 | 삼성에스디아이 주식회사 | 주사 구동부 및 그를 이용한 발광표시장치 |
| JP2006300980A (ja) * | 2005-04-15 | 2006-11-02 | Seiko Epson Corp | 電子回路、その駆動方法、電気光学装置、及び電子機器 |
| JP5392963B2 (ja) * | 2005-04-19 | 2014-01-22 | インテレクチュアル キーストーン テクノロジー エルエルシー | 電気光学装置及び電子機器 |
| TW200701167A (en) | 2005-04-15 | 2007-01-01 | Seiko Epson Corp | Electronic circuit, and driving method, electrooptical device, and electronic apparatus thereof |
| KR100712295B1 (ko) * | 2005-06-22 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| JP5258160B2 (ja) * | 2005-11-30 | 2013-08-07 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置 |
| JP4944689B2 (ja) * | 2007-03-02 | 2012-06-06 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置及びその駆動回路 |
| KR100882907B1 (ko) | 2007-06-21 | 2009-02-10 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
| JP4428436B2 (ja) * | 2007-10-23 | 2010-03-10 | ソニー株式会社 | 表示装置および電子機器 |
| JP2011076795A (ja) * | 2009-09-29 | 2011-04-14 | Sumitomo Chemical Co Ltd | 有機ｅｌ装置 |
| JP4998538B2 (ja) * | 2009-10-20 | 2012-08-15 | ソニー株式会社 | 表示装置および電子機器 |
| JP2012128407A (ja) | 2010-11-24 | 2012-07-05 | Canon Inc | 有機ｅｌ表示装置 |
| US9716134B2 (en) | 2014-01-21 | 2017-07-25 | Apple Inc. | Organic light-emitting diode display with bottom shields |
| US9337247B2 (en) * | 2014-01-21 | 2016-05-10 | Apple Inc. | Organic light-emitting diode display with bottom shields |
| JP6436209B2 (ja) * | 2017-10-05 | 2018-12-12 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4427673B4 (de) * | 1993-08-05 | 2007-07-19 | Micron Technology, Inc. (N.D.Ges.D. Staates Delaware) | Feldemissionsanzeige |
| US5945968A (en) * | 1997-01-07 | 1999-08-31 | Micron Technology, Inc. | Matrix addressable display having pulsed current control |
| JPH10214060A (ja) * | 1997-01-28 | 1998-08-11 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| EP0978114A4 (en) * | 1997-04-23 | 2003-03-19 | Sarnoff Corp | PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD |
| JPH10312173A (ja) * | 1997-05-09 | 1998-11-24 | Pioneer Electron Corp | 画像表示装置 |
| JPH113048A (ja) * | 1997-06-10 | 1999-01-06 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
| JPH11272235A (ja) * | 1998-03-26 | 1999-10-08 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置の駆動回路 |
| GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
| JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
| JP2001042822A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | アクティブマトリクス型表示装置 |
-
2000
- 2000-11-30 JP JP2000364003A patent/JP4831862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002149112A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4831862B2 (ja) | 電子装置 | |
| JP6586537B2 (ja) | 表示装置 | |
| KR100678703B1 (ko) | 발광 표시장치를 구비한 전기 장치 | |
| JP6419229B2 (ja) | 表示装置 | |
| JP4932079B2 (ja) | 電子装置 | |
| JP4884609B2 (ja) | 表示装置及びその駆動方法、並びに電子機器 | |
| JP2011100140A (ja) | 発光装置 | |
| JP2002032037A (ja) | 表示装置 | |
| JP2001222256A (ja) | 発光装置 | |
| JP4637873B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4831862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |