JP4932079B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4932079B2
JP4932079B2 JP2000388114A JP2000388114A JP4932079B2 JP 4932079 B2 JP4932079 B2 JP 4932079B2 JP 2000388114 A JP2000388114 A JP 2000388114A JP 2000388114 A JP2000388114 A JP 2000388114A JP 4932079 B2 JP4932079 B2 JP 4932079B2
Authority
JP
Japan
Prior art keywords
display
gate
period
signal line
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000388114A
Other languages
English (en)
Other versions
JP2001242827A5 (ja
JP2001242827A (ja
Inventor
和隆 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000388114A priority Critical patent/JP4932079B2/ja
Publication of JP2001242827A publication Critical patent/JP2001242827A/ja
Publication of JP2001242827A5 publication Critical patent/JP2001242827A5/ja
Application granted granted Critical
Publication of JP4932079B2 publication Critical patent/JP4932079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0408Integration of the drivers onto the display substrate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0823Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0216Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Description

【0001】
【発明の属する技術分野】
【0002】
本願発明は発光素子を基板上に作り込んで形成された自発光型のディスプレイ(電子装置)に関する。特に半導体素子(半導体薄膜を用いた素子)を用いた自発光型のディスプレイ(電子装置)に関する。また、自発光型のディスプレイを表示部に用いた電子機器に関する。
【0003】
【従来の技術】
近年、基板上にTFTを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【0004】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【0005】
そしてさらに、発光素子を有したアクティブマトリクス型のディスプレイの研究が活発化している。発光素子を有したディスプレイは、液晶ディスプレイと異なり、自発光型である(以下、自発光型のディスプレイ、または自発光型ディスプレイと呼ぶ)。
【0006】
発光素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(以下、有機化合物層と記す)と、陽極層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の発光装置では、どちらの発光を用いていても良い。なお、本明細書において発光素子が発光することを、発光素子が駆動すると呼ぶ。
【0007】
本明細書では、陽極と陰極の間に設けられた全ての層を有機化合物層と定義する。有機化合物層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。
【0008】
なお、自発光型のディスプレイは有機ELディスプレイ(OELD:Organic EL Display)又は有機ライトエミッティングデバイス(OLED:Organic Light Emitting Devices)などと呼ばれることもある。
【0009】
自発光型のディスプレイの駆動方法として、アナログ方式の駆動方法(アナログ駆動)が挙げられる。自発光型のディスプレイのアナログ駆動について、図18及び図19を用いて説明する。
【0010】
図18にアナログ駆動の自発光型ディスプレイの画素部の構造を示す。ゲート信号線駆動回路からのゲート信号を入力するゲート信号線(G1〜Gy)は、各画素が有するスイッチング用TFT1801のゲート電極に接続されている。また各画素の有するスイッチング用TFT1801のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソース信号線(データ信号線ともいう)(S1〜Sx)に、もう一方が各画素が有する駆動用TFT1804のゲート電極及び各画素が有するコンデンサ1808にそれぞれ接続されている。
【0011】
各画素が有する駆動用TFT1804のソース領域とドレイン領域はそれぞれ、一方は電源供給線(V1〜Vx)に、もう一方は発光素子1806に接続されている。電源供給線(V1〜Vx)の電位を電源電位と呼ぶ。また電源供給線(V1〜Vx)は、各画素が有するコンデンサ1808に接続されている。
【0012】
発光素子1806は陽極と、陰極と、陽極と陰極との間に設けられた有機化合物層とを有する。発光素子1806の陽極が駆動用TFT1804のソース領域またはドレイン領域と接続している場合、発光素子1806の陽極が画素電極、陰極が対向電極となる。逆に発光素子1806の陰極が駆動用TFT1804のソース領域またはドレイン領域と接続している場合、発光素子1806の陽極が対向電極、陰極が画素電極となる。
【0013】
なお本明細書において、対向電極の電位を対向電位と呼ぶ。画素電極の電位と対向電極の電位の電位差が発光素子の駆動電圧であり、この駆動電圧が有機化合物層にかかる。
【0014】
図18に示した自発光型のディスプレイを、アナログ方式で駆動させた場合のタイミングチャートを図19に示す。1つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を1ライン期間(L)と呼ぶ。また1つの画像が表示されてから次の画像が表示されるまでの期間が1フレーム期間(F)に相当する。図18に示した自発光型のディスプレイの場合、ゲート信号線はy本あるので、1フレーム期間中にy個のライン期間(L1〜Ly)が設けられている。
【0015】
解像度が高くなるにつれて1フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【0016】
まず電源電圧線(V1〜Vx)は一定の電源電位に保たれている。そして対向電極の電位である対向電位も一定の電位に保たれている。対向電位は、発光素子が発光する程度に電源電位との間に電位差を有している。
【0017】
第1のライン期間(L1)においてゲート信号線G1にはゲート信号線駆動回路からのゲート信号が入力される。そして、ソース信号線(S1〜Sx)に順にアナログのビデオ信号が入力される。ゲート信号線G1に接続された全てのスイッチング用TFTはオンの状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用TFTを介して駆動用TFTのゲート電極に入力される。
【0018】
駆動用TFTのチャネル形成領域を流れる電流の量は、そのゲート電極に入力される信号の電位の高さ(電圧)によって制御される。よって、発光素子の画素電極にかかる電位は、駆動用TFTのゲート電極に入力されたアナログのビデオ信号の電位の高さによって決まる。そして発光素子はアナログのビデオ信号の電位に制御されて発光を行う。
【0019】
上述した動作を繰り返し、ソース信号線(S1〜Sx)へのアナログのビデオ信号の入力が終了すると、第1のライン期間(L1)が終了する。そして次に第2のライン期間(L2)となりゲート信号線G2にゲート信号が入力される。そして第1のライン期間(L1)と同様にソース信号線(S1〜Sx)に順にアナログのビデオ信号が入力される。
【0020】
そして全てのゲート信号線(G1〜Gy)にゲート信号が入力されると、全てのライン期間(L1〜Ly)が終了する。全てのライン期間(L1〜Ly)が終了すると、1フレーム期間が終了する。1フレーム期間中において全ての画素が表示を行い、1つの画像が形成される。
【0021】
以上のように、アナログのビデオ信号によって発光素子の発光量が制御され、その発光量の制御によって階調表示がなされる。この方式はいわゆるアナログ駆動方法と呼ばれる駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【0022】
【発明が解決しようとする課題】
発光素子に供給される電流量が駆動用TFTのゲート電圧によって制御される様子を、図20(A)、(B)を用いて詳しく説明する。
【0023】
図20(A)は発光素子の電流電圧特性を示すグラフである。発光素子はあるしきい値を越えた電圧を加えると、加えられた電圧の変化に対して指数関数的に電流が変化する。
【0024】
また図20(B)は、発光素子に流れる電流量を評価するためのグラフであり、△V、VEL、Vds及びVgsはそれぞれ、電源電位と対向電位の差、発光素子にかかる電圧(駆動電圧と呼ぶ)、駆動用TFTのソース、ドレイン間にかかる電圧(ドレイン電圧と呼ぶ)、駆動用TFTのゲート、ソース間にかかる電圧(ゲート電圧と呼ぶ)を表す。図20(B)は、発光素子の電流電圧特性と、いくつかのゲート電圧に対する駆動用TFTの電流電圧特性を△V/2を軸に折り返した曲線と、からなる。駆動用TFTと発光素子は直列につながれており、各ゲート電圧に対して、駆動用TFTと発光素子に流れる電流量は、図20(B)に示したグラフの交点によって知ることができる。任意のゲート電圧に対しても、同様にして、駆動用TFTと発光素子に流れる電流を知ることができる。
【0025】
スイッチング用TFTがオンの状態になりアナログのビデオ信号が画素内に入力されると、アナログのビデオ信号の電位が駆動用TFTのゲート電極に与えられる。このとき、図20(B)に示した電流電圧特性に従って、ゲート電圧に対して発光素子に流れる電流が1対1で決まる。即ち、駆動用TFTのゲート電極に入力されるアナログのビデオ信号の電圧に対応して、発光素子に流れる電流が定まり、その電流量に対応した発光量で前記発光素子が発光する。
【0026】
以上のように、ビデオ信号によって発光素子の発光量が制御され、その発光量の制御によって階調表示がなされる。
【0027】
しかしながら、上記アナログ駆動はTFTの特性バラツキに非常に弱いという欠点がある。例えば、同じ階調を表示する複数の画素において、各画素が有するスイッチング用TFTの電流電圧特性が異なる場合を想定する。この場合、各スイッチング用TFTに流れる電流は異なるものとなり、電流のバラツキの程度にもよるが、各画素の駆動用TFTには異なるゲート電圧がかかることになる。その結果、各発光素子に対して異なる電流が流れ(図20(B))、各発光素子の発光量が異なり、同じ階調表示を行えなくなる。
【0028】
また、駆動用TFTの電流電圧特性にバラツキがあれば、各画素の駆動用TFTに等しいゲート電圧がかかったとしても、図20(B)に示した駆動用TFTの電流電圧特性は変化し、発光素子に流れる電流量は異なったものとなる。さらに、発光素子に流れる電流量はゲート電圧の変化に対して指数的に変化するため(図20(A))、駆動用TFTの電流電圧特性が僅かでも変化すれば、発光素子に流れる電流は大きく異なるといった事態が生じうる。その結果、駆動用TFTの電流電圧特性に僅かなバラツキがあれば、同じ電圧の信号を入力しても発光素子の発光量が隣接画素で大きく異なってしまう。
【0029】
実際には、スイッチング用TFTと駆動用TFTとの、両者のバラツキの相乗効果となるので条件的にはさらに厳しい。このように、アナログ駆動はTFTの特性バラツキに対して極めて敏感であり、その点が従来のアクティブマトリクス型の自発光型ディスプレイの階調表示における障害となっていた。
【0030】
本願発明は上記問題点を鑑みてなされたものであり、鮮明な多階調カラー表示の可能なアクティブマトリクス型の自発光型ディスプレイを提供することを課題とする。そして、そのようなアクティブマトリクス型の自発光型ディスプレイを表示用ディスプレイとして具備する高性能な電子機器(電子デバイス)を提供することを課題とする。
【0031】
【課題を解決するための手段】
本願発明者は、アナログ駆動の問題は、アナログのビデオ信号によってゲート電圧を制御し、またゲート電圧によって発光素子に流れる電流量を制御することに起因すると考えた。
【0032】
従来のアナログ駆動の場合、ゲート電圧が変化すると発光素子に流れる電流が急激に変化するため、発光素子に流れる電流量はTFTの特性のバラツキの影響を受けやすくなるという問題点が生じる。言い換えると、TFTの特性のバラツキによって、複数の画素に等しいアナログのビデオ信号が入力されても駆動用TFTのゲート電圧が異なり、また仮に、駆動用TFTのゲート電圧が等しくても発光素子に流れる電流は大きく異なるという不具合が生じるのである。そしてその結果、所望の階調が得られないという問題が生じる。
【0033】
そこで本願発明者は、発光素子の発する光の量の制御を、アナログのビデオ信号を用いて発光素子に流れる電流量を制御するのではなく、発光素子が発光する時間の制御によって行うことを考えた。この場合、ビデオ信号にはデジタル信号(デジタルデータ信号という)が用いられ、駆動用TFT及び発光素子の状態はそれぞれ、オンまたはオフ及び、発光または非発光という2つ状態をとる。このように本願発明では発光素子の発する光の量を時間で制御し、階調表示を行う。発光素子の発光時間を制御することで階調表示を行う駆動方法を時分割方式の駆動方法と呼ぶ。なお時分割方式の駆動方法によって行われる階調表示を時分割階調表示と呼ぶ。
【0034】
上記構成によって本願発明では、TFTの特性に多少のばらつきがあっても、等しいゲート電圧がかかったときに出力される電流量のばらつきを抑えることができる。よってTFTの特性のバラツキによって、同じ電圧の信号を入力しても発光素子の発光量が隣接画素で大きく異なってしまうという事態を避けることが可能になる。
【0035】
具体的には以下のように時分割階調表示を行う。ここではnビットのデジタルデータ信号により2n階調の表示を行う場合について説明する。なお、本願発明の自発光型のディスプレイは、ソース信号線駆動回路およびゲート信号線駆動回路をそれぞれ一対有する。
【0036】
まず、1フレーム期間をn個の表示期間(Tr1〜Trn)に分割する。ここで、表示領域の全画素にnビットのデジタルデータ信号を入力し表示する期間を1フレーム期間と呼び、1フレーム期間をさらに分割した領域を表示期間(Tr1〜Trn)と呼ぶ。
【0037】
通常の自発光型のディスプレイでは1秒間に60以上のフレーム期間を設けることが好ましい。1秒間に表示される画像の数が60より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【0038】
各表示期間(Tr1〜Trn)はそれぞれ、1フレーム期間内のn個の書き込み期間(Ta1〜Tan)においてそれぞれ入力された、nビットのデジタルデータ信号のうちの1ビット分のデジタルデータ信号に基づいて、表示を行う。最初に出現する書き込み期間をTa1と呼び、以下出現する順にTa2、Ta3、…、Tanと呼ぶ。対応する表示期間も、従って、Tr1〜Trnの順に出現する。なお、各書き込み期間(Ta1〜Tan)において、一対あるソース信号線駆動回路およびゲート信号線駆動回路は、それぞれどちらか一方が用いられる。
【0039】
また、各画素は発光素子を有し、前記発光素子は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極と陰極の一方は画素電極と呼ばれ、TFTのソース領域またはドレイン領域と接続している。陽極と陰極のもう一方は対向電極と呼ばれ、配線を通じて所定の電位(対向電位)が与えられている。
【0040】
本願発明において、対向電位と電源電位はそれぞれ常に一定の大きさに保たれている。また対向電位と電源電位は、電源電位が画素電極に与えられたときに発光素子が発光する程度の電位差を有する。なお、電源電位とは、発光素子の画素電極と接続するTFTがオンの状態のときに画素電極に与えられる電位である。
【0041】
各書き込み期間において画素に入力されたデジタルデータ信号は、前記画素の有する発光素子の状態(発光または非発光)を選択する。発光状態を選択するデジタルデータ信号が画素に入力された場合、デジタルデータ信号が入力されると同時に、その画素の有する発光素子の画素電極には電源電位が与えられ、発光素子は発光する。一方、非発光状態を選択するデジタルデータ信号が画素に入力された場合、デジタルデータ信号が入力されると同時に、その画素の有する発光素子の画素電極は電源電位を与える配線(電源供給線という)と電気的に切り離され、発光素子は発光しない。また、画素に入力されたデジタルデータ信号は、次のデジタルデータ信号が入力されるまで保持される。言い換えると、各画素に次のデジタルデータ信号が入力されるまで、その画素の有する発光素子は発光または非発光の状態を保持する。
【0042】
その結果、表示期間(Tr1〜Trn)は、対応する書き込み期間(Ta1〜Tan)が開始され、デジタルデータ信号が入力されると同時に開始される。そして次の書き込み期間が開始され、新しいデジタルデータ信号が入力されると同時に終了する。また同時に次の表示期間が開始する。つまり、表示期間(Tr1〜Trn)はそれぞれ、書き込み期間(Ta1〜Tan)が開始される時間差によってその期間が定められる。
【0043】
そして、各書き込み期間(Ta1〜Tan)において、各ビットのデジタルデータ信号が画素に入力された結果、n個の表示期間(Tr1〜Trn)が順に連続して出現する。nビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号が入力されるまで画素に保持される。再び1ビット目のデジタルデータ信号が画素に入力されると、表示期間Trnは終了し、同時にフレーム期間が終了する。
【0044】
表示期間(Tr1〜Trn)の長さは、表示期間(Tr1〜Trn)を短い順に並べた場合に、長さの比が20:21:22:…:2(n-2):2(n-1)となるように設定する。この表示期間の組み合わせで2n階調のうち所望の階調表示を行うことができる。
【0045】
1フレーム期間中に発光素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調が決まる。例えば、n=8とし、表示期間を短い順に出現させた場合を考える。全部の表示期間で画素が発光した場合の輝度を100%とすると、Tr1とTr2において画素が発光した場合には1%の輝度が表現でき、Tr3とTr5とTr8を選択した場合には60%の輝度が表現できる。
【0046】
なお、本願発明では、書き込み期間においても画素を表示させることが可能である。そのため、1フレーム期間における表示期間の長さの総和の割合(デューティー比)として高い値を実現することができる。
【0047】
また、本願発明の自発光型のディスプレイは一対のゲート信号線駆動回路と一対のソース信号線駆動回路を有するため、となりあう2つの書き込み期間において、それぞれ異なるソース信号線駆動回路およびゲート信号線駆動回路を用いることによって、となりあう2つの書き込み期間を互いに一部重ねることが可能である。具体的には例えば、書き込み期間Ta2を書き込み期間Ta1の終了する前に開始することが可能である。そして、となりあう2つの書き込み期間を互いに一部重ねることによって、表示期間を対応する書き込み期間よりも短く設定することが可能となり、非常に短い表示期間を設定することが可能となる。その結果、高い階調数を実現することが可能となる。
【0048】
なお、本願発明では、となりあう表示期間の長さの和Tr1+Tr2、Tr2+Tr3、…、Trn+(次のフレームの最初の表示期間Tr1)がそれぞれ、対応する書き込み期間Ta1、Ta2、…、Tanの長さ以上であることが必要である。また当然であるが、同じゲート信号線駆動回路を用いる書き込み期間の長さの和が1フレーム期間よりも短いことが必要である。
【0049】
また、前記電源電位と前記対向電位は、本願発明の自発光型のディスプレイに、外付けのIC等により設けられた電源によって与えられる。現在の典型的な自発光型のディスプレイでは、画素の発光する面積あたりの発光量が200cd/m2の場合、画素部の面積あたりの電流が数mA/cm2程度必要となる。そのため、画面サイズが大きくなると、前記IC等に設けられた電源から与えられる電位の高さを外付けのスイッチによって制御することが困難になる。本願発明においては、電源電位と対向電位は常に一定に保たれており、ICに設けられた電源から与えられる電位の高さをスイッチで制御する必要がないので、より大きな画面サイズのパネルの実現に有用である。
【0050】
以下に、本願発明の構成を示す。
【0051】
一対のソース信号線駆動回路と、一対のゲート信号線駆動回路と、画素部とを有する電子装置であって、
前記画素部は複数の画素を有しており、
前記複数の画素は、発光素子と、一対の駆動用TFTと、一対のスイッチング用TFTと、一対の消去用TFTとをそれぞれ有し、
前記発光素子の発光は、前記一対の駆動用TFTによって制御され、
前記一対の駆動用TFTの一方は、前記一対のスイッチング用TFTの一方と、前記一対の消去用TFTの一方とによって制御され、
前記一対の駆動用TFTの残る一方は、前記一対のスイッチング用TFTの残る一方と、前記一対の消去用TFTの残る一方とによって制御され、
前記発光素子の発光する時間を制御することで階調表示を行うことを特徴とする電子装置が提供される。
【0052】
第1のソース信号線駆動回路と、第2のソース信号線駆動回路と、第1のゲート信号線駆動回路と、第2のゲート信号線駆動回路と、画素部と、前記第1のソース信号線駆動回路に接続された複数の第1のソース信号線と、前記第2のソース信号線駆動回路に接続された複数の第2のソース信号線と、前記第1のゲート信号線駆動回路に接続された複数の第1のゲート信号線と、前記第2のゲート信号線駆動回路に接続された複数の第2のゲート信号線と、電源供給線とを有する電子装置であって、
前記画素部は複数の画素を有しており、
前記複数の画素は、第1のスイッチング用TFTと、第2のスイッチング用TFTと、第1の消去用TFTと、第2の消去用TFTと、第1の駆動用TFTと、第2の駆動用TFTと、発光素子とをそれぞれ有し、
前記第1のスイッチング用TFTが有するゲート電極は、前記第1のゲート信号線と接続されており、
前記第2のスイッチング用TFTが有するゲート電極は、前記第2のゲート信号線と接続されており、
前記第1のスイッチング用TFTが有するソース領域とドレイン領域は、一方は前記第1のソース信号線と、もう一方は前記第1の駆動用TFTが有するゲート電極と接続されており、
前記第2のスイッチング用TFTが有するソース領域とドレイン領域は、一方は前記第2のソース信号線と、もう一方は前記第2の駆動用TFTが有するゲート電極と接続されており、
前記第1の消去用TFTが有するゲート電極は、前記第1のゲート信号線と接続されており、
前記第2の消去用TFTが有するゲート電極は、前記第2のゲート信号線と接続されており、
前記第1の消去用TFTが有するソース領域とドレイン領域は、一方は前記電源供給線と、もう一方は前記第2の駆動用TFTが有するゲート電極と接続されており、
前記第2の消去用TFTが有するソース領域とドレイン領域は、一方は前記電源供給線と、もう一方は前記第1の駆動用TFTが有するゲート電極と接続されており、
前記第1の駆動用TFTが有するソース領域とドレイン領域はそれぞれ、一方は前記電源供給線に、もう一方は前記発光素子に接続されており、
前記第2の駆動用TFTが有するソース領域とドレイン領域はそれぞれ、一方は前記電源供給線に、もう一方は前記発光素子に接続されていることを特徴とする電子装置が提供される。
【0053】
前記第1のスイッチング用TFTと前記第1の消去用TFTは、同時にオンの状態またはオフの状態に切り替わっても良く
前記第2のスイッチング用TFTと前記第2の消去用TFTは、同時にオンの状態またはオフの状態に切り替わっても良い。
【0054】
前記第1の駆動用TFT及び前記第2の駆動用TFTはそれぞれ、前記各駆動用TFTが有するゲート電極に前記電源供給線の電位が与えられるとオフの状態になっても良い。
【0055】
前記電子装置であって、かつ、
1フレーム期間内にn個の書き込み期間Ta1、Ta2、・・・、Tanとn個の表示期間Tr1、Tr2、・・・、Trnとが設けられており、
前記n個の書き込み期間Ta1、Ta2、・・・、Tanはこの順序で出現し、
前記n個の表示期間Tr1、Tr2、・・・、Trnはこの順序で出現し、
前記n個の書き込み期間Ta1、Ta2、・・・、Tanのそれぞれが開始されてから、前記n個の各書き込み期間Ta1、Ta2、・・・、Tanの次の書き込み期間が開始されるまでの期間が、表示期間Tr1、Tr2、…、Trnであり、
前記書き込み期間Tanの次に出現する書き込み期間は次のフレーム期間において最初に出現する書き込み期間Ta1’であり、
前記表示期間Trnの次に出現する表示期間は次のフレーム期間において最初に出現する表示期間Tr1’であり、
前記n個の書き込み期間Ta1、Ta2、・・・、Tanは、i個の書き込み期間(iは0以上n以下の整数)と(n−i)個の書き込み期間とに分けられ、
前記i個の書き込み期間においてそれぞれ、前記第1のソース信号線駆動回路から前記第1のソース信号線を介して、デジタルデータ信号が前記複数の画素の全てに入力され、
前記(n−i)個の書き込み期間においてそれぞれ、前記第2のソース信号線駆動回路から前記第2のソース信号線を介して、デジタルデータ信号が前記複数の画素の全てに入力され、
前記i個の書き込み期間においてそれぞれ、前記i個の各書き込み期間以前に前記第2のソース信号線駆動回路から入力された前記デジタルデータ信号が前記複数の画素の全てにおいて消去され、
前記(n−i)個の書き込み期間においてそれぞれ、前記(n−i)個の各書き込み期間以前に前記第1のソース信号線駆動回路から入力された前記デジタルデータ信号が前記複数の画素の全てにおいて消去され、
前記n個の書き込み期間Ta1、Ta2、・・・、Tanのそれぞれと、前記n個の各書き込み期間Ta1、Ta2、・・・、Tanの次の書き込み期間Ta2、Ta3・・・、Ta1’とからなる2つのとなりあう書き込み期間の組(Ta1、Ta2)、(Ta2、Ta3)、・・・、(Ta(n−1)、Tan)、(Tan、Ta1’)は、j個のとなりあう書き込み期間の組(jは0以上(n−1)以下の整数)と(n−j)個のとなりあう書き込み期間の組とに分けられ、
前記j個のとなりあう書き込み期間の組のそれぞれにおいて、2つの書き込み期間は互いに一部重なり、
前記(n−j)個のとなりあう書き込み期間の組のそれぞれにおいて、2つの書き込み期間は互いに重ならず、
前記j個のとなりあう書き込み期間の組それぞれにおいて、一方の書き込み期間は、前記第1のソース信号線駆動回路からデジタルデータ信号が前記複数の画素の全てに入力され、残る一方の書き込み期間は、前記第2のソース信号線駆動回路からデジタルデータ信号が前記複数の画素の全てに入力され、
前記n個の書き込み期間Ta1、Ta2、・・・、Tanにおいてそれぞれ、前記複数の画素がそれぞれ有する前記発光素子は、前記複数の画素に入力された前記デジタルデータ信号に基づいて、発光状態となるか非発光状態となるかを選択され、
前記n個の表示期間Tr1、Tr2、…、Trnにおいてそれぞれ、前記複数の画素がそれぞれ有する前記発光素子は、前記デジタルデータ信号に基づいて、それぞれ発光状態または非発光状態となり、
前記n個の表示期間Tr1、Tr2、…、Trnのうちのm個の表示期間(mは0以上n以下の整数)においてそれぞれ、前記複数の画素がそれぞれ有する前記発光素子の全てが非発光状態となり、
前記n個の表示期間Tr1、Tr2、…、Trnのそれぞれと、前記n個の各表示期間Tr1、Tr2、・・・、Trnの次の書き込み期間Tr2、Tr3、・・・、Tr1’とからなる2つのとなりあう書き込み期間の長さの和Tr1+Tr2、Tr2+Tr3、…、Trn+Tr1’はそれぞれ、前記書き込み期間Ta1、Ta2、…、Tanの長さ以上であることを特徴とする電子装置が提供される。
【0056】
前記(n−m)個の表示期間の長さの比が、k個の期間T1、T2、・・・、Tk(kは1以上(n−m)以下の整数)を(n−m−k)回分割した結果できる(n−m)個の期間の長さの比と一致し、
前記k個の期間T1、T2、・・・、Tkの長さの比は、短い順に並べた場合、20:21:・・・:2(k-1)で表されても良い。
【0057】
前記n個のとなりあう書き込み期間の組(Ta1、Ta2)、(Ta2、Ta3)、・・・、(Tan、Ta1’)のうち少なくとも1つのとなりあう書き込み期間の組は、2つの書き込み期間が互いに一部重なっても良い。
【0058】
前記n個の表示期間Tr1、Tr2、…、Trnのうち少なくとも1つの表示期間において、前記複数の画素がそれぞれ有する前記発光素子の全てが非発光状態となっても良い。
【0059】
前記n個の表示期間Tr1、Tr2、…、Trnにおいて、前記複数の画素がそれぞれ有する前記発光素子の全てが非発光状態となる表示期間がなくても良い。
【0060】
前記i個の書き込み期間の長さは全て同じであり、
前記(n−i)個の書き込み期間の長さは全て同じであっても良い。
【0061】
前記n個の書き込み期間Ta1、Ta2、・・・、Tanの長さは全て同じであっても良い。
【0062】
前記i個の書き込み期間と前記(n−i)個の書き込み期間は、交互に出現しても良い。
【0063】
前記(n−m)個の表示期間の長さの比は、短い順に並べた場合、20:21:・・・:2(n-m-1)で表されても良い。
【0064】
前記ソース信号線駆動回路は、前記画素部と同一の基板上にTFTを用いて形成され、
その駆動周波数は10MHz以上であっても良い。
【0065】
前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極の間に設けられた有機化合物層とを有していても良い。
【0066】
前記対向電極は一定の電位に保たれ、
前記電源供給線は一定の電位に保たれていても良い。
【0067】
前記有機化合物層は低分子系有機物質またはポリマー系有機物質であっても良い。
【0068】
前記低分子系有機物質は、Alq3(トリス−8−キノリライト−アルミニウム)またはTPD(トリフェニルアミン誘導体)を含んでいても良い。
【0069】
前記ポリマー系有機物質は、PPV(ポリフェニレンビニレン)、PVK(ポリビニルカルバゾール)またはポリカーボネートを含んでいても良い。
【0070】
前記電子装置を用いることを特徴とする表示装置が提供される。
【0071】
前記電子装置を用いることを特徴とするビデオカメラが提供される。
【0072】
前記電子装置を用いることを特徴とする頭部取り付け型の表示装置が提供される。
【0073】
前記電子装置を用いることを特徴とするDVDプレーヤーが提供される。
【0074】
前記電子装置を用いることを特徴とするヘッドマウントディスプレイが提供される。
【0075】
前記電子装置を用いることを特徴とするパーソナルコンピュータが提供される。
【0076】
前記電子装置を用いることを特徴とする携帯電話が提供される。
【0077】
前記電子装置を用いることを特徴とするカーオーディオが提供される。
【0078】
【発明の実施の形態】
以下に、本願発明の自発光型ディスプレイの構造及びその駆動方法について説明する。ここではnビットのデジタルデータ信号により2n階調の表示を行う場合について説明する。
【0079】
図1に本願発明の自発光型ディスプレイのブロック図の一例を示す。図1の自発光型のディスプレイは、基板上に形成されたTFTによって画素部101、画素部の周辺に配置された一対のソース信号線駆動回路(102、104)、および一対のゲート信号線駆動回路(103、105)を有している。
【0080】
最初に、ソース信号線駆動回路の構成と動作について簡単に説明する。図1に示すように、第1のソース信号線駆動回路102はシフトレジスタ102a、ラッチ(A)102b、ラッチ(B)102c等を有し、第2のソース信号線駆動回路104はシフトレジスタ104a、ラッチ(A)104b、ラッチ(B)104c等を有している。
【0081】
まず、第1のソース信号線駆動回路102において、シフトレジスタ102aにクロック信号(CLK)およびスタートパルス(SP)が入力されると、シフトレジスタ102aは、これらのクロック信号(CLK)およびスタートパルス(SP)に基づきタイミング信号を順に発生させ、バッファ等(図示せず)を通して後段の回路へタイミング信号を順次供給する。同様に、第2のソース信号線駆動回路104において、シフトレジスタ104aにクロック信号(CLK)およびスタートパルス(SP)が入力されると、シフトレジスタ104aは、これらのクロック信号(CLK)およびスタートパルス(SP)に基づきタイミング信号を順に発生させ、バッファ等(図示せず)を通して後段の回路へタイミング信号を順次供給する。一対のソース信号線駆動回路(102、104)に入力されるクロック信号(CLK)及びスタートパルス(SP)は、共通であっても良いし、別々であっても良い。
【0082】
一対のソース信号線駆動回路(102、104)においてそれぞれ、シフトレジスタ(102a、104a)からのタイミング信号は、バッファ等によって電流増幅される。バッファは、様々な負荷容量(寄生容量を含む)によって生ずる、タイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために設けられる。
【0083】
第1のソース信号線駆動回路102において、バッファによって電流増幅されたタイミング信号は、ラッチ(A)102bに供給される。ラッチ(A)102bは、nビットデジタルデータ信号(n-bit digital data signals)を処理する複数のステージのラッチを有している。ラッチ(A)102bは、前記タイミング信号が入力されると、時分割階調データ信号発生回路106から供給されるnビットデジタルデータ信号を順次取り込み、保持する。
【0084】
ラッチ(A)102bの全てのステージのラッチにデジタルデータ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ(A)102b中で一番左側のステージのラッチにデジタルデータ信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタルデータ信号の書き込みが終了する時点までの時間間隔がライン期間である。
【0085】
なお、ラッチ(A)102bがデジタルデータ信号を取り込む際は、ラッチ(A)102bが有する複数のステージのラッチに、順にデジタルデータ信号が入力される。しかし本願発明はこの構成に限定されない。一対のソース信号線駆動回路102及び104のいずれか一方または両方において、ラッチ(A)が有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルデータ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループ分けした場合、4分割で分割駆動すると言う。
【0086】
1ライン期間が終了すると、ラッチ(B)102cにラッチシグナル(Latch Signal)が供給される。この瞬間、ラッチ(A)102bに書き込まれ保持されているデジタルデータ信号は、ラッチ(B)102cに一斉に送出され、ラッチ(B)102cの全ステージのラッチに書き込まれ、保持される。
【0087】
デジタルデータ信号をラッチ(B)102cに送出し終えたラッチ(A)102bは、シフトレジスタ102aからのタイミング信号に基づき、再び時分割階調データ信号発生回路106から供給されるデジタルデータ信号を順次取り込み、保持する。
【0088】
この2順目のライン期間中には、ラッチ(B)102bに書き込まれ、保持されているデジタルデータ信号がソース信号線に入力される。
【0089】
第2のソース信号線駆動回路104においても、第1のソース信号線駆動回路102において行われる手続きと同様な手続きが行われる。まず、バッファによって電流増幅されたタイミング信号は、ラッチ(A)104bに供給される。そしてラッチ(A)104は、前記タイミング信号が入力されると、時分割階調データ信号発生回路106から供給されるnビットデジタルデータ信号を順次取り込み、保持する。なお、ラッチ(A)104bがデジタルデータ信号を取り込む際は、ラッチ(A)104bが有する複数のステージのラッチに、順にデジタルデータ信号が入力されても良いし、ラッチ(A)が有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルデータ信号を入力する、いわゆる分割駆動を行っても良い。1ライン期間が終了すると、ラッチ(B)104cにラッチシグナル(Latch Signal)が供給される。この瞬間、ラッチ(A)104bに書き込まれ保持されているデジタルデータ信号は、ラッチ(B)104cに一斉に送出され、ラッチ(B)104cの全ステージのラッチに書き込まれ、保持される。デジタルデータ信号をラッチ(B)104cに送出し終えたラッチ(A)104bは、シフトレジスタ104aからのタイミング信号に基づき、再び時分割階調データ信号発生回路106から供給されるデジタルデータ信号を順次取り込み、保持する。この2順目のライン期間中には、ラッチ(B)104bに書き込まれ、保持されているデジタルデータ信号がソース信号線に入力される。
【0090】
なお、本実施の形態においては、一対のソース信号線駆動回路(102、104)はそれぞれ、ラッチ(A)(102b、104b)、ラッチ(B)(102c、104c)を有しており、ラッチに保持されているデジタルデータ信号は一斉にソース信号線に入力される(線順次の駆動という)が、本願発明はこの構成に限定されない。一対のソース信号線駆動回路102及び104のいずれか一方または両方において、ラッチ(A)とラッチ(B)の代わりに、nビットデジタルデータ信号を処理する複数のステージのトランスミッションゲートを設けてもよい。この場合、各ステージのトランスミッションゲートはシフトレジスタ、時分割階調データ信号発生回路106及びソース信号線と接続されている。そして各ステージのトランスミッションゲートにシフトレジスタからのタイミング信号が入力されると、時分割階調データ信号発生回路106から供給されるデジタルデータ信号は、前記トランスミッションゲートを介してソース信号線に入力される。シフトレジスタからのタイミング信号は順に各ステージのトランスミッションゲートに入力され、その結果、デジタルデータ信号は順に各ステージのトランスミッションゲートに接続するソース信号線に入力される。全てのステージのトランスミッションゲートにシフトレジスタからのタイミング信号が入力され、ソース信号線へのデジタルデータ信号の入力が終了すると、各ステージのトランスミッションゲートは再び、シフトレジスタからのタイミング信号に基づき、時分割階調データ信号発生回路106から供給されるデジタルデータ信号をソース信号線へ伝える。このようにラッチ(A)とラッチ(B)の代わりに、複数のステージのトランスミッションゲートを設けた場合、デジタルデータ信号は、順次ソース信号線へ入力される、いわゆる点順次の駆動となる。なお、シフトレジスタとトランスミッションゲートの間に、レベルシフタ、バッファ等を有していても良い。
【0091】
一方、第1のゲート信号線駆動回路103及び第2のゲート信号線駆動回路105は、それぞれシフトレジスタ、バッファ(いずれも図示せず)等を有している。なお、第1のゲート信号線駆動回路103及び第2のゲート信号線駆動回路105は、レベルシフタを有していても良い。
【0092】
一対のゲート信号線駆動回路103及び105ではそれぞれ、シフトレジスタ(図示せず)からのタイミング信号がバッファ(図示せず)に供給され、対応するゲート信号線(走査線とも呼ぶ)に供給される。ゲート信号線には、1ライン分の画素TFTのゲート電極が接続されており、1ライン分全ての画素TFTを同時にオンの状態にしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【0093】
時分割階調データ信号発生回路106においては、アナログまたはデジタルのビデオ信号(画像情報を含む信号)が時分割階調を行うためのデジタルデータ信号(Digital Data Signals)に変換され、ラッチ(A)102bおよび104bに入力される。またこの時分割階調データ信号発生回路106は、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路でもある。
【0094】
この時分割階調データ信号発生回路106は、本願発明の自発光型ディスプレイの外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が本願発明の自発光型のディスプレイに入力される構成となる。この場合、本願発明の自発光型のディスプレイを表示部として有する電子機器は、本願発明の自発光型のディスプレイと時分割階調データ信号発生回路を別の部品として含むことになる。
【0095】
また、時分割階調データ信号発生回路106をICチップなどの形で本願発明の自発光型のディスプレイに実装しても良い。その場合、そのICチップで形成されたデジタルデータ信号が本願発明の自発光型のディスプレイに入力される構成となる。この場合、本願発明の自発光型のディスプレイを表示部として有する電子機器は、時分割階調データ信号発生回路を含むICチップを実装した本願発明の自発光型のディスプレイを部品として含むことになる。
【0096】
また最終的には、時分割階調データ信号発生回路106を画素部101、一対のソース信号線駆動回路(102、104)、及び一対のゲート信号線駆動回路(103、105)と同一の基板上にTFTを用いて形成しうる。この場合、自発光型のディスプレイに画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。この場合の時分割階調データ信号発生回路はポリシリコン膜を活性層とするTFTで形成しても良い。また、この場合、本願発明の自発光型のディスプレイを表示部として有する電子機器は、時分割階調データ信号発生回路が自発光型のディスプレイ自体に内蔵されており、電子機器の小型化を図ることが可能である。
【0097】
画素部101の拡大図を図2に示す。画素部101には、第1のソース信号線駆動回路102を構成するラッチ(B)102cに接続されたソース信号線(Sa1〜Sax)、第2のソース信号線駆動回路104を構成するラッチ(B)104cに接続されたソース信号線(Sb1〜Sbx)、FPCを介して自発光型ディスプレイの外部の電源に接続された電源供給線(V1〜Vx)、第1のゲート信号線駆動回路103に接続されたゲート信号線(Ga1〜Gay)、第2のゲート信号線駆動回路105に接続されたゲート信号線(Gb1〜Gby)が設けられている。
【0098】
画素部101は、画素107がマトリクス状に配列してなっており、画素107は、ソース信号線(Sa1、Sb1)と、電源供給線(V1)と、ゲート信号線(Ga1、Gb1)とを備えている。
【0099】
画素107の拡大図を図3に示す。図3において、113a及び113bはスイッチング用TFTである。スイッチング用TFT113a及び113bのゲート電極は、ゲート信号線Ga及びGbにそれぞれ接続されている。スイッチング用TFT113aのソース領域とドレイン領域は、一方がソース信号線Saに、もう一方が駆動用TFT108aのゲート電極、各画素が有するコンデンサ112a及び消去用TFT109bのソース領域又はドレイン領域にそれぞれ接続されている。また、スイッチング用TFT113bのソース領域とドレイン領域は、一方がソース信号線Sbに、もう一方が駆動用TFT108bのゲート電極、各画素が有するコンデンサ112b及び消去用TFT109aのソース領域又はドレイン領域にそれぞれ接続されている。
【0100】
コンデンサ112a及び112bはそれぞれ、スイッチング用TFT113a及び113bが非選択状態(オフの状態)にある時、駆動用TFT108a及び108bのゲート電圧を保持するために設けられている。なお、本実施の形態ではコンデンサ112a及び112bを設ける構成を示したが、本願発明はこの構成に限定されず、コンデンサ112a及び112bのいずれか一方または両方を設けなくても良い。
【0101】
また消去用TFT109a及び109bのソース領域とドレイン領域のうち、スイッチング用TFT113bまたは113aのソース領域またはドレイン領域に接続されていない方は、電源供給線Vに接続されている。そして消去用TFT109a及び109bのゲート電極は、ゲート信号線Ga及びGbにそれぞれ接続されている。
【0102】
また、駆動用TFT108a及び108bのソース領域とドレイン領域は、一方が電源供給線Vに接続され、もう一方は発光素子110に接続される。電源供給線Vはコンデンサ112a及び112bに接続されている。
【0103】
発光素子110は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極が駆動用TFT108a及び108bのソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用TFT108a及び108bのソース領域またはドレイン領域と接続している場合、陰極が画素電極、陽極が対向電極となる。
【0104】
発光素子110の対向電極には対向電位が与えられている。また電源供給線Vは電源電位が与えられている。対向電位と電源電位はそれぞれ常に一定の大きさに保たれている。また対向電位と電源電位は、電源電位が画素電極に与えられたときに発光素子が発光する程度の電位差を有する。電源電位と対向電位は、本願発明の自発光型のディスプレイに、外付けのIC等により設けられた電源によって与えられる。
【0105】
現在の典型的な自発光型のディスプレイには、画素の発光する面積あたりの発光量が200cd/m2の場合、画素部の面積あたりの電流が数mA/cm2程度必要となる。そのため特に画面サイズが大きくなると、ICに設けられた電源から与えられる電位の高さを外付けのスイッチによって制御することが困難になる。本願発明においては、電源電位と対向電位は常に一定に保たれており、ICに設けられた電源から与えられる電位の高さをスイッチで制御する必要がないので、より大きな画面サイズのパネルの実現に有用である。
【0106】
そして本願発明において、駆動用TFT108a及び108bはそれぞれ、ゲート電極に電源電位が与えられたときにオフの状態となることが必要である。
【0107】
スイッチング用TFT(113a、113b)、駆動用TFT(108a、108b)、消去用TFT(109a、109b)は、nチャネル型TFTでもpチャネル型TFTでもどちらでも用いることができる。またスイッチング用TFT(113a、113b)、駆動用TFT(108a、108b)、消去用TFT(109a、109b)は、シングルゲート構造ではなく、ダブルゲート構造やそれ以上のゲート本数を持つ、いわゆるマルチゲート構造を有していても良い。
【0108】
次に上述した構成を有する本願発明の自発光型ディスプレイの駆動方法について、図4を用いて説明する。ここでは駆動方法の一例として、2n階調の表示方式について説明する。なお説明には、図1〜図3の記号を用いる。
【0109】
はじめにゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力される。その結果、ゲート信号線Ga1に接続されている全ての画素(1ライン目の画素)のスイッチング用TFT113aおよび消去用TFT109aがオンの状態になる。
【0110】
そして同時に、ソース信号線(Sa1〜Sax)に第1のソース信号線駆動回路102のラッチ(B)102cから、1ビット目のデジタルデータ信号が入力される。デジタルデータ信号はスイッチング用TFT113aを介して駆動用TFT108aのゲート電極に入力される。デジタルデータ信号は「0」または「1」の情報を有している。「0」と「1」のデジタルデータ信号は、一方がHi、一方がLoの電圧を有する信号である。
【0111】
また同時に、電源供給線(V1〜Vx)の電源電位が消去用TFT109aを介して駆動用TFT108bのゲート電極に与えられる。その結果、駆動用TFT108bはオフの状態となる。
【0112】
本実施の形態では、デジタルデータ信号が「0」の情報を有していた場合、駆動用TFT108aはオフの状態となる。一方、駆動用TFT108bもオフの状態であるから、発光素子110の画素電極には電源電位は与えられない。その結果、「0」の情報を有するデジタルデータ信号が入力された画素が有する発光素子110は発光しない。
【0113】
逆に、「1」の情報を有していた場合、駆動用TFT108aはオンの状態となる。従って、駆動用TFT108bの状態(オンまたはオフ)にかかわらず、発光素子110の画素電極には電源電位が与えられる。その結果、「1」の情報を有するデジタルデータ信号が入力された画素が有する発光素子110は発光する。
【0114】
このように、1ライン目の画素にデジタルデータ信号が入力されると同時に、発光素子110が発光、または非発光を行い、1ライン目の画素は表示を行う。
【0115】
Ga1へのゲート信号の入力が終了すると同時に、ゲート信号線Ga2に第1のゲート信号線駆動回路103からゲート信号が入力される。そしてゲート信号線Ga2に接続されている全ての画素のスイッチング用TFT113aおよび消去用TFT109aがオンの状態になり、2ライン目の画素にソース信号線(Sa1〜Sax)から1ビット目のデジタルデータ信号が入力される。そして同時に、2ライン目の画素が有する発光素子の発光、非発光が選択され、2ライン目の画素は表示を行う。
【0116】
そして順に、ゲート信号線(Ga3〜Gay)にゲート信号が入力されていく。全てのゲート信号線(Ga1〜Gay)が選択され、全てのラインの画素に1ビット目のデジタルデータ信号が入力されるまでの期間が書き込み期間Ta1である。
【0117】
書き込み期間Ta1において、それぞれのラインの画素は、1ビット目のデジタルデータ信号が入力されると同時に表示を行う。またそれぞれのラインの画素に入力された1ビット目のデジタルデータ信号は、次のデジタルデータ信号、すなわち、書き込み期間Ta2において入力される2ビット目のデジタルデータ信号が入力されるまで保持される。画素が1ビット目のデジタルデータ信号に基づいて表示を行っている期間を表示期間Tr1と呼ぶ。1ライン目、2ライン目およびyライン目の画素の表示期間Tr1を図4に示す。各ラインの表示期間Tr1が開始されるタイミングはそれぞれ時間差を有している。
【0118】
次に、書き込み期間Ta1が終了する前に書き込み期間Ta2が開始される。
言い換えると、1ビット目のデジタルデータ信号が全てのラインの画素に入力される前に、第2のゲート信号線駆動回路105からゲート信号線Gb1へゲート信号が入力される。この場合、画素への1ビット目のデジタルデータ信号の入力と並行して、2ビット目のデジタルデータ信号の入力が行われることになる。また書き込み期間Ta2では、一対のゲート信号線駆動回路のうち、書き込み期間Ta1において用いられる第1のゲート信号線駆動回路103と異なる、第2のゲート信号線駆動回路105が用いられる。なお、本実施の形態(図4)においては、書き込み期間Ta2は書き込み期間Ta1が終了する前に開始されるが、本願発明はこれに限定されない。すなわち、書き込み期間Ta2は書き込み期間Ta1が終了する前に開始される場合も、書き込み期間Ta1が終了した後に開始される場合も全く同じ駆動方法をとることができる。
【0119】
ゲート信号線Gb1にゲート信号が入力されると、ゲート信号線Gb1に接続されている全ての画素(1ライン目の画素)のスイッチング用TFT113bおよび消去用TFT109bがオンの状態になる。そして同時に、ソース信号線(Sb1〜Sbx)に第2のソース信号線駆動回路104のラッチ(B)104cから、2ビット目のデジタルデータ信号が入力される。デジタルデータ信号はスイッチング用TFT113bを介して駆動用TFT108bのゲート電極に入力される。デジタルデータ信号は「0」または「1」の情報を有しており、「0」と「1」のデジタルデータ信号は、一方がHi、一方がLoの電圧を有する信号である。また電源供給線(V1〜Vx)の電源電位が消去用TFT109bを介して駆動用TFT108aのゲート電極に与えられる。その結果、駆動用TFT108aはオフの状態となる。
【0120】
そして書き込み期間Ta1と同様に、1ライン目の画素にデジタルデータ信号が入力されると同時に、発光素子110の発光、または非発光が選択され、1ライン目の画素は表示を行う。
【0121】
そして順に、ゲート信号線(Gb2〜Gby)にゲート信号が入力されていく。全てのゲート信号線(Gb1〜Gby)が選択され、全てのラインの画素に2ビット目のデジタルデータ信号が入力されるまでの期間を書き込み期間Ta2と呼ぶ。
【0122】
書き込み期間Ta2において、それぞれのラインの画素に2ビット目のデジタルデータ信号が入力されると、保持されていた1ビット目のデジタルデータ信号は2ビット目のデジタルデータ信号に書き換えられ、それぞれのラインの画素は表示を行う。すなわち、表示期間Tr1が終了し、表示期間Tr2となる。またそれぞれのラインの画素において、2ビット目のデジタルデータ信号は、次のデジタルデータ信号、すなわち、書き込み期間Ta3において入力される3ビット目のデジタルデータ信号が入力されるまで保持される。各ラインの表示期間Tr2が開始されるタイミングはそれぞれ時間差を有している(図4)。
【0123】
そして同様に、次の書き込み期間Ta3が開始される。本実施の形態(図4)では、書き込み期間Ta2が終了する前に書き込み期間Ta3が開始される。そして書き込み期間Ta3では、一対のゲート信号線駆動回路のうち、書き込み期間Ta2において用いられる第2のゲート信号線駆動回路105と異なる、第1のゲート信号線駆動回路103が用いられる。なお、書き込み期間Ta3は書き込み期間Ta2が終了後に開始される場合も全く同じ駆動方法をとることができる。そして同様に、順に全てのゲート信号線(Ga1〜Gay)が選択され、3ビット目のデジタルデータ信号が全ての画素に入力される。全てのラインの画素に3ビット目のデジタルデータ信号が入力し終わるまでの期間を、書き込み期間Ta3と呼ぶ。
【0124】
書き込み期間Ta3において、それぞれのラインの画素に3ビット目のデジタルデータ信号が入力されると、保持されていた2ビット目のデジタルデータ信号は3ビット目のデジタルデータ信号に書き換えられ、それぞれのラインの画素は表示を行う。すなわち、表示期間Tr2が終了し、表示期間Tr3となる。またそれぞれのラインの画素において、3ビット目のデジタルデータ信号は、次の書き込み期間Ta4において4ビット目のデジタルデータ信号が入力されるまで保持される。各ラインの表示期間Tr3が開始されるタイミングはそれぞれ時間差を有している。
【0125】
上述した動作はnビット目のデジタルデータ信号が画素に入力されるまで繰り返し行われ、その結果、表示期間(Tr1〜Trn)が順に連続して出現する(図4)。nビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号が入力されるまで画素に保持される。再び1ビット目のデジタルデータ信号が画素に入力されると、表示期間Trnは終了し、同時にフレーム期間が終了する。全ての表示期間(Tr1〜Trn)が終了すると、1つの画像を表示することができる。本願発明の駆動方法において、1つの画像を表示する期間を1フレーム期間(F)と呼ぶ。表示期間(Tr1〜Trn)はそれぞれ、対応する書き込み期間(Ta1〜Tan)が開始されてから、その次の書き込み期間が開始されるまでの期間である。このように表示期間(Tr1〜Trn)はそれぞれ、書き込み期間(Ta1〜Tan)が開始される時間差によってその期間が定められる。
【0126】
そして1フレーム期間終了後は、再びゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力される。その結果、1ビット目のデジタルデータ信号が画素に入力され、1ライン目の画素が再び表示期間Tr1となる。そして再び上述した動作を繰り返す。
【0127】
通常の自発光型のディスプレイでは1秒間に60以上のフレーム期間を設けることが好ましい。1秒間に表示される画像の数が60より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【0128】
表示期間(Tr1〜Trn)の長さは、表示期間(Tr1〜Trn)を短い順に並べた場合に、長さの比が20:21:22:…:2(n-2):2(n-1)となるように設定する。この表示期間の組み合わせで2n階調のうち所望の階調表示を行うことができる。本実施の形態(図4)において、表示期間(Tr1〜Trn)(nは偶数とする)を短い順に並べると、Tr(n−1)、Tr(n−3)、Tr(n−5)、…、Tr1、Tr2、Tr4、Tr6、…、Trnとなる。すなわち、本実施の形態(図4)では、表示期間(Tr1〜Trn)の比を、Tr(n−1):Tr(n−3):Tr(n−5):…:Tr1:Tr2:Tr4:Tr6:…:Trn=20:21:22:…:2(n/2-1):2n/2:2(n/2+1):2(n/2+2):…:2(n-1)となるように設定する。
【0129】
1フレーム期間中に発光素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調が決まる。例えば、n=8のとき、つまり、表示期間(Tr1〜Tr8)の長さの比が、Tr1:Tr2:Tr3:Tr4:Tr5:Tr6:Tr7:Tr8=23:24:22:25:21:26:20:27となる場合を考える。この場合、全部の表示期間で画素が発光した場合の輝度を100%とすると、Tr4とTr5において画素が発光した場合には13%の輝度が表現でき、Tr2とTr3とTr8を選択した場合には58%の輝度が表現できる。
【0130】
本願発明は上記構成によって、TFTの特性に多少のばらつきがあっても、等しいゲート電圧がかかったときに出力される電流量のばらつきを抑えることができる。よってTFTの特性のバラツキによって、同じ電圧の信号を入力しても発光素子の発光量が隣接画素で大きく異なってしまうという事態を避けることが可能になる。
【0131】
なお、同じゲート信号線駆動回路を用いる書き込み期間はそれぞれ同じ長さである。本実施の形態(図4)では、書き込み期間(Ta1〜Tan)を一対のゲート信号線駆動回路を用いて交互に行っているため、Ta1=Ta3=…=Ta(n−1)および、Ta2=Ta4=…=Tanが成り立つ。異なるゲート信号線駆動回路を用いる書き込み期間の長さは、同じであっても異なっていてもよい。一対のゲート信号線駆動回路が、同じ駆動回路構造を有し、共通のクロック信号(CLK)およびスタートパルス(SP)を用いる場合、異なるゲート信号線駆動回路を用いる書き込み期間の長さは等しい。一方、一対のゲート信号線駆動回路が、異なる駆動回路構造(異なる分割数等)を有する場合、または、異なるクロック信号(CLK)およびスタートパルス(SP)を用いる場合、異なるゲート信号線駆動回路を用いる書き込み期間の長さは異なりうる。
【0132】
なお、本願発明では、となりあう表示期間の長さの和Tr1+Tr2、Tr2+Tr3、…、Trn+(次のフレームの最初の表示期間Tr1)がそれぞれ、対応する書き込み期間Ta1、Ta2、…、Tanの長さ以上であることが必要である。例えば、本実施の形態(図4)において書き込み期間を全て一定(Ta)とした場合、となりあう表示期間の長さの和のうち最小の値を取るTr2+Tr3が書き込み期間Taの長さ以上であることが必要である。具体的にn=8とすると、表示期間の和Tr2+Tr3は(1フレーム期間)×(24+22)/(20+21+…+27)となるため、書き込み期間Taの長さは(1フレーム期間)×20/255以下であることが必要となる。また、同じゲート信号線駆動回路を用いる書き込み期間の長さの和が1フレーム期間よりも短いことが必要である。
【0133】
また説明を簡便にするために、本実施の形態(図4)ではnを偶数としているが、本願発明はこれに限定されないのは言うまでもない。
【0134】
また本実施の形態(図4)においては、書き込み期間Ta2およびTa3はそれぞれ、書き込み期間Ta1およびTa2が終了する前に開始されるが、本願発明はこれに限定されない。本願発明においては、となりあう書き込み期間は一部重なっても、重ならなくてもよい。となりあう書き込み期間が重なるか否かは、表示期間(Tr1〜Trn)の長さを設定した結果、書き込み期間(Ta1〜Tan)の長さとの兼ね合いで決まる。
【0135】
また説明を簡便にするために、本実施の形態(図4)では、書き込み期間(Ta1〜Tan)において、一対のゲート信号線駆動回路を交互に用いているが、本願発明はこれに限定されない。本願発明において、となりあう書き込み期間が重ならない場合、その2つの書き込み期間において用いられるゲート信号線駆動回路は、同じであっても異なっても良い。一方、本願発明において、となりあう書き込み期間が重なる場合、その2つの書き込み期間において用いられるゲート信号線駆動回路は異なるものであることが必要である。
【0136】
また、本願発明では、2n階調表示に必要なnビットのデジタルデータ信号の他に、全ての画素において発光素子が非発光を選択するデジタルデータ信号(本実施の形態では、全て「0」の情報を有するデジタルデータ信号)を用いた書き込み期間を追加することによって、全ての画素が発光を行わない表示期間を設けることができる。前記書き込み期間および表示期間をそれぞれ、非発光の書き込み期間および非発光の表示期間と呼ぶ。従来のアナログ駆動の場合、自発光型のディスプレイに全白の画像を表示させると、常に発光素子が発光することになり、有機化合物層の劣化を早める原因となり得る。本願発明では非発光の表示期間を設けることによって、有機化合物層の劣化をある程度抑えることができる。
【0137】
非発光の表示期間をm個設ける場合、表示期間(Tr1〜Tr(n+m))は、m個の非発光の表示期間と2n階調表示に必要なn個の表示期間から成る(実施例3及び実施例4を参照)。また、表示期間(Tr1〜Tr(n+m))に対応して、書き込み期間(Ta1〜Ta(n+m))は、m個の非発光の書き込み期間と2n階調表示に必要なn個の書き込み期間から成る。この場合、非発光の表示期間は、表示期間(Tr1〜Tr(n+m))のどこに出現しても構わない。また、全ての表示期間(Tr1〜Tr(n+m))と全ての書き込み期間(Ta1〜Ta(n+m))について、となりあう表示期間の長さの和Tri+Trjが、先に出現する表示期間Triに対応する書き込み期間Taiの長さ以上であることを満たす範囲で、非発光の表示期間を自由に設定しても構わない。
【0138】
本願発明では、表示期間と書き込み期間は一部重なっている。言い換えると、書き込み期間においても画素を表示させることが可能である。そのため、1フレーム期間における表示期間の長さの総和の割合(デューティー比)として高い値を実現することができる。特に、本実施の形態(図4)のように非発光の表示期間を設けない場合、デューティー比は100%となる。もちろん、非発光の表示期間を適度に設けることによって、100%以下の任意のデューティー比を実現することができる。
【0139】
また本願発明では、それぞれ一対のゲート信号線駆動回路とソース信号線駆動回路を設けるため、異なるゲート信号線駆動回路とソース信号線駆動回路の組を用いることによって、となりあう書き込み期間を一部重ねることが可能となる。これにより、表示期間を対応する書き込み期間よりも短く設定することが可能となり、非常に短い表示期間を設定することが可能となる。その結果、高い階調数を実現することが可能となる。
【0140】
本願発明では、表示期間(Tr1〜Trn)の長さを、表示期間(Tr1〜Trn)を短い順に並べた場合に、長さの比が20:21:22:…:2(n-2):2(n-1)となる範囲で自由に設定することができる。また、非発光の表示期間はどこに出現させても構わない。ただし、となりあう表示期間の長さの和Tri+Trj(iとjは1以上n以下の異なる整数)が、先に出現する表示期間Triに対応する書き込み期間Taiの長さ以上であるという制約のために、設定することのできる表示期間の最小値は、出現する表示期間の長さの順序に依存する。
【0141】
簡単な例として、n=8のとき、つまり256階調表示方式において、表示期間を短い順に出現させた場合と本実施の形態(図4)とを比較する。それぞれの例において、書き込み期間は全て同じ長さとし、また非発光の表示期間を設けない場合(m=0の場合)を考える。表示期間を短い順に出現させた場合、表示期間の比を出現する順に書くと、20:21:22:23:24:25:26:27となり、となりあう表示期間の和が最小となるのは最初の2つの表示期間である。一方、本実施の形態(図4)では、表示期間の比を出現する順に書くと、23:24:22:25:21:26:20:27となり、2つ目と3つ目の表示期間の和が最小となる。従って、両方の例を比較すると、となりあう表示期間の和の最小値は、本実施の形態(図4)の方が、表示時間を短い順に出現させた場合より(24+22)/(20+21)倍、すなわち、3/20倍小さく設定することができる。そして、短い表示期間を設定することによって、高い階調数を実現することができる。
【0142】
本願発明では、このように表示期間(Tr1〜Tr(n+m))の長さの出現する順序によって、設定することのできる表示期間の最小値が変わってくる。そして、表示期間(Tr1〜Trn)の長さの順序を最適化することにより、より短い表示期間を設定することが可能となり、その結果、より高い階調数を実現することが可能となる。
【0143】
また本願発明において、表示期間(Tr1〜Trn)のうち、書き込み期間より十分長い表示期間を適度に分割し、その順序を最適化することにより、さらに短い表示期間を実現することができる場合がある(実施例2を参照)。表示期間を分割した場合、分割された表示期間をそれぞれ実現するための書き込み期間を設ける。また、それぞれの書き込み期間において入力されるデジタルデータ信号は、分割前の表示期間を実現するために入力されるデジタルデータ信号と同じものを用いる。
【0144】
なお、上述した本願発明の構成は自発光型のディスプレイへの適用だけに限らず、他の電子素子を用いた装置に適用することも可能である。また応答時間が数10μsec程度以下の、高速応答する液晶が開発された場合には、液晶ディスプレイに適用することも可能である。
【0145】
【実施例】
以下に、本願発明の実施例を説明する。
【0146】
(実施例1)
本実施例では、本願発明の自発光型のディスプレイにおいて、6ビットのデジタルデータ信号により64階調の表示を行う場合について説明する。なお本実施例の自発光型のディスプレイは、図1〜図3に示した構造を有する。また説明には図8を用いる。
【0147】
はじめに、ゲート信号線Ga1に第1のゲート信号線駆動回路103からゲート信号が入力され、ゲート信号線Ga1に接続されている全ての画素(1ライン目の画素)のスイッチング用TFT113aおよび消去用TFT109aがオンの状態になる。
【0148】
同時に、ソース信号線(Sa1〜Sax)に第1のソース信号線駆動回路102を構成するラッチ(B)102cから、1ビット目のデジタルデータ信号が入力され、スイッチング用TFT113aを介して駆動用TFT108aのゲート電極に入力される。デジタルデータ信号は「0」または「1」の情報を有している。また同時に、電源供給線(V1〜Vx)の電源電位が消去用TFT109aを介して駆動用TFT108bのゲート電極に与えられる。その結果、駆動用TFT108bはオフの状態となる。
【0149】
本実施例では、デジタルデータ信号が「0」の情報を有していた場合、駆動用TFT108aはオフの状態となる。一方、駆動用TFT108bもオフの状態であるから、発光素子110の画素電極には電源電位は与えられない。その結果、「0」の情報を有するデジタルデータ信号が入力された画素が有する発光素子110は発光しない。
【0150】
逆に、「1」の情報を有していた場合、駆動用TFT108aはオンの状態となる。従って、駆動用TFT108bの状態(オンまたはオフ)にかかわらず、発光素子110の画素電極には電源電位が与えられる。その結果、「1」の情報を有するデジタルデータ信号が入力された画素が有する発光素子110は発光する。
【0151】
このように1ライン目の画素は、デジタルデータ信号が入力されると同時に、発光素子110が発光、または非発光を行い、表示期間Tr1となる。図8では説明を簡便にするために、特に1ライン目の画素の表示期間のみを示す。
【0152】
次にGa1へのゲート信号の入力が終了すると同時に、ゲート信号線Ga2に、第1のゲート信号線駆動回路103からゲート信号が入力される。そしてゲート信号線Ga2に接続されている全ての画素のスイッチング用TFT113aおよび消去用TFT109aがオンの状態になり、2ライン目の画素にソース信号線(Sa1〜Sax)から1ビット目のデジタルデータ信号が入力される。そして1ライン目と同様に、発光素子110が発光または非発光を行い、表示期間Tr1となる。
【0153】
そして順に、全てのゲート信号線(Ga3〜Gay)にゲート信号が入力されていく。全てのゲート信号線(Ga1〜Gay)が選択され、全てのラインの画素に1ビット目のデジタルデータ信号が入力されるまでの期間が書き込み期間Ta1である。
【0154】
一方、全てのラインの画素に1ビット目のデジタルデータ信号が入力される前、言い換えると書き込み期間Ta1が終了する前に、画素への1ビット目のデジタルデータ信号の入力と並行して、第2のゲート信号線駆動回路105からのゲート信号線Gb1へのゲート信号の入力が行われる。この場合、書き込み期間Ta2では、書き込み期間Ta1において用いられる第1のゲート信号線駆動回路103とは異なる、第2のゲート信号線駆動回路105が用いられる。なお、本実施例においては、書き込み期間Ta1とTa2が一部重なっているが、本願発明はこれに限定されない。書き込み期間Ta1とTa2が重ならない場合においても全く同じ駆動方法をとることができる。
【0155】
ゲート信号線Gb1にゲート信号が入力されると、ゲート信号線Gb1に接続されている全ての画素(1ライン目の画素)のスイッチング用TFT113bおよび消去用TFT109bがオンの状態になる。そして同時に、ソース信号線(Sb1〜Sbx)に第2のソース信号線駆動回路104のラッチ(B)104cから、2ビット目のデジタルデータ信号が入力される。デジタルデータ信号はスイッチング用TFT113bを介して駆動用TFT108bのゲート電極に入力される。また同時に電源供給線(V1〜Vx)の電源電位が消去用TFT109bを介して駆動用TFT108aのゲート電極に与えられる。その結果、駆動用TFT108aはオフの状態となる。
【0156】
そして書き込み期間Ta1と同様に、1ライン目の画素にデジタルデータ信号が入力されると同時に、発光素子110の発光、または非発光が選択され、1ライン目の画素は表示を行う。
【0157】
そして順に、ゲート信号線(Gb2〜Gby)にゲート信号が入力されていく。全てのゲート信号線(Gb1〜Gby)が選択され、全てのラインの画素に2ビット目のデジタルデータ信号が入力されるまでの期間を書き込み期間Ta2と呼ぶ。
【0158】
書き込み期間Ta2において、それぞれのラインの画素に2ビット目のデジタルデータ信号が入力されると、保持されていた1ビット目のデジタルデータ信号は2ビット目のデジタルデータ信号に書き換えられ、それぞれのラインの画素は表示を行う。すなわち、表示期間Tr1が終了し、表示期間Tr2となる。またそれぞれのラインの画素において、2ビット目のデジタルデータ信号は、次のデジタルデータ信号、すなわち、書き込み期間Ta3において入力される3ビット目のデジタルデータ信号が入力されるまで保持される(図8)。
【0159】
一方、全てのラインの画素に2ビット目のデジタルデータ信号が入力される前、言い換えると書き込み期間Ta2が終了する前に、画素への1ビット目のデジタルデータ信号の入力と並行して、再び第1のゲート信号線駆動回路103からゲート信号線Ga1へのゲート信号の入力が行われる。この場合、書き込み期間Ta3では、書き込み期間Ta2において用いられる第2のゲート信号線駆動回路105とは異なる、第1のゲート信号線駆動回路103が用いられる。なお、本実施例においては、書き込み期間Ta2とTa3が一部重なっているが、本願発明はこれに限定されない。書き込み期間Ta2とTa3が重ならない場合においても全く同じ駆動方法をとることができる。そして同様に、順に全てのゲート信号線(Ga1〜Gay)が選択され、3ビット目のデジタルデータ信号が全ての画素に入力される。全てのラインの画素に3ビット目のデジタルデータ信号が入力し終わるまでの期間を、書き込み期間Ta3と呼ぶ。
【0160】
書き込み期間Ta3において、それぞれのラインの画素に3ビット目のデジタルデータ信号が入力されると、保持されていた2ビット目のデジタルデータ信号は3ビット目のデジタルデータ信号に書き換えられ、それぞれのラインの画素は表示を行う。すなわち、表示期間Tr2が終了し、表示期間Tr3となる。またそれぞれのラインの画素に入力された3ビット目のデジタルデータ信号は、次の書き込み期間Ta4において4ビット目のデジタルデータ信号が入力されるまで保持される。
【0161】
上述した動作は6ビット目のデジタルデータ信号が画素に入力されるまで繰り返し行われ、その結果、表示期間(Tr1〜Tr6)が順に連続して出現する(図8)。6ビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号が入力されるまで画素に保持される。再び1ビット目のデジタルデータ信号が画素に入力されると、表示期間Tr6は終了し、同時にフレーム期間が終了する。全ての表示期間(Tr1〜Tr6)が終了すると、1つの画像を表示することができる。表示期間(Tr1〜Tr6)はそれぞれ、対応する書き込み期間(Ta1〜Ta6)が開始されてから、その次の書き込み期間が開始されるまでの期間である。このように表示期間(Tr1〜Tr6)はそれぞれ、書き込み期間(Ta1〜Ta6)が開始される時間差によってその期間が設定される。
【0162】
そして1フレーム期間終了後は、再びゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力される。その結果、1ビット目のデジタルデータ信号が画素に入力され、1ライン目の画素が再び表示期間Tr1となる。そして再び上述した動作を繰り返す。
【0163】
表示期間Trの長さは、表示期間(Tr1〜Tr6)を短い順に並べた場合に、長さの比が20:21:22:…:2(n-2):2(n-1)となるように設定すればよい本実施例では、特に、Tr1:Tr2:Tr3:Tr4:Tr5:Tr6=22:23:21:24:20:25となるように設定する。この表示期間の組み合わせで64階調のうち所望の階調表示を行うことができる。
【0164】
1フレーム期間中に発光素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。全部の表示期間で画素が発光した場合の輝度を100%とすると、Tr3とTr5において画素が発光した場合には5%の輝度が表現でき、Tr1とTr4を選択した場合には32%の輝度が表現できる。
【0165】
なお、同じゲート信号線駆動回路を用いる書き込み期間はそれぞれ同じ長さである。本実施例では、書き込み期間(Ta1〜Ta6)を一対のゲート信号線駆動回路を用いて交互に行っているため、Ta1=Ta3=Ta5および、Ta2=Ta4=Ta6が成り立つ。
【0166】
また、本願発明では、となりあう表示期間の長さの和Tr1+Tr2、Tr2+Tr3、…、Tr6+(次のフレームの最初の表示期間Tr1)がそれぞれ、対応する書き込み期間Ta1、Ta2、…、Ta6の長さ以上であることが必要である。例えば、本実施例において書き込み期間を全て一定(Ta)とした場合、となりあう表示期間の長さの和のうち最小の値を取るTr2+Tr3が書き込み期間Taの長さ以上であることが必要である。具体的には、表示期間の和Tr2+Tr3は(1フレーム期間)×(8+2)/(20+21+…+25)となるため、書き込み期間Taの長さは(1フレーム期間)×10/63以下であることが必要となる。また、同じゲート信号線駆動回路を用いる書き込み期間の長さの和が1フレーム期間よりも短いことが必要である。
【0167】
また説明を簡便にするために、本実施例では、書き込み期間(Ta1〜Ta6)において、一対のゲート信号線駆動回路を交互に用いているが、本願発明はこれに限定されない。本願発明において、となりあう書き込み期間が重ならない場合、その2つの書き込み期間において用いられるゲート信号線駆動回路は、同じであっても異なっても良い。一方、本願発明において、となりあう書き込み期間が重なる場合、その2つの書き込み期間において用いられるゲート信号線駆動回路は異なるものであることが必要である。
【0168】
また逆に、本実施例では、書き込み期間(Ta1〜Ta6)において、一対の駆動回路を交互に用いているため、となりあう書き込み期間が互いに一部重なっているかどうかは重要ではない。となりあう書き込み期間が互いに一部重なっている場合と、重なっていない場合のいずれの場合においても、全く同じ駆動方法をとることが可能である。
【0169】
また、本実施例において、64階調表示に必要な6ビットのデジタルデータ信号の他にそれぞれ、全ての画素において発光素子が非発光を選択するデジタルデータ信号(本実施例では、全て「0」の情報を有するデジタルデータ信号)を用いた書き込み期間を追加することによって、全ての画素が発光を行わない表示期間を設けてもよい。前記書き込み期間および表示期間をそれぞれ、非発光の書き込み期間および非発光の表示期間と呼ぶ。従来のアナログ駆動の場合、自発光型のディスプレイに全白の画像を表示させると、常に発光素子が発光することになり、有機化合物層の劣化を早める原因となり得る。本願発明では非発光の表示期間を設けることによって、有機化合物層の劣化をある程度抑えることができる。
【0170】
本願発明では、表示期間と書き込み期間は一部重なっている。言い換えると、書き込み期間においても画素を表示させることが可能である。そのため、1フレーム期間における表示期間の長さの総和の割合(デューティー比)として高い値を実現することができる。特に、本実施例のように非発光の表示期間を設けない場合、デューティー比は100%となる。もちろん、非発光の表示期間を適度に設けることによって、100%以下の任意のデューティー比を実現することができる。
【0171】
(実施例2)
次に本願明における駆動方式の別の実施例として、256階調表示方式の一例を説明する。説明には図9を用いる。
【0172】
本実施例において、自発光型のディスプレイは、図1〜図3に示した構造を有する。また、本実施例における駆動方法のうち、実施の形態または実施例1で既に説明した部分については、説明を簡略化する。
【0173】
まず、ゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力され、1ライン目の画素にデジタルデータ信号が入力される。そして同時に、発光素子110が発光、または非発光を行い、表示期間Tr1となる。図9では、特に1ライン目の画素の表示期間についてのみ示す。そして順に、ゲート信号線(Ga2〜Gay)にゲート信号が入力され、同時に表示を行う。全てのゲート信号線(Ga1〜Gay)が選択され、全てのラインの画素に1ビット目のデジタルデータ信号が入力されるまでの期間が書き込み期間Ta1である。
【0174】
一方、全てのラインの画素に1ビット目のデジタルデータ信号が入力される前、言い換えると書き込み期間Ta1が終了する前に、画素への1ビット目のデジタルデータ信号の入力と並行して、第2のゲート信号線駆動回路105からのゲート信号線Gb1へのゲート信号の入力が行われる。そして1ライン目の画素は、デジタルデータ信号が入力されると同時に、発光素子110の発光、または非発光を行い、表示を行う。すなわち、表示期間Tr1は終了し、表示期間Tr2となる(図9)。そして順に、ゲート信号線(Gb2〜Gby)にゲート信号が入力され、表示を行う。全てのラインの画素に2ビット目のデジタルデータ信号が入力されるまでの期間を書き込み期間Ta2と呼ぶ。なお、本実施例では、書き込み期間Ta1とTa2が一部重なっているが、本願発明はこれに限定されない。書き込み期間Ta1とTa2が重ならない場合においても全く同じ駆動方法をとることが可能である。
【0175】
一方、全てのラインの画素に2ビット目のデジタルデータ信号が入力される前、言い換えると書き込み期間Ta2が終了する前に、画素への2ビット目のデジタルデータ信号の入力と並行して、再び第1のゲート信号線駆動回路103からゲート信号線Ga1へのゲート信号の入力が行われる。そして1ライン目の画素は、デジタルデータ信号が入力されると同時に、発光素子110の発光、または非発光を行い、表示を行う。すなわち、表示期間Tr2は終了し、表示期間Tr3となる(図9)。そして順に、ゲート信号線(Ga2〜Gay)にゲート信号が入力され、表示を行う。全てのラインの画素に3ビット目のデジタルデータ信号が入力し終わるまでの期間を、書き込み期間Ta3と呼ぶ。なお、本実施例では、書き込み期間Ta2とTa3が一部重なっているが、本願発明はこれに限定されない。書き込み期間Ta2とTa3が重ならない場合においても全く同じ駆動方法をとることが可能である。
【0176】
上述した動作は10ビット目のデジタルデータ信号が画素に入力されるまで繰り返し行われる。その結果、表示期間(Tr1〜Tr10)が順に連続して出現する(図9)。10ビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号が入力されるまで画素に保持される。再び1ビット目のデジタルデータ信号が画素に入力されると、表示期間Tr10は終了し、同時にフレーム期間が終了する。全ての表示期間(Tr1〜Tr10)が終了すると、1つの画像を表示することができる。本願発明の駆動方法において、1つの画像を表示する期間を1フレーム期間(F)と呼ぶ。表示期間(Tr1〜Tr10)はそれぞれ、対応する書き込み期間(Ta1〜Ta10)が開始されてから、その次の書き込み期間(Ta2〜Ta10及び次のフレームの最初の書き込み期間Ta1)が開始されるまでの期間である。このように表示期間(Tr1〜Tr10)はそれぞれ、書き込み期間(Ta1〜Ta10)が開始される時間差によってその期間が定められる。
【0177】
そして1フレーム期間終了後は、再びゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力される。その結果、1ビット目のデジタルデータ信号が画素に入力され、1ライン目の画素が再び表示期間Tr1となる。そして再び上述した動作を繰り返す。
【0178】
本実施例では、表示期間(Tr1〜Tr10)の長さの比を、Tr1:Tr2:Tr3:Tr4:Tr5:(Tr6+Tr8+Tr10):Tr7:Tr9=24:25:23:26:22:27:21:20となるように設定する。また、表示期間Tr6、Tr8、Tr10の長さの比は、Tr6:Tr8:Tr10=1:1:2となるように設定する。また、書き込み期間Ta6、Ta8、Ta10において入力されるデジタルデータ、すなわち6ビット目、8ビット目、10ビット目のデジタルデータは、全て同じであることが必要である。言い換えると、表示期間Tr6、Tr8及びTr10において、同じ画素の有する発光素子は同じ状態(発光または非発光)であることが必要である。このように設定することによって、256階調のうち所望の階調表示を行うことができる。
【0179】
1フレーム期間中に発光素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。全部の表示期間で画素が発光した場合の輝度を100%とすると、Tr4とTr6とTr8とTr10とにおいて画素が発光した場合には75%の輝度が表現でき、Tr2とTr3とTr9とを選択した場合には16%の輝度が表現できる。
【0180】
なお、本願発明では、となりあう表示期間の長さの和Tr1+Tr2、Tr2+Tr3、…、Tr10+(次のフレームの最初の表示期間Tr1)がそれぞれ、対応する書き込み期間Ta1、Ta2、…、Ta10の長さ以上であることが必要である。例えば、本実施例において書き込み期間を全て一定(Ta)とした場合、となりあう表示期間の長さの和のうち最小の値を取るTr8+Tr9が書き込み期間Taの長さ以上であることが必要である。具体的には、表示期間の和Tr8+Tr9は(1フレーム期間)×(32+1)/(20+21+…+27)となるため、書き込み期間Taの長さは(1フレーム期間)×33/255以下であることが必要となる。これを実施の形態において示した例(表示期間の和の最小値は20/255)と比較すると、となりあう表示期間の和の最小値を20/33倍小さく設定することができる。その結果、より高い階調数を実現することが可能となる。
【0181】
このように、2n階調表示に必要なn個の表示期間のうち、書き込み期間より十分長い表示期間を適度に分割し、その順序を最適化することにより、さらに短い表示期間を実現できる場合がある。本実施例においては、256階調表示に必要な8つの表示期間のうち、最も長い表示期間を、長さの比が1:1:2となるように3つに分割し、図9に示す順序とする。これにより、書き込み期間Taの長さが(1フレーム期間)×33/255以下を満たす範囲で、短い表示期間を設定することが可能となる。この場合、3つに分割された表示期間を実現するために、3つの書き込み期間を設ける。また、それぞれの書き込み期間において入力されるデジタルデータ信号は、互いに同じであり、分割前の表示期間を実現するデジタルデータ信号と同じものを用いる。
(実施例3)
本実施例では、本願発明の自発光型のディスプレイにおける64階調表示方式の別の一例を説明する。説明には図10を用いる。本実施例において、自発光型のディスプレイは、図1〜図3に示した構造を有する。また、本実施例における駆動方法のうち、実施の形態及び実施例1で既に説明した部分については、説明を簡略化する。
【0182】
はじめにゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力され、1ライン目の画素にデジタルデータ信号が入力される。その結果、発光素子110が発光、または非発光を行い、表示期間Tr1となる。図10では、特に1ライン目の画素の表示期間についてのみ示す。そして順に、ゲート信号線(Ga2〜Gay)にゲート信号が入力され、表示を行う。全てのゲート信号線(Ga1〜Gay)が選択され、全てのラインの画素に1ビット目のデジタルデータ信号が入力されるまでの期間が書き込み期間Ta1である。
【0183】
一方、全てのラインの画素に1ビット目のデジタルデータ信号が入力される前、言い換えると書き込み期間Ta1が終了する前に、画素への1ビット目のデジタルデータ信号の入力と並行して、第2のゲート信号線駆動回路105からのゲート信号線Gb1へのゲート信号の入力が行われる。その結果、発光素子110の発光、または非発光を行い、表示を行う。すなわち、表示期間Tr1は終了し、表示期間Tr2となる(図10)。そして順に、ゲート信号線(Gb2〜Gby)にゲート信号が入力され、表示を行う。全てのラインの画素に2ビット目のデジタルデータ信号が入力されるまでの期間を書き込み期間Ta2と呼ぶ。なお、本実施例では、書き込み期間Ta1とTa2が一部重なっているが、本願発明はこれに限定されない。書き込み期間Ta1とTa2が重ならない場合においても全く同じ駆動方法をとることが可能である。
【0184】
書き込み期間Ta2が終了した後、所定の期間をおいて、再び第1のゲート信号線駆動回路103からゲート信号線Ga1へのゲート信号の入力が行われる。そして1ライン目の画素は、デジタルデータ信号が入力されると同時に、発光素子110の発光、または非発光を行い、表示を行う。すなわち、表示期間Tr2は終了し、表示期間Tr3となる。そして順に、ゲート信号線(Ga2〜Gay)にゲート信号が入力され、表示を行う。全てのラインの画素に3ビット目のデジタルデータ信号が入力し終わるまでの期間を、書き込み期間Ta3と呼ぶ。
【0185】
上述した動作は8ビット目のデジタルデータ信号が画素に入力されるまで繰り返し行われる。その結果、表示期間(Tr1〜Tr8)が順に連続して出現する(図10)。8ビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号が入力されるまで画素に保持される。再び1ビット目のデジタルデータ信号が画素に入力されると、表示期間Tr8は終了し、同時にフレーム期間が終了する。全ての表示期間(Tr1〜Tr8)が終了すると、1つの画像を表示することができる。表示期間(Tr1〜Tr8)はそれぞれ、対応する書き込み期間(Ta1〜Ta8)が開始されてから、その次の書き込み期間(Ta2〜Ta8及び次のフレームの最初の書き込み期間Ta1)が開始されるまでの期間である。
【0186】
そして1フレーム期間終了後は、再びゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力される。その結果、1ビット目のデジタルデータ信号が画素に入力され、1ライン目の画素が再び表示期間Tr1となる。そして再び上述した動作を繰り返す。
【0187】
本実施例では、書き込み期間Ta4及びTa8において画素に入力されるデジタルデータ信号は全て、発光素子が非発光を選択するデジタルデータ信号とする。その結果、表示期間Tr4及びTr8は、全ての画素が発光を行わない表示期間となる。前記書き込み期間および表示期間をそれぞれ、非発光の書き込み期間および非発光の表示期間と呼ぶ。従来のアナログ駆動の場合、自発光型のディスプレイに全白の画像を表示させると、常に発光素子が発光することになり、有機化合物層の劣化を早める原因となり得る。本願発明では非発光の表示期間を設けることによって、有機化合物層の劣化をある程度抑えることができる。
【0188】
本実施例では、表示期間(Tr1〜Tr8)のうち非発光の表示期間を除いた6つの表示期間の長さの比を、Tr1:Tr2:Tr3:Tr5:Tr6:Tr7=23:24:22:21:25:20となるように設定する。この表示期間の組み合わせで64階調のうち所望の階調表示を行うことができる。
【0189】
1フレーム期間中に発光素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。非発光の表示期間を除いた全ての表示期間で画素が発光した場合の輝度を100%とすると、Tr2及びTr6において画素が発光した場合には76%の輝度が表現でき、Tr3とTr5とTr7とを選択した場合には11%の輝度が表現できる。
【0190】
なお、本願発明では、となりあう表示期間の長さの和Tr1+Tr2、Tr2+Tr3、…、Tr8+(次のフレームの最初の表示期間Tr1)がそれぞれ、対応する書き込み期間Ta1、Ta2、…、Ta8の長さ以上であることが必要である。本実施例では、2つの非表示期間Tr4及びTr8を、前記条件を満たす範囲で自由に設定することができる。
【0191】
本実施例では、書き込み期間(Ta1〜Ta6)において、一対のゲート信号線駆動回路を交互に用いているが、本願発明はこれに限定されない。本願発明において、となりあう書き込み期間が重ならない場合、その2つの書き込み期間において用いられるゲート信号線駆動回路は、同じであっても異なっても良い。
【0192】
(実施例4)
次に、本願発明の自発光型のディスプレイにおける64階調表示方式の別の一例を説明する。説明には図11を用いる。本実施例において、自発光型のディスプレイは、図1〜図3に示した構造を有する。また、本実施例における駆動方法のうち、実施の形態及び実施例1で説明した部分については、説明を簡略化する。
【0193】
はじめにゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力され、1ライン目の画素にデジタルデータ信号が入力される。その結果、発光素子110が発光、または非発光を行い、表示期間Tr1aとなる。図11では、特に1ライン目の画素の表示期間についてのみ示す。そして順に、ゲート信号線(Ga2〜Gay)にゲート信号が入力され、同時に表示を行う。全てのゲート信号線(Ga1〜Gay)が選択され、全てのラインの画素に1ビット目のデジタルデータ信号が入力されるまでの期間が書き込み期間Ta1aである。
【0194】
一方、書き込み期間Ta1aが終了する前に、画素への1ビット目のデジタルデータ信号の入力と並行して、第2のゲート信号線駆動回路105からのゲート信号線Gb1へのゲート信号の入力が行われる。その結果、発光素子110の発光、または非発光を行い、表示を行う。すなわち、表示期間Tr1aは終了し、表示期間Tr2aとなる(図11)。そして順に、ゲート信号線(Gb2〜Gby)にゲート信号が入力され、表示を行う。全てのラインの画素に2ビット目のデジタルデータ信号が入力されるまでの期間を書き込み期間Ta2aと呼ぶ。
【0195】
一方、書き込み期間Ta2aが終了する前に、画素への2ビット目のデジタルデータ信号の入力と並行して、再び第1のゲート信号線駆動回路103からゲート信号線Ga1へのゲート信号の入力が行われる。そして1ライン目の画素は、デジタルデータ信号が入力されると同時に、発光素子110の発光、または非発光を行い、表示を行う。すなわち、表示期間Tr2aは終了し、表示期間Tr3aとなる(図11)。そして順に、ゲート信号線(Ga2〜Gay)にゲート信号が入力され、表示を行う。全てのラインの画素に3ビット目のデジタルデータ信号が入力し終わるまでの期間を、書き込み期間Ta3aと呼ぶ。
【0196】
上述した動作は7ビット目のデジタルデータ信号が画素に入力されるまで繰り返し行われる。そして、書き込み期間Ta7aが終了した後に、再び第2のゲート信号線駆動回路105からゲート信号線Gb1へのゲート信号の入力が行われる。つまり、表示期間Tr7bが終了し、フレーム期間が終了する。同時に、次のフレームの最初の表示期間Tr1bとなる(図11)。そして順に、ゲート信号線(Gb2〜Gby)にゲート信号が入力され、表示を行う。全てのラインの画素に1ビット目のデジタルデータ信号が入力し終わるまでの期間を、書き込み期間Ta1bと呼ぶ。
【0197】
一方、書き込み期間Ta1bが終了する前に、画素への1ビット目のデジタルデータ信号の入力と並行して、第1のゲート信号線駆動回路105からのゲート信号線Ga1へのゲート信号の入力が行われる。そして1ライン目の画素は、デジタルデータ信号が入力されると同時に、発光素子110の発光、または非発光を行い、表示を行う。すなわち、表示期間Tr1bは終了し、表示期間Tr2bとなる(図11)。そして順に、ゲート信号線(Gb2〜Gby)にゲート信号が入力され、表示を行う。全てのラインの画素に2ビット目のデジタルデータ信号が入力されるまでの期間を書き込み期間Ta2bと呼ぶ。
【0198】
上述した動作は7ビット目のデジタルデータ信号が画素に入力されるまで繰り返し行われる。その結果、表示期間(Tr1a〜Tr7a、Tr1b〜Tr7b)が順に連続して出現する(図11)。7ビット目のデジタルデータ信号は、再び1ビット目のデジタルデータ信号が入力されるまで画素に保持される。再び1ビット目のデジタルデータ信号が画素に入力されると、表示期間Tr7bは終了し、同時にフレーム期間が終了する。表示期間(Tr1a〜Tr7a、Tr1b〜Tr7b)はそれぞれ、対応する書き込み期間(Ta1a〜Ta7a、Ta1b〜Ta7b)が開始されてから、その次の書き込み期間(Ta2a〜Ta7a、Ta1b〜Ta7b及び、次のフレームの最初の書き込み期間Ta1a)が開始されるまでの期間である。このように表示期間はそれぞれ、書き込み期間が開始される時間差によってその期間が定められる。
【0199】
そして1フレーム期間終了後は、再びゲート信号線Ga1に、第1のゲート信号線駆動回路103からゲート信号が入力される。その結果、1ビット目のデジタルデータ信号が画素に入力され、1ライン目の画素が再び表示期間Tr1aとなる。そして再び上述した動作を繰り返す。
【0200】
本実施例では、書き込み期間Ta7a及びTa7bにおいて画素に入力されるデジタルデータ信号は全て、発光素子が非発光を選択するデジタルデータ信号とする。その結果、表示期間Tr7a及びTr7bは、全ての画素が発光を行わない表示期間となる。前記書き込み期間および表示期間をそれぞれ、非発光の書き込み期間および非発光の表示期間と呼ぶ。従来のアナログ駆動の場合、自発光型のディスプレイに全白の画像を表示させると、常に発光素子が発光することになり、有機化合物層の劣化を早める原因となり得る。本願発明では非発光の表示期間を設けることによって、有機化合物層の劣化をある程度抑えることができる。
【0201】
表示期間(Tr1a〜Tr7a、Tr1b〜Tr7b)のうち、2つの非発光の表示期間Tr7a及びTr7bを除いた12個の表示期間の長さの比は、Tr1a:Tr2a:Tr3a:Tr4a:Tr5a:Tr6a=Tr1b:Tr2b:Tr3b:Tr4b:Tr5b:Tr6b=23:22:24:21:25:20となるように設定する。この表示期間の組み合わせで2n階調のうち所望の階調表示を行うことができる。
【0202】
1フレーム期間中に発光素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。非発光の表示期間を除いた全ての表示期間で画素が発光した場合の輝度を100%とすると、Tr3a及びTr5a(同様に、Tr3b及びTr5b)において画素が発光した場合には76%の輝度が表現でき、Tr2a、Tr4a及びTr6a(同様に、Tr2b、Tr4b及びTr6b)を選択した場合には11%の輝度が表現できる。
【0203】
なお、本願発明では、となりあう表示期間の長さの和Tr1a+Tr2a、Tr2a+Tr3a、…、Tr7a+Tr1b、Tr1b+Tr2b、Tr2b+Tr3b、…、Tr7b+(次のフレームの最初の表示期間)がそれぞれ、対応する書き込み期間Ta1a、Ta2a、…、Ta7a、Ta1b、Ta2b、…、Ta7bの長さ以上であることが必要である。非表示期間Tr7a及びTr7bは、前記条件を満たす範囲で自由に設定することができる。
【0204】
(実施例5)
本実施例では、図3に示した画素の回路図とは異なる場合の例について、図5、図6及び図7を用いて説明する。なお、本実施例において、3801a及び3801bはそれぞれスイッチング用TFT3804a及び3804bのゲート配線(ゲート信号線の一部)、3802a及び3802bはそれぞれスイッチング用TFT3804a及び3804bのソース配線(ソース信号線の一部)、3806a及び3806bは駆動用TFT、3805a及び3805bは消去用TFT、3808は発光素子、3803は電源供給線、3807a及び3807bはコンデンサとする。
【0205】
図5は、電源供給線3803をゲート配線3801a及び3801bと平行に設けた場合の例である。なお、図5では電源供給線3803とゲート配線3801a及び3801bとが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線3803とゲート配線3801aまたは3801bとで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【0206】
図6及び図7は、二つの画素間で電源供給線3803を共通とした場合の例である。即ち、二つの画素が電源供給線3803を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【0207】
図6は、電源供給線3803をソース配線3802a及び3802bと平行に設けた例である。 また、図7は、電源供給線3803をゲート配線3801a及び3801bと平行に設けた例である。なお図6及び図7においてそれぞれ、電源供給線3808をソース配線3802a〜dのいずれか一本またはゲート配線3801a〜dのいずれか一本と重なるように設けることが可能であれば、それらを重ねて設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【0208】
(実施例6)
本実施例では、本願発明を用いて自発光型のディスプレイを作製した例について説明する。
【0209】
図12(A)は本願発明を用いた自発光型のディスプレイの上面図である。図12(A)において、4010は基板、4011は画素部、4012a及び4012bはソース信号線駆動回路、4013a及び4013bはゲート信号線駆動回路である。また、それぞれの駆動回路及び電源供給線は配線4016a、4016b、4014a、4014b及び4015を経てFPC4017に至り、外部機器へと接続される。
【0210】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材6000、シーリング材(ハウジング材ともいう)7000、密封材(第2のシーリング材)7001が設けられている。
【0211】
また、図12(B)は本実施例の自発光型のディスプレイの断面構造であり、図12(A)をA-A’で切断した断面図である。図12(B)において、基板4010、下地膜4021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している)4022a、4022b及び画素部用TFT4023(但し、ここでは発光素子への電流を制御する駆動用TFTだけ図示している)が形成されている。これらのTFTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば良い。
【0212】
駆動回路用TFT4022a、4022b及び画素部用TFT4023が完成したら、樹脂材料でなる層間絶縁膜(平坦化膜)4026の上に画素部用TFT4023のドレインと電気的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。
【0213】
次に、有機化合物層4029を形成する。有機化合物層4029は公知の有機化合物材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、有機化合物材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【0214】
本実施例では、シャドーマスクを用いて蒸着法により有機化合物層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光の自発光型のディスプレイとすることもできる。
【0215】
有機化合物層4029を形成したら、その上に陰極4030を形成する。陰極4030と有機化合物層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で有機化合物層4029と陰極4030を連続成膜するか、有機化合物層4029を不活性雰囲気で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0216】
なお、本実施例では陰極4030として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的には有機化合物層4029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。
【0217】
4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜4028のエッチング時(有機化合物層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【0218】
このようにして形成された発光素子の表面を覆って、パッシベーション膜6003、充填材6004、カバー材6000が形成される。
【0219】
さらに、発光素子部を囲むようにして、カバー材6000と基板4010の内側にシーリング材7000が設けられ、さらにシーリング材7000の外側には密封材(第2のシーリング材)7001が形成される。
【0220】
このとき、この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0221】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0222】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0223】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0224】
但し、発光素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0225】
また、配線4016はシーリング材7000および密封材7001と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014a、4014b、4015も同様にしてシーリング材7000および密封材7001と基板4010との隙間を通ってFPC4017に電気的に接続される。
【0226】
なお本実施例では、充填材6004を設けてからカバー材6000を接着し、充填材6004の側面(露呈面)を覆うようにシーリング材7000を取り付けているが、カバー材6000及びシーリング材7000を取り付けてから、充填材6004を設けても良い。この場合、基板4010、カバー材6000及びシーリング材7000で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10-2Torr以下)にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【0227】
なお、本実施例は、実施例1〜5のいずれの実施例とも組み合わせることが可能である。
【0228】
(実施例7)
本実施例では、本願発明を用いて実施例6とは異なる形態の自発光型のディスプレイを作製した例について、図13(A)、13(B)を用いて説明する。図12(A)、12(B)と同じ番号のものは同じ部分を指しているので説明は省略する。
【0229】
図13(A)は本実施例の自発光型のディスプレイの上面図であり、図13(A)をA―A’で切断した断面図を図13(B)に示す。
【0230】
実施例6に従って、発光素子の表面を覆ってパッシベーション膜6003までを形成する。
【0231】
さらに、発光素子を覆うようにして充填材6004を設ける。この充填材6004は、カバー材6000を接着するための接着剤としても機能する。充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材6004の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【0232】
また、充填材6004の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【0233】
スペーサーを設けた場合、パッシベーション膜6003はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【0234】
また、カバー材6000としては、ガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材6004としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【0235】
但し、発光素子からの発光方向(光の放射方向)によっては、カバー材6000が透光性を有する必要がある。
【0236】
次に、充填材6004を用いてカバー材6000を接着した後、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付ける。フレーム材6001はシーリング材(接着剤として機能する)6002によって接着される。このとき、シーリング材6002としては、光硬化性樹脂を用いるのが好ましいが、有機化合物層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材6002はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材6002の内部に乾燥剤を添加してあっても良い。
【0237】
また、配線4016はシーリング材6002と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016aについて説明したが、他の配線4016b、4014a、4014b及び4015も同様にしてシーリング材6002と基板4010との隙間を通ってFPC4017に電気的に接続される。
【0238】
なお本実施例では、充填材6004を設けてからカバー材6000を接着し、充填材6004の側面(露呈面)を覆うようにフレーム材6001を取り付けているが、カバー材6000及びフレーム材6001を取り付けてから、充填材6004を設けても良い。この場合、基板4010、カバー材6000及びフレーム材6001で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態(10-2Torr以下)にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【0239】
なお、本実施例は、実施例1〜5のいずれの実施例とも組み合わせることが可能である。
【0240】
(実施例8)
本実施例では、本願発明の自発光型のディスプレイについて図14(A)、(B)を用いて説明する。図14(A)は、発光素子の形成されたTFT基板において、発光素子の封入まで行った状態を示す上面図である。点線で示された6801a及び6801bはソース信号線駆動回路、6802a及び6802bはゲート信号線駆動回路、6803は画素部である。また、6804はカバー材、6805は第1シール材、6806は第2シール材であり、第1シール材6805で囲まれた内側のカバー材とTFT基板との間には充填材6807(図14(B)参照)が設けられる。
【0241】
なお、6808は一対のソース信号線駆動回路6801a及び6801b、一対のゲート信号線駆動回路6802a及び6802b及び、画素部403に入力される信号を伝達するための接続配線であり、外部機器との接続端子となるFPC(フレキシブルプリントサーキット)409からビデオ信号やクロック信号を受け取る。
【0242】
ここで、図14(A)をA−A’で切断した断面に相当する断面図を図14(B)に示す。なお、図14(A)、(B)では同一の部位に同一の符号を用いている。
【0243】
図14(B)に示すように、基板6800上には画素部6803、一対のソース信号線駆動回路6801a及び6801bが形成されており、画素部6803は発光素子に流れる電流を制御するためのTFT(以下、駆動用TFTという)6851とそのドレインに電気的に接続された画素電極6852等を含む複数の画素により形成される。本実施例では駆動用TFT6851をpチャネル型TFTとする。また、一対のソース信号線駆動回路6801a及び6801bはそれぞれ、nチャネル型TFT6853aとpチャネル型TFT6854aとを相補的に組み合わせたCMOS回路及び、nチャネル型TFT6853bとpチャネル型TFT6854bとを相補的に組み合わせたCMOS回路を用いて形成される。
【0244】
各画素は画素電極の下にカラーフィルタ(R)6855、カラーフィルタ(G)6856及びカラーフィルタ(B)(図示せず)を有している。ここでカラーフィルタ(R)とは赤色光を抽出するカラーフィルタであり、カラーフィルタ(G)は緑色光を抽出するカラーフィルタ、カラーフィルタ(B)は青色光を抽出するカラーフィルタである。なお、カラーフィルタ(R)6855は赤色発光の画素に、カラーフィルタ(G)6856は緑色発光の画素に、カラーフィルタ(B)は青色発光の画素に設けられる。
【0245】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する点が挙げられる。例えば赤色発光の画素からは発光素子から赤色光が放射される(本実施例では画素電極側に向かって放射される)が、この赤色光を、赤色光を抽出するカラーフィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光、青色光の場合においても同様である。
【0246】
また、従来のカラーフィルタを用いない構造では自発光型のディスプレイの外部から侵入した可視光が発光素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。しかしながら、本実施例のようにカラーフィルタを設けることで発光素子には特定の波長の光しか入らないようになる。即ち、外部からの光により発光素子が励起されてしまうような不具合を防ぐことが可能である。
【0247】
なお、カラーフィルタを設ける構造は従来提案されているが、発光素子は白色発光のものを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、輝度の低下を招いていた。しかしながら、本実施例では、例えば発光素子から発した赤色光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない。
【0248】
次に、画素電極6852は透明導電膜で形成され、発光素子の陽極として機能する。また、画素電極6852の両端には絶縁膜6857が形成され、さらに赤色に発光する発光層6858、緑色に発光する発光層6859が形成される。なお、図示しないが隣接する画素には青色に発光する発光層を設けられ、赤、緑及び青に対応した画素によりカラー表示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが設けられている。
【0249】
なお、発光層6858、6859の材料として有機材料だけでなく無機材料を用いることができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注入層を組み合わせた積層構造としても良い。
【0250】
また、各発光層の上には発光素子の陰極6860が遮光性を有する導電膜でもって形成される。この陰極6860は全ての画素に共通であり、接続配線6808を経由してFPC6809に電気的に接続されている。
【0251】
次に、第1シール材6805をディスペンサー等で形成し、スペーサ(図示せず)を撒布してカバー材6804を貼り合わせる。そして、TFT基板、カバー材6804及び第1シール材6805で囲まれた領域内に充填材6807を真空注入法により充填する。
【0252】
また、本実施例では充填材6807に予め吸湿性物質6861として酸化バリウムを添加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散させて充填材中に封入することもできる。また、図示されていないがスペーサの材料として吸湿性物質を用いることも可能である。
【0253】
次に、充填材6807を紫外線照射または加熱により硬化させた後、第1シール材6805に形成された開口部(図示せず)を塞ぐ。第1シール材6805の開口部を塞いだら、導電性材料6862を用いて接続配線6808及びFPC6809を電気的に接続させる。さらに、第1シール材6805の露呈部及びFPC6809の一部を覆うように第2シール材6806を設ける。第2シール材6806は第1シール材6805と同様の材料を用いれば良い。
【0254】
以上のような方式を用いて発光素子を充填材6807に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い自発光型のディスプレイを作製することができる。
【0255】
また、本実施例では、既存の液晶ディスプレイ用の製造ラインを転用させることができるため、整備投資の費用が大幅に削減可能であり、歩留まりの高いプロセスで1枚の基板から複数の発光装置を生産することができるため、大幅に製造コストを低減しうる。
【0256】
なお、本実施例は、実施例1〜5のいずれの実施例とも組み合わせることが可能である。
【0257】
(実施例9)
本実施例では、実施例8に示した自発光型のディスプレイにおいて、発光素子から発する光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図15(A)、(B)を用いるが、基本的な構造は図14(A)、(B)と同様であるので変更部分に新しい符号を付して説明する。
【0258】
本実施例では画素部6901には駆動用TFT6902としてnチャネル型TFTが用いられている。また、駆動用TFT6902のドレインには画素電極6903が電気的に接続され、この画素電極6903は遮光性を有する導電膜で形成されている。本実施例では画素電極6903が発光素子の陰極となる。
【0259】
また、本願発明を用いて形成された赤色に発光する発光層6858、緑色に発光する発光層6859の上には各画素に共通な透明導電膜6904が形成される。この透明導電膜6904は発光素子の陽極となる。
【0260】
さらに、本実施例ではカラーフィルタ(R)6905、カラーフィルタ(G)6906及びカラーフィルタ(B)(図示せず)がカバー材6804に形成されている点に特徴がある。本実施例の発光素子の構造とした場合、発光層から発した光の放射方向がカバー材側に向かうため、図15(B)の構造とすればその光の経路にカラーフィルタを設置することができる。
【0261】
本実施例のようにカラーフィルタ(R)6905、カラーフィルタ(G)6906及びカラーフィルタ(B)(図示せず)をカバー材6804に設けると、TFT基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。
【0262】
なお、本実施例は、実施例1〜5のいずれの実施例とも組み合わせることが可能である。
【0263】
(実施例10)
ここで自発光型のディスプレイにおける画素部のさらに詳細な断面構造を図16に示す。但し、一対のスイッチング用TFT、消去用TFT及び駆動用TFTはそれぞれ同じ構造で良いため、図16においては、スイッチング用TFT、消去用TFT及び駆動用TFTを1つずつ図示する。
【0264】
図16において、基板3501上に設けられたスイッチング用TFT3502は公知の方法を用いて形成されたnチャネル型TFTを用いる。本実施例ではダブルゲート構造としている。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つ、いわゆるマルチゲート構造でも構わない。また、38で示される配線は、スイッチング用TFT3502のゲート電極39aと39bを電気的に接続するゲート信号線である。
【0265】
また、消去用TFT3504は公知の方法を用いて形成されたnチャネル型TFTを用いる。本実施例ではダブルゲート構造としている。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つ、いわゆるマルチゲート構造でも構わない。消去用TFT3504のドレイン配線31は配線36によって、スイッチング用TFT3502のドレイン配線35と、駆動用TFTのゲート電極37とに電気的に接続されている。
【0266】
スイッチング用TFT3502及び消去用TFT3504は、公知の方法を用いて形成されたpチャネル型TFTを用いても構わない。なお、スイッチング用TFT3502及び消去用TFT3504は同じ型のTFT(nチャネルまたはpチャネル)を用いることが好ましい。
【0267】
また、駆動用TFT3503は公知の方法を用いて形成されたnチャネル型TFTを用いる。駆動用TFTのゲート電極37は配線36によって、スイッチング用TFT3502のドレイン配線35と、消去用TFT3504のドレイン配線31とに電気的に接続されている。
【0268】
駆動用TFTは発光素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、駆動用TFTのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける本実施例の構造は極めて有効である。
【0269】
また、本実施例では駆動用TFT3503をシングルゲート構造で図示しているが、複数のTFTを直列につなげることで、ダブルゲート構造やそれ以上のゲート本数を持つ、いわゆるマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【0270】
また、ソース配線40は電源供給線(図示せず)に接続され、常に一定の電圧が加えられている。
【0271】
スイッチング用TFT3502、駆動用TFT3503及び消去用TFT3504の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される有機化合物層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、有機化合物層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0272】
また、43は反射性の高い導電膜でなる画素電極(この場合発光素子の陰極)であり、駆動用TFT3503のドレイン領域に電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【0273】
また、絶縁膜(好ましくは樹脂)で形成されたバンク44a、44bにより形成された溝(画素に相当する)の中に発光層45が形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機化合物材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。
【0274】
なお、PPV系有機化合物材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平10−92576号公報に記載されたような材料を用いれば良い。
【0275】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。
【0276】
但し、以上の例は発光層として用いることのできる有機化合物材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機化合物層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。
【0277】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機化合物材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機化合物材料や無機材料は公知の材料を用いることができる。
【0278】
本実施例では発光層45の上にPEDOT(ポリチオフェン)またはPAni(ポリアニリン)でなる正孔注入層46を設けた積層構造の有機化合物層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【0279】
陽極47まで形成された時点で発光素子3505が完成する。なお、ここでいう発光素子3505は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成された素子を指す。画素電極43は画素の面積にほぼ一致させているため、画素全体が発光素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【0280】
また本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部と発光素子とを遮断することであり、有機化合物材料の酸化による劣化を防ぐ意味と、有機化合物材料からの脱ガスを抑える意味との両方を併せ持つ。これにより自発光型のディスプレイの信頼性が高められる。
【0281】
以上のように本願発明の自発光型のディスプレイは図16のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと消去用TFT及び、ホットキャリア注入に強い駆動用TFTを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な自発光型のディスプレイが得られる。
【0282】
なお、本実施例は、実施例1〜7のいずれの実施例とも組み合わせることが可能である。
【0283】
(実施例11)
本実施例では、実施例10に示した画素部において、発光素子3505の構造を反転させた構造について説明する。説明には図17を用いる。なお、図16の構造と異なる点は発光素子の部分と駆動用TFTだけであるので、その他の説明は省略することとする。
【0284】
図17において、駆動用TFT3503は公知の方法を用いて形成されたpチャネル型TFTを用いる。
【0285】
本実施例では、画素電極(陽極)50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【0286】
そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうして発光素子3701が形成される。
【0287】
本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。
【0288】
なお、本実施例は、実施例1〜7のいずれの実施例とも組み合わせることが可能である。
【0289】
(実施例12)
図3及び図5では駆動用TFTのゲート電極にかかる電圧を保持するためにコンデンサを設ける構造としているが、コンデンサを省略することも可能である。駆動用TFTとして用いるnチャネル型TFTが、ゲート絶縁膜を介してゲート電極に重なるように設けられたLDD領域を有している場合、この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を駆動用TFTのゲート電極にかかる電圧を保持するための容量として積極的に用いる点に特徴がある。
【0290】
なお、この寄生容量の大きさは、上記ゲート電極とLDD領域とが重なり合った面積によって変化する。
【0291】
(実施例13)
本願発明を用いた半導体装置の作製方法について、図21〜図23を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする。また、各画素に2つずつ設けられている消去用TFT、スイッチング用TFT及び駆動用TFTはそれぞれ同じ構造であり、また消去用TFTについては、スイッチング用TFTまたは駆動用TFTの作製方法を用いて作製することが可能であるので、ここでは画素部用TFTとして、スイッチング用TFT及び駆動用TFTを1つずつ図示することにする。
【0292】
まず、図21(A)に示すように、ガラス基板300上に下地膜301を300nmの厚さに形成する。本実施例では下地膜301として窒化酸化珪素膜を積層して用いる。この時、ガラス基板300に接する方の窒素濃度を10〜25wt%としておくと良い。また、下地膜301に放熱効果を持たせることは有効であり、DLC(ダイヤモンドライクカーボン)膜を設けても良い。
【0293】
次に下地膜301の上に50nmの厚さの非晶質珪素膜(図示せず)を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は20〜100nmの厚さであれば良い。
【0294】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポリシリコン膜ともいう)302を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。
【0295】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【0296】
また、本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いることも可能である。
【0297】
なお、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で形成し、駆動用TFTの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【0298】
次に、図21(B)に示すように、結晶質珪素膜302上に酸化珪素膜でなる保護膜303を130nmの厚さに形成する。この厚さは100〜200nm(好ましくは130〜170nm)の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜303は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【0299】
そして、その上にレジストマスク304a、304bを形成し、保護膜303を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。なお、n型不純物元素としては、代表的には周期表の15族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン(PH3)を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを1×1018atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【0300】
この工程により形成されるn型不純物領域305には、n型不純物元素が2×1016〜5×1019atoms/cm3(代表的には5×1017〜5×1018atoms/cm3)の濃度で含まれるようにドーズ量を調節する。
【0301】
次に、図21(C)に示すように、保護膜303を除去し、添加したn型不純物元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射(レーザーアニール)により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜303をつけたままレーザー光を照射しても良い。
【0302】
なお、このレーザー光による不純物元素の活性化に際して、熱処理(ファーネスアニール)による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜550℃程度の熱処理を行えば良い。
【0303】
この工程によりn型不純物領域305の端部、即ち、n型不純物領域305の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【0304】
次に、図21(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜(以下、活性層という)307〜310を形成する。
【0305】
次に、図21(E)に示すように、活性層307〜310を覆ってゲート絶縁膜311を形成する。ゲート絶縁膜311としては、10〜200nm、好ましくは50〜150nmの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では110nm厚の窒化酸化珪素膜を用いる。
【0306】
次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極312〜316を形成する。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線(以下、ゲート配線という)とを別の材料で形成する。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成してしまっても構わない。
【0307】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。
【0308】
代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素でなる膜、または前記元素の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を用いることができる。勿論、単層で用いても積層して用いても良い。
【0309】
本実施例では、30nm厚の窒化タングステン(WN)膜と、370nm厚のタングステン(W)膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【0310】
またこの時、ゲート電極313はn型不純物領域305の一部とゲート絶縁膜311を介して重なるように形成する。この重なった部分が後にゲート電極と重なったLDD領域となる。
【0311】
次に、図22(A)に示すように、ゲート電極312〜316をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域317〜323、323bにはn型不純物領域305の1/2〜1/10(代表的には1/3〜1/4)の濃度でリンが添加されるように調節する。具体的には、1×1016〜5×1018atoms/cm3(典型的には3×1017〜3×1018atoms/cm3)の濃度が好ましい。
【0312】
次に、図22(B)に示すように、ゲート電極等を覆う形でレジストマスク324a〜324dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域325〜329を形成する。ここでもフォスフィン(PH3)を用いたイオンドープ法で行い、この領域のリンの濃度は1×1020〜1×1021atoms/cm3(代表的には2×1020〜5×1020atoms/cm3)となるように調節する。
【0313】
この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTでは、図22(A)の工程で形成したn型不純物領域320〜322の一部を残す。この残された領域が、スイッチング用TFTのLDD領域となる。
【0314】
次に、図22(C)に示すように、レジストマスク324a〜324dを除去し、新たにレジストマスク332を形成する。そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域330,331,333及び334を形成する。ここではジボラン(B26)を用いたイオンドープ法により3×1020〜3×1021atoms/cm3(代表的には5×1020〜1×1021atoms/cm3の)濃度となるようにボロンを添加する。
【0315】
なお、不純物領域330,331,333及び334には既に1×1016〜1×1018atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。そのため、予め形成されていたn型の不純物領域は完全にp型に反転し、p型の不純物領域として機能する。
【0316】
次に、レジストマスク332を除去した後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。
【0317】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。
【0318】
次に、活性化工程が終了したら300nm厚のゲート配線335を形成する。
ゲート配線335の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成として50〜100%を占める。)とする金属膜を用いれば良い。ゲート配線335は、スイッチング用TFTのゲート電極314、315を電気的に接続するように形成する。(図22(D))
【0319】
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域(画素部)を形成することができる。即ち、画面の大きさが対角10インチ以上(さらには30インチ以上)の表示装置を実現する上で、本実施例の画素構造は極めて有効である。
【0320】
次に、図23(A)に示すように、第1層間絶縁膜336を形成する。第1層間絶縁膜336としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は400nm〜1.5μmとすれば良い。本実施例では、200nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。
【0321】
さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0322】
なお、水素化処理は第1層間絶縁膜336を形成する間に入れても良い。即ち、200nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800nm厚の酸化珪素膜を形成しても構わない。
【0323】
次に、第1層間絶縁膜336に対してコンタクトホールを形成し、ソース配線337〜340と、ドレイン配線341〜343を形成する。なお、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続形成した3層構造の積層膜とする。勿論、他の導電膜でも良い。
【0324】
次に、50〜500nm(代表的には200〜300nm)の厚さで第1パッシベーション膜344を形成する。本実施例では第1パッシベーション膜344として300nm厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜336に供給され、熱処理を行うことで、第1パッシベーション膜344の膜質が改善される。それと同時に、第1層間絶縁膜336に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【0325】
次に、図23(B)に示すように有機樹脂からなる第2層間絶縁膜345を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。特に、第2層間絶縁膜345は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。
【0326】
次に、第2層間絶縁膜345及び第1パッシベーション膜344にドレイン配線343に達するコンタクトホールを形成し、画素電極346を形成する。本実施例では画素電極346として酸化インジウムに10〜20wt%の酸化亜鉛を添加した透明導電膜を120nmの厚さに形成する。
【0327】
次に、図23(C)に示すように、樹脂材料でなるバンク347を形成する。バンク347は1〜2μm厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。このバンク347は画素と画素との間にストライプ状に形成される。本実施例ではソース配線339上に沿って形成するがゲート配線336上に沿って形成しても良い。なおバンク347を形成している樹脂材料に顔料等を混ぜ、バンク347を遮蔽膜として用いても良い。
【0328】
次に、有機化合物層348及び陰極(MgAg電極)349を、真空蒸着法を用いて大気解放しないで連続形成する。なお、有機化合物層348の膜厚は80〜200nm(典型的には100〜120nm)、陰極349の厚さは180〜300nm(典型的には200〜250nm)とすれば良い。なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光する有機化合物層、緑色に発光する有機化合物層及び青色に発光する有機化合物層が形成される。
【0329】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次有機化合物層348及び陰極349を形成する。但し、有機化合物層348は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機化合物層348及び陰極349を形成するのが好ましい。
【0330】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の有機化合物層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光の有機化合物層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の有機化合物層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に有機化合物層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【0331】
なお、本実施例では有機化合物層348を発光層のみからなる単層構造とするが、有機化合物層は発光層の他に正孔輸送層、正孔注入層、電子輸送層、電子注入層等を有していても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。有機化合物層348としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。また、本実施例では発光素子の陰極としてMgAg電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【0332】
こうして図23(C)に示すような構造のアクティブマトリクス基板が完成する。なお、バンク347を形成した後、パッシベーション膜351を形成するまでの工程をマルチチャンバー方式(またはインライン方式)の薄膜形成装置を用いて、大気解放せずに連続的に処理することは有効である。
【0333】
ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてNi等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を10MHz以上にすることが可能である。
【0334】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路部を形成するCMOS回路のnチャネル型TFT205として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【0335】
本実施例の場合、図23(C)に示すように、nチャネル型205の活性層は、ソース領域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、LDD領域357はゲート絶縁膜311を介してゲート電極313と重なっている。
【0336】
ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT205はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域357は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【0337】
また、CMOS回路のpチャネル型TFT206は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFT205と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。
【0338】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなCMOS回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなCMOS回路が用いられる場合、CMOS回路を形成するnチャネル型TFTは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でLDD領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流値を極力低く抑える必要のあるCMOS回路が用いられる場合、CMOS回路を形成するnチャネル型TFTは、LDD領域の一部がゲート絶縁膜を介してゲート電極と重なる構成を有していることが好ましい。この効果は駆動用TFT202の説明で述べた通りである。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【0339】
なお、実際には図23(C)まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子の信頼性が向上する。
【0340】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。このような出荷できる状態にまでした状態を本明細書中では自発光型のディスプレイという。
【0341】
(実施例14)
本実施例では、図1で示した第1のソース信号線駆動回路102または第2のソース信号線駆動回路104の詳しい構成について説明する。図24に本願発明で用いられるソース信号線駆動回路の一例を回路図で示す。
【0342】
シフトレジスタ801、ラッチ(A)(802)、ラッチ(B)(803)、が図に示すように配置されている。なお本実施例では、1組のラッチ(A)(802)と1組のラッチ(B)(803)が、4本のソース信号線S_a〜S_dに対応している。また本実施例では信号が有する電圧の振幅の幅を変えるレベルシフタを設けなかったが、設計者が適宜設けるようにしても良い。
【0343】
クロック信号CLK、CLKの極性が反転したクロック信号CLKB、スタートパルス信号SP、駆動方向切り替え信号SL/Rはそれぞれ図に示した配線からシフトレジスタ801に入力される。また外部から入力されるデジタルデータ信号VDは図に示した配線からラッチ(A)(802)に入力される。ラッチ信号S_LAT、S_LATの極性が反転した信号S_LATbはそれぞれ図に示した配線からラッチ(B)(803)に入力される。
【0344】
ラッチ(A)(802)の詳しい構成について、ソース信号線S_aに対応するラッチ(A)(802)の一部804を例にとって説明する。ラッチ(A)(802)の一部804は2つのクロックドインバータと2つのインバータを有している。
【0345】
ラッチ(A)(802)の一部804の上面図を図25に示す。831a、831bはそれぞれ、ラッチ(A)(802)の一部804が有するインバータの1つを形成するTFTの活性層であり、836は該インバータの1つを形成するTFTの共通のゲート電極である。また832a、832bはそれぞれ、ラッチ(A)(802)の一部804が有するもう1つのインバータを形成するTFTの活性層であり、837a、837bは活性層832a、832b上にそれぞれ設けられたゲート電極である。なおゲート電極837a、837bは電気的に接続されている。
【0346】
833a、833bはそれぞれ、ラッチ(A)(802)の一部804が有するクロックドインバータの1つを形成するTFTの活性層である。活性層833a上にはゲート電極838a、838bが設けられており、ダブルゲート構造となっている。また活性層833b上にはゲート電極838b、839が設けられており、ダブルゲート構造となっている。
【0347】
834a、834bはそれぞれ、ラッチ(A)(802)の一部804が有するもう1つのクロックドインバータを形成するTFTの活性層である。活性層834a上にはゲート電極839、840が設けられており、ダブルゲート構造となっている。また活性層834b上にはゲート電極840、841が設けられており、ダブルゲート構造となっている。
【0348】
(実施例15)
本願発明の自発光型のディスプレイにおいて、発光素子が有する有機化合物層に用いられる材料は、有機化合物材料に限定されず、無機化合物材料を用いても実施できる。但し、現在の無機化合物材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するTFTを用いなければならない。
【0349】
または、将来的にさらに駆動電圧の低い無機化合物材料が開発されれば、本願発明に適用することは可能である。
【0350】
また、本実施例の構成は、実施例1〜14のいずれの構成とも自由に組み合わせることが可能である。
【0351】
(実施例16)
本願発明において、有機化合物層として用いる有機物質は低分子系有機物質であってもポリマー系(高分子系)有機物質であっても良い。低分子系有機物質はAlq3(トリス−8−キノリライト−アルミニウム)、TPD(トリフェニルアミン誘導体)等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、PPV(ポリフェニレンビニレン)、PVK(ポリビニルカルバゾール)、ポリカーボネート等が挙げられる。
【0352】
ポリマー系(高分子系)有機物質は、スピンコーティング法(溶液塗布法ともいう)、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【0353】
また本願発明の自発光型のディスプレイが有する発光素子において、その発光素子が有する有機化合物層が、電子輸送層と生孔輸送層とを有している場合、電子輸送層と生孔輸送層とを無機の材料、例えば非晶質のSiまたは非晶質のSi1-xx等の非晶質半導体で構成しても良い。
【0354】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、発光素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【0355】
また有機有機化合物層にドーパント(不純物)を添加し、有機有機化合物層の発光の色を変化させても良い。ドーパントとして、DCM1、ナイルレッド、ルブレン、クマリン6、TPB、キナクリドン等が挙げられる。
【0356】
(実施例17)
本願発明の自発光型のディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)の表示装置(自発光型のディスプレイを筐体に組み込んだ表示装置)の表示部として本願発明の自発光型のディスプレイを用いるとよい。
【0357】
なお、表示装置には、パソコン用表示装置、TV放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部として本願発明の自発光型のディスプレイを用いることができる。
【0358】
その様な本願発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、自発光型のディスプレイを用いることが望ましい。それら電子機器の具体例を図26及び図27に示す。
【0359】
図26(A)は表示装置であり、筐体2001、支持台2002、表示部2003等を含む。本願発明は表示部2003に用いることができる。自発光型のディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【0360】
図26(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本願発明の自発光型のディスプレイは表示部2102に用いることができる。
【0361】
図26(C)は頭部取り付け型の表示装置の一部(右片側)であり、本体2201、信号ケーブル2202、頭部固定バンド2203、表示部2204、光学系2205、ディスプレイ2206等を含む。本願発明の自発光型のディスプレイはディスプレイ2206に用いることができる。
【0362】
図26(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2301、記録媒体(DVD等)2302、操作スイッチ2303、表示部(a)2304、表示部(b)2305等を含む。表示部(a)2304は主として画像情報を表示し、表示部(b)2305は主として文字情報を表示するが、本願発明の自発光型のディスプレイはこれら表示部(a)、(b)2304、2305に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0363】
図26(E)はゴーグル型表示装置(ヘッドマウントディスプレイ)であり、本体2401、表示部2402、アーム部2403を含む。本願発明の自発光型のディスプレイは表示部2402に用いることができる。
【0364】
図26(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2503、キーボード2504等を含む。本願発明の自発光型のディスプレイは表示部2503に用いることができる。
【0365】
なお、将来的に有機化合物材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0366】
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機化合物材料の応答速度は非常に高いため、自発光型のディスプレイは動画表示に好ましい。
【0367】
また、自発光型のディスプレイは発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に自発光型のディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0368】
ここで図27(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。本願発明の自発光型のディスプレイは表示部2604に用いることができる。なお、表示部2604は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【0369】
また、図27(B)は音響再生装置、具体的にはカーオーディオであり、本体2701、表示部2702、操作スイッチ2703、2704を含む。本願発明の自発光型のディスプレイは表示部2702に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部2704は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【0370】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜15に示したいずれの構成からなる自発光型のディスプレイを用いても良い。
【0371】
【発明の効果】
本願発明では上記構成によって、TFTの特性に多少のばらつきがあっても、等しいゲート電圧がかかったときに出力される電流量のばらつきを抑えることができる。よってTFTの特性のバラツキによって、同じ電圧の信号を入力しても発光素子の発光量が隣接画素で大きく異なってしまうという事態を避けることが可能になる。
【0372】
また本願発明では、それぞれ一対のゲート信号線駆動回路とソース信号線駆動回路を用いることによって、となりあう書き込み期間を一部重ねることができる。これにより、表示期間を対応する書き込み期間よりも短く設定することが可能となり、非常に短い表示期間を設定することが可能となる。その結果、高い階調数を実現することが可能となる。
【0373】
また、本願発明では、表示を行わない非発光期間を設けることができる。従来のアナログ駆動の場合、自発光型のディスプレイに全白の画像を表示させると、常に発光素子が発光することになり、有機化合物層の劣化を早める原因となってしまう。本願発明は非発光期間を設けることができるので、有機化合物層の劣化をある程度抑えることができる。
【図面の簡単な説明】
【図1】 本願発明の自発光型のディスプレイの回路構成を示す図。
【図2】 本願発明の自発光型ディスプレイの画素部の回路図。
【図3】 本願発明の自発光型ディスプレイの画素の回路図。
【図4】 本願発明の自発光型ディスプレイの駆動方法を示す図。
【図5】 本願発明の自発光型ディスプレイの画素の回路図。
【図6】 本願発明の自発光型ディスプレイの画素の回路図。
【図7】 本願発明の自発光型ディスプレイの画素の回路図。
【図8】 本願発明の自発光型ディスプレイの駆動方法を示す図。
【図9】 本願発明の自発光型ディスプレイの駆動方法を示す図。
【図10】 本願発明の自発光型ディスプレイの駆動方法を示す図。
【図11】 本願発明の自発光型ディスプレイの駆動方法を示す図。
【図12】 本願発明の自発光型ディスプレイの上面図及び断面図。
【図13】 本願発明の自発光型ディスプレイの上面図及び断面図。
【図14】 本願発明の自発光型ディスプレイの上面図及び断面図。
【図15】 本願発明の自発光型ディスプレイの上面図及び断面図。
【図16】 本願発明の自発光型ディスプレイの断面図。
【図17】 本願発明の自発光型ディスプレイの断面図。
【図18】 従来の自発光型ディスプレイの画素部の回路図。
【図19】 従来の自発光型ディスプレイの駆動方法を示す図。
【図20】 発光素子及びTFTの電源電圧特性を示す図。
【図21】 本願発明の自発光型ディスプレイの作製工程を示す図。
【図22】 本願発明の自発光型ディスプレイの作製工程を示す図。
【図23】 本願発明の自発光型ディスプレイの作製工程を示す図。
【図24】 本願発明で用いられるソース信号線駆動回路の回路図。
【図25】 本願発明で用いられるラッチの上面図。
【図26】 本願発明の自発光型ディスプレイを用いた電子機器。
【図27】 本願発明の自発光型ディスプレイを用いた電子機器。
【符号の説明】
101 画素部
102 ソース信号線駆動回路
102a シフトレジスタ
102b ラッチ(A)
102c ラッチ(B)
103 ゲート信号線駆動回路
104 ソース信号線駆動回路
104a シフトレジスタ
104b ラッチ(A)
104c ラッチ(B)
105 ゲート信号線駆動回路
106 時分割階調データ信号発生回路
107 画素
108a 駆動用TFT
108b 駆動用TFT
109a 消去用TFT
109b 消去用TFT
110 発光素子
111 対向電源
112a コンデンサ
112b コンデンサ
113a スイッチング用TFT
113b スイッチング用TFT

Claims (3)

  1. 発光素子と、第1乃至第5の配線と、第1乃至第6のトランジスタと、を有し、
    前記第1の配線には、前記第1のトランジスタのソース又はドレインの一方が接続され、
    前記第2の配線には、前記第2のトランジスタのソース又はドレインの一方が接続され、
    前記第3の配線には、前記第3乃至第6のトランジスタのソース又はドレインの一方が接続され、
    前記第4の配線には、前記第2及び第5のトランジスタのゲートが接続され、
    前記第5の配線には、前記第1及び第6のトランジスタのゲートが接続され、
    前記発光素子には、前記第3及び第4のトランジスタのソース又はドレインの他方が接続され、
    前記第1のトランジスタのソース又はドレインの他方と、前記第3のトランジスタのゲートと、前記第5のトランジスタのソース又はドレインの他方と、が接続され、
    前記第2のトランジスタのソース又はドレインの他方と、前記第4のトランジスタのゲートと、前記第6のトランジスタのソース又はドレインの他方と、が接続されていることを特徴とする電子装置。
  2. 請求項1において、
    前記第1の配線は、第1のソース信号線としての機能を有し、
    前記第2の配線は、第2のソース信号線としての機能を有し、
    前記第3の配線は、電源供給線としての機能を有し、
    前記第4の配線は、第1のゲート信号線としての機能を有し、
    前記第5の配線は、第2のゲート信号線としての機能を有することを特徴とする電子装置。
  3. 第1及び第2のソース信号線駆動回路と、第1及び第2のゲート信号線駆動回路と、画素部と、前記第1のソース信号線駆動回路に接続された複数の第1のソース信号線と、前記第2のソース信号線駆動回路に接続された複数の第2のソース信号線と、前記第1のゲート信号線駆動回路に接続された複数の第1のゲート信号線と、前記第2のゲート信号線駆動回路に接続された複数の第2のゲート信号線と、電源供給線とを有する電子装置であって、
    前記画素部は複数の画素を有しており、
    前記複数の画素は、発光素子と、第1及び第2のスイッチング用TFTと、第1及び第2の消去用TFTと、第1及び第2の駆動用TFTとをそれぞれ有し、
    前記第1のスイッチング用TFTのゲート電極は、前記第1のゲート信号線と接続されており、
    前記第2のスイッチング用TFTのゲート電極は、前記第2のゲート信号線と接続されており、
    前記第1のスイッチング用TFTのソース領域とドレイン領域は、一方は前記第1のソース信号線と、他方は前記第1の駆動用TFTのゲート電極と接続されており、
    前記第2のスイッチング用TFTのソース領域とドレイン領域は、一方は前記第2のソース信号線と、他方は前記第2の駆動用TFTのゲート電極と接続されており、
    前記第1の消去用TFTのゲート電極は、前記第1のゲート信号線と接続されており、
    前記第2の消去用TFTのゲート電極は、前記第2のゲート信号線と接続されており、
    前記第1の消去用TFTのソース領域とドレイン領域は、一方は前記電源供給線と、他方は前記第2の駆動用TFTのゲート電極と接続されており、
    前記第2の消去用TFTのソース領域とドレイン領域は、一方は前記電源供給線と、他方は前記第1の駆動用TFTのゲート電極と接続されており、
    前記第1の駆動用TFTのソース領域とドレイン領域は、一方は前記電源供給線に、他方は前記発光素子に接続されており、
    前記第2の駆動用TFTのソース領域とドレイン領域は、一方は前記電源供給線に、他方は前記発光素子に接続されていることを特徴とする電子装置。
JP2000388114A 1999-12-24 2000-12-21 電子装置 Expired - Fee Related JP4932079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000388114A JP4932079B2 (ja) 1999-12-24 2000-12-21 電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP36582499 1999-12-24
JP1999365824 1999-12-24
JP11-365824 1999-12-24
JP2000388114A JP4932079B2 (ja) 1999-12-24 2000-12-21 電子装置

Publications (3)

Publication Number Publication Date
JP2001242827A JP2001242827A (ja) 2001-09-07
JP2001242827A5 JP2001242827A5 (ja) 2008-01-31
JP4932079B2 true JP4932079B2 (ja) 2012-05-16

Family

ID=18485210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000388114A Expired - Fee Related JP4932079B2 (ja) 1999-12-24 2000-12-21 電子装置

Country Status (6)

Country Link
US (2) US6548960B2 (ja)
EP (2) EP2280390A1 (ja)
JP (1) JP4932079B2 (ja)
KR (1) KR100786546B1 (ja)
CN (1) CN1248185C (ja)
TW (1) TW493152B (ja)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW591584B (en) 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
TW525122B (en) * 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521226B (en) * 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4869491B2 (ja) * 2000-04-18 2012-02-08 株式会社半導体エネルギー研究所 発光装置
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US7579203B2 (en) * 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
JP5127099B2 (ja) * 2000-04-26 2013-01-23 株式会社半導体エネルギー研究所 電子装置、表示装置
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
TW554638B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Light emitting device
US6690034B2 (en) * 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6864628B2 (en) 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 El表示装置及びその駆動方法
KR100823047B1 (ko) 2000-10-02 2008-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 자기발광 장치 및 그 구동 방법
JP4318455B2 (ja) 2000-10-12 2009-08-26 三洋電機株式会社 カラーフィルタ形成方法または発光素子層形成方法またはこれらを利用したカラー表示装置の製造方法またはカラー表示装置
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
US7030847B2 (en) 2000-11-07 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US7071911B2 (en) * 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
JP2002278496A (ja) * 2001-03-21 2002-09-27 Pioneer Electronic Corp 自発光ディスプレイ装置およびその駆動方法
JP4306977B2 (ja) * 2001-04-10 2009-08-05 三星モバイルディスプレイ株式會社 粉体保持シート、粉体保持シートの製造方法及び該粉体保持シートを備えた有機el表示装置
JP4191931B2 (ja) * 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP3724725B2 (ja) 2001-11-01 2005-12-07 ソニー株式会社 表示装置の製造方法
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
US6933520B2 (en) * 2002-02-13 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7023141B2 (en) * 2002-03-01 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and drive method thereof
JP4046267B2 (ja) * 2002-03-26 2008-02-13 株式会社半導体エネルギー研究所 表示装置
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP4240276B2 (ja) 2002-07-05 2009-03-18 株式会社半導体エネルギー研究所 発光装置
KR100489272B1 (ko) * 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그의 구동방법
US9153168B2 (en) * 2002-07-09 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for deciding duty factor in driving light-emitting device and driving method using the duty factor
JP2004095671A (ja) * 2002-07-10 2004-03-25 Seiko Epson Corp 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
KR100473590B1 (ko) * 2002-07-25 2005-03-10 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7352133B2 (en) * 2002-08-05 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
GB0218170D0 (en) * 2002-08-06 2002-09-11 Koninkl Philips Electronics Nv Electroluminescent display devices
EP1388842B1 (en) * 2002-08-09 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Multi-window display device and method of driving the same
JP2004077567A (ja) * 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
CN1720567A (zh) * 2002-12-04 2006-01-11 皇家飞利浦电子股份有限公司 具有多个驱动晶体管的有源矩阵像素单元及该像素的驱动方法
JP4711595B2 (ja) * 2002-12-10 2011-06-29 株式会社半導体エネルギー研究所 Elディスプレイ及び電子機器
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
US6943767B2 (en) * 2002-12-12 2005-09-13 International Business Machines Corporation Image display device and method of supplying writing electric potential to an image display device
KR101032337B1 (ko) * 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN101882668B (zh) * 2002-12-19 2012-05-09 株式会社半导体能源研究所 显示装置
CN102281659B (zh) 2002-12-26 2014-06-04 株式会社半导体能源研究所 发光装置和制造发光装置的方法
JP4401657B2 (ja) * 2003-01-10 2010-01-20 株式会社半導体エネルギー研究所 発光装置の製造方法
GB0301623D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
JP3702879B2 (ja) * 2003-02-21 2005-10-05 セイコーエプソン株式会社 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器
CN100410988C (zh) 2003-03-26 2008-08-13 株式会社半导体能源研究所 显示装置及其驱动方法
GB0307476D0 (en) 2003-04-01 2003-05-07 Koninkl Philips Electronics Nv Display device and method for sparkling display pixels of such a device
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4583724B2 (ja) * 2003-05-16 2010-11-17 株式会社半導体エネルギー研究所 表示装置
JP4623939B2 (ja) * 2003-05-16 2011-02-02 株式会社半導体エネルギー研究所 表示装置
JP2005011794A (ja) * 2003-05-22 2005-01-13 Tohoku Pioneer Corp 有機elパネル及びその製造方法
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
US7557779B2 (en) 2003-06-13 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US20060214169A1 (en) * 2003-08-11 2006-09-28 Virtualblue, Llc Active Matrix Display Backplane
JP2005128040A (ja) * 2003-10-21 2005-05-19 Hitachi Displays Ltd 表示装置
CN100456346C (zh) * 2003-12-31 2009-01-28 汤姆森许可贸易公司 图像显示屏幕和寻址所述屏幕的方法
GB0400105D0 (en) * 2004-01-06 2004-02-04 Koninkl Philips Electronics Nv Current-addressed display devices
JP4108623B2 (ja) * 2004-02-18 2008-06-25 シャープ株式会社 液晶表示装置及びその駆動方法
US8760374B2 (en) * 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
US7679591B2 (en) 2004-07-09 2010-03-16 Au Optronics Corporation Light emitting display device
JP2006054111A (ja) 2004-08-12 2006-02-23 Sony Corp 表示装置
US20060044241A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Driving device for quickly changing the gray level of the liquid crystal display and its driving method
EP1810949A1 (en) * 2004-09-24 2007-07-25 Japan Science and Technology Agency Process and apparatus for producing carbon nanostructure
KR101333509B1 (ko) 2004-12-06 2013-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈, 및 휴대 전화
KR101100885B1 (ko) * 2005-01-31 2012-01-02 삼성전자주식회사 유기 발광 표시 장치용 박막 트랜지스터 표시판
JP4428255B2 (ja) * 2005-02-28 2010-03-10 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP4449784B2 (ja) * 2005-02-28 2010-04-14 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP2006259573A (ja) 2005-03-18 2006-09-28 Seiko Epson Corp 有機el装置及びその駆動方法並びに電子機器
KR101314088B1 (ko) * 2005-06-28 2013-10-02 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치
JP2007026703A (ja) * 2005-07-12 2007-02-01 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
EP1777691A3 (en) * 2005-10-21 2010-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP5041777B2 (ja) * 2005-10-21 2012-10-03 株式会社半導体エネルギー研究所 表示装置及び電子機器
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI404227B (zh) * 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
KR101143009B1 (ko) * 2006-01-16 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101404582B1 (ko) 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
JP4809087B2 (ja) 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
FR2899841B1 (fr) * 2006-04-12 2008-07-04 Bic Soc Pointe d'ecriture pour effectuer des traces de differentes largeurs et instrument d'ecriture comprenant une telle pointe
FR2900492B1 (fr) 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置,顯示裝置,和半導體裝置,以及其驅動方法
JP4107513B1 (ja) * 2007-02-04 2008-06-25 国立大学法人鳥取大学 電子装置の発光制御方法
FR2913818B1 (fr) * 2007-03-16 2009-04-17 Thales Sa Matrice active d'un ecran electroluminescent organique
KR101366980B1 (ko) * 2007-06-01 2014-02-24 엘지디스플레이 주식회사 유기전계발광소자
JP4937353B2 (ja) * 2007-07-23 2012-05-23 パイオニア株式会社 アクティブマトリクス型表示装置
JP2009128503A (ja) * 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JP2008146093A (ja) * 2008-01-16 2008-06-26 Matsushita Electric Ind Co Ltd El表示パネルおよびそれを用いた表示装置とその駆動方法
JP5525224B2 (ja) 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
JP5339972B2 (ja) * 2009-03-10 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR101541474B1 (ko) 2009-12-25 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
GB2487722A (en) * 2011-01-25 2012-08-08 Cambridge Display Tech Ltd Stereoscopic Organic Light Emitting Diode Displays
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
JP5930654B2 (ja) * 2011-10-17 2016-06-08 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 電気光学装置及び電気光学装置の駆動方法
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
KR20140024571A (ko) * 2012-08-20 2014-03-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
JP5568615B2 (ja) * 2012-10-30 2014-08-06 株式会社半導体エネルギー研究所 表示装置及び表示装置の作製方法
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
JP5600791B2 (ja) * 2013-09-25 2014-10-01 株式会社半導体エネルギー研究所 表示装置および表示装置の作製方法
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102388241B1 (ko) * 2015-12-30 2022-04-19 엘지디스플레이 주식회사 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
CN110800038B (zh) * 2019-03-04 2023-06-13 京东方科技集团股份有限公司 基于时分数据输出的显示驱动电路、显示设备和显示方法
US11577665B2 (en) 2020-02-27 2023-02-14 Cpk Interior Products Urethane and graphene interior trim panel
EP3970489A1 (en) 2020-09-18 2022-03-23 CpK Interior Products Inc. Graphene-based antiviral polymer
CN113990247B (zh) * 2021-12-08 2023-02-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0192576A (ja) 1987-10-02 1989-04-11 Toyota Motor Corp 内燃機関の点火装置
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH0324593A (ja) * 1989-06-21 1991-02-01 Sharp Corp 画像表示装置
JPH0758635B2 (ja) * 1989-11-24 1995-06-21 富士ゼロックス株式会社 El駆動回路
US5151632A (en) * 1991-03-22 1992-09-29 General Motors Corporation Flat panel emissive display with redundant circuit
US5680147A (en) * 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置
US5594466A (en) * 1992-10-07 1997-01-14 Sharp Kabushiki Kaisha Driving device for a display panel and a driving method of the same
JPH06266315A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 液晶表示装置
JP2689916B2 (ja) * 1994-08-09 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
JPH08129358A (ja) * 1994-10-31 1996-05-21 Tdk Corp エレクトロルミネセンス表示装置
JP3467334B2 (ja) * 1994-10-31 2003-11-17 Tdk株式会社 エレクトロルミネセンス表示装置
JP3485229B2 (ja) * 1995-11-30 2004-01-13 株式会社東芝 表示装置
JPH10214060A (ja) * 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
TW441136B (en) 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
JP3530341B2 (ja) * 1997-05-16 2004-05-24 Tdk株式会社 画像表示装置
JP3292093B2 (ja) * 1997-06-10 2002-06-17 株式会社日立製作所 液晶表示装置
JP4036923B2 (ja) * 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機el素子駆動装置と駆動方法
JP3353731B2 (ja) 1999-02-16 2002-12-03 日本電気株式会社 有機エレクトロルミネッセンス素子駆動装置
JP2000347623A (ja) * 1999-03-31 2000-12-15 Seiko Epson Corp エレクトロルミネセンス表示装置
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP3733582B2 (ja) * 1999-07-22 2006-01-11 セイコーエプソン株式会社 El表示装置
JP2001042822A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
TW525122B (en) * 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device

Also Published As

Publication number Publication date
TW493152B (en) 2002-07-01
US20020047555A1 (en) 2002-04-25
CN1323023A (zh) 2001-11-21
KR20010082597A (ko) 2001-08-30
US6756740B2 (en) 2004-06-29
EP1111574A3 (en) 2007-11-14
JP2001242827A (ja) 2001-09-07
EP2280390A1 (en) 2011-02-02
US6548960B2 (en) 2003-04-15
KR100786546B1 (ko) 2007-12-21
US20030146712A1 (en) 2003-08-07
EP1111574A2 (en) 2001-06-27
CN1248185C (zh) 2006-03-29
EP1111574B1 (en) 2015-08-26

Similar Documents

Publication Publication Date Title
JP4932079B2 (ja) 電子装置
JP6419229B2 (ja) 表示装置
JP6259005B2 (ja) 表示装置及び電子機器
KR100773823B1 (ko) 발광장치
JP4831862B2 (ja) 電子装置
JP4152603B2 (ja) 発光装置
KR100678703B1 (ko) 발광 표시장치를 구비한 전기 장치
JP4620140B2 (ja) 表示装置
JP4145495B2 (ja) 表示装置、コンピュータ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ゲーム機器、携帯情報端末、及び画像再生装置
JP3696116B2 (ja) 発光装置
JP2002082651A (ja) 表示装置
JP2011100140A (ja) 発光装置
JP2002358031A (ja) 発光装置及びその駆動方法
JP2002032057A (ja) 発光装置及びその駆動方法
JP4869491B2 (ja) 発光装置
JP4731846B2 (ja) 表示装置
JP5639988B2 (ja) 発光装置
JP5078453B2 (ja) 電子装置
JP4932209B2 (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees