JP2009128503A - 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置 - Google Patents

薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置 Download PDF

Info

Publication number
JP2009128503A
JP2009128503A JP2007301782A JP2007301782A JP2009128503A JP 2009128503 A JP2009128503 A JP 2009128503A JP 2007301782 A JP2007301782 A JP 2007301782A JP 2007301782 A JP2007301782 A JP 2007301782A JP 2009128503 A JP2009128503 A JP 2009128503A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
gate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007301782A
Other languages
English (en)
Inventor
Hisae Shimizu
久恵 清水
Susumu Hayashi
享 林
Katsumi Abe
勝美 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007301782A priority Critical patent/JP2009128503A/ja
Priority to EP08852789A priority patent/EP2195806A1/en
Priority to KR1020107012858A priority patent/KR101138272B1/ko
Priority to US12/679,682 priority patent/US20100194450A1/en
Priority to CN200880116671A priority patent/CN101861615A/zh
Priority to PCT/JP2008/070831 priority patent/WO2009066627A1/en
Priority to TW097144515A priority patent/TW200947388A/zh
Publication of JP2009128503A publication Critical patent/JP2009128503A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】電気的ストレスによるＴＦＴの特性変化を所定の範囲に抑える。
【解決手段】ゲート・ソース間及びゲート・ドレインに印加される電気的ストレスにより閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなる薄膜トランジスタ回路の駆動方法であって、薄膜トランジスタの閾値電圧の変動が所定の範囲内となるように、複数の薄膜トランジスタTFT１１〜TFT13を選択的に切り替える。発光素子と該発光素子の駆動回路で構成される画素を複数備える発光表示装置であって、駆動回路は、各々の画素にゲート・ソース間またはゲート・ドレイン間への電圧の印加により閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなり、且つ発光素子に電流を供給する薄膜トランジスタの閾値電圧が所定の範囲内となるように、複数の薄膜トランジスタを選択的に切り替える手段を有する。
【選択図】図１０

Description

本発明は、発光表示素子を用いた発光表示装置とその発光表示素子を駆動する薄膜トランジスタ回路、ならびにその駆動方法に関する。本発明は、特に発光表示素子として有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ、以下、ＥＬと略す）素子とその駆動回路で構成される画素をマトリックス状に備える発光表示装置と、そのアクティブマトリクス駆動の方法に好適に用いられる。
近年、有機ＥＬ素子を発光素子として用いる、有機ＥＬディスプレイの研究開発が進められている。有機ＥＬディスプレイでは、消費電力を抑え、高品質な画質を実現するために、各画素に独立した駆動回路を備えるアクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下、ＡＭと略す）型有機ＥＬディスプレイが有利である。この駆動回路は、ガラスあるいはプラスチック等の基板上に形成される薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略す）で構成される。有機ＥＬディスプレイの内、主に基板と駆動回路部分をバックプレーンと呼ぶ。
有機ＥＬディスプレイ向けバックプレーンのＴＦＴとして、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄａｍｏｒｐｈｏｕｓ−Ｓｉ、以下、ａ−Ｓｉ：Ｈと略す）や多結晶シリコン（ｐｏｌｙ−ｃｒｙａｔａｌ−Ｓｉ、以下、ｐ−Ｓｉと略す）などが検討されている。その他に、最近、新たにアモルファス酸化物半導体（ａｍｏｒｐｈｏｕｓ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ、以下ＡＯＳと略す）の薄膜をＴＦＴのチャネル層として用いるＴＦＴが提案されている。ＡＯＳ材料として、例えば、インジウム（Ｉｎ）とガリウム（Ｇａ）と亜鉛（Ｚｎ）の酸化物（ａｍｏｒｐｈｏｕｓ−Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下、ａ−ＩＧＺＯと略す）がある。また、亜鉛（Ｚｎ）とインジウム（Ｉｎ）の酸化物（ａｍｏｒｈｏｕｓ−Ｚｎ−Ｉｎ−Ｏ、以下、ａ−ＺＩＯと略す）等がある。非晶質酸化物半導体をチャネル層とするＴＦＴは、ａ−Ｓｉ：Ｈ ＴＦＴの１０倍以上の移動度を備え、また、非晶質性に起因する高い均一性が得られると考えられる。従って、これらのＴＦＴは、ディスプレイ向けバックプレーンのＴＦＴとして有望である。
Ｎｏｍｕｒａ ｅｔ． ａｌ．，Ｎａｔｕｒｅ， ｖｏｌ．４３２，ｐｐ．４８８−４９２， ２００４ Ｙａｂｕｔａ ｅｔ． ａｌ．，ＡＰＬ， ８９， １１２１２３， ２００６
ＡＭ型有機ＥＬディスプレイのバックプレーンに関する技術的課題として、駆動電圧とＴＦＴサイズの抑制のための電界効果移動度の向上、ＴＦＴの特性ばらつきの抑制、駆動時の通電に起因する電気的ストレスによるＴＦＴの特性変化の抑制などが挙げられる。ＡＯＳ−ＴＦＴは電界効果移動度と特性均一性が高いことから、ＡＯＳ−ＴＦＴを用いることで、前者２つの課題は克服することができる。
しかしながら、ＡＯＳ−ＴＦＴにも、電気的ストレスによる特性変化が生じる場合がある。とくに連続通電による閾値電圧の変動と、通電休止によるその回復は解決すべき課題である。
本発明の目的は、電気的ストレスによるＡＯＳ−ＴＦＴ等のＴＦＴの特性変化およびその回復に伴う、表示品質の変化を抑えることにある。
本発明による薄膜トランジスタ回路の駆動方法は、ゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなる薄膜トランジスタ回路の駆動方法であって、
前記薄膜トランジスタの閾値電圧の変動が所定の範囲内となるように、前記複数の薄膜トランジスタを選択的に切り替える工程を含むことを特徴とする。
本発明による薄膜トランジスタ回路は、ゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなる薄膜トランジスタ回路であって、
前記薄膜トランジスタの閾値電圧が所定の範囲内となるように、該複数の薄膜トランジスタを選択的に切り替える手段を有することを特徴とする。
本発明の発光表示装置は、発光素子と該発光素子の駆動回路で構成される画素を複数備える発光表示装置であって、
該駆動回路は、
各々の画素に、ゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなり、且つ
該発光素子に電流を供給する薄膜トランジスタの閾値電圧が所定の範囲内となるように、該複数の薄膜トランジスタを選択的に切り替える手段を有することを特徴とする。
本発明によれば、ＴＦＴの閾値電圧を所定の範囲に留めることが可能となる。
まず、本発明の実施形態の代表的な形態について説明する。
本発明者らは、ＡＯＳ−ＴＦＴの動作特性を詳細に研究した結果、以下の知見を得た。
ＡＯＳ−ＴＦＴは、通電による電気的ストレスにより特性が変化する。とくに閾値電圧の変動が特徴的である。この特性変化は、ゲート電圧がソース電圧より高い場合に顕著であり、変化量は経時的に飽和する傾向を有する。そして、この特性変化は、通電を休止し、電気的ストレスから開放することにより、通電以前の特性へ回復する。すなわち、ＡＯＳ−ＴＦＴは電気的ストレスを印加すること、電気的ストレスを取り除くことで、ＡＯＳ−ＴＦＴの閾値電圧が可逆的に変化する性質に基づきなされたものである。尚、本発明は、ゲート端子・ソース端子間またはゲート端子・ドレイン端子間に印加される電気的ストレスにより閾値電圧が可逆的に変化するＴＦＴに適用することができ、AOS−TFTに限定されるものではない。
ここで、通電中とは、電気特性の変化をもたらすバイアスが薄膜トランジスタのゲート、ソース、ドレインに印加されている状態とする。具体的には、ゲート・ソース間、またはゲート・ドレイン間の少なくとも一方に電位差がある状態をいう。一方で休止状態とは、通電中に変化した特性が、経過時間とともに可逆的に回復するゲート、ソース、ドレインのバイアス状態を指す。具体的には、ゲート・ソース間、およびゲート・ドレイン間に電位差がない状態、またはゲート、ソース、およびドレインがフローティングの状態をいう（図１２参照）。
本実施形態では、薄膜トランジスタ回路において、ＡＯＳ−ＴＦＴを複数用意する。そして、使用中のＴＦＴについて、通電中の電気的ストレスによる特性の変化量が、所定の基準値を超えるまでに（変換量が所定の範囲内で）、特性の変化を回復させるため休止させる。一方、それまで休止状態にあった他のＴＦＴの中から、特性の変化が回復したものを選択して、使用すべきＴＦＴとして切り替える。こうして、電気的ストレスによる特性変動から回復した状態のＴＦＴを選択して用いる。
具体的に図１０を用いて説明すると、AOS−TFTとなる複数並列に接続されるTFT１１〜TFT１３を用意し、切り替え手段となるスイッチSW12をオンとした状態で、TFT１２のゲートに信号を与えてゲート、ソース間をバイアスし、負荷に電流を流す。このとき、TFT12はゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより特性（閾値）が変化していく。しかし、特性の変化量が所定の基準値を超えるまでに、休止状態にあったスイッチSW１３をオンとして、TFT13に信号を与えて、TFT13から負荷に電流を流す。そして、TFT12を通電状態から休止状態にすると、通電以前の特性へ回復していく。TFT13もゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより特性（閾値）が変化していく。しかし、同様に、特性の変化量が所定の基準値を超えるまでに、休止状態にあったスイッチSW１１をオンとして、TFT1１に信号を与えて、TFT1１から負荷に電流を流す。そして、TFT13を通電状態から休止状態とする。
特性が回復した時点で、スイッチSW１２をオンとして、TFT１２に信号を与えて、TFT１２から負荷に電流を流す。こうして、スイッチSW１１〜SW１３を選択的にオンして、TFT１１〜TFT１３のいずれかを用いて負荷に変動の少ない電流を流すことができる。なお、ここでは３つのTFTのうちの１つのTFTを選択して用いる場合を示したが、TFTの数は特性が回復する期間の長さに応じて適宜TFTの数を設定すればよく、２以上の必要な数に設定される。また、４つ又は６つ以上の偶数のTFTを並列に接続し、２つの対からなるTFTを選択的に同時にオンすることで負荷に流す電流容量を増大させることも可能である。
このような薄膜トランジスタ回路は、発光表示素子に電流を供給する画素回路の駆動用ＴＦＴに用いることができる。すなわち、１画素中に複数のAOS−TFTを用意し、そのうち電気的ストレスによる特性変動から回復した状態のＴＦＴを選択して、発光表示素子の駆動用として用いる。かかる駆動用ＴＦＴの切り替えを行う、さらには反復する駆動方法により、発光表示素子の駆動用ＴＦＴの閾値電圧を所定の範囲に留めることが可能となる。
また、本実施形態のＴＦＴの駆動方法では、ＴＦＴの使用時間もしくは通電時間、かつ／あるいは通電時のゲート・ソース間およびゲート・ドレイン間へ印加される電圧を監視することにより、ＴＦＴの切り替え時期を決定することができる。後述するとおり、通電中の電気的ストレスによるＴＦＴ特性の変化は、通電時間および印加電圧の関数として、予め知ることができる。したがって、通電および休止状態にある駆動用ＴＦＴの特性を直接測定することなく、切り替え時期を決定することが可能である。
さらに、休止状態のＴＦＴについて、ゲート・ソース間およびゲート・ドレイン間を同電位に保つことで、電気的ストレスがゼロであることを保証できる。
以下、本発明の一実施形態として、駆動回路がａ−ＩＧＺＯ（ＩｎとＧａとＺｎを含有したアモルファス酸化物）をチャネル層とするＡＯＳ−ＴＦＴにて構成され、有機ＥＬ素子が発光表示素子であるＡＭ型有機ＥＬディスプレイについて説明する。ただし、ａ−ＩＧＺＯ以外のＡＯＳを半導体とする発光表示装置や、有機ＥＬ素子以外の発光素子や光制御素子を用いた表示装置にも適用できる。さらに、発光表示装置以外のAOS−TFTを用いたＡＭ（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ）型デバイス、例えば、感圧素子を用いた圧力センサや、感光素子を用いた光センサなどにも適用することができ、同様な効果が得られる。
また、本発明での非晶質とは、Ｘ線回折において結晶構造に由来する明確な回折ピークがみられないこととする。
本実施形態のＡＭ型有機ＥＬディスプレイは、各画素に有機ＥＬ素子と、駆動回路を備える。駆動回路内には、有機ＥＬ素子に供給する電流を制御する駆動用のAOS−TFTと、駆動用ＴＦＴの接続を変更するスイッチとの組みを複数個設ける。通電中の電気ストレスによる閾値電圧の変化量が、予め定めた基準値を超えたと判断された場合、その駆動用ＴＦＴを休止させる。代わりに、それまで休止状態にあった残りのトランジスタの中から、十分閾値電圧が回復したものを選択し、発光表示素子の駆動に用いる。これにより、AOS−TFTの閾値電圧の変動に起因する画質劣化を抑制することができる。
使用中の駆動用ＴＦＴの閾値電圧の変化量、および休止中の駆動用ＴＦＴの閾値電圧が回復しているか否かの判断は、一つには、ＴＦＴに通電している積算時間を用いる。
（実施例１）
はじめに、本実施例に使用するａ−ＩＧＺＯをチャネル層とするＴＦＴの基本特性について述べる。
ａ−ＩＧＺＯ ＴＦＴの作製法を図１を用いて以下に説明する。
図１に示すように、リンあるいはヒ素などの不純物を高濃度に注入したＳｉ基板３０上に１００ｎｍの熱酸化ＳｉＯ２絶縁膜２０を形成する。ここでは、Ｓｉ基板３０の一部がゲート電極を構成する。
その後、室温において、多結晶ＩＧＺＯをターゲットとし、スパッタ成膜法により、ａ−ＩＧＺＯ膜１０を５０ｎｍ成膜する。次に、フォトリソグラフィ法と希塩酸によるウェットエッチングにより、ａ−ＩＧＺＯ膜１０をパターニングしてチャネル層を形成する。
その後、レジストをフォトリソグラフィ法によりパターニングし、ＥＢ蒸着法により、Ｔｉ（５ｎｍ）５０、Ａｕ（４０ｎｍ）４０を成膜後、リフトオフ法により、Ａｕ／Ｔｉのソース、ドレイン電極を形成する。
さらに、３００℃、１時間のアニールを行う。
以上により、図１の断面図に示すａ−ＩＧＺＯ ＴＦＴを形成することができる。
次に、上述の作製法にて得られるａ−ＩＧＺＯ ＴＦＴの電気的特性を示す。
図２は、本ＴＦＴの伝達特性を示すＩｄ−Ｖｇ特性図である。本ＴＦＴは、チャネル幅 ８０μｍ、チャネル長 １０μｍで、閾値電圧 −０．１Ｖ、移動度 １８ｃｍ２／Ｖｓであり、移動度が、一般的なａ−Ｓｉ：Ｈ ＴＦＴよりも１０倍以上大きい。
本ＴＦＴにおいて、ゲートとドレイン間を短絡し、ドレインとソース間に一定電流２７μＡを通電した場合の閾値電圧の時間変化（ΔVTH）を図３に示す。図３の横軸は電気的ストレスを与えている時間を示す。この時、ゲート電位をソース電位より高くする。また、ゲート電位はドレイン電位と同じ電位とする。図３の横軸の表記のたとえば５Ｅ＋０４は５×１０４を示す。
この場合、ゲート端子とドレイン端子には一定の電圧を印加する。また、ドレイン端子とソース端子間に一定電流が流れるように、ソース端子に可変の電源を設ける。つまり、ドレイン端子とソース端子間に流れる電流は、ゲート端子とソース端子の電位差により決定されるため、ドレイン端子とソース端子間に流れる電流が一定となるようにソース端子に設けた電源の電圧を調整している。
また、ＴＦＴのゲート端子の電圧はソース端子の電圧よりも大きいことから、ＴＦＴには電気的ストレスが印加されている。この場合、ＴＦＴの閾値電圧は徐々に高くなる。よって、ドレイン端子とソース端子間に流れる電流を一定にするためには、ゲート端子とソース端子の電位差を大きくする必要がある。そのために、図３のストレス時間が増加するにしたがって、ソース端子に設けた電源の電圧が小さくなるように調整している。
尚、図３は非晶質酸化物半導体を用いた薄膜トランジスタに電気的ストレスを印加した場合の、ストレス時間と閾値電圧の関係の一例である。よって、ストレス時間と閾値電圧の関係は、使用する非晶質酸化物半導体やストレス印加条件（電圧、温度等）により変動する。
一方、上述の方法で形成した他のａ−ＩＧＺＯ ＴＦＴ（チャネル幅 １８０μｍ、チャネル長 ３０μｍ）に、ゲート電圧１２Ｖ、ドレイン電圧６Ｖ、ソース電圧０Ｖの電気的ストレスを８００秒間印加した前後の伝達特性を図４に示す。図３の例と同様、電気的ストレスにより伝達特性曲線が正方向に平行移動し、閾値電圧が増加していることが分かる。その後、通電を休止し、２日間静置した後の、同一ＴＦＴの伝達特性曲線を同じく図４に示す。２日間静置した後には、伝達特性曲線がストレス印加前とほぼ等しくなり、電気的ストレスによる特性変化が回復したことが分かる。
また、上述の方法で形成した他のａ−ＩＧＺＯ ＴＦＴ（チャネル幅 １８０μｍ、チャネル長 ３０μｍ）に、ドレイン電圧６Ｖ、ソース電圧を固定して、いくつかのゲート電圧において電気的ストレスを４００秒間印加する。ゲート電圧は、−１２Ｖ、−６Ｖ、４Ｖ、８Ｖ、１２Ｖの５通りである。このときの電気的ストレスによる閾値電圧の変化を図５に示す。これより、ゲート電圧が、ソース電圧よりも低い場合（０Ｖ以下）、閾値電圧はほとんど変化せず、ゲート電圧が、ソース電圧、ドレイン電圧より高いも高い場合（１２Ｖ）最も変化が大きいことが分かる。
図３および図５から、ＴＦＴの受ける電気的ストレスによる閾値電圧の変化は、通電中にゲートに印加される電圧および通電時間に対し、単調増加することがわかる。そのため、通電状態を継続すれば、閾値電圧も増加しつづける。
一方で、図４に示した閾値電圧が回復する性質を利用し、通電後のＴＦＴを休止状態に置くと、閾値を、許容範囲の中に留めることができる（図８）。
休止状態では、端子をフローティングにしておく。または、三端子ともショートして固定電位に接続しておく。
以上の特性を示すａ−ＩＧＺＯ ＴＦＴを用いて、以下のような方法により、図６に示す有機ＥＬディスプレイを作製する。
ガラス基板６０上に、まず、ゲート線並びにゲート電極として、Ｍｏ４０−１とＴｉ５１−１のＭｏ／Ｔｉ積層膜を蒸着法にて成膜する。パターニングはエッチングにて行う。
次に、絶縁層２１として、スパッタ法にてＳｉＯ２膜を成膜する。そのパターン形成は、フォトリソグラフィ法と、バッファドフッ酸によるウェットエッチング法にて行う。
続いて、チャネル層として、スパッタ法にてａ−ＩＧＺＯ膜１１を形成する。そのパターン形成は、フォトリソグラフィ法と、希塩酸によるウェットエッチング法にて行う。
続いて、データ配線並びにソース・ドレイン電極として、Ｍｏ４０−２とＴｉ５１−２Ｍｏ／Ｔｉ積層膜を蒸着法にて成膜する。パターニングはエッチングにて行う。
続いて、層間絶縁膜として、ＳｉＮ／ＳｉＯ２積層膜を成膜する。そのパターン形成は、フォトリソグラフィ法と、ドライエッチング法にて行う。
続いて、平坦化膜として，感光性ポリイミド膜をスピンコート法にて成膜する。パターニングは、感光性ポリイミドを使用しているため、フォトリソグラフィ法にて露光し、剥離することで行うことができる。
続いて、有機ＥＬ素子を形成する。
まず、アノード電極として、スパッタ法にてＩＴＯ膜８０を成膜する。そのパターン形成は、フォトリソグラフィ法とＩＴＯ剥離液によるウェットエッチング法、あるいは、ドライエッチング法にて行う。
続いて、素子分離膜として、感光性ポリイミド膜７１をスピンコート法にて成膜する。パターニングは、感光性ポリイミドを使用しているため、フォトリソグラフィ法にて露光し、剥離することで行うことができる。
続いて、発光層として、蒸着法にて有機膜９０を成膜する。そのパターン形成は、メタルマスクにて行う。
続いて、カソード電極１００として、蒸着法にてアルミ膜を成膜する。そのパターン形成は、メタルマスクにて行う。
最後に、ガラス基板６１を用いてガラス封止を行うことで、有機ＥＬディスプレイを作製することができる（図６）。
本実施例の有機ＥＬディスプレイの画素回路を図７に示す。本実施例において、画素回路は、有機EL素子EL1と信号線からデータを取り込むスイッチＴＦＴ４と、駆動トランジスタTFT１，２，３および、スイッチトランジスタ群SW811〜SW813，SW821〜SW823，SW831〜SW833と、駆動トランジスタTFT１，２，３のゲート−ソース間電位に接続された容量Ｃ、TFT１，2，3のソースをＧＮＤにするためのスイッチSW84〜SW86とで構成される。
画素回路中の駆動トランジスタにおいて、「通電中」の状態とは、有機ＥＬ素子と直列に接続されている期間に発生し、一方、休止状態は、有機ＥＬ素子から電気的に切り離されている期間に実現する。
また図１１が、スイッチトランジスタ８１１から８３２のゲートに印加される制御信号のタイミングチャートである。ＳＷ８１１、８１２、８１３は制御信号ＳＬｄｒ１で、同様に、ＳＷ８２１、８２２、８２３は、制御信号ＳＬｄｒ２で、さらに、ＳＷ８３１、８３２、８３３は制御信号ＳＬｄｒ３で、一括してＯＮ/ＯＦＦ制御される。制御信号ＳＬｄｒ１がＨレベルにあるとき、すなわち、ＳＷ８１１、８１２、８１３がＯＮのときは、ＴＦＴ１は有機ＥＬ素子と直列に接続し、有機ＥＬ素子への電流供給を司る。一方、その間、ＴＦＴ２およびＴＦＴ３は、有機ＥＬ素子とは、切り離されていて、休止状態にある。
有機ＥＬ素子に電流を供給している期間は、「通電中」であり、必然時に、トランジスタに特性変化をもたらす電気ストレスがかかっている。
一方、休止状態では、ゲート、ソース、ドレイン各端子について、フローティングでよい。または、ゲート、ソース、ドレインをショートして固定電位、例えばＧＮＤにしておくことが望ましいが、その場合、スイッチ用のトランジスタが増えることになる。
次に動作を説明する。ここでは、一画素を取り出しての動作を説明するが、他の画素についても同様である。駆動ＴＦＴとしてＴＦＴ１からＴＦＴ３が用意されていて、この順で駆動と休止状態を繰り返す。
今、有機ＥＬ１に電流を供給する駆動ＴＦＴとしてＴＦＴ２が選択されている。ＴＦＴ２は、フレーム毎に信号線からのデータをゲート電圧として受け取り、有機ＥＬ１を所定の輝度で発光させる。ＴＦＴ２は表示時間と共に、印加電圧分の電気ストレスが加算され、それに伴って閾値が単調にシフトする。
ここで、あらかじめ、定めた基準値に従って、ＴＦＴ２の閾値変化がそれを上回ったと判断できた場合、その時点でＴＦＴ２を休止状態にする。代わりに、次のフレームでは休止状態にあったＴＦＴ３を用いて有機ＥＬへ電流供給を行う。ここであらかじめ定めた基準値とは、駆動に用いるＴＦＴの、印加する電圧と時間から導き出された閾値変化に基づいて定められる。
さらに時間が経過した後、今度はＴＦＴ３の閾値が基準値を超えたと判断された時点で先ほどと同様、ＴＦＴ３を休止、ＴＦＴ１を駆動ＴＦＴとする。
休止状態では、ＴＦＴの三端子をフローティングまたは同電位に接続しておく。
なお、ＳＬ１〜ＳＬｍは、１フレーム中の書き込み期間において、スイッチトランジスタSW８４，８５，８６をＯＮする制御線である。制御線は走査ドライバ２０１により順次走査信号が印加される。これにより、選択されている駆動トランジスタのゲート・ソース間に、データドライバ２００により制御線ＤＬ１〜ＤＬｎを介してデータ信号を書き込む間、駆動トランジスタのソース電位をＧＮＤにショートさせておく。制御信号ＳＬｄｒ２はＨレベル、制御信号ＳＬｄｒ１，３をＬレベルとして、ＴＦＴ２を接続状態、ＴＦＴ１，３をフローティング状態としておく。TFT４をオンしてデータを容量Ｃ及びTFT２のゲートの寄生容量に書き込む。次に有機ＥＬ１の発光期間においては、スイッチトランジスタ８４，８５，８６をＯＦＦし、駆動トランジスタＴＦＴ２のソースが、有機ＥＬとのみ直列に接続されている状態にする。こうして、書き込まれたデータのゲート電位に対応する電流が駆動トランジスタＴＦＴ２を通して有機ＥＬ１に流れる。データ書き込み期間、ＥＬの発光期間を通じて駆動トランジスタＴＦＴ１、３は制御信号ＳＬｄｒ１，３がＬレベルなので、ゲート、ソース、ドレインはフローティング状態、すなわち、休止状態を維持する。
これら、通電と休止の切り替えは、図９の画素周辺部に配置された、シフトレジスタ２０２およびメモリ（記憶装置となる）２０３で制御される。メモリ２０３は、駆動TFT１〜TFT3の通電時間を積算しており、駆動中のTFTの積算時間が基準値を超えると、シフトレジスタ２０２がTFT１〜TFT3の通電または休止の選択を司る信号を画素領域に送信する。図９では、全ての画素について、シフトレジスタ２０２により一括してＴＦＴ１〜ＴＦＴ３のいずれかを選択するようにしている。上記基準値は、発光表示装置の用途により異なる。例えばＰＣ用モニターのように固定点灯画素が多く連続して高輝度の表示を行う画素が存在する場合には積算時間の基準値は小さく設定する。一方、テレビにように動画表示が多い場合には画素を流れる平均駆動電流は小さくなるので積算時間の基準値は大きく設定される。基準値を設定せず、フレームごと、又は設定された数のフレームごとにＴＦＴを切り替えることも可能である。
なお、必ずしも、全ての画素について、シフトレジスタにより一括してＴＦＴ１〜ＴＦＴ３のいずれかに選択しなくともよく、例えば、画素領域の一部とその他では切替のタイミングが異なるように、メモリ、シフトレジスタをそれぞれ別に設けて制御してもよい。
図7のSLdr1、SLdr2、SLdr3は、シフトレジスタ202からの信号線である。
ここでは、通電と休止の切り替えを行うタイミングに、時間を用いたが、これに印加電圧、または閾値電圧をモニターして用いることもできる。
図7では駆動トランジスタが3つある場合を示したが、回復する時間が早いＴＦＴを用いれば、予備のＴＦＴの数は一つまで減らせる。この場合、1画素内の駆動ＴＦＴは２つでまかなえる。
以上の動作を実施することで、本実施例の有機ＥＬディスプレイは、電気的ストレスに対し、常にリフレッシュした状態のAOS−TFTを、駆動ＴＦＴとして用いることが可能である。この結果、ＴＦＴの電気的ストレスに起因する、閾値電圧の変動による画質の低下を抑えることができる。
尚、スイッチ群SW811〜SW813，SW821〜SW823，SW831〜SW 833もａ−ＩＧＺＯ ＴＦＴで形成することができる。スイッチ群SW811〜SW814，SW821〜SW824，SW831〜834はスイッチとして動作するので、閾値電圧がシフトしてもＴＦＴの駆動電圧を予め所定の値に設定すれば駆動することができる。よって、スイッチ群については電気的ストレスを印加しなくともよい。
本発明は、発光素子の駆動回路がＴＦＴを有する発光装置、特にＡＯＳをチャネル層とするAOS−TFTを有する発光装置に適用される。また発光表示装置以外のAOS−TFTを用いたＡＭ（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ）型デバイス、例えば、感圧素子を用いた圧力センサや、感光素子を用いた光センサなどにも適用することができる。
本発明の実施例１のａ−ＩＧＺＯ ＴＦＴの構成１（Ｓｉ基板上）を示す図である。 本発明の実施例１のａ−ＩＧＺＯ ＴＦＴの構成１のＩｄ−Ｖｇ特性を示す図である。 本発明の実施例１のａ−ＩＧＺＯ ＴＦＴの構成１のストレスによる閾値変化を示す図である。 本発明の実施例１のａ−ＩＧＺＯ ＴＦＴの構成１の変化からの回復特性を示す図である。 本発明の実施例１のａ−ＩＧＺＯ ＴＦＴの構成１のストレス変化のゲート電圧依存を示す図である。 本発明の実施例１のａ−ＩＧＺＯ ＴＦＴの構成２（ガラス基板上）を示す図である。 本発明の実施例１の画素内の回路を示す図である。 ＴＦＴが、通電と休止の状態を繰り返した場合の閾値変化を示す図である。 本発明の実施例１の回路を示す図である。 本発明の代表的な実施形態を示す図である。 本発明の実施例のタイミングチャートである。 休止状態のトランジスタの端子の接続例を示す図である。
符号の説明
ＯＬＥＤ 有機ＥＬ素子
ＴＦＴ１ 駆動ＴＦＴ
ＴＦＴ２，ＴＦＴ３ スイッチングＴＦＴ
ＶＤＤ 電源線
ＧＮＤ ＧＮＤ線
ＳＬｎ （ｎ列目の）走査線
ＤＬｍ （ｍ行目の）データ線
Ｃ 容量
10 ａ−ＩＧＺＯチャネル層
20 熱酸化シリコンゲート絶縁層
21 スパッタ成膜酸化シリコンゲート絶縁層
30 低抵抗シリコン基板（ゲート電極）
40 Au電極層
50 Ti電極層
60 ガラス基板
70 ポリイミド（PI）
80 ITO（アノード）電極層
90 OLED層
100 Al / CsCO3 ( カソード)電極層
101 シフトレジスタ
102 メモリ
800-834 スイッチ

Claims (20)

  1. ゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなる薄膜トランジスタ回路の駆動方法であって、
    前記薄膜トランジスタの閾値電圧の変動が所定の範囲内となるように、前記複数の薄膜トランジスタを選択的に切り替える工程を含むことを特徴とする薄膜トランジスタ回路の駆動方法。
  2. 選択されない前記薄膜トランジスタを、前記電気的ストレスが印加されない休止状態とすることを特徴とする請求項１に記載の薄膜トランジスタ回路の駆動方法。
  3. 前記休止状態にある薄膜トランジスタのゲート、ソース、及びドレインが、同電位又はフローティング状態に保たれていることを特徴とする請求項２に記載の薄膜トランジスタ回路の駆動方法。
  4. 前記複数の薄膜トランジスタの切り替えは、ゲート・ソース間及びゲート・ドレイン間へ電圧が印加される時間に基づいて決定されることを特徴とする請求項１から３のいずれか１項に記載の薄膜トランジスタ回路の駆動方法。
  5. 前記複数の薄膜トランジスタの切り替えは、ゲート・ソース間及びゲート・ドレイン間へ印加される電圧に基づいて決定されることを特徴とする請求項１から３のいずれか１項に記載の薄膜トランジスタ回路の駆動方法。
  6. 通電状態にある前記薄膜トランジスタについて、ゲート・ソース間及びゲート・ドレイン間に電圧が印加されている時間を記憶し、かつ、休止状態にある薄膜トランジスタについて、休止状態の時間を記憶することを特徴とする請求項４に記載の薄膜トランジスタ回路の駆動方法。
  7. ゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなる薄膜トランジスタ回路であって、
    前記薄膜トランジスタの閾値電圧が所定の範囲内となるように、該複数の薄膜トランジスタを選択的に切り替える手段を有する薄膜トランジスタ回路。
  8. 選択されない前記薄膜トランジスタを、前記電気的ストレスが印加されない休止状態とすることを特徴とする請求項７に記載の薄膜トランジスタ回路。
  9. 前記休止状態にある薄膜トランジスタのゲート、ソース及びドレインが、同電位又はフローティング状態に保たれていることを特徴とする請求項７又は８に記載の薄膜トランジスタ回路。
  10. 前記薄膜トランジスタの切り替え手段が、ゲート・ソース間及びゲート・ドレイン間へ電圧が印加される時間に基づいて決定されることを特徴とする請求項７から９のいずれか１項に記載の薄膜トランジスタ回路。
  11. 前記薄膜トランジスタの切り替え手段が、ゲート・ソース間及びゲート・ドレイン間へ印加される電圧に基づいて決定されることを特徴とする請求項７から９のいずれか１項に記載の薄膜トランジスタ回路。
  12. 通電状態にある前記薄膜トランジスタについて、ゲート・ソース間及びゲート・ドレイン間に電圧が印加されている時間を記憶し、休止状態にある薄膜トランジスタについて、休止状態の時間を記憶する手段を有することを特徴とする請求項１０に記載の薄膜トランジスタ回路。
  13. 発光素子と該発光素子の駆動回路で構成される画素を複数備える発光表示装置であって、
    該駆動回路は、
    各々の画素に、ゲート・ソース間またはゲート・ドレイン間に印加される電気的ストレスにより閾値電圧が可逆的に変化する薄膜トランジスタを複数並列に接続してなり、且つ
    該発光素子に電流を供給する薄膜トランジスタの閾値電圧が所定の範囲内となるように、該複数の薄膜トランジスタを選択的に切り替える手段を有する発光表示装置。
  14. 選択されない前記薄膜トランジスタを、前記電気的ストレスが印加されない休止状態とすることを特徴とする請求項１３に記載の発光表示装置。
  15. 前記休止状態にある薄膜トランジスタのゲート、ソース及びドレインが、同電位又はフローティング状態に保たれていることを特徴とする請求項１３又は１４に記載の発光表示装置。
  16. 前記薄膜トランジスタの切り替えが、ゲート・ソース間及びゲート・ドレイン間へ電圧が印加される時間に基づいて決定される請求項１３から１５のいずれか１項に記載の発光表示装置。
  17. 前記薄膜トランジスタの切り替えは、ゲート・ソース間及びゲート・ドレイン間へ印加される電圧に基づいて決定される請求項１３から１５のいずれか１項に記載の発光表示装置。
  18. 通電状態にある前記薄膜トランジスタについて、ゲート・ソース間及びゲート・ドレイン間に電圧が印加されている時間を記憶し、かつ休止状態にある薄膜トランジスタについて、休止状態の時間を記憶する装置を備えることを特徴とする請求項１６に記載の発光表示装置。
  19. 前記薄膜トランジスタのチャネル層として、非晶質酸化物半導体を用いることを特徴とする請求項７から１２のいずれか１項に記載の薄膜トランジスタ回路。
  20. 前記薄膜トランジスタのチャネル層として、非晶質酸化物半導体を用いることを特徴とする請求項１３から１８のいずれか１項に記載の発光表示装置。
JP2007301782A 2007-11-21 2007-11-21 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置 Withdrawn JP2009128503A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007301782A JP2009128503A (ja) 2007-11-21 2007-11-21 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
EP08852789A EP2195806A1 (en) 2007-11-21 2008-11-11 Thin-film transistor circuit, driving method thereof, and light-emitting display apparatus
KR1020107012858A KR101138272B1 (ko) 2007-11-21 2008-11-11 박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치
US12/679,682 US20100194450A1 (en) 2007-11-21 2008-11-11 Thin-film transistor circuit, driving method thereof, and light-emitting display apparatus
CN200880116671A CN101861615A (zh) 2007-11-21 2008-11-11 薄膜晶体管电路、其驱动方法和发光显示装置
PCT/JP2008/070831 WO2009066627A1 (en) 2007-11-21 2008-11-11 Thin-film transistor circuit, driving method thereof, and light-emitting display apparatus
TW097144515A TW200947388A (en) 2007-11-21 2008-11-18 Thin-film transistor circuit, driving method thereof, and light-emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301782A JP2009128503A (ja) 2007-11-21 2007-11-21 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置

Publications (1)

Publication Number Publication Date
JP2009128503A true JP2009128503A (ja) 2009-06-11

Family

ID=40473611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301782A Withdrawn JP2009128503A (ja) 2007-11-21 2007-11-21 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置

Country Status (7)

Country Link
US (1) US20100194450A1 (ja)
EP (1) EP2195806A1 (ja)
JP (1) JP2009128503A (ja)
KR (1) KR101138272B1 (ja)
CN (1) CN101861615A (ja)
TW (1) TW200947388A (ja)
WO (1) WO2009066627A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142315A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
KR20120028225A (ko) * 2010-09-13 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2012078817A (ja) * 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 表示装置
JP2015072495A (ja) * 2010-02-12 2015-04-16 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
JP2016161824A (ja) * 2015-03-03 2016-09-05 Ｎｌｔテクノロジー株式会社 電子回路、走査回路及び表示装置並びに電子回路の寿命延長方法
JP2018163356A (ja) * 2009-10-21 2018-10-18 株式会社半導体エネルギー研究所 表示装置
KR20180131706A (ko) * 2017-05-31 2018-12-11 엘지디스플레이 주식회사 전계 발광 표시장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101839931B1 (ko) 2009-11-30 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
EP2513894B1 (en) 2009-12-18 2018-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
JP6132283B2 (ja) * 2013-05-17 2017-05-24 Ｎｌｔテクノロジー株式会社 増幅回路および増幅回路を用いたイメージセンサ
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105047133A (zh) * 2015-08-07 2015-11-11 深圳市华星光电技术有限公司 一种有机发光二极管显示器
CN114115609A (zh) 2016-11-25 2022-03-01 株式会社半导体能源研究所 显示装置及其工作方法
DE112017008306T5 (de) * 2017-12-26 2020-09-17 Intel Corporation Halbleiterbauelement mit gestapelten transistoren und einer mehrfach-schwellenspannungssteuerung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2004094211A (ja) * 2002-07-08 2004-03-25 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその駆動方法
JP2005222024A (ja) * 2004-02-09 2005-08-18 Samsung Electronics Co Ltd トランジスタの駆動方法、これを利用した駆動素子、表示パネル及び表示装置
JP2005258436A (ja) * 2004-03-04 2005-09-22 Seiko Epson Corp 画素回路及び画素回路の駆動方法
JP2006039527A (ja) * 2004-06-25 2006-02-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法並びに電子機器
JP2006163045A (ja) * 2004-12-08 2006-06-22 Hitachi Displays Ltd 表示装置およびその駆動方法
WO2007125095A1 (fr) * 2006-04-28 2007-11-08 Thales Ecran electroluminescent organique

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
GB0301623D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4147410B2 (ja) 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242827A (ja) * 1999-12-24 2001-09-07 Semiconductor Energy Lab Co Ltd 電子装置
JP2004094211A (ja) * 2002-07-08 2004-03-25 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその駆動方法
JP2005222024A (ja) * 2004-02-09 2005-08-18 Samsung Electronics Co Ltd トランジスタの駆動方法、これを利用した駆動素子、表示パネル及び表示装置
JP2005258436A (ja) * 2004-03-04 2005-09-22 Seiko Epson Corp 画素回路及び画素回路の駆動方法
JP2006039527A (ja) * 2004-06-25 2006-02-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法並びに電子機器
JP2006163045A (ja) * 2004-12-08 2006-06-22 Hitachi Displays Ltd 表示装置およびその駆動方法
WO2007125095A1 (fr) * 2006-04-28 2007-11-08 Thales Ecran electroluminescent organique

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319744B2 (en) 2009-10-21 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10957714B2 (en) 2009-10-21 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
JP2018163356A (ja) * 2009-10-21 2018-10-18 株式会社半導体エネルギー研究所 表示装置
JP2011142315A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
KR101814222B1 (ko) 2010-02-12 2018-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 장치
JP2015072495A (ja) * 2010-02-12 2015-04-16 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
JP2012078817A (ja) * 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 表示装置
US9462260B2 (en) 2010-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20120028225A (ko) * 2010-09-13 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101952235B1 (ko) 2010-09-13 2019-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2012083724A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 表示装置
JP2016161824A (ja) * 2015-03-03 2016-09-05 Ｎｌｔテクノロジー株式会社 電子回路、走査回路及び表示装置並びに電子回路の寿命延長方法
KR20180131706A (ko) * 2017-05-31 2018-12-11 엘지디스플레이 주식회사 전계 발광 표시장치
JP2018205707A (ja) * 2017-05-31 2018-12-27 エルジー ディスプレイ カンパニー リミテッド 電界発光表示装置
US10529277B2 (en) 2017-05-31 2020-01-07 Lg Display Co., Ltd. Electroluminescence display
KR102347796B1 (ko) 2017-05-31 2022-01-07 엘지디스플레이 주식회사 전계 발광 표시장치

Also Published As

Publication number Publication date
KR101138272B1 (ko) 2012-04-24
WO2009066627A1 (en) 2009-05-28
US20100194450A1 (en) 2010-08-05
EP2195806A1 (en) 2010-06-16
KR20100087033A (ko) 2010-08-02
CN101861615A (zh) 2010-10-13
TW200947388A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
JP2009128503A (ja) 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JP5414161B2 (ja) 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
US8659519B2 (en) Pixel circuit with a writing period and a driving period, and driving method thereof
US7180483B2 (en) Current-driven light-emitting display apparatus and method of producing the same
US9293085B2 (en) Pixel circuit which corrects variations in threshold voltage for a driving transistor and driving method thereof
JP5224702B2 (ja) 画素回路、及び当該画素回路を有する画像表示装置
JP2008529071A (ja) 電圧プログラム式画素回路、ディスプレイシステム、およびそれの駆動方法
US20130021228A1 (en) Pixel circuit and display device
CN113192986B (zh) 显示面板及其制备方法
US9153174B2 (en) Method for driving active display
JP2004341200A (ja) アクティブマトリックス型表示装置
TW200417965A (en) Method and apparatus for forming uniform image of active organic light-emitting diode display

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120723

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120727

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120730

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120731

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120803