JP6132283B2 - 増幅回路および増幅回路を用いたイメージセンサ - Google Patents

Description

本発明は、増幅回路及び増幅回路を用いたイメージセンサに関し、特に放射線撮像装置用イメージセンサに用いる増幅回路に関する。

Ｘ線の透過像により調査対象の内部を非破壊で検査する技術は、医療、工業用非破壊検査の分野などにおいて、欠くことのできない技術となっている。特にＸ線の透過像を電子データとして直接取り込むＸ線イメージセンサは、撮影の迅速性、画像処理による読影補助、動画対応可能などの理由から、広く用いられるようになった。このＸ線イメージセンサとして主に用いられているのは、ＦＰＤ（フラットパネルディテクタ）と呼ばれるデバイスである。ＦＰＤは２次元に配置された各画素に、Ｘ線を電荷に変換する光電変換部と、光電変換部に蓄積された信号電荷を外部に取り出すスイッチング素子を配置したものである。ＦＰＤは、ガラスなどの大面積基板上に薄膜半導体技術を用いて作製される。それは、Ｘ線が可視光とは異なり、縮小光学系を容易に作ることができないため、ＦＰＤの大きさが調査対象と同等以上必要となるからである。従って、画素に配置されるスイッチング素子として、ＴＦＴ（薄膜トランジスタ）が用いられる。

ＦＰＤはＸ線を電荷に変換する方式の違いにより大きく２つに分類される。一つは、Ｘ線を蛍光に変換し、その蛍光を電荷に変換する間接変換方式であり、もう一つは、Ｘ線を直接電荷に変換する直接変換方式である。

間接変換方式のＦＰＤの従来例として特許文献１の第１図に開示された構造がある。これは、フォトダイオードとトランジスタの形成部に絶縁膜を介して蛍光体層が積層された構造を有している。Ｘ線の照射により蛍光体層が蛍光を発し、それをフォトダイオードで電荷に変換している。また、ここで用いるフォトダイオードとトランジスタをａ−Ｓｉ（アモルファスシリコン）で形成する例を開示している。

直接変換方式のＦＰＤの従来例として特許文献２の第１図に開示された構造がある。これはトランジスタに光導電層が接続された画素が、基板上に形成された構造を有している。Ｘ線は光導電層で吸収され直接電荷に変換される。また、ここでは光導電体層としてＺｎＯ、ＣｄＳ、ＣｄＳｅなどを用いる例を開示している。この両方式のＦＰＤ共に、信号は電荷として出力され、外部に設けられた積分器等の信号検出回路で電圧に変換され、デジタル化される。

近年、医療の分野において、Ｘ線診断装置に対し、低被曝化、高精細化が強く求められるようになってきた。低被曝化の為にＸ線照射量を減らすと、ＦＰＤで検出される信号電荷が減少しＳ/Ｎ比を劣化させる。また、高精細化の為にＦＰＤの画素サイズを小さくしても、それに応じて信号電荷も減少しＳ／Ｎ比が劣化する。つまり、低被曝化と高精細化を両立させるには、ＦＰＤのＳ／Ｎ比を高くすることが必要不可欠となるのである。

イメージセンサの高Ｓ／Ｎ化の技術として、ＣＭＯＳイメージセンサに適用されているＡＰＳ（アクティブピクセルセンサ）という技術がある。このＡＰＳは、固体撮像素子開発初期に既に提案されていた技術であり、例えば非特許文献１にその内容が記載されている。図１６は、非特許文献１に記載されたＡＰＳ技術による画素の回路図を示したものである。ＣＯＬＵＭＮ ＰＵＬＳＥ ｎ、ＬＩＮＥ ＰＵＬＳＥ ｍによりトランジスタＴ４、Ｔ５が導通状態となる期間に、ダイオードＤ１の電圧がトランジスタＴ３により出力配線であるＣＯＭＭＯＮ ＯＵＴＰＵＴに出力されるという動作を行う。つまり、信号はトランジスタＴ３で増幅され、バッファリングされて出力されるのである。従って、出力配線などでノイズが混入され難く、高いＳ／Ｎ比を得ることが可能となる。

上述のＡＰＳ技術を薄膜半導体に適用したイメージセンサの従来例として、特許文献３、特許文献４で開示された方法がある。特許文献３で開示された方法は、信号を増幅するトランジスタとしてａ−Ｓｉ ＴＦＴを用いる方法である。特許文献４で開示された方法は、信号を増幅するトランジスタとして多結晶Ｓｉ ＴＦＴを用いる例である。

特開平４−２０６５７３号公報、第４図、第５図 特開平１１−２１１８３２号公報、第１図 特開昭５６−１３８９６３号公報、第１図 特開昭５８−６８９６８号公報、第１図

ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ．ＥＤ−１５， Ｎｏ．４ ＰＥＴＥＲ Ｊ． Ｗ． ＮＯＢＬＥ Ｓｅｌｆ−Ｓｃａｎｎｅｄ Ｓｉｌｉｃｏｎ Ｉｍａｇｅ Ｄｅｔｅｃｔｏｒ Ａｒｒａｙｓ １９６８年４月 ２０６ページ、Ｆｉｇ．１１

しかしながら実際には、ａ−Ｓｉ ＴＦＴや多結晶Ｓｉ ＴＦＴをイメージセンサの信号増幅に用いた装置は殆ど実用化されていない。その理由を以下に説明する。

ａ−Ｓｉ ＴＦＴを信号の増幅に用いた場合、ＴＦＴのゲート‐ソース間に常にＴＦＴを導通状態とする電位が印加され続ける。ａ−Ｓｉ ＴＦＴでは、ゲート-ソース間に電圧が印加され続けると、電圧の極性に依らず閾値電圧が大きく変動する。そのため、信号増幅用にａ−Ｓｉ ＴＦＴを用いると、イメージセンサを使用し続けることで、その特性が変動し、出力される信号も変動してしまうという信頼性上の問題が生ずるのである。

多結晶Ｓｉ ＴＦＴの場合、ゲート−ソース間に電圧を印加し続けても、それに伴う閾値変動はａ−Ｓｉ ＴＦＴに比べはるかに小さい。しかし、多結晶Ｓｉ ＴＦＴの場合、閾値電圧の初期特性ばらつきがａ−Ｓｉ ＴＦＴに比べ極めて大きい。この特性ばらつきは、多結晶Ｓｉの結晶粒径のばらつきなどに起因する本質的な問題であり、極めて近傍に配置された素子間でも閾値電圧の差が大きい。このような閾値電圧のばらつきが生ずると、出力される信号にもばらつきが生じ、これがイメージセンサの画素毎にばらつくことから、ＦＰＮ（固定パターンノイズ）を発生させるのである。

上記説明したように、Ｘ線診断装置の低被曝化、高精細化を実現するために、トランジスタとしてＴＦＴを用いるＦＰＤにＡＰＳ技術を適用しても、ａ−Ｓｉ ＴＦＴの閾値電圧変動が生ずるという課題や、ｐ−Ｓｉ ＴＦＴの特性ばらつきに起因するＦＰＮの発生という課題が生じるのである。

本発明の目的は、信号増幅回路に用いられる薄膜半導体の閾値変動を大幅に抑制する信号増幅回路およびその駆動方法を提供し、その信号増幅回路を各画素に配置した信頼性上の問題を生じさせない、Ｓ／Ｎ比の高い放射線撮像装置用イメージセンサを提供することである。

上記目的を達成するために、本発明の第１の観点に係る増幅回路は、入力端子に印加された電圧に応じた電流を出力する増幅回路であって、前記増幅回路は少なくとも一つの酸化物半導体からなるトランジスタを含み、前記トランジスタのゲート端子は前記入力端子に接続され、前記トランジスタのソース端子は出力端子に接続され、前記増幅回路は信号を出力する出力期間と、信号を出力しない停止期間を有する動作を行い、前記トランジスタのドレイン端子の電位は、前記ゲート端子の電位よりも常に高い電位に設定されており、前記停止期間において、制御部により前記トランジスタのソース端子の電位が、前記トランジスタのドレイン端子の電位と等しくなるように制御されることを特徴とする。

上記目的を達成するために、本発明の第２の観点に係る増幅回路は、ソースフォロワ回路を含む構成であることを特徴とする。

上記目的を達成するために、本発明の第３の観点に係る増幅回路を用いたイメージセンサは、各画素に増幅回路と光電変換部を設けたイメージセンサであって、前記光電変換部は、直列に接続された光電変換素子と第１のトランジスタで構成され、前記増幅回路を構成する第２のトランジスタは、ゲート端子が前記光電変換素子と前記第１のトランジスタの接点に接続され、ソース端子が第３のトランジスタを介して読み出し配線に接続され、前記第１のトランジスタは第１の制御信号により光電変換素子を一定電位にリセットする機能を有し、前記第３のトランジスタは第２の制御信号により前記増幅回路の出力を前記読み出し配線に出力する機能を有しており、前記第２のトランジスタのドレイン端子の電位が、前記第２のトランジスタのゲート端子の電位よりも常に高い電位に設定されており、前記増幅回路の出力が前記読み出し配線に出力されている期間以外において、制御部により、前記第２のトランジスタのソース端子の電位が、前記第２のトランジスタのドレイン端子の電位と同電位になるように制御され、少なくとも前記第２のトランジスタは酸化物半導体であることを特徴とする。

上記目的を達成するために、本発明の第４の観点に係る増幅回路を用いたイメージセンサは、前記制御部が、前記第２のトランジスタのソース端子とドレイン端子に並列に接続された第４のトランジスタを有しており、前記第４のトランジスタのゲート端子は前記第１の制御信号及び前記第２の制御信号とは異なる第３の制御信号により制御されることを特徴とする。

上記目的を達成するために、本発明の第５の観点に係る増幅回路を用いたイメージセンサは、前記制御部が、前記第２のトランジスタのソース端子とドレイン端子に並列に接続された第４のトランジスタと、ドレイン端子とゲート端子が前記第１の制御信号に接続され、ソース端子が第４のトランジスタのゲート端子に接続された第５のトランジスタと、ゲート端子が前記第２の制御信号に接続され、ソース端子が電源に接続され、ドレイン端子が前記第４のトランジスタのゲート端子に接続された第６のトランジスタを有していることを特徴とする。

上記目的を達成するために、本発明の第６の観点に係る増幅回路を用いたイメージセンサは、前記制御部が、直列に接続された第７のトランジスタと、第１の容量を有しており、前記第７のトランジスタのゲート端子は第１の制御信号に接続され、ドレイン端子は前記第２のトランジスタのドレイン端子と接続され、ソース端子は前記第２のトランジスタのソース端子と接続されることを特徴とする。

上記目的を達成するために、本発明の第７の観点に係る増幅回路を用いたイメージセンサは、前記光電変換素子が、フォトダイオードと蛍光体で構成されることを特徴とする。

上記目的を達成するために、本発明の第８の観点に係る増幅回路を用いたイメージセンサは、前記光電変換素子が、２つの電極に狭持された光導電層と前記光導電層に直列に接続された第２の容量とで構成され、前記第１のトランジスタのドレイン端子が、前記光導電層と前記第２の容量との接点に接続されることを特徴とする。
また、本発明の第９の観点に係る増幅回路を用いたイメージセンサは、前記増幅回路は、ソースフォロワ回路を含む構成であることを特徴とする。

本発明によれば、信頼性上の問題を生じることない薄膜半導体を用いた増幅回路を実現することができる。

さらに本発明によれば、信頼性上の問題を生じることなく、イメージセンサの高Ｓ／Ｎ化を実現することができる。

本発明のイメージセンサの構成を示したブロック図である。 本発明のイメージセンサの画素の構成を示したブロック図である。 本発明のイメージセンサの光電変換部の構成を示した回路図である。 本発明の読み出し回路の単位回路を示した回路図である。 本発明のイメージセンサの動作を示したタイミングチャートである。 ａ−Ｓｉトランジスタ、酸化物半導体トランジスタのゲートストレス試験結果を示したグラフである。 本発明のイメージセンサの光電変換部の構成を示した回路図である。 本発明のイメージセンサの画素の構成を示した回路図である。 本発明のイメージセンサの動作を示したタイミングチャートである。 本発明のイメージセンサの画素の構成を示した回路図である。 本発明のイメージセンサの動作を示したタイミングチャートである。 本発明のイメージセンサの画素の構成を示した回路図である。 本発明のイメージセンサの動作を示したタイミングチャートである。 本発明のイメージセンサのデバイス構造を示した断面図である。 本発明のイメージセンサのデバイス構造を示した断面図である。 従来のイメージセンサの画素構成を示した回路図である。

本発明の実施の形態について図面を参照して詳細に説明する。なお、各図面における各構成要素の大きさや縮尺は、図の視認性を確保するために適宜変更して記載している。また、各図面におけるハッチングは、各構成要素を区別するためのものであり、必ずしも切断面を意味するものではない。

図１は、本発明に係るイメージセンサの構成を示したものである。基板１００上に読み出し配線Ｄ１〜Ｄ４、走査線Ｇ１〜Ｇ５が縦横に配置されている。読み出し配線、走査線で区画された位置には、画素２００がマトリクス状に配置されている。各読み出し配線は読み出し回路３００に接続され、各走査線は走査回路４００に接続されている。ここでは、画素が縦横に４×４配置された例を示しているが、画素の数は必要に応じて変えることができるのは言うまでも無い。ただし、走査線の数は画素の縦方向の数よりも１以上多く設ける必要がある。

図２は、画素の構成要素を示した回路図である。各画素には光電変換部２１０、光電変換部に接続された増幅用トランジスタ２２０、増幅用トランジスタ２２０の出力を制御する読み出し用トランジスタ２３０、増幅用トランジスタ２２０のソース電位を制御する、制御部２４０とで構成されている。光電変換部は、間接変換方式、直接変換方式のどちらとも用いることができる。

図３は、光電変換部に間接変換方式を用いた場合の一構成例を示したものである。この光電変換部は、フォトダイオード２１２とリセット用トランジスタ２１１と、図示していないが蛍光体とで構成される。リセット用トランジスタ２１１のゲート端子は走査線の一つであるＧｍ＋１に接続され、フォトダイオード２１２とリセット用トランジスタ２１１の接点であるノードａは、増幅用トランジスタ２２０に接続される。またリセット用トランジスタ２１１のドレイン端子はバイアス電源Ｖｅに接続される。

読み出し回路３００は、電圧増幅回路や電流−電圧変換回路を読み出し配線の数以上に設けることで構成することができる。図４は、読み出し回路３００を電圧増幅回路で構成した場合の単位回路を示したものである。これは、オペアンプ３１０の入力抵抗に抵抗３１１を、負帰還抵抗に抵抗３１２を接続した構成である。

走査回路４００は、走査線を順次駆動するパルスを出力する回路であり、例えば液晶表示装置のゲートドライバ回路と同様の構成のものを用いることができる。

読み出し回路及び走査回路は、イメージセンサ基板上に形成しても良く、基板上にＣＯＧ（チップオングラス）接続したり、ケーブルを介して接続しても良い。

先に示したトランジスタは、酸化物薄膜半導体により構成する。光電変換部に間接変換方式を用いる場合は、フォトダイオードとしてａ−Ｓｉ：Ｈ（水素化アモルファスシリコン）薄膜を用いることができる。特にｐ、ｉ、ｎ型の積層構造にすることが性能上望ましい。

次に、図５のタイミングチャートを用い動作について説明する。これは、４×４の画素を有する本発明のイメージセンサの全画素の信号を読み出す期間の動作について記したものである。図中のＶａ１〜Ｖａ４はそれぞれ異なる行の画素のノードａの電位を示しており、Ｖｂ１〜Ｖｂ４はそれぞれ異なる行の画素のノードｂの電位を示している。また、Ｖｇｓ１〜Ｖｇｓ４はそれぞれ異なる行の画素の増幅用トランジスタ２２０のソース−ゲート間電圧を示している。

期間Ｔｘにおいて、Ｘ線が放射され、調査物を透過したＸ線がイメージセンサに照射される。光電変換部に間接変換方式を用いた場合、イメージセンサに照射されたＸ線は蛍光体を励起し光を放射させる。蛍光体から放射された光は、フォトダイオード２１２を照射し、フォトダイオード２１２でホール、エレクトロンのペアが生成される。ここで、フォトダイオード２１２はＶｅに逆バイアスされ、リセット用トランジスタ２１１が非導通状態であるため、ホール及びエレクトロンはそれぞれ内部電界により逆方向に走行し、フォトダイオード２１２に蓄積された電荷を減らす。従って、ノードａの電圧が変化することになる。この電荷の変動量をΔＱとすると、ノードａの電圧変化量Ｖｓは以下のようになる。

ここで、Ｃｄはフォトダイオードの容量である。

期間Ｔ１において、走査線Ｇ１に読み出し用トランジスタ２３０が導通状態となるパルスが印加される。これにより走査線Ｇ１に読み出し用トランジスタ２３０が接続された全ての画素で、読み出し用トランジスタ２３０が導通状態となる。この期間において制御部２４０が増幅用トランジスタ２２０のソース（ノードｂ）電位を、ドレイン電位（ノードｃ）と同じに保つ動作を停止する。すると、光電変換部のノードａの電位に応じた電流が、増幅用トランジスタ２２０のソース−ドレイン間に流れる。これが、読み出し用トランジスタ２３０を介して読み出し配線に流れ、読み出し回路に入力される。ここで、読み出し回路として図４に示した構成の回路を用い、抵抗３１１を十分大きな抵抗値に設定すると、増幅用トランジスタ２２０は、ソースフォロワ回路として機能するため、増幅用トランジスタ２２０のソース（ノードｂ）の電位Ｖｂは以下の式で近似される電圧となる。

ここで、Ｖｔｈは増幅用トランジスタ２２０の閾値電圧である。

この電圧Ｖｂが読み出し回路により増幅され出力される。検出回路の出力電圧は入力抵抗３１１の値Ｒ１と帰還抵抗３１２の抵抗値Ｒ２とで以下のように決まる。

ここで、ＶｂがＸ線の照射強度に依存した電圧Ｖｓの関数であるから、出力電圧Ｖｏｕｔにより、Ｘ線の照射強度を測定することが可能となる。

期間Ｔ２において、走査線Ｇ１の電位が読み出し用トランジスタ２３０を非導通状態とする電位に変わり、走査線Ｇ２に読み出し用トランジスタ２３０を導通状態とするパルスが印加される。これにより、走査線Ｇ１に読み出し用トランジスタ２３０が接続された全ての画素において、読み出し用トランジスタ２３０が非導通状態となり、制御部２４０が増幅用トランジスタ２２０のソース（ノードｂ）をドレイン（ノードｃ）と同電位とする。そして、光電変換部のリセットトランジスタ２１１が導通状態となる。

リセットトランジスタ２１１のドレイン端子はフォトダイオード２１２をバイアスする電圧Ｖｅが印加されており、リセットトランジスタ２１１が導通状態となることで、フォトダイオード２１２が逆バイアスされる。ここで示した例では、フォトダイオード２１２のカソード端子をＧＮＤレベルとしているので、Ｖｅは正の電圧とする。

またこの期間Ｔ２では、走査線Ｇ２に読み出し用トランジスタ２３０が接続された全ての画素で、ノードａの電位に依存した増幅用トランジスタ２２０のソース（ノードｂ）の電圧が、読み出し用トランジスタ２３０を介して読み出し配線に出力され、読み出し回路により増幅され出力される。

これら動作を全ての走査線に対して行なうことにより、イメージセンサの全画素の信号が読み出され、フォトダイオードが所定の電圧Ｖｅにリセットされる。

ノードａの電位は、最大ＧＮＤからＶｅの範囲まで変動するので、増幅用トランジスタ２２０のドレイン端子に印加する電圧Ｖｐは、少なくともＶｅにトランジスタの閾値電圧Ｖｔｈを加えた以上の電圧に設定する。

本発明によれば、信頼性上の問題を生じさせることなく、イメージセンサのＳ/Ｎ比を高めることが可能となる。その理由について、以下に説明する。

まず高Ｓ／Ｎ化が実現できる理由について説明する。従来のＦＰＤでは、光電変換部の信号が電荷の形で読み出し回路に転送されていた。一方、検出される信号電荷は数ｐＣ程度と小さく、検出回路に要求される精度は１ｐＣ以下であった。また、ＦＰＤの外形は、通常のＣＣＤセンサやＣＭＯＳセンサに比べ遥かに大きくなる為、信号電荷を転送する読み出し配線は長くなり、ノイズの影響を受けやすい。さらにイメージセンサ内で、読み出し配線は他の配線と多くの交差部を持ち、この交差部で形成される容量結合を介してノイズが混入する。読み出し配線の長さはイメージセンサの外形とほぼ等しく、アンテナの様に外乱ノイズの影響も受けやすくなる。従って、従来のＦＰＤのように信号を電荷として読み出すイメージセンサでは、Ｓ／Ｎ比を高くするのが困難であった。

一方、本発明では、信号電荷は増幅用トランジスタで電流増幅され、読み出し回路で電圧として検出される。つまり増幅用トランジスタにより出力インピーダンスを低くできるため、ノイズに強くなるのである。結果として高Ｓ／Ｎ化が実現できる。

次に信頼性上の問題を抑制できる理由について説明する。図２に示したような増幅用トランジスタ２２０を画素に設けると、通常、増幅用トランジスタのソース−ゲート間には正の極性の電圧が印加され続ける。これは、ソース電位がゲート電位よりも閾値分だけ低くなるからである。たとえ読み出し用トランジスタ２３０で、増幅用トランジスタ２２０のソースが負荷となる読み出し配線や読み出し回路３００から遮断されていたとしても、読み出し用トランジスタ２３０のリークにより、増幅用トランジスタ２２０のソース電位はゲート電位よりも低くなり、ソース−ゲート間に正の極性の電圧が印加されることになる。

図６は、ａ−Ｓｉトランジスタと、酸化物半導体トランジスタのゲートバイアスを印加した際の閾値変動測定した結果である。酸化物半導体の材料としてはＩｎ−Ｇａ−Ｚｎ−Ｏを用いている。これによれば、ａ−Ｓｉトランジスタ、酸化物半導体トランジスタ共に、ソース−ゲート間に正のバイアスを印加し続けると閾値が変動することがわかる。従って、従来のＡＰＳ構成の画素では、増幅用トランジスタ２２０の閾値電圧が変動してしまう。一方、ソース−ゲート間に負のバイアスを印加した場合、ａ−Ｓｉトランジスタでは、閾値電圧が変動するが、酸化物半導体トランジスタでは、閾値電圧が殆ど変動しないことを発明者らは発見した。

本発明よるイメージセンサではトランジスタを酸化物半導体で構成している。そして、画素の増幅用トランジスタ２２０のソース電位を、制御部２４０により、読み出し用トランジスタ２３０が導通する期間以外でドレイン電位と同じになるように制御している。ここで、ゲート電位の最大値はＶｅ、ドレイン電位はＶｐであり、ＶｐをＶｅよりも高く設定していることから、読み出し用トランジスタ２３０が同通する期間以外では、ソース−ゲート間電位は負の極性となっている。つまり図５で示したように、増幅用トランジスタ２２０のソース−ゲート間電圧Ｖｇｓ１〜Ｖｇｓ４は、信号を読み出している期間である読み出し用トランジスタ２３０が導通している期間を除いて常に負の電圧となるのである。したがって、閾値電圧が殆ど変動しない。よって信頼性上の問題を大幅に抑制することが可能となる。

以上の説明では、光電変換部に間接変換方式を用いる例を示したが、直接変換方式を用いても同様の効果が得られる。図７は、光電変換部に直接変換方式を用いた場合の一構成例を示したものである。この光電変換部は、光導電層２１３とリセット用トランジスタ２１１、容量２１４で構成される。リセット用トランジスタ２１１のゲート端子は走査線の１つＧｍ＋１に接続され、光導電層２１３の一端と容量２１４の一端とリセット用トランジスタ２１１のドレインとが接続されたノードａは、増幅用トランジスタ２２０のゲートに接続される。また、光導電層２１３のもう一端はバイアス電源Ｖｆに接続され、容量２１４のもう一端とリセット用トランジスタ２１１のソース端子は電源Ｖｈに接続される。この光導電層２１３には、ＣｄＳなどを数百μｍ以上積層した厚膜を電極で挟んだ構造のものを用いることができる。

光電変換部にＸ線が照射されると、Ｘ線は光導電層２１３で吸収されホール、エレクトロンのペアを生成する。ここで、光導電層２１３には電圧Ｖｆ−Ｖｈが印加されており、リセット用トランジスタ２１１が非導通であるため、光導電層２１３で生成されたホール及びエレクトロンは、内部電界により光導電層２１３内を走行し、電極に保持された電荷を減少させる。

動作方法は、間接変換方式と同様の方法を用いることができる。先ず、リセット用トランジスタ２１１で、ノードａをＶｈの電位に充電することで容量２１４の電荷をリセットする。その後、Ｘ線が照射されると光導電層２１３で生成されたホール、エレクトロンのペアにより光導電層２１３の両端に保持された電荷が減少する。これに伴いノードａの電位が変動する。このＶａの値は以下のようになる。

ここで、ΔＱはＸ線照射により減少した電荷量であり、Ｃｐ、Ｃｓはそれぞれ、光導電層２１３の容量と容量２１４の容量である。従って、想定される最大のΔＱｍａｘを元に、増幅用トランジスタ２２０のドレイン電圧Ｖｐを以下のように設定する。尚、Ｖｔｈは増幅用トランジスタの閾値電圧である。

上記構成及び動作方法によれば、読み出し用トランジスタ２３０が導通する期間において、このノードａの電位を増幅用トランジスタ２２０で電流増幅して読み出すことにより、Ｘ線の照射強度に応じた信号電圧を得ることができる。

本発明の要点は、イメージセンサの各画素に増幅用トランジスタを配置した構成を用い、そのトランジスタを酸化物半導体で形成する点と、増幅用トランジスタから信号を出力しない期間の殆どの期間において、増幅用トランジスタのソース端子をドレイン端子と同電位にすることである。これにより、先述の効果を得ることが可能となる。

図８は、本発明のイメージセンサの第１の実施例の画素部の構成を示したものである。これは、光電変換部に間接変換方式を用い、制御部の構成を詳細に示したものである。制御部以外の構成は、本発明の実施形態として示した構成と同じである。トランジスタには酸化物半導体を用いる。

この実施例における制御部は、増幅用トランジスタ２２０のソース端子とドレイン端子に並列にトランジスタ２４１が配置された構成である。トランジスタ２４１のゲート端子は、制御線Ａｄｍに接続されている。

図９は動作を示したタイミングチャートである。図示していないが、期間Ｔｍの前にＸ線がイメージセンサに照射されており、画素にはＸ線照射強度に応じた電荷が発生し、フォトダイオード２１２のカソード端子が接続されているノードａの電圧がＶｅよりＶｓだけ減少しているとする。期間Ｔｍでは、走査線Ｇｍにトランジスタを導通状態とするパルスが印加され、読み出し用トランジスタ２３０が導通状態となる。制御線Ａｄｍにはトランジスタを非導通状態とする電位が印加され、トランジスタ２４１が非導通状態となる。すると、増幅用トランジスタ２２０のソース−ドレイン間には、ノードａの電圧に応じた電流が流れ、読み出し用トランジスタ２３０及び読み出し配線Ｄｎを介して、読み出し回路に入力され信号が読み出される。

期間Ｔｍ＋１では、走査線Ｇｍ＋１にトランジスタを導通状態とするパルスが印加され、リセット用トランジスタ２１１が導通状態となることで、フォトダイオード２１２がＶｅに逆バイアスされる。また、走査線Ｇｍの電位はトランジスタを非導通状態とする電位であり、読み出し用トランジスタ２３０は非導通状態となる。制御線Ａｄｍの電位は、期間Ｔｍ以外にトランジスタを導通状態とする電位が印加され続けるので、トランジスタ２４１が導通状態となる。すると、トランジスタ２４１により増幅用トランジスタ２２０のソース電位がドレイン電位と等しくＶｐとなる。従って、増幅用トランジスタ２２０のソース−ゲート間電圧は、信号を読み出す期間以外は常に負極性の電圧となる。

実施例１によるイメージセンサでは、信頼性上の問題を生じさせることなく、イメージセンサのＳ／Ｎ比を高めることが可能となる。

Ｓ／Ｎ比が高くなる理由は、本発明の実施形態によるイメージセンサで説明した理由と同じである。

信頼性上の問題を生じさせない理由は、増幅用トランジスタ２２０が酸化物半導体で構成されており、さらに信号を読み出す期間以外において、トランジスタ２４１により、増幅用トランジスタ２２０のソース端子の電圧がドレイン端子の電圧と等しく保たれるため、ソース−ゲート間電圧が負極性電圧となる。従って、本発明の実施形態によるイメージセンサで説明した理由と同じで、信頼性上の問題を生じさせない。

図１０は、本発明のイメージセンサの第２の実施例の画素部の構成を示したものである。これは、光電変換部に間接変換方式を用い、制御部の構成を詳細に示したものである。制御部以外の構成は、本発明の実施形態として示した構成と同じである。トランジスタには酸化物半導体を用いる。

この実施例における制御部は、増幅用トランジスタ２２０のソース端子とドレイン端子に並列に、トランジスタ２４１が配置された構成である。トランジスタ２４１のゲート端子は、ドレイン端子が走査線Ｇｍ＋1に接続されたトランジスタ２４３のソース端子と、ソース端子がＧＮＤに接続されたトランジスタ２４２のドレイン端子に接続されている。トランジスタ２４３のゲート端子は走査線Ｇｍ＋1に接続され、トランジスタ２４２のゲート端子は走査線Ｇｍに接続されている。ここで図示していないが、トランジスタ２４１のゲート端子に一端が固定電位に接続された容量を接続しても良い。

図１１は動作を示したタイミングチャートである。図示していないが、期間Ｔｍの前にＸ線がイメージセンサに照射されており、画素にはＸ線照射強度に応じた電荷が発生し、フォトダイオード２１２のカソード端子が接続されているノードａの電圧がＶｅよりＶｓだけ減少しているとする。期間Ｔｍでは、走査線Ｇｍにトランジスタを導通状態とするパルスが印加され、読み出し用トランジスタ２３０が導通状態となる。同時に制御部のトランジスタ２４２も導通状態となる。ここで走査線Ｇｍ＋１はトランジスタを非導通状態とする電位であるので、トランジスタ２４３は非導通状態である。その為、トランジスタ２４１のゲート電位がＧＮＤレベルになり、トランジスタ２４１は非導通状態となる。すると、増幅用トランジスタ２２０のソース−ドレイン間には、ノードａの電圧に応じた電流が流れ、読み出し用トランジスタ２３０及び読み出し配線Ｄｎを介して、読み出し回路に入力され信号が読み出される。

期間Ｔｍ＋１では、走査線Ｇｍ＋１にトランジスタが導通状態となるパルスが印加され、リセット用トランジスタ２１１が導通状態となることで、フォトダイオード２１２がＶｅに逆バイアスされる。同時にトランジスタ２４３も導通状態となる。走査線Ｇｍの電位はトランジスタを非導通状態とする電位であり、読み出し用トランジスタ２３０は非導通状態となる。同時にトランジスタ２４２が非導通状態となる。従って、トランジスタ２４１のゲート電位は走査線Ｇｍ＋１に印加された電圧よりもトランジスタ２４３の閾値電圧分だけ小さい電圧となる。ここで、この期間の走査線Ｇｍ＋１に印加されるパルスの波高を電圧Ｖｐよりも少なくともトランジスタ２４３の閾値電圧以上に設定することで、トランジスタ２４３は導通状態となる。これにより増幅用トランジスタ２２０のソース電位がドレイン電位と等しくＶｐとなる。走査線Ｇｍ、Ｇｍ＋1は、次に読み出し動作を行うまでトランジスタを非導通状態とする電位のままであるため、トランジスタ２４１のゲート電位は、トランジスタ２４１を導通状態とする電位を保つことになる。ここで、トランジスタ２４２、２４３のリーク電流が無視できない場合は、トランジスタ２４１に容量を接続すれば良い。

この動作では、増幅用トランジスタ２２０のソース−ゲート間電圧は、信号を読み出す期間以外は常に負極性の電圧となる。

第２の実施例によるイメージセンサでは、信頼性上の問題を生じさせることなく、イメージセンサのＳ／Ｎ比を高めることが可能となる。

その理由は第１の実施例で説明した理由と同じである。

さらに第２の実施例によるイメージセンサでは、フォトダイオード２１２の受光面積を大きくすることが可能となる。

その理由は、基板上に配線やトランジスタをレイアウトする場合、配線の面積の方が大きくなるのが普通である。これは、配線が上下、左右に隣接する画素間を結ぶようにレイアウトされることが考えれば明らかである。第２の実施例では、１つの画素に設けるトランジスタの数は増えるが、配線の数は減っている。従って、フォトダイオードの受光面積を大きくすることが可能となる。これにより、Ｓ／Ｎ比のさらなる向上が得られる。

図１２は、本発明のイメージセンサの第３の実施例の画素部の構成を示したものである。これは、光電変換部に間接変換方式を用い、制御部の構成を詳細に示したものである。制御部以外の構成は、本発明の実施形態として示した構成と同じである。トランジスタには酸化物半導体を用いる。

この実施例における制御部は、増幅用トランジスタ２２０のソース端子にソース端子が接続され、ドレイン端子が電源Ｖｐに接続されたトランジスタ２４４と、増幅用トランジスタ２２０のソース端子に一端が接続され、もう一端がＧＮＤ配線に接続された容量２４５で構成される。トランジスタ２４４のゲート端子は走査線Ｇｍ＋１に接続されている。

図１３は動作を示したタイミングチャートである。図示していないが、期間Ｔｍの前にＸ線がイメージセンサに照射されており、画素にはＸ線照射強度に応じた電荷が発生し、フォトダイオード２１２のカソード端子が接続されているノードａの電圧がＶｅよりＶｓだけ減少しているとする。期間Ｔｍでは、走査線Ｇｍにトランジスタを導通状態とするパルスが印加され、読み出し用トランジスタ２３０が導通状態となる。これにより、増幅用トランジスタ２２０のソース−ドレイン間には、ノードａの電圧に応じた電流が流れ、読み出し用トランジスタ２３０及び読み出し配線Ｄｎを介して、読み出し回路３００に入力され信号が読み出される。

期間Ｔｍ＋１では、走査線Ｇｍ＋１にトランジスタが導通状態となるパルスが印加され、リセット用トランジスタ２１１が導通状態となることで、フォトダイオード２１２がＶｅに逆バイアスされる。同時にトランジスタ２４４も導通状態となる。これにより容量２４５に電圧Ｖｐが書き込まれる。ここで、容量２４５の容量値を、トランジスタ２３０のリーク電流と読み出し周期との積で決まるリーク電荷が生じても電圧変動が無視できる程度の値に設定すると、増幅用トランジスタ２２０のソース電位は、ほぼＶｐ電位を保つ。

この動作では、増幅用トランジスタ２２０のソース−ゲート間電圧は、信号を読み出す期間以外は常に負極性の電圧となる。

第３の実施例によるイメージセンサでは、信頼性上の問題を生じさせることなく、イメージセンサのＳ／Ｎ比を高めることが可能となる。

その理由は第１の実施例で説明した理由と同じである。

さらに第３の実施例によるイメージセンサでは、フォトダイオード２１２の受光面積を大きくすることが可能となる。

その理由は、制御部を構成するトランジスタの数が第１の実施例と等しく、配線の数は第１の実施例よりも少ないからである。これにより、Ｓ／Ｎ比のさらなる向上が得られる。

上記に説明した本発明のイメージセンサは、以下のように製造することができる。

図１４は、本発明のイメージセンサで、光電変換部に間接変換方式を用いた場合のデバイス構造を示したものである。

基板５１０の上にゲート金属５２０の積層し、パターニングを行なう。基板５１０には、ガラス基板などを用いることができる。ゲート金属５２０には、Ａｌ合金などを用いることができる。次に、ゲート絶縁膜５２１を成膜する。ゲート絶縁膜５２１には、ＳｉＯ_２やＳｉＯ_２とＳｉＮの積層膜などを用いることができるが、次に積層する酸化物半導体との界面はＳｉＯ_２となるようにすることが望ましい。その後、酸化物半導体層５２２を積層し、パターニングを行なう。酸化物半導体層５２２には、Ｉｎ−Ｇａ−Ｚｎ−Ｏなどを用いることができる。次に、チャネル保護膜５２３となるＳｉＯ_２を成膜し、パターニングを行い、ソース、ドレイン金属５２４を積層、パターニングを行なう。ソース、ドレイン金属５２４には酸化物半導体とのオーミック性を考慮し、Ｍｏ、Ｔｉ及びその積層膜などを用いる。次に層間膜５２５を積層する。層間膜５２５にはＳｉＯ_２、ＳｉＯ_２とＳｉＮの積層膜などを用いることができる。ここまでがトランジスタ形成の為のプロセスとなる。

次にフォトダイオードの形成を行なう。層間膜５２５の上にフォトダイオードの下部電極５３０を積層し、パターニングする。下部電極５３０にはＣｒ、Ａｌ合金などを用いることができる。その上にｎ＋ａ−Ｓｉ（５４０）、ｉ−ａ−Ｓｉ（５４１）、ｐ＋ａ−Ｓｉ（５４２）を連続成膜し、上部電極となる透明金属膜５５０を成膜する。透明金属膜５５０にはＩＴＯなどを用いることができる。これらをパターニングした後に、平坦化膜５５１を積層する。平坦化膜５５１にはアクリル樹脂等を用いることができる。その上にバイアス配線となる金属膜５５２を成膜、パターニングする。バイアス配線５５２にはＡｌ合金等を用いることができる。その上に保護膜５５３を形成し、その上に蛍光体５６０を積層する。保護膜５５３にはアクリル樹脂等を用いることができ、蛍光体５６０にはＣｓＩの柱状結晶などを用いることができる。

尚、各種金属膜間を電気的に接続するためのコンタクトホールは、必要に応じてゲート絶縁膜５２１、層間膜５２５、平坦化膜５５１、保護膜５５３に形成する。

図１５は、本発明のイメージセンサで、光電変換部に直接変換方式を用いた場合のデバイス構造を示したものである。

トランジスタを形成するまでのプロセスは、間接変換方式と同じである。層間膜５２５の上に、下部電極５３０を積層し、パターニングする。下部電極５３０にはＣｒ、Ａｌ合金などを用いることができる。その後、光導電層５７０を積層する。光導電層５７０にはＣｄＳｅなどを用いることができる。その上に上部電極５８０となる金属膜を積層する。上部電極５８０には、ＩＴＯやＡｌ等を用いることができるが、Ｘ線の透過率を考慮し原子数の少ないものを選択するのが望ましい。

各種金属膜間を電気的に接続するためのコンタクトホールは、必要に応じてゲート絶縁膜５２１、層間膜５２５等に形成する。

１００ イメージセンサ
２００ 画素
２１０ 光電変換部
２１１ リセット用トランジスタ
２１２ フォトダイオード
２１３ 光導電層
２１４ 容量
２２０ 増幅用トランジスタ
２３０ 読み出し用トランジスタ
２４０ 制御部
２４１、２４２、２４３、２４４ トランジスタ
２４５ 容量
３００ 読み出し回路
３１０ オペアンプ
３１１、３１２ 抵抗
４００ 走査回路
５１０ 基板
５２０ ゲート金属
５２１ ゲート絶縁膜
５２２ 酸化物半導体膜
５２３ チャネル保護膜
５２４ ソース、ドレイン金属
５２５ 層間膜
５３０ 下部電極
５４０ ｎ＋ａ−Ｓｉ
５４１ ｉ ａ−Ｓｉ
５４２ ｐ＋ａ−Ｓｉ
５５０、５８０ 上部電極
５５１ 平坦化膜
５５２ 金属膜
５５３ 保護膜
５６０ 蛍光体
５７０ 光導電層

Claims (9)

1. 入力端子に印加された電圧に応じた電流を出力する増幅回路であって、
   前記増幅回路は少なくとも一つの酸化物半導体からなるトランジスタを含み、
   前記トランジスタのゲート端子は前記入力端子に接続され、
   前記トランジスタのソース端子は出力端子に接続され、
   前記増幅回路は信号を出力する出力期間と、信号を出力しない停止期間を有する動作を行い、
   前記トランジスタのドレイン端子の電位は、前記ゲート端子の電位よりも常に高い電位に設定されており、
   前記停止期間において、制御部により前記トランジスタのソース端子の電位が、前記トランジスタのドレイン端子の電位と等しくなるように制御される
   ことを特徴とする増幅回路。
2. ソースフォロワ回路を含む構成であることを特徴とする請求項１に記載の増幅回路。
3. 各画素に増幅回路と光電変換部を設けたイメージセンサであって、
   前記光電変換部は、直列に接続された光電変換素子と第１のトランジスタで構成され、
   前記増幅回路を構成する第２のトランジスタは、ゲート端子が前記光電変換素子と前記第１のトランジスタの接点に接続され、ソース端子が第３のトランジスタを介して読み出し配線に接続され、
   前記第１のトランジスタは第１の制御信号により光電変換素子を一定電位にリセットする機能を有し、
   前記第３のトランジスタは第２の制御信号により前記増幅回路の出力を前記読み出し配線に出力する機能を有しており、
   前記第２のトランジスタのドレイン端子の電位が、前記第２のトランジスタのゲート端子の電位よりも常に高い電位に設定されており、
   前記増幅回路の出力が前記読み出し配線に出力されている期間以外において、制御部により、前記第２のトランジスタのソース端子の電位が、前記第２のトランジスタのドレイン端子の電位と同電位になるように制御され、
   少なくとも前記第２のトランジスタは酸化物半導体である
   ことを特徴とするイメージセンサ。
4. 前記制御部が、前記第２のトランジスタのソース端子とドレイン端子に並列に接続された第４のトランジスタを有しており、
   前記第４のトランジスタのゲート端子は前記第１の制御信号及び前記第２の制御信号とは異なる第３の制御信号により制御される
   ことを特徴とする請求項３に記載のイメージセンサ。
5. 前記制御部が、前記第２のトランジスタのソース端子とドレイン端子に並列に接続された第４のトランジスタと、
   ドレイン端子とゲート端子が前記第１の制御信号に接続され、ソース端子が第４のトランジスタのゲート端子に接続された第５のトランジスタと、
   ゲート端子が前記第２の制御信号に接続され、ソース端子が電源に接続され、ドレイン端子が前記第４のトランジスタのゲート端子に接続された第６のトランジスタを有している
   ことを特徴とする請求項３に記載のイメージセンサ。
6. 前記制御部が、直列に接続された第７のトランジスタと、第１の容量を有しており、
   前記第７のトランジスタのゲート端子は第１の制御信号に接続され、ドレイン端子は前記第２のトランジスタのドレイン端子と接続され、ソース端子は前記第２のトランジスタのソース端子と接続されることを特徴とする請求項３に記載のイメージセンサ。
7. 前記光電変換素子が、フォトダイオードと蛍光体で構成されることを特徴とする請求項３乃至６に記載のイメージセンサ。
8. 前記光電変換素子が、２つの電極に狭持された光導電層と前記光導電層に直列に接続された第２の容量とで構成され、
   前記第１のトランジスタのドレイン端子が、前記光導電層と前記第２の容量との接点に接続されることを特徴とする請求項３乃至６に記載のイメージセンサ。
9. 前記増幅回路は、ソースフォロワ回路を含む構成であることを特徴とする請求項３乃至８に記載のイメージセンサ。

Images