JP2010200025A - 固体撮像装置 - Google Patents

Abstract

【課題】信頼性の高い固体撮像装置を提供する。
【解決手段】本発明の固体撮像装置は、フォトダイオード８３、転送トランジスタ８４、フローティングディフュージョン８６、ソース及びドレインのいずれか一方がフローティングディフュージョン８６に接続されたリセットトランジスタ８５、増幅トランジスタ８７及び選択トランジスタ８８をそれぞれが有し、２次元状に配列された複数の単位セル８１と、リセットトランジスタ８５のソース及びドレインのいずれか他方と、増幅ランジスタ８７のドレインとに接続されたドレイン線８Ｄと、ドレイン線８Ｄに接続されてドレイン線８Ｄの電位を設定することにより、フローティングディフュージョン８６の電位をリセット電位及びリセット電位より小さい電位のいずれかとする電位切替回路９１とを備える。
【選択図】図１

Description

本発明は、固体撮像装置に関する。

近年、固体撮像装置として、ＭＯＳ型の固体撮像装置の開発が各所で活発に進められている。これは、単位セル毎に光電変換手段で得られた信号をＭＯＳトランジスタで増幅して取り出す構造を有した固体撮像装置である。

図１０は、特許文献１に示された従来技術の固体撮像装置、即ちＭＯＳ型固体撮像装置の構成を示す図である。

ＭＯＳ型固体撮像装置１００１は、複数の単位セル１００２が行列状に配列されたセンサ部１００３と、センサ部１００３を駆動する垂直走査回路１００４及び水平走査回路１００５と、センサ部１００３の一行分の単位セル１００２の信号を受けるＣＤＳ（相関二重サンプリング）／信号保持回路１００６と、出力アンプ１００７とを有して成る。

また、各単位セル１００２は、光電変換を行うフォトダイオードＰＤと、フォトダイオードＰＤの信号電荷を検出部（フローティングディフュージョン）Ｎに転送する転送トランジスタ（ＭＯＳトランジスタ）ＱＴと、検出部Ｎの電位に応じた信号電圧を垂直信号線１００８に出力する増幅トランジスタ（ＭＯＳトランジスタ）ＱＡと、単位セル１００２の行を選択するアドレストランジスタ（ＭＯＳトランジスタ）ＱＤと、検出部Ｎの電位をリセットするリセットトランジスタ（ＭＯＳトランジスタ）ＱＲとからなる。

フォトダイオードＰＤは、そのカソードが転送トランジスタＱＴの一方の主電極（ソース電極及びドレイン電極の一方）に接続され、そのアノードが接地される。転送トランジスタＱＴの他方の主電極（ソース電極及びドレイン電極の他方）は、増幅トランジスタＱＡのゲート電極に接続されると共に、リセットトランジスタＱＲの一方の主電極（ソース電極及びドレイン電極の一方）に接続される。転送トランジスタＱＴのゲート電極は垂直走査回路１００４からの垂直読出し線１０１１に接続される。増幅トランジスタＱＡは、その一方の主電極（ソース電極及びドレイン電極の一方）が電源電圧Ｖｄｄに接続され、他方の主電極（ソース電極及びドレイン電極の他方）がアドレストランジスタＱＤを介して垂直信号線１００８に接続される。アドレストランジスタＱＤのゲート電極は垂直走査回路１００４からの垂直選択線１０１２に接続される。リセットトランジスタＱＲは、その他方の主電極（ソース電極及びドレイン電極の他方）が電源電圧Ｖｄｄに接続され、そのゲート電極が垂直走査回路１００４からのリセット線１０１３に接続される。垂直選択線１０１２にはバッファ回路１０１５が接続され、リセット線１０１３にはバッファ回路１０１６が接続され、垂直読出し線１０１１にはバッファ回路１０３１が接続される。バッファ回路１０３１には負電圧生成回路１０２１が接続されている。

垂直信号線１００８の一端は、負荷トランジスタＱＬに接続され、他端はトランジスタＱＳに接続されている。トランジスタＱＳはＣＤＳ／信号保持回路１００６と接続され、ＣＤＳ／信号保持回路１００６の信号電圧は列選択トランジスタＱＨを介して水平信号線１００９に出力される。
特開２００２−２１７３９７号公報

ところで、従来のＭＯＳ型固体撮像装置では微細化が進むと耐圧が下がる。さらに、単位セルの特性維持のために、単位セルを構成するトランジスタへの印加電圧として昇圧電圧及び降圧電圧を使用した場合、トランジスタの端子間に大きな電位差が発生して、ゲート耐圧に関わる信頼性の劣化が問題となる。

具体的には、特許文献１に示された従来技術のＭＯＳ型固体撮像装置では、フローティングディフュージョンに信号電荷を蓄積する前に、まず転送トランジスタのゲート電極に負電圧が与えられた状態で、リセットトランジスタをオン状態としてフローティングディフュージョンの電位がリセット電位に引き上げられる。従って、転送トランジスタのゲート電極に負電圧が印加され、転送トランジスタがオフ状態となっている区間では転送トランジスタのゲート−ソース間にかかる電位差が大きくなる。

そこで、本発明はかかる問題点に鑑み、信頼性の高い固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の固体撮像装置は、入射光を光電変換するフォトダイオードと、前記フォトダイオードで生成された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を蓄積するフローティングディフュージョンと、ソース及びドレインのいずれか一方が前記フローティングディフュージョンに接続され、前記フローティングディフュージョンの電位をリセット電位とするリセットトランジスタと、前記フローティングディフュージョンの電位に応じた信号電圧を出力する増幅トランジスタと、前記増幅トランジスタから出力された信号電圧を出力する選択トランジスタとを有し、２次元状に配列された複数の単位セルと、前記リセットトランジスタのソース及びドレインのいずれか他方と、前記増幅トランジスタのドレインとに接続されたドレイン線と、前記ドレイン線に接続されて前記ドレイン線の電位を設定することにより、前記フローティングディフュージョンの電位をリセット電位及びリセット電位より小さい電位のいずれかとする電位切替回路とを備えることを特徴とする。

これによって、フローティングディフュージョンの電位をリセット電位より小さい電位とすることができる。従って、単位セルに含まれ、フローティングディフュージョンに接続された転送トランジスタ及びリセットトランジスタの端子間、例えばゲート−ソース間にかかる電位差を低減できるので、信頼性の高いＭＯＳ型固体撮像装置を実現することができる。

ここで、前記電位切替回路は、前記ドレイン線と電源線との間に挿入された回路であり、前記電源線により供給される電源電圧を前記リセット電位として供給することが好ましい。

これによって、簡易な構成で信頼性の高いＭＯＳ型固体撮像装置を実現することができる。

また、本発明は、入射光を光電変換するフォトダイオードと、前記フォトダイオードで生成された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンの電位をリセット電位とするリセットトランジスタと、前記フローティングディフュージョンの電位に応じた信号電圧を出力する増幅トランジスタと、前記増幅トランジスタから出力された信号電圧を出力する選択トランジスタとを有し、２次元状に配列された複数の単位セルと、前記単位セルの列毎に設けられ、前記選択トランジスタから出力される信号電圧を垂直方向に伝達する垂直信号線と、前記垂直信号線と接続されて前記垂直信号線の電位を設定することにより、前記増幅トランジスタのソース及びゲート間が持つ寄生容量のカップリングを経由して前記フローティングディフュージョンの電位をリセット電位より小さい電位とする電位切替回路とを備えることを特徴とする固体撮像装置とすることもできる。

これによって、信頼性の高いＭＯＳ型固体撮像装置を実現することができる。
また、前記電位切替回路は、前記単位セルから信号電圧が出力された後、又はシャッター動作が行われた後に、前記フローティングディフュージョンの電位をリセット電位より小さい電位とすることが好ましい。

これによって、ほとんどの期間で転送トランジスタ及びリセットトランジスタの端子間に高い電位差が印加されるのを防ぎ、さらに信頼性の高いＭＯＳ型固体撮像装置を実現できる。

本発明は、単位セルに含まれる転送トランジスタ及びリセットトランジスタのゲート電極に印加される電圧が負電圧の場合でも、転送トランジスタ及びリセットトランジスタの端子間にかかる電位差を低減することができる。その結果、信頼性の高いＭＯＳ型固体撮像装置を提供することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。

（第１の実施形態）
図１は本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の概略構成を示すブロック図である。なお、図１では簡単のため２行１列の単位セルを示しているが、このサイズに限定されない。

この固体撮像装置では、図１に示されるように、半導体基板上に複数の単位セル８１が２次元状に配列されてなる撮像領域が設けられている。

複数の単位セル８１は、入射光を光電変換して信号電荷を生成するフォトダイオード（ＰＤ）８３と、転送トランジスタ８４により転送された信号電荷を蓄積するフローティングディフュージョン（ＦＤ）８６と、フォトダイオード８３で生成された信号電荷をフローティングディフュージョン８６に転送する転送トランジスタ８４と、フローティングディフュージョン８６の電位（ＶＦＤ）をリセット（初期化）してリセット電位とするリセットトランジスタ８５と、ＶＦＤに応じた信号電圧を出力する増幅トランジスタ８７と、単位セル１００２の行を選択し、増幅トランジスタ８７から出力された信号電圧を垂直信号線８Ａに出力する選択トランジスタ８８と、単位セル８１の列毎に設けられ、垂直方向（列方向）に配線され、選択トランジスタ８８から出力される信号電圧を垂直方向に伝達する垂直信号線８Ａと、リセットトランジスタ８５にリセット電位を供給するドレイン線（ＶＤＤＣＥＬＬ）８Ｄとをそれぞれ有する。

ここで単位セル８１の構成を詳しく説明すると、フォトダイオード８３はアノード側が接地され、カソード側が転送トランジスタ８４を介してフローティングディフュージョン８６に接続されている。また、フローティングディフュージョン８６は、これをリセットするためのリセットトランジスタ８５の一方の電極（ソース電極及びドレイン電極の一方）と、増幅トランジスタ８７のゲート電極とに接続されている。

リセットトランジスタ８５の他方の電極（ソース電極及びドレイン電極の他方）と増幅トランジスタ８７のドレイン電極とは、ドレイン線８Ｄに接続されている。ドレイン線８Ｄは複数の単位セル８１と共通に接続され、電位切替回路９１を介してタイミング発生回路９０に接続されている。タイミング発生回路９０からは後述する駆動タイミングに基づいて駆動信号が供給される。

電位切替回路９１は、ドレイン線８Ｄに接続されてドレイン線８Ｄの電位を設定することにより、ＶＦＤをリセット電位及びリセット電位より小さい電位のいずれかとする。電位切替回路９１は、定電源ＡＶＤＤを供給する電源線とドレイン線８Ｄとの間に挿入された回路であり、ＡＶＤＤをリセット電位として単位セル８１に供給する。電位切替回路９１は、単位セル８１から垂直信号線８Ａに信号電圧が出力された後、又は後述するシャッター動作が行われた後に、ＶＦＤをＡＶＤＤより低い電位（ＶＢｉａｓ）とする。

増幅トランジスタ８７のソース電極は選択トランジスタ８８の一方の電極（ソース電極及びドレイン電極の一方）に接続され、選択トランジスタ８８の他方の電極（ソース電極及びドレイン電極の他方）は垂直信号線８Ａに接続されている。

転送トランジスタ８４のゲート電極は水平方向に配線された転送ゲート配線（ＴＲＡＮＳ）８Ｂに接続され、リセットトランジスタ８５のゲート電極は水平方向に配線されたリセット配線（ＲＳＴ）８Ｃに接続されている。これら転送ゲート配線８Ｂ及びリセット配線８Ｃは同じ行に配置された複数の単位セル８１と共通に接続され、マルチプレクサ回路９５に接続されている。選択トランジスタ８８のゲート電極は、選択線８Ｆに接続され、マルチプレクサ回路９５に接続されている。マルチプレクサ回路９５からは後述する駆動タイミングにもとづいて駆動信号が供給される。図１の固体撮像装置では、全ての行の単位セル８１は同様の構成を有する。

マルチプレクサ回路９５は、本発明の駆動回路の一例であり、フォトダイオード８３からフローティングディフュージョン８６へ信号電荷が転送される期間以外の期間で、転送トランジスタ８４のゲート電位を負電位とする。またドレイン線８Ｄの電位をフローティングディフュージョン８６へ設定する期間以外の期間でリセットトランジスタ８５のゲート電位を負電位とする。

垂直信号線８Ａは同じ列に配置された複数の単位セル８１と共通に接続され、垂直信号線８Ａの一端は負荷トランジスタ９７の一方の電極（ソース電極及びドレイン電極の一方）に接続されている。負荷トランジスタ９７の他方の電極（ソース電極及びドレイン電極の他方）は接地され、そのゲート電極は水平方向に配線される負荷ゲート配線（ＬＯＡＤＣＥＬＬ）８Ｅに接続されている。負荷ゲート配線８Ｅはバイアス回路９２を介してタイミング発生回路９０に接続されている。

上記構造を有する固体撮像装置は、選択トランジスタ８８を持つ単位セルの固体撮像装置であり、ドレイン線８Ｄの電位切替を行い、リセットトランジスタ８５経由でフローティングディフュージョン８６に電源電圧以下の電圧を与えることを特徴とする。この構成上の特徴と、後述の駆動方法により耐圧起因の信頼性の課題が解決される。

上記構造を有する固体撮像装置では、タイミング発生回路９０から送られる駆動信号により垂直シフトレジスタ９６が動作し、垂直シフトレジスタ９６からの信号と、タイミング発生回路９０からの駆動信号とがマルチプレクサ回路９５に入力される。これにより、行毎に単位セル８１が選択され、各行の単位セル８１の信号電圧が垂直信号線８Ａに読み出され、読み出された信号電圧はノイズ信号を除去するＣＤＳ回路９３に蓄えられる。その後、タイミング発生回路９０から送られる駆動信号により水平シフトレジスタ９４が駆動され、ＣＤＳ回路９３に蓄積された信号電圧が、水平信号線を経由して出力アンプ１０から出力される。

図２は本発明の第１の実施形態に係るＭＯＳ型固体撮像装置における単位セル８１周辺の構成を示す拡大図である。また、図３Ａは本発明の第１の実施形態に係るＭＯＳ型固体撮像装置における電位切替回路９１の詳細な構成を示す図である。図３Ｂは電位切替回路９１の駆動方法を示す図である。

フローティングディフュージョン８６への電源電圧以下の電圧印加の目的は、単位セル８１を構成する転送トランジスタ８４及びリセットトランジスタ８５のゲート−ソース間電圧の緩和であり、該電圧の精密さは不要である。従って、電位切替回路９１は簡易な構成で形成しても良い。

電位切替回路９１は、ＰｃｈＭＯＳトランジスタ１１、ＮｃｈＭＯＳトランジスタ１２、ＮｃｈＭＯＳトランジスタ１３及びＦＤダウン配線１４を有し、ＦＤダウン配線（ＦＤ＿ＤＯＷＮ）１４を介して供給される駆動パルスＦＤ＿ＤＯＷＮに従って単位セル８１に供給する電圧を切替える。

ＰｃｈＭＯＳトランジスタ１１のドレイン電極は出力線（Ｖｏｕｔ）に接続され、ソース電極は定電源ＡＶＤＤに接続され、ゲート電極はＦＤダウン配線１４に接続されている。ＮｃｈＭＯＳトランジスタ１２のドレイン電極は定電源ＡＶＤＤに接続され、ソース電極は出力線に接続され、ゲート電極はＦＤダウン配線１４に接続されている。そしてＮｃｈＭＯＳトランジスタ１３のドレイン電極は出力線に接続され、ソース電極はＧＮＤに接続され、ゲート電極はＦＤダウン配線１４に接続されて構成される。

タイミング発生回路９０からローレベルの駆動パルスＦＤ＿ＤＯＷＮがＦＤダウン配線１４に印加されると、ＰｃｈＭＯＳトランジスタ１１がオン状態になり、出力線にはＡＶＤＤ（例えば３．３Ｖ）が出力される。一方、ハイレベルの駆動パルスＦＤ＿ＤＯＷＮがＦＤダウン配線１４に印加されると、ＰｃｈＭＯＳトランジスタ１１がオフ状態になり、出力線が定電源ＡＶＤＤから切り離されると共に、ＦＤダウン配線１４に印加された電圧と、ＮｃｈＭＯＳトランジスタ１２の閾値電圧Ｖｔとの差で決まるＡＶＤＤより低い電圧（ＶＢｉａｓ、例えば０．７Ｖ）が出力線に出力される。

次に、本発明の第１の実施形態に係るＭＯＳ型固体撮像装置におけるＶＦＤを電源電位以下に下げるための駆動方法について説明する。図４は本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の動作（駆動方法）を説明するためのタイミングチャートである。

信号読出し（単位セル８１から垂直信号線８Ａへの信号電圧の出力）が行われる読出し行の単位セル８１（ｎ行の単位セル８１）においては、まず、ハイレベルの駆動パルスＳＥＬが選択トランジスタ８８に印加され、読出し行の単位セル８１が選択状態となる（ｔ１）。このとき、ローレベルの駆動パルスＦＤ＿ＤＯＷＮが電位切替回路９１に印加されており、電位切替回路９１に接続されたドレイン線８Ｄには定電源ＡＶＤＤの電圧（例えば３．３Ｖ）が印加され、ドレイン線８Ｄはハイ状態になっている。また、ハイレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加されており、リセットトランジスタ８５はオン状態になっている。その結果、読出し行の単位セル８１において、ＶＦＤはリセット電位（ＡＶＤＤ）になる。

次に、ローレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加され、リセット配線８Ｃの電位が立ち下げられる（ｔ２）。

次に、ハイレベルの転送ゲートパルスＴＲＡＮＳが転送トランジスタ８４に印加され、転送トランジスタ８４がオン状態となる（ｔ３）。フォトダイオード８３に光の入射が無く、信号電荷（光電子）が蓄積されていない場合は、転送トランジスタ８４がオンしてもフォトダイオード８３に信号電荷が無い状態であり、転送電荷が無いためＶＦＤはリセット電位のままで変化しない。逆にフォトダイオード８３に光の入射があり、信号電荷が蓄積されている場合は、フォトダイオード８３からフローティングディフュージョン８６に信号電荷が転送され、ＶＦＤが信号電荷に応じて下がる。垂直信号線８Ａの電位は、ほぼＶＦＤから増幅トランジスタ８７のゲート−ソース間電位差（Ｖｇｓ）だけ下がった電位になる。この垂直信号線８Ａの電位（信号レベル）は次段回路で取り込まれる。

次に、ローレベルの転送ゲートパルスＴＲＡＮＳが転送トランジスタ８４に印加され、転送トランジスタ８４がオフ状態となる（ｔ４）。

次に、ローレベルの駆動パルスＳＥＬが選択トランジスタ８８に印加されて選択線８Ｆの電位が立ち下げられ、読出し行の単位セル８１が非選択状態となる（ｔ９）。

次に、ハイレベルの駆動パルスＦＤ＿ＤＯＷＮがＦＤダウン配線１４に印加され、電位切替回路９１からはＶＢｉａｓ（例えば０．７Ｖ）が出力される。その結果、ドレイン線８Ｄの電位がＶＢｉａｓに下がる（ｔ１０）。

次に、ハイレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加されてリセット配線８Ｃの電位が立ち上げられる。その結果、リセットトランジスタ８５がオン状態になり、ＶＦＤはＶＢｉａｓに下がる（ｔ１１）。

ここで、転送トランジスタ８４及びリセットトランジスタ８５のオフ時のゲート−ソース間の電圧は、転送トランジスタ８４及びリセットトランジスタ８５がオフ時のゲート電位が負電位（例えば−１．０Ｖ）とした場合、（式１）となる。

（式１）Ｖｇｓ＝ＶＦＤ（＝０．７Ｖ）−Ｖｇ（＝−１．０Ｖ）＝１．７Ｖ

このＶＦＤが低くされた状態はｔ１〜ｔ９の信号読出しが行われてから次のシャッター動作（図４におけるｔ５〜ｔ７の期間でシャッター行の単位セル８１に対して行われる動作）、もしくはシャッター動作を使用しない場合は次の信号読出しが行われるまで保持されるため、前述のゲート耐圧に関わる信頼性の劣化の問題を解決できる。

他方、シャッター動作が行われるシャッター行の単位セル８１（ｍ行の単位セル８１）においては、まず、ローレベルの駆動パルスＳＥＬが選択トランジスタ８８のゲート電極に印加され、シャッター行の単位セル８１が非選択状態になる。

次に、シャッター動作が実行される（ｔ５〜ｔ７）。ドレイン線８Ｄには電位切替回路９１から定電圧ＡＶＤＤ（例えば３．３Ｖ）が出力されているため、ＶＦＤはＡＶＤＤとなる。

次に、読出し行の単位セル８１と同様にハイレベルの駆動パルスＦＤ＿ＤＯＷＮがＦＤダウン配線１４に印加される（ｔ１０）。その結果、電位切替回路９１からはＶＢｉａｓが出力され、ドレイン線８Ｄの電位がＶＢｉａｓに下がる。

次に、ハイレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加され、リセットトランジスタ８５がオン状態になる（ｔ１１〜ｔ１２）。その結果、ＶＦＤはＶＢｉａｓに下がる。

このときも読出し行の単位セル８１と同様に、転送トランジスタ８４及びリセットトランジスタ８５のオフ時のゲート−ソース間の電圧は、転送トランジスタ８４及びリセットトランジスタ８５がオフ時のゲート電位が負電位（たとえば−１．０Ｖ）とした場合、（式２）となる。

（式２）Ｖｇｓ＝ＶＦＤ（＝０．７Ｖ）−Ｖｇ（＝−１．０Ｖ）＝１．７Ｖ

従って、シャッター動作後、直ちに転送トランジスタ８４及びリセットトランジスタ８５のゲート−ソース間電圧が下がり、このゲート−ソース間電圧が下げられた状態が次の信号読出しが行われるまで保持されるため、前述のゲート耐圧に関わる信頼性の劣化の問題を解決できる。

以上のように、本発明の第１の実施形態に係るＭＯＳ型固体撮像装置によれば、シャッター動作及び信号読出しが行われた単位セル８１では、ＶＦＤを落とすことにより、単位セル８１に含まれるトランジスタ、つまり転送トランジスタ８４及びリセットトランジスタ８５のゲート−ソース間にかかる電位差が低減される。従って、転送トランジスタ８４及びリセットトランジスタ８５のゲート電極に印加される電圧が負電圧の場合でも、単位セル８１に含まれるトランジスタのゲート−ソース間にかかる電位差を低減することができる。その結果、前述のゲート耐圧に関わる信頼性の劣化の問題を解決しつつ、暗電流の対策も実現できる。

例えば、転送トランジスタ８４のゲート電極に負電圧が与えられて転送トランジスタ８４がオフ状態とされ、かつリセットトランジスタ８５がオン状態とされ、ＶＦＤがリセット電位に引き上げられた後の期間において、転送トランジスタ８４のゲート−ソース間にかかる電位差が大きくなることを防ぐことができる。このＶＦＤが低くされた状態は、読出し行の単位セル８１においては、シャッター動作が行われるまで、もしくはシャッター動作を使用しない場合は、次の信号読出しが行われるまで保持される。他方、シャッター行の単位セル８１においては、信号読出しが行われるまで保持される。従って、ほとんどの期間で転送トランジスタ８４のゲート−ソース間に高い電位差が印加される状況を防ぎ、前述のゲート耐圧に関わる信頼性の劣化という問題を解決することができる。

また、本実施形態に係るＭＯＳ型固体撮像装置によれば、単位セル８１は選択トランジスタ８８を含む４トランジスタの構成を有する。従って、ＶＦＤを下げたときの電位は精度が低くても良いことから、バイアス回路の簡略化が図れる。

（第２の実施形態）
図５は本発明の第２の実施形態に係るＭＯＳ型固体撮像装置の概略構成を示すブロック図である。なお、図５では簡単のため２行１列の撮像領域を示しているが、このサイズに限定されない。

この固体撮像装置は、図１に示した第１の実施形態に係る固体撮像装置と比較すると、バイアス回路１００が電位切替回路１９１を介して垂直信号線８Ａに接続される点で構成上異なる。そして、この構成上の特徴によりＶＦＤが下げられる。

バイアス回路１００からは定電圧ＶＢｉａｓ（例えば０．７Ｖ）が出力されている。前述の様に、ＶＦＤを下げる際に印加する電圧は精度が要求されない。そのため、ＶＦＤの電位切替えの手段は簡易な構成で良いので、ＶＦＤを下げる回路としてのバイアス回路１００及び電位切替回路１９１の簡易な構成が例示されている。

電位切替回路１９１は、ＮｃｈＭＯＳトランジスタ１５を有する。電位切替回路１９１は、垂直信号線８Ａと接続され、ＦＤダウン配線１４を介して供給される駆動パルスＦＤ＿ＤＯＷＮにを通じて垂直信号線８Ａの電位を設定することにより、増幅トランジスタ８７のソース及びゲート間が持つ寄生容量Ｃ１のカップリングを経由してＶＦＤをリセット電位（ＡＶＤＤ）より低い電位とする。

次に、本発明の第２の実施形態に係るＭＯＳ型固体撮像装置におけるＶＦＤを電源電位以下に下げるための駆動方法について説明する。図６は本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の動作（駆動方法）を説明するためのタイミングチャートである。

まず、読出し行の単位セル８１（ｎ行の単位セル８１）、及びシャッター行の単位セル８１（ｍ行の単位セル８１）ともにｔ８までは第１の実施形態と同じ駆動がされる。このとき、ローレベルの駆動パルスＦＤ＿ＤＯＷＮがＦＤダウン配線１４に印加されているためバイアス回路１００は垂直信号線８Ａから切り離されている。

次に、ハイレベルの駆動パルスＦＤ＿ＤＯＷＮがＦＤダウン配線１４に印加される（ｔ９ａ）。その結果、ＮｃｈＭＯＳトランジスタ１５がオンになり、電位切替回路１９１から垂直信号線８ＡにＶＢｉａｓが出力されるため、垂直信号線８Ａは、ＶＢｉａｓまで低下する（ｔ１０ａ）。このとき、読出し行の単位セル８１において、選択トランジスタ８８がオン状態であるため、増幅トランジスタ８７の寄生容量Ｃ１のカップリング効果によりＶＦＤは、リセット電位がＡＶＤＤであるとすると、ＶＢｉａｓと、寄生容量Ｃ１（例えば１．４４ｆＦ）及び寄生容量Ｃ２（例えば１．８５ｆＦ）とで決まり（式３）まで低下する。

（式３）ＶＦＤ＝ＡＶＤＤ−（ＡＶＤＤ−ＶＢｉａｓ）・Ｃ１／（Ｃ１＋Ｃ２）＝１．８５Ｖ

よって、読出し行の単位セル８１において、転送トランジスタ８４及びリセットトランジスタ８５のオフ時のゲート−ソース間の電圧は、転送トランジスタ８４及びリセットトランジスタ８５がオフ時のゲート電位が負電位（たとえば−１．０Ｖ）とした場合、（式４）となる。

（式４）Ｖｇｓ＝ＶＦＤ（＝１．８５Ｖ）−Ｖｇ（＝−１．０Ｖ）＝２．８５Ｖ

このゲート−ソース間の電圧が低くされた状態は信号読出しが行われてから次のシャッター動作、もしくはシャッター動作を使用しない場合は次の信号読出しが行われるまで保持されるため、前述のゲート耐圧に関わる信頼性の劣化の問題を解決できる。

次に、読出し行の単位セル８１において、ローレベルの駆動パルスＳＥＬが選択線８Ｆに印加され、選択トランジスタ８８がオフ状態となり、読出し行の単位セル８１が非選択状態となる（ｔ１０ａ）。

他方、シャッター行の単位セル８１行では、読出し行の単位セル８１が非選択状態とされた直後にハイレベルの駆動パルスＳＥＬが選択線８Ｆに印加され、選択トランジスタ８８がオン状態となり、シャッター行の単位セル８１が選択状態となる（ｔ１０ａ〜ｔ１１ａ）。このとき、垂直信号線８Ａは既にＶＢｉａｓに低下しているため、増幅トランジスタ８７の寄生容量Ｃ１のカップリング効果によりＶＦＤは、（式５）のように低下する。

（式５）ＶＦＤ＝ＡＶＤＤ−（ＡＶＤＤ−ＶＢｉａｓ）・Ｃ１／（Ｃ１＋Ｃ２）＝１．８５Ｖ

よって、このときも読出し行の単位セル８１で説明したのと同様に、シャッター行の単位セル８１において、転送トランジスタ８４及びリセットトランジスタ８５のオフ時のゲート−ソース間の電圧は、転送トランジスタ８４及びリセットトランジスタ８５がオフ時のゲート電位が負電位（たとえば−１．０Ｖ）とした場合、（式４）となる。

従って、シャッター動作後、直ちに転送トランジスタ８４及びリセットトランジスタ８５のゲート−ソース間電圧が下がり、このゲート−ソース間電圧が下げられた状態が信号読出しが行われるまで保持されるため、前述のゲート耐圧に関わる信頼性の劣化の問題を解決できる。

以上のように、本発明の第２の実施形態に係るＭＯＳ型固体撮像装置によれば、シャッター動作及び信号読出しが行われた単位セル８１では、ＶＦＤを落とすことにより、単位セル８１に含まれるトランジスタ、つまり転送トランジスタ８４及びリセットトランジスタ８５のゲート−ソース間にかかる電位差が低減される。従って、転送トランジスタ８４及びリセットトランジスタ８５のゲート電極に印加される電圧が負電圧の場合でも、単位セル８１に含まれるトランジスタのゲート−ソース間にかかる電位差を低減することができる。その結果、前述のゲート耐圧に関わる信頼性の劣化の問題を解決しつつ、暗電流の対策も実現できる。

例えば、転送トランジスタ８４のゲート電極に負電圧が与えられて転送トランジスタ８４がオフ状態とされ、かつリセットトランジスタ８５がオン状態とされ、ＶＦＤがリセット電位に引き上げられた後の期間において、転送トランジスタ８４のゲート−ソース間にかかる電位差が大きくなることを防ぐことができる。このＶＦＤが低くされた状態は、読出し行の単位セル８１においては、シャッター動作が行われるまで、もしくはシャッター動作を使用しない場合は、次の信号読出しが行われるまで保持される。他方、シャッター行の単位セル８１においては、信号読出しが行われるまで保持される。従って、ほとんどの期間で転送トランジスタ８４のゲート−ソース間に高い電位差が印加される状況を防ぎ、前述のゲート耐圧に関わる信頼性の劣化という問題を解決することができる。

また、本実施形態に係るＭＯＳ型固体撮像装置によれば、単位セル８１は選択トランジスタ８８を含む４トランジスタの構成を有する。従って、ＶＦＤを下げたときの電位は精度が低くても良いことから、バイアス回路の簡略化が図れる。

（第３の実施形態）
図７は本発明の第３の実施形態に係るＭＯＳ型固体撮像装置の概略構成を示すブロック図である。なお、図７では簡単のため２行１列の撮像領域を示しているが、このサイズに限定されない。

この固体撮像装置は、図５に示した第２の実施形態に係る固体撮像装置と比較すると、ＧＮＤが電位切替回路１９１を介して垂直信号線８Ａに接続されるという点で構成上異なる。そして、この構成上の特徴によりＶＦＤが下げられる。本実施形態に係る固体撮像装置は、第２の実施形態に係る固体撮像装置と比較してバイアス回路１００が不要になるため回路規模の削減が図れる。

前述の様に、ＶＦＤを下げる際に印加する電圧は精度が要求されない。そのため、ＶＦＤの電位切替えの手段は簡易な構成で良いので、ＶＦＤを下げる回路の簡易な構成が例示されている。

次に、本発明の第３の実施形態に係るＭＯＳ型固体撮像装置におけるＶＦＤを電源電位以下に下げるための駆動方法について図６を用いて説明する。

本発明の第２の実施形態に係る固体撮像装置と同じ駆動方法を用いると、ＧＮＤが電位切替回路１９１を介して垂直信号線８Ａに接続されているため、ハイレベルの駆動パルスＦＤ＿ＤＯＷＮがＦＤダウン配線１４に印加されたとき、電位切替回路１９１からはＧＮＤ電位（例えば０Ｖ）が出力される。そのため、ｔ９ａで垂直信号線８Ａは、ＧＮＤ電位まで低下する。このとき、読出し行の単位セル８１においては、選択トランジスタ８８がオン状態であるため、第２の実施形態の駆動方法で述べたように増幅トランジスタ８７の寄生容量Ｃ１のカップリング効果によりＶＦＤは、リセット電位（＝ＡＶＤＤ電位）と、ＧＮＤ電位（＝０Ｖ）と、寄生容量Ｃ１（例えば１．４４ｆＦ）及び寄生容量Ｃ２（例えば１．８５ｆＦ）とで決まり（式６）まで低下する。

（式６）ＶＦＤ＝ＡＶＤＤ−（ＡＶＤＤ−ＧＮＤ）・Ｃ１／（Ｃ１＋Ｃ２）＝１．４６Ｖ

よって、読出し行の単位セル８１において、転送トランジスタ８４及びリセットトランジスタ８５のオフ時のゲート−ソース間の電圧は、転送トランジスタ８４及びリセットトランジスタ８５がオフ時のゲート電位が負電位（たとえば−１．０Ｖ）とした場合、（式７）となる。

（式７）Ｖｇｓ＝ＶＦＤ（＝１．４６Ｖ）−Ｖｇ（＝−１．０Ｖ）＝２．４６Ｖ

このゲート−ソース間の電圧が低くされた状態は信号読出しが行われてからシャッター動作、もしくはシャッター動作を使用しない場合は、次の信号読出しが行われるまで保持されるため、前述のゲート耐圧に関わる信頼性の劣化の問題を解決できる。

他方、シャッター行の単位セル８１においてはｔ１０ａで選択トランジスタ８８がオン状態となる。このとき、垂直信号線８ＡはＧＮＤ電位まで低下しているため、増幅トランジスタ８７の寄生容量Ｃ１のカップリング効果によりシャッター行の単位セル８１のＶＦＤは、読出し行の単位セル８１と同様に（式８）となる。

（式８）ＶＦＤ＝ＡＶＤＤ−（ＡＶＤＤ−ＧＮＤ）・Ｃ１／（Ｃ１＋Ｃ２）＝１．４６Ｖ

よって、シャッター行の単位セル８１において、転送トランジスタ８４及びリセットトランジスタ８５のオフ時のゲート−ソース間の電圧は、転送トランジスタ８４及びリセットトランジスタ８５がオフ時のゲート電位が負電位とした場合（式９）となる。

（式９）Ｖｇｓ＝ＶＦＤ（＝１．４６Ｖ）−Ｖｇ（＝−１．０Ｖ）＝２．４６Ｖ

従って、シャッター動作後、直ちに転送トランジスタ８４及びリセットトランジスタ８５のゲート−ソース間電圧が下がり、このゲート−ソース間電圧が下げられた状態が次の信号読出しが行われるまで保持されるため、前述のゲート耐圧に関わる信頼性の劣化の問題を解決できる。

以上のように、本発明の第３の実施形態に係るＭＯＳ型固体撮像装置によれば、シャッター動作及び信号読出しが行われた単位セル８１では、ＶＦＤを落とすことにより、単位セル８１に含まれるトランジスタ、つまり転送トランジスタ８４及びリセットトランジスタ８５のゲート−ソース間にかかる電位差が低減される。従って、転送トランジスタ８４及びリセットトランジスタ８５のゲート電極に印加される電圧が負電圧の場合でも、単位セル８１に含まれるトランジスタのゲート−ソース間にかかる電位差を低減することができる。その結果、前述のゲート耐圧に関わる信頼性の劣化の問題を解決しつつ、暗電流の対策も実現できる。

例えば、転送トランジスタ８４のゲート電極に負電圧が与えられて転送トランジスタ８４がオフ状態とされ、かつリセットトランジスタ８５がオン状態とされ、ＶＦＤがリセット電位に引き上げられた後の期間において、転送トランジスタ８４のゲート−ソース間にかかる電位差が大きくなることを防ぐことができる。このＶＦＤが低くされた状態は、読出し行の単位セル８１においては、シャッター動作が行われるまで、もしくはシャッター動作を使用しない場合は、次の信号読出しが行われるまで保持される。他方、シャッター行の単位セル８１においては、信号読出しが行われるまで保持される。従って、ほとんどの期間で転送トランジスタ８４のゲート−ソース間に高い電位差が印加される状況を防ぎ、前述のゲート耐圧に関わる信頼性の劣化という問題を解決することができる。

また、本実施形態に係るＭＯＳ型固体撮像装置によれば、単位セル８１は選択トランジスタ８８を含む４トランジスタの構成を有する。従って、ＶＦＤを下げたときの電位は精度が低くても良いことから、バイアス回路の簡略化が図れる。

（比較例）
以下、図面を参照しながら、本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置について説明する。

図８は本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置における単位セル８１周辺の構成を示す拡大図である。

この固体撮像装置では、半導体基板上に複数の単位セル８１が２次元状に配列されてなる撮像領域が設けられている。

複数の単位セル８１は、フォトダイオード８３、転送トランジスタ８４、フローティングディフュージョン８６、リセットトランジスタ８５、増幅トランジスタ８７及び選択トランジスタ８８から構成される。転送トランジスタ８４により信号電荷がフローティングディフュージョン８６に転送されるときには、まずＶＦＤが高い電位（リセット電位）にリセットされた後、フォトダイオード８３で生成された信号電荷がフローティングディフュージョン８６に転送される。電荷量に応じてＶＦＤは変化し、このＶＦＤの電位変化が画素信号として出力される。

次に、本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置の動作について説明する。図９Ａ及び図９Ｂは、本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置の動作（駆動方法）を説明するためのタイミングチャートである。なお、図９Ａはフォトダイオード８３に信号電荷が蓄積されていない場合のタイミングチャートであり、図９Ｂはフォトダイオード８３に信号電荷が蓄積されている場合のタイミングチャートである。

読出し行の単位セル８１（ｎ行の単位セル８１）においては、まず、定電源ＡＶＤＤがドレイン線８Ｄに印加されて、ドレイン線８Ｄの電位が定電位（例えば３．３Ｖ）とされた状態で、ハイレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加されてリセット配線８Ｃが立ち上げられる（ｔ１）。その結果、リセットトランジスタ８５がオン状態になり、フローティングディフュージョン８６はドレイン線８Ｄの電位と同じＡＶＤＤになる。また同時に、ハイレベルの駆動パルスＳＥＬが選択トランジスタ８８に印加されて選択線８Ｆの電位が立ち上げられ、読出し行の単位セル８１が選択状態となる。

次に、ローレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加され、リセット配線８Ｃが立ち下げられる（ｔ２）。このとき、垂直信号線８Ａの電位はＶＦＤ（リセット電位＝ＡＶＤＤ）から増幅トランジスタ８７のゲート−ソース間電位差（Ｖｇｓ）だけ下がった電位（リセットレベル）となり、この電位が垂直信号線８Ａに接続されている次段回路で取り込まれる。

次に、ハイレベルの転送ゲートパルスＴＲＡＮＳが転送トランジスタ８４に印加される（ｔ３〜ｔ４）。フォトダイオード８３に光の入射が無く、信号電荷が蓄積されていない場合は、転送トランジスタ８４がオン状態となってもＶＦＤはリセット電位（＝ＡＶＤＤ電位）のままで変化しない（図９Ａ）。逆にフォトダイオード８３に光の入射があり、信号電荷が蓄積されていた場合は、フォトダイオード８３からフローティングディフュージョン８６に信号電荷が転送され、フローティングディフュージョン８６の電位が信号電荷に応じて下がる（図９Ｂ）。垂直信号線８Ａの電位は、ＶＦＤの変化に連動して下がり、ＶＦＤから増幅トランジスタ８７のソース−ゲート間電位差（Ｖｇｓ）だけ下がった電位（信号レベル）となる。このときの垂直信号線８Ａの電位は次段回路で取り込まれる。

次に、ローレベルの駆動パルスＳＥＬが選択トランジスタ８８に印加されて選択線８Ｆの電位が立ち下げられ、読出し行の単位セル８１は非選択状態になる（ｔ９）。このとき次段回路は、リセットレベルと信号レベルとの差を取って画素信号として出力する。

一方、シャッター行の単位セル８１（ｍ行の単位セル８１）においては、まずハイレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加される（ｔ５）。

次に、ハイレベルの転送ゲートパルスＴＲＡＮＳが転送トランジスタ８４に印加される（ｔ６）。この状態ではリセットトランジスタ８５がオン状態になっているためフローティングディフュージョン８６の電位はリセット電位（＝ＡＶＤＤ電位）のまま変化しない。

次に、ローレベルのリセットパルスＲＳＴがリセットトランジスタ８５に印加され、リセット配線８Ｃの電位が立ち下げられる。このとき、シャッター行の単位セル８１の走査において駆動パルスＳＥＬはローレベルのままである。

以上のように、本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置によれば、転送トランジスタ８４のゲート電極に負電圧が与えられて転送トランジスタ８４がオフとされ、かつリセットトランジスタ８５がオンとされ、ＶＦＤがリセット電位に引き上げられた後の期間において、転送トランジスタ８４のゲート−ソース間にかかる電位差が大きい。

例えば、ドレイン線（ＶＤＤＣＥＬＬ）８Ｄの電圧が３．３Ｖ、転送トランジスタ８４をオフするときのゲート電圧が−１．０Ｖであり、特に暗時で図９Ａの様に読出し行の単位セル８１に信号電荷が無い場合、転送トランジスタ８４のゲート−ソース間電圧として、３．３Ｖ−（−１．０Ｖ）＝４．３Ｖの電位差が印加されることになる。この状態は、読出し行の単位セル８１においては、ｔ４以降で、シャッター動作が行われるまで、もしくはシャッター動作を使用しない場合は、次の信号読出しが行われるまで保持される。他方、シャッター行の単位セル８１においては、ｔ７以降で信号読出しが行われるまで保持される。従って、ほとんどの期間で転送トランジスタ８４のゲート−ソース間に高い電位差が印加される状況となるため、ゲート耐圧に関わる信頼性の劣化という問題が発生する。

以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。

例えば、上記実施形態の固体撮像装置において、単位セルは、フォトダイオード（画素）、転送トランジスタ、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタをそれぞれ有する構造、いわゆる１画素１セル構造を有するとした。しかし、単位セル８１は、複数のフォトダイオード（画素）を含み、さらに、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタのいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素１セル構造を有しても構わない。

本発明は、固体撮像装置に利用でき、特にＭＯＳ型固体撮像装置等に利用することができる。

本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の概略構成を示すブロック図である。 本発明の第１の実施形態に係るＭＯＳ型固体撮像装置における単位セル周辺の構成を示す拡大図である。 本発明の第１の実施形態に係るＭＯＳ型固体撮像装置における電位切替回路の詳細な構成を示す図である。 同電位切替回路の駆動方法を示す図である。 本発明の第１の実施形態に係るＭＯＳ型固体撮像装置の駆動方法を説明するためのタイミングチャートである。 本発明の第２の実施形態に係るＭＯＳ型固体撮像装置の概略構成を示すブロック図である。 本発明の第２の実施形態に係るＭＯＳ型固体撮像装置の駆動方法を説明するためのタイミングチャートである。 本発明の第３の実施形態に係るＭＯＳ型固体撮像装置の概略構成を示すブロック図である。 本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置における単位セル周辺の構成を示す拡大図である。 本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置の駆動方法を説明するためのタイミングチャートである。 本発明の実施形態の比較例に係るＭＯＳ型固体撮像装置の駆動方法を説明するためのタイミングチャートである。 従来技術のＭＯＳ型固体撮像装置の構成を示す図である。

８Ａ、１００８ 垂直信号線
８Ｂ 転送ゲート配線
８Ｃ リセット配線
８Ｄ ドレイン線
８Ｅ 負荷ゲート配線
８Ｆ 選択線
１０、１００７ 出力アンプ
１１ ＰｃｈＭＯＳトランジスタ
１２、１３、１５ ＮｃｈＭＯＳトランジスタ
１４ ＦＤダウン配線
８１、１００２ 単位セル
８３ フォトダイオード
８４ 転送トランジスタ
８５ リセットトランジスタ
８６ フローティングディフュージョン
８７ 増幅トランジスタ
８８ 選択トランジスタ
９０ タイミング発生回路
９１、１９１ 電位切替回路
９２、１００ バイアス回路
９３ ＣＤＳ回路
９４ 水平シフトレジスタ
９５ マルチプレクサ回路
９６ 垂直シフトレジスタ
９７ 負荷トランジスタ
１００１ ＭＯＳ型固体撮像装置
１００３ センサ部
１００４ 垂直走査回路
１００５ 水平走査回路
１００６ ＣＤＳ／信号保持回路
１００９ 水平信号線
１０１１ 垂直読出し線
１０１２ 垂直選択線
１０１３ リセット線
１０１５、１０１６、１０３１ バッファ回路
１０２１ 負電圧生成回路

Claims (5)

1. 入射光を光電変換するフォトダイオードと、前記フォトダイオードで生成された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を蓄積するフローティングディフュージョンと、ソース及びドレインのいずれか一方が前記フローティングディフュージョンに接続され、前記フローティングディフュージョンの電位をリセット電位とするリセットトランジスタと、前記フローティングディフュージョンの電位に応じた信号電圧を出力する増幅トランジスタと、前記増幅トランジスタから出力された信号電圧を出力する選択トランジスタとを有し、２次元状に配列された複数の単位セルと、
   前記リセットトランジスタのソース及びドレインのいずれか他方と、前記増幅トランジスタのドレインとに接続されたドレイン線と、
   前記ドレイン線に接続されて前記ドレイン線の電位を設定することにより、前記フローティングディフュージョンの電位をリセット電位及びリセット電位より小さい電位のいずれかとする電位切替回路とを備える
   固体撮像装置。
2. 前記電位切替回路は、前記ドレイン線と電源線との間に挿入された回路であり、前記電源線により供給される電源電圧を前記リセット電位として供給する
   請求項１に記載の固体撮像装置。
3. 入射光を光電変換するフォトダイオードと、前記フォトダイオードで生成された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンの電位をリセット電位とするリセットトランジスタと、前記フローティングディフュージョンの電位に応じた信号電圧を出力する増幅トランジスタと、前記増幅トランジスタから出力された信号電圧を出力する選択トランジスタとを有し、２次元状に配列された複数の単位セルと、
   前記単位セルの列毎に設けられ、前記選択トランジスタから出力される信号電圧を垂直方向に伝達する垂直信号線と、
   前記垂直信号線と接続されて前記垂直信号線の電位を設定することにより、前記増幅トランジスタのソース及びゲート間が持つ寄生容量のカップリングを経由して前記フローティングディフュージョンの電位をリセット電位より小さい電位とする電位切替回路とを備える
   固体撮像装置。
4. 前記固体撮像装置は、さらに、前記リセットトランジスタ及び転送トランジスタのゲートに接続された駆動回路を備え、
   前記駆動回路は、前記フォトダイオードから前記フローティングディフュージョンへ信号電荷が転送される期間以外の期間で、前記転送トランジスタ及び前記リセットトランジスタのいずれかのゲート電位を負電位とする
   請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記電位切替回路は、前記単位セルから信号電圧が出力された後、又はシャッター動作が行われた後に、前記フローティングディフュージョンの電位をリセット電位より小さい電位とする
   請求項１〜４のいずれか１項に記載の固体撮像装置。

Images