CN116387336B - 基于tft背板的轮廓增强传感器、阵列版图及设计方法 - Google Patents

基于tft背板的轮廓增强传感器、阵列版图及设计方法 Download PDF

Info

Publication number
CN116387336B
CN116387336B CN202310641870.6A CN202310641870A CN116387336B CN 116387336 B CN116387336 B CN 116387336B CN 202310641870 A CN202310641870 A CN 202310641870A CN 116387336 B CN116387336 B CN 116387336B
Authority
CN
China
Prior art keywords
pixel
thin film
film transistor
antagonism
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310641870.6A
Other languages
English (en)
Other versions
CN116387336A (zh
Inventor
杨青
郭一宇
孟雷欣
许航
唐文豪
黄亮亮
刘旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202310641870.6A priority Critical patent/CN116387336B/zh
Publication of CN116387336A publication Critical patent/CN116387336A/zh
Application granted granted Critical
Publication of CN116387336B publication Critical patent/CN116387336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

本发明公开了一种基于TFT背板的轮廓增强传感器、阵列版图及设计方法,本发明以一种包含光敏电阻、电阻、TFT晶体管等器件结合的电路作为核心像素电路,其中传感器的光敏器件与TFT背板使用异构集成工艺进行结合。本发明通过将光敏器件集成在TFT背板上,同时以TFT器件技术为核心进行像素区周边的驱动电路或者读出电路的设计,也兼容集成驱动芯片和读出电路芯片绑定于TFT背板上,且得益于TFT背板可大面积制备的优势,可实现一种集成度高、大规模和高分辨率的阵列轮廓增强传感器。

Description

基于TFT背板的轮廓增强传感器、阵列版图及设计方法
技术领域
本发明涉及视觉传感领域,尤其是涉及一种基于TFT背板技术的轮廓增强传感器、阵列版图设计方法。
背景技术
视觉是智慧生物和智能体的基本功能,负责感知与理解外部世界。在智慧生物如人类的感知系统中,视觉系统承担着感知超过80%的信息量的重大使命。一直以来,科学家和工业界始终致力于设计强大的视觉感知系统,以应用于计算机视觉技术和人工智能技术。其中传统相机是仿照人眼视网膜结构研究开发出来的,如今传统相机已经广泛地应用在消费电子、工业检测、军事武器、科学研究、监控监测等领域。传统相机的核心元件是电荷耦合器件-CCD,互补金属氧化物半导体图像传感器-CIS,其中CIS在很多领域都占据着主要作用,CIS通过将光敏器件与互补金属氧化物半导体(CMOS)集成电路集成在单片硅片或多个硅片上具备极高的集成度,继而可以基于CMOS成熟工艺开展大规模、高分辨率的阵列传感器设计,这也是CIS的核心竞争力优势之一。
随着机器视觉和人工智能技术的兴起,对图像传感器提出了更具挑战性的要求,传统CIS的性能满足不了如机器视觉和人工智能等新兴市场应用的需求。近年来,出现了越来越多针对新型图像传感器的研究。其中仿生视觉传感器是研究热点之一,早在20世纪90年代初,加州理工学院的Carver Mead首次引入“神经形态”的概念,即利用大规模集成电路来模拟生物神经系统,之后发表相关研究—采用集成电路模拟了视网膜上视锥细胞、水平细胞以及双极细胞的生物功能,标志着第一款硅视网膜的诞生。时至今日,针对采用硅集成电路模拟视网膜工作机制和功能的研究越来越多。公开号为202210434036.5的中国专利中,公开了一种通过光敏器件与模拟电路的巧妙结合,可实现类视网膜感受野的拮抗功能,但由于其电路设计中,电路元件分立且工艺不兼容,难以开展大规模的阵列设计。
薄膜晶体管(TFT)技术在半导体显示领域占据着压倒性优势,包括AM-LCD、AM-Mini LED、AMOLED等都采用了薄膜晶体管(TFT)背板技术。相较于CMOS工艺,薄膜晶体管(TFT)背板具有可大面积制备、衬底选择性多、可做柔性器件等优势,且薄膜晶体管(TFT)可兼容的工艺也较多。得益于以上优势,薄膜晶体管除了主要应用在半导体显示领域,在传感器领域中的应用也愈来愈多,如使用薄膜晶体管(TFT)作为传感器的背板技术,可开展高集成、大规模的阵列设计,也可使用薄膜晶体管作为传感器中的敏感器件等。
发明内容
本发明的目的在于针对现有技术中由于其电路元件分立且制备工艺不兼容,难以实现高分辨率阵列和高集成度等问题,提出一种基于TFT背板的轮廓增强传感器、阵列版图及设计方法,通过与薄膜晶体管背板技术结合开展阵列版图设计,最终可实现高集成度、大规模、高分辨率的阵列轮廓增强传感,提升传感器在面向实际应用层面的能力。
本发明采用的具体技术方案如下:
一种基于TFT背板的轮廓增强传感器,包括:
一个或多个像素拮抗单元,每个像素拮抗单元包括一个串联电阻和多个像素,每个像素由薄膜晶体管、光敏电阻和分压电阻组成,其中光敏电阻的一端与薄膜晶体管的漏极连接,分压电阻的一端与薄膜晶体管的源极接地,光敏电阻的另一端、分压电阻的另一端与薄膜晶体管的栅极连接;多个像素并联后与串联电阻的一端连接;
电源模块,包括电源,所述电源模块与像素拮抗单元中的串联电阻串联连接。
一种所述基于TFT背板的轮廓增强传感器的阵列版图,所述阵列版图包括集成于TFT背板上的多个所述像素拮抗单元、电源信号走线、像素拮抗单元内部电源驱动走线、像素区地端信号走线、像素拮抗单元读出信号走线;所述像素拮抗单元中的像素阵列排布,所述电源信号走线一端与各像素拮抗单元的串联电阻连接,另一端为阵列版图的电源输入端;像素拮抗单元内部电源驱动走线与所述像素拮抗单元一一对应,每条像素拮抗单元内部电源驱动走线的一端与对应像素中的光敏电阻的一端、薄膜晶体管的漏极连接;每条像素拮抗单元内部电源驱动走线的另一端与串联电阻的另一端连接;像素区地端信号走线与所述像素拮抗单元一一对应,每条像素区地端信号走线的一端与对应像素中的分压电阻的一端、薄膜晶体管的源极连接,另一端汇聚为对应像素拮抗单元的接地端;像素拮抗单元读出信号走线与像素一一对应,每条像素拮抗单元读出信号走线的一端与对应像素中的薄膜晶体管的源极连接,另一端为对应像素的信号输出端。
进一步地,所述阵列版图还包括行驱动信号走线和行选择TFT开关;所述行选择TFT开关设置于电源信号走线和串联电阻之间,行选择TFT开关与像素拮抗单元行数N一一对应;所述的行驱动信号走线的一端与行选择TFT开关的控制端连接,另一端为行驱动信号的输入端。
进一步地,所述阵列版图还包括控制行选择TFT开关的行驱动电路或芯片,行驱动电路或芯片的输出端与行驱动信号的输入端连接。
进一步地,所述阵列版图还包括读出电路或芯片,读出电路或芯片的输入端与每个像素的信号输出端连接。
进一步地,所述阵列版图还包括保护电路。
进一步地,所述薄膜晶体管为顶栅型的薄膜晶体管,薄膜晶体管的沟道材料为多晶硅或铟镓锌氧化物,栅极材料为Mo合金。
进一步地,所述薄膜晶体管为底栅型的薄膜晶体管,薄膜晶体管的沟道材料为非晶硅或铟镓锌氧化物,栅极材料为Mo合金。
进一步地,电源信号走线、与所述像素拮抗单元中像素一一对应的像素拮抗单元内部电源驱动走线、像素区地端信号走线、像素拮抗单元读出信号走线材料为Al合金或Mo合金。
一种基于TFT背板的轮廓增强传感器的阵列版图设计方法,利用前述的阵列版图进行基于TFT背板的轮廓增强传感器的阵列版图设计。
本发明相比现有技术而言,具有以下有益效果:
1.在TFT背板上异构集成光敏电阻,提升了轮廓增强传感器的集成度。
2.TFT器件和光敏电阻的制造工艺适合大规模和大面积生产,价格便宜,且可以在各类常见衬底材料制造。
3.通过TFT背板阵列可以实现高分辨率的轮廓增强传感器,提升了该传感器的实际应用能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的两个像素并联电路图。
图2为本发明实施例提供的一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面版图示意图(集成方案一)。
图3为本发明实施例提供的一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面单个像素的版图示意图。
图4为本发明实施例提供的另一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面版图示意图(集成方案二)。
图5为本发明实施例提供的另一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面单个像素的版图示意图。
图6为本发明实施例提供了一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的高分辨阵列版图。
图7为本发明实施例提供了一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的版图总体示意图。
图中:1-电源;2-地端;3-串联电阻;4-第一薄膜晶体管;5-第二薄膜晶体管;6-第一光敏电阻;7-第二光敏电阻;8-第一分压电阻;9-第二分压电阻;10-电源(VDD)信号走线;11-行驱动信号走线;12-行选择TFT开关;13-串联电阻;14-像素拮抗单元内部电源驱动走线;15-像素区地端信号走线;16-像素拮抗单元;17-像素拮抗单元读出信号走线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整的描述。显然、所描述的实施例是本发明的一部分实施例,而不是所有的实施例。且本发明中各个实施例的技术特征在没有相互冲突的前提下,均可进行相应组合。除非有清晰的另外定义,本发明使用的科学或技术术语应当为本发明所属领域内具有一般技能的人员所理解的通常意义,且在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。需要注意的是,本公开申请中采用了“第一”、“第二”、“第三”以及类似的词语等来描述各种信息,这些词语并不表示任何顺序、数量或者重要性,只是用来区分不同的组成部分。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。同样,“一个”、“该”等类似词语也不表示数量限制,而是代表至少存在一个。“连接”或者“相连”等类似的词语并非限定机械或者物理的连接,也可以包括电性的连接,这种电性的连接可以是直接的或者间接的。“上”、“下”、“左”、“右”等仅表示相对位置关系,当其中描述对象的绝对位置发生改变时,其相对位置关系也有可能相应地改变。“包括”或者“包含”等类似的词语表示出现该词前面的单元或元件含有出现在该词后面列举的单元或元件,而不排除其他单元或者元件。
本发明提供的一种基于TFT背板的轮廓增强传感器,包括:
一个或多个像素拮抗单元,每个像素拮抗单元包括一个串联电阻和多个像素,每个像素由薄膜晶体管、光敏电阻和分压电阻组成,其中光敏电阻的一端与薄膜晶体管的漏极连接,分压电阻的一端与薄膜晶体管的源极接地,光敏电阻的另一端、分压电阻的另一端与薄膜晶体管的栅极连接;多个像素并联后与串联电阻的一端连接;
电源模块,包括电源,所述电源模块与像素拮抗单元中的串联电阻串联连接。
本发明利用薄膜晶体管的功能,实现并联像素间的像素读出信号增强或抑制、从而呈现出图像轮廓增强的效果;图1所示为本发明实施例提供的两个像素并联电路图;如图1所示,包括:电源1,串联电阻3,第一薄膜晶体管4,第二薄膜晶体管5,第一光敏电阻6,第二光敏电阻7,第一分压电阻8,第二分压电阻9;其中电源1为电源模块,第一薄膜晶体管4、第一光敏电阻6、第一分压电阻8构成第一像素,第二薄膜晶体管5、第二光敏电阻7、第二分压电阻9构成第二像素,第一像素与第二像素采取了并联的方式再与串联电阻3串接构成了像素拮抗单元,电源模块与第一像素、第二像素为串联方式,其中第一像素与第二像素的晶体管元件、光敏电阻器件、分压电阻在理想情况下元件特性及参数均保持一致;电路具体工作原理为,第一种情况:第一像素与第二像素都处于暗态,此时第一光敏电阻6与第二光敏电阻7不感光,呈现暗态电阻特性,为最大的阻值,此时第一薄膜晶体管4与第二薄膜晶体管5的栅极电压值由于光敏电阻分压的原因对应为最小值,且以上元件特性理想情况均一致,所以第一薄膜晶体管4与第二薄膜晶体管5的三端电压也保持一致,第一像素与第二像素作为单个传感像素,这时没有表现出像素间拮抗效果(像素之间的读出信号有增强\抑制、从而呈现出图像轮廓增强的效果);第二种情况:第一像素为亮态,第二像素为暗态,此时,第一光敏电阻6由于感光,光敏电阻值降低,而第二光敏电阻值不变,且第一像素与第二像素是并联关系,所以第一像素与第二像素整体并联电阻下降,且由于第一光敏电阻值降低,第一薄膜晶体管4的栅压值增大,第一薄膜晶体管4的源极接地,所以第一薄膜晶体管4的栅源电压增大,导通电阻减小,源漏电流增加,这同时又会降低第一像素与第二像素的并联电阻,并联电阻的减小,导致第一像素与第二像素的两端电压降低,第二像素的第二光敏电阻值不变,所以第二薄膜晶体管5的栅压值减小,源漏极电流减小,也就是第一光敏电阻的变化不仅影响了第一薄膜晶体管4的栅极电压,也同样对第二薄膜晶体管5的栅极电压造成反馈影响,第一薄膜晶体管4的栅极电压增大,第一薄膜晶体管4的电流增大,第二薄膜晶体管5的栅极电压降低,第二薄膜晶体管5的电流减小,从而可以实现图像轮廓增强的效果;这里的亮态、暗态仅用来表示传感器感光器件所处的环境照光条件,其中亮态可认为是感光元件可感知的最低光照强度至饱和光照强度,其中暗态可认为是感光元件不可感知的低光照强度;需要说明的是,在这第二种情况中,第一像素与第二像素的环境照光条件相互交换后,传感器实现的效果也会相应地改变,但不影响最终传感器的轮廓增强效果。本发明实施例的第一薄膜晶体管4与第二薄膜晶体管5选用的是N型增强型(NMOS)晶体管;第三种情况:当第一光敏电阻6和第二光敏电阻7同时照光,第一光敏电阻6与第二光敏电阻7的光强有差别,这里举例若第一光敏电阻6光强较强,第二光敏电阻7较弱,当开始感光后,第一像素与第二像素的整体并联电阻降低,第一像素与第二像素的两端电压降低,但由于第一光敏电阻6阻值小于第二光敏电阻7阻值,所以第一薄膜晶体管4的栅压值大于第二薄膜晶体管5的栅压值,且由于第一像素与第二像素并联两端的电压值降低,所以对第一薄膜晶体管4和第二薄膜晶体管5的栅压值都有抑制作用,但因为第一光敏电阻值小于第二光敏电阻值,导致第一薄膜晶体管4栅压受到的抑制影响相对较小,这就会放大第一薄膜晶体管4与第二薄膜晶体管5的源漏电流值差异,进而实现图像轮廓增强的效果。需要说明的是,串联电阻3需要与第一像素与第二像素并联阻值共同起到调节作用、使得晶体管工作在理想的区间;第一像素与第二像素的第一分压电阻8和第二分压电阻9需要与第一光敏电阻6和第二光敏电阻7在不同灰阶强度的光响应阻值保持阻抗适衡,以确保第一薄膜晶体管4和第二薄膜晶体管5的栅压始终处于晶体管的最佳工作电压区间;第一像素与第二像素的晶体管的亚阈值摆幅值应当尽可能小,可以保证电路的高灵敏性和提升轮廓增强效果,并且晶体管的阈值电压应当处于小波动范围避免造成器件固有噪声。
本发明的基于TFT背板的轮廓增强传感器与薄膜晶体管背板技术结合开展阵列版图设计,最终可实现高集成度、大规模、高分辨率的阵列轮廓增强传感。
图2所示为本发明实施例提供的一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面版图示意图(集成方案一),图3所示为本发明实施例提供的一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面单个像素的版图示意图,如图2和图3所示,所述阵列版图主要包括有效像素区——即传感器进行光敏器件感光→光电信号转换的区域,有效像素区的主要性能衡量指标为图像分辨率、像素单元尺寸大小、光敏器件的填充因子等;图像分辨率决定了图像传感器在观察或者拍摄对象的清晰度、图像逼真度;像素单元尺寸决定了在相同衬底面积下图像传感器的图像分辨率高低;填充因子指的是光敏器件感光面积在单个像素面积中的占比,填充因子值的大小决定了光敏器件灵敏度和光电转换极限值大小;本发明实施例提供了一种高分辨率(≥250×350),填充因子范围为30%~90%的轮廓增强传感器的有效像素区阵列版图设计;有效像素区包括集成于TFT背板上的一个或多个所述像素拮抗单元16(图中仅示出一个4×4像素拮抗单元)、电源信号走线10、像素拮抗单元内部电源驱动走线14、像素区地端信号走线15、像素拮抗单元读出信号走线17;所述像素拮抗单元中的像素阵列排布,所述电源信号走线10一端与各像素拮抗单元的串联电阻连接,图中仅示出一个,与串联电阻13连接;另一端为阵列版图的电源输入端;像素拮抗单元内部电源驱动走线14与像素拮抗单元16一一对应,如图所示,每条像素拮抗单元内部电源驱动走线14的一端与对应像素中的光敏电阻的一端、薄膜晶体管的漏极连接;每条像素拮抗单元内部电源驱动走线14的另一端与串联电阻13的另一端连接;像素区地端信号走线15与像素拮抗单元16一一对应,每条像素区地端信号走线15的一端与对应像素中的分压电阻的一端、薄膜晶体管的源极连接,另一端汇聚为对应像素拮抗单元的接地端;像素拮抗单元读出信号走线与像素一一对应,每条像素拮抗单元读出信号走线17的一端与对应像素中的薄膜晶体管的源极连接,另一端为对应像素的信号输出端。
优选地,所述电源信号走线10宽度设计范围为3-20μm;电源信号走线10材料选用导电性能优良的材料如Al合金;
优选地,所述像素区地端信号走线15宽度设计范围为3-10μm;像素区地端信号走线15材料选用导电性能优良的材料如Al合金、Mo合金;
优选地,所述像素区地端信号走线15宽度设计为3-10μm;像素区地端信号走线15材料选用导电性能优良的材料如Al合金;
优选地,所述光敏电阻两端的电极间距设计范围为3-20μm,电极长度为30-200μm;电极材料可选用透明导电材料如氧化铟锡,导电性能优良的材料如Al合金;
优选地,所述分压电阻宽度设计范围为3-6μm,总长度设计范围为10-100μm;分压电阻材料选用阻值较大的材料如非晶硅和铟镓锌氧化物、经过离子植入掺杂改性的非晶硅和铟镓锌氧化物;
优选地,所述薄膜晶体管(TFT)沟道宽度(W)设计范围为5-100μm,沟道长度(L)设计范围为3-20μm;薄膜晶体管结构选用底栅型的薄膜晶体管(TFT),薄膜晶体管的沟道材料选用如非晶硅、铟镓锌氧化物,栅极材料选用如Mo合金。
进一步地,所述阵列版图还包括行驱动信号走线11和行选择TFT开关12;所述行选择TFT开关12设置于电源信号走线10和串联电阻之间,行选择TFT开关与像素拮抗单元行数N一一对应;所述的行驱动信号走线11的一端与行选择TFT开关12的控制端连接,另一端为行驱动信号的输入端。行驱动信号走线11控制行选择TFT开关12进行逐行扫描,当行选择TFT开关12为打开状态时,电源(VDD)信号走线10通过行选择TFT开关12传输至像素拮抗单元内部电源驱动走线14,再传输至4×4像素拮抗单元16内部,像素拮抗单元内部电源驱动走线14和像素区地端(GND)信号走线15在像素拮抗单元中均为并联连接方式,像素之间可通过并联实现拮抗功能,以4×4像素拮抗单元为例,根据电路工作原理可知:由于每个像素单元内的光敏电阻器件照光强度存在差异,即每个像素单元内的光敏电阻阻值会因为不同程度的光响应而改变,4×4像素拮抗单元总体的并联阻抗会降低,导致光敏电阻器件的两端电压降低,进而达到像素间相互抑制的作用,同时由于存在某一像素单元感受的照光强度相对较大,所以其像素内的光敏电阻值较小,这使得该像素内晶体管的栅压值大于其他像素内晶体管的栅压值,在像素拮抗单元中,由于光照强度的差异,引起晶体管栅压的增强和抑制的自适应,也导致了读出信号的增强和抑制,即实现了4×4像素拮抗功能;像素拮抗单元内的每个像素单独的像素拮抗单元读出信号走线17,通过像素拮抗单元读出信号走线17完成每个像素内光电转换信号的单独读取。
图4所示为本发明实施例提供的另一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面版图示意图(集成方案二),图5所示为本发明实施例提供的另一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的薄膜晶体管(TFT)平面单个像素的版图示意图,如图4和图5所示,同样地,所述阵列版图主要包括有效像素区,有效像素区包括集成于TFT背板上的所述像素拮抗单元16(图中仅示出一个4×4像素拮抗单元)、电源信号走线10、与所述像素拮抗单元16中像素一一对应的像素拮抗单元内部电源驱动走线14、像素区地端信号走线15、像素拮抗单元读出信号走线17;所述像素拮抗单元中的像素阵列排布。与集成方案一不同的是,所述薄膜晶体管(TFT)沟道宽度(W)设计范围为5-60μm,沟道长度(L)设计范围为3-10μm;薄膜晶体管结构选用顶栅型的薄膜晶体管(TFT),薄膜晶体管的沟道材料选用如多晶硅、铟镓锌氧化物,栅极材料选用如Mo合金。所述光敏电阻两端的电极采用叉指电极,可以有效提高光敏器件感光面积,电极间距设计范围为3-20μm,光电极总长度为30-500μm;电极材料可选用透明导电材料如氧化铟锡,导电性能优良的材料如Al合金。
集成方案一与集成方案二两者的区别是集成工艺方案的不同,图2是基于底栅型TFT器件,图4是基于顶栅型TFT器件,这里需要说明的是,工艺路线的不同导致版图设计方案会有较大的区别。
如图6所示,本发明实施例提供了一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的高分辨阵列版图设计,这里仅围绕有效像素区的阵列版图设计展开说明;显而易见地,此前的轮廓增强传感器硬件工艺不兼容难以开展大规模,高分辨的阵列设计,在与薄膜晶体管背板技术结合后,充分利用了薄膜晶体管器件具备的可大面积制备和高分辨的阵列设计优势,从而实现高集成度、大规模、高分辨率的阵列轮廓增强传感器。
图7所示为本发明实施例提供了一种基于薄膜晶体管(TFT)背板的轮廓增强传感器的版图总体示意图;版图除包括有效像素区外,还包括:
有效像素区外围的一圈金属绕线,该金属绕线主要作用是为有效像素区提供电源、地端等有源信号;
位于有效像素区左\右端的行驱动电路(或芯片),行驱动电路为有效像素区提供行驱动信号控制行选择TFT开关,可实现逐行选择的功能;行驱动电路或者芯片的驱动方式有双边驱动、单边驱动和交叉驱动;行驱动电路或者芯片具备输出、级传和反馈的功能,行驱动电路或者芯片主要性能指标为输出信号的延迟,电路输出、级传和反馈功能的稳定性等;
左\右端行驱动电路信号的保护电路,保护电路放置于左\右端行驱动电路(或芯片)的进出端,主要作用为保护进入行驱动电路的信号不会对电路产生破坏性的静电等伤害,有效的保护电路设计对行驱动电路\芯片的静电防护重要性不言而喻;
走线,走线主要作用为将光电转换信号从有效像素区引出。
读出电路\芯片,光电转换信号从有效像素区接出,经过金属走线接入读出电路\芯片,完成图像传感信号的读取,读出电路\芯片的性能在一定程度上决定了传感器的设计指标和最终性能。
综上所述,本发明实施例提供了一种基于薄膜晶体管(TFT)背板的轮廓增强传感器—可以实现光敏器件感光→光电信号转换→转换信号读取的阵列版图架构设计。
显然,上述实施例仅是为清楚地说明所作的举例,而并非对实施方式的限定。以上所述的实施例只是本发明的一种较佳的方案,然其并非用以限制本发明。有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型。因此凡采取等同替换或等效变换的方式所获得的技术方案,均落在本发明的保护范围内。

Claims (10)

1.一种基于TFT背板的轮廓增强传感器,其特征在于,包括:
一个或多个像素拮抗单元,每个像素拮抗单元包括一个串联电阻和多个像素,每个像素由薄膜晶体管、光敏电阻和分压电阻组成,其中光敏电阻的一端与薄膜晶体管的漏极连接,分压电阻的一端与薄膜晶体管的源极接地,光敏电阻的另一端、分压电阻的另一端与薄膜晶体管的栅极连接;多个像素并联后与串联电阻的一端连接;所述像素拮抗单元内利用薄膜晶体管的功能,实现并联像素间的像素读出信号增强或抑制、从而呈现出图像轮廓增强的效果;
电源模块,包括电源,所述电源模块与像素拮抗单元中的串联电阻串联连接。
2.一种权利要求1所述基于TFT背板的轮廓增强传感器的阵列版图,其特征在于,所述阵列版图包括集成于TFT背板上的多个所述像素拮抗单元、电源信号走线、像素拮抗单元内部电源驱动走线、像素区地端信号走线、像素拮抗单元读出信号走线;所述像素拮抗单元中的像素阵列排布,所述电源信号走线一端与各像素拮抗单元的串联电阻连接,另一端为阵列版图的电源输入端;像素拮抗单元内部电源驱动走线与所述像素拮抗单元一一对应,每条像素拮抗单元内部电源驱动走线的一端与对应像素中的光敏电阻的一端、薄膜晶体管的漏极连接;每条像素拮抗单元内部电源驱动走线的另一端与串联电阻的另一端连接;像素区地端信号走线与所述像素拮抗单元一一对应,每条像素区地端信号走线的一端与对应像素中的分压电阻的一端、薄膜晶体管的源极连接,另一端汇聚为对应像素拮抗单元的接地端;像素拮抗单元读出信号走线与像素一一对应,每条像素拮抗单元读出信号走线的一端与对应像素中的薄膜晶体管的源极连接,另一端为对应像素的信号输出端。
3.根据权利要求2所述的阵列版图,其特征在于,所述阵列版图还包括行驱动信号走线和行选择TFT开关;所述行选择TFT开关设置于电源信号走线和串联电阻之间,行选择TFT开关与像素拮抗单元行数N一一对应;所述的行驱动信号走线的一端与行选择TFT开关的控制端连接,另一端为行驱动信号的输入端。
4.根据权利要求3所述的阵列版图,其特征在于,所述阵列版图还包括控制行选择TFT开关的行驱动电路或芯片,行驱动电路或芯片的输出端与行驱动信号的输入端连接。
5.根据权利要求2所述的阵列版图,其特征在于,所述阵列版图还包括读出电路或芯片,读出电路或芯片的输入端与每个像素的信号输出端连接。
6.根据权利要求2所述的阵列版图,其特征在于,所述阵列版图还包括保护电路。
7.根据权利要求2所述的阵列版图,其特征在于,所述薄膜晶体管为顶栅型的薄膜晶体管,薄膜晶体管的沟道材料为多晶硅或铟镓锌氧化物,栅极材料为Mo合金。
8.根据权利要求2所述的阵列版图,其特征在于,所述薄膜晶体管为底栅型的薄膜晶体管,薄膜晶体管的沟道材料为非晶硅或铟镓锌氧化物,栅极材料为Mo合金。
9.根据权利要求2所述的阵列版图,其特征在于,电源信号走线、像素拮抗单元内部电源驱动走线、像素区地端信号走线、像素拮抗单元读出信号走线材料为Al合金或Mo合金。
10.一种基于TFT背板的轮廓增强传感器的阵列版图设计方法,其特征在于,利用权利要求2-9任一项所述的阵列版图进行基于TFT背板的轮廓增强传感器的阵列版图设计。
CN202310641870.6A 2023-06-01 2023-06-01 基于tft背板的轮廓增强传感器、阵列版图及设计方法 Active CN116387336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310641870.6A CN116387336B (zh) 2023-06-01 2023-06-01 基于tft背板的轮廓增强传感器、阵列版图及设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310641870.6A CN116387336B (zh) 2023-06-01 2023-06-01 基于tft背板的轮廓增强传感器、阵列版图及设计方法

Publications (2)

Publication Number Publication Date
CN116387336A CN116387336A (zh) 2023-07-04
CN116387336B true CN116387336B (zh) 2023-08-22

Family

ID=86963714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310641870.6A Active CN116387336B (zh) 2023-06-01 2023-06-01 基于tft背板的轮廓增强传感器、阵列版图及设计方法

Country Status (1)

Country Link
CN (1) CN116387336B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117177086B (zh) * 2023-11-01 2024-04-09 之江实验室 高锐度探测器的像素电路、高锐度探测器和控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900186A (zh) * 2015-06-15 2015-09-09 京东方科技集团股份有限公司 Oled像素电路及其显示装置
CN206807819U (zh) * 2017-03-31 2017-12-26 青岛金思特电子有限公司 光控led小夜灯
CN114531555A (zh) * 2022-04-24 2022-05-24 之江实验室 一种端侧轮廓增强的仿生视觉传感器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6132283B2 (ja) * 2013-05-17 2017-05-24 Nltテクノロジー株式会社 増幅回路および増幅回路を用いたイメージセンサ
CN107479281B (zh) * 2017-08-29 2020-05-22 京东方科技集团股份有限公司 一种像素电路、像素结构和显示面板
FR3072564B1 (fr) * 2017-10-25 2019-10-18 Universite De Lille 1 Sciences Et Technologies Capteur optique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900186A (zh) * 2015-06-15 2015-09-09 京东方科技集团股份有限公司 Oled像素电路及其显示装置
CN206807819U (zh) * 2017-03-31 2017-12-26 青岛金思特电子有限公司 光控led小夜灯
CN114531555A (zh) * 2022-04-24 2022-05-24 之江实验室 一种端侧轮廓增强的仿生视觉传感器

Also Published As

Publication number Publication date
CN116387336A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN107204172B (zh) 像素电路及其驱动方法、显示面板
WO2020199534A1 (zh) 显示装置及其显示面板、显示面板的像素驱动电路
US11114047B2 (en) Electronic device, operation method of the electronic device, and moving vehicle
CN104919900B (zh) 智能像素照明和显示微控制器
EP0490683B1 (en) Sensor arrays
CN109427301B (zh) 像素电路和电致发光显示面板、其驱动方法及显示装置
CN116387336B (zh) 基于tft背板的轮廓增强传感器、阵列版图及设计方法
CN105096819B (zh) 一种显示装置及其像素电路
CN105762172B (zh) 一种阵列基板及其制备方法、显示面板及其驱动方法
CN104123912B (zh) 像素电路及其驱动方法、显示装置
CN110473496B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN107767819A (zh) 像素驱动电路及方法、显示装置
CN109192141A (zh) 显示面板及其检测方法、显示装置
CN110246459A (zh) 像素电路及其驱动方法、显示面板及显示装置
CN106169484A (zh) 自发光显示阵列基板及其使用方法
KR20070102577A (ko) 전압 프로그램된 픽셀 회로, 디스플레이 시스템 및 그 구동방법
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN109859720B (zh) 一种显示面板及其驱动方法和制作方法,以及显示装置
CN108538249A (zh) 像素驱动电路及方法、显示装置
CN107731156A (zh) 补偿像素电路、显示面板、显示设备、补偿及驱动方法
CN107731167A (zh) 像素电路、显示面板、显示设备及驱动方法
IL274168B2 (en) optical sensor
CN113450712B (zh) 硅基发光单元的像素驱动装置及其方法、显示面板
CN112673414A (zh) 具有光感测功能的像素电路、驱动方法和显示设备
CN112233620A (zh) 一种显示基板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant