KR20100087033A - 박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치 - Google Patents

박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치 Download PDF

Info

Publication number
KR20100087033A
KR20100087033A KR1020107012858A KR20107012858A KR20100087033A KR 20100087033 A KR20100087033 A KR 20100087033A KR 1020107012858 A KR1020107012858 A KR 1020107012858A KR 20107012858 A KR20107012858 A KR 20107012858A KR 20100087033 A KR20100087033 A KR 20100087033A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate
tft
drain
Prior art date
Application number
KR1020107012858A
Other languages
English (en)
Other versions
KR101138272B1 (ko
Inventor
히사에 시미즈
료 하야시
카츠미 아베
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100087033A publication Critical patent/KR20100087033A/ko
Application granted granted Critical
Publication of KR101138272B1 publication Critical patent/KR101138272B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

발광소자와 상기 발광소자의 구동회로로 각각 구성되는 복수의 화소를 구비한 발광 표시장치에서, 상기 구동회로는 병렬로 접속된 복수의 박막트랜지스터를 구비하고, 상기 박막트랜지스터의 임계전압은 상기 박막트랜지스터 각각의 게이트와 소스간 또는 상기 게이트와 드레인간에 인가된 전압에 따라 상기 복수의 박막트랜지스터 TFT11 내지 TFT13을 선택하여 바꾸어서 가역적으로 변화되고, 상기 발광소자에 전류를 공급하는 박막트랜지스터의 임계전압은 소정의 범위내로 유지된다.

Description

박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치{THIN-FILM TRANSISTOR CIRCUIT, DRIVING METHOD THEREOF, AND LIGHT-EMITTING DISPLAY APPARATUS}
본 발명은, 발광 표시 소자를 사용한 발광 표시장치와 그 발광 표시 소자를 구동하는 박막트랜지스터 회로, 및 그 박막트랜지스터 회로 구동방법에 관한 것이다. 본 발명은, 특히 발광 표시 소자로서 유기 일렉트로루미네센스(이하, "EL"이라고 약칭함) 소자와 그 구동회로로 구성된 화소를 매트릭스 모양으로 구비하는 발광 표시장치와, 그 액티브 매트릭스 구동 방법에 적합하게 사용된다.
최근, 유기EL소자를 발광소자로서 사용하는 유기EL디스플레이의 연구 개발 노력을 하고 있다. 유기 EL디스플레이 중에서, 소비 전력을 억제하고, 고품질의 화상을 실현하기 위해서, 각 화소에 분리된 구동회로를 구비하는 액티브 매트릭스(이하, "AM"이라고 약칭함)형 유기EL디스플레이가 유리하다. 이 구동회로는, 유리, 플라스틱 등으로 이루어진 기판 위에 형성된 박막트랜지스터(이하, "TFT"라고 약칭함)로 구성된다. 유기EL디스플레이의 부품 중, 주로 상기 기판과 상기 구동회로로 이루어진 부분을 백플레인(backplane)이라고 한다.
유기EL디스플레이 대상 백플레인의 TFT로서, 수소화 비정질 실리콘(이하, "a-Si:H"로 약칭함), 다결정 실리콘(이하, "p-Si"로 약칭함)등이 검토되고 있다. 추가로, 최근, 아모퍼스 산화물반도체(이하, "AOS"로 약칭함)의 박막을 그 TFT의 채널층으로서 사용하는 TFT가 제안되어 있다. AOS 재료의 예들은, 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어진 산화물(amorphous-In-Ga-Zn-0, 이하, "a-IGZO"로 약칭함)과, 또한 아연(Zn)과 인듐(In)으로 이루어진 산화물(amorhous-Zn-In-0, 이하, "a-ZIO"로 약칭함)이 있다. 비정질 산화물반도체를 그 채널층으로서 사용하는 TFT는, a-Si:H TFT의 10배이상의 전계효과 이동도를 갖는다. 또한 비정질성에 기인하는 높은 균일성을 상기 TFT로부터 이용가능하다고 생각된다. 따라서, 이것들의 TFT는, 디스플레이 대상 백플레인의 TFT로서 사용하는데 유망하다.
AM형태 유기EL디스플레이의 백플레인에 관한 기술적 과제의 예는, 구동전압과 TFT사이즈의 억제를 위한 전계효과 이동도의 향상, TFT의 특성 변동의 억제, 및 구동시의 통전에 기인하는 전기적 스트레스에 의한 TFT의 특성변화의 억제가 있다. AOS-TFT는 전계효과 이동도와 특성 균일성이 높다. 이에 따라서, AOS-TFT를 사용함으로써 상기의 2개의 과제는 극복하는 것이 가능하다.
그렇지만, AOS-TFT에도, 전기적 스트레스에 의한 특성변화가 생길 수 있다. 특히, 연속 통전에 의한 임계전압의 변동과, 통전 중지에 의한 그 회복은 해결해야 할 과제다.
본 발명의 내용에서는, "변동"이란, 제 1 값으로부터 제 2 값까지의 임계값의 "변경" 또는 "시프트"를 의미한다.
본 발명의 목적은, 전기적 스트레스에 의한 AOS-TFT등의 TFT의 특성변화 및 그 회복에 따른, 표시 품질의 변화를 억제하는데에 있다.
본 발명에 따른 박막트랜지스터 회로의 구동방법은, 그 박막트랜지스터 회로가 전기부하에 병렬로 접속된 복수의 박막트랜지스터로 이루어지고, 상기 박막트랜지스터의 임계전압이 상기 박막트랜지스터 각각의 게이트와 소스간 또는 게이트와 드레인간에 인가되는 전기적 스트레스에 따라 변동하고, 상기 구동방법은, 상기 박막트랜지스터의 임계전압의 변동이 소정의 범위내로 유지되도록, 상기 복수의 박막트랜지스터[ 중 하나]를 선택하여 바꾸는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 박막트랜지스터 회로는, 상기 박막트랜지스터 회로가 전기부하에 병렬로 접속된 복수의 박막트랜지스터로 이루어지고, 상기 박막트랜지스터의 임계전압이 상기 박막트랜지스터 각각의 게이트와 소스간 또는 게이트와 드레인간에 인가되는 전기적 스트레스에 따라 변동하고, 상기 박막트랜지스터 회로는, 상기 박막트랜지스터의 임계전압의 변동이 소정의 범위내로 유지되도록, 상기 복수의 박막트랜지스터 중 하나를 선택하여 바꾸는 유닛을 구비한 것을 특징으로 한다.
본 발명에 따른 발광 표시장치는, 발광소자와 상기 발광소자의 구동회로로 각각 구성되는 복수의 화소를 구비하고, 상기 구동회로가 각각의 화소에 포함되고, 상기 발광 표시장치는 상기 발광소자에 병렬로 접속되어, 박막트랜지스터의 임계전압이 박막트랜지스터 각각의 게이트와 소스간 또는 게이트와 드레인간에 인가되는 전기적 스트레스에 따라 변동하는 복수의 박막트랜지스터와, 상기 발광소자에 전류를 공급하는 상기 박막트랜지스터의 임계전압이 소정의 범위내로 유지되도록 상기 복수의 박막트랜지스터[ 중 하나]를 선택하여 바꾸는 유닛을 구비한 것을 특징으로 한다.
본 발명에 의하면, TFT의 임계전압을 소정의 범위내로 유지하는 것이 가능하다.
본 발명의 또 다른 특징들은 첨부된 도면들을 참조한 아래의 예시적 실시예들의 설명으로부터 명백해질 것이다.
도 1은 본 발명의 실시예1에 따른 a-IGZO TFT의 구성1(Si 기판상)을 도시한 개략도다.
도 2는 본 발명의 실시예1에 따른 a-IGZO TFT의 구성1의 Id-Vg특성을 도시한 그래프다.
도 3은 본 발명의 실시예1에 따른 a-IGZO TFT의 구성1의 스트레스에 의한 임계값 변화를 도시한 그래프다.
도 4는 본 발명의 실시예1에 따른 a-IGZO TFT의 구성1의 변화로부터의 회복 특성을 나타낸 그래프다.
도 5는 본 발명의 실시예1에 따른 a-IGZO TFT의 구성1의 스트레스 변화의 게이트 전압 의존을 도시한 그래프다.
도 6은 본 발명의 실시예1에 따른 a-IGZO TFT의 구성2(유리 기판상)를 도시한 개략도다.
도 7은 본 발명의 실시예1의 화소내의 회로를 도시한 개략도다.
도 8은 TFT가 구동과 휴지를 반복하는 경우의 임계값 변화를 도시한 그래프다.
도 9는 본 발명의 실시예1에 따른 회로를 도시한 개략도다.
도 10은 본 발명의 예시적 실시예를 도시한 개략도다.
도 11은 본 발명의 실시예에 따른 타이밍 차트다.
도 12a 및 12b는 휴지(resting) 상태의 트랜지스터의 단자의 접속 예를 도시한 개략도다.
우선, 본 발명의 실시예의 예시적 실시예들에 관하여 설명한다.
본 발명자 등은, AOS-TFT의 동작 특성을 상세하게 연구한 결과, 이하의 지견을 얻었다.
AOS-TFT는, 통전에 의한 전기적 스트레스에 의해 특성이 변화된다. 특히 임계전압의 변동이 특징적이다. 이 특성변화는, 게이트 전압이 소스 전압보다 높은 경우에 현저하고, 변화량은 경시적으로 포화하는 경향을 가진다. 추가로, AOS-TFT는, 통전을 중지하고 그 TFT가 전기적 스트레스로부터 개방하는 경우 그 특성변화로부터 회복한다. 그래서, AOS-TFT는, 통전 이전의 특성으로 회복한다. 즉, AOS-TFT는 전기적 스트레스를 인가하여 제거하는 경우 그 AOS-TFT의 임계전압이 가역적으로 변화되는 성질에 의거하여 고안되었다. 이때, 본 발명은, 게이트 단자와 소스 단자간 또는 게이트 단자와 드레인 단자간에 인가된 전기적 스트레스에 의한 임계전압이 가역적으로 변화되는 TFT에 적용 가능하다. 그래서, 본 발명은, AOS-TFT에 한정되지 않는다.
여기에서, "통전중"이란, 전기 특성의 변화를 초래하는 바이어스가 박막트랜지스터의 게이트, 소스 및 드레인에 인가되어 있는 상태를 가리킨다. 구체적으로는, "통전중"이란, 적어도 게이트와 소스간, 또는 게이트와 드레인간에 전위차가 있는 상태를 가리킨다. 한편, "휴지 상태"란, 통전중에 변화된 특성이, 경과 시간과 함께 가역적으로 회복하는 게이트, 소스 및 드레인의 바이어스 상태를 가리킨다. 구체적으로는, "휴지"란, 게이트와 소스간, 및 게이트와 드레인간에 전위차가 없는 상태, 또는 게이트, 소스 및 드레인의 플로팅 상태를 가리킨다(도 12a 및 도 12b 참조).
본 발명에서는, 박막트랜지스터 회로에 있어서, AOS-TFT를 복수 구비한다. 그리고, 사용중의 TFT는, 그 TFT를 상기 특성의 변화로부터 회복하기위해서, 통전중의 전기적 스트레스에 의한 특성의 변동량이 소정의 기준값을 초과하기 전에(그 변동량이 소정의 범위내에) 휴지 상태에 놓여 있다. 한편, 그때까지 휴지 상태로 있던 다른 TFT 중에서, 상기 특성의 변화로부터 회복된 TFT들은 사용할 TFT로서 선택된다. 이렇게, 전기적 스트레스에 의한 특성변동으로부터 회복한 TFT를 선택해서 사용한다.
구체적으로, 도 10을 사용해서 설명한다. AOS-TFT가 되는 복수의 병렬로 접속되는 TFT ll∼TFT 13을 준비한다. 전환 유닛이 되는 스위치SW12을 온(on)으로 한 상태에서, TFT 12의 게이트에 신호를 인가해서 그의 게이트와 소스간을 바이어스하고, 부하에 전류를 유입시킨다. 이 때, TFT 12는 게이트와 소스간 또는 게이트와 드레인간에 인가된 전기적 스트레스에 의해 특성(임계값)이 변화되기 시작한다. 그러나, TFT2의 특성의 변화량이 소정의 기준값을 초과하기 전에 휴지 상태에 있었던 스위치SW13을 온으로 하고, TFT 13에 신호를 인가하고, 이 TFT 13으로부터 부하에 전류를 흘린다. 동시에, TFT 12는, TFT 12가 통전 상태로부터 휴지 상태로 전환하면, 통전 이전의 특성으로 회복하기 시작한다. TFT 13의 특성(임계값)도, 게이트와 소스간 또는 게이트와 드레인간에 인가된 전기적 스트레스로 인해 변화한다. 마찬가지로, TFT 13의 특성의 변화량이 소정의 기준값을 초과하기 전에, 휴지 상태에 있었던 스위치SWll을 온으로 하고, TFT 1l에 신호를 인가하여, TFT 11로부터 부하에 전류를 흘린다. 동시에, TFT 13을 통전 상태로부터 휴지 상태로 전환한다.
TFT 12의 특성의 회복시에, 스위치SW12를 온으로 하고, TFT 12에 신호를 인가하고, TFT 12로부터 부하에 전류를 흘린다. 이렇게 해서, 스위치SWll∼SW13을 선택적으로 온 하고, TFT 11∼TFT 13중 어느 하나를 사용해서 상기 부하에 변동이 적은 전류를 흘리는 것이 가능하다. 또한, 여기에서는 상기 TFT들 중 하나를 선택해서 사용하는 경우를 나타냈다. 그렇지만, TFT 의 수는 특성을 회복하는데 필요한 기간의 길이에 따라 적당하게 설정되어도 된다. 그래서, 그 수는, 필요한 경우 2이상으로 설정된다. 또한, 짝수의TFT, 예를 들면 4개 또는 6개 이상의 TFT를 병렬로 접속하고, 선택적으로 동시에 각 쌍의 TFT를 온 함으로써, 부하에 흘리는 전류량을 증대시키는 것이 가능하다.
상술한 것과 같은 박막 트랜지스터 회로는, 발광 표시 소자에 전류를 공급하기 위해 화소회로를 구동하도록 설계된 TFT로 사용될 수 있다. 즉, 1화소중에 복수의 AOS-TFT를 준비하고, 그 AOS-TFT중에서 전기적 스트레스에 의한 특성변동으로부터 회복한 TFT를 선택하고, 그 발광 표시 소자를 구동하는데 사용한다. 이러한 구동용 TFT의 전환을 행할 뿐만 아니라 반복적인 구동방법을 사용하여서, 발광 표시 소자 구동용 TFT 임계전압을 소정의 범위 내로 유지하는 것이 가능하다.
또한, 본 실시예의 TFT 구동방법에서는, TFT의 작동시간이나 통전시간 및/또는 통전시의 게이트와 소스간과, 게이트와 드레인간에 인가된 전압을 감시하여 상기 TFT를 전환하는 시간을 판정하는 것이 가능하다. 후술하는 대로, 통전시에 전기적 스트레스에 의한 TFT특성의 변화는, 통전 시간 및 인가전압의 함수로서, 미리 아는 것이 가능하다. 이에 따라서, 통전 및 휴지 상태에 있는 구동용 TFT의 특성을 직접 계측하지 않고, 전환할 시간을 결정하는 것이 가능하다.
추가로, 휴지 상태의 TFT에 대해서, 게이트와 소스간의 전위와 게이트와 드레인간의 전위를 같은 레벨로 유지함으로써, TFT의 전기적 스트레스가 확실하게 없게 하는 것이 가능하다.
이하, 본 발명의 일 실시예로서, 구동회로가 a-IGZO(In, Ga 및 Zn을 함유한 아모퍼스 산화물)을 갖는 AOS-TFT를 그 채널층으로서 구비하고, 유기EL소자가 발광 표시 소자인 AM형태 유기EL 디스플레이에 관하여 설명한다. 그렇지만, 본 실시예는, a-IGZO이외의 AOS를 그 반도체로 하는 발광 표시장치와, 유기EL소자이외의 발광소자나 광 제어소자를 사용한 표시 유닛에도 적용할 수 있다. 한층 더, 상기 발광 표시장치와 아울러, 본 실시예는, 감압소자를 사용한 압력센서와 감광 소자를 사용한 광센서로 이루어진 AOS-TFT를 사용하는 AM(active-matrix)형태 디바이스에 적용 가능하고, 동일한 효과를 얻을 수 있다.
본 발명에서 사용된 것과 같은 "비정질"이란, X선회절에 있어서 결정구조에 유래하는 명확한 회절 피크가 관측되지 않는 것을 의미한다.
본 실시예의 AM형태 유기EL디스플레이는, 각 화소에 유기EL소자와, 구동회로를 구비한다. 그 구동회로내에는, 상기 유기EL소자에 공급하는 전류를 제어하는 구동용 AOS-TFT와, 그 구동용 TFT의 접속을 변경하는 스위치와의 짝을 여러개 설치한다. 통전중의 전기적 스트레스에 의한 임계전압의 변화(시프트)가 소정의 기준값을 초과한 것으로 판단되었을 경우, 해당 구동용 TFT를 휴지 상태로 놓는다. 이와는 달리, 그 때까지 휴지 상태에 있었던 나머지의 트랜지스터 중에서, 충분히 임계전압이 회복된 트랜지스터를 선택하여, 발광 표시 소자를 구동하는데 사용한다. 이에 따라, AOS-TFT의 임계전압의 변동에 기인하는 화질열화를 억제할 수 있다.
사용중의 구동용 TFT의 임계전압의 변화(또는 시프트)를 평가하고, 휴지 상태의 구동용 TFT의 임계전압이 회복한 것인가 아닌가를 판단하는 일 방법으로서, TFT의 적산된 작동 상태 시간을 사용한다.
먼저, 본 실시예에 사용하는 a-IGZO를 채널층으로 하는 TFT의 기본 특성에 대해서 서술한다.
이후 a-IGZO TFT의 제조법을 도 1을 사용하여 설명한다.
도 1에 나타나 있는 바와 같이, 인 혹은 비소 등의 불순물을 고농도로 주입한 Si기판(30) 위에 100nm 두께의 열산화 SiO2 절연막(20)을 형성한다. 여기에서는, Si기판(30)의 일부가 게이트 전극을 구성한다.
그 후, 실온에 있어서, 다결정 IGZO를 타겟으로 해서 스퍼터 성막법에 의해, a-IGZO막(10)을 50nm 두께로 형성한다. 다음에, 포토리소그래피법과 희염산에 의한 습식 에칭에 의해, a-IGZO막(10)을 패터닝 해서 채널층을 형성한다.
그 후에, 레지스트를 포토리소그래피법에 의해 패터닝 하고, E B 증착법에 의해, Ti(5nm)(50), Au(40nm)(40)을 성막 후, 리프트 오프법에 의해, Au/Ti의 소스 및 드레인 전극을 형성한다.
아울러, 300℃, 1시간의 어닐링을 행한다.
이에 따라, 도 1의 단면도에 나타내는 a-IGZO TFT를 형성할 수 있다.
다음에, 상기의 제조법으로 얻어진 a-IGZO TFT의 전기적 특성을 설명한다.
도 2는, 본 TFT의 Id-Vg특성을 나타낸 그래프다. 본 TFT는, 채널 폭80㎛, 채널길이 10㎛, 임계전압 -0.1V, 및 전계효과 이동도 18cm2/Vs이다. 그 전계효과 이동도는, 일반적인 a-Si:H TFT보다도 10배이상 크다.
본 TFT에 있어서, 게이트와 드레인이 단락되고, 드레인과 소스간에 정전류 27㎂를 온한 경우의 임계전압의 시간변화(ΔVTH)를 도 3에 나타낸다. 도 3의 가로축은 전기적 스트레스를 인가하는 기간을 나타낸다. 이 때, 게이트 전위를 소스 전위보다 높게 한다. 또한, 게이트 전위는 드레인 전위와 같다. 도 3의 가로축의 표기의 예를 들면 5E+04는 5×104를 나타낸다.
이 경우, 게이트 단자와 드레인 단자간에는 일정한 전압을 인가한다. 또한, 드레인 단자와 소스 단자간에 정전류가 흐르도록, 소스 단자에 가변 전원을 설치한다. 즉, 드레인 단자와 소스 단자간에 흐르는 전류는, 게이트 단자와 소스 단자간의 전위차에 의해 결정된다. 그러므로, 드레인 단자와 소스 단자간에 흐르는 전류가 일정하게 되도록 상기 소스 단자에 설치한 전원의 전압을 조정한다.
추가로, TFT의 게이트 단자의 전압이 소스 단자의 전압보다도 크므로, TFT에는 전기적 스트레스가 인가된다. 이 경우, TFT의 임계전압은 서서히 상승한다. 따라서, 드레인 단자와 소스 단자간에 흐르는 전류를 일정하게 하기 위해서는, 게이트 단자와 소스 단자의 전위차를 증가시킬 필요가 있다. 이 때문에, 도 3의 스트레스 기간이 증가함에 따라서, 소스 단자에 설치한 전원을, 그 전압이 작아지도록 조정한다.
이때, 도 3은 비정질 산화물반도체를 사용한 박막트랜지스터에 전기적 스트레스를 인가했을 경우의, 스트레스 기간과 임계전압간의 관계의 일례를 나타낸다. 따라서, 스트레스 기간과 임계전압간의 관계는, 사용하는 비정질 산화물반도체와 스트레스 인가조건(전압, 온도등)에 따라 변동한다.
한편, 도 4는 상기의 방법으로 형성한 다른 a-IGZO TFT(채널 폭: 180㎛, 채널길이: 30㎛)에 게이트 전압 12V, 드레인 전압 6V 및 소스 전압OV에 대응한 전기적 스트레스를 800초간 인가하기 전후의 전달 특성을 나타낸다. 도 3의 예와 같이, 전기적 스트레스에 의해 전달 특성곡선이 정방향으로 평행 이동하고, 임계전압이 증가한 것을 안다. 또한, 도 4는, 동작상태가 정지하고, 2일간 정치한 후의, 동일 TFT의 전달 특성 곡선을 나타낸다. 그 2일간 정치한 후에는, 전달 특성 곡선이 스트레스 인가전과 거의 마찬가지고, 전기적 스트레스에 의한 특성 변화로부터 TFT를 회복한 것을 안다.
추가로, 상기의 방법으로 형성한 또 다른 a-IGZO TFT(채널 폭: 180㎛, 채널길이: 30㎛)에, 드레인 전압을 6V로 하고, 소스 전압을 고정값으로 하며, 게이트 전압을 몇개의 서로 다른 값으로 한 전기적 스트레스를 400초간 인가한다. 그 게이트 전압은, 5종류, 즉 -12V, -6V, 4V, 8V 및 12V로 변화된다. 이 때의 전기적 스트레스에 의한 임계전압의 변화를 도 5에 나타낸다. 이러한 도 5로부터, 게이트 전압이, 소스 전압보다도 낮을 경우(OV이하), 임계전압은 거의 변화하지 않고, 게이트 전압이, 소스 전압과 드레인 전압보다 높은 경우(12V) 가장 변화가 큰 것을 안다.
도 3 및 도 5로부터, TFT가 받는 전기적 스트레스에 의한 임계전압의 변동은, 작동 상태 동안에 게이트에 인가되는 전압 및 작동 상태 기간에 대하여, 단조적으로 증가하는 것을 안다. 그 때문에, 작동 상태가 계속하면, 임계전압도 계속해서 증가한다.
한편, 도 4에 나타낸 임계전압이 회복하는 성질을 이용하여, 작동 상태 후의 TFT를 휴지 상태로 두면, 임계전압을 허용범위내에 유지하는 것이 가능하다(도 8).
휴지 상태에서는, 단자들을 플로팅 상태로 둔다. 또한, 3단자 모두는, 단락되고, 고정 전위에 접속된다.
이상의 특성을 나타내는 a-IGZO TFT를 사용하여, 이하와 같은 방법에 의해, 도 6에 나타낸 유기EL디스플레이를 제조한다.
유리 기판(60) 위에, 우선, 게이트 선 및 게이트 전극으로서, Mo40-1과 Ti51-1로 이루어진 Mo/Ti적층막을 증착법으로 형성한다. 패터닝은 에칭으로 행한다.
다음에, 절연층(21)으로서, 스퍼터링법으로 SiO2막을 형성한다. 그 막의 패턴형성은, 포토리소그래피법과, 버퍼드 불산을 사용한 습식 에칭법으로 행한다.
계속해서, 채널층으로서, 스퍼터링법으로 a-IGZO막(11)을 형성한다. 그 막의 패턴형성은, 포토리소그래피법과, 희염산에 의한 습식 에칭법으로 행한다.
계속해서, 데이터 배선 및 소스/드레인 전극으로서, Mo40-2와 Ti51-2로 이루어진 Mo/Ti 적층막을 증착법으로 형성한다. 패터닝은 에칭으로 행한다.
이어서, 층간 절연막으로서, SiN/SiO2적층막을 형성한다. 이 막의 패턴형성은 포토리소그래피법과 드라이에칭법으로 행한다.
계속해서, 평탄화막으로서, 감광성 폴리이미드막을 스핀 코트법으로 형성한다. 패터닝은, 감광성 폴리이미드를 사용하고 있기 때문에, 포토리소그래피법으로 노광하여, 그 막을 박리하여 행할 수 있다.
계속해서, 유기EL소자를 형성한다.
우선, 애노드 전극으로서, 스퍼터링법으로 ITO막(80)을 형성한다. 이 막의 패턴형성은, 포토리소그래피법과 ITO박리액에 의한 습식 에칭법, 또는, 드라이에칭법으로 행한다.
이어서, 소자분리막으로서, 감광성 폴리이미드막(71)을 스핀 코트법으로 형성한다. 패터닝은, 감광성 폴리이미드를 사용하고 있기 때문에, 이 막을 포토리소그래피법으로 노광하여, 박리하는 것으로 행할 수 있다.
계속해서, 발광층으로서, 증착법으로 유기막(90)을 형성한다. 이 막의 패턴형성은, 금속 마스크를 사용하여 행한다.
이어서, 캐소드 전극(100)으로서, 증착법으로 알루미늄막을 형성한다. 이 막의 패턴형성은, 금속 마스크를 사용하여 행한다.
끝으로, 제조되는 하위 부품은, 유리 기판(61)을 사용해서 유리 밀봉된다. 이렇게 하여 유기EL디스플레이를 제조할 수 있다(도 6).
도 7은 본 실시예의 유기EL디스플레이의 화소회로를 나타낸다. 본 실시예에 있어서, 화소회로는, 유기EL소자ELl과 신호선으로부터 데이터를 로딩하는 스위치TFT4와, 구동 트랜지스터TFT 1, TFT 2, TFT 3 및, 스위치 트랜지스터 군SW811∼SW813, SW821∼SW823, SW831∼SW833과, 상기 구동 트랜지스터TFT 1, TFT 2, TFT 3의 게이트-소스간 전위에 접속된 용량C, TFT 1, TFT 2, TFT 3의 소스를 접지하기 위한 스위치SW84∼SW86으로 구성된다.
화소회로내의 구동 트랜지스터에 있어서, "작동(operating) 상태"는, 그 구동 트랜지스터가 유기EL소자와 직렬로 접속되어 있는 기간동안에 발생하고, 한편, "휴지 상태"는, 유기EL소자로부터 전기적으로 절단되는 기간동안에 실현된다.
도 11은, 스위치 트랜지스터 811 내지 832의 게이트에 인가된 제어신호의 타이밍 차트다. SW811, SW812 및 SW813은 제어신호SLdrl에 의해 수정적으로 온/오프 제어된다. 마찬가지로, 상기 SW821, SW822 및 SW823은, 제어신호SLdr2에 의해 수정적으로 온/오프 제어되고, SW831, SW832 및 SW833은 제어신호SLdr3에 의해 수정적으로 온/오프 제어된다. 제어신호SLdrl이 H레벨에 있을 때, 즉, SW811, SW812, SW813가 온일 때는, TFT1은 유기EL소자와 직렬로 접속하고, 유기EL소자에의 전류공급을 주관한다. 한편, 상기 TFT2 및 TFT3은, 유기EL소자로부터 절단되어, 그 기간동안에 휴지 상태에 있다. 유기EL소자에 전류를 공급하고 있는 기간은, "작동 상태"의 기간이며, 필연시에, 트랜지스터에 특성변화를 초래하는 전기 스트레스가 걸린다.
한편, TFT가 휴지 상태일 때, 그의 게이트, 소스 및 드레인 단자는 플로팅 상태이어도 된다. 이와는 달리, 그 게이트, 소스 및 드레인 단자는, 단락되고 고정전위 예를 들면, GND로 설정되는 것이 바람직하다. 이 경우, 스위치용 트랜지스터를 추가할 필요성이 증가하게 된다.
다음에, 화소회로의 동작을 설명하겠다. 여기서는 하나의 화소만을 추출해서 그 동작을 설명하지만, 다른 화소로 마찬가지다. 구동 트랜지스터로서, TFT 1 내지 TFT 3이 준비되어 있고, 그 TFT가 번호가 매겨진 순서로 구동과 휴지 상태를 반복한다.
지금, 유기ELl에 전류를 공급하는 구동 TFT로서 TFT2를 선택하는 것으로 한다. TFT2는, 프레임마다 신호선으로부터의 데이터를 게이트 전압으로서 받고, 유기ELl을 소정의 휘도로 발광시킨다. 인가 전압분의 전기 스트레스는, 표시 시간의 경과에 따라 TFT2에 증가하여 인가된다. 이 때문에, TFT2의 임계값은 단조로 쉬프트한다.
여기에서, TFT2의 임계값 변화가 소정의 기준값을 상회했다고 판단한 경우, 그 시점에서 TFT2는 휴지 상태에 놓인다. 이와는 달리, 다음 프레임에서는 휴지 상태에 있었던 TFT3을 사용해서 유기EL에 전류 공급을 행한다. 여기에서, 이때 상기 소정의 기준값은, 구동에 사용하는 TFT의, 인가하는 전압과 인가기간으로부터 도출된 임계값 변화에 따라 결정된다.
한층 더 시간이 경과한 후, 이번은 TFT3의 임계값이 기준값을 초과했다고 판단된 시점에서 상술한 경우처럼, TFT3을 휴지 상태로 둔다. 그리고, 그 TFT1을 구동 TFT로서 사용한다.
휴지 상태에서는, TFT의 3단자를 플로팅 상태 또는 동전위에 접속해둔다.
또한, 제어선 SLl∼SLm은, 1프레임내의 기록 기간에 있어서 스위치 트랜지스터SW84, SW85 및 SW86을 온시킨다. 주사신호들은, 그 제어선에 주사 드라이버(201)에 의해 순차로 인가된다. 이에 따라 선택되어 있는 구동 트랜지스터의 게이트 단자와 소스단자간에, 데이터 드라이버(200)에 의해 제어선 DLl∼DLn을 거쳐서 데이터 신호를 기록하는 동안, 그 구동 트랜지스터의 소스 전위를 GND에 단락시킨다. 제어신호SLdr2은 H레벨로 하고, 제어신호SLdrl, SLdr3을 L레벨로 하고, TFT2을 접속 상태로 두고, TFT1, TFT3을 플로팅 상태로 둔다. TFT4를 온 해서 데이터를 용량C 및 TFT2의 게이트의 기생 용량에 기록한다. 다음에, 유기ELl의 발광 기간에 있어서는, 스위치 트랜지스터(84, 85, 86)를 오프하고, 구동 트랜지스터TFT2의 소스가, 유기EL과만 직렬로 접속된다. 이어서, 데이터가 기록된 TFT2의 게이트 전위에 대응하는 전류는, 구동 트랜지스터TFT2를 통해 유기ELl에 흐른다. 데이터 기록 기간에서, EL의 발광 기간을 통해서 구동 트랜지스터TFT1, TFT3의 제어신호SLdrl, SLdr3이 L레벨이다. 그러므로, 게이트, 소스 및 드레인은 플로팅 상태, 즉, 휴지 상태를 유지한다.
작동상태와 휴지 상태간의 전환은, 도 9의 화소주변부에 배치된 시프트 레지스터(202) 및 메모리(기억장치의 역할을 함)(203)로 제어된다. 메모리(203)는, 구동 TFT1∼TFT3의 작동 상태 기간을 적산한다. 구동중의 TFT의 적산 시간이 기준값을 초과하면, 시프트 레지스터(202)가 TFT1∼TFT3의 작동상태 또는 휴지 상태의 선택을 주관하는 신호를 화소영역에 송신한다. 도 9에서는, 상기 회로는, 모든 화소에 대해서, 시프트 레지스터(202)에 의해 일괄적으로 TFT1∼TFT3중 하나를 선택하도록 구성된다. 상기 기준값은, 발광 표시장치의 용도에 따라 다르다. 상기 표시장치가, 예를 들면, 퍼스널 컴퓨터용 모니터와 같이 고정 점등 화소가 많고 연속해서 고휘도의 표시를 제공하는 화소들이 존재하는 경우에, 적산 시간의 기준값은 작은 값으로 설정된다. 한편, 상기 표시장치가 텔레비전 세트와 같은 많은 무비(movie) 표시를 처리하는 경우에, 화소를 흐르는 평균 구동전류가 작아지므로 적산 시간의 기준값은 큰 값으로 설정된다. 이와는 달리, 기준값을 설정하지 않고, 프레임마다, 또는 미리 설정된 수의 프레임마다 TFT를 바꾸는 것도 가능하다.
또한, 항상, 모든 화소에 대해서, 시프트 레지스터에 의해 일괄적으로 TFT1∼TFT3중 하나를 선택할 필요는 없다. 예를 들면, 화소영역의 일부와 다른 부분간에 절환 타이밍이 다르도록, 상기 메모리와 시프트 레지스터를 따로따로 설치해서 제어해도 좋다.
도 7의 신호선 SLdrl, SLdr2, SLdr3은, 시프트 레지스터(202)로부터 인출된다.
여기에서는, 작동상태와 휴지간에 전환을 타이밍을 결정하기 위해 시간을 사용한다. 이와는 달리, 인가전압 또는 임계전압을 모니터해서 상기 타이밍의 전압을 이용하는 것이 가능하다.
도 7에는, 상기 회로가 3개의 구동 트랜지스터를 경우를 나타냈다. 그렇지만, 회복 시간이 짧은 TFT를 사용하면, 예비의 TFT의 수는 하나까지 줄인다. 이 경우, 1화소에 대해 2개의 구동 TFT가 충분하다.
이상의 동작을 실시함으로써, 본 실시예의 유기EL디스플레이는, 전기적 스트레스에 대하여, 항상 리프레쉬한(refreshed) 상태의 AOS-TFT를, 구동TFT로서 사용하는 것이 가능하다. 이 결과, 상기 TFT의 전기적 스트레스에 기인하는 임계전압의 변동에 의한 화상의 저하를 억제할 수 있다.
이때, 스위치 군SW811∼SW813, SW821∼SW823, SW831∼SW833도 a-IGZO TFT를 사용하여 형성할 수 있다. 스위치 군SW811∼SW814, SW821∼SW824, SW831∼SW834는 스위치로서 동작한다. 그러므로, 그 임계전압이 쉬프트해도 TFT의 구동전압을 미리 소정의 값으로 설정하면 상기 스위치들을 구동할 수 있다. 따라서, 스위치 군에 관해서는 전기적 스트레스를 인가할 필요는 없다.
본 발명은, 발광소자의 구동회로가 TFT를 갖는 발광 장치, 특히 AOS를 채널층으로 하는 AOS-TFT를 갖는 발광 장치에 적용된다. 발광 표시장치이외에, 본 발명은, 감압소자를 사용한 압력센서나, 감광 소자를 사용한 광센서로 이루어진 AOS-TFT를 사용한 AM(Active-Matrix)형태 디바이스에도 적용될 수 있다.
본 발명을 예시적 실시예들을 참조하여 기재하였지만, 본 발명은 상기 개시된 예시적 실시예들에 한정되지 않는다는 것을 알 것이다. 아래의 청구항의 범위는, 모든 변형, 동등한 구조 및 기능을 포함하도록 아주 넓게 해석해야 한다.
본 출원은 여기서 전체적으로 참고로 포함된 2007년 11월 21일자로 출원된 일본특허출원번호 2007-301782의 이점을 청구한다.

Claims (12)

  1. 박막트랜지스터 회로의 구동방법으로서, 그 박막트랜지스터 회로가 전기부하에 접속된 복수의 병렬 박막트랜지스터로 이루어지고, 상기 박막트랜지스터의 임계전압이 상기 박막트랜지스터의 소스와 드레인간 또는 게이트와 드레인간에 인가되는 전기적 스트레스에 따라 변동하고, 상기 구동방법은,
    상기 박막트랜지스터의 임계전압의 변동이 소정의 범위내로 억제되도록, 상기 복수의 박막트랜지스터 중 하나를 선택하여 바꾸는 단계를 포함하는 박막트랜지스터 회로의 구동방법.
  2. 제 1 항에 있어서,
    비선택된 박막트랜지스터를, 상기 전기적 스트레스를 인가하지 않고 휴지(resting) 상태로 설정하는, 박막트랜지스터 회로의 구동방법.
  3. 제 2 항에 있어서,
    상기 휴지 상태로 설정된 상기 박막트랜지스터의 게이트, 소스 및 드레인이, 같은 전위나 플로팅 상태로 유지된, 박막트랜지스터 회로의 구동방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 박막트랜지스터의 전환은, 상기 게이트와 소스간, 또는 상기 게이트와 드레인간의 전압을 인가하는 기간에 의거하여 결정되는, 박막트랜지스터 회로의 구동방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 박막트랜지스터의 전환은, 상기 게이트와 소스간, 또는 상기 게이트와 드레인간에 인가된 전압에 의거하여 결정되는, 박막트랜지스터 회로의 구동방법.
  6. 제 4 항에 있어서,
    작동 상태에 있는 상기 박막트랜지스터의 상기 게이트와 상기 소스간, 또는 상기 게이트와 상기 드레인간에 전압을 인가하는 기간을 기억하고, 상기 박막트랜지스터가 휴지 상태에 있는 기간을 기억하는, 박막트랜지스터 회로의 구동방법.
  7. 전기부하에 병렬로 접속된 복수의 박막트랜지스터로 이루어진 박막트랜지스터 회로로서, 상기 박막트랜지스터의 임계전압이 상기 박막트랜지스터의 소스와 드레인간 또는 게이트와 드레인간에 인가된 전기적 스트레스에 따라 변동하고, 상기 박막트랜지스터 회로는,
    상기 박막트랜지스터의 임계전압의 변동을 소정의 범위내로 억제하도록, 상기 복수의 박막트랜지스터 중 하나를 선택하여 바꾸는 유닛을 구비한, 박막트랜지스터 회로.
  8. 제 7 항에 있어서,
    비선택된 박막트랜지스터가, 상기 전기적 스트레스를 인가하지 않고 휴지 상태로 설정되는, 박막트랜지스터 회로.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 박막트랜지스터는, 비정질 산화물반도체의 채널층을 갖는, 박막트랜지스터 회로.
  10. 발광소자와 상기 발광소자의 구동회로로 각각 구성되는 복수의 화소를 구비하고, 상기 구동회로가 각각의 화소에 포함되는, 발광 표시장치로서,
    상기 발광소자에 병렬로 접속되어, 박막트랜지스터의 임계전압이 그 박막트랜지스터의 소스와 드레인간 또는 게이트와 상기 드레인간에 인가된 전기적 스트레스에 따라 변동하는 복수의 박막트랜지스터와,
    상기 박막트랜지스터의 임계전압이 소정의 범위내로 유지하도록, 상기 복수의 박막트랜지스터 중 하나를 선택하여 바꾸는 유닛을 구비한, 발광 표시장치.
  11. 제 10 항에 있어서,
    비선택된 박막트랜지스터가, 상기 전기적 스트레스를 인가하지 않고 휴지 상태로 설정되는, 발광 표시장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 박막트랜지스터는, 비정질 산화물 반도체의 채널층을 갖는, 발광 표시장치.
KR1020107012858A 2007-11-21 2008-11-11 박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치 KR101138272B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007301782A JP2009128503A (ja) 2007-11-21 2007-11-21 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JPJP-P-2007-301782 2007-11-21
PCT/JP2008/070831 WO2009066627A1 (en) 2007-11-21 2008-11-11 Thin-film transistor circuit, driving method thereof, and light-emitting display apparatus

Publications (2)

Publication Number Publication Date
KR20100087033A true KR20100087033A (ko) 2010-08-02
KR101138272B1 KR101138272B1 (ko) 2012-04-24

Family

ID=40473611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107012858A KR101138272B1 (ko) 2007-11-21 2008-11-11 박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치

Country Status (7)

Country Link
US (1) US20100194450A1 (ko)
EP (1) EP2195806A1 (ko)
JP (1) JP2009128503A (ko)
KR (1) KR101138272B1 (ko)
CN (1) CN101861615A (ko)
TW (1) TW200947388A (ko)
WO (1) WO2009066627A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131706A (ko) * 2017-05-31 2018-12-11 엘지디스플레이 주식회사 전계 발광 표시장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101789309B1 (ko) 2009-10-21 2017-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN105739209B (zh) 2009-11-30 2022-05-27 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法
KR20120102748A (ko) * 2009-12-11 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
KR102067919B1 (ko) 2009-12-18 2020-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
CN102763156B (zh) 2010-02-12 2015-11-25 株式会社半导体能源研究所 液晶显示装置和电子装置
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101952235B1 (ko) * 2010-09-13 2019-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6132283B2 (ja) * 2013-05-17 2017-05-24 Ｎｌｔテクノロジー株式会社 増幅回路および増幅回路を用いたイメージセンサ
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6677383B2 (ja) * 2015-03-03 2020-04-08 天馬微電子有限公司 電子回路、走査回路及び表示装置並びに電子回路の寿命延長方法
CN105047133A (zh) 2015-08-07 2015-11-11 深圳市华星光电技术有限公司 一种有机发光二极管显示器
CN108109592B (zh) 2016-11-25 2022-01-25 株式会社半导体能源研究所 显示装置及其工作方法
WO2020112071A2 (en) * 2017-12-26 2020-06-04 Intel Corporation Semiconductor device having stacked transistors and multiple threshold voltage control

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
KR100489272B1 (ko) * 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그의 구동방법
GB0301623D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
JP4168836B2 (ja) 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4147410B2 (ja) 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
KR20050080318A (ko) * 2004-02-09 2005-08-12 삼성전자주식회사 트랜지스터의 구동 방법과, 이를 이용한 구동소자,표시패널 및 표시장치
GB2411758A (en) * 2004-03-04 2005-09-07 Seiko Epson Corp Pixel circuit
JP5514389B2 (ja) * 2004-06-25 2014-06-04 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5121118B2 (ja) * 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
FR2900492B1 (fr) * 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180131706A (ko) * 2017-05-31 2018-12-11 엘지디스플레이 주식회사 전계 발광 표시장치

Also Published As

Publication number Publication date
TW200947388A (en) 2009-11-16
JP2009128503A (ja) 2009-06-11
US20100194450A1 (en) 2010-08-05
CN101861615A (zh) 2010-10-13
KR101138272B1 (ko) 2012-04-24
WO2009066627A1 (en) 2009-05-28
EP2195806A1 (en) 2010-06-16

Similar Documents

Publication Publication Date Title
KR101138272B1 (ko) 박막트랜지스터 회로, 그 구동방법, 및 발광 표시장치
KR101166424B1 (ko) 박막 트랜지스터 회로, 발광 표시장치, 및 그 구동방법
US6462722B1 (en) Current-driven light-emitting display apparatus and method of producing the same
US8659519B2 (en) Pixel circuit with a writing period and a driving period, and driving method thereof
US8068071B2 (en) Pixel circuit and image display apparatus having the pixel circuit
KR100878066B1 (ko) 평판 표시 장치
US9153174B2 (en) Method for driving active display
JP4311455B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 8