CN113192986B - 显示面板及其制备方法 - Google Patents

显示面板及其制备方法 Download PDF

Info

Publication number
CN113192986B
CN113192986B CN202110458047.2A CN202110458047A CN113192986B CN 113192986 B CN113192986 B CN 113192986B CN 202110458047 A CN202110458047 A CN 202110458047A CN 113192986 B CN113192986 B CN 113192986B
Authority
CN
China
Prior art keywords
layer
electrode
gate
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110458047.2A
Other languages
English (en)
Other versions
CN113192986A (zh
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110458047.2A priority Critical patent/CN113192986B/zh
Priority to US17/419,729 priority patent/US20230139990A1/en
Priority to PCT/CN2021/096445 priority patent/WO2022227167A1/zh
Publication of CN113192986A publication Critical patent/CN113192986A/zh
Application granted granted Critical
Publication of CN113192986B publication Critical patent/CN113192986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本申请提供一种显示面板及其制备方法，该显示面板通过将低温多晶硅薄膜晶体管的第一源极和第一漏极与氧化物薄膜晶体管的第二源极和第二漏极同层设置，使得在形成低温多晶硅薄膜晶体管和氧化物薄膜晶体管时，能够减少显示面板的工艺步骤，从而可以提高氧化物薄膜晶体管的稳定性，相应可以减短氧化物薄膜晶体管的沟道长度，提高显示面板的解析度，且避免显示面板出现显示不良，且由于第一源极、第一漏极、第二源极和第二漏极同层设置，可以降低显示面板的厚度。

Description

显示面板及其制备方法
技术领域
本申请涉及显示技术领域，尤其是涉及一种显示面板及其制备方法。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板由于自发光可以实现柔性显示被广泛应用。在显示面板的驱动过程中，会采用至少两个薄膜晶体管控制像素进行显示，且为了降低显示面板的功耗，会采用低温多晶硅薄膜晶体管作为驱动晶体管，采用氧化物薄膜晶体管作为控制电容电位的晶体管。但在现有采用低温多晶硅和氧化物薄膜晶体管的显示面板中，由于低温多晶硅和氧化物薄膜晶体管需要分开制备，导致显示面板的工艺步骤较多，影响氧化物薄膜晶体管的稳定性，导致显示面板出现显示不良。
所以，现有显示面板制备方法存在工艺步骤较多的技术问题。
发明内容
本申请实施例提供一种显示面板及其制备方法，用以缓解现有显示面板制备方法存在工艺步骤较多的技术问题。
本申请实施例提供一种显示面板，该显示面板包括
多条栅极线和多条数据线，所述多条栅极线与所述多条数据线交叉绝缘排布并形成阵列排布的多个子像素，各所述子像素中至少设有第一薄膜晶体管、第二薄膜晶体管、像素电容、电源端和发光单元；其中，
所述第一薄膜晶体管包括低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第一栅极与所述像素电容连接，所述第一源极与所述电源端连接，所述第一漏极与所述发光单元连接；
所述第二薄膜晶体管包括氧化物薄膜晶体管，所述氧化物薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第二栅极与所述栅极线连接，所述第二源极与所述数据线连接，所述第二漏极与所述第一栅极连接；
其中，所述第一源极、第一漏极、第二源极和第二漏极同层设置，且所述第一源极和第一漏极与所述第二源极和第二漏极相互绝缘。
在一些实施例中，所述显示面板还包括衬底，所述低温多晶硅薄膜晶体管包括位于所述衬底上的第一有源层，所述第一栅极设置于所述第一有源层一侧，所述第一源极和第一漏极设置于所述第一有源层远离所述衬底的一侧，且所述第一源极和第一漏极与所述第一有源层连接。
在一些实施例中，所述氧化物薄膜晶体管包括位于所述衬底上的第二有源层，所述第二栅极设置于所述第二有源层远离所述衬底的一侧，所述第二源极和所述第二漏极设置于所述第二有源层下，所述第二栅极设置于所述第二有源层远离所述第二源极的一侧。
在一些实施例中，所述显示面板包括：
第一绝缘层，设置于所述第一源极和第一漏极上；
第二绝缘层，设置于所述第二源极和第二漏极上；
其中，所述第一绝缘层与所述第二绝缘层分离设置。
在一些实施例中，所述显示面板还包括：
第一栅极绝缘层，设置于所述第一有源层远离所述衬底的一侧；
第一栅极层，设置于所述第一栅极绝缘层远离所述第一有源层的一侧，所述第一栅极层包括第一栅极；
层间绝缘层，设置于所述第一栅极层远离所述第一栅极绝缘层的一侧；
源漏极层，设置于所述层间绝缘层远离所述第一栅极层的一侧；
第一钝化层，设置于所述源漏极层远离所述层间绝缘层的一侧；
第二有源层，设置于所述第一钝化层远离所述源漏极层的一侧；
第二栅极绝缘层，设置于所述第二有源层远离所述第一钝化层的一侧；
第二栅极层，设置于所述第二栅极绝缘层远离所述第二有源层的一侧，所述第二栅极层包括第二栅极和栅极线；
第二钝化层，设置于所述第二栅极层远离所述第二栅极绝缘层的一侧；
其中，所述源漏极层包括第一源极、第一漏极、第二源极、第二漏极和数据线。
在一些实施例中，所述第一钝化层设置于所述第一源极和第一漏极上，且所述第一钝化层延伸至所述第二源极与第二漏极上。
在一些实施例中，所述第二栅极与所述第二源极和第二漏极在所述衬底上的投影存在重叠部分，所述重叠部分的面积大于或者等于阈值。
在一些实施例中，所述像素电容包括第一极板和第二极板，所述第一极板与所述第一栅极同层设置，所述第二极板与所述第二栅极同层设置。
在一些实施例中，所述像素电容包括第一极板和第二极板，所述第一极板与所述第二源极同层设置，所述第二极板与所述第二栅极同层设置。
同时，本申请实施例提供一种显示面板制备方法，该显示面板制备方法包括：
在衬底上形成第一有源层；
在所述第一有源层上形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一栅极层；所述第一栅极层包括第一栅极；
在所述第一栅极层上形成层间绝缘层，并刻蚀所述层间绝缘层形成第一过孔；
在所述层间绝缘层上形成源漏极层，并图案化所述源漏极层形成第一源极，第一漏极、第二源极、第二漏极和数据线；所述第一源极和第二漏极通过第一过孔与所述第一有源层连接；
在所述源极层上形成第一钝化层，并刻蚀所述第一钝化层形成第二过孔；
在所述第一钝化层上形成第二有源层；所述第二源极和第二漏极通过所述第二过孔与所述第二有源层连接；
在所述第二有源层上形成第二栅极绝缘层、第二栅极和第二栅极线；
在所述第二栅极上形成第二钝化层，并刻蚀所述第二钝化层形成第三过孔；
在所述第二钝化层上形成像素电极层，并图案化所述像素电极层形成像素电极；所述像素电极通过所述第二过孔与所述第一电极连接。
有益效果：本申请提供一种显示面板及其制备方法，该显示面板包括多条栅极线和多条数据线，多条栅极线与多条数据线交叉绝缘排布并形成阵列排布的多个子像素，各子像素中至少设有第一薄膜晶体管、第二薄膜晶体管、像素电容、电源端和发光单元；其中，第一薄膜晶体管包括低温多晶硅薄膜晶体管，低温多晶硅薄膜晶体管包括第一栅极、第一源极和第一漏极，第一栅极与像素电容连接，第一源极与电源端连接，第一漏极与发光单元连接，第二薄膜晶体管包括氧化物薄膜晶体管，氧化物薄膜晶体管包括第二栅极、第二源极和第二漏极，第二栅极与栅极线连接，第二源极与数据线连接，第二漏极与第一栅极连接，其中，第一源极、第一漏极、第二源极和第二漏极同层设置，且第一源极和第一漏极与第二源极和第二漏极相互绝缘。本申请通过将低温多晶硅薄膜晶体管的第一源极和第一漏极与氧化物薄膜晶体管的第二源极和第二漏极同层设置，使得在形成低温多晶硅薄膜晶体管和氧化物薄膜晶体管时，能够减少显示面板的工艺步骤，从而可以提高氧化物薄膜晶体管的稳定性，相应可以减短氧化物薄膜晶体管的沟道长度，提高显示面板的解析度，且避免显示面板出现显示不良，且由于第一源极、第一漏极、第二源极和第二漏极同层设置，可以降低显示面板的厚度。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的显示面板的示意图。
图2为本申请实施例提供的显示面板的第一种电路示意图。
图3为本申请实施例提供的显示面板的第二种电路示意图。
图4为本申请实施例提供的显示面板制备方法的流程图。
图5为本申请实施例提供的显示面板制备方法的各步骤对应的显示面板的第一示意图。
图6为本申请实施例提供的显示面板制备方法的各步骤对应的显示面板的第二示意图。
图7为本申请实施例提供的显示面板制备方法的各步骤对应的显示面板的第三示意图。
图8为本申请实施例提供的显示面板制备方法的各步骤对应的显示面板的第四示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例针对现有显示面板存在现有显示面板制备方法存在工艺步骤较多的技术问题，提供一种显示面板及其制备方法，用于缓解上述技术问题。
如图1、图2所示，本申请实施例提供一种显示面板，该显示面板包括多条栅极线Vscan和多条数据线Vdata，所述多条栅极线Vscan和所述多条数据线Vdata交叉排布并形成阵列排布的多个子像素10，各所述子像素10中至少设有第一薄膜晶体管T1、第二薄膜晶体管T2、像素电容C、电源端VDD和发光单元LED；其中，
所述第一薄膜晶体管T1包括低温多晶硅薄膜晶体管31，所述低温多晶硅薄膜晶体管31包括第一栅极15、第一源极231和第一漏极232，所述第一栅极与所述像素电容C连接，所述第一源极与所述电源端VDD连接，所述第一漏极与所述发光单元LED连接；
所述第二薄膜晶体管T2包括氧化物薄膜晶体管32，所述氧化物薄膜晶体管32包括第二栅极20、第二源极233和第二漏极234，所述第二栅极与所述栅极线Vscan连接，所述第二源极与所述数据线Vdata连接，所述第二漏极与所述第一栅极连接；
其中，所述第一源极231、第一漏极232、第二源极233和第二漏极234同层设置，且所述第一源极231和第一漏极232与所述第二源极233和第二漏极234相互绝缘。
本申请实施例提供一种显示面板，该显示面板通过将低温多晶硅薄膜晶体管的第一源极和第一漏极与氧化物薄膜晶体管的第二源极和第二漏极同层设置，使得在形成低温多晶硅薄膜晶体管和氧化物薄膜晶体管时，能够减少显示面板的工艺步骤，从而可以提高氧化物薄膜晶体管的稳定性，相应可以减短氧化物薄膜晶体管的沟道长度，提高显示面板的解析度，且避免显示面板出现显示不良。
需要说明的是，第一源极和第一漏极与第二源极和第二漏极相互绝缘是指第一源极与第二源极和第二漏极绝缘，第一漏极与第二源极和第二漏极绝缘，而低温多晶硅薄膜晶体管的第一源极和第一漏极、氧化物薄膜晶体管的第二源极和第二漏极在实现晶体管的功能时导通。
需要说明的是，信号端VSS可以为电源负极，也可以是接地端。
在一种实施例中，低温多晶硅薄膜晶体管用于驱动发光单元发光，氧化物薄膜晶体管用于控制电容电位。
在一种实施例中，每个子像素包括第一薄膜晶体管、第二薄膜晶体管、像素电容、电源端和发光单元，在扫描线和数据线提供高电平时，第二薄膜晶体管的第二栅极开启，且数据线提供的数据电压通过第二薄膜晶体管、使像素电容充电，并使得第一薄膜晶体管的第一栅极开启，第一薄膜晶体根据电源电压和数据电压输出电流至发光单元，使发光单元发光，在扫描线为低电平时，像素电容持续向第一薄膜晶体管的第一栅极提供电压，使发光单元持续发光。
上述实施例对2T1C(两个薄膜晶体管和1个存储电容)驱动电路进行了详细说明，但本申请实施例不限于此，驱动电路还可以为3T1C电路、7T1C电路，例如，如图3所示，每个子像素中包括3T1C电路，相较于2T1C电路，增加第三薄膜晶体管T3，且通过第一栅极线Vscan1和第二栅极线Vscan2分别控制第二薄膜晶体管T2和第三薄膜晶体管T3的开启和关闭，通过设置3T1C电路，对第一薄膜晶体管T1的阈值电压进行补偿，提高显示面板的亮度均一性。
在一种实施例中，如图1所示，所述显示面板还包括衬底11，所述低温多晶硅薄膜晶体管31包括位于所述衬底11上的第一有源层13，所述第一栅极15设置于所述第一有源层13远离所述衬底11的一侧，所述第一源极231和第一漏极232设置于所述第一有源层13远离所述衬底11的一侧，且所述第一源极231和第一漏极232与所述第一有源层13连接。在设置低温多晶硅薄膜晶体管时，可以使低温多晶硅薄膜晶体管的栅极与源漏极设置在一侧，通过将氧化物薄膜晶体管的源漏极与低温多晶硅薄膜晶体管的源漏极设置在同一层，从而提高氧化物薄膜晶体管的稳定性。
在一种实施例中，所述低温多晶硅薄膜晶体管包括位于所述衬底上的第一有源层，所述第一栅极设置于所述第一有源层靠近所述衬底的一侧，所述第一源极和第一漏极设置于所述第一有源层远离所述衬底的一侧，且所述第一源极和所述第一漏极与所述第一有源层连接。在设置低温多晶硅薄膜晶体管时，还可以将低温多晶硅薄膜晶体管的栅极与源漏极设置在两侧，本申请实施例不限于此，低温多晶硅薄膜晶体管的栅极和源漏极的设置位置根据需求设置。
在采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管的显示面板中，针对栅极和源漏极设置在有源层一侧的氧化物薄膜晶体管、背沟道刻蚀型的氧化物晶体管，会存在氧化物的性能不稳定的问题。在一种实施例中，如图1所示，所述氧化物薄膜晶体管32包括位于所述衬底11上的第二有源层18，所述第二栅极20设置于所述第二有源层18远离所述衬底11的一侧，所述第二源极233和所述第二漏极234设置于所述第二有源层18下，所述第二栅极20设置于所述第二有源层18远离所述第二源极233的一侧。
本申请实施例通过将低温多晶硅薄膜晶体管和氧化物薄膜晶体管的源漏极设置在同一层，降低了工艺步骤，从而降低了氧化物薄膜晶体管制备过程中受到影响的可能性，提高器件稳定性，从而使氧化物薄膜晶体管的沟道变短，且通过将第二栅极与第二源极和第二漏极分别设置在第二有源层两侧，则第二源极和第二漏极与第二栅极的重叠部分的面积可以提高，从而可以减小氧化物薄膜晶体管的尺寸，减小边框，提高显示面板的分辨率。
在一种实施例中，所述显示面板包括：
第一绝缘层，设置于所述第一源极和第一漏极上；
第二绝缘层，设置于所述第二源极和第二漏极上；
其中，所述第一绝缘层与所述第二绝缘层分离设置。在形成低温多晶硅薄膜晶体管和氧化物薄膜晶体管时，需要在第一源极和第一漏极上形成第一绝缘层，在第二源极和第二漏极形成第二绝缘层，以避免出现短路问题，在设置第一绝缘层和第二绝缘层时，可以分开设置第一绝缘层和第二绝缘层，从而避免显示面板中的金属层出现短路。
在一种实施例中，如图1所示，所述显示面板还包括：
第一栅极绝缘层14，设置于所述第一有源层13远离所述衬底11的一侧；
第一栅极层15，设置于所述第一栅极绝缘层14远离所述第一有源层13的一侧，所述第一栅极层15包括第一栅极15(第一栅极层和第一栅极采用同一标号15)；
层间绝缘层16，设置于所述第一栅极层15远离所述第一栅极绝缘层14的一侧；
源漏极层23，设置于所述层间绝缘层16远离所述第一栅极层15的一侧；
第一钝化层17，设置于所述源漏极层23远离所述层间绝缘层16的一侧；
第二有源层18，设置于所述第一钝化层17远离所述源漏极层23的一侧；
第二栅极绝缘层19，设置于所述第二有源层18远离所述第一钝化层17的一侧；
第二栅极层20，设置于所述第二栅极绝缘层19远离所述第二有源层18的一侧，所述第二栅极层20包括第二栅极20和栅极线(第二栅极层和第二栅极采用同一标号20)；
第二钝化层21，设置于所述第二栅极层20远离所述第二栅极绝缘层19的一侧；
其中，所述源漏极层23包括第一源极231、第一漏极232、第二源极233、第二漏极234和数据线。具体的，对源漏极层进行图案化得到第一源极、第一漏极、第二源极和第二漏极，使得低温多晶硅薄膜晶体管的源漏极和氧化物薄膜晶体管的源漏极均设置在源漏极层，从而降低显示面板的工艺步骤，仅需要对源漏极层进行一道工艺即可形成低温多晶硅薄膜晶体管的源漏极和氧化物薄膜晶体管的源漏极，提高了氧化物薄膜晶体管的稳定性。
针对低温多晶硅薄膜晶体管和氧化物薄膜晶体管需要分开设置绝缘层会导致显示面板的工艺较多，影响氧化物薄膜晶体管的稳定性。在一种实施例中，如图1所示，所述第一钝化层17设置于所述第一源极231和第一漏极232上，且所述第一钝化层17延伸至所述第二源极233和第二漏极234上，即通过将低温多晶硅薄膜晶体管上的钝化层与氧化物薄膜晶体管的层间绝缘层变为一层第一钝化层，则在显示面板的制备过程中，可以进一步减少工艺步骤，则进一步提高了氧化物薄膜晶体管的稳定性，且由于第一钝化层分别作为低温多晶硅薄膜晶体管上的钝化层和氧化物薄膜晶体管的层间绝缘层，可以降低显示面板的厚度。
针对氧化物薄膜晶体管的尺寸较大，导致显示面板的分辨率无法提高，无法提高显示面板的解析度。在一种实施例中，所述第二栅极与所述第二源极和第二漏极在所述衬底上的投影存在重叠部分，所述重叠部分的面积大于或者等于阈值。由于第二栅极与第二源极和第二漏极分别设置于第二有源层两侧，源漏极层设置在第二有源层底部，则可以使得第二栅极与第二源极和第二漏极的重叠部分增大，相应的降低氧化物薄膜晶体管的尺寸，从而提高显示面板的分辨率，提高显示面板的解析度。
具体的，所述阈值为2微米，但本申请实施例不限于此，在不影响氧化物薄膜晶体管的稳定性时，所述阈值根据需求设定。
在一种实施例中，所述像素电容包括第一极板和第二极板，所述第一极板与所述第一栅极同层设置，所述第二极板与所述第二栅极同层设置。在形成电容时，可以使得电容的极板分别通过第一栅极层和第二栅极层形成，从而使得在形成电容的同时，无需增加其他膜层，降低显示面板的厚度。
在一种实施例中，所述像素电容包括第一极板和第二极板，所述第一极板与所述第二源极同层设置，所述第二极板与所述第二栅极同层设置。通过将电容的第一极板和第二极板分别设置在源漏极层和第二栅极层，使得在形成电容的同时，无需增加其他膜层，降低显示面板的厚度。
在一种实施例中，如图1所示，所述显示面板还包括缓冲层12，所述缓冲层12设置于所述衬底11与所述第一有源层13之间。
在一种实施例中，所述缓冲层的材料包括氧化硅、氮化硅、氮氧化硅、氧化硅和氮化硅的叠层或者混合材料。
在一种实施例中，所述第一有源层的材料包括多晶硅，所述多晶硅通过非晶硅激光退火晶化或者其他晶化方法制备得到。
在一种实施例中，所述第一栅极绝缘层的材料包括氧化硅、氮化硅、氧化铝、氧化硅和氮化硅的叠层或者混合材料，氧化硅和氮化硅的叠层或者混合材料。
在一种实施例中，所述第一栅极层的材料包括钼、钼铝叠层、钼铜叠层、钼钛合金和铜的叠层、钛铝钛叠层、钛铜钛叠层、钼/铜/氧化铟锌叠层、氧化铟锌/铜/氧化铟锌叠层、钼/铜/氧化铟锡叠层、镍/铜/镍叠层、钼镍钛合金/铜/钼镍钛合金叠层，镍铬合金/铜/镍铬合金、钛镍合金/铜/钛镍合金、钛铬合金/铜/钛铬合金叠层、铌铜合金。
在一种实施例中，所述低温多晶硅薄膜晶体管包括N型晶体管和P型晶体管。
在一种实施例中，所述层间绝缘层的材料包括氧化硅、氮化硅、氮氧化硅。
在一种实施例中，源漏极层的材料包括钼、钼铝叠层、钼铜叠层、钼钛合金/铜叠层、钼钛合金/铜/钼钛合金得曾、钛铝钛叠层、钛铜钛叠层、钼/铜/氧化铟锌叠层、氧化铟锌/铜/氧化铟锌叠层、钼/铜/氧化铟锡叠层、镍/铜/镍叠层、钼镍钛合金/铜/钼镍钛合金叠层，镍铬合金/铜/镍铬合金、钛镍合金/铜/钛镍合金、钛铬合金/铜/钛铬合金叠层、铌铜合金。
在一种实施例中，所述第一钝化层的材料包括氧化硅、氧化硅/氮化硅叠层，氧化铝/氧化硅叠层。
在一种实施例中，第二有源层的材料包括铟镓锌氧化物、铟镓锡氧化物、铟镓氧化物、铟锌氧化物、氧化锌铝、氧化锌铝锡。
在一种实施例中，所述第二栅极绝缘层的材料包括氧化硅、氮化硅、氧化铝、氧化硅和氮化硅的叠层或者混合材料，氧化硅和氮化硅的叠层或者混合材料。
在一种实施例中，所述第二栅极层的材料包括钼、钼铝叠层、钼铜叠层、钼钛合金和铜的叠层、钛铝钛叠层、钛铜钛叠层、钼/铜/氧化铟锌叠层、氧化铟锌/铜/氧化铟锌叠层、钼/铜/氧化铟锡叠层、镍/铜/镍叠层、钼镍钛合金/铜/钼镍钛合金叠层，镍铬合金/铜/镍铬合金、钛镍合金/铜/钛镍合金、钛铬合金/铜/钛铬合金叠层、铌铜合金。
在一种实施例中，所述第二钝化层的材料包括氧化硅、氧化硅/氮化硅叠层，氧化铝/氧化硅叠层。
在一种实施例中，如图1所示，所述显示面板还包括像素电极22。
在一种实施例中，所述像素电极的材料包括氧化铟锡、氧化铟锌、氧化铟锡/银/氧化铟锡叠层、氧化铟锌/银/氧化铟锡叠层、钼铜叠层、钼钛合金/铜/钼钛合金叠层。
如图4所示，本申请实施例提供一种显示面板制备方法，该显示面板制备方法包括：
S1，在衬底上形成第一有源层；显示面板的结构如图5中的(a)所示；
S2，在所述第一有源层上形成第一栅极绝缘层；显示面板的结构如图5中的(b)所示；
S3，在所述第一栅极绝缘层上形成第一栅极层；所述第一栅极层包括第一栅极；显示面板的结构如图5中的(c)所示；
S4，在所述第一栅极层上形成层间绝缘层，并刻蚀所述层间绝缘层形成第一过孔；显示面板的结构如图6中的(a)所示；
S5，在所述层间绝缘层上形成源漏极层，并图案化所述源漏极层形成第一源极，第一漏极、第二源极、第二漏极和数据线；所述第一源极和第二漏极通过第一过孔与所述第一有源层连接；显示面板的结构如图6中的(b)所示；
S6，在所述源极层上形成第一钝化层，并刻蚀所述第一钝化层形成第二过孔；显示面板的结构如图7中的(a)所示；
S7，在所述第一钝化层上形成第二有源层；所述第二源极和第二漏极通过所述第二过孔与所述第二有源层连接；显示面板的结构如图7中的(b)所示；
S8，在所述第二有源层上形成第二栅极绝缘层、第二栅极和第二栅极线；显示面板的结构如图8中的(a)所示；
S9，在所述第二栅极上形成第二钝化层，并刻蚀所述第二钝化层形成第三过孔；显示面板的结构如图8中的(b)所示；
S10，在所述第二钝化层上形成像素电极层，并图案化所述像素电极层形成像素电极；所述像素电极通过所述第二过孔与所述第一电极连接；显示面板的结构如图1所示。
本申请实施例提供一种显示面板制备方法，通过对源漏极层图案化形成第一源极、第一漏极、第二源极和第二漏极，使得低温多晶硅薄膜晶体管的源漏极与氧化物薄膜晶体管的源漏极设置在同一层，减少了源漏极层的工艺步骤，同时通过将第一钝化层作为低温多晶硅薄膜晶体管的钝化层和氧化物薄膜晶体管的层间绝缘层，减少了绝缘层的工艺，从而减少了对氧化物薄膜晶体管的影响，相应可以减短氧化物薄膜晶体管的沟道长度，提高显示面板的解析度，且避免显示面板出现显示不良，且由于第一源极、第一漏极、第二源极和第二漏极同层设置，第一钝化层作为低温多晶硅薄膜晶体管的钝化层和氧化物薄膜晶体管的层间绝缘层，可以降低显示面板的厚度。
根据以上实施例可知：
本申请实施例提供一种显示面板及其制备方法，该显示面板包括多条栅极线和多条数据线，多条栅极线与多条数据线交叉绝缘排布并形成阵列排布的多个子像素，各子像素中至少设有第一薄膜晶体管、第二薄膜晶体管、像素电容、电源端和发光单元；其中，第一薄膜晶体管包括低温多晶硅薄膜晶体管，低温多晶硅薄膜晶体管包括第一栅极、第一源极和第一漏极，第一栅极与像素电容连接，第一源极与电源端连接，第一漏极与发光单元连接，第二薄膜晶体管包括氧化物薄膜晶体管，氧化物薄膜晶体管包括第二栅极、第二源极和第二漏极，第二栅极与栅极线连接，第二源极与数据线连接，第二漏极与第一栅极连接，其中，第一源极、第一漏极、第二源极和第二漏极同层设置，且第一源极和第一漏极与第二源极和第二漏极相互绝缘。本申请通过将低温多晶硅薄膜晶体管的第一源极和第一漏极与氧化物薄膜晶体管的第二源极和第二漏极同层设置，使得在形成低温多晶硅薄膜晶体管和氧化物薄膜晶体管时，能够减少显示面板的工艺步骤，从而可以提高氧化物薄膜晶体管的稳定性，相应可以减短氧化物薄膜晶体管的沟道长度，提高显示面板的解析度，且避免显示面板出现显示不良，且由于第一源极、第一漏极、第二源极和第二漏极同层设置，可以降低显示面板的厚度。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (6)

1.一种显示面板，其特征在于，包括多条栅极线和多条数据线，所述多条栅极线与所述多条数据线交叉绝缘排布并形成阵列排布的多个子像素，各所述子像素中至少设有第一薄膜晶体管、第二薄膜晶体管、像素电容、电源端和发光单元；其中，
所述第一薄膜晶体管包括低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第一栅极与所述像素电容连接，所述第一源极与所述电源端连接，所述第一漏极与所述发光单元连接；
所述第二薄膜晶体管包括氧化物薄膜晶体管，所述氧化物薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第二栅极与所述栅极线连接，所述第二源极与所述数据线连接，所述第二漏极与所述第一栅极连接；
其中，所述第一源极、第一漏极、第二源极和第二漏极同层设置，且所述第一源极和第一漏极与所述第二源极和第二漏极相互绝缘；所述显示面板还包括衬底，所述氧化物薄膜晶体管包括位于所述衬底上的第二有源层，所述第二栅极设置于所述第二有源层远离所述衬底的一侧，所述第二源极和所述第二漏极设置于所述第二有源层下，所述第二栅极设置于所述第二有源层远离所述第二源极的一侧；所述第二栅极与所述第二源极和第二漏极在所述衬底上的投影存在重叠部分，所述重叠部分的面积大于或者等于阈值；所述像素电容包括第一极板和第二极板，所述第一极板与所述第一栅极同层设置，所述第二极板与所述第二栅极同层设置。
2.如权利要求1所述的显示面板，其特征在于，所述低温多晶硅薄膜晶体管包括位于所述衬底上的第一有源层，所述第一栅极设置于所述第一有源层一侧，所述第一源极和第一漏极设置于所述第一有源层远离所述衬底的一侧，且所述第一源极和第一漏极与所述第一有源层连接。
3.如权利要求2所述的显示面板，其特征在于，所述显示面板包括：
第一绝缘层，设置于所述第一源极和第一漏极上；
第二绝缘层，设置于所述第二源极和第二漏极上；
其中，所述第一绝缘层与所述第二绝缘层分离设置。
4.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括：
第一栅极绝缘层，设置于所述第一有源层远离所述衬底的一侧；
第一栅极层，设置于所述第一栅极绝缘层远离所述第一有源层的一侧，所述第一栅极层包括第一栅极；
层间绝缘层，设置于所述第一栅极层远离所述第一栅极绝缘层的一侧；
源漏极层，设置于所述层间绝缘层远离所述第一栅极层的一侧；
第一钝化层，设置于所述源漏极层远离所述层间绝缘层的一侧；
第二有源层，设置于所述第一钝化层远离所述源漏极层的一侧；
第二栅极绝缘层，设置于所述第二有源层远离所述第一钝化层的一侧；
第二栅极层，设置于所述第二栅极绝缘层远离所述第二有源层的一侧，所述第二栅极层包括第二栅极和栅极线；
第二钝化层，设置于所述第二栅极层远离所述第二栅极绝缘层的一侧；
其中，所述源漏极层包括第一源极、第一漏极、第二源极、第二漏极和数据线。
5.如权利要求4所述的显示面板，其特征在于，所述第一钝化层设置于所述第一源极和第一漏极上，且所述第一钝化层延伸至所述第二源极与第二漏极上。
6.一种显示面板制备方法，其特征在于，制备如权利要求1至5任一所述的显示面板，所述显示面板制备方法包括：
在衬底上形成第一有源层；
在所述第一有源层上形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一栅极层；所述第一栅极层包括第一栅极；
在所述第一栅极层上形成层间绝缘层，并刻蚀所述层间绝缘层形成第一过孔；
在所述层间绝缘层上形成源漏极层，并图案化所述源漏极层形成第一源极，第一漏极、第二源极、第二漏极和数据线；所述第一源极和第二漏极通过第一过孔与所述第一有源层连接；
在所述源极层上形成第一钝化层，并刻蚀所述第一钝化层形成第二过孔；
在所述第一钝化层上形成第二有源层；所述第二源极和第二漏极通过所述第二过孔与所述第二有源层连接；
在所述第二有源层上形成第二栅极绝缘层、第二栅极和第二栅极线；
在所述第二栅极上形成第二钝化层，并刻蚀所述第二钝化层形成第三过孔；
在所述第二钝化层上形成像素电极层，并图案化所述像素电极层形成像素电极；所述像素电极通过所述第二过孔与所述第一电极连接。
CN202110458047.2A 2021-04-27 2021-04-27 显示面板及其制备方法 Active CN113192986B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110458047.2A CN113192986B (zh) 2021-04-27 2021-04-27 显示面板及其制备方法
US17/419,729 US20230139990A1 (en) 2021-04-27 2021-05-27 Display panel and manufacturing method thereof
PCT/CN2021/096445 WO2022227167A1 (zh) 2021-04-27 2021-05-27 显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110458047.2A CN113192986B (zh) 2021-04-27 2021-04-27 显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN113192986A CN113192986A (zh) 2021-07-30
CN113192986B true CN113192986B (zh) 2023-01-10

Family

ID=76979378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110458047.2A Active CN113192986B (zh) 2021-04-27 2021-04-27 显示面板及其制备方法

Country Status (3)

Country Link
US (1) US20230139990A1 (zh)
CN (1) CN113192986B (zh)
WO (1) WO2022227167A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782544B (zh) * 2021-08-09 2023-10-31 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113764437B (zh) * 2021-09-06 2023-06-02 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN110046610A (zh) * 2019-04-28 2019-07-23 云谷（固安）科技有限公司 一种指纹识别显示装置及其制备方法、显示设备
CN110690170A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646684B (zh) * 2012-02-17 2015-03-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
KR102172972B1 (ko) * 2014-02-26 2020-11-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
CN111771283A (zh) * 2018-01-11 2020-10-13 应用材料公司 具有金属氧化物开关的小型存储电容器的薄膜晶体管
CN109148491B (zh) * 2018-11-01 2021-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20200060071A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
CN109841632A (zh) * 2019-01-31 2019-06-04 合肥京东方光电科技有限公司 显示基板、显示面板和显示基板的制作方法
CN111710685B (zh) * 2020-06-30 2022-09-06 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN111863837B (zh) * 2020-07-13 2023-04-18 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN110046610A (zh) * 2019-04-28 2019-07-23 云谷（固安）科技有限公司 一种指纹识别显示装置及其制备方法、显示设备
CN110690170A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
CN111863841A (zh) * 2020-07-30 2020-10-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20230139990A1 (en) 2023-05-04
WO2022227167A1 (zh) 2022-11-03
CN113192986A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US11545088B2 (en) Display panel and display device
US10332919B2 (en) Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
US6762564B2 (en) Display apparatus
KR101672091B1 (ko) 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US11088230B2 (en) Pixel circuit, manufacturing method thereof, and display device
US20060007072A1 (en) Display device and driving method thereof
US20070188089A1 (en) Organic light emitting device and manufacturing method of the same
US10504984B2 (en) Light emitting circuit and driving method thereof, electronic device, thin film transistor and manufacture method thereof
US8575611B2 (en) Light-emitting display device and manufacturing method for light-emitting display device
US11837665B2 (en) Thin film transistor and manufacturing method thereof and electronic device
CN113192986B (zh) 显示面板及其制备方法
US20240046862A1 (en) Display panel
US20220254855A1 (en) Display panel and display device
KR20180077954A (ko) 표시장치 및 그 제조 방법
US20230419903A1 (en) Display panel, driving method thereof and display device
CN110010060B (zh) 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备
US11925082B2 (en) Display panel and display device
US20030213955A1 (en) Light emitting apparatus and manufacturing method thereof
KR20070071490A (ko) 유기 전계발광소자 및 그 제조방법
US11455955B2 (en) Display device
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
US20220173191A1 (en) Pixel circuit and display device including the same
US20240055532A1 (en) Display apparatus
US20240099072A1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant