JP4108623B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

本発明は、液晶層を介して対向電極と画素電極とが対向してなる表示部を備えたアクティブマトリクス方式の液晶表示装置及びその駆動方法に関するものである。

従来より、液晶表示装置として、ＴＦＴ（Thin Film Transistor）素子等を用いたアクティブマトリクス方式の液晶表示装置が知られている。このような液晶表示装置には、図１１に示すように、互いに対向して配置されたＴＦＴ側ガラス基板５２とＣＦ（Color Filter）側ガラス基板５３との間に、液晶５４が挟持された液晶パネル５１が備えられている。該液晶パネル５１は、走査信号線と映像信号線とによって区画されてマトリクス状に配置された液晶セル（画素）を有し、各液晶セル毎に、液晶分子の分子配列方向を制御することによって、液晶パネル５１に画像が表示されるようになっている。

液晶セル内の液晶分子の分子配列方向は、上記ＣＦ側ガラス基板５３の表面に形成された対向電極に印加される電圧と、各液晶セル毎に設けられたＴＦＴのオン／オフ動作によって、ＴＦＴ側ガラス基板５２の画素電極に印加される電圧とによって、制御される。

一般に、液晶表示装置は、液晶材料の信頼性を確保するために、所定期間毎に、各画素の液晶に印加される電圧の極性を反転させる交流駆動によって駆動される。このような交流駆動による液晶表示装置の駆動方式には、ライン反転方式や、ソース反転方式、ドット反転方式等がある。このうち、ライン反転方式では、ライン毎に極性を反転させて、各液晶セルに画像信号を印加する。該ライン反転方式では、例えば、図１２に示すように、１水平（１Ｈ）期間毎に、対向電極に印加される電圧（図中、実線）と、液晶セルに印加される画像信号の電圧（図中、破線）とを変化させることにより、液晶セルに印加される電圧の極性を反転させるようになっている。

上記のように、液晶を交流駆動した状態は、ちょうど静電型のスピーカーと同じ状態となっている。すなわち、静電型のスピーカーでは、図１３に示すように、互いに逆相の信号が印加された１対の網状の固定電極間に、導電薄膜フィルムを設け、該導電薄膜フィルムに電圧（バイアス）を印加して、導電薄膜フィルムを振動させることによって、音を発生させている。

従って、上記液晶表示装置がライン反転方式によって駆動されることにより、対向電極への電圧の印加（対向電極の駆動）に合わせて、ＣＦガラス基板５３が振動することになる。対向電極の駆動周波数は、現在の携帯電話用の液晶パネルで、約１０ｋＨｚであるため、液晶表示装置の駆動時に、耳障りな音鳴り（雑音）としてユーザに知覚されることになる。

このような液晶表示装置で発生する雑音を低減させるために、例えば、対向電極の駆動周波数を人間の可聴帯域よりも高くすること、液晶表示素子に制振材を設けて振動を減衰すること等が提案されている（例えば、特許文献１参照）。
特開平８−１７９２８５号公報（１９９６年７月１２日公開）

しかしながら、上記雑音を低減させるために、対向電極の駆動周波数を高くすると、消費電力量が増大することになり、液晶表示装置の低消費電力化を実現することが困難となってしまう。また、液晶表示素子に制振材を設けると、液晶表示装置の構造が複雑になるとともに、液晶表示装置の製造に際して、制振材を設ける工程が必要となり、製造工程が煩雑となってしまう。

本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、消費電力量を増大させることなく、雑音の発生を低減し得る液晶表示装置及びその駆動方法を提供することにある。

本発明に係る液晶表示装置の駆動方法は、上記課題を解決するために、走査信号線と映像信号線とによって格子状に区画された領域に配置された画素電極に対して、液晶層を介して対向するように配置された対向電極を有する表示部に画像を表示するために、入力データに基づいて生成された１フレーム分の画像データを駆動回路に出力することによって、上記表示部に１フレーム分の画像表示を順次行うアクティブマトリクス型の液晶表示装置の駆動方法において、上記１フレーム期間に、上記対向電極を駆動する駆動期間と、上記対向電極を駆動しない駆動停止期間とを設け、上記駆動期間には、人間の可聴帯域よりも高い周波数で上記対向電極を駆動するとともに、該対向電極の駆動周波数と同じ周波数で、上記画像データを駆動回路に出力し、上記駆動停止期間には、上記駆動回路への画像データの出力を停止することを特徴としている。

上記の方法によれば、対向電極を、人間の可聴帯域よりも高い駆動周波数で駆動しているので、対向電極の駆動に際して生じる振動による音鳴りが、ユーザに知覚されることはない。また、対向電極の駆動周波数の高周波数化に伴って、駆動期間に消費される電力量が増加しても、１フレーム期間に駆動停止期間を設けているので、この駆動停止期間にはほとんど電力が消費されない。そのため、１フレーム期間に消費される電力量の増大を抑制することができる。このように、上記の液晶表示装置の駆動方法を用いれば、液晶表示装置の駆動に要する消費電力量を増大させることなく、音鳴りを防止することができる。

特に、本発明に係る液晶表示装置の駆動方法は、上記の液晶表示装置の駆動方法において、上記液晶表示装置は、入力データを格納する記憶部を備え、
上記対向電極を駆動する駆動期間に、対向電極の駆動タイミングに合わせて、上記記憶部から駆動回路に画像データを出力することを特徴としている。

上記の方法によれば、入力データを一時的に蓄積するための記憶部を備えている。そのため、液晶表示装置に入力された入力データに基づいて、所望する周波数の画像データを生成し、所望するタイミングで画像データを駆動回路に出力することができる。従って、入力データの入力時の周波数やタイミングと、画像データの出力時の周波数やタイミングとが、互いに異なっている場合にも、所望する周波数及びタイミングで、画像データを出力することができる。

また、本発明に係る液晶表示装置の駆動方法は、上記の液晶表示装置の駆動方法において、上記記憶部は、少なくとも２つの記憶部を有し、第１の記憶部に所定量の入力データを格納した後に、該入力データを第２の記憶部に転送し、上記第２の記憶部に転送された入力データに基づいて生成した画像データを、上記対向電極を駆動する駆動期間に、対向電極の駆動タイミングに合わせて、該第２の記憶部から駆動回路に出力してもよい。

上記の方法によれば、２つの記憶部を備えているので、第１の記憶部で入力データを格納しながら、第２の記憶部で画像データを駆動回路に出力することができる。

また、本発明に係る液晶表示装置の駆動方法は、上記の液晶表示装置の駆動方法において、上記記憶部は、上記駆動期間に、入力データの格納と並行して、駆動回路への画像データの出力を行ってもよい。

上記の方法によれば、１つの記憶部が入力データの格納とともに、画像データの出力を行うことができる。これにより、記憶部の容量を低減することが可能になるので、液晶表示装置の小型化やコストの低減を実現することができる。

また、本発明の液晶表示装置は、上記課題を解決するために、走査信号線と映像信号線とによって格子状に区画された領域に配置された画素電極に対して、液晶層を介して対向するように配置された対向電極を有する表示部への画像表示を制御する駆動回路を駆動するために、表示制御部が、入力信号に基づいて、上記駆動回路を駆動するための駆動信号を生成するアクティブマトリクス型の液晶表示装置において、上記表示制御部は、該表示制御部に入力された入力信号のうち、上記表示部に表示される画像データを格納する記憶部と、人間の可聴帯域よりも高い周波数で上記対向電極を駆動する駆動タイミングに合わせて、上記記憶部から上記駆動回路に上記画像データを出力するタイミングを制御する記憶部制御装置と、を備えていることを特徴としている。

上記の構成によれば、表示部に表示される画像データを一時的に蓄積するための記憶部を備えている。そのため、表示制御部に入力された入力信号に基づいて、記憶部制御装置の制御により、対向電極の駆動タイミングに合わせて、画像データを駆動回路に出力することができる。従って、入力信号の入力時の周波数やタイミングと、駆動回路に出力される画像データの周波数やタイミングとが、互いに異なっている場合にも、所望する周波数及びタイミングで、画像データを駆動回路に出力することができる。

従って、例えば、１フレーム期間に、対向電極を駆動する駆動期間と、対向電極を駆動しない駆動停止期間を設けた場合にも、駆動期間に画像データを出力することができる。また、対向電極を人間の可聴帯域よりも高い駆動周波数で駆動して、対向電極の駆動周波数に応じた周波数の画像データを出力することができる。

また、本発明の液晶表示装置は、上記の液晶表示装置において、上記記憶部は、上記表示制御部に入力された所定量の画像データを格納する第１の記憶部と、上記第１の記憶部から転送された所定量の画像データを、上記対向電極の駆動タイミングに合わせて駆動回路に出力する第２の記憶部と、を有していてもよい。

上記の構成によれば、２つの記憶部を備えているので、第１の記憶部で入力データを格納しながら、第２の記憶部で画像データを駆動回路に出力することができる。

また、本発明の液晶表示装置は、上記の液晶表示装置において、上記記憶部は、上記表示制御部に入力された画像データの格納と並行して、上記対向電極の駆動タイミングに合わせて、駆動回路への画像データの出力を行ってもよい。

上記の構成によれば、１つの記憶部で、入力データの格納とともに、画像データの出力を行うことができる。これにより、記憶部の容量を低減することが可能になるので、液晶表示装置の小型化やコストの低減を実現することができる。

また、本発明の液晶表示装置は、上記の液晶表示装置において、上記表示制御部は、さらに、上記対向電極の駆動タイミングに合わせて、上記記憶部から駆動回路へ画像データを出力するタイミングを決定するために用いられるクロック信号を生成する内部発振回路を備えていてもよい。

上記の構成によれば、内部発振回路にて生成されたクロック信号を利用して、所望する周波数及び所望するタイミングで、画像データを出力することができる。これにより、入力信号の入力時の周波数やタイミングから、対向電極の駆動タイミングに合わせて、所望する周波数及びタイミングで、画像データを駆動回路に出力することができる。

本発明に係る液晶表示装置の駆動方法は、以上のように、１フレーム期間に、対向電極を駆動する駆動期間と、対向電極を駆動しない駆動停止期間とを設け、駆動期間には、対向電極の駆動周波数と同じ周波数で、画像データを駆動回路に出力し、駆動停止期間には、駆動回路への画像データの出力を停止する。それゆえ、液晶表示装置の駆動に際して、１フレーム期間に消費される電力量を増大させることなく、音鳴りを防止することができるという効果を奏する。

また、本発明に係る液晶表示装置は、以上のように、表示制御部は、該表示制御部に入力された入力信号のうち、表示部に表示される画像データを格納する記憶部と、対向電極の駆動タイミングに合わせて、記憶部から駆動回路に画像データを出力するタイミングを制御する記憶部制御装置と、を備えている。それゆえ、入力信号の周波数やタイミングと、駆動回路に出力される画像データの周波数やタイミングとが、互いに異なっている場合にも、所望する周波数及びタイミングで、画像データを駆動回路に出力することができる。従って、本発明の液晶表示装置を用いれば、上記した駆動方法で液晶表示装置を駆動することができるという効果を奏する。

〔参考の形態〕
本発明の参考の形態について図１ないし図５に基づいて説明すれば、以下の通りである。図２に、本発明の参考に係る液晶表示装置の構成を示すブロック図を示し、図３に、該液晶表示装置に備えられた表示制御回路の構成を示すブロック図を示す。

図２に示すように、液晶表示装置は、走査信号線と映像信号線とによって区画され、マトリクス状に配置された液晶セルを有する液晶パネル（表示部）１１、液晶セルに映像信号線を介して映像信号（画像データ）を印加する映像信号線駆動回路（駆動回路）１２、走査信号線を順次選択して走査し、各液晶セル内にあるスイッチング素子のオン／オフを制御する走査信号線駆動回路１３、外部から入力される信号に基づいて、上記の駆動回路を駆動する表示制御回路１４を備えている。

ここで、上記液晶パネル１１は、２枚のガラス基板等の透明基板を互いに対向させ、この１対のガラス基板の間に液晶（液晶層）を封入してなる。該１対のガラス基板のうち、一方のガラス基板上には、走査信号線、映像信号線が配置され、これらの信号線の交点に、ＴＦＴ等のスイッチング素子及び画素電極が設けられている。また、他方のガラス基板には、対向電極が設けられ、カラー表示の液晶表示装置であれば、各画素電極に対応したＲ（赤），Ｇ（緑），Ｂ（青）のカラーフィルタが配置されている。

また、上記表示制御回路１４は、図３に示すように、画素電極を駆動するための駆動信号の生成等を行うために、入力制御回路１５と、ＴＧ（タイミングジェネレータ(timing generator)）１６とを備えている。

上記入力制御回路１５は、表示制御回路１４に入力された入力信号を、ＴＧ１６又は映像信号線駆動回路１２に送信する制御を行う。該入力制御回路１５には、入力信号としての、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅ、ＲＧＢのデータ信号ＤＡＴＡ１（入力データ）が入力される。上記入力制御回路１５は、これらの入力信号のうち、データ信号ＤＡＴＡ１を、データ信号ＤＡＴＡ２（画像データ）として、映像信号線駆動回路１２に出力し、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号ＥｎａｂｌｅをＴＧ１６に送信する。

上記ＴＧ１６は、映像信号線駆動回路１２及び走査信号線駆動回路１３に入力される駆動信号を生成する。上記ＴＧ１６は、図４に示すように、該ＴＧ１６に入力されたクロック信号Ｃｌｏｃｋをカウントするカウンタ回路４と、該ＴＧ１６にて生成される駆動信号の立ち上がり及び立ち下がりのタイミングをそれぞれ決定する一致回路５ａ・５ｂと、該一致回路５ａ・５ｂで検出された立ち上がり及び立ち下がりに基づいて、駆動信号を波形として出力するＪＫフリップフロップ回路６とを備えている。なお、図４中には、２つの一致回路５ａ・５ｂを示しているが、実際には、生成される駆動信号のそれぞれについて、立ち上がり及び立ち下がりを決定するため、生成される駆動信号の２倍の数の一致回路が設けられている。

これらの構成によって、上記ＴＧ１６は、入力信号に基づいて、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫを生成する。そして、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳを、映像信号駆動回路１２に出力し、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫを走査信号線駆動回路１３に出力する。

一方、上記入力信号のうちのデータ信号ＤＡＴＡ１は、入力制御回路１５から、ＲＧＢのデータ信号ＤＡＴＡ２として、映像信号駆動回路１２に出力される。なお、該データ信号ＤＡＴＡ２、及び、上記したソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫは、いずれも、上記液晶パネル１１を駆動するための駆動信号である。

次に、上記構成の液晶表示装置の駆動方法について、説明する。上記構成の液晶表示装置で行われる各液晶セルへの映像信号の書込みは、一般に、交流駆動によって行われる。例えば、ライン反転方式で交流駆動する際には、画素電極に印加される映像信号の極性が、走査信号線毎に反転するように駆動される。交流駆動によって液晶表示装置を駆動する場合、液晶に印加される電圧の実効値は、画素電極に印加される電圧と、対向電極に印加される電圧Ｖｃｏｍとの差によって決定される。そのため、ライン反転方式で液晶表示装置を駆動する際には、各画素電極に印加される電圧の極性が反転した場合にも、液晶に印加される電圧の実効値が等しくなるように、対向電極に電圧Ｖｃｏｍが印加される。それゆえ、画素電極に印加される電圧の極性（映像信号の極性）の反転に合わせて、対向電極の電圧Ｖｃｏｍの極性も反転させる必要がある。

上記対向電極の電圧Ｖｃｏｍの極性を反転させる駆動を行うと、該対向電極が設けられているガラス基板が、対向電極への電圧の印加によって振動する。このガラス基板の振動の周波数が人間の可聴帯域内である場合、該振動は、液晶表示装置の駆動時に音鳴り（雑音）として知覚されることになる。

そこで、本参考の形態では、液晶表示装置の駆動による音鳴りの発生を防止するために、上記対向電極の電圧Ｖｃｏｍの極性を反転させる対向電極の駆動周波数を、人間の可聴範囲以上の周波数、すなわち２０ｋＨｚ以上に設定する。一般に、ライン反転方式で液晶表示装置を駆動する場合、１水平（１Ｈ）期間毎に、対向電極の電圧Ｖｃｏｍの極性が反転することになる。また、周波数は周期の逆数で表されることから、上記対向電極の駆動周波数ｆ（Ｈｚ）は、下式
ｆ（Ｈｚ）＝１／２Ｈ期間
で表される。本参考の形態では、上記駆動周波数ｆを２０ｋＨｚ（２０，０００Ｈｚ）以上に設定するため、上記式より、
ｆ（Ｈｚ）＝２０，０００≧１／２Ｈ期間
となり、１Ｈ期間は、
１Ｈ期間≦１／４０，０００Ｈｚ＝２５μｓ
となる。すなわち、本参考の形態では、１Ｈ期間を２５μ秒以下に設定することにより、対向電極の駆動周波数ｆを２０ｋＨｚ以上にすることができる。

ところで、対向電極の駆動周波数を、上記のように２０ｋＨｚ以上にすると、通常よりも、液晶表示装置が高速で駆動することになるため、駆動に要する消費電力が大幅に増加する。一方、例えば、現在の携帯電話等に用いられているＱＶＧＡ（２４０×３２０ｄｏｔ）の解像度を有する液晶パネル１１にて、１Ｈ期間を２５μｓとすれば、１フレーム分の液晶セルに電圧を印加するために必要な期間は、走査信号線が３２０ｌｉｎｅ（ライン）であることから、
２５μｓ×３２０ｌｉｎｅ＝８ｍｓ
となる。

一般的な液晶表示装置では、１フレーム分を表示するために必要な期間である１垂直（以下、１Ｖ）期間（１フレーム期間）は、１／６０ｓ（約１６．７ｍｓ）である。このことから、対向電極の駆動周波数を２０ｋＨｚ以上に設定すると、１フレーム分の１Ｖ期間（約１６．７ｍｓ）の約半分の期間（８ｍｓ）で、１フレーム分の液晶セルに電圧を印加することが可能になる。

そこで、本参考の形態では、１フレーム分の映像信号の書込みを行った後、映像信号の書込みを行わない期間を設けている。つまり、１Ｖ期間のうちの約半分の期間では、対向電極と画素電極とを駆動して、液晶セルに映像信号の書込みを行い、残りの約半分の期間では、対向電極と画素電極とを駆動しないことによって、電力消費を抑制している。これにより、対向電極の駆動周波数を高周波数化しない場合と同等の消費電力で液晶表示装置を駆動することができるので、対向電極や画素電極の駆動周波数を高周波数化することによる消費電力の増大を防止することができる。

液晶表示装置にて画像表示を行う場合には、画素電極と対向電極との間で、液晶セル内の液晶に電圧が印加される。そのため、液晶への電圧の印加に際しては、画素電極と対向電極とを同じタイミングで駆動する必要がある。従って、上記したように、対向電極を駆動して映像信号の書込みを行う期間（以下、駆動期間）と、対向電極を駆動せず、映像信号の書込みを行わない期間（以下、駆動停止期間）とを設けて、液晶表示装置を駆動するためには、対向電極の駆動のタイミングに合わせて、液晶セルへの映像信号の書込みを行う必要がある。言い換えれば、対向電極の駆動周波数ｆに基づいて設定される１Ｈ期間毎に、データ信号ＤＡＴＡ２の極性を反転させて、各液晶セルに該データ信号ＤＡＴＡ２の書込みを行う必要がある。

本参考の形態では、対向電極の駆動に合わせてデータ信号ＤＡＴＡ２の書込みを行うために、対向電極の駆動周波数ｆの高周波数化に合わせて、データ信号ＤＡＴＡ２の周波数も高周波数化して、各液晶セルへの映像信号の書込みを行っている。この映像信号の書込みのタイミングについて、図１に基づいて説明する。図１は、本発明の液晶表示装置における１Ｖ期間の駆動タイミングを表す駆動波形の波形図である。

まず、上記構成の液晶表示装置での画像表示に際しては、図３に示す表示制御回路１４に、入力信号としての、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅ、ＲＧＢのデータ信号ＤＡＴＡ１が入力される。上記の各入力信号は、図１に示すタイミングで、表示制御回路１４の入力制御回路１５に入力される。

上記したように、本参考の形態では、対向電極の駆動周波数ｆが所望する周波数となるように、１Ｈ期間が設定される。従って、表示制御回路１４に入力される水平同期信号Ｈｓｙｎｃ及びデータ信号ＤＡＴＡ１は、それぞれ、上記駆動周波数ｆに基づいて設定される１Ｈ期間に同期した波形を有している。また、垂直同期信号Ｖｓｙｎｃは、フレーム周波数に同期した波形で、表示制御回路１４に入力される。つまり、本参考の形態では、駆動周波数ｆの高周波数化に対応可能となるように、フレーム周波数を変えずに、各入力信号が高周波数化されている。

上記表示制御回路１４の入力制御回路１５に入力された入力信号のうち、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅは、ＴＧ１６に送られる。該ＴＧ１６では、これらの信号に基づいて、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫを生成する。

具体的には、入力制御回路１５に入力されたクロック信号Ｃｌｏｃｋを利用して、垂直同期信号の立ち下がりを取り込む。続いて、図４に示すカウンタ回路４が、クロック信号Ｃｌｏｃｋのカウントを開始する。カウンタ回路４は、上記水平同期信号Ｈｓｙｎｃの立ち下がりでカウントをリセットすることにより、一致回路５ａ・５ｂが、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫの各駆動信号のそれぞれの立ち上がり及び立ち下がりのタイミングを決定する。ここで決定されたタイミングに基づいて、ＪＫフリップフロップ回路６にて、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫの波形を生成する（図１）。

このように、本参考の形態では、入力されたクロック信号Ｃｌｏｃｋ及び水平同期信号Ｈｓｙｎｃに基づいて、各駆動信号が生成されるので、これらの駆動信号は、水平同期信号Ｈｓｙｎｃに同期した周期で生成されることになる。上記したように、水平同期信号Ｈｓｙｎｃは、対向電極の駆動周波数に合わせて、高周波数化されている。そのため、ＴＧ１６で生成される上記の各駆動信号も高周波数化される。

このようにして、上記ＴＧ１６で生成されたソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳは、映像信号駆動回路１２に出力され、ＴＧ１６で生成されたゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫは、走査信号線駆動回路１３に出力される。

一方、上記表示制御回路１４の入力制御回路１５に入力された入力信号のうち、データ信号ＤＡＴＡ１は、ＲＧＢのデータ信号ＤＡＴＡ２として、入力制御回路１５から映像信号駆動回路１２（図２）に出力される。すなわち、入力されたクロック信号Ｃｌｏｃｋを利用して、垂直同期信号の立ち下がりを取り込む。そして、入力制御回路１５にて、上記クロック信号Ｃｌｏｃｋをカウントし、水平同期信号Ｈｓｙｎｃの立ち下がりでカウントをリセットする。これにより、入力されたデータ信号ＤＡＴＡ１を出力するタイミング、つまり、データ信号ＤＡＴＡ２の立ち上がり及び立ち下がりのタイミングが決定されて、入力制御回路１５から、データ信号ＤＡＴＡ２が映像信号線駆動回路１２に出力される（図１）。

このようにして、各駆動信号が映像信号駆動回路１２及び走査信号線駆動回路１３に出力されると、上記映像信号線駆動回路１２は、図１に示すように、表示制御回路１４から入力されたソーススタート信号ＳＳＰを基準として、ソースクロック信号ＳＣＫに従って、データ信号ＤＡＴＡ２をサンプリングする。そして、映像信号線駆動回路１２が１Ｈ期間分のデータ信号ＤＡＴＡ２をサンプリングすると、ラッチ信号ＬＳの入力によって、サンプリングされたデータ信号ＤＡＴＡ２に対応する液晶駆動用電圧を、液晶パネル１１の映像信号線に出力する。

一方、上記走査信号線駆動回路１３は、図１に示すように、１Ｖ期間に、ゲートスタート信号ＧＳＰを１回出力する。また、上記走査信号線駆動回路１３は、１Ｈ期間毎に、ゲートクロック信号ＧＣＫを出力する。

上記走査信号線駆動回路１３が、ゲートスタート信号ＧＳＰ及びゲートクロック信号ＧＣＫを受け取ると、ＴＦＴをオンとするための電圧を走査信号線に出力する。これにより、走査信号線上のＴＦＴがオン状態となり、映像信号線から伝達されるデータ信号ＤＡＴＡ２の電圧が、液晶セルに充電される。その後、同様の動作により、映像信号線駆動回路１２に対する二番目の走査信号線に、該二番目の走査信号線上のＴＦＴをオンとするための電圧が出力され、ＴＦＴがオンとなるタイミングで、上記一番目の走査信号線上のＴＦＴがオフ状態となり、液晶セルに充電された電圧を保持する。

上記のように、上記走査信号線駆動回路１３は、上記表示制御回路１４からのゲートスタート信号ＧＳＰやゲートクロック信号ＧＣＫ等のタイミング信号に同期して、各走査信号線を順次、選択しながら走査し、ＴＦＴのオン／オフを制御する。このようにして、一つの映像信号線に交差する全ての走査信号線上のＴＦＴへの電圧の充電・保持により、１フレーム分のデータ信号ＤＡＴＡ２の書込みが完了して、液晶パネル１１には、画像が表示される。

上記したように、例えば、ＱＶＧＡ（２４０×３２０ｄｏｔ）の解像度を有する液晶パネル１１にて、１Ｈ期間を２５μｓとすれば、１フレーム分のデータ信号ＤＡＴＡ２の書込みは、８ｍｓで終了する。一般的な液晶表示装置では、１Ｖ期間は約１６．７ｍｓである。そのため、本参考の形態では、図１に示すように、データ信号ＤＡＴＡ２の書込みを行った後、次の１Ｖ期間（次の映像信号線へのデータ信号ＤＡＴＡ２の出力）が始まるまでの間、データ信号ＤＡＴＡ２の書込みを停止するとともに、対向電極の駆動を停止する。その後、垂直同期信号Ｖｓｙｎｃが取り込まれるタイミングで、再び、映像信号線駆動回路１２へのデータ信号ＤＡＴＡ２の出力を開始する。

このように、本参考の形態では、対向電極の駆動周波数を、人間の可聴帯域よりも高い周波数となるように高周波数化するとともに、表示制御回路１４に入力される水平同期信号Ｈｓｙｎｃ及びデータ信号ＤＡＴＡ１を高周波数化している。それゆえ、液晶表示装置の駆動に際して、対向電極の駆動に伴って生じる振動の周波数を、人間の可聴帯域よりも高くすることができるので、該振動を液晶表示装置の音鳴りとして知覚することはない。

また、水平同期信号Ｈｓｙｎｃ及びデータ信号ＤＡＴＡ１を高周波数化することにより、液晶セルへのデータ信号ＤＡＴＡ２の印加期間は短くなる。対向電極の駆動は、データ信号ＤＡＴＡ２を印加するタイミングに合わせて行えばよいので、１Ｖ期間のうち、データ信号ＤＡＴＡ２が印加されない期間（画素電極が駆動されない期間）については、対向電極を駆動する必要はない。従って、画素電極及び駆動電極の駆動に要する電力量が増大することはない。

なお、本参考の形態では、対向電極の駆動周波数ｆを２０ｋＨｚとする場合を例に挙げて説明したが、２０ｋＨｚを超える周波数に設定し、１Ｈ期間をより一層短く設定してもよい。しかしながら、液晶セル内の液晶を十分に充電するためには、アンプ等の液晶表示装置の構成部材の高性能化が要求されるため、液晶表示装置に備えられている構成部材の性能にて、良好に液晶セルの充電を行い得るように、対向電極の駆動周波数を設定することが望ましい。

また、対向電極の駆動周波数は、一般に、液晶表示装置を駆動する際のフレーム周波数（１本の映像信号線に交差する全ての走査信号線を走査する期間）、及び、液晶表示装置の解像度に依存する。従って、フレーム周波数が６０Ｈｚであって、走査信号線が６６６本以上となる場合には、図５に示すように、１Ｖ期間を全て駆動期間としても、対向電極の駆動周波数は、２０ｋＨｚ以上に設定されることになる。従って、走査信号線が６６６本以上となる場合には、図１に示すように、１Ｖ期間内に駆動期間と駆動停止期間とを設ける必要はない。

〔実施の形態１〕
本発明の実施の形態について図６ないし図８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の参考の形態の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

本実施の形態の液晶表示装置は、前記参考の形態で説明した液晶表示装置の表示制御回路１４（図３）に代えて、図６に示す表示制御回路２４を備えている。図６は、本実施の形態の液晶表示装置に備えられた表示制御回路２４の構成を示すブロック図である。

上記表示制御回路２４は、図６に示すように、画素電極を駆動するための駆動信号の生成等を行うために、入力制御回路２５、ＴＧ（タイミングジェネレータ(timing generator)）２６、メモリ制御回路２７、第１表示メモリ（記憶部・第１の記憶部）２８、第２表示メモリ（記憶部・第２の記憶部）２９を備えている。

上記入力制御回路２５は、表示制御回路２４に入力された入力信号を、ＴＧ２６又は第１表示メモリ２８に送信する制御を行う。該入力制御回路２５には、入力信号としての、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅ、ＲＧＢのデータ信号ＤＡＴＡ１が入力される。上記入力制御回路２５は、これらの入力信号のうち、データ信号ＤＡＴＡ１を第１表示メモリ２８に送信し、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号ＥｎａｂｌｅをＴＧ２６に送信する。

上記ＴＧ２６は、第１表示メモリ２８、映像信号線駆動回路１２、走査信号線駆動回路１３に入力される信号を生成する。上記ＴＧ２６は、図７に示すように、対向電極の駆動周波数に合わせて高周波数化されたクロック信号である内部クロック信号を生成する内部発振回路２０と、該内部クロック信号をカウントするカウンタ回路２１と、該ＴＧ１６にて生成される駆動信号の立ち上がり及び立ち下がりのタイミングを決定する一致回路２２ａ・２２ｂと、該一致回路２２ａ・２２ｂで検出された立ち上がり及び立ち下がりに基づいて、駆動信号を波形として出力するＪＫフリップフロップ回路２３とを備えている。なお、図７中には、２つの一致回路２２ａ・２２ｂを示しているが、実際には、生成される駆動信号のそれぞれについて、立ち上がり及び立ち下がりを決定するため、生成される駆動信号の２倍の数の一致回路が設けられている。

これらの構成を備えることによって、上記ＴＧ２６は、入力信号に基づいて、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫを生成する。そして、上記ＴＧ２６は、生成した駆動信号をメモリ制御回路２７に出力するとともに、これらの駆動信号のうち、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳを、映像信号駆動回路１２に出力し、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫを走査信号線駆動回路１３に出力する。

なお、入力制御回路２５からＴＧ２６に入力された入力信号は、ＴＧ２６を経てメモリ制御回路２７に送信される。また、ＴＧ２６から第１表示メモリ２８には、書込み許可信号Ｅｎａｂｌｅが「Ｈｉｇｈ」である期間に、クロック信号Ｃｌｏｃｋが出力される。これにより、入力されるデータ信号ＤＡＴＡ１に同期して、該データ信号ＤＡＴＡ１が格納される。

上記メモリ制御回路２７は、第１表示メモリ２８及び第２表示メモリ２９へのデータ信号ＤＡＴＡ１の格納や、第１表示メモリ２８及び第２表示メモリ２９からのデータ信号ＤＡＴＡ１・ＤＡＴＡ２の読出しを制御する。

上記第１表示メモリ２８は、例えばＲＡＭであり、入力制御回路２５から送信されるデータ信号ＤＡＴＡ１を格納し、格納したデータ信号ＤＡＴＡ１を第２表示メモリ２９に送信する。また、上記第２表示メモリ２９は、例えばＲＡＭであり、第１表示メモリ２８から送信されたデータ信号ＤＡＴＡ１を格納し、格納されたデータ信号ＤＡＴＡ１を所定のタイミングで読出して、データ信号ＤＡＴＡ２として、映像信号線駆動回路１２に出力する。

上記構成の表示制御回路２４を備えた液晶表示装置にて、前記参考の形態で説明したように駆動期間と駆動停止期間とを設けて行われる各液晶セルへ映像信号の書込みは、図８に示すタイミングで行われる。図８は、本発明の液晶表示装置における駆動タイミングを表す駆動波形の波形図である。

すなわち、図６に示す表示制御回路２４の入力制御回路２５に、入力信号としての、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅ、ＲＧＢのデータ信号ＤＡＴＡ１が入力される。このとき入力される上記入力信号は、前記参考の形態とは異なり、高周波数化されていない。つまり、本実施の形態にて、表示制御回路２４に入力される入力信号は、液晶表示装置の音鳴りを防止するために、高周波数化された対向電極の駆動周波数のタイミングに合わせて高周波数化されていない。従って、前記参考の形態にて説明した各液晶セルにデータ信号ＤＡＴＡ２を書込むタイミングとは異なった周波数を有している。

そのため、本実施の形態では、対向電極の駆動周波数に合わせて、各液晶セルにデータ信号ＤＡＴＡ２の書込みが行われるように、高周波数化された駆動信号（ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫ、データ信号ＤＡＴＡ２）を生成する。

つまり、入力制御回路２５に入力された入力信号のうち、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅが、ＴＧ２６に入力されると、該ＴＧ２６にて、次のようにして、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫを生成する。

すなわち、まず、図７に示すＴＧ２６に設けられている内部発振回路２０で生成される内部クロック信号を利用して、垂直同期信号Ｖｓｙｎｃの立ち下がりを取り込む。ここで、上記内部クロック信号は、高周波数化された駆動信号を得るために、前記参考の形態にて、垂直同期信号Ｖｓｙｎｃの立ち下がりを取り込むために用いられたクロック信号（図１中、Ｃｌｏｃｋ）よりも高い周波数を有している。具体的には、例えば、表示制御回路２４に入力されるクロック信号Ｃｌｏｃｋの周波数の約２倍の周波数の内部クロック信号を生成する。

続いて、カウンタ回路２１が、内部クロック信号のカウントを開始する。このとき、入力信号の周波数よりも高い周波数の駆動信号を得るために、上記カウンタ回路２１は、対向電極の電圧Ｖｃｏｍが反転する時間毎に、カウンタをリセットする。対向電極の電圧Ｖｃｏｍが反転する時間は、前記参考の形態にて説明したように、対向電極の駆動周波数ｆによって算出することができる。これにより、一致回路２２ａ・２２ｂが、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫの各駆動信号のそれぞれの立ち上がり及び立ち下がりのタイミングを決定する。ここで決定されたタイミングに基づいて、ＪＫフリップフロップ回路２３にて、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫの波形が生成される。

このように、高周波数化された内部クロック信号及び対向電極の駆動周波数ｆに基づいて各駆動信号を生成することにより、図８に示すように、高周波数化された駆動信号を得ることができる。つまり、本実施の形態では、前記参考の形態とは異なり、表示制御回路２４に入力されたクロック信号Ｃｌｏｃｋ及び水平同期信号Ｈｓｙｎｃは、対向電極の駆動周波数に合わせて高周波数化されていない。そのため、カウンタ回路２１が、上記クロック信号Ｃｌｏｃｋをカウントし、水平同期信号Ｈｓｙｎｃに基づいてカウントをリセットしても、ＴＧ２６にて生成される駆動信号を高周波数化することはできない。

そこで、本実施の形態では、上記のように、ＴＧ２６に内部発振回路２０を設け、該内部発振回路２０にて、対向電極の駆動周波数に合わせて高周波数化された内部クロック信号を生成している。さらに、対向電極の駆動周波数から算出される電圧Ｖｃｏｍが反転する時間に基づいて、駆動信号の立ち上がり及び立ち下がりのタイミングを決定している。これにより、ＴＧ２６にて、駆動信号は、高周波数化されて生成されるとともに、駆動信号は、対向電極及び画素電極が駆動する駆動期間に出力され、対向電極及び画素電極が駆動しない駆動停止期間には、出力を停止するような波形で生成される。

このようにして生成された駆動信号のうち、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳは、映像信号駆動回路１２に出力され、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫは、走査信号線駆動回路１３に出力される。

一方、表示制御回路２４に入力された入力信号のうち、データ信号ＤＡＴＡ１は、図８に示すように、駆動期間だけでなく駆動停止期間にも入力される。しかしながら、本実施の形態では、１Ｖ期間に、駆動期間と駆動停止期間とが設けられているので、表示制御回路２４にデータ信号ＤＡＴＡ１が入力されるタイミングで、表示制御回路２４から映像信号線駆動回路１２にデータ信号ＤＡＴＡ２を送信しても、対向電極が駆動していなければ、液晶セルを充電することはできない。

そこで、入力されたデータ信号ＤＡＴＡ１を、入力制御回路２５から第１表示メモリ２８に送信し、一時的に、第１表示メモリ２８に蓄積する。そして、第１表示メモリ２８に格納されたデータ信号ＤＡＴＡ１を、メモリ制御回路２７の制御によって所定のタイミングで、第２表示メモリ２９に送信し、該第２表示メモリ２９に格納する。その後、次の１Ｖ期間に、第２表示メモリ２９から、ＲＧＢのデータ信号ＤＡＴＡ２として、映像信号駆動回路１２に出力する。つまり、本実施の形態では、データ信号ＤＡＴＡ１が入力される１Ｖ期間に続く次の１Ｖ期間（図８）に、データ信号ＤＡＴＡ２が出力される。従って、データ信号ＤＡＴＡ１の入力と、データ信号ＤＡＴＡ２の出力との間には、１Ｖ期間程度の遅れが生じることになる。

ここで、第１表示メモリ２８から第２表示メモリ２９にデータ信号ＤＡＴＡ１を送信する所定のタイミングは、１Ｖ期間（１フレーム）分のデータ信号ＤＡＴＡ１が全て、第１表示メモリ２８に格納された後であれば特に限定されない。ただし、液晶パネル１１に表示される画像の遅延を回避するためには、次の１Ｖ期間のうちの早い段階に、データ信号ＤＡＴＡ２の書込みを行うことが好ましい。そのため、データ信号ＤＡＴＡ１が入力される１Ｖ期間内に、第１表示メモリ２８から第２表示メモリ２９へのデータ信号ＤＡＴＡ１の転送を行うことが好ましい。

上記第１・第２表示メモリ２８・２９間でのデータ信号ＤＡＴＡ１の転送が完了すると、メモリ制御回路２７が、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミングで、ＴＧ２６内の内部発振回路２０にて生成される内部クロック信号のカウントを開始する。続いて、上記メモリ制御回路２７は、対向電極の電圧Ｖｃｏｍが反転する時間毎に、内部クロック信号のカウントをリセットする。これにより、入力されたデータ信号ＤＡＴＡ１を出力するタイミング、つまり、データ信号ＤＡＴＡ２の立ち上がり及び立ち下がりのタイミングが決定されて、上記メモリ制御回路２７の制御により、図８に示すように、データ信号ＤＡＴＡ２が映像信号線駆動回路１２に出力される。このようにして出力される上記データ信号ＤＡＴＡ２は、高周波数化された内部クロック信号及び対向電極の駆動周波数ｆに基づいて、第２表示メモリ２９から出力されるため、図８に示すように、高周波数となっている。

その後、上記表示制御部２４から、映像信号駆動回路１２及び走査信号線駆動回路１３に駆動信号が出力されると、前記参考の形態にて説明したように、液晶セルの充電、電圧の保持が行われて、液晶パネル１１に画像が表示される。

このように、本実施の形態では、表示制御部２４内のＴＧ２６に内部発振回路２０を設けて高周波数の内部クロック信号を生成し、該内部クロック信号と、対向電極の駆動周波数とに基づいて、駆動信号を生成している。これにより、対向電極の駆動周波数とは異なるタイミングを有する入力信号が入力された場合にも、対向電極の駆動周波数に合わせたタイミングの駆動信号を生成し、図８に示すように、１Ｖ期間に駆動期間と駆動停止期間とを設けて、液晶表示装置を駆動することができる。それゆえ、１Ｖ期間のうちの駆動期間には、人間の可聴帯域よりも高い周波数で対向電極を駆動して、液晶パネル１１を駆動して音鳴りを防止することができる。また、高周波数で液晶表示装置を駆動することによって増大する消費電力を相殺するために、１Ｖ期間内に、電力がほとんど消費されない駆動停止期間を設けているので、液晶表示装置全体としての消費電力の増大を回避することができる。

なお、本実施の形態で用いられる第１表示メモリ２８及び第２表示メモリ２９の容量は、液晶パネル１１の解像度、データ信号ＤＡＴＡ１の入力、データ信号ＤＡＴＡ２の出力等を考慮して決定すればよい。本実施の形態では、１Ｖ期間に入力されるデータ信号を一旦、各メモリに格納するので、例えば、１Ｖ期間に表示される画像のデータに相当する容量以上の容量を有していればよい。各メモリの容量が少ないほど、液晶表示装置の小型化を実現して、コストを削減することができる。

〔実施の形態２〕
本発明の他の実施の形態について図９ないし図１０に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の参考の形態および実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

本実施の形態の液晶表示装置は、前記実施の形態１で説明した液晶表示装置の表示制御回路２４（図６）に代えて、図９に示す表示制御回路３４を備えている。図９は、本実施の形態の液晶表示装置に備えられた表示制御回路３４の構成を示すブロック図である。

上記表示制御回路３４は、図９に示すように、画素電極を駆動するための駆動信号の生成等を行うために、入力制御回路３５、ＴＧ（タイミングジェネレータ(timing generator)）３６、メモリ制御回路３７、表示メモリ（記憶部）３８を備えている。

上記入力制御回路３５は、表示制御回路３４に入力された入力信号を、ＴＧ３６又は表示メモリ３８に送信する制御を行う。該入力制御回路３５には、入力信号としての、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅ、ＲＧＢのデータ信号ＤＡＴＡ１が入力される。上記入力制御回路３５は、これらの入力信号のうち、データ信号ＤＡＴＡ１を表示メモリ３８に送信し、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号ＥｎａｂｌｅをＴＧ３６に送信する。

上記ＴＧ３６は、表示メモリ３８、映像信号線駆動回路１２、走査信号線駆動回路１３に入力される信号を生成する。上記ＴＧ３６の詳細な構成は、前記実施の形態１で説明した図７に示すＴＧ２６と同じであるので、ここでは説明を省略する。なお、ＴＧ３６にて生成された駆動信号は、前記実施の形態１で説明したように、映像信号駆動回路１２及び走査信号線駆動回路１３に出力されるとともに、表示メモリ３８及びメモリ制御回路３７に出力される。

なお、入力制御回路３５からＴＧ３６に入力された入力信号は、ＴＧ３６を経てメモリ制御回路３７に送信される。また、ＴＧ３６から表示メモリ３８には、書込み許可信号Ｅｎａｂｌｅが「Ｈｉｇｈ」である期間に、クロック信号Ｃｌｏｃｋが出力される。これにより、入力されるデータ信号ＤＡＴＡ１に同期して、該データ信号ＤＡＴＡ１が表示メモリ３８に格納される。

上記メモリ制御回路３７は、表示メモリ３８へのデータ信号ＤＡＴＡ１の格納、データ信号ＤＡＴＡ２の読出しを制御する。

上記表示メモリ３８は、入力制御回路３５から送信されるデータ信号ＤＡＴＡ１を格納し、該データ信号ＤＡＴＡ１を所定のタイミングで、データ信号ＤＡＴＡ２として読み出して、映像信号線駆動回路１２に出力する。

上記構成の表示制御回路３４を備えた液晶表示装置にて、駆動期間と駆動停止期間とを設けて行われる各液晶セルへ映像信号の書込みは、図１０に示すタイミングで行われる。図１０は、本発明の液晶表示装置における１Ｖ期間の駆動タイミングを表す駆動波形の波形図である。

すなわち、図６に示す表示制御回路２４の入力制御回路２５に、入力信号としての、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、クロック信号Ｃｌｏｃｋ、書込み許可信号Ｅｎａｂｌｅ、ＲＧＢのデータ信号ＤＡＴＡ１が入力される。このとき入力される上記入力信号は、前記参考の形態のように高周波数化されていない。つまり、本実施の形態にて、表示制御回路２４に入力される入力信号は、液晶表示装置の音鳴りを防止するために、高周波数化された対向電極の駆動周波数のタイミングに合わせて高周波数化されていない。

そのため、本実施の形態では、前記実施の形態１と同様に、対向電極の駆動周波数に合わせて、各液晶セルにデータ信号ＤＡＴＡ２の書込みが行われるように、高周波数化された駆動信号（ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫ、データ信号ＤＡＴＡ２）を生成する。

ここで、ＴＧ３６では、前記実施の形態１で説明したＴＧ２６で行われる駆動信号の生成と同様にして、ソーススタート信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチ信号ＬＳ、ゲートスタート信号ＧＳＰ、ゲートクロック信号ＧＣＫが生成される。

一方、表示制御回路３４に入力された入力信号のうち、データ信号ＤＡＴＡ１は、入力制御回路３５から表示メモリ３８に送信され、該表示メモリ３８に蓄積される。そして、メモリ制御回路３７が、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミングから、水平同期信号Ｈｓｙｎｃをカウントし、所定のカウントに達した時点で、表示メモリ３８に格納されたデータ信号ＤＡＴＡ１を、データ信号ＤＡＴＡ２として読出して、映像信号線駆動回路１２に出力する。

ここで、表示メモリ３８からデータ信号ＤＡＴＡ２の出力は、前記実施の形態１と同様に行われる。すなわち、メモリ制御回路３７が、ＴＧ３６内の内部発振回路にて生成された内部クロック信号のカウントを開始する。この内部クロック信号は、前記実施の形態１で説明した内部クロック信号であり、入力信号のクロック信号Ｃｌｏｃｋよりも高い周波数を有している。続いて、上記メモリ制御回路３７が、対向電極の電圧Ｖｃｏｍが反転する時間毎に、内部クロック信号のカウントをリセットすることにより、入力されたデータ信号ＤＡＴＡ１を出力するタイミング、つまり、データ信号ＤＡＴＡ２の立ち上がり及び立ち下がりのタイミングが決定される。このようにして、上記メモリ制御回路３７の制御により、図１０に示すように、データ信号ＤＡＴＡ２が映像信号線駆動回路１２に出力される。出力されるデータ信号ＤＡＴＡ２は、高周波数化された内部クロック信号及び対向電極の駆動周波数ｆに基づいて、表示メモリ３８から出力されるため、図１０に示すように、高周波数となっている。

ところで、本実施の形態では、図１０に示すように、上記データ信号ＤＡＴＡ２が映像信号線駆動回路１２に出力されている間も、表示制御部３５にはデータ信号ＤＡＴＡ１が入力され、順次、表示メモリ３８に格納される。そのため、上記データ信号ＤＡＴＡ２の出力中に格納されたデータ信号ＤＡＴＡ１も、順次、データ信号ＤＡＴＡ２として、映像信号線駆動回路１２に出力される。つまり、表示メモリ３８では、データ信号ＤＡＴＡ１の書込みを行いながら、データ信号ＤＡＴＡ２の読出しが行われる。従って、本実施の形態では、前記実施の形態１とは異なり、１Ｖ期間に入力されたデータ信号ＤＡＴＡ１を、同じ１Ｖ期間に、データ信号ＤＡＴＡ２として出力することができる。

このように、本実施の形態では、上記表示メモリ３８は、データ信号ＤＡＴＡ１の入力と、データ信号ＤＡＴＡ２の出力とを並行して行うため、デュアルゲートのメモリであることが好ましい。これにより、１Ｖ期間の初期に記憶されたデータ信号を、順次読出して、データ信号ＤＡＴＡ２として出力することができる。

以上のようにして、上記表示制御部２４から、映像信号駆動回路１２及び走査信号線駆動回路１３に駆動信号が出力されると、前記参考の形態にて説明したように、液晶セルの充電、電圧の保持が行われて、液晶パネル１１に画像が表示される。

なお、本実施の形態の表示メモリ３８の容量は、上記したタイミングで、データ信号ＤＡＴＡ１の入力と、データ信号ＤＡＴＡ２の出力とを並行して行うことができる大きさであればよい。つまり、本実施の形態では、表示メモリ３８に格納されたデータ信号ＤＡＴＡ１が順次データ信号ＤＡＴＡ２として出力されることによって生じた空き容量に、新たなデータ信号ＤＡＴＡ１の書込みを行うことができる。従って、前記実施の形態１の第１・第２表示メモリ２８・２９のように、１Ｖ期間に表示される画像のデータに相当する容量以上の容量を有していなくてもよい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の液晶表示装置及びその駆動方法は、携帯電話、デジタルカメラ、パーソナルコンピュータ、液晶テレビ等のディスプレイに対して適用することができる。これにより、消費電力を増大させることなく、音鳴りを防止することができる液晶表示装置を提供することができる。

本発明の参考に係る液晶表示装置を駆動するタイミングを示す波形図である。 上記参考に係る液晶表示装置の一形態を示すブロック図である。 上記参考に係る液晶表示装置に備えられた表示制御回路の一形態を示すブロック図である。 上記参考に係る表示制御回路に備えられたＴＧの構成を示すブロック図である。 フレーム周波数が６０Ｈｚであり、走査信号線が６６６本以上の液晶表示装置を駆動するタイミングの一例を示す波形図である。 本発明の液晶表示装置に備えられた表示制御回路の実施の形態を示すブロック図である。 上記表示制御回路に備えられたＴＧの構成を示すブロック図である。 上記液晶表示装置を駆動するタイミングを示す波形図である。 本発明の液晶表示装置に備えられた表示制御回路のさらに他の実施の形態を示すブロック図である。 上記液晶表示装置を駆動するタイミングのさらに他の形態を示す波形図である。 液晶表示装置に備えられた液晶パネルを示す断面図である。 上記液晶表示装置をライン反転方式で駆動させた場合に、対向電極及び画素電極の駆動のタイミングを示す波形図である。 静電型のスピーカーを示す断面図である。

符号の説明

４ カウンタ回路
５ａ 一致回路
５ｂ 一致回路
６ ＪＫフリップフロップ回路
１１ 液晶パネル（表示部）
１２ 映像信号線駆動回路（駆動回路）
１３ 走査信号線駆動回路
１４ 表示制御回路
１５ 入力制御回路
１６ ＴＧ（タイミングジェネレータ）
２０ 内部発振回路
２１ カウンタ回路
２２ａ 一致回路
２２ｂ 一致回路
２３ ＪＫフリップフロップ回路
２４ 表示制御回路
２５ 入力制御回路
２６ ＴＧ（タイミングジェネレータ）
２７ メモリ制御回路（記憶部制御装置）
２８ 第１表示メモリ（記憶部）
２９ 第２表示メモリ（記憶部）
３４ 表示制御回路
３５ 入力制御回路
３６ ＴＧ（タイミングジェネレータ）
３７ メモリ制御回路（記憶部制御装置）
３８ 表示メモリ（記憶部）
Ｖｓｙｎｃ 垂直同期信号
Ｈｓｙｎｃ 水平同期信号
Ｃｌｏｃｋ クロック信号
Ｅｎａｂｌｅ 書込み許可信号
ＤＡＴＡ１ データ信号（入力データ）
ＳＳＰ ソーススタート信号
ＳＣＫ ソースクロック信号
ＬＳ ラッチ信号
ＧＳＰ ゲートスタート信号
ＧＣＫ ゲートクロック信号
ＤＡＴＡ２ データ信号（出力データ）

Claims (7)

1. 走査信号線と映像信号線とによって格子状に区画された領域に配置された画素電極に対して、液晶層を介して対向するように配置された対向電極を有する表示部に画像を表示するために、入力データに基づいて生成された１フレーム分の画像データを駆動回路に出力することによって、上記表示部に１フレーム分の画像表示を順次行うアクティブマトリクス型の液晶表示装置の駆動方法において、
   上記液晶表示装置には、入力データを格納する記憶部を備え、
   上記１フレーム期間に、上記対向電極を駆動する駆動期間と、上記対向電極を駆動しない駆動停止期間とを設け、
   上記駆動期間には、人間の可聴帯域よりも高い周波数で上記対向電極を駆動するとともに、該対向電極の駆動タイミングに合わせて、上記記憶部から駆動回路に画像データを出力し、
   上記駆動停止期間には、上記駆動回路への画像データの出力を停止することを特徴とする液晶表示装置の駆動方法。
2. 上記記憶部は、少なくとも２つの記憶部を有し、
   第１の記憶部に所定量の入力データを格納した後に、該入力データを第２の記憶部に転送し、
   上記第２の記憶部に転送された入力データに基づいて生成した画像データを、上記対向電極を駆動する駆動期間に、対向電極の駆動タイミングに合わせて、該第２の記憶部から駆動回路に出力することを特徴とする請求項１記載の液晶表示装置の駆動方法。
3. 上記記憶部は、上記駆動期間に、入力データの格納と並行して、駆動回路への画像データの出力を行うことを特徴とする請求項１記載の液晶表示装置の駆動方法。
4. 走査信号線と映像信号線とによって格子状に区画された領域に配置された画素電極に対して、液晶層を介して対向するように配置された対向電極を有する表示部への画像表示を制御する駆動回路を駆動するために、表示制御部が、入力信号に基づいて、上記駆動回路を駆動するための駆動信号を生成するアクティブマトリクス型の液晶表示装置において、
   上記表示制御部は、該表示制御部に入力された入力信号のうち、上記表示部に表示される画像データを格納する記憶部と、
   人間の可聴帯域よりも高い周波数で上記対向電極を駆動する駆動タイミングに合わせて、上記記憶部から上記駆動回路に上記画像データを出力するタイミングを制御する記憶部制御装置と、を備えていることを特徴とする液晶表示装置。
5. 上記記憶部は、上記表示制御部に入力された所定量の画像データを格納する第１の記憶部と、
   上記第１の記憶部から転送された所定量の画像データを、上記対向電極の駆動タイミングに合わせて駆動回路に出力する第２の記憶部と、を有していることを特徴とする請求項４記載の液晶表示装置。
6. 上記記憶部は、上記表示制御部に入力された画像データの格納と並行して、上記対向電極の駆動タイミングに合わせて、駆動回路への画像データの出力を行うものであることを特徴とする請求項４記載の液晶表示装置。
7. 上記表示制御部は、さらに、上記対向電極の駆動タイミングに合わせて、上記記憶部から駆動回路へ画像データを出力するタイミングを決定するために用いられるクロック信号を生成する内部発振回路を備えていることを特徴とする請求項４〜６のいずれか１項に記載の液晶表示装置。

Images