KR100786546B1 - 전자 디바이스 - Google Patents
전자 디바이스 Download PDFInfo
- Publication number
- KR100786546B1 KR100786546B1 KR1020000080487A KR20000080487A KR100786546B1 KR 100786546 B1 KR100786546 B1 KR 100786546B1 KR 1020000080487 A KR1020000080487 A KR 1020000080487A KR 20000080487 A KR20000080487 A KR 20000080487A KR 100786546 B1 KR100786546 B1 KR 100786546B1
- Authority
- KR
- South Korea
- Prior art keywords
- periods
- display
- signal line
- tft
- period
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 36
- 239000011368 organic material Substances 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 claims description 8
- -1 polyphenylene vinylene Polymers 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 7
- 229920000553 poly(phenylenevinylene) Polymers 0.000 claims description 6
- 239000004417 polycarbonate Substances 0.000 claims description 3
- 229920000515 polycarbonate Polymers 0.000 claims description 3
- ODHXBMXNKOYIBV-UHFFFAOYSA-N triphenylamine Chemical class C1=CC=CC=C1N(C=1C=CC=CC=1)C1=CC=CC=C1 ODHXBMXNKOYIBV-UHFFFAOYSA-N 0.000 claims description 3
- 239000007983 Tris buffer Substances 0.000 claims 1
- 238000004020 luminiscence type Methods 0.000 claims 1
- 238000005401 electroluminescence Methods 0.000 description 464
- 239000010408 film Substances 0.000 description 177
- 239000010410 layer Substances 0.000 description 162
- 239000000463 material Substances 0.000 description 74
- 239000012535 impurity Substances 0.000 description 28
- 238000002347 injection Methods 0.000 description 25
- 239000007924 injection Substances 0.000 description 25
- 230000008859 change Effects 0.000 description 24
- 239000000945 filler Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 238000007789 sealing Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 238000002161 passivation Methods 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- 238000012546 transfer Methods 0.000 description 14
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000011049 filling Methods 0.000 description 12
- 239000003566 sealing material Substances 0.000 description 12
- 238000001994 activation Methods 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000004913 activation Effects 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000005855 radiation Effects 0.000 description 9
- 101100480488 Rattus norvegicus Taar8c gene Proteins 0.000 description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- 230000005525 hole transport Effects 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229920002799 BoPET Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 239000005041 Mylar™ Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000002274 desiccant Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000005038 ethylene vinyl acetate Substances 0.000 description 4
- 239000011152 fibreglass Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000011358 absorbing material Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- SFMRPVLZMVJKGZ-JRZQLMJNSA-N Sialyllacto-N-tetraose b Chemical compound O1[C@@H]([C@H](O)[C@H](O)CO)[C@H](NC(=O)C)[C@@H](O)C[C@@]1(C(O)=O)OC[C@@H]1[C@@H](O)[C@H](O[C@H]2[C@@H]([C@@H](O)[C@@H](O)[C@@H](CO)O2)O)[C@@H](NC(C)=O)[C@H](O[C@@H]2[C@H]([C@H](O[C@H]([C@H](O)CO)[C@H](O)[C@@H](O)C=O)O[C@H](CO)[C@@H]2O)O)O1 SFMRPVLZMVJKGZ-JRZQLMJNSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- VOFUROIFQGPCGE-UHFFFAOYSA-N nile red Chemical compound C1=CC=C2C3=NC4=CC=C(N(CC)CC)C=C4OC3=CC(=O)C2=C1 VOFUROIFQGPCGE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(ii) oxide Chemical class [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical class [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
EL 소자의 발광량을 억제하고 많은 수의 그레이-스케일 (gray-scale) 레벨을 실현할 수 있는 전자 디바이스가 제공된다. 전자 디바이스는 EL 소자의 발광이 한쌍의 EL 구동기 TFT에 의해 제어되고, EL 구동기 TFT 쌍 중 하나가 스위칭 TFT 쌍 중 하나 및 소거 TFT 쌍 중 하나에 의해 제어되고, EL 구동기 TFT 쌍 중 다른 하나가 스위칭 TFT 쌍 중 다른 하나 및 소거 TFT 쌍 중 다른 하나에 의해 제어되고, 또한 그레이-스케일 디스플레이가 EL 소자들의 발광 시간을 제어함으로써 실행되는 것을 특징으로 한다.
디스플레이 디바이스, 소스 신호선 구동기 회로, 게이트 신호선 구동기 회로, 픽셀부, EL 디스플레이 디바이스, 그레이-스케일 레벨.
Description
도 1은 본 발명의 EL 디스플레이의 회로 구조를 도시하는 도면.
도 2는 본 발명의 EL 디스플레이 중 픽셀 (pixel) 부분의 회로 구성을 도시하는 도면.
도 3은 본 발명의 EL 디스플레이 중 픽셀의 회로 구성을 도시하는 도면.
도 4는 본 발명의 EL 디스플레이의 구동 방법을 설명하는 도면.
도 5는 본 발명의 EL 디스플레이 중 픽셀의 회로 구성을 도시하는 도면.
도 6은 본 발명의 EL 디스플레이 중 픽셀의 회로 구성을 도시하는 도면.
도 7은 본 발명의 EL 디스플레이 중 픽셀의 회로 구성을 도시하는 도면.
도 8은 본 발명의 EL 디스플레이의 구동 방법을 설명하는 도면.
도 9는 본 발명의 EL 디스플레이의 구동 방법을 설명하는 도면.
도 10은 본 발명의 EL 디스플레이의 구동 방법을 설명하는 도면.
도 11은 본 발명의 EL 디스플레이의 구동 방법을 설명하는 도면.
도 12a 및 도 12b는 본 발명의 EL 디스플레이의 상면도 및 단면도를 각각 도시하는 도면.
도 13a 및 도 13b는 본 발명의 EL 디스플레이의 상면도 및 단면도를 각각 도시하는 도면.
도 14a 및 도 14b는 본 발명의 EL 디스플레이의 상면도 및 단면도를 각각 도시하는 도면.
도 15a 및 도 15b는 본 발명의 EL 디스플레이의 상면도 및 단면도를 각각 도시하는 도면.
도 16은 본 발명의 EL 디스플레이의 단면도를 도시하는 도면.
도 17은 본 발명의 EL 디스플레이의 단면도를 도시하는 도면.
도 18은 종래 EL 디스플레이의 픽셀부 중 회로 구성을 도시하는 도면.
도 19는 본 발명의 EL 디스플레이이의 구동 방법을 설명하는 도면.
도 20a 및 도 20b는 각각 EL 소자 및 TFT의 전력-공급 전압 특성을 도시하는 도면.
도 21a 내지 도 21e는 본 발명의 EL 디스플레이의 제작 처리를 도시하는 도면.
도 22a 내지 도 22d는 본 발명의 EL 디스플레이의 제작 처리를 도시하는 도면.
도 23의a 내지 도 23의c는 본 발명의 EL 디스플레이의 제작 처리를 도시하는 도면.
도 24는 본 발명에서 사용되는 소스 신호선 구동기 회로의 회로 구성을 도시하는 도면.
도 25는 본 발명에서 사용되는 래치 (latch) 회로의 상면도를 도시하는 도면.
도 26a 내지 도 26f는 본 발명의 EL 디스플레이를 포함하는 전자 장비를 도시하는 도면.
도 27a 및 도 27b는 본 발명의 EL 디스플레이를 포함하는 전자 장비를 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
101 : 픽셀부 102, 104 : 소스 신호선 구동기 회로
103 : 제 1 게이트 신호선 구동기 회로 1801 : 스위칭 TFT
1804 : EL 구동기 TFT 1806 : EL 소자
본 발명은 기판상에 EL (electro luminescence) 소자를 제작함으로써 형성된 EL 디스플레이 (전자 디바이스)에 관한 것이다. 특히, 본 발명은 반도체 소자 (반도체 박막을 사용하는 소자)를 사용한 EL 디스플레이에 관한 것이고, 또한 디스플레이 부분으로 EL 디스플레이를 사용하는 전자 장비에 관한 것이다.
최근에는 기판상에 TFT를 형성하는 기술이 현저하게 진보되었고, 활성 매트릭스 (active matrix) 디스플레이 디바이스에 대한 TFT의 적용을 개발하는 것이 진행중이다. 폴리-실리콘 (poly-silicon)막을 사용하는 TFT는 특히 비결정질 실리콘 막을 사용하는 종래의 TFT 보다 더 높은 전계 효과 이동성 (또한 이동성이라 칭하여지는)을 가지므로, 고속 동작이 이루어질 수 있다. 그래서, 이제는 과거에 기판 외부의 구동기 회로에 의해 제어되었던 픽셀 (pixel)의 제어가 픽셀과 같은 기판상에 형성된 구동기 회로에 의해 이루어질 수 있다.
제작 비용의 감소, 디스플레이 디바이스의 소형화, 산출량 증가, 및 처리량 감소와 같은 다양한 이점은 같은 기판상에 다양한 회로 및 소자를 형성함으로써 이러한 활성 매트릭스 디스플레이 디바이스로부터 구해질 수 있다.
자체 발광 소자로 EL 소자를 갖는 활성 매트릭스 EL 디스플레이에 대한 연구는 활동적으로 실행되고 있다. EL 디스플레이는 또한 유기체 EL 디스플레이 (organic EL display, OELD) 또는 유기체 발광 다이오드(organic light emitting diode, OLED)라 칭하여진다.
액정 디스플레이와 다르게, EL 디스플레이는 자체 발광형이다. EL 소자는 한쌍의 전극 (양극 및 음극)과 그 사이에 샌드위치형으로 위치하고 통상적으로 적층 구조인 EL층으로 구성된 구조를 갖는다. Eastman Kodak사로부터 Tang에 의해 제안된 적층 구 (홀 (hole) 운송층, 발광층, 전자 운송층)는 전형적인 적층 구조의 EL층으로 언급될 수 있다. 이 적층 구조는 매우 높은 발광 효율성을 가지므로, 현재 연구와 개발이 진행중인 대부분의 EL 디스플레이는 이 적층 구조의 EL층을 채택한다.
상기의 적층 구조에 부가하여, 홀 주입층, 홀 운송층, 발광층, 및 전자 운송층의 순서로, 또는 홀 주입층, 홀 운송층, 발광층, 전자 운송층, 및 전자 주입층의 순서로 층들이 양극에 적층된 구조가 형성될 수 있다. 발광층은 형광 색소 등으로 도핑될 수 있다.
EL층은 본 명세서에서 음극과 양극 사이에 형성된 모든 층을 나타내는 일반 용어이다. 그러므로, 상술된 홀 주입층, 홀 운송층, 발광층, 전자 운송층, 전자 주입층 등은 모두 EL층에 포함된다.
상기 구조를 갖는 EL층에는 전극의 쌍으로부터 미리 결정된 전압이 인가되고, 그에 의해 발광층에서 캐리어 (carrier)의 재결합이 일어나 빛을 방사한다. 본 명세서를 통해, EL 소자에 의한 빛의 방사는 EL 소자를 구동한다고 칭하여짐을 주목한다. 부가하여, 양극, EL층, 및 음극으로 형성된 발광 소자는 본 명세서에서 EL 소자라 칭하여진다.
아날로그 시스템 (아날로그 구동)의 구동 방법은 EL 디스플레이의 구동 방법이라 언급될 수 있다. EL 디스플레이의 아날로그 구동에 대한 설명은 도 18 및 도 19를 참고로 설명된다.
도 18은 아날로그 구동을 갖춘 EL 디스플레이에서 픽셀부의 구조를 도시하는 도면이다. 게이트 신호선 구동기 회로로부터 게이트 신호를 입력하는 게이트 신호선들 (다수의 게이트 신호선 G1 내지 Gy)은 각 픽셀의 스위칭 TFT(1801)에서 게이트 전극에 접속된다. 각 픽셀의 스위칭 TFT(1801)에서 소스 영역 및 드레인 영역에 대해, 하나는 아날로그 비디오 신호를 입력하도록 소스 신호선들(또한 데이터 신호선이라 칭하여지는)(S1 내지 Sx)에 접속되고, 다른 것은 각 픽셀에서 EL 구동기 TFT(1804)의 게이트 전극 및 캐패시터(1808)에 접속된다.
각 픽셀에서 EL 구동기 TFT(1804)의 소스 영역은 전력 공급선들 (V1 내지 Vx)에 접속되고, 드레인 영역은 각각 EL 소자(1806)에 접속된다. 전력 공급선들 (V1 내지 Vx)의 전위는 전력 공급 전위라 칭하여진다. 각 전력 공급선들 (V1 내지 Vx)은 각 픽셀의 캐패시터(1808)에 접속된다.
EL 소자(1806)는 양극, 음극, 및 그들 사이에 샌드위치형으로 위치하는 EL층으로 구성된다. EL 소자(1806)의 양극이 EL 구동기 TFT(1804)의 소스 영역이나 드레인 영역에 접속될 때, EL 소자(1806)의 양극 및 음극은 각각 픽셀 전극 및 대향 전극이 된다. 다른 방법으로, EL 소자(1806)의 음극이 EL 구동기 TFT(1804)의 소스 영역이나 드레인 영역에 접속되면, EL 소자(1806)의 양극은 대향 전극이 되고 음극은 픽셀 전극이 된다.
본 명세서에서, 대향 전극의 전위는 대향 전위라 칭하여짐을 주목하여야 한다. 픽셀 전극의 전위와 대향 전극의 전위 사이의 전위차인 EL 구동기 전압은 EL층에 인가된다.
도 19는 아날로그 시스템에 의해 구동되고 있을 때 도 18에 도시된 EL 디스플레이를 설명하는 타이밍도이다. 한 게이트 신호선의 선택으로부터 다음 다른 게이트 신호선의 선택까지의 기간은 한 라인 기간(line period)(L)이라 칭하여진다. 부가하여, 한 영상 디스플레이로부터 다음 영상 디스플레이까지의 기간은 한 프레임 기간(frame period)(F)이라 칭하여진다. 도 18의 EL 디스플레이의 경우에는 "y"개의 게이트 신호선이 있으므로, 한 프레임 기간에는 "y"개의 라인 기간들(L1 내지 Ly)이 제공된다.
해상도인 한 프레임 기간내의 라인 기간의 수가 더 높아지기 때문에, 구동 회로는 고주파수로 구동되어야 한다.
가장 먼저, 전력 공급선들(V1 내지 Vx)은 일정한 전력 공급 전위로 유지되고, 대향 전극의 전위인 대향 전위는 또한 일정한 전위로 유지된다. 대향 전위와 전력 공급 전위 사이에는 EL 소자가 빛을 방사할 수 있을 정도로 전위 차이가 있다.
게이트 신호선 구동기 회로로부터의 게이트 신호는 제 1 라인 기간(L1)에서 게이트 신호선(G1)에 공급된다. 다음, 아날로그 비디오 신호는 순차적으로 소스 신호선들 (S1 내지 Sx)에 입력된다. 게이트 신호선(G1)에 접속된 모든 스위칭 TFT는 ON 상태로 되므로, 그에 의해 소스 신호선에 입력된 아날로그 비디오 신호를 스위칭 TFT를 통해 EL 구동기 TFT의 게이트 전극에 공급한다.
EL 구동기 TFT의 채널 형성 영역에 흐르는 전류량은 EL 구동기 TFT의 게이트 전극에 입력된 신호의 전위 레벨 (전압)에 의해 제어된다. 따라서, EL 소자의 픽셀 전극에 인가되는 전위는 EL 구동기 TFT의 게이트 전극에 입력된 아날로그 비디오 신호의 전위 레벨에 의해 결정된다. 그래서, EL 소자에 의한 빛의 방사는 아날로그 비디오 신호의 전위에 의해 제어된다.
상술된 동작은 반복되고, 소스 신호선들 (S1 내지 Sx)에 아날로그 비디오 신호를 입력하는 것이 완료되면, 제 1 라인 기간(L1)이 종료된다. 다음에, 게이트 신호는 제 2 라인 기간(L2)에서 게이트 신호선(G2)에 공급된다. 제 1 라인 기간(L1)와 유사하게, 아날로그 비디오 신호는 순차적으로 소스 신호선들 (S1 내지 Sx)에 입력된다.
게이트 신호가 모든 게이트 신호선들 (G1 내지 Gy)에 입력되었을 때, 모든 라인 기간들 (L1 내지 Ly)이 완료되고, 그에 의해 한 프레임 기간을 완성한다. 디스플레이는 한 영상을 형성하기 위해 한 프레임 기간의 모든 픽셀에 의해 실행된다.
그래서, EL 소자에 의해 방사되는 발광량은 아날로그 비디오 신호에 의해 제어되므로, 그레이-스케일 (gray-scale) 디스플레이는 방사되는 발광량의 제어에 의해 실행된다. 이 시스템은 아날로그 구동 방법이라 칭하여지는 구동 시스템이고, 여기서 그레이-스케일 디스플레이는 소스 신호선에 공급된 아날로그 비디오 신호의 전위 변화에 의해 실행된다.
EL 소자에 공급된 전류량이 EL 구동기 TFT의 게이트 전압에 의해 제어되는 상태는 도 20a 및 도 20b를 사용하여 상세히 설명된다.
도 20a는 EL 소자의 전류-전압 특성을 도시하는 그래프이다. 특정한 한계값을 넘는 전압이 EL 소자에 인가될 때, EL 소자를 통한 전류는 인가된 전압의 변화에 대해 지수적으로 변화된다.
도 20b는 EL 소자를 통한 전류의 사정을 위한 그래프로, 여기서 △V는 전력 공급 전위와 대향 전위 사이의 차이를 나타내고; VEL은 EL 소자에 인가된 전압 (EL 구동 전압이라 칭하여지는)을 나타내고; Vds는 EL 구동기 TFT의 소스와 드레인 사이에 인가된 전압 (드레인 전압이라 칭하여지는)을 나타내고; 또한 Vgs는 EL 구동기 TFT의 게이트와 소스 사이에 인가된 전압 (게이트 전압이라 칭하여지는)을 나타낸다. 도 20b는 수개의 게이터 전압에 대한 EL 구동기 TFT의 전류-전압 특성을 나타내는 곡선이 △V/2 라인에 대해 플립 (flip)되는 방식으로 형성된 곡선과 EL 소자의 전류-전압 특성을 나타내는 곡선을 도시한다. EL 구동기 TFT와 EL 소자는 직렬로 접속되고, EL 구동기 TFT 및 EL 소자를 통해 흐르는 전류는 도 20b의 그래프에서 교점으로부터 판독될 수 있다. 게이트 전압에 대해, EL 구동기 TFT 및 EL 소자를 통해 흐르는 전류는 또한 같은 방식으로 판독될 수 있다.
픽셀에 아날로그 비디오 신호를 입력하도록 스위칭 TFT가 ON 상태로 될 때, 아날로그 비디오 신호의 전위는 EL 구동기 TFT의 게이트 전극에 인가된다. 이때, EL 소자를 통해 흐르는 전류는 도 20b에 도시된 전류-전압 특성에 따라 게이트 전압과의 일대일 관계에서 결정된다. 즉, EL 소자를 통해 흐르는 전류는 EL 구동기 TFT의 게이트 전극에 입력된 아날로그 비디오 신호의 전압에 대해 결정되고, EL 소자는 전류에 대응하는 발광량을 방사한다.
그래서, EL 소자에 의한 발광량은 비디오 신호에 의해 제어되고, 발광량의 제어에 따라 그레이-스케일 디스플레이가 실행된다.
그러나, 상술된 아날로그 구동은 TFT 특성 변화에 의해 쉽게 영향을 받는 결점을 갖는다. 예를 들면, 다수의 픽셀의 스위칭 TFT가 다른 전류-전압 특성을 갖고 같은 레벨의 그레이-스케일을 디스플레이하도록 동작되는 경우, 스위칭 TFT를 통해 흐르는 전류는 변화되고 다른 게이트 전압은 그 전류의 변화에 의존하여 픽셀의 EL 구동기 TFT에 인가된다. 다른 전류는 그에 의해 EL 소자를 통해 흐르게 되므로 (도 20b를 참고), EL 소자는 다른 발광량을 방사하여 그레이-스케일을 균일하게 디스플레이하지 못한다.
EL 구동기 TFT의 전류-전압 특성이 변화되는 경우, 도 20에 도시된 EL 구동기 TFT의 특성은 변화되고, EL 구동기 TFT에 인가된 게이트 전압이 서로 똑같을 때에도 다른 전류가 EL 소자를 통해 흐른다. 또한, 각 EL 소자를 통한 전류가 게이트 전압의 변화에 대해 지수적으로 변하기 때문에 (도 20a를 참고), 일부 EL 소자를 통해 흐르는 전류 사이의 차이는 EL 구동기 TFT의 전류-전압 특성간 차이가 작더라도 상당히 커지게 된다. 결과적으로, EL 구동기 TFT의 전류-전압 특성이 작게 변하는 경우라도, 특정한 입력 신호 레벨에 대해 인접한 픽셀의 EL 소자로 방사되는 발광량 사이에는 상당히 큰 차이가 생기게 된다.
사실상, TFT의 특성 변화는 스위칭 TFT와 EL 구동기 TFT의 변화 모두에 대해 곱셈기 효과가 되므로, 그에 의해 더 조건적으로 심각해진다. 그래서, 아날로그 구동은 TFT의 특성 변화에 매우 민감해지고, 이점은 종래 활성 매트릭스 EL 디스플레이의 그레이-스케일 디스플레이에서 장애가 된다.
본 발명은 상기 문제점을 고려하여 이루어졌으므로, 본 발명의 목적은 명확한 다중 그레이-스케일 칼라 디스플레이 (multiple gray-scale color display)를 실행할 수 있는 활성 매트릭스 EL 디스플레이 디바이스를 제공하는 것이다. 본 발명의 또 다른 목적은 이러한 활성 매트릭스 EL 디스플레이를 디스플레이 유닛으로 포함하는 고성능 전자 장비 (전자 디바이스)를 제공하는 것이다.
본 발명의 발명자들은 아날로그 비디오 신호에 의해 게이트 전압을 제어하고 게이트 전압에 의해 EL 소자를 통한 전류를 제어하는 시스템으로부터 아날로그 구동이 분리될 수 없다는 원리를 고려하였다.
종래 아날로그 구동의 경우, EL 소자를 통해 흐르는 전류는 게이트 전압이 변할 때 갑작스럽게 변하므로, EL 소자를 통한 전류는 TFT의 특성 변화에 의해 영향을 받기 쉽다. 다른 말로 하면, 같은 아날로그 비디오 신호가 다수의 픽셀에 입력될 때에도, EL 구동기 TFT에 인가되는 게이트 전압은 TFT의 특성 변화로 인해 변화된다. 또한, EL 구동기 TFT에 인가되는 게이트 전압이 똑같더라도, EL 소자를 통해 흐르는 전류는 많이 변화될 수 있어, 원하는 그레이-스케일 (gray-scale) 레벨을 구하지 못한다.
본 발명의 발명자들은 다음 아날로그 비디오 신호를 사용하여 EL 소자를 통한 전류를 제어하는 대신에, EL 소자가 빛을 방사하는 시간 기간의 제어를 통해 각 EL 소자에 의해 방사되는 발광량을 제어하는 시스템을 연구하였다. 이러한 방법에서, 디지털 신호 (디지털 데이터 신호라 칭하여지는)는 비디오 신호로 사용되고, EL 구동기 TFT 및 EL 소자는 각각 2가지 상태를 갖는다: ON 상태 및 OFF 상태, 또는 발광 상태 및 비발광 상태. 본 발명에 따라, EL 소자에 의해 방사되는 발광량은 그레이-스케일 디스플레이를 실행하는 시간에 대해 이러한 제어를 근거로 제어된다. EL 소자가 빛을 방사하는 시간이 그레이-스케일 디스플레이를 실행하도록 제어되는 구동 방법은 시간-분할 구동 방법이라 칭하여진다. 또한, 시간-분할 구동 방법에 의해 실행되는 그레이-스케일 디스플레이는 시간-분할 그레이-스케일 디스플레이라 칭하여진다.
본 발명에 따라, 상술된 시스템을 사용함으로써, TFT에 인가된 게이트 전압이 똑같을 때 TFT로부터 출력되는 전류의 비균일성은 TFT의 특성이 일부 범위로 변화되더라도 제한될 수 있다. 그래서, 같은 전압 레벨을 갖는 신호가 TFT에 입력될 때 TFT의 특성 변화로 인해 인접한 픽셀의 발광량 사이의 큰 차이가 발생되는 것을 방지하는 것이 가능하다.
특별히, 시간-분할 그레이-스케일 디스플레이는 이후 설명될 바와 같이 실행된다. n-비트 디지털 데이터 신호를 사용하는 2n 그레이-스케일 레벨의 디스플레이가 설명된다. 이후 설명될 본 발명의 EL 디스플레이는 소스 신호선 구동기 회로의 쌍과 게이트 신호선 구동기 회로의 쌍을 갖는다.
먼저, 한 프레임 기간은 다수의 디스플레이 기간들 (Tr1 내지 Trn)로 분할된다. n-비트 디지털 데이터 신호가 디스플레이를 실행하도록 디스플레이 면적의 모든 픽셀에 입력되는 시간 기간은 프레임 기간이라 칭하여지고, 한 프레임 기간을 더 분할함으로써 정의된 영역은 디스플레이 기간이라 칭하여진다 (Tr1 내지 Trn).
통상적인 EL 디스플레이에서는 초 당 60 이상의 프레임 기간을 설정하는 것이 바람직하다. 초 당 디스플레이되는 영상의 수가 60 이하이면, 깜빡거림이 쉽게 보여질 가능성이 있다.
각 디스플레이 기간들 (Tr1 내지 Trn) 동안, 디스플레이는 n-비트 디지털 데이터 신호에서 1-비트 디지털 데이터 신호를 근거로 실행되고, 그 1-비트 디지털 데이터는 한 프레임 기간에서 다수의 기록(writing-in) 기간들(Ta1 내지 Tan) 중 하나에서 입력된다. 먼저 오는 기록 기간은 Ta1으로 나타내지고, 후속하는 기록 기간들은 시간에 대해 Ta2, Ta3, ..., Tan의 순서로 나타내진다. 대응하는 디스플레이 기간들은 Tr1 내지 Trn의 순서로 나타난다. 각 기록 기간들(Ta1 내지 Tan)에서, 각 쌍 중 하나는 소스 신호선 구동기 회로와 게이트 신호선 구동기 회로이다.
각 픽셀은 하나의 EL 소자를 갖는다. EL 소자는 양극, 음극, 및 양극과 음극 사이에 삽입된 EL층으로 형성된다. 양극 및 음극 중 하나는 픽셀 전극이라 칭하여지고, TFT의 소스 영역 또는 드레인 영역에 접속된다. 양극 및 음극 중 다른 것은 대향 전극이라 칭하여지고, 대향 전극에는 배선 (wiring)을 통해 미리 결정된 전위 (대향 전위)가 인가된다.
본 발명에서, 대향 전위 및 전력 공급 전위 각가은 언제나 일정한 레벨로 유지된다. 대향 전위와 전력 공급 전위 사이의 전위차는 전력 공급 전위가 픽셀 전극에 인가될 때 EL 소자가 충분한 발광량을 제공하도록 하는 값으로 설정된다. 전력 공급 전위는 EL 소자의 픽셀 전극에 접속된 TFT가 ON 상태일 때 픽셀 전극에 인가된 전위이다.
각 기록 기간에서 한 픽셀에 입력된 디지털 데이터 신호가 픽셀의 EL 소자의 상태를 선택한다 (발광 또는 비발광). 발광 상태를 선택하기 위한 디지털 데이터 신호 중 한 비트가 픽셀에 입력될 때, 전력 공급 전위는 즉시 픽셀의 EL 소자의 픽셀 전극에 인가되고, 그에 의해 EL 소자의 발광을 일으킨다. 한편, 비발광 상태를 선택하기 위한 디지털 데이터 신호 중 한 비트가 픽셀에 입력될 때, 픽셀의 EL 소자의 픽셀 전극은 전력 공급 전위를 공급하기 위한 배선 (전력 공급선이라 칭하여지는)으로부터 즉시 분리되므로, EL 소자가 발광되지 않는다. 픽셀에 입력된 디지털 데이터 신호의 비트는 디지털 데이터 신호의 다음 비트가 입력될 때까지 유지된다. 다른 말로 하면, 픽셀의 EL 소자는 디지털 데이터 신호의 다음 비트가 입력될 때까지 발광 또는 비발광 상태로 유지된다.
그래서, 기록 기간들 (Ta1 내지 Tan) 중 하나가 시작될 때, 또한 디지털 데이터 신호 중 한 비트가 입력될 때, 대응하는 디스플레이 기간들 (Tr1 내지 Trn) 중 하나)이 즉시 시작된다. 다음 기록 기간이 시작될 때, 또한 디지털 데이터 신호의 또 다른 비트가 입력될 때, 디스플레이 기간은 즉시 종료된다. 동시에, 다음 디스플레이 기간이 시작된다. 즉, 각 디스플레이 기간들 (Tr1 내지 Trn)은 기록 기간들(Ta1 내지 Tan) 중 하나가 시작되는 순간과 다음 기록 기간이 시작되는 순간 사이의 시간차에 의해 결정된다.
디지털 데이터 신호의 비트가 기록 기간들(Ta1 내지 Tan)에 픽셀로 입력될 때, n개의 디스플레이 기간들(Tr1 내지 Trn)이 연속적으로 나타난다. 디지털 데이터 신호의 제n 비트는 디지털 데이터 신호의 제 1 비트가 다시 입력될 때까지 픽셀에 유지된다. 디지털 데이터 신호의 제 1 비트가 다시 입력될 때, 디스플레이 기간(Trn)은 종료되고, 프레임 기간도 동시에 종료된다.
디스플레이 기간들 (Tr1 내지 Trn)의 길이는 증가 순서로 배열된 그들의 길이가 20 : 21 : 22 : ... : 2(n-2) : ... : 2(n-1)의 비율이 되도록 설정된다. 2n 그레이-스케일 레벨에서 원하는 레벨을 사용하는 그레이-스케일 디스플레이는 이들 디스플레이 기간의 조합을 선택함으로써 실행될 수 있다.
한 프레임 기간 동안의 디스플레이에서 한 픽셀의 그레이-스케일 레벨은 대응하는 EL 소자가 프레임 기간에 빛을 방사하는 디스플레이 기간의 길이의 총합으로 결정된다. 예를 들면, n = 8이고 디스플레이 기간이 증가 순서로 나타나도록 설정된 경우가 고려된다. 픽셀이 모든 디스플레이 기간을 통해 발광할 때 픽셀의 휘도가 100 %이면, 1 % 휘도는 기간들 Tr1 및 Tr2를 통한 픽셀의 발광으로 나타내질 수 있다. 또한, 60 % 휘도는 기간들 Tr3, Tr5, 및 Tr8이 선택될 때 픽셀의 발광으로 나타내질 수 있다.
본 발명에서는 기록 기간에서도 각 픽셀을 통한 디스플레이를 실행하는 것이 가능하다. 그러므로, 한 프레임에서 디스플레이 기간의 길이의 총합에 대한 비율 (듀티 비 (duty ratio))은 더 높은 값으로 설정될 수 있다.
본 발명에서는 한쌍의 게이트 신호선 구동기 회로 및 한쌍의 소스 신호선 구동기 회로가 제공되고, 두 기록 기간을 서로 오버랩시킬 수 있도록 인접한 각 쌍의 기록 기간에 대해 다른 게이트 신호선 구동기 회로 및 다른 소스 신호선 구동기 회로가 사용될 수 있다. 예를 들면, 기록 기간 Ta2는 기록 기간 Ta1의 종료 이전에 시작될 수 있다. 상술된 기록 기간의 오버랩은 각 기간이 대응하는 기록 기간 보다 더 짧게 설정되게 할 수 있다. 결과적으로, 많은 수의 그레이-스케일 레벨을 실현하도록 매우 짧은 디스플레이 기간이 설정될 수 있다.
본 발명에서는 인접한 쌍의 디스플레이 기간의 각 합들 Tr1 + Tr2, Tr2 + Tr3, ..., Trn + (다음 프레임에 대한 초기 디스플레이 기간 Tr1)이 똑같거나 기록 기간들 Ta1, Ta2, ..., Tan 중 대응하는 하나의 길이 보다 더 클 필요가 있다. 말할 필요도 없이, 또한, 하나의 게이트 신호선 구동기 회로로 기록하는 기록 기간의 길이의 합은 한 프레임 기간 보다 더 짧을 필요가 있다.
상술된 전력 공급 전위와 대향 전위는 본 발명의 EL 디스플레이에 외부적으로 제공되는 IC 등을 통해 공급된다. 현재 전형적인 EL 디스플레이에서, 픽셀이 발광하는 단위 면적 당 발광량이 200 cd/m2일 때, 픽셀부의 단위 면적에는 약 수 mA/cm2의 전류가 요구된다. 그러므로, 화면 크기가 증가되면, 상술된 IC 등에 제공되는 전원으로부터 공급되는 전위의 레벨을 외부 스위치로 제어하는 것이 어려워진다. 본 발명에서, 전력 공급 전위와 대향 전위는 항상 일정한 레벨로 유지되므로, IC에 제공되는 전원으로부터의 전위 레벨을 제어하는데 스위치를 사용할 필요가 없으므로, 본 발명은 더 큰 화면 크기를 갖는 패널을 실현하는데 유용해진다.
본 발명은 이후 그 구성에 대해 설명된다.
한쌍의 소스 신호선 구동기 회로, 한쌍의 게이트 신호선 구동기 회로, 및 픽셀부를 구비하는 전자 디바이스는: 픽셀부가 다수의 픽셀을 포함하고; 다수의 픽셀이 각각 EL 소자, 한쌍의 EL 구동기 TFT, 한쌍의 스위칭 TFT, 및 한쌍의 소거 TFT를 갖고; EL 소자의 발광이 EL 구동기 TFT 쌍에 의해 제어되고; EL 구동기 TFT 쌍 중 하나가 스위칭 TFT 쌍 중 하나와 소거 TFT 쌍 중 하나에 의해 제어되고; EL 구동기 TFT 쌍 중 다른 하나가 스위칭 TFT 쌍 중 다른 하나와 소거 TFT 쌍 중 다른 하나에 의해 제어되고; 또한 그레이-스케일 디스플레이가 다수의 EL 소자의 발광 시간을 제어함으로써 실행되는 것을 특징으로 한다.
제 1 소스선 구동기 회로, 제 2 소스선 구동기 회로, 제 1 게이트 신호선 구동기 회로, 제 2 게이트 신호선 구동기 회로, 픽셀부, 제 1 소스 신호선 구동기 회로에 접속된 다수의 제 1 소스 신호선 , 제 2 소스 신호선 구동기 회로에 접속된 다수의 제 2 신호선, 제 1 게이트 신호선 구동기 회로에 접속된 다수의 제 1 게이트 신호선, 제 2 게이트 신호선 구동기 회로에 접속된 다수의 제 2 게이트 신호선, 및 전력 공급선을 구비하는 전자 디바이스는: 픽셀부가 다수의 픽셀을 포함하고; 다수의 픽셀이 각각 제 1 스위칭 TFT, 제 2 스위칭 TFT, 제 1 소거 TFT, 제 2 소거 TFT, 제 1 EL 구동기 TFT, 제 2 EL 구동기 TFT, 및 EL 소자를 갖고; 제 1 스위칭 TFT의 게이트 전극이 제 1 게이트 신호선에 접속되고; 제 2 스위칭 TFT의 게이트 전극이 제 2 게이트 신호선에 접속되고; 제 1 스위칭 TFT의 소스 영역 및 드레인 영역 중 하나가 제 1 소스 신호선에 접속되고, 다른 것이 제 1 EL 구동기 TFT의 게이트 전극에 접속되고; 제 2 스위칭 TFT의 소스 영역 및 드레인 영역 중 하나가 제 2 소스 신호선에 접속되고, 다른 것이 제 2 EL 구동기 TFT의 게이트 전극에 접속되고; 제 1 소거 TFT의 게이트 전극이 제 1 게이트 신호선에 접속되고; 제 2 소거 TFT의 게이트 전극이 제 2 게이트 신호선에 접속되고; 제 1 소거 TFT의 소스 영역 및 드레인 영역 중 하나가 전력 공급선에 접속되고, 다른 것이 제 2 EL 구동기 TFT의 게이트 전극에 접속되고; 제 2 소거 TFT의 소스 영역 및 드레인 영역 중 하나가 전력 공급선에 접속되고, 다른 것이 제 1 EL 구동기 TFT의 게이트 전극에 접속되고; 제 1 EL 구동기 TFT의 소스 영역 및 드레인 영역 중 하나가 전력 공급선에 접속되고, 다른 것이 EL 소자에 접속되고; 또한 제 2 EL 구동기 TFT의 소스 영역 및 드레인 영역 중 하나가 전력 공급선에 접속되고, 다른 것이 EL 소자에 접속되는 것을 특징으로 한다.
제 1 스위칭 TFT 및 제 1 소거 TFT는 동시에 ON 및 OFF 될 수 있고, 제 2 스위칭 TFT 및 제 2 소거 TFT는 동시에 ON 및 OFF 될 수 있다.
제 1 EL 구동기 TFT 및 제 2 EL 구동기 TFT는 각각 전력 공급선의 전위가 각 EL 구동기 TFT의 게이트 전극에 인가될 때 OFF 상태로 될 수 있다.
제공되는 전자 디바이스는: (n)개의 기록 기간 Ta1, Ta2, ..., Tan 및 (n)개의 디스플레이 기간 Tr1, Tr2, ..., Trn가 한 프레임 기간에 제공되고; (n)개의 기록 기간 Ta1, Ta2, ..., Tan가 순서대로 나타나고; (n)개의 디스플레이 기간 Tr1, Tr2, ..., Trn가 순서대로 나타나고; (n)개의 기록 기간 Ta1, Ta2, ..., Tan 중 하나가 시작되는 순간으로부터 (n)개의 기록 기간 Ta1, Ta2, ..., Tan 중 하나에 후속하는 기록 기간이 시작되는 순간까지의 시간 기간이 디스플레이 기간 Tr1, Tr2, ..., Trn 중 하나에 대응하고; 기록 기간 Tan에 후속해서 나타나는 기록 기간이 다음 프레임 기간에서 처음으로 나타나는 기록 기간 Ta1'이고; 디스플레이 기간 Trn에 후속해서 나타나는 디스플레이 기간이 다음 프레임 기간에서 처음으로 나타나는 디스플레이 기간 Tr1'이고; (n)개의 기록 기간 Ta1, Ta2, ..., Tan가 (i)개의 기록 기간 (i: 0 보다 크거나 같고 n 보다 작거나 같은 정수) 및 (n-1)개의 기록 기간으로 분할되고; (i)개의 기록 기간 각각에서, 디지털 데이터 신호가 제 1 소스 신호선 구동기 회로에서 제 1 소스 신호선을 통해 다수의 픽셀 모두에 입력되고; (n-i)개의 기록 기간 각각에서, 디지털 데이터 신호가 제 2 소스 신호선 구동기 회로에서 제 2 소스 신호선을 통해 다수의 픽셀 모두에 입력되고; (i)개의 기록 기간 각각에서, (i)개의 기록 기간 이전에 제 2 소스 신호선 구동기 회로로부터 입력된 디지털 데이터 신호가 다수의 픽셀 모두로부터 삭제되고; (n-i)개의 기록 기간 각각에서, (n-i)개의 기록 기간 이전에 제 1 소스 신호선 구동기 회로로부터 입력된 디지털 데이터 신호가 다수의 픽셀 모두로부터 삭제되고; (n)개의 기록 기간 Ta1, Ta2, ..., Tan의 그룹과 (n)개의 기록 기간 Ta2, Ta3, ..., Ta1'의 후속 그룹 사이에서 인접한 쌍 (Ta1, Ta2), (Ta2, Ta3), ..., (Ta(n-1), Tan), (Tan, Ta1')이 (j)개의 인접한 쌍의 기록 기간 (j: 0 보다 크거나 같고 (n-1) 보다 작거나 같은 정수) 및 (n-j)개의 인접한 쌍의 기록 기간의 그룹으로 분할되고; (j)개의 인접한 쌍의 기록 기간 각각에서, 2개의 기록 기간이 서로 오버랩되고; (n-j)개의 인접한 쌍의 기록 기간 각각에서, 2개의 기록 기간이 서로 오버랩되지 않고; (j)개의 인접한 쌍의 기록 기간 중 한 기록 기간에서, 디지털 데이터 신호가 제 1 소스 신호선 구동기 회로에서 다수의 픽셀 모두로 입력되고, 다른 기록 기간에서, 디지털 데이터 신호가 제 2 소스 신호선 구동기 회로에서 다수의 픽셀 모두로 입력되고;
(n)개의 기록 기간들 Ta1, Ta2, ..., Tan 각각에서, 다수의 픽셀 각각의 EL 소자의 발광 상태 및 비발광 상태 중 하나가 다수의 픽셀에 입력된 디지털 데이터 신호에 의해 선택되고; (n)개의 디스플레이 기간들 Tr1, Tr2, ..., Trn 각각에서, 다수의 픽셀 각각의 EL 소자가 디지털 데이터 신호에 따라 발광 상태 및 비발광 상태 중 하나로 설정되고; (n)개의 디스플레이 기간들 Tr1, Tr2, ..., Trn 중 (m)개의 디스플레이 기간 (m: 0 보다 크거나 같고 n 보다 작거나 같은 정수) 각각에서, 다수의 픽셀의 EL 소자 모두가 비발광 상태로 설정되고; 또한 (n)개의 디스플레이 기간 Tr1, Tr2, ..., Trn의 그룹과 (n)개의 디스플레이 기간들 Tr2, Tr3, ..., Tr1'의 후속 그룹 사이의 인접한 쌍들의 길이에서 각 합들 Tr1 + Tr2, Tr2 + Tr3, ..., Trn + Tr1'의 길이가 기록 기간들 Ta1, Ta2, ..., Tan의 길이 보다 길거나 같은 것을 특징으로 한다.
(n-m)개의 디스플레이 기간의 길이에 대한 비율은 (k)개의 기간들 T1, T2, ..., Tk (k: 1 보다 크거나 같고 (n-m) 보다 작거나 같은 정수)을 (n-m-k)개의 시간으로 나눔으로서 정의되는 (n-m)개의 기간의 길이에 대한 비율과 일치하고; (k)개의 기간들 T1, T2, ..., Tk이 길이의 증가 순서로 배열되면, (k)개의 기간들 T1, T2, ..., Tk의 길이에 대한 비율들은 20 : 21 : ... : 2(k-1)로 표시될 수 있다.
인접한 쌍의 (n)개의 기록 기간들 (Ta1, Ta2), (Ta2, Ta3), ..., (Tan, Ta1') 중 적어도 하나에서 두 기록 기간은 서로 오버랩될 수 있다.
다수의 픽셀의 모든 EL 소자는 (n)개의 디스플레이 기간들 Tr1, Tr2, ..., Trn 중 적어도 하나에서 비발광 상태로 설정될 수 있다.
(n)개의 디스플레이 기간들 Tr1, Tr2, ..., Trn 중 어떠한 것도 다수의 픽셀의 모든 EL 소자가 비발광 상태로 설정되는 기간으로 설정되지 않을 수 있다.
(i)개의 기록 기간의 길이는 서로 같고; (n-i)개의 기록 기간의 길이는 서로 똑같을 수 있다.
(n)개의 기록 기간들 Ta1, Ta2, ..., Tan의 모든 길이는 서로 똑같을 수 있다.
(i)개의 기록 기간 및 (n-i)개의 기록 기간은 번갈아 나타날 수 있다.
(n-m)개의 디스플레이 기간이 길이 증가 순서로 배열되면, (n-m)개의 디스플레이 기간의 길이에 대한 비율은 20 : 21 : ... : 2(n-m-1)로 표시될 수 있다.
소스 신호선 구동기 회로는 픽셀부과 같은 기판상에 형성되고, 구동 주파수는 10 MHz 이상이 될 수 있다.
EL 소자는 픽셀 전극, 대향 전극, 및 픽셀 전극과 대향 전극 사이에 삽입된 EL층을 갖는다.
대향 전극은 일정한 전위로 유지되고; 전력 공급선은 일정한 전위로 유지될 수 있다.
EL층은 저분자형 유기체 물질 또는 폴리머 (polymer) 유기체 물질이 될 수 있다.
저분자형 유기체 물질은 Alq3 (tris-8-quinolilite-aluminum) 또는 TPD (triphenylamine derivative)를 구비할 수 있다.
폴리머 유기체 물질은 PPV (polyphenylene vinylene), PVK (polyvinyl carbazole), 또는 폴리카보네이트 (polycarbonate)를 구비할 수 있다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 EL 디스플레이 디바이스가 제공된다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 비디오 카메라가 제공된다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 헤드-장착형 EL 디스플 레이 디바이스가 제공된다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 DVD 플레이어가 제공된다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 헤드-장착 디스플레이가 제공된다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 개인용 컴퓨터가 제공된다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 휴대용 전화기가 제공된다.
상기 전자 디바이스가 사용되는 것을 특징으로 하는 카 오디오가 제공된다.
이후에는 본 발명의 EL 디스플레이의 구조 및 구동 방법이 설명된다. 여기서는 n-비트 디지털 데이터 신호에 의해 2n 그레이-스케일 (gray-scale) 디스플레이를 실행하는 경우가 설명된다.
도 1은 본 발명의 EL 디스플레이에 대한 예를 도시하는 블록도이다. 도 1의 EL 디스플레이는 기판상에 형성된 TFT에 의해 픽셀부(101), 픽셀부(101) 주변에 배열된 한쌍의 소스 신호선 구동기 회로(102, 104), 및 한쌍의 게이트 신호선 구동기 회로(103, 105)를 구비한다.
제 1 소스 신호선 구동기 회로(102)는 쉬프트 레지스터 (shift register) 회로(102a), 래치 (latch) 회로(A)(102b), 래치 회로(B)(102c) 등으로 구성된다. 유사하게, 제 2 소스 신호선 구동기 회로(104)는 쉬프트 레지스터 회로(104a), 래치 회로(A)(104b), 래치 회로(B)(104c) 등으로 구성된다.
제 1 소스 신호선 구동기 회로(102)에서, 클럭 신호(CLK) 및 시작 펄스 (start pulse, SP)는 쉬프트 레지스터 회로(102a)에 입력된다. 쉬프트 레지스터 회로(102a)는 클럭 신호(CLK) 및 시작 펄스(SP)를 근거로 타이밍 신호를 순차적으로 발생하고, 그에 의해 순차적으로 타이밍 신호를 버퍼 (도시되지 않은) 등을 통해 다운스트림 (downstream) 회로에 공급한다. 유사하게, 제 2 소스 신호선 구동기 회로(104)에서, 클럭 신호(CLK) 및 시작 펄스(SP)는 쉬프트 레지스터 회로(104a)에 입력된다. 쉬프트 레지스터 회로(104a)는 클럭 신호(CLK) 및 시작 펄스(SP)를 근거로 타이밍 신호를 순차적으로 발생하고, 그에 의해 순차적으로 타이밍 신호를 버퍼 (도시되지 않은) 등을 통해 다운스트림 회로에 공급한다. 공통된 클럭 신호 및 공통된 시작 펄스가 소스 신호선 구동기 회로(102, 104) 쌍에 입력되는 클럭 신호(CLK) 및 시작 펄스(SP)로 제공되거나, 클럭 신호(CLK) 및 시작 펄스(SP)는 분리되어 제공될 수 있다.
소스 신호선 구동기 회로(102, 104) 쌍 각각에서, 쉬프트 레지스터(102a, 104a)로부터의 타이밍 신호는 버퍼 등에 의해 전류-증폭된다. 타이밍 신호가 공급되는 배선 (wiring)에는 많은 수의 회로 또는 소자가 접속되므로, 이들 회로나 소자로 인한 로드 캐패시턴스 (load capacitance) (여진 캐패시턴스를 포함하는)가 크다. 버퍼는 타이밍 신호의 상승 또는 하강의 선명함이 이 큰 로드 캐패시턴스에 의해 소거되는 것을 방지하도록 제공된다.
버퍼 회로에 의해 전류-증폭된 타이밍 신호는 래치 회로(A)(102b)에 공급된다. 래치 회로(A)(102b)는 n-비트 디지털 데이터 신호를 처리하도록 다수의 스테이지의 래치 회로를 갖는다. 래치 회로(A)(102b)는 타이밍 신호가 입력되면 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)로부터 공급된 n-비트 디지털 데이터 신호를 순차적으로 취하여 유지한다.
래치 회로(A)(102b)의 모든 스테이지의 래치 회로로 디지털 데이터 신호를 기록하는 것을 완료하는데 필요한 시간은 라인 기간 (line term)이라 칭하여진다. 다른 말로 하면, 라인 기간은 래치 회로(A)(102b)에서 최좌측 스테이지의 래치 회로에 디지털 데이터 신호를 기록하는 것에서 시작하여 최우측 스테이지의 래치 회로에 디지털 데이터 신호를 기록하는 것에서 끝나는 시간 간격으로 정의된다.
디지털 데이터 신호는 디지털 데이터 신호가 래치 회로(A)(102b)에 의해 취해질 때 래치 회로(A)(102b)의 다수의 스테이지의 래치 회로에 순차적으로 공급됨을 주목한다. 그러나, 본 발명은 이 구조에 제한되지 않는다. 분할 구동은 소스 신호선 구동기 회로(102, 104) 쌍 중 하나 또는 둘 모두에서 실행될 수 있다. 즉, 래치 회로(A)(102b)의 다수의 래치 회로는 다수의 그룹으로 분할되고, 다음 디지털 데이터 신호가 동시에 각 그룹에 나란히 공급된다. 이때, 그룹의 수는 분할수라 칭하여짐을 주목하여야 한다. 예를 들어, 래치 회로가 4개 스테이지로 각각 그룹화되면, 이는 4-브랜치 (branch) 분할 구동이라 칭하여진다.
한 라인 기간이 완료된 이후, 래치 신호는 래치 회로(B)(102c)에 공급된다. 이 순간, 래치 회로(A)(102b)에 의해 기록되어 유지되는 디지털 데이터 신호는 한 번에 래치 회로(B)(102c)에 전달되어 래치 회로의 모든 스테이지에 의해 기록되고 유지된다.
쉬프트 레지스터 회로(102a)로부터의 타이밍 신호를 근거로 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)로부터 새롭게 공급된 디지털 데이터 신호의 순차적인 기록은 디지털 데이터 신호를 래치 회로(B)(102c)에 전달하는 것을 완료한 이후 래치 회로(A)(102b)로 다시 실행된다.
이 두번째의 한 라인 기간 동안, 래치 회로(B)(102b)에 기록되어 유지되는 디지털 데이터 신호는 소스 신호선에 입력된다.
제 1 소스 신호선 구동기 회로(104)에서는 제 1 소스 신호선 구동기 회로(102)에서 실행되는 것과 같은 단계가 실행된다. 먼저, 버퍼에 의해 전류-증폭된 타이밍 신호는 래치 회로(A)(104b)에 공급된다. 타이밍 신호를 수신하면, 래치 회로(A)(104b)는 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)로부터 공급된 n-비트 디지털 데이터 신호를 순차적으로 취하여 유지한다. 래치 회로(A)(104b)가 디지털 데이터 신호를 취할 때, 디지털 데이터 신호는 연속적으로 래치 회로(A)(104b)의 다수의 래치 스테이지로 입력되거나, 분할 구동이 실행된다. 즉, 래치 회로(A)(104b)의 다수의 래치 스테이지가 다수의 그룹으로 분할되고, 디지털 데이터 신호가 동시에 래치 스테이지의 그룹으로 서로 평행하게 공급된다. 한 라인 기간 완료 이후에, 래치 신호는 래치 회로(B)(104c)로 공급된다. 이 순간, 래치 회로(A)(104b)에 의해 기록되어 유지되는 디지털 데이터 신호는 한번에 래치 회로(B)(104c)로 전달되어 모든 래치 스테이지에 의해 기록되고 유지된다. 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)로부터 새롭게 공급된 디지털 데이터 신호의 순차적인 기록은 래치 회로(A)(104b)가 앞서 기록된 디지털 데이터 신호를 래치 회로(B)(104c)에 전달하는 것을 완료한 이후에 데이터 신호를 래치 회로(A)(104b)에 기록하도록 쉬프트 레지스터 회로(104a)로부터의 타이밍 신호를 근거로 다시 실행된다. 이 두번째의 라인 기간에, 래치 회로(B)(104c)로 기록되어 유지되는 디지털 데이터 신호는 소스 신호선으로 출력된다.
한 실시예 모드에서, 소스 신호선 구동기 회로(102, 104)의 쌍은 각각 래치 회로(A)(102b, 104b) 및 래치 회로(B)(102c, 104c)를 갖고, 래치 회로에 의해 유지되는 디지털 데이터 신호는 동시에 소스 신호선으로 공급된다 (라인-순차 구동을 위해). 그러나, 본 발명은 이 구조에 제한되지 않는다. 소스 신호선 구동기 회로(102, 104) 쌍 중 하나 또는 둘 모두에서, 래치 회로(A) 및 (B) 대신에 n-비트 디지털 데이터 신호를 처리하기 위한 다수의 전송 게이트 스테이지가 제공될 수 있다. 이러한 경우, 각 스테이지의 전송 게이트는 쉬프트 레지스터 회로, 시간-분할 그레이-스케일 데이터 신호 발생 회로(106), 및 소스 신호선 중 하나에 접속된다. 쉬프트 레지스터 회로로부터의 타이밍 신호가 각 스테이지에서 전송 게이트에 입력될 때, 시간-분할 그레이-스케일 데이터 발생 회로(106)로부터의 디지털 데이터 신호는 전송 게이트를 통해 소스 신호선에 공급된다. 쉬프트 레지스터 회로로부터의 타이밍 신호는 연속적으로 전송 게이트 스테이지에 입력되고, 다음 전송 게이트 스테이지에 접속된 소스 신호선에 공급된다. 쉬프트 레지스터 회로로부터의 타이밍 신호가 모든 전송 게이트 스테이지에 입력되어 소스 신호선으로의 디지털 데이터 신호의 공급을 완료한 이후에, 전송 게이트 스테이지는 다시 쉬프트 레지스터 회로로부터의 타이밍 신호를 근거로 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)로부터 공급된 디지털 데이터 신호를 소스 신호선에 전송한다. 래치 회로(A) 및 (B) 대신에 다수의 전송 게이트 스테이지가 제공되는 경우에는 디지털 데이터 신호를 소스 신호선에 연속적으로 공급함으로써 도트 (dot)-순차 구동이 실행된다. 쉬프트 레지스터 회로와 전송 게이트 사이에는 레벨 쉬프터 회로, 버퍼 회로 등이 제공될 수 있다.
한편, 제 1 게이트 신호선 구동기 회로(103) 및 제 2 게이트 신호선 구동기 회로(105)는 각각 쉬프트 레지스터 회로 및 버퍼 회로 (도면에서 모두 도시되지 않은)로 구성된다. 그 상황에 의존하여, 제 1 게이트 신호선 구동기 회로(103) 및 제 2 게이트 신호선 구동기 회로(105)는 레벨 쉬프터 (level shifter) 회로를 가질 수 있다.
게이트 신호선 구동기 회로(103) 및 게이트 신호선 구동기 회로(105)에서, 쉬프트 레지스터 (도면에서 도시되지 않은)로부터의 타이밍 신호는 버퍼 회로 (도면에서 도시되지 않은)에 공급되어 대응하는 게이트 신호선 (또한 주사선 (scanning line)이라 칭하여지는)에 공급된다. 게이트 신호선은 한 라인의 픽셀 TFT의 게이트 전극에 접속되고, 한 라인의 모든 픽셀 TFT는 동시에 ON 상태로 되어야 하므로, 큰 전류 용량을 갖는 버퍼 회로를 사용할 것을 요구한다.
시간-분할 그레이-스케일 데이터 신호 발생 회로(106)에서, 아날로그 또는 디지털 비디오 신호(영상 정보를 포함하는 신호)는 시간-분할 그레이-스케일을 실행하도록 디지털 데이터 신호로 변환되고, 래치 회로(A)(102b, 104b)에 공급된다. 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)는 또한 시간-분할 그레이-스케일 디스플레이를 실행하는데 필요한 타이밍 펄스와 같은 신호를 발생하기 위한 회로이다.
시간-분할 그레이-스케일 데이터 신호 발생 회로(106)는 본 발명의 EL 디스플레이 외부에 제공될 수 있다. 이 경우에는 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)에 의해 발생되는 디지털 데이터 신호가 본 발명의 EL 디스플레이에 공급되는 구조가 되어야 한다. 그래서, 본 발명의 EL 디스플레이와 시간-분할 그레이-스케일 데이터 신호 발생 회로는 본 발명의 EL 디스플레이를 디스플레이 부분으로 갖는 전자 장비의 분리된 구성성분으로 포함된다.
시간-분할 그레이-스케일 데이터 신호 발생 회로(106)는 또한 IC 칩 등의 형태를 취하여 EL 디스플레이에 포함될 수 있다. 이 경우에는 IC 칩에 의해 형성된 디지털 데이터 신호가 본 발명의 EL 디스플레이에 공급되는 구조가 된다. 그래서, 시간-분할 그레이-스케일 데이터 신호 발생 회로를 포함하는 IC 칩을 포함하는 본 발명의 EL 디스플레이는 본 발명의 EL 디스플레이를 디스플레이 부분으로 갖는 전자 장비의 구성성분으로 포함된다.
마지막으로, TFT를 사용함으로써 형성되는 시간-분할 그레이-스케일 데이터 신호 발생 회로(106)는 픽셀부(101), 소스 신호선 구동기 회로(102, 104)의 쌍, 및 게이트 신호선 구동기 회로(103, 105)의 쌍과 같은 기판상에 형성될 수 있다. EL 디스플레이에 공급되는 영상 정보를 포함한 비디오 신호는 이 경우 모두 기판상에서 처리될 수 있다. 이 경우의 시간-분할 그레이-스케일 신호 발생 회로는 폴리-실리콘막을 활성층으로 사용하는 TFT로 형성될 수 있다. 더욱이, 본 발명의 EL 디스플레이를 디스플레이 부분으로 갖는 전자 장비에서는 이 경우 시간-분할 그레이-스케일 신호 발생 회로가 EL 디스플레이 자체로 포함되고, 그에 의해 더 작은 전자 장비를 제작하는 것을 가능하게 만든다.
도 2에는 픽셀부(101)의 확대도가 도시된다. 픽셀(107)에는 제 1 소스 신호선 구동기 회로(102)의 래치 회로(B)(102c)에 접속된 소스 신호선들 (Sa1 내지 Sax), 제 2 소스 신호선 구동기 회로(104)의 래치 회로(B)(104c)에 접속된 소스 신호선들 (Sb1 내지 Sbx), FPC를 통해 EL 디스플레이의 외부 전력 소스에 접속된 전력 공급선들 (V1 내지 Vx), 제 1 게이트 신호선 구동기 회로(103)에 접속된 게이트 신호선들 (Ga1 내지 Gay), 및 제 2 게이트 신호선 구동기 회로(105)에 접속된 게이트 신호선들 (Gb1 내지 Gby)이 제공된다.
픽셀(107)은 소스 신호선(Sa1, Sb1), 전력 공급선(V1), 및 게이트 신호선(Ga1, Gb1)으로 구성된 영역이다. 픽셀부(101)에서, 픽셀(107)과 같은 픽셀은 매트릭스로 배열된다.
도 3에는 픽셀(107)의 확대도가 도시된다. 도 3에서, 참고 번호(113a, 113b)는 스위칭 TFT를 나타낸다. 스위칭 TFT(113a, 113b)의 게이트 전극은 각각 게이트 신호선(Ga, Gb)에 접속된다. 스위칭 TFT(113a)의 소스 영역 및 드레인 영역에 대해, 하나는 소스 신호선(Sa)에 접속되고, 다른 하나는 EL 구동기 TFT(108a)의 게이트 전극, 각 픽셀의 캐패시터(112a), 및 소거 TFT(109b)의 소스 영역이나 드레인 영역에 각각 접속된다. 또한, 스위칭 TFT(113b)의 소스 영역 및 드레인 영역에 대해, 하나는 소스 신호선(Sb)에 접속되고, 다른 하나는 EL 구동기 TFT(108b)의 게이트 전극, 각 픽셀의 캐패시터(112b), 및 소거 TFT(109a)의 소스 영역이나 드레인 영역에 각각 접속된다.
캐패시터(112a, 112b)는 스위칭 TFT(113a, 113b)가 비선택 상태 (OFF 상태)일 때 EL 구동기 TFT(108a)의 게이터 전압을 유지하도록 제공된다. 비록 본 실시예 모드는 캐패시터(112a, 112b)가 제공된 구조를 도시하지만, 본 발명은 이 구조에 제한되지 않고 캐패시터(112a, 112b) 중 하나 또는 둘 모두가 제공되지 않은 구조를 취할 수 있다.
소거 TFT(109a, 109b)의 소스 영역 및 드레인 영역에 대해, 스위칭 TFT(113a, 113b)의 소스 영역이나 드레인 영역에 접속되지 않은 것은 전력 공급선(V)에 접속된다. 소거 TFT(109a, 109b)의 게이트 전극은 각각 게이트 신호선(Ga, Gb)에 접속된다.
EL 구동기 TFT(108a, 108b)의 소스 영역 및 드레인 영역에 대해, 하나는 전력 공급선(V)에 접속되고, 다른 하나는 EL 소자(110)에 접속된다. 전력 공급선들 (V) (V1 내지 Vx)은 캐패시터들 (112a, 112b)에 접속된다.
EL 소자(110)는 양극, 음극, 및 그들 사이에 샌드위치형으로 위치하는 EL층으로 구성된다. 양극이 EL 구동기 TFT(108a, 108b)의 소스 영역이나 드레인 영역에 접속되는 경우, 양극은 픽셀 전극이 되고 음극은 대향 전극이 된다. 반대로, 음극이 EL 구동기 TFT(108a, 108b)의 소스 영역이나 드레인 영역에 접속되면, 음극은 픽셀 전극이 되고 양극은 대향 전극이 된다.
대향 전위는 EL 소자(110)의 대향 전극에 인가되고, 전력 공급 전위는 전력 공급선(V)에 인가된다. 각 대향 전위 및 전력 공급 전위는 항상 일정한 레벨로 유지된다. 대향 전위와 전력 공급 전위 사이의 전위차는 전력 공급 전위가 픽셀 전극에 인가될 때 EL 소자가 충분한 발광량을 제공하는 레벨로 설정된다. 전력 공급 전위와 대향 전위를 공급할 때, 전력은 본 발명의 EL 디스플레이 외부에 있는 IC 등을 통해 주어진다.
현재 전형적인 EL 디스플레이에서는 픽셀이 발광하는 면적의 발광량이 200 cd/m2일 때 픽셀부의 면적에 대해 약 수 mA/cm2의 전류가 요구된다. 그러므로, 특별히 화면 크기가 더 커짐에 따라, 외부 스위치로 IC에 제공된 전력원으로부터 분리된 전위 레벨을 제어하기 더 어려워진다. 본 발명에서, 전력 공급 전위 및 대향 전위는 항상 일정한 레벨로 유지되므로, IC에 제공되는 전력원에서 주어지는 전위의 레벨을 제어하는데 스위치를 사용할 필요가 없어, 본 발명은 더 큰 화면 크기를 갖는 패널을 실현하는데 유용해진다.
본 발명에서는 전력 공급 전위가 게이트 전극에 인가될 때 EL 구동기 TFT(108a, 108b) 각각이 OFF 상태로 될 필요가 있다.
스위칭 TFT(113a, 113b), EL 구동기 TFT(108a, 108b), 및 소거 TFT(109a, 109b)를 형성하는데는 N 채널 TFT 또는 P 채널 TFT가 사용될 수 있다. 부가하여, 스위칭 TFT(113a, 113b), EL 구동기 TFT(108a, 108b), 및 소거 TFT(109a, 109b)는 단일 게이트 구조로 구성되지 않고, 이중 게이트 구조나 삼중 게이트 구조와 같은 다중 게이트 구조를 가질 수 있다.
상술된 구조를 갖는 본 발명의 EL 디스플레이를 구동하는 방법은 도 4를 참고로 설명된다. 이후에는 도 1 내지 도 3의 기준 심볼을 참고함으로써 본 발명의 구동 방법의 예로 2n 그레이-스케일 레벨을 사용하는 디스플레이에 대한 방법이 설명된다.
제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 먼저 기록 게이트 신호선(Ga1)에 공급된다. 그 결과로, 게이트 신호선(Ga1)에 접속된 모든 픽셀 (제 1 라인의 픽셀)의 스위칭 TFT(113a) 및 소거 TFT(109a)는 ON 상태로 된다.
동시에, 소스 신호선 구동기 회로(102)의 래치 회로(B)(102c)로부터의 디지털 데이터 신호 중 제 1 비트가 소스 신호선들 (Sa1 내지 Sax)에 공급된다. 디지털 데이터 신호는 스위칭 TFT(113a)를 통해 EL 구동기 TFT(108a)의 게이트 전극에 공급된다. 디지털 데이터 신호는 정보 "0" 또는 "1"을 갖고, 여기서 1은 "Hi" 전압을 갖고, 0은 "Lo" 전압을 갖는다.
또한, 동시에, 전력 공급선들 (V1 내지 Vx)의 전력 공급 전위가 소거 TFT(109a)를 통해 EL 구동기 TFT(108b)의 게이트 전극에 인가되고, 그에 의해 EL 구동기 TFT(108b)를 OFF 상태로 만든다.
본 실시예 모드에서, 디지털 데이터 신호가 "0" 정보를 가질 때, EL 구동기 TFT(108a)는 OFF 상태이다. EL 구동기 TFT(108b)도 또한 OFF 상태이다. 이 조건하에서는 전력 공급 전위가 EL 소자(110)의 픽셀 전극에 인가되지 않는다. 결과적으로, "0" 정보를 갖는 디지털 데이터 신호가 공급되는 픽셀의 EL 소자(110)는 빛 을 방사하지 않는다.
반대로, 디지털 데이터 신호가 "1" 정보를 가질 때, EL 구동기 TFT(108a)는 ON 상태이므로, 전력 공급 전위는 EL 구동기 TFT(108b)의 상태 (ON 또는 OFF)에 관계없이 EL 소자(110)의 픽셀 전극에 인가된다. 그 결과로, "1" 정보를 갖는 디지털 데이터 신호가 공급되는 픽셀의 EL 소자(110)는 빛을 방사한다.
그래서, EL 소자(110)는 각 제 1-라인 픽셀에 대한 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 제 1-라인 픽셀이 디스플레이를 실행한다.
게이트 신호를 Ga1에 공급하는 것을 완료함과 동시에, 제 1 게이트 신호선 구동기 회로(103)로부터 또 다른 게이트 신호가 게이트 신호선(Ga2)에 공급된다. 이때, 게이트 신호선(Ga2)에 접속된 모든 스위칭 TFT(113a) 및 소거 TFT(109a)는 그에 의해 ON 상태로 되어, 디지털 데이터 신호 중 제 1 비트를 소스 신호선들 (Sa1 내지 Sax)로부터 제 2-라인 픽셀로 입력한다. 제 2-라인 픽셀의 EL 소자는 그에 의해 발광 상태나 비발광 상태에서 선택적으로 설정되고, 그에 의해 제 2-라인 픽셀이 디스플레이를 실행한다.
다음, 게이트 신호는 연속적으로 다른 게이트 신호선들 (Ga3 내지 Gay)에 공급된다. 모든 게이트 신호선들 (Ga1 내지 Gay)이 선택되고 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta1)이다.
기록 기간(Ta1)에서, 각 라인의 픽셀은 디지털 데이터 신호 중 제 1 비트의 입력에 따라 디스플레이를 실행한다. 각 라인의 각 픽셀에 입력된 디지털 데이터 신호 중 제 1 비트는 다음 디지털 데이터 신호, 즉 디지털 데이터 신호 중 제 2 비트가 기록 기간(Ta2)에 입력될 때까지 유지된다. 각 라인의 픽셀이 디지털 데이터 신호 중 제 1 비트를 근거로 디스플레이를 실행하는 시간 기간은 디스플레이 기간(Tr1)이라 칭하여진다. 도 4는 제 1, 제 2, 및 제y 라인 각각의 픽셀이 디스플레이를 실행하는 디스플레이 기간(Tr1)을 도시한다. 각 라인에 대한 디스플레이 기간(Tr1)은 선행하는 라인에 대한 디스플레이 기간(Tr1)로부터 특정한 지연을 가지고 시작된다.
기록 기간(Ta1)의 종료 이전에, 기록 기간(Ta2)이 시작된다. 다른 말로 하면, 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀로 입력되기 이전에, 제 2 게이트 신호 구동기 회로(105)로부터의 게이트 신호가 게이트 신호선(Gb1)에 공급된다. 이 경우, 디지털 데이터 신호 중 제 2 비트를 입력하는 것은 디지털 데이터 신호 중 제 1 비트를 픽셀에 입력하는 것과 나란히 실행된다. 기록 기간(Ta2)에 대해서는 게이트 신호선 구동기 회로의 쌍에서 기록 기간(Ta1)에 대해 사용된 제 1 게이트 신호선 구동기 회로(103) 이외의 회로, 즉 제 2 게이트 신호선 구동기 회로(105)가 사용된다. 본 실시예 모드 (도 4)에서, 기록 기간(Ta2)은 기록 기간(Ta1)의 종료 이전에 시작된다. 그러나, 본 발명은 이에 제한되지 않는다. 즉, 기록 기간(Ta2)이 시작되는 시간이 기록 기간(Ta1)의 종료 전후인가 여부에 관계없이, 같은 구동 방법이 사용될 수 있다.
게이트 신호가 게이트 신호선(Gb1)에 공급될 때, 게이트 신호선(Gb1)에 접속된 모든 픽셀 (제 1-라인 픽셀)의 스위칭 TFT(113b) 및 소거 TFT(109b)는 ON 상태로 된다. 동시에, 제 2 소스 신호선 구동기 회로(104)의 래치 회로(B)(104c)로부터의 디지털 데이터 신호 중 제 2 비트는 소스 신호선들 (Sb1 내지 Sbx)에 공급된다. 각 디지털 데이터 신호는 스위칭 TFT(113b)를 통해 EL 구동기 TFT(108b)의 게이트 전극에 공급된다. 디지털 데이터 신호는 정보 "0" 또는 "1"을 갖고, 여기서 1은 "Hi" 전압을, 1은 "Lo" 전압을 갖는다. 또한, 전력 공급선들 (V1 내지 Vx)의 전력 공급 전위는 소거 TFT(109b)를 통해 EL 구동기 TFT(108a)의 게이트 전극에 인가되고, 그에 의해 EL 구동기 TFT(108a)를 OFF 상태로 만든다.
EL 소자(110)는 기록 기간(Ta1)에서의 EL 소자(110)와 같이 각 제 1-라인 픽셀에 대한 디지털 데이터 신호의 입력에 따라 발광 상태 또는 비발광 상태에서 선택적으로 설정된다. 그래서, 제 1-라인 픽셀은 디스플레이를 실행한다.
다음, 게이트 신호는 연속적으로 다른 게이트 신호선들 (Gb2 내지 Gby)에 공급된다. 모든 게이트 신호선들 (Gb1 내지 Gby)이 선택되고 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta2)이라 칭하여진다.
기록 기간(Ta2)에서, 디지털 데이터 중 제 2 비트가 각 라인의 각 픽셀에 입력될 때, 앞서 유지되었던 디지털 데이터 신호 중 제 1 비트는 새롭게 기록된 디지털 데이터 신호 중 제 2 비트로 대치된다. 이와 같이, 각 라인의 픽셀은 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr1)이 종료되고, 디스플레이 기간(Tr2)이 시작된다. 디지털 데이터 신호 중 제 2 비트는 다음 디지털 데이터 신호, 즉 디지털 데이터 신호 중 제 3 비트가 기록 기간(Ta3)에 입력될 때까지 각 라인의 각 픽셀에 유지된다. 각 라인에 대한 디스플레이 기간(Tr2)은 선행하는 선에 대한 디스플레이 기간(Tr2)로부터 특정한 지연을 갖고 시작된다 (도 4를 참고).
유사하게, 다음 기록 기간(Ta3)이 시작된다. 본 실시예 모드 (도 4)에서, 기록 기간(Ta3)은 기록 기간(Ta2)의 종류 이전에 시작된다. 기록 기간(Ta3)에 대해서는 게이트 신호선 구동기 회로의 쌍 중 기록 기간(Ta2)에 대해 사용된 제 2 게이트 신호선 구동기 회로(105) 이외의 회로, 즉 제 1 게이트 신호선 구동기 회로(103)가 사용된다. 기록 기간(Ta2)의 종료 이후 기록 기간(Ta3)이 시작되는 경우에도 같은 구동 방법이 사용될 수 있다. 모든 게이트 신호선들 (Ga1 내지 Gay)은 연속적으로 선택되고, 디지털 데이터 신호 중 제 3 비트는 모든 픽셀에 입력된다. 디지털 데이터 신호 중 제 3 비트가 모든 라인의 픽셀로 입력되는 시간 기간은 기록 기간(Ta3)이라 칭하여진다.
기록 기간(Ta3)에서, 디지털 데이터 신호 중 제 3 비트가 각 라인의 각 픽셀에 입력될 때, 앞서 유지되었던 디지털 데이터 신호 중 제 2 비트는 새롭게 기록된 디지털 데이터 신호 중 제 3 비트로 대치된다. 이와 같이, 각 라인의 픽셀은 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr2)이 종료되고, 디스플레이 기간(Tr3)이 시작된다. 디지털 데이터 신호 중 제 3 비트는 연속되는 디지털 데이터 신호 중 제 4 비트가 기록 기간(Ta4)에 입력될 때까지 각 라인의 각 픽셀에 유지된다. 각 라인에 대한 디스플레이 기간(Tr3)은 선행하는 선에 대한 디스플레이 기간(Tr3)로부터 특정한 지연을 갖고 시작된다 (도 4를 참고).
상술된 동작은 디지털 데이터 신호 중 제n 비트가 픽셀에 입력될 때까지 반복하여 실행된다. 결과적으로, 디스플레이 기간들 (Tr1 내지 Trn)은 순서대로 연속적으로 나타난다 (도 4를 참고). 각 디지털 데이터 신호 중 제n 비트는 디지털 데이터 신호 중 제 1 비트가 다시 입력될 때까지 픽셀에 유지된다. 디지털 데이터 신호 중 제 1 비트가 픽셀에 다시 입력될 때, 디스플레이 기간(Trn)은 종료된다. 이때, 프레임 기간도 또한 종료된다. 디스플레이 기간들 (Tr1 내지 Trn)의 그룹이 끝나면, 한 영상의 디스플레이가 완료된다. 한 영상이 본 발명의 구동 방법으로 디스플레이되는 기간은 프레임 기간(F)이라 칭하여진다. 각 디스플레이 기간들 (Tr1 내지 Trn)은 대응하는 기록 기간들 (Ta1 내지 Tan 중 하나)이 시작되는 순간으로부터 다음 기록 기간이 시작되는 순간까지의 시간 기간이다. 그래서, 디스플레이 기간들 (Tr1 내지 Trn)의 종료는 기록 기간들 (Ta1 내지 Tan)의 대응하는 쌍의 시작 시간 사이의 차이로 결정된다.
그래서, 한 프레임 기간이 완료된 이후, 제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 다시 게이트 신호선(Ga1)에 공급된다. 그 결과로, 디지털 데이터 신호 중 제 1 비트는 픽셀에 공급되고, 제 1 라인의 픽셀은 다시 디스플레이 기간(Tr1)이 된다. 상술된 동작은 이와 같이 반복된다.
정상적인 EL 디스플레이에서는 초 당 60개 이상의 프레임 기간이 제공되는 것이 바람직하다. 60 이하의 영상이 1초에 디스플레이되면, 영상의 깜빡거림이 나타나게 된다.
디스플레이 기간들 (Tr1 내지 Trn)의 길이는 증가 순서로 배열된 길이가 20 : 21 : 22 : ... : 2(n-2) : ... : 2(n-1)의 비율이 되도록 설정된다. 2n 그레이-스케일 레벨에서 원하는 레벨을 사용하는 그레이-스케일 디스플레이는 이들 디스플레이 기간의 조합을 선택함으로써 실행될 수 있다. 본 실시예 모드 (도 4)에서, 길이의 증가 순서로 배열된 디스플레이 기간들 (Tr1 내지 Trn) (n: 짝수)의 세트는 Tr(n-1), Tr(n-3), Tr(n-5), ..., Tr1, Tr2, Tr4, Tr6, ..., Trn이다. 즉, 본 실시예 모드 (도 4)에서, 디스플레이 기간들 (Tr1 내지 Trn)은 Tr(n-1) : Tr(n-3) : Tr(n-5) : ... : Tr1 : Tr2 : Tr4 : Tr6 : ... : Trn = 20 : 21 : 22 : ... 2(n/2-1) : 2(n/2) : 2(n/2+1) : 2(n/2+2) : ... : 2(n-1)이 되도록 설정된다.
한 프레임 기간 동안의 디스플레이에서 한 픽셀의 그레이-스케일 레벨은 대응하는 EL 소자가 한 프레임 기간에 빛을 방사하는 디스플레이 기간의 길이의 총합으로 결정된다. 예를 들면, 본 실시예 모드 (도 4)에서 n = 8이면, 디스플레이 기간들 (Tr1 내지 Tr8)의 길이는 Tr1 : Tr2 : Tr3 : Tr4 : Tr5 : Tr6 : Tr7 : Tr8 = 23 : 24 : 22 : 25 : 21 : 26 : 20 : 27이 되도록 설정된다. 이 경우, 픽셀이 모든 디스플레이 기간을 통해 발광할 때 픽셀의 휘도가 100 %이면, 기간 Tr4 및 Tr5를 통한 픽셀의 발광에 의해서는 13 % 휘도가 표시될 수 있다. 또한, 58 % 휘도는 기간 Tr2, Tr3, 및 Tr8이 선택될 때 픽셀의 발광에 의해 표시될 수 있다.
상기 구조를 채택함으로써, 본 발명은 TFT에 약간의 변화가 있더라도 동일한 게이트 전압이 인가될 때 출력되는 전류 흐름의 양에서 변화를 억제할 수 있다. 그 결과로, 동일한 전압을 갖는 신호가 공급되더라도 TFT의 특성 변화에 의해 발생되는 인접한 픽셀과 EL 소자의 발광량 사이에 큰 차이가 발생되는 상황이 방지될 수 있다.
동일한 게이트 신호선 구동기 회로로 기록하는 기록 기간은 길이가 똑같다. 본 실시예 모드 (도 4)에서는 기록 기간들 (Ta1 내지 Tan)이 게이트 신호 구동기 회로의 쌍에 번갈아 지정되므로, Ta1 = Ta3 = ... = Ta(n-1) 및 Ta2 = Ta4 = ... = Tan이 성립된다. 다른 게이트 신호선 구동기 회로에 대한 기록 기간의 길이는 똑같거나 다를 수 있다. 게이트 신호선 구동기 회로의 쌍이 같은 구동기 회로 구성을 갖고 공통된 클럭 신호(CLK) 및 공통된 시작 펄스(SP)를 사용하는 경우, 다른 게이트 신호선 구동기 회로에 대응하는 기록 기간의 길이는 서로 똑같다. 한편, 게이트 신호선 구동기 회로의 쌍이 구동기 회로 구성에서 다르거나 (다른 분할 수를 갖거나), 다른 클럭 신호(CLK) 및 다른 시작 펄스(SP)를 사용하는 경우, 다른 게이트 신호선 구동기 회로를 사용하는 기록 기간은 다른 길이로 설정될 수 있다.
본 발명에서는 인접한 쌍의 디스플레이 기간의 각 합 Tr1 + Tr2, Tr2 + Tr3, ..., Trn + (다음 프레임에 대한 초기 디스플레이 기간 Tr1)이 기록 기간 Ta1, Ta2, ..., Tan 중 대응하는 것이 길이 보다 크거나 같을 필요가 있다. 예를 들어, 본 실시예 모드 (도 4)에서 모든 기록 기간이 동일하면 (Ta), 인접한 쌍의 디스플레이 기간의 합 중 가장 작은 값에 대응하는 Tr2 + Tr3는 기록 기간 Ta 보다 크거나 같을 필요가 있다. 특별히, n = 8이면, 디스플레이 기간의 합 Tr2 + Tr3은 (한 프레임 기간) x (24 + 22)/(20 + 21 + ... + 27)이므로, 기록 기간 Ta의 길이는 (한 프레임 기간) x 20/255 보다 작거나 같을 필요가 있다. 또한, 같은 게이트 신호선 구동기 회로를 기록하는 기록 기간의 길이의 합은 한 프레임 기간 보다 작을 필요가 있다.
디스플레이 기간들 (Tr1 내지 Trn)은 임의의 순서로 나타난다. 예를 들면, 디스플레이 기간은 한 프레임 기간에서 Tr1, Tr3, Tr5, Tr2, ...의 순서로 나타날 수 있다. 그러나, 인접한 각 쌍의 디스플레이 기간의 합 Tri + Trj (여기서, i 및 j는 1 보다 크거나 같고 n 보다 작거나 같은 다른 정수이다)은 선행하는 디스플레이 기간 Tri에 대응하는 기록 기간 Tai의 길이 보다 크거나 같은 필요가 있다.
본 실시예 모드 (도 4)에서는 설명을 용이하게 하도록 n이 짝수로 가정된다. 그러나, 말할 필요도 없이, 본 발명은 이에 제한되지 않는다.
본 실시예 모드 (도 4)에서, 각 기록 기간 (Ta2, Ta3) 각각은 선행하는 기록 기간 Ta1 또는 Ta2의 종료 이전에 시작된다. 그러나, 본 발명은 이에 제한되지 않는다. 인접한 각 쌍의 기록 기간은 서로 오버랩되거나 오버랩되지 않을 수 있다. 디스플레이 기간 및 기록 기간들 (Ta1 내지 Tan)의 길이를 설정한 결과는 기록 기간의 인접한 쌍의 오버랩 또는 비오버랩 상태를 결정한다.
본 실시예 모드 (도 4)에서는 설명을 용이하게 하도록 게이트 신호선 구동 회로의 쌍이 기록 기간들 (Ta1 내지 Tan)에 대해 번갈아 사용된다고 가정한다. 본 발명에서, 기록 기간의 인접한 각 쌍에 오버랩이 없으면, 두 게이트 신호선 구동기 회로 또는 한 게이트 신호선 구동기 회로는 기록 기간의 인접한 쌍 동안 구동하는데 사용될 수 있다. 한편, 본 발명에서, 기록 기간의 인접한 쌍에 오버랩이 있으면, 오버랩되는 두 기록 기간에 대해 분리된 게이트 신호선 구동기 회로를 사용할 필요가 있다.
본 발명에서, 아무런 픽셀도 발광하지 않는 디스플레이 기간은 2n 그레이-스케일 디스플레이에 필요한 n-비트 디지털 데이터 신호 이외의 모든 픽셀 (본 실시예 모드에서는 항상 "0" 정보를 갖는 디지털 데이터 신호)에서 EL 소자의 비발광 상태를 선택하는 디지털 데이터 신호의 기록 기간을 더함으로써 설정될 수 있다. 이러한 기록 및 디스플레이 기간은 각각 비발광 기록 기간 및 비발광 디스플레이 기간이라 칭하여진다. 종래의 아날로그 구동의 경우, EL 소자는 EL 디스플레이가 완전히 백색의 디스플레이를 실행하도록 만들어질 때 연속적으로 발광한다. 본 발명에서는 비발광 디스플레이 기간이 EL층의 변형을 제어하는 특정한 효과를 이루도록 설정될 수 있다.
m개의 비발광 디스플레이 기간이 설정되는 경우, 디스플레이 기간들 (Tr1 내지 Tr(n+m))은 m개의 비발광 디스플레이 기간 및 2n 그레이-레벨 디스플레이에 필요한 n개의 디스플레이 기간으로 구성된다 (실시예 3 및 4를 참고). 디스플레이 기간들 (Tr1 내지 Tr(n+m))에 대응하여, 기록 기간들 (Ta1 내지 Ta(n+m))은 2n-그레이-레벨 디스플레이에 필요한 n개의 기록 기간 및 n개의 비발광 기록 기간으로 구성된다. 이 경우, 모든 디스플레이 기간들 (Tr1 내지 Tr(n+m)) 및 기록 기간들 (Ta1 내지 Ta(n+m))에 대해, 인접한 각 쌍의 디스플레이 기간의 합 Tri + Trj은 선행하는 디스플레이 기간 Tri에 대응하는 기록 기간 Tai의 길이 보다 크거나 같을 필요가 있다.
본 발명에서, 디스플레이 기간 및 기록 기간은 서로 비율적으로 오버랩된다. 다른 말로 하면, 기록 기간에서도 각 픽셀을 통해 디스플레이를 실행하는 것이 가능하다. 그러므로, 한 프레임에서 디스플레이 기간의 길이의 총합에 대한 비율 (듀티 비율 (duty ratio))은 더 높은 값으로 설정될 수 있다. 특별히, 비발광 디스플레이 기간이 본 실시예 모드 (도 4)에서와 같이 제공되는 경우, 듀티 비율은 100 %이다. 말할 필요도 없이, 100 %와 같거나 더 낮은 듀티 비율을 실현하기 위해, 적절한 비발광 디스플레이 기간이 설정될 수 있다.
본 발명에서는 한쌍의 게이트 신호선 구동기 회로 및 한쌍의 소스 신호선 구동기 회로가 제공되고, 다른 게이트 신호선 구동기 회로 및 다른 소스 신호선 구동기 회로가 쌍을 이루어 기록 기간의 대응하는 인접한 쌍 각각의 오버랩 부분을 가능하게 한다. 이 방식으로, 각 디스플레이 기간은 대응하는 기록 기간 보다 더 짧게 설정될 수 있다. 결과적으로, 다수의 그레이-스케일 레벨을 실현하기 위해, 매우 짧은 디스플레이 기간이 설정될 수 있다.
m개의 비발광 디스플레이 기간이 설정되는 경우, 디스플레이 기간들 (Tr1 내지 Tr(n+m))은 임의의 순서로 나타날 수 있다. 그러나, 디스플레이 기간의 인접한 각 쌍의 합 Tri + Trj (여기서, i 및 j는 1 보다 크거나 같고 n 보다 작거나 같은 다른 정수이다)은 선행하는 디스플레이 기간 Tri에 대응하는 기록 기간 Tai의 길이 보다 크거나 같을 필요가 있다. 그러므로, 설정될 수 있는 디스플레이 기간의 가능한 최단 값은 디스플레이 기간들 (Tr1 내지 Tr(n+m))이 나타나는 순서에 의존해 변한다.
길이의 증가 순서로 디스플레이 기간이 나타나는 디스플레이 시스템의 간단한 예와, 본 실시예 모드 (도 4)의 대응하는 예는 n = 8인 경우에 대해, 즉 256개 그레이-스케일 레벨이 설정된 경우에 대해 비교된다. 이들 두 실시예에서, 모든 기록 기간은 길이가 같고, 비발광 디스플레이 기간은 설정되지 않은다 (m = 0). 디스플레이 기간이 증가 순서로 나타나는 경우, 나타난 순서로 배열되는 디스플레이 기간은 20 : 21 : 22 : 23 : 24 : 25 : 26 : 27의 비율이고, 디스플레이 기간의 인접한 쌍의 합 중 가장 작은 것은 처음 2개의 디스플레이 기간의 합이다. 한편, 본 실시예 모드 (도 4)의 경우, 나타난 순서로 배열되는 디스플레이 기간은 23 : 24 : 22 : 25 : 21 : 26 : 20 : 27의 비율이고, 제 2 및 제 3 디스플레이 기간의 합이 가장 작다. 이들 예 사이의 비교 결과는 같은 기록 기간이 공통적으로 사용될 때, 본 실시예 모드 (도 4)에서 디스플레이 기간 중 인접한 쌍의 합 중 가장 작은 것이 증가 순서로 배열된 디스플레이 기간의 세트인 경우의 (24 + 22)/(20 + 21)배라는 것이다. 즉 이는 3/20배로 감소될 수 있다.
본 발명에서, 상술된 바와 같이, 가능한 설정에서 디스플레이 기간의 최단값은 디스플레이 기간들 (Tr1 내지 Tr(n+m))이 나타나는 순서에 따라 변한다. 그러므로, 디스플레이 기간들 (Tr1 내지 Trn)의 순서를 최적화함으로써 더 짧은 디스플레이 기간을 설정하여, 더 많은 수의 그레이-스케일 레벨을 실현하는 것이 가능하다.
또한, 본 발명에서, 디스플레이 기간들 (Tr1 내지 Trn)에서 기록 기간 보다 충분히 더 긴 일부 디스플레이 기간을 적절하게 분할하고, 이러한 디스플레이 기간이 나타나는 순서를 최적화함으로써 훨씬 더 짧은 디스플레이 기간이 실현되는 것이 가능하다 (실시예 2를 참고). 디스플레이 기간이 더 분할된 것으로 더해지면, 분할된 디스플레이 기간을 실현하는 기록 기간도 또한 제공된다. 분할 이전에 디스플레이 기간을 실현하도록 입력된 것과 같은 디지털 데이터 신호는 또한 새롭게 부가된 기록 기간에 대해 사용된다.
본 발명의 상술된 시스템은 EL 디스플레이 뿐만 아니라 다른 전자 디바이스를 사용하는 장치에도 적용가능하다. 고속 응답이 가능한, 예를 들면 수 십 μsec 이하의 응답 시간을 갖는 액정 디바이스가 실현되면, 본 발명은 또한 이러한 액정 디바이스에도 적용될 수 있다.
이후에는 본 발명의 실시예가 설명된다.
[실시예 1]
본 발명의 EL 디스플레이에서, 실시예 1에서는 6-비트 디지털 데이터 신호로부터 64 그레이-스케일 디스플레이를 실행하는 경우가 설명된다. 실시예 1의 EL 디스플레이는 도 1 내지 도 3에 도시된 구조를 가짐을 주목하여야 한다. 부가하여, 도 8은 설명을 위해 사용된다.
먼저, 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 게이트 신호선(Ga1)에 공급된다. 그 결과로, 게이트 신호선(Ga1)에 접속된 모든 픽셀 (제 1 라인의 픽셀)의 스위칭 TFT(113) 및 소거 TFT(109a)는 ON 상태로 된다.
또한, 동시에, 제 1 소스 신호선 구동기 회로(102)의 래치 회로(B)(102c)로부터의 디지털 데이터 신호 중 제 1 비트가 소스 신호선들 (Sa1 내지 Sax)에 공급된다. 각 디지털 데이터 신호는 스위칭 TFT(113a)를 통해 EL 구동기 TFT(108a)의 게이트 전극에 공급된다. 디지털 데이터 신호는 정보 "0" 또는 "1"을 갖고, 여기서 1은 "Hi" 전압을, 다른 것은 "Lo" 전압을 갖는다. 또한, 전력 공급선들 (V1 내지 Vx)의 전력 공급 전위는 소거 TFT(109a)를 통해 EL 구동기 TFT(108b)의 게이트 전극에 인가되고, 그에 의해 EL 구동기 TFT(108b)를 OFF 상태로 만든다.
실시예 1에서, 디지털 데이터 신호가 "0" 정보를 가질 때, EL 구동기 TFT(108a)는 OFF 상태이다. EL 구동기 TFT(108b)도 또한 OFF 상태이다. 이 조건하에서, 전력 공급 전위는 EL 소자(110)의 픽셀 전극에 인가되지 않는다. 결과적으로, "0" 정보를 갖는 디지털 데이터 신호가 공급되는 픽셀의 EL 소자(110)는 빛을 방사하지 않는다.
반대로, 디지털 데이터 신호가 "1" 정보를 가질 때, EL 구동기 TFT(108a)는 ON 상태이므로, 전력 공급 전위는 EL 구동기 TFT(108b)의 상태 (ON 또는 OFF)에 관계없이 EL 소자(110)의 픽셀 전극에 인가된다. 그 결과로, "1" 정보를 갖는 디지털 데이터 신호가 공급되는 픽셀의 EL 소자(110)는 빛을 방사한다.
그래서, EL 소자(110)는 각 제 1-라인 픽셀에 대한 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 제 1-라인 픽셀은 디스플레이 기간(Tr1)로 결정된 시간 기간을 통해 디스플레이를 실행한다. 도 8에서는 설명을 용이하게 하도록, 제 1-라인 픽셀을 통한 디스플레이의 디스플레이 기간만이 도시된다.
데이터 신호선(Ga1)에 게이트 신호를 공급하는 것을 완료함과 동시에, 제 1 게이트 신호선 구동기 회로(103)로부터 또 다른 게이트 신호가 게이트 신호선(Ga2)에 공급된다. 이때, 게이트 신호선(Ga2)에 접속된 모든 스위칭 TFT(113a) 및 소거 TFT(109a)의 모든 픽셀은 그에 의해 ON 상태로 되어, 디지털 데이터 신호 중 제 1 비트를 소스 신호선들 (Sa1 내지 Sax)로부터 제 2-라인 픽셀로 입력한다. EL 소자(110)는 그에 의해 발광 상태나 비발광 상태에서 선택적으로 설정되고, 제 1 라인에서와 같이, 디스플레이 기간(Tr1)을 통해 디스플레이를 실행한다.
다음, 게이트 신호는 연속적으로 다른 게이트 신호선들 (Ga3 내지 Gay)에 공급된다. 모든 게이트 신호선들 (Ga1 내지 Gay)이 선택되고 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta1)이다.
한편, 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력되기 이전에, 다른 말로 하면 기록 기간(Ta1)이 종료되기 이전에, 제 2 게이트 신호선 구동기 회로(105)에서 게이트 신호선(Gb1)으로 게이트 신호를 공급하는 것은 디지털 데이터 신호 중 제 1 비트를 픽셀에 입력하는 것과 나란히 실행된다. 이 경우, 기록 기간(Ta2)에서는 게이트 신호선 구동기 회로의 쌍에서 기록 기간(Ta1)에 대해 사용된 제 1 게이트 신호선 구동기 회로(103)와 다른 제 2 게이트 신호선 구동기 회로(105)가 사용된다. 실시예 1에서, 기록 기간(Ta1, Ta2)의 일부는 서로 오버랩된다. 그러나, 본 발명은 이에 제한되지 않는다. 같은 구동 방법은 또한 기록 기간(Ta1, Ta2)이 서로 오버랩되지 않는 경우에서도 사용될 수 있다.
게이트 신호가 게이트 신호선(Gb1)에 공급될 때, 게이트 신호선(Gb1)에 접속된 모든 픽셀 (제 1-라인 픽셀)의 스위칭 TFT(113b) 및 소거 TFT(109b)는 ON 상태로 된다. 동시에, 제 2 소스 신호선 구동기 회로(104)의 래치 회로(B)(104c)로부터 디지털 데이터 신호 중 제 2 비트가 제 2 신호선들 (Sb1 내지 Sbx)에 공급된다. 각 디지털 데이터 신호는 스위칭 TFT(113b)를 통해 EL 구동기 TFT(108b)의 게이트 전극에 공급된다. 또한, 전력 공급선들 (V1 내지 Vx)의 전력 공급 전위는 소거 TFT(109b)를 통해 EL 구동기 TFT(108a)의 게이트 전극에 인가되고, 그에 의해 EL 구동기 TFT(108a)를 OFF 상태로 만든다.
EL 소자(110)는 기록 기간(Ta1)에서의 EL 소자(110)와 같이, 각 제 1-라인 픽셀로의 디지털 데이터 신호의 입력에 따라 발광 상태 또는 비발광 상태에서 선택적으로 설정된다. 그래서, 제 1-라인 픽셀은 디스플레이를 실행한다.
다음, 게이트 신호는 다른 게이트 신호선들 (Gb2 내지 Gby)에 연속적으로 공급된다. 모든 게이트 신호선들 (Gb1 내지 Gby)이 선택되고 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta2)이라 칭하여진다.
기록 기간(Ta2)에서, 디지털 데이터 신호의 제 2 비트가 각 라인의 각 픽셀에 입력될 때, 앞서 유지되었던 디지털 데이터 신호 중 제 1 비트는 새롭게 기록된 디지털 데이터 신호 중 제 2 비트로 대치된다. 각 라인의 픽셀은 이와 같이 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr1)이 종료되고, 디스플레이 기간(Tr2)이 시작된다. 디지털 데이터 신호 중 제 2 비트는 다음 디지털 데이터 신호, 즉 디지털 데이터 신호 중 제 3 비트가 기록 기간(Ta2)에 입력될 때까지 각 라인의 각 픽셀에 유지된다 (도 8).
한편, 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되기 이전에, 다른 말로 하면, 기록 기간(Ta2)이 종료되기 이전에, 게이트 신호를 제 1 게이트 신호 구동기 회로(103)에서 게이트 신호선(Ga1)으로 공급하는 것은 다시 픽셀에 대한 디지털 데이터 신호 중 제 1 비트의 입력과 나란히 실행된다. 이 경우에는 게이트 신호선 구동기 회로의 쌍에서 기록 기간(Ta2)에 대해 사용된 제 2 게이트 신호선 구동기 회로(105) 이외의 회로, 즉 제 1 게이트 신호선 구동기 회로(103)가 기록 기간(Ta3)에서 사용된다. 실시예 1에서, 기록 기간(Ta2, Ta3)은 서로 오버랩된다. 그러나, 본 발명은 이에 제한되지 않는다. 같은 구동 방법은 또한 기록 기간(Ta2, Ta3)이 오버랩되지 않는 경우에도 사용될 수 있다. 또한, 모든 게이트 신호선들 (Ga1 내지 Gay)이 연속적으로 선택되고, 디지털 데이터 신호 중 제 3 비트가 모든 픽셀에 입력된다. 디지털 데이터 신호 중 제 3 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta3)이라 칭하여진다.
기록 기간(Ta3)에서, 디지털 데이터 신호 중 제 3 비트가 각 라인의 각 픽셀에 입력될 때, 앞서 유지되었던 디지털 데이터 신호의 제 2 비트는 새롭게 기록된 디지털 데이터 신호 중 제 3 비트와 대치된다. 각 라인의 픽셀은 이와 같이 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr2)은 종료되고, 디스플레이 기간(Tr3)은 시작된다. 디지털 데이터 신호 중 제 3 비트는 다음 디지털 데이터 신호, 즉 디지털 데이터 신호 중 제 4 비트가 기록 기간(Ta4)에 입력될 때까지 각 라인의 각 픽셀에 유지된다 (도 8).
상술된 동작은 디지털 데이터 신호 중 제6 비트가 픽셀에 입력될 때까지 반복적으로 실행된다. 결과적으로, 디스플레이 기간들 (Tr1 내지 Tr6)은 연속하여 순서대로 나타난다(도 8). 각 디지털 데이터 신호 중 제6 비트는 디지털 데이터 신호 중 제 1 비트가 다시 입력될 때까지 픽셀에 유지된다. 디지털 데이터 신호 중 제 1 비트가 다시 픽셀에 입력될 때, 디스플레이 기간(Tr6)은 종료된다. 이때, 프레임 기간도 또한 종료된다. 디스플레이 기간들(Tr1 내지 Tr6)의 그룹이 종료되면, 한 영상의 디스플레이가 완료될 수 있다. 한 영상이 본 발명의 구동 방법으로 디스플레이되는 기간은 프레임 기간(F)이라 칭하여진다. 각 디스플레이 기간들 (Tr1 내지 Tr6)은 대응하는 기록 기간들 (Ta1 내지 Ta6 중 하나)이 시작되는 순간으로부터 다음 기록 기간이 시작되는 순간까지의 시간 기간이다. 그래서, 각 디스플레이 기간들 (Tr1 내지 Tr6)은 기록 기간들 (Ta1 내지 Ta6)의 대응하는 쌍의 시작 시간 사이의 차이로 설정된다.
제 1 프레임 기간이 종료되면, 제 1 게이트 신호 구동기 회로(103)로부터의 게이트 신호는 다시 게이트 신호선(Ga1)으로 공급된다. 다음, 디지털 데이터 신호 중 제 1 비트는 픽셀로 입력되고, 제 1-라인 픽셀을 통한 디스플레이가 다시 디스플레이 기간(Tr1) 동안 실행된다. 다음, 상술된 동작이 반복된다.
정상적인 EL 디스플레이에서는 초 당 60개 이상의 프레임 기간을 설정하는 것이 바람직하다. 초 당 디스플레이되는 영상의 수가 60 이하이면, 깜빡거림이 쉽게 보여질 가능성이 있다.
디스플레이 기간 Tr의 길이는 Tr1 : Tr2 : Tr3 : Tr4 : Tr5 : Tr6 = 22 : 23 : 21 : 24 : 20 : 25가 되도록 설정된다. 디스플레이 기간의 조합으로, 원하는 그레이-스케일 디스플레이가 64개 그레이-스케일 중에서 실행될 수 있다.
한 프레임 기간에서 EL 소자에 의해 발광되는 디스플레이 기간의 길이의 총합을 요구하는 것은 그 프레임 기간에서 픽셀에 의해 디스플레이되는 그레이-스케일을 결정한다. 예를 들어, 모든 디스플레이 기간에서 발광하는 픽셀의 휘도가 100 %라 가정하면, 픽셀이 Tr3 및 Tr5에서 발광하는 경우, 5 %의 휘도가 표시될 수 있고, Tr1 및 Tr4가 선택되면, 32 % 휘도가 표시될 수 있다.
한 게이트 신호선 구동기 회로와의 기록 기간은 길이가 똑같다. 실시예 1에서는 기록 기간들 (Ta1 내지 Ta6)이 게이트 신호 구동기 회로의 쌍에 번갈아 지정되므로, Ta1 = Ta3 = Ta5이고, Ta2 = Ta4 = Ta6이 성립된다.
본 발명에서는 디스플레이 기간의 각 쌍의 각 합 Tr1 + Tr2, Tr2 + Tr3, ..., Tr6 + (다음 프레임에 대한 초기 디스플레이 기간 Tr1)이 기록 기간 중 대응하는 것의 길이 보다 크거나 같을 필요가 있다. 예를 들어, 실시예 1의 모든 기록 기간이 (Ta)와 같으면, 인접한 쌍의 디스플레이 기간의 합 중 가장 작은 것에 대응하는 Tr2 + Tr3는 기록 기간(Ta) 보다 크거나 같을 필요가 있다. 특별히, 디스플레이 기간의 합 Tr2 + Tr3은 (한 프레임 기간) x (8 + 2)/(20 + 21 + ... + 25)이므로, 기록 기간(Ta)의 길이가 (한 프레임 기간) x 10/63 보다 작거나 같을 필요가 있다. 또한, 한 게이트 신호선 구동기 회로로 기록하는 기록 기간의 길이의 합이 한 프레임 기간 보다 짧을 필요가 있다.
실시예 1의 구동 방법을 채택함으로써, TFT의 특성이 약간 변하더라도 동일한 게이트 전압이 인가될 때 출력되는 전류 흐름량의 변화는 억제될 수 있다. 그 결과로, 같은 전압을 갖는 신호가 TFT에 입력되더라도 TFT의 특성 변화에 의해 발생되는 인접한 픽셀 사이에서 EL 소자의 발광량의 큰 차이가 일어나는 상황을 방지하는 것이 가능하다.
실시예 1에서, 디스플레이 기간들 (Tr1 내지 Tr6)은 임의의 순서로 나타날 수 있다. 예를 들면, 디스플레이 기간은 한 프레임 기간에서 Tr1, Tr3, Tr5, Tr2, ...의 순서로 나타날 수 있다. 그러나, 디스플레이 기간의 인접한 각 쌍의 합 Tri + Trj (여기서, i 및 j는 1 보다 크거나 같고 n 보다 작거나 같은 다른 정수이다)은 선행하는 디스플레이 기간 Tri에 대응하는 기록 기간 Tai의 길이 보다 더 크거나 같을 필요가 있다.
실시예 1에서, 설명을 용이하게 하도록, 게이트 신호선 구동기 회로의 쌍은 기록 기간들 (Ta1 내지 Ta6)에 대해 번갈아 사용된다. 그러나, 본 발명은 이에 제한되지 않는다. 본 발명에서, 기록 기간의 인접한 각 쌍에 오버랩이 없으면, 두 게이트 신호선 구동기 회로 또는 한 게이트 신호선 구동기 회로는 인접한 쌍의 기록 기간 동안 구동하는데 사용될 수 있다. 한편, 본 발명에서 기록 기간의 인접한 쌍에 오버랩이 있으면, 2개의 오버랩 기록 기간에 대해 분리된 게이트 신호선 구동기 회로를 사용할 필요가 있다.
반대로 말하면, 실시예 1에서, 구동기 회로의 쌍은 기록 기간들 (Ta1 내지 Ta6)에 대해 번갈아 사용되므로, 기록 기간의 인접한 각 쌍이 오버랩되는가 여부는 문제가 되지 않는다. 같은 구동 방법은 기록 기간의 인접한 각 쌍이 오버랩되는 경우나 기록 기간의 인접한 각 쌍이 오버랩되지 않는 경우에서 사용될 수 있다.
실시예 1에서, 아무런 픽셀도 발광하지 않는 디스플레이 기간은 64 그레이-스케일 디스플레이에 필요한 6-비트 디지털 데이터 신호 이외의 모든 픽셀 (실시예 1에서는 항상 "0" 정보를 갖는 디지털 데이터 신호)에서 EL 소자의 비발광 상태를 선택하는 디지털 데이터 신호의 기록 기간을 더함으로써 설정될 수 있다. 이러한 기록 및 디스플레이 기간은 각각 비발광 기록 기간 및 비발광 디스플레이 기간이라 칭하여진다. 종래의 아날로그 구동의 경우, EL 소자는 EL 디스플레이가 완전히 백색의 디스플레이를 실행하도록 만들어질 때 연속적으로 발광한다. 이러한 조건은 EL층이 신속하게 변형되게 한다. 본 발명에서는 비발광 디스플레이 기간이 EL층의 변형을 제어하는 특정한 효과를 이루도록 설정될 수 있다.
본 발명에서, 디스플레이 기간 및 기록 기간은 서로 오버랩된다. 다른 말로 하면, 기록 기간에서도 각 픽셀을 통해 디스플레이를 실행하는 것이 가능하다. 그러므로, 한 프레임에서 디스플레이 기간의 길이의 총합의 비율 (듀티 비율)은 더 높은 값으로 설정될 수 있다. 특별히, 비발광 디스플레이 기간이 실시예 1과 같이 제공되는 경우, 듀티 비율은 100 %이다. 말할 필요도 없이, 적절한 비발광 디스플레이 기간은 100 % 보다 낮은 듀티 비율을 실현하도록 설정될 수 있다.
[실시예 2]
도 9를 참고로 본 발명의 구동 방법에 대한 또 다른 실시예로 256 그레이-스케일 디스플레이 시스템의 예가 설명된다.
실시예 2에서, EL 디스플레이는 도 1 내지 도 3에 도시된 구성을 갖는다. 실시예 2의 구동 방법에 대한 설명은 실시예 모드나 실시예 1에서 이미 설명된 점에 대해 간략화되어 이루어진다.
먼저, 제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 게이트 신호선(Ga1)에 공급되고, 디지털 데이터 신호는 제 1-라인 픽셀에 입력된다. 다음, EL 소자(110)는 디스플레이 기간(Tr1)을 통해 빛을 방사하거나 방사하지 않는다. 도 9는 특별히 제 1-라인 픽셀에 대해 디스플레이 기간만을 도시한다. 게이트 신호는 게이트 신호선들 (Ga2 내지 Gay)에 연속하여 공급되고, 디스플레이는 동시에 실행된다. 모든 게이트 신호선들 (Ga1 내지 Gay)이 선택되고 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력된 시간 기간은 기록 기간(Ta1)이다.
한편, 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력되기 이전에, 다른 말로 하면, 기록 기간(Ta1)이 종료되기 이전에, 게이트 신호를 제 2 게이트 신호선 구동기 회로(105)에서 게이트 신호선(Gb1)에 공급하는 것은 픽셀에 대한 디지털 데이터 신호 중 제 1 비트의 입력과 나란히 실행된다. 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr1)은 종료되고, 디스플레이 기간(Tr2)은 시작된다 (도 9). 게이트 신호는 연속하여 게이트 신호선들 (Gb2 내지 Gby)에 공급되고, 그에 의해 디스플레이를 실행한다. 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta2)이라 칭하여진다. 실시예 2에서, 기록 기간들 (Ta1, Ta2)은 서로 오버랩된다. 그러나, 본 발명은 이에 제한되지 않고, 같은 구동 방법은 기록 기간들(Ta1, Ta2)이 오버랩되지 않는 경우에 또한 사용될 수 있다.
한편, 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되기 이전에, 다른 말로 하면, 기록 기간(Ta2)이 종료되기 이전에, 게이트 신호를 제 1 게이트 신호선 구동기 회로(103)에서 게이트 신호선(Ga1)에 공급하는 것은 다시 픽셀에 대한 디지털 데이터 신호 중 제 2 비트의 입력과 나란히 실행된다. 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr2)은 종료되고, 디스플레이 기간(Tr3)은 시작된다 (도 9). 게이트 신호는 연속하여 게이트 신호선들 (Ga2 내지 Gay)에 공급되고, 그에 의해 디스플레이를 실행한다. 디지털 데이터 신호 중 제 3 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta3)이라 칭하여진다. 실시예 2에서, 기록 기간들(Ta2, Ta3)은 서로 오버랩된다. 그러나, 본 발명은 이에 제한되지 않고, 기록 기간들(Ta2, Ta3)은 서로 오버랩되지 않는 경우에도 같은 구동 방법이 또한 사용될 수 있다.
상술된 동작은 디지털 데이터 신호 중 제 10 비트가 픽셀에 입력될 때까지 반복적으로 실행된다. 결과적으로, 디스플레이 기간들 (Tr1 내지 Tr10)은 연속하여 순서대로 나타난다 (도 9). 디지털 데이터 신호 중 제 10 비트는 디지털 데이터 신호 중 제 1 비트가 다시 입력될 때까지 픽셀에 유지된다. 디지털 데이터 신호 중 제 1 비트가 다시 픽셀에 입력될 때, 디스플레이 기간(Tr10)은 종료된다. 이때, 프레임 기간도 또한 종료된다. 디스플레이 기간들 (Tr1 내지 Tr10)의 그룹이 종료되면, 한 영상의 디스플레이가 완료된다. 한 영상이 본 발명의 구동 방법으로 디스플레이되는 기간은 프레임 기간(F)이라 칭하여진다. 각 디스플레이 기간들 (Tr1 내지 Tr10)은 대응하는 기록 기간들 (Ta1 내지 Ta10 중 하나)이 시작되는 순간으로부터 다음 기록 기간들 (Ta2 내지 Ta10 중 하나와 다음 프레임에 대한 제 1 기록 기간 Ta1)이 시작되는 순간까지의 시간 기간이다. 그래서, 각 디스플레이 기간들 (Tr1 내지 Tr10)은 기록 기간들 (Ta1 내지 Ta10)의 대응하는 쌍의 시작 시간 사이의 차이에 의해 결정된다.
제 1 프레임 기간이 종료되면, 제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 다시 게이트 신호선(Ga1)으로 공급된다. 다음, 디지털 데이터 신호 중 제 1 비트는 픽셀로 입력되고, 제 1-라인 픽셀을 통한 디스플레이가 다시 디스플레이 기간(Tr1) 동안 실행된다. 다음, 상술된 동작이 반복된다.
디스플레이 기간들 (Tr1 내지 Tr10)의 길이의 비율들은 Tr1 : Tr2 : Tr3 : Tr4 : Tr5 : (Tr6 + Tr8 + Tr10) : Tr7 : Tr9 = 24 : 25 : 23 : 26 : 22 : 27 : 21 : 20이 되도록 설정된다. 또한, 디스플레이 기간들 Tr6, Tr8, Tr10은 Tr6 : Tr10 = 1 : 1 : 2가 되도록 설정된다. 기록 기간들 Tr6, Tr8, 및 Tr10에 입력되는 디지털 데이터, 즉 디지털 데이터 중 제6 비트, 제8 비트, 및 제 10 비트는 서로 똑같을 필요가 있다. 다른 말로 하면, 한 픽셀의 EL 소자가 디스플레이 기간들 Tr6, Tr8, 및 Tr10에서 같은 상태 (발광 또는 비발광 상태)일 필요가 있다. 이러한 설정은 256 그레이-스케일 레벨에서 원하는 레벨을 사용한 그레이-스케일 디스플레이를 가능하게 한다.
한 프레임 기간 동안의 디스플레이에서 한 픽셀의 그레이-스케일 레벨은 대응하는 EL 소자가 프레임 기간에 빛을 방사하는 디스플레이 기간의 길이의 총합을 계산함으로써 결정된다. 모든 디스플레이 기간을 통해 픽셀이 발광할 때 픽셀의 휘도가 100 %이면, 75 % 휘도는 기간들 Tr4, Tr6, Tr8, 및 Tr10을 통한 픽셀의 발광에 의해 표시될 수 있다. 또한, 16 % 휘도는 기간들 Tr2, Tr3, 및 Tr9를 통한 픽셀의 발광에 의해 표시될 수 있다.
한 게이트 신호선 구동기 회로로 기록하는 기록 기간은 길이가 똑같다. 실시예 2에서는 기록 기간(Ta1 내지 Ta10)이 게이트 신호선 구동기 회로의 쌍에 번갈아 지정되므로, Ta1 = Ta3 = Ta5 = Ta7 = Ta9 및 Ta2 = Ta4 = Ta6 = Ta8 = Ta10이 성립된다.
본 발명에서, 디스플레이 기간의 인접한 쌍의 각 합들 Tr1 + Tr2, Tr2 + Tr3, ..., Tr10 + (다음 프레임에 대한 초기 디스플레이 기간 Tr1)은 기록 기간 Ta1, Ta2, ..., Ta10 중 대응하는 것의 길이 보다 크거나 같을 필요가 있다. 예를 들어, 실시예 2의 모든 기록 기간이 (Ta)와 똑같으면, 디스플레이 기간의 인접한 쌍의 합 중 가장 작은 것에 대응하는 Tr8 + Tr9는 기록 기간 Ta 보다 크거나 같을 필요가 있다. 특별히, 디스플레이 기간의 합 Tr8 + Tr9는 (한 프레임 기간) x (32 + 1)/(20 + 21 + ... + 27)이므로, 기록 기간 Ta의 길이가 (한 프레임 기간) x 32/255 보다 작거나 같을 필요가 있다. 상술된 실시예 모드의 예에서 대응하는 값 (20/255)과 비교할 때, 실시예 2에서 디스플레이 기간의 인접한 쌍의 합 중 가장 작은 것은 (22/33)으로 감소될 수 있다. 결과적으로, 더 많은 수의 그레이-스케일 레벨을 실현하는 것이 가능하다. 또한, 한 게이트 신호선 구동기 회로로 기록하는 기록 기간의 길이의 합은 한 프레임 기간 보다 짧아질 필요가 있다.
그래서, 2n 그레이-스케일 디스플레이에 필요한 n 디스플레이 기간 중에서 기록 기간 보다 충분히 더 긴 일부 디스플레이 기간을 적절하게 분할하고 이러한 디스플레이 기간이 나타나는 순서를 최적화함으로써, 훨씬 더 짧은 디스플레이 기간이 실현되는 것이 가능하다. 디스플레이 기간이 더 분할되어 더해지면, 분할된 디스플레이 기간을 실현하는 기록 기간도 또한 제공된다. 분할 이전에 디스플레이 기간을 실현하도록 입력된 것과 같은 디지털 데이터는 또한 새롭게 부가된 기록 기간에 대해서도 사용된다.
즉, 실시예 2에서, 256 그레이-스케일 디스플레이에 필요한 8개 디스플레이 기간에서 가장 긴 기간은 3개로 분할되어, 3개로 분할된 기간의 길이는 1 : 1 : 2의 비율이 되고, 분할된 기간은 도 9에 도시된 순서로 설정된다. 이 방식으로, 기록 기간 Ta의 길이가 (한 프레임 기간) x 33/255 보다 작거나 같은 조건을 만족하면서, 더 짧은 디스플레이 기간을 설정하는 것이 가능하다. 이 경우, 3개의 기록 기간은 3개의 분할된 디스플레이 기간을 실현하도록 설정된다. 3개 기록 기간에 입력된 디지털 데이터 신호는 서로 동일하고, 분할 이전에 디스플레이 기간을 실현하도록 입력된 것과 같은 디지털 데이터 신호가 사용된다.
실시예 2의 구동 방법은 TFT의 특성이 일부 범위로 변화되더라도 TFT에 인가된 게이트 전압이 똑같을 때 TFT로부터 출력된 전류의 변화를 제한하는 것을 가능하게 만든다. 그래서, 같은 전압 레벨을 갖는 신호가 TFT로 입력될 때 TFT의 특성 변화로 인해 인접한 픽셀 사이의 EL 소자의 발광량에서 큰 차이가 발생되는 것을 방지하는 것이 가능하다.
실시예 2에서, 디스플레이 기간들 (Tr1 내지 Tr10)은 임의의 순서로 나타날 수 있다. 예를 들면, 디스플레이 기간은 한 프레임 기간에서 Tr1, Tr3, Tr5, Tr2, ...의 순서로 나타날 수 있다. 그러나, 디스플레이 기간의 인접한 각 쌍의 합 Tri + Trj (여기서, i 및 j는 1 보다 크거나 같고 n 보다 작거나 같은 다른 정수이다)이 선행하는 디스플레이 기간 Tri에 대응하는 기록 기간 Tai의 길이 보다 크거나 같을 필요가 있다.
실시예 2에서는 설명을 용이하게 하도록, 게이트 신호선 구동기 회로의 쌍이 기록 기간들 (Ta1 내지 Ta10)에 대해 번갈아 사용된다. 그러나, 본 발명은 이에 제한되지 않는다. 본 발명에서, 기록 기간의 인접한 각 쌍에 오버랩이 없으면, 두 게이트 신호선 구동기 회로 또는 한 게이트 신호선 구동기 회로는 인접한 쌍의 기록 기간 동안 구동하는데 사용될 수 있다. 한편, 본 발명에서 기록 기간의 인접한 쌍에 오버랩이 있으면, 2개의 오버랩 기록 기간에 대한 분리된 신호선 구동기 회로를 사용할 필요가 있다.
반대로 말하면, 실시예 2에서, 구동기 회로의 쌍은 기록 기간들 (Ta1 내지 Ta10)에 대해 번갈아 사용되므로, 기록 기간의 인접한 각 쌍이 오버랩되는가 여부는 문제가 되지 않는다. 기록 기간의 인접한 각 쌍이 오버랩되는 경우 및 기록 기간의 인접한 각 쌍이 오버랩되지 않는 경우에는 같은 구동 방법이 사용될 수 있다.
실시예 2에서, 아무런 픽셀도 발광하지 않는 디스플레이 기간은 256 그레이-스케일 디스플레이에 필요한 10-비트 디지털 데이터 신호 이외의 모든 픽셀 (실시예 2에서는 항상 "0" 정보를 갖는 디지털 데이터 신호)에서 EL 소자의 비발광 상태를 선택하는 디지털 데이터 신호의 기록 기간을 더함으로써 설정될 수 있다. 이러한 기록 및 디스플레이 기간은 각각 비발광 기록 기간 및 비발광 디스플레이 기간이라 칭하여진다. 종래의 아날로그 구동의 경우, EL 소자는 EL 디스플레이가 완전히 백색의 디스플레이를 실행하도록 만들어질 때 연속적으로 발광한다. 이러한 조건은 EL층이 신속하게 변형되게 한다. 본 발명에서는 비발광 디스플레이 기간이 EL층의 변형을 제어하는 특정한 효과를 이루도록 설정될 수 있다.
본 발명에서, 디스플레이 기간 및 기록 기간은 서로 오버랩된다. 다른 말로 하면, 기록 기간에서도 각 픽셀을 통해 디스플레이를 실행하는 것이 가능하다. 그러므로, 한 프레임에서 디스플레이 기간의 길이의 총합에 대한 비율 (듀티 비율)은 더 높은 값으로 설정될 수 있다. 특별히, 비발광 디스플레이 기간이 실시예 2와 같이 제공되는 경우, 듀티 비율은 100 %이다. 말할 필요도 없이, 적절한 비발광 디스플레이 기간은 100 % 보다 낮은 듀티 비율을 실현하도록 설정될 수 있다.
[실시예 3]
도 10을 참고로 본 발명의 EL 디스플레이에서 64 그레이-스케일 시스템의 또 다른 예가 설명된다. 실시예 3에서, EL 디스플레이는 도 1 내지 도 3에 도시된 구 성을 갖는다. 실시예 3의 방법은 실시예 모드나 실시예 1에서 이미 설명된 점에 대해 개요만 주어진다.
먼저, 제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 게이트 신호선(Ga1)에 공급되고, 디지털 데이터 신호는 제 1-라인 픽셀에 입력된다. 다음, EL 소자(110)는 디스플레이 기간(Tr1)을 통해 빛을 방사하거나 방사하지 않는다. 도 10은 특별히 제 1-라인 픽셀에 대해 디스플레이 기간을 도시한다. 게이트 신호는 게이트 신호선들 (Ga2 내지 Gay)에 연속하여 공급되고, 디스플레이는 동시에 실행된다. 모든 게이트 신호선들 (Ga1 내지 Gay)이 선택되고 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력된 시간 기간은 기록 기간(Ta1)이다.
한편, 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력되기 이전에, 다른 말로 하면, 기록 기간(Ta1)이 종료되기 이전에, 게이트 신호를 제 2 게이트 신호선 구동기 회로(105)에서 게이트 신호선(Gb1)에 공급하는 것은 픽셀에 대한 디지털 데이터 신호 중 제 1 비트의 입력과 나란히 실행된다. 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr1)은 종료되고, 디스플레이 기간(Tr2)은 시작된다 (도 10). 게이트 신호는 연속하여 게이트 신호선들 (Gb2 내지 Gby)에 공급되고, 그에 의해 디스플레이를 실행한다. 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta2)이라 칭하여진다. 실시예 3에서, 기록 기간들 (Ta1, Ta2)은 서로 오버랩된다. 그러나, 본 발명은 이에 제한되지 않고, 같은 구동 방법은 기록 기간들 (Ta1, Ta2)이 오버랩되지 않는 경우에 또한 사용될 수 있다.
한편, 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되기 이전에, 다른 말로 하면, 기록 기간(Ta2)이 종료되기 이전에, 게이트 신호를 제 1 게이트 신호선 구동기 회로(103)에서 게이트 신호선(Ga1)에 공급하는 것은 다시 픽셀에 대한 디지털 데이터 신호 중 제 2 비트의 입력과 나란히 실행된다. 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr2)은 종료되고, 디스플레이 기간(Tr3)은 시작된다 (도 10). 게이트 신호는 연속하여 게이트 신호선들 (Ga2 내지 Gay)에 공급되고, 그에 의해 디스플레이를 실행한다. 디지털 데이터 신호 중 제 3 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta3)이라 칭하여진다. 실시예 3에서, 기록 기간들 (Ta2, Ta3)은 서로 오버랩된다. 그러나, 본 발명은 이에 제한되지 않고, 기록 기간들 (Ta2, Ta3)이 서로 오버랩되지 않는 경우에도 같은 구동 방법이 또한 사용될 수 있다.
상술된 동작은 디지털 데이터 신호 중 제8 비트가 픽셀에 입력될 때까지 반복적으로 실행된다. 결과적으로, 디스플레이 기간들 (Tr1 내지 Tr8)은 연속하여 순서대로 나타난다 (도 10). 각 디지털 데이터 신호 중 제8 비트는 디지털 데이터 신호 중 제 1 비트가 다시 입력될 때까지 픽셀에 유지된다. 디지털 데이터 신호 중 제 1 비트가 다시 픽셀에 입력될 때, 디스플레이 기간(Tr8)은 종료된다. 이때, 프레임 기간도 또한 종료된다. 디스플레이 기간들 (Tr1 내지 Tr8)의 그룹이 종료되면, 한 영상의 디스플레이가 완료된다. 한 영상이 본 발명의 구동 방법으로 디스플레이되는 기간은 프레임 기간(F)이라 칭하여진다. 각 디스플레이 기간들 (Tr1 내지 Tr8)은 대응하는 기록 기간들 (Ta1 내지 Ta8 중 하나)이 시작되는 순간으로부터 다음 기록 기간들 (Ta2 내지 Ta8 중 하나와 다음 프레임에 대한 제 1 기록 기간 Ta1)이 시작되는 순간까지의 시간 기간이다. 그래서, 각 디스플레이 기간들 (Tr1 내지 Tr8)은 기록 기간들 (Ta1 내지 Ta8)의 대응하는 쌍의 시작 시간 사이의 차이에 의해 결정된다.
제 1 프레임 기간이 종료되면, 제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 다시 게이트 신호선(Ga1)으로 공급된다. 다음, 디지털 데이터 신호 중 제 1 비트는 픽셀로 입력되고, 제 1-라인 픽셀을 통한 디스플레이가 다시 디스플레이 기간(Tr1) 동안 실행된다. 다음, 상술된 동작이 반복된다.
실시예 3에서, 기록 기간들(Ta4, Ta8)에 입력된 모든 디지털 데이터 신호는 EL 소자의 비발광 상태를 선택하기 위한 신호이다. 결과적으로, 각 디스플레이 기간(Tr4, Tr8)은 모든 픽셀이 발광하지 않는 디스플레이 기간으로 설정된다. 이들 기록 및 디스플레이 기간은 각각 비발광 기록 기간 및 비발광 디스플레이 기간이라 칭하여진다. 종래의 아날로그 구동의 경우, EL 소자는 EL 디스플레이가 완전히 백색의 디스플레이를 실행하도록 만들어질 때 연속적으로 발광한다. 이러한 조건은 EL층이 신속하게 변형되게 한다. 본 발명에서는 비발광 디스플레이 기간이 EL층의 변형을 제한하는 특정한 효과를 이루도록 설정될 수 있다.
디스플레이 기간들 (Tr1 내지 Tr8)에서 6개 디스플레이 기간의 길이는, 비발광 디스플레이 기간을 제외하고, Tr1 : Tr2 : Tr3 : Tr5 : Tr6 : Tr7 = 23 : 24 : 22 : 21 : 25 : 20이 되도록 설정된다. 이들 디스플레이 기간의 조합을 선택함으로써 64 그레이-스케일 레벨에서 원하는 레벨을 사용해 그레이-스케일 디스플레이를 실행하는 것이 가능하다. 다른 디스플레이 기간에 대한 비발광 디스플레이 기간(Tr4, Tr8)의 길이의 비율은 자유롭게 결정될 수 있다.
한 프레임 기간 동안의 디스플레이에서 한 픽셀의 그레이-스케일 레벨은 대응하는 EL 소자가 프레임 기간에 빛을 방사하는 디스플레이 기간의 길이의 총합으로 결정된다. 비발광 디스플레이 기간을 제외한 모든 디스플레이 기간을 통해 픽셀이 발광할 때 픽셀의 휘도가 100 %이면, 76 % 휘도는 기간들 Tr2 및 Tr6을 통한 픽셀의 발광에 의해 표시될 수 있다. 또한, 11 % 휘도는 기간들 Tr3, Tr5, 및 Tr7을 통한 픽셀의 발광에 의해 표시될 수 있다.
한 게이트 신호선 구동기 회로로 기록하는 기록 기간은 길이가 똑같다. 실시예 3에서는 기록 기간들 (Ta1 내지 Ta8)이 게이트 신호선 구동기 회로의 쌍에 번갈아 지정되므로, Ta1 = Ta3 = Ta5 = Ta7 및 Ta2 = Ta4 = Ta6 = Ta8이 성립된다.
본 발명에서, 디스플레이 기간의 인접한 쌍의 각 합들 Tr1 + Tr2, Tr2 + Tr3, ..., Tr8 + (다음 프레임에 대한 초기 디스플레이 기간 Tr1)은 기록 기간 Ta1, Ta2, ..., Ta8 중 대응하는 것의 길이 보다 크거나 같을 필요가 있다. 실시예 3에서, 두 비발광 디스플레이 기간들(Tr4, Tr8)은 상기 조건이 만족되는 범위에서 자유롭게 설정될 수 있다. 또한, 한 게이트 신호선 구동기 회로로 기록하는 기록 기간의 길이의 합이 한 프레임 기간 보다 짧을 필요가 있다.
실시예 3의 구동 방법은 TFT의 특성이 일부 범위로 변화되더라도 TFT에 인가 된 게이트 전압이 똑같을 때 TFT로부터 출력된 전류의 변화를 제한하는 것을 가능하게 만든다. 그래서, 같은 전압 레벨을 갖는 신호가 TFT로 입력될 때 TFT의 특성 변화로 인해 인접한 픽셀 사이의 EL 소자의 발광량에서 큰 차이가 발생되는 것을 방지하는 것이 가능하다.
실시예 3에서, 디스플레이 기간들 (Tr1 내지 Tr8)은 임의의 순서로 나타날 수 있다. 그러나, 디스플레이 기간의 인접한 각 쌍의 합은 선행하는 디스플레이 기간에 대응하는 기록 기간의 길이 보다 크거나 같을 필요가 있다.
실시예 3에서는 설명을 용이하게 하도록, 게이트 신호선 구동기 회로의 쌍이 기록 기간들 (Ta1 내지 Ta8)에 대해 번갈아 사용된다. 그러나, 본 발명은 이에 제한되지 않는다. 본 발명에서, 기록 기간의 인접한 각 쌍에 오버랩이 없으면, 두 게이트 신호선 구동기 회로 또는 한 게이트 신호선 구동기 회로는 인접한 쌍의 기록 기간 동안 구동하는데 사용될 수 있다. 한편, 본 발명에서 기록 기간의 인접한 쌍에 오버랩이 있으면, 2개의 오버랩 기록 기간에 대한 분리된 신호선 구동기 회로를 사용할 필요가 있다.
반대로 말하면, 실시예 3에서, 구동기 회로의 쌍은 번갈아 사용되므로, 기록 기간의 인접한 각 쌍이 오버랩되는가 여부는 문제가 되지 않는다. 기록 기간의 인접한 각 쌍이 오버랩되는 경우 및 기록 기간의 인접한 각 쌍이 오버랩되지 않는 경우에는 같은 구동 방법이 사용될 수 있다.
디스플레이 기간 및 기록 기간은 서로 오버랩된다. 다른 말로 하면, 기록 기간에서도 각 픽셀을 통해 디스플레이를 실행하는 것이 가능하다. 그러므로, 한 프레임에서 디스플레이 기간의 길이의 총합에 대한 비율 (듀티 비율)은 더 높은 값으로 설정될 수 있다. 실시예 3에서 사용되는 바와 같이, 적절한 비발광 디스플레이 기간은 100 % 보다 낮은 듀티 비율을 실현하도록 설정될 수 있다.
[실시예 4]
도 11을 참고로 본 발명의 EL 디스플레이에서 64 그레이-스케일 시스템의 또 다른 예가 설명된다. 실시예 4에서, EL 디스플레이는 도 1 내지 도 3에 도시된 구성을 갖는다. 실시예 4의 구동 방법은 실시예 모드나 실시예 1에서 이미 설명된 점에 대해 개요만 주어진다.
먼저, 제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 게이트 신호선(Ga1)에 공급되고, 디지털 데이터 신호는 제 1-라인 픽셀에 입력된다. 동시에, EL 소자(110)는 디스플레이 기간(Tr1)을 통해 빛을 방사하거나 방사하지 않는다. 도 11은 특별히 제 1-라인 픽셀에 대해 디스플레이 기간을 도시한다. 게이트 신호는 게이트 신호선들 (Ga2 내지 Gay)에 연속하여 공급되고, 디스플레이는 동시에 실행된다. 모든 게이트 신호선들 (Ga1 내지 Gay)이 선택되고 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력된 시간 기간은 기록 기간(Ta1a)이다.
한편, 기록 기간(Ta1a)이 종료되기 이전에, 게이트 신호를 제 2 게이트 신호선 구동기 회로(105)에서 게이트 신호선(Gb1)에 공급하는 것은 픽셀에 대한 디지털 데이터 신호 중 제 1 비트의 입력과 나란히 실행된다. 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr1a)은 종료되고, 디스플레이 기간(Tr2a)은 시작된다 (도 11). 게이트 신호는 연속하여 게이트 신호선들 (Gb2 내지 Gby)에 공급되어, 디스플레이를 실행한다. 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta2a)이라 칭하여진다.
한편, 다른 말로 하면, 기록 기간(Ta2a)이 종료되기 이전에, 게이트 신호를 제 1 게이트 신호선 구동기 회로(103)에서 게이트 신호선(Ga1)에 공급하는 것은 다시 픽셀에 대한 디지털 데이터 신호 중 제 2 비트의 입력과 나란히 실행된다. 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr2a)은 종료되고, 디스플레이 기간(Tr3a)은 시작된다 (도 11). 게이트 신호는 연속하여 게이트 신호선들 (Ga2 내지 Gay)에 공급되어, 디스플레이를 실행한다. 디지털 데이터 신호 중 제 3 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta3a)이라 칭하여진다.
상술된 동작은 디지털 데이터 신호 중 제7 비트가 픽셀에 입력될 때까지 반복적으로 실행된다. 기록 기간(Ta7a) 이후에는 게이트 신호를 제 2 게이트 신호선 구동기 회로(105)에서 게이트 신호선(Gb1)으로 입력하는 것이 다시 실행된다. 디스플레이 기간(Tr7a)이 종료되면, 디스플레이 기간들 (Tr1a 내지 Tr7a)을 통한 한 영상의 디스플레이가 완료될 수 있다. 본 발명의 구동 방법으로 한 영상이 디스플레이되는 기간은 프레임 기간(F)이라 칭하여진다. 다음, 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 다음 프레임에 대한 제 1 디스플레이 기간(Tr1b)이 시작된다 (도 11). 게이트 신호는 연속하여 게이트 신호선들(Gb2 내지 Gby)에 공급되어, 디스플레이를 실행한다. 디지털 데이터 신호 중 제 1 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta1b)이라 칭하여진다.
한편, 기록 기간(Ta1b)이 종료되기 이전에, 게이트 신호를 제 2 게이트 신호선 구동기 회로(105)에서 게이트 신호선(Gb1)에 공급하는 것은 픽셀에 대한 디지털 데이터 신호 중 제 1 비트의 입력과 나란히 실행된다. 제 1-라인 픽셀에서, EL 소자(110)는 디지털 데이터 신호의 입력에 따라 빛을 방사하거나 방사하지 않고, 그에 의해 디스플레이를 실행한다. 즉, 디스플레이 기간(Tr1b)은 종료되고, 디스플레이 기간(Tr2b)은 시작된다 (도 11). 게이트 신호는 연속하여 게이트 신호선들 (Gb2 내지 Gby)에 공급되어, 디스플레이를 실행한다. 디지털 데이터 신호 중 제 2 비트가 모든 라인의 픽셀에 입력되는 시간 기간은 기록 기간(Ta2b)이라 칭하여진다.
상술된 동작은 디지털 데이터 신호 중 제7 비트가 픽셀에 입력될 때까지 반복적으로 실행된다. 결과적으로, 디스플레이 기간들 (Tr1a 내지 Tr7a, Tr1b 내지 Tr7b)은 연속하여 나타난다 (도 11). 각 디지털 데이터 신호 중 제7 비트는 디지털 데이터 신호 중 제 1 비트가 다시 입력될 때까지 픽셀에 유지된다. 디지털 데이터 신호 중 제 1 비트가 다시 픽셀에 입력될 때, 디스플레이 기간(Tr7b)은 종료되고, 프레임 기간도 동시에 종료된다. 각 디스플레이 기간들 (Tr1a 내지 Tr7a, Tr1b 내지 Tr7b)은 대응하는 기록 기간들 (Ta1a 내지 Ta7a 및 Ta1b 내지 Ta7b 중 하나)이 시작되는 순간으로부터 다음 기록 기간들 (Ta2a 내지 Ta7a, Ta1b 내지 Ta7b 중 하나와 다음 프레임에 대한 제 1 기록 기간 Ta1a)이 시작되는 순간까지의 시간 기간이다. 그래서, 각 디스플레이 기간은 기록 기간의 대응하는 쌍의 시작 시간 사이의 차이에 의해 결정된다.
제 1 프레임 기간이 종료되면, 제 1 게이트 신호선 구동기 회로(103)로부터의 게이트 신호는 다시 게이트 신호선(Ga1)으로 다시 입력된다. 결과적으로, 디지털 데이터 신호 중 제 1 비트는 픽셀로 입력되고, 제 1-라인 픽셀은 다시 디스플레이 기간(Tr1a)을 통해 디스플레이를 실행한다. 다음, 상술된 동작이 반복된다.
실시예 4에서, 기록 기간들(Ta7a, Ta7b)에 입력된 모든 디지털 데이터 신호는 EL 소자의 비발광 상태를 선택하기 위한 신호이다. 결과적으로, 각 디스플레이 기간들(Tr7a, Tr7b)은 모든 픽셀이 발광하지 않는 디스플레이 기간으로 설정된다. 이들 기록 및 디스플레이 기간은 각각 비발광 기록 기간 및 비발광 디스플레이 기간이라 칭하여진다. 종래의 아날로그 구동의 경우, EL 소자는 EL 디스플레이가 완전히 백색의 디스플레이를 실행하도록 만들어질 때 연속적으로 발광한다. 이러한 조건은 EL층이 신속하게 변형되게 한다. 본 발명에서는 비발광 디스플레이 기간이 EL층의 변형을 제한하는 특정한 효과를 이루도록 설정될 수 있다.
디스플레이 기간들 (Tr1a 내지 Tr7a, Tr1b 내지 Tr7b)에서 12개 디스플레이 기간의 비율들은 Tr1a : Tr2a : Tr3a : Tr4a : Tr5a : Tr6a = Tr1b : Tr2b : Tr3b : Tr4b : Tr5b : Tr6b = 23 : 22 : 24 : 21 : 25 : 20이 되도록 설정된다. 이들 디스플레이 기간의 조합을 선택함으로써 2n 그레이-스케일 레벨에서 원하는 레벨을 사용해 그레이-스케일 디스플레이를 실행하는 것이 가능하다. 다른 디스플레이 기간에 대한 비발광 디스플레이 기간들(Tr7a, Tr7b)의 길이의 비율은 자유롭게 결정될 수 있다.
한 프레임 기간 동안의 디스플레이에서 한 픽셀의 그레이-스케일 레벨은 대응하는 EL 소자가 프레임 기간에 빛을 방사하는 디스플레이 기간의 길이의 총합으로 결정된다. 비발광 디스플레이 기간을 제외한 모든 디스플레이 기간을 통해 픽셀이 발광할 때 픽셀의 휘도가 100 %이면, 76 % 휘도는 기간 Tr3a 및 Tr5a (또는 Tr3b 및 Tr5b)을 통한 픽셀의 발광에 의해 표시될 수 있다. 또한, 11 % 휘도는 기간 Tr2a, Tr4a, 및 Tr6a (또는 Tr2b, Tr4b, 및 Tr6b)을 통한 픽셀의 발광에 의해 표시될 수 있다.
한 게이트 신호선 구동기 회로로 기록하는 기록 기간은 각각 길이가 똑같다. 실시예 4에서는 기록 기간들 (Ta1a 내지 Ta7a, Ta1b 내지 Ta7b)이 게이트 신호선 구동기 회로의 쌍에 번갈아 지정되므로, Ta1a = Ta3a = Ta5a = Ta7a = Ta2a = Ta4a = Ta6a 및 Ta2b = Ta4b = Ta6b = Ta1b = Ta3b = Ta5b = Ta7b가 성립된다.
본 발명에서, 디스플레이 기간의 인접한 쌍의 각 합들 Tr1a + Tr2a, Tr2a + Tr3a, ..., Tr7a + Tr1b, Tr1b + Tr2b, Tr2b + Tr3b, ..., Tr7b + (다음 프레임에 대한 초기 디스플레이 기간 Tr1a)은 기록 기간들 Ta1a, Ta2a, ..., Ta7a, Ta1b, Ta2b, ..., 및 Ta7b 중 대응하는 것의 길이 보다 크거나 같을 필요가 있다. 실시예 4에서, 두 비발광 디스플레이 기간들(Tr7a, Tr7b)은 상기 조건이 만족되는 범위에서 자유롭게 설정될 수 있다.
실시예 4의 구동 방법은 TFT의 특성이 일부 범위로 변화되더라도 TFT에 인가된 게이트 전압이 똑같을 때 TFT로부터 출력된 전류의 변화를 제한하는 것을 가능 하게 만든다. 그래서, 같은 전압 레벨을 갖는 신호가 TFT로 입력될 때 TFT의 특성 변화로 인해 인접한 픽셀 사이의 EL 소자의 발광량에서 큰 차이가 발생되는 것을 방지하는 것이 가능하다.
실시예 4에서, 디스플레이 기간들 (Tr1a 내지 Tr7a, Tr1b 내지 Tr7b)은 임의의 순서로 나타날 수 있다. 그러나, 디스플레이 기간의 인접한 각 쌍의 합은 선행하는 디스플레이 기간에 대응하는 기록 기간의 길이 보다 크거나 같을 필요가 있다.
실시예 4에서는 설명을 용이하게 하도록, 게이트 신호선 구동기 회로의 쌍이 기록 기간들 (Ta1a 내지 Ta7a, Ta1b 내지 Ta7b)에 대해 번갈아 사용된다. 그러나, 본 발명은 이에 제한되지 않는다. 본 발명에서, 기록 기간의 인접한 각 쌍에 오버랩이 없으면, 두 게이트 신호선 구동기 회로가 인접한 쌍의 기록 기간 동안 구동하는데 사용되거나, 한 게이트 신호선 구동기 회로가 분리된 구동기 회로 대신에 사용될 수 있다. 한편, 본 발명에서 기록 기간의 인접한 쌍에 오버랩이 있으면, 2개의 오버랩 기록 기간에 대한 분리된 신호선 구동기 회로를 사용할 필요가 있다.
반대로 말하면, 실시예 4에서, 구동기 회로의 쌍은 번갈아 사용되므로, 기록 기간의 인접한 각 쌍이 오버랩되는가 여부는 문제가 되지 않는다. 기록 기간의 인접한 각 쌍이 오버랩되는 경우 및 기록 기간의 인접한 각 쌍이 오버랩되지 않는 경우에는 같은 구동 방법이 사용될 수 있다.
본 발명에서, 디스플레이 기간 및 기록 기간은 서로 오버랩된다. 다른 말로 하면, 기록 기간에서도 각 픽셀을 통해 디스플레이를 실행하는 것이 가능하다. 그러므로, 한 프레임에서 디스플레이 기간의 길이의 총합에 대한 비율 (듀티 비율)은 더 높은 값으로 설정될 수 있다. 실시예 4에서 사용되는 바와 같이, 적절한 비발광 디스플레이 기간은 100 % 보다 낮은 듀티 비율을 실현하도록 설정될 수 있다.
[실시예 5]
본 실시예에서는 도 5, 도 6, 및 도 7에 도시된 픽셀 구성이 도 3에 도시된 회로도 (구성)과 다른 경우의 예가 설명된다. 본 실시예에서, 참고번호(3801a, 3801b)은 스위칭 TFT(3804a, 3804b)의 게이트 배선 (신호선 일부)을 나타내고, (3802a, 3802b)은 스위칭 TFT(3804a, 3804b)의 소스 배선 (소스 신호선 일부)을 나타내고, (3806a, 3806b)는 EL 구동기 TFT를 나타내고, (3805a, 3805b)는 삭제 TFT를 나타내고, (3808)은 EL 소자를 나타내고, (3803)은 전류 공급선을 나타내고, 또한 (3807a, 3807b)는 캐패시터를 나타냄을 주목한다.
또한, 도 5는 전류 공급선(3803)이 게이트 배선(3801a, 3801b)에 평행하게 형성된 경우의 예이다. 도 5에서는 전류 공급선(3803) 및 게이트 배선(3801a, 3801b)이 오버랩되지 않는 구조가 형성된다. 그러나, 이들을 다른 층에 형성할 때, 막은 그들 사이의 절연막과 서로 오버랩되어 위치할 수 있다. 이 경우, 배타적인 표면적은 전류 공급선(3803) 및 게이트 배선(3801a, 3801b)에 의해 공유될 수 있고, 픽셀부는 더 높은 명석도로 이루어질 수 있다.
도 6 및 도 7은 두 픽셀 사이에 전류 공급선(3803)이 공통적인 경우의 예이다. 즉, 이는 두 픽셀이 전류 공급선(3803) 주위에서 선형적인 대칭성을 갖고 형성되는 것을 특징으로 한다. 이 경우에는 전류 공급선의 수가 감소될 수 있으므로, 픽셀부가 더 높은 명석도로 이루어질 수 있다.
더욱이, 도 6은 전류 공급선(3803) 및 소스 배선들(3802a, 3802b)이 평행하게 형성된 경우의 예이다. 도 7은 전류 공급선(3803) 및 게이트 배선들(3801a, 3801b)이 평행하게 형성된 경우의 예이다. 도 6 및 도 7에서, 소스 배선들(3802a 내지 3802d) 또는 게이트 배선들(3801a 내지 3801b) 중 하나와 오버랩되도록 전류 공급선(3808)을 제공하는 것이 가능할 때, 이들을 서로 오버랩되도록 제공하는 것이 효과적이다. 이 경우에는 전류 공급선의 수가 감소될 수 있으므로, 픽셀부는 더 높은 명석도로 이루어질 수 있다.
[실시예 6]
본 실시예에서는 본 발명을 사용하여 EL 디스플레이를 제작하는 예가 설명된다.
도 12a는 본 발명을 사용한 EL 디스플레이 디바이스의 상면도이다. 도 9a에서, 참고번호(4010)은 기판이고, 참고번호(4011)은 픽셀부이고, 참고 번호(4012a, 4012b)는 소스 신호측 구동기 회로이고, 또한 참고번호(4013a, 4013b)는 게이트 신호측 구동기 회로이다. 각 회로 및 전류 공급선은 FPC(4017)로 배선(4016a, 4016b, 4014a, 4014b, 4015)을 통해 외부 장비에 접속된다.
커버 물질(6000), 봉합 물질 (또한 수납 물질이라 칭하여지는)(7000), 및 밀폐 봉합 물질 (제 2 봉합 물질)(7001)은 적어도 픽셀부, 바람직하게 구동기 회로 및 픽셀부를 포함하도록 형성된다.
또한, 도 12b는 도 12a가 선 A-A'를 따라 절단된 본 발명의 EL 디스플레이 디바이스에 대한 단면 구조이다. 구동기 회로 TFT(4022a, 4022b)(여기 도면에서는 n-채널 TFT 및 p-채널 TFT가 조합된 CMOS 회로가 도시됨을 주목한다) 및 픽셀부 TFT(4023) (여기서는 EL 소자에 흐르는 전류를 제어하기 위한 EL 구동기 TFT만이 도시됨을 주목한다)는 기판(4010)에서 기저막(4021)상에 형성된다. TFT는 공지된 구조 (상단 게이트 구조 또는 하단 게이트 구조)를 사용하여 형성될 수 있다.
구동기 회로 TFT(4022a, 4022b) 및 픽셀부 TFT(4023)가 완료된 이후에, 픽셀 전극(4027)은 수지 물질로 구성된 층간 절연막 (레벨화막 (leveling film))(4026)에 형성된다. 픽셀 전극은 픽셀 TFT(4023)의 드레인에 전기적으로 접속되는 투명 전도성막으로 형성된다. 투명 전도성막으로는 산화인듐 및 산화주석 합성물(ITO라 칭하여지는) 또는 산화인듐 및 산화아연 합성물이 사용될 수 있다. 절연막(4028)은 픽셀 전극(4027)을 형성한 이후에 형성되고, 개방 부분은 픽셀 전극(4027)상에 형성된다.
다음에는 EL층(4029)이 형성된다. EL층(4029)은 공지된 EL 물질을 자유롭게 조합함으로써 적층 구조 또는 단일층 구조를 갖추어 형성될 수 있다 (홀 주입층, 홀 운송층, 발광층, 전자 운송층, 및 전자 주입층과 같은). 어느 구조를 사용하는가를 결정하는데는 공지된 기술이 사용된다. 또한, EL 물질은 저분자 물질 및 고분자 (폴리머 (polymer)) 물질로 존재한다. 저분자 물질을 사용할 때는 증발 건조 (evaporation)가 사용되지만, 고분자 물질이 사용될 때는 스핀 코팅 (spin coating), 프린팅 (printing), 및 잉크젯 프린팅 (ink jet printing)과 같이 쉬운 방법을 사용하는 것이 가능하다.
본 실시예에서, EL층은 새도우 마스크 (shadow mask)를 사용한 증발 건조에 의해 형성된다. 새도우 마스크를 사용하여 각 픽셀에 대해 다른 파장을 갖는 빛을 방사할 수 있는 방사층 (적색 방사층, 녹색 방사층, 및 청색 방사층)을 형성함으로써, 칼라 디스플레이가 가능해진다. 부가하여, CCM (charge coupled layer) 및 칼라 필터를 조합하는 방법 및 백색 발광층과 칼라 필터를 조합하는 방법과 같은 방법이 또한 사용될 수 있다. 물론, EL 디스플레이 디바이스는 또한 단일색광을 방사하도록 만들어질 수 있다.
EL층(4029)을 형성한 이후에는 음극(4030)이 EL층상에 형성된다. 음극(4030)과 EL층(4029) 사이의 인터페이스에 존재하는 습기나 산소를 가능한한 많이 소거하는 것이 바람직하다. 그러므로, 불활성 기체 대기에서 EL층(4029)을 피착하거나 진공내에서 음극(4030)을 피착하는 방법을 사용할 필요가 있다. 상기 막 피착은 본 실시예에서 다중-챔버 (chamber) 방법 (클러스터 툴 (cluster tool) 방법) 막 피착 장치를 사용함으로써 본 실시예에서 가능해진다.
본 실시예에서는 음극(4030)으로 LiF (불화리듐)막 및 Al (알루미늄)막의 적층 구조가 사용됨을 주목한다. 특별히, EL층(4029)에는 증발 건조에 의해 1 nm 두께의 LiF막이 형성되고, LiF막 위에는 300 nm 두께의 알루미늄막이 형성된다. 물론, MgAg 전극은 공지된 음극 물질로, 또한 사용될 수 있다. 배선(4016)은 다음 참고번호(4031)로 나타내어진 영역에서 음극(4030)에 접속된다. 배선(4016)은 미리 결정된 전압을 음극(4030)에 부여하는 전력 공급선이고, 전도성 페이스트 (paste) 물질(4032)을 통해 FPC(4017)에 접속된다.
참고번호(4031)로 나타내지는 영역에서 음극(4030) 및 배선(4016)을 전기적으로 접속시키기 위해, 층간 절연막(4026) 및 절연막(4028)에 접촉홀 (contact hole)을 형성할 필요가 있다. 접촉홀은 층간 절연막(4026)을 에칭할 때 (픽셀 전극에 접촉홀을 형성할 때)와 절연막(4028)을 에칭할 때 (EL층을 형성하기 이전에 오프닝 부분을 형성할 때) 형성될 수 있다. 또한, 절연막(4028)을 에칭할 때, 에칭은 한번에 층간 절연막(4026)으로의 모든 길에서 실행될 수 있다. 이 경우에는 층간 절연막(4026) 및 절연막(4028)이 같은 수지 물질이면, 양호한 접촉홀이 형성될 수 있다.
비활성화막 (passivation film)(6003), 충전용 (filling) 물질(6004), 및 커버 물질(6000)은 이와 같이 만들어진 EL 소자의 표면을 덮게 형성된다.
부가하여, 봉합 물질(700)은 커버 물질(6000)과 기판(4010) 사이에 형성되므로, EL 부분을 둘러싸게 되고, 밀폐 봉합 물질 (제 2 봉합 물질)(7001)은 봉합 물질(7000)의 외부에 형성된다.
충전용 물질(6004)은 이 지점에서 커버 물질(6000)을 결합시키는 접착제로 동작한다. 충전용 물질(6004)로는 PVC (polyvinyl chloride), 에폭시 수지 (epoxy resin), 실리콘 수지, PVB (polyvinyl butyral), 및 EVA (ethylene vinyl acetate)가 사용될 수 있다. 건조제가 충전용 물질(6004) 내부에 형성되면, 습기 흡수 효과가 계속 유지될 수 있어 바람직하다.
또한, 스페이서 (spacer)가 충전용 물질(6004) 내부에 포함될 수 있다. 스페이서는 BaO와 같은 분쇄 물질이고, 이는 스페이서 자체에 습기 흡수 기능을 제공 한다.
스페이서를 사용할 때, 비활성화막(6003)은 스페이서 압력을 완화시킬 수 있다. 또한, 수지막과 같은 막이 스페이서 압력을 완화시키도록 비활성화막으로부터 분리되어 형성될 수 있다.
더욱이, 커버 물질(6000)로는 유리 플레이트, 알루미늄 플레이트, 스테인레스 스틸 플레이트, FRP (fiberglass-reinforced plastic) 플레이트, PVF (polyvinyl fluride)막, Mylar막, 폴리에스테르 (polyester)막, 및 아크릴막이 사용될 수 있다. PVB 또는 EVA가 충전용 물질(6004)로 사용되면, 수십 μm의 알루미늄 호일이 PVF막 또는 Mylar막에 의해 샌드위치형으로 위치하는 구조를 갖춘 시트 (sheet)를 사용하는 것이 바람직하다.
그러나, EL 소자로부터의 빛 방사 방향 (빛 조사 방향)에 의존하여, 커버 물질(6000)이 빛 전송 특성을 가질 필요가 있다.
또한, 배선(4016)은 봉합 물질(7000), 봉합 물질(7001), 및 기판(4010) 사이의 갭 (gap)을 통해 FPC(4017)에 전기적으로 접속된다. 여기서는 배선(4016)이 설명되었지만, 배선(4014a, 4014b, 4015)도 또한 유사하게 봉합 물질(7001), 봉합 물질(7000), 및 기판(4010) 아래를 통과함으로써 FPC(4017)에 전기적으로 접속된다.
본 실시예에서, 커버 물질(6000)은 충전용 물질(6004)을 형성한 이후에 결합되고, 봉합 물질(7000)은 충전용 물질(6004)의 측면 표면 (노출 표면)을 커버하도록 부착되지만, 충전용 물질(6004)은 또한 커버 물질(6000) 및 봉합 물질(7000)을 부착한 이후에 형성될 수 있다. 이 경우, 충전용 물질 주입 오프닝은 기판(4010), 커버 물질(6000), 및 봉합 물질(7000)에 의해 형성된 갭을 통해 형성된다. 갭은 진공 상태 (10-2 Torr 보다 작거나 같은 압력)로 설정되고, 주입 오프닝을 충전용 물질을 포함한 탱크에 담근 이후, 갭 외부의 공기 압력이 갭 내부의 공기 압력 보다 높여지고, 충전용 물질이 갭을 채운다.
본 실시예의 구성을 실시예 1 또는 실시예 5의 구성과 자유롭게 조합함으로써 실시하는 것이 가능함을 주목한다.
[실시예 7]
도 13a 및 도 13b를 참고로 본 발명에 따른 실시예 6과 다른 형태로 제작되는 본 발명에 따른 EL 디스플레이의 예가 설명된다. 도 12a 및 도 12b에 대응하거나 동일한 구성성분 또는 일부는 같은 참고 문자로 나타내지고, 그에 대한 설명은 반복되지 않는다.
도 13a는 실시예 7의 EL 디스플레이에 대한 상면도이고, 도 13b는 도 13a의 선 A-A'을 따라 취해진 단면도이다.
EL 소자의 표면을 덮는 비활성화막(6003) 아래의 EL 디바이스의 내부 부분은 실시예 6과 같은 방식으로 형성된다.
또한, 필러 (filler)(6004)는 EL 소자를 덮도록 제공된다. 필러(6004)는 또한 커버 멤버(6000)를 결합시키는 접착물로 동작한다. 필러(6004)로는 PVC (polyvinyl chloride), 에폭시 수지, 실리콘 수지, PVB (polyvinyl butyral), 또는 EVA (ethylene-vinyl acetate)가 사용된다. 바람직하게, 필러(6004)에는 습기 흡수 효과를 유지하기 위해 건조제가 제공된다.
필러(6004)는 또한 스페이서를 포함한다. 스페이서는 스페이서 자체가 습기 흡수 효과를 갖도록 BaO 등의 입자를 갖는다.
스페이서가 제공되면, 비활성화막(6003)은 스페이서 압력의 영향을 감소시킬 수 있다. 스페이서 압력의 영향을 감소시키기 위해 비활성화막과 무관하게 수지막 등이 또한 제공될 수 있다.
커버 멤버(6000)로는 유리 시트, 알루미늄 시트, 스테인레스 스틸 시트, FRP (fiberglass-reinforced plastic) 시트, PVF (polyvinyl fluoride)막, Mylar막, 폴리에스테르막, 아크릴막 등이 사용된다. PVB 또는 EVA가 필러(6004)로 사용되면, 수십 m의 두께를 갖는 알루미늄 호일이 PVF 또는 Mylar막 사이에 샌드위치형으로 위치하는 구조를 갖는 시트를 사용하는 것이 바람직하다.
EL 소자로부터 발광 방향 (빛이 방사되는 방향)을 설정하기 위해서는 커버 멤버(6000)를 투명하게 만들 필요가 있다.
다음에, 커버 멤버(6000)는 필러(6004)를 사용해 결합된다. 이후에, 프레임 멤버(6001)는 필러(6004)에 의해 형성된 측면 표면 (노출 표면)을 커버하도록 부착된다. 프레임 멤버(6001)는 봉합 멤버(6002) (접착제로 동작하는)에 의해 결합된다. 바람직하게, 포토-세팅 수지 (photo-setting resin)가 봉합 멤버(6002)로 사용된다. 그러나, EL층의 열저항이 충분히 높으면, 서모세팅 수지 (thermosetting resin)가 사용될 수 있다. 봉합 멤버(6002)는 가능한한 효과적으로 산소 및 습기의 침투를 금지하는 특성을 갖는 것이 바람직하다. 건조제가 봉합 물질(6002)에 혼합될 수 있다.
또한, 배선(4016)은 봉합 멤버(6002)와 기판(4010) 사이의 갭을 통과함으로써 FPC(4017)에 전기적으로 접속된다. 배선(4016a)의 전기적 접속이 설명되었지만, 다른 배선들(4016b, 4014a, 4014b, 4015)도 또한 봉합 멤버(6002)와 기판(4010) 사이의 갭을 통과함으로써 FPC(4017)에 전기적으로 접속된다.
실시예 7에서, 필러(6004)가 제공된 이후에, 커버 멤버(600)는 결합되고, 프레임 멤버(6001)는 필러(6004)의 측면 표면 (노출 표면)을 커버하도록 부착된다. 그러나, 필런(6004)는 커버 멤버(6000) 및 프레임 멤버(6001)의 부착 이후에 제공될 수 있다. 이러한 경우, 기판(4010), 커버 멤버(6000), 및 프레임 멤버(6001)에 의해 형성된 공동 (cavity)과 통신하는 필러 주입홀이 형성된다. 공동은 진공 (10-2 Torr 이하)을 만들도록 비워지고, 주입홀이 욕조의 필러에 담궈지고, 또한 공동 외부의 공기 압력은 공동내의 공기 압력에 대해 증가되어, 그에 의해 공동을 필러로 채우게 된다.
실시예 7은 실시예 1 내지 실시예 5 중 임의의 것과 조합될 수 있음을 주목한다.
[실시예 8]
실시예 8에서는 도 14a 및 도 14b를 참고로 본 발명의 EL 디스플레이가 설명된다. 도 14a는 TFT 기판에 형성된 EL 소자의 봉합이 완료된 디바이스의 상태를 도시하는 상면도이다. 점선으로 나타내지는 참고번호(6801a, 6801b)는 소스 신호선 구동기 회로를 나타내고, (6802a, 6802b)는 배선 게이트 신호선 구동기 회로를 나타내고, 또한 (6803)은 픽셀부를 나타낸다. 또한, 참고번호(6804)는 커버 멤버를 나타내고, (6805)는 제 1 봉합 멤버를 나타내고, 또한 (6806)은 제 2 봉합 멤버를 나타낸다. 필러(6807) (도 14b를 참고)는 봉합된 기판 내부에 형성된 공간에 채워지고, 커버 멤버 및 TFT 기판 사이와 제 1 봉합 멤버(6805)에 의해 둘러싸인다.
참고번호(6808)은 한쌍의 소스 신호선 구동기 회로(6801a, 6801b), 한쌍의 게이트 신호선 구동기 회로(6802a, 6802b), 및 픽셀부(403)에 입력되는 신호를 전송하는 접속 배선을 나타낸다. 접속 배선(6808)은 외부 장비로의 접속 단자로 동작하는 FPC (Flexible Print Circuit)(409)로부터 비디오 신호 및 클럭 신호를 수신한다.
도 14b에는 도 14a의 선 A-A'을 따라 취해진 단면에 대응하는 도면이 도시된다. 도 14a 및 도 14b에서, 같은 참고번호는 같은 구성성분을 나타내는데 사용된다.
도 14b에 도시된 바와 같이, 픽셀부(6803) 및 소스 신호선 구동기 회로(6801a, 6801b)는 기판(6800)상에 형성된다. 픽셀부(6803)은 각각이 EL 소자로 흐르는 전류를 제어하기 위한 TFT(6851) (이후 EL 구동기 TFT라 칭하여지는) 및 TFT(6851)의 드레인에 전기적으로 접속된 픽셀 전극(6852) 등을 포함하는 다수의 픽셀로 구성된다. 실시예 8에서, EL 구동기 TFT(6851)는 P 채널 TFT로 형성된다. 더욱이, 소스 신호선 구동기 회로(6801a, 6801b)의 쌍은 각각 N 채널 TFT(6853a) 및 P 채널 TFT(6854a)가 상보적으로 조합된 COMS 회로; 및 N 채널 TFT(68536) 및 P 채널 TFT(68546)가 상보적으로 조합된 CMOS 회로를 사용하여 형성된다.
각 픽셀은 픽셀 전극 아래에 칼라 필터(R)(6855), 칼라 필터(G)(6856), 및 칼라 필터(B)(도시되지 않은)을 갖는다. 칼라 필터(R)는 적색광을 추출하는 칼라 필터이고, 칼라 필터(G)는 녹색광을 추출하는 칼라 필터이고, 또한 칼라 필터(B)는 청색광을 추출하는 칼라 필터이다. 칼라 필터(R)(6855), 칼라 필터(G)(6856), 및 칼라 필터(B)는 적색 발광 픽셀, 녹색 발광 픽셀, 및 청색 발광 픽셀에 각각 제공됨을 주목한다.
먼저, 이들 칼라 필터를 제공하는 경우의 효과로서, 방사되는 빛의 색 순도를 개선하는 것이 언급될 수 있다. 예를 들면, 적색은 적색 발광 픽셀로부터 EL 소자에서 조사된다 (실시예 8에서는 빛이 픽셀 전극측을 향하는 방향으로 조사된다). 이 적색광의 색 순도는 적색광이 적색광을 추출하는 칼라 필터를 통과하도록 허용함으로써 개선될 수 있다. 칼라 필터를 통한 색 순도의 이러한 개선은 유사하게 다른 녹색 및 청색광에도 적용될 수 있다.
칼라 필터를 제공하지 않는 종래의 구조에서, EL 디스플레이의 외부로부터 침투하는 가시 방사는 EL 소자의 발광층을 여기시키므로, 원하는 칼라가 구해질 수 없는 문제점이 발생된다. 그러나, 실시예 8에서와 같이 칼라 필터를 제공함으로써, 특정한 파장의 빛만이 EL 소자에 들어간다. 다른 말로 하면, EL 소자를 여기시키는 외부광의 결함이 방지될 수 있다.
구조에 칼라 필터를 제공한다는 제안은 과거부터 있었지만, 백색을 발하는 EL 소자가 그 구조에서 사용되는 EL 소자였음을 주목한다. 또 다른 파장의 빛은 이러한 경우 적색광을 추출하기 위해 절단되므로, 휘도의 감소를 초래한다. 그럼에도 불구하고, 예를 들어, EL 소자로부터 방사되는 적색광이 실시예 8에서 적색광을 추출하는 칼라 필터를 통과하게 되므로, 휘도의 감소는 없다.
다음에는 픽셀 전극(6852)이 투명 전도성막으로 형성되어 EL 소자의 양극으로 동작한다. 절연막(6857)은 픽셀 전극(6852)의 각 끝부분에 형성되고, 그에 의해 적색광을 방사하는 발광층(6858) 및 녹색광을 방사하는 발광층(6859)을 더 형성한다. 도면에 도시되지 않은 청색광을 방사하는 발광층도 인접한 픽셀에 제공됨을 주목한다. 칼라 디스플레이는 이와 같이 적색, 녹색, 및 청색에 대응하는 픽셀에 의해 실행된다. 청색을 추출하는 칼라 필터는 물론 청색을 방사하는 발광층이 형성된 픽셀에 제공된다.
발광층(6858, 6859)의 물질로는 유기체 물질 뿐만 아니라 비유기체 물질이 사용될 수 있음을 주목한다. 또한, 비록 여기서 도시된 구조는 발광층으로만 구성되지만, 이는 발광층이 전자 주입층, 전자 운송층, 홀 운송층, 또는 홀 주입층과 조합되는 적층 구조가 될 수 있음을 주목한다.
광저지 특성을 갖는 전도성막으로 이루어진 EL 소자의 음극(6860)은 각 발광층 상단에 형성된다. 음극(6860)은 모든 픽셀과 공유되는 공통 배선으로 동작하고, 접속 배선(6808)을 통해 FPC(6809)에 전기적으로 접속된다.
다음에는 제 1 봉합 멤버(6805)가 디스펜서 (dispenser) 등을 사용해 형성되고, 스페이서 (도시되지 않은)는 제 1 봉합 멤버를 커버 멤버(6804)에 결합시키도록 분사된다. 다음, 필러(6807)는 TFT 기판, 커버 멤버(6804), 및 제 1 봉합 멤버(6805)로 둘러싸인 공간에 진공 주입으로 채워진다.
실시예 8에서는 습기 흡수 물질(6861)로 산화바륨이 미리 필러(6807)에 부가된다. 비록 실시예 8에서는 습기 흡수 물질이 필러에 부가되지만, 이는 필러내에서 대량으로 분사되어 봉합될 수 있음을 주목한다. 부가하여, 도면에 도시되지 않은 스페이서의 물질로 습기 흡수 물질을 사용하는 것이 가능하다.
자외선 조사 또는 열로 필러(6807)를 경화시킨 이후에는 제 1 봉합 멤버(6805)에 형성된 오프닝 부분 (도시되지 않은)이 봉합된다. 제 1 봉합 멤버(6805)의 오프닝 부분을 봉합하면, 접속 배선(6808) 및 FPC(6809)는 전도성 물질(6862)을 사용해 전기적으로 접속된다. 다음, 제 2 봉합 물질(6806)은 제 1 봉합 멤버(6805) 및 FPC(6809) 일부의 측면 (노출면)을 덮도록 배치된다. 제 2 봉합 멤버(6806)는 제 1 봉합 멤버(6805)과 같은 물질로 형성될 수 있다.
상술된 바와 같은 방법을 사용하여 필러(6807)내에 EL 소자를 봉합시킴으로서, EL 소자는 외부 환경으로부터 완전히 절단되고, 습기 및 산소와 같은 유기체 물질의 산화 변형을 가속시키는 물질에 의한 외부 침입이 방지될 수 있다. 따라서, 높은 확실성을 갖는 EL 디스플레이 디바이스가 제작될 수 있다.
또한, 실시예 8에 따라, 현존하는 액정 디스플레이 제작 라인은 디바이스의 제작시 주요 투자를 효과적으로 감소시키도록 본 발명의 디바이스를 제작하는 것으로 전화될 수 있고, 다수의 발광 디바이스는 고수익 처리에 의해 한 기판상에 제작될 수 있으므로, 제작 비용이 현저하게 감소될 수 있다.
실시예 8은 실시예 1 내지 5 중 임의의 것과 조합될 수 있음을 주목한다.
[실시예 9]
실시예 9에서는 실시예 8에 도시된 EL 디스플레이에서 EL 소자로부터 방사되는 빛의 방사 방향과 칼라 필터의 배열이 다른 경우의 예가 도시된다. 비록 도 15a 및 도 15b를 참고로 설명이 이루어지지만, 기본 구조는 도 14a 및 도 14b와 똑같으므로, 공통된 참고번호가 사용되고, 수정된 구성성분만이 새로운 참고번호로 표시되어 설명된다.
실시예 9에서는 N 채널 TFT가 픽셀부(6901)의 EL 구동기 회로(6902)로 사용된다. 광저지 특성을 갖는 전도성막으로 형성된 픽셀 전극(6903)은 EL 구동기 회로(6902)의 드레인에 전기적으로 접속된다. 픽셀 전극(6903)은 실시예 9에서 EL 소자의 음극으로 동작한다.
투명 전도성막(6904)은 적색을 방사하는 발광층(6858) 및 녹색광을 방사하는 발광층(6859)에 형성되고, 이들은 본 발명을 사용하여 형성된다. 투명 전도성막(6904)은 EL 소자의 양극으로 동작한다.
부가하여, 실시예 9의 특성은 칼라 필터(R)(6905), 칼라 필터(G)(6906), 및 칼라 필터(B)(도시되지 않은)가 커버 멤버(6804)에 형성된다는 점이다. 실시예 9의 EL 소자의 구조를 채택하는 경우에, 발광층으로부터 방사된 빛은 커버 멤버측을 향한 방향이다. 그러므로, 도 15b의 구조를 채택함으로써, 칼라 필터는 빛의 경로 자리에 설치될 수 있다.
TFT 기판의 제작 단계는 실시예 9에서와 같이 커버 멤버(6804)상에 칼라 필터(R)(6905), 칼라 필터(G)(6906), 및 칼라 필터(B)(도시되지 않은)를 제공함으로써 단축될 수 있다. 결과적으로, 산출량 및 처리량의 개선과 같은 이점이 얻어질 수 있다.
실시예 9는 실시예 1 내지 5 중 임의의 것과 조합될 수 있음을 주목한다.
[실시예 10]
도 16에는 픽셀부의 단면 구조를 더 상세히 도시한다. 스위칭 TFT, 삭제 TFT, 및 EL 구동기 TFT의 접속은 각각 같은 구조가 될 수 있으므로, 도 16은 단지 하나의 스위칭 TFT, 삭제 TFT, 및 EL 구동기 TFT만을 도시한다.
도 16에서, 기판(3501)상에 형성된 스위칭 TFT(3502)는 공지된 방법으로 형성된 n-채널형 TFT를 사용해 제작된다. 본 실시예에서는 이중 게이트 구조가 사용된다. 그러나, 단일 게이트 구조는 2개의 TFT가 실제로 직렬 접속되는 구조로, OFF 전류값이 감소될 수 있는 이점을 갖는다. 비록 본 실시예에서는 이중 게이트 구조가 사용되지만, 단일 게이트 구조, 삼중 게이트 구조, 및 더 많은 수의 게이트를 처리하는 다중 게이트 구조가 또한 사용될 수 있음을 주목한다. 또한, 참고번호(38)는 스위칭 TFT(3502)의 게이트 전극(38a, 38b)을 서로 전기적으로 접속시키는 게이트 신호선을 나타낸다.
삭제 TFT(3504)는 n-채널 TFT이고, 공지된 방법을 사용하여 제작된다. 본 실시예에서는 이중 게이트 구조가 사용된다. 그러나, 이중-게이트 구조는 2개의 TFT가 실제로 직렬 접속된 구조로, OFF 전류값이 감소될 수 있는 이점을 갖는다. 비록 본 실시예에서는 이중 게이트 구조가 사용되지만, 단일 게이트 구조, 삼중 게이트 구조, 및 더 많은 수의 게이트를 처리하는 다중 게이트 구조가 또한 사용될 수 있음을 주목한다. 삭제 TFT(3504)의 드레인 배선(31)은 배선(36)에 의해 스위칭 TFT(3502)의 드레인 배선(35) 및 EL 구동 TFT의 게이트 전극(37)에 전기적으로 접속된다.
스위칭 TFT(3502) 및 삭제 TFT(3504)는 공지된 방법을 사용해 제작되는 p-채널 TFT를 할 수 있다. 스위칭 TFT(3502) 및 삭제 TFT(3504)는 같은 종류의 TFT(n-채널 또는 p-채널)를 사용하는 것이 바람직하다.
EL 구동 TFT(3503)는 공지된 방법을 사용해 제작되는 n-채널 TFT를 사용한다. EL 구동 TFT의 게이트 전극(37)은 배선(36)에 의해 스위칭 TFT(3502)의 드레인 배선(35) 및 삭제 TFT(3504)의 삭제 배선(31)에 전기적으로 접속된다.
EL 구동 TFT가 EL 소자를 통해 흐르는 전류의 크기를 제어하는 소자이므로, 이는 많은 양의 전류가 흐르고, 열 및 핫 캐리어 (hot carrier)로 인해 매우 변형되기 쉬운 소자이다. 그러므로, 게이트 절연막을 통해 게이트 전극과 오버랩되도록 LDD 영역이 EL 구동 TFT의 드레인측에 제공되는 본 발명의 구조가 효과적이다.
본 실시예의 도면에는 단일 게이트 구조의 EL 구동 TFT(3503)가 도시되지만, 이중 게이트 구조 또는 더 많은 수의 게이트를 처리하는 다중-게이트 구조도 사용될 수 있다. 부가하여, 다수의 TFT가 병렬로 접속되어, 효과적으로 다수의 채널 형성 영역으로 분리되고, 높은 효율성으로 열복사를 실행할 수 있는 구조도 또한 사용될 수 있다. 이 구조는 열로 인한 변형을 다루는데 효과적이다.
더욱이, 소스 배선(40)은 전력 공급선에 접속되어 일정한 전압이 항상 인가된다.
제 1 비활성화막(41)은 스위칭 TFT(3502), EL 구동 TFT(3503), 및 삭제 TFT(3504)에 형성되고, 레벨화막(42)은 절연 수지막으로부터 그의 상단에 형성된다. 레벨화막(42)을 사용하여 TFT로 인한 계단을 레벨화하는 것은 매우 중요하다. 추후 형성될 EL층은 매우 얇으므로, 결함이 있는 빛의 방사가 일어나는 경우가 있다. 그러므로, 가능한한 표면을 레벨화하여 EL층을 형성하기 위해, 픽셀 전극을 형성하기 이전에 레벨화를 실행하는 것이 바람직하다.
더욱이, 참고번호(43)는 높은 반사율을 갖는 전도성막으로 이루어진 픽셀 전극 (EL 소자 음극)을 나타내고, 이는 EL 구동 TFT(3503)의 드레인 영역에 전기적으로 접속된다. 알루미늄 합금막, 구리 합금막, 및 은 합금막이나 이들막의 적층과 같이, 낮은 저항의 전도성막을 사용하는 것이 바람직하다. 물론, 또 다른 전도성막을 갖는 적층 구조가 또한 사용될 수 있다.
부가하여, 발광층(45)은 절연막 (바람직하게 수지)으로 형성된 뱅크 (bank)(44a, 44b)에 의해 형성되는 그루브 (groove) (픽셀에 대응하는)에 형성된다. 도면에서는 단 하나의 픽셀만이 도시되지만, 발광층은 칼라 R (적색), G (녹색), 및 B (청색)에 각각 대응하도록 형성되어 분할됨을 주목한다. 유기체 EL 물질로는 π 공액 폴리머 (π conjugate polymer) 물질이 사용된다. 전형적인 폴리머 물질로는 PPV (polyparaphenylene vinylene), PVK (polyvinyl carbazole), 및 폴리플루오렌 (polyfluorane)이 주어질 수 있다.
몇가지 종류의 PPV 유기체 EL 물질이 있고, 예를 들어, Schenk, H., Becker, O., Gelsen, O., Kluge, E., Kreuder, W., 및 Spreitzer, H.의 "발광 다이오드를 위한 폴리머 (Polymers for Light Emitting Diodes)", Euro Display Proceedings, 1999, pp. 33-37 및 일본 특허 출원 공개 No. Hei 10-92576에 기록된 물질이 사용될 수 있음을 주목한다.
특정한 발광층으로, 시아노-폴리페닐렌 비닐렌 (cyano-polyphenylene vinylene)이 적색광 조사 발광층으로 사용되고, 폴리페닐렌 비닐렌 (olyphenylene vinylene)이 녹색광 조사 발광층으로 사용되고, 또한 폴리페닐렌 비닐렌 또는 폴리알킬페닐렌 (polyalkylphenylene)이 청색광 조사 발광층으로 사용될 수 있다. 막 두께는 30 내지 150 nm 사이 (바람직하게 40 내지 100 nm 사이)가 된다.
그러나, 상기의 예는 발광층으로 사용될 수 있는 유기체 EL 물질의 한 예로, 이들 물질에 대한 사용을 제한할 필요는 없다. EL층 (빛을 방사하고 이에 대한 캐리어 운동을 실행하는 층)은 발광층, 전하 운송층, 및 전하 주입층을 자유롭게 조합함으로써 형성될 수 있다.
예를 들면, 본 실시예는 발광층으로 폴리머 물질을 사용하는 예를 도시하지만, 저분자 유기체 EL 물질이 사용될 수 있다. 또한, 전하 운송층이나 전하 주입층으로 실리콘 탄화물과 같은 비유기체 물질을 사용하는 것이 가능하다. 유기체 EL 물질 및 비유기체 물질에 공지된 물질이 사용될 수 있다.
본 실시예에서는 발광층(45)상에 PEDOT (polythiophene) 또는 PAni (polyaniline)으로 형성된 홀 주입층(46)이 형성된 적층 구조의 EL층이 사용된다. 다음, 양극(47)은 투명 전도성막으로부터 홀 추입층(46)상에 형성된다. 발광층(45)에 의해 발생된 빛은 본 실시예에서 상단 표면 쪽으로 (TFT의 상단 쪽으 로) 조사되므로, 양극은 빛에 투명하여야 한다. 투명 전도성막으로는 산화인듐 및 산화 주석의 합성물, 또는 산화인듐과 산화아연의 합성물이 사용될 수 있다. 그러나, 낮은 열저항의 발광 및 홀 주입층을 형성한 이후에 형성되기 때문에, 가능한한 낮은 온도로 피착될 수 있는 물질을 사용하는 것이 바람직하다.
EL 소자(3505)는 양극(47)이 형성되는 위치에서 완료된다. 여기서 EL 소자(3505)로 칭하여지는 것은 픽셀 전극 (음극)(43), 발광층(45), 홀 주입층(46), 및 양극(47)으로 형성됨을 주목한다. 픽셀 전극(43)은 픽셀에 대한 면적과 거의 동일하므로, 전체적인 픽셀은 EL 디바이스로 동작한다. 그러므로, 발광 효율성이 매우 높고, 밝은 영상 디스플레이가 가능해진다.
부가하여, 본 실시예에서는 제 2 비활성화막(48)이 양극(47)상에 형성된다. 제 2 비활성화막(48)으로 질화실리콘막 또는 질산화실리콘막을 사용하는 것이 바람직하다. 이의 목적은 외부로부터 EL 소자를 고립시키는 것이고, 이는 유기체 EL 물질의 산화로 인한 변형을 방지하고, 유기체 EL 물질로부터 방사되는 기체를 제어한다는데 의미가 있다. 그래서, EL 디스플레이의 확실성이 상승될 수 있다.
본 발명의 EL 디스플레이는 도 16에서와 같이 구성된 픽셀로 이루어진 픽셀부를 갖고, 충분히 낮은 OFF 전류값을 갖는 스위칭 TFT, 삭제 TFT, 및 핫 캐리어 주입에 대해 강한 EL 구동기 제어 TFT를 갖는다. 그러므로, 높은 확실성을 갖고 양호한 영상 디스플레이가 가능한 EL 디스플레이 패널이 구해질 수 있다.
본 실시예의 구성은 실시예 1 내지 7의 구성과 선택적으로 조합됨으로서 실행될 수 있다.
[실시예 11]
본 실시예에서는 실시예 10에 언급된 픽셀부에서 EL 소자(3505)의 구조가 역전된 구성을 설명한다. 도 17을 참고한다. 부수적으로, 도 16에 도시된 구조와 다른 점은 EL 소자 중 일부와 EL 구동기 TFT에만 있으므로, 다른 것은 설명이 생략된다.
도 17을 참고로, EL 구동기 TFT(3503)는 공지된 방법에 의해 제작된 p-채널 TFT를 사용하여 형성된다.
본 실시예에서, 투명 전도성막은 픽셀 전극(양극)(50)으로 사용된다. 구체적으로, 전도성막은 산화인듐과 산화아연의 합성물로 구성된다. 물론, 산화인듐과 산화주석의 합성물로 구성된 전도성막도 사용될 수 있다.
그외에, 절연막의 뱅크(51a, 51b)가 형성된 이후, 폴리비닐카바졸 (polyvinylcarbazole)로 구성된 발광층(52)은 용액의 적용을 근거로 하여 형성된다. 발광층(52)은 포타시윰 아세틸아세토네이트 (potassium acetylacetonate) ("acacK"라 표시되는)로 구성된 전자 주입층(53)과, 알루미늄 합금으로 구성된 음극(54)으로 오버레이된다. 이 경우, 음극(54)은 또한 비활성화막으로 동작한다. 이와 같이, EL 소자(3701)가 형성된다.
본 실시예의 경우, 발광층(52)에 의해 발생된 빛은 화살표로 표시된 바와 같이 TFT로 형성된 기판 쪽으로 조사된다.
본 실시예의 구조는 실시예 1 내지 7의 구성과 선택적으로 조합됨으로서 실행될 수 있다.
[실시예 12]
도 3 및 도 5에서, 캐패시터는 EL 구동 TFT의 게이트 전극에 인가되는 전압을 유지하도록 제공된다. 그러나, 캐패시터는 생략될 수 있다. n-채널 TFT가 EL 구동 TFT로 사용되므로, EL 구동 TFT는 게이트 절연막을 통해 게이트 전극과 오버랩되도록 제공되는 LDD 영역을 갖는다. 이 영역에서는 게이트 캐패시터라 칭하여지는 여진 캐패시터 (parasitic capacitor)가 일반적으로 형성된다. 본 실시예는 여진 캐패시터가 EL 구동 TFT의 게이트 전극에 인가된 전압을 유지하도록 긍정적으로 사용되는 것을 특징으로 한다.
여진 캐패시터의 캐패시턴스는 상술된 게이트 전극이 LDD 영역과 오버랩되는 면적에 따라 변한다.
[실시예 13]
본 발명의 실시예는 도 21 내지 도 23을 사용하여 설명된다. 여기서는 픽셀부, 및 픽셀부 주변에 형성된 구동기 회로 부분의 TFT를 동시에 제작하는 방법이 설명된다. 설명을 간략화하기 위해, 구동기 회로에 대한 기본 회로로 CMOS 회로가 도시됨을 주목한다. 삭제 TFT, 스위칭 TFT, 및 EL 구동기 TFT는 각 픽셀에서 2개씩 제공되는 같은 구조를 갖는다. 삭제 TFT는 스위칭 TFT 또는 EL 구동기 TFT의 같은 방법에 의해 형성될 수 있으므로, 스위칭 TFT 및 EL 구동기 TFT는 본 실시예에서 픽셀 TFT로 하나씩 도시된다.
먼저, 도 21a에 도시된 바와 같이, 기저막(301)은 유리 기판(300)상에 300 nm의 두께로 형성된다. 본 실시예에서는 질산화실리콘막이 기저막(301)으로 적층 된다. 이때, 유리 기판(300)과 접촉하는 막에는 10 내지 25 wt%의 질소 농도를 설정하는 것이 적절하다. 부가하여, 기저막(301)이 열적 방사 효과를 갖는 것이 효과적이고, DLC (diamond-like carbon)막이 또한 제공될 수 있다.
다음에는 비결정질 실리콘막 (도면에 도시되지 않은)이 공지된 피착 방법에 의해 기저막(301)상에 50 nm의 두께로 형성된다. 이를 비결정질 실리콘막으로 제한할 필요는 없고, 비결정질 구조를 포함하는 반도체막 (미세결정 실리콘막을 포함하는)이라 가정하면, 또 다른 막이 형성될 수 있음을 주목한다. 부가하여, 비결정질 실리콘 게르마늄막과 같이, 비결정질 구조를 포함하는 합성물 반도체막도 또한 사용될 수 있다. 또한, 막 두께는 20 내지 100 nm로 이루어진다.
비결정질 실리콘막은 다음 공지된 기술에 의해 결정화되고, 결정질 실리콘막 (또는 다결정질 실리콘막 또는 폴리실리콘막이라 칭하여지는)(302)을 형성한다. 전기 용광로를 사용하는 열적 결정화, 레이저광을 사용하는 레이저 가열냉각 (annealing) 결정화, 및 직외선 램프를 사용하는 램프 가열냉각 결정화가 공지된 결정화 방법으로 존재한다. 본 실시예에서는 XeCl 기체를 사용하는 것과 같은, 엑사이머 (excimer) 레이저광을 사용하여 실행된다.
본 실시예에서는 선형으로 형성된 펄스 방사 엑사이머 레이저광이 사용되지만, 직사각형이 사용될 수 있고, 연속 방사 아르곤 레이저광 및 연속 방사 엑사이머 레이저광도 또한 사용될 수 있음을 주목한다.
본 실시예에서는 비록 결정질 실리콘막이 TFT의 활성층으로 사용되지만, 비결정질 실리콘막을 사용하는 것도 또한 가능하다.
스위칭 TFT의 활성층을 형성하는 것이 효과적이고, 여기서 비결정질 실리콘막에 의해 OFF 전류를 줄이고 결정질 실리콘막에 의해 EL 구동기 TFT의 활성층을 형성할 필요가 있음을 주목한다. 캐리어 이동성이 매우 낮고 OFF 전류가 쉽게 흐르지 않기 때문에, 전류는 비결정질 실리콘에서 어렵게 흐른다. 다른 말로 하면, 전류가 쉽게 흐르지 않는 비결정질 실리콘막과 전류가 쉽게 흐르는 결정질 실리콘막 모두의 이점이 이루어질 수 있다.
다음에는 도 21b에 도시된 바와 같이, 결정질 실리콘막(302)상에 130 nm의 두께를 갖는 산화실리콘막으로 보호막(303)이 형성된다. 이 두께는 100 내지 200 nm (바람직하게 130 내지 170 nm)의 범위내에서 선택된다. 더욱이, 실리콘을 포함하는 절연막이라면, 다른 막도 사용될 수 있다. 보호막(303)은 불순물을 부가하는 동안 결정질 실리콘막이 플라스마(plasma)에 직접 노출되지 않고, 불순물의 전용 농도 제어를 갖는 것이 가능하도록 형성된다.
다음, 보호막(303)상에는 레지스트 마스크 (resist mask)(304a, 304b)가 형성되고, n형 전도성을 부여하는 불순물 원소 (이후 n형 불순물 원소라 칭하여지는)가 부가된다. 주기율표 그룹 15에 있는 원소가 일반적으로 n형 불순물 원소로 사용되고, 전형적으로 인 또는 비소가 사용될 수 있음을 주목한다. 본 실시예에서는 PH3 (phosphine)이 질량의 분리 없이 플라스마 활성화되는 플라스마 도핑 방법이 사용되고, 인이 1 x 1018 atoms/cm3 농도로 부가됨을 주목한다. 물론, 질량 분리가 실행되는 이온 주입 방법도 사용될 수 있다.
선량(dose amount)은 n형 불순물 원소가 n형 불순물 영역(305)에 포함되어, 이 처리에 의해 2 x 1016 내지 5 x 1019 atoms/cm3 (전형적으로 5 x 1017 내지 5 x 1018 atoms/cm3 사이)의 농도로 형성되도록 조절된다.
다음에는 도 21c에 도시된 바와 같이, 보호막(303)이 소거되고, 부가된 n형 불순물 원소의 활성화가 실행된다. 공지된 활성화 기술이 활성화 수단으로 사용되지만, 본 실시예에서는 엑사이머 레이저광을 조사함으로써 활성화가 실행된다. 물론, 펄스 방사 억세이머 레이저 및 연속 방사 엑사이머 레이저가 모두 사용될 수 있고, 엑사이머 레이저광의 사용에 제한을 둘 필요는 없다. 목적은 부가된 불순물 원소의 활성화이고, 방사는 결정질 실리콘막이 녹지 않는 에너지 레벨로 실행되는 것이 바람직하다. 레이저 방사는 또한 대신에 보호막(303)으로 실행될 수 있음을 주목한다.
레이저광에 의한 불순물 원소의 활성화와 함께, 열처리 (용광로 가열냉각)에 의한 활성화가 또한 실행될 수 있다. 활성화가 열처리에 의해 실행될 때, 기판의 열저항을 고려하여, 450 내지 550 ℃ 정도로 열처리를 실행하는 것이 바람직하다.
n형 불순물 영역(305)의 주변에서, n형 불순물 영역(305)의 끝 부분과의 경계 부분 (접속 부분), 즉 n형 불순물 원소가 부가되지 않은 영역은 이 처리에 의해 윤곽이 그려진다. 이는 TFT가 추후 완성될 때, LDD 영역과 채널 형성 영역 사이에 매우 양호한 접속 부분이 형성될 수 있음을 의미한다.
결정질 실리콘막의 불필요한 부분은 도 21d에 도시된 바와 같이 다음에 소거되고, 아일랜드 (island) 형태의 반도체막 (이후 활성층이라 칭하여지는)(307 내지 310)이 형성된다.
다음, 도 21e에 도시된 바와 같이, 게이트 절연막(311)이 형성되어 활성층(307 내지 310)을 커버한다. 게이트 절연막(311)으로는 실리콘을 포함하고 10 내지 200 nm, 바람직하게 50 내지 150 nm의 두께를 갖는 절연막이 사용될 수 있다. 단일층 구조나 적층 구조가 사용될 수 있다. 본 실시예에서는 110 nm 두께의 질산화실리콘막이 사용된다.
이후에, 200 내지 400 nm의 두께를 갖는 전도성막이 형성되고 패턴화되어, 게이트 전극(312 내지 316)을 형성한다. 본 실시예에서, 게이트 전극, 및 전도성 경로를 제공하기 위해 게이트 전극에 전기적으로 접속된 배선 (이후 게이트 배선이라 칭하여지는)은 서로 다른 물질로 형성된다. 특별히, 게이트 배선은 게이트 전극 보다 더 낮은 저항률을 갖는 물질로 구성된다. 그래서, 섬세한 처리를 가능하게 하는 물질이 게이트 전극으로 사용되고, 게이트 배선은 더 작은 배선 저항을 제공하지만 섬세한 처리에 적절하지 않은 물질로 형성된다. 물론, 게이트 전극과 게이트 배선을 같은 물질로 형성하는 것이 가능하다.
게이트 전극은 단일층의 전도성막으로 구성될 수 있지만, 필요한 경우 2, 3, 또는 그 이상의 층을 갖는 적층막으로 게이트 전극을 형성하는 것이 바람직하다. 게이트 전극으로는 공지된 전도성 물질이 사용될 수 있다. 그러나, 섬세한 처리를 가능하게 하는 물질, 특별히 2 μm 이하의 라인 폭으로 패턴화될 수 있는 물질을 사용하는 것이 바람직함을 주목하여야 한다.
전형적으로, 탄탈 (Ta), 티타늄 (Ti), 몰리브덴 (Mo), 텅스텐 (W), 크롬 (Cr), 및 실리콘 (Si)에서 선택된 원소로 구성된 막, 상기 원소의 질화물의 막 (전형적으로 질화탄탈막, 질화텅스텐막, 또는 질화티타늄막), 상기 원소 조합의 합금막 (전형적으로 Mo-W 합금이나 Mo-Ta 합금), 또는 상기 원소의 규화물막 (전형적으로 규화텅스텐막이나 규화티타늄막)을 사용하는 것이 가능하다. 물론, 그 막은 단일층 또는 적층으로 사용될 수 있다.
본 실시예에서는 30 nm 두께를 갖는 질화텅스텐 (WN)막과 370 nm 두께를 갖는 텅스텐 (W)막의 적층막이 사용된다. 이는 스퍼터링 (sputtering)에 의해 형성될 수 있다. Xe, Ne 등의 불활성 기체가 스퍼터링 기체로 부가될 때, 스트레스로 인한 막 필링 (peeling)이 방지될 수 있다.
게이트 전극(313)은 이때 n형 불순물 영역(305)의 일부를 오버랩시키도록 형성되어, 각각 게이트 절연막(311)을 샌드위치형으로 위치시킨다. 이 오버랩 부분은 추후 게이트 전극과 오버랩되는 LDD 영역이 된다.
다음에는 도 22a에 도시된 바와 같이, 마스크로 게이트 전극(312 내지 316)과 자체 정렬된 방식으로 n형 불순물 원소 (본 실시예에서는 인이 사용된다)가 부가된다. 인은 불순물 영역에 부가되어 불순물 영역(305)의 1/10 내지 1/2 (전형적으로 1/4 내지 1/3)의 농도로 형성되도록 조절된다. 특별히, 1 x 1016 내지 5 x 1018 atoms/cm3 (전형적으로 3 x 1017 내지 3 x 1018 atoms/cm
3)의 농도가 바람직하다.
다음에는 도 22b에 도시된 바와 같이 게이트 전극 등을 커버하는 형상으로 레지스트 마스크(324a 내지 324d)가 형성되고, n형 불순물 원소 (본 실시예에서는 인이 사용된다)가 부가되어, 고농도로 인을 포함하는 불순물 영역(325 내지 329)을 형성한다. 여기서는 또한 PH3를 사용한 이온 도핑이 실행되고, 이들 영역의 인 농도가 1 x 1020 내지 1 x 1021 atoms/cm3 (전형적으로 2 x 1020 내지 5 x 1020 atoms/cm3)이 되도록 조절된다.
n-채널 TFT의 소스 영역 또는 드레인 영역은 이 처리에 의해 형성되고, 스위칭 TFT에서는 도 22a의 처리에 의해 형성된 n형 불순물 영역(320 내지 322) 일부가 남겨진다. 남겨진 이들 영역은 스위칭 TFT의 LDD 영역에 대응한다.
다음에는 도 22c에 도시된 바와 같이, 레지스트 마스크(324a 내지 324d)가 소거되고, 새로운 레지스트 마스크(332)가 형성된다. 다음, p형 불순물 원소 (본 실시예에서는 붕소가 사용된다)가 부가되어, 고농도로 붕소를 포함하는 불순물 영역(330, 331, 333, 334)을 형성한다. 여기서는 붕소가 부가되어 B2H6 (diborane)을 사용한 이온 도핑에 의해 3 x 1020 내지 3 x 1021 atoms/cm3 (전형적으로 5 x 1020 내지 1 x 1021 atoms/cm3)의 농도로 불순물 영역(330, 331, 333, 334)을 형성한다.
인은 이미 1 x 1016 내지 1 x 1018 atoms/cm3의 농도로 불순물 영역(330, 331, 333, 334)에 부가되지만, 붕소는 여기서 인의 농도의 적어도 3배인 농도로 부 가됨을 주목한다. 그러므로, 이미 완전히 형성된 n형 불순물 영역은 p형으로 변환되어, p형 불순물 영역으로 동작한다.
다음에는 레지스트 마스크(332)를 소거한 이후에, 각 농도로 활성층에 부가된 n형 또는 p형 불순물 원소가 활성화된다. 활성화의 수단으로는 용광로 가열냉각, 레이저 가열냉각, 또는 램프 가열냉각이 사용될 수 있다. 본 실시예에서는 열처리가 전기 용광로에서 질소 대기로 550℃에서 4 시간 동안 실행된다.
이때, 주위의 대기로부터 가능한한 많은 산소를 소거하는 것이 중요하다. 이는 작은 양의 산소가 존재하더라도, 게이트 전극의 노출 표면이 산화되므로, 저항을 증가시키고 게이트 전극과의 저항 접촉을 형성하는 것을 어렵게 만들기 때문이다. 따라서, 활성화 처리를 위한 주변 대기에서 산소의 농도는 1 ppm 이하, 바람직하게 0.1 ppm 이하로 설정된다.
활성화 처리가 완료된 이후에는 300 nm 두께를 갖는 게이트 배선(335)이 형성된다. 게이트 배선(335)에 대한 물질로는 주성분으로 알루미늄 (Al)이나 구리 (Cu)를 포함하는 금속막이 사용될 수 있다. 게이트 배선(335)은 스위칭 TFT의 게이트 전극(314, 315)에 전기적인 접속을 제공하도록 배열된다 (도 22d를 참고).
상술된 구조는 게이트 배선의 배선 저항이 상당히 감소되도록 허용하므로, 넓은 면적을 갖는 영상 디스플레이 영역 (픽셀부)이 형성될 수 있다. 특별히, 본 실시예에 따른 픽셀 구조는 10 인치 이상 (또는 30 인치 이상)의 대각선 크기를 갖는 디스플레이 화면을 갖는 EL 디스플레이 디바이스를 실현하는데 유리하다.
다음에는 도 23의 a에 도시된 바와 같이, 제 1 층간 절연막(336)이 형성된다. 제 1 층간 절연막(336)으로는 실리콘을 포함하는 단일층의 절연막이 사용되지만, 적층막도 사용될 수 있다. 또한, 400 nm 내지 1.5 μm의 막 두께가 사용될 수 있다. 본 실시예에서는 200 nm 두께의 질산화실리콘막상에 800 nm 두께의 산화실리콘막을 적층하는 구조가 사용된다.
부가하여, 열처리는 3 내지 100%의 수소를 포함하는 대기에서 300 내지 450℃로 1 내지 12 시간 동안 실행되어, 수소화를 실행한다. 이 처리는 열적으로 활성화되는 수소에 의해 반도체막에서 댕글링 결합 (dangling bond)을 수소 완료시키는 것이다. 또 다른 수소화 수단으로는 플라스마 수소화 (플라스마에 의해 활성화된 수소를 사용하는)가 또한 실행될 수 있다.
수소화 처리는 제 1 층간 절연막(336)을 형성하는 동안 삽입될 수 있음을 주목한다. 즉, 수소화 처리는 200 nm 두께의 질산화실리콘막을 형성한 이후에 상기와 같이 실행되고, 다음 나머지 800 nm 두께의 산화실리콘막이 형성된다.
다음에는 접촉홀이 제 1 층간 절연막(336)에 형성되고, 소스 배선(337 내지 340) 및 드레인 배선(341 내지 343)이 형성된다. 본 실시예에서는 이 전극이 스퍼터링 방법에 의해 100 nm 두께를 갖는 티타늄막, 티타늄을 포함하고 300 nm 두께를 갖는 알루미늄막, 및 150 nm 두께를 갖는 티타늄막이 연속적으로 형성된 3-층 구조의 적층막으로 구성된다. 물론, 다른 전도성막이 사용될 수 있다.
다음에는 50 내지 500 nm (전형적으로 200 내지 300 nm)의 두께로 제 1 비활성화막(344)이 형성된다. 본 실시예에서는 300 nm 두께의 질산화실리콘막이 제 1 비활성화막(344)으로 사용된다. 이는 또한 질화실리콘막으로 대치될 수 있다. 질산화실리콘막의 형성 이전에 H2 또는 NH3와 같이 수소를 포함하는 기체를 사용하여 플라스마 처리를 실행하는 것이 효과적임을 주목한다. 이 처리에 의해 활성화되는 수소는 제 1 층간 절연막(336)에 공급되고, 제 1 비활성화막(344)의 막 질은 열처리를 실행함으로써 개선된다. 동시에, 제 1 층간 절연막(336)에 부가된 수소는 더 낮은 측으로 확산되어, 활성층이 효과적으로 수소화될 수 있다.
다음에는 도 23의 b에 도시된 바와 같이, 유기체 수지로 구성된 제 2 층간 절연막(345)이 형성된다. 유기체 수지로는 폴리이미드 (polyimide), 폴리아미드 (polyamide), 아크릴 (acryl), BCB (benzocyclobutene) 등을 사용하는 것이 가능하다. 특히, 제 1 층간 절연막(345)이 주로 레벨화에 사용되므로, 레벨화 특성이 뛰어난 아크릴이 바람직하다. 본 실시예에서, 아크릴막은 TFT로 형성된 계단 부분을 레벨화하기에 충분한 두께로 형성된다. 그 두께는 1 내지 5 μm (보다 바람직하게 2 내지 4 μm)인 것이 적절하다.
다음, 제 2 층간 절연막(345) 및 제 1 비활성화막(344)에는 드레인 배선(343)에 이르도록 접촉홀이 형성되어, 픽셀 전극(346)이 형성된다. 본 실시예에서는 10 내지 20 wt% 산화아연이 부가된 산화인듐으로 형성되는 120 nm 두께의 투명 전도성막이 픽셀 전극(346)으로 사용된다.
다음에는 도 23의 c에 도시된 바와 같이, 수지 물질로 구성된 뱅크(347)가 형성된다. 뱅크(347)는 1 내지 2 μm 두께의 아크릴막이나 폴리이미드막을 패턴화함으서 형성된다. 뱅크(347)는 픽셀 사이에 스트라이프 (stripe) 형태로 형성된다. 본 실시예에서, 뱅크(347)는 소스 배선(339)의 상단을 따라 형성되지만, 게이트 배선(336)의 상단을 따라 형성될 수 있다. 뱅크(347)는 뱅크(347)를 형성하는 수지 물질에 대해 탄소 등을 포함함으로써 차폐막으로 사용될 수 있다.
다음에는 대기에 노출되지 않고 증기 피착 방법에 의해 EL층(348) 및 음극 (MgAg 전극)(349)이 연속하여 형성된다. EL층(348)의 두께는 80 내지 200 nm (전형적으로 100 내지 120 nm)이고, 음극은 180 내지 300 nm (전형적으로 200 내지 250 nm)이다. 본 실시예에서는 단 하나의 픽셀 전극만이 도면에 도시되고, 이때 적색광을 방사하는 EL층, 녹색광을 방사하는 EL층, 및 청색광을 방사하는 EL층이 동시에 형성된다.
이 처리에서, EL층(348) 및 음극(349)은 적색에 대응하는 픽셀, 녹색에 대응하는 픽셀, 및 청색에 대응하는 픽셀에 대해 순차적으로 형성된다. 그러나, EL층(348)은 해결 허용공차가 열악하므로, 이들은 사진석판술을 사용하지 않고 각 칼라에 대해 독립적으로 형성되어야 한다. 그래서, 금속 마스크를 사용해 원하는 것을 제외한 픽셀을 마스크 처리하고, 원하는 픽셀에 대한 EL층(348) 및 음극(349)을 선택적으로 형성하는 것이 바람직하다.
즉, 마스크는 적색에 대한 픽셀을 제외한 모든 면적을 감추도록 설정되고, 이 마스크를 사용하여, EL층 및 음극이 적색광을 방사하도록 선택적으로 형성된다. 다음에, 마스크는 녹색에 대한 픽셀을 제외한 모든 면적을 감추도록 설정되고, 이 마스크를 사용하여, EL층 및 음극이 녹색광을 방사하도록 선택적으로 형성된다. 다음에, 유사하게, 마스크는 청색에 대한 픽셀을 제외한 모든 면적을 감추도록 설정되고, 이 마스크를 사용하여, EL층 및 음극이 청색광을 방사하도록 선택적으로 형성된다. 비록 상기에 다른 마스크가 사용되었지만, 같은 마스크를 각각 사용하는 것이 또한 허용가능하다. 모든 픽셀에 EL층 및 음극이 형성될 때까지 진공 상태를 깨지 않고 처리를 실행하는 것이 바람직하다.
EL층은 4개층의 다른 발광층, 양의 홀 주입층, 양의 홀 운송층, 발광층, 및 전자 주입층을 갖는다. 다양한 조합의 예가 이미 보고되었고, 이들 중 임의의 것을 사용하는 것이 가능하다. EL층(348)으로는 공지된 물질이 사용될 수 있다. 공지된 물질의 바람직한 예는 구동 전압을 고려하여 유기체 물질이 된다. 본 실시예에서는 또한 MgAg 전극이 EL 전극의 음극으로 사용된다. 그러나, 임의의 다른 공지된 물질이 사용될 수 있다.
도 23의 c에 도시된 바와 같은 구조를 갖는 활성 매트릭스 기판은 이와 같이 완료된다. 뱅크(347)의 형성 이후, 비활성화막(351)이 형성될 때까지 막을 형성하는 처리를 위해, 연속하여 대기에 노출되지 않고 박막 피착 장치의 다중-챔버 방법 (또는 라인내 (in-line) 방법을 사용하는 것이 효과적임을 주목한다.
본 실시예의 활성 매트릭스 기판에서, 최적 구조를 갖는 TFT는 픽셀부 뿐만 아니라 구동기 회로 부분에서도 배열되고, 그에 의해 매우 높은 확실성을 나타내고 동작 성능을 증가시킨다. 결정화 단계에서는 결정성을 증가시키도록 Ni 등과 같은 금속 촉매를 도핑하는 것이 가능하다. 이에 따라, 소스 신호 구동기 회로의 구동 주파수는 10 MHz 이하로 설정될 수 있다.
먼저, 동작 속도를 가능한한 많이 강하시키지 않도록 핫 캐리어 주입을 감소시키는 구조를 갖는 TFT는 구동기 회로 부분을 형성하는 CMOS 회로의 n-채널 TFT(205)로 사용된다. 여기서 구동기 회로는 라인 (line) 순차 구동에서 쉬프트 레지스터, 버퍼, 레벨 쉬프터, 래치를 포함하고, 도트 (dot) 순차 구동에서 전송 게이트를 포함함을 주목한다.
실시예 1의 경우에서는 도 23의 c에 도시된 바와 같이, n-채널 TFT(205)의 활성층이 소스 영역(355), 드레인 영역(356), LDD 영역(357), 및 채널 형성 영역(358)으로 구성된다. LDD 영역(357)은 게이트 절연막(311)을 통해 게이트 전극(313)과 오버랩된다.
동작 속도를 강하시키지 않도록 고려하는 이유는 LDD 영역이 드레인 영역측에만 형성되기 때문이다. 이 n-채널 TFT(205)에서는 OFF 전력값에 많은 관심을 기울일 필요가 없고, 그 보다는 동작 속도에 중요성을 두는 것이 더 낫다. 그래서, LDD 영역(357)이 저항 구성성분을 최소로 감소시키도록 게이트 전극을 완전히 오버랩하게 만들어지는 것이 바람직하다. 즉, 오프셋 (offset)을 소거하는 것이 바람직하다.
더욱이, 핫 캐리어의 주입으로 인해 CMOS 회로에서 p-채널 TFT(206)가 변형되는 것은 거의 무시할만하므로, p-채널 TFT(206)에 LDD 영역을 제공할 필요가 없다. 물론, n-채널 TFT(205)에 대한 것과 유사하게, 핫 캐리어에 대한 대응책으로 LDD 영역을 제공하는 것이 가능하다.
구동기 회로 중, 채널 형성 영역에서 양방향으로 큰 전류가 흐르는 CMOS 회로가 사용됨을 주목한다. 즉, 소스 영역 및 드레인 영역의 역할이 상호 교환된다. n-채널 TFT가 CMOS 회로에 사용되는 경우, LDD 영역은 채널 형성 영역의 양측 사이 에 채널 형성 영역을 삽입하도록 배치된다. 한 예로, 도트 순차 구동에 사용되는 전송 게이트가 주어질 수 있다. 부가하여, 구동기 회로 중, OFF 전류값을 가능한한 작게 제어할 필요가 있는 CMOS 회로가 사용될 때, LDD 영역의 일부가 게이트 절연막을 통해 게이트 전극과 오버랩되는 구조를 갖는 n-채널 TFT를 사용하는 것이 바람직하다. 그 효과는 EL 구동기 TFT(202)의 설명에서 이미 언급되었다. 한 예로, 도트 순차 구동에 사용되는 전송 게이트가 또한 주어질 수 있다.
실제로, 대기에 노출되지 않도록 투과성 봉합 물질 또는 기체 누설이 거의 없는 고밀폐 보호막 (적층막이나 자외선 경화 수지막과 같은)을 사용함으로써, 도 23의 c를 통해 완료된 이후 패키징 (packaging) (봉합)을 부가하여 실행하는 것이 바람직함을 주목한다. 봉합 물질 내부를 불활성 환경으로 만들고, 봉합 물질내에 건조제 (예를 들면, 산화바륨)를 배치함으로써, EL 소자의 확실성이 증가된다.
더욱이, 포장 처리 등에 의해 밀폐성이 증가된 이후, 기판상에 형성된 소자나 회로로부터의 출력 단자와 외부 신호 단자를 접속시키는 코넥터 (FPC, flexible printed circuit)가 부착되어, 제작품을 완성한다. 완성된 제작품은 운송될 수 있는 이러한 상태로 본 명세서를 통해 EL 디스플레이 디바이스(또는 EL 모듈)라 칭하여진다.
[실시예 14]
본 실시예에서는 도 1에 의해 도시된 소스 신호선 구동기 회로(102) 또는 소스측 구동기 회로(104)의 상세한 구조가 설명된다. 본 발명에서 사용되는 소스 신호측 구동기 회로의 예에 대한 회로도는 도 24에 도시된다.
쉬프트 레지스터(801), 래치(A)(802), 및 래치(B)(803)는 도면에 도시된 바와 같이 배열된다. 래치(A)(802) 및 래치(B)(803)의 한 그룹은 본 실시예에서 4개의 소스 신호선 (S_a 내지 S_d)에 대응한다. 또한, 본 실시예에서는 신호 전압의 진폭에 대한 폭을 변화시키는 레벨 쉬프터가 형성되지 않지만, 이는 설계자에 의해 적절하게 형성될 수 있다.
클럭 신호(CLK), CLK의 극성이 반전된 클럭 신호(CLKB), 시작 펄스(SP), 및 구동기 방향 전환 신호(SL/R)는 각각 도면에 도시된 배선에 의해 쉬프트 레지스터(801)에 각각 입력된다. 또한, 외부로부터 입력된 디지털 데이터 신호(VD)는 도면에 도시된 배선에 의해 래치(A)(802)에 입력된다. 래치 신호(S_LAT), 및 (S_LAT)의 극성이 반전된 신호(S_LSTb)는 도면에 도시된 배선에 의해 래치(B)(803)에 입력된다.
래치(A)(802)의 상세한 구조에 대해, 소스 신호선(S_a)에 대응하는 래치(A)(802)의 일부예(804)가 설명된다. 래치(A)(802)의 일부(804)는 2개의 클럭 인버터와 2개의 인버터를 갖는다.
래치(A)(802)의 일부(804)의 상면도는 도 25에 도시된다. 참고번호(831a, 831b)는 각각 래치(A)(802)의 일부(804)의 한 인버터를 형성하는 TFT의 활성층을 나타내고, 참고번호(836)은 한 인버터를 형성하는 TFT의 공통 게이트 전극을 나타낸다. 또한, 참고번호(832a, 832b)는 각각 래치(A)(802)의 일부(804)의 한 인버터를 형성하는 또 다른 TFT의 활성층을 나타내고, 참고번호(837a, 837b)는 각각 활성층(832a, 832b)에 형성된 게이트 전극을 나타낸다. 게이트 전극(837a, 837b)은 전 기적으로 접속됨을 주목한다.
참고번호(833a, 833b)는 각각 래치(A)(802)의 일부(804)의 한 클럭 인버터를 형성하는 TFT의 활성층을 나타낸다. 게이트 전극(838a, 838b)은 활성층(833a)상에 형성되어, 이중 게이트 구조가 된다. 또한, 게이트 전극(838b, 839)은 활성층(833b)상에 형성되어, 이중 게이트 구조가 된다.
참고번호(834a, 834b)는 각각 래치(A)(802)의 일부(804)의 또 다른 클럭 인버터를 형성하는 TFT의 활성층을 나타낸다. 게이트 전극(839)은 활성층(834a)상에 형성되어, 이중 게이트 구조가 된다. 또한, 게이트 전극(840, 841)은 활성층(834b)상에 형성되어, 이중 게이트 구조가 된다.
[실시예 15]
본 발명의 EL 디스플레이에서 EL 소자의 EL층에 사용되는 물질은 유기체 EL 물질에 제한되지 않고, 본 발명은 비유기체 EL 물질을 사용해 실시될 수 있다. 그러나, 현재에는 비유기체 EL 물질이 매우 높은 구동기 전압을 가지므로, 이와 같이 높은 전압을 견딜 수 있는 전압 저항 특성을 갖는 TFT가 사용되어야 한다.
다른 방법으로, 더 낮은 구동기 전압을 갖는 비유기체 EL 물질이 미래에 개발되면, 이러한 물질을 본 발명에 적용하는 것이 가능하다.
더욱이, 본 발명의 구성을 실시예 1 내지 15 중 임의의 것의 구성과 자유롭게 조합하는 것이 가능하다.
[실시예 16]
본 발명에서, EL층으로 사용되는 유기체 물질은 저분자 유기체 물질이거나 폴리머 (고분자) 유기체 물질이다. 저분자 유기체 물질로는 Alq3 (tris-8-quinolylite-aluminum), TPD (triphenylamine derivative) 등이 공지되어 있다. 폴리머 유기체 물질로는 π-조합 폴리머 (π-cooperative polymer)가 주어질 수 있다. 전형적으로, PPV (polyphenylenevynilene), PVK (polyvynilcarbazole), 폴리카보네이트 등이 주어질 수 있다.
폴리머 (고분자) 유기체 물질은 스핀 코팅 (spin coating) 방법 (또한, 용액 적용 방법이라 칭하여지는), 디핑 (dipping) 방법, 디스펜스 (dispense) 방법, 프린팅 (printing) 방법, 잉크젯 (ink jet) 방법 등과 같은 간단한 박막 형성 방법으로 형성될 수 있다. 폴리머 유기체 물질은 저분자 유기체 물질과 비교해 높은 열내구성을 갖는다.
더욱이, 본 발명에 따른 EL 디스플레이에 포함된 EL 소자의 EL층이 전자 운송층 및 양의 홀 운송층을 갖는 경우, 전자 운송층 및 양의 홀 운송층은 예를 들면 비결정 Si 또는 비결정 Si1-xCx 등으로 형성된 비결정 반도체와 같은 비유기체 물질로 형성될 수 있다.
비결정 반도체에서는 많은 양의 트랩 레벨 (trap level)이 주어지고, 동시에 비결정 반도체는 비결정 반도체가 다른 층과 접촉하는 인터페이스에서 큰 양의 인터페이스 레벨을 형성한다. 결과적으로, EL 소자는 저전압에서 빛을 방사할 수 있고, 동시에 높은 휘도를 제공하려는 시도가 이루어질 수 있다.
그외에, 유기체 EL층에는 도펀트 (dopant) (불순물)가 부가되어, 유기체 EL 층의 발광색이 변화될 수 있다. 이들 도펀트는 DCM1, 나일 레드 (nile red), 루브렌 (lubren), 코우마린 (coumarin) 6, TPB, 및 퀸아퀼리돈 (quinaquelidon)을 포함한다.
[실시예 17]
본 발명에 따라 제작된 EL 디스플레이 디바이스는 자체 발광형이므로, 액정 디스플레이 디바이스와 비교해 밝은 장소에서 디스플레이된 영상을 더 잘 인식할 수 있다. 더욱이, EL 디스플레이 디바이스는 더 넓은 시청각을 갖는다. 따라서, EL 디스플레이 디바이스는 다양한 전자 디바이스에서 디스플레이 부분에 적용될 수 있다. 예를 들면, 대형 화면에 TV 프로그램 등을 시청하기 위해, 본 발명에 따른 EL 디스플레이 디바이스는 30 인치 이상 (전형적으로 40 인치 이상)의 대각선 크기를 갖는 EL 디스플레이 (EL 디스플레이 디바이스가 프레임으로 장착된 디스플레이)의 디스플레이 부분으로 사용될 수 있다.
EL 디스플레이는 개인용 컴퓨터의 디스플레이, TV 방송 프로그램을 수신하는 디스플레이, 광고 디스플레이용 디스플레이와 같이, 정보를 디스플레이하는데 사용되는 모든 종류의 디스플레이를 포함한다. 더욱이, 본 발명에 따른 EL 디스플레이 디바이스는 다른 다양한 전자 디바이스의 디스플레이 부분으로 사용될 수 있다.
이러한 전자 디바이스는 비디오 카메라, 디지털 카메라, 고글형 디스플레이 (헤드-장착 디스플레이), 자동차 항해 시스템, 사운드 재생 디바이스 (자동차 오디오, 오디오 장비), 노트 크기의 개인용 컴퓨터, 게임기, 휴대용 정보 단말기 (이동 컴퓨터, 이동 전화기, 이동 게임기, 전자 서적 등), 기록 매체를 포함하는 영상 재 생 장치 (특별히, 디지털 비디오 디스크(DVD)와 같은 기록 매체를 재생할 수 있고 재생된 영상을 디스플레이하는 디스플레이를 포함하는 장치)를 포함한다. 특히, 휴대용 정보 단말기의 경우, 기울어진 방향으로 관찰되기 쉬운 휴대용 정보 단말기가 때로 넓은 시청각도를 갖도록 요구되므로, EL 디스플레이 디바이스의 사용이 바람직하다. 도 26 내지 도 27은 각각 이러한 전자 디바이스의 다양한 특정예를 도시한다.
도 26a는 프레임(2001), 지지 테이블(2002), 디스플레이 부분(2003) 등을 포함하는 EL 디스플레이를 나타낸다. 본 발명은 디스플레이 부분(2003)에 적용가능하다. EL 디스플레이는 자체 발광형이므로, 백라이트 (back light)를 요구하지 않는다. 그래서, 디스플레이 부분이 액정 디스플레이 디바이스 보다 더 얇은 두께를 가질 수 있다.
도 26b는 메인 본체(2101), 디스플레이 부분(2102), 오디오 입력 부분(2103), 동작 스위치(2104), 배터리(2105), 영상 수신부(2106) 등을 포함하는 비디오 카메라를 나타낸다. 본 발명에 따른 EL 디스플레이 디바이스는 디스플레이 부분(2102)으로 사용될 수 있다.
도 26c는 메인 본체(2201), 신호 케이블(2202), 헤드-장착 밴드(2203), 디스플레이 부분(2204), 광학 시스템(2205), EL 디스플레이 디바이스(2206) 등을 포함하는 헤드-장착형의 EL 디스플레이 일부 (우측 절반부)를 나타낸다. 본 발명은 EL 디스플레이 디바이스(2206)에 적용가능하다.
도 26d는 메인 본체(2301), 기록 매체 (DVD 등)(2302), 동작 스위치(2303), 디스플레이 부분(a)(2304), 또 다른 디스플레이 부분(b)(2305) 등을 포함한 기록 매체를 갖춘 영상 재생 장치 (특별히, DVD 재생 장치)를 나타낸다. 디스플레이 부분(a)(2304)은 주로 영상 정보를 디스플레이하는데 사용되고, 디스플레이 부분(b)(2304)은 주로 문자 정보를 디스플레이하는데 사용된다. 본 발명에 따른 EL 디스플레이 디바이스는 디스플레이 부분(a)(2304) 및 (b)(2305)으로 사용될 수 있다. 기록 매체를 포함하는 영상 재생 장치는 또한 게임기 등을 포함한다.
도 26e는 메인 본체(2401), 디스플레이 부분(2402), 암 (arm) 부분(2403)을 포함하는 고글형 디스플레이 (헤드-장착 디스플레이)를 나타낸다. 본 발명에 따른 EL 디스플레이 디바이스는 디스플레이 부분(2402)으로 사용될 수 있다.
도 26f는 메인 본체(2501), 프레임(2502), 디스플레이 부분(2503), 키보드(2504) 등을 포함하는 개인용 컴퓨터를 나타낸다. 본 발명에 따른 EL 디스플레이 디바이스는 디스플레이 부분(2503)으로 사용될 수 있다.
EL 물질로부터 방사된 빛의 더 밝은 휘도가 미래에 이용가능해질 때, 본 발명에 따른 EL 디스플레이 디바이스는 외부 영상 정보를 포함하는 빛이 렌즈 등을 통해 확대되어 투사되는 전방형 또는 후방형 프로젝터에 적용가능하다.
상술된 전자 디바이스는 인터넷, CATV (cable television system)와 같은 전기통신 경로를 통해 배급된 정보를 디스플레이하는데 사용되기 보다 쉽고, 특별히 이동 화상 정보를 디스플레이하기 쉽다. EL 디스플레이 디바이스는 EL 물질이 높은 응답 속도를 나타낼 수 있으므로 이동 화상을 디스플레이하는데 적절하다.
빛을 방사하고 있는 EL 디스플레이 디바이스의 일부는 전력을 소모하므로, 발광 부분이 가능한한 작아지는 방식으로 정보를 디스플레이하는 것이 바람직하다. 따라서, EL 디스플레이 디바이스가 주로 문자 정보를 디스플레이하는 디스플레이 부분, 예를 들면 휴대용 정보 단말기의 디스플레이 부분에 적용될 때, 특별히 이동 전화기나 사운드 재생 디바이스에 적용될 때, 문자 정보가 발광 부분에 의해 형성되고 비방사 부분이 배경에 대응하도록 EL 디스플레이 디바이스를 구동하는 것이 바람직하다.
이제는 도 27a를 참고로, 메인 본체(2601), 오디오 출력 부분(2602), 오디오 입력 부분(2603), 디스플레이 부분(2604), 동작 스위치(2605), 및 안테나(2606)를 포함하는 휴대용 전화기가 설명된다. 본 발명에 따른 EL 디스플레이 디바이스는 디스플레이 부분(2604)으로 사용될 수 있다. 디스플레이 부분(2604)은 흑색 배경에 백색 문자를 디스플레이함으로써 휴대용 전화기의 전력 소모를 감소시킬 수 있다.
도 27b는 메인 본체(2701), 디스플레이 부분(2702), 및 동작 스위치(2703, 2704)를 포함하는 사운드 재생 디바이스, 구체적인 용어로 자동차 오디오 장비를 나타낸다. 본 발명에 따른 EL 디스플레이 디바이스는 디스플레이 부분(2702)으로 사용될 수 있다. 본 실시예에서는 장착형의 자동차 오디오 장비가 도시되지만, 본 발명은 또한 휴대용 또는 세트형의 오디오에 적용가능하다. 디스플레이 부분(2702)은 흑색 배경에 백색 문자를 디스플레이함으로써 전력 소모를 감소시킬 수 있고, 이는 특히 휴대용의 오디오에 유리하다.
상술된 바와 같이, 본 발명은 모든 분야에서 넓은 범위의 전자 디바이스에 다양하게 적용될 수 있다. 본 실시예의 전자 디바이스는 실시예 1 내지 15의 구조가 자유롭게 조합된 구성을 갖는 EL 디스플레이 디바이스를 사용함으로써 구해질 수 있다.
상기 구조를 채택함으로써, 본 발명은 TFT의 특성에 약간의 변화가 일어나더라도 동일한 게이트 전압이 적용될 때 출력되는 전류 흐름의 양에서 변화를 억제할 수 있다. 그 결과로, 동일한 전압을 갖는 신호가 공급되더라도 TFT의 특성 변화에 의해 발생되는 인접한 픽셀과 EL 소자의 발광량 사이에 큰 차이가 발생되는 상황이 방지될 수 있다.
본 발명에 따라, 한쌍의 게이트 신호선 구동기 회로 및 한쌍의 소스 신호선 구동기 회로가 사용되어, 인접한 기록 기간의 오버랩을 가능하게 하고 대응하는 기록 기간 보다 더 짧은 디스플레이 기간을 제공한다. 그래서, 본 발명은 많은 수의 그레이-스케일 레벨 (gray-scale level)을 실현하도록 현저하게 짧은 디스플레이 기간을 설정하는 것을 가능하게 만든다.
부가하여, 본 발명에서는 디스플레이를 실행하지 않는 비발광 기간이 제공될 수 있다. 종래 아날로그 구동의 경우, EL 디스플레이가 모두 백색 영상을 디스플레이하게 되면, EL 소자는 계속 발광되어, EL층의 변형을 진행시키는 요소가 된다. 본 발명에서는 비발광 기간이 제공될 수 있으므로, EL층의 변형 레벨이 억제될 수 있다.
Claims (49)
- 디스플레이 디바이스에 있어서:제 1 및 제 2 소스 신호선 구동기 회로들;제 1 및 제 2 게이트 신호선 구동기 회로들; 및복수의 픽셀들을 포함하는 픽셀부를 포함하고,상기 복수의 픽셀들 각각은 적어도 EL 소자, 제 1 및 제 2 구동기 TFT들, 제 1 및 제 2 스위칭 TFT들, 제 1 및 제 2 소거 TFT들을 포함하며,상기 EL 소자의 발광(luminescence)은 상기 제 1 및 제 2 구동기 TFT들에 의해 제어되고,상기 제 1 구동기 TFT는 상기 제 1 스위칭 TFT 및 상기 제 2 소거 TFT에 의해 제어되고,상기 제 2 구동기 TFT는 상기 제 2 스위칭 TFT 및 상기 제 1 소거 TFT에 의해 제어되는, 디스플레이 디바이스.
- 제 1 항에 있어서,상기 제 1 및 제 2 소스 신호선 구동기 회로들 및 상기 제 1 및 제 2 게이트 신호선 구동기 회로들은 상기 픽셀부가 또한 형성된 기판 상에 TFT를 사용하여 형성되고,상기 제 1 및 제 2 소스 신호선 구동기 회로들의 구동 주파수는 10 MHz 이상인, 디스플레이 디바이스.
- 제 1 항에 있어서,상기 EL 소자는 픽셀 전극, 대향 전극, 및 상기 픽셀 전극과 상기 대향 전극 사이에 삽입된 EL층을 갖는, 디스플레이 디바이스.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,상기 디바이스는 EL 디스플레이 디바이스, 비디오 카메라, 헤드-장착형 EL 디스플레이 디바이스, DVD 플레이어, 헤드-장착 디스플레이, 개인용 컴퓨터, 휴대용 전화기 및 자동차 오디오로 구성된 그룹으로부터 선택된 하나인, 디스플레이 디바이스.
- 제 1 항에 있어서,상기 제 1 소스 신호선 구동기 회로에 접속된 복수의 제 1 소스 신호선들;상기 제 2 소스 신호선 구동기 회로에 접속된 복수의 제 2 소스 신호선들;상기 제 1 게이트 신호선 구동기 회로에 접속된 복수의 제 1 게이트 신호선들;상기 제 2 게이트 신호선 구동기 회로에 접속된 복수의 제 2 게이트 신호선들; 및전력 공급선을 더 포함하고;상기 복수의 픽셀들 각각은 제 1 스위칭 TFT, 제 2 스위칭 TFT, 제 1 소거 TFT, 제 2 소거 TFT, 제 1 구동기 TFT, 제 2 구동기 TFT, 및 EL 소자를 갖고,상기 제 1 스위칭 TFT의 게이트 전극은 상기 제 1 게이트 신호선에 접속되고,상기 제 2 스위칭 TFT의 게이트 전극은 상기 제 2 게이트 신호선에 접속되고,상기 제 1 스위칭 TFT의 소스 영역 및 드레인 영역 중 하나는 상기 제 1 소스 신호선에 접속되고, 다른 하나는 상기 제 1 구동기 TFT의 게이트 전극에 접속되고,상기 제 2 스위칭 TFT의 소스 영역 및 드레인 영역 중 하나는 상기 제 2 소스 신호선에 접속되고, 다른 하나는 상기 제 2 구동기 TFT의 게이트 전극에 접속되고,상기 제 1 소거 TFT의 게이트 전극은 상기 제 1 게이트 신호선에 접속되고,상기 제 2 소거 TFT의 게이트 전극은 상기 제 2 게이트 신호선에 접속되고,상기 제 1 소거 TFT의 소스 영역 및 드레인 영역 중 하나는 상기 전력 공급선에 접속되고, 다른 하나는 상기 제 2 구동기 TFT의 상기 게이트 전극에 접속되고,상기 제 2 소거 TFT의 소스 영역 및 드레인 영역 중 하나는 상기 전력 공급선에 접속되고, 다른 하나는 상기 제 1 구동기 TFT의 상기 게이트 전극에 접속되고,상기 제 1 구동기 TFT의 소스 영역 및 드레인 영역 중 하나는 상기 전력 공급선에 접속되고, 다른 하나는 상기 EL 소자에 각각 접속되고,상기 제 2 구동기 TFT의 소스 영역 및 드레인 영역 중 하나는 상기 전력 공급선에 접속되고, 다른 하나는 상기 EL 소자에 각각 접속되는, 디스플레이 디바이스.
- 제 12 항에 있어서,상기 제 1 스위칭 TFT 및 상기 제 1 소거 TFT는 동시에 ON 또는 OFF 상태로 되고, 상기 제 2 스위칭 TFT 및 상기 제 2 소거 TFT는 동시에 ON 또는 OFF 상태로 되는, 디스플레이 디바이스.
- 제 12 항에 있어서,상기 제 1 구동기 TFT 및 상기 제 2 구동기 TFT 각각은, 상기 전력 공급선의 전위가 상기 제 1 구동기 TFT 및 상기 제 2 구동기 TFT 각각의 상기 게이트 전극에 인가될 때 OFF 상태가 되는, 디스플레이 디바이스.
- 제 12 항에 있어서,n개의 기록 기간들(Ta1, Ta2, ..., Tan) 및 n개의 디스플레이 기간들 (Tr1, Tr2, ..., Trn)이 한 프레임 기간에 제공되고,상기 n개의 기록 기간들(Ta1, Ta2, ..., Tan)은 순서대로 나타나고,상기 n개의 디스플레이 기간들(Tr1, Tr2, ..., Trn)은 순서대로 나타나고,상기 n개의 기록 기간들(Ta1, Ta2, ..., Tan) 각각이 시작되는 순간에서 상기 n개의 기록 기간들(Ta1, Ta2, ..., Tan) 각각에 후속하는 상기 기록 기간이 시작되는 순간까지의 시간 기간은 상기 디스플레이 기간들(Tr1, Tr2, ..., Trn) 각각에 대응하고,상기 기록 기간(Tan)에 후속해서 나타나는 기록 기간은 다음 프레임 기간에 처음으로 나타나는 기록 기간(Ta1')이고,상기 디스플레이 기간(Trn)에 후속해서 나타나는 디스플레이 기간은 다음 프레임 기간에 처음으로 나타나는 디스플레이 기간(Tr1')이고,상기 n개의 기록 기간들(Ta1, Ta2, ..., Tan)은 i개의 기록 기간들 및 n-i개의 기록 기간들로 분할되고, i는 0이상이고 n이하인 정수이고,상기 i개의 기록 기간들 각각에서, 디지털 데이터 신호들은 상기 제 1 소스 신호선을 통해 상기 제 1 소스 신호선 구동기 회로에서 상기 복수의 픽셀들 모두로 입력되고,상기 n-i개의 기록 기간들 각각에서, 디지털 데이터 신호들은 상기 제 2 소스 신호선을 통해 상기 제 2 소스 신호선 구동기 회로에서 상기 복수의 픽셀들 모두로 입력되고,상기 i개의 기록 기간들 각각에서, 상기 i개의 기록 기간들 이전에 상기 제 2 소스 신호선 구동기 회로로부터 입력된 상기 디지털 데이터 신호들이 상기 복수의 픽셀들 모두로부터 삭제되고,상기 n-i개의 기록 기간들 각각에서, 상기 n-i개의 기록 기간들 이전에 상기 제 1 소스 신호선 구동기 회로로부터 입력된 상기 디지털 데이터 신호들은 상기 복수의 픽셀들 모두로부터 삭제되고,상기 n개의 기록 기간들(Ta1, Ta2, ..., Tan)의 그룹과 상기 n개의 기록 기간들(Ta2, Ta3, ..., Ta1')의 후속 그룹 사이에 인접한 쌍들((Ta1, Ta2), (Ta2, Ta3), ..., (Ta(n-1), Tan), (Tan, Ta1'))은 j개의 인접한 쌍들의 기록 기간들 및 n-j개의 인접한 쌍들의 기록 기간들의 그룹으로 분할되고, j는 0이상이고 n-1이하인 정수이고,상기 j개의 인접한 쌍들의 기록 기간들 각각에서, 상기 2개의 기록 기간은 서로 오버랩되고,상기 n-j개의 인접한 쌍들의 기록 기간들 각각에서, 상기 2개의 기록 기간들은 서로 오버랩되지 않고,상기 j개의 인접한 쌍들의 기록 기간들 각각의 한 기록 기간에서, 상기 디지털 데이터 신호들은 상기 제 1 소스 신호선 구동기 회로에서 상기 복수의 픽셀들 모두로 입력되고, 다른 기록 기간에서, 상기 디지털 데이터 신호들은 상기 제 2 소스 신호선 구동기 회로에서 상기 복수의 픽셀들 모두로 입력되고,상기 n개의 기록 기간들(Ta1, Ta2, ..., Tan) 각각에서, 상기 복수의 픽셀들 각각의 상기 EL 소자의 발광 상태 및 비발광 상태 중 하나는 상기 복수의 픽셀들에 입력된 상기 디지털 데이터 신호에 의해 선택되고,상기 n개의 디스플레이 기간들(Tr1, Tr2, ..., Trn) 각각에서, 상기 복수의 픽셀들 각각의 상기 EL 소자는 상기 디지털 데이터 신호에 따라 상기 발광 상태 및 비발광 상태 중 하나로 설정되고,상기 n개의 디스플레이 기간들(Tr1, Tr2, ..., Trn) 중 m개의 디스플레이 기간들 각각에서, 상기 복수의 픽셀들의 모든 상기 EL 소자들은 상기 비발광 상태로 설정되고, m은 0이상이고 n 이하인 정수이고,상기 n개의 디스플레이 기간들(Tr1, Tr2, ..., Trn)의 그룹과 상기 n개의 디스플레이 기간들(Tr2, Tr3, ..., Tr1')의 후속 그룹 사이에 인접한 쌍들의 길이의 합들(Tr1 + Tr2, Tr2 + Tr3, ..., Trn + Tr1')의 각 길이는 상기 기록 기간들(Ta1, Ta2, ..., Tan)의 길이 이상인, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 n-m개의 디스플레이 기간들의 길이들의 비율들은 k개의 기간들(T1, T2, ..., Tk)을 n-m-k개로 분할함으로써 규정된 n-m개의 기간들의 길이들의 비율들과 일치하고, k는 1 이상이고 n-m이하이고,상기 k개의 기간들(T1, T2, ..., Tk)이 길이의 증가 순서(increasing order)로 배열되면, 상기 k개의 기간들(T1, T2, ..., Tk)의 길이들의 비율들은 20 : 21 : ... : 2(k-1)로 표현될 수 있는, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 n개의 기록 기간들의 상기 인접한 쌍들((Ta1, Ta2), (Ta2, Ta3), ..., (Tan, Ta1')) 중 적어도 하나에서 2개의 기록 기간들이 서로 오버랩되는, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 복수의 픽셀들의 모든 EL 소자들은 상기 n개의 디스플레이 기간들(Tr1, Tr2, ..., Trn) 중 적어도 하나에서 상기 비발광 상태로 설정되는, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 n개의 디스플레이 기간들(Tr1, Tr2, ..., Trn) 중 어떤 것도 상기 복수의 픽셀들의 모든 상기 EL 소자들이 상기 비발광 상태로 설정되는 기간으로 설정되지 않는, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 i개의 기록 기간들의 상기 길이들은 서로 같고, 상기 n-i개의 기록 기간들의 상기 길이들은 서로 같은, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 n개의 기록 기간들(Ta1, Ta2, ..., Tan)의 상기 길이들은 서로 같은, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 i개의 기록 기간들 및 상기 n-i개의 기록 기간들은 번갈아 나타나는, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 n-m개의 디스플레이 기간들이 길이의 증가 순서로 배열되면, 상기 n-m개의 디스플레이 기간들의 상기 길이들의 비율들은 20 : 21 : ... : 2(n-m-1)로 표현될 수 있는, 디스플레이 디바이스.
- 제 12 항에 있어서,상기 제 1 및 제 2 소스 신호선 구동기 회로들 및 상기 제 1 및 제 2 게이트 신호선 구동기 회로들은 상기 픽셀부가 또한 형성된 기판 상에 TFT를 사용하여 형성되고,상기 제 1 및 제 2 소스 신호선 구동기 회로들의 구동 주파수는 10 MHz 이상인, 디스플레이 디바이스.
- 제 12 항에 있어서,상기 EL 소자는 픽셀 전극, 대향 전극, 및 상기 픽셀 전극과 상기 대향 전극 사이에 삽입된 EL층을 갖는, 디스플레이 디바이스.
- 제 12 항에 있어서,상기 EL 소자는 픽셀 전극, 대향 전극, 및 상기 픽셀 전극과 상기 대향 전극 사이에 삽입된 EL층을 갖고,상기 대향 전극은 일정한 전위로 유지되고,전력 공급 전극은 일정한 전위로 유지되는, 디스플레이 디바이스.
- 제 15 항에 있어서,상기 EL층은 저분자형 유기체 물질 또는 폴리머 (polymer) 유기체 물질인, 디스플레이 디바이스.
- 제 27 항에 있어서,상기 저분자형 유기체 물질은 Alq3 (tris(8-hydroquinoline)aluminum) 또는 TPD (triphenylamine derivative)를 포함하는, 디스플레이 디바이스.
- 제 27 항에 있어서,상기 폴리머 유기체 물질은 PPV(polyphenylene vinylene), PVK(polyvinyl carbazole), 또는 폴리카보네이트(polycarbonate)를 포함하는, 디스플레이 디바이스.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 12 항에 있어서,상기 디바이스는 EL 디스플레이 디바이스, 비디오 카메라, 헤드-장착형 EL 디스플레이 디바이스, DVD 플레이어, 헤드-장착 디스플레이, 개인용 컴퓨터, 휴대용 전화기 및 자동차 오디오로 구성된 그룹으로부터 선택된 하나인, 디스플레이 디바이스.
- 제 1 항에 따른 디스플레이 디바이스를 구동시키는 방법에 있어서:제 1 기록 기간(Ta1)에서 상기 제 1 게이트 신호선 구동기 회로 및 상기 제 1 소스 신호선 구동기 회로를 사용함으로써 제 1 디지털 데이터를 픽셀부에 입력하는 단계;제 2 기록 기간(Ta2)에서 상기 제 2 게이트 신호선 구동기 회로 및 상기 제 2 소스 신호선 구동기 회로를 사용함으로써 제 2 디지털 데이터를 픽셀부에 입력하는 단계를 포함하며,상기 제 1 기록 기간 및 상기 제 2 기록 기간은 부분적으로 서로 오버랩되는, 디바이스 구동 방법.
- 제 38 항에 있어서,상기 제 2 기록 기간(Ta2)은 상기 제 1 기록 기간(Ta1)의 종료 이전에 시작되는, 디바이스 구동 방법.
- 제 38 항에 있어서,상기 디스플레이 디바이스는 EL 디스플레이 디바이스를 갖는, 디바이스 구동 방법.
- 삭제
- 제 1 항에 따른 디스플레이 디바이스를 구동시키는 방법에 있어서:제 1 기록 기간(Ta1)에서 상기 제 1 게이트 신호선 구동기 회로 및 상기 제 1 소스 신호선 구동기 회로를 사용함으로써 제 1 디지털 데이터를 픽셀부에 입력하는 단계; 및제 2 기록 기간(Ta2)에서 상기 제 2 게이트 신호선 구동기 회로 및 상기 제 2 소스 신호선 구동기 회로를 사용함으로써 제 2 디지털 데이터를 픽셀부에 입력하는 단계를 포함하고,디스플레이 기간들(Tr1 내지 Trn) 각각은 기록 기간들(Ta1 내지 Tan) 중 하나가 시작되는 순간과 다음 기록 기간이 시작되는 순간 사이의 시간차에 의해 결정되는, 디스플레이 구동 방법.
- 제 42 항에 있어서,상기 디스플레이 기간들의 상기 인접한 쌍들((Tr1, Tr2), (Tr2, Tr3), ...,(Trn, Tr1))의 합들 각각은 상기 기록 기간들(Ta1, Ta2, ..., Tan) 중 대응하는 하나의 길이 이상인, 디스플레이 구동 방법.
- 제 42 항에 있어서,상기 디스플레이 디바이스는 EL 디스플레이 디바이스를 갖는, 디스플레이 구동 방법.
- 삭제
- 제 1 항에 있어서,상기 복수의 EL 소자들의 발광 시간을 제어함으로써 그레이-스케일 (gray-scale) 디스플레이가 실행되는, 디스플레이 디바이스.
- 제 46 항에 있어서,상기 제 1 및 제 2 소스 신호선 구동기 회로들 및 상기 제 1 및 제 2 게이트 신호선 구동기 회로들은 상기 픽셀부가 또한 형성된 기판 상에 TFT를 사용하여 형성되고, 및상기 제 1 및 제 2 소스 신호선 구동기 회로들의 구동 주파수는 10MHz 이상인, 디스플레이 디바이스.
- 제 46 항에 있어서,상기 EL 소자는 픽셀 전극, 대향 전극 및 상기 픽셀 전극과 상기 대향 전극 사이에 삽입된 EL층을 갖는, 디스플레이 디바이스.
- 제 46 항에 있어서,상기 디바이스는 EL 디스플레이 디바이스, 비디오 카메라, 헤드-장착형 EL 디스플레이 디바이스, DVD 플레이어, 헤드-장착 디스플레이, 개인용 컴퓨터, 휴대용 전화기, 자동차 오디오로 구성된 그룹으로부터 선택된 것인, 디스플레이 디바이스.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36582499 | 1999-12-24 | ||
| JP99-365824 | 1999-12-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010082597A KR20010082597A (ko) | 2001-08-30 |
| KR100786546B1 true KR100786546B1 (ko) | 2007-12-21 |
Family
ID=18485210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000080487A KR100786546B1 (ko) | 1999-12-24 | 2000-12-22 | 전자 디바이스 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6548960B2 (ko) |
| EP (2) | EP2280390A1 (ko) |
| JP (1) | JP4932079B2 (ko) |
| KR (1) | KR100786546B1 (ko) |
| CN (1) | CN1248185C (ko) |
| TW (1) | TW493152B (ko) |
Families Citing this family (128)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW468283B (en) * | 1999-10-12 | 2001-12-11 | Semiconductor Energy Lab | EL display device and a method of manufacturing the same |
| TW471011B (en) | 1999-10-13 | 2002-01-01 | Semiconductor Energy Lab | Thin film forming apparatus |
| TW535454B (en) | 1999-10-21 | 2003-06-01 | Semiconductor Energy Lab | Electro-optical device |
| TW525122B (en) * | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
| TW587239B (en) | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW495808B (en) * | 2000-02-04 | 2002-07-21 | Semiconductor Energy Lab | Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521226B (en) | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| US7525165B2 (en) | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| JP4869491B2 (ja) * | 2000-04-18 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US6847341B2 (en) * | 2000-04-19 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
| US7579203B2 (en) * | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP5127099B2 (ja) * | 2000-04-26 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 電子装置、表示装置 |
| US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| TW531901B (en) * | 2000-04-27 | 2003-05-11 | Semiconductor Energy Lab | Light emitting device |
| TW554637B (en) * | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Display device and light emitting device |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6690034B2 (en) | 2000-07-31 | 2004-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6864628B2 (en) | 2000-08-28 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound |
| JP4014831B2 (ja) * | 2000-09-04 | 2007-11-28 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置及びその駆動方法 |
| KR100823047B1 (ko) | 2000-10-02 | 2008-04-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 자기발광 장치 및 그 구동 방법 |
| WO2002031544A1 (fr) | 2000-10-12 | 2002-04-18 | Sanyo Electric Co.,Ltd. | Procede de formation d"un filtre couleur, procede de formation d"une couche d"elements electroluminescents, procede de fabrication d"un dispositif d"affichage couleur, comprenant ledit filtre et ladite couche, et dispositif d"affichage couleur |
| TW550530B (en) * | 2000-10-27 | 2003-09-01 | Semiconductor Energy Lab | Display device and method of driving the same |
| US7030847B2 (en) | 2000-11-07 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
| US7071911B2 (en) * | 2000-12-21 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method thereof and electric equipment using the light emitting device |
| JP2002278496A (ja) * | 2001-03-21 | 2002-09-27 | Pioneer Electronic Corp | 自発光ディスプレイ装置およびその駆動方法 |
| JP4306977B2 (ja) * | 2001-04-10 | 2009-08-05 | 三星モバイルディスプレイ株式會社 | 粉体保持シート、粉体保持シートの製造方法及び該粉体保持シートを備えた有機ｅｌ表示装置 |
| JP4191931B2 (ja) * | 2001-09-04 | 2008-12-03 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置 |
| JP2003091245A (ja) | 2001-09-18 | 2003-03-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7742064B2 (en) * | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
| US7576734B2 (en) * | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| TWI256607B (en) * | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
| JP3724725B2 (ja) | 2001-11-01 | 2005-12-07 | ソニー株式会社 | 表示装置の製造方法 |
| KR100940342B1 (ko) * | 2001-11-13 | 2010-02-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 구동방법 |
| US7483001B2 (en) * | 2001-11-21 | 2009-01-27 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| US6933520B2 (en) * | 2002-02-13 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7042162B2 (en) * | 2002-02-28 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7023141B2 (en) * | 2002-03-01 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and drive method thereof |
| JP4046267B2 (ja) * | 2002-03-26 | 2008-02-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR20030086166A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP4240276B2 (ja) * | 2002-07-05 | 2009-03-18 | 株式会社半導体エネルギー研究所 | 発光装置 |
| KR100489272B1 (ko) * | 2002-07-08 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그의 구동방법 |
| US9153168B2 (en) * | 2002-07-09 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for deciding duty factor in driving light-emitting device and driving method using the duty factor |
| JP2004095671A (ja) * | 2002-07-10 | 2004-03-25 | Seiko Epson Corp | 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置 |
| KR100473590B1 (ko) * | 2002-07-25 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| US7352133B2 (en) * | 2002-08-05 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| GB0218170D0 (en) * | 2002-08-06 | 2002-09-11 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
| JP2004077567A (ja) * | 2002-08-09 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| US7696952B2 (en) | 2002-08-09 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd | Display device and method of driving the same |
| JP2006509233A (ja) * | 2002-12-04 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多数の駆動トランジスタをもつアクティブマトリクス型画素セル、及びかかる画素を駆動するための方法 |
| CN100370491C (zh) * | 2002-12-10 | 2008-02-20 | 株式会社半导体能源研究所 | 发光装置及其制作方法 |
| JP4711595B2 (ja) * | 2002-12-10 | 2011-06-29 | 株式会社半導体エネルギー研究所 | Ｅｌディスプレイ及び電子機器 |
| US6943767B2 (en) * | 2002-12-12 | 2005-09-13 | International Business Machines Corporation | Image display device and method of supplying writing electric potential to an image display device |
| KR101032337B1 (ko) * | 2002-12-13 | 2011-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 그의 제조방법 |
| US7271784B2 (en) * | 2002-12-18 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| WO2004057920A1 (ja) * | 2002-12-19 | 2004-07-08 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置及び表示装置の作製方法 |
| CN1732714B (zh) | 2002-12-26 | 2011-07-13 | 株式会社半导体能源研究所 | 发光装置 |
| JP4401657B2 (ja) * | 2003-01-10 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 発光装置の製造方法 |
| GB0301623D0 (en) * | 2003-01-24 | 2003-02-26 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
| JP3702879B2 (ja) * | 2003-02-21 | 2005-10-05 | セイコーエプソン株式会社 | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 |
| CN100410988C (zh) | 2003-03-26 | 2008-08-13 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
| GB0307476D0 (en) | 2003-04-01 | 2003-05-07 | Koninkl Philips Electronics Nv | Display device and method for sparkling display pixels of such a device |
| US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP4583724B2 (ja) * | 2003-05-16 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4623939B2 (ja) * | 2003-05-16 | 2011-02-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2005011794A (ja) * | 2003-05-22 | 2005-01-13 | Tohoku Pioneer Corp | 有機ｅｌパネル及びその製造方法 |
| JP4144436B2 (ja) * | 2003-06-02 | 2008-09-03 | セイコーエプソン株式会社 | 電気光学モジュール及び電子機器 |
| US7557779B2 (en) | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US20060214169A1 (en) * | 2003-08-11 | 2006-09-28 | Virtualblue, Llc | Active Matrix Display Backplane |
| JP2005128040A (ja) * | 2003-10-21 | 2005-05-19 | Hitachi Displays Ltd | 表示装置 |
| KR101205912B1 (ko) * | 2003-12-31 | 2012-11-28 | 톰슨 라이센싱 | 영상 디스플레이 스크린 및 이 스크린을 어드레스 지정하는 방법 |
| GB0400105D0 (en) * | 2004-01-06 | 2004-02-04 | Koninkl Philips Electronics Nv | Current-addressed display devices |
| JP4108623B2 (ja) * | 2004-02-18 | 2008-06-25 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| US8760374B2 (en) * | 2004-05-21 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a light emitting element |
| US7679591B2 (en) | 2004-07-09 | 2010-03-16 | Au Optronics Corporation | Light emitting display device |
| JP2006054111A (ja) | 2004-08-12 | 2006-02-23 | Sony Corp | 表示装置 |
| US20060044241A1 (en) * | 2004-08-31 | 2006-03-02 | Vast View Technology Inc. | Driving device for quickly changing the gray level of the liquid crystal display and its driving method |
| KR100862416B1 (ko) * | 2004-09-24 | 2008-10-08 | 재팬 사이언스 앤드 테크놀로지 에이젼시 | 카본나노구조물의 제조방법 및 제조장치 |
| WO2006062180A1 (en) * | 2004-12-06 | 2006-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101100885B1 (ko) * | 2005-01-31 | 2012-01-02 | 삼성전자주식회사 | 유기 발광 표시 장치용 박막 트랜지스터 표시판 |
| JP4428255B2 (ja) * | 2005-02-28 | 2010-03-10 | エプソンイメージングデバイス株式会社 | 電気光学装置、駆動方法および電子機器 |
| JP4449784B2 (ja) * | 2005-02-28 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 電気光学装置、駆動方法および電子機器 |
| JP2006259573A (ja) | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機ｅｌ装置及びその駆動方法並びに電子機器 |
| KR101314088B1 (ko) * | 2005-06-28 | 2013-10-02 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이를 이용한 액정표시장치 |
| JP2007026703A (ja) * | 2005-07-12 | 2007-02-01 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| US20070090385A1 (en) * | 2005-10-21 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5041777B2 (ja) * | 2005-10-21 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| EP1777691A3 (en) * | 2005-10-21 | 2010-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| TWI404227B (zh) * | 2005-12-20 | 2013-08-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法、以及顯示裝置和電子設備 |
| KR101143009B1 (ko) * | 2006-01-16 | 2012-05-08 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| KR101404582B1 (ko) | 2006-01-20 | 2014-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 구동방법 |
| JP4809087B2 (ja) | 2006-03-14 | 2011-11-02 | セイコーエプソン株式会社 | エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法 |
| FR2899841B1 (fr) * | 2006-04-12 | 2008-07-04 | Bic Soc | Pointe d'ecriture pour effectuer des traces de differentes largeurs et instrument d'ecriture comprenant une telle pointe |
| FR2900492B1 (fr) | 2006-04-28 | 2008-10-31 | Thales Sa | Ecran electroluminescent organique |
| TWI442368B (zh) | 2006-10-26 | 2014-06-21 | Semiconductor Energy Lab | 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法 |
| JP4107513B1 (ja) * | 2007-02-04 | 2008-06-25 | 国立大学法人鳥取大学 | 電子装置の発光制御方法 |
| FR2913818B1 (fr) | 2007-03-16 | 2009-04-17 | Thales Sa | Matrice active d'un ecran electroluminescent organique |
| KR101366980B1 (ko) * | 2007-06-01 | 2014-02-24 | 엘지디스플레이 주식회사 | 유기전계발광소자 |
| US20100141646A1 (en) * | 2007-07-23 | 2010-06-10 | Pioneer Corporation | Active matrix display device |
| JP2009128503A (ja) * | 2007-11-21 | 2009-06-11 | Canon Inc | 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置 |
| JP2008146093A (ja) * | 2008-01-16 | 2008-06-26 | Matsushita Electric Ind Co Ltd | Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法 |
| JP5525224B2 (ja) | 2008-09-30 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP5339972B2 (ja) * | 2009-03-10 | 2013-11-13 | 株式会社ジャパンディスプレイ | 画像表示装置 |
| US8766269B2 (en) | 2009-07-02 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, lighting device, and electronic device |
| KR101541474B1 (ko) | 2009-12-25 | 2015-08-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치의 구동 방법 |
| GB2487722A (en) * | 2011-01-25 | 2012-08-08 | Cambridge Display Tech Ltd | Stereoscopic Organic Light Emitting Diode Displays |
| JP6050054B2 (ja) | 2011-09-09 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5930654B2 (ja) * | 2011-10-17 | 2016-06-08 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 電気光学装置及び電気光学装置の駆動方法 |
| US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
| KR20140024571A (ko) * | 2012-08-20 | 2014-03-03 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| US9685557B2 (en) | 2012-08-31 | 2017-06-20 | Apple Inc. | Different lightly doped drain length control for self-align light drain doping process |
| US8987027B2 (en) | 2012-08-31 | 2015-03-24 | Apple Inc. | Two doping regions in lightly doped drain for thin film transistors and associated doping processes |
| US8999771B2 (en) | 2012-09-28 | 2015-04-07 | Apple Inc. | Protection layer for halftone process of third metal |
| US9201276B2 (en) | 2012-10-17 | 2015-12-01 | Apple Inc. | Process architecture for color filter array in active matrix liquid crystal display |
| JP5568615B2 (ja) * | 2012-10-30 | 2014-08-06 | 株式会社半導体エネルギー研究所 | 表示装置及び表示装置の作製方法 |
| US9001297B2 (en) | 2013-01-29 | 2015-04-07 | Apple Inc. | Third metal layer for thin film transistor with reduced defects in liquid crystal display |
| US9088003B2 (en) | 2013-03-06 | 2015-07-21 | Apple Inc. | Reducing sheet resistance for common electrode in top emission organic light emitting diode display |
| JP5600791B2 (ja) * | 2013-09-25 | 2014-10-01 | 株式会社半導体エネルギー研究所 | 表示装置および表示装置の作製方法 |
| US9806098B2 (en) * | 2013-12-10 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| KR102388241B1 (ko) * | 2015-12-30 | 2022-04-19 | 엘지디스플레이 주식회사 | 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 |
| JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
| US11238819B2 (en) * | 2019-03-04 | 2022-02-01 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display-driving circuit, display apparatus, and display method based on time-division data output |
| US11577665B2 (en) | 2020-02-27 | 2023-02-14 | Cpk Interior Products | Urethane and graphene interior trim panel |
| EP3970489A1 (en) | 2020-09-18 | 2022-03-23 | CpK Interior Products Inc. | Graphene-based antiviral polymer |
| CN113990247B (zh) * | 2021-12-08 | 2023-02-03 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05273522A (ja) * | 1992-01-08 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 表示デバイスおよびそれを用いた表示装置 |
| JPH06266315A (ja) * | 1993-03-17 | 1994-09-22 | Fujitsu Ltd | 液晶表示装置 |
| JPH10319907A (ja) * | 1997-05-16 | 1998-12-04 | Tdk Corp | 画像表示装置 |
| JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192576A (ja) | 1987-10-02 | 1989-04-11 | Toyota Motor Corp | 内燃機関の点火装置 |
| GB8909011D0 (en) | 1989-04-20 | 1989-06-07 | Friend Richard H | Electroluminescent devices |
| JPH0324593A (ja) * | 1989-06-21 | 1991-02-01 | Sharp Corp | 画像表示装置 |
| JPH0758635B2 (ja) * | 1989-11-24 | 1995-06-21 | 富士ゼロックス株式会社 | Ｅｌ駆動回路 |
| US5151632A (en) * | 1991-03-22 | 1992-09-29 | General Motors Corporation | Flat panel emissive display with redundant circuit |
| US5680147A (en) * | 1991-05-20 | 1997-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5594466A (en) * | 1992-10-07 | 1997-01-14 | Sharp Kabushiki Kaisha | Driving device for a display panel and a driving method of the same |
| US5714968A (en) * | 1994-08-09 | 1998-02-03 | Nec Corporation | Current-dependent light-emitting element drive circuit for use in active matrix display device |
| JP2689916B2 (ja) * | 1994-08-09 | 1997-12-10 | 日本電気株式会社 | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| US5587329A (en) * | 1994-08-24 | 1996-12-24 | David Sarnoff Research Center, Inc. | Method for fabricating a switching transistor having a capacitive network proximate a drift region |
| JPH08129358A (ja) * | 1994-10-31 | 1996-05-21 | Tdk Corp | エレクトロルミネセンス表示装置 |
| JP3467334B2 (ja) * | 1994-10-31 | 2003-11-17 | Ｔｄｋ株式会社 | エレクトロルミネセンス表示装置 |
| JP3485229B2 (ja) * | 1995-11-30 | 2004-01-13 | 株式会社東芝 | 表示装置 |
| JPH10214060A (ja) * | 1997-01-28 | 1998-08-11 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| US5990629A (en) | 1997-01-28 | 1999-11-23 | Casio Computer Co., Ltd. | Electroluminescent display device and a driving method thereof |
| US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| JPH10312173A (ja) | 1997-05-09 | 1998-11-24 | Pioneer Electron Corp | 画像表示装置 |
| JP3292093B2 (ja) * | 1997-06-10 | 2002-06-17 | 株式会社日立製作所 | 液晶表示装置 |
| JP4036923B2 (ja) * | 1997-07-17 | 2008-01-23 | 株式会社半導体エネルギー研究所 | 表示装置およびその駆動回路 |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| JP3686769B2 (ja) | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | 有機ｅｌ素子駆動装置と駆動方法 |
| JP3353731B2 (ja) | 1999-02-16 | 2002-12-03 | 日本電気株式会社 | 有機エレクトロルミネッセンス素子駆動装置 |
| JP2000347623A (ja) * | 1999-03-31 | 2000-12-15 | Seiko Epson Corp | エレクトロルミネセンス表示装置 |
| JP3259774B2 (ja) | 1999-06-09 | 2002-02-25 | 日本電気株式会社 | 画像表示方法および装置 |
| JP4092857B2 (ja) | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
| JP3733582B2 (ja) * | 1999-07-22 | 2006-01-11 | セイコーエプソン株式会社 | Ｅｌ表示装置 |
| JP2001042822A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | アクティブマトリクス型表示装置 |
| TW525122B (en) * | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
-
2000
- 2000-12-07 TW TW089126113A patent/TW493152B/zh not_active IP Right Cessation
- 2000-12-21 JP JP2000388114A patent/JP4932079B2/ja not_active Expired - Fee Related
- 2000-12-22 US US09/747,646 patent/US6548960B2/en not_active Expired - Fee Related
- 2000-12-22 EP EP10010382A patent/EP2280390A1/en not_active Withdrawn
- 2000-12-22 EP EP00128442.1A patent/EP1111574B1/en not_active Expired - Lifetime
- 2000-12-22 KR KR1020000080487A patent/KR100786546B1/ko not_active IP Right Cessation
- 2000-12-23 CN CNB001376632A patent/CN1248185C/zh not_active Expired - Fee Related
-
2003
- 2003-02-18 US US10/368,775 patent/US6756740B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05273522A (ja) * | 1992-01-08 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 表示デバイスおよびそれを用いた表示装置 |
| JPH06266315A (ja) * | 1993-03-17 | 1994-09-22 | Fujitsu Ltd | 液晶表示装置 |
| JPH10319907A (ja) * | 1997-05-16 | 1998-12-04 | Tdk Corp | 画像表示装置 |
| JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1111574B1 (en) | 2015-08-26 |
| US20030146712A1 (en) | 2003-08-07 |
| EP2280390A1 (en) | 2011-02-02 |
| US20020047555A1 (en) | 2002-04-25 |
| TW493152B (en) | 2002-07-01 |
| JP2001242827A (ja) | 2001-09-07 |
| CN1323023A (zh) | 2001-11-21 |
| US6756740B2 (en) | 2004-06-29 |
| EP1111574A3 (en) | 2007-11-14 |
| JP4932079B2 (ja) | 2012-05-16 |
| CN1248185C (zh) | 2006-03-29 |
| KR20010082597A (ko) | 2001-08-30 |
| EP1111574A2 (en) | 2001-06-27 |
| US6548960B2 (en) | 2003-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100786546B1 (ko) | 전자 디바이스 | |
| KR100773823B1 (ko) | 발광장치 | |
| US6791129B2 (en) | Light emitting device | |
| KR100802344B1 (ko) | 전기광학 장치 | |
| US6982462B2 (en) | Light emitting display device using multi-gate thin film transistor | |
| US7113154B1 (en) | Electronic device | |
| KR100843118B1 (ko) | 전자 장치 및 휴대용 정보 단말기 | |
| JP4152603B2 (ja) | 発光装置 | |
| JP2002032057A (ja) | 発光装置及びその駆動方法 | |
| JP4869491B2 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121119 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131119 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |