JP4046267B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4046267B2 JP4046267B2 JP2002087223A JP2002087223A JP4046267B2 JP 4046267 B2 JP4046267 B2 JP 4046267B2 JP 2002087223 A JP2002087223 A JP 2002087223A JP 2002087223 A JP2002087223 A JP 2002087223A JP 4046267 B2 JP4046267 B2 JP 4046267B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- tft
- pixel
- layer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 claims description 124
- 239000012535 impurity Substances 0.000 claims description 95
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 138
- 238000000034 method Methods 0.000 description 64
- 230000006866 deterioration Effects 0.000 description 45
- 230000005525 hole transport Effects 0.000 description 29
- 238000002347 injection Methods 0.000 description 27
- 239000007924 injection Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 20
- 230000008859 change Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 15
- 230000002441 reversible effect Effects 0.000 description 15
- 239000000126 substance Substances 0.000 description 8
- 239000003086 colorant Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 150000004696 coordination complex Chemical class 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 239000007983 Tris buffer Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000004770 highest occupied molecular orbital Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000008204 material by function Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000004776 molecular orbital Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910019015 Mg-Ag Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- -1 aromatic amine compound Chemical class 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- IOJUPLGTWVMSFF-UHFFFAOYSA-N benzothiazole Chemical group C1=CC=C2SC=NC2=C1 IOJUPLGTWVMSFF-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229960003540 oxyquinoline Drugs 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- MCJGNVYPOGVAJF-UHFFFAOYSA-N quinolin-8-ol Chemical compound C1=CN=C2C(O)=CC=CC2=C1 MCJGNVYPOGVAJF-UHFFFAOYSA-N 0.000 description 1
- 150000003248 quinolines Chemical class 0.000 description 1
- 125000002943 quinolinyl group Chemical group N1=C(C=CC2=CC=CC=C12)* 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Description
【発明の属する技術分野】
本発明は、画素毎に発光素子が設けられた表示装置に関する。特に、画素毎にトランジスタが設けられ、発光素子の発光を制御するアクティブマトリクス型の表示装置に関する。更に、表示装置を用いた電子機器に関する。
【0002】
【従来の技術】
画素毎に発光素子及び発光素子の発光を制御するトランジスタを配置したアクティブマトリクス型の表示装置が提案されている。特に、トランジスタとして、薄膜トランジスタ(以下、TFTと表記する)を用いたアクティブマトリクス型の表示装置が注目を集めている。
【0003】
ここで発光素子とは、第1の電極と、第2の電極とを有し、第1の電極と第2の電極の間に流れる電流量によって輝度が変化する素子を示すものとする。発光素子として、エレクトロルミネッセンスを利用した素子(EL素子と表記する)が注目されている。特に、有機物を利用したEL素子を有機EL素子やOLED(Organic Light Emitting Diode)素子(OLEDevice、OELDとも言う)ともいう。EL素子を用いた表示装置(以下、EL表示装置と表記する)が注目されている。
【0004】
ここでEL素子とは、陽極と、陰極と、陽極と陰極に間に挟まれたEL層とを有する構成の素子を示すものとする。陽極と陰極がそれぞれ第1の電極及び第2の電極に対応し、これらの電極間に電圧を印加することによって、電極間に電流が流れる。流れた電流量に応じてEL素子は発光する。
【0005】
なお、EL素子は一重項励起子からの発光(蛍光)を利用するものと、三重項励起子からの発光(燐光)を利用するものの両方を含むものとする。
【0006】
EL層は、積層構造とすることができる。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層/発光層/電子輸送層」という積層構造が挙げられる。ここで、電子輸送層とは、正孔移動度よりも電子移動度が高い性質(電子輸送機能)を有する材料(以下、電子輸送材料と表記する)によって構成される層である。また、発光層は、発光を呈する性質(発光機能)を有する材料(以下、発光材料と表記する)により構成される層である。正孔輸送層は、電子移動度よりも正孔移動度が高い性質(正孔輸送機能)を有する材料(以下、正孔輸送材料と表記する)により構成される層である。また他にも、陽極上に正孔注入層/正孔輸送層/発光層/電子輸送層、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。ここで、電子注入層は、陰極から電子を受け取る電子注入性(電子注入機能)を有する材料(以下、電子注入材料と表記する)により構成される層である。また、正孔注入層は、陽極から正孔を受け取る正孔注入性(正孔注入機能)を有する材料(以下、正孔注入材料と表記する)により構成される層である。なお、陰極と陽極の間に設けられる全ての層を総称してEL層と呼ぶ。上記構造でなるEL層に、一対の電極(陽極及び陰極)から所定の電圧をかけると、EL層内でキャリアの再結合が起こって発光する。
【0007】
なお、EL素子の陽極と陰極に挟まれた層を総称してEL層を表記する。EL層は有機物で形成されていても良いし、無機物で形成されていても良い。また、有機物と無機物の両方によって形成されていてもよい。
【0008】
EL表示装置は、応答性に優れ、低電圧で動作し、また視野角が広い等の利点を有するため、次世代のフラットパネルディスプレイとして注目されている。アクティブマトリクス型のEL表示装置において、各画素のEL素子の輝度を、EL素子の陽極と陰極間に、所定の電圧を印加することによって制御する手法と、EL素子の陽極と陰極間に、所定の電流を流すことによって制御する手法とがある。前者を電圧制御型と呼び、後者を電流制御型と呼ぶことにする。
【0009】
電流制御型の画素の構成例を以下に挙げる。なお、電流制御型の画素であって、ビデオ信号が表現する、輝度情報に線型に対応する電流信号(以下、信号電流と表記する)が、各画素に信号線(ソース信号線)に入力される構成の画素を例に挙げる。
【0010】
各画素は、入力された信号電流をドレイン電流とするようなTFTと、前記TFTのゲート電圧を保持する容量部とを有する。つまり、入力された信号電流を電圧(ゲート電圧)に変換し、前記電圧を保持する機能を有する。また、各画素は、容量部によって記憶された電圧を再び電流に変換する機能を有し、変換された電流を、ソース信号線より信号電流が入力されなくなった後もEL素子に流し続ける。ソース信号線に入力する信号電流を変化させることによって、EL素子に流れる電流を変化させ、EL素子の発光輝度を制御し、階調を表現する。
【0011】
図10に従来の電流制御型の画素の一例を示し、その駆動方法を説明する。図10の構成の画素は、特開2001−147659公報に記載されている。図10において、画素は、EL素子709、選択TFT704、駆動TFT707、カレントTFT706、容量素子(保持容量)708、保持TFT705、ソース信号線S、第1のゲート信号線G、第2のゲート信号線GH、電源線Wによって構成される。
【0012】
なお、TFTのソース端子またはドレイン端子の一方を、第1の端子とよび、もう一方を第2の端子と呼ぶことにする。
【0013】
選択TFT704のゲート電極は、第1のゲート信号線Gに接続されている。選択TFT704の第1の端子はソース信号線Sに接続され、第2の端子は、カレントTFT706の第1の端子及び保持TFT705の第1の端子に接続されている。カレントTFT706の第2の端子は、電源線Wに接続されている。保持TFT705の第2の端子は、保持容量708の一方の電極及び駆動TFT707のゲート電極に接続されている。保持容量708の保持TFT705と接続されていない側は、電源線Wに接続されている。保持TFT705のゲート電極は、第2のゲート信号線GHに接続されている。駆動TFT707の第1の端子はEL素子709の一方の電極709aと接続され、第2の端子は電源線Wに接続されている。EL素子709のもう一方の電極709bは、一定の電位に保たれている。また、ソース信号線Sに入力する信号電流の電流値は、ビデオ信号入力電流源777により制御される。なお、EL素子709の電極709aを画素電極と呼び、もう一方の電極709bを対向電極と呼ぶことにする。
【0014】
ここでは、駆動TFT707とカレントTFT706の極性は同じで、駆動TFT707のId−Vgs特性は、カレントTFT706のId−Vgs特性と等しいものとして考える。また、選択TFT704、保持TFT705をNチャネル型TFTとし、駆動TFT707、カレントTFT706をPチャネル型TFTで構成し、画素電極709aを陽極とした構成の画素を例に示す。
【0015】
図10の構成の画素の駆動方法を図11及び図12を用いて説明する。なお、図11おいて選択TFT704及び保持TFT705は、オン状態・オフ状態がわかりやすいように、スイッチで表記した。また、(TA1)〜(TA3)それぞれの画素の状態は、図12のタイミングチャートにおける期間TA1〜TA3の状態に対応している。
【0016】
図12において、G_1、G_2はそれぞれ、第1のゲート信号線G、第2のゲート信号線GHの電位を示す。また、|Vgs|は、駆動TFT707のゲート電圧(ゲート・ソース間電圧)の絶対値である。IELは、EL素子709を流れる電流を示す。IVideoは、ビデオ信号入力電流源777によって定められた電流値である。
【0017】
期間TA1において、第1のゲート信号線G及び第2のゲート信号線GHの信号により選択TFT704及び保持TFT705がオンの状態となる。こうして電源線Wが、カレントTFT706、保持TFT705及び選択TFT704を介して、ソース信号線Sと接続される。ソース信号線Sには、ビデオ信号入力電流源777によって定められた電流量IVideoが流れるため、十分に時間が経過し定常状態となると、カレントTFT706のドレイン電流はIVideoとなる。こうしてカレントTFT706のドレイン電流IVideoに対応するゲート電圧が、保持容量708に保持される。その後期間TA2において、第2のゲート信号線GHの信号が変化し、保持TFT705がオフの状態となる。駆動TFT707には、IVideoのドレイン電流が流れている。こうして信号電流IVideoが、電源線Wより駆動TFT707のソース・ドレイン間を介してEL素子709に入力される。EL素子709は、信号電流IVideoに応じた輝度で発光する。
【0018】
図10に示した構成では、上記手法によってEL素子709の陽極709aから陰極709bに電流が流れ、EL素子709が発光する場合は、カレントTFT706の第2の端子はソース端子に相当し、第1の端子はドレイン端子に相当する。また、駆動TFT707の第2の端子はソース端子に相当し、第1の端子はドレイン端子に相当する。
【0019】
次に期間TA3において、第1のゲート信号線Gの信号が変化し、選択TFT704がオフの状態となる。選択TFT704がオフ状態となった後も、信号電流IVideoが、電源線Wより駆動TFT707のソース・ドレイン間を介してEL素子709に入力され続け、EL素子709は発光し続ける。
【0020】
期間TA1〜TA3の一連の動作を信号電流IVideoの書き込み動作と呼ぶことにする。その際、信号電流IVideoをアナログ的に変化させることによって、EL素子709の輝度を変化させ、階調を表現する。
【0021】
上記のような、電流制御型の表示装置では、駆動TFT707は、飽和領域で動作する。ここで、駆動TFT707のドレイン電流は、ソース信号線Sより入力される信号電流によって定められている。つまり、同じ画素内の駆動TFT707とカレントTFT706の電流特性がそろっていれば、駆動TFT707は、閾値電圧や移動度等のバラツキがあっても、一定のドレイン電流を流し続けるようにゲート電圧が自動的に変化する。
【0022】
【発明が解決しようとする課題】
EL素子において、その陽極と陰極間の電圧と、流れる電流量の関係(I−V特性)は、EL素子を使用する環境温度や、EL素子の劣化等の影響によって変化する。そのため、従来の電圧制御型の画素構成では、EL素子の両電極間に同じ電圧を印加していても、EL素子を使用する環境温度や、EL素子の劣化等の影響によって、流れる電流が変化してしまう。その結果、EL素子の輝度が変化してしまう。
【0023】
しかし電流制御型の画素構成では、EL素子を使用する環境温度や、EL素子の劣化等の影響に対して、EL素子に流れる電流を、ほぼ一定に保つことができる。
【0024】
ここで、図9に、EL素子を流れる電流を一定にした場合の、EL素子の劣化の時間的変化を示す。縦軸がEL素子の輝度Lであり、横軸が時間tである。曲線900は、EL素子を流れる電流を一定に保った場合の輝度の変化を示す。時間がt0の場合、EL素子の輝度Lを100%とする。EL素子は、一定の電流が流れ続けた時間に依存して劣化が進む。こうして、EL素子の陽極と陰極の間に同じ電流値の電流が流れている場合にも、輝度が低下してしまう。よって、電流制御型の画素においても、EL素子の劣化による発光輝度のばらつきが問題となる。そこで本発明は、EL素子の劣化等による電流特性の変化による輝度の変化を低減し、ほぼ一定の輝度で発光させることが可能な表示装置を提供することを課題とする。
【0025】
【課題を解決するための手段】
本発明の表示装置では、EL素子の劣化によるEL素子を流れる電流の変化を抑制するために、電流制御型の画素構成を用いる。電流制御型の画素としては、公知の構成の画素を自由に用いることができる。
【0026】
例えば、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有するEL素子と、
前記複数の画素外部より入力される第1の電流を、電圧に変換する手段と、
前記電圧を保持する手段と、
前記電圧を第2の電流に変換し、EL素子の前記第1の電極と前記第2の電極間に流す手段とを有する構成の電流制御型の画素とすることができる。
【0027】
上記のような電流制御型の画素を用いた上で、さらにEL素子の劣化も低減するために、以下の3つの手段(第1の手段〜第3の手段)のうち、少なくとも1つを組み合わせて用いる。こうして、相乗的にEL素子の劣化を低減する。
【0028】
そこで、まずこれら3つの手段それぞれについて説明し、その後電流制御型の画素を用いる上で、これらの手段と組み合わせる手法について説明する。
【0029】
第1の手段は、画素の開口率を大きくするための手段である。画素中でEL素子の画像表示に寄与する面積(以下、発光面積をいう)を大きく設定する。発光面積を大きく設定することによって、同じ輝度を表現する際にEL素子に流す電流の密度を小さくすることができる。ここで、EL素子は、流れる電流密度に比例して劣化が進行する。よって、開口率を大きくし発光時の電流密度を小さくすることで、EL素子の劣化を抑制することができる。
【0030】
そのため、以下の2つの構成(第1の構成や第2の構成)のうちの1つまたは両方を用いる。第1の構成及び第2の構成について順に説明する。
【0031】
第1の構成として、各画素においてTFT等の素子が占める割合を小さくする。これは、画素の有するTFT等の素子を介してEL素子から放射された光を視認するタイプの表示装置では、画素の有するTFT等の素子が占める面積を小さくすることによって、開口率を上げることができるためである。
【0032】
第1の構成では、各画素において以下に示すように3つ以上のノードを同時に短絡または開放することができるスイッチ素子を用いる。なお、複数のノードが短絡された状態とは、前記複数のノードのうちの任意の2つのノード間において、電気的接続が取られた状態を示すものとする。また、複数のノードが開放された状態とは、前記複数のノードのうちの任意の2つのノードにおいて、電気的接続が無い状態を示すものとする。
【0033】
第1の構成のスイッチ素子について、もう少し詳細に説明する。スイッチ素子は、絶縁表面上に半導体薄膜によって形成される活性層と、前記活性層に接する絶縁膜と、前記絶縁膜を介して前記活性層と重なるゲート電極とを含み、前記活性層は、少なくとも1つのチャネル形成領域と、n(nは、3以上の自然数)個の不純物領域(不純物元素が添加された領域)を有し、前記n個の不純物領域のうちm(mは、3以上n以下の自然数)個の不純物領域は、それぞれ、異なる接続電極と接している。また、前記n個の不純物領域はそれぞれ、チャネル形成領域と接している。
【0034】
なお、前記n個の不純物領域はそれぞれ、チャネル形成領域との間に、前記不純物領域より不純物濃度の低い領域(以下、低濃度不純物領域と表記する)を有していても良い。
【0035】
このとき、前記m個の不純物領域のうち、任意の2個の不純物領域は、前記活性層中を、前記チャネル形成領域のみを介して接続される。または、前記m個の不純物領域のうち、任意の2個の不純物領域は、前記チャネル領域と、前記低濃度不純物領域のみを介して接続される。または、前記m個の不純物領域のうち、任意の2個の不純物領域は、前記チャネル領域と、前記n個の不純物領域のうちの前記m個の不純物領域以外を介して接続される。または、前記m個の不純物領域のうち、任意の2個の不純物領域は、前記チャネル領域と、前記低濃度不純物領域と、前記n個の不純物領域のうちの前記m個の不純物領域以外を介して接続される。
【0036】
上記構成のスイッチ素子(以下、マルチドレイン素子とも表記する)は、前記ゲート電極の電位によって、前記チャネル形成領域にチャネルを形成する場合と、形成しない場合とを選択することができる。こうして、前記m個の不純物領域にそれぞれ接続された接続電極のうち任意の2つの接続電極間を、導通状態とする場合と、非導通状態とする場合を選択することができる。こうして、全ての接続電極を同時に短絡または開放することができる。上記構成のスイッチ素子(マルチドレイン素子)を用いることによって、従来、複数のTFTを用いて、3つ以上のノードを短絡または開放していた動作を、1つの素子で行うことができる。
【0037】
こうして、画素中で素子(スイッチング素子)の占める面積を低減することができる。
【0038】
第2の構成ではとしては、画素部に異なる発光色のEL素子が配置されると限定した場合に、各発光色に対応するEL素子のEL層の境界を重ねて配置する。ここで従来のEL表示装置では、絶縁体によって形成された土手によって境界を設定され、各発光色に対応するEL素子のEL層が塗り分けられていた。一方、本発明の第2の構成では、各発光色に対応するEL素子のEL層の境界を重ねて配置することによって塗り分けのための土手を省略している。このように土手を省略した分、EL素子の画像表示に寄与する面積を大きくすることが可能である。
【0039】
なお第2の構成では、画素の有するTFT等の素子を介して画像を視認するタイプの表示装置に限定されない。つまり、画素の有するTFT等の素子が形成された基板とは逆の側から画像を視認するタイプの表示装置であってもよい。
【0040】
第2の構成では、第1の発光色で発光するEL素子のEL層(第1のEL層)と、第2の発光色で発光するEL素子のEL層(第2のEL層)の端部を重ねて配置する。
【0041】
以上が、画素の開口率を大きくし、同じ輝度を表現する際にEL素子に流す電流の密度を小さくする、第1の手段の説明であった。次いで、第2の手段について説明する。
【0042】
第2の手段では、各画素に配置されたEL素子として、劣化の少ないものを用いる。以下に、そのEL素子の構成について説明する。
【0043】
EL素子を形成するEL層を、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる電子注入層等が、明確に区別されるような積層構造ではなく、正孔注入材料、正孔輸送材料、発光材料、電子輸送材料、電子注入材料等の材料のうち、複数の材料が混合され層(混合層:混合領域)を有する構成(以下、混合接合型のEL素子と表記する)とすることができる。なお、正孔注入材料、正孔輸送材料、発光材料、電子輸送材料、電子注入材料等は、それぞれ別の機能を有する機能材料と呼ぶことにする。
【0044】
例えば、EL素子のEL層を、第1の機能材料が添加された第1の領域と、第1の機能材料とは別の機能を有する第2の機能材料が添加された第2の領域と、前記第1の機能材料と前記第2の材料の両方が添加された混合領域とを有する構成とする。
【0045】
なお上記構成において、第1の機能材料のみが添加された領域(第1の領域)が存在せず、第1の機能材料と第2の機能材料の混合領域内部で濃度の割合が変化する(濃度勾配を有する)構成であってもよい。また、第1の機能材料のみが添加された領域(第1の領域)及び第2の機能材料のみが添加された領域(第2の領域)が存在せず、第1の機能材料と第2の機能材料の混合領域内部で濃度の割合が変化する(濃度勾配を有する)構成であってもよい。また、前記濃度の割合は、陽極や陰極からの距離に依存して変化する構成であってもよい。更に、前記濃度の割合の変化は連続的であってもよい。濃度勾配の設定の仕方は、自由に設定することが可能である。
【0046】
明確な積層構造を有するEL素子においては、それぞれ異なる機能材料によって構成される層の界面での電荷の蓄積等が問題となる。層の界面での電荷の蓄積は、EL素子の寿命を縮める大きな要因である。一方、混合接合型のEL素子では、明確な層の界面が存在せず、電荷の蓄積を低減することができる。こうして、混合接合型のEL素子では、その寿命を長くすることができる。また、駆動電圧も低くすることができる。
【0047】
また、EL素子の電極に接するEL層の部分に、金属材料を添加した構成であってもよい。この構成のEL素子も混合接合型のEL素子と呼ぶことにする。上記構成によって、EL素子の電極の酸化を防止し、且つ、電極からのキャリアの注入効率を高めることができる。こうして、混合接合型のEL素子では、その寿命を長くすることができる。また、駆動電圧も低くすることができる。
【0048】
なお、EL素子のEL層は、有機物からなるものに限定されない。無機物から形成されていてもよい。また、有機物と無機物の両方から形成されていてもよい。
【0049】
本発明は上記構成によって、EL素子の劣化等による電流特性の変化による輝度の変化を低減し、ほぼ一定の輝度で発光させることが可能な表示装置を提供することができる。
【0050】
以上が、第2の手段についての説明であった。次いで、第3の手段について説明する。
【0051】
第3の手段では、EL素子の劣化の進行を抑制する。この手段では、EL素子に定期的に逆バイアスの電圧を印加する。こうしてEL素子の劣化を抑制する。
【0052】
以上が、第1の手段〜第3の手段それぞれに関する説明であった。これらの手段は、それぞれEL素子の劣化を抑制する上で有効である。次いで、電流制御型の画素を用いる上で、これらの手段を組み合わせる手法について説明する。
【0053】
始めに、電流制御型の画素において、第1の手段(第1の構成または第2の構成)を組み合わせる場合について説明する。
【0054】
例えば、電流制御型の画素において第1の構成を組み合わせることができる。以下にその構成を示す。
【0055】
複数の画素と、電流信号が入力される複数の信号線とを有し、
前記複数の画素それぞれは、マルチドレイン素子と、第1のTFTと、容量素子と、前記電流信号に応じた輝度で発光するEL素子と、前記EL素子と直列に接続された前記第2のTFTとを有し、
前記マルチドレイン素子は、絶縁表面上に半導体薄膜によって形成される活性層と、
前記活性層に接する絶縁膜と、
前記絶縁膜を介して前記活性層と重なるゲート電極とを有し、
前記活性層は、少なくとも1つのチャネル形成領域と、
n(nは、3以上の自然数)個の不純物領域とを有し、
前記n個の不純物領域のうちm(mは、3以上n以下の自然数)個の不純物領域それぞれは、異なる接続電極と接し、
前記n個の不純物領域はそれぞれ、チャネル形成領域と接し、
前記m個の不純物領域のうち任意の2個の不純物領域は、前記活性層中を、前記チャネル形成領域のみを介して接続される表示装置であって、
前記第2のTFTのゲート電極は、前記第1のTFTのゲート電極と接続され、
前記容量素子の一方の電極は、前記第1のTFTのゲート電極に接続され、
前記第1のTFTの第1の端子と、前記第1のTFTのゲート電極と、前記複数の信号線のうちの1本とは、それぞれ異なる前記接続電極に接続されていることを特徴とする表示装置とする。
【0056】
こうして、電流制御型の画素において開口率を大きくし、EL素子の劣化を抑制することができる。
【0057】
複数の画素と、電流信号が入力される複数の信号線とを有し、
前記複数の画素それぞれは、マルチドレイン素子と、第1のTFTと、容量素子と、前記電流信号に応じた輝度で発光するEL素子と、前記EL素子と直列に接続された前記第2のTFTとを有し、
前記マルチドレイン素子は、絶縁表面上に半導体薄膜によって形成される活性層と、
前記活性層に接する絶縁膜と、
前記絶縁膜を介して前記活性層と重なるゲート電極とを有し、
前記活性層は、少なくとも1つのチャネル形成領域と、
n(nは、3以上の自然数)個の不純物領域とを有し、
前記n個の不純物領域のうちm(mは、3以上n以下の自然数)個の不純物領域それぞれは、異なる接続電極と接し、
前記n個の不純物領域は、それぞれ、チャネル形成領域との間に、前記不純物領域より不純物濃度の低い低濃度不純物領域を有し、
前記m個の不純物領域のうち、任意の2個の不純物領域は、前記活性層中を、前記チャネル形成領域、及び前記低濃度不純物領域のみを介して接続される表示装置であって、
前記第2のTFTのゲート電極は、前記第1のTFTのゲート電極と接続され、
前記容量素子の一方の電極は、前記第1のTFTのゲート電極に接続され、
前記第1のTFTの第1の端子と、前記第1のTFTのゲート電極と、前記複数の信号線のうちの1本とは、それぞれ異なる前記接続電極に接続されていることを特徴とする表示装置とする。
【0058】
なお、前記第2のTFTの第1の端子が前記EL素子の一方の電極に接続され、前記第1のTFTの第2の端子と前記第2のTFTの第2の端子とは、同じ配線に接続されていることを特徴とする表示装置であってもよい。
【0059】
こうして、電流制御型の画素において開口率を大きくし、EL素子の劣化を抑制することができる。
【0060】
また、電流制御型の画素に第1の構成を組み合わせた場合において、更に第2の構成を組み合わせることができる。以下にその構成を示す。
【0061】
前記複数の画素は、第1の色で発光する第1の画素と、前記第1の色とは異なる色で発光する第2の画素とを有し、
前記第1の画素の前記EL素子の前記EL層の端部は、前記第2の画素の前記EL素子の前記EL層の端部と重ねて形成する
【0062】
こうして、電流制御型の画素において更に開口率を大きくし、EL素子の劣化をさらに抑制することができる。
【0063】
また、電流制御型の画素に第1の構成または第2の構成の1つまたは複数を組み合わせた場合において、更に第2の手段を組み合わせることができる。以下にその構成を示す。
【0064】
前記EL素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有し、
前記EL層は、第1の機能材料と前記第1の機能材料とは別の機能を有する第2の機能材料の両方が添加された混合領域を有する構成とする。
【0065】
こうして、EL素子の劣化をさらに抑制することができる。
【0066】
また、電流制御型の画素に第1の構成、第2の構成及び第2の手段のいずれか1つまたは複数を組み合わせた場合において、更に第3の手段を組み合わせることができる。つまり上記構成において、前記EL素子の陽極の電位を前記EL素子の陰極の電位より低くする手段を有する構成とする。
【0067】
こうして、EL素子の劣化をさらに抑制することができる。
【0068】
次いで、電流制御型の画素に第2の構成を組み合わせた構成について説明する。
【0069】
複数の画素を有し、
前記複数の画素それぞれは、第1の電極と第2の電極と前記第1の電極と前記第2の電極間に挟まれたEL層とを有するEL素子と、
前記EL素子の前記第1の電極と前記第2の電極の間を流れる電流を一定に定める手段とを有する表示装置であって、
前記複数の画素は、第1の色で発光する第1の画素と、前記第1の色とは異なる色で発光する第2の画素とを有し、
前記第1の画素の前記EL素子の前記EL層の端部は、前記第2の画素の前記EL素子の前記EL層の端部と重ねて形成されていることを特徴とする表示装置とする。
【0070】
こうして、電流制御型の画素において開口率を大きくし、EL素子の劣化を抑制することができる。
【0071】
複数の画素と、電流信号が入力される複数の信号線とを有し、
前記複数の画素それぞれは、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有するEL素子と、
前記複数の信号線それぞれより前記複数の画素それぞれに入力される第1の電流を、電圧に変換する手段と、
前記電圧を保持する手段と、
前記電圧を第2の電流に変換し、前記EL素子の前記第1の電極と前記際2の電極間に流す手段とを有する表示装置であって、
前記複数の画素は、第1の色で発光する第1の画素と、前記第1の色とは異なる色で発光する第2の画素とを有し、
前記第1の画素の前記EL素子の前記EL層の端部は、前記第2の画素の前記EL素子の前記EL層の端部と重ねて形成されていることを特徴とする表示装置とする。
【0072】
こうして、電流制御型の画素において更に開口率を大きくし、EL素子の劣化をさらに抑制することができる。
【0073】
また、電流制御型の画素に第2の構成を組み合わせた場合において、更に第2の手段を組み合わせることができる。以下にその構成を示す。
【0074】
前記EL素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有し、
前記EL層は、第1の機能材料と前記第1の機能材料とは別の機能を有する第2の機能材料の両方が添加された混合領域を有する構成とする。
【0075】
こうして、EL素子の劣化をさらに抑制することができる。
【0076】
また、電流制御型の画素に第2の構成または第2の手段のいずれか1つまたは複数を組み合わせた場合において、更に第3の手段を組み合わせることができる。つまり上記構成において、前記EL素子の陽極の電位を前記EL素子の陰極の電位より低くする手段を有する構成とする。
【0077】
こうして、EL素子の劣化をさらに抑制することができる。
【0078】
また、電流制御型の画素に第2の手段を組み合わせることができる。以下にその構成を示す。
【0079】
複数の画素を有し、
前記複数の画素それぞれは、第1の電極と第2の電極と前記第1の電極と前記第2の電極間に挟まれたEL層とを有するEL素子と、
前記EL素子の前記第1の電極と前記第2の電極の間を流れる電流を一定に定める手段とを有する表示装置であって、
前記EL層は、第1の機能材料と前記第1の機能材料とは別の機能を有する第2の機能材料の両方が添加された混合領域を有することを特徴とする表示装置とする。
【0080】
こうして、劣化の抑制されたEL素子を画素に用いることによって、より輝度ばらつきの低減された表示装置が得られる。
【0081】
複数の画素と、電流信号が入力される複数の信号線とを有し、
前記複数の画素それぞれは、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有するEL素子と、
前記複数の信号線それぞれより前記複数の画素それぞれに入力される第1の電流を、電圧に変換する手段と、
前記電圧を保持する手段と、
前記電圧を第2の電流に変換し、前記EL素子の前記第1の電極と前記際2の電極間に流す手段とを有する表示装置であって、
前記EL層は、第1の機能材料と前記第1の機能材料とは別の機能を有する第2の機能材料の両方が添加された混合領域を有することを特徴とする表示装置とする。
【0082】
こうして、劣化の抑制されたEL素子を画素に用いることによって、より輝度ばらつきの低減された表示装置が得られる。
【0083】
また、電流制御型の画素に第2の手段を組み合わせた場合において、更に第3の手段を組み合わせることができる。つまり上記構成において、前記EL素子の陽極の電位を前記EL素子の陰極の電位より低くする手段を有する構成とする。
【0084】
こうして、EL素子の劣化をさらに抑制することができる。
【0085】
また、電流制御型の画素において、第3の手段を組み合わせることができる。
【0086】
複数の画素を有し、
前記複数の画素それぞれは、第1の電極と第2の電極と前記第1の電極と前記第2の電極間に挟まれたEL層とを有するEL素子と、
前記EL素子の前記第1の電極と前記第2の電極の間を流れる電流を一定に定める手段とを有する表示装置であって、
前記EL素子の前記第1の電極と前記第2の電極の一方は陽極で、もう一方は陰極であり、
前記EL素子の前記陽極の電位を前記EL素子の前記陰極の電位より低くする手段を有することを特徴とする表示装置とすることができる。
【0087】
こうして、EL素子の劣化を抑制することができる。
【0088】
複数の画素と、電流信号が入力される複数の信号線とを有し、
前記複数の画素それぞれは、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有するEL素子と、
前記複数の信号線それぞれより前記複数の画素それぞれに入力される第1の電流を、電圧に変換する手段と、
前記電圧を保持する手段と、
前記電圧を第2の電流に変換し、前記EL素子の前記第1の電極と前記際2の電極間に流す手段とを有する表示装置であって、
前記EL素子の前記第1の電極と前記第2の電極の一方は陽極で、もう一方は陰極であり、
前記EL素子の前記陽極の電位を前記EL素子の前記陰極の電位より低くする手段を有することを特徴とする表示装置とすることができる。
【0089】
こうして、EL素子の劣化を抑制することができる。
【0090】
なお、EL素子のEL層には、高分子材料を用いても良いし、低分子材料を用いても良いし、中分子材料を用いてもよい。また、これらの材料を組み合わせて用いても良い。なお本明細書中において、中分子材料とは、昇華性を有さず、重合度が20程度以下のものを示すとする。なお、EL素子は、一重項励起子からの発光(蛍光)を利用するものでも、三重項励起子からの発光(燐光)を利用するものでも、どちらでも良い。
【0091】
上記構成によって、EL素子の劣化等による電流特性の変化による輝度の変化を低減し、ほぼ一定の輝度で発光させることが可能な表示装置を提供することができる。
【0092】
【発明の実施の形態】
(実施の形態1)
実施の形態1では、マルチドレイン素子の構成例及び、前記マルチドレイン素子を用いた、本発明の表示装置の画素構成の例を示す。
【0093】
図1(A)に本発明のマルチドレイン素子を用いた画素構成の一例を示す。なお図1(A)において、従来例において図10で示した画素構成と同じ部分は、同じ符号を用いて表し説明は省略する。図1(A)では、駆動TFT707及びカレントTFT706を、Pチャネル型TFTとし、画素電極を陽極とした例を示す。
【0094】
図1(A)では、図10における選択TFT704と、保持TFT705との代わりに、マルチドレイン素子101を用いている。図1(A)中のマルチドレイン素子101の各端子について、図1(B)を用いて説明する。マルチドレイン素子101は、端子T0及び端子T1〜端子T3を有する。
【0095】
マルチドレイン素子101は、端子T0に入力された信号電位に応じて、端子T1〜端子T3間(端子T1と端子T2間、端子T2と端子T3間、端子T1と端子T3間)が、開放される状態と、短絡される状態とを選択することができる。端子T0に入力された信号電位に応じて、端子T1〜端子T3間(端子T1と端子T2間、端子T2と端子T3間、端子T1と端子T3間)が、開放される状態と、短絡される状態とを選択することができるマルチドレイン素子を、図1(B)に示す記号によって、示すことにする。
【0096】
再び図1(A)を参照する。マルチドレイン素子101の端子T0は、ゲート信号線Gと接続されている。カレントTFT706のゲート電極とカレントTFT706の第1の端子とは、マルチドレイン素子101の端子T2と端子T3間を介して接続されている。また、カレントTFT706の第1の端子と信号線Sとは、マルチドレイン素子101の端子T3と端子T1間を介して接続されている。
【0097】
なお、図1(A)において、カレントTFT706の第2の端子及び、駆動TFT707の第2の端子は、電源線Wに接続されているが、本発明の画素構成はこれに限定されない。一般に、カレントTFT706の第2の端子と、駆動TFT707の第2の端子とは、それぞれを、ドレイン電流が流れる際に、同じ電位となるような構成であれば良い。
【0098】
また、保持容量708の2つの電極のうち、駆動TFT707のゲート電極と接続されていない側は、電流線Wに接続されているが、本発明の画素構成はこれに限定されない。一般に、保持容量708の2つの電極のうち、駆動TFT707のゲート電極と接続されていない側は、カレントTFT706または駆動TFT707に電流が流れる間、それぞれのTFTの第2の端子の電位と等しい電位に保たれる構成であればよい。
【0099】
なお、図1と異なり、EL素子の画素電極は陰極である場合、EL素子が発光する場合に、カレントTFT706及び駆動TFT707のソース端子の電位が固定され動作するのが望ましいため、カレントTFT706及び駆動TFT707としてNチャネル型TFTを用いるのが望ましい。
【0100】
ここで、図2に、図1におけるマルチドレイン素子101を作製した例を示す。
【0101】
始めに、図2(A)に、マルチドレイン素子の記号を示す。図2(B)は、図2(A)に示したマルチドレイン素子を作製した際の上面図である。また、図2(C)は、図2(B)のA−A’の断面図である。図2(D)は、図2(B)のB−B’の断面図である。図2(B)において、マルチドレイン素子101は、活性層201と、電極220及び接続電極221〜223を有している。図2(C)及び図2(D)において、絶縁表面を有する基板200上に形成された活性層201は、同じ導電型を付与する不純物が添加された不純物領域203a〜203cと、チャネル領域204を有している。電極220とチャネル形成領域204とは、ゲート絶縁膜205を間に挟んで重なっている。また、接続電極221〜223はそれぞれ、電極220上に形成された絶縁膜206上に形成され、コンタクトホール202a〜202cを介して、前記不純物領域203a〜203cと電気的に接続されている。電極220は、図2(A)における端子T0に相当する。また、接続電極221は、端子T1に相当し、接続電極222は、端子T2に相当し、接続電極223は、端子T3に相当する。
【0102】
なお、接続電極221は、端子T2に相当し、接続電極222は、端子T3に相当し、接続電極223は、端子T1に相当してもよい。また、接続電極221は、端子T3に相当し、接続電極222は、端子T1に相当し、接続電極223は、端子T2に相当してもよい。
【0103】
不純物領域203a〜203cはそれぞれチャネル形成領域204に接している。なお本実施の形態では、全ての不純物領域がそれぞれチャネル形成領域204に接しているが、本発明はこの構成に限定されない。不純物領域203a〜203cとチャネル形成領域204の間に、不純物領域よりも不純物濃度の低い低濃度不純物領域(LDD領域)が設けられていても良い。
【0104】
なお、図2(C)及び図2(D)ではゲート絶縁膜205が不純物領域203a〜203cを覆っているが、本発明はこの構成に限定されない。不純物領域203a〜203cは必ずしもゲート絶縁膜205に覆われている必要はなく、露出していても良い。
【0105】
マルチドレイン素子101は、通常のTFTの工程と同様のプロセスで作製することが可能である。
【0106】
図2(C)及び図2(D)において、本発明のマルチドレイン素子101の電極220は、公知のTFTのゲート電極と等しい材料によって形成することができる。また、活性層201に、チャネル形成領域204と、不純物領域203a〜203cを形成する手法も、公知のTFTと同様にすることができる。
【0107】
ここで、電極220の活性層201と重なる部分を、マルチドレイン素子のゲート電極とも呼ぶことにする。また、マルチドレイン素子の端子T1〜T3が接続された不純物領域203a〜203cは、それぞれソース領域またはドレイン領域と呼ぶことにする。また、マルチドレイン素子の端子T1〜T3を、ソース端子またはドレイン端子とも呼ぶことにする。
【0108】
図2に示したマルチドレイン素子101は、電極(ゲート電極)220に印加される電位によって、チャネル形成領域204に形成されるチャネルが変化し、各端子T1〜T3間(ソース・ドレイン端子間に相当する)の抵抗が制御される。つまり、ゲート電極220の電位によって、チャネル形成領域にチャネルが形成され、ソース・ドレイン端子間が導通状態となる。
【0109】
例えば図2において、マルチドレイン素子101の不純物領域203a〜203cには、N型を付与する不純物元素が添加されているものとする。このとき、ゲート電極T0の電位を、不純物領域203a〜203cのうちのいずれか1つまたは2つに相当するソース領域の電位より十分に高くする。こうして、端子T1〜端子T3を短絡することができる。上記構成のマルチドレイン素子101を、Nチャネル型マルチドレイン素子と呼ぶことにする。
【0110】
一方、図2において、マルチドレイン素子101の不純物領域203a〜203cには、P型を付与する不純物元素が添加されているものとする。このとき、ゲート電極T0の電位を、不純物領域203a〜203cのうちのいずれか1つまたは2つに相当するソース領域の電位より十分に低くする。こうして、端子T1〜端子T3を短絡することができる。上記構成のマルチドレイン素子を、Pチャネル型マルチドレイン素子と呼ぶことにする。
【0111】
なお、スイッチ素子(マルチドレイン素子)は、基板上に設けられた絶縁表面上に、前記活性層、前記絶縁膜、前記ゲート電極の順に形成された構成に限定されない。基板上に設けられた絶縁表面上に、前記ゲート電極、前記絶縁膜、前記活性層の順に設けられた構成でもかなわない。また、マルチドレイン素子のゲート電極は、前記活性層の上下の両方に、それぞれ絶縁膜を介して設けられた構成であってもよい。
【0112】
こうして、図2のマルチドレイン素子101は、3つのノード、具体的には端子T1〜T3を同時に接続することができる。
【0113】
上記構成のマルチドレイン素子101を用いることによって、画素において、スイッチング素子が占有する面積を抑えることができ、画素の開口率を上げることができる。
【0114】
また、図1に示した構成の画素の駆動方法は、従来例において、図12のタイミングチャートを用いて示した方法と同様である。ただし、図10に示した画素構成における、第1のゲート信号線Gと第2のゲート信号線GHは、図1に示した本発明の画素構成では、ゲート信号線Gとして共有されている。こうして、期間TA1中は、ゲート信号線Gの信号によって、マルチドレイン素子101の端子T1〜T3間は短絡状態であるが、期間TA2が終了すると、ゲート信号線Gの信号によって、マルチドレイン素子101の端子T1〜T3間はそれぞれ開放状態となる。こうして、各画素のEL素子709を発光させ、画像表示を行うことができる。
【0115】
図1に示した構成では、上記手法によってEL素子709の陽極709aから陰極709bに電流が流れ、EL素子709が発光する場合は、カレントTFT706の第2の端子はソース端子に相当し、第1の端子はドレイン端子に相当する。また、駆動TFT707の第2の端子はソース端子に相当し、第1の端子はドレイン端子に相当する。
【0116】
なお、カレントTFT706と駆動TFT707は一対でカレントミラー回路を構成するので、これら2つのTFTの極性は等しくなくてはならない。また、同一画素内のこれら2つのTFTの特性は等しいことが望まれる。なお、TFTの特性が等しいとは、それらのTFTの閾値電圧、移動度等が等しいことを示すものとする。
【0117】
この際、カレントTFT706のゲート長とゲート幅の比に対して、駆動TFT707のゲート長とゲート幅の比を変化させることによって、ソース信号線に入力された電流値と、EL素子に流れる電流値の比を変化させることも可能である。
【0118】
なお図1において、マルチドレイン素子101は、Nチャネル型を用いた構成を示す。なお、図1におけるマルチドレイン素子は、Nチャネル型でもPチャネル型でもどちらでも良い。ただし、図1に示した画素構成のように、EL素子709の画素電極が陽極の場合、EL素子が発光する際、マルチドレイン素子101のソース端子が1つに定まるのが好ましいため、マルチドレイン素子101として、Nチャネル型を用いるのが好ましい。
【0119】
なお、階調表示の手法としては、アナログの電流値を有する信号電流を入力し階調を表現する、アナログ階調方式を用いることができる。また、デジタルの電流値を有する信号電流を入力し、階調を表現する、デジタル階調方式を用いても良い。デジタル階調方式では、各画素のEL素子が発光する期間を制御することによって、階調を表現する時間階調方式を用いても良いし、各画素において発光する部分の面積を制御することによって階調を表現する面積階調方式を用いてもよい。
【0120】
時間階調方式としては、例えば時分割階調方式を用いることができる。なお、時分割階調方式とは、1フレーム期間を複数のサブフレーム期間に分割し、それぞれのサブフレーム期間毎に、各画素にデジタルの信号電流を入力し、各画素のEL素子をほぼ一定の輝度で、発光させるか発光させないかを選択し、1フレーム期間あたりにEL素子が発光したサブフレーム期間の長さの累計によって、階調を表現する方式を示すものとする。なお、1フレーム期間とは、1画像を表示する期間を示すものとする。
【0121】
本発明の表示装置を、時分割階調方式で駆動する場合について、説明する。
【0122】
説明のため、図1に示した構成の画素を有する画素部の回路図を、図3に示す。なお、図1と同じ部分は同じ符号を用いて示す。図3において、画素部は、x列y行の画素を有するものとする。一般に、第i(iは、x以下の自然数)列第j(jは、y以下の自然数)行の画素のソース信号線SをSi、ゲート信号線GをGj、電源線WをWiと表記する。なお、画素部において、異なる画素列に対する電源線Wを共有する構成であってもよい。
【0123】
図3に示した構成の画素部を、時分割方式で駆動する場合について、図4に示すタイミングチャートを用いて説明する。なお図4(A)及び図4(B)それぞれにおいて、同じ部分は同じ符号を用いて示す。ここで、図4(B)におけるG1〜Gyは、ゲート信号線G1〜Gyに入力される信号の電位を示す。
【0124】
1フレーム期間F1を複数のサブフレーム期間SF1〜SFn(nは自然数)に分割する。第1のサブフレーム期間SF1において、始めに第1行のゲート信号線G1が選択される。ここで、ゲート信号線を選択するとは、該ゲート信号線にゲート電極が接続されたマルチドレイン素子101の端子T1〜T3間を短絡状態とするような信号電位を、該ゲート信号線に入力することを示すものとする。こうして、ゲート信号線G1に端子T0が接続されたマルチドレイン素子101はその端子T1〜T3間が短絡状態となる。
【0125】
この後、ソース信号線S1〜Sxに、デジタルの信号電流が入力される。信号電流が入力されたソース信号線に対応する画素では、マルチドレイン素子101を介して、カレントTFT706の第1の端子・第2の端子間(ソース・ドレイン端子間に相当)を信号電流が流れる。この際、カレントTFT706の第1の端子とゲート電極は、マルチドレイン素子101を介して電気的に接続されている。十分な時間が経過すると、駆動TFT707は一定の電流をEL素子709に流す。入力された信号電流によって、各画素のEL素子が発光する際の動作については、実施の形態1と同様であるので、ここでは説明は省略する。こうして、各ソース信号線S1〜Sxに信号電流が入力されるかどうかによって、第1行の各画素の発光・非発光状態が選択される。第1行の画素において、発光状態が選択された画素の保持容量708に、駆動TFT707が一定電流を流すための電荷が保持されると、ゲート信号線G1の信号が変化し非選択の状態となる。こうして、マルチドレイン素子101の端子T1〜T3間が開放される。
【0126】
発光状態が選択された画素において、保持容量708に、駆動TFT707が一定電流を流すための電荷を保持させる動作を、以下、画素の書き込み動作と呼ぶことにする。
【0127】
ゲート信号線G1が非選択の状態になると直ぐに、第2行のゲート信号線G2が選択され、ゲート信号線G2にゲート電極(端子T0)が接続されたマルチドレイン素子101はその端子T1〜T3間が短絡状態となる。この後、ソース信号線S1〜Sxに、デジタルの信号電流が入力される。以下の動作は、第1行の画素と同様である。
【0128】
全てのゲート信号線G1〜Gyに対して同様の動作を行う。全てのゲート信号線G1〜Gyを選択する期間を、アドレス期間Taと表記する。第m(mは、n以下の自然数)のサブフレーム期間SFmに対応するアドレス期間をTamと表記する。
【0129】
書き込み動作が終了した画素行は、それぞれ発光または非発光状態が選択されている。書き込まれた信号に応じて、各画素行の各画素が発光または非発光する期間を表示期間Tsと表記する。同じサブフレーム期間において、各画素行の表示期間Tsは、タイミングは異なるがその長さは全て同じである。第m(mは、n以下の自然数)のサブフレーム期間SFmに対応する表示期間をTsmと表記する。
【0130】
ここで、異なる画素行に同時に書き込み動作を行うことはできないので、表示期間Tsはアドレス期間Taより長く設定されている。所定の長さの表記期間Ts1の後、第2のサブフレーム期間SF2が開始される。この後、第2のサブフレーム期間SF2〜第nのサブフレーム期間SFnについても、第1のサブフレーム期間SF1と同様に動作し、1フレーム期間Fが終了する。ここで、サブフレーム期間SF1〜SFnの、アドレス期間Ta1〜Tanの長さは全て同じである。
【0131】
以上のように表示装置を動作させ、各サブフレーム期間SF1〜SFnの表示期間Ts1〜Tsnの長さを適当に定めることによって、階調を表現する。
【0132】
なお、1フレーム期間中に映像信号のビット数と同じ数のサブフレーム期間を設け、階調を表現する手法に限定されない。例えば、1フレーム期間中に、映像信号のあるビットに対応する信号によって、発光状態・非発光状態が選択されるサブフレーム期間を複数設けることができる。つまり、1ビットに対応する表示期間を、複数のサブフレーム期間の表示期間の累計で表現する。特に、映像信号の上位ビットに対応する表示期間を、複数のサブフレーム期間がそれぞれ有する表示期間の累計で表現し、それらのサブフレーム期間を、不連続に出現させることによって、擬似輪郭の発生を抑制することができる。
【0133】
なお、各サブフレーム期間の表示期間Tsの長さの設定の仕方は、上記に限定されず、公知のあらゆる手法を用いることができる。また、図7では、第1のサブフレーム期間SF1〜第nのサブフレーム期間SFnが順に出現する構成としたが、これに限定されない。各サブフレーム期間の出現する順は、任意に定めることができる。
【0134】
また、時分割階調方式のみならず、面積階調方式によって、また、時分割階調方式と面積階調方式との組み合わせによって、階調を表現することもできる。
【0135】
こうして、実施の形態1において、図1及び図3で示した構成の画素を有する表示装置は、画像表示を行うことができる。
【0136】
(実施の形態2)
実施の形態2では、実施の形態1とは異なる構成の画素の例を示す。
【0137】
図5に本実施の形態の画素構成を示す。なお、図1と同じ部分は同じ符号を用いて示し説明は省略する。図5に示す構成の画素では、保持容量708と並列に消去TFT501が設けられている。なお、消去TFT501と保持容量708は必ずしも並列に接続されている必要はない。一般に、消去TFT501は、消去TFT501が導通状態となった際に、保持容量708の両電極の電位をほぼ等しくするように接続されていればよい。上記構成により、消去TFT501を導通状態とすることによって、保持容量708に保持された電荷を放電することができる。こうして、駆動TFT707を非導通状態とすることができる。駆動TFT707が非導通状態となった画素では、EL素子709は発光しない。
【0138】
ここで、消去TFT501のゲート電極は、ゲート信号線Gとは別の配線、消去用ゲート信号線RGに接続されている。消去用ゲート信号線RGに入力された信号によって、消去TFT501の導通・非導通状態が切りかえられる。これにより、ある行の画素に映像信号(信号電流)を入力している最中であっても、別の行の画素を非発光状態とすることができる。
【0139】
図5に示した構成の画素を有する画素部の回路図を、図6に示す。なお、図5と同じ部分は同じ符号を用いてしめし、説明は省略する。図6において、画素部は、x列y行の画素を有するものとする。一般に、第i(iは、x以下の自然数)列第j(jは、y以下の自然数)行の画素のソース信号線SをSi、ゲート信号線GをGj、消去用ゲート信号線RGをRGj、電源線WをWiと表記する。
【0140】
図6に示した構成の画素部を、時分割方式で駆動する場合について、図7に示すタイミングチャートを用いて説明する。なお図7(A)及び図7(B)それぞれにおいて、同じ部分は同じ符号を用いて示す。ここで、図7(B)におけるG1〜Gyは、ゲート信号線G1〜Gyに入力される信号の電位を示す。また、図7(B)におけるRG1〜RGyは、消去用ゲート信号線RG1〜RGyに入力される信号の電位を示す。
【0141】
なお図5及び図6において、マルチドレイン素子101は、Nチャネル型を用いた構成を示す。なおマルチドレイン素子は、Nチャネル型でもPチャネル型でもどちらでも良い。ただし、図5及び図6に示した画素構成のように、EL素子709の画素電極が陽極の場合、EL素子が発光する際、マルチドレイン素子101のソース端子が1つに定まって動作するのが好ましいため、マルチドレイン素子101として、Nチャネル型を用いるのが好ましい。また、図5及び図6において、消去TFT501は、Nチャネル型TFTを用いた例を示すがこれに限定されない。消去TFT501は、単なるスイッチとして動作するため、Nチャネル型TFTでもPチャネル型TFTでもどちらでも良い。
【0142】
各サブフレーム期間SF1〜SFnでのアドレス期間Ta及び表示期間Tsの基本的な動作については、実施の形態1において、図4のタイミングチャートを用いて示した動作と同様である。
【0143】
複数の画素行に同時に映像信号(信号電流)の書き込みを行うことができないため、各サブフレーム期間SF1〜SFnのアドレス期間Taはそれぞれ重複しないように設定されている。そのため、実施の形態1では、表示期間Tsをアドレス期間Taより短く設定することができなかった。しかし、実施の形態2において図5及び図6で示した構成の画素を用いれば、表示期間Tsをアドレス期間Taより短く設定することが可能となる。
【0144】
第1のサブフレーム期間SF1〜第k−1(kは、n以下の自然数)のサブフレーム期間SFk-1までは、表示期間Tsがアドレス期間Taより長く設定されているとする。このときの駆動方法は、実施の形態1において、図4のタイミングチャートで示した動作と同様である。なお、このとき各画素の消去TFT501は、常に非導通状態である。
【0145】
以下に、表示期間Tsがアドレス期間Taより短く設定された、第kのサブフレーム期間SFk〜第nのサブフレーム期間SFnまでの表示装置の駆動方法を詳細に説明する。
【0146】
第kのサブフレーム期間SFkのアドレス期間Takの動作方法は、第1のサブフレーム期間SF1〜第k−1のサブフレーム期間SFk-1と同様である。ただし、書き込み動作を行っている画素行の消去TFT501は、非導通状態である。所定の長さの表記期間Tskの後、消去用ゲート信号線RG1〜RGyを順に選択し、各画素行の消去TFT501を順に導通状態とし、各行の画素を順に一律に非発光状態とする。全ての画素の消去TFT501を導通状態とする期間を、リセット期間Trと表記する。特に、第p(pは、k以上n以下の自然数)のサブフレーム期間SFpに対応するリセット期間をTrpと表記する。このように、ある行の画素に信号電流を入力している最中にも、別の行の画素を一律に非発光状態とすることができる。こうして、表示期間Tsの長さを自由に制御することができる。
【0147】
ここで、アドレス期間Tapの長さとリセット期間Trpの長さは同じであるとする。つまり、映像信号を書き込む際に各行を順に選択する速さと、各行の画素を順に一律に非発光状態とする際の速さとは、同じであるとする。よって、同一のサブフレーム期間において、各行の画素の表示期間Tsが始まるタイミングは異なるが、その長さはすべて同じである。
【0148】
各画素行の消去TFT501を導通状態とすることによって、各画素行の画素を一律に非発光状態とする期間を、非表示期間Tusと表記する。同じサブフレーム期間において、各画素行の非表示期間Tusは、タイミングは異なるがその長さは全て同じである。特に、第pのサブフレーム期間SFpに対応する非表示期間をTuspと表記する。
【0149】
所定の長さの非表示期間Tuskの後、第k+1のサブフレーム期間SFk+1が開始される。第k+1のサブフレーム期間SFk+1〜第nのサブフレーム期間SFnについて、第kのサブフレーム期間SFkと同様の動作を繰り返し、1フレーム期間F1が終了する。
【0150】
以上のように表示装置を動作させ、各サブフレーム期間SF1〜SFnの表示期間Ts1〜Tsnの長さを適当に定めることによって、階調を表現する。なお、各サブフレーム期間の表示期間Tsの長さの設定の仕方は、実施の形態1と同様である。
【0151】
本実施の形態2では、表示期間Tsをアドレス期間Taより短く設定するサブフレーム期間においてのみ、リセット期間Tr及び非表示期間Tusを設ける駆動方法を示したが、これ限定されない。表示期間Tsをアドレス期間Taより長く設定するサブフレーム期間においても、リセット期間Tr及び非表示期間Tusを設ける駆動方法とすることもできる。
【0152】
また、図5及び図6では、消去TFT501を導通状態とすることによって保持容量708の電荷を放電する構成を示したが、これに限定されない。消去TFT501を導通状態することによって保持容量708の駆動TFT707のゲート電極と接続された側の電位を、上げるかまたは下げるかして、駆動TFT707が非導通状態となる構成であれば良い。つまり、消去TFT501を介して、駆動TFT707のゲート電極を、駆動TFT707が非導通状態となるような電位の信号が入力される配線と接続した構成であってもよい。
【0153】
また、上述のような消去TFT501を導通状態とすることによって、保持容量708の駆動TFT707のゲート電極と接続された側の電位を変化させるタイプの構成ではなく、駆動TFT707と直列に消去TFTを配置し、消去TFTを非導通状態とすることによって非表示期間とする構成であってもよい。
【0154】
一方、上述のような消去TFTを用いずに、ゲート信号線の信号、ソース信号線の信号(映像信号)に関わらず、一律に画素を非発光の状態とする、つまり、非表示期間を設けることもできる。
【0155】
例えば、保持容量708の2つの電極のうち、駆動TFT707のゲート電極に接続されていない側の電極の電位を、上げるまたは下げることによって、駆動TFT707を非導通状態とする手法がある。駆動TFT707がPチャネル型TFTの場合、保持容量708の駆動TFT707と接続されていない側の電位を、上げる。保持容量708に保持されている電荷は一定に保たれるため、保持容量708のもう一方の電位が上昇し、駆動TFT707を非導通状態とすることができる。こうして、非表示期間Tusを設けることができる。
【0156】
また他の例としては、全ての画素のEL素子709の対向電極の電位を一斉に変化させることによって、全ての画素のEL素子709の発光・非発光状態を一斉に切り替える手法がある。この手法では、各サブフレーム期間の各アドレス期間Taにおいては、対向電極の電位は電源線Wの電位とほぼ同じに保たれる。アドレス期間Taが終了すると、対向電極の電位は、電源線Wとの間に所定の電位差を有するように変化する。このとき、発光状態が選択された画素においては、電源線Wより駆動TFT707を介してEL素子709に電流が流れ発光する。こうして表示期間Tsが始まる。表示期間Tsのタイミングは、全ての画素において同じである。所定の長さの表示期間Tsの後、EL素子709の対向電極の電位を再び電源線Wの電位とほぼ同じに変化させることによって、全ての画素を一斉に非発光の状態とすることができる。こうして、非表示期間Tusを設けることができる。非表示期間Tusのタイミングは、全ての画素において同じである。
【0157】
(実施の形態3)
本実施の形態では、実施の形態1及び実施の形態2において示した構成の画素とは、異なる構成の画素を示す。
【0158】
図8(A)及び図8(B)に、本実施の形態3の画素構成を示す。なお、図8(A)及び図8(B)において、図1及び図5と同じ部分は同じ符号を用いて示し、説明は省略する図8(A)及び図8(B)において、画素は、駆動TFT707及びカレントTFT706を、Pチャネル型トランジスタとし、画素電極を陽極とした例を示す。
【0159】
図8(A)及び図8(B)では、カレントTFT706の第1の端子と、駆動TFT707のゲート電極と、ソース信号線Sとはそれぞれ、マルチドレイン素子101の端子T1〜T3のうち異なる1つに接続されている。また、カレントTFT706の第1の端子はゲート電極と接続され、カレントTFT706の第2の端子は、電源線Wに接続されている。駆動TFT707の第1の端子は、EL素子709の一方の電極(陽極)に接続され、駆動TFT707の第2の端子は、電源線Wに接続されている。保持容量708の一方の電極は、駆動TFT707のゲート電極に接続され、もう一方の電極は、電源線Wに接続されている。また、図8(B)では、消去TFT501が設けられる。消去TFT501の第1の端子は、電源線Wに接続され、消去TFT501の第2の端子は、保持容量708の一方の電極に接続されている。
【0160】
なお、図8(A)及び図8(B)において、カレントTFT706の第2の端子及び、駆動TFT707の第2の端子は、電源線Wに接続されているが、本発明の画素構成はこれに限定されない。一般に、カレントTFT706の第2の端子と、駆動TFT707の第2の端子とは、それぞれを、ドレイン電流が流れる際に、同じ電位となるような構成であれば良い。
【0161】
また、保持容量708の2つの電極のうち、駆動TFT707のゲート電極と接続されていない側は、電流線Wに接続されているが、本発明の画素構成はこれに限定されない。一般に、保持容量708の2つの電極のうち、駆動TFT707のゲート電極と接続されていない側は、カレントTFT706または駆動TFT707に電流が流れる間、それぞれのTFTの第2の端子の電位と等しい電位に保たれる構成であればよい。
【0162】
また、図8(B)において、消去TFT501の第1の端子は、電源線Wとは別の配線に接続されていてもよい。また、消去TFT501は、駆動TFT707と直列に接続されていてもよい。
【0163】
なお、図8と異なり、EL素子の画素電極は陰極である場合、EL素子が発光する際、カレントTFT706及び駆動TFT707のソース端子の電位が固定され動作するのが望ましいため、カレントTFT706及び駆動TFT707としてNチャネル型TFTを用いるのが望ましい。
【0164】
駆動方法は、実施の形態1や、実施の形態2において示した手法と同様であるので、ここでは説明は省略する。
【0165】
(実施の形態4)
本実施の形態では、実施の形態1で示したマルチドレイン素子とは異なる構成のマルチドレイン素子を用いた画素構成について説明する。説明には、図20及び図21を用いる。なお、図20において図8と同じ部分は同じ符号を用いて示し、説明は省略する。
【0166】
図20では、図8と異なり、マルチドレイン素子8101を用いている。マルチドレイン端子8101は、ゲート信号線Gに入力された信号によって、カレントTFT706及び駆動TFT707のゲート電極と、カレントTFT706の第1の端子を信号線Sと接続する。また、カレントTFT706のゲート電極には保持容量8708の一方の電極が接続される。保持容量8708のもう一方の電極は電源線Wに接続されている。なお、図20(A)に対して図20(B)では、消去TFT501を設けている。
【0167】
図20(A)に示した構成の画素において、駆動方法は実施の形態1で示した手法と同様であるのでここでは説明は省略する。また、図20(B)に示した構成の画素において、駆動方法は実施の形態2で示した手法と同様であるのでここでは説明は省略する。
【0168】
マルチドレイン素子8101の各端子について、図21(A)を用いて説明する。マルチドレイン素子8101は、端子T0に入力された信号電位に応じて、端子T1〜端子T4間(端子T1と端子T2間、端子T2と端子T3間、端子T1と端子T3間、端子1と端子4間、端子2と端子4間、端子3と端子4間)が、開放される状態と、短絡される状態とを選択することができる。
【0169】
また、マルチドレイン素子8101を作製した例について、図21(B)〜図21(D)に示す。図21(C)は図21(B)におけるA〜A‘の断面図である。また図21(D)は図21(B)におけるB〜B’の断面図である。なお、図2(B)〜図2(D)と同じ部分は、同じ符号を用いて示し説明は省略する。図21(B)では、図2(B)と異なり、端子T1〜端子T4のうちの1つに対応する接続電極224が形成されている。接続電極224はコンタクトホール202dによって活性層201の不純物領域203d(図21(D)参照)と接続されている。
【0170】
(実施の形態5)
本実施の形態では、本発明の表示装置の各画素に配置されたEL素子の構造について説明する。
【0171】
なおEL素子とは、陽極と陰極の間にEL層を有する構成とする。なお、EL素子の陽極と陰極の間に形成された層を総称してEL層を表記している。なお、EL層は有機物より形成されていてもよいし、無機物より形成されていてもよい。また、有機物と無機物の両方を有していてもよい。
【0172】
EL素子を形成するEL層を、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる電子注入層等が、明確に区別されるような積層構造ではなく、正孔注入材料、正孔輸送材料、発光材料、電子輸送材料、電子注入材料等の材料のうち、複数の材料が混合された層(混合層)を有する構成(以下、混合接合型のEL素子と表記する)とする。
【0173】
混合接合型のEL素子の構造を示す模式図を、図14及び図15に示す。図14及び図15において、1401はEL素子の陽極である。1402はEL素子の陰極である。陽極1401と陰極1402の間に挟まれた層が、EL層に相当する。
【0174】
図14(A)において、EL層は、正孔輸送材料からなる正孔輸送領域1403と、電子輸送材料からなる電子輸送領域1404とを含み、前記正孔輸送領域1403は前記電子輸送領域1404よりも陽極側に位置し、且つ、前記正孔輸送領域1403と、前記電子輸送領域1404の間に、前記正孔輸送材料及び前記電子輸送材料の両方を含む混合領域1405が設けられた構成とすることができる。
【0175】
なおこのとき、陽極1401から陰極1402の方向に、前記混合領域1405内の前記正孔輸送材料の濃度は減少し、前記混合領域1405内の電子輸送材料の濃度は増加することを特徴としても良い。
【0176】
なお上記構成において、正孔輸送材料のみからなる正孔輸送領域1403が存在せず、正孔輸送材料及び電子輸送材料の両方を含む混合領域1405内部で各機能材料の濃度の割合が変化する(濃度勾配を有する)構成であってもよい。また、正孔輸送材料のみからなる正孔輸送領域1403及び電子輸送材料のみからなる電子輸送領域1404が存在せず、正孔輸送材料及び電子輸送材料の両方を含む混合領域1405内部で各機能材料の濃度の割合が変化する(濃度勾配を有する)構成であってもよい。また、前記濃度の割合は、陽極や陰極からの距離に依存して変化する構成であってもよい。更に、前記濃度の割合の変化は連続的であってもよい。濃度勾配の設定の仕方は、自由に設定することが可能である。
【0177】
前記混合領域1405内に、発光材料が添加された領域1406を有する。発光材料によって、EL素子の発光色を制御することができる。また、発光材料によって、キャリアをトラップすることができる。発光材料としては、キノリン骨格を含む金属錯体、ベンゾオキサドール骨格を含む金属錯体、ベンゾチアゾ-ル骨格を含む金属錯体等の他、各種蛍光色素を用いることができる。これらの発光材料を添加することによって、EL素子の発光色を制御することができる。
【0178】
陽極1401としては、効率よく正孔を注入するため、仕事関数の大きな電極材料を用いることが好ましい。例えば、錫ドープ酸化インジウム(ITO)や、亜鉛ドープ酸化インジウム(IZO)、ZnO、SnO2、In2O3等の透明電極を用いることができる。また、透光性を有する必要が無いならば、陽極1401は、不透明の金属材料でもよい。
【0179】
また、正孔輸送材料としては、芳香族アミン系の化合物等を用いることができる。
【0180】
また、電子輸送材料としては、キノリン誘導体、8−キノリノールまたはその誘導体を配位子とする金属錯体(特に、トリス(8−キノリノライト)アルミニウム(Alq3))等を用いることができる。
【0181】
陰極1402としては、効率よく電子を注入するため、仕事関数の小さな電極材料を用いることが好ましい。アルミニウム、インジウム、マグネシウム、銀、カルシウム、バリウム、リチウム等の金属を単体で用いることができる。また、これらの金属の合金であっても良いし、これらの金属と他の金属との合金であっても良い。
【0182】
図14(A)とは異なる構成のEL素子の模式図を図14(B)に示す。なお、図14(A)と同じ部分は同じ符号を用いて示し、説明は省略する。
【0183】
図14(B)では、発光材料が添加された領域を有さない。しかし、電子輸送領域1404に添加する材料として、電子輸送性及び発光性の両方を有する材料(電子輸送発光材料)、例えば、トリス(8−キノリノライト)アルミニウム(Alq3)を用いる構成とし、発光を行うことができる。
【0184】
または、正孔輸送領域1403に添加する材料として、正孔輸送性及び発光性の両方を有する材料(正孔輸送発光材料)を用いてもよい。
【0185】
図14(A)及び図14(B)とは異なる構成のEL素子の模式図を図14(C)に示す。なお、図14(A)及び図14(B)と同じ部分は同じ符号を用いて示し、説明は省略する。
【0186】
図14(C)において、正孔輸送材料に比べて最高被占分子軌道と最低被占分子軌道とのエネルギー差が大きい正孔ブロッキング性材料が、混合領域1405内に添加された領域1407を有する。正孔ブロッキング性材料が添加された領域1407を、混合領域1405内の発光材料が添加された領域1406より陰極1402側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができる。上記、正孔ブロッキング性材料が添加された領域1407を設ける構成は、特に、三重光励起子のよる発光(燐光)を利用するEL素子において有効である。
【0187】
図14(A)、図14(B)及び図14(C)とは異なる構成のEL素子の模式図を図14(D)に示す。なお、図14(A)、図14(B)及び図14(C)と同じ部分は同じ符号を用いて示し、説明は省略する。
【0188】
図14(D)において、電子輸送材料に比べて最高被占分子軌道と最低被占分子軌道とのエネルギー差が大きい電子ブロッキング性材料が、混合領域1405内に添加された領域1408を有する。電子ブロッキング性材料が添加された領域1408を、混合領域1405内の発光材料が添加された領域1406より陽極1401側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができる。上記、電子ブロッキング性材料が添加された領域1408を設ける構成は、特に、三重光励起子のよる発光(燐光)を利用するEL素子において有効である。
【0189】
図14(A)〜図14(D)に示したような混合接合型のEL素子では、明確な層の界面が存在せず、電荷の蓄積を低減することができる。こうして、その寿命を長くすることができる。また、駆動電圧も低くすることができる。
【0190】
上記混合接合型のEL素子を作製する手法としては、共蒸着法等を用いることができる。
【0191】
なお、図14(A)〜図14(D)に示した構成は、自由に組み合わせて実施することが可能である。
【0192】
なお、混合接合型のEL素子の構成は、これに限定されない。公知の構成を自由に用いることができる。
【0193】
本実施の形態は、実施の形態1〜実施の形態4と自由に組み合わせて実施することが可能である。
【0194】
つまり、実施の形態1〜実施の形態4に示したようなマルチドレイン素子を用いた構成の画素において、本実施の形態に示したような混合接合型のEL素子を用いることができる。こうして、EL素子の劣化をさらに低減することができる。
【0195】
(実施の形態6)
本実施の形態では、実施の形態5と異なる構成のEL素子について説明する。
【0196】
図15は、図14とは異なる混合接合型のEL素子の構成を示す模式図である。図15では、EL素子の電極に接するEL層の部分に、金属材料を添加した構成の例を示す。図15において、図14と同じ部分は同じ符号を用いて示し説明は省略する。陰極1401としてMgAg(Mg―Ag合金)を用い、電子輸送材料が添加された領域1404の、陰極1402に接する領域にAl(アルミニウム)合金を添加した構成とする。上記構成によって、陰極の酸化を防止し、且つ、陰極からの電子の注入効率を高めることができる。こうして、混合接合型のEL素子では、その寿命を長くすることができる。また、駆動電圧も低くすることができる。
【0197】
なお、混合接合型のEL素子の構成は、これに限定されない。公知の構成を自由に用いることができる。
【0198】
本実施の形態は、実施の形態1〜実施の形態4と自由に組み合わせて実施することが可能である。
【0199】
つまり、実施の形態1〜実施の形態4に示したようなマルチドレイン素子を用いた構成の画素において、本実施の形態に示したような混合接合型のEL素子を用いることができる。こうして、EL素子の劣化をさらに低減することができる。
【0200】
(実施の形態7)
本実施の形態では、本発明の表示装置の各画素が有するEL素子の塗り分けの構成について説明する。
【0201】
図16に本実施の形態のEL表示装置の画素の断面図を示す。なお、EL表示装置の3画素分のみを代表で示し、それぞれの画素を構成する素子として、EL素子及びEL素子の画素電極と接続されたTFTのみを示す。EL素子に直列に接続されたTFTは、図1や図5に示した、駆動TFT707が挙げられる。
【0202】
図16において、画素基板1900上に、TFT1901_R、1901_G、1901_Bが形成されている。本実施の形態では、TFT1901_R、1901_G、1901_Bはそれぞれ、図1や図5に示す、駆動TFT707であるとする。
【0203】
なお、駆動TFT1901_R、1901_G、1901_Bとしては、図に示した構成に限定されず、公知の構成のTFTを自由に用いることができる。例えば、図16において駆動TFT1901_R、1901_G、1901_Bは、シングルゲート型TFTとしたが、マルチゲート型TFTでもかまわない。また、図16において駆動TFT1901_R、1901_G、1901_Bは、トップゲート型TFTとしたが、ボトムゲート型TFTであってもよい。更に、チャネル形成領域の上下に、ゲート絶縁膜と介して配置された2つのゲート電極を有する、デュアルゲート型TFTであっても良い。
【0204】
駆動TFT1901_R、1901_G、1901_B上には、第1の層間膜1910が形成されている。第1の層間膜1910に、駆動TFT1901_R、1901_G、1901_Bのソース領域またはドレイン領域に達するコンタクトホールを形成し、配線層を形成し、所望の形状にパターニングして、配線1919_R、1919_G、1919_Bを形成する。そして配線1919_R、1919_G、1919_B上に、第2の層間膜1911を形成する。次に、第2の層間膜1911に、配線1919_R、1919_G、1919_Bに達するコンタクトホールを形成し、画素電極1912_R、1912_G、1912_Bを形成する。
【0205】
なお、第2の層間膜1911を設けない構成であっても良い。つまり、配線1919_R、1919_G、1919_Bと同じ層に、画素電極1912_R、1912_G、1912_Bを形成する構成であってもよい。
【0206】
次に、赤色発光のEL層1914_R、緑色発光のEL層1914_G、青色発光のEL層1914_Bを順に形成する。その後、EL素子1614の対向電極1915を、形成する。こうして、画素電極1912_Rと、赤色発光のEL層1914_Rと、対向電極1915とよって構成される赤色発光するEL素子が形成される。画素電極1912_Gと、緑色発光のEL層1914_Gと、対向電極1915とよって構成される緑色発光するEL素子が形成される。画素電極1912_Bと、青色発光のEL層1914_Bと、対向電極1915とよって構成される青色発光するEL素子が形成される。
【0207】
このようにEL層1914_R、1914_G、1914_Bを形成する(塗り分ける)際に、各EL層1914_R、1914_G、1914_Bをその境界(端部)1990において重ねる構成とする。上記構成では、従来、各発光色に対応するEL層を塗り分ける際に用いられた、絶縁膜で形成された土手等が必要ない。よって、EL層の塗り分けのマージンを縮小し、画素における発光領域の面積を大きくとることが可能である。
【0208】
なお図16では、赤、青、緑の3色にそれぞれ対応する画素において、EL素子のEL層の端部を重ねて配置する例を示したが、本発明の表示装置の構成はこれに限定されない。任意の数の発光色にそれぞれ対応する画素において、上記構成を応用することが可能である。
【0209】
本実施の形態は、実施の形態1〜実施の形態5と自由に組み合わせて実施することが可能である。
【0210】
つまり、実施の形態1〜実施の形態4に示したようなマルチドレイン素子を用いた構成の画素において、EL素子のEL層の端部を重ねて配置する構成を用いることができる。こうして開口率をさらに向上させ、EL素子の劣化をさらに低減することができる。
【0211】
また、実施の形態5や実施の形態6に示したような混合接合型のEL素子を有する画素において、EL素子のEL層の端部を重ねて配置する構成を用いることができる。こうして開口率を向上させ、EL素子の劣化をさらに低減することができる。
【0212】
更に、実施の形態1〜実施の形態4に示したようなマルチドレイン素子を用いた画素で、更に実施の形態5や実施の形態6に示したような混合接合型のEL素子を有する構成の画素において、EL素子のEL層の端部を重ねて配置する構成を用いることができる。こうして開口率をさらに向上させ、EL素子の劣化をさらに低減することができる。
【0213】
(実施の形態8)
本実施の形態では、本発明の表示装置の各画素に配置されたEL素子の構造について説明する。
【0214】
EL素子のEL層を構成する有機材料としては、低分子材料でも高分子材料でもよい。また、これらの材料を両方用いてもよい。有機化合物材料として低分子材料を用いる場合は、蒸着法によって成膜することができる。一方、EL層として高分子材料を用いる場合では、高分子材料を溶媒に溶かし、スピン塗布法やインクジェット方式で成膜することができる。
【0215】
また、EL層は、中分子材料によって構成されていても良い。本明細書中において、中分子系有機発光材料とは、昇華性を有さず、かつ、重合度が20程度以下の有機発光材料を示すものとする。EL層として中分子材料を用いる場合では、インクジェット方式等で成膜することができる。
【0216】
なお、低分子材料と、高分子材料と、中分子材料とを組み合わせて用いても良い。
【0217】
また、EL素子は、一重項励起子からの発光(蛍光)を利用するものでも、三重項励起子からの発光(燐光)を利用するものでも、どちらでも良い。
【0218】
本実施の形態は、実施の形態1〜実施の形態7と自由に組み合わせて実施することが可能である。
【0219】
(実施の形態9)
本実施の形態では、実施の形態1において図2に示した構成のマルチドレイン素子とは異なる構成のマルチドレイン素子を作製した例を、図13を用いて説明する。なお図13において、図2と同じ部分は同じ符号を用いて示し説明は、省略する。
【0220】
図13(A)に、マルチドレイン素子の記号を示す。図13(B)は、図13(A)に示したマルチドレイン素子を作製した際の上面図である。また、図13(C)は、図13(B)のA−A’の断面図である。図13(D)は、図13(B)のB−B’の断面図である。
【0221】
図13(C)及び図13(D)において、絶縁表面を有する基板200上に形成された活性層201は、同じ導電型を付与する不純物が添加された不純物領域203a、203b、203c及び230cと、チャネル領域204a、204b、204cを有している。電極220とチャネル形成領域204a、204b、204cとは、ゲート絶縁膜205を間に挟んで重なっている。また、接続電極221〜223はそれぞれ、電極220上に形成された絶縁膜206上に形成され、コンタクトホール202a〜202cを介して、前記不純物領域203a、203b、203cと電気的に接続されている。電極220は、図13(A)における端子T0に相当する。図13における電極220の配置は、図2における電極220の配置と異なる。また、接続電極221は、端子T1に相当し、接続電極222は、端子T2に相当し、接続電極223は、端子T3に相当する。
【0222】
なお、接続電極221は、端子T2に相当し、接続電極222は、端子T3に相当し、接続電極223は、端子T1に相当してもよい。また、接続電極221は、端子T3に相当し、接続電極222は、端子T1に相当し、接続電極223は、端子T2に相当してもよい。
【0223】
不純物領域203a、203b、203c及び230cはそれぞれチャネル形成領域204a、204b、204cのうちの1つまたは、3つ全てに接している。なお本実施の形態では、全ての不純物領域がそれぞれチャネル形成領域204に接しているが、本発明はこの構成に限定されない。不純物領域203a、203b、203c及び230cとチャネル形成領域204a、204b、204cの間に、不純物領域よりも不純物濃度の低い低濃度不純物領域(LDD領域)が設けられていても良い。
【0224】
なお、図13(C)及び図13(D)ではゲート絶縁膜205が不純物領域203a、203b、203c及び230cを覆っているが、本発明はこの構成に限定されない。不純物領域203a、203b、203c及び230cは必ずしもゲート絶縁膜205に覆われている必要はなく、露出していても良い。
【0225】
マルチドレイン素子101は、通常のTFTの工程と同様のプロセスで作製することが可能である。図13(C)及び図13(D)において、本発明のマルチドレイン素子101の電極220は、公知のTFTのゲート電極と等しい材料によって形成することができる。また、活性層201に、チャネル形成領域204a、204b、204cと、不純物領域203a、203b、203c及び230cを形成する手法も、公知のTFTと同様にすることができる。
【0226】
ここで、電極220の活性層201と重なる部分を、マルチドレイン素子のゲート電極とも呼ぶことにする。また、マルチドレイン素子の端子T1〜T3が接続された不純物領域203a〜203cは、それぞれソース領域またはドレイン領域と呼ぶことにする。また、マルチドレイン素子の端子T1〜T3を、ソース端子またはドレイン端子とも呼ぶことにする。
【0227】
図13に示したマルチドレイン素子101は、電極(ゲート電極)220に印加される電位によって、チャネル形成領域204a、204b、204cに形成されるチャネルが変化し、各端子T1〜T3間(ソース・ドレイン端子間に相当する)の抵抗が制御される。つまり、ゲート電極220の電位によって、チャネル形成領域にチャネルが形成され、ソース・ドレイン端子間が導通状態となる。
【0228】
例えば図13において、マルチドレイン素子101の不純物領域203a、203b、203c及び230cには、N型を付与する不純物元素が添加されているものとする。このとき、ゲート電極T0の電位を、不純物領域203a、203b、203cのうちのいずれか1つまたは2つに相当するソース領域の電位より十分に高くする。こうして、端子T1〜端子T3を短絡することができる。上記構成のマルチドレイン素子101を、Nチャネル型マルチドレイン素子と呼ぶことにする。
【0229】
一方、図13において、マルチドレイン素子101の不純物領域2203a、203b、203c及び230cには、P型を付与する不純物元素が添加されているものとする。このとき、ゲート電極T0の電位を、不純物領域203a、203b、203cのうちのいずれか1つまたは2つに相当するソース領域の電位より十分に低くする。こうして、端子T1〜端子T3を短絡することができる。上記構成のマルチドレイン素子を、Pチャネル型マルチドレイン素子と呼ぶことにする。
【0230】
こうして、図13のマルチドレイン素子101は、3つのノード、具体的には端子T1〜T3を同時に接続することができる。
【0231】
本実施の形態は、実施の形態1〜実施の形態9と自由に組みあわせて実施することが可能である。
【0232】
つまり、実施の形態1〜実施の形態4に示したようなマルチドレイン素子の代わりに、本実施の形態に示した構成のマルチドレイン素子を用いることができる。
【0233】
また、実施の形態5や実施の形態6に示したような混合接合型のEL素子を有する画素において、本実施の形態に示したマルチドレイン素子を用いることができる。こうして、開口率をさらに向上させ、EL素子の劣化をさらに低減することができる。
【0234】
更に、EL素子のEL層の端部を重ねて配置する構成を用いることができる。こうして開口率をさらに向上させ、EL素子の劣化をさらに低減することができる。
【0235】
(実施の形態10)
本実施の形態では、EL素子に定期的に逆バイアスを印加し、劣化を抑制する構成について説明する。
【0236】
上記駆動方法を用いる際の画素構成の例を、図17、図18、図19に示す。なお、図17、図18において、図1(A)と同じ部分は同じ符号を用いて説明は省略する。また、図19において図20と同じ部分は同じ符号を用いて示す。ここで、画素電極は陽極であり、対向電極は陰極であるとする。
【0237】
図17(A)では、EL素子709の画素電極にスイッチ991を介して端子992が接続されている。ここで、端子992の電位VBをEL素子709の対向電極の電位より小さく設定する。スイッチ991をオンすることによって、EL素子709の画素電極の電位を対向電極の電位より小さくする。こうして、EL素子709に逆バイアスを印加する。
【0238】
次いで、図17(A)の構成の画素において、逆バイアスを印加する際の駆動方法について説明する。例えば、実施の形態1に示したような時分割階調方式を用いる場合を例に説明する。画素が表示を行わない期間に逆バイアス印加の操作を行うことができる。例えば、画像表示を一時中断してスイッチをオン状態とし、EL素子709に逆バイアスを印加することができる。ここで、画素が表示を行っている期間では、スイッチ991はオフ状態である。時分割階調方式を行う際のスイッチ991以外の動作は、実施の形態1と同様であるので説明は省略する。
【0239】
同様に、図18(A)や図19(A)、図20(A)の構成の画素においても、逆バイアス印加の操作を行うことができる。
【0240】
また、図17(A)に示した画素の構成において、消去トランジスタを設けてもよい。この構成例を図17(B)に示す。なお、図17(A)と同じ部分は同じ符号を用いて示す。
【0241】
ここで、図17(B)に示した画素構成において、逆バイアスを印加する際の駆動方法について説明する。例えば、実施の形態2に示したような時分割階調方式を用いる場合を例に説明する。画素が表示を行わない期間に逆バイアス印加の操作を行うことができる。例えば、非表示期間において、EL素子709に逆バイアスを印加することができる。ここで、表示期間ではスイッチ991はオフ状態である。時分割階調方式を行う際のスイッチ991以外の動作は、実施の形態2と同様であるので説明は省略する。
【0242】
同様に、図18(B)や図19(B)、図20(B)の構成の画素においても、逆バイアス印加の操作を行うことができる。
【0243】
また、図17(C)に、図17(B)に示した構成においてスイッチ991としてTFTを用いた例を示す。ここで、時分割階調表示を行う場合に、非表示期間において逆バイアスを印加する駆動方法とすることができる。そのためには、スイッチ991は消去TFT501がオン状態の時にオン状態となるよう動作させる。このとき、スイッチ991のゲート電極に入力される信号は、消去TFT501のゲート電極に入力される信号(消去用ゲート信号線RG)の信号と同じとすることができる。
【0244】
同様に、図18(C)や図19(C)、図20(C)の構成の画素においても、逆バイアス印加の操作を行うことができる。
【0245】
上記構成によって、各画素のEL素子の劣化を抑制することができる。
【0246】
本実施の形態は、実施の形態1〜実施の形態9と自由に組み合わせて実施することができる。
【0247】
つまり、実施の形態1〜実施の形態4に示したようなマルチドレイン素子において、EL素子に逆バイアスを印加する構成を適用することができる。こうして、EL素子の劣化をさらに低減することができる。
【0248】
また、実施の形態5や実施の形態6に示したような混合接合型のEL素子を有する画素において、EL素子に逆バイアスを印加する構成を適用することができる。こうして、EL素子の劣化をさらに低減することができる。
【0249】
更に、EL素子のEL層の端部を重ねて配置する構成を用いることができる。こうして開口率をさらに向上させ、EL素子の劣化をさらに低減することができる。
【0250】
(実施の形態11)
本発明は、表示装置を有する表示システムに応用することができる。ここで、表示システムとは、表示装置に入力される映像信号を記憶するメモリや、表示装置の各駆動回路に入力する制御信号(クロックパルス、スタートパルス等)を出力するコントローラ、メモリやコントローラを制御するCPU等を含むものとする。
【0251】
また、本発明の表示装置は、様々な電子機器に応用することができる。本発明を用いて作製した電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。
【0252】
本実施の形態は、実施の形態1〜実施の形態10と自由に組み合わせて実施することが可能である。
【発明の効果】
本発明は上記構成によって、EL素子において、劣化等による電流特性の変化による輝度の変化を低減し、ほぼ一定の輝度で発光させることが可能な表示装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明の表示装置の画素の構成を示す図。
【図2】 本発明の表示装置の画素の有するマルチスイッチング素子の構成を示す図。
【図3】 本発明の表示装置の画素部の構成を示す図。
【図4】 本発明の表示装置の駆動方法を示すタイミングチャートを示す図。
【図5】 本発明の表示装置の画素の構成を示す図。
【図6】 本発明の表示装置の画素部の構成を示す図。
【図7】 本発明の表示装置の駆動方法を示すタイミングチャートを示す図。
【図8】 本発明の表示装置の画素の構成を示す図。
【図9】 EL素子の劣化を示す図。
【図10】 電流制御型の画素の構成を示す図。
【図11】 電流制御型の画素の駆動方法を示す図。
【図12】 電流制御型の画素の駆動方法を示すタイミングチャートを示す図。
【図13】 本発明の表示装置の画素の有するマルチスイッチング素子の構成を示す図。
【図14】 本発明の表示装置のEL素子の構成を示す模式図。
【図15】 本発明の表示装置のEL素子の構成を示す模式図。
【図16】 本発明の表示装置の画素部の構成を示す断面図。
【図17】 本発明の表示装置の画素の構成を示す図。
【図18】 本発明の表示装置の画素の構成を示す図。
【図19】 本発明の表示装置の画素の構成を示す図。
【図20】 本発明の表示装置の画素の構成を示す図。
【図21】 本発明の表示装置の画素の有するマルチスイッチング素子の構成を示す図。
Claims (9)
- 複数の画素と、電流信号が入力される複数の信号線とを有し、
前記複数の画素それぞれは、マルチドレイン素子と、第1のTFTと、容量素子と、前記電流信号に応じた輝度で発光するEL素子と、第2のTFTとを有し、
前記マルチドレイン素子は、絶縁表面上に半導体薄膜によって形成される活性層と、前記活性層に接する絶縁膜と、前記絶縁膜を介して前記活性層と重なるゲート電極とを有し、
前記活性層は、少なくとも1つのチャネル形成領域と、n(nは3以上の自然数)個の不純物領域とを有し、
前記n個の不純物領域のうちm(mは3以上n以下の自然数)個の不純物領域それぞれは、異なる接続電極と接し、
前記n個の不純物領域それぞれは、前記チャネル形成領域と接し、
前記m個の不純物領域のうち任意の2個の不純物領域は、前記活性層中を前記チャネル形成領域のみを介して接続される表示装置であって、
前記第2のTFTの第1の端子が前記EL素子の一方の電極に電気的に接続され、
前記第2のTFTのゲート電極は、前記第1のTFTのゲート電極と電気的に接続され、
前記容量素子の一方の電極は、前記第1のTFTのゲート電極と電気的に接続され、
前記第1のTFTの第1の端子と、前記第1のTFTのゲート電極と、前記複数の信号線のうちの1本とは、それぞれ異なる前記接続電極に電気的に接続されていることを特徴とする表示装置。 - 複数の画素と、電流信号が入力される複数の信号線とを有し、
前記複数の画素それぞれは、マルチドレイン素子と、第1のTFTと、容量素子と、前記電流信号に応じた輝度で発光するEL素子と、第2のTFTとを有し、
前記マルチドレイン素子は、絶縁表面上に半導体薄膜によって形成される活性層と、前記活性層に接する絶縁膜と、前記絶縁膜を介して前記活性層と重なるゲート電極とを有し、
前記活性層は、少なくとも1つのチャネル形成領域と、n(nは3以上の自然数)個の不純物領域とを有し、
前記n個の不純物領域のうちm(mは3以上n以下の自然数)個の不純物領域それぞれは、異なる接続電極と接し、
前記n個の不純物領域それぞれは、チャネル形成領域との間に、前記不純物領域より不純物濃度の低い低濃度不純物領域を有し、
前記m個の不純物領域のうち、任意の2個の不純物領域は、前記活性層中を前記チャネル形成領域、及び前記低濃度不純物領域のみを介して接続される表示装置であって、
前記第2のTFTの第1の端子が前記EL素子の一方の電極に電気的に接続され、
前記第2のTFTのゲート電極は、前記第1のTFTのゲート電極と電気的に接続され、
前記容量素子の一方の電極は、前記第1のTFTのゲート電極と電気的に接続され、
前記第1のTFTの第1の端子と、前記第1のTFTのゲート電極と、前記複数の信号線のうちの1本とは、それぞれ異なる前記接続電極に電気的に接続されていることを特徴とする表示装置。 - 請求項1または請求項2において、
前記第1のTFTの第2の端子と前記第2のTFTの第2の端子とは、同じ配線に電気的に接続されていることを特徴とする表示装置。 - 請求項1乃至請求項3のいずれか一項において、
前記EL素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有し、
前記複数の画素は、第1の色で発光するEL層を有する第1の画素と、前記第1の色とは異なる色で発光するEL層を有する第2の画素とを有し、
前記第1の画素の前記EL層の端部は、前記第2の画素の前記EL層の端部と重ねて形成されていることを特徴とする表示装置。 - 請求項1乃至請求項4のいずれか一項において、
前記EL素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有し、
前記EL層は、第1の機能材料と前記第1の機能材料とは別の機能を有する第2の機能材料の両方が添加された混合領域を有することを特徴とする表示装置。 - 請求項1乃至請求項5のいずれか一項において、
前記EL素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有し、
前記EL素子の前記第1の電極と前記第2の電極の一方は陽極で、もう一方は陰極であり、
前記陽極の電位を前記陰極の電位より低くする手段を有することを特徴とする表示装置。 - 請求項1乃至請求項6のいずれか一項において、
前記EL素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極間に挟まれたEL層とを有し、
前記EL層は、高分子材料、低分子材料または中分子材料の1つまたは複数を有することを特徴とする表示装置。 - 請求項1乃至請求項7のいずれか一項に記載の前記表示装置を用いることを特徴とする表示システム。
- 請求項1乃至請求項7のいずれか一項に記載の前記表示装置を用いることを特徴とする電子機器。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087223A JP4046267B2 (ja) | 2002-03-26 | 2002-03-26 | 表示装置 |
US10/394,062 US7091938B2 (en) | 2002-03-26 | 2003-03-24 | Display device |
TW092106532A TWI264688B (en) | 2002-03-26 | 2003-03-24 | Display device |
KR1020030018937A KR100936632B1 (ko) | 2002-03-26 | 2003-03-26 | 표시 장치 |
CN2011100058282A CN102063866B (zh) | 2002-03-26 | 2003-03-26 | 显示设备 |
CNB031085369A CN100416627C (zh) | 2002-03-26 | 2003-03-26 | 显示设备 |
CN2008101361020A CN101312606B (zh) | 2002-03-26 | 2003-03-26 | 显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087223A JP4046267B2 (ja) | 2002-03-26 | 2002-03-26 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003280557A JP2003280557A (ja) | 2003-10-02 |
JP2003280557A5 JP2003280557A5 (ja) | 2005-09-08 |
JP4046267B2 true JP4046267B2 (ja) | 2008-02-13 |
Family
ID=28449362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002087223A Expired - Fee Related JP4046267B2 (ja) | 2002-03-26 | 2002-03-26 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7091938B2 (ja) |
JP (1) | JP4046267B2 (ja) |
KR (1) | KR100936632B1 (ja) |
CN (3) | CN101312606B (ja) |
TW (1) | TWI264688B (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW577179B (en) * | 2001-10-09 | 2004-02-21 | Semiconductor Energy Lab | Switching element, display device, light emitting device using the switching element, and semiconductor device |
JP4202012B2 (ja) * | 2001-11-09 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 発光装置及び電流記憶回路 |
JP4034122B2 (ja) * | 2002-05-31 | 2008-01-16 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
JP2004109991A (ja) * | 2002-08-30 | 2004-04-08 | Sanyo Electric Co Ltd | 表示駆動回路 |
US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
JP4618986B2 (ja) * | 2003-05-16 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
JPWO2004102516A1 (ja) * | 2003-05-16 | 2006-07-13 | 東芝松下ディスプレイテクノロジー株式会社 | アクティブマトリクス型表示装置及びデジタルアナログ変換器 |
JP4546177B2 (ja) | 2003-07-28 | 2010-09-15 | パナソニック株式会社 | 無線通信装置および無線通信方法 |
GB0323622D0 (en) * | 2003-10-09 | 2003-11-12 | Koninkl Philips Electronics Nv | Electroluminescent display-devices |
KR20050061799A (ko) * | 2003-12-18 | 2005-06-23 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
JP5313438B2 (ja) * | 2004-05-20 | 2013-10-09 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置 |
KR100649253B1 (ko) * | 2004-06-30 | 2006-11-24 | 삼성에스디아이 주식회사 | 발광 표시 장치와, 그 표시 패널 및 구동 방법 |
US7540978B2 (en) * | 2004-08-05 | 2009-06-02 | Novaled Ag | Use of an organic matrix material for producing an organic semiconductor material, organic semiconductor material and electronic component |
JP4958392B2 (ja) * | 2004-08-11 | 2012-06-20 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
US8248392B2 (en) * | 2004-08-13 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device using light emitting element and driving method of light emitting element, and lighting apparatus |
KR100570774B1 (ko) * | 2004-08-20 | 2006-04-12 | 삼성에스디아이 주식회사 | 발광표시 장치의 표시 데이터용 메모리 관리 방법 |
DE602004006275T2 (de) * | 2004-10-07 | 2007-12-20 | Novaled Ag | Verfahren zur Dotierung von einem Halbleitermaterial mit Cäsium |
JP2006184576A (ja) * | 2004-12-27 | 2006-07-13 | Toshiba Matsushita Display Technology Co Ltd | 自発光型表示装置及びアレイ基板 |
TWI288378B (en) * | 2005-01-11 | 2007-10-11 | Novatek Microelectronics Corp | Driving device and driving method |
KR100731741B1 (ko) * | 2005-04-29 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광장치 |
DE502005009415D1 (de) * | 2005-05-27 | 2010-05-27 | Novaled Ag | Transparente organische Leuchtdiode |
EP1729346A1 (de) * | 2005-06-01 | 2006-12-06 | Novaled AG | Lichtemittierendes Bauteil mit einer Elektrodenanordnung |
DE502005003742D1 (de) * | 2005-06-14 | 2008-05-29 | Novaled Ag | Verfahren zum Betreiben eines organischen lichtemittierenden Bauteils und organisches lichtemittierendes Bauteil |
JP2007005072A (ja) * | 2005-06-22 | 2007-01-11 | Toyota Industries Corp | 有機エレクトロルミネッセンス素子を利用した発光装置及び表示装置 |
EP1739765A1 (de) * | 2005-07-01 | 2007-01-03 | Novaled AG | Organische Leuchtdiode und Anordnung mit mehreren organischen Leuchtdioden |
JP2007042727A (ja) * | 2005-08-01 | 2007-02-15 | Konica Minolta Holdings Inc | 有機エレクトロルミネッセンス素子、表示装置及び照明装置 |
KR101446340B1 (ko) | 2005-08-11 | 2014-10-01 | 엘지디스플레이 주식회사 | 일렉트로-루미네센스 표시장치 |
KR101143009B1 (ko) * | 2006-01-16 | 2012-05-08 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
KR100774905B1 (ko) * | 2006-08-16 | 2007-11-09 | 엘지전자 주식회사 | 전계발광소자를 이용한 광원장치의 구동방법 |
JP5473199B2 (ja) * | 2006-09-05 | 2014-04-16 | キヤノン株式会社 | 発光表示デバイス |
JP5184042B2 (ja) * | 2007-10-17 | 2013-04-17 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路 |
FR2931007A1 (fr) * | 2008-07-11 | 2009-11-13 | Commissariat Energie Atomique | Procede de controle d'une diode organique electroluminescente avec application d'une tension negative de depolarisation |
FR2931008A1 (fr) * | 2008-07-11 | 2009-11-13 | Commissariat Energie Atomique | Procede de controle d'une diode organique electroluminescente a alimentation pulsee |
JP5755045B2 (ja) * | 2011-06-20 | 2015-07-29 | キヤノン株式会社 | 表示装置 |
KR101994332B1 (ko) * | 2012-10-30 | 2019-07-01 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 이를 포함하는 표시 장치 |
CN103915509B (zh) | 2014-03-25 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
CN103915510B (zh) * | 2014-03-27 | 2017-08-04 | 京东方科技集团股份有限公司 | 一种多栅薄膜晶体管、阵列基板及显示装置 |
TWI696990B (zh) | 2017-02-22 | 2020-06-21 | 大陸商昆山國顯光電有限公司 | 像素驅動電路及其驅動方法和電晶體的版圖結構 |
CN108461504B (zh) * | 2017-02-22 | 2021-02-19 | 昆山国显光电有限公司 | 晶体管的版图结构、像素驱动电路、阵列基板和显示装置 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2411512A1 (fr) * | 1977-12-06 | 1979-07-06 | Lardy Jean Louis | Porte logique a transistor mos multidrain |
JPS5921065A (ja) | 1982-07-26 | 1984-02-02 | Nec Corp | 半導体装置 |
JPS60241266A (ja) | 1984-05-16 | 1985-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
US4917467A (en) * | 1988-06-16 | 1990-04-17 | Industrial Technology Research Institute | Active matrix addressing arrangement for liquid crystal display |
US5331192A (en) * | 1989-06-15 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
US5198379A (en) * | 1990-04-27 | 1993-03-30 | Sharp Kabushiki Kaisha | Method of making a MOS thin film transistor with self-aligned asymmetrical structure |
JPH0492475A (ja) | 1990-08-08 | 1992-03-25 | Nippon Telegr & Teleph Corp <Ntt> | 相補型薄膜トランジスタ |
US5376561A (en) | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
US5258325A (en) * | 1990-12-31 | 1993-11-02 | Kopin Corporation | Method for manufacturing a semiconductor device using a circuit transfer film |
JPH04267551A (ja) | 1991-02-22 | 1992-09-24 | Casio Comput Co Ltd | 薄膜トランジスタ |
JP3364559B2 (ja) * | 1995-10-11 | 2003-01-08 | 三菱電機株式会社 | 半導体装置 |
JPH09319323A (ja) | 1996-05-28 | 1997-12-12 | Toshiba Microelectron Corp | 定電流駆動回路 |
JPH10144928A (ja) * | 1996-11-08 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JPH11177102A (ja) * | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3686769B2 (ja) * | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | 有機el素子駆動装置と駆動方法 |
JP3353731B2 (ja) | 1999-02-16 | 2002-12-03 | 日本電気株式会社 | 有機エレクトロルミネッセンス素子駆動装置 |
JP3589892B2 (ja) * | 1999-03-18 | 2004-11-17 | 富士通株式会社 | プラズマディスプレイパネル |
JP3259774B2 (ja) | 1999-06-09 | 2002-02-25 | 日本電気株式会社 | 画像表示方法および装置 |
JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
TW516244B (en) * | 1999-09-17 | 2003-01-01 | Semiconductor Energy Lab | EL display device and method for manufacturing the same |
KR100809132B1 (ko) * | 1999-09-21 | 2008-02-29 | 이데미쓰 고산 가부시키가이샤 | 유기 전자발광 소자 및 유기 발광 매체 |
TW468283B (en) * | 1999-10-12 | 2001-12-11 | Semiconductor Energy Lab | EL display device and a method of manufacturing the same |
TW591584B (en) | 1999-10-21 | 2004-06-11 | Semiconductor Energy Lab | Active matrix type display device |
JP4377013B2 (ja) | 1999-11-18 | 2009-12-02 | 國寛 渡辺 | 固体撮像装置及び固体撮像素子 |
JP2001147659A (ja) | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
TW525122B (en) | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
TW511298B (en) * | 1999-12-15 | 2002-11-21 | Semiconductor Energy Lab | EL display device |
TW493152B (en) * | 1999-12-24 | 2002-07-01 | Semiconductor Energy Lab | Electronic device |
SG114502A1 (en) * | 2000-10-24 | 2005-09-28 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
SG115435A1 (en) * | 2000-12-28 | 2005-10-28 | Semiconductor Energy Lab | Luminescent device |
TW545080B (en) * | 2000-12-28 | 2003-08-01 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
TW552650B (en) * | 2001-02-01 | 2003-09-11 | Semiconductor Energy Lab | Deposition apparatus and deposition method |
SG118118A1 (en) * | 2001-02-22 | 2006-01-27 | Semiconductor Energy Lab | Organic light emitting device and display using the same |
US7199515B2 (en) * | 2001-06-01 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Organic light emitting element and light emitting device using the element |
TW577179B (en) * | 2001-10-09 | 2004-02-21 | Semiconductor Energy Lab | Switching element, display device, light emitting device using the switching element, and semiconductor device |
JP4202012B2 (ja) * | 2001-11-09 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 発光装置及び電流記憶回路 |
US6815723B2 (en) * | 2001-12-28 | 2004-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor |
US6809481B2 (en) * | 2002-02-28 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electric device using the same |
JP4034122B2 (ja) * | 2002-05-31 | 2008-01-16 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
-
2002
- 2002-03-26 JP JP2002087223A patent/JP4046267B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-24 US US10/394,062 patent/US7091938B2/en not_active Expired - Fee Related
- 2003-03-24 TW TW092106532A patent/TWI264688B/zh not_active IP Right Cessation
- 2003-03-26 CN CN2008101361020A patent/CN101312606B/zh not_active Expired - Fee Related
- 2003-03-26 CN CN2011100058282A patent/CN102063866B/zh not_active Expired - Fee Related
- 2003-03-26 CN CNB031085369A patent/CN100416627C/zh not_active Expired - Fee Related
- 2003-03-26 KR KR1020030018937A patent/KR100936632B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN102063866A (zh) | 2011-05-18 |
CN101312606B (zh) | 2011-03-16 |
JP2003280557A (ja) | 2003-10-02 |
KR20030077474A (ko) | 2003-10-01 |
CN100416627C (zh) | 2008-09-03 |
US7091938B2 (en) | 2006-08-15 |
CN101312606A (zh) | 2008-11-26 |
US20030184505A1 (en) | 2003-10-02 |
CN102063866B (zh) | 2013-02-06 |
TW200305123A (en) | 2003-10-16 |
TWI264688B (en) | 2006-10-21 |
CN1448902A (zh) | 2003-10-15 |
KR100936632B1 (ko) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4046267B2 (ja) | 表示装置 | |
JP5917649B2 (ja) | 半導体装置、表示モジュール、及び電子機器 | |
JP2023164804A (ja) | 半導体装置 | |
TWI407569B (zh) | 半導體裝置、顯示裝置、及電子裝置 | |
JP4869497B2 (ja) | 表示装置 | |
KR100620976B1 (ko) | 디스플레이 패널 및 디스플레이 패널 구동방법 | |
US7113154B1 (en) | Electronic device | |
KR100460281B1 (ko) | 액티브 매트릭스형 유기 발광 표시 장치 | |
JP4683766B2 (ja) | アクティブマトリクス型発光装置 | |
JP2019105849A (ja) | 表示装置 | |
JP2002082651A (ja) | 表示装置 | |
KR20090071452A (ko) | 표시 장치 및 상기 표시 장치를 구비하는 전자기기 | |
JP2002023697A (ja) | 発光装置 | |
JP4424346B2 (ja) | 駆動回路及び駆動装置 | |
JP4085636B2 (ja) | 記憶駆動式表示装置の駆動方法及び記憶駆動式表示装置 | |
JP5315382B2 (ja) | 表示装置 | |
KR20080100016A (ko) | 유기 전계 발광 표시 장치의 에이징 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050316 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |