JP2006184576A - 自発光型表示装置及びアレイ基板 - Google Patents
自発光型表示装置及びアレイ基板 Download PDFInfo
- Publication number
- JP2006184576A JP2006184576A JP2004378252A JP2004378252A JP2006184576A JP 2006184576 A JP2006184576 A JP 2006184576A JP 2004378252 A JP2004378252 A JP 2004378252A JP 2004378252 A JP2004378252 A JP 2004378252A JP 2006184576 A JP2006184576 A JP 2006184576A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- channel thin
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】自発光型表示装置の製造過程において静電気破壊を抑制すること。
【解決手段】本発明の自発光型表示装置は、マトリクス状に配列した複数の画素PXを具備し、各画素PXは、高電位電源端子ND1に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子OLEDと、ドレインが高電位電源端子ND1と比較して電位がより低い低電位電源端子ND2に接続されたpチャネル薄膜トランジスタDRを含んだ駆動制御素子と、有機EL素子OLEDの陰極とpチャネル薄膜トランジスタDRのソースとの間に接続された出力制御スイッチSW1と、pチャネル薄膜トランジスタDRのゲートとソースとの間に接続されたキャパシタCと、pチャネル薄膜トランジスタDRのゲートとドレインとの間に接続されたダイオード接続スイッチSW3とを備えたことを特徴とする。
【選択図】 図1
【解決手段】本発明の自発光型表示装置は、マトリクス状に配列した複数の画素PXを具備し、各画素PXは、高電位電源端子ND1に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子OLEDと、ドレインが高電位電源端子ND1と比較して電位がより低い低電位電源端子ND2に接続されたpチャネル薄膜トランジスタDRを含んだ駆動制御素子と、有機EL素子OLEDの陰極とpチャネル薄膜トランジスタDRのソースとの間に接続された出力制御スイッチSW1と、pチャネル薄膜トランジスタDRのゲートとソースとの間に接続されたキャパシタCと、pチャネル薄膜トランジスタDRのゲートとドレインとの間に接続されたダイオード接続スイッチSW3とを備えたことを特徴とする。
【選択図】 図1
Description
本発明は、自発光型表示装置及びアレイ基板に係り、特には、アクティブマトリクス型有機EL(Electroluminescent)表示装置及びそれに使用するアレイ基板に関する。
特許文献1には、画素に以下の構成を採用したアクティブマトリクス型有機EL表示装置が記載されている。例えば、各画素を、有機EL素子、nチャネル電界効果トランジスタ、キャパシタ、第1乃至第3スイッチで構成する。nチャネル電界効果トランジスタのソースは低電位電源端子に接続し、そのドレインと高電位電源端子との間で、第1スイッチと有機EL素子とをこの順に直列に接続する。第2スイッチは、映像信号線とnチャネル電界効果トランジスタのドレインとの間に接続し、第3スイッチは、nチャネル電界効果トランジスタのゲートとドレインとの間に接続する。また、キャパシタは、nチャネル電界効果トランジスタのゲートとソースとの間に接続する。
このアクティブマトリクス型有機EL表示装置は、以下の方法により駆動する。書込期間では、第1スイッチを開き且つ第2及び第3スイッチを閉じた状態で、映像信号線ドライバから映像信号線に映像信号Isigを出力する。こうして、nチャネル電界効果トランジスタのゲート−ソース間電圧Vgsを、映像信号Isigに対応した値に設定する。書込期間に続く有効表示期間では、第2及び第3スイッチを開くと共に、第1スイッチを閉じる。nチャネル電界効果トランジスタのゲート−ソース間電圧Vgsはキャパシタによって略一定に維持されるので、有効表示期間において、有機EL素子には、映像信号Isigとほぼ等しい大きさの駆動電流Idrvが流れ続ける。
この説明から分かるように、画素に上記の構成を採用した有機EL表示装置では、nチャネル電界効果トランジスタの閾値電圧及び移動度などが、映像信号Isigと駆動電流Idrvの大きさとの関係に影響を与えることはない。すなわち、画素に上記の構成を採用すると、nチャネル電界効果トランジスタの特性のバラツキが画質に与える影響を排除することができる。しかしながら、本発明者は、このような構成を採用した有機EL表示装置は、電界効果トランジスタとして薄膜トランジスタを使用した場合、製造過程で静電気破壊を生じ易いことを見出している。
米国特許第6373454号明細書
本発明の目的は、自発光型表示装置の製造過程において静電気破壊を抑制することにある。
本発明の第1側面によると、マトリクス状に配列した複数の画素を具備し、前記複数の画素のそれぞれは、高電位電源端子に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、ドレインが前記高電位電源端子と比較して電位がより低い低電位電源端子に接続されたpチャネル薄膜トランジスタを含んだ駆動制御素子と、前記陰極と前記pチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、前記pチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置が提供される。
本発明の第2側面によると、マトリクス状に配列した複数の画素を具備し、前記複数の画素のそれぞれは、陽極と、低高電位電源端子に接続された陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、ドレインが前記低電位電源端子と比較して電位がより高い高電位電源端子に接続されたnチャネル薄膜トランジスタを含んだ駆動制御素子と、前記陽極と前記nチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、前記nチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置が提供される。
本発明の第3側面によると、マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路のそれぞれは、ドレインが電源端子に接続されたpチャネル薄膜トランジスタを含んだ駆動制御素子と、自発光素子の陰極と前記pチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、前記pチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板が提供される。
本発明の第4側面によると、マトリクス状に配列した複数の画素回路を具備し、前記複数の画素回路のそれぞれは、ドレインが電源端子に接続されたnチャネル薄膜トランジスタを含んだ駆動制御素子と、自発光素子の陽極と前記nチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、前記nチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板が提供される。
本発明によると、自発光型表示装置の製造過程において静電気破壊を抑制することが可能となる。
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本発明の第1態様に係る自発光型表示装置を概略的に示す平面図である。この自発光型表示装置は、アクティブマトリクス駆動方式の有機EL表示装置であり、複数の画素PXを含んでいる。これら画素PXは、例えばガラス基板などの絶縁基板SUB上にマトリクス状に配置されている。
基板SUB上には、走査信号線ドライバYDR及び映像信号線ドライバXDRがさらに配置されている。
この基板SUB上では、走査信号線ドライバYDRに接続された走査信号線SL1及びSL2が、画素PXの行方向(X方向)に延在している。これら走査信号線SL1及びSL2には、走査信号線ドライバYDRから走査信号が電圧信号として供給される。
また、基板SUB上では、映像信号線ドライバXDRに接続された映像信号線DLが、画素PXの列方向(Y方向)に延在している。これら映像信号線DLには、映像信号線ドライバXDRから映像信号が供給される。
さらに、この基板SUB上には、電源線PSL1及びPSL2が配置されている。
画素PXは、画素回路と自発光素子OLEDとを含んでいる。画素回路は、駆動制御素子DRと、出力制御スイッチSW1と、映像信号供給制御スイッチSW2と、ダイオード接続スイッチSW3と、キャパシタCとを含んでいる。
自発光素子OLEDは、ここでは、有機EL素子であり、陽極と、これと向き合った陰極と、それらの間に介在した光活性層である有機物層とを含んでいる。有機EL素子OLEDの有機物層は、発光層を含んでいる。有機EL素子OLEDの陽極は、電源線PSL1に接続されている。なお、電源線PSL1上のノードND1は、高電位電源端子に相当している。
駆動制御素子DRは、例えば、ソースとドレインとチャネルとが多結晶シリコン層などの多結晶半導体層中に形成されたpチャネル薄膜トランジスタである。駆動制御素子DRのドレインは、電源線PSL2に接続されている。なお、電源線PSL2上のノードND2は、低電位電源端子に相当している。
出力制御スイッチSW1は、有機EL素子OLEDの陰極と駆動制御素子DRのソースとの間に接続されている。出力制御スイッチSW1のスイッチング動作は、例えば、走査信号線ドライバYDRから走査信号線SL1を介して供給される走査信号によって制御する。ここでは、一例として、出力制御スイッチSW1としてpチャネル薄膜トランジスタを使用し、そのゲートは走査信号線SL1に接続している。
映像信号供給制御スイッチSW2は、映像信号線DLと駆動制御素子DRのソースとの間に接続されている。映像信号供給制御スイッチSW2のスイッチング動作は、例えば、走査信号線ドライバYDRから走査信号線SL2を介して供給される走査信号によって制御する。ここでは、一例として、映像信号供給制御スイッチSW2としてpチャネル薄膜トランジスタを使用し、そのゲートは走査信号線SL2に接続している。
ダイオード接続スイッチSW3は、駆動制御素子DRのドレインとゲートとの間に接続されている。ダイオード接続スイッチSW3のスイッチング動作は、例えば、走査信号線ドライバYDRから走査信号線SL2を介して供給される走査信号によって制御する。ここでは、一例として、ダイオード接続スイッチSW3としてpチャネル薄膜トランジスタを使用し、そのゲートを走査信号線SL2に接続している。
キャパシタCは、駆動制御素子DRのソースとゲートとの間に接続されている。キャパシタCは、書込期間に続く有効表示期間において、駆動制御素子DRのゲート−ソース間電圧をほぼ一定に保つ役割を果たす。
図2は、図1の表示装置に採用可能な構造の一例を示す断面図である。なお、図2には、薄膜トランジスタとして出力制御スイッチSW1のみを描いているが、映像信号供給制御スイッチSW2及びダイオード接続スイッチSW3は出力制御スイッチSW1と同様の構造を有している。また、駆動制御素子DRも、出力制御スイッチSW1とほぼ同様の構造を有している。
図2に示すように、絶縁基板SUBの一主面上には、アンダーコート層UCが形成されている。アンダーコート層UCとしては、例えば、SiNx層とSiO2層との積層体などを使用することができる。
アンダーコート層UC上には、パターニングされた半導体層SCが配置されている。半導体層SCは、例えば、多結晶シリコン層であり、その中には、薄膜トランジスタのソースS及びドレインDが互いから離間して形成されている。半導体層SC中のソースSとドレインDとの間の領域CHは、チャネルとして使用する。
半導体層SC上には、ゲート絶縁膜GIが形成されており、このゲート絶縁膜GI上には第1導体パターン及び絶縁膜I1が順次形成されている。第1導体パターンは、薄膜トランジスタのゲートG、キャパシタCの第1電極(図示せず)、走査信号線SL1及びSL2、これらを接続する配線などとして利用する。また、絶縁膜I1は、層間絶縁膜及びキャパシタCの誘電体層として利用する。
絶縁膜I1上には、第2導体パターンが形成されている。第2導体パターンは、ソース電極SE、ドレイン電極DE、キャパシタCの第2電極(図示せず)、映像信号線DL、電源線PSL2、これらを接続する配線などとして利用する。ソース電極SE及びドレイン電極DEは、絶縁膜GI及びI1に設けられた貫通孔の位置で薄膜トランジスタのソースS及びドレインDにそれぞれ接続されている。
第2導体パターン及び絶縁膜I1上には、絶縁膜I2及び第3導体パターンが順次形成されている。絶縁膜I2は、パッシベーション膜及び/又は平坦化層として利用する。他方、第3導体パターンは、各有機EL素子OLEDの画素電極PE,すなわち陰極,として利用する。
絶縁膜I2には、出力制御スイッチSW1のソースSに接続されたソース電極SEへと連絡する貫通孔が画素PX毎に設けられている。各画素電極PEは、この貫通孔の側壁及び底面を被覆しており、これにより、ソース電極SEを介して出力制御スイッチSW1のソースSへと接続されている。
絶縁膜I2上には、隔壁絶縁層SIが形成されている。ここでは、一例として、隔壁絶縁層SIを無機絶縁層SI1と有機絶縁層SI2との積層体で構成しているが、無機絶縁層SI1は省略しても良い。
隔壁絶縁層SIには、画素電極PEの位置に貫通孔が設けられている。隔壁絶縁層SIの貫通孔内では、発光層を含んだ有機物層ORGが画素電極PEを被覆している。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。有機物層ORGは、発光層に加え、例えば、正孔注入層、正孔輸送層、電子注入層、電子輸送層などをさらに含むことができる。有機物層ORGを構成している各層は、例えば、マスク蒸着法やインクジェット法により形成することができる。
隔壁絶縁層SI及び有機物層ORG上には、共通電極CE,すなわち陽極,が配置されている。共通電極CEは、絶縁膜I1、絶縁膜I2及び隔壁絶縁層SIに設けられたコンタクトホール(図示せず)を介して、ノードND1を提供する電源線に電気的に接続されている。
それぞれの有機EL素子OLEDは、これら画素電極PE、有機物層ORG及び共通電極CEで構成されている。
なお、この表示装置では、基板SUBと、画素電極PEと、それの間に介在した部材とが、アレイ基板を構成している。図1に示すように、このアレイ基板は、隔壁絶縁層SI、走査信号線ドライバYDRや映像信号線ドライバXDRなどをさらに含むことができる。
図3は、図1に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
図3において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図3において、「XDR出力(Isig)」で示す波形は映像信号線ドライバXDRが或る映像信号線DLに流す電流を示し、「SL1電位」及び「SL2電位」で示す波形は走査信号線SL1及びSL2の電位をそれぞれ示し、「DRゲート−ソース間電圧」で示す波形は駆動制御素子DRのゲート−ソース間電圧を示している。
図3の方法では、図1の有機EL表示装置を以下の方法により駆動する。
m行目の画素PXで或る階調を表示する場合、m行目の画素PXを選択する期間,すなわち、m行目選択期間,では、まず、例えば、走査信号線SL1の電位を、より低い第2電位からより高い第1電位へと変化させることにより、出力制御スイッチSW1を開く。出力制御スイッチSW1を開いている書込期間内に、以下の書込動作を実施する。
すなわち、まず、例えば、走査信号線SL2の電位を第1電位からより第2電位へと変化させることにより、映像信号供給制御スイッチSW2及びダイオード接続スイッチSW3を閉じる。これにより、映像信号線DLと駆動制御素子DRのソースとを接続すると共に、駆動制御素子DRのドレインとゲートとを接続する。
この状態で、選択した画素PXに映像信号線ドライバXDRから映像信号線DLを介して映像信号を供給する。すなわち、映像信号線ドライバXDRにより、映像信号線DLから電源端子ND2へと電流Isigを流す。この電流Isigの大きさは、選択した画素PXの表示素子OLEDに流すべき駆動電流Idrvに対応した大きさ,すなわち、選択した画素PXで表示すべき階調,に対応している。
この書込動作を行うと、駆動制御素子TRのゲート−ソース間電圧は、そのソース−ドレイン間に電流Isigが流れる時の値Vgsに設定される。
次に、例えば、走査信号線SL2の電位を第2電位から第1電位と変化させることにより、映像信号供給制御スイッチSW2及びダイオード接続スイッチSW3を開く。すなわち、映像信号線DLと駆動制御素子DRのソースとの接続、及び、駆動制御素子DRのドレインとゲートとの接続を断つ。続いて、この状態で、走査信号線DL1の電位を第1電位から第2電位へと変化させることにより、出力制御スイッチSW1を閉じる。
上記の通り、書込動作によって、駆動制御素子DRのゲート−ソース間電圧は、電流Isigが流れる時の値Vgsに設定されている。このゲート−ソース間電圧Vgsは、映像信号供給制御スイッチSW2及びダイオード接続スイッチSW3を閉じるまで維持される。したがって、有効表示期間では、駆動制御素子DRは、表示素子OLEDを流れる駆動電流Idrvを電流Isigに対応した大きさに制御する。その結果、表示素子OLEDは、駆動電流Idrvの大きさに対応した階調を表示する。
ところで、この有機EL表示装置は、製造過程で静電気破壊を生じ難い。これについて、図4と図5とを対比しながら説明する。
図4は、図1の表示装置が含む画素の等価回路図である。図5は、比較例に係る表示装置が含む画素の等価回路図である。
図4では、ノードND1を高電位電源端子とし、ノードND2を低電位電源端子としている。有機EL素子OLEDの陽極は電源線PSL1に接続し、有機EL素子OLEDの陰極は出力制御スイッチSW1のソースに接続している。キャパシタCは、ノードND3と駆動制御素子DRのゲートとの間に接続している。ダイオード接続スイッチSW3は、ノードND4と駆動制御素子DRのゲートとの間に接続している。
これに対し、図5では、ノードND1を低電位電源端子とし、ノードND2を高電位電源端子としている。有機EL素子OLEDの陰極は電源線PSL1に接続し、有機EL素子OLEDの陽極は出力制御スイッチSW1のドレインに接続している。キャパシタCは、ノードND4と駆動制御素子DRのゲートとの間に接続している。ダイオード接続スイッチSW3は、ノードND3と駆動制御素子DRのゲートとの間に接続している。
図5の画素PXでは、ノードND5と映像信号線DLとを結ぶ導電路上には、映像信号供給制御スイッチSW2とダイオード接続スイッチSW3とが存在している。ノードND3を経由してノードND5と電源線PSL2とを結ぶ導電路上には、ダイオード接続スイッチSW3と駆動制御素子DRとが存在している。ノードND3を経由せずにノードND5と電源線PSL2とを結ぶ導電路上には、キャパシタCが存在している。ノードND5と電源線PSL1とを結ぶ導体路上には、ダイオード接続スイッチSW3と出力制御スイッチSW1と有機EL素子OLEDとが存在している。なお、ノードND5は、走査信号線SL1及びSL2とは接続されていない。
このように、図5の画素PXでは、画素回路を外部回路,すなわち、映像信号線ドライバXDR、走査信号線ドライバYDR、及び図示しない電源回路など,に接続するための配線とノードND5とを結ぶ各導電路上には、キャパシタCが存在しているか、又は、2つの薄膜トランジスタが存在している。そのため、走査信号線SL1及びSL2に走査信号を供給していない状態では、ノードND5と先の配線との間における電荷の移動が生じ難い。すなわち、画素PXに図5の構造を採用した場合、製造過程において、例えば、ノードND5とノードND4との間や、ノードND5と走査信号線SL2との間に、大きな電圧が加わる可能性がある。
ノードND5とノードND4又は走査信号線SL2との間に大きな電圧が加わると、駆動制御素子DRのゲートとソースとの間の短絡、キャパシタCの電極同士の短絡、ダイオード接続スイッチSW3のゲートとドレインとの間の短絡などを生じる可能性がある。このため、画素PXに図5の構造を採用した場合、製造過程において、静電気破壊を生じ易い。
これに対し、図4の画素PXでは、ノードND5と電源線PSL2とを結ぶ導電路上には、ダイオード接続スイッチSW3のみが存在している。また、画素回路内の他のノードは、何れも、1個の薄膜トランジスタを介して又は薄膜トランジスタを介さずに、走査信号線SL1、走査信号線SL2、電源線PSL1、電源線PSL2、又は映像信号線DLに接続されている。そのため、図4の画素PXは、図5の画素PXと比較して、走査信号線SL1及びSL2に走査信号を供給していない状態において、画素PX内のノードと先の配線との間における電荷の移動が生じ易い。したがって、画素PXに図4の構造を採用すると、画素PXに図5の構造を採用した場合と比較して、製造過程における静電気破壊を生じ難くなる。
また、図4の画素PXでは、キャパシタCは駆動制御素子DRのゲート−ソース間に接続しているので、補助容量線は不要である。そのため、補助容量線を配置した構造と比較して、発光面積を増大させることが可能となり、有機EL素子OLEDの長寿命化を達成することが可能となる。
次に、本発明の第2態様について説明する。
図6は、本発明の第2態様に係る自発光型表示装置を概略的に示す平面図である。図7は、図6の表示装置が含む画素の等価回路図である。
図6は、本発明の第2態様に係る自発光型表示装置を概略的に示す平面図である。図7は、図6の表示装置が含む画素の等価回路図である。
この自発光型表示装置は、有機EL表示装置であり、ノードND1を低電位電源端子とし、ノードND2を高電位電源端子としている。また、駆動制御素子DRとして、nチャネル薄膜トランジスタを使用している。さらに、有機EL素子OLEDの陽極を出力制御スイッチSW1に接続し、陰極をノードND1に接続している。これ以外は、本態様に係る有機EL表示装置は、第1態様に係る有機EL表示装置とほぼ同様の構造を有している。
図7に示すように、この有機EL表示装置でも、ノードND5と電源線PSL2とを結ぶ導電路上には、ダイオード接続スイッチSW3のみが存在している。また、画素回路内の他のノードは、何れも、1個の薄膜トランジスタを介して又は薄膜トランジスタを介さずに、走査信号線SL1、走査信号線SL2、電源線PSL1、電源線PSL2、又は映像信号線DLに接続されている。そのため、この有機EL表示装置も、第1態様に係る有機EL表示装置と同様、製造過程における静電気破壊が生じ難い。
第1及び第2態様では、出力制御スイッチSW1、映像信号供給制御スイッチSW2、及びダイオード接続スイッチSW3に、pチャネル薄膜トランジスタを使用したが、それらスイッチにはnチャネル薄膜トランジスタを使用してもよい。
また、第1及び第2態様では、画素PXに映像信号として電流信号Isigを供給する構成を採用したが、本発明は、画素PXに映像信号として電圧信号Vsigを供給する有機EL表示装置にも適用可能である。例えば、図4又は図7の画素PXにおいて、映像信号供給制御スイッチSW2を映像信号線DLとノードND3との間に接続する代わりに、映像信号線DLとノードND5との間で、映像信号供給制御スイッチSW2と図示しないキャパシタとをこの順に直列に接続してもよい。なお、この場合、走査信号線SL1及びSL2とは別に、映像信号供給制御スイッチSW2のスイッチング動作を制御するための走査信号線を設ける。
C…キャパシタ、CE…共通電極、CH…チャネル、D…ドレイン、DE…ドレイン電極、DL…映像信号線、DR…駆動制御素子、G…ゲート、GI…ゲート絶縁膜、I1…絶縁膜、I2…絶縁膜、ND1…ノード、ND2…ノード、ND3…ノード、ND4…ノード、ND5…ノード、OLED…有機EL素子、ORG…有機物層、PE…画素電極、PSL1…電源線、PSL2…電源線、PX…画素、S…ソース、SC…半導体層、SE…ソース電極、SI…隔壁絶縁層、SI1…無機絶縁層、SI2…有機絶縁層、SL1…走査信号線、SL2…走査信号線、SUB…絶縁基板、SW1…出力制御スイッチ、SW2…映像信号供給制御スイッチ、SW3…ダイオード接続スイッチ、UC…アンダーコート層、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。
Claims (6)
- マトリクス状に配列した複数の画素を具備し、
前記複数の画素のそれぞれは、
高電位電源端子に接続された陽極と、陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、
ドレインが前記高電位電源端子と比較して電位がより低い低電位電源端子に接続されたpチャネル薄膜トランジスタを含んだ駆動制御素子と、
前記陰極と前記pチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、
前記pチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置。 - マトリクス状に配列した複数の画素を具備し、
前記複数の画素のそれぞれは、
陽極と、低高電位電源端子に接続された陰極と、それらの間に介在した光活性層とを含んだ自発光素子と、
ドレインが前記低電位電源端子と比較して電位がより高い高電位電源端子に接続されたnチャネル薄膜トランジスタを含んだ駆動制御素子と、
前記陽極と前記nチャネル薄膜トランジスタのソースとの間に接続された出力制御スイッチと、
前記nチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とする自発光型表示装置。 - 前記複数の画素のそれぞれは、前記ソースと映像信号線との間に接続された映像信号供給スイッチをさらに備えたことを特徴とする請求項1又は2に記載の自発光型表示装置。
- マトリクス状に配列した複数の画素回路を具備し、
前記複数の画素回路のそれぞれは、
ドレインが電源端子に接続されたpチャネル薄膜トランジスタを含んだ駆動制御素子と、
自発光素子の陰極と前記pチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、
前記pチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板。 - マトリクス状に配列した複数の画素回路を具備し、
前記複数の画素回路のそれぞれは、
ドレインが電源端子に接続されたnチャネル薄膜トランジスタを含んだ駆動制御素子と、
自発光素子の陽極と前記nチャネル薄膜トランジスタのソースとの間に接続される出力制御スイッチと、
前記nチャネル薄膜トランジスタのゲートと前記ソースとの間に接続されたキャパシタと、
前記ゲートと前記ドレインとの間に接続されたダイオード接続スイッチとを備えたことを特徴とするアレイ基板。 - 前記複数の画素回路のそれぞれは、前記ソースと映像信号線との間に接続された映像信号供給スイッチをさらに備えたことを特徴とする請求項4又は5に記載のアレイ基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004378252A JP2006184576A (ja) | 2004-12-27 | 2004-12-27 | 自発光型表示装置及びアレイ基板 |
US11/312,761 US20060139260A1 (en) | 2004-12-27 | 2005-12-21 | Display and array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004378252A JP2006184576A (ja) | 2004-12-27 | 2004-12-27 | 自発光型表示装置及びアレイ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006184576A true JP2006184576A (ja) | 2006-07-13 |
Family
ID=36610837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004378252A Pending JP2006184576A (ja) | 2004-12-27 | 2004-12-27 | 自発光型表示装置及びアレイ基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060139260A1 (ja) |
JP (1) | JP2006184576A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010541014A (ja) * | 2007-10-05 | 2010-12-24 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 画素回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080088543A1 (en) * | 2004-09-14 | 2008-04-17 | Makoto Shibusawa | Display, Array Substrate, and Display Manufacturing Method |
JP2008532054A (ja) * | 2005-02-28 | 2008-08-14 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置及びその製造方法 |
JP4692828B2 (ja) * | 2006-03-14 | 2011-06-01 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
WO2010041426A1 (ja) * | 2008-10-07 | 2010-04-15 | パナソニック株式会社 | 画像表示装置およびその制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
US6307322B1 (en) * | 1999-12-28 | 2001-10-23 | Sarnoff Corporation | Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage |
GB2384100B (en) * | 2002-01-09 | 2005-10-26 | Seiko Epson Corp | An electronic circuit for controlling the current supply to an element |
JP4046267B2 (ja) * | 2002-03-26 | 2008-02-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
US7053875B2 (en) * | 2004-08-21 | 2006-05-30 | Chen-Jean Chou | Light emitting device display circuit and drive method thereof |
-
2004
- 2004-12-27 JP JP2004378252A patent/JP2006184576A/ja active Pending
-
2005
- 2005-12-21 US US11/312,761 patent/US20060139260A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010541014A (ja) * | 2007-10-05 | 2010-12-24 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 画素回路 |
Also Published As
Publication number | Publication date |
---|---|
US20060139260A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101529323B1 (ko) | 표시장치 및 그 구동방법 | |
TWI395169B (zh) | Display device | |
US20110025659A1 (en) | Organic light emitting display device | |
US8294737B2 (en) | Display apparatus and display-apparatus driving method | |
TWI453720B (zh) | 半導體裝置 | |
JP2007316511A (ja) | アクティブマトリクス型表示装置 | |
JP2009123538A (ja) | 有機電界発光表示装置 | |
JP2007101951A (ja) | アクティブマトリクス型有機el表示装置及びその駆動方法 | |
KR100832611B1 (ko) | 디스플레이 및 어레이 기판 | |
KR100712152B1 (ko) | 디스플레이, 어레이 기판, 및 디스플레이를 구동하는 방법 | |
US11404517B2 (en) | Display panel | |
JP2006058815A (ja) | 表示装置 | |
JP3783064B2 (ja) | 有機elディスプレイ及びアクティブマトリクス基板 | |
US20060139260A1 (en) | Display and array substrate | |
JP2010091682A (ja) | アクティブマトリクス型有機el表示装置及びアクティブマトリクス型有機el表示装置の駆動方法 | |
US20070146248A1 (en) | Flat panel display | |
JP2006276707A (ja) | 表示装置及びその駆動方法 | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2009115840A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2006184577A (ja) | 表示装置、アレイ基板、及び表示装置の製造方法 | |
JP2006284945A (ja) | 表示装置及びその駆動方法 | |
JP2006284944A (ja) | 表示装置、アレイ基板、及び表示装置の駆動方法 | |
JP2007010872A (ja) | 表示装置及びアレイ基板 | |
JP2010091608A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2010256819A (ja) | アクティブマトリクス型有機発光表示装置及びアクティブマトリクス型有機発光表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |