JP4424346B2 - 駆動回路及び駆動装置 - Google Patents

Description

本発明は、アクティブ駆動方式の光学要素を有する駆動回路、駆動装置に関し、特に光学要素としての有機ＥＬ素子の駆動回路等に関する。

従来、有機ＥＬ、無機ＥＬ又はＬＥＤ等のように光学要素として発光素子がマトリクス状に配列されて、各発光素子が発光することによって表示を行う発光素子型ディスプレイが知られている。特に、アクティブマトリックス駆動方式の発光素子型ディスプレイは、高輝度、高コントラスト、高精細、低電力等の優位性を持っており、このようなディスプレイが近年開発され、特に有機ＥＬ素子が注目されている。

かかるディスプレイにおいては、一画素中に有機ＥＬからなる発光素子及びこの発光素子をスイッチング駆動する複数の薄膜トランジスタを組み合わせたものがあり、互いに平行に配列された複数の走査線が、透光性を有する基板上に形成され、これら走査線に対して直行するように配列された複数の信号線も基板上に形成されている。具体的には、走査線及び信号線に囲まれる領域に、アモルファスシリコン（以下、ａ−Ｓｉという。）又はポリシリコン（以下、ｐ−Ｓｉという。）からなる二つの薄膜トランジスタが形成されており、更に、この領域に一つの発光素子が設けられている。即ち、一つの画素に対して、二つのトランジスタが設けられている。有機ＥＬ素子は、内部を流れる電流の単位面積当たりの値により発光輝度（ｃｄ／ｍ²）が決まる特性を有している。

図１１には、従来の発光素子型ディスプレイにおける一画素の等価回路図が示されている。走査線１０１、信号線１０２には、一画素あたり二つのトランジスタ１０３，１０４が図１１に示すように接続されており、トランジスタ１０４のソース、ドレイン電極の一方並びに他方がそれぞれプラスの定電圧の電源線１０６及び発光素子１０５のアノードに接続されている。

このような場合、走査線１０１が選択されると（トランジスタ１０３がＮチャネルのとき、走査線１０１にハイレベルの電圧が印加されると）、トランジスタ１０３がオンになり、信号線１０１からトランジスタ１０３を介してトランジスタ１０４のゲート電極に電圧が印加される。これにより、トランジスタ１０４がオンになり、電源線１０６からトランジスタ１０４を介して発光素子１０５に電流が流れて、発光素子１０５が発光する。非選択時は、トランジスタ１０３がオフになり、トランジスタ１０４のゲート電極の電圧が保持され、電源線１０６からトランジスタ１０４を介して発光素子１０５に電流が流れて、発光素子１０５が発光する。

以上では、トランジスタ１０４のゲート−ソース間電圧、つまり、信号線１０２の電圧の大きさが調整されることで、トランジスタ１０４のドレイン−ソース間に流れる電流の大きさが調整される。つまりトランジスタ１０４のゲートに印加される電圧を不飽和ゲート電圧とし、トランジスタ１０４のドレイン−ソース間電流の大きさが調整されることで、トランジスタ１０４及び発光素子１０５に流れる電流の大きさが調整され、発光素子１０５の輝度調整が行われている。それぞれの画素の発光素子１０５の輝度が調整されることで、階調表現が行われている。なお、選択時とその後の非選択時の間、すなわち１フレーム期間では、トランジスタ１０４のゲート−ソース間電圧がほぼ一定に保持されているため、発光素子１０５の輝度も一定に保たれている。このような駆動方式は電圧駆動方式と呼ばれ、信号電圧の変調により電流階調を制御している。

ところで、トランジスタ１０３及びトランジスタ１０４では、周囲の温度にチャネル抵抗が依存したり、長時間の使用によりチャネル抵抗が変化したりするために、長期間にわたり所望の輝度階調で表示することが困難であった。またトランジスタ１０３及びトランジスタ１０４のチャネル層がｐ−Ｓｉであると、チャネル層内の隣接する結晶粒同士の界面となる結晶粒界の数にチャネル抵抗が依存するが、単一パネル内に複数設けられているトランジスタ１０３及びトランジスタ１０４のチャネル層の結晶粒界の数はそれぞればらつく恐れがある。特に高移動度を目的として結晶粒径を大きくすると必然的にチャネル層内の結晶粒界の数が減るため、チャネル長方向の結晶粒界の数のわずかな違いがチャネル抵抗に大きく影響する。従い、各画素のトランジスタ１０４のドレイン−ソース間電流の大きさにバラツキがでてしまい、ひいては単一パネル内の各画素の表示特性にバラツキが生じてしまうので正確な階調制御を行うことができない問題があった。そのために、各画素のトランジスタ１０４の特性のバラツキが、各画素の階調の制御に要求される範囲内になければならない。しかし、高精細ＥＬ素子ほど各画素のトランジスタ１０４の特性を均一にすることは困難である。

このようにアクティブマトリクス駆動のＥＬ素子には、画素内に設けるアクティブ素子として複数のトランジスタを組み合わせたものがあり、中にはｐチャネルトランジスタ及びｎチャネルトランジスタを組み合わせたものがある。ここでｐチャネルトランジスタは、キャリアの特性を考慮した場合、ポリシリコントランジスタでは機能するが、アモルファスシリコントランジスタでは、十分機能するほどの良好な物性が得られていない。このため比較的安価に製造できるアモルファスシリコントランジスタを適用することができないといった問題を生じた。

ところで、上述のようなアクティブマトリクスＥＬ表示装置には、電圧駆動方式以外のものがあり、その中には一画素内に４つ以上のトランジスタでアクティブ素子を構成しているものもあるが、基板上にトランジスタが形成されると、その厚みにより基板上に凹凸ができるため、トランジスタ形成領域を避けて平坦な箇所に有機ＥＬ層を形成することが望ましい。このとき、トランジスタ形成領域では発光せず、画素中に非発光部が生ずるのを避けることができなかった。一つの画素を所定の階調輝度で発光する場合、（単位面積当たりの発光輝度）×（一画素の発光面積）×（発光時間）で概ねの明るさを設定できるが、トランジスタが多数ある場合は一画素の発光面積が小さいために、他の要素が制約を受け、結果として単位面積当たりの発光輝度を高くするように設定すると、有機ＥＬ層により高電圧、高電流が加えられるために、発光寿命が短くなるといった問題があった。また一つの画素内のトランジスタの数が増大すると指数関数的に製造歩留まりが低くあるといった問題があった。
また画素内でＥＬ素子に複数のトランジスタを直列に接続すると、トランジスタの分圧比が高くなり、結果として高い消費電力を要した。

そこで、本発明が解決しようとする課題は、発光素子型のディスプレイにおいて、画素が所望の輝度で安定して発光するようにし、更に、各画素の発光面積の割合を向上することである。

以上の課題を解決するために、請求項１記載の発明に係る駆動回路は、
一対の電極を有し、一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、電流路の一端が前記光学要素の一対の電極の一方に接続され、制御端子と電流路の一端との間の電圧に従った電流値の電流が電流路に流れる第一スイッチング素子と、
前記第一スイッチング素子の電流路の他端に接続され、前記光学要素に電流を流すために選択期間及び非選択期間に互いに異なる電圧の電源信号が出力される電源線と、
前記光学要素を選択するための走査信号が出力される走査線と、
前記選択期間中、前記電源線から前記第一スイッチング素子の電流路を介して所与の電流値の電流が流れる信号線と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて前記第一スイッチング素子の前記制御端子に印加される電圧を制御する第二スイッチング素子と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて、前記信号線に流れる電流を制御する第三スイッチング素子と、
を備え、
前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
前記第二スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
前記非選択期間中、前記第一スイッチング素子の電流路の他端と前記光学要素の一対の電極の他方との間の電圧は、前記電源線に印加される電源信号の電圧によって、前記第一スイッチング素子の前記制御端子と前記第一スイッチング素子の電流路の一端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなる、ことを特徴とする。

本発明では、走査線の走査信号に応じて第二スイッチング素子及び第三スイッチング素子が第一スイッチング素子の電流路に所定の電流値の電流を流させることにより、第一スイッチング素子の制御端子及び電流路の一端に印加される電圧はこの電流値に従って設定され、換言すれば、第一スイッチング素子の制御端子と電流路の一端との間の電圧を、第一スイッチング素子の電流路がこの電流値の電流を流す電圧値に固定することができるので、この制御された電流により光学要素の光学的動作を階調制御することができる。

このように本発明では、第一スイッチング素子の電流路及び制御端子に予め設定された電圧値が書き込まれて、その電圧値に従った電流値で電流が電源から第一スイッチング素子を介して光学要素へと流れるのではなく、第一スイッチング素子の電流路に流した電流が所定の電流値となるように制御することで、その後第一スイッチング素子の電流路を流れる電流が前記所定の電流値となるように第一スイッチング素子の電流路及び制御端子間の電圧が設定されるので、その電流値での電流が第一スイッチング素子を介して光学要素へと流れることができる。つまり、長時間の使用により第一スイッチング素子或いは光学要素の特性（特に、高抵抗化による電圧−電流特性）が経時変化しても、又は、第一スイッチング素子又は光学要素がそれぞれ複数設けられている場合に互いの特性にバラツキがあったとしても、第一スイッチング素子に電流値が書き込まれることになるから、所望の大きさの電流が第一スイッチング素子及び光学要素に流れ、所望の階調で光学要素の光学的動作が行われる。従って、精度の良い階調表現が可能となる。従って、本発明の駆動回路を複数個設け、各光学要素に接続される第一スイッチング素子の特性にバラツキがあったとしても、信号線に指定された電流値が同じであれば各光学要素の階調にバラツキが生じないので光学要素の光学的動作の全体のバランスを向上することができる。

更に、このようなスイッチング素子に流れる電流を制御する駆動回路では、一つの光学要素に対応して設けられたスイッチング素子が三つのみであり、三つのスイッチング素子によって所望の階調で光学要素が光学的動作を行う。即ち、画素毎に準備されるスイッチング素子の数を抑えて、精度の良い階調表現が可能である。従って、スイッチング素子の増加に伴って光学要素の光学的動作を行う面積の割合が低下することが抑えられ、また４つ以上のスイッチング素子を備えた駆動回路に対して製造歩留まりの低下も抑えられる。さらに例えば光学的要素に有機ＥＬ素子を適用した場合と、発光面積の割合を高くすることができるのに伴い、見かけ上の明るさを保持するために単位面積当たりに流れる電流の値を比較的低く抑えることができるので注入電流による有機ＥＬ素子の劣化を抑制することができる。

請求項８記載の発明に係る駆動装置は、
一対の電極を有し、一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、電流路の一端が前記光学要素の一対の電極の一方に接続され、制御端子と電流路の一端との間の電圧に従った電流値の電流が電流路に流れる第一スイッチング素子と、
前記第一スイッチング素子の電流路の他端に接続され、前記光学要素に電流を流すための電源信号が出力される電源線と、
前記光学要素を選択するための走査信号が出力される走査線と、
選択期間中、前記電源線から前記第一スイッチング素子の電流路を介して所与の電流値の電流が流れる信号線と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて前記第一スイッチング素子の前記制御端子に印加される電圧を制御する第二スイッチング素子と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて、前記信号線に流れる電流を制御する第三スイッチング素子と、
を有する駆動回路と、
前記選択期間及び非選択期間に互いに異なる電圧の電源信号を前記電源線に出力する電源ドライバと、
前記走査線に走査信号を出力する選択走査ドライバと、
前記信号線に所与の電流値の電流を流す電流シンクを有するデータドライバと、
を備え、
前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
前記第二スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
前記電源ドライバは、非選択期間中、前記第一スイッチング素子の電流路の他端と前記光学要素の一対の電極の他方との間の電圧が、前記第一スイッチング素子の制御端子と前記第一スイッチング素子の電流路の一端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなるような電源信号を出力する、ことを特徴とする。

本発明によれば、選択期間中に走査線の走査信号の電位がオンレベルになることによって、第一スイッチング素子、第二スイッチング素子及び第三スイッチング素子がオンして、電源線から第一スイッチング素子及び第三スイッチング素子を介して前記信号線へ所定の電流値の電流が流れる。そして、非選択期間中に走査線の走査信号電位がオフレベルになることによって、第二スイッチング素子及び第三スイッチング素子がオフして第一スイッチング素子の制御端子と第二スイッチング素子の電流路の一端との間の電荷がコンデンサに保持させることができるので、光学要素に流れる電流を概ね一定にすることができる。

更に、第一スイッチング素子〜第三スイッチング素子はいずれも単チャネルの薄膜トランジスタで駆動できるのでこれらのスイッチングを同一製造工程で形成することができる。また単チャネルのためにｎチャネルトランジスタのみで構成することが可能になるので、ｐチャネル型では非線形特性が良好でないアモルファスシリコンであっても薄膜トランジスタとして適用することが可能となる。従って第一スイッチング素子〜第三スイッチング素子をｎチャネル型アモルファスシリコン薄膜トランジスタのみで構成することができ、製造プロセスを簡略化することができる。

そして請求項９記載の発明に係る駆動回路は、
一対の電極を有し、非選択期間中に一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
前記光学要素に電流を流すために選択期間及び前記非選択期間に互いに異なる電圧の電源信号が出力される電源線と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、電流路の一端が前記光学要素の一対の電極の一方に接続され、前記電流路の他端が前記電源線に接続され、前記制御端子と電流路の一端との間の電圧に従った電流値の電流が電流路に流れる第一スイッチング素子と、
前記第一スイッチング素子の前記制御端子と前記第一スイッチング素子の電流路の一端との間に設けられ、前記選択期間にチャージされた電荷を前記非選択期間中まで保持するコンデンサと、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記選択期間に前記第一スイッチング素子の制御端子を所定のオン電圧に設定するとともに前記コンデンサの一端に電荷をチャージさせる第二スイッチング素子と、
ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、当該電流路の一端が、前記光学要素の一対の電極の一方と前記第一スイッチング素子の電流路の一端との間に接続され、前記選択期間に、画像データに従って前記第一スイッチング素子の電流路に所与値の電流を流す第三スイッチング素子と、
を備え、
前記選択期間中、前記電源線から前記第一スイッチング素子の電流路を介して所与の電流値の電流が流れる信号線と、
走査信号により選択される走査線と、
を備え、
前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
前記第二スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
前記非選択期間中、前記第一スイッチング素子の電流路の他端と前記光学要素の一対の電極の他方との間の電圧は、前記第一スイッチング素子の電流路の他端に印加される電圧によって、前記第一スイッチング素子の制御端子と前記第一スイッチング素子の電流路の一端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなる、ことを特徴とする。

本発明によれば、電流路に流れる所定の電流値の電流を流すことにより得られる第一スイッチング素子の制御端子と電流路の一端との間の電圧が所定の期間保持できるようにコンデンサの一端及び他端に印加される電荷を第二スイッチング素子及び第三スイッチング素子により制御するので、光学要素の非選択期間中の光学的動作を所定期間安定することができる。

請求項１４記載の発明に係る駆動回路は、
一対の電極を有し、一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
前記光学要素に電流を供給するために選択期間及び非選択期間に互いに異なる電圧の電源信号が出力される電源線と、
制御端子、ソース、ドレイン電極、及び前記ソース、ドレイン電極間の電流路を有し、電流路の一端が前記電源線に接続されており、電流路の他端が前記光学要素の一対の電極の一方に接続されている第一スイッチング素子と、
制御端子、ソース、ドレイン電極、及び前記ソース、ドレイン電極間の電流路を有し、電流路の一端が前記電源線に接続されており、電流路の他端が前記第一スイッチング素子の制御端子に接続されている第二スイッチング素子と、
制御端子、ソース、ドレイン電極、及び前記ソース、ドレイン電極間の電流路を有し、電流路の一端が前記第一スイッチング素子の電流路の他端に接続されている第三スイッチング素子と、
前記第二スイッチング素子の前記制御端子及び第三スイッチング素子の前記制御端子に接続された走査線と、
前記第三スイッチング素子の電流路の他端に接続され、前記選択期間中、前記第一スイッチング素子に所与の電流値の電流を流す信号線と、
を備え、
前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
前記第二スイッチング素子はそのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
前記非選択期間中、前記電源線と前記光学要素の一対の電極の他方との間の電圧は、前記電源線から印加される電圧によって、前記第一スイッチング素子の制御端子と前記第一スイッチング素子の電流路の他端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さである、ことを特徴とする。

本発明によれば、三つのスイッチング素子により一つの光学要素に流れる電流を制御して所望の階調で光学要素が光学的動作を行う。従って、スイッチング素子の増加に伴って光学要素の光学的動作を行う面積の割合の低下を抑制でき、また４つ以上のスイッチング素子を備えた駆動回路に対してスイッチング素子不良による製造歩留まりの低下を抑えられる。光学的要素に有機ＥＬ素子を適用すると、発光面積の割合を高くすることができるのに伴い、見かけ上の明るさを保持するために単位面積当たりに流れる電流の値を比較的低く抑えることができるので注入電流による有機ＥＬ素子の劣化を抑制することができる。

請求項１９記載の発明に係る駆動回路は、
一対の電極を有し、一対の電極間を流れる電流の電流値に従って光学的動作を示す光学要素と、
前記光学要素に電流を供給する電源線と、
ドレインが前記電源線に接続され、ソースが前記光学要素の一対の電極の一方に直列に接続された電流制御用トランジスタと、
前記電流制御用トランジスタのゲート−ソース間に設けられたコンデンサと、
選択期間中に、前記電流制御用トランジスタのソース−ドレイン間に、画像データに従った電流値の電流を流す電流値設定手段と、
非選択期間中に、前記電流値設定手段により前記コンデンサにチャージされた電荷を保持する電荷保持手段と、
前記非選択期間中に、前記光学要素及び前記電流制御用トランジスタの両端に前記選択期間とは異なる所定の電圧を印加して、前記電流制御用トランジスタを介して前記コンデンサの電荷に従った駆動電流を前記光学要素に供給する駆動電流供給手段と、
前記選択期間中、前記電源線から前記電流値設定手段のソースチャージ用トランジスタを介して所与の電流値の電流が流れる信号線と、
走査信号により選択される走査線と、
を備え、
前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
前記信号線は、前記電流制御用トランジスタのソース電極並びにドレイン電極と同一工程で形成され、
前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
前記電流値設定手段は、
ドレインが前記電流制御用トランジスタのドレインに接続され、ソースが前記電流制御用トランジスタのゲートに接続されたゲートチャージ用トランジスタと、
ドレインが前記電流制御用トランジスタのソースに接続されたソースチャージ用トランジスタと、を有し、
前記ゲートチャージ用トランジスタは、そのソース、ドレイン及びそのゲートが前記走査線に沿って延在するように形成されるとともに、前記ゲートチャージ用トランジスタのゲートが前記走査線に接続され、
前記ソースチャージ用トランジスタは、そのソース、ドレイン及びそのゲートが前記信号線に沿って形成されるとともに、ドレインが前記電流制御用トランジスタのソースに接続され、ソースが前記信号線に接続され、
前記電流制御用トランジスタは、そのソース、ドレインの一部及びそのゲートの一部が前記電源線に沿って延在するように形成され、そのソース、ドレインの他部及びそのゲートの他部が前記信号線に沿って延在するように形成され、
前記非選択期間中、前記電流制御用トランジスタのドレインと前記光学要素の一対の電極の他方との間の電圧は、前記電源線から前記電流制御用トランジスタのドレインに印加される電圧によって、前記電流制御用トランジスタのゲート−ソース間の電圧に従って設定される前記電流制御用トランジスタのドレイン−ソース間を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなる、ことを特徴とする。

本発明によれば、選択期間中に予め電流制御用トランジスタのソース−ドレイン間に所定の値の電流を流すことでコンデンサをチャージし、非選択期間中に電荷保持手段がコンデンサにチャージされた電荷を保持するので、非選択期間中に駆動電流供給手段がコンデンサでのチャージに従った駆動電流を光学要素に供給することができる。

前記ゲートチャージ用トランジスタ及び前記ソースチャージ用トランジスタは、前記非選択期間中はオフ動作している。

前記ゲートチャージ用トランジスタは、前記非選択期間中にゲートに入力される走査信号に応じて、前記コンデンサにおける前記電流制御用トランジスタのゲート側にチャージされた電荷を保持し、
前記ソースチャージ用トランジスタは、前記非選択期間中にゲートに入力される走査信号に応じて、前記コンデンサにおける前記電流制御用トランジスタのソース側にチャージされた電荷を保持することを特徴とする。

本発明では、走査線の走査信号に応じて第二スイッチング素子及び第三スイッチング素子が第一スイッチング素子の電流路に所定の電流値の電流を流させることにより、第一スイッチング素子の制御端子及び電流路の一端に印加される電圧はこの電流値に従って設定され、換言すれば、第一スイッチング素子の制御端子と電流路の一端との間の電圧を、第一スイッチング素子の電流路がこの電流値の電流を流す電圧値に固定することができるので、この制御された電流により光学要素の光学的動作を階調制御することができる。

このように本発明では、第一スイッチング素子の電流路及び制御端子に予め設定された電圧値が書き込まれて、その電圧値に従った電流値で電流が電源から第一スイッチング素子を介して光学要素へと流れるのではなく、第一スイッチング素子の電流路に流した電流が所定の電流値となるように制御することで、その後第一スイッチング素子の電流路を流れる電流が前記所定の電流値となるように第一スイッチング素子の電流路及び制御端子間の電圧が設定されるので、その電流値での電流が第一スイッチング素子を介して光学要素へと流れる。つまり、長時間の使用により第一スイッチング素子或いは光学要素の特性（特に、電圧−電流特性）が経時変化しても、或いは第一スイッチング素子或いは光学要素がそれぞれ複数設けられている場合に互いの特性にバラツキがあったとしても、第一スイッチング素子に電流値が書き込まれることになるから、所望の大きさの電流が第一スイッチング素子及び光学要素に流れ、所望の階調で光学要素の光学的動作が行われる。従って、精度の良い階調表現が可能となる。従って、本発明の駆動回路を複数個設け、各光学要素に接続される第一スイッチング素子の特性にバラツキがあったとしても、信号線に指定された電流値が同じであれば各光学要素の階調にバラツキが生じないので光学要素の光学的動作の全体のバランスを向上することができる。

更に、このようなスイッチング素子に流れる電流を制御する駆動回路では、一つの光学要素に対応して設けられたスイッチング素子が三つのみであり、三つのスイッチング素子によって所望の階調で光学要素が光学的動作を行う。即ち、画素毎に準備されるスイッチング素子の数を抑えて、精度の良い階調表現が可能である。従って、スイッチング素子の増加に伴って光学要素の光学的動作を行う面積の割合が低下することが抑えられ、また４つ以上のスイッチング素子を備えた駆動回路に対して製造歩留まりの低下も抑えられる。さらに光学的要素に有機ＥＬ素子を適用すると、発光面積の割合を高くすることができるのに伴い、見かけ上の明るさを保持するために単位面積当たりに流れる電流の値を比較的低く抑えることができるので注入電流による有機ＥＬ素子の劣化を抑制することができる。

以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。

〔第一の実施の形態〕
図１は、本発明が適用された発光素子型ディスプレイの具体的な構成が示されたブロック図である。図１に示すように、発光素子型ディスプレイ１は、基本構成として、アクティブマトリクス型の発光パネル（駆動装置）２と、発光ディスプレイ１全体を制御するコントローラ６と、を備え、いわゆるアクティブマトリクス駆動方式の表示装置である。発光パネル２は、ホウケイ酸ガラス、石英ガラス、その他のガラスといった後述するトランジスタの製造プロセス中の温度に耐性のある透明基板３０（図３に図示）と、透明基板３０上に設けられ、複数の画素を備えるとともにコントローラ６からの画像データに従った画像を表示するように発光する発光部７と、透明基板３０上に設けられるとともに発光部７の各画素を駆動するための選択走査ドライバ３、電源ドライバ４及びデータドライバ５と、を備える。選択走査ドライバ３、電源ドライバ４及びデータドライバ５はそれぞれ、コントローラ６とデータ入出力可能に接続されている。透明基板３０上に種々の配線や素子が設けられ、発光パネル２が構成される。

発光部２においては、走査線Ｘ₁，Ｘ₂，…，Ｘ_mが互いに平行に配列されて透明基板３０上に形成されている。更に、電源線Ｖ₁，Ｖ₂，…，Ｖ_mが、走査線Ｘ₁，Ｘ₂，…，Ｘ_mに対して交互に配列されるように、透明基板３０上に形成されている。電源線Ｖ₁，Ｖ₂，…，Ｖ_mは、走査線Ｘ₁，Ｘ₂，…，Ｘ_mと互いに平行且つ離間するようになっている。更に、信号線Ｙ₁，Ｙ₂，…，Ｙ_nが、走査線Ｘ₁，Ｘ₂，…，Ｘ_mに対して実質的に直交するように、透明基板３０上に形成されている。走査線Ｘ₁，Ｘ₂，…，Ｘ_m、電源線Ｖ₁，Ｖ₂，…，Ｖ_m及び信号線Ｙ₁，Ｙ₂，…，Ｙ_nは、クロム、クロム合金、アルミ、アルミ合金、チタン若しくはチタン合金又はこれらの化合物であり、可視光の透過を遮断するとともに導電性を有するものである。なお、走査線Ｘ₁，Ｘ₂，…，Ｘ_m及び電源線Ｖ₁，Ｖ₂，…，Ｖ_m上に信号線Ｙ₁，Ｙ₂，…，Ｙ_nが設けられているが、信号線Ｙ₁，Ｙ₂，…，Ｙ_nに対して走査線Ｘ₁，Ｘ₂，…，Ｘ_m及び電源線Ｖ₁，Ｖ₂，…，Ｖ_mは後述するゲート絶縁膜３２によって絶縁されている。

複数の有機ＥＬ素子がマトリクス状に透明基板３０上に配列されており、信号線Ｙ₁，Ｙ₂，…，Ｙ_nと走査線Ｘ₁，Ｘ₂，…，Ｘ_mに囲まれる各領域に、一つの有機ＥＬ素子が設けられている。そして一つの有機ＥＬ素子に所定の電流を流すための駆動回路が、その有機ＥＬ素子の周囲に設けられている。一つの有機ＥＬ素子とそれに対応して設けられた駆動回路とが、発光部２の一画素に対応する。つまり（ｍ×ｎ）個の画素Ｐに、それぞれ一つの有機ＥＬ素子が設けられている。

以下、発光部２及び画素Ｐについて詳細に説明する。図２は、発光部２の一画素の平面図である。図３は、図２の一点鎖線Ａ−Ａ’で破断して示した断面図である。図４は、図３の線Ｂで囲まれる領域を拡大して示した断面図である。図５（ａ）、図５（ｂ）は、隣接する２つの画素Ｐ_i,j及び画素Ｐ_i,j+1の駆動を示す等価回路図である。図３において、図面を見やすくするために一部のハッチングを省略している。

図２に示すように、走査線Ｘ_i、信号線Ｙ_j、走査線Ｘ_i+1（つまり、走査線Ｘ_iの下段に位置する走査線であり、電源線Ｖ_iの下方に位置する。図示略）及び信号線Ｙ_j+1（つまり、信号線Ｙ_jの右隣の信号線である。図示略）で囲まれる領域に有機ＥＬ素子Ｅ_i,jが設けられている。有機ＥＬ素子Ｅ_i,jの周囲に、コンデンサ１３及びｎチャネルアモルファスシリコン薄膜トランジスタとしてのトランジスタ１０、トランジスタ１１、トランジスタ１２が設けられている。有機ＥＬ素子Ｅ_i,jを駆動する駆動回路Ｄ_i,jは、トランジスタ１０、トランジスタ１１、トランジスタ１２及びコンデンサ１３等を備えている。ここで、ｉは１からｍの何れかの整数であり、ｊは１からｎの何れかの整数である。つまり、「走査線Ｘ_i」とはｉ行目の走査線を意味し、「電源線Ｖ_i」とはｉ行目の電源線を意味し、「信号線Ｙ_j」とはｊ列目の信号線を意味し、「駆動回路Ｄ_i,j」とはｉ行ｊ列目の画素Ｐ_i,jの駆動回路を意味し、「有機ＥＬ素子Ｅ_i,j」とはｉ行ｊ列目の画素Ｐ_i,jの有機ＥＬ素子を意味し、Ｇ、Ｓ、Ｄはそれぞれトランジスタのゲート、ソース、ドレインを意味する。

図４に示すように、トランジスタ１２は、ゲート電極（制御端子）３１と、発光部７全面に設けられたゲート絶縁膜３２と、電流路となる単一のチャネルを形成するための半導体層３３と、第一不純物層３４と、第二不純物層３５と、ブロック絶縁膜３６と、ドレイン電極３７と、ソース電極３８と、保護絶縁膜３９とを備える。ゲート電極３１は、透明基板３０上に形成されている。ゲート電極３１は、クロム、クロム合金、アルミ、アルミ合金、チタン若しくはチタン合金又はこれらの化合物であり、可視光の透過を遮断するとともに導電性を有するものである。

ゲート電極３１及び透明基板３０を被覆するようにして、ゲート絶縁膜３２がゲート電極３１及び透明基板３０を上に設けられている。ゲート絶縁膜３２は、窒化シリコン又は酸化シリコン等の透光性及び絶縁性を有するものである。なお、ゲート絶縁膜３２は、他のトランジスタ（透明基板３０に設けられる全てのトランジスタ）のゲート電極、走査線Ｘ₁，Ｘ₂，…，Ｘ_m及び電源線Ｖ₁，Ｖ₂，…，Ｖ_mも被覆している。

ゲート電極３１に対向するようにして（つまり、ゲート電極３１の直上に）、半導体層３３がゲート絶縁膜３２上に形成されている。この半導体層３３は、真性アモルファスシリコンからなる。半導体層３３上には、窒化シリコンからなるブロック絶縁膜３６が形成されている。ブロック絶縁膜３６の一方の側部には第一不純物層３４が形成されており、ブロック絶縁膜３６の他方の側部には第二不純物層３５が形成されている。不純物層３４，３５は、互いに離れている。第一不純物層３４は、半導体層３３の一方の側部及びブロック絶縁膜３６の一方の側部を覆うようにして形成されている。第二不純物層３５は、半導体層３３の他方の側部及びブロック絶縁膜３６の他方の側部を覆うようにして形成されている。第一不純物層３４及び第二不純物層３５は、ｎ型の不純物イオンがドープされたアモルファスシリコンからなる。

第一不純物層３４上にドレイン電極３７が形成されており、第二不純物層３５上にソース電極３８が形成されている。ドレイン電極３７及びソース電極３８は、クロム、クロム合金、アルミ、アルミ合金、チタン若しくはチタン合金又はこれらの化合物であり、可視光の透過を遮断するとともに導電性を有するものである。これにより、外部或いは有機ＥＬ素子Ｅ_i,jからの光が半導体層３３、第一不純物層３４及び第二不純物層３５に入射することが防止される。

ソース電極３８及びドレイン電極３８は互いに離れており、保護絶縁膜３９によって絶縁されている。保護絶縁膜３９は、ドレイン電極３７、ソース電極３８及びブロック絶縁膜３６を覆うように形成されている。なお、ゲート絶縁膜３２上に信号線Ｙ₁，Ｙ₂，…，Ｙ_nが形成され、保護絶縁膜３９は信号線Ｙ₁，Ｙ₂，…，Ｙ_nも被覆している。

以上のように構成されるトランジスタ１２は、半導体層３３をチャネル領域とするＭＯＳ型ＦＥＴ（すなわち、ＭＯＳ型の電界効果トランジスタ）である。トランジスタ１０及びトランジスタ１１はトランジスタ１２と実質的に同様の構成をしているため、その詳細な説明を省略する。また、コンデンサ１３は、一方の電極をトランジスタ１２のゲート電極３１と共通にしており、他の電極をトランジスタ１２のソース電極３８と共通にしている。共通にした部分の電極間に形成されたゲート絶縁膜３２を誘電体とすることで、コンデンサ１３が構成される。つまりコンデンサ１３は、トランジスタ１２のゲート−ソース間の寄生容量となる。そして、トランジスタ１０のソースＳ及びトランジスタ１２のゲート３１は、ゲート絶縁膜３２に設けられた開口部４７を介して接続されている。

トランジスタ１０、トランジスタ１１、トランジスタ１２、コンデンサ１３、走査線Ｘ₁，Ｘ₂，…，Ｘ_m、電源線Ｖ₁，Ｖ₂，…，Ｖ_m及び信号線Ｙ₁，Ｙ₂，…，Ｙ_nを透明基板３０に設けるにあたって、まず、トランジスタ１０、トランジスタ１１並びにトランジスタ１２のゲート電極、走査線Ｘ₁，Ｘ₂，…，Ｘ_m及び電源線Ｖ₁，Ｖ₂，…，Ｖ_mを同一工程でほぼ同時に透明基板３０上に形成する。次いで、トランジスタ１０、トランジスタ１１及びトランジスタ１２のゲート絶縁膜、半導体層、ブロック絶縁膜及び不純物層を形成する。その後、トランジスタ１０，トランジスタ１１並びにトランジスタ１２のソース電極並びにドレイン電極及び信号線Ｙ₁，Ｙ₂，…，Ｙ_nを同一工程でほぼ同時に形成する。その後、保護絶縁膜３９を形成する。なお、本実施の形態では、トランジスタ１０，トランジスタ１１及びトランジスタ１２は、チャネル幅或いはチャネル長（つまり、半導体層の幅及び長さ）を互いに異にするが、チャネル幅或いはチャネル長を異にする必要はない。

トランジスタ１０、トランジスタ１１、トランジスタ１２、コンデンサ１３、走査線Ｘ₁，Ｘ₂，…，Ｘ_m、電源線Ｖ₁，Ｖ₂，…，Ｖ_m及び信号線Ｙ₁，Ｙ₂，…，Ｙ_nは、窒化シリコン等の絶縁性を有する隔壁４６によって覆われている。隔壁４６は、信号線Ｙ₁，Ｙ₂，…，Ｙ_nに沿うようにして、かつ、走査線Ｘ₁，Ｘ₂，…，Ｘ_mに沿うようにして形成されている。隔壁４６が形成されることで、透明基板３０上が格子状に区切られる。つまり、信号線Ｙ₁，Ｙ₂，…，Ｙ_nと走査線Ｘ₁，Ｘ₂，…，Ｘ_mに囲まれる各領域には、隔壁４６が形成されていない。隔壁４６によって格子状に区切られた各領域に、つまり、信号線Ｙ₁，Ｙ₂，…，Ｙ_nと走査線Ｘ₁，Ｘ₂，…，Ｘ_mに囲まれた各領域に、有機ＥＬ素子Ｅ_i,jが設けられている。なお、トランジスタ１０、トランジスタ１１、トランジスタ１２、コンデンサ１３、走査線Ｘ₁，Ｘ₂，…，Ｘ_m、電源線Ｖ₁，Ｖ₂，…，Ｖ_m及び信号線Ｙ₁，Ｙ₂，…，Ｙ_nが形成された後に、隔壁４６が形成される。

次に、有機ＥＬ素子Ｅ_i,jについて説明する。図３に示すように、有機ＥＬ素子Ｅ_i,jは、アノード電極４１と、有機ＥＬ層４２と、カソード電極４３とを備える。有機ＥＬ素子Ｅ_i,jは、アノード電極４１側から順に有機ＥＬ層４２、カソード電極４３の積層構造となっている。アノード電極４１は、信号線Ｙ₁，Ｙ₂，…，Ｙ_nと走査線Ｘ₁，Ｘ₂，…，Ｘ_mに囲まれる各領域に配されており、ゲート絶縁膜３２上に形成されている。アノード電極４１は、透光性及び導電性を有している。更に、アノード電極４１は、有機ＥＬ層４２へ正孔を効率よく注入するものが好ましい。例えば、アノード電極４１としては、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム（ＩＺＯ）、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）又は酸化亜鉛（ＺｎＯ）を主成分としたものがある。なお、トランジスタ１２のソース電極３８（ソース電極３８は、トランジスタ１１のソース電極と共通した層である。）が形成される前にアノード電極４１が形成され、アノード電極４１の形成後にトランジスタ１２のソース電極３８が形成され、その後に保護絶縁膜３９が形成される。

有機ＥＬ層４２は、アノード電極４１上に形成されている。有機ＥＬ層４２は、例えば、アノード電極４１から順に正孔輸送層、発光層、電子輸送層となる三層構造であっても良いし、アノード電極４１から順に正孔輸送層、発光層となる二層構造であっても良いし、発光層からなる一層構造であっても良いし、その他の層構造であっても良い。

つまり、有機ＥＬ層４２は、正孔及び電子を注入する機能、正孔及び電子を輸送する機能、正孔と電子の再結合により励起子を生成して発光する機能を有する。有機ＥＬ層４２は、電子的に中立な有機化合物であることが望ましく、これにより正孔と電子が有機ＥＬ層４２でバランス良く注入及び輸送される。

なお、電子輸送性の物質が発光層に適宜混合されていても良いし、正孔輸送性の物質が発光層に適宜混合されても良いし、電子輸送性の物質及び正孔輸送性の物質が発光層に適宜混合されていても良い。

また、有機ＥＬ層４２の発光層には、発光材料が含有されている。発光材料としては、高分子系材料が用いられることになる。高分子系材料としては、ポリカルバゾール、ポリパラフェニレン、ポリアリーレンビニレン、ポリチオフェン、ポリフルオレン、ポリシラン、ポリアセチレン、ポリアニリン、ポリピリジン、ポリピリジンビニレン、ポリピロール系材料が挙げられる。また、高分子材料としては、上記高分子材料（ポリマー）を形成しているモノマーまたはオリゴマーの重合体若しくは共重合体、モノマー若しくはオリゴマーの誘導体の重合体若しくは共重合体、又は、オキサゾール（オキサンジアゾール、トリアゾール、ジアゾール）若しくはトリフェニルアミン骨格を有するモノマーを重合した重合体若しくは共重合体を挙げることができる。また、これらポリマーのモノマーとしては、熱、圧、ＵＶ、電子線などを与える事で上述の化合物を形成するモノマー及びプレカーサポリマーを含むものである。また、これらモノマー間を結合する非共役系ユニットを導入しても構わない。

このような高分子材料の具体的なものとしては、ポリビニルカルバゾール、ポリトデシルチオフェン、ポリエチレンジオキシチオフェン、ポリスチレンスルフォン酸分散体変性物、ポリ９，９−ジアルキルフルオレン、ポリ（チエニレン−９，９−ジアルキルフルオレン）、ポリ（２，５−ジアルキルパラフェニレン−チエニレン）、（ジアルキル：R=C1〜C20）、ポリパラフェニレンビニレン、ポリ（２−メトキシ−５−（２’−エチル−ヘキシロキシ）−パラフェニレンビニレン）、ポリ（２−メトキシ−５−（２’−エチル−ペンチロキシ）−パラフェニレンビニレン）、ポリ（２，５−ジメチル−パラフェニレンビニレン）、ポリ（２，５−チエニレンビニレン）、ポリ（２，５−ジメトキシパラフェニレンビニレン）、ポリ（１，４−パラフェニレンシアノビニレン）などが挙げられる。

また、高分子系材料に限られるものではなく、低分子材料を蒸着して成膜させても良い。また、低分子材料の性質によっては、低分子材料を溶媒に溶かした状態で塗布して使用するものとしても良い。さらに低分子材料をドーパントとして高分子ポリマー中に分散させてもよく、低分子材料をポリマー分散する際のポリマーとしては、周知の汎用ポリマーを含む各種ポリマーを状況に応じて使用することができる。

低分子の発光材料（発光物質またはドーパント）としては、アントラセン、ナフタレン、フェナントレン、ピレン、テトラセン、コロネン、クリセン、フルオレセイン、ペリレン、フタロペリレン、ナフタロペリレン、ペリノン、フタロペリノン、ナフタロペリノン、ジフェニルブタジエン、テトラフェニルブタジエン、クマリン、オキサジアゾール、アルダジン、ビスベンゾキゾリン、ビススチリル、ピラジン、オキシン、アミノキノリン、イミン、ジフェニルエチレン、ビニルアントラセン、ジアミノカルバゾール、ピラン、チオピラン、ポリメチン、メロシアニン、イミダゾールキレート化オキシノイド化合物等、４−ジシアノメチレン−４Ｈ−ピラン及び４−ジシアノメチレン−４Ｈ−チオピラン、ジケトン、クロリン系化合物やこれらの誘導体が挙げられる。低分子発光材料の具体的なものとしては、Ａｌｑ３、キナクリドンなどが挙げられる。
なお、発光材料は、上述のものに限定されるものではない。

発光層或いは電子輸送層に含有する電子輸送性物質としては、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の８−キノリノール又はその誘導体を配位子とする有機金属錯体などのキノリン誘導体、オキサジアゾール誘導体、ペリレン誘導体、ピリジン誘導体、ピリミジン誘導体、キノキサリン誘導体、ジフェニルキノン誘導体、ニトロ置換フルオレン誘導体などが挙げられる。

発光層或いは正孔輸送層に含有する正孔輸送性物質としては、テトラアリールベンジシン化合物（トリアリールジアミンないしトリフェニルジアミン：ＴＰＤ）、芳香族三級アミン、ヒドラゾン誘導体、イミダゾール誘導体、アミノ基を有するオキサジアゾール誘導体、ポリチオフェンなどが挙げられる。

有機ＥＬ層４２上にカソード電極４３が形成されている。更に、この有機ＥＬ層４２は、隔壁４６上にも形成されており、カソード電極４３は、発光部２に設けられる有機ＥＬ素子Ｅ_1,1〜Ｅ_m,n全てに共通する層である。カソード電極４３の材料としては、仕事関数の小さい材料である。カソード電極４３の具体的なものとして、金、銀、銅、アルミニウム、インジウム、マグネシウム、カルシウム若しくはバリウム若しくはこれらの合金又はこれら金属若しくは合金にリチウム、マグネシウム若しくはインジウムを含む化合物若しくは混合物等が挙げられる。また、カソード電極４３は、以上の各種材料の層が積層された積層構造となっていても良く、具体的には、有機ＥＬ層４２から順に高純度のバリウム層、高純度アルミニウム層となる積層構造等が挙げられる。

以上のように積層構造となる有機ＥＬ素子Ｅ_i,jでは、アノード電極４１とカソード電極４３との間に電界が生じると、アノード電極４１から正孔が有機ＥＬ層４２に注入され、カソード電極４３から有機ＥＬ層４２に電子が注入される。そして、有機ＥＬ層４２の発光層へ正孔及び電子が輸送されて、発光層にて正孔及び電子が再結合することによって励起子が生成され、励起子が消滅するときに発光する。

上記発光パネル２において、カソード電極４３上にシリコーンオイル等の水及び酸素を遮蔽するからなる遮蔽層４４がパネル一面に形成される。更に、石英ガラス、その他のガラスといった透明材又は樹脂といった透明材からなる封止層４５が遮蔽層４４上に形成される。遮蔽層４４及び封止層４５によって、有機ＥＬ素子Ｅ_i,j、駆動回路Ｄ_i,j、走査線Ｘ₁，Ｘ₂，…，Ｘ_m、電源線Ｖ₁，Ｖ₂，…，Ｖ_m及び信号線Ｙ₁，Ｙ₂，…，Ｙ_nが保護される。

次に、駆動回路Ｄ_i,jの回路構成について詳細に説明する。図２、図５（ａ）及び図５（ｂ）に示すように、トランジスタ１０のゲート電極は走査線Ｘ_iに接続されている。トランジスタ１０のドレイン電極は、トランジスタ１２のドレイン電極に接続されているとともに、電源線Ｖ_iに接続されている。トランジスタ１０のソース電極はトランジスタ１２のゲート電極に接続されているとともに、コンデンサ１３の一方の極に接続されている。トランジスタ１２のソース電極は、コンデンサ１３の他方の極に接続されているとともにトランジスタ１１のドレイン電極に接続されている。トランジスタ１１のゲート電極は走査線Ｘ_iに接続されている。トランジスタ１１のソース電極は信号線Ｙ_jに接続されている。トランジスタ１２のソース電極、コンデンサ１３の他方の電極並びにトランジスタ１１のドレイン電極は、有機ＥＬ素子Ｅ_i,jのアノード電極に接続されている。有機ＥＬ素子Ｅ_i,jのカソード電極は基準電位Ｖｓｓとなっている。基準電位Ｖｓｓは、非選択期間（詳細には後述する。）中の電源線Ｖ_iの電位以下であって、選択期間（詳細には後述する。）中の電源線Ｖ_iより高い。例えば、基準電位Ｖｓｓは、接地電位である。

図１に示すように、選択走査ドライバ３は、発光部２の走査線Ｘ₁〜Ｘ_mに接続されている。選択走査ドライバ３はいわゆるシフトレジスタである。選択走査ドライバ３は、コントローラ６から出力される制御信号群に応じて走査線Ｘ₁から走査線Ｘ_mへの順（走査線Ｘ_mの次は走査線Ｘ₁）に走査信号を順次出力することで、各走査線Ｘ₁〜Ｘ_mを順次選択するものである。詳細には、選択走査ドライバ３は、ハイレベルのオン電圧Ｖｏｎ（基準電位Ｖｓｓより十分高い。）、又は、ローレベルのオフ電圧Ｖｏｆｆ（基準電位Ｖｓｓと等電位あるいは基準電位Ｖｓｓより低い。）の何れかの電圧を走査線Ｘ₁〜Ｘ_mに個別に印加する。即ち、走査線Ｘ₁〜Ｘ_mのうちの何れかの走査線Ｘ_iが選択される選択期間では、選択走査ドライバ３がオン電圧Ｖｏｎのパルスを走査線Ｘ_iに出力することにより、走査線Ｘ_iに接続されたトランジスタ１１，１２（駆動回路Ｄ_i,1から駆動回路Ｄ_i,n全てのトランジスタ１１，１２である。）がオン状態になる。一方、選択期間以外の非選択期間では、オフ電圧Ｖｏｆｆを走査線Ｘ_iに印加することにより、トランジスタ１１，１２がオフ状態になる。走査線Ｘ₁〜Ｘ_m各々の選択期間は互いに重ならないほうが望ましいが、同一列の信号線Ｙ_jに接続された複数の画素Ｐが同じ階調発光するような場合は、走査線Ｘ₁〜Ｘ_mでの選択期間を同期するように設定し且つ電源線Ｖ₁〜Ｖ_mでの選択期間を同期するように設定してもよい。

電源ドライバ４は、発光部２の電源線Ｖ₁〜Ｖ_mに接続されている。電源ドライバ４は、いわゆるシフトレジスタである。つまり、電源ドライバ４は、コントローラ６から出力される制御信号群に応じて電源線Ｖ₁から電源線Ｖ_mへの順（電源線Ｖ_mの次は電源線Ｖ₁）に信号を順次出力するものである。詳細には、電源ドライバ４は、基準電位Ｖｓｓと等電位又は基準電位Ｖｓｓより低い選択電圧（基準電位が接地電位の場合、例えば、０〔Ｖ〕である。）を所定周期で各電源線Ｖ₁〜Ｖ_mに印加するようになっている。つまり、走査線Ｘ₁〜Ｘ_mのうちの何れかの走査線Ｘ_iが選択される選択期間では、電源ドライバ４は、ローレベルの選択電圧を電源線Ｖ_iに印加する。一方、非選択期間では、電源ドライバ４は、基準電位Ｖｓｓより高いハイレベルの電源電圧Ｖｄｄを電源線Ｖ_iに印加する。この電源電圧Ｖｄｄは、電源電圧Ｖｄｄは基準電位Ｖｓｓより高ければ負電圧でもよいが、トランジスタ１２の飽和電圧より十分に大きい値となっている。飽和電圧の詳細については後述する。

コントローラ６は、入力された画像データに従って選択ドライバ３、電源ドライバ４及びデータドライバ５に制御信号群を出力する。
データドライバ５は、コントローラ６からの制御信号群を受けて、コントローラ５に向かうシンク電流を各信号線Ｙ₁〜Ｙ_nに起こす電流シンク型のドライバである。つまり、データドライバ５は、電流シンクを有しており、図５（ａ）の矢印に示すように、各信号線Ｙ₁〜Ｙ_nにシンク電流を起こすものである。シンク電流の大きさは画像データに従った電流値であり、データドライバ５は、電流値に従った大きさの電荷を各コンデンサ１３に蓄積させるものである。

ここで、データドライバ５が各信号線Ｙ₁〜Ｙ_nに所定の電流を流すことによる各画素Ｐでの動作原理について説明する。
図６は、Ｎチャネル型のＭＯＳＦＥＴの電流−電圧特性を表したグラフである。図６において、横軸はドレイン−ソース間の電圧値であり、縦軸はドレイン−ソース間の電流値である。ＦＥＴでは、図中の線形領域では、つまりソース−ドレイン間電圧値Ｖ_DSが、ゲート−ソース間電圧値Ｖ_GSに従ったドレイン飽和しきい値電圧Ｖ_TH未満である領域では、ゲート−ソース間電圧値Ｖ_GSが一定であると、ソース−ドレイン間電圧値Ｖ_DSが大きくなるにつれて、ソース−ドレイン間電流値Ｉ_DSが大きくなる。更に、図中の飽和領域では、つまりソース−ドレイン間電圧値Ｖ_DSが、ゲート−ソース間電圧値Ｖ_GSに従ったドレイン飽和しきい値電圧Ｖ_TH以上である領域では、ゲート−ソース間電圧値Ｖ_GSが一定であると、ソース−ドレイン間電流値Ｉ_DSがほぼ一定となる。

また、図６において、ゲート−ソース間電圧値Ｖ_GS0〜Ｖ_GSMAXは、Ｖ_GS0＝０＜Ｖ_GS1＜Ｖ_GS2＜Ｖ_GS3＜Ｖ_GS4＜Ｖ_GSMAXの関係となっている。つまり、図６から明らかなように、ドレイン−ソース間電圧値Ｖ_DSが一定の場合、ゲート−ソース間電圧値Ｖ_GSが大きくなるにつれて、線形領域、飽和領域のいずれであってもドレイン−ソース間電流値Ｉ_DSが大きくなる。更に、ゲート−ソース間電圧値Ｖ_GSが大きくなるにつれて、ドレイン飽和しきい値電圧Ｖ_THが大きくなっている。以上のことから、ＦＥＴでは、線形領域では、ソース−ドレイン間電圧値Ｖ_DSがわずかに変わるとソース−ドレイン間電流値Ｉ_DSが変わってしまうが、飽和領域では、ゲート−ソース間電圧値Ｖ_GSが定まれば、ドレイン−ソース間電流値Ｉ_DSが一義的に定まる。ここで、トランジスタ１２の電圧値Ｖ_GSMAXに対応するドレイン−ソース間電流値Ｉ_DSは、発光素子型ディスプレイ１の有機ＥＬ素子Ｅに設定された発光最大輝度時において有機ＥＬ素子Ｅのアノード電極４１とカソード電極４３との間の有機ＥＬ層４２に流れる電流値に設定されている。

次に、上述のように構成されている駆動回路Ｄ_i,jの動作、駆動回路Ｄ_i,jの駆動方法及び発光素子型ディスプレイ１の動作について、図７のタイミングチャートを用いて説明する。図７において、Ｔ_SEの期間が選択期間であり、Ｔ_NSEの期間が非選択期間であり、Ｔ_SCの期間が一走査期間である。なお、Ｔ_SC＝Ｔ_SE＋Ｔ_NSEとなっている。

コントローラ６から出力される制御信号群に従って選択走査ドライバ３は、１行目の走査線Ｘ₁からｍ行目の走査線Ｘ_mへと順次ハイレベル（オンレベル）のパルスを出力する。また、コントローラ６から出力される制御信号群に従って電源ドライバ４は、１行目の電源線Ｖ₁からｍ行目の電源線Ｖ_mへと順次ローレベルのパルスを出力する。

ここで、図７に示すように、各行では、走査線のハイレベルのパルスが出力されるタイミングは、電源線のローレベルのパルスが出力タイミングにほぼ揃っており、ハイレベルのパルスとローレベルのパルスの時間的長さはほぼ同じである。つまり、ハイレベルのパルスは、ローレベルのパルスに同期している。ハイレベルのパルス及びローレベルのパルスが出力されている期間が、その行の選択期間Ｔ_SEである。また、各行の選択期間Ｔ_SE中にデータドライバ５が、コントローラ６から出力される制御信号群に従って全列の信号線Ｙ₁〜Ｙ_nにシンク電流（つまり、データドライバ５に向かった電流）を発生する。ここで、データドライバ５は、コントローラ６が受けた画像データに従った電流値で各列の信号線Ｙ_jにシンク電流を流す。

各画素Ｐ_i,jの電流の流れ及び電圧の印加について詳細に説明する。
ｉ行目の選択期間Ｔ_SEの開始時刻ｔ₁では、選択走査ドライバ３からｉ行目の走査線Ｘ_iにハイレベル（オンレベル）のパルスが出力されだして、時刻ｔ₁〜時刻ｔ₂の選択期間Ｔ_SEの間走査線Ｘ_iにはトランジスタ１０及びトランジスタ１１がオン状態となるようなレベルの走査信号電圧Ｖ_Xiが走査線Ｘ_iに印加される。更に、ｉ行目の選択期間Ｔ_SEの開始時刻ｔ₁では、電源ドライバ４からｉ行目の電源線Ｖ_iにローレベルのパルス信号が出力されだして、選択期間Ｔ_SEの間電源線Ｖ_iには基準電位Ｖｓｓと等電位或いはそれより低い電源信号電圧Ｖ_Viが印加される。更に、選択期間Ｔ_SEに、データドライバ５は、コントローラ６が受けた画像データに従って、所定電流値のシンク電流を流す。

このため、選択期間Ｔ_SEでは、トランジスタ１０はオンして、ドレインからソースに電流が流れ、トランジスタ１２のゲート及びコンデンサ１３の一端に電圧が印加されて、トランジスタ１２がオンする。更に、選択期間Ｔ_SEでは、トランジスタ１１がオンして、電圧値が電源信号電圧Ｖ_Vi以下で且つ基準電圧Ｖｓｓ以下のデータドライバ５による電流制御のためのシンク電流が信号線Ｙ₁，Ｙ₂，…Ｙ_j，Ｙ_j+1，…Ｙ_nに流れるので、信号線Ｙ₁，Ｙ₂，…Ｙ_j，Ｙ_j+1，…Ｙ_nの電圧値が電源信号電圧Ｖ_Vi以下で且つ基準電圧Ｖｓｓ以下となり、かつ、トランジスタ１２のソースの電位がドレインの電位より低くなる。

つまり、トランジスタ１２のゲート−ソース間に電位差が生じるので信号線Ｙ₁，Ｙ₂，…Ｙ_j，Ｙ_j+1，…Ｙ_nには、それぞれデータドライバ５で指定された電流値（つまり、画像データに従った電流値）のシンク電流Ｉ₁，Ｉ₂，…Ｉ_j，Ｉ_j+1，…Ｉ_nが矢印αに示す方向に流れる。なお、選択期間ＴＳＥでは、電源線Ｖ_iの電源信号電圧Ｖ_Viが基準電圧Ｖｄｄ以下であるため、有機ＥＬ素子Ｅ_i,jのアノードの電位はカソードの電位より低くなり、有機ＥＬ素子Ｅ_i,jには逆バイアス電圧が印加されていることになる。そのため、有機ＥＬ素子Ｅ_i,jには電源線Ｖ_iからの電流が流れない。

このとき画素Ｐ_i,1〜画素Ｐ_i,nの各コンデンサ１３の他端（トランジスタ１２のソース電極に接続されている。）は、データドライバ５により制御された（指定された）電流値に従った電位になり、かつ、トランジスタ１２のゲート電位よりも低い電位になる。すなわち、各画素Ｐ_i,1〜画素Ｐ_i,nのコンデンサ１３には、各画素Ｐ_i,1〜画素Ｐ_i,nのトランジスタ１２にそれぞれ電流Ｉ₁〜Ｉ_nを流れさせるような各トランジスタ１２のゲート−ソース間の電位差を生じさせる電荷がチャージされる。

ここで、トランジスタ１２から信号線Ｙ_jまでの配線等の任意の点での電位は、トランジスタ１１〜トランジスタ１２の経時的に変化する内部抵抗等により異なる。しかしながら、データドライバ５での電流制御によって流れる電流は所定の電流値を示すため、トランジスタ１１〜トランジスタ１２の抵抗が高抵抗化することでトランジスタ１２のゲート−ソース間の電位が変化しても矢印αに示す方向に流れる電流の所定の電流値は変わることがない。

選択期間Ｔ_SEの終了時刻ｔ₂には、選択走査ドライバ３から走査線Ｘ_iに出力されるハイレベルのパルスが終了し、電源ドライバ４から電源線Ｖ_iに出力されるローレベルのパルスが終了する。従い、この終了時刻ｔ₁から次の選択期間Ｔ_SEの開始時刻ｔ₁までの非選択期間Ｔ_NSE中では、走査線Ｘ_iにトランジスタ１０のゲート及びトランジスタ１１のゲートにオフレベル（ロー電位）の走査信号電圧Ｖ_Xiが印加されるとともに、電源線Ｖ_iに印加される電源信号電圧Ｖ_Viは基準電位Ｖｓｓより十分高い電源電圧Ｖｄｄである。

このため、図５（ｂ）に示すように、非選択期間Ｔ_NSEでは、トランジスタ１１がオフ状態になり、信号線Ｙ₁〜Ｙ_nには電流が流れない。更に、非選択期間Ｔ_NSEでは、トランジスタ１０がオフ状態になり、コンデンサ１３は、その一端及び他端によりチャージされた電荷を保持し続けて、トランジスタ１２はオン状態を維持し続ける。つまり、非選択期間Ｔ_NSEとこの非選択期間Ｔ_NSEの前の選択期間Ｔ_SEとでは、トランジスタ１２のゲート−ソース間電圧値Ｖ_GSが等しい。そのため、非選択期間Ｔ_NSEでも、トランジスタ１２は画像データに従った電流値の電流を流し続けて、非選択期間Ｔ_NSEの電流値はこの非選択期間Ｔ_NSEの前の選択期間Ｔ_SEの電流値に等しい。非選択期間Ｔ_NSEの間、トランジスタ１２を流れる電流は、上記条件式（２）により低電位の基準電位Ｖｓｓに向けて流れるとともに、有機ＥＬ素子Ｅ_i,jに流れて、有機ＥＬ素子Ｅ_i,jが発光する。

ここで、この選択期間後Ｔ_SE後の非選択期間Ｔ_NSEの間、電源信号電圧Ｖ_Vi（＝Ｖｄｄ）は、図６に示すように、トランジスタ１２のゲート−ソース間電圧値Ｖ_GSが、Ｖ_GSMAXであっても、飽和領域を維持するように、下記に示す条件式（２）を満たしている。
Ｖ_Vi−Ｖ_E−Ｖｓｓ≧Ｖ_THMAX…（２）
ここで、Ｖ_Eは、有機ＥＬ素子Ｅ_i,jのアノード−カソード間に電圧が印加されたときの有機ＥＬ素子Ｅ_i,jの抵抗による分圧の予想最大値であり、Ｖ_THMAXは、Ｖ_GSMAX時のトランジスタ１２のソース−ドレイン間の飽和しきい値電圧である。有機ＥＬ素子Ｅ_i,jは経時劣化に伴い内部抵抗が増大するので、カソード−電源線Ｖ_i間での有機ＥＬ素子Ｅ_i,jの分圧が上昇するが、上記予想最大値とは、有機ＥＬ素子Ｅ_i,jが正常に発光している期間中の電源線Ｖ_i−カソード間の最大電圧印加時における有機ＥＬ素子Ｅ_i,jに分圧される最大電圧の予想値である。つまり、画素Ｐ_i,jの有機ＥＬ素子Ｅ_i,jが非発光であっても最大輝度で発光しても、有機ＥＬ素子Ｅ_i,jの発光寿命内（発光寿命内の抵抗値）であれば、常に非選
択期間Ｔ_NSEでのトランジスタ１２のソース−ドレイン間の電圧は飽和領域となるように設定されており、トランジスタ１２には飽和電流が流れる。

このため、電源電圧Ｖｄｄ及びコンデンサ１３での電荷により、非選択期間Ｔ_NSEにおけるトランジスタ１２を流れるゲート−ソース間電流値Ｉ_DSを安定することができる。
非選択期間Ｔ_NSEの間、トランジスタ１２を流れる電流は、上記条件式（２）により低電位の基準電位Ｖｓｓに向けて流れる。換言すれば、発光期間Ｔ_EM（非選択期間Ｔ_NSE）の間、この電流が有機ＥＬ素子Ｅ_i,jのアノード４１−カソード４３間の有機ＥＬ層４２に流れ、画像データに従った輝度階調で発光する。

仮にトランジスタ１２を図６に示す線形領域で駆動すると、複数のトランジスタ１２間での特性にバラツキにより、ゲート−ソース間電流値Ｉ_DSにばらつきがある恐れがある。しかしながら、本発明では電源電圧Ｖｄｄ及び基準電圧Ｖｓｓが上記（２）式のように設定されているのでトランジスタ１２の特性のバラツキの影響を小さく抑えることができ、画像データに従った階調発光を安定させることが可能となる。

走査線Ｘ_iの選択期間Ｔ_SEが終了すると、引き続き走査線Ｘ_i+1の選択期間Ｔ_SEが開始され、走査線Ｘ_iと同様に選択走査ドライバ３、電源ドライバ４、データドライバ５及びコントローラ６が動作する。このように、走査線Ｘ₁〜走査線Ｘ_mの選択期間が順次終了した後、再び走査線Ｘ₁の選択期間Ｔ_SEが開始する。このように一走査期間Ｔ_SC中に各画素が発光する発光期間Ｔ_EMは実質的に非選択期間Ｔ_NSEに相当し、走査線の数が増大するにしたがい発光期間Ｔ_EMは長時間にすることが可能となる。

また、一つの画素Ｐ_i,jに対して三つのトランジスタ１０，１１，１２で、電流制御によるアクティブマトリックス駆動方式の発光素子型ディスプレイ１が実現でき、発光素子型ディスプレイ１の画像特性が良い。つまり、電流値を制御するアクティブマトリクス駆動方式の発光素子型ディスプレイ１において、本発明では、画素Ｐ_i,jの発光面積の割合を高くすることができ、その他の設計マージンに余裕を与えることができる。発光面積の割合が向上すると、発光素子型ディスプレイ１の表示面の見かけ上の明るさを明るくすることができ、また所望の見かけ上の明るさで表示する際に、有機ＥＬ層４２の単位面積あたりに流れる電流値をより小さくすることができるので有機ＥＬ素子Ｅ_i,jの発光寿命を長くすることができる。

また、選択期間Ｔ_SEにおいて、有機ＥＬ素子Ｅ_i,jに逆バイアス電圧が印加されるため、有機ＥＬ素子Ｅ_i,jの素子寿命が延びる。また、各駆動回路Ｄ_i,jのトランジスタ１０，１１，１２は、全てアモルファスシリコンが半導体層となっているｎチャネルのみの単チャネル型ＦＥＴである。従って、同一工程で同時にトランジスタ１０，１１，１２を透明基板３０上に形成することができ、発光パネル２、発光素子型ディスプレイ１及び駆動回路Ｄ_i,jの製造にかかる時間或いはコストの増大が抑えられる。

〔第二の実施の形態〕
次に、第二の実施の形態について説明する。第二の実施の形態では、各画素Ｐ_i,jの構成が第一の実施の形態の場合と異なり、他の部分は第一の実施の形態の場合と同様である。つまり、図８に示すように、第二の実施の形態では、各画素Ｐ_i,j（各画素Ｐ_i,jの駆動回路Ｄ_i,j）には、トランジスタ１０、トランジスタ１１の代わりにスイッチ５１が設けられているとともに、トランジスタ１２及びコンデンサ１３の代わりに電流制御手段５２が設けられている。なお上記第一の実施の形態と同じ符号のものについては同様であるので詳細な説明を省略する。

電源線Ｖ_iに出力される電源信号Ｓｂは、選択期間Ｔ_SE中が電圧値Ｖｂであり、非選択期間Ｔ_NSE中が電圧値Ｖｂ’の信号である。電圧値Ｖｂは図７に示す電源電圧Ｖｄｄに相当し、電圧値Ｖｂ’は図７に示す基準電圧Ｖｓｓに相当する。

走査線Ｘ_iに出力される走査信号Ｓａは、選択期間Ｔ_SE中がスイッチ５１をオンする電圧値Ｖａであり、選択期間Ｔ_SE中がスイッチ５１をオフする電圧値Ｖａ’の信号であり、図７に示す走査信号（走査信号電圧）に相当する。

スイッチ５１は、図８（ａ）に示すように、選択期間Ｔ_SE中に、走査信号Ｓａに応じて電源線Ｖ_iからの電源信号Ｓｂを電流制御手段５２に出力するとともに配線Ｑを介し電流制御手段５２から流れる電流Ｉｂを信号線Ｙ_jに流す。この電流Ｉｂの電流値は信号線Ｙ_jに接続された電流シンク型のデータドライバ５（つまり、データドライバ５は電流シンクを有する。）により制御されている。また、スイッチ５１は、図８（ｂ）に示すように、非選択期間Ｔ_NSE中に、走査信号Ｓａに応じて電流制御手段５２からの電流を信号線Ｙ_jに流すことを停止し、配線Ｒを介して有機ＥＬ素子Ｅ_i,jに流す。これにより、有機ＥＬ素子Ｅ_i,jが非選択期間Ｔ_NSEに発光する。

電流制御手段５２は、図８（ａ）に示すように、選択期間Ｔ_SE中に、スイッチ５１からの電源信号Ｓｂによる信号電圧Ｖｂに応じて電流シンク型のデータドライバ５により制御された電流Ｉｂを電源線Ｖから配線Ｑに流し、電流Ｉｂの電流値を記憶する記憶手段を具備している。そして、電流制御手段５２は、図８（ｂ）に示すように、非選択期間Ｔ_NSE中に、スイッチ５１からの信号電圧Ｖｂ’に応じて記憶手段で記憶された電流値に従った電流Ｉｂを電源線Ｖ_iから配線Ｒに流す。従って、非選択期間Ｔ_NSEの電流Ｉｂの電流値は、選択期間Ｔ_SEの電流Ｉｂの電流値と等しい或いは線形関係にある。

〔第三の実施の形態〕
次に、第三の実施の形態について説明する。第三の実施の形態では、各画素Ｐ_i,jの構成が第一の実施の形態の場合と異なり、他の部分は第一の実施の形態の場合と同様である。つまり、図９に示すように、第三の実施の形態では、各画素Ｐ_i,j（各画素Ｐ_i,jの駆動回路Ｄ_i,j）には、トランジスタ１０の代わりにトランジスタ１４が設けられている。なお、上記第一の実施の形態と同じ符号のものについては同様であるので詳細な説明を省略する。

トランジスタ１４は、トランジスタ１０の場合と異なり、ドレイン電極及びゲート電極が走査線Ｘ_iに接続されており、ソース電極がトランジスタ１２のゲート電極に接続されている。トランジスタ１０は、ｎチャネルアモルファスシリコン薄膜トランジスタである。

トランジスタ１４は、図７に示す波形チャートのような電圧の印加により動作するが、選択期間Ｔ_SE中に走査線Ｘ_iからのオンレベル（ハイレベル）の走査信号によりオンし、走査線Ｘ_iからの電圧をトランジスタ１２のゲートに印加する。トランジスタ１２は、選択期間Ｔ_SE中にトランジスタ１４により印加されたゲート電圧によりオンし、電流シンクを有するデータドライバ５により引き抜かれた電流（シンク電流）を電源線Ｖ_iからトランジスタ１１（走査線Ｘ_iがオンレベルになることによって、トランジスタ１１は選択期間Ｔ_SE中にオンしている。）を介して信号線Ｙ_jに流す。このとき、トランジスタ１２のゲート−ソース間に接続されたコンデンサ１３には、トランジスタ１２が信号線Ｙ_jに流す電流の電流値に従った電荷がチャージされる。

非選択期間Ｔ_NSE中に、トランジスタ１１及びトランジスタ１４はオフレベルの走査信号によってオフしている。トランジスタ１２においては、コンデンサ１３にチャージされた電荷に従った電圧値で所定の電圧がソース−ドレイン間に印加されて、これによりトランジスタ１２はソース−ドレイン間の電圧値に従った（つまり、コンデンサ１３にチャージされた電荷に従った）電流を有機ＥＬ素子Ｅ_i,jに流して、有機ＥＬ素子Ｅ_i,jを発光させる。この際、有機ＥＬ素子Ｅ_i,jに流れる電流は、コントローラ６からの制御信号群（制御信号群は、コントローラ６に入力される画像データに従っている。）に従った電流値（つまり、電流シンクにより流れたシンク電流の電流値）であり、従って、有機ＥＬ素子Ｅ_i,jは画像データに従った輝度で発光する。

〔第四の実施の形態〕
次に、第四の実施の形態について説明する。第四の実施の形態では、各画素Ｐ_i,jの構成が第二の実施の形態の場合と異なり、他の部分は第二の実施の形態の場合と同様である。つまり、図１０に示すように、第四の実施の形態では、各画素Ｐ_i,j（各画素Ｐ_i,jの駆動回路Ｄ_i,j）には、スイッチ５１の代わりにスイッチ５３が設けられている。なお、上記第二の実施の形態と同じ符号のものについては同様であるので詳細な説明を省略する。

スイッチ５３は、図１０（ａ）に示すように、選択期間Ｔ_SE中に、走査信号Ｓａに応じて電流制御手段５２にオンレベル（電圧値Ｖａ）の信号を出力するとともに配線Ｑを介し電流制御手段５２から流れる電流Ｉｂを信号線Ｙ_jに流す。この電流Ｉｂは、信号線Ｙ_jに接続された電流シンク型のデータドライバ６（つまり、データドライバ５は電流シンクを有する。）により制御されている。また、スイッチ５３は、非選択期間Ｔ_NSE中に、オフレベル（電圧値Ｖａ’）の走査信号Ｓａに応じて電流制御手段５２からの電流Ｉｂを信号線Ｙ_jに流すことを停止し、配線Ｒを介して有機ＥＬ素子Ｅ_i,jに流す。これにより、有機ＥＬ素子Ｅ_i,jが非選択期間Ｔ_NSEに発光する。

なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、上記実施の形態では発光素子として有機ＥＬ素子を用いていたが、逆バイアス電圧が印加された場合には電流が流れないとともに正バイアス電圧が印加された場合には電流が流れるような発光素子であって、流れる電流の大きさに従った輝度で発光する発光素子、例えばＬＥＤ（Light Emitting Diode）素子等でも良い。

また、トランジスタ１０，１１，１２は、アモルファスシリコンを半導体層（つまり、チャネル層）とする薄膜トランジスタであったが、ポリシリコンを半導体層とする薄膜トランジスタであっても良い。

また上記各実施の形態では、トランジスタ１２のゲート−ソース間にゲート電極３１とソース電極３８の重なったゲート絶縁膜３２で構成されたコンデンサ１３を設けたが、別途ゲート電極３１、ソース電極３８、ゲート絶縁膜３２の少なくとも一部或いは全部を含まない部材で構成されたコンデンサをトランジスタ１２のゲート−ソース間に設けてもよい。

本発明が適用された発光素子型ディスプレイの具体的な構成が示されたブロック図である。 上記発光素子型ディスプレイの一画素が概略的に示された平面図である。 図２におけるＡ−Ａ’断面が示された断面図である。 画素に設けられるトランジスタが示された断面図である。 上記発光素子型ディスプレイの画素の回路構成及び駆動原理が示された等価回路図であり、（ａ）図には選択期間の電流の流れが示されており、（ｂ）図には非選択期間の電流の流れが示されている。 上記発光素子型ディスプレイの画素に適用されるＮチャネル型のＭＯＳＦＥＴに流れる電流と、該ＭＯＳＦＥＴに印加される電圧との関係が示された図面である。 駆動回路の動作が示されたタイミングチャートである。 上記発光素子型ディスプレイとは別例の発光素子型ディスプレイの画素の具体的な構成が示されたブロック図であり、（ａ）図には選択期間の信号の流れが示されており、（ｂ）図には非選択期間の信号の流れが示されている。 上記発光素子型ディスプレイとは別例の発光素子型ディスプレイの画素の具体的な構成が示された回路図であり、（ａ）図には選択期間の電流の流れが示されており、（ｂ）図には非選択期間の電流の流れが示されている。 上記発光素子型ディスプレイとは別例の発光素子型ディスプレイの具体的な構成が示されたブロック図であり、（ａ）図には選択期間の信号の流れが示されており、（ｂ）図には非選択期間の信号の流れが示されている。 従来の発光素子型ディスプレイの一画素の回路構成が示された等価回路図である。

符号の説明

１ 発光素子型ディスプレイ（駆動装置）
３ 選択走査ドライバ
４ 電源ドライバ
５ データドライバ
６ コントローラ
１０ トランジスタ（第二スイッチング素子、ゲートチャージ用トランジスタ）
１１ トランジスタ（第三スイッチング素子、ソースチャージ用トランジスタ）
１２ トランジスタ（第一スイッチング素子、電流制御用トランジスタ）
１４ トランジスタ（第二スイッチング素子）
１３ コンデンサ
４１ アノード電極
４２ 有機ＥＬ層
４３ カソード電極
４６ 隔壁
５１ スイッチ
５２ 電流制御手段
５３ スイッチ
Ｄ_i,j 駆動回路
Ｅ_i,j 有機ＥＬ素子（光学要素）
Ｐ_i,j 画素
Ｘ₁〜Ｘ_m 走査線
Ｙ₁〜Ｙ_n 信号線
Ｖ₁〜Ｖ_m 電源線

Claims (21)

1. 一対の電極を有し、一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、電流路の一端が前記光学要素の一対の電極の一方に接続され、制御端子と電流路の一端との間の電圧に従った電流値の電流が電流路に流れる第一スイッチング素子と、
   前記第一スイッチング素子の電流路の他端に接続され、前記光学要素に電流を流すために選択期間及び非選択期間に互いに異なる電圧の電源信号が出力される電源線と、
   前記光学要素を選択するための走査信号が出力される走査線と、
   前記選択期間中、前記電源線から前記第一スイッチング素子の電流路を介して所与の電流値の電流が流れる信号線と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて前記第一スイッチング素子の前記制御端子に印加される電圧を制御する第二スイッチング素子と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて、前記信号線に流れる電流を制御する第三スイッチング素子と、
   を備え、
   前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
   前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
   前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
   前記第二スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
   前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
   前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
   前記非選択期間中、前記第一スイッチング素子の電流路の他端と前記光学要素の一対の電極の他方との間の電圧は、前記電源線に印加される電源信号の電圧によって、前記第一スイッチング素子の前記制御端子と前記第一スイッチング素子の電流路の一端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなる、
   ことを特徴とする駆動回路。
2. 請求項１記載の駆動回路であって、
   前記選択期間中に前記走査線の走査信号の電位がオンレベルになることによって、前記第一スイッチング素子、第二スイッチング素子及び前記第三スイッチング素子がオンして、前記電源線から前記第一スイッチング素子及び前記第三スイッチング素子を介して前記信号線へ所与の電流値の電流が流れ、
   前記非選択期間中に前記走査線の走査信号電位がオフレベルになることによって、前記第二スイッチング素子及び前記第三スイッチング素子がオフして前記第一スイッチング素子の前記制御端子と前記第一スイッチング素子の電流路の一端との間の電荷が、前記第一スイッチング素子の前記制御端子と前記第一スイッチング素子の電流路の一端との間の寄生容量に保持されることを特徴とする駆動回路。
3. 請求項１記載の駆動回路であって、
   一方の極が前記第一スイッチング素子の制御端子に接続されており、他方の極が前記第一スイッチング素子の電流路の一端に接続されているコンデンサを具備する駆動回路。
4. 請求項３記載の駆動回路であって、
   前記選択期間中に前記走査線の走査信号の電位がオンレベルになることによって、前記第一スイッチング素子、第二スイッチング素子及び前記第三スイッチング素子がオンして、前記電源線から前記第一スイッチング素子及び前記第三スイッチング素子を介して前記信号線へ所与の電流値の電流が流れ、
   前記非選択期間中に前記走査線の走査信号電位がオフレベルになることによって、前記第二スイッチング素子及び前記第三スイッチング素子がオフして前記第一スイッチング素子の前記制御端子と前記第一スイッチング素子の電流路の一端との間の電荷が、前記コンデンサに保持されることを特徴とする駆動回路。
5. 請求項１から４の何れかに記載の駆動回路であって、
   前記選択期間中、前記電源線の電源信号は前記光学要素の一対の電極の他方に印加される電圧以下であり、前記非選択期間中、前記電源線の電源信号は前記光学要素の一対の電極の他方に印加される電圧より高いことを特徴とする駆動回路。
6. 請求項１から５の何れかに記載の駆動回路であって、
   前記第一スイッチング素子、前記第二スイッチング素子及び前記第三スイッチング素子は単チャネルの薄膜トランジスタであることを特徴とする駆動回路。
7. 請求項１から６の何れかに記載の駆動回路であって、
   前記光学要素は、有機ＥＬ素子であることを特徴とする駆動回路。
8. 一対の電極を有し、一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、電流路の一端が前記光学要素の一対の電極の一方に接続され、制御端子と電流路の一端との間の電圧に従った電流値の電流が電流路に流れる第一スイッチング素子と、
   前記第一スイッチング素子の電流路の他端に接続され、前記光学要素に電流を流すための電源信号が出力される電源線と、
   前記光学要素を選択するための走査信号が出力される走査線と、
   選択期間中、前記電源線から前記第一スイッチング素子の電流路を介して所与の電流値の電流が流れる信号線と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて前記第一スイッチング素子の前記制御端子に印加される電圧を制御する第二スイッチング素子と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記走査線の走査信号に応じて、前記信号線に流れる電流を制御する第三スイッチング素子と、
   を有する駆動回路と、
   前記選択期間及び非選択期間に互いに異なる電圧の電源信号を前記電源線に出力する電源ドライバと、
   前記走査線に走査信号を出力する選択走査ドライバと、
   前記信号線に所与の電流値の電流を流す電流シンクを有するデータドライバと、
   を備え、
   前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
   前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
   前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
   前記第二スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
   前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
   前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
   前記電源ドライバは、前記非選択期間中、前記第一スイッチング素子の電流路の他端と前記光学要素の一対の電極の他方との間の電圧が、前記第一スイッチング素子の制御端子と前記第一スイッチング素子の電流路の一端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなるような電源信号を出力する、
   ことを特徴とする駆動装置。
9. 一対の電極を有し、非選択期間中に一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
   前記光学要素に電流を流すために選択期間及び前記非選択期間に互いに異なる電圧の電源信号が出力される電源線と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、電流路の一端が前記光学要素の一対の電極の一方に接続され、前記電流路の他端が前記電源線に接続され、前記制御端子と電流路の一端との間の電圧に従った電流値の電流が電流路に流れる第一スイッチング素子と、
   前記第一スイッチング素子の前記制御端子と前記第一スイッチング素子の電流路の一端との間に設けられ、前記選択期間にチャージされた電荷を前記非選択期間中まで保持するコンデンサと、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、前記選択期間に前記第一スイッチング素子の制御端子を所定のオン電圧に設定するとともに前記コンデンサの一端に電荷をチャージさせる第二スイッチング素子と、
   ソース、ドレイン電極、前記ソース、ドレイン電極間の電流路及び制御端子を有し、当該電流路の一端が、前記光学要素の一対の電極の一方と前記第一スイッチング素子の電流路の一端との間に接続され、前記選択期間に、画像データに従って前記第一スイッチング素子の電流路に所与値の電流を流す第三スイッチング素子と、
   前記選択期間中、前記電源線から前記第一スイッチング素子の電流路を介して所与の電流値の電流が流れる信号線と、
   走査信号により選択される走査線と、
   を備え、
   前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
   前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
   前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
   前記第二スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
   前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
   前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
   前記非選択期間中、前記第一スイッチング素子の電流路の他端と前記光学要素の一対の電極の他方との間の電圧は、前記第一スイッチング素子の電流路の他端に印加される電圧によって、前記第一スイッチング素子の制御端子と前記第一スイッチング素子の電流路の一端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなる、
   ことを特徴とする駆動回路。
10. 請求項９記載の駆動回路であって、
    前記非選択期間中、前記第二スイッチング素子及び第三スイッチング素子はオフ状態であることを特徴とする駆動回路。
11. 請求項９又は１０記載の駆動回路であって、
    前記選択期間中に前記第一スイッチング素子の電流路の他端及び前記第二スイッチング素子の電流路の一端に印加される電圧は、前記光学要素の一対の電極の他方の電位以下であることを特徴とする駆動回路。
12. 請求項９から１１の何れかに記載の駆動回路であって、
    前記非選択期間中に前記第一スイッチング素子の電流路の他端及び前記第二スイッチング素子の電流路の一端に印加される電圧は、前記光学要素の一対の電極の他方の電位より高いことを特徴とする駆動回路。
13. 請求項９から１２の何れかに記載の駆動回路であって、
    前記第三スイッチング素子の電流路の一端は前記第一スイッチング素子の電流路の一端に接続され、前記選択期間中に前記第三スイッチング素子の電流路の他端に印加される電圧は、前記選択期間中に前記第一スイッチング素子の電流路の他端及び前記第二スイッチング素子の電流路の一端に印加される電圧以下であることを特徴とする駆動回路。
14. 一対の電極を有し、一対の電極間を流れる電流に従った光学的動作を示す光学要素と、
    前記光学要素に電流を供給するために選択期間及び非選択期間に互いに異なる電圧の電源信号が出力される電源線と、
    制御端子、ソース、ドレイン電極、及び前記ソース、ドレイン電極間の電流路を有し、電流路の一端が前記電源線に接続されており、電流路の他端が前記光学要素の一対の電極の一方に接続されている第一スイッチング素子と、
    制御端子、ソース、ドレイン電極、及び前記ソース、ドレイン電極間の電流路を有し、電流路の一端が前記電源線に接続されており、電流路の他端が前記第一スイッチング素子の制御端子に接続されている第二スイッチング素子と、
    制御端子、ソース、ドレイン電極、及び前記ソース、ドレイン電極間の電流路を有し、電流路の一端が前記第一スイッチング素子の電流路の他端に接続されている第三スイッチング素子と、
    前記第二スイッチング素子の前記制御端子及び第三スイッチング素子の前記制御端子に接続された走査線と、
    前記第三スイッチング素子の電流路の他端に接続され、前記選択期間中、前記第一スイッチング素子に所与の電流値の電流を流す信号線と、
    を備え、
    前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
    前記信号線は、前記第一〜第三スイッチング素子のソース電極並びにドレイン電極と同一工程で形成され、
    前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
    前記第二スイッチング素子はそのソース、ドレイン電極及びその制御端子が前記走査線に沿って延在するように形成されるとともに、前記第二スイッチング素子の制御端子が前記走査線に接続され、
    前記第三スイッチング素子は、そのソース、ドレイン電極及びその制御端子が前記信号線に沿って延在するように形成されるとともに、電流路の一端が前記第一スイッチング素子の電流路の一端に接続され、電流路の他端が前記信号線に接続され、
    前記第一スイッチング素子は、そのソース、ドレイン電極の一部及びその制御端子の一部が前記電源線に沿って延在するように形成され、そのソース、ドレイン電極の他部及びその制御端子の他部が前記信号線に沿って延在するように形成され、
    前記非選択期間中、前記電源線と前記光学要素の一対の電極の他方との間の電圧は、前記電源線から印加される電圧によって、前記第一スイッチング素子の制御端子と前記第一スイッチング素子の電流路の他端との間の電圧に従って設定される前記第一スイッチング素子の電流路を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さである、
    ことを特徴とする駆動回路。
15. 請求項１４記載の駆動回路であって、
    前記選択期間中に前記第一スイッチング素子の電流路の一端及び前記第二スイッチング素子の電流路の一端に印加される電圧は、前記光学要素の一対の電極の他方の電位以下であることを特徴とする駆動回路。
16. 請求項１４又は１５記載の駆動回路であって、
    前記非選択期間中に前記第一スイッチング素子の電流路の一端及び前記第二スイッチング素子の電流路の一端に印加される電圧は、前記光学要素の一対の電極の他方の電位より高いことを特徴とする駆動回路。
17. 請求項１４から１６の何れかに記載の駆動回路であって、
    前記選択期間中に前記第三スイッチング素子の電流路の他端に印加される電圧は、前記選択期間中に前記第一スイッチング素子の電流路の一端及び前記第二スイッチング素子の電流路の一端に印加される電圧以下であることを特徴とする駆動回路。
18. 請求項１４から１７の何れかに記載の駆動回路と、
    前記電源線に電源信号を出力する電源ドライバと、
    前記走査線に走査信号を出力する選択走査ドライバと、
    前記信号線に所与の電流値の電流を流す電流シンクを有するデータドライバと、
    を備えることを特徴とする駆動装置。
19. 一対の電極を有し、一対の電極間を流れる電流の電流値に従って光学的動作を示す光学要素と、
    前記光学要素に電流を供給する電源線と、
    ドレインが前記電源線に接続され、ソースが前記光学要素の一対の電極の一方に直列に接続された電流制御用トランジスタと、
    前記電流制御用トランジスタのゲート−ソース間に設けられたコンデンサと、
    選択期間中に、前記電流制御用トランジスタのソース−ドレイン間に、画像データに従った電流値の電流を流す電流値設定手段と、
    非選択期間中に、前記電流値設定手段により前記コンデンサにチャージされた電荷を保持する電荷保持手段と、
    前記非選択期間中に、前記光学要素及び前記電流制御用トランジスタの両端に前記選択期間とは異なる所定の電圧を印加して、前記電流制御用トランジスタを介して前記コンデンサの電荷に従った駆動電流を前記光学要素に供給する駆動電流供給手段と、
    前記選択期間中、前記電源線から前記電流制御用トランジスタを介して所与の電流値の電流が流れる信号線と、
    走査信号により選択される走査線と、
    を備え、
    前記電源線は、前記走査線と平行で且つ離間するとともに、前記走査線と同一工程で透明基板上に形成され、
    前記信号線は、前記電流制御用トランジスタのソース電極並びにドレイン電極と同一工程で形成され、
    前記電源線及び前記走査線は、前記信号線に対してゲート絶縁膜によって絶縁されており、
    前記電流値設定手段は、
    ドレインが前記電流制御用トランジスタのドレインに接続され、ソースが前記電流制御用トランジスタのゲートに接続されたゲートチャージ用トランジスタと、
    ドレインが前記電流制御用トランジスタのソースに接続されたソースチャージ用トランジスタと、を有し、
    前記ゲートチャージ用トランジスタは、そのソース、ドレイン及びそのゲートが前記走査線に沿って延在するように形成されるとともに、前記ゲートチャージ用トランジスタのゲートが前記走査線に接続され、
    前記ソースチャージ用トランジスタは、そのソース、ドレイン及びそのゲートが前記信号線に沿って形成されるとともに、ドレインが前記電流制御用トランジスタのソースに接続され、ソースが前記信号線に接続され、
    前記電流制御用トランジスタは、そのソース、ドレインの一部及びそのゲートの一部が前記電源線に沿って延在するように形成され、そのソース、ドレインの他部及びそのゲートの他部が前記信号線に沿って延在するように形成され、
    前記非選択期間中、前記電流制御用トランジスタのドレインと前記光学要素の一対の電極の他方との間の電圧は、前記電源線から前記電流制御用トランジスタのドレインに印加される電圧によって、前記電流制御用トランジスタのゲート−ソース間の電圧に従って設定される前記電流制御用トランジスタのドレイン−ソース間を流れる電流が前記光学要素に設定された発光最大輝度時においても飽和電流となる程度の高さとなる、
    ことを特徴とする駆動回路。
20. 請求項１９に記載の駆動回路であって、
    前記ゲートチャージ用トランジスタ及び前記ソースチャージ用トランジスタは、前記非選択期間中はオフ動作していることを特徴とする駆動回路。
21. 請求項１９に記載の駆動回路であって、
    前記ゲートチャージ用トランジスタは、前記非選択期間中にゲートに入力される走査信号に応じて、前記コンデンサにおける前記電流制御用トランジスタのゲート側にチャージされた電荷を保持し、
    前記ソースチャージ用トランジスタは、前記非選択期間中にゲートに入力される走査信号に応じて、前記コンデンサにおける前記電流制御用トランジスタのソース側にチャージされた電荷を保持することを特徴とする駆動回路。

Images