KR101474023B1 - 유기발광다이오드 표시장치 - Google Patents
유기발광다이오드 표시장치 Download PDFInfo
- Publication number
- KR101474023B1 KR101474023B1 KR1020080105277A KR20080105277A KR101474023B1 KR 101474023 B1 KR101474023 B1 KR 101474023B1 KR 1020080105277 A KR1020080105277 A KR 1020080105277A KR 20080105277 A KR20080105277 A KR 20080105277A KR 101474023 B1 KR101474023 B1 KR 101474023B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- period
- light emitting
- voltage
- switch element
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 5
- 150000002894 organic compounds Chemical class 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11879—Data lines (buses)
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
본 발명은 유기발광다이오드 표시장치에 관한 것으로, 그 발광셀은 제1 내지 제4 기간 동안 스캔라인을 통해 공급되는 스캔펄스에 응답하여 상기 스캔라인과 교차되는 데이터라인을 통해 공급되는 전압을 제1 노드에 공급하기 위한 제1 스위치소자; 상기 스캔펄스의 역위상 펄스에 응답하여 제5 기간 동안 직류 고전위 전원전압을 제2 노드에 공급하는 제2 스위치소자; 상기 제1 기간과, 제3 기간 내지 내지 제5 기간 동안 하이레벨 전위로 발생되고 제2 기간 동안 로우레벨로 반전하는 교류 고전위 전원전압을 상기 스캔펄스에 응답하여 상기 제2 노드에 공급하는 제3 스위치소자; 상기 제2 노드에 접속된 드레인전극, 제3 노드에 접속된 소스전극, 및 상기 제1 노드에 접속된 게이트전극을 가지는 구동소자; 상기 제3 노드와 저전위 전압원 사이에 접속된 유기발광다이오드소자; 및 상기 제1 노드와 상기 제3 노드 사이에 접속된 스토리지 커패시터를 구비한다. 상기 제4 기간과 상기 제5 기간의 초기에 데이터전압이 상기 데이터 라인에 공급된다.
Description
본 발명은 유기발광다이오드 표시장치에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다.
전계발광소자는 발광층의 재료에 따라 무기 전계발광소자와 유기발광다이오드소자로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
유기발광다이오드소자의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 형성된다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정 공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다.
애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발산하게 한다. 유기발광다이오드 표시장치는 유기발광 다이오드소자를 매트릭스 형태로 배열한다. 유기발광다이오드 표시장치는 패씨브 매트릭스(passive matrix) 방식 또는, 스위칭소자로써 박막트랜지스터(Thin Film Transistor 이하 "TFT라 함)를 이용하는 액티브 매트릭스(active matrix) 방식의 표시장치로 나뉘어진다. 액티브 매트릭스 방식은 능동소자인 TFT를 이용하여 유기발광다이오드소자를 선택하고 그 유기발광다이오드소자를 구동한다.
도 1은 액티브 매트릭스 방식의 유기발광다이오드 표시장치에 있어서 하나의 발광셀을 등가적으로 나타내는 회로도이다. 도 2는 유기발광다이오드 표시장치의 데이터라인들에 공급되는 데이터전압과, 스캔라인들에 공급되는 스캔펄스를 나타낸다.
도 1 및 도 2를 참조하면, 유기발광다이오드 표시장치의 발광셀은 유기발광다이오드(OLED), 서로 교차하는 데이터라인(DL) 및 스캔라인(GL), 스위치 TFT(SW_TFT), 구동 TFT(DTFT), 및 스토리지 커패시터(Cstg)를 구비한다.
스위치 TFT(SWT)는 스캔라인(GL)으로부터의 스캔펄스에 응답하여 턴-온됨으 로써 자신의 소스전극과 드레인전극 사이의 전류패스를 도통시킨다. 스위치 TFT(SWT)의 온타임기간 동안 데이터라인(DL)으로부터의 정극성 데이터전압은 스위치 TFT(SWT)의 소스전극과 드레인전극을 경유하여 구동 TFT(DRT)의 게이트전극과 스토리지 커패시터(C)에 인가된다. 구동 TFT(DRT)는 자신의 게이트전극에 공급되는 게이트전압 즉, 데이터전압에 따라 유기발광다이오드(OLED)에 전류를 공급하여 유기발광다이오드(OLED)를 구동한다. 유기발광다이오드(OLED)는 전술한 바와 같이 애노드전극과 캐소드전극 사이에 형성된 유기화합물층을 포함한다. 스토리지 커패시터(Cst)는 정극성 데이터전압과 저전위 전원전압(VSS) 사이의 차전압을 저장하여 구동 TFT(DRT)의 게이트전압을 한 프레임기간동안 일정하게 유지한다. 발광셀은 비디오 데이터의 계조에 따른 데이터전압을 구동 TFT(DTFT)에 인가하여 구동 TFT(DTFT)의 게이트-소스간 전압(Vgs)으로 유기발광다이오드(OLED)에 흐르는 전류를 제어한다. 유기발광다이오드(OLED)에 흐르는 전류(IOLED)는 아래의 수학식 1과 같다.
여기서, 'Vth'는 구동 TFT(DRT)의 문턱전압, 'VDD'는 고전위 전원전압, 'k'는 구동 TFT(DRT)의 이동도 및 기생용량을 함수로 하는 상수값, 'L'은 구동 TFT(DTFT)의 채널길이, 'W'는 구동 TFT(DRT)의 채널폭을 각각 의미한다.
수학식 1에서 알 수 있는 바, 유기발광다이오드(OLED)에 흐르는 전류(IOLED)는 고전위 전원전압(VDD), 구동 TFT(DTFT)의 문턱전압(Vth), 이동도에 의해서 변하게 된다. 따라서, 구동 TFT(DTFT)의 전기적 특성 즉, Vth, 이동도 등의 불균일과 고전위 전원전압(VDD) 강하에 따라 화질이 불균일하게 된다.
따라서, 본 발명의 목적은 TFT의 전기적 특성 불균일과 전원전압 강하의 영향을 최소화하여 균일한 화질을 구현하도록 한 유기발광다이오드 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 유기발광다이오드 표시장치의 발광셀은 제1 내지 제4 기간 동안 스캔라인을 통해 공급되는 스캔펄스에 응답하여 상기 스캔라인과 교차되는 데이터라인을 통해 공급되는 전압을 제1 노드에 공급하기 위한 제1 스위치소자; 상기 스캔펄스의 역위상 펄스에 응답하여 제5 기간 동안 직류 고전위 전원전압을 제2 노드에 공급하는 제2 스위치소자; 상기 제1 기간과, 제3 기간 내지 내지 제5 기간 동안 하이레벨 전위로 발생되고 제2 기간 동안 로우레벨로 반전하는 교류 고전위 전원전압을 상기 스캔펄스에 응답하여 상기 제2 노드에 공급하는 제3 스위치소자; 상기 제2 노드에 접속된 드레인전극, 제3 노드에 접속된 소스전극, 및 상기 제1 노드에 접속된 게이트전극을 가지는 구동소자; 상기 제3 노드와 저전위 전압원 사이에 접속된 유기발광다이오드소자; 및 상기 제1 노드와 상기 제3 노드 사이에 접속된 스토리지 커패시터를 구비한다. 상기 제4 기간과 상기 제5 기간의 초기에 데이터전압이 상기 데이터 라인에 공급된다.
본 발명의 실시예에 따른 유기발광다이오드 표시장치는 TFT 특성 불균일과 고전위 전원전압 강하에 의해 영향을 받지 않도록 발광셀의 회로구성과 구동방법을 최적화하여 균일한 화질을 구현할 수 있다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 터치센서를 중심으로 상세히 설명하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 m×n 개의 발광셀들(11)이 매트릭스 형태로 배치된 표시패널(10), 데이터전압을 데이터라인들(D1~Dm)에 공급하기 위한 데이터 구동부(13), 스캔라인들(S1~Sn)에 스캔펄스를 순차적으로 공급하기 위한 스캔 구동부(14), 반전 스캔라인들(E1~En)에 발광제어펄스를 순차적으로 공급하기 위한 발광제어펄스 구동부(15), 및 상기 구동부 들(13~15)을 제어하기 위한 타이밍 콘트롤러(12)를 구비한다.
발광셀들(11)은 데이터라인들(D1~Dm)과 스캔라인들(S1~Sn, E1~En)의 교차로 정의된 화소 영역들에 형성된다. 표시패널(10)의 발광셀들에는 직류 고전위 전원전압(VDD), 저전위 전원전압 또는 그라운드전압(GND), 교류 고전위 전원전압(VDDP)이 공통으로 공급된다.
발광셀들(11) 각각은 도 4 내지 도 8과 같이 유기발광다이오드(OLED), 4 개 의 TFT들, 및 하나 이상의 커패시터들로 구성된다. 이 발광셀들(11)은 TFT의 전기적 특성 불균일과 전원전압 강하에 거의 영향을 받지 않고 구동한다.
데이터 구동부(13)는 디지털 비디오 데이터(RGB)를 아날로그 데이터전압(DATA)으로 변환하여 그 데이터전압(DATA)을 데이터라인들(D1 내지 Dm)에 공급한다. 데이터 구동부(13)는 도 5 및 도 8과 같이 제1 내지 제3 기간(A~C) 동안 데이터라인들(D1~Dm)에 로우레벨 전압을 공급한 후에 제4 기간(D)과 제5 기간(E)의 초기에 Vin 전위의 데이터전압(Data)을 공급한다.
스캔 구동부(14)는 도 5 및 도 8과 같이 제1 내지 제4 기간 동안 스캔펄스(SCAN)를 발생하고, 그 스캔펄스(SCAN)를 스캔라인들(S1~Sn)에 순차적으로 공급한다. 반전 스캔 구동부(15)는 도 5 및 도 8과 같이 제1 내지 제4 기간 동안 스캔펄스(SCAN)의 역위상으로 발광제어펄스(EM)를 발생하고, 그 발광제어펄스(EM)를 반전 스캔라인들(E1~En)에 순차적으로 공급한다. 본 발명은 인버터(Invertor)를 통해 스캔펄스(SCAN)를 반전시켜 발광제어펄스(EM)를 발생할 수 있다. 따라서, 발광제어펄스 구동부(15)는 생략될 수 있다.
타이밍 콘트롤러(12)는 디지털 비디오 데이터(RGB)를 데이터 구동부(13)에 공급하고 수직/수평 동기신호와 클럭신호 등을 이용하여 데이터 구동부(13), 스캔 구동부(14) 및 반전 스캔 구동부(15)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(CS, CG1, CG2)를 발생한다.
본 발명은 교류 고전위 전원전압(VDDP)을 발생하기 위한 별도의 VDD 스캔 구동회로를 사용하지 않고 스위치소자를 이용하여 직류 고전위 전원전압(VDD)을 스위칭함으로써 교류 고전위 전원전압(VDDP)을 발생할 수 있다. 교류 고전위 전원전압(VDDP)은 도 5 및 도 8과 같이 제2 기간(B) 동안 로우레벨로 낮아지고 제1, 제3 내지 제5 기간(A, C~E) 동안 VDD 전위로 발생된다.
표시패널(10)에 교류 고전위 전원전압(VDDP)이 공급되는 별도의 스캔라인들을 매 수평라인(horizotal line)마다 형성하고 별도의 VDD 스캔 구동회로를 사용하여 그 스캔라인들에 교류 고전위 전원전압(VPPD)을 순차적으로 공급할 수도 있다. 그러나 VDD 스캔 구동회로의 버퍼(Buffer) TFT를 통해서 1 수평라인의 발광셀들에 전류가 흐르게 되므로 버퍼 TFT의 저항에 의해서 교류 고전위 전원전압(VDDP)의 전압강하가 발생한다. 이러한 전압강하를 줄이기 위해서는 VDD 스캔 구동회로에 버퍼 TFT의 채널폭 사이즈(channel width size)를 크게 설계해야 하는데, 이 경우에 표시패널(10)의 좌우 베젤(Bezel) 사이즈가 넓어진다. 따라서, 본 발명은 별도의 VDD 스캔 구동회로를 사용하지 않고 교류 고전위 전원전압(VDDP)을 발광셀들에 공통으로 공급한다.
도 4는 본 발명의 제1 실시예에 따른 발광셀들(11)의 회로 구성을 보여 주는 등가 회로도이다. 도 5는 도 4에 도시된 발광셀들(11)에 인가되는 구동 신호 파형을 보여 주는 파형도이다.
도 4 및 도 5를 참조하면, 발광셀들(11)은 제1 내지 제4 TFT(T1 내지 T4), 스토리지 커패시터(Cstg), 및 발광다이오드(OLED)를 구비한다.
발광셀들(11) 각각은 구동 TFT인 제4 TFT(T4)의 게이트전압(Vg)을 초기화하는 제1 기간(Driving TFT Vg initial period, A), 제4 TFT(T4)의 소스전압(Vs)을 초기화하는 제2 기간(Driving TFT Vs initial period, B), 제4 TFT(T4)의 문턱전압(Vth)을 보상하는 제3 기간(Compensating Vth of driving TFT period, C), 데이터전압의 Vin 샘플링 및 제4 TFT(T4)의 이동도를 보상하는 제4 기간(Vin sampling & Compensating Mobility of TFT period, D), 및 유기발광다이오드(OLED)를 발광시키는 제5 기간(Emission period, E)로 나누어 구동된다.
제1 TFT는 스캔펄스(SCAN)에 응답하여 데이터전압(DATA)을 제1 노드(n1)를 경유하여 구동 TFT인 제4 TFT(T4)에 공급하는 스위치 TFT이다. 제1 TFT(T1)의 드레인전극은 데이터라인(D1~Dm)에 접속되고, 그 소스전극은 제1 노드(n1)를 경유하여 제4 TFT(T4)의 게이트전극에 접속된다. 제1 TFT(T1)의 게이트전극은 스캔라인들(S1~Sn)에 접속된다.
제1 TFT(T1)는 스캔펄스(SCAN)에 응답하여 데이터전압(DATA)을 제1 노드(n1)를 경유하여 구동 TFT인 제4 TFT(T4)에 공급하는 스위치 TFT이다. 제1 TFT(T1)는 스캔펄스(SCAN)가 인가되는 제1 내지 제4 기간(A~D) 동안 턴-온(turn-on)되어 데이터라인(D1~Dm)과 제1 노드(n1) 사이에 전류패스를 형성하고, 제2 기간(B)에 턴-오 프((turn-off)되어 데이터라인(D1~Dm)과 제1 노드(n1) 사이의 전류패스를 차단한다. 제1 TFT(T1)의 드레인전극은 데이터라인(D1~Dm)에 접속되고, 그 소스전극은 제1 노드(n1)를 경유하여 제4 TFT(T4)의 게이트전극에 접속된다. 제1 TFT(T1)의 게이트전극은 스캔라인(S1~Sn)에 접속된다.
제2 TFT(T2)는 발광제어펄스(EM)에 응답하여 직류 고전위 전원전압(VDD)을 제2 노드(n2)를 경유하여 제4 TFT(T4)의 드레인전극에 공급하는 스위치 TFT이다. 제2 TFT(T2)는 제1 내지 제4 기간(A-D) 동안 턴-오프되고 제5 기간(E)에 턴-온되어 직류 고전위 전원전압(VDD)을 제2 노드(n2)에 공급한다. 제2 TFT(T2)의 드레인전극에는 고전위 전원전압(VDD)이 공급되고, 그 소스전극은 제2 노드(n2)를 경유하여 제4 TFT(T4)의 드레인전극에 접속된다. 제2 TFT(T2)의 게이트전극은 반전 스캔라인(E1~En)에 접속된다.
제3 TFT(T3)는 스캔펄스(SCAN)에 응답하여 교류 고전위 전원전압(VDDP)을 제2 노드(n2)를 경유하여 제4 TFT(T4)의 드레인전극에 공급하는 스위치 TFT이다. 제3 TFT(T3)는 제1 내지 제4 기간(A-D) 동안 턴-온되어 교류 고전위 전원전압(VDDP)을 제2 노드(n2)에 공급하고 제5 기간(E)에 턴-오프된다. 제3 TFT(T3)의 드레인전극은 제2 노드(n2)에 접속되고, 그 소스전극에는 교류 고전위 전압원(VDDP)이 공급된다. 제3 TFT(T3)의 게이트전극은 스캔라인(S1~Sn)에 접속된다.
제4 TFT(T4)는 게이트-소스간 전압에 따라 유기발광다이오드(OLED)에 전류를 공급하는 구동 TFT이다. 제4 TFT(T4)의 드레인전극은 제2 노드(n2)에 접속되고, 그 소스전극은 제3 노드(n3)를 경유하여 유기발광다이오드(OLED)의 애노드전극에 접속된다. 제4 TFT(T4)의 게이트전극은 제1 노드(n1)를 경유하여 제1 TFT(T1)의 소스전극과 스토리지 커패시터(Cstg)의 일측단자에 접속된다.
스토리지 커패시터(Cstg)는 제4 TFT(T4)의 문턱전압(Vth)을 샘플링하고 제4 TFT(T4)의 게이트-소스간 전압을 일정하게 유지한다. 스토리지 커패시터(Cstg)의 일측단자는 제1 노드(n1)를 경유하여 제1 TFT(T1)의 소스전극과 제4 TFT(T4)의 게이트전극에 접속되고, 그 타측단자는 제3 노드(n3)를 경유하여 제4 TFT(T4)의 소스전극과 유기발광다이오드(OLED)의 애노드전극에 접속된다.
유기발광다이오드(OLED)의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 형성된다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함한다. 유기발광다이오드(OLED)는 데이터전압(DATA)에 따라 제어되는 제4 TFT(T4)로부터의 전류에 따라 발광한다. 유기발광다이오드(OLED)의 애노드전극은 제3 노드(n3)를 경유하여 제4 TFT(T4)의 소스전극과 스토리지 커패시터(Cstg)의 타측단자에 접속된다. 유기발광다이오드(OLED)의 캐소드전극은 저전위 전압원 또는 기저전압원(GND)에 접속된다. 도면부호 "Coled"는 유기발광다이오드(OLED)의 기생용량을 등가적으로 나타낸 것이다.
이 발광셀(11)의 구동을 상세히 살명하면 다음과 같다.
제1 기간(A) 동안, 교류 고전위 전원전압(VDDP)은 직류 고전위 전원전압(VDD)과 같은 VDD 전위로 발생된다. 제1 및 제3 TFT(T1, T3)는 제1 기간(A) 동안 스캔펄스(SCAN)에 응답하여 턴-온된다. 제2 TFT(T2)는 제1 기간 동안 턴-오프 된다. 제1 기간(A) 동안 데이터라인(D1~Dm)에는 비디오 데이터에 대응하는 Vin 전압이 공급되지 않고 로우레벨 전압이 공급된다. 따라서, 제1 기간(A) 동안, 제1 TFT(T1)는 제1 노드(n1)에 로우레벨 전압을 공급하여 제4 TFT(T4)의 게이트전압(Vg)을 로우레벨 전압으로 초기화한다. 제4 TFT(T4)의 소스전압(Vs)은 제1 기간(A) 동안 스토리지 커패시터(Cstg)의 타측단자 전압의 하강으로 인하여 낮아진다. 제3 TFT(T3)는 제1 기간(A) 동안 제2 노드(n2)의 전압을 VDD 전위로 초기화한다.
제2 기간(B) 동안, 교류 고전위 전원전압(VDDP)은 로우레벨 전위로 반전된다. 제2 기간(B) 동안, 제1 및 제3 TFT(T1, T3)는 온 상태를 유지하고, 제2 TFT(T2)는 오프 상태를 유지한다. 제2 기간(B) 동안 데이터라인(D1~Dm)에는 로우레벨 전압이 공급된다. 제2 기간(B) 동안, 제1 TFT(T1)는 제1 노드(n1)에 로우레벨 전압을 공급한다. 제3 노드(n3)의 전압 즉, 제4 TFT(T4)의 소스전압(Vs)은 제2 기간(B) 동안 교류 고전위 전원전압(VDDP)이 로우레벨로 변하므로 제4 TFT(T4)의 소스-드레인간 채널, 제2 노드(n2) 및 제3 TFT(T3)의 소스-드레인간 채널을 통해 방전되어 낮아진다.
제3 기간(C) 동안, 교류 고전위 전원전압(VDDP)은 VDD 전위로 반전된다. 제3 기간(B) 동안, 제1 및 제3 TFT(T1, T3)는 온 상태를 유지하고, 제2 TFT(T2)는 오프 상태를 유지한다. 제3 기간(C) 동안 데이터라인(D1~Dm)에는 로우레벨 전압이 공급된다. 제3 기간(C) 동안, 제1 TFT(T1)는 제1 노드(n1)에 로우레벨 전압을 공급한다. 제3 기간(C) 동안, 제4 TFT(T4)는 교류 고전위 전압전압(VDD)의 상승에 따라 제1 및 제3 노드(n1, n3)의 전압이 상승하여 미세하게 턴-온된다. 이 때, 제4 TFT(T4)의 소스전압(Vs)은 제4 TFT(T4)의 소스-드레인 전압이 제4 TFT(T4)의 문턱전압(Vth)으로 될 때까지 상승한다. 제4 TFT(T4)의 문턱전압(Vth)은 스토리지 커패시터(Cstg)에 저장된다.
제4 기간(4) 동안, 교류 고전위 전원전압(VDDP)은 VDD 전위를 유지한다. 제4 기간(B) 동안, 제1 및 제3 TFT(T1, T3)는 온 상태를 유지하고, 제2 TFT(T2)는 오프 상태를 유지한다. 제4 기간(D) 동안 데이터라인(D1~Dm)에는 비디오 데이터에 데응하는 Vin 전압이 공급된다. 제4 기간(D) 동안, 제1 TFT(T1)는 제1 노드(n1)에 Vin 전압을 공급한다. 제4 기간(D) 동안, 제4 TFT(T4)의 게이트전압(Vg)은 Vin 전압에 의해 상승하고 제4 TFT(T4)의 소스전압(Vs)은 △V 만큼 상승한다. Vin은 제4 TFT(T4)와 유기발광다이오드(OLED)가 동시에 온(on)될 수 있는 정도의 전압은 되지 못하는 전압이다. 따라서, 제4 기간(D) 동안 제4 TFT(T4)와 유기발광다이오드(OLED) 사이에 전류패스는 없으나 제4 TFT(T)의 이동도(μ)에 의해 제4 TFT(T4)의 소스전압(Vs)은 △V 만큼 상승한다.
제5 기간(E) 동안, 교류 고전위 전원전압(VDDP)은 VDD 전위를 유지한다. 제5 기간(E) 동안, 제1 및 제3 TFT(T1, T3)는 스캔펄스(SCNA)가 로우레벨로 반전되므로 턴-오프된다. 제5 기간(E) 동안, 제2 TFT(T2)는 발광제어펄스(EM)가 인가되므로 턴-온되어 제2 노드(n2)에 직류 고전위 전원전압(VDD)을 공급한다. 데이터라인(D1~Dm)에는 제5 기간(E)의 적어도 초기 일부기간 동안 Vin 전압이 공급된다. 제5 기간(E) 동안, 제1 TFT(T1)는 제1 노드(n1)에 Vin 전압을 공급한다. 제5 기 간(E) 동안, 제4 TFT(T4)는 유기발광다이오드(OLED)에 전류를 공급한다. 이 때, 제4 TFT(T4)의 게이트전압(Vg)은 상승하고, 제4 TFT(T4)의 소스전압(Vs)은 유기발광다이오드(OLED)의 애노드전압으로 설정된다. 제5 기간(E) 동안, 유기발광다이오드(OLED)는 발광하고, 이 때 유기발광다이오드(OLED)에 흐르는 전류(IOLED)는 아래의 수학식 2와 같다.
수학식 2에서 알 수 있는 바, 유기발광다이오드(OLED)는 구동 TFT인 제4 TFT(T4)의 문턱전압(Vth)과 이동도, 고전위 전원전압(VDD)에 영향을 받지 않는다. 따라서, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 TFT 특성 불균일과 고전위 전원전압 강하에 의해 거의 영향을 받지 않으므로 균일한 화질을 구현할 수 있다.
도 6은 본 발명의 제2 실시예에 따른 발광셀들(11)의 회로 구성을 보여 주는 등가 회로도이다.
도 6을 참조하면, 발광셀들(11)에는 제2 TFT(T2)의 드레인전극과 제3 노드(n3) 사이에 추가로 커패시터(Cp)가 형성된다. 이 커패시터(Cp)는 유기발광다이오드(OLED)에 공급되는 전류의 공급 능력을 향상시킨다. 발광셀들(11)에서 커패시터(Cp)를 제외한 나머지 회로 구성은 전술한 제1 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다. 발광셀들(11)에 공급되는 구동 신호는 도 5와 동일하고 그 구동방법은 전술한 제1 실시예와 실질적으로 동일하다.
데이터전압이 변동할 때 제3 노드(n3)와 연결된 용량이 크면 차지 쉐어링(Charge sharing)에 의해서 제3 노드(n3)의 전압 변동량(△V) 즉, 제4 TFT(T4)의 소스전압 변동량이 작아지고 제4 TFT(T4)의 게이트-소스간 전압(Vgs)이 커지게 되므로 유기발광다이오드(OLED)의 전류양이 증가한다. 따라서, 도 6의 실시예와 같이 제2 TFT(T2)의 드레인전극과 제3 노드(n3) 사이에 커패시터(Cp)를 추가하면, 유기발광다이오드(OLED)의 전류양을 높일 수 있으므로 데이터 구동부(13)로부터 출력되는 데이터전압의 데이터 범위(Data range)를 작게 할 수 있다.
도 7은 본 발명의 제3 실시예에 따른 발광셀들(11)의 회로 구성을 보여 주는 등가 회로도이다. 도 8은 도 7에 도시된 발광셀들(11)에 공급되는 구동 신호들을 보여 주는 파형도이다.
도 7 및 도 8을 참조하면, 본 발명의 제3 실시예는 CMOS(Complementary Metal Oxide Semiconductor) 공정을 이용하여 제2 TFT(T2)를 p 타입 MOS TFT(Metal Oxide Semiconductor TFT)로 형성하고 제1, 제3 및 제4 TFT(T1, T3, T4)를 n 타입 MOS TFT로 형성한다. 제1 및 제2 TFT(T1, T2)의 게이트 전극 각각에는 동일한 스캔펄스가 인가된다. 본 발명의 제3 실시예는 스캔펄스 하나로 제1 및 제2 TFT를 상보적으로 구동함으로써 발광제어펄스(EM)를 발생하는 발광제어펄스 구동부(15)를 생략할 수 있다. 이 발광셀(11)의 전류 공급 능력을 높이기 위하여, 도 6과 같이 제2 노드(n2)와 제3 노드(n3) 사이에 커패시터(Cp)를 형성할 수 있다.
전술한 실시예들은 스위치소자들과 구동소자를 n 타입 MOS TFT로 구현한 예를 중심으로 설명되었지만, 이에 한정되는 것이 아니라 스캔펄스와 발광제어펄스의 위상을 반대로 하고 스위치소자들과 구동소자를 p 타입 MOS TFT로 구현하는 예도 포함한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 유기발광다이오드 표시장치의 발광셀을 보여 주는 등가 회로도이다.
도 2는 도 1에 도시된 발광셀에 공급되는 구동 신호들을 보여 주는 파형도이다.
도 3은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 보여 주는 블록도이다.
도 4는 도 3에 도시된 발광셀의 제1 실시예를 보여 주는 등가 회로도이다.
도 5는 도 4 및 도 6에 도시된 발광셀에 공급되는 구동 신호들을 보여 주는 파형도이다.
도 6은 도 3에 도시된 발광셀의 제2 실시예를 보여 주는 등가 회로도이다.
도 7은 도 3에 도시된 발광셀의 제3 실시예를 보여 주는 등가 회로도이다.
도 8은 도 7에 도시된 발광셀에 공급되는 구동 신호들을 보여 주는 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 표시패널 11 : 발광셀
12 : 타이밍 콘트롤러 13 : 데이터 구동부
14 : 스캔 구동부 15 : 발광제어펄스 구동부
T1~T4 : TFT Cstg : 스토리지 커패시터
OLED : 발광다이오드
Claims (6)
- 다수의 발광셀들을 가지는 유기발광다이오드 표시장치에 있어서,상기 발광셀들 각각은,제1 내지 제4 기간 동안 스캔라인을 통해 공급되는 스캔펄스에 응답하여 상기 스캔라인과 교차되는 데이터라인을 통해 공급되는 전압을 제1 노드에 공급하기 위한 제1 스위치소자;상기 스캔펄스의 역위상 펄스에 응답하여 제5 기간 동안 직류 고전위 전원전압을 제2 노드에 공급하는 제2 스위치소자;상기 제1 기간과, 제3 기간 내지 내지 제5 기간 동안 하이레벨 전위로 발생되고 제2 기간 동안 로우레벨로 반전하는 교류 고전위 전원전압을 상기 스캔펄스에 응답하여 상기 제2 노드에 공급하는 제3 스위치소자;상기 제2 노드에 접속된 드레인전극, 제3 노드에 접속된 소스전극, 및 상기 제1 노드에 접속된 게이트전극을 가지는 구동소자;상기 제3 노드와 저전위 전압원 사이에 접속된 유기발광다이오드소자; 및상기 제1 노드와 상기 제3 노드 사이에 접속된 스토리지 커패시터를 구비하고,상기 제4 기간과 상기 제5 기간의 초기에 데이터전압이 상기 데이터 라인에 공급되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 1 항에 있어서,상기 데이터라인을 통해 공급되는 전압은 상기 제1 내지 제3 기간 동안 로우레벨 전위로 발생되고 제4 기간과 상기 제5 기간의 초기에 비디오 데이터에 상응하 는 전압레벨로 발생되고,상기 교류 고전위 전원전압은 상기 발광셀들에 공통으로 공급되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 2 항에 있어서,상기 제1 스위치소자의 드레인전극은 상기 데이터라인에 접속되고 상기 제1 스위치소자의 소스전극은 상기 제1 노드에 접속되며, 상기 제1 스위치소자의 게이트전극에는 상기 스캔펄스가 공급되고,상기 제2 스위치소자의 소스전극은 상기 제2 노드에 접속되고, 상기 제2 스위치소자의 드레인전극에는 상기 직류 고전위 전원전압이 공급되며, 상기 제2 스위치소자의 게이트전극에는 상기 스캔펄스의 역위상 펄스가 공급되고,상기 제3 스위치소자의 드레인전극은 상기 제2 노드에 접속되고, 상기 제3 스위치소자의 소스전극에는 상기 교류 고전위 전원전압이 공급되며, 상기 제2 스위치소자의 게이트전극에는 상기 스캔펄스가 공급되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 3 항에 있어서,상기 제2 스위치소자의 드레인전극과 상기 제3 노드 사이에 접속된 커패시터 를 더 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 다수의 발광셀들을 가지는 유기발광다이오드 표시장치에 있어서,상기 발광셀들 각각은,제1 내지 제4 기간 동안 스캔라인을 통해 공급되는 스캔펄스에 응답하여 상기 스캔라인과 교차되는 데이터라인을 통해 공급되는 전압을 제1 노드에 공급하기 위한 제1 스위치소자;상기 스캔펄스에 응답하여 제5 기간 동안 직류 고전위 전원전압을 제2 노드에 공급하는 제2 스위치소자;상기 제1 기간과, 제3 기간 내지 내지 제5 기간 동안 하이레벨 전위로 발생되고 제2 기간 동안 로우레벨로 반전하는 교류 고전위 전원전압을 상기 스캔펄스에 응답하여 상기 제2 노드에 공급하는 제3 스위치소자;상기 제2 노드에 접속된 드레인전극, 제3 노드에 접속된 소스전극, 및 상기 제1 노드에 접속된 게이트전극을 가지는 구동소자;상기 제3 노드와 저전위 전압원 사이에 접속된 유기발광다이오드소자; 및상기 제1 노드와 상기 제3 노드 사이에 접속된 스토리지 커패시터를 구비하고,상기 제4 기간과 상기 제5 기간의 초기에 데이터전압이 상기 데이터 라인에 공급되고,상기 제1 스위치소자는 n 타입 MOS TFT를 포함하고,상기 제2 스위치소자는 p 타입 MOS TFT를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 스위치소자들과 구동소자는 동일한 타입의 MOS TFT를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080105277A KR101474023B1 (ko) | 2008-10-27 | 2008-10-27 | 유기발광다이오드 표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080105277A KR101474023B1 (ko) | 2008-10-27 | 2008-10-27 | 유기발광다이오드 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100046437A KR20100046437A (ko) | 2010-05-07 |
KR101474023B1 true KR101474023B1 (ko) | 2014-12-17 |
Family
ID=42273697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080105277A KR101474023B1 (ko) | 2008-10-27 | 2008-10-27 | 유기발광다이오드 표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101474023B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101970574B1 (ko) * | 2012-12-28 | 2019-08-27 | 엘지디스플레이 주식회사 | Oled 표시 장치 |
KR102063990B1 (ko) * | 2013-12-04 | 2020-01-08 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
KR102259565B1 (ko) * | 2014-12-24 | 2021-06-04 | 엘지디스플레이 주식회사 | 터치 센서를 갖는 표시장치와 이의 구동방법 |
-
2008
- 2008-10-27 KR KR1020080105277A patent/KR101474023B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20100046437A (ko) | 2010-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7889160B2 (en) | Organic light-emitting diode display device and driving method thereof | |
KR101245218B1 (ko) | 유기발광다이오드 표시소자 | |
KR101194861B1 (ko) | 유기발광다이오드 표시소자 | |
KR100624137B1 (ko) | 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법 | |
US8305303B2 (en) | Organic light emitting diode display and method of driving the same | |
KR101361981B1 (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
KR101374477B1 (ko) | 유기발광다이오드 표시장치 | |
KR101285537B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR101596961B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
US20070296651A1 (en) | Organic electroluminescent display device and driving method of the same | |
KR20100069427A (ko) | 유기발광다이오드 표시장치 | |
KR101288595B1 (ko) | 유기 발광다이오드 표시장치와 그 구동방법 | |
KR101495342B1 (ko) | 유기발광다이오드 표시장치 | |
KR20100053233A (ko) | 유기전계 발광 디스플레이 장치 및 그 구동방법 | |
KR101288596B1 (ko) | 유기 발광다이오드 표시장치와 그 구동방법 | |
KR101411752B1 (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
KR101474023B1 (ko) | 유기발광다이오드 표시장치 | |
KR20160007779A (ko) | 유기발광다이오드 표시장치 및 그의 구동방법 | |
KR20100035424A (ko) | 유기발광다이오드 표시장치 | |
KR20050123328A (ko) | 발광 표시장치 | |
KR101623596B1 (ko) | 유기발광다이오드 표시장치 | |
KR101142786B1 (ko) | 유기전계 발광 디스플레이 장치 및 그 구동방법 | |
KR20070071524A (ko) | 유기발광다이오드 표시소자의 구동방법 및 장치 | |
KR100595108B1 (ko) | 화소와 발광 표시장치 및 그의 구동방법 | |
KR20080048831A (ko) | 유기발광다이오드 표시소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 5 |