JP2004062150A - 発光装置のデューティー比の決定方法及び該デューティー比を用いた駆動方法 - Google Patents
発光装置のデューティー比の決定方法及び該デューティー比を用いた駆動方法 Download PDFInfo
- Publication number
- JP2004062150A JP2004062150A JP2003139797A JP2003139797A JP2004062150A JP 2004062150 A JP2004062150 A JP 2004062150A JP 2003139797 A JP2003139797 A JP 2003139797A JP 2003139797 A JP2003139797 A JP 2003139797A JP 2004062150 A JP2004062150 A JP 2004062150A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- luminance
- emitting element
- duty ratio
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】発光素子の劣化を抑えて一定の輝度が得られるように、信頼性を向上させることができる、発光装置のデューティー比の決定方法及び該デューティー比を用いた駆動方法を課題とする。
【解決手段】発光素子の輝度を特定の値に定めたときの、発光素子の電流密度に値するＸ時間後の輝度の低下量のグラフと、発光素子のデューティー比に対するＸ時間後の輝度の低下量のグラフとを積算することで得られるグラフにおいて、輝度の低下量の最小値の１．５倍以下、より望ましくは１．２倍未満の輝度の低下量が得られる範囲内のデューティー比で駆動する。
【選択図】 図１６
【解決手段】発光素子の輝度を特定の値に定めたときの、発光素子の電流密度に値するＸ時間後の輝度の低下量のグラフと、発光素子のデューティー比に対するＸ時間後の輝度の低下量のグラフとを積算することで得られるグラフにおいて、輝度の低下量の最小値の１．５倍以下、より望ましくは１．２倍未満の輝度の低下量が得られる範囲内のデューティー比で駆動する。
【選択図】 図１６
Description
【０００１】
【発明の属する技術分野】
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置における、デューティー比の決定方法及び該デューティー比を用いた駆動方法に関するものである。
【０００２】
【従来の技術】
放送局側における機器やシステムへのデジタル技術の導入が進んでおり、近年では放送電波のデジタル化、すなわちデジタル放送の実現に向けて研究開発が各国で行われている。また、放送電波のデジタル化に対応して、画像情報を有するデジタルのビデオ信号（以下、デジタルビデオ信号とする）を、アナログに変換せずにデジタルのまま用いて画像を表示することが可能な、アクティブマトリクス型の表示装置の研究開発も、近年盛んに行われている。
【０００３】
デジタルビデオ信号が有する２値の電圧により階調表示を行う駆動方法に、時間分割駆動法がある。一般的に、液晶などに比べて電界発光材料は応答速度が速いため、発光装置は時間分割駆動に適していると言える。
【０００４】
時間分割駆動法は、画素の点灯する長さを制御することで階調表示を行う駆動法である。具体的には、１フレーム期間を複数の表示期間に分割する。そして、デジタルビデオ信号により、各表示期間において各画素が点灯または非点灯の状態になる。１フレーム期間において点灯した表示期間の長さの和を調整することで、該画素の階調を制御することができる。
【０００５】
アクティブマトリクス型の発光装置において時間分割駆動法を用いた場合、各表示期間における画素の点灯の有無は、各画素に書き込まれるデジタルビデオ信号により制御される。デジタルビデオ信号の各画素への書き込みは、各表示期間に対応する書き込み期間において行われる。
【０００６】
図１３（Ａ）に、画素部における、表示期間と、１行分の画素への書き込み期間（１ライン書き込み期間）の出現のタイミングを示す。なお全ての行の１ライン書き込み期間が終了するまでの期間が書き込み期間に相当する。横軸は時間を示しており、縦軸は、列方向における画素の位置を示している。
【０００７】
一般的に時間分割駆動法では、画素へのデジタルビデオ信号の書き込みが各行毎に順に行われる。１ライン書き込み期間においてデジタルビデオ信号が書き込まれると同時に、表示期間が開始され、各画素の発光素子の発光が制御され、画素が点灯または非点灯の状態になる。
【０００８】
そして次のビットに対応する１ライン書き込み期間が開始されると、該表示期間が終了して、次の表示期間が開始される。
【０００９】
ここで、階調数を増やした場合について考える。階調数が増加すると、１フレーム期間内の表示期間の数が増加し、各表示期間の長さも短くなっていく。すると、図１３（Ｂ）に示すように、最も短い表示期間Ｔｒｎに対応する書き込み期間Ｔａｎが、次のビットに対応する書き込み期間Ｔａｓと重なってしまう。
【００１０】
アクティブマトリクス型の発光装置において、同時に２行以上の画素にデジタルビデオ信号を書き込むためには、各画素に対応する信号線を複数設ける必要があり、これは、開口率の低下を考慮するとあまり望ましい構成ではない。また、画素へのデジタルビデオ信号の書き込み速度が速くなれば、書き込み期間が短くて済むので、書き込み期間どうしが重なりにくくなる。しかし、信号線駆動回路の駆動周波数には限界があり、書き込み期間を短くすることは容易ではない。よって、書き込み期間を重ねないような、駆動方法を用いる必要がある。
【００１１】
書き込み期間を重ねないように駆動する方法は、画素の構成に合わせて幾つか提案されている。図１４（Ａ）に示した駆動方法では、全行の画素において書き込み期間が終了するまで、陽極と陰極の間に電圧をかけないか、もしくは逆バイアスの電圧をかけることで、全画素の発光素子が発光しないように制御されている。そして、書き込み期間が終了した時点で表示期間を開始し、書き込まれたデジタルビデオ信号に基づいて発光素子の発光が制御されるようにする。
【００１２】
また、図１４（Ｂ）に示した駆動方法では、陽極と陰極の間に電圧をかけないか、もしくは逆バイアスの電圧をかけることで、各行毎に表示期間を強制的に終了させる。この場合、各行毎に陽極と陰極の間の電圧を制御するための機能を設けておく必要がある。例えば、各画素に、陽極と陰極の間の電圧を制御するためのＴＦＴを別途設けたり、陽極及び陰極を各行毎に互いに分離したりすることで、各行毎に陽極と陰極の間の電圧を制御することが可能である。
【００１３】
上記いずれの駆動方法において、表示期間が短くなっても、各書き込み期間が重ならないようにすることができる。そして、いずれの駆動方法も、デジタルビデオ信号に制御されずに、必ず画素が点灯しない期間（非表示期間）が存在する。図１４（Ａ）では、全行の画素において書き込み期間が終了するまでの期間が非表示期間に相当し、図１４（Ｂ）では、表示期間を強制終了した後、次の書き込み期間が開始されるまでの間が非表示期間に相当する。
【００１４】
この非表示期間の長さによって、１フレーム期間における表示期間の存在比（デューティー比）が決まる。
【００１５】
【発明が解決しようとする課題】
ところで、発光装置を実用化する上で問題となっているのが、電界発光層の劣化による発光素子の寿命の短さであった。図１５に、発光素子に流れる電流に対する輝度の時間変化を示す。図１５に示すように、時間の経過と共に電界発光材料が劣化すると、流れる電流に対して発光素子の輝度が低くなる。
【００１６】
電界発光材料の劣化は、水分、酸素、光、熱によって促進される。具体的には、発光装置を駆動するデバイスの構造、電界発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【００１７】
特に発光素子に流れる電流の量が増えれば増えるほど、発光素子の劣化が早く進む。発光素子が劣化すると、電界発光層にかかる電圧が一定であっても発光素子の輝度は低下し、表示する画像が不鮮明になる。
【００１８】
本発明は上述した問題に鑑み、発光素子の劣化を抑えて一定の輝度が得られるような、信頼性の向上を課題とする。
【００１９】
【課題を解決するための手段】
本発明者らは、アクティブマトリクス型の発光装置において、時分割階調表示のデューティー比によって発光装置の信頼性に差が生じることを見出し、同時に、高い信頼性を確保するのに最適なデューティー比の算出のし方を見出した。
【００２０】
なお発光装置とは、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【００２１】
図１に、発光初期を１００％としたときの、時間経過における見た目の輝度（階調数）の実測値（規格化輝度）の変化量を、デューティー比ごとに示す。なおデューティー比１００％における画面の輝度は１０００ｃｄであり、全てのデューティー比において、発光初期の見た目の輝度は全て同じとした。すなわち、全てのデューティー比において、１フレーム期間に発光素子に流れる電流の総和は全て等しいと見なすことができる。
【００２２】
各デューティー比において、発光の初期段階において規格化輝度が１００％よりも大きくなるが、その後、時間の経過と共に発光素子が劣化し、規格化輝度が低下している。最も輝度の低下が著しいのはデューティー比２．６６％の場合であり、その次に１００％、７２．６％と続き、最も規格化輝度の低下が小さいのがデューティー比３６％の場合である。
【００２３】
図１に示したデータを用い、デューティー比に対する規格化輝度の値を、経過時間毎に示したデータを、図２に示す。ここではグラフを見やすくするため、図１に示したデータのうち、特に２時後、２０時間後、４４．３時間後、６８．５時間後、９５．５時間後のデータを示す。
【００２４】
図２からも明らかなように、デューティー比３６％の場合が最も規格化輝度の低下が小さく、デューティー比が７２．６％、１００％と大きすぎても、逆に２．６６％と小さすぎても、信頼性がデューティー比３６％の場合と比べて劣っていることがわかる。
【００２５】
このことから、高い信頼性が得られる最適なデューティー比が、この場合３６％前後の範囲に存在すると考えられる。
【００２６】
本発明者らは、信頼性の高い最適なデューティー比が存在する理由として、デューティー比の最適な範囲を間に挟んで、２つの現象が生じているためではないかと考えた。
【００２７】
デューティー比が最適な範囲よりも小さい場合について考察する。画面における見た目の輝度を一定に保つためには、１フレーム期間に発光素子に流れる総電流量を、デューティー比によらず一定にする必要がある。そのため図３（Ａ）に示すようにデューティー比が小さくなると、発光期間（表示期間の和）は短いものの、単位面積あたり単位時間に通過する電気量、所謂電流密度が大きくなる。
【００２８】
図１６（Ａ）に、デューティー比が一定のときの、Ｘ時間後の電流密度と輝度の低下量の関係を示す。図１６（Ａ）に示すように、発光素子の輝度は、電流密度が大きくなるにつれて低下する。これは電流密度が大きくなるほど、発光素子に流れる総電気量が増えるためと考えられる。しかし図１６（Ａ）から分かるように、電流密度がある一定の大きさを超えると、発光素子の輝度は急峻なカーブを描いて低下している。これは総電気量の増加のみでは説明がつかない。本発明者らは上記現象から、総電気量を一定に保っていても、電流密度がある一定の値よりも大きくなりすぎると、発光素子の劣化が促進され、輝度が低下するのではないかと考えた。よって、画面における見た目の輝度を一定に保ちつつ、デューティー比を小さくしすぎると、電流密度が大きくなるため、発光素子の輝度の低下が大きくなるのではないかと考えられる。
【００２９】
次に、デューティー比が最適な範囲よりも大きい場合について考察する。１フレーム期間の総電流量を固定したとき、デューティー比が大きくなると、図３（Ｂ）に示すように電流密度は抑えられるが、発光期間（表示期間の和）が長くなる。発光する期間が長くなりすぎると発光素子の劣化が促進される。
【００３０】
図１６（Ｂ）に電流密度が一定のときの、Ｘ時間後のデューティー比と輝度の低下量の関係を示す。図１６（Ｂ）に示すように、発光素子の輝度は、デューティー比が大きくなるにつれて低下する。これはデューティー比が大きくなるほど、発光素子に流れる総電気量が増えるためと考えられる。しかし図１６（Ｂ）から分かるように、デューティー比がある一定の大きさを超えると、発光素子の輝度は急峻なカーブを描いて低下している。これは総電気量の増加のみでは説明がつかない。本発明者らは上記現象から、総電気量を一定に保っていても、デューティー比がある一定の値よりも大きくなりすぎると、発光素子の劣化が促進され、輝度が低下するのではないかと考えた。よって、画面における見た目の輝度を一定に保ちつつ、デューティー比を大きくしすぎると、連続して表示する期間が長くなるため、発光素子の輝度の低下が大きくなるのではないかと考えられる。
【００３１】
連続して表示する期間が長いと発光素子の劣化が促進される理由については様々であるが、発光素子において生じる熱によって劣化が促進されるというのが理由の１つとして挙げられる。また、電界発光層中に存在するイオン性の不純物が、一方の電極に寄ってしまうことで、電界発光層の一部に他に比べて抵抗の低い領域が生じ、その抵抗の低い領域に積極的に電流が流れることで劣化が促進されるとも考えられる。
【００３２】
このように発光素子の劣化には、上述した２つの現象が少なくとも関与していると考えられる。そして、これらの２つの現象を考慮することで、最も高い信頼性が得られるデューティー比の値を求めることができる。
【００３３】
図１６（Ａ）と図１６（Ｂ）を積算したグラフを、図１６（Ｃ）に示す。なお、図１６（Ａ）に示したグラフは、右下がりのグラフであることには変わりはないが、発光素子の輝度によって形状が変わってくる。よって、最適なデューティー比を求める際に、発光素子の瞬間的な輝度を所望の値に固定し、グラフを１つに特定する。また、図１６（Ｂ）に示したグラフは、右上がりのグラフであることには変わりはないが、電流密度の値によって形が変わってくる。よって、最適なデューティー比を求める際に、発光素子の瞬間的な輝度を所望の値に固定、言い換えると電流密度を固定することで、グラフを１つに特定する。
【００３４】
図１６（Ｃ）に示すように、図１６（Ａ）の右下がりのグラフと図１６（Ｂ）に示す右上がりのグラフを積算すると、輝度の低下量の最小値を１つ有するグラフが得られる。該最小値が得られるデューティー比において駆動することで、最も高い信頼性が得られると考えられる。なお高い信頼性が得られると思われるデューティー比の範囲は、輝度の低下量の最小値の１．５倍以下程度、より望ましくは１．２倍未満程度の低下量となる範囲であれば良い。例えば輝度の低下量の最小値が初期輝度の４０％だとすると、初期輝度の６０％程度の低下量まで、最適なデューティー比の範囲に含めることができる。また図１７に示すように、輝度の低下量の最小値が初期輝度の５０％だとすると、より望ましくは、初期輝度の６０％程度の低下量まで、最適なデューティー比の範囲に含めることができる。
【００３５】
このように、最適なデューティー比を、発光期間に対する輝度の低下量と、電流密度による輝度の低下量とから求める。そして例えば図３（Ｃ）に示すような最適なデューティー比を用いて駆動を行なうことで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【００３６】
なお最適なデューティー比の値は、発光初期の輝度及び、発光素子の構成によっても異なる。しかしその都度、発光期間に対する輝度の低下量と、電流密度による輝度の低下量の兼ね合いを考慮することで、最適なデューティー比を見出すことができる。
【００３７】
例えば、図１に示したデータからは、図１のデータを得るのに用いた発光素子の場合、１０００ｃｄ相当の輝度を得ようとした場合、デューティー比を例えば３６％±２０％の範囲、より望ましくは２０％より高くかつ５０％未満の範囲を、最適な値として用いることができる。
【００３８】
なお、アナログのビデオ信号を用いた駆動においても、最適なデューティー比を用いて駆動させることで、信頼性を向上させることができる。全画素へのアナログのビデオ信号の書き込みが終了するまで、陽極と陰極の間に電圧をかけないか、もしくは逆バイアスの電圧をかけることで、全画素の発光素子が発光しないようにし、意図的にデューティー比を調整することができる。また、点順次駆動の場合、各画素に、陽極と陰極の間の電圧を制御するためのＴＦＴを別途設け、画素毎に表示期間を強制的に終了させて、デューティー比を調整するようにしても良い。また線順次駆動の場合は、デジタルの場合と同様に、例えば、各画素に、陽極と陰極の間の電圧を制御するためのＴＦＴを別途設けたり、陽極及び陰極を各行毎に互いに分離したりすることで、各行毎に陽極と陰極の間の電圧を制御し、各行毎に表示期間を強制的に終了させることが可能である。
【００３９】
また本発明の駆動方法は、アクティブ型の発光装置にのみ用いられるわけではなく、パッシブ型の発光装置に用いても良い。
【００４０】
なお、本明細書において発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００４１】
【発明の実施の形態】
本実施の形態では、最適なデューティー比を用いた駆動方法について、発光装置の構成毎に説明する。
【００４２】
まず、本発明の駆動方法を用いる発光装置の構成について説明する。ここでは、各画素に設けられた３つの薄膜トランジスタ（ＴＦＴ）を用いて、発光素子の発光を制御する発光装置を例にして、本発明の駆動方法について説明する。
【００４３】
図４に、本発明の駆動方法を用いる発光装置の画素部の回路図を示す。図４において、信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、第１走査線（Ｇａ１〜Ｇａｙ）、第２走査線（Ｇｅ１〜Ｇｅｙ）が画素部５０１に設けられている。
【００４４】
信号線（Ｓ１〜Ｓｘ）の１つと、電源線（Ｖ１〜Ｖｘ）の１つと、第１走査線（Ｇａ１〜Ｇａｙ）の１つと、第２走査線（Ｇｅ１〜Ｇｅｙ）の１つとを備えた領域が画素５０５である。画素部５０１にはマトリクス状に複数の画素５０５が配置されている。
【００４５】
画素５０５の拡大図を図５に示す。図５において、５０７はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ５０７はｎ型であってもｐ型であってもどちらでも良い。スイッチング用ＴＦＴ５０７のゲートは、第１走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ５０７のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００４６】
なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【００４７】
消去用ＴＦＴ５０９のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。消去用ＴＦＴ５０９のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００４８】
駆動用ＴＦＴ５０８のソースとドレインは、一方は電源線Ｖｉに、もう一方は発光素子５１０が有する画素電極に接続されている。
【００４９】
発光素子５１０は陽極と、陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【００５０】
陽極が画素電極の場合、駆動用ＴＦＴ５０８はｐチャネル型ＴＦＴであることが望ましい。また、陰極が画素電極の場合、駆動用ＴＦＴ５０８はｎチャネル型ＴＦＴであることが望ましい。
【００５１】
発光素子５１０の対向電極と電源線Ｖｉには、それぞれ電源から電圧が与えられている。なお本明細書において電圧とは、特に記載のない限り、グラウンドの電圧との電位差を意味する。そして対向電極と電源線との電圧差は、駆動用ＴＦＴがオンになったときに発光素子が発光する程度の大きさに保たれている。
【００５２】
保持容量５１２が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ５０８のゲートに接続されている。保持容量５１２はスイッチング用ＴＦＴ５０５が非選択状態（オフ状態）にある時、駆動用ＴＦＴ５０８のゲート電圧を保持するために設けられている。なお図８では保持容量５１２を設ける構成を示したが、本発明はこの構成に限定されず、保持容量５１２を設けない構成にしても良い。
【００５３】
次に図４、図５で示した発光装置に用いる本発明の駆動方法について、図６を用いて説明する。なお、ここでは６ビットのデジタルビデオ信号を用いた場合について説明するが、ビット数はこれに限定されない。
【００５４】
図６に示すように、フレーム周波数がｋのとき、１秒間にｋ個のフレーム期間が存在している。フリッカ等の画面のちらつきを抑えるためには、ｋは６０以上であることが望ましい。
【００５５】
各フレーム期間内において、複数の表示期間と、非表示期間とが出現する。なお、デジタルビデオ信号は各行毎に入力されるため、各行毎に表示期間と、非表示期間の出現するタイミングはずれている。図６では、代表的に、デジタルビデオ信号が最初に入力される行の画素（初行画素）と、最後に入力される行の画素について、表示期間と、非表示期間の出現するタイミングを示す。
【００５６】
図６では、表示期間と非表示期間が、Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｅ３、Ｔｒ４、Ｔｅ４、Ｔｒ５、Ｔｅ５、Ｔｒ６、Ｔｅ６の順に出現している。Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は表示期間である。またＴｅ３、Ｔｅ４、Ｔｅ５、Ｔｅ６は非表示期間である。
【００５７】
表示期間ごとに、対応するビットのデジタルビデオ信号が各行の画素に入力され、該デジタルビデオ信号に従って各画素の発光素子の発光が制御される。全行の画素への１ビットのデジタルビデオ信号の入力が完了するまでの期間が、書き込み期間Ｔａに相当する。図６では、各表示期間内に書き込み期間Ｔａが設けられることになる。
【００５８】
次に、各画素の具体的な動作について説明する。各表示期間は行ごとに順に開始される。表示期間が開始された行では、該行の画素が有する１つの第１走査線Ｇａｊ（ｊ＝１〜ｙ）が選択される。そして第１走査線Ｇａｊの選択が終了すると、次の行において表示期間が開始され、次の第１走査線Ｇａ（ｊ＋１）が選択される。書き込み期間Ｔａは、全第１走査線Ｇａ１〜Ｇａｙの選択が完了するまでの期間に相当する。
【００５９】
なお、図６におけるラッチ期間については、実施例１において詳しく説明する。
【００６０】
第１走査線Ｇａｊが選択されると、第１走査線Ｇａｊにゲートが接続されている全てのスイッチング用ＴＦＴ５０７がオンになる。そして、信号線Ｓ１〜Ｓｘに入力された１ビットのデジタルビデオ信号が、スイッチング用ＴＦＴ５０７を介して駆動用ＴＦＴ５０８のゲートに入力される。
【００６１】
そして、デジタルビデオ信号が有する情報に従って、駆動用ＴＦＴ５０８のオンオフが決まる。駆動用ＴＦＴがオンのとき、発光素子５１０は発光し、逆にオフのときは発光しない。
【００６２】
そして次の表示期間が開始されると、該表示期間に対応するビットのデジタルビデオ信号が画素に入力され、発光素子５１０が発光または非発光の状態になる。
【００６３】
なお、図６に示す駆動方法では、表示期間Ｔｒ４、Ｔｒ５、Ｔｒ６の長さが、対応する書き込み期間Ｔａ４、Ｔａ５、Ｔａ６よりも短くなっている。そのため、上記書き込み期間が終了する前に、上記書き込み期間と重なるように非表示期間Ｔｅ４、Ｔｅ５、Ｔｅ６と、Ｔｅ３が出現する。
【００６４】
なお、非表示期間Ｔｅは、互いに重なっていても良いし、重なっていなくとも良い。
【００６５】
非表示期間Ｔｅが開始されると、該行の画素が有する１つの第２走査線Ｇｅｊ（ｊ＝１〜ｙ）が選択される。そして次に、次の行において、第２走査線Ｇｅｊ＋１が選択される。非表示期間Ｔｅは、全第２走査線Ｇｅ１〜Ｇｅｙの選択が完了するまでの期間に相当する。
【００６６】
第２走査線Ｇｅｊが選択されると、第２走査線Ｇｅｊにゲートが接続されている全ての消去用ＴＦＴ５０９がオンになる。そして電源線Ｖ１〜Ｖｘの電圧が消去用ＴＦＴ５０９を介して駆動用ＴＦＴ５０８のゲートに与えられる。
【００６７】
電源線の電圧が駆動用ＴＦＴ５０８のゲートに与えられると、駆動用ＴＦＴ５０８のゲートとソースが導通するため、ゲート電圧が０Ｖになり、オフとなる。なお本明細書では、ｎチャネル型ＴＦＴのソースに与えられる電圧は、ドレインに与えられる電圧よりも低いとする。また、ｐチャネル型ＴＦＴのソースに与えられる電圧は、ドレインに与えられる電圧よりも高いとする。
【００６８】
よって発光素子５１０は全て非発光の状態になり、該行の画素が全て表示しなくなる。そのため、他行において書き込み期間Ｔａが終了していなくとも、該行において表示期間Ｔｒが終了する。この表示期間と表示期間の間に存在する、画素が表示を行わない期間が、非表示期間に相当する。
【００６９】
なお、本発明の駆動方法では、所望のデューティー比を得るために、書き込み期間よりも長い表示期間（図６ではＴｒ３）の後に、非表示期間（図６ではＴｅ３）を設けている。このようにデューティー比を制御するために、書き込み期間よりも長い表示期間の後に非表示期間を設けても良いし、書き込み期間よりも短い表示期間の後に出現する非表示期間を、必要以上に長くするようにしても良い。
【００７０】
全ての表示期間が終了すると１フレーム期間が終了し、１つの画像を表示することができる。
【００７１】
なお、全ての書き込み期間の長さの和は１フレーム期間よりも短い。そして、表示期間の比を、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４：…：Ｔｒｎ＝２（ｎ−１）：２（ｎ−２）：２（ｎ−３）：２（ｎ−４）：…：２０とする。図６の場合、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４：Ｔｒ５：Ｔｒ６＝２５：２４：２３：２２：２１：２０となる。この表示期間の組み合わせで、１〜２ｎ階調のうち所望の階調表示を行うことができる。
【００７２】
さらに本発明では、１フレーム期間に出現する非表示期間の長さを制御することで、デューティー比を制御することができる。図６では、表示期間と非表示期間の長さの比を、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｅ３：Ｔｒ４：Ｔｅ４：Ｔｒ５：Ｔｅ５：Ｔｒ６：Ｔｅ６＝３２：１６：８：２５：４：１７：２：３：１：８とし、デューティー比が５４．３％としている。このように非表示期間の長さを制御することで、最適な範囲に含まれるデューティー比を得ることができる。
【００７３】
次に、各画素に設けられた２つの薄膜トランジスタ（ＴＦＴ）を用いて、発光素子の発光を制御する発光装置を例にして、本発明の駆動方法について説明する。
【００７４】
図７に、本発明の駆動方法を用いる発光装置の画素部の回路図を示す。信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、走査線（Ｇ１〜Ｇｙ）が画素部４０１に設けられている。
【００７５】
本実例の場合、信号線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線（Ｖ１〜Ｖｘ）のいずれか１つと、走査線（Ｇ１〜Ｇｙ）のいずれか１つとを備えた領域が画素４０４である。画素部４０１にはマトリクス状に複数の画素４０４が配置されることになる。
【００７６】
画素４０４の拡大図を図８に示す。図８において、４０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ４０５のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ４０５のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ４０６のゲートに接続されている。
【００７７】
また、駆動用ＴＦＴ４０６のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、もう一方は発光素子４０７の画素電極に接続される。
【００７８】
発光素子４０７は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用ＴＦＴ４０６のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ４０６のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【００７９】
発光素子４０７の対向電極と、電源線Ｖｉには、それぞれ電源から電圧が与えられている。そして対向電極と電源線の電圧差は、駆動用ＴＦＴがオンになったときに発光素子が発光する程度の大きさに保たれている。
【００８０】
保持容量４０８が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ４０６のゲートに接続されている。
【００８１】
保持容量４０８はスイッチング用ＴＦＴ４０５が非選択状態（オフ状態）にある時、駆動用ＴＦＴ４０６のゲート電圧を保持するために設けられている。なお図８では保持容量４０８を設ける構成を示したが、本発明はこの構成に限定されず、保持容量４０８を設けない構成にしても良い。
【００８２】
駆動用ＴＦＴ４０６のソースまたはドレインが発光素子４０７の陽極と接続されている場合、駆動用ＴＦＴ４０６はｐチャネル型ＴＦＴであることが望ましい。また、駆動用ＴＦＴ４０６のソースまたはドレインが発光素子４０７の陰極と接続されている場合、駆動用ＴＦＴ４０６はｎチャネル型ＴＦＴであることが望ましい。
【００８３】
次に図７、図８で示した発光装置に用いる本発明の駆動方法について、図９を用いて説明する。なお、ここでは４ビットのデジタルビデオ信号を用いた場合について説明するが、ビット数はこれに限定されない。
【００８４】
図９では、表示期間と書き込み期間が分離しており、Ｔａ１、Ｔｒ１、Ｔａ２、Ｔｒ２、Ｔａ３、Ｔｒ３、Ｔａ４、Ｔｒ４の順に出現している。
【００８５】
書き込み期間ごとに、対応するビットのデジタルビデオ信号が各行の画素に入力される。そして対応する表示期間において、該デジタルビデオ信号に従い各画素の発光素子が発光する。全行の画素への１ビットのデジタルビデオ信号の入力が完了するまでの期間が書き込み期間Ｔａに相当する。
【００８６】
画素の具体的な動作について説明する。各１ライン書き込み期間は、行ごとに順に開始される。１ライン書き込み期間が開始された行では、該行の画素が有する１つの走査線Ｇｊ（ｊ＝１〜ｙ）が選択される。そして走査線Ｇｊの選択が終了すると、次の行において１ライン書き込み期間が開始され、次の走査線Ｇｊ＋１が選択される。書き込み期間Ｔａは、全ての１ライン書き込み期間が終了するまでの期間、すなわち、全走査線Ｇ１〜Ｇｙの選択が完了するまでの期間に相当する。
【００８７】
なお、書き込み期間においては、発光素子４０７の対向電極には電源線Ｖｉ（ｉ＝１〜ｘ）と同じ高さの電圧が印加されている。
【００８８】
走査線Ｇｊが選択されると、走査線Ｇｊにゲートが接続されている全てのスイッチング用ＴＦＴ４０５がオンになる。そして、信号線Ｓ１〜Ｓｘに入力された１ビットのデジタルビデオ信号が、スイッチング用ＴＦＴ４０５を介して駆動用ＴＦＴ４０６のゲートに入力される。
【００８９】
そして、デジタルビデオ信号が有する情報に従って、駆動用ＴＦＴ４０６のオンオフが決まる。そして、書き込み期間においては、発光素子４０７の対向電極には電源線Ｖｉと同じ高さの電圧が印加されているので、駆動用ＴＦＴ４０６のスイッチングに関わらず、全画素の発光素子４０７は発光しない。
【００９０】
そして全ての１ライン書き込み期間が終了すると、書き込み期間が終了し、表示期間が開始される。各表示期間では、駆動用ＴＦＴがオンになったときに発光素子が発光するように、対向電極と電源線の間に電圧差を設ける。よって、書き込み期間に入力されたデジタルビデオ信号により駆動用ＴＦＴがオンになっていると、発光素子４０７は発光し、逆にオフになっていると発光しない。
【００９１】
そして次の書き込み期間が開始されると、対応するビットのデジタルビデオ信号が画素に入力され、表示期間において発光素子４０７が発光または非発光の状態になる。
【００９２】
全ての表示期間が終了すると、１フレーム期間が終了し、１つの画像を表示することができる。全ての書き込み期間の長さの和は１フレーム期間よりも短い。
【００９３】
図９に示す駆動方法では、書き込み期間Ｔａにおいて全画素が強制的に発光しない状態にあるので、書き込み期間Ｔａが非表示期間Ｔｅに含まれている。すなわち、書き込み期間と非表示期間とがＴｅ１、Ｔｒ１、Ｔｅ２、Ｔｒ２、Ｔｅ３、Ｔｒ３、Ｔｅ４、Ｔｒ４の順に出現していると言える。
【００９４】
本発明の駆動方法では、デューティー比を最適な範囲に納める必要がある。よって図９に示す非表示期間Ｔｅ１、Ｔｅ２のように、書き込み期間よりも非表示期間を長くし、デューティー比を調整するようにしても良い。非表示期間を書き込み期間より長くするには、書き込み期間が終了した後も、対向電極と電源線の電圧を同じ高さに保ち、強制的に発光素子を発光させないようにすれば良い。このように非表示期間の長さを制御することで、最適な範囲に含まれるデューティー比を得ることができる。
【００９５】
また、表示期間の比は、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４：…：Ｔｒｎ＝２（ｎ−１）：２（ｎ−２）：２（ｎ−３）：２（ｎ−４）：…：２０とする。図９の場合、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４＝２３：２２：２１：２０となる。この表示期間の組み合わせで、１〜２ｎ階調のうち所望の階調表示を行うことができる。
【００９６】
このように、非表示期間の長さを制御し、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【００９７】
なお、最適なデューティー比は、発光期間に対する輝度の低下量と、電流密度による輝度の低下量によって定まり、発光初期の輝度及び、発光素子の構成によって異なる。よって、発光初期の輝度及び、発光素子の構成に合わせて、その都度、発光期間に対する輝度の低下量と、電流密度による輝度の低下量の兼ね合いを考慮し、最適なデューティー比を見出すことが重要である。
【００９８】
【実施例】
以下、本発明の実施例について説明する。
【００９９】
（実施例１）
本実施例では、図５、図８に示した画素部を駆動させるために用いる信号線駆動回路と、走査線駆動回路の詳しい構成について説明する。
【０１００】
図１０に発光装置の駆動回路の一例を、ブロック図で示す。図１０（Ａ）は信号線駆動回路６０１であり、シフトレジスタ６０２、ラッチ（Ａ）６０３、ラッチ（Ｂ）６０４を有している。
【０１０１】
信号線駆動回路６０１において、シフトレジスタ６０２にクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ６０２は、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、バッファ等（図示せず）を通して後段の回路へタイミング信号を順次供給する。
【０１０２】
シフトレジスタ６０２からのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。なおバッファは必ずしも設ける必要はない。
【０１０３】
バッファによって緩衝増幅されたタイミング信号は、ラッチ（Ａ）６０３に供給される。ラッチ（Ａ）６０３は、ｎビットのデジタルビデオ信号を処理する複数のステージのラッチを有している。ラッチ（Ａ）６０３は、前記タイミング信号が入力されると、信号線駆動回路６０１の外部から供給されるｎビットのデジタルビデオ信号を順次取り込み、保持する。
【０１０４】
なお、ラッチ（Ａ）６０３にデジタルビデオ信号を取り込む際に、ラッチ（Ａ）６０３が有する複数のステージのラッチに、順にデジタルビデオ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）６０３が有する複数のステージのラッチをいくつかのグループに分け、グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。このときのグループ数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【０１０５】
全てのラッチに（Ａ）６０３にデータが書き込まれると、ラッチ（Ｂ）６０４にラッチシグナル（Ｌａｔｃｈ Ｓｉｇｎａｌ）が供給される。この瞬間、ラッチ（Ａ）６０３に書き込まれ保持されているデジタルビデオ信号は、全ステージのラッチ（Ｂ）６０４に一斉に送られ、書き込まれる。このラッチに（Ａ）６０３からラッチ（Ｂ）６０４にデータが送られる期間をラッチ期間と呼ぶ。
【０１０６】
デジタルビデオ信号をラッチ（Ｂ）６０４に送出し終えたラッチ（Ａ）６０３には、シフトレジスタ６０２からのタイミング信号に基づき、デジタルビデオ信号の書き込みが再び行われる。
【０１０７】
この２順目の１ライン期間中には、ラッチ（Ｂ）６０４に書き込まれ、保持されているデジタルビデオ信号が信号線に入力される。
【０１０８】
図１０（Ｂ）は走査線駆動回路の構成を示すブロック図である。
【０１０９】
走査線駆動回路６０５は、それぞれシフトレジスタ６０６、バッファ６０７を有している。また場合によってはレベルシフタを有していても良い。
【０１１０】
走査線駆動回路６０５において、シフトレジスタ６０６からのタイミング信号がバッファ６０７に供給され、対応する走査線（あるいは第１走査線、第２走査線）に供給される。走査線には、１ライン分の画素のスイッチング用ＴＦＴ（あるいは消去用ＴＦＴ）のゲートが接続されている。そして、１ライン分の画素のスイッチング用ＴＦＴ（あるいは消去用ＴＦＴ）を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１１１】
（実施例２）
本実施例では、図１及び図２に示したデータを得るために用いた、発光素子の構成及び作製方法について説明する。
【０１１２】
図１１に、図１及び図２のデータを得るために行なった測定において、用いられた発光素子の構成を示す。図１１に示す発光素子は、画素電極としてＩＴＯを用い、陰極としてＣａからなる導電膜と、Ａｌからなる導電膜との積層からなる陰極を用いている。そして電界発光層は、黄色発光を呈するＰＰＶ系の電界発光材料からなる発光層と、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を塗布することで得られる正孔注入層とを有する。
【０１１３】
具体的な作製方法について説明すると、ＩＴＯからなる透明導電膜上に、ＰＥＤＯＴ／ＰＳＳ水溶液を１５００ｒｐｍでスピン塗布したあと、常圧にて１００℃で１０分間ベークし、次に真空雰囲気下にて８０℃で１０分間ベークすることで、３０ｎｍのＰＥＤＯＴ／ＰＳＳ層（正孔注入層）を得る。
【０１１４】
次に、黄色発光を呈するＰＰＶ誘導体のトルエン溶液（４ｇ／ｌ相当）を調整し、窒素雰囲気下にて、１３００ｒｐｍでスピン塗布する。その後、８０℃で１０分間真空ベークを行い、８０ｎｍのＰＰＶ誘導体層（発光層）を得る。
【０１１５】
その後、Ｃａを２０ｎｍ真空蒸着し、さらにＡｌを１００ｎｍ真空蒸着することで、陰極を形成する。
【０１１６】
（実施例３）
本実施例では、図５に示した発光装置の駆動方法について、図６とは異なる駆動方法の一例について説明する。
【０１１７】
本実施例では表示期間の幾つかを複数に分割し、分割表示期間としてフレーム期間内に分散するように出現させる。具体的に図１２では、表示期間及び分割表示期間が、Ｓ１Ｔｒ１、Ｓ１Ｔｒ２、Ｔｒ５、Ｓ１Ｔｒ４、Ｓ２Ｔｒ１、Ｓ２Ｔｒ２、Ｓ１Ｔｒ３、Ｔｒ６、Ｓ３Ｔｒ１、Ｓ３Ｔｒ２、Ｓ２Ｔｒ４、Ｓ２Ｔｒ３の順に出現している。
【０１１８】
Ｓ１Ｔｒ１、Ｓ２Ｔｒ１、Ｓ３Ｔｒ１は表示期間Ｔｒ１の分割表示期間である。また、Ｓ１Ｔｒ２、Ｓ２Ｔｒ２、Ｓ３Ｔｒ２は表示期間Ｔｒ２の分割表示期間である。また、Ｓ１Ｔｒ３、Ｓ２Ｔｒ３は表示期間Ｔｒ３の分割表示期間である。また、Ｓ１Ｔｒ４、Ｓ２Ｔｒ４は表示期間Ｔｒ４の分割表示期間である。
【０１１９】
本実施例では、少なくとも最上位ビットに対応する表示期間Ｔｒ１を、複数の分割表示期間に分割する。そして、同一ビットに対応する分割表示期間は、間に他のビットに対する表示期間または非表示期間を存在させる。上記構成によって、二進コード法による時間分割駆動において顕著な、偽輪郭などの表示妨害が視認されるのを防ぐことができる。
【０１２０】
そして、表示期間ごとに書き込み期間Ｔａが設けられており、対応するビットのデジタルビデオ信号が各行の画素に入力され、該デジタルビデオ信号に従って各画素の発光素子が発光する。
【０１２１】
また、図６に示す駆動方法においては、表示期間Ｔｒ５、Ｔｒ６、分割表示期間Ｓ１Ｔｒ３、Ｓ２Ｔｒ３、Ｓ３Ｔｒ３、Ｓ１Ｔｒ４、Ｓ２Ｔｒ４の長さが、対応する書き込み期間Ｔａ５、Ｔａ６、とＴａ３、Ｔａ４よりも短くなっている。そのため、上記書き込み期間が終了する前に、上記書き込み期間と重なるように非表示期間Ｔｅ５、Ｔｅ６と、Ｔｅ３、Ｔｅ４が出現する。
【０１２２】
非表示期間になると発光素子５１０は全て非発光の状態になり、該行の画素が全て表示しなくなる。そのため、他行において書き込み期間Ｔａが終了していなくとも、該行において表示期間Ｔｒが終了する。図６では、分割表示期間Ｓ１Ｔｒ２と表示期間Ｔｒ５の間、表示期間Ｔｒ５と分割表示期間Ｓ１Ｔｒ４の間、分割表示期間Ｓ１Ｔｒ４とＳ２Ｔｒ１の間、分割表示期間Ｓ２Ｔｒ２とＳ１Ｔｒ３の間、分割表示期間Ｓ１Ｔｒ３と表示期間Ｔｒ６の間、表示期間Ｔｒ６と分割表示期間Ｓ３Ｔｒ１の間、分割表示期間Ｓ３Ｔｒ２とＳ２Ｔｒ４の間、分割表示期間Ｓ２Ｔｒ４とＳ２Ｔｒ３の間、分割表示期間Ｓ２Ｔｒ３とＳ１Ｔｒ１の間に存在している。
【０１２３】
これら非表示期間の長さを調整することで、デューティー比を最適な範囲に納めることができ、信頼性を高めることができる。
【０１２４】
全ての表示期間が終了すると、１フレーム期間が終了し、１つの画像を表示することができる。
【０１２５】
表示期間と分割表示期間の長さの比は、（Ｓ１Ｔｒ１＋Ｓ２Ｔｒ１＋Ｓ３Ｔｒ１）：（Ｓ１Ｔｒ２＋Ｓ２Ｔｒ２＋Ｓ３Ｔｒ２）：（Ｓ１Ｔｒ３＋Ｓ２Ｔｒ３）：（Ｓ１Ｔｒ４＋Ｓ２Ｔｒ４）：…：Ｔｒｎ＝２（ｎ−１）：２（ｎ−２）：２（ｎ−３）：２（ｎ−４）：…：２０とする。この表示期間と分割表示期間の組み合わせで、１〜２ｎ階調のうち、所望の階調表示を行うことができる。
【０１２６】
【発明の効果】
このように、非表示期間の長さを制御し、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【図面の簡単な説明】
【図１】発光素子の時間経過に伴う輝度の変化の実測値。
【図２】デューティー比と輝度の変化の関係を示す実測値。
【図３】デューティー比と電流密度の関係を示す図。
【図４】発光装置の画素部の回路図。
【図５】発光装置の画素回路図。
【図６】本発明の駆動方法を示す図。
【図７】発光装置の画素部の回路図。
【図８】発光装置の画素回路図。
【図９】本発明の駆動方法を示す図。
【図１０】駆動回路のブロック図。
【図１１】測定に用いた発光素子の構成を示す図。
【図１２】本発明の駆動方法を示す図。
【図１３】表示期間と書き込み期間の出現のタイミングを示す図。
【図１４】表示期間と書き込み期間の出現のタイミングを示す図。
【図１５】発光素子の輝度の劣化の様子を示す図。
【図１６】各条件における、Ｘ時間後の発光素子の輝度の低下量を示すグラフ。
【図１７】各条件における、Ｘ時間後の発光素子の輝度の低下量を示すグラフ。
【発明の属する技術分野】
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置における、デューティー比の決定方法及び該デューティー比を用いた駆動方法に関するものである。
【０００２】
【従来の技術】
放送局側における機器やシステムへのデジタル技術の導入が進んでおり、近年では放送電波のデジタル化、すなわちデジタル放送の実現に向けて研究開発が各国で行われている。また、放送電波のデジタル化に対応して、画像情報を有するデジタルのビデオ信号（以下、デジタルビデオ信号とする）を、アナログに変換せずにデジタルのまま用いて画像を表示することが可能な、アクティブマトリクス型の表示装置の研究開発も、近年盛んに行われている。
【０００３】
デジタルビデオ信号が有する２値の電圧により階調表示を行う駆動方法に、時間分割駆動法がある。一般的に、液晶などに比べて電界発光材料は応答速度が速いため、発光装置は時間分割駆動に適していると言える。
【０００４】
時間分割駆動法は、画素の点灯する長さを制御することで階調表示を行う駆動法である。具体的には、１フレーム期間を複数の表示期間に分割する。そして、デジタルビデオ信号により、各表示期間において各画素が点灯または非点灯の状態になる。１フレーム期間において点灯した表示期間の長さの和を調整することで、該画素の階調を制御することができる。
【０００５】
アクティブマトリクス型の発光装置において時間分割駆動法を用いた場合、各表示期間における画素の点灯の有無は、各画素に書き込まれるデジタルビデオ信号により制御される。デジタルビデオ信号の各画素への書き込みは、各表示期間に対応する書き込み期間において行われる。
【０００６】
図１３（Ａ）に、画素部における、表示期間と、１行分の画素への書き込み期間（１ライン書き込み期間）の出現のタイミングを示す。なお全ての行の１ライン書き込み期間が終了するまでの期間が書き込み期間に相当する。横軸は時間を示しており、縦軸は、列方向における画素の位置を示している。
【０００７】
一般的に時間分割駆動法では、画素へのデジタルビデオ信号の書き込みが各行毎に順に行われる。１ライン書き込み期間においてデジタルビデオ信号が書き込まれると同時に、表示期間が開始され、各画素の発光素子の発光が制御され、画素が点灯または非点灯の状態になる。
【０００８】
そして次のビットに対応する１ライン書き込み期間が開始されると、該表示期間が終了して、次の表示期間が開始される。
【０００９】
ここで、階調数を増やした場合について考える。階調数が増加すると、１フレーム期間内の表示期間の数が増加し、各表示期間の長さも短くなっていく。すると、図１３（Ｂ）に示すように、最も短い表示期間Ｔｒｎに対応する書き込み期間Ｔａｎが、次のビットに対応する書き込み期間Ｔａｓと重なってしまう。
【００１０】
アクティブマトリクス型の発光装置において、同時に２行以上の画素にデジタルビデオ信号を書き込むためには、各画素に対応する信号線を複数設ける必要があり、これは、開口率の低下を考慮するとあまり望ましい構成ではない。また、画素へのデジタルビデオ信号の書き込み速度が速くなれば、書き込み期間が短くて済むので、書き込み期間どうしが重なりにくくなる。しかし、信号線駆動回路の駆動周波数には限界があり、書き込み期間を短くすることは容易ではない。よって、書き込み期間を重ねないような、駆動方法を用いる必要がある。
【００１１】
書き込み期間を重ねないように駆動する方法は、画素の構成に合わせて幾つか提案されている。図１４（Ａ）に示した駆動方法では、全行の画素において書き込み期間が終了するまで、陽極と陰極の間に電圧をかけないか、もしくは逆バイアスの電圧をかけることで、全画素の発光素子が発光しないように制御されている。そして、書き込み期間が終了した時点で表示期間を開始し、書き込まれたデジタルビデオ信号に基づいて発光素子の発光が制御されるようにする。
【００１２】
また、図１４（Ｂ）に示した駆動方法では、陽極と陰極の間に電圧をかけないか、もしくは逆バイアスの電圧をかけることで、各行毎に表示期間を強制的に終了させる。この場合、各行毎に陽極と陰極の間の電圧を制御するための機能を設けておく必要がある。例えば、各画素に、陽極と陰極の間の電圧を制御するためのＴＦＴを別途設けたり、陽極及び陰極を各行毎に互いに分離したりすることで、各行毎に陽極と陰極の間の電圧を制御することが可能である。
【００１３】
上記いずれの駆動方法において、表示期間が短くなっても、各書き込み期間が重ならないようにすることができる。そして、いずれの駆動方法も、デジタルビデオ信号に制御されずに、必ず画素が点灯しない期間（非表示期間）が存在する。図１４（Ａ）では、全行の画素において書き込み期間が終了するまでの期間が非表示期間に相当し、図１４（Ｂ）では、表示期間を強制終了した後、次の書き込み期間が開始されるまでの間が非表示期間に相当する。
【００１４】
この非表示期間の長さによって、１フレーム期間における表示期間の存在比（デューティー比）が決まる。
【００１５】
【発明が解決しようとする課題】
ところで、発光装置を実用化する上で問題となっているのが、電界発光層の劣化による発光素子の寿命の短さであった。図１５に、発光素子に流れる電流に対する輝度の時間変化を示す。図１５に示すように、時間の経過と共に電界発光材料が劣化すると、流れる電流に対して発光素子の輝度が低くなる。
【００１６】
電界発光材料の劣化は、水分、酸素、光、熱によって促進される。具体的には、発光装置を駆動するデバイスの構造、電界発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【００１７】
特に発光素子に流れる電流の量が増えれば増えるほど、発光素子の劣化が早く進む。発光素子が劣化すると、電界発光層にかかる電圧が一定であっても発光素子の輝度は低下し、表示する画像が不鮮明になる。
【００１８】
本発明は上述した問題に鑑み、発光素子の劣化を抑えて一定の輝度が得られるような、信頼性の向上を課題とする。
【００１９】
【課題を解決するための手段】
本発明者らは、アクティブマトリクス型の発光装置において、時分割階調表示のデューティー比によって発光装置の信頼性に差が生じることを見出し、同時に、高い信頼性を確保するのに最適なデューティー比の算出のし方を見出した。
【００２０】
なお発光装置とは、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【００２１】
図１に、発光初期を１００％としたときの、時間経過における見た目の輝度（階調数）の実測値（規格化輝度）の変化量を、デューティー比ごとに示す。なおデューティー比１００％における画面の輝度は１０００ｃｄであり、全てのデューティー比において、発光初期の見た目の輝度は全て同じとした。すなわち、全てのデューティー比において、１フレーム期間に発光素子に流れる電流の総和は全て等しいと見なすことができる。
【００２２】
各デューティー比において、発光の初期段階において規格化輝度が１００％よりも大きくなるが、その後、時間の経過と共に発光素子が劣化し、規格化輝度が低下している。最も輝度の低下が著しいのはデューティー比２．６６％の場合であり、その次に１００％、７２．６％と続き、最も規格化輝度の低下が小さいのがデューティー比３６％の場合である。
【００２３】
図１に示したデータを用い、デューティー比に対する規格化輝度の値を、経過時間毎に示したデータを、図２に示す。ここではグラフを見やすくするため、図１に示したデータのうち、特に２時後、２０時間後、４４．３時間後、６８．５時間後、９５．５時間後のデータを示す。
【００２４】
図２からも明らかなように、デューティー比３６％の場合が最も規格化輝度の低下が小さく、デューティー比が７２．６％、１００％と大きすぎても、逆に２．６６％と小さすぎても、信頼性がデューティー比３６％の場合と比べて劣っていることがわかる。
【００２５】
このことから、高い信頼性が得られる最適なデューティー比が、この場合３６％前後の範囲に存在すると考えられる。
【００２６】
本発明者らは、信頼性の高い最適なデューティー比が存在する理由として、デューティー比の最適な範囲を間に挟んで、２つの現象が生じているためではないかと考えた。
【００２７】
デューティー比が最適な範囲よりも小さい場合について考察する。画面における見た目の輝度を一定に保つためには、１フレーム期間に発光素子に流れる総電流量を、デューティー比によらず一定にする必要がある。そのため図３（Ａ）に示すようにデューティー比が小さくなると、発光期間（表示期間の和）は短いものの、単位面積あたり単位時間に通過する電気量、所謂電流密度が大きくなる。
【００２８】
図１６（Ａ）に、デューティー比が一定のときの、Ｘ時間後の電流密度と輝度の低下量の関係を示す。図１６（Ａ）に示すように、発光素子の輝度は、電流密度が大きくなるにつれて低下する。これは電流密度が大きくなるほど、発光素子に流れる総電気量が増えるためと考えられる。しかし図１６（Ａ）から分かるように、電流密度がある一定の大きさを超えると、発光素子の輝度は急峻なカーブを描いて低下している。これは総電気量の増加のみでは説明がつかない。本発明者らは上記現象から、総電気量を一定に保っていても、電流密度がある一定の値よりも大きくなりすぎると、発光素子の劣化が促進され、輝度が低下するのではないかと考えた。よって、画面における見た目の輝度を一定に保ちつつ、デューティー比を小さくしすぎると、電流密度が大きくなるため、発光素子の輝度の低下が大きくなるのではないかと考えられる。
【００２９】
次に、デューティー比が最適な範囲よりも大きい場合について考察する。１フレーム期間の総電流量を固定したとき、デューティー比が大きくなると、図３（Ｂ）に示すように電流密度は抑えられるが、発光期間（表示期間の和）が長くなる。発光する期間が長くなりすぎると発光素子の劣化が促進される。
【００３０】
図１６（Ｂ）に電流密度が一定のときの、Ｘ時間後のデューティー比と輝度の低下量の関係を示す。図１６（Ｂ）に示すように、発光素子の輝度は、デューティー比が大きくなるにつれて低下する。これはデューティー比が大きくなるほど、発光素子に流れる総電気量が増えるためと考えられる。しかし図１６（Ｂ）から分かるように、デューティー比がある一定の大きさを超えると、発光素子の輝度は急峻なカーブを描いて低下している。これは総電気量の増加のみでは説明がつかない。本発明者らは上記現象から、総電気量を一定に保っていても、デューティー比がある一定の値よりも大きくなりすぎると、発光素子の劣化が促進され、輝度が低下するのではないかと考えた。よって、画面における見た目の輝度を一定に保ちつつ、デューティー比を大きくしすぎると、連続して表示する期間が長くなるため、発光素子の輝度の低下が大きくなるのではないかと考えられる。
【００３１】
連続して表示する期間が長いと発光素子の劣化が促進される理由については様々であるが、発光素子において生じる熱によって劣化が促進されるというのが理由の１つとして挙げられる。また、電界発光層中に存在するイオン性の不純物が、一方の電極に寄ってしまうことで、電界発光層の一部に他に比べて抵抗の低い領域が生じ、その抵抗の低い領域に積極的に電流が流れることで劣化が促進されるとも考えられる。
【００３２】
このように発光素子の劣化には、上述した２つの現象が少なくとも関与していると考えられる。そして、これらの２つの現象を考慮することで、最も高い信頼性が得られるデューティー比の値を求めることができる。
【００３３】
図１６（Ａ）と図１６（Ｂ）を積算したグラフを、図１６（Ｃ）に示す。なお、図１６（Ａ）に示したグラフは、右下がりのグラフであることには変わりはないが、発光素子の輝度によって形状が変わってくる。よって、最適なデューティー比を求める際に、発光素子の瞬間的な輝度を所望の値に固定し、グラフを１つに特定する。また、図１６（Ｂ）に示したグラフは、右上がりのグラフであることには変わりはないが、電流密度の値によって形が変わってくる。よって、最適なデューティー比を求める際に、発光素子の瞬間的な輝度を所望の値に固定、言い換えると電流密度を固定することで、グラフを１つに特定する。
【００３４】
図１６（Ｃ）に示すように、図１６（Ａ）の右下がりのグラフと図１６（Ｂ）に示す右上がりのグラフを積算すると、輝度の低下量の最小値を１つ有するグラフが得られる。該最小値が得られるデューティー比において駆動することで、最も高い信頼性が得られると考えられる。なお高い信頼性が得られると思われるデューティー比の範囲は、輝度の低下量の最小値の１．５倍以下程度、より望ましくは１．２倍未満程度の低下量となる範囲であれば良い。例えば輝度の低下量の最小値が初期輝度の４０％だとすると、初期輝度の６０％程度の低下量まで、最適なデューティー比の範囲に含めることができる。また図１７に示すように、輝度の低下量の最小値が初期輝度の５０％だとすると、より望ましくは、初期輝度の６０％程度の低下量まで、最適なデューティー比の範囲に含めることができる。
【００３５】
このように、最適なデューティー比を、発光期間に対する輝度の低下量と、電流密度による輝度の低下量とから求める。そして例えば図３（Ｃ）に示すような最適なデューティー比を用いて駆動を行なうことで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【００３６】
なお最適なデューティー比の値は、発光初期の輝度及び、発光素子の構成によっても異なる。しかしその都度、発光期間に対する輝度の低下量と、電流密度による輝度の低下量の兼ね合いを考慮することで、最適なデューティー比を見出すことができる。
【００３７】
例えば、図１に示したデータからは、図１のデータを得るのに用いた発光素子の場合、１０００ｃｄ相当の輝度を得ようとした場合、デューティー比を例えば３６％±２０％の範囲、より望ましくは２０％より高くかつ５０％未満の範囲を、最適な値として用いることができる。
【００３８】
なお、アナログのビデオ信号を用いた駆動においても、最適なデューティー比を用いて駆動させることで、信頼性を向上させることができる。全画素へのアナログのビデオ信号の書き込みが終了するまで、陽極と陰極の間に電圧をかけないか、もしくは逆バイアスの電圧をかけることで、全画素の発光素子が発光しないようにし、意図的にデューティー比を調整することができる。また、点順次駆動の場合、各画素に、陽極と陰極の間の電圧を制御するためのＴＦＴを別途設け、画素毎に表示期間を強制的に終了させて、デューティー比を調整するようにしても良い。また線順次駆動の場合は、デジタルの場合と同様に、例えば、各画素に、陽極と陰極の間の電圧を制御するためのＴＦＴを別途設けたり、陽極及び陰極を各行毎に互いに分離したりすることで、各行毎に陽極と陰極の間の電圧を制御し、各行毎に表示期間を強制的に終了させることが可能である。
【００３９】
また本発明の駆動方法は、アクティブ型の発光装置にのみ用いられるわけではなく、パッシブ型の発光装置に用いても良い。
【００４０】
なお、本明細書において発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００４１】
【発明の実施の形態】
本実施の形態では、最適なデューティー比を用いた駆動方法について、発光装置の構成毎に説明する。
【００４２】
まず、本発明の駆動方法を用いる発光装置の構成について説明する。ここでは、各画素に設けられた３つの薄膜トランジスタ（ＴＦＴ）を用いて、発光素子の発光を制御する発光装置を例にして、本発明の駆動方法について説明する。
【００４３】
図４に、本発明の駆動方法を用いる発光装置の画素部の回路図を示す。図４において、信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、第１走査線（Ｇａ１〜Ｇａｙ）、第２走査線（Ｇｅ１〜Ｇｅｙ）が画素部５０１に設けられている。
【００４４】
信号線（Ｓ１〜Ｓｘ）の１つと、電源線（Ｖ１〜Ｖｘ）の１つと、第１走査線（Ｇａ１〜Ｇａｙ）の１つと、第２走査線（Ｇｅ１〜Ｇｅｙ）の１つとを備えた領域が画素５０５である。画素部５０１にはマトリクス状に複数の画素５０５が配置されている。
【００４５】
画素５０５の拡大図を図５に示す。図５において、５０７はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ５０７はｎ型であってもｐ型であってもどちらでも良い。スイッチング用ＴＦＴ５０７のゲートは、第１走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ５０７のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００４６】
なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【００４７】
消去用ＴＦＴ５０９のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。消去用ＴＦＴ５０９のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００４８】
駆動用ＴＦＴ５０８のソースとドレインは、一方は電源線Ｖｉに、もう一方は発光素子５１０が有する画素電極に接続されている。
【００４９】
発光素子５１０は陽極と、陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【００５０】
陽極が画素電極の場合、駆動用ＴＦＴ５０８はｐチャネル型ＴＦＴであることが望ましい。また、陰極が画素電極の場合、駆動用ＴＦＴ５０８はｎチャネル型ＴＦＴであることが望ましい。
【００５１】
発光素子５１０の対向電極と電源線Ｖｉには、それぞれ電源から電圧が与えられている。なお本明細書において電圧とは、特に記載のない限り、グラウンドの電圧との電位差を意味する。そして対向電極と電源線との電圧差は、駆動用ＴＦＴがオンになったときに発光素子が発光する程度の大きさに保たれている。
【００５２】
保持容量５１２が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ５０８のゲートに接続されている。保持容量５１２はスイッチング用ＴＦＴ５０５が非選択状態（オフ状態）にある時、駆動用ＴＦＴ５０８のゲート電圧を保持するために設けられている。なお図８では保持容量５１２を設ける構成を示したが、本発明はこの構成に限定されず、保持容量５１２を設けない構成にしても良い。
【００５３】
次に図４、図５で示した発光装置に用いる本発明の駆動方法について、図６を用いて説明する。なお、ここでは６ビットのデジタルビデオ信号を用いた場合について説明するが、ビット数はこれに限定されない。
【００５４】
図６に示すように、フレーム周波数がｋのとき、１秒間にｋ個のフレーム期間が存在している。フリッカ等の画面のちらつきを抑えるためには、ｋは６０以上であることが望ましい。
【００５５】
各フレーム期間内において、複数の表示期間と、非表示期間とが出現する。なお、デジタルビデオ信号は各行毎に入力されるため、各行毎に表示期間と、非表示期間の出現するタイミングはずれている。図６では、代表的に、デジタルビデオ信号が最初に入力される行の画素（初行画素）と、最後に入力される行の画素について、表示期間と、非表示期間の出現するタイミングを示す。
【００５６】
図６では、表示期間と非表示期間が、Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｅ３、Ｔｒ４、Ｔｅ４、Ｔｒ５、Ｔｅ５、Ｔｒ６、Ｔｅ６の順に出現している。Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は表示期間である。またＴｅ３、Ｔｅ４、Ｔｅ５、Ｔｅ６は非表示期間である。
【００５７】
表示期間ごとに、対応するビットのデジタルビデオ信号が各行の画素に入力され、該デジタルビデオ信号に従って各画素の発光素子の発光が制御される。全行の画素への１ビットのデジタルビデオ信号の入力が完了するまでの期間が、書き込み期間Ｔａに相当する。図６では、各表示期間内に書き込み期間Ｔａが設けられることになる。
【００５８】
次に、各画素の具体的な動作について説明する。各表示期間は行ごとに順に開始される。表示期間が開始された行では、該行の画素が有する１つの第１走査線Ｇａｊ（ｊ＝１〜ｙ）が選択される。そして第１走査線Ｇａｊの選択が終了すると、次の行において表示期間が開始され、次の第１走査線Ｇａ（ｊ＋１）が選択される。書き込み期間Ｔａは、全第１走査線Ｇａ１〜Ｇａｙの選択が完了するまでの期間に相当する。
【００５９】
なお、図６におけるラッチ期間については、実施例１において詳しく説明する。
【００６０】
第１走査線Ｇａｊが選択されると、第１走査線Ｇａｊにゲートが接続されている全てのスイッチング用ＴＦＴ５０７がオンになる。そして、信号線Ｓ１〜Ｓｘに入力された１ビットのデジタルビデオ信号が、スイッチング用ＴＦＴ５０７を介して駆動用ＴＦＴ５０８のゲートに入力される。
【００６１】
そして、デジタルビデオ信号が有する情報に従って、駆動用ＴＦＴ５０８のオンオフが決まる。駆動用ＴＦＴがオンのとき、発光素子５１０は発光し、逆にオフのときは発光しない。
【００６２】
そして次の表示期間が開始されると、該表示期間に対応するビットのデジタルビデオ信号が画素に入力され、発光素子５１０が発光または非発光の状態になる。
【００６３】
なお、図６に示す駆動方法では、表示期間Ｔｒ４、Ｔｒ５、Ｔｒ６の長さが、対応する書き込み期間Ｔａ４、Ｔａ５、Ｔａ６よりも短くなっている。そのため、上記書き込み期間が終了する前に、上記書き込み期間と重なるように非表示期間Ｔｅ４、Ｔｅ５、Ｔｅ６と、Ｔｅ３が出現する。
【００６４】
なお、非表示期間Ｔｅは、互いに重なっていても良いし、重なっていなくとも良い。
【００６５】
非表示期間Ｔｅが開始されると、該行の画素が有する１つの第２走査線Ｇｅｊ（ｊ＝１〜ｙ）が選択される。そして次に、次の行において、第２走査線Ｇｅｊ＋１が選択される。非表示期間Ｔｅは、全第２走査線Ｇｅ１〜Ｇｅｙの選択が完了するまでの期間に相当する。
【００６６】
第２走査線Ｇｅｊが選択されると、第２走査線Ｇｅｊにゲートが接続されている全ての消去用ＴＦＴ５０９がオンになる。そして電源線Ｖ１〜Ｖｘの電圧が消去用ＴＦＴ５０９を介して駆動用ＴＦＴ５０８のゲートに与えられる。
【００６７】
電源線の電圧が駆動用ＴＦＴ５０８のゲートに与えられると、駆動用ＴＦＴ５０８のゲートとソースが導通するため、ゲート電圧が０Ｖになり、オフとなる。なお本明細書では、ｎチャネル型ＴＦＴのソースに与えられる電圧は、ドレインに与えられる電圧よりも低いとする。また、ｐチャネル型ＴＦＴのソースに与えられる電圧は、ドレインに与えられる電圧よりも高いとする。
【００６８】
よって発光素子５１０は全て非発光の状態になり、該行の画素が全て表示しなくなる。そのため、他行において書き込み期間Ｔａが終了していなくとも、該行において表示期間Ｔｒが終了する。この表示期間と表示期間の間に存在する、画素が表示を行わない期間が、非表示期間に相当する。
【００６９】
なお、本発明の駆動方法では、所望のデューティー比を得るために、書き込み期間よりも長い表示期間（図６ではＴｒ３）の後に、非表示期間（図６ではＴｅ３）を設けている。このようにデューティー比を制御するために、書き込み期間よりも長い表示期間の後に非表示期間を設けても良いし、書き込み期間よりも短い表示期間の後に出現する非表示期間を、必要以上に長くするようにしても良い。
【００７０】
全ての表示期間が終了すると１フレーム期間が終了し、１つの画像を表示することができる。
【００７１】
なお、全ての書き込み期間の長さの和は１フレーム期間よりも短い。そして、表示期間の比を、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４：…：Ｔｒｎ＝２（ｎ−１）：２（ｎ−２）：２（ｎ−３）：２（ｎ−４）：…：２０とする。図６の場合、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４：Ｔｒ５：Ｔｒ６＝２５：２４：２３：２２：２１：２０となる。この表示期間の組み合わせで、１〜２ｎ階調のうち所望の階調表示を行うことができる。
【００７２】
さらに本発明では、１フレーム期間に出現する非表示期間の長さを制御することで、デューティー比を制御することができる。図６では、表示期間と非表示期間の長さの比を、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｅ３：Ｔｒ４：Ｔｅ４：Ｔｒ５：Ｔｅ５：Ｔｒ６：Ｔｅ６＝３２：１６：８：２５：４：１７：２：３：１：８とし、デューティー比が５４．３％としている。このように非表示期間の長さを制御することで、最適な範囲に含まれるデューティー比を得ることができる。
【００７３】
次に、各画素に設けられた２つの薄膜トランジスタ（ＴＦＴ）を用いて、発光素子の発光を制御する発光装置を例にして、本発明の駆動方法について説明する。
【００７４】
図７に、本発明の駆動方法を用いる発光装置の画素部の回路図を示す。信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、走査線（Ｇ１〜Ｇｙ）が画素部４０１に設けられている。
【００７５】
本実例の場合、信号線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線（Ｖ１〜Ｖｘ）のいずれか１つと、走査線（Ｇ１〜Ｇｙ）のいずれか１つとを備えた領域が画素４０４である。画素部４０１にはマトリクス状に複数の画素４０４が配置されることになる。
【００７６】
画素４０４の拡大図を図８に示す。図８において、４０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ４０５のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ４０５のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ４０６のゲートに接続されている。
【００７７】
また、駆動用ＴＦＴ４０６のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、もう一方は発光素子４０７の画素電極に接続される。
【００７８】
発光素子４０７は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用ＴＦＴ４０６のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ４０６のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【００７９】
発光素子４０７の対向電極と、電源線Ｖｉには、それぞれ電源から電圧が与えられている。そして対向電極と電源線の電圧差は、駆動用ＴＦＴがオンになったときに発光素子が発光する程度の大きさに保たれている。
【００８０】
保持容量４０８が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ４０６のゲートに接続されている。
【００８１】
保持容量４０８はスイッチング用ＴＦＴ４０５が非選択状態（オフ状態）にある時、駆動用ＴＦＴ４０６のゲート電圧を保持するために設けられている。なお図８では保持容量４０８を設ける構成を示したが、本発明はこの構成に限定されず、保持容量４０８を設けない構成にしても良い。
【００８２】
駆動用ＴＦＴ４０６のソースまたはドレインが発光素子４０７の陽極と接続されている場合、駆動用ＴＦＴ４０６はｐチャネル型ＴＦＴであることが望ましい。また、駆動用ＴＦＴ４０６のソースまたはドレインが発光素子４０７の陰極と接続されている場合、駆動用ＴＦＴ４０６はｎチャネル型ＴＦＴであることが望ましい。
【００８３】
次に図７、図８で示した発光装置に用いる本発明の駆動方法について、図９を用いて説明する。なお、ここでは４ビットのデジタルビデオ信号を用いた場合について説明するが、ビット数はこれに限定されない。
【００８４】
図９では、表示期間と書き込み期間が分離しており、Ｔａ１、Ｔｒ１、Ｔａ２、Ｔｒ２、Ｔａ３、Ｔｒ３、Ｔａ４、Ｔｒ４の順に出現している。
【００８５】
書き込み期間ごとに、対応するビットのデジタルビデオ信号が各行の画素に入力される。そして対応する表示期間において、該デジタルビデオ信号に従い各画素の発光素子が発光する。全行の画素への１ビットのデジタルビデオ信号の入力が完了するまでの期間が書き込み期間Ｔａに相当する。
【００８６】
画素の具体的な動作について説明する。各１ライン書き込み期間は、行ごとに順に開始される。１ライン書き込み期間が開始された行では、該行の画素が有する１つの走査線Ｇｊ（ｊ＝１〜ｙ）が選択される。そして走査線Ｇｊの選択が終了すると、次の行において１ライン書き込み期間が開始され、次の走査線Ｇｊ＋１が選択される。書き込み期間Ｔａは、全ての１ライン書き込み期間が終了するまでの期間、すなわち、全走査線Ｇ１〜Ｇｙの選択が完了するまでの期間に相当する。
【００８７】
なお、書き込み期間においては、発光素子４０７の対向電極には電源線Ｖｉ（ｉ＝１〜ｘ）と同じ高さの電圧が印加されている。
【００８８】
走査線Ｇｊが選択されると、走査線Ｇｊにゲートが接続されている全てのスイッチング用ＴＦＴ４０５がオンになる。そして、信号線Ｓ１〜Ｓｘに入力された１ビットのデジタルビデオ信号が、スイッチング用ＴＦＴ４０５を介して駆動用ＴＦＴ４０６のゲートに入力される。
【００８９】
そして、デジタルビデオ信号が有する情報に従って、駆動用ＴＦＴ４０６のオンオフが決まる。そして、書き込み期間においては、発光素子４０７の対向電極には電源線Ｖｉと同じ高さの電圧が印加されているので、駆動用ＴＦＴ４０６のスイッチングに関わらず、全画素の発光素子４０７は発光しない。
【００９０】
そして全ての１ライン書き込み期間が終了すると、書き込み期間が終了し、表示期間が開始される。各表示期間では、駆動用ＴＦＴがオンになったときに発光素子が発光するように、対向電極と電源線の間に電圧差を設ける。よって、書き込み期間に入力されたデジタルビデオ信号により駆動用ＴＦＴがオンになっていると、発光素子４０７は発光し、逆にオフになっていると発光しない。
【００９１】
そして次の書き込み期間が開始されると、対応するビットのデジタルビデオ信号が画素に入力され、表示期間において発光素子４０７が発光または非発光の状態になる。
【００９２】
全ての表示期間が終了すると、１フレーム期間が終了し、１つの画像を表示することができる。全ての書き込み期間の長さの和は１フレーム期間よりも短い。
【００９３】
図９に示す駆動方法では、書き込み期間Ｔａにおいて全画素が強制的に発光しない状態にあるので、書き込み期間Ｔａが非表示期間Ｔｅに含まれている。すなわち、書き込み期間と非表示期間とがＴｅ１、Ｔｒ１、Ｔｅ２、Ｔｒ２、Ｔｅ３、Ｔｒ３、Ｔｅ４、Ｔｒ４の順に出現していると言える。
【００９４】
本発明の駆動方法では、デューティー比を最適な範囲に納める必要がある。よって図９に示す非表示期間Ｔｅ１、Ｔｅ２のように、書き込み期間よりも非表示期間を長くし、デューティー比を調整するようにしても良い。非表示期間を書き込み期間より長くするには、書き込み期間が終了した後も、対向電極と電源線の電圧を同じ高さに保ち、強制的に発光素子を発光させないようにすれば良い。このように非表示期間の長さを制御することで、最適な範囲に含まれるデューティー比を得ることができる。
【００９５】
また、表示期間の比は、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４：…：Ｔｒｎ＝２（ｎ−１）：２（ｎ−２）：２（ｎ−３）：２（ｎ−４）：…：２０とする。図９の場合、Ｔｒ１：Ｔｒ２：Ｔｒ３：Ｔｒ４＝２３：２２：２１：２０となる。この表示期間の組み合わせで、１〜２ｎ階調のうち所望の階調表示を行うことができる。
【００９６】
このように、非表示期間の長さを制御し、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【００９７】
なお、最適なデューティー比は、発光期間に対する輝度の低下量と、電流密度による輝度の低下量によって定まり、発光初期の輝度及び、発光素子の構成によって異なる。よって、発光初期の輝度及び、発光素子の構成に合わせて、その都度、発光期間に対する輝度の低下量と、電流密度による輝度の低下量の兼ね合いを考慮し、最適なデューティー比を見出すことが重要である。
【００９８】
【実施例】
以下、本発明の実施例について説明する。
【００９９】
（実施例１）
本実施例では、図５、図８に示した画素部を駆動させるために用いる信号線駆動回路と、走査線駆動回路の詳しい構成について説明する。
【０１００】
図１０に発光装置の駆動回路の一例を、ブロック図で示す。図１０（Ａ）は信号線駆動回路６０１であり、シフトレジスタ６０２、ラッチ（Ａ）６０３、ラッチ（Ｂ）６０４を有している。
【０１０１】
信号線駆動回路６０１において、シフトレジスタ６０２にクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ６０２は、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、バッファ等（図示せず）を通して後段の回路へタイミング信号を順次供給する。
【０１０２】
シフトレジスタ６０２からのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。なおバッファは必ずしも設ける必要はない。
【０１０３】
バッファによって緩衝増幅されたタイミング信号は、ラッチ（Ａ）６０３に供給される。ラッチ（Ａ）６０３は、ｎビットのデジタルビデオ信号を処理する複数のステージのラッチを有している。ラッチ（Ａ）６０３は、前記タイミング信号が入力されると、信号線駆動回路６０１の外部から供給されるｎビットのデジタルビデオ信号を順次取り込み、保持する。
【０１０４】
なお、ラッチ（Ａ）６０３にデジタルビデオ信号を取り込む際に、ラッチ（Ａ）６０３が有する複数のステージのラッチに、順にデジタルビデオ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）６０３が有する複数のステージのラッチをいくつかのグループに分け、グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。このときのグループ数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【０１０５】
全てのラッチに（Ａ）６０３にデータが書き込まれると、ラッチ（Ｂ）６０４にラッチシグナル（Ｌａｔｃｈ Ｓｉｇｎａｌ）が供給される。この瞬間、ラッチ（Ａ）６０３に書き込まれ保持されているデジタルビデオ信号は、全ステージのラッチ（Ｂ）６０４に一斉に送られ、書き込まれる。このラッチに（Ａ）６０３からラッチ（Ｂ）６０４にデータが送られる期間をラッチ期間と呼ぶ。
【０１０６】
デジタルビデオ信号をラッチ（Ｂ）６０４に送出し終えたラッチ（Ａ）６０３には、シフトレジスタ６０２からのタイミング信号に基づき、デジタルビデオ信号の書き込みが再び行われる。
【０１０７】
この２順目の１ライン期間中には、ラッチ（Ｂ）６０４に書き込まれ、保持されているデジタルビデオ信号が信号線に入力される。
【０１０８】
図１０（Ｂ）は走査線駆動回路の構成を示すブロック図である。
【０１０９】
走査線駆動回路６０５は、それぞれシフトレジスタ６０６、バッファ６０７を有している。また場合によってはレベルシフタを有していても良い。
【０１１０】
走査線駆動回路６０５において、シフトレジスタ６０６からのタイミング信号がバッファ６０７に供給され、対応する走査線（あるいは第１走査線、第２走査線）に供給される。走査線には、１ライン分の画素のスイッチング用ＴＦＴ（あるいは消去用ＴＦＴ）のゲートが接続されている。そして、１ライン分の画素のスイッチング用ＴＦＴ（あるいは消去用ＴＦＴ）を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１１１】
（実施例２）
本実施例では、図１及び図２に示したデータを得るために用いた、発光素子の構成及び作製方法について説明する。
【０１１２】
図１１に、図１及び図２のデータを得るために行なった測定において、用いられた発光素子の構成を示す。図１１に示す発光素子は、画素電極としてＩＴＯを用い、陰極としてＣａからなる導電膜と、Ａｌからなる導電膜との積層からなる陰極を用いている。そして電界発光層は、黄色発光を呈するＰＰＶ系の電界発光材料からなる発光層と、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を塗布することで得られる正孔注入層とを有する。
【０１１３】
具体的な作製方法について説明すると、ＩＴＯからなる透明導電膜上に、ＰＥＤＯＴ／ＰＳＳ水溶液を１５００ｒｐｍでスピン塗布したあと、常圧にて１００℃で１０分間ベークし、次に真空雰囲気下にて８０℃で１０分間ベークすることで、３０ｎｍのＰＥＤＯＴ／ＰＳＳ層（正孔注入層）を得る。
【０１１４】
次に、黄色発光を呈するＰＰＶ誘導体のトルエン溶液（４ｇ／ｌ相当）を調整し、窒素雰囲気下にて、１３００ｒｐｍでスピン塗布する。その後、８０℃で１０分間真空ベークを行い、８０ｎｍのＰＰＶ誘導体層（発光層）を得る。
【０１１５】
その後、Ｃａを２０ｎｍ真空蒸着し、さらにＡｌを１００ｎｍ真空蒸着することで、陰極を形成する。
【０１１６】
（実施例３）
本実施例では、図５に示した発光装置の駆動方法について、図６とは異なる駆動方法の一例について説明する。
【０１１７】
本実施例では表示期間の幾つかを複数に分割し、分割表示期間としてフレーム期間内に分散するように出現させる。具体的に図１２では、表示期間及び分割表示期間が、Ｓ１Ｔｒ１、Ｓ１Ｔｒ２、Ｔｒ５、Ｓ１Ｔｒ４、Ｓ２Ｔｒ１、Ｓ２Ｔｒ２、Ｓ１Ｔｒ３、Ｔｒ６、Ｓ３Ｔｒ１、Ｓ３Ｔｒ２、Ｓ２Ｔｒ４、Ｓ２Ｔｒ３の順に出現している。
【０１１８】
Ｓ１Ｔｒ１、Ｓ２Ｔｒ１、Ｓ３Ｔｒ１は表示期間Ｔｒ１の分割表示期間である。また、Ｓ１Ｔｒ２、Ｓ２Ｔｒ２、Ｓ３Ｔｒ２は表示期間Ｔｒ２の分割表示期間である。また、Ｓ１Ｔｒ３、Ｓ２Ｔｒ３は表示期間Ｔｒ３の分割表示期間である。また、Ｓ１Ｔｒ４、Ｓ２Ｔｒ４は表示期間Ｔｒ４の分割表示期間である。
【０１１９】
本実施例では、少なくとも最上位ビットに対応する表示期間Ｔｒ１を、複数の分割表示期間に分割する。そして、同一ビットに対応する分割表示期間は、間に他のビットに対する表示期間または非表示期間を存在させる。上記構成によって、二進コード法による時間分割駆動において顕著な、偽輪郭などの表示妨害が視認されるのを防ぐことができる。
【０１２０】
そして、表示期間ごとに書き込み期間Ｔａが設けられており、対応するビットのデジタルビデオ信号が各行の画素に入力され、該デジタルビデオ信号に従って各画素の発光素子が発光する。
【０１２１】
また、図６に示す駆動方法においては、表示期間Ｔｒ５、Ｔｒ６、分割表示期間Ｓ１Ｔｒ３、Ｓ２Ｔｒ３、Ｓ３Ｔｒ３、Ｓ１Ｔｒ４、Ｓ２Ｔｒ４の長さが、対応する書き込み期間Ｔａ５、Ｔａ６、とＴａ３、Ｔａ４よりも短くなっている。そのため、上記書き込み期間が終了する前に、上記書き込み期間と重なるように非表示期間Ｔｅ５、Ｔｅ６と、Ｔｅ３、Ｔｅ４が出現する。
【０１２２】
非表示期間になると発光素子５１０は全て非発光の状態になり、該行の画素が全て表示しなくなる。そのため、他行において書き込み期間Ｔａが終了していなくとも、該行において表示期間Ｔｒが終了する。図６では、分割表示期間Ｓ１Ｔｒ２と表示期間Ｔｒ５の間、表示期間Ｔｒ５と分割表示期間Ｓ１Ｔｒ４の間、分割表示期間Ｓ１Ｔｒ４とＳ２Ｔｒ１の間、分割表示期間Ｓ２Ｔｒ２とＳ１Ｔｒ３の間、分割表示期間Ｓ１Ｔｒ３と表示期間Ｔｒ６の間、表示期間Ｔｒ６と分割表示期間Ｓ３Ｔｒ１の間、分割表示期間Ｓ３Ｔｒ２とＳ２Ｔｒ４の間、分割表示期間Ｓ２Ｔｒ４とＳ２Ｔｒ３の間、分割表示期間Ｓ２Ｔｒ３とＳ１Ｔｒ１の間に存在している。
【０１２３】
これら非表示期間の長さを調整することで、デューティー比を最適な範囲に納めることができ、信頼性を高めることができる。
【０１２４】
全ての表示期間が終了すると、１フレーム期間が終了し、１つの画像を表示することができる。
【０１２５】
表示期間と分割表示期間の長さの比は、（Ｓ１Ｔｒ１＋Ｓ２Ｔｒ１＋Ｓ３Ｔｒ１）：（Ｓ１Ｔｒ２＋Ｓ２Ｔｒ２＋Ｓ３Ｔｒ２）：（Ｓ１Ｔｒ３＋Ｓ２Ｔｒ３）：（Ｓ１Ｔｒ４＋Ｓ２Ｔｒ４）：…：Ｔｒｎ＝２（ｎ−１）：２（ｎ−２）：２（ｎ−３）：２（ｎ−４）：…：２０とする。この表示期間と分割表示期間の組み合わせで、１〜２ｎ階調のうち、所望の階調表示を行うことができる。
【０１２６】
【発明の効果】
このように、非表示期間の長さを制御し、最適なデューティー比を用いて駆動することで、発光素子の劣化を抑えて一定の輝度が得られ、発光装置の信頼性を高めることができる。
【図面の簡単な説明】
【図１】発光素子の時間経過に伴う輝度の変化の実測値。
【図２】デューティー比と輝度の変化の関係を示す実測値。
【図３】デューティー比と電流密度の関係を示す図。
【図４】発光装置の画素部の回路図。
【図５】発光装置の画素回路図。
【図６】本発明の駆動方法を示す図。
【図７】発光装置の画素部の回路図。
【図８】発光装置の画素回路図。
【図９】本発明の駆動方法を示す図。
【図１０】駆動回路のブロック図。
【図１１】測定に用いた発光素子の構成を示す図。
【図１２】本発明の駆動方法を示す図。
【図１３】表示期間と書き込み期間の出現のタイミングを示す図。
【図１４】表示期間と書き込み期間の出現のタイミングを示す図。
【図１５】発光素子の輝度の劣化の様子を示す図。
【図１６】各条件における、Ｘ時間後の発光素子の輝度の低下量を示すグラフ。
【図１７】各条件における、Ｘ時間後の発光素子の輝度の低下量を示すグラフ。
Claims (12)
- 発光素子を有する発光装置のデューティー比の決定方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．５倍以下の輝度の低下量が得られるデューティー比の範囲内において、前記発光装置のデューティー比を定めることを特徴とするデューティー比の決定方法。 - 発光素子を有する発光装置のデューティー比の決定方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．２倍未満の輝度の低下量が得られるデューティー比の範囲内において、前記発光装置のデューティー比を定めることを特徴とするデューティー比の決定方法。 - 発光素子を有する発光装置の駆動方法であって、
３６％±２０％の範囲内のデューティー比で駆動することを特徴とする発光装置の駆動方法。 - 発光素子を有する発光装置の駆動方法であって、
２０％より高くかつ５０％未満の範囲内のデューティー比で駆動することを特徴とする発光装置の駆動方法。 - 発光素子を有する発光装置の駆動方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．５倍以下の輝度の低下量が得られる範囲内のデューティー比で駆動することを特徴とする発光装置の駆動方法。 - 発光素子をそれぞれ有する画素が複数設けられた発光装置の駆動方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．５倍以下の輝度の低下量が得られる範囲内のデューティー比で駆動し、
前記デューティー比は、全ての前記複数の画素において、前記陽極と陰極に同じ電圧が印加されているかもしくは逆バイアスの電圧が印加されている第１の期間の、１フレーム期間に占める割合を変えることで制御されることを特徴とする発光装置の駆動方法。 - 発光素子をそれぞれ有する画素が複数設けられた発光装置の駆動方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．５倍以下の輝度の低下量が得られる範囲内のデューティー比で駆動し、
前記デューティー比は、前記複数の各画素ごとに、前記陽極と陰極に同じ電圧が印加されているかもしくは逆バイアスの電圧が印加されている第１の期間の、１フレーム期間に占める割合を変えることで制御されることを特徴とする発光装置の駆動方法。 - 発光素子を有する発光装置の駆動方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．２倍未満の輝度の低下量が得られる範囲内のデューティー比で駆動することを特徴とする発光装置の駆動方法。 - 発光素子をそれぞれ有する画素が複数設けられた発光装置の駆動方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．２倍未満の輝度の低下量が得られる範囲内のデューティー比で駆動し、
前記デューティー比は、全ての前記複数の画素において、前記陽極と陰極に同じ電圧が印加されているかもしくは逆バイアスの電圧が印加されている第１の期間の、１フレーム期間に占める割合を変えることで制御されることを特徴とする発光装置の駆動方法。 - 発光素子をそれぞれ有する画素が複数設けられた発光装置の駆動方法であって、
前記発光素子の輝度を特定の値に定めたときの、前記発光素子の電流密度に値するＸ時間後の輝度の低下量と、前記発光素子のデューティー比に対するＸ時間後の輝度の低下量とを積算することで得られる特性において、輝度の低下量の最小値の１．２倍未満の輝度の低下量が得られる範囲内のデューティー比で駆動し、
前記デューティー比は、前記複数の各画素ごとに、前記陽極と陰極に同じ電圧が印加されているかもしくは逆バイアスの電圧が印加されている第１の期間の、１フレーム期間に占める割合を変えることで制御されることを特徴とする発光装置の駆動方法。 - 請求項３乃至請求項１０のいずれか１項において、前記発光素子が発光する期間をビデオ信号により制御することで、階調を表示することを特徴とする発光装置の駆動方法。
- 請求項３乃至請求項１１のいずれか１項において、前記発光素子の輝度をビデオ信号により制御することで、階調を表示することを特徴とする発光装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003139797A JP2004062150A (ja) | 2002-05-17 | 2003-05-19 | 発光装置のデューティー比の決定方法及び該デューティー比を用いた駆動方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142321 | 2002-05-17 | ||
| JP2002166464 | 2002-06-07 | ||
| JP2003139797A JP2004062150A (ja) | 2002-05-17 | 2003-05-19 | 発光装置のデューティー比の決定方法及び該デューティー比を用いた駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004062150A true JP2004062150A (ja) | 2004-02-26 |
Family
ID=31950433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003139797A Pending JP2004062150A (ja) | 2002-05-17 | 2003-05-19 | 発光装置のデューティー比の決定方法及び該デューティー比を用いた駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004062150A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259573A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機ｅｌ装置及びその駆動方法並びに電子機器 |
| JP2007011369A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 電界発光表示装置および電界発光表示装置の駆動方法 |
| JP2008225188A (ja) * | 2007-03-14 | 2008-09-25 | Canon Inc | 発光表示パネルの駆動方法および駆動装置 |
| JP2009133943A (ja) * | 2007-11-29 | 2009-06-18 | Kyocera Corp | 画像表示装置 |
| JP2017032889A (ja) * | 2015-08-05 | 2017-02-09 | 三菱電機株式会社 | Ｌｅｄ表示装置 |
-
2003
- 2003-05-19 JP JP2003139797A patent/JP2004062150A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259573A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機ｅｌ装置及びその駆動方法並びに電子機器 |
| JP2007011369A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 電界発光表示装置および電界発光表示装置の駆動方法 |
| US8289243B2 (en) | 2005-06-30 | 2012-10-16 | Lg Display Co., Ltd. | Light emitting display |
| JP2008225188A (ja) * | 2007-03-14 | 2008-09-25 | Canon Inc | 発光表示パネルの駆動方法および駆動装置 |
| JP2009133943A (ja) * | 2007-11-29 | 2009-06-18 | Kyocera Corp | 画像表示装置 |
| JP2017032889A (ja) * | 2015-08-05 | 2017-02-09 | 三菱電機株式会社 | Ｌｅｄ表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100518294B1 (ko) | 전류 구동형 발광 소자를 갖는 표시 장치 및 그 구동 방법 | |
| KR100515305B1 (ko) | 발광 표시 장치 및 그 표시 패널과 구동 방법 | |
| JP4024557B2 (ja) | 発光装置、電子機器 | |
| KR100515351B1 (ko) | 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법 | |
| US8120555B2 (en) | LED display with control circuit | |
| TWI305338B (en) | Display device and drive method for display panel | |
| US8125473B2 (en) | Electro-luminescence display device | |
| US7379044B2 (en) | Image display apparatus | |
| KR100786545B1 (ko) | 전자 장치 | |
| US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
| US8830147B2 (en) | Display apparatus and electronic device using the same | |
| US8284124B2 (en) | Organic electroluminescent display device and driving method of the same | |
| US20080001974A1 (en) | Organic light emitting diode display and driving method thereof | |
| JPWO2002075710A1 (ja) | アクティブマトリクス型発光素子の駆動回路 | |
| JPWO2002077958A1 (ja) | アクティブマトリクス型発光素子の駆動回路 | |
| JP2003150107A (ja) | 表示装置およびその駆動方法 | |
| JP2005134880A (ja) | 画像表示装置，その駆動方法，及びプリチャージ電圧設定方法 | |
| KR20040076614A (ko) | 표시장치 및 표시장치의 구동방법 | |
| JP2005031643A (ja) | 発光装置及び表示装置 | |
| JP2002278497A (ja) | 表示パネル及びその駆動方法 | |
| JP2003150108A (ja) | アクティブマトリックス基板及びそれを用いた電流制御型発光素子の駆動方法 | |
| JP2007128103A (ja) | 駆動回路及び駆動装置 | |
| KR100589382B1 (ko) | 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법 | |
| JP2004062150A (ja) | 発光装置のデューティー比の決定方法及び該デューティー比を用いた駆動方法 | |
| US20090073094A1 (en) | Image display device |