JPWO2002075710A1 - アクティブマトリクス型発光素子の駆動回路 - Google Patents

Abstract

走査線（６６）と信号線（６７）が交差する近傍に発光素子（１）と映像信号電流供給回路（６２）を形成し、発光素子（１）の電気容量に発光閾値以下の電荷を予め充電する充電回路（２）を設けることで、発光素子（１）が発光開始するまでの時間を短縮する機能を持たせ、それにより発光素子（１）の高速駆動と階調特性を実現する。

Description

技術分野
本発明は、画像表示装置に用いられる発光素子の駆動回路、詳しくは有機及び無機のエレクトロ・ルミネセンス（以下「ＥＬ」という）素子や発光ダイオード（以下「ＬＥＤ」という）等の自発光素子を駆動制御するアクティブマトリクス型発光素子の駆動回路、及びこれを用いたアクティブマトリクス型表示パネルに関する。
背景技術
有機及び無機ＥＬ素子やＬＥＤ等のような発光素子をアレイ状に組み合わせ、ドットマトリクスにより文字表示を行うディスプレイは、テレビ、携帯端末等に広く利用されている。
特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要とせず、視野角が広い等の特徴を有し、注目を集めている。中でも、トランジスタ等とこれらの発光素子とを組み合わせてスタティック駆動を行う、アクティブマトリクス型と呼ばれるディスプレイは、時分割駆動を行う単純マトリクス駆動のディスプレイと比較して、高輝度、高コントラスト、高精細等の優位性を持っており、近年注目されている。
有機ＥＬ素子に関しても、画像に階調性を出すための方式としては、従来の他の発光素子に関する場合と同様に、アナログ階調方式、面積階調方式及び時間階調方式が採用できる。
（１）アナログ方式
従来例として、アクティブマトリクス駆動の発光素子に関して、最も単純な一画素あたり２個の薄膜トランジスタ（以下ＴＦＴと言う）を備えた表示素子の例を図７に示す。図７において、１１は有機ＥＬ素子、１２及び１３はＴＦＴ、１５は走査線、１４は信号線、１７は電源線、１８は接地電位、１９はメモリ容量である。
この駆動回路の動作を以下に説明する。走査線１５によってＴＦＴ１２がオン状態となると信号線１４からの映像データ電圧が１９のメモリ容量に蓄積され、走査線１５がオフしてＴＦＴ１２がオフ状態になっても、ＴＦＴ１３のゲート電極には前記電圧が印加され続ける為、ＴＦＴ１３はオン状態を続ける。
一方ＴＦＴ１３はソース電極が電源線１７と接続され、ドレイン電極が発光素子１１の第１の電極に接続されており、ゲート電極にはＴＦＴ１２のドレイン電極が接続され映像データ電圧が入力される。ＴＦＴ１３のソース電極とドレイン電極間の電流量は前記映像データ電圧によって制御されている。このとき有機ＥＬ素子１１は電源線１７と接地電位１８間に配置され、前記電流量に応じて発光する。
このとき流れる電流量はＴＦＴ１３のゲート電圧に依存し、前記ゲート電圧に対するソース電流の特性（Ｖｇ−Ｉｓ特性）が立ち上がる領域（便宜上ここでは「飽和領域」と呼ぶ）を用いて、アナログ的に電流特性を変化させて発光輝度を変化させている。
この結果、発光素子である有機ＥＬ素子１１の発光輝度は制御され、階調を含めて表示を行うことができる。この階調表現方式を、アナログ的な映像データ電圧を用いて行なうことから、アナログ階調方式という。
現在用いられているＴＦＴには、アモルファスシリコン（ａ−Ｓｉ）方式と多結晶（ポリ）シリコン（ｐ−Ｓｉ）方式があるが、高移動度でかつ素子の微細化が可能であり、またレーザー加工技術の進歩により製造プロセスの低温化が可能となったことから、多結晶シリコンＴＦＴの比重が大きくなっている。しかしながら、一般的に多結晶シリコンＴＦＴは、それを構成する結晶粒界の影響を受けやすく、特に上記飽和領域ではＶｇ−Ｉｓ電流特性がＴＦＴ素子毎にばらつき易い。すなわち、仮に各画素に入力されるビデオ信号電圧が均一であっても、表示にむらが生じてしまうという問題を抱えている。
また、一般に現在のＴＦＴの多くは単にスイッチング素子として用いられていることから、トランジスタの閾値電圧よりかなり高いゲート電圧が印加され、ソース電圧に対するドレイン電流の関係が一定の比例関係となる領域（これを「線形領域」と呼ぶ）で使用されているので、上記の飽和領域でのばらつきの影響を受けにくくなっているのに対し、飽和領域で用いる本方法はよりばらつきの影響を受けやすい。
さらに、この場合、有機ＥＬ素子の輝度−電圧特性に応じて映像データ信号を変化させる必要がある。有機ＥＬ素子の電圧−電流特性は非線形のダイオード特性を示すため、電圧−輝度特性もダイオード特性のように急峻な立ち上がり特性を示す。したがって、映像データ信号にガンマ補正を施す必要があり、駆動制御システムが複雑になる。
（２）面積階調方式
一方、面積階調方式が、文献ＡＭ−ＬＣＤ２０００、ＡＭ３−１に提案されている。これは、一画素を複数のサブ画素に分割し、各サブ画素はオン／オフを行い、オンしている画素の面積によって階調を表現するものである。図８に１画素を６つのサブ画素に分割した場合の平面構成図を示す。
この方式では、各画素はオンオフ制御されるのみで濃淡は出さないため、ＴＦＴは単にスイッチング素子として機能すればよく、ゲート電圧としては閾値電圧よりはるかに高い電圧を印加し、ソース電圧に対するドレイン電流の関係が一定の比例関係となる上記線形領域で用いることができる。したがって、各ＴＦＴは特性が安定した条件で用いられるので、各発光素子の発光輝度も安定する。すなわち、この方式の場合、各発光素子は一定輝度で発光し、発光するサブ画素の面積に応じて階調が制御されることになる。
しかし、この方式では、サブ画素の分割方法に依存したデジタル階調しか出せず、また階調数を増やすためには、分割数を増やしてサブ画素の面積をより小さくしなくてはならない。ところが、仮に多結晶シリコンＴＦＴを用いてトランジスタを微細化したとしても、各画素に配置されたトランジスタ部分の面積が発光部の面積を侵食して画素開口率を下げるため、表示パネルの発光輝度が低下するという問題を生ずる。すなわち、開口率を上げようとすると階調性が落ちることになり、明るさと階調性がトレードオフの関係にあって、結果的に階調性を上げることが困難である。
（３）時間階調方式
また、時間階調方式は、階調を有機ＥＬ素子の発光時間によって制御する方式であり、２０００ＳＩＤ３６．４Ｌで報告されている。
図９は、時間階調方式を採用した従来の表示パネルの一画素部分の回路図の一例である。図９において、１１は有機ＥＬ素子、１０、１２、１３はＴＦＴ、１５は走査線、１４は信号線、１７は電源線、１８は接地電位、１９はメモリ容量、１６はリセット線である。
この回路構成を用いた時間階調方式においては、ＴＦＴ１３がオンしたとき電源線１７からの電圧によって有機ＥＬ素子１１は最高輝度で発光し、次にＴＦＴ１０によってＴＦＴ１３は１フィールドの時間内で適時オンとオフを繰り返し、その発光時間によって階調表示が行われる。
またこの方式では、１フィールドを複数のサブフィールド期間に分け、発光期間を選択して発光時間を調整する。たとえば、８ビット（２５６階調）を表示しようとした場合、発光時間の比が１：２：４：８：１６：３２：６４：１２８の８つのサブフィールド期間の中から選択することになる。そして、各サブフィールド期間の直前に、そのサブフィールドでの発光／非発光を選択するため、その度に全画素の走査線のアドレッシング期間が必要になる。このアドレッシング期間が終了した後に、電源線１７の電圧を一斉に変化させるなどして、表示パネルを全面発光させる。
よってアドレッシング期間内は基本的には非表示であるため、１フィールド内での有効発光期間は、Ｎビット階調表示を行おうとした場合、
（１フィールド期間）−（１画面アドレッシング期間×Ｎ）
となる。そこで相対的に発光時間が短くなり、観察者にとっては表示パネルの発光量が低下することになる。
そのため、１サブフィールド当りの発光量を上げてフィールド全体での発光量を補う必要が生じるが、これには個々の発光素子の発光輝度を上げることが必要であり、発光素子の寿命低下につながる。また、通常の液晶ディスプレイ（ＬＣＤ）では、１フィールドあたり１回のアドレッシングで済むところを、階調ビット回数分だけアドレッシングする必要があるため、より高速のアドレッシング回路が必要になる。
本発明は、以上のような発光素子の駆動上の課題を解決して、アクティブマトリクス型発光素子の安定な階調表示を行うための、新規な駆動回路を提供しようとするものである。
上記のように、発光素子をＴＦＴを用いて駆動するためには、幾つもの課題がある。特に、ＴＦＴを短時間でオンオフさせる動作を行なおうとすれば、ＴＦＴのより過渡応答的な駆動特性領域を利用することになり、ＴＦＴ特性のばらつきが大きく影響する。
その一つの解決方法は、ＴＦＴの動作時間を少しでも長くすることであり、別の解決方法は、オンオフ時に流す電流量を少なくすることである。
そこで先ず発光素子の電気的状況を簡単に説明する。
有機ＥＬ素子の素子構成は、陽極と陰極の間に発光層や電子輸送層、ホール輸送層などの有機層を積層した構成である。これら異なるエネルギーバンド構造を持つ材料の接合により、材料の接合界面には必ず接合容量が生じる。それらの膜厚は１００ｎｍ程度であり、電極間の電気容量は合成容量として約２５ｎＦ／ｃｍ^２であることから、１００μｍ×１００μｍの画素は約２．５ｐＦの容量を持つことになる。この値は液晶素子などと比べても非常に大きい。
これがマトリクス配置されたときには、上記発光素子が並列に画素分だけ配置されるために、外部駆動回路にとっては大きな負荷になる。また外部駆動回路から出力された信号は、上記の素子容量と配線抵抗に応じた波形のなまりを生じ、発光素子などに実効的な電圧がかかる期間を短くする要因となっている。
本発明者らは、発光素子の電気容量の充電時間が、発光素子の実質的な応答速度に影響することを見出し、これを軽減しようとした。
今仮に電流源からの電流により発光素子を駆動する場合を考えると、電流は先ず上記電気容量を充電した後に電極間の電位差を定めることになり、これが所定の閾値電圧に達した後に電子の注入が始まって発光が起こる。上記電気容量の充電時間を見積もると以下のようになる。
有機ＥＬ素子の最大発光効率を得るための駆動電流値は、１００μｍ×１００μｍの画素サイズに対して、およそ２〜３μＡである。
アナログ階調方式で８ビット階調を得ようとすると、そのときの最小電流は、２〜３μＡ÷２^８≒８〜１２ｎＡとなる。
最小の発光輝度を得るために電流源から上記８〜１２ｎＡの電流を流す場合、上記電気容量を充電するために要する時間を見積もる。
一般的に有機ＥＬ素子の発光閾値電圧は２〜３Ｖであり、
電気容量Ｃ×閾値電圧Ｖｔｈ＝最小電流Ｉｍｉｎ×時間ｔ
の関係より、
時間ｔ＝２．５ｐＦ×２〜３Ｖ／８〜１２ｎＡ
≒４２０μｓ〜９４０μｓ
となる。
一般的な走査線４００本程度のＶＧＡクラスの表示装置についてみると、走査線１本当たりの選択時間は約３０μｓであるので、上記時間ではＶＧＡクラスの画像表示装置においても再暗状態の発光ができず、表示装置としては不満足なものである。
一方、時間階調方式は、各発行素子の最高輝度での発光時間を１フレーム内でオン／オフさせて階調を得る方式であるが、いま、最小輝度を与える発光時間階調の場合を考える。８ビット階調を得ようとすると、最小オン時間は、１フィールドを６０Ｈｚとして計算すると、
１／６０÷２^８≒６５μｓ
となる。画素サイズを上記と同様とすると、電流源からは最大電流を与えたとして、発光までに要する時間ｔは、
ｔ＝２．５ｐＦ×２〜３Ｖ÷２〜３μＡ
≒１．７〜３．７５μｓ
となり、発光時間に対して重大な影響はないことになる。
しかしながら、前述のように長寿命化や低消費電力化のために発光効率向上の研究開発がなされており、将来の目標値は１００〜２００ｎＡで最大効率を得ることにある。
この場合、発光までに要する時間ｔは、
ｔ＝２５〜７５μｓ
となり、時間階調方式でも最小輝度の発光を得ることができなくなることが予想される。
発明の開示
本発明は、上記課題に鑑みて創案されたものであり、その目的は、有機ＥＬ素子の高速駆動と階調特性を実現し、高品位なアクティブマトリクス型発光素子の駆動回路、及びこれを用いたアクティブマトリクス型表示パネルを提供することにある。
そのため、上記電気容量を予め充電しておく予備充電回路を各発光素子に配置し、走査選択時間の前に電気容量を充電し、次の選択時間に於いて発光閾値電圧以上の電荷を充電する駆動方法を採用した。
上記の目的を達成すべく、本発明に係るアクティブマトリクス型発光素子の駆動回路は、基板上に走査線と信号線とがマトリクス状に形成され、該走査線と該信号線との交差点近傍に少なくとも１つの発光素子と前記発光素子を発光させるための映像信号電流供給回路を有するアクティブマトリクス型発光素子の駆動回路であって、
前記発光素子に発光閾値電圧以下の電圧及び／又は最小発光輝度電流以下の電流を印加することができる充電回路を有することを特徴とするアクティブマトリクス型発光素子の駆動回路であって、発光閾値電圧以下の電圧と最小発光輝度電流以下の電流をいずれか一方または両方同時に印加することが可能である駆動回路である。
また、前記発光閾値電圧以下の電圧が、電源電圧に対する抵抗素子またはスイッチング素子と発光素子の直流抵抗分割による分圧によって生成されることを特徴とした駆動回路である。
さらに本発明は、前記最小発光輝度電流以下の電流が、電源電圧に対する抵抗素子またはスイッチング素子の電気的な制限抵抗によって生成されることを特徴とした駆動回路である。
また前記充電回路による充電が、発光素子の非発光期間に行なわれることを特徴とした駆動回路である。
さらに前記充電回路が、スイッチング素子と基準電圧源から構成されたことを特徴としている。
あるいは前記映像信号電流供給回路は、薄膜トランジスタにより構成されたソースフォロア回路を含むことを特徴とした駆動回路や、カレントミラー回路を含むことを特徴としている。
発明の実施の形態
以下、本発明の実施の形態を具体的な実施例により説明するが、本発明はこれらの実施例に限るものではない。
実施例１
図１Ａと図１Ｂは、本発明に係るアクティブマトリクス型発光素子の駆動回路における第１の実施例を示す構成図であり、図１Ａは電源線７と発光素子１の間に抵抗素子２を接続しており、図１Ｂはその抵抗素子を薄膜トランジスタ（ＴＦＴ）で構成している。
本実施例の駆動回路は、基板上に走査線と信号線がマトリクス状（これは図１Ａ及び図１Ｂには示していない）に形成され、これら走査線と信号線が交差する各点の近傍に、抵抗素子２と映像信号電流供給回路６とその映像信号電流により発光する発光素子１とを有する単位画素が形成された駆動回路である。
発光素子１としては、少なくとも発光層を含む複数の材料から構成された有機ＥＬ素子が採用されており、この有機ＥＬ素子の各構成材料によって形成された電気容量に、発光閾値以下の電荷を予め充電する（プリチャージ）機能が設けられている。
この電気容量とは、有機ＥＬ素子を構成する発光層や電子輸送層等の異種材料間の界面に存在する接合容量などが合成された容量のことである。
図１Ａにおいて、抵抗素子２の一方の電極は、電源線７に接続されているが、原理的には図１Ａの構成に限定されることなく、別の電源に接続されていても良い。
電源線７と接地電位８の間に抵抗素子２と映像信号電流を供給するための電流供給回路６が並列接続され、かつ発光素子がそれらと直列に配置されている。
当該発光素子が選択されている期間には、電源線にはハイレベルの電圧が供給されて発光素子が発光するが、非選択期間には電源線にはローレベルの電圧が印加される。このとき抵抗素子２と発光素子１にはこれらの直流抵抗分割による電圧が発生し、発光素子が充電されることになる。この電圧は発光素子の発光閾値電圧以下の値であることが必要である。実際には発光素子のコンダクタンスは発光閾値電圧以下ではかなり小さいので、上記抵抗素子の抵抗値はかなり高い値になるが、抵抗値を決めることは容易である。
また発光閾値電圧を超える電圧を印加しておいて、電流を制限して発光を抑制することも可能である。例えば２５６階調を表示する時に、最小発光輝度の数分の一しか流せない制限抵抗を配置し、微弱な電流を流しておく。この方法によっても発光素子は充電されるが、観察者は発光していることを認識できないので、上記方法に比べてプリチャージの効果がより発揮されることになる。
その後、発光素子の電圧が変動することがあっても、常に抵抗を介して電流が供給され続けるので、電気容量は常に閾値電圧以下の電圧で充電され続ける。
本実施例で用いた抵抗素子の抵抗値は約９×１０^８Ωに設定したが、上記抵抗分割によって発光素子の発光閾値電圧以下の値をとれる条件であれば、作製プロセスなどのマージンを見て抵抗値を決めればよい。
また本実施例では、電源線７を共通に利用して抵抗素子を配置しているので、プリチャージ用の電源線を別に持つ必要はない。
以上のように設定した駆動回路において、有機ＥＬ素子の発光閾値をＶｔｈとし、発光素子の電気容量をＣ、発光電流をＩ、プリ設定電圧値をＶｒとすると、駆動回路から見た充電量は閾値電圧とプリチャージ電圧の差を充電すればよく、よって発光までに要する時間ｔは以下のように示される。
ｔ＝（Ｖｔｈ−Ｖｒ）×Ｃ／Ｉ
ここで、発光電流が１００ｎＡの場合を想定すると、本実施例では、
Ｖｔｈ−Ｖｒ＝２−０．５＝１．５Ｖ
となるように抵抗値が設定されている。通常の有機ＥＬ素子の電気容量Ｃは、１００μｍ角の素子サイズを想定すると、約２．５ｐＦ程度となる。したがって、発光までに要する時間ｔは、
ｔ＝１．５Ｖ×２．５ｐＦ／１００ｎＡ＝３７．５μｓ
となり、充電時間を短縮することができる。
図１Ｂは、スイッチング素子を利用した例を示すものである。ＴＦＴのチャネル長Ｌとチャネル幅Ｗを変えて、上記抵抗値に合わせることで、抵抗素子と同様に機能することが可能となる。予め、あるＷ／ＬサイズのＴＦＴの電流−電圧特性を測定し、その特性をもとにＴＦＴのサイズを決めればよい。
実施例２
図２は、本発明の構成要素である画素回路の第２の実施例を表す図面である。高速化のために有機ＥＬ素子１にバイアス電流を流しておくための定電流回路２０を付加している。定電流回路２０の第１電極は、有機ＥＬ素子１のカソード電極に接続され、第２電極は接地線８に接続されている。電源線７と接地電位８の間に定電流回路２０と有機ＥＬ素子１が直列に配置されており、定電流回路２０は発光輝度を一定値以下、例えば最小発光輝度の数分に一の電流に制限する機能を有している。こうすることで、バイアス電流は有機ＥＬ素子１の最小発光輝度電流よりも少なく設定しておき、予め有機ＥＬ素子１の電気容量を充電するのに利用することができる。発光素子を光らせるには、ＴＦＴ２をオフして、ＴＦＴ３をオンすることが必要である。
このように有機ＥＬ素子の電気容量を予め充電しておくことにより、本来の発光輝度を与える電圧と電流を短時間で供給することができる。
実施例３
図３は、本発明に係るアクティブマトリクス型発光素子の駆動回路における第３の実施例を示す構成図である。
本実施例の駆動回路は、基板上に走査線（不図示）と信号線４がマトリクス状に形成され、これら走査線と信号線４が交差する各点の近傍に、映像信号電流供給回路６とその映像信号電流により発光する発光素子１とを有する単位画素を形成する駆動回路である。
図示するように、有機ＥＬ素子１の一方の電極には、ＴＦＴ２の電源線７から見たときのソース電極が共通接続されている。この有機ＥＬ素子１の他方の電極は、電源としての接地電位８に接続されている。また、上記ＴＦＴ２のドレイン電極は、基準電圧源９に接続されている。さらに、有機ＥＬ素子１に共通接続されたＴＦＴ２のソース電極は、単位画素ごとに設けられた当該有機ＥＬ素子１への映像信号電流を供給する電流供給回路６の出力に接続されている。
これは、基準電圧源９により、発光素子の接合容量をプリチャージしていることに他ならない。また基準電圧源９の電圧値は、上述の通り有機ＥＬ素子の発光閾値電圧以下であり、表示には寄与しない。
本実施例では、第１及び第２の実施例とは異なり、プリチャージ用の電流（電荷）を常時流し続ける必要がなく、結果として、トータルの消費電流を小さくできるメリットがある。すなわち、プリチャージは、実際の映像信号電流を有機ＥＬ素子に流す直前までの期間にすればよく、たとえばマトリクス型表示素子に場合、映像信号転送のために各走査線が選択される直前でもよいし、映像表示期間のブランキング期間に行っても良い。
上記実施例においては、基準電源電圧はＶｒｅｆ＝１．５Ｖである（Ｖｔｈ＝２Ｖとする）から、接合容量のプリチャージにかかる時間ｔｐは、
ｔｐ＝１．５×２．５ｐＦ／Ｉｄ
である。
ここで、ＴＦＴ２のコンダクタンスは、ＴＦＴ２のサイズ、信号線４の電圧などを調整することで、１０μＡ程度の電流を流すことが可能であるようにしておく。したがって、ＴＦＴ２を通じたプリチャージに要する時間ｔｐは、
ｔｐ＝１．５×２．５ｐＦ／１０μＡ＝３７５ｎｓ
となり、極めて短時間であるために実際の表示期間には何ら影響を与えない。
実施例４
図４は、本発明に係るアクティブマトリクス型発光素子の駆動回路における第４の実施例を示す構成図であり、図３における電流供給回路にＴＦＴにより構成したソースフォロア回路を用いたものである。同一の符号を付した構成要素は同一の機能を有する。
本実施例の駆動回路では、走査線６６とデータ線６７により選択されるＴＦＴ６１、メモリ容量６５、ソースフォロア回路を構成するＴＦＴ６２により構成されている。すなわち、電流供給回路がＴＦＴ６２により構成されたソースフォロア回路を含んでいるものである。
この回路は、従来例である図７の駆動回路と基本的構成は同じである。従来例と異なるところは、ソースフォロア回路を構成するＴＦＴ６２の出力が、有機ＥＬ素子１のみならず、基準電圧源９に接続されたＴＦＴ２にも共通接続されていることである。
本実施例でも実施例３と同様に、基準電圧源９とＴＦＴ２によるプリチャージ回路を設けることにより、８ビットという高階調を行う時間階調表示に対しても充分応答する駆動回路を実現することができる。
実施例５
図５は、本発明に係るアクティブマトリクス型発光素子の駆動回路における第５の実施例を示す構成図であり、図３における電流供給回路に、ＴＦＴにより構成したカレントミラー回路を用いたものである。同一の符号を付した構成要素は同一の機能を有する。
本実施例の駆動回路では、走査線６６とデータ線６７により選択されるＴＦＴ６１、メモリ容量６５、カレントミラー回路を構成するＴＦＴ６４、一方の電極がメモリ容量６５に接続され他方の電極がＴＦＴ６１の一方の電極に接続されたＴＦＴ６２、及び一方の電極がメモリ容量６５に接続され他方の電極がＴＦＴ６２の制御電極に接続されたＴＦＴ６３により構成されている。すなわち、電流供給回路が、ＴＦＴ６４により構成されたカレントミラー回路を含んでいる。この回路部分は、たとえば日本登録特許第２９５３４６５号に記載された、アナログ階調方式による駆動用の駆動回路と同じである。
従来と異なるところは、カレントミラー回路を構成するＴＦＴ６４の出力が発光素子１のみならず、基準電圧源９に接続されたＴＦＴ２にも共通接続されていることである。
本実施例では、ＴＦＴ２によるプリチャージ機能に関しては先に説明した回路と同様に、このプリチャージ回路を設けることにより、低輝度表示時の定電流駆動時においても充分高速に応答する駆動回路を実現することができる。
実施例６
図６は、本発明に係るアクティブマトリクス型表示パネルの一実施例の平面配置を示す構成図である。図６では、簡略化するために２×２のマトリクス回路を示したが、行列数に制限がないことは明らかである。本発明の表示パネルは、マトリクス状に配置された複数の画素部を備え、これら複数の画素部に上記実施例１から実施例５のいずれかの駆動回路をそれぞれ含むとともに、有機ＥＬ素子１がそれぞれ配置されているものであり、図６は実施例３の駆動回路をマトリクス状に配置したものである。
走査線３が選択されると、映像信号線５から映像信号が転送され、その信号に基づいて映像信号電流供給回路６から信号電流が有機ＥＬ素子１に供給される。走査線選択前に同じ画素に相当する信号線４を選択してＴＦＴ２をオンにし、有機ＥＬ素子１にプリチャージを行なう。次の走査線３を選択するときにも、同様の動作を繰り返す。このようにして、マトリクス表示パネルを動作させる。
また本実施例では、プリチャージを画素選択の直前に行ったが、選択の直前である必要はなく、例えば前の行を選択している期間に次の行のプリチャージを行ってもよい。また、画素選択の直前に行う場合、映像信号期間のブランキング期間内にプリチャージを行ってもよい。ただし、表示パネルの消費電力をより下げるために、本実施例のようにプリチャージの期間を限定した方が効果的である。
映像信号電流供給回路６は、たとえば実施例４または実施例５において説明した回路を用いることができる。上記実施例３に示した回路に代表される時間階調方式の駆動回路を用いる場合、プリチャージ期間を新たに設けることによって、表示期間がさらに減少することが懸念されるが、前述したように、プリチャージに要する時間はサブマイクロ秒であり、実際上の問題はない。
また本実施例では、実施例３の駆動回路に基づいてマトリクス表示パネルを構成したが、実施例１の駆動回路に基づいて構成したような場合には、たとえば抵抗素子２を用いる関係で、表示パネル全体に常にプリチャージ用の電流が流れてしまう。しかしプリチャージ電流は微小電流であるために、この場合も表示パネル全体の消費電流には大きな影響を及ぼさない。この場合は、ＴＦＴを作らずに抵抗素子を形成するだけでよいため、表示パネルの作成が簡単になる。
以上説明したように、本発明によれば、発光素子の発光閾値電圧以下の電圧を発光に先立って印加することにより、発光までに要する時間を短縮することが可能となり、選択時間内に有効に発光させることが可能となる。これによって表示パネルの階調性、動画質表示性などの表示品質に優れた表示パネルを実現することが可能となる。
【図面の簡単な説明】
図１Ａ及び図１Ｂは、本発明の実施例１におけるアクティブマトリクス型発光素子の駆動回路を示す構成図である。図１Ａ及び図１Ｂにおいて、１は有機ＥＬ素子（発光素子）、２は抵抗素子（ＴＦＴ）、６は映像信号電流供給回路、７は電源線、８は接地電位である。
図２は、本発明の第２の実施例を示す回路構成の説明図である。
図３は、本発明の実施例３におけるアクティブマトリクス型発光素子の駆動回路を示す構成図である。図３において、１は有機ＥＬ素子、２はＴＦＴ、４は信号線、６は映像信号電流供給回路、７は電源線、８は接地電位、９は基準電源である。
図４は、本発明の実施例４におけるアクティブマトリクス型発光素子の駆動回路を示す構成図である。
図５は、本発明の実施例５におけるアクティブマトリクス型発光素子の駆動回路を示す構成図である。
図６は、本発明の実施例６におけるアクティブマトリクス型表示パネルの構成図である。図６において、１は有機ＥＬ素子、２はＴＦＴ、３は走査線、４はＴＦＴ２を駆動するための信号線、５は映像信号線、６は各画素のアドレッシングと発光素子を駆動するための映像信号電流供給回路、８は発光素子の電源、９は基準電源である。
図７は、従来のアナログ階調方式の駆動回路を示す構成図である。
図８は、従来の面積階調方式の駆動回路を示す構成図である。
図９は、従来の時間階調方式の駆動回路を示す構成図である。

Claims (11)

1. 基板上に走査線と信号線とがマトリクス状に形成され、該走査線と該信号線との交差点近傍に少なくとも１つの発光素子と前記発光素子を発光させるための映像信号電流供給回路を有するアクティブマトリクス型発光素子の駆動回路であって、
   前記発光素子に発光閾値電圧以下の電圧及び／又は最小発光輝度電流以下の電流を印加することができる充電回路を有することを特徴とするアクティブマトリクス型発光素子の駆動回路。
2. 前記発光閾値電圧以下の電圧が、電源電圧に対する抵抗素子またはスイッチング素子と発光素子の分圧によって生成されることを特徴とする請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
3. 前記最小発光輝度電流以下の電流が、電源電圧に対する抵抗素子またはスイッチング素子の制限抵抗によって生成されることを特徴とする請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
4. 前記スイッチング素子が薄膜トランジスタであることを特徴とする請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
5. 前記充電回路による充電が、発光素子の非発光期間に行なわれることを特徴とする請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
6. 前記充電回路による充電が、発光素子の発光期間と非発光期間のいずれでも行なわれることを特徴とする請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
7. 前記充電回路が、スイッチング素子と基準電圧源から構成されたことを特徴とする請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
8. 前記映像信号電流供給回路は、薄膜トランジスタにより構成されたソースフォロア回路を含むことを特徴とする、請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
9. 前記映像信号電流供給回路は、薄膜トランジスタにより構成されたカレントミラー回路を含むことを特徴とする、請求項１に記載のアクティブマトリクス型発光素子の駆動回路。
10. マトリクス状に配置された複数の画素部を備え、該複数の画素部に請求項１に記載の駆動回路をそれぞれ含むとともに、発光素子がそれぞれ配置されていることを特徴とするアクティブマトリクス型表示パネル。
11. 請求項１に記載の前記充電回路による充電が、発光素子の非発光期間に行なわれることを特徴とするアクティブマトリクス型発光素子の駆動方法。

Images