JP2005505802A

JP2005505802A - 発光素子駆動回路

Info

Publication number: JP2005505802A
Application number: JP2003537033A
Authority: JP
Inventors: 義行奥田
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 2001-09-20
Filing date: 2002-09-11
Publication date: 2005-02-24
Also published as: KR20040035842A; EP1428200A2; KR100695639B1; WO2003034381A3; AU2002337496A1; US20040239654A1; WO2003034381A2; CN1555548A

Abstract

ディスプレイパネルはマトリック状に配置された多数の発光セルを有する。発光セルには少なくとも１つの駆動回路が設けられている。各セルの発光素子駆動回路を構成するカレントミラー回路は、基準電流源を駆動する１次側トランジスタと発光素子を駆動する２次側トランジスタを所定のパルス信号で切り換える。かかる操作によって、各セルにおけるペアトランジスタ間のミラー比のバラツキを均一化する。よって、駆動装置は、発光セル間の揮度のバラツキの少なくすることができる。

Description

【技術分野】
【０００１】
本発明は、表示パネルにマトリクス状に配置された発光素子をＯＮ／ＯＦＦ制御する発光素子駆動回路に関する。
【背景技術】
【０００２】
パソコンや各種のデータ端末において、例えば有機エレクトロルミネッセンス素子（以下、単に“有機ＥＬ素子”と称する）などの発光素子を表示セルとして用い、これをマトリクス状に敷設して画像等を表示する表示パネルが広く利用されている。そして、かかる発光素子の駆動回路としては、表示パネル内に発光素子と共に一体成形が可能なＴＦＴ(Thin Film Transistor：薄膜トランジスタ)回路が用いられることが多い。
【０００３】
ところで、一般のシリコン半導体のウェハーでは、ウェハー上で隣接するトランジスタペアの特性がほぼ均一になることが知られている。しかし、有機ＥＬ素子の駆動回路として一般に用いられる低温ポリシリコンＴＦＴにおいては、形成された各トランジスタの電気的な特性上のバラツキが大きくなるという欠点が有る。このためＴＦＴでは、隣接するトランジスタ間においてさえも、その相互コンダクタンス（いわゆる[Vg-Id]特性）が大きく異なる場合がある。従って、ＴＦＴによる発光素子の駆動回路を表示パネルに用いると、各々のセルにおける有機ＥＬ素子駆動電流にバラツキが生じ画質が著しく劣化するおそれがある。
【０００４】
かかる有機ＥＬ素子駆動電流のバラツキを解消すべく、各セルの有機ＥＬ素子駆動電流を均一にする方法が特開２００１−１４７６５９号公報（公開日：２００１年５月２９日）及び特開２００１−０８５９８８号公報（公開日：２００１年３月３０日）に開示されている）。
【０００５】
これらの従来技術は、いわゆるカレントミラー回路を利用して有機ＥＬ素子駆動電流を所定の基準電流値に置換するものであり、その回路構成の概略を図１に示す。
【０００６】
図１において、Ｑａ及びＱｂはＴＦＴ回路によるトランジスタであって、各々のドレイン端子は電源に接続されており、トランジスタＱａのソース端子には基準電流源Ｉｒｅｆが、トランジスタＱｂのソース端子には負荷となる有機ＥＬ素子がそれぞれ接続されている。また、トランジスタＱａとＱｂのゲート端子は互いに接続されており、トランジスタＱａのゲート端子とソース端子も共に接続されている。即ち、トランジスタＱａとＱｂは、カレントミラー回路を構成していることになる。尚、同図に示す駆動回路は、表示パネルの１セル（１画素）分の回路構成を示すものであることは言うまでもない。
【０００７】
図１に示す駆動回路の動作を以下に説明する。
【０００８】
先ず、トランジスタＱａ及びＱｂのドレイン電流を各々Ｉｄａ及びＩｄｂとすれば、カレントミラー回路における鏡像電流効果より、
Ｉｄａ≒Ｉｄｂ
なる関係が成立する。一方、各トランジスタのドレイン電流とソース電流はほぼ等しく、トランジスタＱａのソース電流は基準電流源Ｉｒｅｆであり、トランジスタＱｂのソース電流は有機ＥＬ素子の駆動電流Ｉｅｌであるので、
Ｉｄａ≒Ｉｒｅｆ
Ｉｄｂ≒Ｉｅｌ
なる関係が成立する。
【０００９】
以上の諸式をまとめると、
Ｉｒｅｆ≒Ｉｅｌ
となり、１つのセルにおける有機ＥＬ素子の駆動電流Ｉｅｌは、駆動回路を構成するトランジスタＱａ及びＱｂの特性による影響を受けずに、基準電流源Ｉｒｅｆの値のみによって決定されることになる。
【００１０】
つまり、図１に示す回路によれば、表示パネルを構成する各々のセルにおける有機ＥＬ素子駆動電流Ｉｅｌを所定の基準電流Ｉｒｅｆに均一化することが可能となり、各セルにおける発光輝度のバラツキをある程度に抑えることができる。
【００１１】
しかしながら、前述のように低温ポリシリコンＴＦＴにおいては、隣接トランジスタ間の特性のバラツキが大きいので、図１のカレントミラー回路を構成するペアトランジスタの電気的特性が同一にはならない。このため、カレントミラー回路において１次側電流と２次側電流との比率を示すミラー比；Ｍｒ（Ｍｒ＝２次側電流／１次側電流）が正確に１とはならない。
【００１２】
従って、カレントミラー回路における１次側電流、すなわち基準電流源Ｉｒｅｆの値が安定していても同回路の２次側電流、即ち有機ＥＬ素子の駆動電流Ｉｅｌは、
Ｉｅｌ＝Ｉｒｅｆ×Ｍｒ≠Ｉｒｅｆ
となり、各々のセル毎の有機ＥＬ素子駆動電流に差異が生じてしまう。これによって、表示パネルを構成する各セルの輝度が不均一となり、画面上に砂をばら撒いたような輝度のバラツキパターンが生ずる不具合となる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の１つの目的は、表示パネル構成する各々の発光セル間における輝度のバラツキの少ない発光素子駆動回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明の発光素子駆動回路は、１次側トランジスタと２次側トランジスタとからなるカレントミラー回路を用いて、発光素子を所定の電流値で駆動する発光素子駆動回路であって、
前記電流値の大きさを定める基準電流源と、前記１次側トランジスタと前記発光素子または前記基準電流源との切換、および前記２次側トランジスタと前記基準電流源または前記発光素子との切換を行うスイッチング手段と、前記スイッチング手段による前記１次側および前記２次側各々のトランジスタにおける切換を互いに同期して行わしめる切換制御手段とを含むことを特徴としている。ディスプレイパネルはマトリックス状に配置された多数の発光セルを有する。発光セルには１つの駆動回路が設けられている。
【発明の効果】
【００１５】
表示パネルを構成する各セルにおける発光素子駆動電流を均一化することができるので、表示パネル上の画素間の輝度のバラツキが少ない高画質表示パネルを実現することが可能となる。
【発明を実施するための形態】
【００１６】
本発明の実施例を図２−図８に基づいて説明する。
【００１７】
本発明による有機ＥＬ素子駆動回路の第１の実施例を図２の回路図に示す。
【００１８】
先ず、図２に基づいて本実施例の構成を説明する。同図において、Ｑ１（１０）およびＱ２（２０）は、ＴＦＴによるトランジスタ機能素子であり、例えばバイポーラトランジスタやＦＥＴ(Field Effect Transistor;電界効果トランジスタ)で構成されている。尚、以下の記述においてはこれらの機能素子を総称して単に“トランジスタ”と呼称する。
【００１９】
トランジスタＱ１（１０）及びＱ２（２０）のドレイン端子は、それぞれ電源に接続されており、そのゲート端子は互いに接続され後述するスイッチング素子ＳＷ１及びＳＷ２を介して各々のソース端子に接続されている。つまり、トランジスタＱ１（１０）及びＱ２（２０）は、いわゆるカレントミラー回路を構成しており、１次側のトランジスタＱ１（１０）に流れるドレイン電流とほぼ等しい電流を、常に２次側のトランジスタＱ２（２０）のドレイン電流として供給する機能を有している。
【００２０】
スイッチング素子ＳＷ１（３０）およびＳＷ２（４０）もＴＦＴによるスイッチング素子であり、上記のトランジスタＱ１（１０），Ｑ２（２０）と同様に、例えばバイポーラトランジスタやＦＥＴで構成されている。これらのスイッチング素子は、いわゆるオルタネイト切換を行うスイッチ機能を有し、外部からの切換制御信号の信号レベルに応じて２つのスイッチが連動して切換動作を行う。これらのスイッチング素子は、各々が１つのコモン端子（以下、単に“ｃ端子”と称する）と、２つの独立したａ端子及びｂ端子を備え、前記切換信号のレベルに応じてｃ端子をａ端子又はｂ端子の双方に交互に切り換えて接続する。尚、本実施例においては、切換制御信号レベルが“Ｈｉｇｈ”のときにｃ端子とａ端子が接続され、“Ｌｏｗ”のときにｃ端子とｂ端子とが接続されるものと仮定する。
【００２１】
これらのスイッチング素子において、スイッチング素子ＳＷ１（３０）のｃ端子はトランジスタＱ１（１０）のソース端子に、スイッチング素子ＳＷ２（４０）のｃ端子はトランジスタＱ２（２０）のソース端子に各々接続されている。また、スイッチング素子ＳＷ１（３０）のａ端子及びスイッチング素子ＳＷ２（４０）のｂ端子は、ともに後述する基準電流源（５０）と、トランジスタＱ１（１０）及びＱ２（２０）各々のゲート端子とに接続されている。一方、スイッチング素子ＳＷ１（３０）のｂ端子とスイッチング素子ＳＷ２（４０）のａ端子は、ともに後述する有機ＥＬ素子（６０）に接続されている。
【００２２】
スイッチング素子ＳＷ１による端子ａ−ｂ間のスイッチ動作は高速で行われる。同様に、スイッチング素子ＳＷ２による端子ａ−ｂ間のスイッチ動作は高速で行われる。また、スイッチング素子ＳＷ１のスイッチ動作はスイッチング素子ＳＷ２のスイッチ動作と同期して行われる。
【００２３】
基準電流源（５０）は、ＴＦＴによるトランジスタ素子から構成された定電流回路であり、印加される電圧値の如何に関わらず常に一定の電流値Ｉｒｅｆを流す機能を有している。
【００２４】
また、有機ＥＬ素子（６０）は、有機ＥＬを利用した発光素子であり、所定の駆動電流Ｉｅｌが流れると発光現象を呈する。
【００２５】
続いて、図２に示す実施例の回路における動作を以下に説明する。
【００２６】
尚、ディスプレイパネルは多数のセルを有し、各セルは１つの発光素子を有し、その内の１つまたは幾つかの発光素子が選択されて発光する。発光素子の選択はディスプレイパネルに供給される選択信号によりなされる。
【００２７】
先ず、図２の回路において、スイッチング素子ＳＷ１（３０）及びＳＷ２（４０）に対する切換制御信号としては、“Ｈｉｇｈ”及び“Ｌｏｗ”のレベルを交互に繰り返す波形のパルス信号が印加されるものと仮定する。このようなパルス信号としては、例えば、表示画面の１フレーム毎或いは、１サブフレーム毎に“Ｈｉｇｈ”及び“Ｌｏｗ”のレベルを交互に繰り返すパルス波形を想定しても良い。
【００２８】
先ず、切換制御信号として“Ｈｉｇｈ”レベルのパルス波形が図２に示す各スイッチング素子ＳＷ１（３０）及びＳＷ２（４０）に印加されたものと仮定する。前述のように、切換制御信号が“Ｈｉｇｈ”レベルのとき、スイッチング素子ＳＷ１（３０）及びＳＷ２（４０）では各々のｃ端子がａ端子側に切り替わる。このため、トランジスタＱ１（１０）のソース端子には基準電流源（５０）が接続され、トランジスタＱ２（２０）のソース端子には有機ＥＬ素子（６０）が接続されることになる。
【００２９】
これによって、トランジスタＱ１（１０）を流れるドレイン電流を基準電流源（５０）の電流値Ｉｒｅｆと為すゲート−ソース間電圧がトランジスタＱ１（１０）に発生する。トランジスタＱ１（１０）とＱ２（２０）のゲート端子は互いに接続されているので、前記ゲート−ソース間電圧はトランジスタＱ２（２０）にも加わり、トランジスタＱ２（２０）ではこれに見合ったドレイン電流が流れる。このとき各々のトランジスタにおけるドレイン電流の値をそれぞれＩｄ１およびＩｄ２とし、これら２つのトランジスタから成るカレントミラー回路のミラー比偏差をｘ（０≦│ｘ│≪１）とすると、これらの電流の間には次式の関係が成立する。
【００３０】
Ｉｄ１：Ｉｄ２＝１：（１＋ｘ） …（１）
従って、ミラー比偏差ｘの絶対値が小さいほど、Ｉｄ１とＩｄ２との差異が小さくなる。カレントミラー回路を構成するペアトランジスタの特性が完全に揃っている場合はｘ＝０、すなわち、Ｉｄ１＝Ｉｄ２となることは言うまでもない。
【００３１】
前述の如く、カレントミラー回路においては、１次側および２次側の各々のトランジスタを流れるドレイン電流とソース電流がほぼ等しくなる。このため、両トランジスタのドレイン電流Ｉｄ１及びＩｄ２を、それぞれのソース電流であるＩｒｅｆ及びＩｅｌに置き換えると（１）式は次のように表すことができる。
【００３２】
Ｉｅｌ＝Ｉｒｅｆ×（１＋ｘ） …（２）
次に、スイッチング素子ＳＷ１（３０）及びＳＷ２（４０）に印加される切換制御信号のパルス波形のレベルが“Ｈｉｇｈ”から“Ｌｏｗ”に移行した場合を想定する。
【００３３】
この場合、両スイッチング素子のｃ端子はａ端子からｂ端子に切り替わる。つまり、トランジスタＱ１（１０）のソース端子に有機ＥＬ素子（６０）が接続され、トランジスタＱ２（２０）のソース端子に基準電流源（５０）が接続されることになる。これに伴い、トランジスタＱ２（２０）では、そのドレイン電流がＩｒｅｆとなるようなゲート−ソース間電圧が発生し、かかる電圧は同時にトランジスタＱ１（１０）にも加わり、それに見合ったドレイン電流がトランジスタＱ１（１０）に生ずる。
【００３４】
従って、上記の（１）及び（２）式の場合と同様にして、有機ＥＬ素子（６０）を流れる駆動電流Ｉｅｌと、基準電流源（５０）における基準電流値Ｉｒｅｆとの関係を求めると次式のようになる。
【００３５】
Ｉｅｌ＝Ｉｒｅｆ／（１＋ｘ） …（３）
一方、スイッチング素子ＳＷ１（３０）及びＳＷ２（４０）に印加される切換制御信号は、前述の如く、パネル表示画面の１フレーム毎或いは、１サブフレーム毎に“Ｈｉｇｈ”または“Ｌｏｗ”のレベルを交互に繰り返すパルス波形である。ところで、このパルス波形の衝撃係数(duty factor)を１／２と仮定すると、かかるパルス波形における“Ｈｉｇｈ”レベルと“Ｌｏｗ”レベルの時間長は等しくなる。
【００３６】
従って本実施例において、有機ＥＬ素子（６０）を流れる駆動電流Ｉｅｌの単位時間当たりの平均値をＩｅｌ(AV)とすれば、Ｉｅｌ(AV)は、上記の（２）及び（３）式の算術平均として以下のように求めることができる。
【００３７】
Ｉｅｌ(AV)＝Ｉｒｅｆ×｛（１＋ｘ）＋１／（１＋ｘ）｝／２
＝Ｉｒｅｆ×｛１＋ｘ²／２×（１＋ｘ）｝ …（４）
以上の（２）及び（４）式において、ミラー比；Ｍｒ又はＭｒ(AV)を、ミラー比偏差ｘを用いて表すと次のようになる。
【００３８】
ここで、ミラー比Ｍｒ又はＭｒ(AV)とは、前述の如く、カレントミラー回路の１次側電流Ｉｒｅｆを基準として、回路の２次側電流Ｉｅｌ又はＩｅｌ(AV)を規定する係数をいう。また、ミラー比偏差ｘとは、ミラー比がその理論値である１からどの程度ズレているかを示す偏差を表す値をいう。
【００３９】
すなわち、（２）式の場合にミラー比Ｍｒは、
Ｉｅｌ＝Ｉｒｅｆ×Ｍｒ
∴ Ｍｒ＝１＋ｘ
となる。
【００４０】
尚、言うまでもなくこの場合のＭｒは、図１に示した駆動回路のカレントミラー回路におけるミラー比Ｍｒに相当するものに他ならない。
【００４１】
一方、（４）式の場合、即ち本実施例の場合のミラー比Ｍｒ(AV)は、
Ｉｅｌ(AV)＝Ｉｒｅｆ×Ｍｒ(AV)
∴ Ｍｒ(AV)＝１＋ｘ²／２×（１＋ｘ）
となる。
【００４２】
以上の計算で求めたミラー比を用いて、ミラー比偏差ｘの変化に伴うミラー比ＭｒおよびＭｒ(AV)の変動の大きさを表したものが図３に示す特性図である。同図からも明らかなように、Ｍｒに較べてＭｒ(AV)の方が、ミラー比偏差ｘの変化に伴うミラー比の変動が著しく低減されていることがわかる。
【００４３】
従って、低温ポリシリコンＴＦＴによるカレントミラー回路において、ペアトランジスタの特性が揃わずミラー比偏差ｘが大きな場合であっても、図２に示す回路構成を採用することにより、ミラー比偏差によるミラー比の変動を極めて小さな範囲に抑えることができる。つまり、ペアトランジスタの特性が揃っていない場合であっても、有機ＥＬ素子の駆動電流Ｉｅｌは、基準電流源の電流値Ｉｒｅｆに極めて近い値となる。これによって、表示パネルのマトリクスを構成する各々のセルにおける有機ＥＬ素子の輝度は均一となり、表示パネルの画面上から砂をバラ撒いたような輝度のバラツキパターンを一掃することが可能となる。
【００４４】
図２の回路を実際のＴＦＴによって構成した場合の回路構成の一例を図４に示す。同図において、トランジスタＱ３１，Ｑ３２及び反転回路（ＩＮＶ）が図２の回路におけるスイッチング素子ＳＷ１に相当し、トランジスタＱ４１，Ｑ４２及び反転回路（ＩＮＶ）が図２の回路におけるスイッチング素子ＳＷ２に相当するものである。すなわち、切換制御信号のレベルが“Ｈｉｇｈ”のときは、トランジスタＱ３１及びＱ４１がＯＮとなり、トランジスタＱ３２及びＱ４２がＯＦＦとなる。一方、信号レベルが“Ｌｏｗ”のときは、トランジスタＱ３２及びＱ４２がＯＮとなり、トランジスタＱ３１及びＱ４１がＯＦＦとなる。
【００４５】
尚、図４の回路中におけるトランジスタＱ１及びＱ２等のその他の構成要素に関しては、図２の場合と同様であるためその説明は省略する。
【００４６】
次に、本発明に基づく有機ＥＬ素子駆動回路の第２の実施例を図５の回路図に示す。
【００４７】
尚、図５に示す回路構成において、図２に示した第１の実施例における構成要素と同じ構成要素に関しては同一の符号を付してある。従って、それらの構成要素に関しては、明細書記載の冗長を回避すべくその説明を省略する。
【００４８】
第２の実施例の構成において、トランジスタＱ１（１０）及びＱ２（２０）、スイッチング素子ＳＷ１（３０）及びＳＷ２（４０）、さらに有機ＥＬ素子（６０）の接続に関しては、図２に示した第１の実施例の場合と同様である。
【００４９】
しかしながら本実施例では、図２の回路における基準電流源（５０）の代わりに抵抗素子Ｒ１（７０）が用いられている。これは、例えば、差動増幅回路などの定電流源を含む電子回路において、回路を流れる電流値が比較的に小さい場合は、定電流源を単なる抵抗素子によって近似することが一般的であり、また表示パネルの各セル毎に必要とされる多数の基準電流源（５０）を、単なる抵抗素子に簡略することは、実際のＴＦＴによる回路を構成する上においても現実的なためである。
【００５０】
また、本実施例おいては、図２の第１実施例では特に示さなかった各セル毎の有機ＥＬ素子のＯＮ／ＯＦＦ機能を担うスイッチング素子ＳＷ３（７２）を明示してある。スイッチング素子ＳＷ３（７２）は、表示パネル外部の画像表示制御回路（図示せず）からのＯＮ／ＯＦＦ制御信号によってその開閉が制御され、その一端は電源に、また他の一端はトランジスタＱ１（１０）及びＱ２（２０）の互いに接続されたゲート端子に接続されている。
【００５１】
本実施例においても、カレントミラー回路を構成する１次側と２次側のトランジスタをスイッチング素子により高速度で切り換え、ミラー比偏差の影響を低減する動作原理は、図２に示した第１の実施例の場合と同様である。従って、その動作説明は省略する。
【００５２】
尚、図５に示す第２の実施例を、実際のＴＦＴによって構成した場合の回路構成の一例を図６に示す。同図において、トランジスタＱ３１，Ｑ３２及び反転回路（ＩＮＶ）が図５の回路におけるスイッチング素子ＳＷ１に相当し、トランジスタＱ４１，Ｑ４２及び反転回路（ＩＮＶ）が図５の回路におけるスイッチング素子ＳＷ２に相当するものである。すなわち、切換制御信号のレベルが“Ｈｉｇｈ”のときは、トランジスタＱ３１及びＱ４１がＯＮとなり、トランジスタＱ３２及びＱ４２がＯＦＦとなる。一方、信号レベルが“Ｌｏｗ”のときは、トランジスタＱ３２及びＱ４２がＯＮとなり、トランジスタＱ３１及びＱ４１がＯＦＦとなる。
【００５３】
また、図５の回路におけるスイッチング素子ＳＷ３（７２）が、トランジスタＱ３に相当することはいうまでもない。
【００５４】
次に、本発明に基づく有機ＥＬ素子駆動回路の第３の実施例を図７の回路図に示す。
【００５５】
図７に示す回路構成においても、図２に示した第１の実施例における構成要素と同じ構成要素に関しては同一の符号を付してあり、その説明は割愛する。
【００５６】
本実施例では、基準電流源（５０）をセルの外部に設け、複数のセルに対して１の基準電流源を共有する構成となっている。かかる構成とすることによって、高精度を必要とし複雑な回路構成となる基準電流源回路の数を低減することが可能となる。この場合、各セルにおける発光動作のＯＮ／ＯＦＦ制御は、上記の基準電流源（５０）をコントロールすることによって可能なので、図５に示した第２実施例の回路におけるスイッチング素子ＳＷ３（７２）が不要となる。
【００５７】
しかしながら、複数のセルについて基準電流源（５０）が共通のため、目的とするセルに基準電流源（５０）から基準電流Ｉｒｅｆが注入されるのは、所望のセルが画像表示制御回路（図示せず）からのライン選択信号によってラインアドレッシングされたときのみとなる。従って、当該セルが選択されて基準電流Ｉｒｅｆが注入された場合、かかる電流により運ばれた電荷を保持し、かつ、かかる電荷によって生ずる電位を、カレントミラー回路を構成するトランジスタのゲート電位として保持する手段が必要となる。また、当然のことではあるが、当該セルのアドレッシング時に上記の電位保持手段に基準電流源（５０）を接続し、他のセルのラインアドレッシング時には、かかる接続を切断するスイッチング手段も必要となる。
【００５８】
このため、本実施例の構成においては、上記の電位保持手段としてキャパシタＣ１（８０）が、また、上記のスイッチング手段として、スイッチング素子ＳＷ４（８２）及びＳＷ５（８４）が具備されている。
【００５９】
すなわち、本実施例では、スイッチング素子ＳＷ４（８２）及びＳＷ５（８４）の制御端子には、外部の画像表示制御回路（図示せず）からのライン選択信号が印加され、かかる信号によってこれらのスイッチング素子のＯＮ／ＯＦＦ制御が為される。そして、スイッチング素子ＳＷ５（８４）の一端は基準電流源（５０）に接続され、その他端はスイッチング素子ＳＷ１（３０）のａ端子、スイッチング素子ＳＷ２（４０）のｂ端子、およびスイッチング素子ＳＷ４（８２）の一端に接続されている。また、スイッチング素子ＳＷ４（８２）の他端は、キャパシタＣ１（８０）の一端とトランジスタＱ１（１０）及びＱ２（２０）各々のゲート端子に接続されており、キャパシタＣ１（８０）の他端は電源に接続されている。
【００６０】
本実施例における他の構成要素およびその接続は、前述した第１実施例及び第２実施例と同様であり、本実施例に基づく動作原理も前記実施例と同様であるためその説明は省略する。
【００６１】
図７に示す第３の実施例を、実際のＴＦＴによって構成した場合の回路構成の一例を図８に示す。同図において、トランジスタＱ３１，Ｑ３２及び反転回路（ＩＮＶ）が図７の回路におけるスイッチング素子ＳＷ１に相当し、トランジスタＱ４１，Ｑ４２及び反転回路（ＩＮＶ）が図７の回路におけるスイッチング素子ＳＷ２に相当するものである。すなわち、切換制御信号のレベルが“Ｈｉｇｈ”のときは、トランジスタＱ３１及びＱ４１がＯＮとなり、トランジスタＱ３２及びＱ４２がＯＦＦとなる。一方、信号レベルが“Ｌｏｗ”のときは、トランジスタＱ３２及びＱ４２がＯＮとなり、トランジスタＱ３１及びＱ４１がＯＦＦとなる。また、図７の回路におけるスイッチング素子ＳＷ４及びＳＷ５がトランジスタＱ４及びＱ５に相当する。
【００６２】
以上の各実施例においては、発光駆動回路の発光素子として有機ＥＬ素子を使用した事例を説明したが、各実施例における発光素子はこれに限定されるものではない。例えば、発光素子として無機ＥＬ素子や発光ダイオード素子を使用しても良く、或いは液晶表示素子など他の表示素子を用いても良い。
【図面の簡単な説明】
【００６３】
【図１】図１は従来のカレントミラー回路を利用した有機ＥＬ素子駆動回路の構成を示す回路図である。
【図２】図２は本発明に基づく有機ＥＬ素子駆動回路の第１の実施例を示す回路図である。
【図３】図３はミラー比偏差の変化に伴うミラー比の変動の大きさを表した特性図である。
【図４】図４は図２に示す回路を実際のＴＦＴで構成した場合の回路図である。
【図５】図５は本発明に基づく有機ＥＬ素子駆動回路の第２の実施例を示す回路図である。
【図６】図６は図５に示す回路を実際のＴＦＴで構成した場合の回路図である。
【図７】図７は本発明に基づく有機ＥＬ素子駆動回路の第３の実施例を示す回路図である。
【図８】図８は図７に示す回路を実際のＴＦＴで構成した場合の回路図である。

Claims

１次側トランジスタ及び２次側トランジスタからなるカレントミラー回路を用いて、発光素子を所定の電流値で駆動する発光素子駆動回路であって、
前記電流値の大きさを定める基準電流源と、
前記１次側トランジスタと前記発光素子または前記基準電流源との切換、および前記２次側トランジスタと前記基準電流源または前記発光素子との切換を行うスイッチング要素と、
前記スイッチング要素による前記１次側および前記２次側各々のトランジスタにおける切換を互いに同期して行わしめる切換制御装置と、を含むことを特徴とする特徴とする発光素子駆動回路。
発光素子のＯＮ／ＯＦＦを制御する制御信号に基づいて、前記カレントミラー回路のＯＮ／ＯＦＦ制御を行う第２のスイッチング要素をさらに含むことを特徴とする請求項１に記載の発光素子駆動回路。
前記基準電流源に代わる抵抗素子を含むことを特徴とする請求項１に記載の発光素子駆動回路。
前記切換制御装置は、所定の外部信号に応じて前記切換を行わしめることを特徴とする請求項１に記載の発光素子駆動回路。
前記外部信号は、発光素子駆動回路に供給される映像信号に含まれる同期信号であること特徴とする請求項４に記載の発光素子駆動回路。
前記外部信号は、前記映像信号をサブフレームに分割した場合の該サブフレームに同期した信号であること特徴とする請求項４に記載の発光素子駆動回路。
前記発光素子は、有機ＥＬ発光素子、無機ＥＬ発光素子、発光ダイオードまたは液晶表示素子であることを特徴とする請求項１に記載の発光素子駆動回路。
前記１次側及び２次側トランジスタはそれぞれ、バイポーラトランジスタまたはＦＥＴからなる請求項１に記載の発光素子駆動回路。
前記切換制御装置は、前記発光素子と基準電流源との切り替えを高速で行う請求項１に記載の発光素子駆動回路。
１次側トランジスタ及び２次側トランジスタからなるカレントミラー回路を用いて、発光素子を所定の電流値で駆動する発光素子駆動回路であって、
前記電流値の大きさを定める所定の基準電流源と、
前記１次側トランジスタと前記発光素子または前記基準電流源との切換、および前記２次側トランジスタと前記基準電流源または前記発光素子との切換を行う第１のスイッチング要素と、
前記第１のスイッチング要素による前記１次側および前記２次側各々のトランジスタにおける切換を互いに同期して行わしめる切換制御装置と、
前記基準電流源から供給された電荷を保持し、該電荷に応じた電位を前記１次側および前記２次側各々のトランジスタのゲートに印加する電荷保持要素と、
発光素子駆動回路を選択する選択信号に基づいて、前記基準電流源と前記電荷保持手段との接続および切断を行う第２のスイッチング要素とを含み、
前記基準電流源は、複数の発光素子駆動回路について共通に設けられていることを特徴とする発光素子駆動回路。
前記切換制御装置は、所定の外部信号に応じて前記切換を行わしめることを特徴とする請求項１０に記載の発光素子駆動回路。
前記外部信号は、発光素子駆動回路に供給される映像信号に含まれる同期信号であること特徴とする請求項１１に記載の発光素子駆動回路。
前記外部信号は、前記映像信号をサブフレームに分割した場合の該サブフレームに同期した信号であること特徴とする請求項１１に記載の発光素子駆動回路。
前記発光素子は、有機ＥＬ発光素子、無機ＥＬ発光素子、発光ダイオードまたは液晶表示素子であることを特徴とする請求項１０に記載の発光素子駆動回路。
前記基準電流源に代わる抵抗素子を含むことを特徴とする請求項１０に記載の発光素子駆動回路。
前記１次側及び２次側トランジスタはそれぞれ、バイポーラトランジスタまたはＦＥＴからなる請求項１０に記載の発光素子駆動回路。
前記切換制御装置は、前記発光素子と基準電流源との切り替えを高速で行う請求項１０に記載の発光素子駆動回路。
１次側トランジスタ及び２次側トランジスタからなるカレントミラー回路と、
所定の電流値で発光する発光素子と、
前記１次側トランジスタと前記発光素子または基準電流源との切換、および前記２次側トランジスタと前記基準電流源または前記発光素子との切換を行うスイッチング手段と、
前記スイッチング手段による前記１次側および前記２次側各々のトランジスタにおける切換を互いに同期して行わしめる切換制御手段と、を含むことを特徴とする特徴とするディスプレイパネルのセル。
前記電流値の大きさを定める基準電流源をさらに有する請求項１８に記載のディスプレイパネルのセル。
前記切換制御手段は、前記発光素子と基準電流源との切り替えを高速で行う請求項１８に記載のディスプレイパネルのセル。