JPH09232635A - 発光素子駆動回路 - Google Patents
発光素子駆動回路Info
- Publication number
- JPH09232635A JPH09232635A JP3221696A JP3221696A JPH09232635A JP H09232635 A JPH09232635 A JP H09232635A JP 3221696 A JP3221696 A JP 3221696A JP 3221696 A JP3221696 A JP 3221696A JP H09232635 A JPH09232635 A JP H09232635A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mos transistor
- transistor
- emitting element
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/395—Linear regulators
- H05B45/397—Current mirror circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 バイアス電流をなくして低消費電力化を図
り、実装条件の制約をなくして低コスト化された半導体
集積回路を用いた発光素子駆動回路を提供する。 【解決手段】 電流光変換特性を備えた発光素子をデジ
タル形式のデータ信号にしたがって動作させる発光素子
駆動回路であって、所定の一定電流が流れる定電流源
と、カスコード接続された複数のトランジスタからな
り、定電流源が接続されてカレントミラーを構成し、定
電流源の電流を基準とした所定のミラー比の電流を発光
素子に流す定電流源回路と、定電流源回路のうち、発光
素子に所定の比の電流を流すための駆動電流源トランジ
スタをデータ信号にしたがってスイッチ動作させるデー
タ信号入力手段とを有する構成とする。
り、実装条件の制約をなくして低コスト化された半導体
集積回路を用いた発光素子駆動回路を提供する。 【解決手段】 電流光変換特性を備えた発光素子をデジ
タル形式のデータ信号にしたがって動作させる発光素子
駆動回路であって、所定の一定電流が流れる定電流源
と、カスコード接続された複数のトランジスタからな
り、定電流源が接続されてカレントミラーを構成し、定
電流源の電流を基準とした所定のミラー比の電流を発光
素子に流す定電流源回路と、定電流源回路のうち、発光
素子に所定の比の電流を流すための駆動電流源トランジ
スタをデータ信号にしたがってスイッチ動作させるデー
タ信号入力手段とを有する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は発光素子駆動回路に
関し、特に低電圧、低消費電力、および低コストが要求
される加入者向けバースト光通信装置に適したＭＯＳ型
の半導体集積回路を用いた発光素子駆動回路に関するも
のである。
関し、特に低電圧、低消費電力、および低コストが要求
される加入者向けバースト光通信装置に適したＭＯＳ型
の半導体集積回路を用いた発光素子駆動回路に関するも
のである。
【０００２】
【従来の技術】図６は従来の発光素子駆動回路の回路構
成を示す接続図である。
成を示す接続図である。
【０００３】尚、以下の回路はＭＯＳトランジスタによ
って構成され、ＩＣ（半導体集積回路）化されている場
合を例にして説明している。
って構成され、ＩＣ（半導体集積回路）化されている場
合を例にして説明している。
【０００４】図６において、従来の発光素子駆動回路は
発光素子であるレーザダイオードＬＤ１００を駆動する
ためのデジタル形式のデータ信号が入力されるデータ入
力端子１００および反転データ入力端子１０１と、デー
タ入力端子１００および反転データ入力端子１０１を入
力部とする差動入力回路１０２と、差動入力回路１０２
に一定電流を供給する電流源トランジスタＱ１０３と、
レーザダイオードＬＤ１００にＤＣバイアス電流を供給
する電流源トランジスタＱ１０５とによって構成されて
いる。
発光素子であるレーザダイオードＬＤ１００を駆動する
ためのデジタル形式のデータ信号が入力されるデータ入
力端子１００および反転データ入力端子１０１と、デー
タ入力端子１００および反転データ入力端子１０１を入
力部とする差動入力回路１０２と、差動入力回路１０２
に一定電流を供給する電流源トランジスタＱ１０３と、
レーザダイオードＬＤ１００にＤＣバイアス電流を供給
する電流源トランジスタＱ１０５とによって構成されて
いる。
【０００５】差動入力回路１０２は、一端が電源ＶDDに
接続された抵抗器Ｒ１０１の他端とドレインが接続され
るトランジスタＱ１０１と、一端が電源ＶDDに接続され
たレーザダイオードＬＤ１００の他端とドレインが接続
されるトランジスタＱ１０２とによって構成され、それ
ぞれのソースは共通に接続されている。トランジスタＱ
１０１のゲートは反転データ入力端子１０１と接続さ
れ、トランジスタＱ１０２のゲートはデータ入力端子１
００と接続されている。トランジスタＱ１０４のゲート
およびドレインは定電流源Ｉref1の一端に接続され、定
電流源Ｉref1の他端は電源ＶDDに接続されている。
接続された抵抗器Ｒ１０１の他端とドレインが接続され
るトランジスタＱ１０１と、一端が電源ＶDDに接続され
たレーザダイオードＬＤ１００の他端とドレインが接続
されるトランジスタＱ１０２とによって構成され、それ
ぞれのソースは共通に接続されている。トランジスタＱ
１０１のゲートは反転データ入力端子１０１と接続さ
れ、トランジスタＱ１０２のゲートはデータ入力端子１
００と接続されている。トランジスタＱ１０４のゲート
およびドレインは定電流源Ｉref1の一端に接続され、定
電流源Ｉref1の他端は電源ＶDDに接続されている。
【０００６】また、トランジスタＱ１０４のソースは接
地され、トランジスタＱ１０４のゲート、ドレイン双方
がトランジスタＱ１０３のゲートに接続されている。ト
ランジスタＱ１０３は、ドレインが差動入力回路１０２
を構成する各トランジスタの各々のソースと接続され、
ソースは接地されている。
地され、トランジスタＱ１０４のゲート、ドレイン双方
がトランジスタＱ１０３のゲートに接続されている。ト
ランジスタＱ１０３は、ドレインが差動入力回路１０２
を構成する各トランジスタの各々のソースと接続され、
ソースは接地されている。
【０００７】次に従来の発光素子駆動回路の動作につい
て説明する。
て説明する。
【０００８】トランジスタＱ１０３とトランジスタＱ１
０４とがカレントミラー対を成すことで、トランジスタ
Ｑ１０３には、定電流源Ｉref1の電流をトランジスタＱ
１０３とトランジスタＱ１０４のミラー比倍にした電流
Ｉ1 が流れる。
０４とがカレントミラー対を成すことで、トランジスタ
Ｑ１０３には、定電流源Ｉref1の電流をトランジスタＱ
１０３とトランジスタＱ１０４のミラー比倍にした電流
Ｉ1 が流れる。
【０００９】また、同様にトランジスタＱ１０５には、
定電流源Ｉref2の電流をトランジスタＱ１０５とトラン
ジスタＱ１０６のミラー比倍にした電流Ｉ2 が流れる。
定電流源Ｉref2の電流をトランジスタＱ１０５とトラン
ジスタＱ１０６のミラー比倍にした電流Ｉ2 が流れる。
【００１０】ここで、電流Ｉ2 はレーザダイードＬＤ１
００が発光するしきい値以下の値に設定され、電流Ｉ2
に電流Ｉ1 を加えることでレーザダイードＬＤ１００が
発光する値に設定されている。
００が発光するしきい値以下の値に設定され、電流Ｉ2
に電流Ｉ1 を加えることでレーザダイードＬＤ１００が
発光する値に設定されている。
【００１１】このような状態で、データ入力端子１００
に”Ｈ”のデータ信号が入力され、反転データ入力端子
１０１に”Ｌ”のデータ信号が入力されると、トランジ
スタＱ１０２はＯＮ、トランジスタＱ１０１はＯＦＦに
なり、レーザダイオードＬＤ１００には電流Ｉ1 ＋Ｉ2
が流れ、レーザダイオードＬＤ１００が発光する。
に”Ｈ”のデータ信号が入力され、反転データ入力端子
１０１に”Ｌ”のデータ信号が入力されると、トランジ
スタＱ１０２はＯＮ、トランジスタＱ１０１はＯＦＦに
なり、レーザダイオードＬＤ１００には電流Ｉ1 ＋Ｉ2
が流れ、レーザダイオードＬＤ１００が発光する。
【００１２】逆に、データ入力端子１００に”Ｌ”のデ
ータ信号が入力され、反転データ入力端子１０１に”
Ｈ”のデータ信号が入力されると、トランジスタＱ１０
２がＯＦＦになりトランジスタＱ１０１がＯＮになる。
ータ信号が入力され、反転データ入力端子１０１に”
Ｈ”のデータ信号が入力されると、トランジスタＱ１０
２がＯＦＦになりトランジスタＱ１０１がＯＮになる。
【００１３】このときレーザダイオードＬＤ１００には
電流Ｉ2 のみが流れ、発光を停止する。
電流Ｉ2 のみが流れ、発光を停止する。
【００１４】このようにして、図６に示した回路が発光
素子駆動回路として動作していた。
素子駆動回路として動作していた。
【００１５】
【発明が解決しようとする課題】しかしながら上記した
ような従来の発光素子駆動回路では、差動入力回路でス
イッチングするために電流Ｉ1 が、またレーザダイオー
ドＬＤ１００にＤＣバイアス電流を供給するため電流Ｉ
2 が定常的に流れ、発光素子の発光／無発光の比率が小
さいバースト光送信器では無駄な電流が流れるという問
題があった。
ような従来の発光素子駆動回路では、差動入力回路でス
イッチングするために電流Ｉ1 が、またレーザダイオー
ドＬＤ１００にＤＣバイアス電流を供給するため電流Ｉ
2 が定常的に流れ、発光素子の発光／無発光の比率が小
さいバースト光送信器では無駄な電流が流れるという問
題があった。
【００１６】また、レーザダイオードとの接続部にＭＯ
Ｓトランジスタのアナログスイッチ（トランジスタＱ１
０２）を用いているため高速なスイッチングをすると、
トランジスタ１０２のゲート−ドレイン間の容量により
レーザダイオードＬＤ１００との接続部にスパイク電圧
が生じ、光出力波形にオーバーシュートを引き起こすと
いう問題があった。
Ｓトランジスタのアナログスイッチ（トランジスタＱ１
０２）を用いているため高速なスイッチングをすると、
トランジスタ１０２のゲート−ドレイン間の容量により
レーザダイオードＬＤ１００との接続部にスパイク電圧
が生じ、光出力波形にオーバーシュートを引き起こすと
いう問題があった。
【００１７】ところで、レーザダイオードＬＤ１００が
発光時、図６に示したトランジスタＱ１０３とトランジ
スタＱ１０４によるカレントミラー回路は、高速スイッ
チ動作のためトランジスタＱ１０２を非飽和領域で用い
たとき、およそ図７に示すような等価回路に置き換える
ことができる。図７は図６に示した発光素子駆動回路の
要部の構成を示す図であり、同図（ａ）は接続図、同図
（ｂ）はそのＩ−Ｖ特性図である。
発光時、図６に示したトランジスタＱ１０３とトランジ
スタＱ１０４によるカレントミラー回路は、高速スイッ
チ動作のためトランジスタＱ１０２を非飽和領域で用い
たとき、およそ図７に示すような等価回路に置き換える
ことができる。図７は図６に示した発光素子駆動回路の
要部の構成を示す図であり、同図（ａ）は接続図、同図
（ｂ）はそのＩ−Ｖ特性図である。
【００１８】図７（ｂ）に示すＩ−Ｖ特性の飽和領域は
後述する図４（ｂ）のトランジスタＱ８は飽和、トラン
ジスタＱ７は非飽和の領域とほぼ等しい特性を持ってい
る。これは、レーザダイオードＬＤ１００との接続部に
おける従来の発光素子駆動回路の小信号出力インピーダ
ンスがほぼトランジスタＱ１０３の自己コンダクタンス
のみで決まるために持つ特性である。したがって、トラ
ンジスタＱ１０３のソース−ドレイン間に流れる電流Ｉ
OUT （従来の発光素子駆動回路の電流Ｉ1 に相当）がＶ
OUT （従来の発光素子駆動回路のレーザダイオードＬＤ
１００との接続部の電圧に相当）の変動の影響を受けや
すく、トランジスタＱ１０３の電流をミラー対をなすト
ランジスタＱ１０４に流れる電流によって一定のカレン
トミラー比に保ち、その状態でレーザダイオードＬＤ１
００の駆動電流を制御する場合に、制御できる範囲が狭
いという問題があった。
後述する図４（ｂ）のトランジスタＱ８は飽和、トラン
ジスタＱ７は非飽和の領域とほぼ等しい特性を持ってい
る。これは、レーザダイオードＬＤ１００との接続部に
おける従来の発光素子駆動回路の小信号出力インピーダ
ンスがほぼトランジスタＱ１０３の自己コンダクタンス
のみで決まるために持つ特性である。したがって、トラ
ンジスタＱ１０３のソース−ドレイン間に流れる電流Ｉ
OUT （従来の発光素子駆動回路の電流Ｉ1 に相当）がＶ
OUT （従来の発光素子駆動回路のレーザダイオードＬＤ
１００との接続部の電圧に相当）の変動の影響を受けや
すく、トランジスタＱ１０３の電流をミラー対をなすト
ランジスタＱ１０４に流れる電流によって一定のカレン
トミラー比に保ち、その状態でレーザダイオードＬＤ１
００の駆動電流を制御する場合に、制御できる範囲が狭
いという問題があった。
【００１９】また、レーザダイオードＬＤ１００との接
続部位の出力インピーダンスがあまり大きくないため、
レーザダイオードＬＤ１００との接続部、つまり発光素
子駆動回路の出力部が外部のインピーダンス変動に対し
て弱く発光素子駆動回路外部の実装条件に制約が生じて
いた。
続部位の出力インピーダンスがあまり大きくないため、
レーザダイオードＬＤ１００との接続部、つまり発光素
子駆動回路の出力部が外部のインピーダンス変動に対し
て弱く発光素子駆動回路外部の実装条件に制約が生じて
いた。
【００２０】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、発光素
子のＤＣバイアス電流をなくし、かつ発光素子を片側駆
動することにより低消費電流化を図り、また、実装条件
の制約を小さくして実装コストを下げることにより低コ
スト化を図り、発光素子の駆動電流を線形に制御できる
範囲を広げたことにより様々な電流−光変換特性を持っ
た発光素子にも対応できる半導体集積回路を用いた発光
素子駆動回路を提供することを目的とする。
る問題点を解決するためになされたものであり、発光素
子のＤＣバイアス電流をなくし、かつ発光素子を片側駆
動することにより低消費電流化を図り、また、実装条件
の制約を小さくして実装コストを下げることにより低コ
スト化を図り、発光素子の駆動電流を線形に制御できる
範囲を広げたことにより様々な電流−光変換特性を持っ
た発光素子にも対応できる半導体集積回路を用いた発光
素子駆動回路を提供することを目的とする。
【００２１】
【課題を解決するための手段】上記目的を達成するため
本発明の発光素子駆動回路は、電流−光変換特性を備え
た発光素子をデジタル形式のデータ信号にしたがって動
作させる発光素子駆動回路であって、所定の一定電流が
流れる定電流源と、カスコード接続された複数のトラン
ジスタからなり、前記定電流源が接続されて前記定電流
源とカレントミラー回路を構成し、前記定電流源の電流
を基準とした所定のミラー比の電流を前記発光素子に流
す駆動電流源トランジスタを有するカスコード回路と、
前記カスコード回路のうち、その出力部に接続された前
記発光素子に前記所定の比の電流を流すための駆動電流
源トランジスタを、前記データ信号にしたがってスイッ
チ動作させるデータ信号入力手段とを有することを特徴
とする。
本発明の発光素子駆動回路は、電流−光変換特性を備え
た発光素子をデジタル形式のデータ信号にしたがって動
作させる発光素子駆動回路であって、所定の一定電流が
流れる定電流源と、カスコード接続された複数のトラン
ジスタからなり、前記定電流源が接続されて前記定電流
源とカレントミラー回路を構成し、前記定電流源の電流
を基準とした所定のミラー比の電流を前記発光素子に流
す駆動電流源トランジスタを有するカスコード回路と、
前記カスコード回路のうち、その出力部に接続された前
記発光素子に前記所定の比の電流を流すための駆動電流
源トランジスタを、前記データ信号にしたがってスイッ
チ動作させるデータ信号入力手段とを有することを特徴
とする。
【００２２】このとき、前記カレントミラー回路は、一
端が接地電位と接続された前記定電流源の他端にゲート
およびドレインがそれぞれ接続され、ソースが電源と接
続される第１のＭＯＳトランジスタと、前記第１のＭＯ
Ｓトランジスタのゲート、ドレイン双方とゲートが接続
され、ソースが前記電源に接続される第２のＭＯＳトラ
ンジスタと、前記第２のＭＯＳトランジスタのドレイン
にゲートおよびドレインがそれぞれ接続される第３のＭ
ＯＳトランジスタと、前記第３のＭＯＳトランジスタの
ソースにゲートおよびドレインがそれぞれ接続され、ソ
ースが接地電位に接続される第４のＭＯＳトランジスタ
と、前記第１のＭＯＳトランジスタのゲート、ドレイン
双方とゲートが接続され、ソースが前記電源に接続され
る第５のＭＯＳトランジスタと、前記第５のＭＯＳトラ
ンジスタのドレインにゲートおよびドレインがそれぞれ
接続され、ソースが接地電位に接続される第６のＭＯＳ
トランジスタと、一端が前記電源に接続された発光素子
の他端にドレインが接続され、ゲートが前記第３のＭＯ
Ｓトランジスタのゲートに接続される第７のＭＯＳトラ
ンジスタと、前記第７のＭＯＳトランジスタのソースに
ドレインが接続され、ソースが接地電位と接続されて前
記駆動電流源トランジスタとなる第８のＭＯＳトランジ
スタと、前記第６のＭＯＳトランジスタのゲートとドレ
インが接続され、ソースが前記第８のＭＯＳトランジス
タのゲートと接続される第９のＭＯＳトランジスタと、
前記第８のＭＯＳトランジスタのゲートおよび前記第９
のＭＯＳトランジスタのソースとドレインが接続され、
ソースが接地電位と接続される第１０のＭＯＳトランジ
スタとを有し、前記データ信号入力手段は、前記第９の
ＭＯＳトランジスタおよび前記第１０のＭＯＳトランジ
スタのゲートにデータ信号を入力してもよい。
端が接地電位と接続された前記定電流源の他端にゲート
およびドレインがそれぞれ接続され、ソースが電源と接
続される第１のＭＯＳトランジスタと、前記第１のＭＯ
Ｓトランジスタのゲート、ドレイン双方とゲートが接続
され、ソースが前記電源に接続される第２のＭＯＳトラ
ンジスタと、前記第２のＭＯＳトランジスタのドレイン
にゲートおよびドレインがそれぞれ接続される第３のＭ
ＯＳトランジスタと、前記第３のＭＯＳトランジスタの
ソースにゲートおよびドレインがそれぞれ接続され、ソ
ースが接地電位に接続される第４のＭＯＳトランジスタ
と、前記第１のＭＯＳトランジスタのゲート、ドレイン
双方とゲートが接続され、ソースが前記電源に接続され
る第５のＭＯＳトランジスタと、前記第５のＭＯＳトラ
ンジスタのドレインにゲートおよびドレインがそれぞれ
接続され、ソースが接地電位に接続される第６のＭＯＳ
トランジスタと、一端が前記電源に接続された発光素子
の他端にドレインが接続され、ゲートが前記第３のＭＯ
Ｓトランジスタのゲートに接続される第７のＭＯＳトラ
ンジスタと、前記第７のＭＯＳトランジスタのソースに
ドレインが接続され、ソースが接地電位と接続されて前
記駆動電流源トランジスタとなる第８のＭＯＳトランジ
スタと、前記第６のＭＯＳトランジスタのゲートとドレ
インが接続され、ソースが前記第８のＭＯＳトランジス
タのゲートと接続される第９のＭＯＳトランジスタと、
前記第８のＭＯＳトランジスタのゲートおよび前記第９
のＭＯＳトランジスタのソースとドレインが接続され、
ソースが接地電位と接続される第１０のＭＯＳトランジ
スタとを有し、前記データ信号入力手段は、前記第９の
ＭＯＳトランジスタおよび前記第１０のＭＯＳトランジ
スタのゲートにデータ信号を入力してもよい。
【００２３】特に、前記第９のＭＯＳトランジスタのゲ
ート長をＬ９、ゲート幅をＷ９とし、前記第１０のＭＯ
Ｓトランジスタのゲート長をＬ１０、ゲート幅をＷ１０
としたとき、（Ｌ９／Ｗ９）／（Ｌ１０／Ｗ１０）≦１
／９の関係式になることが望ましく、前記第６のＭＯＳ
トランジスタのゲートと接地電位の間、および前記第７
のＭＯＳトランジスタのゲートと接地電位の間に容量を
挿入してもよい。
ート長をＬ９、ゲート幅をＷ９とし、前記第１０のＭＯ
Ｓトランジスタのゲート長をＬ１０、ゲート幅をＷ１０
としたとき、（Ｌ９／Ｗ９）／（Ｌ１０／Ｗ１０）≦１
／９の関係式になることが望ましく、前記第６のＭＯＳ
トランジスタのゲートと接地電位の間、および前記第７
のＭＯＳトランジスタのゲートと接地電位の間に容量を
挿入してもよい。
【００２４】また、前記カレントミラー回路は、一端が
接地電位と接続された前記定電流源の他端にゲートおよ
びドレインがそれぞれ接続され、ソースが電源と接続さ
れる第１のＭＯＳトランジスタと、前記第１のＭＯＳト
ランジスタのゲート、ドレイン双方とゲートが接続さ
れ、ソースが前記電源に接続される第２のＭＯＳトラン
ジスタと、前記第２のＭＯＳトランジスタのドレインに
ゲートおよびドレインがそれぞれ接続される第３のＭＯ
Ｓトランジスタと、前記第３のＭＯＳトランジスタのソ
ースにゲートおよびドレインがそれぞれ接続され、ソー
スが接地電位に接続される第４のＭＯＳトランジスタ
と、一端が前記電源に接続された発光素子の他端にドレ
インが接続され、ゲートが前記第３のＭＯＳトランジス
タのゲートに接続される第５のＭＯＳトランジスタと、
前記第５のＭＯＳトランジスタのソースにドレインが接
続され、ソースが接地電位と接続されて前記駆動電流源
トランジスタとなる第６のＭＯＳトランジスタと、前記
第４のＭＯＳトランジスタのゲートとドレインが接続さ
れ、ソースが前記第６のＭＯＳトランジスタのゲートと
接続される第７のＭＯＳトランジスタと、前記第６のＭ
ＯＳトランジスタのゲートおよび前記第７のＭＯＳトラ
ンジスタのソースとドレインが接続され、ソースが接地
電位と接続される第８のＭＯＳトランジスタとを有し、
前記データ信号入力手段は、前記第７のＭＯＳトランジ
スタおよび前記第８のＭＯＳトランジスタのゲートにデ
ータ信号を入力してもよい。
接地電位と接続された前記定電流源の他端にゲートおよ
びドレインがそれぞれ接続され、ソースが電源と接続さ
れる第１のＭＯＳトランジスタと、前記第１のＭＯＳト
ランジスタのゲート、ドレイン双方とゲートが接続さ
れ、ソースが前記電源に接続される第２のＭＯＳトラン
ジスタと、前記第２のＭＯＳトランジスタのドレインに
ゲートおよびドレインがそれぞれ接続される第３のＭＯ
Ｓトランジスタと、前記第３のＭＯＳトランジスタのソ
ースにゲートおよびドレインがそれぞれ接続され、ソー
スが接地電位に接続される第４のＭＯＳトランジスタ
と、一端が前記電源に接続された発光素子の他端にドレ
インが接続され、ゲートが前記第３のＭＯＳトランジス
タのゲートに接続される第５のＭＯＳトランジスタと、
前記第５のＭＯＳトランジスタのソースにドレインが接
続され、ソースが接地電位と接続されて前記駆動電流源
トランジスタとなる第６のＭＯＳトランジスタと、前記
第４のＭＯＳトランジスタのゲートとドレインが接続さ
れ、ソースが前記第６のＭＯＳトランジスタのゲートと
接続される第７のＭＯＳトランジスタと、前記第６のＭ
ＯＳトランジスタのゲートおよび前記第７のＭＯＳトラ
ンジスタのソースとドレインが接続され、ソースが接地
電位と接続される第８のＭＯＳトランジスタとを有し、
前記データ信号入力手段は、前記第７のＭＯＳトランジ
スタおよび前記第８のＭＯＳトランジスタのゲートにデ
ータ信号を入力してもよい。
【００２５】特に、前記第７のＭＯＳトランジスタのゲ
ート長をＬ７、ゲート幅をＷ７とし、前記第８のＭＯＳ
トランジスタのゲート長をＬ８、ゲート幅をＷ８とした
とき、（Ｌ７／Ｗ７）／（Ｌ８／Ｗ８）≦１／９の関係
式になることが望ましく、前記第４のＭＯＳトランジス
タのゲートと接地電位の間、および前記第５のＭＯＳト
ランジスタのゲートと接地電位の間に容量を挿入しても
よい。
ート長をＬ７、ゲート幅をＷ７とし、前記第８のＭＯＳ
トランジスタのゲート長をＬ８、ゲート幅をＷ８とした
とき、（Ｌ７／Ｗ７）／（Ｌ８／Ｗ８）≦１／９の関係
式になることが望ましく、前記第４のＭＯＳトランジス
タのゲートと接地電位の間、および前記第５のＭＯＳト
ランジスタのゲートと接地電位の間に容量を挿入しても
よい。
【００２６】上記のように構成された発光素子駆動回路
は、複数のトランジスタがカスコード接続されてカレン
トミラー形の定電流源回路を構成することで、定電流源
の電流を基準とした所定の比の電流で発光素子をデータ
信号入力手段によってデータ信号にしたがって駆動す
る。
は、複数のトランジスタがカスコード接続されてカレン
トミラー形の定電流源回路を構成することで、定電流源
の電流を基準とした所定の比の電流で発光素子をデータ
信号入力手段によってデータ信号にしたがって駆動す
る。
【００２７】また、ゲート接地のトランジスタのドレイ
ンを発光素子との接続部位とすることで発光素子駆動回
路の小信号出力インピーダンスが大きくなる。
ンを発光素子との接続部位とすることで発光素子駆動回
路の小信号出力インピーダンスが大きくなる。
【００２８】同様に、スイッチ用トランジスタと発光素
子との間にゲート接地のトランジスタを挿入することに
より、スイッチング時のスイッチ用トランジスタのゲー
ト−ドレイン間容量によるスパイク電圧がシールドされ
る。
子との間にゲート接地のトランジスタを挿入することに
より、スイッチング時のスイッチ用トランジスタのゲー
ト−ドレイン間容量によるスパイク電圧がシールドされ
る。
【００２９】さらに、カスコード形のカレントミラー回
路で構成されるため、高いミラー精度を幅広い発光素子
駆動電流範囲で保つことができる。
路で構成されるため、高いミラー精度を幅広い発光素子
駆動電流範囲で保つことができる。
【００３０】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００３１】図１は本発明の発光素子駆動回路の回路構
成を示す接続図である。
成を示す接続図である。
【００３２】また、図２は図１に示したタイミング回路
の構成例を示す図であり、同図（ａ）はその接続図、同
図（ｂ）は（ａ）に示したインバータ回路の接続図であ
る。本発明の発光素子駆動回路は発光素子を無バイアス
かつ片側駆動する回路構成を採用している。また、以下
の回路は、従来例と同様にＭＯＳトランジスタから構成
され、ＩＣ（半導体集積回路）化されている場合を例に
している。
の構成例を示す図であり、同図（ａ）はその接続図、同
図（ｂ）は（ａ）に示したインバータ回路の接続図であ
る。本発明の発光素子駆動回路は発光素子を無バイアス
かつ片側駆動する回路構成を採用している。また、以下
の回路は、従来例と同様にＭＯＳトランジスタから構成
され、ＩＣ（半導体集積回路）化されている場合を例に
している。
【００３３】図１において、本発明の発光素子駆動回路
は所定の一定電流が流れる定電流源Ｉref0と、発光素子
であるレーザダイオードＬＤ１に電流を供給するための
駆動電流源トランジスタＱ８と、駆動電流源トランジス
タＱ８をデータ信号にしたがってスイッチ動作させるデ
ータ信号入力回路２とによって発光素子を駆動する。
は所定の一定電流が流れる定電流源Ｉref0と、発光素子
であるレーザダイオードＬＤ１に電流を供給するための
駆動電流源トランジスタＱ８と、駆動電流源トランジス
タＱ８をデータ信号にしたがってスイッチ動作させるデ
ータ信号入力回路２とによって発光素子を駆動する。
【００３４】まず、構成について説明する。
【００３５】定電流源Ｉref0の一端は接地され、他端は
トランジスタＱ１のドレインおよびゲートに接続され
る。トランジスタＱ１のソースは電源ＶDDと接続され、
ゲートおよびドレインはトランジスタＱ２のゲートおよ
びトランジスタＱ５のゲートとそれぞれ接続され、トラ
ンジスタＱ２およびトランジスタＱ５のソースはそれぞ
れ電源ＶDDに接続される。
トランジスタＱ１のドレインおよびゲートに接続され
る。トランジスタＱ１のソースは電源ＶDDと接続され、
ゲートおよびドレインはトランジスタＱ２のゲートおよ
びトランジスタＱ５のゲートとそれぞれ接続され、トラ
ンジスタＱ２およびトランジスタＱ５のソースはそれぞ
れ電源ＶDDに接続される。
【００３６】また、トランジスタＱ２のドレインはトラ
ンジスタＱ３のドレインおよびゲート双方に接続され、
トランジスタＱ３のソースはトランジスタＱ４のドレイ
ンおよびゲート双方に接続され、トランジスタＱ４のソ
ースは接地されている。
ンジスタＱ３のドレインおよびゲート双方に接続され、
トランジスタＱ３のソースはトランジスタＱ４のドレイ
ンおよびゲート双方に接続され、トランジスタＱ４のソ
ースは接地されている。
【００３７】また、トランジスタＱ５のドレインはトラ
ンジスタＱ６のドレインおよびゲート双方に接続され、
トランジスタＱ６のソースは接地されている。
ンジスタＱ６のドレインおよびゲート双方に接続され、
トランジスタＱ６のソースは接地されている。
【００３８】また、電源ＶDDにはレーザダイオードＬＤ
１のアノードが接続され、レーザダイオードＬＤ１のカ
ソードにはトランジスタＱ７のドレインが接続され、ト
ランジスタＱ７のゲートはトランジスタＱ３のゲートお
よびドレイン双方と接続され、ソースはトランジスタＱ
８のドレインと接続されている。
１のアノードが接続され、レーザダイオードＬＤ１のカ
ソードにはトランジスタＱ７のドレインが接続され、ト
ランジスタＱ７のゲートはトランジスタＱ３のゲートお
よびドレイン双方と接続され、ソースはトランジスタＱ
８のドレインと接続されている。
【００３９】トランジスタＱ８のゲートはデータ信号入
力回路２を構成するトランジスタＱ９のソースと接続さ
れ、ソースは接地されている。
力回路２を構成するトランジスタＱ９のソースと接続さ
れ、ソースは接地されている。
【００４０】また、データ信号入力回路２は、データ信
号ＤＴが入力されるタイミング回路３と、タイミング回
路３の出力信号によってＯＮ／ＯＦＦされるトランジス
タＱ９およびトランジスタＱ１０とによって構成されて
いる。
号ＤＴが入力されるタイミング回路３と、タイミング回
路３の出力信号によってＯＮ／ＯＦＦされるトランジス
タＱ９およびトランジスタＱ１０とによって構成されて
いる。
【００４１】トランジスタＱ９のドレインはトランジス
タＱ６のゲートと接続され、ソースはトランジスタＱ１
０のドレインおよびトランジスタＱ８のゲートにそれぞ
れ接続されている。トランジスタＱ９およびトランジス
タＱ１０のゲートはそれぞれタイミング回路３に接続さ
れ、トランジスタＱ１０のソースは接地されている。
タＱ６のゲートと接続され、ソースはトランジスタＱ１
０のドレインおよびトランジスタＱ８のゲートにそれぞ
れ接続されている。トランジスタＱ９およびトランジス
タＱ１０のゲートはそれぞれタイミング回路３に接続さ
れ、トランジスタＱ１０のソースは接地されている。
【００４２】なお、トランジスタＱ５とトランジスタＱ
６とを削除し、トランジスタＱ９のドレインをトランジ
スタＱ４のゲートに接続しても上記回路と同様に動作
し、後述する本発明の効果を得ることができる。
６とを削除し、トランジスタＱ９のドレインをトランジ
スタＱ４のゲートに接続しても上記回路と同様に動作
し、後述する本発明の効果を得ることができる。
【００４３】図２において、タイミング回路３は例えば
３つのインバータ回路から構成され、トランジスタＱ９
のゲートにはデータ信号ＤＴの正論理信号が印加され、
トランジスタＱ１０のゲートにはデータ信号ＤＴの反転
信号が印加される。
３つのインバータ回路から構成され、トランジスタＱ９
のゲートにはデータ信号ＤＴの正論理信号が印加され、
トランジスタＱ１０のゲートにはデータ信号ＤＴの反転
信号が印加される。
【００４４】さらに、トランジスタＱ６のゲートと接地
電位との間およびトランジスタＱ７のゲートと接地電位
との間に、それぞれ容量を挿入することにより、スイッ
チング動作時にトランジスタＱ６およびトランジスタＱ
７のゲート電位の変動が抑制される。
電位との間およびトランジスタＱ７のゲートと接地電位
との間に、それぞれ容量を挿入することにより、スイッ
チング動作時にトランジスタＱ６およびトランジスタＱ
７のゲート電位の変動が抑制される。
【００４５】次に図３を参照して本発明の発光素子駆動
回路の動作について説明する。
回路の動作について説明する。
【００４６】図３は図１に示した発光素子駆動回路の動
作の様子を示すタイミングチャートである。
作の様子を示すタイミングチャートである。
【００４７】図３において、タイミング回路３に入力さ
れたパルス状のデータ信号Ｔ１は、タイミング回路３を
構成する複数のインバータ回路を介し、トランジスタＱ
９のゲートにはデータ信号Ｔ１と同じ論理信号Ｔ２が出
力され、トランジスタＱ１０のゲートには反転した論理
信号Ｔ３が出力される。
れたパルス状のデータ信号Ｔ１は、タイミング回路３を
構成する複数のインバータ回路を介し、トランジスタＱ
９のゲートにはデータ信号Ｔ１と同じ論理信号Ｔ２が出
力され、トランジスタＱ１０のゲートには反転した論理
信号Ｔ３が出力される。
【００４８】つまり、データ信号ＤＴが”Ｈ”（ＶDD）
のとき（Ｔ１参照）、トランジスタＱ９のゲートには”
Ｈ”（ＶDD）が印加され（Ｔ２参照）、トランジスタＱ
９がＯＮして、トランジスタＱ６のゲートおよびドレイ
ンとトランジスタＱ８のゲートとが接続される。また、
同時にトランジスタＱ１０のゲートには”Ｌ”（接地電
位）が印加され（Ｔ３参照）、トランジスタＱ１０がＯ
ＦＦしてトランジスタＱ８のゲートを接地電位との接続
から開放する。
のとき（Ｔ１参照）、トランジスタＱ９のゲートには”
Ｈ”（ＶDD）が印加され（Ｔ２参照）、トランジスタＱ
９がＯＮして、トランジスタＱ６のゲートおよびドレイ
ンとトランジスタＱ８のゲートとが接続される。また、
同時にトランジスタＱ１０のゲートには”Ｌ”（接地電
位）が印加され（Ｔ３参照）、トランジスタＱ１０がＯ
ＦＦしてトランジスタＱ８のゲートを接地電位との接続
から開放する。
【００４９】このとき、トランジスタＱ８のゲートには
トランジスタＱ６からゲート電圧Ｖ（ＩP）が供給され
（Ｔ４参照）、トランジスタＱ８がＯＮしてレーザダイ
オードＬＤ１に電流ＩP が流れ、光出力パワーＫ
（ＩP）で発光する（Ｔ５参照）。
トランジスタＱ６からゲート電圧Ｖ（ＩP）が供給され
（Ｔ４参照）、トランジスタＱ８がＯＮしてレーザダイ
オードＬＤ１に電流ＩP が流れ、光出力パワーＫ
（ＩP）で発光する（Ｔ５参照）。
【００５０】次に、データ信号ＤＴが”Ｌ”（接地電
位）に切り換わると（Ｔ１参照）、トランジスタＱ９の
ゲートには”Ｌ”（接地電位）が印加され（Ｔ２参
照）、トランジスタＱ９がＯＦＦして、トランジスタＱ
６のゲートおよびドレインとトランジスタＱ８のゲート
との接続を開放する。また、同時にトランジスタＱ１０
のゲートには”Ｈ”（ＶDD）が印加され（Ｔ３参照）、
トランジスタＱ１０がＯＮしてトランジスタＱ８のゲー
トは接地電位と同電位になる。
位）に切り換わると（Ｔ１参照）、トランジスタＱ９の
ゲートには”Ｌ”（接地電位）が印加され（Ｔ２参
照）、トランジスタＱ９がＯＦＦして、トランジスタＱ
６のゲートおよびドレインとトランジスタＱ８のゲート
との接続を開放する。また、同時にトランジスタＱ１０
のゲートには”Ｈ”（ＶDD）が印加され（Ｔ３参照）、
トランジスタＱ１０がＯＮしてトランジスタＱ８のゲー
トは接地電位と同電位になる。
【００５１】つまり、トランジスタＱ８のゲート電圧が
０Ｖとなり（Ｔ４参照）、トランジスタＱ８がＯＦＦし
てレーザダイオードＬＤ１を流れる電流が０となり無発
光となる（Ｔ５参照）。
０Ｖとなり（Ｔ４参照）、トランジスタＱ８がＯＦＦし
てレーザダイオードＬＤ１を流れる電流が０となり無発
光となる（Ｔ５参照）。
【００５２】ここで、タイミング回路３を用いてトラジ
スタＱ９とトランジスタＱ１０をスイッチングするとＴ
２、Ｔ３に示すΔｔの時間、トランジスタＱ９とトラン
ジスタＱ１０双方がＯＮとなる。しかし、トランジスタ
Ｑ９のゲート長をＬ９、ゲート幅をＷ９とし、トランジ
スタＱ１０のゲート長をＬ１０、ゲート幅をＷ１０とし
たとき（Ｌ９／Ｗ９）／（Ｌ１０／Ｗ１０）≦１／９の
条件を満たすようにそれぞれのトランジスタのゲート
長、ゲート幅を設定すればトランジスタＱ８のゲート電
圧変化のＯＮ−ＯＮによる影響が小さいという効果があ
る。
スタＱ９とトランジスタＱ１０をスイッチングするとＴ
２、Ｔ３に示すΔｔの時間、トランジスタＱ９とトラン
ジスタＱ１０双方がＯＮとなる。しかし、トランジスタ
Ｑ９のゲート長をＬ９、ゲート幅をＷ９とし、トランジ
スタＱ１０のゲート長をＬ１０、ゲート幅をＷ１０とし
たとき（Ｌ９／Ｗ９）／（Ｌ１０／Ｗ１０）≦１／９の
条件を満たすようにそれぞれのトランジスタのゲート
長、ゲート幅を設定すればトランジスタＱ８のゲート電
圧変化のＯＮ−ＯＮによる影響が小さいという効果があ
る。
【００５３】ところで、トランジスタＱ８がレーザダイ
オードＬＤ１を駆動する電流ＩP はＭＯＳトランジスタ
の電流式より、 ＩP ＝｛（Ｗ／Ｌ）×ＣOX×μ×（ＶIP−Ｖth）2×
（１＋λＶds）｝ となる。ここで、Ｌはゲート長、Ｗはゲート幅、μはキ
ャリアの移動度、ＣOXはゲート容量、Ｖthはしきい値電
圧、λは自己コンダクタンスを表している。
オードＬＤ１を駆動する電流ＩP はＭＯＳトランジスタ
の電流式より、 ＩP ＝｛（Ｗ／Ｌ）×ＣOX×μ×（ＶIP−Ｖth）2×
（１＋λＶds）｝ となる。ここで、Ｌはゲート長、Ｗはゲート幅、μはキ
ャリアの移動度、ＣOXはゲート容量、Ｖthはしきい値電
圧、λは自己コンダクタンスを表している。
【００５４】トランジスタＱ８は、トランジスタＱ６と
カレントミラー対を構成し、トランジスタＱ６のゲート
の大きさ（Ｗ／Ｌ）とトランジスタＱ８のゲートの大き
さ（Ｗ／Ｌ）との比によってミラー比が決る。また、同
時にトランジスタＱ５はトランジスタＱ１とカレントミ
ラー対を構成している。
カレントミラー対を構成し、トランジスタＱ６のゲート
の大きさ（Ｗ／Ｌ）とトランジスタＱ８のゲートの大き
さ（Ｗ／Ｌ）との比によってミラー比が決る。また、同
時にトランジスタＱ５はトランジスタＱ１とカレントミ
ラー対を構成している。
【００５５】つまり、カレントミラー対を成すトランジ
スタのミラー比の精度が駆動電流Ｉ P を線形に制御する
ときの精度に直接関わってくる。そこで、以下にミラー
比の精度について説明する。
スタのミラー比の精度が駆動電流Ｉ P を線形に制御する
ときの精度に直接関わってくる。そこで、以下にミラー
比の精度について説明する。
【００５６】ところで、発光素子駆動回路では様々な電
流−光パワー変換特性を持ったレーザダイオードを駆動
するために、駆動電流の可変幅が大きいことが必要とさ
れ、また、制御の容易性から駆動電流によるミラー比の
変動が小さいことが要求される。
流−光パワー変換特性を持ったレーザダイオードを駆動
するために、駆動電流の可変幅が大きいことが必要とさ
れ、また、制御の容易性から駆動電流によるミラー比の
変動が小さいことが要求される。
【００５７】図１に示した定電流源回路１は、トランジ
スタＱ９がＯＮ、トラジスタＱ１０がＯＦＦのときに、
等価的に図４（ａ）に示すカスコード形の定電流回路と
して考えることができる。
スタＱ９がＯＮ、トラジスタＱ１０がＯＦＦのときに、
等価的に図４（ａ）に示すカスコード形の定電流回路と
して考えることができる。
【００５８】図４は図１に示した本発明の発光素子駆動
回路の構成およびＩ−Ｖ特性を示す図であり、同図
（ａ）は接続図、同図（ｂ）はそのＩ−Ｖ特性図であ
る。
回路の構成およびＩ−Ｖ特性を示す図であり、同図
（ａ）は接続図、同図（ｂ）はそのＩ−Ｖ特性図であ
る。
【００５９】図７（ａ）で示したカレントミラー形の定
電流回路は小信号出力抵抗がトランジスタの自己コンダ
クタンス分の１（１／ｇｄｓ）で決まるため、図７
（ｂ）に示したようなＩ−Ｖ特性になる。
電流回路は小信号出力抵抗がトランジスタの自己コンダ
クタンス分の１（１／ｇｄｓ）で決まるため、図７
（ｂ）に示したようなＩ−Ｖ特性になる。
【００６０】一方、図４（ａ）に示すカスコード形の定
電流回路では、トランジスタＱ７の相互コンダクタンス
をｇｍ２、自己コンダクタンスｇｄｓ２、トランジスタ
Ｑ８の相互コンダクタンスをｇｍ１、自己コンダクタン
スをｇｄｓ１とすると、小信号出力抵抗は（１＋ｇｍ２
／ｇｄｓ１）／ｇｄｓ２＋１／ｇｄｓ１となる。
電流回路では、トランジスタＱ７の相互コンダクタンス
をｇｍ２、自己コンダクタンスｇｄｓ２、トランジスタ
Ｑ８の相互コンダクタンスをｇｍ１、自己コンダクタン
スをｇｄｓ１とすると、小信号出力抵抗は（１＋ｇｍ２
／ｇｄｓ１）／ｇｄｓ２＋１／ｇｄｓ１となる。
【００６１】つまり、一般にＭＯＳトランジスタが飽和
領域で使われるとき、ｇｍ〜１０-3、ｇｄｓ〜１０-5の
オーダーであるから従来の発光素子駆動回路の小信号出
力抵抗は１０5 のオーダーになるのに対し、本発明の発
光素子駆動回路では、１０7のオーダーになり１０2 倍
小信号出力抵抗（小信号出力インピーダンス）が大きく
なる。
領域で使われるとき、ｇｍ〜１０-3、ｇｄｓ〜１０-5の
オーダーであるから従来の発光素子駆動回路の小信号出
力抵抗は１０5 のオーダーになるのに対し、本発明の発
光素子駆動回路では、１０7のオーダーになり１０2 倍
小信号出力抵抗（小信号出力インピーダンス）が大きく
なる。
【００６２】また、カスコード接続されたトランジスタ
ではスイッチング時のスイッチ用トランジスタＱ８のゲ
ート−ドレイン間容量（ミラー容量）が小さく見え、高
周波特性が良いため、トランジスタＱ７とトランジスタ
Ｑ８双方とも飽和領域で使用でき図４（ｂ）に示すＩ−
Ｖ特性のフラットな領域になる。
ではスイッチング時のスイッチ用トランジスタＱ８のゲ
ート−ドレイン間容量（ミラー容量）が小さく見え、高
周波特性が良いため、トランジスタＱ７とトランジスタ
Ｑ８双方とも飽和領域で使用でき図４（ｂ）に示すＩ−
Ｖ特性のフラットな領域になる。
【００６３】よって、このようなカスコード形の定電流
回路では、駆動電流（ＩOUT ）が変動することにより動
作点（ＶOUT ）が変わっても、小信号出力抵抗が大きい
ためにＶOUT に対する依存性が小さく、電流源トランジ
スタのゲート電圧だけで駆動電流が決るので、ミラー比
を高精度に保つことができる。（本カスコード形の定電
流回路の考察はANALYSIS AND DESIGN OF ANALOG INTEGR
ATED CIRCUITS SECONDEDITION by Paul R.Gray & Rober
t G.Meyer日本語訳 下巻 P284〜288を参考にしてい
る。）また、トランジスタＱ８がスイッチング動作する
とき生じるトランジスタＱ８のゲート−ドレイン間容量
に起因するスパイク電圧はトランジスタＱ７のゲート−
ソース間容量を介し、トランジスタＱ７のゲート電位を
決めている電圧源に吸収されるため、光出力波形に影響
を及ぼさない。
回路では、駆動電流（ＩOUT ）が変動することにより動
作点（ＶOUT ）が変わっても、小信号出力抵抗が大きい
ためにＶOUT に対する依存性が小さく、電流源トランジ
スタのゲート電圧だけで駆動電流が決るので、ミラー比
を高精度に保つことができる。（本カスコード形の定電
流回路の考察はANALYSIS AND DESIGN OF ANALOG INTEGR
ATED CIRCUITS SECONDEDITION by Paul R.Gray & Rober
t G.Meyer日本語訳 下巻 P284〜288を参考にしてい
る。）また、トランジスタＱ８がスイッチング動作する
とき生じるトランジスタＱ８のゲート−ドレイン間容量
に起因するスパイク電圧はトランジスタＱ７のゲート−
ソース間容量を介し、トランジスタＱ７のゲート電位を
決めている電圧源に吸収されるため、光出力波形に影響
を及ぼさない。
【００６４】次に、本発明の発光素子駆動回路が外部イ
ンピーダンスの変動に対して強いことを図５を参照して
説明する。
ンピーダンスの変動に対して強いことを図５を参照して
説明する。
【００６５】図５は図１に示した発光素子駆動回路の出
力段の構成を示す図であり、同図（ａ）はレーザダイオ
ードの等価回路図、同図（ｂ）は出力段の小信号等価回
路図である。
力段の構成を示す図であり、同図（ａ）はレーザダイオ
ードの等価回路図、同図（ｂ）は出力段の小信号等価回
路図である。
【００６６】Ｚ１は発光素子等の出力部の外部インピー
ダンスを表し、ｇｍ、ｇｄｓはトランジスタＱ７の相互
コンダクタンス、自己コンダクタンスをそれぞれ表わし
ている。
ダンスを表し、ｇｍ、ｇｄｓはトランジスタＱ７の相互
コンダクタンス、自己コンダクタンスをそれぞれ表わし
ている。
【００６７】図５（ｂ）より （ｖ’／Ｚ１）−ｇｍｖ＋ｇｄｓ（ｖ’−ｖ）＝０ …（１） の関係式を得ることができる。
【００６８】また、Ｚ１を流れる電流ｉは、 ｉ＝ｖ’／Ｚ１ …（２） である。
【００６９】（１）式および（２）式より、トランジス
タＱ７のソースから出力側を見たインピーダンスをＺ
OUT とすると、 ＺOUT ＝ｖ／ｉ＝（１＋ｇｄｓＺ１）／（ｇｍ＋ｇｄｓ） …（３） となる。ここで、一般にｇｍ〜１０-3、ｇｄｓ〜１０-5
程度であるから（３）式は ＺOUT ≒（１＋ｇｄｓＺ１）／ｇｍ …（４） と近似することができる。
タＱ７のソースから出力側を見たインピーダンスをＺ
OUT とすると、 ＺOUT ＝ｖ／ｉ＝（１＋ｇｄｓＺ１）／（ｇｍ＋ｇｄｓ） …（３） となる。ここで、一般にｇｍ〜１０-3、ｇｄｓ〜１０-5
程度であるから（３）式は ＺOUT ≒（１＋ｇｄｓＺ１）／ｇｍ …（４） と近似することができる。
【００７０】この（４）式から、外部インピーダンスＺ
１の変動はトランジスタＱ７の自己コンダクタンスｇｄ
ｓによって１０-5倍に抑圧されることが分かる。
１の変動はトランジスタＱ７の自己コンダクタンスｇｄ
ｓによって１０-5倍に抑圧されることが分かる。
【００７１】したがって、レーザダイオードＬＤ１とト
ランジスタＱ７との接続部位が外部インピーダンスの変
動に対して強くなり、無バイアスで駆動することによる
ジッタの発生や寄生インダクタンスによるリンギングの
発生、あるいは寄生容量による波形の鈍化等が抑圧さ
れ、実装条件が緩和されて低コスト化を図ることができ
る。
ランジスタＱ７との接続部位が外部インピーダンスの変
動に対して強くなり、無バイアスで駆動することによる
ジッタの発生や寄生インダクタンスによるリンギングの
発生、あるいは寄生容量による波形の鈍化等が抑圧さ
れ、実装条件が緩和されて低コスト化を図ることができ
る。
【００７２】よって、無バイアスで駆動することができ
るため、発光素子の発光時のみ発光素子駆動電流を流し
非発光時には駆動電流を流さないため、消費電流が少な
くてすむ。さらに、無バイアスであるため発光／非発光
の比率（消光比）を無限大に設定することができる。
るため、発光素子の発光時のみ発光素子駆動電流を流し
非発光時には駆動電流を流さないため、消費電流が少な
くてすむ。さらに、無バイアスであるため発光／非発光
の比率（消光比）を無限大に設定することができる。
【００７３】さらに、ＭＯＳトランジスタのスイッチン
グ特性を利用し、従来の発光素子駆動回路のように差動
回路を用いた差動スイッチ動作をしなくても、片側駆動
でｔｒ、ｔｆ、ｄｕｔｙを保証した所望の光出力波形を
得られる回路構成であるため非発光時には電流が流れず
低消費電流化が図れる。
グ特性を利用し、従来の発光素子駆動回路のように差動
回路を用いた差動スイッチ動作をしなくても、片側駆動
でｔｒ、ｔｆ、ｄｕｔｙを保証した所望の光出力波形を
得られる回路構成であるため非発光時には電流が流れず
低消費電流化が図れる。
【００７４】また、駆動電流源トランジスタとカレント
ミラー対を成すトランジスタのミラー比の変動が小さい
ため、様々な電流−光変換特性を持った発光素子の駆動
電流を精度良く線形に制御することができる。
ミラー対を成すトランジスタのミラー比の変動が小さい
ため、様々な電流−光変換特性を持った発光素子の駆動
電流を精度良く線形に制御することができる。
【００７５】なお、上記例では定電流源回路１およびデ
ータ信号入力回路２をＭＯＳトランジスタで構成した例
で説明している。このように発光素子駆動回路をＭＯＳ
トランジスタで構成することによってＩＣ（半導体集積
回路）化に適した回路になる。
ータ信号入力回路２をＭＯＳトランジスタで構成した例
で説明している。このように発光素子駆動回路をＭＯＳ
トランジスタで構成することによってＩＣ（半導体集積
回路）化に適した回路になる。
【００７６】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００７７】複数のトランジスタがカスコード接続され
てカレントミラー形の定電流源回路を構成し、発光素子
駆動回路の出力部をゲート接地のトランジスタのドレイ
ンとし、ゲート接地のトランジスタのソースにドレイン
が接続された発光素子駆動電流源トランジスタでスイッ
チするため、外部インピーダンス変動に対して強くなり
寄生インダクタンスによるリンギングの発生、あるいは
寄生容量による波形の鈍化、あるいは発光素子を無バイ
アス駆動することによるジッタの発生等が抑圧され、実
装条件が緩和されることによる低コスト化が図れる。
てカレントミラー形の定電流源回路を構成し、発光素子
駆動回路の出力部をゲート接地のトランジスタのドレイ
ンとし、ゲート接地のトランジスタのソースにドレイン
が接続された発光素子駆動電流源トランジスタでスイッ
チするため、外部インピーダンス変動に対して強くなり
寄生インダクタンスによるリンギングの発生、あるいは
寄生容量による波形の鈍化、あるいは発光素子を無バイ
アス駆動することによるジッタの発生等が抑圧され、実
装条件が緩和されることによる低コスト化が図れる。
【００７８】また、無バイアス、片側駆動で発光素子を
駆動し、所望の光出力波形を得ることができるため消費
電流が少なく、特に発光／無発光比率の小さいバースト
通信方式に有用である。
駆動し、所望の光出力波形を得ることができるため消費
電流が少なく、特に発光／無発光比率の小さいバースト
通信方式に有用である。
【００７９】また、発光素子を幅広い駆動電流範囲で線
形に制御できるため、様々な電流−光変換特性を持った
発光素子を使用することができる。
形に制御できるため、様々な電流−光変換特性を持った
発光素子を使用することができる。
【００８０】さらに、ＭＯＳトランジスタで発光素子駆
動回路を構成することによってＩＣ（半導体集積回路）
化に適したものになる。
動回路を構成することによってＩＣ（半導体集積回路）
化に適したものになる。
【図１】本発明の発光素子駆動回路の回路構成を示す接
続図である。
続図である。
【図２】図１に示したタイミング回路の構成例を示す図
であり、同図（ａ）はその接続図、同図（ｂ）は（ａ）
に示したインバータ回路の接続図である。
であり、同図（ａ）はその接続図、同図（ｂ）は（ａ）
に示したインバータ回路の接続図である。
【図３】図１に示した発光素子駆動回路の動作の様子を
示すタイミングチャートである。
示すタイミングチャートである。
【図４】図１に示した発光素子駆動回路の等価回路の構
成を示す図であり、同図（ａ）は接続図、同図（ｂ）は
そのＩ−Ｖ特性図である。
成を示す図であり、同図（ａ）は接続図、同図（ｂ）は
そのＩ−Ｖ特性図である。
【図５】図１に示した発光素子駆動回路の出力段の構成
を示す図であり、同図（ａ）はレーザダイオードの等価
回路図、同図（ｂ）は出力段の小信号等価回路図であ
る。
を示す図であり、同図（ａ）はレーザダイオードの等価
回路図、同図（ｂ）は出力段の小信号等価回路図であ
る。
【図６】従来の発光素子駆動回路の回路構成を示す接続
図である。
図である。
【図７】図６に示した発光素子駆動回路の要部の構成を
示す図であり、同図（ａ）は接続図、同図（ｂ）はその
Ｉ−Ｖ特性図である。
示す図であり、同図（ａ）は接続図、同図（ｂ）はその
Ｉ−Ｖ特性図である。
１ 定電流電源回路 ２ データ信号入力回路 ３ タイミング回路 Ｉref0 定電流源 ＬＤ１ レーザダイオード Ｑ１〜Ｑ１１ トランジスタ ＶDD 電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04 10/06
Claims (7)
- 【請求項１】 電流−光変換特性を備えた発光素子をデ
ジタル形式のデータ信号にしたがって動作させる発光素
子駆動回路であって、 所定の一定電流が流れる定電流源と、 カスコード接続された複数のトランジスタからなり、前
記定電流源が接続されて前記定電流源とカレントミラー
回路を構成し、前記定電流源の電流を基準とする所定の
ミラー比の電流を前記発光素子に流す駆動電流源トラン
ジスタを有するカスコード回路と、 前記カスコード回路のうち、その出力部に接続された前
記発光素子に前記所定の比の電流を流すための駆動電流
源トランジスタを、前記データ信号にしたがってスイッ
チ動作させるデータ信号入力手段と、を有することを特
徴とする発光素子駆動回路。 - 【請求項２】 請求項１に記載の発光素子駆動回路にお
いて、 前記カレントミラー回路は、 一端が接地電位と接続された前記定電流源の他端にゲー
トおよびドレインがそれぞれ接続され、ソースが電源と
接続される第１のＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタのゲート、ドレイン双方
とゲートが接続され、ソースが前記電源に接続される第
２のＭＯＳトランジスタと、 前記第２のＭＯＳトランジスタのドレインにゲートおよ
びドレインがそれぞれ接続される第３のＭＯＳトランジ
スタと、 前記第３のＭＯＳトランジスタのソースにゲートおよび
ドレインがそれぞれ接続され、ソースが接地電位に接続
される第４のＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタのゲート、ドレイン双方
とゲートが接続され、ソースが前記電源に接続される第
５のＭＯＳトランジスタと、 前記第５のＭＯＳトランジスタのドレインにゲートおよ
びドレインがそれぞれ接続され、ソースが接地電位に接
続される第６のＭＯＳトランジスタと、 一端が前記電源に接続された発光素子の他端にドレイン
が接続され、ゲートが前記第３のＭＯＳトランジスタの
ゲートに接続される第７のＭＯＳトランジスタと、 前記第７のＭＯＳトランジスタのソースにドレインが接
続され、ソースが接地電位と接続されて前記駆動電流源
トランジスタとなる第８のＭＯＳトランジスタと、 前記第６のＭＯＳトランジスタのゲートとドレインが接
続され、ソースが前記第８のＭＯＳトランジスタのゲー
トと接続される第９のＭＯＳトランジスタと、 前記第８のＭＯＳトランジスタのゲートおよび前記第９
のＭＯＳトランジスタのソースとドレインが接続され、
ソースが接地電位と接続される第１０のＭＯＳトランジ
スタとを有し、 前記データ信号入力手段は、 前記第９のＭＯＳトランジスタおよび前記第１０のＭＯ
Ｓトランジスタのゲートにデータ信号を入力することを
特徴とする発光素子駆動回路。 - 【請求項３】 請求項２に記載の発光素子駆動回路にお
いて、 前記第９のＭＯＳトランジスタのゲート長をＬ９、ゲー
ト幅をＷ９とし、 前記第１０のＭＯＳトランジスタのゲート長をＬ１０、
ゲート幅をＷ１０としたとき、 （Ｌ９／Ｗ９）／（Ｌ１０／Ｗ１０）≦１／９の関係式
になることを特徴とする発光素子駆動回路。 - 【請求項４】 請求項２または３に記載の発光素子駆動
回路において、 前記第６のＭＯＳトランジスタのゲートと接地電位の
間、および前記第７のＭＯＳトランジスタのゲートと接
地電位の間に容量を挿入することを特徴とする発光素子
駆動回路。 - 【請求項５】 請求項１に記載の発光素子駆動回路にお
いて、 前記カレントミラー回路は、 一端が接地電位と接続された前記定電流源の他端にゲー
トおよびドレインがそれぞれ接続され、ソースが電源と
接続される第１のＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタのゲート、ドレイン双方
とゲートが接続され、ソースが前記電源に接続される第
２のＭＯＳトランジスタと、 前記第２のＭＯＳトランジスタのドレインにゲートおよ
びドレインがそれぞれ接続される第３のＭＯＳトランジ
スタと、 前記第３のＭＯＳトランジスタのソースにゲートおよび
ドレインがそれぞれ接続され、ソースが接地電位に接続
される第４のＭＯＳトランジスタと、 一端が前記電源に接続された発光素子の他端にドレイン
が接続され、ゲートが前記第３のＭＯＳトランジスタの
ゲートに接続される第５のＭＯＳトランジスタと、 前記第５のＭＯＳトランジスタのソースにドレインが接
続され、ソースが接地電位と接続されて前記駆動電流源
トランジスタとなる第６のＭＯＳトランジスタと、 前記第４のＭＯＳトランジスタのゲートとドレインが接
続され、ソースが前記第６のＭＯＳトランジスタのゲー
トと接続される第７のＭＯＳトランジスタと、 前記第６のＭＯＳトランジスタのゲートおよび前記第７
のＭＯＳトランジスタのソースとドレインが接続され、
ソースが接地電位と接続される第８のＭＯＳトランジス
タとを有し、 前記データ信号入力手段は、 前記第７のＭＯＳトランジスタおよび前記第８のＭＯＳ
トランジスタのゲートにデータ信号を入力することを特
徴とする発光素子駆動回路。 - 【請求項６】 請求項５に記載の発光素子駆動回路にお
いて、 前記第７のＭＯＳトランジスタのゲート長をＬ７、ゲー
ト幅をＷ７とし、 前記第８のＭＯＳトランジスタのゲート長をＬ８、ゲー
ト幅をＷ８としたとき、 （Ｌ７／Ｗ７）／（Ｌ８／Ｗ８）≦１／９の関係式にな
ることを特徴とする発光素子駆動回路。 - 【請求項７】 請求項５または６に記載の発光素子駆動
回路において、前記第４のＭＯＳトランジスタのゲート
と接地電位の間、および前記第５のＭＯＳトランジスタ
のゲートと接地電位の間に容量を挿入することを特徴と
する発光素子駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221696A JP2783241B2 (ja) | 1996-02-20 | 1996-02-20 | 発光素子駆動回路 |
| US08/803,370 US5796767A (en) | 1996-02-20 | 1997-02-20 | Driver circuit of light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3221696A JP2783241B2 (ja) | 1996-02-20 | 1996-02-20 | 発光素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232635A true JPH09232635A (ja) | 1997-09-05 |
| JP2783241B2 JP2783241B2 (ja) | 1998-08-06 |
Family
ID=12352739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3221696A Expired - Lifetime JP2783241B2 (ja) | 1996-02-20 | 1996-02-20 | 発光素子駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5796767A (ja) |
| JP (1) | JP2783241B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516015B1 (en) | 1998-11-19 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Laser driver and optical transceiver |
| JP2005505802A (ja) * | 2001-09-20 | 2005-02-24 | パイオニア株式会社 | 発光素子駆動回路 |
| JP2007067501A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 電流出力回路 |
| JP2007115908A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 光結合装置 |
| JP2007336262A (ja) * | 2006-06-15 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008147025A (ja) * | 2006-12-11 | 2008-06-26 | Rohm Co Ltd | 半導体集積回路および電子機器 |
| JP2008251886A (ja) * | 2007-03-30 | 2008-10-16 | Canon Inc | 発光素子駆動回路 |
| WO2009022640A1 (ja) * | 2007-08-10 | 2009-02-19 | Rohm Co., Ltd. | 駆動装置 |
| JP2011258797A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Semiconductor Ltd | 発光ダイオードの駆動制御回路およびバックライト照明装置 |
| JP2012164746A (ja) * | 2011-02-04 | 2012-08-30 | New Japan Radio Co Ltd | Ｌｅｄ駆動回路 |
| US8358080B2 (en) | 2010-01-29 | 2013-01-22 | Canon Kabushiki Kaisha | Light emitting element driving circuit |
| JP2013070283A (ja) * | 2011-09-22 | 2013-04-18 | Fujitsu Ltd | デジタル−アナログ変換器及び半導体集積回路 |
| JP2013118410A (ja) * | 2013-03-07 | 2013-06-13 | Canon Inc | 発光素子駆動回路 |
| US10938303B2 (en) | 2007-08-10 | 2021-03-02 | Rohm Co., Ltd. | Driving device |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2856247B2 (ja) * | 1996-11-12 | 1999-02-10 | 日本電気株式会社 | 消光比劣化を防止するａｐｃ方式 |
| JP3881079B2 (ja) * | 1997-03-14 | 2007-02-14 | 株式会社アドバンテスト | 半導体集積回路素子 |
| US5966005A (en) * | 1997-12-18 | 1999-10-12 | Asahi Corporation | Low voltage self cascode current mirror |
| JPH11208017A (ja) * | 1998-01-30 | 1999-08-03 | Canon Inc | 発光素子駆動装置 |
| US6272160B1 (en) * | 1998-02-03 | 2001-08-07 | Applied Micro Circuits Corporation | High-speed CMOS driver for vertical-cavity surface-emitting lasers |
| US6067307A (en) * | 1998-06-12 | 2000-05-23 | Lucent Technologies Inc. | Vertical cavity surface emitting laser driving circuit |
| TW473984B (en) * | 1999-08-19 | 2002-01-21 | Toshiba Corp | Laser driving circuit and reproducing device using the same |
| JP2001060608A (ja) * | 1999-08-19 | 2001-03-06 | Nec Corp | 半導体装置 |
| US6609842B1 (en) | 2000-03-27 | 2003-08-26 | Marconi Communications, Inc. | Linear laser driver circuit |
| US6707833B1 (en) | 2000-03-31 | 2004-03-16 | Marconi Communications, Inc. | Digital laser driver circuit |
| JP2002118451A (ja) * | 2000-10-10 | 2002-04-19 | Fujitsu Ltd | 定電流ドライバ回路 |
| WO2002037622A2 (en) | 2000-11-06 | 2002-05-10 | Vitesse Semiconductor Corporation | Method of controlling the turn off characteristics of a vcsel diode |
| EP1261082A1 (en) * | 2001-05-25 | 2002-11-27 | Agilent Technologies, Inc. (a Delaware corporation) | Optoelectronic circuit and control circuit |
| US6631146B2 (en) * | 2001-07-06 | 2003-10-07 | Intel Corporation | Tunable laser control system |
| US6696887B2 (en) * | 2001-09-27 | 2004-02-24 | Matthew S. Taubman | Transistor-based interface circuitry |
| US7535815B2 (en) * | 2002-12-19 | 2009-05-19 | Koninklijke Philips Electronics N.V. | Disc drive apparatus |
| JP4464062B2 (ja) * | 2003-03-24 | 2010-05-19 | Ｎｅｃエレクトロニクス株式会社 | 電流駆動回路及び表示装置 |
| DE10323669A1 (de) * | 2003-05-14 | 2004-12-02 | Atmel Germany Gmbh | Treiberschaltung zum Betreiben eines elektronischen Bauteils |
| JP2005173952A (ja) * | 2003-12-11 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 電流源、発光素子駆動回路およびデジタルアナログ変換器 |
| KR100657152B1 (ko) * | 2004-07-29 | 2006-12-12 | 매그나칩 반도체 유한회사 | 수동 매트릭스 유기 발광 다이오드용 출력 드라이버 |
| US20070263472A1 (en) * | 2006-05-11 | 2007-11-15 | Anderson Brent A | Process environment variation evaluation |
| US7940922B2 (en) * | 2006-07-06 | 2011-05-10 | Uniden Corporation | Telephone interface circuit |
| US7995744B2 (en) * | 2007-01-31 | 2011-08-09 | Uniden Corporation | Telephone interface circuit |
| US20080285741A1 (en) * | 2007-05-16 | 2008-11-20 | Uniden Corporation | Telephone interface circuit |
| US8130481B2 (en) * | 2007-08-08 | 2012-03-06 | Texas Instruments Incorporated | Electrostatic discharge trigger circuits for self-protecting cascode stages |
| DE102008014425B4 (de) * | 2008-03-13 | 2012-03-29 | Atmel Automotive Gmbh | Treiberschaltung mit einem Dämpfungsnetzwerk unter Verwendung eines Stromspiegels |
| EP2112727B1 (en) * | 2008-04-25 | 2010-11-17 | JDS Uniphase Corporation | DC coupled driver with active termination |
| US8411848B2 (en) * | 2008-11-11 | 2013-04-02 | Uniden Corporation | Telephone interface circuit for providing over-current and over-voltage protection |
| US20110157109A1 (en) * | 2009-12-31 | 2011-06-30 | Silicon Laboratories Inc. | High-voltage constant-current led driver for optical processor |
| EP2597931B1 (de) | 2011-09-01 | 2015-05-27 | Silicon Touch Technology, Inc. | Treiberschaltung und zugehörige Fehlererkennungsschaltung und Verfahren hierfür |
| US8664870B2 (en) * | 2012-03-23 | 2014-03-04 | Immense Advance Technology, Corporation | Cascoded current regulator |
| JP2013251375A (ja) | 2012-05-31 | 2013-12-12 | Toshiba Corp | 光送信回路及び光送受信回路モジュール |
| US9368936B1 (en) | 2013-09-30 | 2016-06-14 | Google Inc. | Laser diode firing system |
| US9405308B2 (en) | 2014-05-19 | 2016-08-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus to minimize switching noise disturbance |
| US9541939B2 (en) * | 2014-05-30 | 2017-01-10 | Mediatek Inc. | Switching current source circuit and control method thereof |
| JP2019041201A (ja) * | 2017-08-24 | 2019-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 駆動装置、駆動方法、及び、発光装置 |
| US10903832B2 (en) * | 2018-03-22 | 2021-01-26 | Kabushiki Kaisha Toshiba | Current drive circuit |
-
1996
- 1996-02-20 JP JP3221696A patent/JP2783241B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-20 US US08/803,370 patent/US5796767A/en not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516015B1 (en) | 1998-11-19 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Laser driver and optical transceiver |
| JP2005505802A (ja) * | 2001-09-20 | 2005-02-24 | パイオニア株式会社 | 発光素子駆動回路 |
| JP4610446B2 (ja) * | 2005-08-29 | 2011-01-12 | パナソニック株式会社 | 電流出力回路 |
| JP2007067501A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 電流出力回路 |
| JP2007115908A (ja) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corp | 光結合装置 |
| JP2007336262A (ja) * | 2006-06-15 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008147025A (ja) * | 2006-12-11 | 2008-06-26 | Rohm Co Ltd | 半導体集積回路および電子機器 |
| JP2008251886A (ja) * | 2007-03-30 | 2008-10-16 | Canon Inc | 発光素子駆動回路 |
| JP2009044081A (ja) * | 2007-08-10 | 2009-02-26 | Rohm Co Ltd | 駆動装置 |
| US10170983B2 (en) | 2007-08-10 | 2019-01-01 | Rohm Co., Ltd. | Driving device |
| WO2009022640A1 (ja) * | 2007-08-10 | 2009-02-19 | Rohm Co., Ltd. | 駆動装置 |
| US11863068B2 (en) | 2007-08-10 | 2024-01-02 | Rohm Co., Ltd. | Driving device |
| US8269425B2 (en) | 2007-08-10 | 2012-09-18 | Rohm Co., Ltd. | Driving device |
| US11133744B2 (en) | 2007-08-10 | 2021-09-28 | Rohm Co., Ltd. | Driving device |
| US10938303B2 (en) | 2007-08-10 | 2021-03-02 | Rohm Co., Ltd. | Driving device |
| US8558479B2 (en) | 2007-08-10 | 2013-10-15 | Rohm Co., Ltd. | Driving device |
| US8796956B2 (en) | 2007-08-10 | 2014-08-05 | Rohm Co., Ltd. | Driving device |
| US9104215B2 (en) | 2007-08-10 | 2015-08-11 | Rohm Co., Ltd. | Driving device |
| US8358080B2 (en) | 2010-01-29 | 2013-01-22 | Canon Kabushiki Kaisha | Light emitting element driving circuit |
| JP2011258797A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Semiconductor Ltd | 発光ダイオードの駆動制御回路およびバックライト照明装置 |
| JP2012164746A (ja) * | 2011-02-04 | 2012-08-30 | New Japan Radio Co Ltd | Ｌｅｄ駆動回路 |
| JP2013070283A (ja) * | 2011-09-22 | 2013-04-18 | Fujitsu Ltd | デジタル−アナログ変換器及び半導体集積回路 |
| JP2013118410A (ja) * | 2013-03-07 | 2013-06-13 | Canon Inc | 発光素子駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2783241B2 (ja) | 1998-08-06 |
| US5796767A (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783241B2 (ja) | 発光素子駆動回路 | |
| JP4212767B2 (ja) | 高速電流スイッチ回路および高周波電流源 | |
| US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
| US6667661B1 (en) | Laser diode driver with high power efficiency | |
| US11228293B2 (en) | Differential amplifier circuit having stable gain | |
| US20030002551A1 (en) | Laser diode driver | |
| US20060055457A1 (en) | Amplifier circuit | |
| WO2003019774A3 (en) | High frequency power amplifier circuit | |
| JP2001036186A (ja) | 半導体レーザ駆動回路 | |
| ITVA990010A1 (it) | Schema di polarizzazione in modo corrente ad alta precisione e minimorumore per un transistore bipolare a giunzione con degenerazione indut | |
| JP3116884B2 (ja) | 光受信器用トランスインピーダンスアンプ | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| US6756601B2 (en) | High speed optocoupler | |
| JPH0595271A (ja) | エミツタ結合論理回路 | |
| JP3508704B2 (ja) | 光送信回路 | |
| EP0785638A2 (en) | Optical transmitter | |
| CN111434035B (zh) | 用于驱动电光调制器的设备 | |
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| JP2003338744A (ja) | 定電流スイッチング回路 | |
| JP3488088B2 (ja) | 発光ダイオード駆動回路 | |
| JP2015019328A (ja) | 増幅回路 | |
| US6353363B1 (en) | Low voltage rail-to-rail CMOS output stage | |
| US20030234662A1 (en) | Input circuit | |
| JPH1093143A (ja) | Ｌｅｄ駆動回路 | |
| JP3788029B2 (ja) | レーザダイオード駆動回路 |