JP3508704B2 - 光送信回路 - Google Patents
光送信回路Info
- Publication number
- JP3508704B2 JP3508704B2 JP2000224744A JP2000224744A JP3508704B2 JP 3508704 B2 JP3508704 B2 JP 3508704B2 JP 2000224744 A JP2000224744 A JP 2000224744A JP 2000224744 A JP2000224744 A JP 2000224744A JP 3508704 B2 JP3508704 B2 JP 3508704B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- phase output
- output terminal
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
- H04B10/504—Laser transmitters using direct modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
Description
【０００１】
【発明の属する技術分野】本発明は光送信回路に関し、
特に１０ギカビットイーサーネットや並列光リンク等に
必須の超高速かつ超小型の光送受信モジュールに用いて
好適な光送信回路に関するものである。
特に１０ギカビットイーサーネットや並列光リンク等に
必須の超高速かつ超小型の光送受信モジュールに用いて
好適な光送信回路に関するものである。
【０００２】
【従来の技術】光ファイバ通信用送信モジュールでは、
図３に示すように半導体レーザ素子（ＬＤ）の発振閾値
Ｉth近傍にバイアス電流ＩＢを定め、非発光時には、こ
のバイアス電流ＩＢを半導体レーザ素子の駆動電流と
し、発光時には、バイアス電流ＩＢにパルス電流ＩＰを
加えた値（ＩＢ＋ＩＰ）を半導体レーザ素子の駆動電流
とすることが知られている。
図３に示すように半導体レーザ素子（ＬＤ）の発振閾値
Ｉth近傍にバイアス電流ＩＢを定め、非発光時には、こ
のバイアス電流ＩＢを半導体レーザ素子の駆動電流と
し、発光時には、バイアス電流ＩＢにパルス電流ＩＰを
加えた値（ＩＢ＋ＩＰ）を半導体レーザ素子の駆動電流
とすることが知られている。
【０００３】１０Ｇｂ／ｓ程度の超高速の光送信回路に
おいては、図４に示すように、ＦＥＴ（電界効果トラン
ジスタ）Ｍ５およびＭ６で構成されたカレントスイッチ
の負荷抵抗Ｒ２を、駆動回路と半導体レーザ素子ＬＤと
の間の伝送線路の特性インピーダンスと等しくする回路
構成が用いられている。すなわち、図４において、Ｎチ
ャネル型のトランジスタＭ５，Ｍ６のゲートに、駆動信
号を互いに相補的に供給して、定電流源ＩＥＥ１の電流
を交互に切替えるカレントスイッチ回路として動作せし
め、トランジスタＭ６のドレイン負荷である抵抗Ｒ２に
並列接続された半導体レーザ素子ＬＤを駆動制御する構
成である。尚、抵抗Ｒ１はトランジスタＭ５のドレイン
負荷抵抗であり、定電流源ＩＥＥ２は半導体レーザ素子
ＬＤの直流バイアス電源を示している。
おいては、図４に示すように、ＦＥＴ（電界効果トラン
ジスタ）Ｍ５およびＭ６で構成されたカレントスイッチ
の負荷抵抗Ｒ２を、駆動回路と半導体レーザ素子ＬＤと
の間の伝送線路の特性インピーダンスと等しくする回路
構成が用いられている。すなわち、図４において、Ｎチ
ャネル型のトランジスタＭ５，Ｍ６のゲートに、駆動信
号を互いに相補的に供給して、定電流源ＩＥＥ１の電流
を交互に切替えるカレントスイッチ回路として動作せし
め、トランジスタＭ６のドレイン負荷である抵抗Ｒ２に
並列接続された半導体レーザ素子ＬＤを駆動制御する構
成である。尚、抵抗Ｒ１はトランジスタＭ５のドレイン
負荷抵抗であり、定電流源ＩＥＥ２は半導体レーザ素子
ＬＤの直流バイアス電源を示している。
【０００４】また、本駆動回路と半導体レーザ素子ＬＤ
間の距離が短い場合、もしくは動作速度があまり高速で
ない場合には、インピーダンス整合を無視した設計と
し、図５に示す回路構成のように、トランジスタＭ５，
Ｍ６の各負荷抵抗Ｒ１およびＲ２を挿入しない構成も採
用されている。
間の距離が短い場合、もしくは動作速度があまり高速で
ない場合には、インピーダンス整合を無視した設計と
し、図５に示す回路構成のように、トランジスタＭ５，
Ｍ６の各負荷抵抗Ｒ１およびＲ２を挿入しない構成も採
用されている。
【０００５】図４，５に示した回路の例としては、特開
平３−１３５１２３号公報、特許第２９１０２７９号公
報及び特許第２９１０２８０号公報等に開示されてい
る。
平３−１３５１２３号公報、特許第２９１０２７９号公
報及び特許第２９１０２８０号公報等に開示されてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、かかる
従来の回路構成では、消費電力が大きいという問題点が
あった。すなわち、図４の回路構成では、半導体レーザ
素子ＬＤに直流バイアス電流ＩＢを供給するために、バ
イアス電流源ＩＥＥ２を必要とする他に、半導体レーザ
素子ＬＤに所望のパルス電流ＩＰを供給しかつ負荷抵抗
Ｒ２で消費する電流をも供給するために、カレントスイ
ッチの定電流源ＩＥＥ１を必要とする。
従来の回路構成では、消費電力が大きいという問題点が
あった。すなわち、図４の回路構成では、半導体レーザ
素子ＬＤに直流バイアス電流ＩＢを供給するために、バ
イアス電流源ＩＥＥ２を必要とする他に、半導体レーザ
素子ＬＤに所望のパルス電流ＩＰを供給しかつ負荷抵抗
Ｒ２で消費する電流をも供給するために、カレントスイ
ッチの定電流源ＩＥＥ１を必要とする。
【０００７】具体的な数値例として、Ｒ２を２５Ω、Ｉ
Ｐを３０ｍＡのときの半導体レーザ素子ＬＤの端子間電
圧を１．２Ｖとすると、抵抗Ｒ２に流れる電流は４８ｍ
Ａとなる。ＰＣＭ伝送では、マーク率１／２への符号化
が行われているために、半導体レーザ素子ＬＤに流れる
パルス電流ＩＰの時間平均値は１５ｍＡであるが、この
数値例では、時間平均値１５ｍＡのパルス電流ＩＰを得
るために、定電流源ＩＥＥ１で７８ｍＡの電流を供給す
ることとなり、回路電流の１９．２％しか半導体レーザ
素子ＬＤに供給されておらず、消費電力の増加を招いて
いる。
Ｐを３０ｍＡのときの半導体レーザ素子ＬＤの端子間電
圧を１．２Ｖとすると、抵抗Ｒ２に流れる電流は４８ｍ
Ａとなる。ＰＣＭ伝送では、マーク率１／２への符号化
が行われているために、半導体レーザ素子ＬＤに流れる
パルス電流ＩＰの時間平均値は１５ｍＡであるが、この
数値例では、時間平均値１５ｍＡのパルス電流ＩＰを得
るために、定電流源ＩＥＥ１で７８ｍＡの電流を供給す
ることとなり、回路電流の１９．２％しか半導体レーザ
素子ＬＤに供給されておらず、消費電力の増加を招いて
いる。
【０００８】イーサーネット等の光送信モジュールは、
受信部と一体化した送受信モジュールとして実現される
が、送信部から受信部へのクロストークの抑制が受信部
との一体化のための技術課題である。送信部から受信部
へのクロストーク量は、定電流源ＩＥＥ１の電流値に比
例する。しかるに、図４の回路では定電流源ＩＥＥ１に
流す電流値が半導体レーザ素子ＬＤを流れるパルス電流
ＩＰと比較して著しく大きいため、クロストークの増大
を招く。
受信部と一体化した送受信モジュールとして実現される
が、送信部から受信部へのクロストークの抑制が受信部
との一体化のための技術課題である。送信部から受信部
へのクロストーク量は、定電流源ＩＥＥ１の電流値に比
例する。しかるに、図４の回路では定電流源ＩＥＥ１に
流す電流値が半導体レーザ素子ＬＤを流れるパルス電流
ＩＰと比較して著しく大きいため、クロストークの増大
を招く。
【０００９】図５の回路構成では、負荷抵抗Ｒ２がない
ため、定電流源ＩＥＥ１の電流値と半導体レーザ素子Ｌ
Ｄを流れるパルス電流ＩＰは等しい。そのため、マーク
率１／２時の時間平均でみて回路電流の５０％が半導体
レーザ素子ＬＤに供給されていることになる。図４の構
成と比較すれば、程度は低いものの依然として消費電力
が大きく、受信部へのクロストーク源にもなる。また、
回路出力と回路出力と半導体レーザ素子ＬＤ間のインピ
ーダンス整合がとれないため、超高速動作には適さな
い。
ため、定電流源ＩＥＥ１の電流値と半導体レーザ素子Ｌ
Ｄを流れるパルス電流ＩＰは等しい。そのため、マーク
率１／２時の時間平均でみて回路電流の５０％が半導体
レーザ素子ＬＤに供給されていることになる。図４の構
成と比較すれば、程度は低いものの依然として消費電力
が大きく、受信部へのクロストーク源にもなる。また、
回路出力と回路出力と半導体レーザ素子ＬＤ間のインピ
ーダンス整合がとれないため、超高速動作には適さな
い。
【００１０】本発明の第一の目的は、光ファイバ通信用
の超高速送信回路の低消費電力化である。また、本発明
の第二の目的は、光ファイバ通信用送受一体型モジュー
ルにおいて、超高速送信回路から受信部へのクロストー
クの低減である。
の超高速送信回路の低消費電力化である。また、本発明
の第二の目的は、光ファイバ通信用送受一体型モジュー
ルにおいて、超高速送信回路から受信部へのクロストー
クの低減である。
【００１１】
【課題を解決するための手段】本発明によれば、アノー
ド及びカソードの各電極を有する発光素子と、前記アノ
ード電極に正相出力端子が接続され前記カソード端子に
逆相出力端子が接続されて前記発光素子へ駆動電流を供
給するスイッチング手段とを含み、前記スイッチング手
段は、前記発光素子を発光状態とするための発光駆動信
号に応答して前記アノード電極から前記カソード電極へ
向けて定電流を供給する第一の電流経路と、前記発光素
子を非発光状態とするための非発光駆動信号に応答して
前記カソード電極から前記アノード電極へ向けて前記定
電流を供給する第二の電流経路とを有し、更に、前記発
光素子へ前記定電流及び直流バイアス電流を供給するバ
イアス手段を含むことを特徴とする光送信回路が得られ
る。
ド及びカソードの各電極を有する発光素子と、前記アノ
ード電極に正相出力端子が接続され前記カソード端子に
逆相出力端子が接続されて前記発光素子へ駆動電流を供
給するスイッチング手段とを含み、前記スイッチング手
段は、前記発光素子を発光状態とするための発光駆動信
号に応答して前記アノード電極から前記カソード電極へ
向けて定電流を供給する第一の電流経路と、前記発光素
子を非発光状態とするための非発光駆動信号に応答して
前記カソード電極から前記アノード電極へ向けて前記定
電流を供給する第二の電流経路とを有し、更に、前記発
光素子へ前記定電流及び直流バイアス電流を供給するバ
イアス手段を含むことを特徴とする光送信回路が得られ
る。
【００１２】そして、前記正相及び逆相出力端子の出力
インピーダンスが前記スイッチング手段と前記発光素子
との間の伝送線路の特性インピーダンスに等しく設定さ
れていることを特徴とする。また、前記バイアス手段
は、前記高電位電源と前記正相出力端子との間に接続さ
れた第一の定電流源と、前記低電位電源と前記逆相出力
端子との間に接続された第二の定電流源とを有すること
を特徴とする。
インピーダンスが前記スイッチング手段と前記発光素子
との間の伝送線路の特性インピーダンスに等しく設定さ
れていることを特徴とする。また、前記バイアス手段
は、前記高電位電源と前記正相出力端子との間に接続さ
れた第一の定電流源と、前記低電位電源と前記逆相出力
端子との間に接続された第二の定電流源とを有すること
を特徴とする。
【００１３】また、前記スイッチング手段は、高電位電
源側に接続されて前記定電流を生成する第三の定電流源
と、低電位電源側に接続されて前記定電流を生成する第
四の定電流源とを更に有し、前記第一の電流経路は、前
記第三の定電流源と前記正相出力端子との間に接続され
前記発光駆動信号によりオン制御される第一導電型の第
一トランジスタと、前記第四の定電流源と前記逆相出力
端子との間に接続され前記発光駆動信号によりオン制御
される第二導電型の第二トランジスタとを有し、前記第
二の電流経路は、前記第三の定電流源と前記逆相出力端
子との間に接続され前記非発光駆動信号によりオン制御
される前記第一導電型の第三トランジスタと、前記第四
の定電流源と前記正相出力端子との間に接続され前記非
発光駆動信号によりオン制御される前記第二導電型の第
四トランジスタとを有することを特徴とする。そして、
前記トランジスタは電界効果トランジスタであり、前記
第一導電型はＰチャネル型であり、前記第二導電型はＮ
チャネル型であることを特徴とする。また、前記トラン
ジスタはバイポーラトランジスタであり、前記第一導電
型はＰＮＰ型であり、前記第二導電型はＮＰＮ型である
ことを特徴とする。
源側に接続されて前記定電流を生成する第三の定電流源
と、低電位電源側に接続されて前記定電流を生成する第
四の定電流源とを更に有し、前記第一の電流経路は、前
記第三の定電流源と前記正相出力端子との間に接続され
前記発光駆動信号によりオン制御される第一導電型の第
一トランジスタと、前記第四の定電流源と前記逆相出力
端子との間に接続され前記発光駆動信号によりオン制御
される第二導電型の第二トランジスタとを有し、前記第
二の電流経路は、前記第三の定電流源と前記逆相出力端
子との間に接続され前記非発光駆動信号によりオン制御
される前記第一導電型の第三トランジスタと、前記第四
の定電流源と前記正相出力端子との間に接続され前記非
発光駆動信号によりオン制御される前記第二導電型の第
四トランジスタとを有することを特徴とする。そして、
前記トランジスタは電界効果トランジスタであり、前記
第一導電型はＰチャネル型であり、前記第二導電型はＮ
チャネル型であることを特徴とする。また、前記トラン
ジスタはバイポーラトランジスタであり、前記第一導電
型はＰＮＰ型であり、前記第二導電型はＮＰＮ型である
ことを特徴とする。
【００１４】前記スイッチング手段は低電位電源側に接
続されて前記定電流を生成する第三の定電流源を更に有
し、前記第一の電流経路は、高電位電源側と前記正相出
力端子との間に接続され前記発光駆動信号によりオン制
御される第一トランジスタと、前記第三の定電流源と前
記逆相出力端子との間に接続され前記発光駆動信号によ
りオン制御される第二トランジスタとを有し、前記第二
の電流経路は、前記高電位電源と前記逆相出力端子との
間に接続され前記非発光駆動信号によりオン制御される
第三トランジスタと、前記第三の定電流源と前記正相出
力端子との間に接続され前記非発光駆動信号によりオン
制御される第四トランジスタとを有することを特徴とす
る。そして、前記トランジスタはバイポーラトランジス
タであるか、または電界効果トランジスタであることを
特徴とする。
続されて前記定電流を生成する第三の定電流源を更に有
し、前記第一の電流経路は、高電位電源側と前記正相出
力端子との間に接続され前記発光駆動信号によりオン制
御される第一トランジスタと、前記第三の定電流源と前
記逆相出力端子との間に接続され前記発光駆動信号によ
りオン制御される第二トランジスタとを有し、前記第二
の電流経路は、前記高電位電源と前記逆相出力端子との
間に接続され前記非発光駆動信号によりオン制御される
第三トランジスタと、前記第三の定電流源と前記正相出
力端子との間に接続され前記非発光駆動信号によりオン
制御される第四トランジスタとを有することを特徴とす
る。そして、前記トランジスタはバイポーラトランジス
タであるか、または電界効果トランジスタであることを
特徴とする。
【００１５】本発明の作用を述べる。発光駆動信号及び
非発光駆動信号により制御される第一及び第二の電流経
路を有するスイッチング回路を設け、発光駆動信号に応
答して、発光素子のアノード電極からカソード電極へ向
けて定電流を第一の電流経路により供給し、また非発光
駆動信号に応答してカソード電極からアノード電極へ向
けて定電流を第二の電流経路により供給し、発光素子に
対する直流バイアスは定電流源により供給する構成とす
る。
非発光駆動信号により制御される第一及び第二の電流経
路を有するスイッチング回路を設け、発光駆動信号に応
答して、発光素子のアノード電極からカソード電極へ向
けて定電流を第一の電流経路により供給し、また非発光
駆動信号に応答してカソード電極からアノード電極へ向
けて定電流を第二の電流経路により供給し、発光素子に
対する直流バイアスは定電流源により供給する構成とす
る。
【００１６】これにより、発光素子の発光時には、直流
バイアス電流と第一の電流経路による定電流との和が発
光素子に流れ、また非発光時には、第二の電流経路によ
る定電流源と直流バイアス電流との差が発光素子に流
れ、よって、スイッチング回路の定電流源の定電流値を
より従来のカレントスイッチ回路の定電流源の電流値よ
り小にすることができ、低消費電力化及び光受信部への
低クロストーク化が可能となる。
バイアス電流と第一の電流経路による定電流との和が発
光素子に流れ、また非発光時には、第二の電流経路によ
る定電流源と直流バイアス電流との差が発光素子に流
れ、よって、スイッチング回路の定電流源の定電流値を
より従来のカレントスイッチ回路の定電流源の電流値よ
り小にすることができ、低消費電力化及び光受信部への
低クロストーク化が可能となる。
【００１７】
【発明の実施の形態】本発明の上記目的および他の目
的、特徴および利点を明確にすべく、以下添付した図面
を参照しつつ本発明の実施の形態につき詳細に説明す
る。図１を参照すると、本発明の一実施の形態としての
光送信回路の回路図が示されている。同回路は、Ｐチャ
ネル型のＭＯＳＦＥＴ Ｍ１およびＭ２、Ｎチャネル型
のＭＯＳＦＥＴ Ｍ３およびＭ４、これらのトランジス
タをオン状態としたときに流れる電流を定める定電流源
ＩＣＣ１およびＩＥＥ１、半導体レーザ素子ＬＤの直流
バイアス電流を設定する定電流源ＩＣＣ２およびＩＥＥ
２で構成されている。更に詳述すると、高電位電源ＶCC
と低電位電源（本例では、接地電位）との間に、定電流
源ＩＣＣ２、半導体レーザ素子ＬＤ、定電流源ＩＥＥ２
が、この順に直列接続されている。また、高電位電源Ｖ
CCと低電位電源との間に、定電流源ＩＣＣ１、ＭＯＳＦ
ＥＴ Ｍ１、Ｍ３、定電流源ＩＥＥ１が、この順に直列
接続されている。更に、高電位電源ＶCCと低電位電源と
の間に、定電流源ＩＣＣ１、ＭＯＳＦＥＴ Ｍ２、Ｍ
４、定電流源ＩＥＥ１が、この順に直列接続された構成
ともなっている。
的、特徴および利点を明確にすべく、以下添付した図面
を参照しつつ本発明の実施の形態につき詳細に説明す
る。図１を参照すると、本発明の一実施の形態としての
光送信回路の回路図が示されている。同回路は、Ｐチャ
ネル型のＭＯＳＦＥＴ Ｍ１およびＭ２、Ｎチャネル型
のＭＯＳＦＥＴ Ｍ３およびＭ４、これらのトランジス
タをオン状態としたときに流れる電流を定める定電流源
ＩＣＣ１およびＩＥＥ１、半導体レーザ素子ＬＤの直流
バイアス電流を設定する定電流源ＩＣＣ２およびＩＥＥ
２で構成されている。更に詳述すると、高電位電源ＶCC
と低電位電源（本例では、接地電位）との間に、定電流
源ＩＣＣ２、半導体レーザ素子ＬＤ、定電流源ＩＥＥ２
が、この順に直列接続されている。また、高電位電源Ｖ
CCと低電位電源との間に、定電流源ＩＣＣ１、ＭＯＳＦ
ＥＴ Ｍ１、Ｍ３、定電流源ＩＥＥ１が、この順に直列
接続されている。更に、高電位電源ＶCCと低電位電源と
の間に、定電流源ＩＣＣ１、ＭＯＳＦＥＴ Ｍ２、Ｍ
４、定電流源ＩＥＥ１が、この順に直列接続された構成
ともなっている。
【００１８】ＭＯＳＦＥＴ Ｍ１とＭ３との直列接続点
が正相出力端子であり、半導体レーザ素子ＬＤのアノー
ド電極に接続されている。また、ＭＯＳＦＥＴ Ｍ２と
Ｍ４との直列接続点が逆相出力端子であり、半導体レー
ザ素子ＬＤのカソード電極に接続されている。
が正相出力端子であり、半導体レーザ素子ＬＤのアノー
ド電極に接続されている。また、ＭＯＳＦＥＴ Ｍ２と
Ｍ４との直列接続点が逆相出力端子であり、半導体レー
ザ素子ＬＤのカソード電極に接続されている。
【００１９】Ｐチャネル型ＭＯＳＦＥＴ Ｍ１およびＭ
２、ＮチャネルＭＯＳＦＥＴ Ｍ３およびＭ４、定電流
源ＩＣＣ１およびＩＥＥ１により構成されるスイッチン
グ回路は、メタリックペア線のドライバ回路として公知
であり、出力レベルをノート型のパーソナルコンピュー
タの回路部と液晶ディスプレイ部との接続に最適化した
「ＬＶＤＳ（Low Voltage Differential Signaling）」
がＩＥＥＥ１５９６．３で規定されており、広く知られ
ているものである。
２、ＮチャネルＭＯＳＦＥＴ Ｍ３およびＭ４、定電流
源ＩＣＣ１およびＩＥＥ１により構成されるスイッチン
グ回路は、メタリックペア線のドライバ回路として公知
であり、出力レベルをノート型のパーソナルコンピュー
タの回路部と液晶ディスプレイ部との接続に最適化した
「ＬＶＤＳ（Low Voltage Differential Signaling）」
がＩＥＥＥ１５９６．３で規定されており、広く知られ
ているものである。
【００２０】ＭＯＳＦＥＴ Ｍ１、Ｍ２、Ｍ３、Ｍ４の
オン状態の出力抵抗が２５Ωとなるように、ＭＯＳＦＥ
Ｔのゲート長Ｌとゲート幅Ｗとが設定されているものと
する。この値は、ＦＥＴ回路部であるスイッチング回路
と半導体レーザ素子ＬＤとを接続する伝送線路の特性イ
ンピーダンス２５Ωと等しいものである。
オン状態の出力抵抗が２５Ωとなるように、ＭＯＳＦＥ
Ｔのゲート長Ｌとゲート幅Ｗとが設定されているものと
する。この値は、ＦＥＴ回路部であるスイッチング回路
と半導体レーザ素子ＬＤとを接続する伝送線路の特性イ
ンピーダンス２５Ωと等しいものである。
【００２１】定電流源ＩＣＣ１およびＩＥＥ１の電流値
は０．５ＩＰに設定されており、定電流源ＩＣＣ２およ
びＩＥＥ２の電流値はＩＢ＋０．５ＩＰに設定されてい
る。半導体レーザ素子ＬＤは半絶縁基板上に形成されて
おり、アノード電極およびカソード電極の双方が基板表
面から引き出されている。
は０．５ＩＰに設定されており、定電流源ＩＣＣ２およ
びＩＥＥ２の電流値はＩＢ＋０．５ＩＰに設定されてい
る。半導体レーザ素子ＬＤは半絶縁基板上に形成されて
おり、アノード電極およびカソード電極の双方が基板表
面から引き出されている。
【００２２】半導体レーザ素子ＬＤを発光状態とするに
は、各ＦＥＴのゲートに供給する駆動制御信号により、
ＭＯＳＦＥＴ Ｍ１およびＭ４をオンとし、ＭＯＳＦＥ
ＴＭ２およびＭ３をオフとする。すると、ＩＣＣ１→Ｍ
１→ＬＤのアノード→ＬＤのカソード→Ｍ４→ＩＥＥ１
の向きに電流値０．５ＩＰの電流を流そうとする第一の
電流経路が形成される。この電流に加え、半導体レーザ
素子ＬＤのアノードには、定電流源ＩＣＣ２によりＩＢ
＋０．５ＩＰの電流が流入し、半導体レーザ素子ＬＤの
カソードからは定電流源ＩＥＥ２によりＩＢ＋０．５Ｉ
Ｐの電流が流出する。かくして、半導体レーザ素子ＬＤ
のアノード・カソード間に電流値ＩＢ＋ＩＰの電流が流
れる。
は、各ＦＥＴのゲートに供給する駆動制御信号により、
ＭＯＳＦＥＴ Ｍ１およびＭ４をオンとし、ＭＯＳＦＥ
ＴＭ２およびＭ３をオフとする。すると、ＩＣＣ１→Ｍ
１→ＬＤのアノード→ＬＤのカソード→Ｍ４→ＩＥＥ１
の向きに電流値０．５ＩＰの電流を流そうとする第一の
電流経路が形成される。この電流に加え、半導体レーザ
素子ＬＤのアノードには、定電流源ＩＣＣ２によりＩＢ
＋０．５ＩＰの電流が流入し、半導体レーザ素子ＬＤの
カソードからは定電流源ＩＥＥ２によりＩＢ＋０．５Ｉ
Ｐの電流が流出する。かくして、半導体レーザ素子ＬＤ
のアノード・カソード間に電流値ＩＢ＋ＩＰの電流が流
れる。
【００２３】半導体レーザ素子ＬＤを非発光状態とする
には、各ＦＥＴのゲートに供給する駆動制御信号によ
り、ＭＯＳＦＥＴ Ｍ２およびＭ３をオンとし、ＭＯＳ
ＦＥＴＭ１およびＭ４をオフとする。すると、ＩＣＣ１
→Ｍ２→ＬＤのカソード→ＬＤのアノード→Ｍ３→ＩＥ
Ｅ１の向きに電流値０．５ＩＰの電流を流そうとする第
二の電流経路が形成される。この電流に加え、半導体レ
ーザ素子ＬＤのアノードには、定電流源ＩＣＣ２により
ＩＢ＋０．５ＩＰの電流が流入し、半導体レーザ素子Ｌ
Ｄのカソードからは定電流源ＩＥＥ２によりＩＢ＋０．
５ＩＰの電流が流出する。かくして、半導体レーザ素子
ＬＤのアノード・カソード間に電流値ＩＢの電流が流れ
る。
には、各ＦＥＴのゲートに供給する駆動制御信号によ
り、ＭＯＳＦＥＴ Ｍ２およびＭ３をオンとし、ＭＯＳ
ＦＥＴＭ１およびＭ４をオフとする。すると、ＩＣＣ１
→Ｍ２→ＬＤのカソード→ＬＤのアノード→Ｍ３→ＩＥ
Ｅ１の向きに電流値０．５ＩＰの電流を流そうとする第
二の電流経路が形成される。この電流に加え、半導体レ
ーザ素子ＬＤのアノードには、定電流源ＩＣＣ２により
ＩＢ＋０．５ＩＰの電流が流入し、半導体レーザ素子Ｌ
Ｄのカソードからは定電流源ＩＥＥ２によりＩＢ＋０．
５ＩＰの電流が流出する。かくして、半導体レーザ素子
ＬＤのアノード・カソード間に電流値ＩＢの電流が流れ
る。
【００２４】ＩＰ＝３０ｍＡを得るために、定電流源Ｉ
ＥＥ１の電流値は、本実施例では、１５ｍＡであるのに
対し、図４に示した従来例では、すでに述べたように７
８ｍＡである。したがって、消費電力が従来例の１／５
以下に低減されることになる。また、スイッチング電流
が１／５以下になるために、送受一体型モジュール内で
送信回路に近接して配置される受信部へのクロストーク
も、１／５以下に低減されるのである。
ＥＥ１の電流値は、本実施例では、１５ｍＡであるのに
対し、図４に示した従来例では、すでに述べたように７
８ｍＡである。したがって、消費電力が従来例の１／５
以下に低減されることになる。また、スイッチング電流
が１／５以下になるために、送受一体型モジュール内で
送信回路に近接して配置される受信部へのクロストーク
も、１／５以下に低減されるのである。
【００２５】次に、本発明の第２の実施例を示す。図２
は本発明の第２の実施例を示す回路図であり、図１と同
等部分は同一符号にて示している。図２の回路は、ＮＰ
Ｎ型のバイポーラトランジスタＱ１、Ｑ２、Ｑ３、Ｑ
４、これらのトランジスタをオン状態としたときに流れ
る電流を定める定電流源ＩＥＥ１、半導体レーザ素子Ｌ
Ｄの直流バイアス電流を設定する定電流源ＩＣＣ２およ
びＩＥＥ２で構成されている。
は本発明の第２の実施例を示す回路図であり、図１と同
等部分は同一符号にて示している。図２の回路は、ＮＰ
Ｎ型のバイポーラトランジスタＱ１、Ｑ２、Ｑ３、Ｑ
４、これらのトランジスタをオン状態としたときに流れ
る電流を定める定電流源ＩＥＥ１、半導体レーザ素子Ｌ
Ｄの直流バイアス電流を設定する定電流源ＩＣＣ２およ
びＩＥＥ２で構成されている。
【００２６】バイポーラトランジスタＱ１およびＱ２の
オン状態の出力エミッタ抵抗は、図１の場合と同様に、
２５Ωであるものとする。定電流源ＩＥＥ１の電流値は
０．５ＩＰに設定されており、定電流源ＩＣＣ２および
ＩＥＥ２の電流値はＩＢ＋０．５ＩＰに設定されてい
る。半導体レーザ素子ＬＤは半絶縁基板上に形成されて
おり、アノード電極およびカソード電極の双方が基板表
面から引き出されている。
オン状態の出力エミッタ抵抗は、図１の場合と同様に、
２５Ωであるものとする。定電流源ＩＥＥ１の電流値は
０．５ＩＰに設定されており、定電流源ＩＣＣ２および
ＩＥＥ２の電流値はＩＢ＋０．５ＩＰに設定されてい
る。半導体レーザ素子ＬＤは半絶縁基板上に形成されて
おり、アノード電極およびカソード電極の双方が基板表
面から引き出されている。
【００２７】半導体レーザ素子ＬＤを発光状態とするに
は、トランジスタＱ１およびＱ４をオンとし、トランジ
スタＱ２およびＱ３をオフとする。すると、ＶＣＣ→Ｑ
１→ＬＤのアノード→ＬＤのカソード→Ｑ４→ＩＥＥ１
の向きに電流値０．５ＩＰの電流を流そうとする第一の
電流経路が形成される。この電流に加え、半導体レーザ
素子ＬＤのアノードには、定電流源ＩＣＣ２によりＩＢ
＋０．５ＩＰの電流が流入し、半導体レーザ素子ＬＤの
カソードからは定電流源ＩＥＥ２によりＩＢ＋０．５Ｉ
Ｐの電流が流出する。かくして、半導体レーザ素子ＬＤ
のアノード・カソード間に電流値ＩＢ＋ＩＰの電流が流
れる。
は、トランジスタＱ１およびＱ４をオンとし、トランジ
スタＱ２およびＱ３をオフとする。すると、ＶＣＣ→Ｑ
１→ＬＤのアノード→ＬＤのカソード→Ｑ４→ＩＥＥ１
の向きに電流値０．５ＩＰの電流を流そうとする第一の
電流経路が形成される。この電流に加え、半導体レーザ
素子ＬＤのアノードには、定電流源ＩＣＣ２によりＩＢ
＋０．５ＩＰの電流が流入し、半導体レーザ素子ＬＤの
カソードからは定電流源ＩＥＥ２によりＩＢ＋０．５Ｉ
Ｐの電流が流出する。かくして、半導体レーザ素子ＬＤ
のアノード・カソード間に電流値ＩＢ＋ＩＰの電流が流
れる。
【００２８】半導体レーザ素子ＬＤを非発光状態とする
には、トランジスタＱ２およびＱ３をオンとし、トラン
ジスタＱ１およびＱ４をオフとする。すると、ＶＣＣ→
Ｑ２→ＬＤのカソード→ＬＤのアノード→Ｑ３→ＩＥＥ
１の向きに電流値０．５ＩＰの電流を流そうとする第二
の電流経路が形成される。この電流に加え、半導体レー
ザ素子ＬＤのアノードには定電流源ＩＣＣ２によりＩＢ
＋０．５ＩＰの電流が流入し、半導体レーザ素子ＬＤの
カソードからは定電流源ＩＥＥ２によりＩＢ＋０．５Ｉ
Ｐの電流が流出する。かくして、半導体レーザ素子ＬＤ
のアノード・カソード間に電流値ＩＢの電流が流れる。
には、トランジスタＱ２およびＱ３をオンとし、トラン
ジスタＱ１およびＱ４をオフとする。すると、ＶＣＣ→
Ｑ２→ＬＤのカソード→ＬＤのアノード→Ｑ３→ＩＥＥ
１の向きに電流値０．５ＩＰの電流を流そうとする第二
の電流経路が形成される。この電流に加え、半導体レー
ザ素子ＬＤのアノードには定電流源ＩＣＣ２によりＩＢ
＋０．５ＩＰの電流が流入し、半導体レーザ素子ＬＤの
カソードからは定電流源ＩＥＥ２によりＩＢ＋０．５Ｉ
Ｐの電流が流出する。かくして、半導体レーザ素子ＬＤ
のアノード・カソード間に電流値ＩＢの電流が流れる。
【００２９】ＩＰ＝３０ｍＡを得るために、ＩＥＥ１の
電流値は第２の実施例でも１５ｍＡであるのに対し、図
４に示した従来例では、すでに述べたように、７８ｍＡ
である。したがって、消費電力が従来例の１／５以下に
低減されることになる。また、スイッチング電流が１／
５以下になるため、送受一体型モジュール内で送信回路
に近接して配置されている受信部へのクロストークも１
／５以下に低減されるのである。
電流値は第２の実施例でも１５ｍＡであるのに対し、図
４に示した従来例では、すでに述べたように、７８ｍＡ
である。したがって、消費電力が従来例の１／５以下に
低減されることになる。また、スイッチング電流が１／
５以下になるため、送受一体型モジュール内で送信回路
に近接して配置されている受信部へのクロストークも１
／５以下に低減されるのである。
【００３０】上述した第１及び第２の実施例では、トラ
ンジスタとして、ＭＯＳ ＦＥＴもしくはバイポーラト
ランジスタを用いているが、他のトランジスタを用いて
も良い。また、第１および第２の実施例では、発光素子
としてレーザダイオードを用いているが、発光ダイオー
ド（ＬＥＤ）、直流発光素子と光変調器の組合せ等、他
の発光素子を用いても良いことは勿論である。
ンジスタとして、ＭＯＳ ＦＥＴもしくはバイポーラト
ランジスタを用いているが、他のトランジスタを用いて
も良い。また、第１および第２の実施例では、発光素子
としてレーザダイオードを用いているが、発光ダイオー
ド（ＬＥＤ）、直流発光素子と光変調器の組合せ等、他
の発光素子を用いても良いことは勿論である。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
光ファイバ通信用の超高速送信回路の低消費電力化が実
現される。また、本発明によれば、光ファイバ通信用送
受一体型モジュールにおいて、超高速送信回路から受信
部へのクロストークの低減が実現される。これらの効果
により、１０ギガビットイーサーネット、並列光リンク
等の超高速かつ超小型の光送受信モジュールの実現が可
能となり、実用上有用である。
光ファイバ通信用の超高速送信回路の低消費電力化が実
現される。また、本発明によれば、光ファイバ通信用送
受一体型モジュールにおいて、超高速送信回路から受信
部へのクロストークの低減が実現される。これらの効果
により、１０ギガビットイーサーネット、並列光リンク
等の超高速かつ超小型の光送受信モジュールの実現が可
能となり、実用上有用である。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】半導体レーザの駆動電流設定法の説明図であ
る。
る。
【図４】第１の従来例を示す回路図である。
【図５】第２の従来例を示す回路図である。
Ｍ１〜Ｍ６ ＭＯＳＦＥＴ
Ｑ１〜Ｑ４ バイポーラトランジスタ
ＩＢ バイアス電流
ＩＰ パルス電流
ＩＣＣ１，ＩＣＣ２，ＩＥＥ１，ＩＥＥ２ 定電流源
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｂ 10/18
10/26
10/28
Claims (10)
- 【請求項１】 アノード及びカソードの各電極を有する
発光素子と、前記アノード電極に正相出力端子が接続さ
れ前記カソード端子に逆相出力端子が接続されて前記発
光素子へ駆動電流を供給するスイッチング手段とを含
み、 前記スイッチング手段は、 前記発光素子を発光状態とするための発光駆動信号に応
答して前記アノード電極から前記カソード電極へ向けて
定電流を供給する第一の電流経路と、前記発光素子を非
発光状態とするための非発光駆動信号に応答して前記カ
ソード電極から前記アノード電極へ向けて前記定電流を
供給する第二の電流経路とを有し、更に、前記発光素子へ前記定電流及び直流バイアス電流
を供給するバイアス手段を含む ことを特徴とする光送信
回路。 - 【請求項２】 前記正相及び逆相出力端子の出力インピ
ーダンスが前記スイッチング手段と前記発光素子との間
の伝送線路の特性インピーダンスに等しく設定されてい
ることを特徴とする請求項１記載の光送信回路。 - 【請求項３】 前記バイアス手段は、前記高電位電源と
前記正相出力端子との間に接続された第一の定電流源
と、前記低電位電源と前記逆相出力端子との間に接続さ
れた第二の定電流源とを有することを特徴とする請求項
１または２記載の光送信回路。 - 【請求項４】 前記スイッチング手段は、高電位電源側
に接続されて前記定電流を生成する第三の定電流源と、
低電位電源側に接続されて前記定電流を生成する第四の
定電流源とを更に有し、 前記第一の電流経路は、前記第三の定電流源と前記正相
出力端子との間に接続され前記発光駆動信号によりオン
制御される第一導電型の第一トランジスタと、前記第四
の定電流源と前記逆相出力端子との間に接続され前記発
光駆動信号によりオン制御される第二導電型の第二トラ
ンジスタとを有し、 前記第二の電流経路は、前記第三の定電流源と前記逆相
出力端子との間に接続され前記非発光駆動信号によりオ
ン制御される前記第一導電型の第三トランジスタと、前
記第四の定電流源と前記正相出力端子との間に接続され
前記非発光駆動信号によりオン制御される前記第二導電
型の第四トランジスタとを有することを特徴とする請求
項１〜３いずれか記載の光送信回路。 - 【請求項５】 前記トランジスタは電界効果トランジス
タであり、前記第一導電型はＰチャネル型であり、前記
第二導電型はＮチャネル型であることを特徴とする請求
項４記載の光送信回路。 - 【請求項６】 前記トランジスタはバイポーラトランジ
スタであり、前記第一導電型はＰＮＰ型であり、前記第
二導電型はＮＰＮ型であることを特徴とする請求項５記
載の光送信回路。 - 【請求項７】 前記スイッチング手段は、低電位電源側
に接続されて前記定電流を生成する第三の定電流源を更
に有し、 前記第一の電流経路は、高電位電源側と前記正相出力端
子との間に接続され前記発光駆動信号によりオン制御さ
れる第一トランジスタと、前記第三の定電流源と前記逆
相出力端子との間に接続され前記発光駆動信号によりオ
ン制御される第二トランジスタとを有し、 前記第二の電流経路は、前記高電位電源と前記逆相出力
端子との間に接続され前記非発光駆動信号によりオン制
御される第三トランジスタと、前記第三の定電流源と前
記正相出力端子との間に接続され前記非発光駆動信号に
よりオン制御される第四トランジスタとを有することを
特徴とする請求項１〜３いずれか記載の光送信回路。 - 【請求項８】 前記トランジスタはバイポーラトランジ
スタであることを特徴とする請求項７記載の光送信回
路。 - 【請求項９】 前記トランジスタは電界効果トランジス
タであることを特徴とする請求項７記載の光送信回路。 - 【請求項１０】 光受信回路と一体型のモジュール構成
とされていることを特徴とする請求項１〜９いずか記載
の光送信回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224744A JP3508704B2 (ja) | 2000-07-26 | 2000-07-26 | 光送信回路 |
| US09/906,819 US6903580B2 (en) | 2000-07-26 | 2001-07-18 | Optical transmitting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224744A JP3508704B2 (ja) | 2000-07-26 | 2000-07-26 | 光送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043680A JP2002043680A (ja) | 2002-02-08 |
| JP3508704B2 true JP3508704B2 (ja) | 2004-03-22 |
Family
ID=18718646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000224744A Expired - Fee Related JP3508704B2 (ja) | 2000-07-26 | 2000-07-26 | 光送信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6903580B2 (ja) |
| JP (1) | JP3508704B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4060696B2 (ja) * | 2002-12-13 | 2008-03-12 | 日本オプネクスト株式会社 | 光送信モジュール |
| JP4167916B2 (ja) * | 2003-03-10 | 2008-10-22 | 株式会社リコー | Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 |
| JP4561185B2 (ja) * | 2004-05-25 | 2010-10-13 | 船井電機株式会社 | レーザダイオード駆動回路 |
| GB2432468A (en) * | 2005-11-22 | 2007-05-23 | Seiko Epson Corp | An integrated optical SERDES transceiver circuit using LVDS amplifiers |
| JP4814769B2 (ja) * | 2006-11-29 | 2011-11-16 | 日本オプネクスト株式会社 | 光送信器 |
| JP6907734B2 (ja) | 2017-06-09 | 2021-07-21 | 住友電気工業株式会社 | 駆動回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135123A (ja) | 1989-10-19 | 1991-06-10 | Sumitomo Electric Ind Ltd | 光送信回路 |
| JP2910280B2 (ja) | 1991-02-22 | 1999-06-23 | 住友電気工業株式会社 | レーザダイオード駆動回路 |
| JP2910279B2 (ja) | 1991-02-22 | 1999-06-23 | 住友電気工業株式会社 | レーザダイオード駆動回路 |
| JP4116133B2 (ja) * | 1997-07-31 | 2008-07-09 | 株式会社東芝 | 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路 |
| JP2001326569A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | Ｌｅｄ駆動回路及び光送信モジュール |
-
2000
- 2000-07-26 JP JP2000224744A patent/JP3508704B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-18 US US09/906,819 patent/US6903580B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043680A (ja) | 2002-02-08 |
| US6903580B2 (en) | 2005-06-07 |
| US20020011879A1 (en) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796767A (en) | Driver circuit of light-emitting device | |
| JP3449898B2 (ja) | 発光素子駆動回路 | |
| US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
| CN111916996B (zh) | 一种大调制电流直流耦合型激光器驱动电路 | |
| TWI256743B (en) | Light emitting diode driving circuit and optical transmitter for use in optical fiber link | |
| US9153936B2 (en) | Power-efficient high-speed driver for a vertical-cavity surface-emitting laser | |
| JP3508704B2 (ja) | 光送信回路 | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| US6765942B2 (en) | Optoelectronic circuit and control circuit | |
| JPH0964473A (ja) | 光送信器用半導体光源および光送信モジュール | |
| US7280574B1 (en) | Circuit for driving a laser diode and method | |
| KR100810328B1 (ko) | 전류 구동형 광원 구동 회로 | |
| JPH01166582A (ja) | レーザ駆動回路 | |
| JP3488088B2 (ja) | 発光ダイオード駆動回路 | |
| WO2002037623A1 (en) | Modulators for vertical cavity surface emitting lasers | |
| TWI479951B (zh) | 光源裝置及其光源驅動電路 | |
| JP3788029B2 (ja) | レーザダイオード駆動回路 | |
| EP1286468B1 (en) | Driver circuits | |
| US6420804B1 (en) | Circuit for switching direction of current | |
| JPH0745893A (ja) | 発光素子駆動回路 | |
| JPS6014535A (ja) | 光送信回路 | |
| TWI420971B (zh) | 發光裝置及其驅動電路 | |
| JPH073890B2 (ja) | 発光ダイオ−ド駆動装置 | |
| JPH06216410A (ja) | 発光素子ドライバ | |
| JPH0613658A (ja) | 光半導体素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |