JP4167916B2 - Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 - Google Patents
Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 Download PDFInfo
- Publication number
- JP4167916B2 JP4167916B2 JP2003063547A JP2003063547A JP4167916B2 JP 4167916 B2 JP4167916 B2 JP 4167916B2 JP 2003063547 A JP2003063547 A JP 2003063547A JP 2003063547 A JP2003063547 A JP 2003063547A JP 4167916 B2 JP4167916 B2 JP 4167916B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- bias
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低電圧差動信号（以下、ＬＶＤＳと呼ぶ）回路に関し、特に光ディスク記録装置に使用するＬＶＤＳ回路に関する。
【０００２】
【従来の技術】
近年、集積回路の微細化、高速化に伴い、信号の伝達手段として低電圧差動信号ＬＶＤＳ回路が多く用いられるようになっている。ＬＶＤＳ回路は小振幅の差動信号を扱うため、該差動信号を出力するドライバ回路と、ドライバ回路から出力された差動信号を受け取るレシーバ回路に、小信号を正しく送受信するための精度が求められている。
【０００３】
一方、半導体集積回路では、その特性上、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等が生じ、小信号を正しく送受信するための精度が得られないという問題があった。このようなことから、ＬＶＤＳ構成の出力回路にドライバ駆動用の電流を調整するためのＭＯＳＦＥＴを付加し、その１つをダミー出力回路として用いて出力端子に終端抵抗を接続してハイ（Ｈｉｇｈ）レベルとロー（Ｌｏｗ）レベルを形成し、該ハイレベル及びローレベルの信号がそれぞれ所望の出力レベルになるように電流調整用ＭＯＳＦＥＴの制御信号を形成すると共に、該制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して電流を自動調整する回路が開示されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−１３４０８２号公報
【０００５】
【発明が解決しようとする課題】
このように、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等によって生じる差動電圧のバラツキを考慮して、送信する側の電流値を調整できるようすることにより、ドライバ回路から出力される差動電圧の振幅が一定になるようにしたものがあった。しかし、このようにした場合、電流を調整するための回路を付加しなければならず、回路構成要素が増加するという問題が発生する。
【０００６】
本発明は、上記のような問題を解決するためになされたものであり、回路構成要素を付加することなく、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等によって生じるドライバ回路からの差動信号の変動を低減させることができるＬＶＤＳ回路及びＬＶＤＳ回路を使用した光ディスク記録装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るＬＶＤＳ回路は、入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流−電圧変換回路と、該電流−電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路とを備えるＬＶＤＳ回路において、
前記ドライバ回路は１つの半導体チップに形成され、前記バイアス回路、電流−電圧変換回路及びレシーバ回路が他の１つの半導体チップに形成されるものである。
【００１０】
また、前記バイアス回路及び電流−電圧変換回路は、同一プロセスで形成されるようにしてもよい。
【００１３】
前記ドライバ回路、バイアス回路、電流−電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されるようにしてもよい。
【００１４】
また、この発明に係る光ディスク記録装置は、ホスト装置から入力された光ディスクへの書き込み用データを所定の方法でエンコードするエンコード部と、該エンコード部でエンコードされたデータ信号に基づいて光ディスクにレーザ光を照射する半導体レーザの駆動制御を行う半導体レーザ駆動制御部とを備え、前記エンコード部の出力回路部と、前記半導体レーザ駆動制御部の入力回路部とをＬＶＤＳ回路で構成した、ホスト装置から入力されたデータを光ディスクに記録する光ディスク記録装置において、
前記ＬＶＤＳ回路は、
入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、
該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、
前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流−電圧変換回路と、
該電流−電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路と、
を備え、
前記ドライバ回路は１つの半導体チップに形成され、前記バイアス回路、電流−電圧変換回路及びレシーバ回路が他の１つの半導体チップに形成されるものである。
【００１７】
また、前記バイアス回路及び電流−電圧変換回路は、同一プロセスで形成されるようにした。
【００２０】
前記ドライバ回路、バイアス回路、電流−電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されるようにしてもよい。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるＬＶＤＳ回路の例を示した図である。なお、図１では、ＭＣＭ（マルチチップモジュール）で構成されている場合を例にして示している。
図１において、ＬＶＤＳ回路１は、入力端ＩＮに入力されたディジタル信号に応じた電流を一対の出力端から出力するドライバ回路２と、該ドライバ回路２から出力された電流をそれぞれ電圧に変換する電流−電圧変換回路３と、該電流−電圧変換回路３で電圧に変換された一対の信号の電圧を比較し該比較結果を示す２値の信号を出力するレシーバ回路４と、ドライバ回路２の出力電流を制御するためのバイアス電流Ｉｂをドライバ回路２に供給するバイアス回路５とを備えている。
【００２２】
図１の場合、ドライバ回路２が半導体チップＡ上に形成されており、電流−電圧変換回路３、レシーバ回路４及びバイアス回路５は、半導体チップＢ上にそれぞれ形成されている。ドライバ回路２は、出力端ＯＵＴ１及びＯＵＴ２を備え、ハイ（Ｈｉｇｈ）レベルの信号が入力されると、バイアス回路５からのバイアス電流ｉｂに応じた電流が出力端ＯＵＴ２に流れ込むと共に出力端ＯＵＴ１からの電流の流れ込みが停止する。
【００２３】
また、ドライバ回路２は、ロー（Ｌｏｗ）レベルの信号が入力されると、バイアス回路５からのバイアス電流ｉｂに応じた電流が出力端ＯＵＴ１に流れ込むと共に出力端ＯＵＴ２からの電流の流れ込みが停止する。出力端ＯＵＴ１は半導体チップＡの出力端子ＯＡ１に、出力端ＯＵＴ２は半導体チップＡの出力端子ＯＡ２にそれぞれ接続されている。出力端子ＯＡ１は、信号線６及び半導体チップＢの入力端子ＩＢ１を介してレシーバ回路４の一方の入力端に接続され、出力端子ＯＡ２は、信号線７及び半導体チップＢの入力端子ＩＢ２を介してレシーバ回路４の他方の入力端に接続されている。
【００２４】
電流−電圧変換回路３は、抵抗１１〜１３で構成されており、電源電圧ＶＤＤと入力端子ＩＢ１との間に抵抗１１及び１２が直列に接続されており、抵抗１１及び抵抗１２の接続部と入力端子ＩＢ２との間には抵抗１３が接続されている。また、バイアス回路５は、電圧比較器２１、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路２２、ＰＭＯＳトランジスタ２３，２４、ＮＭＯＳトランジスタ２５〜２７及び抵抗２８で構成されている。ＰＭＯＳトランジスタ２３及び２４はカレントミラー回路を形成しており、電源電圧ＶＤＤと接地電圧との間に、ＰＭＯＳトランジスタ２３、ＮＭＯＳトランジスタ２５及び抵抗２８が直列に接続されており、ＮＭＯＳトランジスタ２５のゲートは電圧比較器２１の出力端に接続されている。ＰＭＯＳトランジスタ２３及び２４の各ゲートは接続され、該接続部はＰＭＯＳトランジスタ２３のドレインに接続されている。
【００２５】
ＮＭＯＳトランジスタ２５と抵抗２８との接続部は、電圧比較器２１の一方の入力端に接続され、電圧比較器２１の他方の入力端には基準電圧Ｖｒが入力されている。一方、ＮＭＯＳトランジスタ２６及び２７はカレントミラー回路を形成しており、ＮＭＯＳトランジスタ２６及び２７の各ゲートは接続され、該接続部はＮＭＯＳトランジスタ２７のドレインに接続されている。ＮＭＯＳトランジスタ２６のドレインは、バイアス回路５の出力端をなし、半導体チップＢの接続端子ＣＢ１及び半導体チップＡの接続端子ＣＡ１を介してドライバ回路２に接続されている。
【００２６】
図２は、図１のドライバ回路２の回路例を示した図であり、図２において、ドライバ回路２は、インバータ３１〜３５及びＮＭＯＳトランジスタ３６及び３７を備えている。ＮＭＯＳトランジスタ３６は、出力端子ＯＡ１と接続端子ＣＡ１との間に接続され、ＮＭＯＳトランジスタ３７は、出力端子ＯＡ２と接続端子ＣＡ１との間に接続されている。ＮＭＯＳトランジスタ３６のドレインはドライバ回路２の出力端ＯＵＴ１を、ＮＭＯＳトランジスタ３７のドレインがドライバ回路２の出力端ＯＵＴ２をそれぞれなしている。また、ドライバ回路２の入力端ＩＮとＮＭＯＳトランジスタ３６のゲートとの間には、インバータ３１〜３３が直列に接続されており、ドライバ回路２の入力端ＩＮとＮＭＯＳトランジスタ３７のゲートとの間には、インバータ３４，３５が直列に接続されている。
【００２７】
このような構成において、入力端ＩＮにローレベルの信号が入力されると、ＮＭＯＳトランジスタ３６がオンしてＮＭＯＳトランジスタ３７がオフする。このため、電流−電圧変換回路３の抵抗１１及び１２、半導体チップＢの入力端子ＩＢ１、信号線６、半導体チップＡの出力端子ＯＡ１、ドライバ回路２のＮＭＯＳトランジスタ３６、半導体チップＡの接続端子ＣＡ１、半導体チップＢの接続端子ＣＢ１、及びバイアス回路５のＮＭＯＳトランジスタ２６にバイアス電流ｉｂが流れる。このとき、出力端子ＯＡ２には電流が流れない。
【００２８】
このため、入力端子ＩＢ１に接続されたレシーバ回路４の入力端ＩＮ１の電圧よりも、入力端子ＩＢ２に接続されたレシーバ回路４の入力端ＩＮ２の電圧が大きくなり、レシーバ回路４からはローレベルの信号が出力される。例えば、電源電圧ＶＤＤが１.８Ｖで、抵抗１１が１８０Ω、抵抗１２及び１３がそれぞれ１１０Ω、基準電圧Ｖｒが１.２Ｖ、抵抗２８が１２ｋΩであるとする。更に、ＰＭＯＳトランジスタ２３のドレイン電流の５倍のドレイン電流がＰＭＯＳトランジスタ２４から流れ、ＮＭＯＳトランジスタ２７のドレイン電流の８倍の電流がＮＭＯＳトランジスタ２６のドレインに流れるものとする。抵抗２８に１００μＡの電流が流れるとすると、ＰＭＯＳトランジスタ２４から５００μＡの電流が出力され、ＮＭＯＳトランジスタ２６のドレインには４ｍＡの電流が流れる。
【００２９】
これらのことから、ドライバ回路２は、２つの差動伝達経路の一方のみ、すなわち出力端ＯＵＴ１からのみ４ｍＡを引き込むようになっている。ドライバ回路２の出力端ＯＵＴ１に４ｍＡの電流を引き込んでいる場合は、レシーバ回路４の正側入力電圧、すなわち入力端ＩＮ１の電圧は{１.８Ｖ−(４ｍＡ×２９０Ω)}＝０.６４Ｖとなり、負側入力電圧、すなわち入力端ＩＮ２の電圧は{１.８Ｖ−(４ｍＡ×１８０Ω)}＝１.０８Ｖになって、レシーバ回路４は、ローレベルの信号を出力する。
【００３０】
次に、入力端ＩＮにハイレベルの信号が入力されると、ＮＭＯＳトランジスタ３６がオフしてＮＭＯＳトランジスタ３７がオンする。このため、電流−電圧変換回路３の抵抗１１及び１３、半導体チップＢの入力端子ＩＢ２、信号線７、半導体チップＡの出力端子ＯＡ２、ドライバ回路２のＮＭＯＳトランジスタ３７、半導体チップＡの接続端子ＣＡ１、半導体チップＢの接続端子ＣＢ１、及びバイアス回路５のＮＭＯＳトランジスタ２６にバイアス電流ｉｂが流れる。このとき、出力端子ＯＡ１には電流が流れない。
【００３１】
このため、入力端子ＩＢ２に接続されたレシーバ回路４の入力端ＩＮ２の電圧よりも、入力端子ＩＢ１に接続されたレシーバ回路４の入力端ＩＮ１の電圧が大きくなり、レシーバ回路４からはハイレベルの信号が出力される。例えば、入力端ＩＮにハイレベルの信号が入力されたときと同様の例の場合、ドライバ回路２は、２つの差動伝達経路の一方のみ、すなわち出力端ＯＵＴ２からのみ４ｍＡを引き込むようになっている。ドライバ回路２の出力端ＯＵＴ２に４ｍＡの電流を引き込んでいる場合、レシーバ回路４の入力端ＩＮ２の電圧は{１.８Ｖ−(４ｍＡ×２９０Ω)}＝０.６４Ｖとなり、レシーバ回路４の入力端ＩＮ１の電圧は{１.８Ｖ−(４ｍＡ×１８０Ω)}＝１.０８Ｖになって、レシーバ回路４は、ハイレベルの信号を出力する。
【００３２】
ここで、例えば、半導体チップＢにおいて、プロセス上のバラツキにより抵抗値が所望する値より１０％小さく製造されたとする。すると、電流−電圧変換回路３の抵抗１１は、１８０Ωから１６２Ωに、抵抗１２及び１３は、それぞれ１１０Ωから９９Ωになる。仮に、バイアス回路５が半導体チップＡにある場合、レシーバ回路４に入力されるハイレベルの電圧は、{１.８Ｖ−(４ｍＡ×１６２Ω)}＝１.１５２Ｖとなり、レシーバ回路４に入力されるハイレベルの電圧は、{１.８Ｖ−(４ｍＡ×２６１Ω)}＝０.７５６Ｖとなる。この値は、所望するハイレベルの電圧値１.０８Ｖ及びローレベルの電圧値０.６４Ｖよりも、ハイレベルで０.０７２Ｖ、ローレベルで０.１１６Ｖずれることになる。
【００３３】
これに対して、バイアス回路５が半導体チップＢにある場合は、抵抗２８の抵抗値も同様に１０％小さくなるため、該抵抗値は１２ｋΩから１０.８ｋΩになり、抵抗２８に流れる電流は、１００μＡから１１１μＡになり、最終的にはドライバ回路２に対するバイアス電流ｉｂは、４ｍＡから４.４４ｍＡになる。このとき、レシーバ回路４が受け取るハイレベルの信号の電圧は、{１.８Ｖ−(４.４４ｍＡ×１６２Ω)}＝１.０８１Ｖになり、ローレベルの信号の電圧は、{１.８Ｖ−(４.４４ｍＡ×２６１Ω)}＝０.６４１Ｖになり、所望の値からのずれ量は、ハイレベル及びローレベル共に０.００１Ｖとかなり小さくなる。
【００３４】
次に、例えば、半導体チップＢにおいて、電源電圧ＶＤＤが１０％大きくなった場合を考える。このとき、半導体チップＢの電源電圧ＶＤＤは、１.９８Ｖになる。仮に、バイアス回路５が半導体チップＡにあれば、レシーバ回路４が受け取るハイレベルの信号の電圧は、{１.９８Ｖ−(４ｍＡ×１８０Ω)}＝１.２６Ｖになり、レシーバ回路４が受け取るローレベルの信号の電圧は、{１.９８Ｖ−(４ｍＡ×２９０Ω)}＝０.８２Ｖになる。この値は、所望するハイレベルの電圧値１.０８Ｖ及びローレベルの電圧値０.６４Ｖよりも、ハイレベル及びローレベル共に０.１８Ｖずれることになる。
【００３５】
これに対して、バイアス回路５が半導体チップＢにある場合は、バイアス回路５に供給される電源電圧ＶＤＤも１０％大きくなるため、抵抗２８に印加される電圧は１.２Ｖから１.３２Ｖになり、抵抗２８に流れる電流は１００μＡから１１０μＡになり、最終的にはバイアス電流ｉｂは４.４ｍＡになる。このとき、レシーバ回路４が受け取るハイレベルの信号の電圧は、{１.９８Ｖ−(４.４ｍＡ×１８０Ω)}＝１.１８８Ｖになり、ローレベルの信号の電圧は、{１.９８Ｖ−(４.４ｍＡ×２９０Ω)}＝０.７０４Ｖになり、所望値からのずれ量は、ハイレベルで０.１０８Ｖ、ローレベルで０.０６４Ｖと小さくなる。このように、電流−電圧変換回路３及びバイアス回路５を、同じ半導体チップ上に設けることにより、プロセス、温度又は電源電圧の変動に影響を受けにくいＬＶＤＳ回路を得ることができる。
【００３６】
なお、図１では、電流−電圧変換回路３及びバイアス回路５が、半導体チップＢに設けられた例を示して説明したが、電流−電圧変換回路３及びバイアス回路５は、半導体チップＡに設けられるようにしてもよい。この場合、図１は、図３のようになり、図３の各部の動作は図１の場合と同様であるのでその説明を省略する。
【００３７】
次に、図４は、図１及び図２で示したＬＶＤＳ回路１を用いた光ディスク記録装置の構成例を示した概略のブロック図である。
図４において、光ディスク記録装置４０は、光ディスク４１にレーザ光を照射してデータの記録を行うレーザダイオード４２と、入力されたデータに応じて該レーザダイオード４２の動作制御を行うＬＤドライバ４３と、パーソナルコンピュータ等のホスト装置５１から入力された光ディスク４１への書き込み用データを所定の方法でエンコードして該ＬＤドライバ４３に出力するＣＤ・ＤＶＤエンコーダ４４と、該ＣＤ・ＤＶＤエンコーダ４４の動作制御を行うＣＰＵ４５とを備えている。なお、ＬＤドライバ４３は半導体レーザ駆動制御部を、ＣＤ・ＤＶＤエンコーダ４４はエンコード部をそれぞれなしている。
【００３８】
ＣＤ・ＤＶＤエンコーダ４４からＬＤドライバ４３にデータ信号を出力する際、ＬＶＤＳ回路が使用されている。すなわち、図１のＬＶＤＳ回路の場合、ＣＤ・ＤＶＤエンコーダ４４の出力回路にドライバ回路２が使用され、ＬＤドライバ４３の入力回路に電流−電圧変換回路３、レシーバ回路４及びバイアス回路５が使用されている。このため、ＣＤ・ＤＶＤエンコーダ４４とＬＤドライバ４３は、一対の信号線６，７で接続されており、ＣＤ・ＤＶＤエンコーダ４４が半導体チップＡに設けられており、ＬＤドライバ４３が半導体チップＢに設けられている。半導体チップＡ及びＢは、１つのモジュールに形成されたＭＣＭをなしている。
【００３９】
なお、前記説明では、電流−電圧変換回路３及びバイアス回路５を半導体チップＢ又は半導体チップＡのいずれかに設けた場合を例にして説明したが、これは一例であり、本発明は、これに限定するものではなく、電流−電圧変換回路３及びバイアス回路５が同一チップ上に設けられ及び／又は同一プロセスで形成されるようにすればよい。例えば、ドライバ回路２が半導体チップＡに形成され、レシーバ回路４が半導体チップＢに形成され、電流−電圧変換回路３及びバイアス回路５が半導体チップＣに形成される場合、図１及び図３は図５のようになる。
【００４０】
このように、本第１の実施の形態におけるＬＶＤＳ回路は、ドライバ回路２から出力された電流を電圧に変換する電流−電圧変換回路３と、ドライバ回路２から出力される電流値の制御を行うバイアス回路５を同一チップ上に設けた及び／又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動に影響を受けにくくすることができる。また、本第１の実施の形態におけるＬＶＤＳ回路を光ディスク記録装置に使用することにより、プロセス、温度又は電源電圧の変動による光ディスクへのデータ書き込み精度の低下を防止することができる。
【００４１】
【発明の効果】
上記の説明から明らかなように、本発明のＬＶＤＳ回路によれば、ドライバ回路から出力された電流を電圧に変換する電流−電圧変換回路と、ドライバ回路から出力される電流値の制御を行うバイアス回路を同一チップ上に設けた及び／又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動に影響を受けにくくすることができる。
【００４２】
また、本発明の光ディスク記録装置によれば、エンコード部の出力回路部と、半導体レーザ駆動制御部の入力回路部とをＬＶＤＳ回路で構成し、ドライバ回路から出力された電流をそれぞれ電圧に変換する電流−電圧変換回路と、ドライバ回路から出力される電流値の制御を行うバイアス回路を同一チップ上に設けた及び／又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動による光ディスクへのデータ書き込み精度の低下を防止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態におけるＬＶＤＳ回路の例を示した図である。
【図２】 図１のドライバ回路２の回路例を示した図である。
【図３】 本発明の第１の実施の形態におけるＬＶＤＳ回路の他の例を示した図である。
【図４】 図１及び図２で示したＬＶＤＳ回路１を用いた光ディスク記録装置の構成例を示した概略のブロック図である。
【図５】 本発明の第１の実施の形態におけるＬＶＤＳ回路の他の例を示した図である。
【符号の説明】
１ ＬＶＤＳ回路
２ ドライバ回路
３ 電流−電圧変換回路
４ レシーバ回路
５ バイアス回路
６，７ 信号線
４１ 光ディスク
４２ レーザダイオード
４３ ＬＤドライバ
４４ ＣＤ・ＤＶＤエンコーダ
４５ ＣＰＵ
Ａ，Ｂ，Ｃ 半導体チップ
【発明の属する技術分野】
本発明は、低電圧差動信号（以下、ＬＶＤＳと呼ぶ）回路に関し、特に光ディスク記録装置に使用するＬＶＤＳ回路に関する。
【０００２】
【従来の技術】
近年、集積回路の微細化、高速化に伴い、信号の伝達手段として低電圧差動信号ＬＶＤＳ回路が多く用いられるようになっている。ＬＶＤＳ回路は小振幅の差動信号を扱うため、該差動信号を出力するドライバ回路と、ドライバ回路から出力された差動信号を受け取るレシーバ回路に、小信号を正しく送受信するための精度が求められている。
【０００３】
一方、半導体集積回路では、その特性上、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等が生じ、小信号を正しく送受信するための精度が得られないという問題があった。このようなことから、ＬＶＤＳ構成の出力回路にドライバ駆動用の電流を調整するためのＭＯＳＦＥＴを付加し、その１つをダミー出力回路として用いて出力端子に終端抵抗を接続してハイ（Ｈｉｇｈ）レベルとロー（Ｌｏｗ）レベルを形成し、該ハイレベル及びローレベルの信号がそれぞれ所望の出力レベルになるように電流調整用ＭＯＳＦＥＴの制御信号を形成すると共に、該制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して電流を自動調整する回路が開示されている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−１３４０８２号公報
【０００５】
【発明が解決しようとする課題】
このように、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等によって生じる差動電圧のバラツキを考慮して、送信する側の電流値を調整できるようすることにより、ドライバ回路から出力される差動電圧の振幅が一定になるようにしたものがあった。しかし、このようにした場合、電流を調整するための回路を付加しなければならず、回路構成要素が増加するという問題が発生する。
【０００６】
本発明は、上記のような問題を解決するためになされたものであり、回路構成要素を付加することなく、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等によって生じるドライバ回路からの差動信号の変動を低減させることができるＬＶＤＳ回路及びＬＶＤＳ回路を使用した光ディスク記録装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るＬＶＤＳ回路は、入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流−電圧変換回路と、該電流−電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路とを備えるＬＶＤＳ回路において、
前記ドライバ回路は１つの半導体チップに形成され、前記バイアス回路、電流−電圧変換回路及びレシーバ回路が他の１つの半導体チップに形成されるものである。
【００１０】
また、前記バイアス回路及び電流−電圧変換回路は、同一プロセスで形成されるようにしてもよい。
【００１３】
前記ドライバ回路、バイアス回路、電流−電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されるようにしてもよい。
【００１４】
また、この発明に係る光ディスク記録装置は、ホスト装置から入力された光ディスクへの書き込み用データを所定の方法でエンコードするエンコード部と、該エンコード部でエンコードされたデータ信号に基づいて光ディスクにレーザ光を照射する半導体レーザの駆動制御を行う半導体レーザ駆動制御部とを備え、前記エンコード部の出力回路部と、前記半導体レーザ駆動制御部の入力回路部とをＬＶＤＳ回路で構成した、ホスト装置から入力されたデータを光ディスクに記録する光ディスク記録装置において、
前記ＬＶＤＳ回路は、
入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、
該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、
前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流−電圧変換回路と、
該電流−電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路と、
を備え、
前記ドライバ回路は１つの半導体チップに形成され、前記バイアス回路、電流−電圧変換回路及びレシーバ回路が他の１つの半導体チップに形成されるものである。
【００１７】
また、前記バイアス回路及び電流−電圧変換回路は、同一プロセスで形成されるようにした。
【００２０】
前記ドライバ回路、バイアス回路、電流−電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されるようにしてもよい。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるＬＶＤＳ回路の例を示した図である。なお、図１では、ＭＣＭ（マルチチップモジュール）で構成されている場合を例にして示している。
図１において、ＬＶＤＳ回路１は、入力端ＩＮに入力されたディジタル信号に応じた電流を一対の出力端から出力するドライバ回路２と、該ドライバ回路２から出力された電流をそれぞれ電圧に変換する電流−電圧変換回路３と、該電流−電圧変換回路３で電圧に変換された一対の信号の電圧を比較し該比較結果を示す２値の信号を出力するレシーバ回路４と、ドライバ回路２の出力電流を制御するためのバイアス電流Ｉｂをドライバ回路２に供給するバイアス回路５とを備えている。
【００２２】
図１の場合、ドライバ回路２が半導体チップＡ上に形成されており、電流−電圧変換回路３、レシーバ回路４及びバイアス回路５は、半導体チップＢ上にそれぞれ形成されている。ドライバ回路２は、出力端ＯＵＴ１及びＯＵＴ２を備え、ハイ（Ｈｉｇｈ）レベルの信号が入力されると、バイアス回路５からのバイアス電流ｉｂに応じた電流が出力端ＯＵＴ２に流れ込むと共に出力端ＯＵＴ１からの電流の流れ込みが停止する。
【００２３】
また、ドライバ回路２は、ロー（Ｌｏｗ）レベルの信号が入力されると、バイアス回路５からのバイアス電流ｉｂに応じた電流が出力端ＯＵＴ１に流れ込むと共に出力端ＯＵＴ２からの電流の流れ込みが停止する。出力端ＯＵＴ１は半導体チップＡの出力端子ＯＡ１に、出力端ＯＵＴ２は半導体チップＡの出力端子ＯＡ２にそれぞれ接続されている。出力端子ＯＡ１は、信号線６及び半導体チップＢの入力端子ＩＢ１を介してレシーバ回路４の一方の入力端に接続され、出力端子ＯＡ２は、信号線７及び半導体チップＢの入力端子ＩＢ２を介してレシーバ回路４の他方の入力端に接続されている。
【００２４】
電流−電圧変換回路３は、抵抗１１〜１３で構成されており、電源電圧ＶＤＤと入力端子ＩＢ１との間に抵抗１１及び１２が直列に接続されており、抵抗１１及び抵抗１２の接続部と入力端子ＩＢ２との間には抵抗１３が接続されている。また、バイアス回路５は、電圧比較器２１、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路２２、ＰＭＯＳトランジスタ２３，２４、ＮＭＯＳトランジスタ２５〜２７及び抵抗２８で構成されている。ＰＭＯＳトランジスタ２３及び２４はカレントミラー回路を形成しており、電源電圧ＶＤＤと接地電圧との間に、ＰＭＯＳトランジスタ２３、ＮＭＯＳトランジスタ２５及び抵抗２８が直列に接続されており、ＮＭＯＳトランジスタ２５のゲートは電圧比較器２１の出力端に接続されている。ＰＭＯＳトランジスタ２３及び２４の各ゲートは接続され、該接続部はＰＭＯＳトランジスタ２３のドレインに接続されている。
【００２５】
ＮＭＯＳトランジスタ２５と抵抗２８との接続部は、電圧比較器２１の一方の入力端に接続され、電圧比較器２１の他方の入力端には基準電圧Ｖｒが入力されている。一方、ＮＭＯＳトランジスタ２６及び２７はカレントミラー回路を形成しており、ＮＭＯＳトランジスタ２６及び２７の各ゲートは接続され、該接続部はＮＭＯＳトランジスタ２７のドレインに接続されている。ＮＭＯＳトランジスタ２６のドレインは、バイアス回路５の出力端をなし、半導体チップＢの接続端子ＣＢ１及び半導体チップＡの接続端子ＣＡ１を介してドライバ回路２に接続されている。
【００２６】
図２は、図１のドライバ回路２の回路例を示した図であり、図２において、ドライバ回路２は、インバータ３１〜３５及びＮＭＯＳトランジスタ３６及び３７を備えている。ＮＭＯＳトランジスタ３６は、出力端子ＯＡ１と接続端子ＣＡ１との間に接続され、ＮＭＯＳトランジスタ３７は、出力端子ＯＡ２と接続端子ＣＡ１との間に接続されている。ＮＭＯＳトランジスタ３６のドレインはドライバ回路２の出力端ＯＵＴ１を、ＮＭＯＳトランジスタ３７のドレインがドライバ回路２の出力端ＯＵＴ２をそれぞれなしている。また、ドライバ回路２の入力端ＩＮとＮＭＯＳトランジスタ３６のゲートとの間には、インバータ３１〜３３が直列に接続されており、ドライバ回路２の入力端ＩＮとＮＭＯＳトランジスタ３７のゲートとの間には、インバータ３４，３５が直列に接続されている。
【００２７】
このような構成において、入力端ＩＮにローレベルの信号が入力されると、ＮＭＯＳトランジスタ３６がオンしてＮＭＯＳトランジスタ３７がオフする。このため、電流−電圧変換回路３の抵抗１１及び１２、半導体チップＢの入力端子ＩＢ１、信号線６、半導体チップＡの出力端子ＯＡ１、ドライバ回路２のＮＭＯＳトランジスタ３６、半導体チップＡの接続端子ＣＡ１、半導体チップＢの接続端子ＣＢ１、及びバイアス回路５のＮＭＯＳトランジスタ２６にバイアス電流ｉｂが流れる。このとき、出力端子ＯＡ２には電流が流れない。
【００２８】
このため、入力端子ＩＢ１に接続されたレシーバ回路４の入力端ＩＮ１の電圧よりも、入力端子ＩＢ２に接続されたレシーバ回路４の入力端ＩＮ２の電圧が大きくなり、レシーバ回路４からはローレベルの信号が出力される。例えば、電源電圧ＶＤＤが１.８Ｖで、抵抗１１が１８０Ω、抵抗１２及び１３がそれぞれ１１０Ω、基準電圧Ｖｒが１.２Ｖ、抵抗２８が１２ｋΩであるとする。更に、ＰＭＯＳトランジスタ２３のドレイン電流の５倍のドレイン電流がＰＭＯＳトランジスタ２４から流れ、ＮＭＯＳトランジスタ２７のドレイン電流の８倍の電流がＮＭＯＳトランジスタ２６のドレインに流れるものとする。抵抗２８に１００μＡの電流が流れるとすると、ＰＭＯＳトランジスタ２４から５００μＡの電流が出力され、ＮＭＯＳトランジスタ２６のドレインには４ｍＡの電流が流れる。
【００２９】
これらのことから、ドライバ回路２は、２つの差動伝達経路の一方のみ、すなわち出力端ＯＵＴ１からのみ４ｍＡを引き込むようになっている。ドライバ回路２の出力端ＯＵＴ１に４ｍＡの電流を引き込んでいる場合は、レシーバ回路４の正側入力電圧、すなわち入力端ＩＮ１の電圧は{１.８Ｖ−(４ｍＡ×２９０Ω)}＝０.６４Ｖとなり、負側入力電圧、すなわち入力端ＩＮ２の電圧は{１.８Ｖ−(４ｍＡ×１８０Ω)}＝１.０８Ｖになって、レシーバ回路４は、ローレベルの信号を出力する。
【００３０】
次に、入力端ＩＮにハイレベルの信号が入力されると、ＮＭＯＳトランジスタ３６がオフしてＮＭＯＳトランジスタ３７がオンする。このため、電流−電圧変換回路３の抵抗１１及び１３、半導体チップＢの入力端子ＩＢ２、信号線７、半導体チップＡの出力端子ＯＡ２、ドライバ回路２のＮＭＯＳトランジスタ３７、半導体チップＡの接続端子ＣＡ１、半導体チップＢの接続端子ＣＢ１、及びバイアス回路５のＮＭＯＳトランジスタ２６にバイアス電流ｉｂが流れる。このとき、出力端子ＯＡ１には電流が流れない。
【００３１】
このため、入力端子ＩＢ２に接続されたレシーバ回路４の入力端ＩＮ２の電圧よりも、入力端子ＩＢ１に接続されたレシーバ回路４の入力端ＩＮ１の電圧が大きくなり、レシーバ回路４からはハイレベルの信号が出力される。例えば、入力端ＩＮにハイレベルの信号が入力されたときと同様の例の場合、ドライバ回路２は、２つの差動伝達経路の一方のみ、すなわち出力端ＯＵＴ２からのみ４ｍＡを引き込むようになっている。ドライバ回路２の出力端ＯＵＴ２に４ｍＡの電流を引き込んでいる場合、レシーバ回路４の入力端ＩＮ２の電圧は{１.８Ｖ−(４ｍＡ×２９０Ω)}＝０.６４Ｖとなり、レシーバ回路４の入力端ＩＮ１の電圧は{１.８Ｖ−(４ｍＡ×１８０Ω)}＝１.０８Ｖになって、レシーバ回路４は、ハイレベルの信号を出力する。
【００３２】
ここで、例えば、半導体チップＢにおいて、プロセス上のバラツキにより抵抗値が所望する値より１０％小さく製造されたとする。すると、電流−電圧変換回路３の抵抗１１は、１８０Ωから１６２Ωに、抵抗１２及び１３は、それぞれ１１０Ωから９９Ωになる。仮に、バイアス回路５が半導体チップＡにある場合、レシーバ回路４に入力されるハイレベルの電圧は、{１.８Ｖ−(４ｍＡ×１６２Ω)}＝１.１５２Ｖとなり、レシーバ回路４に入力されるハイレベルの電圧は、{１.８Ｖ−(４ｍＡ×２６１Ω)}＝０.７５６Ｖとなる。この値は、所望するハイレベルの電圧値１.０８Ｖ及びローレベルの電圧値０.６４Ｖよりも、ハイレベルで０.０７２Ｖ、ローレベルで０.１１６Ｖずれることになる。
【００３３】
これに対して、バイアス回路５が半導体チップＢにある場合は、抵抗２８の抵抗値も同様に１０％小さくなるため、該抵抗値は１２ｋΩから１０.８ｋΩになり、抵抗２８に流れる電流は、１００μＡから１１１μＡになり、最終的にはドライバ回路２に対するバイアス電流ｉｂは、４ｍＡから４.４４ｍＡになる。このとき、レシーバ回路４が受け取るハイレベルの信号の電圧は、{１.８Ｖ−(４.４４ｍＡ×１６２Ω)}＝１.０８１Ｖになり、ローレベルの信号の電圧は、{１.８Ｖ−(４.４４ｍＡ×２６１Ω)}＝０.６４１Ｖになり、所望の値からのずれ量は、ハイレベル及びローレベル共に０.００１Ｖとかなり小さくなる。
【００３４】
次に、例えば、半導体チップＢにおいて、電源電圧ＶＤＤが１０％大きくなった場合を考える。このとき、半導体チップＢの電源電圧ＶＤＤは、１.９８Ｖになる。仮に、バイアス回路５が半導体チップＡにあれば、レシーバ回路４が受け取るハイレベルの信号の電圧は、{１.９８Ｖ−(４ｍＡ×１８０Ω)}＝１.２６Ｖになり、レシーバ回路４が受け取るローレベルの信号の電圧は、{１.９８Ｖ−(４ｍＡ×２９０Ω)}＝０.８２Ｖになる。この値は、所望するハイレベルの電圧値１.０８Ｖ及びローレベルの電圧値０.６４Ｖよりも、ハイレベル及びローレベル共に０.１８Ｖずれることになる。
【００３５】
これに対して、バイアス回路５が半導体チップＢにある場合は、バイアス回路５に供給される電源電圧ＶＤＤも１０％大きくなるため、抵抗２８に印加される電圧は１.２Ｖから１.３２Ｖになり、抵抗２８に流れる電流は１００μＡから１１０μＡになり、最終的にはバイアス電流ｉｂは４.４ｍＡになる。このとき、レシーバ回路４が受け取るハイレベルの信号の電圧は、{１.９８Ｖ−(４.４ｍＡ×１８０Ω)}＝１.１８８Ｖになり、ローレベルの信号の電圧は、{１.９８Ｖ−(４.４ｍＡ×２９０Ω)}＝０.７０４Ｖになり、所望値からのずれ量は、ハイレベルで０.１０８Ｖ、ローレベルで０.０６４Ｖと小さくなる。このように、電流−電圧変換回路３及びバイアス回路５を、同じ半導体チップ上に設けることにより、プロセス、温度又は電源電圧の変動に影響を受けにくいＬＶＤＳ回路を得ることができる。
【００３６】
なお、図１では、電流−電圧変換回路３及びバイアス回路５が、半導体チップＢに設けられた例を示して説明したが、電流−電圧変換回路３及びバイアス回路５は、半導体チップＡに設けられるようにしてもよい。この場合、図１は、図３のようになり、図３の各部の動作は図１の場合と同様であるのでその説明を省略する。
【００３７】
次に、図４は、図１及び図２で示したＬＶＤＳ回路１を用いた光ディスク記録装置の構成例を示した概略のブロック図である。
図４において、光ディスク記録装置４０は、光ディスク４１にレーザ光を照射してデータの記録を行うレーザダイオード４２と、入力されたデータに応じて該レーザダイオード４２の動作制御を行うＬＤドライバ４３と、パーソナルコンピュータ等のホスト装置５１から入力された光ディスク４１への書き込み用データを所定の方法でエンコードして該ＬＤドライバ４３に出力するＣＤ・ＤＶＤエンコーダ４４と、該ＣＤ・ＤＶＤエンコーダ４４の動作制御を行うＣＰＵ４５とを備えている。なお、ＬＤドライバ４３は半導体レーザ駆動制御部を、ＣＤ・ＤＶＤエンコーダ４４はエンコード部をそれぞれなしている。
【００３８】
ＣＤ・ＤＶＤエンコーダ４４からＬＤドライバ４３にデータ信号を出力する際、ＬＶＤＳ回路が使用されている。すなわち、図１のＬＶＤＳ回路の場合、ＣＤ・ＤＶＤエンコーダ４４の出力回路にドライバ回路２が使用され、ＬＤドライバ４３の入力回路に電流−電圧変換回路３、レシーバ回路４及びバイアス回路５が使用されている。このため、ＣＤ・ＤＶＤエンコーダ４４とＬＤドライバ４３は、一対の信号線６，７で接続されており、ＣＤ・ＤＶＤエンコーダ４４が半導体チップＡに設けられており、ＬＤドライバ４３が半導体チップＢに設けられている。半導体チップＡ及びＢは、１つのモジュールに形成されたＭＣＭをなしている。
【００３９】
なお、前記説明では、電流−電圧変換回路３及びバイアス回路５を半導体チップＢ又は半導体チップＡのいずれかに設けた場合を例にして説明したが、これは一例であり、本発明は、これに限定するものではなく、電流−電圧変換回路３及びバイアス回路５が同一チップ上に設けられ及び／又は同一プロセスで形成されるようにすればよい。例えば、ドライバ回路２が半導体チップＡに形成され、レシーバ回路４が半導体チップＢに形成され、電流−電圧変換回路３及びバイアス回路５が半導体チップＣに形成される場合、図１及び図３は図５のようになる。
【００４０】
このように、本第１の実施の形態におけるＬＶＤＳ回路は、ドライバ回路２から出力された電流を電圧に変換する電流−電圧変換回路３と、ドライバ回路２から出力される電流値の制御を行うバイアス回路５を同一チップ上に設けた及び／又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動に影響を受けにくくすることができる。また、本第１の実施の形態におけるＬＶＤＳ回路を光ディスク記録装置に使用することにより、プロセス、温度又は電源電圧の変動による光ディスクへのデータ書き込み精度の低下を防止することができる。
【００４１】
【発明の効果】
上記の説明から明らかなように、本発明のＬＶＤＳ回路によれば、ドライバ回路から出力された電流を電圧に変換する電流−電圧変換回路と、ドライバ回路から出力される電流値の制御を行うバイアス回路を同一チップ上に設けた及び／又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動に影響を受けにくくすることができる。
【００４２】
また、本発明の光ディスク記録装置によれば、エンコード部の出力回路部と、半導体レーザ駆動制御部の入力回路部とをＬＶＤＳ回路で構成し、ドライバ回路から出力された電流をそれぞれ電圧に変換する電流−電圧変換回路と、ドライバ回路から出力される電流値の制御を行うバイアス回路を同一チップ上に設けた及び／又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動による光ディスクへのデータ書き込み精度の低下を防止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態におけるＬＶＤＳ回路の例を示した図である。
【図２】 図１のドライバ回路２の回路例を示した図である。
【図３】 本発明の第１の実施の形態におけるＬＶＤＳ回路の他の例を示した図である。
【図４】 図１及び図２で示したＬＶＤＳ回路１を用いた光ディスク記録装置の構成例を示した概略のブロック図である。
【図５】 本発明の第１の実施の形態におけるＬＶＤＳ回路の他の例を示した図である。
【符号の説明】
１ ＬＶＤＳ回路
２ ドライバ回路
３ 電流−電圧変換回路
４ レシーバ回路
５ バイアス回路
６，７ 信号線
４１ 光ディスク
４２ レーザダイオード
４３ ＬＤドライバ
４４ ＣＤ・ＤＶＤエンコーダ
４５ ＣＰＵ
Ａ，Ｂ，Ｃ 半導体チップ
Claims (6)
- 入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流−電圧変換回路と、該電流−電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路とを備えるＬＶＤＳ回路において、
前記ドライバ回路は１つの半導体チップに形成され、前記バイアス回路、電流−電圧変換回路及びレシーバ回路が他の１つの半導体チップに形成されることを特徴とするＬＶＤＳ回路。 - 前記バイアス回路及び電流−電圧変換回路は、同一プロセスで形成されることを特徴とする請求項１記載のＬＶＤＳ回路。
- 前記ドライバ回路、バイアス回路、電流−電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されることを特徴とする請求項１又は２記載のＬＶＤＳ回路。
- ホスト装置から入力された光ディスクへの書き込み用データを所定の方法でエンコードするエンコード部と、該エンコード部でエンコードされたデータ信号に基づいて光ディスクにレーザ光を照射する半導体レーザの駆動制御を行う半導体レーザ駆動制御部とを備え、前記エンコード部の出力回路部と、前記半導体レーザ駆動制御部の入力回路部とをＬＶＤＳ回路で構成した、ホスト装置から入力されたデータを光ディスクに記録する光ディスク記録装置において、
前記ＬＶＤＳ回路は、
入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、
該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、
前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流−電圧変換回路と、
該電流−電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路と、
を備え、
前記ドライバ回路は１つの半導体チップに形成され、前記バイアス回路、電流−電圧変換回路及びレシーバ回路が他の１つの半導体チップに形成されることを特徴とする光ディスク記録装置。 - 前記バイアス回路及び電流−電圧変換回路は、同一プロセスで形成されることを特徴とする請求項４記載の光ディスク記録装置。
- 前記ドライバ回路、バイアス回路、電流−電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されることを特徴とする請求項４又は５記載の光ディスク記録装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003063547A JP4167916B2 (ja) | 2003-03-10 | 2003-03-10 | Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 |
| US10/796,870 US7200099B2 (en) | 2003-03-10 | 2004-03-09 | Low voltage differential signal transmitting circuit and optical disc recording apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003063547A JP4167916B2 (ja) | 2003-03-10 | 2003-03-10 | Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274462A JP2004274462A (ja) | 2004-09-30 |
| JP4167916B2 true JP4167916B2 (ja) | 2008-10-22 |
Family
ID=33125100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003063547A Expired - Fee Related JP4167916B2 (ja) | 2003-03-10 | 2003-03-10 | Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7200099B2 (ja) |
| JP (1) | JP4167916B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303915A (ja) * | 2005-04-20 | 2006-11-02 | Ricoh Co Ltd | 半導体装置，画像読取装置および複写装置 |
| WO2007015332A1 (ja) * | 2005-08-02 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 記録制御装置、レーザ駆動装置、情報記録装置、信号伝送方法及び記録再生制御装置 |
| JP2007228399A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 電圧制御電流源および可変利得増幅器 |
| CN101473379A (zh) * | 2006-06-19 | 2009-07-01 | 皇家飞利浦电子股份有限公司 | 光学记录设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4033275B2 (ja) | 1998-10-23 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP3508704B2 (ja) * | 2000-07-26 | 2004-03-22 | 日本電気株式会社 | 光送信回路 |
-
2003
- 2003-03-10 JP JP2003063547A patent/JP4167916B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-09 US US10/796,870 patent/US7200099B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040257963A1 (en) | 2004-12-23 |
| JP2004274462A (ja) | 2004-09-30 |
| US7200099B2 (en) | 2007-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1318601B1 (en) | Voltage mode differential driver and method | |
| JP4836125B2 (ja) | 半導体装置 | |
| US7405594B1 (en) | Current mode driver with constant voltage swing | |
| US5977796A (en) | Low voltage differential swing interconnect buffer circuit | |
| US10224922B1 (en) | Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| KR100588752B1 (ko) | 차동 전류 구동 방식의 전송 시스템 | |
| US20100066450A1 (en) | High-Speed Low-Power Differential Receiver | |
| US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
| US9035677B2 (en) | High-speed low power stacked transceiver | |
| US20040246613A1 (en) | Voltage mode current-assisted pre-emphasis driver | |
| US7038502B2 (en) | LVDS driver circuit and driver circuit | |
| US6664814B1 (en) | Output driver for an integrated circuit | |
| US20070263749A1 (en) | Transmitter for outputting differential signals of different voltage levels | |
| JP2011223430A (ja) | 半導体装置 | |
| JP4167916B2 (ja) | Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 | |
| US5656952A (en) | All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance | |
| US6778569B2 (en) | Optical source driver with improved input stage | |
| JP2003179553A (ja) | 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ | |
| JPH06232707A (ja) | しきい値制御された集積回路用入力回路 | |
| CN115985236B (zh) | 一种驱动芯片、驱动系统、电子设备 | |
| US6930530B1 (en) | High-speed receiver for high I/O voltage and low core voltage | |
| JP7414578B2 (ja) | オーディオ回路 | |
| WO2018215532A1 (en) | Driver for optical modulator | |
| JP4217512B2 (ja) | Ｌｖｄｓ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |