JP4033275B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4033275B2 JP4033275B2 JP30197898A JP30197898A JP4033275B2 JP 4033275 B2 JP4033275 B2 JP 4033275B2 JP 30197898 A JP30197898 A JP 30197898A JP 30197898 A JP30197898 A JP 30197898A JP 4033275 B2 JP4033275 B2 JP 4033275B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- mosfet
- adjustment
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、特にＬＶＤＳ（Low Voltage Differential Signal)構成の出力回路を備えたものに利用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置で構成されるジデタル制御システムにおいて、半導体集積回路装置相互の高速な信号伝送方式としてＬＶＤＳがある。このＬＶＤＳでは、ツイストペア線により信号伝送路を１００Ωで終端し、正相信号と負相信号を伝送させる。上記伝送線路には約４ｍＡ程度の電流を流すので、上記終端抵抗には約４００ｍＶのような低信号振幅となる。半導体集積回路装置に形成されるＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）は、そのプロセスバラツキが比較的大きいので、上記のような低振幅信号を安定して形成するために出力回路には電流調整機能を設けることが必要とされる。
【０００３】
【発明が解決しようとする課題】
本願発明者においては、上記のような低振幅の信号を安定的に形成するために、半導体集積回路装置に自動出力レベル調整回路を付加することを考えた。
【０００４】
この発明の目的は、低振幅信号を安定的に形成することができる出力回路を備えた半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、ＬＶＤＳ構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとロウレベルを形成し、それを基準の出力ハイレベルとロウレベルレベルとそれぞれ比較して所望の出力レベルになるように上記電流調整用ＭＯＳＦＥＴの制御信号を形成するとともに、かかる制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行う。
【０００６】
【発明の実施の形態】
図１には、この発明に係る半導体集積回路装置の出力回路とその電流調整回路の一実施例の回路図が示されている。同図の各回路は、公知のＣＭＯＳ（相補型ＭＳＯ）集積回路の製造技術により、単結晶シリコンのような１個の半導体基板上に形成される。同図には、点線で示した半導体集積回路装置ＬＳＩのうち、上記出力回路と電流調整回路に関連する部分が代表として例示的に示されている。それ故、半導体集積回路装置ＬＳＩとして必要とされる入力回路等の他の回路は周略されている。
【０００７】
電流調整回路に用いられるダミー出力回路は、Ｐチャンネル型ＭＯＳＦＥＴＭＰ１０とＮチャンネル型ＭＯＳＦＥＴＭＮ１０からなる第１のＣＭＯＳインバータ回路と、Ｐチャンネル型ＭＯＳＦＥＴＭＰ２０とＮチャンネル型ＭＯＳＦＥＴＭＮ２０からなる第２のＣＭＯＳインバータ回路と、これらの２つのＣＭＯＳインバータ回路の動作電流を形成する電流源回路から構成される。電流源回路は、そのゲートに定常的に回路の接地電位が与えらることにより、定電流源として動作するＰチャンネル型ＭＯＳＦＥＴＭＰ００と、そのゲートに定常的に電源電圧ＶＤＤが供給されることにより、定電流源として動作するＮチャンネル型ＭＯＳＦＥＴＭＮ００と、これらにそれぞれ並列形態に接続させる電流調整用のＰチャンネル型ＭＯＳＦＥＴＭＰＳ１，ＭＰＳ２と、Ｎチャンネル型ＭＯＳＦＥＴＭＮＳ１ＰＭＮＳ２から構成される。これらのＭＯＳＦＥＴＭＳ１とＭＳ２及びＭＮ１とＭＮ２は、特に制限されないが、それぞれ２進の重みを持つように素子サイズが１対２のように形成される。
【０００８】
上記ＣＭＯＳインバータ回路の出力は、それぞれ外部端子に導かれ、かかる外部端子には１００Ωの終端抵抗が設けられる。上記２つのＣＭＯＳインバータ回路は、互いに相補的な出力信号を形成するように一方のＣＭＯＳインバータ回路（ＭＰ１０とＭＮ１０）のゲートに供給される入力信号は、インバータ回路Ｎ０を通して他方のＣＭＯＳインバータ回路（ＭＰ２０とＭＮ２０）のゲートに供給される。この実施例では、入力端子には電源電圧ＶＤＤに対応したハイレベルが固定的に供給される。それ故、一方のＣＭＯＳインバータ回路のＮチャンネル型ＭＯＳＦＥＴＭＮ１０がオン状態となり、そのドレインが接続された出力端子にはロウレベルＶＯＬが出力され、他方のＣＭＯＳインバータ回路のＰチャンネル型ＭＯＳＦＥＴＭＰ２０がオン状態となり、そのドレインが接続された出力端子にはハイレベルＶＯＨが出力される。
【０００９】
上記ハイレベル出力ＶＯＨは、ハイレベルに対応した電圧Ｖ１を基準電圧とするセンス回路ＳＡ１の入力に供給され、ここで上記電圧Ｖ１との電圧比較が行われる。上記ロウレベル出力ＶＯＬは、ロウレベルに対応した電圧Ｖ２を基準電圧とするセンス回路ＳＡ２の入力に供給され、ここで上記電圧Ｖ２との電圧比較が行われる。前記ＬＶＤＳ出力回路では、上記電圧Ｖ１は１．３５Ｖに設定され、上記電圧Ｖ２は１．０５Ｖに設定される。
【００１０】
例えば、ＭＯＳＦＥＴのプロセスバラツキを考慮して、上記定電流ＭＯＳＦＥＴＭＰ００で形成された電流では、上記ハイレベル出力ＶＯＨ＜１．３５Ｖのように設定されており、上記ロウレベルの出力ＶＯＬ＞１．０５Ｖのように設定される。これに対応して、カウンタ回路ＣＯＵＮＴ１は、初期値が最大値のオール１に設定され出力ＳＰ１とＳＰ２が共にハイレベルにされ、Ｐチャンネル型ＭＯＳＦＥＴＭＳ１とＭＳ２は共にオフ状態である。カウンタ回路ＣＯＵＮＴ２は、初期値が最小値のオール０に設定され出力ＳＮ１とＳＮ２が共にロウレベルにされ、Ｎチャンネル型ＭＯＳＦＥＴＭＮ１とＭＮ２は共にオフ状態である。
【００１１】
制御回路ＣＯＮＴは、上記のようにカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設定し、電流調整動作を行う。例えば、第１の動作では、センス回路ＳＡ１の出力に対応してカウンタ回路ＣＯＵＮＴ１をダウン計数動作を行わせる。これにより、計数値が１１から１０のように減少し、出力信号ＳＰ１のロウレベルによりＭＯＳＦＥＴＭＳ１がオン状態にされる。これにより、ＭＯＳＦＥＴＭＳ１から１の調整電流が流れるようにされるので、出力レベルＶＯＨが増大する。もしも、このときの出力レベルＶＯＨ＜Ｖ１なら、センス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０１のように変化し、ＭＯＳＦＥＴＭＳ１がオフ状態にＭＳ２がオン状態になってその２の調整電流のように増加させて出力レベルＶＯＨを増大させる。
【００１２】
もしも、このときも出力レベルＶＯＨ＜Ｖ１なら、センス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が−１のダウン計数動作を行い、計数値が００のように変化し、ＭＯＳＦＥＴＭＳ１とＭＳ２がオン状態になってその３の調整電流のように増加させて出力レベルＶＯＨを増大させる。この実施例では、２つの調整用ＭＯＳＦＥＴを用いているが、実際には例えば４個等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの調整電流を形成し、ＶＯＨ＞Ｖ１になった時点でカウンタ回路ＣＯＮＴ１の動作を停止させる。
【００１３】
制御回路ＣＯＮＴは、第２の動作では、センス回路ＳＡ２の出力に対応してカウンタ回路ＣＯＵＮＴ２をアップ計数動作を行わせる。これにより、計数値が００から０１のように減少し、出力信号ＳＮ１のハイレベルによりＭＯＳＦＥＴＭＮ１がオン状態にされる。これにより、ＭＯＳＦＥＴＭＮ１から１の調整電流が流れるようにされるので、出力レベルＶＯＬが低下する。もしも、このときの出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１０のように変化し、ＭＯＳＦＥＴＭＮ１がオフ状態にＭＮ２がオン状態になってその２の調整電流のように増加させて出力レベルＶＯＬを低下させる。
【００１４】
もしも、このときも出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１１のように変化し、ＭＯＳＦＥＴＭＮ１とＭＮ２がオン状態になってその３の調整電流のように増加させて出力レベルＶＯＬを低下させる。この実施例では、２つの調整用ＭＯＳＦＥＴを用いているが、実際には例えば４個等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの調整電流を形成し、ＶＯＬ＞Ｖ２になった時点でカウンタ回路ＣＯＮＴ２の動作を停止させる。
【００１５】
上記出力端子の出力レベルＶＯＨとＶＯＬとは、終端抵抗により結合されており、上記ロウレベル出力ＶＯＬのレベル調整動作によって、ＶＯＨが影響を受けて低下する。そこで、第３の動作により、上記第１の動作と同じ動作が繰り替えられる。つまり、カウンタ回路ＣＯＮＴ１は上記第１の計数値を保持しており、そのときのハイレベル出力ＶＯＨ＜Ｖ１であるなら、ＶＯＨ＞Ｖ１になるまでダウン計数動作を行わせる。
【００１６】
以下、必要なら再度ロウレベル出力ＶＯＬについても、上記第２の動作の続きを行うようにするものであってもよい。あるいは、第１の動作では、ロウレベル出力ＶＯＬの調整を行い、第２の動作ではハイレベル出力ＶＯＨの調整を行うように上記順序を逆にして行うようにするものであってもよい。
【００１７】
上記のようなカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２で形成された計数値は、それぞれのカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２の動作が停止させられることにより保持される。かかる計数出力が、上記出力回路と同じ構成にされた出力回路ＤＯＢ１〜ＤＯＢＮの対応する調整信号ＳＰ１，ＳＰ２及びＳＮ１，ＳＮ２として用いられる。これらの出力回路ＤＯＢ１〜ＤＯＢＮは、例えはＣＭＯＳゲートアレイ等で構成された内部論理回路ＬＯＧで形成され、他の半導体集積回路装置に出力すべき信号ＤＯ１〜ＤＯＮを受けて、それぞれに対応する出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，ＤＮＢから送出させる。これらの出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，ＤＮＢに対応した終端抵抗は、図示しない受信側の半導体集積回路装置の一対の入力端子間に接続される。
【００１８】
上記のような動作は、電源投入時に行うことの他、半導体集積回路装置が信号出力を開始するときにその都度行うようにするものであってもよい。あるいは、温度センサを設けておいて、一定温度を超えたときに上記調整動作を行うようにするものであってもよい。この場合、カウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２は、アップ／ダウン（Ｕ／Ｄ）動作を行うものが用いられており、カウンタ回路ＣＯＵＮＴ１の動作で説明すると、再調整動作開始時にＶＯＨ＞Ｖ１のときには前記とは逆に＋１のアップ計数動作が行われる。このアップ計数動作はＶＯＨ＜Ｖ１まで行われる。また、再調整動作開始時にＶＯＨ＜Ｖ１のときには前記同様に−１のダウン計数動作がＶＯＨ＞Ｖ１になるまで行われる。つまり、出力信号ＶＯＨは、基準電圧Ｖ１を中心にして上記電流調整ＭＯＳＦＥＴの最小調整電流に対応した調整電圧をΔＶとすると、出力レベルＶＯＨはＶ１±ΔＶの範囲に収まるようにされる。
【００１９】
上記同様にカウンタ回路ＣＯＵＮＴ２の動作においては、再調整動作開始時にＶＯＬ＜Ｖ２のときには前記とは逆に−１のダウン計数動作が行われる。このダウン計数動作はＶＯＬ＞Ｖ２まで行われる。また、再調整動作開始時にＶＯＬ＞Ｖ２のときには前記同様に＋１のアップ計数動作がＶＯＬ＜Ｖ２になるまで行われる。つまり、出力信号ＶＯＬは、基準電圧Ｖ２を中心にして上記電流調整ＭＯＳＦＥＴの最小調整電流に対応した調整電圧をΔＶとすると、出力レベルＶＯＬもＶ２±ΔＶの範囲に収まるようにされる。
【００２０】
図２には、この発明に係る半導体集積回路装置の出力回路とその電流調整回路の他の一実施例の回路図が示されている。前記図１の実施例では、出力ハイレベルＶＯＨと出力ロウレベルＶＬＯとをそれぞれ交互に調整するものであるために、制御が複雑になるとともに時間がかかるという問題が生じる。この実施例では、１回の動作により出力ハイレベルＶＯＨとＶＯＬの調整を同時に行うように工夫されている。
【００２１】
この実施例では、一対の出力端子間に設けられる終端抵抗を５０Ωづつに分けて、その中点に信号レベルの中心電圧、例えば１．２Ｖを供給するものである。これにより、制御回路ＣＯＮＴは、上記のようにカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設定し、第１の動作では、センス回路ＳＡ１の出力に対応してカウンタ回路ＣＯＵＮＴ１をダウン計数動作を行わせ、センス回路ＳＡ２の出力に対応してカウンタ回路ＣＯＵＮＴ１をアップ計数動作を行わせる。
【００２２】
これにより、カウンタ回路ＣＯＵＮＴ１においては、前記同様に計数値が１１から１０のように減少し、出力信号ＳＰ１のロウレベルによりＭＯＳＦＥＴＭＳ１がオン状態にされ、ＭＯＳＦＥＴＭＳ１から１の調整電流が流れるようにされるので、出力レベルＶＯＨが増大する。もしも、このときの出力レベルＶＯＨ＜Ｖ１なら、センス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０１、００のように順次に変化し、ＶＯＨ＞Ｖ１になった時点でカウンタ回路ＣＯＮＴ１の動作が停止する。
【００２３】
制御回路ＣＯＮＴは、上記第１の動作のカウンタ回路ＣＯＵＮＴ２の制御において、前記同様に計数値を００から０１のように増加させ、出力信号ＳＮ１のハイレベルによりＭＯＳＦＥＴＭＮ１をオン状態にし、ＭＯＳＦＥＴＭＮ１から１の調整電流が流れるようにするので、出力レベルＶＯＬが減少する。もしも、このときの出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１０、１１のように順次に変化し、ＶＯＬ＜Ｖ２になった時点でカウンタ回路ＣＯＮＴ２の動作が停止する。このように、２つの出力レベルＶＯＨとＶＯＬとが同時に調整されることにより、単時間でしかも互いにレベル調整の影響を受けないので高い精度でのレベル設定が可能になるものである。
【００２４】
図３には、この発明に係る半導体集積回路装置を用いた信号伝送方法の一例を示す構成図が示されている。同図（Ａ）において、半導体集積回路装置ＬＳＩ１は、出力側とされて前記のような出力回路が設けられる。出力回路の一対の出力信号はツイストペア線を介して半導体集積回路装置ＬＳＩ２の差動回路からなる入力回路に伝えられる。受信回路側では、一対の入力端子間に１００Ωの終端抵抗が設けられており、上記半導体集積回路装置ＬＳＩ１の出力回路から約４ｍＡのような電流が流れる。これにより、終端抵抗の両端では約４００ｍＶのような入力信号が伝えられ、それを半導体集積回路装置ＬＳＩ２の差動回路からなる入力回路で受けて、内部回路に取り込むようにするものである。
【００２５】
図３の（Ｂ）には、上記信号伝送路で発生する電圧波形図が示させれている。上記のような出力回路においては、出力回路のＮチャンネル型ＭＯＳＦＥＴでの電圧ロスが発生して、出力ロウレベルが約１．０Ｖ程度となり、それに０．４Ｖ（４００ｍＶ）の信号電圧が発生するので、出力ハイレベルは約１．４Ｖ程度になる。したがって、上記ハイレベルとロウレベルの中点電圧は１．２Ｖ程度になるので、前記図２の実施例のように終端抵抗を１／２の５０Ωずつに分割し、その中点に１．２Ｖのような中点電圧を供給することにより、それを基準にした半分ずつの信号振幅に対応したハイレベル出力ＶＯＨとＶＯＬを得るようにすることができる。このような分割終端抵抗と中点電圧とを用いて、図２の実施例のように電流調整回路を構成することにより、前記図２の実施例で説明したように単時間でしかも互いにレベル調整の影響を受けないので高い精度でのレベル設定が可能になるものである。
【００２６】
上記の実施例から得られる作用効果は、下記の通りである。
（１） ＬＶＤＳ構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとロウレベルを形成し、それを基準の出力ハイレベルとロウレベルレベルとそれぞれ比較して所望の出力レベルになるように上記電流調整用ＭＯＳＦＥＴの制御信号を形成するとともに、かかる制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行うことにより、低振幅信号を安定的に形成することができ、極めて使い勝手のよい半導体集積回路装置を得ることができるという効果が得られる。
【００２７】
（２） 上記電流調整用ＭＯＳＦＥＴを２進の重みを持つような電流を形成するようにし、上記制御回路として２進のカウンタ回路を用いて上記比較回路の出力によりにより計数動作の制御を行うようにすることにより、簡単な構成での電流調整が可能になるという効果が得られる。
【００２８】
（３） 上記制御回路において、第１の動作では第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整又は上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整を行い、第２の動作では上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整又は上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整を行い、少なくとも第３の動作では上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整又は上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整を行うという簡単な制御動作の繰り返しにより、上記電流調整が可能になるという効果が得られる。
【００２９】
（４） 上記終端抵抗において、その中点に上記出力すべきハイレベルとロウレベルの中点電位を供給することにより、互いにレベル調整の影響を受けることなく、簡単に電流調整動作を行うようにすることができるという効果が得られる。
【００３０】
（５） 上記のような中点電位が供給された終端抵抗を用い、上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整と上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整とを同時に行うようにすることにより、短時間に高い精度での電流調整を行うようにすることができるという効果が得られる。
【００３１】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、終端抵抗の抵抗値は、その伝送線路の特性インピーダンスに対応したものであればよい。また、出力電流も受信側の回路の性能に合わせて変更するものであってもよい。つまり、伝送される信号が低電圧又は低振幅の相補信号であって、前記のように終端抵抗に発生する電圧を受信回路が受信するものであれば、その信号レベルは種々に選択できるものである。電流調整用ＭＯＳＦＥＴは、前記のように２進の重みを持つもの他、同じ電流を流すようなＭＯＳＦＥＴを複数個設け、カウンタ回路のデコード出力によりその動作する数を決めるようにするものであってもよい。このように電流調整用ＭＯＳＦＥＴで形成する電流と、その制御信号は種々の組み合わせにより構成できるものである。この発明は、低電圧又は低振幅の相補電流を形成して終端抵抗に流す出力回路を備えた各種半導体集積回路装置に広く利用することができるものである。
【００３２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、ＬＶＤＳ構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとロウレベルを形成し、それを基準の出力ハイレベルとロウレベルレベルとそれぞれ比較して所望の出力レベルになるように上記電流調整用ＭＯＳＦＥＴの制御信号を形成するとともに、かかる制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行うことにより、低振幅信号を安定的に形成することができ、極めて使い勝手のよい半導体集積回路装置を得ることができる。
【図面の簡単な説明】
【図１】この発明に係る半導体集積回路装置の出力回路とその電流調整回路の一実施例を示す回路図である。
【図２】この発明に係る半導体集積回路装置の出力回路とその電流調整回路の他の一実施例を示す回路図である。
【図３】この発明に係る半導体集積回路装置を用いた信号伝送方法の一例を示す構成図である。
【符号の説明】
ＣＯＵＮＴ１，ＣＯＵＮＴ２…カウンタ回路、ＣＯＮＴ…制御回路、ＤＯＢ 1，ＤＯＢ２〜ＤＯＢＮ…出力回路、ＬＯＧ…内部論理回路、ＳＡ１，ＳＡ２…センス回路、ＭＰ００〜ＭＰ１１…Ｐチャンネル型ＭＯＳＦＥＴ、ＭＮ００〜ＭＮ１１…Ｎチャンネル型ＭＯＳＦＥＴ、ＭＰＳ１，ＭＰＳ２…電流調整用Ｐチャンネル型、ＭＮＳ１，ＭＮＳ２…電流調整用Ｎチャンネル型ＭＯＳＦＥＴ、ＬＳＩ，ＬＳＩ１，ＬＳＩ２…半導体集積回路装置。
【発明の属する技術分野】
この発明は、半導体集積回路装置に関し、特にＬＶＤＳ（Low Voltage Differential Signal)構成の出力回路を備えたものに利用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置で構成されるジデタル制御システムにおいて、半導体集積回路装置相互の高速な信号伝送方式としてＬＶＤＳがある。このＬＶＤＳでは、ツイストペア線により信号伝送路を１００Ωで終端し、正相信号と負相信号を伝送させる。上記伝送線路には約４ｍＡ程度の電流を流すので、上記終端抵抗には約４００ｍＶのような低信号振幅となる。半導体集積回路装置に形成されるＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）は、そのプロセスバラツキが比較的大きいので、上記のような低振幅信号を安定して形成するために出力回路には電流調整機能を設けることが必要とされる。
【０００３】
【発明が解決しようとする課題】
本願発明者においては、上記のような低振幅の信号を安定的に形成するために、半導体集積回路装置に自動出力レベル調整回路を付加することを考えた。
【０００４】
この発明の目的は、低振幅信号を安定的に形成することができる出力回路を備えた半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、ＬＶＤＳ構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとロウレベルを形成し、それを基準の出力ハイレベルとロウレベルレベルとそれぞれ比較して所望の出力レベルになるように上記電流調整用ＭＯＳＦＥＴの制御信号を形成するとともに、かかる制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行う。
【０００６】
【発明の実施の形態】
図１には、この発明に係る半導体集積回路装置の出力回路とその電流調整回路の一実施例の回路図が示されている。同図の各回路は、公知のＣＭＯＳ（相補型ＭＳＯ）集積回路の製造技術により、単結晶シリコンのような１個の半導体基板上に形成される。同図には、点線で示した半導体集積回路装置ＬＳＩのうち、上記出力回路と電流調整回路に関連する部分が代表として例示的に示されている。それ故、半導体集積回路装置ＬＳＩとして必要とされる入力回路等の他の回路は周略されている。
【０００７】
電流調整回路に用いられるダミー出力回路は、Ｐチャンネル型ＭＯＳＦＥＴＭＰ１０とＮチャンネル型ＭＯＳＦＥＴＭＮ１０からなる第１のＣＭＯＳインバータ回路と、Ｐチャンネル型ＭＯＳＦＥＴＭＰ２０とＮチャンネル型ＭＯＳＦＥＴＭＮ２０からなる第２のＣＭＯＳインバータ回路と、これらの２つのＣＭＯＳインバータ回路の動作電流を形成する電流源回路から構成される。電流源回路は、そのゲートに定常的に回路の接地電位が与えらることにより、定電流源として動作するＰチャンネル型ＭＯＳＦＥＴＭＰ００と、そのゲートに定常的に電源電圧ＶＤＤが供給されることにより、定電流源として動作するＮチャンネル型ＭＯＳＦＥＴＭＮ００と、これらにそれぞれ並列形態に接続させる電流調整用のＰチャンネル型ＭＯＳＦＥＴＭＰＳ１，ＭＰＳ２と、Ｎチャンネル型ＭＯＳＦＥＴＭＮＳ１ＰＭＮＳ２から構成される。これらのＭＯＳＦＥＴＭＳ１とＭＳ２及びＭＮ１とＭＮ２は、特に制限されないが、それぞれ２進の重みを持つように素子サイズが１対２のように形成される。
【０００８】
上記ＣＭＯＳインバータ回路の出力は、それぞれ外部端子に導かれ、かかる外部端子には１００Ωの終端抵抗が設けられる。上記２つのＣＭＯＳインバータ回路は、互いに相補的な出力信号を形成するように一方のＣＭＯＳインバータ回路（ＭＰ１０とＭＮ１０）のゲートに供給される入力信号は、インバータ回路Ｎ０を通して他方のＣＭＯＳインバータ回路（ＭＰ２０とＭＮ２０）のゲートに供給される。この実施例では、入力端子には電源電圧ＶＤＤに対応したハイレベルが固定的に供給される。それ故、一方のＣＭＯＳインバータ回路のＮチャンネル型ＭＯＳＦＥＴＭＮ１０がオン状態となり、そのドレインが接続された出力端子にはロウレベルＶＯＬが出力され、他方のＣＭＯＳインバータ回路のＰチャンネル型ＭＯＳＦＥＴＭＰ２０がオン状態となり、そのドレインが接続された出力端子にはハイレベルＶＯＨが出力される。
【０００９】
上記ハイレベル出力ＶＯＨは、ハイレベルに対応した電圧Ｖ１を基準電圧とするセンス回路ＳＡ１の入力に供給され、ここで上記電圧Ｖ１との電圧比較が行われる。上記ロウレベル出力ＶＯＬは、ロウレベルに対応した電圧Ｖ２を基準電圧とするセンス回路ＳＡ２の入力に供給され、ここで上記電圧Ｖ２との電圧比較が行われる。前記ＬＶＤＳ出力回路では、上記電圧Ｖ１は１．３５Ｖに設定され、上記電圧Ｖ２は１．０５Ｖに設定される。
【００１０】
例えば、ＭＯＳＦＥＴのプロセスバラツキを考慮して、上記定電流ＭＯＳＦＥＴＭＰ００で形成された電流では、上記ハイレベル出力ＶＯＨ＜１．３５Ｖのように設定されており、上記ロウレベルの出力ＶＯＬ＞１．０５Ｖのように設定される。これに対応して、カウンタ回路ＣＯＵＮＴ１は、初期値が最大値のオール１に設定され出力ＳＰ１とＳＰ２が共にハイレベルにされ、Ｐチャンネル型ＭＯＳＦＥＴＭＳ１とＭＳ２は共にオフ状態である。カウンタ回路ＣＯＵＮＴ２は、初期値が最小値のオール０に設定され出力ＳＮ１とＳＮ２が共にロウレベルにされ、Ｎチャンネル型ＭＯＳＦＥＴＭＮ１とＭＮ２は共にオフ状態である。
【００１１】
制御回路ＣＯＮＴは、上記のようにカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設定し、電流調整動作を行う。例えば、第１の動作では、センス回路ＳＡ１の出力に対応してカウンタ回路ＣＯＵＮＴ１をダウン計数動作を行わせる。これにより、計数値が１１から１０のように減少し、出力信号ＳＰ１のロウレベルによりＭＯＳＦＥＴＭＳ１がオン状態にされる。これにより、ＭＯＳＦＥＴＭＳ１から１の調整電流が流れるようにされるので、出力レベルＶＯＨが増大する。もしも、このときの出力レベルＶＯＨ＜Ｖ１なら、センス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０１のように変化し、ＭＯＳＦＥＴＭＳ１がオフ状態にＭＳ２がオン状態になってその２の調整電流のように増加させて出力レベルＶＯＨを増大させる。
【００１２】
もしも、このときも出力レベルＶＯＨ＜Ｖ１なら、センス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が−１のダウン計数動作を行い、計数値が００のように変化し、ＭＯＳＦＥＴＭＳ１とＭＳ２がオン状態になってその３の調整電流のように増加させて出力レベルＶＯＨを増大させる。この実施例では、２つの調整用ＭＯＳＦＥＴを用いているが、実際には例えば４個等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの調整電流を形成し、ＶＯＨ＞Ｖ１になった時点でカウンタ回路ＣＯＮＴ１の動作を停止させる。
【００１３】
制御回路ＣＯＮＴは、第２の動作では、センス回路ＳＡ２の出力に対応してカウンタ回路ＣＯＵＮＴ２をアップ計数動作を行わせる。これにより、計数値が００から０１のように減少し、出力信号ＳＮ１のハイレベルによりＭＯＳＦＥＴＭＮ１がオン状態にされる。これにより、ＭＯＳＦＥＴＭＮ１から１の調整電流が流れるようにされるので、出力レベルＶＯＬが低下する。もしも、このときの出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１０のように変化し、ＭＯＳＦＥＴＭＮ１がオフ状態にＭＮ２がオン状態になってその２の調整電流のように増加させて出力レベルＶＯＬを低下させる。
【００１４】
もしも、このときも出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１１のように変化し、ＭＯＳＦＥＴＭＮ１とＭＮ２がオン状態になってその３の調整電流のように増加させて出力レベルＶＯＬを低下させる。この実施例では、２つの調整用ＭＯＳＦＥＴを用いているが、実際には例えば４個等の２進の重みを持つＭＯＳＦＥＴを用いて１６通りの調整電流を形成し、ＶＯＬ＞Ｖ２になった時点でカウンタ回路ＣＯＮＴ２の動作を停止させる。
【００１５】
上記出力端子の出力レベルＶＯＨとＶＯＬとは、終端抵抗により結合されており、上記ロウレベル出力ＶＯＬのレベル調整動作によって、ＶＯＨが影響を受けて低下する。そこで、第３の動作により、上記第１の動作と同じ動作が繰り替えられる。つまり、カウンタ回路ＣＯＮＴ１は上記第１の計数値を保持しており、そのときのハイレベル出力ＶＯＨ＜Ｖ１であるなら、ＶＯＨ＞Ｖ１になるまでダウン計数動作を行わせる。
【００１６】
以下、必要なら再度ロウレベル出力ＶＯＬについても、上記第２の動作の続きを行うようにするものであってもよい。あるいは、第１の動作では、ロウレベル出力ＶＯＬの調整を行い、第２の動作ではハイレベル出力ＶＯＨの調整を行うように上記順序を逆にして行うようにするものであってもよい。
【００１７】
上記のようなカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２で形成された計数値は、それぞれのカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２の動作が停止させられることにより保持される。かかる計数出力が、上記出力回路と同じ構成にされた出力回路ＤＯＢ１〜ＤＯＢＮの対応する調整信号ＳＰ１，ＳＰ２及びＳＮ１，ＳＮ２として用いられる。これらの出力回路ＤＯＢ１〜ＤＯＢＮは、例えはＣＭＯＳゲートアレイ等で構成された内部論理回路ＬＯＧで形成され、他の半導体集積回路装置に出力すべき信号ＤＯ１〜ＤＯＮを受けて、それぞれに対応する出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，ＤＮＢから送出させる。これらの出力端子Ｄ１Ｔ，Ｄ１Ｂ〜ＤＮＴ，ＤＮＢに対応した終端抵抗は、図示しない受信側の半導体集積回路装置の一対の入力端子間に接続される。
【００１８】
上記のような動作は、電源投入時に行うことの他、半導体集積回路装置が信号出力を開始するときにその都度行うようにするものであってもよい。あるいは、温度センサを設けておいて、一定温度を超えたときに上記調整動作を行うようにするものであってもよい。この場合、カウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２は、アップ／ダウン（Ｕ／Ｄ）動作を行うものが用いられており、カウンタ回路ＣＯＵＮＴ１の動作で説明すると、再調整動作開始時にＶＯＨ＞Ｖ１のときには前記とは逆に＋１のアップ計数動作が行われる。このアップ計数動作はＶＯＨ＜Ｖ１まで行われる。また、再調整動作開始時にＶＯＨ＜Ｖ１のときには前記同様に−１のダウン計数動作がＶＯＨ＞Ｖ１になるまで行われる。つまり、出力信号ＶＯＨは、基準電圧Ｖ１を中心にして上記電流調整ＭＯＳＦＥＴの最小調整電流に対応した調整電圧をΔＶとすると、出力レベルＶＯＨはＶ１±ΔＶの範囲に収まるようにされる。
【００１９】
上記同様にカウンタ回路ＣＯＵＮＴ２の動作においては、再調整動作開始時にＶＯＬ＜Ｖ２のときには前記とは逆に−１のダウン計数動作が行われる。このダウン計数動作はＶＯＬ＞Ｖ２まで行われる。また、再調整動作開始時にＶＯＬ＞Ｖ２のときには前記同様に＋１のアップ計数動作がＶＯＬ＜Ｖ２になるまで行われる。つまり、出力信号ＶＯＬは、基準電圧Ｖ２を中心にして上記電流調整ＭＯＳＦＥＴの最小調整電流に対応した調整電圧をΔＶとすると、出力レベルＶＯＬもＶ２±ΔＶの範囲に収まるようにされる。
【００２０】
図２には、この発明に係る半導体集積回路装置の出力回路とその電流調整回路の他の一実施例の回路図が示されている。前記図１の実施例では、出力ハイレベルＶＯＨと出力ロウレベルＶＬＯとをそれぞれ交互に調整するものであるために、制御が複雑になるとともに時間がかかるという問題が生じる。この実施例では、１回の動作により出力ハイレベルＶＯＨとＶＯＬの調整を同時に行うように工夫されている。
【００２１】
この実施例では、一対の出力端子間に設けられる終端抵抗を５０Ωづつに分けて、その中点に信号レベルの中心電圧、例えば１．２Ｖを供給するものである。これにより、制御回路ＣＯＮＴは、上記のようにカウンタ回路ＣＯＵＮＴ１とＣＯＵＮＴ２を初期状態に設定し、第１の動作では、センス回路ＳＡ１の出力に対応してカウンタ回路ＣＯＵＮＴ１をダウン計数動作を行わせ、センス回路ＳＡ２の出力に対応してカウンタ回路ＣＯＵＮＴ１をアップ計数動作を行わせる。
【００２２】
これにより、カウンタ回路ＣＯＵＮＴ１においては、前記同様に計数値が１１から１０のように減少し、出力信号ＳＰ１のロウレベルによりＭＯＳＦＥＴＭＳ１がオン状態にされ、ＭＯＳＦＥＴＭＳ１から１の調整電流が流れるようにされるので、出力レベルＶＯＨが増大する。もしも、このときの出力レベルＶＯＨ＜Ｖ１なら、センス回路ＳＡ１の出力によりカウンタ回路ＣＯＵＮＴ１が−１のダウン計数動作を行い、計数値が０１、００のように順次に変化し、ＶＯＨ＞Ｖ１になった時点でカウンタ回路ＣＯＮＴ１の動作が停止する。
【００２３】
制御回路ＣＯＮＴは、上記第１の動作のカウンタ回路ＣＯＵＮＴ２の制御において、前記同様に計数値を００から０１のように増加させ、出力信号ＳＮ１のハイレベルによりＭＯＳＦＥＴＭＮ１をオン状態にし、ＭＯＳＦＥＴＭＮ１から１の調整電流が流れるようにするので、出力レベルＶＯＬが減少する。もしも、このときの出力レベルＶＯＬ＞Ｖ２なら、センス回路ＳＡ２の出力によりカウンタ回路ＣＯＵＮＴ２が＋１のアップ計数動作を行い、計数値が１０、１１のように順次に変化し、ＶＯＬ＜Ｖ２になった時点でカウンタ回路ＣＯＮＴ２の動作が停止する。このように、２つの出力レベルＶＯＨとＶＯＬとが同時に調整されることにより、単時間でしかも互いにレベル調整の影響を受けないので高い精度でのレベル設定が可能になるものである。
【００２４】
図３には、この発明に係る半導体集積回路装置を用いた信号伝送方法の一例を示す構成図が示されている。同図（Ａ）において、半導体集積回路装置ＬＳＩ１は、出力側とされて前記のような出力回路が設けられる。出力回路の一対の出力信号はツイストペア線を介して半導体集積回路装置ＬＳＩ２の差動回路からなる入力回路に伝えられる。受信回路側では、一対の入力端子間に１００Ωの終端抵抗が設けられており、上記半導体集積回路装置ＬＳＩ１の出力回路から約４ｍＡのような電流が流れる。これにより、終端抵抗の両端では約４００ｍＶのような入力信号が伝えられ、それを半導体集積回路装置ＬＳＩ２の差動回路からなる入力回路で受けて、内部回路に取り込むようにするものである。
【００２５】
図３の（Ｂ）には、上記信号伝送路で発生する電圧波形図が示させれている。上記のような出力回路においては、出力回路のＮチャンネル型ＭＯＳＦＥＴでの電圧ロスが発生して、出力ロウレベルが約１．０Ｖ程度となり、それに０．４Ｖ（４００ｍＶ）の信号電圧が発生するので、出力ハイレベルは約１．４Ｖ程度になる。したがって、上記ハイレベルとロウレベルの中点電圧は１．２Ｖ程度になるので、前記図２の実施例のように終端抵抗を１／２の５０Ωずつに分割し、その中点に１．２Ｖのような中点電圧を供給することにより、それを基準にした半分ずつの信号振幅に対応したハイレベル出力ＶＯＨとＶＯＬを得るようにすることができる。このような分割終端抵抗と中点電圧とを用いて、図２の実施例のように電流調整回路を構成することにより、前記図２の実施例で説明したように単時間でしかも互いにレベル調整の影響を受けないので高い精度でのレベル設定が可能になるものである。
【００２６】
上記の実施例から得られる作用効果は、下記の通りである。
（１） ＬＶＤＳ構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとロウレベルを形成し、それを基準の出力ハイレベルとロウレベルレベルとそれぞれ比較して所望の出力レベルになるように上記電流調整用ＭＯＳＦＥＴの制御信号を形成するとともに、かかる制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行うことにより、低振幅信号を安定的に形成することができ、極めて使い勝手のよい半導体集積回路装置を得ることができるという効果が得られる。
【００２７】
（２） 上記電流調整用ＭＯＳＦＥＴを２進の重みを持つような電流を形成するようにし、上記制御回路として２進のカウンタ回路を用いて上記比較回路の出力によりにより計数動作の制御を行うようにすることにより、簡単な構成での電流調整が可能になるという効果が得られる。
【００２８】
（３） 上記制御回路において、第１の動作では第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整又は上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整を行い、第２の動作では上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整又は上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整を行い、少なくとも第３の動作では上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整又は上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整を行うという簡単な制御動作の繰り返しにより、上記電流調整が可能になるという効果が得られる。
【００２９】
（４） 上記終端抵抗において、その中点に上記出力すべきハイレベルとロウレベルの中点電位を供給することにより、互いにレベル調整の影響を受けることなく、簡単に電流調整動作を行うようにすることができるという効果が得られる。
【００３０】
（５） 上記のような中点電位が供給された終端抵抗を用い、上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整と上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整とを同時に行うようにすることにより、短時間に高い精度での電流調整を行うようにすることができるという効果が得られる。
【００３１】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、終端抵抗の抵抗値は、その伝送線路の特性インピーダンスに対応したものであればよい。また、出力電流も受信側の回路の性能に合わせて変更するものであってもよい。つまり、伝送される信号が低電圧又は低振幅の相補信号であって、前記のように終端抵抗に発生する電圧を受信回路が受信するものであれば、その信号レベルは種々に選択できるものである。電流調整用ＭＯＳＦＥＴは、前記のように２進の重みを持つもの他、同じ電流を流すようなＭＯＳＦＥＴを複数個設け、カウンタ回路のデコード出力によりその動作する数を決めるようにするものであってもよい。このように電流調整用ＭＯＳＦＥＴで形成する電流と、その制御信号は種々の組み合わせにより構成できるものである。この発明は、低電圧又は低振幅の相補電流を形成して終端抵抗に流す出力回路を備えた各種半導体集積回路装置に広く利用することができるものである。
【００３２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、ＬＶＤＳ構成の複数の出力回路にそれぞれ電流調整用ＭＯＳＦＥＴを付加し、その１をつのダミー出力回路として用いて出力端子に終端抵抗を接続してハイレベルとロウレベルを形成し、それを基準の出力ハイレベルとロウレベルレベルとそれぞれ比較して所望の出力レベルになるように上記電流調整用ＭＯＳＦＥＴの制御信号を形成するとともに、かかる制御信号を他の複数の出力回路の電流調整用ＭＯＳＦＥＴにそれぞれ供給して自動電流調整を行うことにより、低振幅信号を安定的に形成することができ、極めて使い勝手のよい半導体集積回路装置を得ることができる。
【図面の簡単な説明】
【図１】この発明に係る半導体集積回路装置の出力回路とその電流調整回路の一実施例を示す回路図である。
【図２】この発明に係る半導体集積回路装置の出力回路とその電流調整回路の他の一実施例を示す回路図である。
【図３】この発明に係る半導体集積回路装置を用いた信号伝送方法の一例を示す構成図である。
【符号の説明】
ＣＯＵＮＴ１，ＣＯＵＮＴ２…カウンタ回路、ＣＯＮＴ…制御回路、ＤＯＢ 1，ＤＯＢ２〜ＤＯＢＮ…出力回路、ＬＯＧ…内部論理回路、ＳＡ１，ＳＡ２…センス回路、ＭＰ００〜ＭＰ１１…Ｐチャンネル型ＭＯＳＦＥＴ、ＭＮ００〜ＭＮ１１…Ｎチャンネル型ＭＯＳＦＥＴ、ＭＰＳ１，ＭＰＳ２…電流調整用Ｐチャンネル型、ＭＮＳ１，ＭＮＳ２…電流調整用Ｎチャンネル型ＭＯＳＦＥＴ、ＬＳＩ，ＬＳＩ１，ＬＳＩ２…半導体集積回路装置。
Claims (5)
- 複数個の出力回路を備え、
上記出力回路は、
電源電圧側に設けられた第１の定電流源ＭＯＳＦＥＴと、
回路の接地電位側に設けられた第２の定電流源ＭＯＳＦＥＴと、
上記第１と第２の定電流源ＭＯＳＦＥＴの間に設けられ、正相の入力信号を受けて第１の出力端子から送出される第１の出力信号を形成する第１のＣＭＯＳ出力回路と、
上記第１と第２の定電流源ＭＯＳＦＥＴの間に設けられ、上記正相の入力信号に対して逆相の関係にある負相の入力信号を受けて第２の出力端子から送出させる第２の出力信号を形成する第２のＣＭＯＳ出力回路と、
上記第１及び第２の定電流源ＭＯＳＦＥＴにそれぞれ並列形態に設けられた複数個からなる第１と第２の電流調整用ＭＯＳＦＥＴ回路とを有し、
上記複数の出力回路のうち１つの出力回路をダミー出力回路として用いて上記第１と第２の出力端子間に所定の抵抗値にされた終端抵抗を接続し、上記第１の出力回路により上記第１の出力端子を介してハイレベル側の出力信号を送出させ、上記第２の出力回路により上記第２の出力端子を介してロウレベル側の出力信号を送出させ、
上記ダミー出力回路の第１の出力端子の電圧と出力すべきハイレベルに対応した第１の基準電圧とを第１の比較回路で比較して上記第１の出力端子の電圧が所望の信号レベルになるように上記第１の電流調整用ＭＯＳＦＥＴ回路を制御する第１の制御信号を形成し、
上記ダミー出力回路の第２の出力端子の電圧と出力すべきロウレベルに対応した第２の基準電圧とを第２の比較回路で比較して上記第２の出力端子の電圧が所望の信号レベルになるように上記第２の電流調整用ＭＯＳＦＥＴ回路を制御する第２の制御信号を形成する制御回路を設け、
上記制御回路により形成された上記第１と第２の制御信号を、上記ダミー出力回路を除く他の出力回路に設けられた上記第１と第２の電流調整用ＭＯＳＦＥＴ回路に供給してなることを特徴とする半導体集積回路装置。 - 請求項１において、
上記第１と第２の電流調整用ＭＯＳＦＥＴ回路は、２進の重みを持つような電流を形成する複数のＭＯＳＦＥＴで構成されるものであり、
上記制御回路は、第１と第２の２進のカウンタ回路を備え、上記第１と第２の比較回路により計数動作を行い、その計数出力がそれぞれ対応する上記２進の重みを持つような電流を形成するＭＯＳＦＥＴのゲートに供給されるものであることを特徴とする半導体集積回路装置。 - 請求項２において、
上記制御回路は、
第１の動作では上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整又は上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整を行い、
第２の動作では上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整又は上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整を行い、
少なくとも第３の動作では上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整又は上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整を行うものであることを特徴とする半導体集積回路装置。 - 請求項２において、
上記終端抵抗は、その中点に上記出力すべきハイレベルとロウレベルの中点電位が供給されるものであることを特徴とする半導体集積回路装置。 - 請求項４において、
上記制御回路は、
上記第１の比較回路及び第１のカウンタ回路によりハイレベルのレベル調整と上記第２の比較回路及び第２のカウンタ回路によりロウレベルのレベル調整とを同時に行うものであることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30197898A JP4033275B2 (ja) | 1998-10-23 | 1998-10-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30197898A JP4033275B2 (ja) | 1998-10-23 | 1998-10-23 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134082A JP2000134082A (ja) | 2000-05-12 |
| JP4033275B2 true JP4033275B2 (ja) | 2008-01-16 |
Family
ID=17903425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30197898A Expired - Fee Related JP4033275B2 (ja) | 1998-10-23 | 1998-10-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033275B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617925B2 (en) * | 2001-06-14 | 2003-09-09 | Nurlogic Design, Inc. | Method and apparatus for gain compensation and control in low voltage differential signaling applications |
| JP4167916B2 (ja) | 2003-03-10 | 2008-10-22 | 株式会社リコー | Ｌｖｄｓ回路及びｌｖｄｓ回路を使用した光ディスク記録装置 |
| JP3948446B2 (ja) | 2003-09-03 | 2007-07-25 | セイコーエプソン株式会社 | 半導体装置 |
| JP2005085994A (ja) | 2003-09-09 | 2005-03-31 | Ricoh Co Ltd | 半導体集積回路及びその半導体集積回路を使用した光ディスク記録装置 |
| JP2005303830A (ja) | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 差動出力回路 |
| KR100559378B1 (ko) | 2004-07-02 | 2006-03-10 | 삼성전자주식회사 | 동작 주파수에 따라 소모 전류를 제어하는 저전압 차동신호 방식 수신 장치 및 그 동작 방법 |
| JP4744924B2 (ja) | 2005-05-10 | 2011-08-10 | 株式会社東芝 | Ｌｓｉ内部信号観測回路 |
| JP4836125B2 (ja) * | 2006-04-20 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5678829B2 (ja) * | 2011-07-15 | 2015-03-04 | 富士通セミコンダクター株式会社 | 出力回路 |
| JP6126458B2 (ja) | 2013-05-22 | 2017-05-10 | 富士通株式会社 | 抵抗調整回路、及び、抵抗調整方法 |
| WO2016035192A1 (ja) * | 2014-09-04 | 2016-03-10 | 株式会社ソシオネクスト | 送信回路及び半導体集積回路 |
-
1998
- 1998-10-23 JP JP30197898A patent/JP4033275B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000134082A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771097B1 (en) | Series terminated CMOS output driver with impedance calibration | |
| US5949254A (en) | Adjustable output driver circuit | |
| US6147520A (en) | Integrated circuit having controlled impedance | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| US7816942B2 (en) | USB 2.0 HS voltage-mode transmitter with tuned termination resistance | |
| KR100618716B1 (ko) | 라인 드라이버 장치 및 라인 드라이버에 독립적으로 제어가능한 출력 종단 저항, 출력 진폭 및 출력 공통 모드 전압을 제공하는 방법 | |
| US6963218B1 (en) | Bi-directional interface and communication link | |
| JP2016181897A (ja) | シングルエンド構成可能マルチモードドライバ | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| JP3171175B2 (ja) | 差動トライステート発生方法及び差動トライステート回路 | |
| EP2242180B1 (en) | Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method | |
| JPS62219813A (ja) | デジタル信号用ｍｏｓｆｅｔ集積遅延回路 | |
| JP4033275B2 (ja) | 半導体集積回路装置 | |
| TWI547099B (zh) | 斜率控制電路 | |
| TW201547206A (zh) | 一種使用本體輸入技術的io和pvt校準電路 | |
| CN100566169C (zh) | 差动渥尔曼放大器电流型驱动器 | |
| US5880601A (en) | Signal receiving circuit and digital signal processing system | |
| JP2004253859A (ja) | 電流ドライバ回路 | |
| US7064602B2 (en) | Dynamic gain compensation and calibration | |
| JP2004112453A (ja) | 信号伝送装置 | |
| US20050168262A1 (en) | High-speed receiver for high i/o voltage and low core voltage | |
| US6366125B1 (en) | Digital output circuit | |
| JPH0832435A (ja) | 半導体装置 | |
| US6593769B1 (en) | Differential, reduced swing buffer design | |
| KR100275948B1 (ko) | 차동모드낸드/노어게이트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |